FR2756664A1 - Procede de fabrication d'un dispositif a porte mos a canal p avec implantation de base au travers de la fenetre de contact, et dispositif ainsi fabrique - Google Patents

Procede de fabrication d'un dispositif a porte mos a canal p avec implantation de base au travers de la fenetre de contact, et dispositif ainsi fabrique Download PDF

Info

Publication number
FR2756664A1
FR2756664A1 FR9714436A FR9714436A FR2756664A1 FR 2756664 A1 FR2756664 A1 FR 2756664A1 FR 9714436 A FR9714436 A FR 9714436A FR 9714436 A FR9714436 A FR 9714436A FR 2756664 A1 FR2756664 A1 FR 2756664A1
Authority
FR
France
Prior art keywords
layer
regions
type
silicon substrate
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR9714436A
Other languages
English (en)
Inventor
Daniel M Kinzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of FR2756664A1 publication Critical patent/FR2756664A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
    • H01L29/66378—Thyristors structurally associated with another device, e.g. built-in diode the other device being a controlling field-effect device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

L'invention concerne un procédé de formation d'un dispositif à semi-conducteur de puissance du type à porte MOS, qui utilise un nombre réduit d'opérations de masquage et minimise le nombre des alignements critiques. Une première opération de masquage photolithographique définit la région de canal (40, 41) et la région de source (50, 51). Une deuxième opération réalise le seul alignement critique, à savoir l'alignement sur une petite zone centrale située au-dessus de la région de source, dans laquelle zone on définit des ouvertures dans une couche d'oxyde protectrice (31) qui fait ensuite fonction de masque pour la gravure de creux dans la surface du substrat (30) et pour la formation d'une région de contact. Une gravure isotrope attaque latéralement l'oxyde de protection et expose des épaulements de la surface de silicium autour des trous de gravure. Une couche conductrice (84) remplit les trous.

Description

La présente invention concerne les dispositifs à semiconducteur et, plus
particulièrement, des dispositifs à semiconducteur à référence commandée par porte MOS (à porte MOS) qui sont formés à l'aide d'un nombre réduit d'opérations
de masquage ne comportant qu'un nombre minimal d'alignements critiques.
Les dispositifs à porte MOS sont bien connus dans la technique et comprennent des dispositifs tels que les dispositifs à porte MOS décrits dans le brevet de Taiwan n0 80047 délivré le 3 décembre 1996. Ces dispositifs comportent des MOSFET de puissance, des thyristors à porte MOS, des transistors bipolaires à grille isolée (IGBT), des dispositifs blocables par la gâchette, etc. Les procédés de fabrication de ces dispositifs comportent typiquement un certain nombre d'opérations de masquage lithographique qui comportent des
opérations d'alignement critique de masques. Chacune de ces opérations d'aligne-
ment critique augmente le temps de fabrication et le coût, tout autant qu'elles
constituent des sources possibles de défauts des dispositifs.
Il est donc souhaitable de minimiser le nombre d'alignements critiques nécessaires ainsi que de réduire le nombre d'opérations de masquage afin
d'améliorer le rendement de fabrication et de réduire le coût de fabrication.
L'invention propose un procédé nouveau de fabrication de dispositifs de puissance à porte MOS à canal P dans lequel on forme des cellules de dispositifs à canal P en n'utilisant que trois ou quatre opérations de masquage avec
un seul alignement critique lors de l'opération de masquage avec contact.
On forme sur le dessus d'un substrat de silicium de type P- une couche d'oxyde de grille et une couche de silicium polycristallin. Une première opération de masquage photolithographique définit une région de corps ou de canal de type N pour chacune des cellules, ou bandes, du dispositif, ainsi qu'une région de source de type P* disposée à l'intérieur de la région de corps de type N de la cellule de
MOSFET.
On fait ensuite appel à une deuxième opération de masquage photo-
lithographique, qui s'aligne sur une petite zone centrale située audessus des régions de type P4 de chacune des cellules, ou bandes, du dispositif. Une gravure anisotrope d'oxyde forme, dans une couche d'oxyde protectrice couvrant le dispositif, des ouvertures qui atteignent la surface du silicium. Il lui fait suite une gravure anisotrope de silicium, qui produit, dans la surface du silicium, un trou peu profond centré sur les régions de type P. Le trou est suffisamment profond pour tailler dans les régions de type P* et atteindre les régions de corps ou les canaux de type N sous-jacents. L'alignement du deuxième masque, qui est le masque avec
contact, est le seul alignement critique existant dans le procédé.
On effectue une forte implantation de contact de base au travers de la fenêtre de contact, après que le trou a été réalisé par gravure du silicium, mais avant le dépôt du métal sur la plaquette. Cette implantation forte de contact de base est alors suivie d'une gravure isotrope qui attaque latéralement l'oxyde protecteur se trouvant audessus de l'oxyde de grille de façon à exposer des épaulements, se trouvant au niveau de la surface de silicium de la puce, qui entourent les ouvertures
formées par gravure s'étendant dans les régions de cellules de type N*.
Après cela, une couche conductrice, qui peut être une couche métallique, est déposée sur la surface et remplit les trous via la région de type P', de manière à venir en contact avec les régions de corps de type N et à chevaucher les épaulements entourant les régions de sources de type P* au niveau de la surface de silicium. Par conséquent, un bon contact est établi avec la source P* et avec la région de type N sous-jacente. On note que ce contact entre la région de corps sous-jacente de type N et la région de source de type P' est souhaitable pour court-circuiter le transistor parasite qui apparaît de manière inhérente dans chaque
structure de cellule d'un dispositif à porte MOS.
On utilise un troisième masque pour faire subir un tracé de motif au métal, cette opération étant suivie d'un frittage et d'une métallisation de la face dorsale. Aucun recuit n'est nécessaire avant la métallisation, puisque la température de frittage est suffisamment élevée pour activer l'agent dopant afin d'obtenir une faible résistance de contact entre le métal et les régions de corps,
mais est suffisamment basse pour être tolérée après que le métal a été déposé.
La description suivante, conçue à titre d'illustration de l'invention, vise
à donner une meilleures compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: la figure 1 est une vue en section droite d'une partie d'une puce comprise à l'intérieur d'une plaquette de silicium après qu'une couche d'oxyde de grille et une couche de silicium polycristallin ont été formées sur celle-ci et après qu'une première couche d'agent photosensible du type réserve a été déposée sur le dessus de la couche de silicium polycristallin et a fait l'objet d'un tracé de motif; la figure 2 montre la structure de la figure 1 après que des ouvertures ont été formées dans les couches d'oxyde de grille et de silicium polycristallin, que des régions de type N légèrement dopées et des régions de type P' ont été formées dans les ouvertures, qu'une couche d'oxyde basse température (LTO) a été déposée, qu'une deuxième couche d'agent photosensible a été déposée et soumise à un tracé de motif, que la couche de LTO a été gravée et que le silicium a été gravé de manière anisotrope pour qu'il se forme un creux dans la région de type P*; la figure 3 montre la structure de la figure 2 après une implantation de type N' dans les ouvertures ménagées dans le silicium; la figure 4 montre la structure de la figure 3 à la suite d'une gravure isotrope qui a attaqué latéralement la couche de LTO; la figure 5 montre la structure de la figure 4 à la suite de l'élimination de la deuxième couche d'agent photosensible et du dépôt d'une couche métallique de contact de source; la figure 6 est une vue en section droite d'un autre mode de réalisation de l'invention, qui montre une partie d'une puce après qu'une couche d'oxyde champ a été formé sur celle-ci et a fait l'objet d'un tracé de motif, et après le dépôt ultérieur d'une couche d'oxyde de grille d'une couche de silicium polycristallin; et la figure 7 montre la structure de la figure 6, après l'application d'un
tracé de motif et d'une gravure à la couche de silicium polycristallin.
La description, faite ci-après, du mode de réalisation préféré de
l'invention décrit la fabrication d'un dispositif MOSFET de puissance à canal P. Toutefois, toute modification appropriée des jonctions peut être employée pour utiliser le même processus en vue de la fabrication d'un autre dispositif à porte
MOS à canal P, comme un IGBT ou un thyristor à porte MOS.
Le dispositif présente de préférence une topologie en cellules hexagonales. Toutefois, il apparaîtra évident à l'homme de l'art que le processus
s'applique tout aussi bien à des cellules présentant une quelconque structure poly-
gonale, comme des cellules carrées ou rectangulaires, qu'elles soient décalées ou
suivant une ligne, ainsi qu'à des structures interdigitées.
On se reporte d'abord à la figure 1, qui montre une partie d'une plaquette, ou d'une puce, qui possède une structure répétitive. Seuls quelques-uns des éléments sont représentés en section droite. La plaquette peut être de toute taille voulue et peut être découpée en une pluralité de puces. Dans cette
description, on échange parfois les termes "puce" et "plaquette".
La figure 1 représente une plaquette possédant un corps 30 de type P-, formé de silicium monocristallin. De préférence, le corps 30 de type PF est une
couche épitaxiale ayant cru sur le dessus d'un substrat de type P' (non représenté).
Un contact de drain (ou d'anode) peut être connecté au substrat de type Pr et peut
être disponible pour la connexion en l'une ou l'autre surface de la puce.
La première opération du procédé selon l'invention est la formation d'une couche d'isolation 31 sur le dessus du corps 30 de type PF. La couche d'isolation 31 peut être réalisée par croissance thermique de dioxyde de silicium et
peut avoir une épaisseur comprise entre 10 et 150 nm (100 et 1 500 ).
On dépose ensuite une couche de silicium polycristallin 32 sur le dessus de la couche d'oxyde 31, cette couche ayant par exemple une épaisseur de 750 nm (7 500 ). La couche de silicium polycristallin peut être formée de toute manière voulue, mais, de préférence, elle est formée par dépôt et est ensuite fortement dopée par implantation d'arsenic ou à l'aide d'une opération ultérieure de
dopage CVD (dépôt chimique sous forme vapeur).
Après le dépôt de la couche de silicium polycristallin 32, on forme sur le dessus de la couche de silicium polycristallin une première couche d'agent photosensible de type réserve 33 appropriée, et on lui applique un tracé de motif au cours d'une opération appropriée de masquage photolithographique afin de former dans l'agent photosensible des ouvertures allant jusqu'à la surface de la couche de silicium polycristallin 32. On grave ensuite la couche de silicium polycristallin à l'aide d'une opération de gravure anisotrope ultérieure, qui forme des ouvertures correspondantes descendant jusqu'à la couche d'oxyde de grille représentée sur la figure 2. De préférence, les parois latérales de silicium polycristallin doivent être aussi proches de la verticale que cela est possible de manière à définir avec
précision les opérations d'implantation ultérieures.
Après cela, on peut retirer la couche d'oxyde de grille exposée sous-
jacente à l'aide d'une opération de gravure isotrope par voie humide ou à l'aide d'une opération de gravure anisotrope. Toutefois, il est également possible de laisser, au cours de cette opération, l'oxyde de grille intact, puis d'effectuer les opérations d'implantation ultérieures avec une énergie suffisamment élevée pour
permettre de pénétrer dans la mince couche d'oxyde de grille.
Les gravures anisotrope et isotrope ci-dessus utilisées sont bien connues de l'homme de l'art et, pour ces opérations, on peut choisir tout procédé de
gravure approprié.
Après cela, on élimine la couche d'agent photosensible et on implante une dose relativement légère d'arsenic ou de phosphore au travers des ouvertures ménagées dans les couches de silicium polycristallin et jusque dans le silicium exposé. Suite à l'implantation, les éléments implantés de type N diffusent pour former des régions de canal 40 et 41. Les valeurs de la dose et de l'énergie d'implantation et celles du temps de diffusion et de la température sont déterminées sur la base de la profondeur et de la distribution voulues des régions de canal,
comme cela est bien connu dans la technique.
On implante ensuite une dose relativement élevée de bore
(implantation P1) par les ouvertures ménagées dans la couche de silicium polycris-
tallin afin de former ultérieurement les régions de source 50 et 51. On peut faire
suivre cette opération d'une opération de diffusion.
Après cela, et comme représenté sur la figure 2, on fait déposer une couche d'oxyde basse température (LTO) 60 sur le dessus de la surface de la plaquette, avec une épaisseur d'environ 600 à 800 nm (6 000 à 8 000 ). Après le dépôt de la couche de LTO 60, les régions de type P1 50 et 51 se forment par diffusion. On choisit également les valeurs relatives à l'énergie et à la dose d'implantation P' et celle du temps de diffusion et de la température de façon à obtenir une profondeur moins importante que pour les régions de canal de type N et que ces régions soient entourées par les régions de canal de type N. En effectuant la diffusion après le dépôt de la couche LTO 60, on fait en sorte que la
couche LTO se densifie également pour les conditions de diffusion.
On notera que cette opération a produit des régions de canal annulaires et 56 pour les deux cellules qui sont représentées. Ces régions de canal s'étendent au-dessous de segments respectifs de la couche de silicium polycristallin 32, ce qui définit la grille de silicium polycristallin pour chaque cellule, et sont inversibles lors de la connexion d'un potentiel de grille à la couche de silicium polycristallin 32. La couche de silicium polycristallin 32 aura une configuration en réseau entre les cellules si les cellules ont une structure polygonale. Ce réseau s'étendra, au niveau de ses côtés, ou bords, au-dessus des
régions de canal sous-jacentes à l'intérieur des cellules.
Après cela, et comme représenté sur la figure 2, on applique une deuxième couche d'agent photosensible 61 sur le dessus de la couche de LTO 60 et on lui applique un tracé de motif à l'aide d'une deuxième opération de masquage afin de former des petites ouvertures centrales bien alignées qui sont situées sur l'axe de chacune des cellules respectives ou suivant la longueur de bandes dans le cas o on utilise une géométrie interdigitée. Il s'agit là de la seule opération
d'alignement critique ayant lieu dans le procédé. Si on utilise une structure cellu-
laire, les ouvertures formées dans l'agent photosensible 61 auront un diamètre d'environ 1,5 à 2 /n. Ces dimensions dépendent du processus photolithographique et du système de contact métal-silicium. Après la formation des ouvertures dans l'agent photosensible, on grave la couche de LTO 60 à l'aide d'une opération de gravure anisotrope d'oxyde de façon à former une ouverture centrale qui atteint la
surface de silicium.
Ensuite, une autre gravure anisotrope effectuée dans la surface exposée du silicium forme des trous 70 et 71 qui pénètrent dans les régions du type P* 50 et 51 et atteignent les régions de type N 40 et 41 pour chaque cellule. Du fait de la couche de LTO, les trous, ou creux, formés dans la surface de silicium ont un
diamètre plus petit que les ouvertures formées dans le silicium polycristallin.
Après cela, comme représenté sur la figure 3, on implante une dose de x 10'4 atomes par centimètre cube d'arsenic ou de phosphore, ou une dose supérieure, dans le substrat de silicium exposé par la gravure des trous afin de
former des régions de base de type N* 75 et 76 dans les régions de type N 40 et 41.
Les implantations s'effectuent à une énergie d'environ 80 keV.
Après cela, comme représenté sur la figure 4, on expose la plaquette de silicium à une gravure isotrope par voie humide qui attaque latéralement le LTO et l'oxyde de grille, s'il y en a, jusqu'à des diamètres 82 et 83. La gravure expose, pour une cellule hexagonale, ou polygonale, un épaulement de la surface de la puce de
silicium, qui s'étend autour des ouvertures 70 et 71.
Selon un mode de réalisation préféré de l'invention, la gravure par voie humide formant la partie attaquée latéralement dans le LTO et l'oxyde de grille est une gravure humide d'oxyde tamponnée dans le rapport 6 à 1, d'une durée de 1 à min. Cette gravure par voie humide créée un épaulement d'une largeur d'environ 0,1 à 0,5 fan, ce qui est suffisant pour établir un contact faiblement résistant avec la
région de source.
Après cela, comme représenté sur la figure 5, on élimine l'agent photosensible 61 et on fait déposer un métal de contact de source 84, par exemple de l'aluminium, sur toute la surface du dispositif. Le métal de contact remplira les ouvertures 70 et 71 et s'étendra au-dessus des épaulement de silicium exposés qui sont formés par les parties attaquées latéralement 82 et 83 de la figure 4. Ainsi, le métal de contact de source 84 connecte automatiquement les régions de type N sous- jacentes 40 et 41 avec les régions de type P' 50 et 51 de facçon à établir le court-circuit intentionnel entre les régions de type N et de type P* dans chaque cellule. Après son dépôt, on fait subir à la couche de métal 84 un frittage à une température d'environ 425 à 450 C. La température du frittage est suffisamment élevée pour activer une quantité suffisante des agents dopants dans les régions de base de type N 75 et 76, de façon qu'aucun recuit ne soit nécessaire après l'implantation de base de type N*. La température de frittage est de plus
suffisamment basse pour être tolérée par la couche de métal déposée 84.
On peut alors appliquer une troisième couche d'agent photosensible (non représentée) sur le dessus de la couche de métal de contact à laquelle on fait S subir un tracé de motif au cours d'une troisième opération photolithographique afin de définir un bus de grille et l'électrode de contact de source. L'alignement de cette troisième opération photolithographique sur la plaquette n'est pas critique. Après l'application du tracé de motif à la couche photosensible, on peut ensuite graver la
couche métallique à l'aide d'une gravure anisotrope.
Un contact de drain (ou d'anode) 90 peut aussi être connecté au substrat et peut se trouver disponible pour la connexion au niveau de l'une ou l'autre surface de la puce. Si le dispositif est un IGBT, une couche tampon de type F' mince et une couche de fond de type N* sont incorporées dans la partie
inférieure de la structure de plaquette, de la manière classique.
Selon un autre aspect possible de l'invention, on peut former une couche d'oxyde de champ 120, comme représenté sur les figures 6 et 7, sur le dessus du corps de type PF 30 avant la formation de la couche d'oxyde de grille. On dépose une couche d'agent photosensible sur le dessus de la couche d'oxyde, puis
on lui fait subir un tracé de motif au titre d'une opération de masquage photolitho-
graphique initiale afin de former des ouvertures dans la couche d'oxyde de champ.
On enlève ensuite par gravure les parties exposées de l'oxyde de champ afin d'exposer les aires des dispositifs actifs. On fait ensuite croître la couche d'oxyde d'isolation de grille 131 sur le dessus des aires des dispositifs actifs, puis on dépose la couche de silicium polycristallin 132 sur les couches d'oxyde de grille et d'oxyde de champ. On forme ensuite des ouvertures dans le silicium polycristallin qui se
trouve sur la couche d'oxyde d'isolation de grille ainsi que dans le silicium poly-
cristallin qui se trouve au-dessus de l'oxyde de grille. On peut ensuite traiter le
dispositif de la manière ci-dessus indiquée.
Dans ce mode de réalisation, la gravure de la couche de métal forme également un bus de grille qui est en contact avec le silicium polycristallin se
trouvant sur le dessus de l'oxyde de grille.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir des
procédés et des dispositifs dont la description vient d'être donnée à titre
simplement illustratif et nullement limitatif, diverses variantes et modifications ne
sortant pas du cadre de l'invention.

Claims (10)

REVENDICATIONS
1. Procédé de fabrication d'un dispositif à semiconducteur, ledit procédé étant caractérisé en ce qu'il comprend les opérations suivantes: former une couche (31) de matériau d'isolation de grille sur le dessus d'un substrat (30) de silicium ayant un premier type de conductivité; déposer une couche (32) de silicium polycristallin sur le dessus de ladite couche de matériau d'isolation de grille; appliquer un tracé de motif à ladite couche de silicium polycristallin et enlever par gravure des régions sélectionnées de celle-ci afin de former une pluralité d'ouvertures séparées dans celle-ci; introduire des impuretés d'un autre type de conductivité, qui est le type de conductivité opposé audit premier type de conductivité, dans des régions de surface dudit substrat de silicium qui sont placées au-dessous desdites ouvertures ménagées dans ladite couche de silicium polycristallin, afin de former des premières régions diffusées (40, 41); introduire des impuretés dudit premier type de conductivité dans lesdites régions de surface dudit substrat de silicium afin de former des deuxièmes régions diffusées (50, 51); déposer une couche d'isolation de recouvrement (60); appliquer un tracé de motif à ladite couche d'isolation de recouvrement et en retirer des parties par gravure, de manière à laisser une partie restante de ladite couche d'isolation de recouvrement, qui forme des éléments d'écartement constituant des parois latérales verticales, situés le long des parois latérales de
chacune desdites ouvertures (70, 71) formées dans ladite couche de silicium poly-
cristallin, et qui expose une partie centralement disposée de chacune desdites régions de surface dudit substrat de silicium; former par gravure des creux (70, 71) dans ladite partie desdites régions de surface du substrat de silicium jusqu'à une profondeur qui est supérieure à la profondeur desdites deuxièmes régions diffusées; introduire des impuretés dudit autre type de conductivité dans ladite partie desdites régions de surface dudit substrat de silicium afin de former des troisièmes régions diffusées (75, 76), lesdites deuxièmes régions diffusées ayant une profondeur finale qui est inférieure à celle desdites troisièmes régions diffusées et une largeur finale qui est plus grande que celle desdites troisièmes régions diffusées, lesdites premières régions diffusées s'étendant plus profondément et plus largement que lesdites troisièmes régions diffusées et ayant une concentration inférieure à celle desdites troisièmes régions diffusées; graver lesdits éléments d'écartement constituant des parois latérales afin de former des parties latéralement attaquées (82, 83) dans ladite couche d'isolation et de recouvrement, qui exposent d'autres parties desdites régions de surface dudit substrat de silicium, lesquelles parties entourent lesdits creux; déposer une couche conductrice (84); appliquer un tracé de motif à ladite couche conductrice et en retirer des parties par gravure afin de former au moins un contact de source, lequel est en contact avec lesdites deuxièmes régions diffusées au niveau de régions supérieures desdits creux et est en contact avec lesdites troisièmes régions diffusées au niveau
de la partie inférieure desdits creux, et au moins un contact de grille.
2. Procédé selon la revendication 1, caractérisé en ce que lesdites opé-
rations d'introduction d'impuretés dudit premier et dudit autre type de conductivité comportent l'implantation desdites impuretés dans ledit substrat de silicium au
travers de ladite couche de matériau d'isolation de grille.
3. Procédé selon la revendication 1, caractérisé en ce que ladite opération d'introduction d'impuretés dudit premier type de conductivité comporte l'enlèvement, par gravure, de parties dudit matériau d'isolation de grille qui sont situées au-dessous desdites ouvertures formées dans ladite couche de silicium polycristallin, puis l'implantation desdites impuretés dans lesdites régions de
surface dudit substrat de silicium.
4. Procédé selon la revendication 1, caractérisé en ce que ledit premier type de conductivité est le type P et ledit autre type de conductivité est le type N.
5. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre l'opération consistant à traiter thermiquement ladite couche conductrice par frittage de ladite couche conductrice à une température d'environ 425 à 450 C, ce
qui active lesdites impuretés desdites troisièmes régions diffusées.
6. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre les opérations suivantes: former une couche de matériau d'isolation de champ sur le dessus dudit substrat de silicium; et appliquer un tracé de motif à ladite couche de matériau d'isolation de champ et en retirer au moins une région sélectionnée afin de former au moins une ouverture dans ladite couche de matériau d'isolation de champ et au moins une partie restante; o ladite couche de matériau d'isolation de grille est formée sur le dessus dudit substrat de silicium dans ladite ou lesdites ouvertures formées dans ladite couche de matériau d'isolation de champ, ladite couche de silicium polycristallin est déposée sur le dessus de ladite partie restante de ladite couche de matériau d'isolation de champ et sur le dessus de ladite couche de matériau d'isolation de grille, et lesdites régions sélectionnées de ladite première couche d'isolation de recouvrement sont enlevées par gravure afin de former dans celle-ci une pluralité de premières ouvertures écartées qui se trouvent au-dessus de ladite couche de matériau d'isolation de grille et une pluralité de deuxièmes ouvertures qui se trouvent au-dessus de ladite couche de
matériau d'isolation de champ.
7. Dispositif à semiconducteur, caractérisé en ce qu'il comprend: une couche de matériau d'isolation de grille (31) formée sur le dessus d'un substrat de silicium (30) d'un premier type de conductivité; une couche de silicium polycristallin (32) formée sur le dessus de ladite couche de matériau d'isolation de grille et ayant une pluralité d'ouvertures séparées; des premières régions diffusées (40, 41) d'impuretés d'un autre type de
conductivité, qui est le type de conductivité opposé audit premier type de conduc-
tivité, formées dans des régions de surface dudit substrat de silicium qui sont placées au-dessous desdites ouvertures de ladite couche de silicium polycristallin; des deuxièmes régions diffusées (50, 51) d'impuretés dudit premier type de conductivité, formées dans lesdites régions de surface dudit substrat de silicium; une couche d'isolation de recouvrement (60) ayant une pluralité d'éléments d'écartement constituant des parois latérales verticales, formés le long de parois latérales présentes dans chacune desdites ouvertures de ladite couche de silicium polycristallin, qui entourent une partie centralement disposée de chacune desdites régions de surface dudit substrat de silicium; une pluralité de creux (70, 71) formés dans ladite partie desdites régions de surface dudit substrat de silicium et ayant une plus grande profondeur que lesdites deuxièmes régions diffusées;
des troisièmes régions diffusées (75, 76) dudit autre type de conduc-
tivité, formées dans ladite partie desdites régions de surface dudit substrat de silicium, lesdites deuxièmes régions diffusées (50, 51) ayant une profondeur finale qui est inférieure à celle desdites troisièmes régions diffusées et une largeur finale qui est plus grande que celle desdites troisièmes régions diffusées, lesdites premières régions diffusées (40, 41) s'étendant plus profondément et plus largement que lesdites troisièmes régions diffusées et ayant une concentration inférieure à la concentration desdites troisièmes régions diffusées; une partie (82, 83) desdits éléments d'écartement constituant des parois latérales verticales de ladite couche d'isolation de recouvrement (60) étant retirée de façon à exposer d'autres régions dudit substrat de silicium qui entourent lesdits creux; et une couche conductrice (84) qui forme au moins un contact de grille et forme au moins un contact de source qui est en contact avec lesdites deuxièmes régions diffusées (50, 51) au niveau de parties supérieures desdits creux et avec lesdites troisièmes régions diffusées (75, 76) au niveau de la partie inférieure desdits creux de façon que ladite couche de silicium polycristallin et lesdites
deuxièmes et troisièmes régions diffusées soient électriquement connectées.
8. Dispositif selon la revendication 6, caractérisé en ce que ledit premier type de conductivité est le type P et ledit autre type de conductivité est le type N.
9. Dispositif selon la revendication 6, caractérisé en ce qu'il comprend en outre: une couche de matériau d'isolation de champ (120), formée sur le dessus dudit substrat de silicium et ayant au moins une ouverture et au moins une partie restante; et une couche de matériau d'isolation de grille (131), formée sur le dessus dudit substrat de silicium dans ladite ou lesdites ouvertures de ladite couche de matériau d'isolation de champ; o ladite couche de silicium polycristallin (132)
est formée sur le dessus de ladite partie restante de ladite couche de matériau d'iso-
lation de champ et possède une pluralité de premières ouvertures séparées qui se trouvent au-dessus de ladite couche de matériau d'isolation de grille et une pluralité de deuxièmes ouvertures séparées qui se trouvent au-dessus de ladite
couche de matériau d'isolation de champ.
10. Dispositif selon la revendication 6, caractérisé en ce qu'il comprend en outre un contact supplémentaire formé sur une surface de fond dudit substrat de
silicium.
FR9714436A 1996-11-18 1997-11-18 Procede de fabrication d'un dispositif a porte mos a canal p avec implantation de base au travers de la fenetre de contact, et dispositif ainsi fabrique Withdrawn FR2756664A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US3105196P 1996-11-18 1996-11-18

Publications (1)

Publication Number Publication Date
FR2756664A1 true FR2756664A1 (fr) 1998-06-05

Family

ID=21857412

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9714436A Withdrawn FR2756664A1 (fr) 1996-11-18 1997-11-18 Procede de fabrication d'un dispositif a porte mos a canal p avec implantation de base au travers de la fenetre de contact, et dispositif ainsi fabrique

Country Status (9)

Country Link
US (2) US5879968A (fr)
JP (1) JPH10229193A (fr)
KR (1) KR100272051B1 (fr)
DE (1) DE19750221B4 (fr)
FR (1) FR2756664A1 (fr)
GB (1) GB2319395B (fr)
IT (1) IT1296441B1 (fr)
SG (1) SG60150A1 (fr)
TW (1) TW367624B (fr)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6939776B2 (en) * 1998-09-29 2005-09-06 Sanyo Electric Co., Ltd. Semiconductor device and a method of fabricating the same
US6472327B2 (en) * 1999-08-03 2002-10-29 Advanced Micro Devices, Inc. Method and system for etching tunnel oxide to reduce undercutting during memory array fabrication
DE10055886A1 (de) * 2000-11-08 2002-05-29 Humboldt Uni Zu Berlin Univers Impfstoffe, die rekombinante Hantavirusproteine enthalten, Verfahren zu iher Herstellung und ihre Verwendung
DE10134546A1 (de) * 2001-07-16 2003-02-06 X Fab Ges Zur Fertigung Von Wa VDMOS-Transistor und Verfahren zu seiner Herstellung
DE10235000B4 (de) * 2002-07-31 2007-01-04 Infineon Technologies Ag Verfahren zur Bildung einer Kanalzone eines Transistors und NMOS-Transistor
US6870218B2 (en) * 2002-12-10 2005-03-22 Fairchild Semiconductor Corporation Integrated circuit structure with improved LDMOS design
US7388379B2 (en) * 2003-05-01 2008-06-17 Pathfinder Energy Services, Inc. Series-resonant tuning of a downhole loop antenna
JP4748951B2 (ja) * 2004-06-01 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
CN101593695B (zh) * 2008-05-30 2011-06-15 中芯国际集成电路制造(上海)有限公司 功率场效应管晶片弯曲的解决方法
TWI425575B (zh) * 2010-07-09 2014-02-01 Tzu Hsiung Chen 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法
CN104576359B (zh) * 2013-10-23 2017-10-27 无锡华润上华科技有限公司 功率二极管的制备方法
DE102015121299B4 (de) 2015-12-08 2017-08-10 Zippy Technology Corp. Spitzenstrom-Aufzeichnungsmodul
CN114460368B (zh) * 2020-11-09 2023-05-16 长鑫存储技术有限公司 接触电阻的测试方法与装置
US11719730B2 (en) 2020-11-09 2023-08-08 Changxin Memory Technologies, Inc. Test method and device for contact resistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021571A (ja) * 1983-07-15 1985-02-02 Tdk Corp 半導体装置及びその製造方法
EP0150365A2 (fr) * 1984-01-27 1985-08-07 Siemens Aktiengesellschaft Composant semi-conducteur avec trou de contact
EP0646959A1 (fr) * 1993-09-30 1995-04-05 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Metallisation et procédé de connexion pour fabriquer des composants semi-conducteurs de puissance
WO1996007200A1 (fr) * 1994-09-01 1996-03-07 International Rectifier Corporation Procede de fabrication de dispositif a porte mos a nombre de masques reduit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834311B2 (ja) * 1987-06-10 1996-03-29 日本電装株式会社 半導体装置の製造方法
JPH0247874A (ja) * 1988-08-10 1990-02-16 Fuji Electric Co Ltd Ｍｏｓ型半導体装置の製造方法
US4898835A (en) * 1988-10-12 1990-02-06 Sgs-Thomson Microelectronics, Inc. Single mask totally self-aligned power MOSFET cell fabrication process
JPH0783122B2 (ja) * 1988-12-01 1995-09-06 富士電機株式会社 半導体装置の製造方法
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
JPH04152536A (ja) * 1990-10-16 1992-05-26 Fuji Electric Co Ltd Ｍｉｓ型半導体装置の製造方法
US5453390A (en) * 1992-03-30 1995-09-26 Nippondenso Co., Ltd. Method of producing semiconductor device with current detecting function
US5486715A (en) * 1993-10-15 1996-01-23 Ixys Corporation High frequency MOS device
EP0654829A1 (fr) * 1993-11-12 1995-05-24 STMicroelectronics, Inc. Dispositif semi-conducteur double-diffusé à grille MOS dont la densité est accrue
KR0143459B1 (ko) * 1995-05-22 1998-07-01 한민구 모오스 게이트형 전력 트랜지스터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021571A (ja) * 1983-07-15 1985-02-02 Tdk Corp 半導体装置及びその製造方法
EP0150365A2 (fr) * 1984-01-27 1985-08-07 Siemens Aktiengesellschaft Composant semi-conducteur avec trou de contact
EP0646959A1 (fr) * 1993-09-30 1995-04-05 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Metallisation et procédé de connexion pour fabriquer des composants semi-conducteurs de puissance
WO1996007200A1 (fr) * 1994-09-01 1996-03-07 International Rectifier Corporation Procede de fabrication de dispositif a porte mos a nombre de masques reduit

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KINZER D ET AL: "A HIGH DENSITY SELF-ALIGNED 4-MASK PLANAR VDMOS PROCESS", PROCEEDINGS OF THE 8TH. INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES AND IC'S (ISPSD), MAUI, HAWAII, MAY 20 - 23, 1996, no. SYMP. 8, 20 May 1996 (1996-05-20), SALAMA C A T;WILLIAMS R K (EDS ), pages 243 - 246, XP000598433 *
PATENT ABSTRACTS OF JAPAN vol. 009, no. 140 (E - 321) 14 June 1985 (1985-06-14) *

Also Published As

Publication number Publication date
KR19980042422A (ko) 1998-08-17
US5879968A (en) 1999-03-09
GB2319395A (en) 1998-05-20
GB9724413D0 (en) 1998-01-14
US6207974B1 (en) 2001-03-27
ITMI972545A1 (it) 1999-05-17
IT1296441B1 (it) 1999-06-25
KR100272051B1 (ko) 2000-12-01
JPH10229193A (ja) 1998-08-25
GB2319395B (en) 2001-07-04
TW367624B (en) 1999-08-21
SG60150A1 (en) 1999-02-22
DE19750221B4 (de) 2004-06-03
DE19750221A1 (de) 1998-05-20

Similar Documents

Publication Publication Date Title
EP0057126B1 (fr) Procédé de fabrication d'une structure de transistors
EP0164281B1 (fr) Procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique
EP0420748B1 (fr) Procédé de fabrication d'un circuit intégré MIS haute tension
FR2756102A1 (fr) Dispositif a semi-conducteur commande par une grille mos et procede pour sa fabrication
EP0203836B1 (fr) Procédé de fabrication de transistors à effet de champ, et transistors bipolaires latéraux sur un même substrat
FR2745952A1 (fr) Transistor bipolaire a grille isolee a canal court ayant des proprietes ameliorees pour sa chute de tension en sens direct et ses pertes de puissance par commutation
FR2480501A1 (fr) Dispositif semi-conducteur a grille profonde accessible par la surface et procede de fabrication
WO1996032738A1 (fr) PROCEDE D'INTRODUCTION D'UNE IMPURETE AGISSANT COMME DOPANT DANS LE SiC, DISPOSITIF SEMI-CONDUCTEUR ELABORE SELON CE PROCEDE ET UTILISATION D'UNE COUCHE AMORPHE FORTEMENT DOPEE COMME SOURCE DE DIFFUSION DE DOPANT DANS LE SiC
FR2530867A1 (fr) Dispositifs mos a barriere de schottky et leur procede de fabrication
FR2756664A1 (fr) Procede de fabrication d'un dispositif a porte mos a canal p avec implantation de base au travers de la fenetre de contact, et dispositif ainsi fabrique
FR2654258A1 (fr) Procede pour fabriquer un dispositif a transistor mis ayant une electrode de grille en forme de "t" inverse.
FR2569495A1 (fr) Procede pour la fabrication de dispositifs a semi-conducteur comportant des jonctions planaires a concentration de charge variable et a tres haute tension de rupture
FR2582445A1 (fr) Procede de fabrication de transistors mos a electrodes de siliciure metallique
WO1986002198A1 (fr) Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres
FR2739976A1 (fr) Structure de terminaison, dispositif a semi-conducteur, et leurs procedes de fabrication
FR2568058A1 (fr) Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite
EP1111684A1 (fr) Procédé de fabrication de composants de puissance verticaux
FR2485261A1 (fr) Fabrication mos auto-alignee
FR2483685A1 (fr) Transistor de puissance a effet de champ (fet) du type v-mos a grille maillee
FR2511194A1 (fr) Transistor a effet de champ et procede de fabrication
FR2481005A1 (fr) Procede de fabrication de transistors a effet de champ a canal court
FR2737607A1 (fr) Procede de fabrication d'un dispositif a semi-conducteur de puissance a transistor
AU663263B2 (en) Structure for use in producing semiconductor devices with buried contacts and method for its preparation
EP0060761B1 (fr) Transistor bipolaire latéral sur isolant et son procédé de fabrication
FR2631741A1 (fr) Formation de murs d'isolation entre les regions actives d'un circuit integre

Legal Events

Date Code Title Description
ST Notification of lapse