FR2568058A1 - Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite - Google Patents

Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite Download PDF

Info

Publication number
FR2568058A1
FR2568058A1 FR8511070A FR8511070A FR2568058A1 FR 2568058 A1 FR2568058 A1 FR 2568058A1 FR 8511070 A FR8511070 A FR 8511070A FR 8511070 A FR8511070 A FR 8511070A FR 2568058 A1 FR2568058 A1 FR 2568058A1
Authority
FR
France
Prior art keywords
layer
substrate
igfet
silicon
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8511070A
Other languages
English (en)
Other versions
FR2568058B1 (fr
Inventor
Gianfranco Cerofolini
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
ATES Componenti Elettronici SpA
SGS ATES Componenti Elettronici SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATES Componenti Elettronici SpA, SGS ATES Componenti Elettronici SpA filed Critical ATES Componenti Elettronici SpA
Publication of FR2568058A1 publication Critical patent/FR2568058A1/fr
Application granted granted Critical
Publication of FR2568058B1 publication Critical patent/FR2568058B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

LE PROCEDE PREVOIT LA FORMATION, SUR LE SUBSTRAT 1, DE REGIONS DE TYPE EPITAXIAL 18, 19 AUTO-ALIGNEES AVEC L'ELECTRODE DE GRILLE ET PROPRES A CONSTITUER LES REGIONS DE SOURCE ET DE DRAIN DU TRANSISTOR. CELLES-CI SONT DOPEES PAR IMPLANTATION IONIQUE, AVEC UTILISATION D'UNE ENERGIE D'IMPLANTATION RELATIVEMENT BASSE, DE TELLE MANIERE QUE LE DOPANT NE PENETRE PAS DANS LE SUBSTRAT. PAR LE FAIT QUE LES JONCTIONS DE SOURCE ET DE DRAIN SONT REALISEES SUR LA SURFACE DU SUBSTRAT, PLUTOT QU'A L'INTERIEUR DE CELUI-CI, IL N'Y A PAS DE CAPACITES DE JONCTION LATERALES ET ON PEUT REDUIRE LES DIMENSIONS HORIZONTALES DES IGFET, CE QUI PERMET D'OBTENIR DES VITESSES DE REPONSE ET DES DENSITES D'INTEGRATION ELEVEES.

Description

La présente invention concerne des transistors à effet de champ à grille
isolée (IGFET) et, plus précisément, un procédé pour la fabrication d'IGFET à vitesse de réponse élevée dans des circuits
intégrés de haute densité.
Pour obtenir des densités d'intégration et des vitesses de réponse élevées, on doit réduire les dimensions, tant horizontales que verticales des IGFET ("Scaling Principle"). En particulier, il est nécessaire de diminuer la profondeur des jonctions de drain et de source dans le substrat. Mais dans les IGFET usuels disponibles dans le commerce, l'adoption de jonctions très minces entraîne des
conséquences négatives. En effet, la résistance de couche des ré-
gions actives de source et de drain augmente et la fiabilité des
contacts entre ces régions et les électrodes correspondantes diminue.
Pour éviter ces inconvénients, il a été proposé de réaliser
des IGFET dont les régions actives de source et de drain sont for-
mées sur la surface du substrat, plutôt qu'à l'intérieur de celui-ci.
Une structure de ce type est décrite par exemple dans le brevet US n 1 477 083. Toutefois, les procédés pour l'obtention d'une
telle structure, décrits dans le brevet précité, sont très compli-
qués et ne sont pas compatibles avec les exigences de production industrielle. Le but de la présente invention est de réaliser un IGFET ayant des jonctions ultra-minces, de basses résistances de couche et une fiabilité élevée des contacts, au moyen d'un procédé qui soit simple à appliquer et qui se compose d'une suite d'opérations
compatibles avec les procédés classiques de production industrielle.
Ce but est atteint avec le procédé suivant l'invention pour la formation d'un transistor à effet de champ à grille isolée sur un substrat de silicium monocristallin d'un premier type de
conductivité, comprenant l'opération consistant à former une multi-
plicité de couches superposées, dont une première couche isolante formée sur le substrat et destinée à constituer le diélectrique de
grille, une couche conductrice formée sur la première couche isolan-
te et destinée à constituer l'électrode de grille du transistor et une seconde couche isolante formée sur la couche conductrice, ce procédé étant caractérisé par les opérations suivantes: formation d'une couche écran sur la seconde couche isolante, formation, sur la couche écran, d'un masque protecteur qui délimite unesurface de grille au-dessus d'une zone du substrat destinée à la fonction de canal du transistor, attaque sélective de la couche écran et de
la multiplicité de couches superposées, jusqu'à découvrir le subs-
trat sur les côtés de la zone de canal, formation de parois isolan-
tes sur les bords de la couche conductrice découverts par la-
dite attaque sélective, formation, sur les surfaces du substrat dé-
couvertes par ladite attaque sélective, de régions épitaxiales d'un second type de conductivité, destinées à constituer les régions de
source et de drain du transistor.
Lorsque, avant la formation de la multiplicité de couches superposées, il est formé une couche isolante destinée à constituer
le diélectrique de champ sur les côtés d'une zone du substrat des-
tinée à recevoir le transistor, l'opération de formation des régions épitaxiales peut comprendre: le dépôt d'une couche de silicium sur les surfaces découvertes du diélectrique de champ et du substrat, de telle manière que les parties de cette couche déposées sur le diélectrique de champ soient de type polycristallin et que les parties déposées sur le substrat soient de type épitaxial et le dopage de ladite couche de silicium avec des impuretés du second
type de conductivité.
Le dopage avec des impuretés du second type de conductivité
comprend alors avantageusement une opération d'implantation ioni-
que du dopant dans la couche de silicium.
Ladite opération de formation des régions épitaxiales peut aussi comprendre le dépôt d'une couche de silicium polycristallin sur les surfaces découvertes du diélectrique de champ et du substrat,
la recristallisation des parties de la couche de silicium polycris-
tallin situées au-dessus du substrat, de manière à obtenir lesdites régions épitaxiales, et le dopage des régions épitaxiales avec des
impuretés du second type de conductivité.
3 2568058
Dans ce cas, le dopage avec des impuretés du second type de conductivité peut comprendre une opération d'implantation ionique du
dopant dans les régions épitaxiales.
Lorsque l'opération de formation de la première couche iso-
lante comprend la croissance d'une couche de bioxyde de silicium sur la surface découverte du substrat, l'opération de formation de la couche conductrice comprend le dépôt, sur la première couche isolante, d'une couche de silicium polycristallin et le dopage de cette couche de silicium polycristallin, l'opération de formation de la seconde couche isolante comprend la croissance d'une couche de bioxyde de silicium sur la couche conductrice, le procédé suivant l'invention peut être caractérisé en ce que l'opération de formation de la couche écran comprend le dépôt d'une couche de nitrure de
silicium sur la seconde couche isolante, l'opération d'attaque sé-
lective comprend l'enlèvement des parties de la couche écran non protégées par le masque, de telle manière que la surface de grille
du transistor recouverte de l'écran subsiste, la suppression du mas-
que, l'enlèvement des parties non recouvertes d'écran de la multi-
plicité de couches superposées, de telle manière que les portions de ces couches comprises dans la surface de grille soient délimitées, et en ce que l'opération de formation des parois isolantes comprend la croissance de bioxyde de silicium sur les bords de la portion de
la couche conductrice comprise dans la surface de grille.
Un mode particulier de mise en oeuvre du présent procédé est décrit ciaprès à titre d'exemple et, par conséquent, sans caractère restrictif, en référence aux dessins annexés,dont les figures 1 à 7 représentent en coupe une partie d'une tranche de silicium au cours
de quelques phases du procédé suivant l'invention.
La structure de départ, représentée sur la figure 1, est obtenue par des opérations connues et comprend un substrat 1 de silicium monocristallin de type P, ayant une basse concentration d'impuretés dopantes (aux alentours de 105 atomes/cm3) et une résistivité de l'ordre de 20Jx cm, dans lequel est définie une zone 3 destinée à recevoir 1'IGFET. En dehors de la zone 3, le substrat est recouvert d'une couche 2 de bioxyde de silicium (SiO2)
qui constitue le diélectrique de champ.
Sur cette structure, on effectue successivement les opéra-
tions suivantes: - Oxydation thermique, à une température de l'ordre de 1000 C, de la surface découverte du substrat 1, avec formation d'une couche 4 o de bioxyde de silicium (figure 2) d'environ 350 A d'épaisseur, qui constitue le diélectrique de grille; - Dépôt, à partir de silane (SiH4), d'une couche 5 de silicium o polycristallin (figure 2) d'environ 5000 A d'épaisseur. Le dépôt est effectué par la technique CVD (Chemical Vapour Deposition = Dépôt en phase gazeuse par procédé chimique) à une température de l'ordre de 500 C;
- Dopage de la couche 5 de silicium polycristallin par dépôt préa-
lable d'oxychlorure de phosphore (POC13) à une température d'en-
viron 920 C. La concentration d'impuretés dopantes (atomes de phos-
phore) est de l'ordre de 1020 atomes/cm3; - Diffusion des impuretés dopantes dans la couche 5 de silicium polycristallin et croissance d'une couche 6 de bioxyde de silicium
(figure 2) d'environ 1500 A d'épaisseur, par exposition à une at- -
mosphère oxydante à une température d'environ 1000 C; - Dépôt d'une couche 7 de nitrure de silicium (Si3N4) (figure 2) d'environ 1500 A d'épaisseur, effectué par la technique CVD à une température de l'ordre de 500 C; Formation d'un masque 8 d'agent photorésistant (figure 2) qui protège une partie 9 de la couche 7 de nitrure de silicium. Ce masque délimite la zone de grille de l'IGFET, placée au-dessus
d'une zone 30 du substrat destinée à la fonction de canal du transis-
tor; - Enlèvement des parties non protégées de la couche 7 (figure 3) par attaque sélective (attaque humide à l'acide phosphorique ou attaque dans un plasma), de manière à délimiter la partie 9 de nitrure de silicium qui sert d'écran pour les parties des couches sous-jacentes comprises dans la zone de grille; - Suppression du masque 8 d'agent photorésistant; Délimitation de la partie 10 de bioxyde de silicium, de la partie ll de silicium polycristallin et de la partie 12 d'oxyde de grille
(figure 3) par trois attaques sélectives successives (attaques humi-
des ou attaques dans un plasma), par lesquelles sont enlevées les
parties des couches 6, 5 et 4 qui ne sont pas protégées par la par-
tie 9 de nitrure de silicium;
- Oxydation thermique des surfaces de silicium ainsi découvertes.
Cette oxydation est effectuée à une température relativement.basse, de l'ordre de 800 C, pour que la croissance de l'oxyde dépende de la concentration d'impuretés dopantes dans le silicium. Sur les bords de la partie ll de silicium polycristallin, o la concentration de
3
dopant est de l'ordre de 1020 atomes/cm, il croit des parois 13 o de bioxyde de silicium d'environ 1500 A d'épaisseur (figure 4) et sur la surface découverte du substrat 1, o la concentration de
3
dopant est de l'ordre de 1015 atomes/cm3 il croit une couche 14 o de bioxyde de silicium d'environ 350 A d'épaisseur (figure 4); - Attaque ionique réactive (RIE) du bioxyde de silicium formé par
l'opération précédente. Cette attaque se produit en direction ver-
ticale et élimine l'oxyde non protégé de la partie 9 de nitrure de silicium, ce qui fait que la couche 14 est enlevée jusqu'à ce que la surface sous-jacente du substrat 1 soit découverte, tandis que les parois 13 sont dans l'alignement des surfaces latérales de la partie 9. L'épaisseur de l'oxyde de champ 2 ne subit par contre
pas de réduction significative. La partie ll de silicium polycris-
tallin constitue l'électrode de grille de l'IGFET et elle est com-
plètement entourée par le bioxyde de silicium 15 (figure 5); -Dépôt, à partir de tétrachlorure de silicium (SiCl4), d'une couche 16 de silicium (figure 6) d'environ 7000 A d'épaisseur. Le
dépôt est effectué par la technique CVD, à une température d'envi-
ron 1150 C. Les bandes 17 sur le diélectrique de champ 2 sont de type polycristallin, tandis que les régions 18 et 19 au-dessus du
substrat sont de type épitaxial, avec la même orientation cristal-
line du substrat et constituent respectivement les régions actives de source et de drain de l'IGFET. Elles croissent verticalement sur le substrat l, tandis qu'elles ne croissent pas sur le nitrure 9, ce qui fait que l'on obtient une structure auto-alignée. Les bandes 17 de silicium polycristallin sont utilisées comme éléments d'interconnexion avec d'autres composants (non représentés) du circuit intégré; - Implantation ionique d'un dopant de type N, par exemple d'arsenic (As) dans la couche 16 de silicium 16 (figure 6). L'implantation est à basse énergie, de l'ordre de 80 keV, de manière à avoir une o faible pénétration du dopant, qui descend jusqu'à environ 1000 A de profondeur. La dose de dopant implanté est très élevée, de l'ordre de 5 x 10 atomes/cm2, afin d'obtenir une conductivité élevée;
- Exposition à une atmosphère oxydante, à une température de l'or-
dre de 10000 C, pendant un temps suffisant pour permettre la diffu-
o sion du dopant implanté jusqu'à une profondeur d'environ 5000 A et la croissance d'une couche 20 de bioxyde de silicium (figure 7) o
d'une épaisseur de l'ordre de 4000 A sur la couche 16 de silicium.
Aux opérations décrites ci-dessus font suite les opérations habituelles pour l'ouverture des fenêtres pour les contacts de grille, de source et de drain, pour la formation des électrodes
correspondantes et enfin pour la passivation du dispositif.
Dans le procédé suivant l'invention, le dopant est implan-
té peu profondément dans les régions épitaxiales 18 et 19, de telle manière que les traitements thermiques suivants à température élevée ne provoquent pas la diffusion de ce dopant dans le substrat 1 et qu'en conséquence, les jonctions de drain et de source ne
descendent pas au-dessous de l'interface oxyde de grille-substrat.
Dans de telles circonstances, il n'y a pas de capacités de jonction latérales. L'absence de ces capacités permet d'obtenir des vitesses élevées de réponse du transistor. En outre, les zones appauvries, au lieu de s'étendre latéralement comme dans les IGFET usuels, s'étendent verticalement sous les régions actives, ce qui fait que la longueur efficace du transistor augmente et que le risque de
tension de pénétration ou de perçage diminue.
De façon compatible avec les exigences de planarité, on réalise des épaisseurs de source et de drain supérieures à celles
qui peuvent être obtenues par les procédés usuels, avec, en consé-
quence, une amélioration des résistances de couche correspondantes,
dont les valeurs s'abaissent à un tiers environ des valeurs habi-
tuelles.
Pour ouvrir les fenêtres pour les contacts de source et de drain, on effectue une attaque sélective, de manière à enlever l'oxyde qui recouvre les régions de source et de drain. On sait
que dans les procédés usuels, en raison des tolérances de mas-
quage, il existe, pendant cette attaque, le risque qu'une partie de l'oxyde qui recouvre l'électrode de grille soit enlevée, ce qui fait qu'il peut y avoir des courts-circuits entre les régions de source et de drain et l'électrode de grille. Avec le procédé suivant
l'invention, l'oxyde 15 qui entoure l'électrode de grille est pro-
tégé par le nitrure de silicium 9, ce qui fait que le risque en
question n'existe pas.
Les bandes 17 de silicium polycristallin peuvent être uti-
lisées pour réaliser les contacts avec les électrodes de source et de drain, ce qui fait que les dimensions horizontales des régions
épitaxiales peuvent être réduites sans que cela entraîne une dimi-
nution des surfaces des contacts et, par suite, de leur fiabilité.
La dose élevée de dopant implantée dans la couche de silicium 16 se traduit en outre par une augmentation de la conductivité de ces contacts. Outre que les bandes 17 de silicium polycristallin peuvent
servir d'interconnexions, elles peuvent être utilisées pour réali-
ser par exemple des résistances ou des armatures de condensateur. Il va de soi que dans le cas o l'on veut éviter la formation des bandes de silicium polycristallin sur la couche d'oxyde de champ 2,
il suffit de protéger cette couche par un masque de nitrure de sili-
cium.
Dans une variante du procédé suivant l'invention, les ré-
gions actives de source et de drain peuvent être obtenues, non pas par croissance épitaxiale, mais par recristallisation du silicium polycristallin. Dans ce cas, il est déposé, sur la surface entière de la structure représentée sur la figure 5, une couche de silicium polycristallin d'environ 7000 A d'épaisseur.Le dépet est effectué par la technique CVD à une température de l'ordre de 500 C. Les
régions épitaxiales de drain et de source sont obtenues en recris-
tallisant, par la technique appelée "LASER annealing" (recuit au laser), les zones de la couche de silicium polycristalin en contact avec le silicium monocristallin du substrat. On effectue ensuite une attaque sélective pour éliminer le silicium polycristallin déposé sur la partie 9 de nitrure de silicium et on obtient encore la structure représentée sur la figure 6, sur laquelle on exécute les
mêmes opérations du procédé décrit ci-dessus.
Naturellement, outre celle qui a été décrite ci-dessus, on peut introduire de nombreuses autres modifications dans le procédé suivant l'invention, sans que l'on s'écarte pour autant du cadre de celle-ci. L'invention est en outre applicable à n'importe quel
type de procédé MOS et CMOS.
8 2568058
R7i ATDITONI0OS 1. Procédé pour la formation d'un transistor à effet de champ à grille isolée sur un substrat de silicium monocristallin (1)
d'un premier type de conductivité, comprenant l'opération con-
sistant à former une multiplicité de couches superposées (4, 5,
6), dont une première couche isolante (4) formée sur le subs-
trat et destinée à constituer le diélectrique de grille, une couche conductrice (5) formée sur la première couche isolante et destinée à constituer l'électrode de grille du transistor et
une seconde couche isolante (6) formée sur la couche conductri-
ce, ce procédé étant caractérisé par les opérations suivantes: formation d'une couche écran (7) sur la seconde couche isolante, formation, sur la couche écran, d'un masque protecteur (8) qui délimite une surface de grille au-dessus d'une zone (30) du substrat destinée à la fonction de canal du transistor, attaque sélective de la couche écran et de la multiplicité de couches superposées, jusqu'à découvrir le substrat sur les côtés de la zone de canal, formation de parois isolantes (13) sur les bords de la couche conductrice (5) découverts par ladite attaque
sélective (11), formation, sur les surfaces du substrat décou-
vertes par ladite attaque sélective, de régions épitaxiales
(18, 19) d'un second type de conductivité, destinées à consti-
tuer les régions de source et de drain du transistor.
2. Procédé selon la revendication 1 dans lequel, avant la for-
mation de la multiplicité de couches superposées, ii est formé une couche isolante (2) destinée à constituer le diélectrique de
champ sur les cOtés d'une zone (3) du substrat destinée à rece-
voir le transistor, caractérisé en ce que l'opération de forma-
tion des régions épitaxiales comprend: le dépôt d'une couche 3C de silicium (16) sur les surfaces découvertes du diélectrique de champ et du substrat, de telle manière que les parties de cette couche déposées sur le diélectrique de champ soient de type polycristallin (17) et que les parties déposées sur le substrat soient de type épitaxial (18, 19) et le dopage de ladite couche
de silicium avec des impuretés du second type de conductivité.
3. Procédé selon la revendication 2, caractérisé en ce que le dopage avec des impuretés du second type de conductivité comprend une opération d'implantation ionique du dopant dans
la couche de silicium (16).
4. Procédé selon la revendication 1 dans lequel il est formé, avant la formation de la multiplicité de couches superposées, une couche isolante (2) propre à constituer le diélectrique de
champ sur les côtés d'une zone (3) du substrat destinée à rece-
voir le transistor, caractérisé en ce que l'opération de forma-
tion des régions épitaxiales comprend le dépôt d'une couche de
silicium polycristallin sur les surfaces découvertes du diélec-
trique de champ et du substrat, la recristallisation des parties de la couche de silicium polycristallin situées au-dessus du substrat, de manière à obtenir lesdites régions épitaxiales, et le dopage des régions épi-taxiales avec des impuretés du second
2C type de conductivité.
r. Procédé selon la revendication 4, caractérisé en ce que le
dopage avec des impuretés du second type de conductivité com-
prend une opération d'implantation ionique du dopant dans les
régions épitaxiales.
6. Procédé selon l'une quelconque des revendications 1 à 5,
dans lequel l'opération de formation de la première couche iso-
lante comprend la croissance d'une couche de bioxyde de silicium
(4) sur la surface découverte du substrat, l'opération de forma-
tion de la couche conductrice comprend le dépôt, sur la
première couche isolante, d'une couche de silicium polycristal-
lin (5) et le dopage de cette couche de silicium polycristallin, l'opération de formation de la seconde couche isolante comprend la croissance d'une couche de bioxyde de silicium (6) sur la
couche conductrice, caractérisé en ce que l'opération de forma-
tion de la couche écran comprend le dépôt d'une couche de
nitrure de silicium (7) sur la seconde couche isolante, l'opé-
ration d'attaque sélective comprend l'enlèvement des parties de la couche écran non protégées par le masque, de telle manière
1O 2568058
que la surface de grille (9) du transistor recouverte de l'écran subsiste, la suppression du masque, l'enlèvement des parties non recouvertes d'écran de la multiplicité de couches superposées, de telle manière que les portions de ces couches comprises dans la surface de grille soient délimitées, et en ce que l'opération de formation des parois isolantes comprend la croissance de bioxyde de silicium (13) sur les bords de la portion (11) de
la couche conductrice comprise dans la surface de grille.
FR8511070A 1984-07-19 1985-07-19 Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite Expired FR2568058B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT8421968A IT1213192B (it) 1984-07-19 1984-07-19 Processo per la fabbricazione di transistori ad effetto di campo agate isolato (igfet) ad elevata velocita' di risposta in circuiti integrati ad alta densita'.

Publications (2)

Publication Number Publication Date
FR2568058A1 true FR2568058A1 (fr) 1986-01-24
FR2568058B1 FR2568058B1 (fr) 1989-08-18

Family

ID=11189537

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8511070A Expired FR2568058B1 (fr) 1984-07-19 1985-07-19 Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite

Country Status (5)

Country Link
US (1) US4965219A (fr)
DE (1) DE3525550C2 (fr)
FR (1) FR2568058B1 (fr)
GB (1) GB2162999B (fr)
IT (1) IT1213192B (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0233791A2 (fr) * 1986-02-21 1987-08-26 SGS Microelettronica SpA Transistor à effet de champ à porte isolée et sa méthode de fabrication
EP0265958A2 (fr) * 1986-10-30 1988-05-04 SGS Microelettronica SpA Procédé pour faire des transistors à effet de champ à porte isolée

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH063812B2 (ja) * 1987-07-13 1994-01-12 株式会社東芝 半導体装置の製造方法
JPH01151268A (ja) * 1987-12-08 1989-06-14 Mitsubishi Electric Corp 半導体装置の製造方法
US5079180A (en) * 1988-12-22 1992-01-07 Texas Instruments Incorporated Method of fabricating a raised source/drain transistor
JPH0671073B2 (ja) * 1989-08-29 1994-09-07 株式会社東芝 半導体装置及びその製造方法
US5093275A (en) * 1989-09-22 1992-03-03 The Board Of Regents, The University Of Texas System Method for forming hot-carrier suppressed sub-micron MISFET device
US5248893A (en) * 1990-02-26 1993-09-28 Advanced Micro Devices, Inc. Insulated gate field effect device with a smoothly curved depletion boundary in the vicinity of the channel-free zone
US5118639A (en) * 1990-05-29 1992-06-02 Motorola, Inc. Process for the formation of elevated source and drain structures in a semiconductor device
US5013398A (en) * 1990-05-29 1991-05-07 Micron Technology, Inc. Anisotropic etch method for a sandwich structure
US5266517A (en) * 1991-12-17 1993-11-30 Texas Instruments Incorporated Method for forming a sealed interface on a semiconductor device
US5250454A (en) * 1992-12-10 1993-10-05 Allied Signal Inc. Method for forming thickened source/drain contact regions for field effect transistors
US6437381B1 (en) 2000-04-27 2002-08-20 International Business Machines Corporation Semiconductor memory device with reduced orientation-dependent oxidation in trench structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2293796A1 (fr) * 1974-12-03 1976-07-02 Ibm Transistor a effet de champ a porte isolee a source et drain en relief et son procede de fabrication
JPS56112757A (en) * 1980-02-08 1981-09-05 Nec Corp Manufacture of semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4075045A (en) * 1976-02-09 1978-02-21 International Business Machines Corporation Method for fabricating FET one-device memory cells with two layers of polycrystalline silicon and fabrication of integrated circuits containing arrays of the memory cells charge storage capacitors utilizing five basic pattern deliberating steps
US4354309A (en) * 1978-12-29 1982-10-19 International Business Machines Corp. Method of manufacturing a metal-insulator-semiconductor device utilizing a graded deposition of polycrystalline silicon
US4252581A (en) * 1979-10-01 1981-02-24 International Business Machines Corporation Selective epitaxy method for making filamentary pedestal transistor
US4287661A (en) * 1980-03-26 1981-09-08 International Business Machines Corporation Method for making an improved polysilicon conductor structure utilizing reactive-ion etching and thermal oxidation
US4488162A (en) * 1980-07-08 1984-12-11 International Business Machines Corporation Self-aligned metal field effect transistor integrated circuits using polycrystalline silicon gate electrodes
US4381956A (en) * 1981-04-06 1983-05-03 Motorola, Inc. Self-aligned buried channel fabrication process
JPS5893223A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体装置の製造方法
JPS58130517A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 単結晶薄膜の製造方法
JPS58158970A (ja) * 1982-03-16 1983-09-21 Nec Corp 半導体装置の製造方法
US4417385A (en) * 1982-08-09 1983-11-29 General Electric Company Processes for manufacturing insulated-gate semiconductor devices with integral shorts
JPS59161069A (ja) * 1983-03-04 1984-09-11 Oki Electric Ind Co Ltd Ｍｏｓ型半導体装置の製造方法
IT1218344B (it) * 1983-03-31 1990-04-12 Ates Componenti Elettron Processo per l'autoallineamento di un doppio strato di silicio policristallino,in un dispositivo a circuito integrato,mediante un' operazione di ossidazione
US4566914A (en) * 1983-05-13 1986-01-28 Micro Power Systems, Inc. Method of forming localized epitaxy and devices formed therein
CA1197628A (fr) * 1984-01-05 1985-12-03 Thomas W. Macelwee Fabrication de dispositifs mos empiles
JPS60152018A (ja) * 1984-01-20 1985-08-10 Agency Of Ind Science & Technol 半導体薄膜結晶層の製造方法
US4577392A (en) * 1984-08-03 1986-03-25 Advanced Micro Devices, Inc. Fabrication technique for integrated circuits
JPS61198780A (ja) * 1985-02-28 1986-09-03 Toshiba Corp 半導体装置の製造方法
US4707456A (en) * 1985-09-18 1987-11-17 Advanced Micro Devices, Inc. Method of making a planar structure containing MOS and bipolar transistors
US4701423A (en) * 1985-12-20 1987-10-20 Ncr Corporation Totally self-aligned CMOS process
US4677736A (en) * 1986-04-17 1987-07-07 General Electric Company Self-aligned inlay transistor with or without source and drain self-aligned metallization extensions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2293796A1 (fr) * 1974-12-03 1976-07-02 Ibm Transistor a effet de champ a porte isolee a source et drain en relief et son procede de fabrication
JPS56112757A (en) * 1980-02-08 1981-09-05 Nec Corp Manufacture of semiconductor device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 20, no. 10, mars 1978, page 3883, New York, US; H.I. STOLLER: "Recessed dielectric isolation defined IGFET having a gate formed at lower position than the source and drain surface" *
IEEE JOURNAL OF SOLID STATE CIRCUITS, vol. SC-15, no. 4, août 1980, pages 417-423, IEEE, New York, US; K. OHTA et al.: "Quadruply self-aligned MOS (QSA MOS) - A new short-channel high-speed high-density MOSFET for VLSI" *
PATENT ABSTRACTS OF JAPAN, vol. 5, no. 186 (E-84)[858], 25 novembre 1981; & JP-A- 56 112 757 (NIPPON DENKI K.K.) 05-09-1981 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0233791A2 (fr) * 1986-02-21 1987-08-26 SGS Microelettronica SpA Transistor à effet de champ à porte isolée et sa méthode de fabrication
EP0233791A3 (fr) * 1986-02-21 1988-01-13 SGS Microelettronica SpA Transistor à effet de champ à porte isolée et sa méthode de fabrication
EP0265958A2 (fr) * 1986-10-30 1988-05-04 SGS Microelettronica SpA Procédé pour faire des transistors à effet de champ à porte isolée
EP0265958A3 (fr) * 1986-10-30 1989-09-27 SGS Microelettronica SpA Procédé pour faire des transistors à effet de champ à porte isolée

Also Published As

Publication number Publication date
FR2568058B1 (fr) 1989-08-18
US4965219A (en) 1990-10-23
GB8517988D0 (en) 1985-08-21
GB2162999B (en) 1987-12-31
IT8421968A0 (it) 1984-07-19
IT1213192B (it) 1989-12-14
GB2162999A (en) 1986-02-12
DE3525550A1 (de) 1986-01-23
DE3525550C2 (de) 1998-09-24

Similar Documents

Publication Publication Date Title
EP0139371B1 (fr) Procédé pour fabriquer un circuit intégré de type MOS utilisant une méthode pour former des couches en siliciure de métaux réfractaires
US4874713A (en) Method of making asymmetrically optimized CMOS field effect transistors
US5858867A (en) Method of making an inverse-T tungsten gate
US4750971A (en) Method of manufacturing a semiconductor device
FR2654258A1 (fr) Procede pour fabriquer un dispositif a transistor mis ayant une electrode de grille en forme de "t" inverse.
US4486266A (en) Integrated circuit method
EP0077387A1 (fr) Procede de fabrication de dispositifs semiconducteurs cmos
FR2581248A1 (fr) Procede de fabrication de transistors a effet de champ et transistors bipolaires lateraux sur un meme substrat
FR2568058A1 (fr) Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite
US6373108B1 (en) Semiconductor device having reduced sheet resistance of source/drain regions
EP0190243B1 (fr) Procede de fabrication d'un circuit integre de type mis
US5913115A (en) Method for producing a CMOS circuit
JPH09129764A (ja) 半導体装置およびその製造方法
EP0104079B1 (fr) Structure de contact pour circuit intégré
KR100223736B1 (ko) 반도체 소자 제조 방법
JPS5812732B2 (ja) 半導体装置の製法
FR2481005A1 (fr) Procede de fabrication de transistors a effet de champ a canal court
US6545328B1 (en) Semiconductor device
JP2000077429A (ja) 半導体装置の製造方法
JPH07273183A (ja) 半導体装置とその製造方法
JP2632159B2 (ja) 半導体装置の製造方法
JP3224432B2 (ja) 半導体装置の製造方法
JPH10177956A (ja) 半導体の製造方法及び半導体装置
JPH11354650A (ja) 半導体装置およびその製造方法
JPH0730103A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
CD Change of name or company name
ST Notification of lapse