JPH10177956A - 半導体の製造方法及び半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】回路設計上に制約を生じさせることなく、半導
体基板上に選択成長させた半導体膜の端部を、当該端部
と隣接する絶縁膜の側面に這い上がらせる。 【解決手段】化学気相堆積法を用いて、表面の一部が絶
縁膜１０２で覆われた半導体基板１００の、絶縁膜１０
２で覆われていない領域上に、シリコン膜１０１を選択
成長させる。原料ガスとして、モノシラン、あるいはジ
シランと、塩酸、塩素等のエッチング種との混合ガスを
用い、反応圧力１Torr〜２００Torr、反応雰囲気中の水
分分圧比１０^-8〜１０^-4、温度４００℃〜７００℃とい
う条件下において、シリコン膜１０１を選択成長させる
ことで、シリコン膜１０１の絶縁膜１０２と隣接する部
分の表面を（３１１）面とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置、特に
ＭＯＳＦＥＴの製造方法に関するものであり、シリコ
ン基板のソース、ドレイン領域上に選択成長させたシリ
コン膜の端部を、ゲート壁絶縁膜スペーサの側面に這い
上がらせることのできる半導体装置の製造方法、および
半導体装置に関するものである。

【０００２】

【従来の技術】半導体の製造方法において、図２７に示
すように、シリコン基板５００上のシリコン基板５００
表面が露出している領域（絶縁膜でマスクされていない
領域）に、シリコン膜を選択成長させると、選択成長シ
リコン膜５０１の、マスク用絶縁膜５０２と隣接する部
分に、（１１１）面のファセット５１１が発生する。

【０００３】ファセット５１１が発生すると、選択成長
シリコン膜５０１とマスク用絶縁膜５０２との間に隙間
が生じる。その結果、その後の配線工程において、チタ
ン膜やタングステン膜等の高融点金属膜をシリコン基板
５００上に堆積させると、これ等の金属膜が前記隙間に
深く進入して、リーク電流を発生させてしまう。

【０００４】このファセットの発生を抑制する方法とし
て、特開昭６０−６０７１６号公報記載のものと、Japa
nease Journal of Applied Physics vol.２４,１２６７
（１９８５）記載のものとがある。

【０００５】前者は、シリコン基板上の絶縁膜で覆われ
ている領域とシリコン基板面が露出している領域との面
積比を変えることで、前記シリコン基板面が露出してい
る領域上に選択成長させたシリコン膜の成長のしかたが
変わることに着目し、シリコン基板面が露出している領
域を、シリコン基板上の絶縁膜で覆われている領域より
も大きくすることで、ファセットの発生を抑制しようと
するものである。

【０００６】一方、後者は、シリコン基板上の選択成長
シリコン膜のファセットが、シリコン基板の方位［１１
０］と平行に形成される場合が多く、［１００］には形
成され難いことに着目し、選択成長シリコン膜と絶縁膜
との境界が、［１００］と平行になるようにすること
で、ファセットの発生を抑制しようとするものである。

【０００７】

【発明が解決しようとする課題】しかしながら、上記従
来の特開昭６０−６０７１６号公報記載の方法や、Japa
nease Journal of Applied Physics vol.２４,１２６７
（１９８５）記載の方法では、回路設計での制約が大き
いという問題がある。特に、素子の微細化・高集積化が
要求されるマイクロプロセッサやメモリでは、この問題
は顕著である。

【０００８】本発明は上記事情に鑑みてなされたもので
あり、本発明の目的は、回路設計上に制約を生じさせる
ことなく、シリコン基板上に選択成長させたシリコン膜
の端部を、当該端部と隣接する絶縁膜の側面に這い上が
らせることのできる半導体の製造方法、および半導体装
置を提供することにある。

【０００９】

【課題を解決するための手段】本発明者等は、鋭意検討
の結果、図１に示すように、化学気相堆積法を用い、下
記の条件１又は条件２で、シリコン基板１００上のシリ
コン基板面が露出している領域（絶縁膜でマスクされて
いない領域）に、シリコン膜を選択成長させると、選択
成長シリコン膜１０１の端部に形成された、（１１１）
面であるファセット１１１の端部が、（３１１）面にな
ることを見出した。これにより、選択成長シリコン膜１
０１の端部を、当該端部と隣接する絶縁膜１０２の側面
に這い上がらせることができた。

【００１０】条件１ 原料ガス：モノシランと塩酸や塩素等のエッチング種
との混合ガスまたは、ジシランと塩酸や塩素等のエッチ
ング種との混合ガス 反応圧力：１Torr〜２００Torr 反応雰囲気中の水分分圧比：１０^-8〜１０^-4 温度：４００℃〜７００℃ 条件２ 原料ガス：ジクロルシランンと塩酸、塩素等のエッチ
ング種との混合ガス 反応圧力：１Torr〜２００Torr 反応雰囲気中の水分分圧比：１０^-8〜１０^-4 温度：４００℃〜７００℃ 反応雰囲気中のエッチング種の分圧比：１０^-2Torr以
下 尚、上記の条件１、２において、反応圧力が１Torrより
小さい場合は、選択成長シリコン膜のファセットの端部
が（３１１）面にならなかった。このため、選択成長シ
リコン膜の端部を、当該端部と隣接する絶縁膜の側面に
這い上がらせることができなかった。一方、２００Torr
より大きい場合は、選択性が悪くなりすぎ、シリコン膜
を効率よく選択成長させることができなかった。

【００１１】また、反応雰囲気中の水分分圧比が１０^-8
より小さい場合は、選択成長シリコン膜のファセットの
端部が（３１１）面にならなかった。このため、選択成
長シリコン膜の端部を、当該端部と隣接する絶縁膜の側
面に這い上がらせることができなかった。一方、１０^-4
より大きい場合は、選択性が悪くなりすぎ、シリコン膜
を効率よく選択成長させることができなかった。

【００１２】さらに、温度が４００℃より低い場合は、
原料ガスの分解反応が悪くなりすぎ、選択成長シリコン
膜の成長速度が遅くて実用的でなかった。一方、７００
℃より大きい場合は、選択性が悪くなりすぎ、シリコン
膜を効率よく選択成長させることができなかった。

【００１３】加えて、上記の条件２では、反応雰囲気中
のエッチング種の分圧比が１０^-2Torrより大きいと、選
択成長シリコン膜のファセットの端部が（３１１）面に
ならなかった。このため、選択成長シリコン膜の端部
を、当該端部と隣接する絶縁膜の側面に這い上がらせる
ことができなかった。

【００１４】また、本発明者等は、上記の条件１又は条
件２でシリコン基板上に形成した選択成長シリコン膜上
に、シリコンゲルマニウム膜を選択成長させることで、
（３１１）面の成長を促進することができることを見出
した。

【００１５】また、選択成長シリコンゲルマニウム膜中
の、シリコンに対するゲルマニウムの濃度比を変えるこ
とで、図（３１１）面の成長速度と（１１１）面の成長
速度との比を変えられることを見出した。これにより、
選択成長シリコンゲルマニウム膜の端部の、当該端部と
隣接する絶縁膜の側面に対する這い上がり量を所望の値
に調節することができた。

【００１６】

【発明の実施の形態】以下に、本発明の第一実施形態で
あるｎＭＯＳＦＥＴの製造方法について説明する。

【００１７】図２乃至図１１は、本実施形態方法の各工
程で得られる構造を説明するための図である。

【００１８】先ず、図２に示すように、ｎ型で結晶方位
が（１００）面であるシリコン基板２００上の素子形成
領域の周辺部に、周知のＬＯＣＯＳ法を用いて、素子分
離用の酸化膜２０３を形成する。

【００１９】本発明者等が行った実験では、酸化膜２０
３の厚さを３５０ｎｍとした。

【００２０】ここで、酸化膜２０３は、炭素不純物を多
く含んだものが好ましい。できれば、炭素不純物が５×
１０¹⁷ｃｍ^-3以上含んでいるものがよい。

【００２１】このようにすることで、後述する選択成長
シリコン膜を形成する際に、選択成長シリコン膜の酸化
膜２０３との選択性が悪くなり、これにより、選択成長
シリコン膜の酸化膜２０３との端部にできるファセット
を小さくすることができる。

【００２２】尚、酸化膜２０３に代えて、酸化膜より選
択性の悪い窒化膜を形成するようにしてもよい。

【００２３】次に、図３に示すように、ウエット酸化法
で酸化膜２０４を形成し、さらに、その上に、減圧化学
気相成長法で多結晶シリコン膜２０５を形成する。

【００２４】本発明者等が行った実験では、酸化膜２０
４の厚みを５ｎｍ、多結晶シリコン膜２０５の厚みを２
００ｎｍとした。

【００２５】次に、図４に示すように、周知のフォトリ
ソグラフィ技術とドライエッチングの技術で多結晶シリ
コン膜２０５と酸化膜２０４とを加工する。その後、イ
オン打ち込み法でボロンを打ち込み、ソース領域２０６
とドレイン領域２０７とに、ｐ型の不純物領域２０８を
形成する。

【００２６】本発明者等が行った実験では、多結晶シリ
コン膜２０５の巾を０．２μｍに加工した。また、加速
電圧２５ｋｅＶ、ドーズ量５×１０¹³／ｃｍ²の条件で
イオン打ち込みを行った。

【００２７】次に、図５に示すように、減圧化学気相成
長法で酸化膜２０９を形成する。

【００２８】本発明者等が行った実験では、酸化膜２０
９の厚みを３００ｎｍとした。

【００２９】ここで、酸化膜２０９は、炭素不純物を多
く含んだものが好ましい。できれば、炭素不純物が５×
１０¹⁷ｃｍ^-3以上含んでいるものがよい。これは、酸化
膜２０３の場合と同じ理由によるものである。

【００３０】尚、酸化膜２０３と同じように、酸化膜２
０９に代えて、酸化膜より選択性の悪い窒化膜を形成す
るようにしてもよい。

【００３１】次に、図６に示すように、異方性エッチン
グで酸化膜２０９をエッチングし、ゲート壁絶縁膜スペ
ーサ２０２を形成する。その後、図７に示すように、イ
オン打ち込み法を用いて、砒素をソース領域２０６とド
レイン領域２０７へ打ち込み、ｎ型の不純物領域２１０
を形成する。

【００３２】本発明者等が行った実験では、加速電圧４
０ｋｅＶ、ドーズ量２×１０¹⁵／ｃｍ²の条件でイオン
打ち込みを行った。

【００３３】次に、０．０５％のフッ酸水で洗浄した
後、減圧化学気相成長装置を用い、図８に示すように、
ソース領域２０６、ドレイン領域２０７、および多結晶
シリコン膜２０５上に、選択的にシリコン膜を成長さ
せ、選択成長シリコン膜２０１を形成する。

【００３４】ここで、本発明者等は、鋭意検討の結果、
下記の条件１又は条件２で、ソース領域２０６、ドレイ
ン領域２０７、および多結晶シリコン膜２０５上に、シ
リコン膜を選択成長させると、図８に示すように、選択
成長シリコン膜２０１の（１１１）面であるファセット
２１１が、端部で（３１１）面となることを見出した。
これにより、選択成長シリコン膜２０１の端部を、ゲー
ト壁絶縁膜スペーサ２０２の側面に這い上がらせること
ができた。

【００３５】条件１ 原料ガス：モノシランと塩酸や塩素等のエッチング種
との混合ガスまたは、ジシランと塩酸や塩素等のエッチ
ング種との混合ガス 反応圧力：１Torr〜２００Torr 反応雰囲気中の水分分圧比：１０^-8〜１０^-4 温度：４００℃〜７００℃ 条件２ 原料ガス：ジクロルシランンと塩酸、塩素等のエッチ
ング種との混合ガス 反応圧力：１Torr〜２００Torr 反応雰囲気中の水分分圧比：１０^-8〜１０^-4 温度：４００℃〜７００℃ 反応雰囲気中のエッチング種の分圧比：１０^-2Torr以
下 尚、上記の条件１、２において、反応圧力が１Torrより
小さい場合は、ファセット２１１の端部が（３１１）面
にならなかった。このため、選択成長シリコン膜２０１
の端部を、ゲート壁絶縁膜スペーサ２０２の側面に這い
上がらせることができなかった。一方、２００Torrより
大きい場合は、選択性が悪くなりすぎ、選択成長シリコ
ン膜２０１を、ソース領域２０６、ドレイン領域２０
７、および多結晶シリコン膜２０５上に、効率よく形成
させることができなかった。

【００３６】また、反応雰囲気中の水分分圧比が１０^-8
より小さい場合は、ファセット２１１の端部が（３１
１）面にならなかった。このため、選択成長シリコン膜
２０１の端部を、ゲート壁絶縁膜スペーサ２０２の側面
に這い上がらせることができなかった。一方、１０^-4よ
り大きい場合は、選択性が悪くなりすぎ、選択成長シリ
コン膜２０１を、ソース領域２０６、ドレイン領域２０
７、および多結晶シリコン膜２０５上に、効率よく形成
させることができなかった。

【００３７】さらに、温度が４００℃より低い場合は、
原料ガスの分解反応が悪くなりすぎ、選択成長シリコン
膜２０１の成長速度が遅くて実用的でなかった。一方、
７００℃より大きい場合は、選択性が悪くなりすぎ、選
択成長シリコン膜２０１を、ソース領域２０６、ドレイ
ン領域２０７、および多結晶シリコン膜２０５上に、効
率よく形成させることができなかった。

【００３８】加えて、上記の条件２では、反応雰囲気中
のエッチング種の分圧比が１０^-2Torrより大きいと、フ
ァセット２１１の端部が（３１１）面にならなかった。
このため、選択成長シリコン膜２０１の端部を、ゲート
壁絶縁膜スペーサ２０２の側面に這い上がらせることが
できなかった。

【００３９】ここで、図１２に、本発明者等が、減圧化
学気相成長装置を用い、下記の条件で選択成長させた、
選択成長シリコン膜２０１のファセット２１１の部分を
撮影した写真の模写図を示す。ここでは、 条件 原料ガス：モノシラン、塩酸、および水素の混合ガス モノシランガス流量１０ｃｃ／分 塩酸ガス流量１０ｃｃ／分 水素ガス流量１リッター／分 反応圧力：１Torrr 反応雰囲気中の水分分圧比：１０^-8 温度：６５０℃ 尚、選択成長シリコン膜２０１の厚さは１００ｎｍとし
た。

【００４０】図１２に示すように、選択成長シリコン膜
２０１の端部に形成されるファセット２１１が、上部で
（１１１）面、ゲート壁絶縁膜スペーサ２０２と接する
下部で（３１１）面となっていることが分かる。また、
これにより、選択成長シリコン膜２０１の端部が、ゲー
ト壁絶縁膜スペーサ２０２の側面に這い上がっているこ
とが分かる。

【００４１】上記のようにして、選択成長シリコン膜２
０１を形成した後、スパッタ法を用いてチタン膜をシリ
コン基板２００の全面に堆積させ、その後、窒素雰囲気
中で熱処理する。

【００４２】本発明者等が行った実験では、チタン膜を
１００ｎｍ堆積させた。また、窒素雰囲気中で７００
℃、１分間熱処理した。

【００４３】チタン膜を堆積させた後、過酸化水素水に
浸漬することで、図９に示すように、酸化膜２０３及び
ゲート壁２０２上のチタン膜を除去し、ソース領域２０
６、ドレイン領域２０７及び多結晶シリコン膜２０５上
に、チタンシリサイド膜２１２を形成する。

【００４４】本発明者等が行った実験では、チタンシリ
サイド膜２１２のシート抵抗は２５Ω／□であった。

【００４５】次に、図１０に示すように、減圧化学成長
法を用いて、酸化膜をシリコン基板２００の全面に堆積
させ、さらに、ＳＯＧ(Spin On Glass)膜を堆積させ、
その後、周知のエッチバック法を用いて表面を平坦化さ
せることで、酸化膜２１３を形成する。

【００４６】本発明者等が行った実験では、減圧化学成
長法を用いて、シリコン基板２００の全面に堆積させた
酸化膜の厚さは、１μｍであった。

【００４７】次に、図１１に示すように、ホトリソグラ
フィ技術を用いて、チタンシリサイド膜２１２の上部に
コンタクトホールを開孔し、タングステン膜を埋め込
む。その後、ホトリソグラフィ技術によってこのタング
ステン膜を加工することで、ゲート電極２１４、ソース
電極２１５、ドレイン電極２１６を形成する。

【００４８】これにより、ｎＭＯＳＦＥＴが完成する。

【００４９】尚、本実施形態では、ｎＭＯＳＦＥＴの製
造方法について説明したが、シリコン基板２００の導電
型や、ソース領域、ドレイン領域にイオン打ち込みする
元素を代えることで、ｐＭＯＳＦＥＴを作製することも
できる。また、ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴとを組
み合わせることで、ＣＭＯＳＦＥＴの作製も可能であ
る。

【００５０】また、本実施形態では、図９に示すよう
に、ソース領域２０６、ドレイン領域２０７及び多結晶
シリコン膜２０５上に、チタンシリサイド膜２１２を形
成するものについて説明したが、タングステン、コバル
ト、モリブデン、タンタル、ニッケル、あるいは、白金
を使用してもよい。

【００５１】また、本実施形態で用いるシリコン基板２
００は、シリコン単結晶ウエハ及びＳＯＩ(Silicon On
Insulating)ウエハのいずれを用いたものでもよい。

【００５２】次に、本発明の第二実施形態であるｐＭＯ
ＳＦＥＴの製造方法について説明する。

【００５３】図１３乃至図２４は、本実施形態方法の各
工程で得られる構造を説明するための図である。

【００５４】先ず、図１３に示すように、ｐ型で結晶方
位が（１００）面であるシリコン基板３００上の素子形
成領域の周辺部に、周知のＬＯＣＯＳ法を用いて、素子
分離用の酸化膜３０３を形成する。

【００５５】本発明者等が行った実験では、酸化膜３０
３の厚さを３５０ｎｍとした。

【００５６】ここで、酸化膜３０３は、炭素不純物を多
く含んだものが好ましい。できれば、炭素不純物が５×
１０¹⁷ｃｍ^-3以上含んでいるものがよい。

【００５７】このようにすることで、後述する選択成長
シリコン膜を形成する際に、選択成長シリコン膜の酸化
膜３０３との選択性が悪くなり、これにより、選択成長
シリコン膜の酸化膜３０３との端部にできるファセット
を小さくすることができる。

【００５８】尚、酸化膜３０３に代えて、酸化膜より選
択性の悪い窒化膜を形成するようにしてもよい。

【００５９】次に、図１４に示すように、ウエット酸化
法で酸化膜３０４を形成し、さらに、その上に、減圧化
学気相成長法で多結晶シリコン膜３０５を形成する。

【００６０】本発明者等が行った実験では、酸化膜３０
４の厚みを５ｎｍ、多結晶シリコン膜３０５の厚みを２
００ｎｍとした。

【００６１】次に、図１５に示すように、周知のフォト
リソグラフィ技術とドライエッチングの技術で多結晶シ
リコン膜３０５と酸化膜３０４とを加工する。

【００６２】本発明者等が行った実験では、多結晶シリ
コン膜１０５の巾を０．２μｍに加工した。

【００６３】次に、図１６に示すように、減圧化学気相
成長法で酸化膜３０９を形成する。

【００６４】本発明者等が行った実験では、酸化膜３０
９の厚みを３００ｎｍとした。

【００６５】ここで、酸化膜３０９は、炭素不純物を多
く含んだものが好ましい。できれば、炭素不純物が５×
１０¹⁷ｃｍ^-3以上含んでいるものがよい。これは、酸化
膜３０３の場合と同じ理由によるものである。

【００６６】尚、酸化膜３０３の場合と同様に、酸化膜
３０９に代えて酸化膜より選択性の悪い窒化膜を形成す
るようにしてもよい。

【００６７】次に、図１７に示すように、異方性エッチ
ングで酸化膜３０９をエッチングし、ゲート壁絶縁膜ス
ペーサ３０２を形成する。その後、図１８に示すよう
に、イオン打ち込み法を用いて、砒素をソース領域３０
６とドレイン領域３０７へ打ち込み、ｎ型の不純物領域
３２０を形成する。

【００６８】本発明者等が行った実験では、加速電圧４
０ｋｅＶ、ドーズ量２×１０¹⁵／ｃｍ²の条件でイオン
打ち込みを行った。

【００６９】次に、フッ酸水で洗浄した後、減圧化学気
相成長装置を用い、本発明の第一実施形態で説明した条
件１又は条件２において、ソース領域３０６、ドレイン
領域３０７、および多結晶シリコン膜３０５上に、選択
的にシリコン膜を成長させる。これにより、図１９に示
すように、選択成長シリコン膜３０１を形成する。

【００７０】本発明の第一実施形態で説明したように、
減圧化学気相成長装置を用い、本発明の第一実施形態で
説明した条件１又は条件２で、選択的にシリコン膜を成
長させることで、図１９に示すように、選択成長シリコ
ン膜３０１のファセット３１１の端部を、（３１１）面
とすることができる。

【００７１】これにより、選択成長シリコン膜３０１の
端部を、ゲート壁絶縁膜スペーサ３０２の側面に這い上
がらせることができる。

【００７２】ここでは、本発明者等は下記の条件で選択
成長シリコン膜３０１を形成した。

【００７３】条件 原料ガス：モノシラン、塩酸、フォスフィン、および
水素の混合ガス モノシランガス流量１０ｃｃ／分 フォスフィンガス流量０．１ｃｃ／分 塩酸ガス流量１０ｃｃ／分 水素ガス流量１リッター／分 反応圧力：１Torrr 反応雰囲気中の水分分圧比：１０^-8 温度：６５０℃ 反応雰囲気中のエッチング種の分圧比：１０^-2Torr 尚、選択成長シリコン膜３０１の厚さは５０ｎｍとし
た。

【００７４】次に、減圧化学気相成長装置を用い、図２
０に示すように、選択成長シリコン膜３０１上に、選択
的にシリコンゲルマニウム膜３２０を成長させる。

【００７５】本発明者等は、鋭意検討の結果、上記説明
した選択成長シリコン膜３０１上に、シリコンゲルマニ
ウム膜３２０を選択成長させることで、選択成長シリコ
ンゲルマニウム膜３２０の（３１１）面の成長が促進さ
れることを見出した。

【００７６】これにより、図２０に示すように、凹凸の
少ない、円滑な選択成長シリコンゲルマニウム膜３２０
を形成することができた。

【００７７】また、本発明者等は、選択成長シリコンゲ
ルマニウム膜３２０中の、シリコンに対するゲルマニウ
ムの濃度比を変えることで、（３１１）面の成長速度と
（１１１）面の成長速度との比を変えられることを見出
した。これにより、選択成長シリコンゲルマニウム膜３
２０の端部の、ゲート壁絶縁膜スペーサ３０２側面への
這い上がり量を所望の値に調節できることが分かった。

【００７８】図２５に、本発明者等の実験により得た、
シリコンゲルマニウム膜中のシリコンに対するゲルマニ
ウムの濃度比と、シリコンゲルマニウム膜の（３１１）
面の（１１１）面に対する成長速度比と、の関係を示
す。この図から、シリコンゲルマニウム膜中のシリコン
に対するゲルマニウムの濃度比を上げることで、（３１
１）面の（１１１）面に対する成長速度比を上げられる
ことが分かる。

【００７９】尚、選択成長シリコンゲルマニウム膜３２
０の形成は、選択成長シリコン膜３０１の原料ガスにゲ
ルマンガスを加えることで、同じ減圧化学気相成長装置
内で、選択成長シリコン膜３０１と連続して形成するこ
とが可能である。

【００８０】ここで、図２６に、本発明者等が、選択成
長シリコン膜３０１の形成に用いた減圧化学気相成長装
置と同じものを用い、選択成長シリコン膜３０１の原料
ガスにゲルマンガス２ｃｃ／分を加えて、選択成長シリ
コン膜３０１と連続形成した選択成長シリコンゲルマニ
ウム膜３２０を、撮影した写真の模写図を示す。

【００８１】尚、選択成長シリコンゲルマニウム膜３２
０の厚さは５０ｎｍとした。

【００８２】図２６に示すように、選択成長シリコンゲ
ルマニウム膜３２０の端部が、滑らかな（３１１）面と
なっていることが分かる。このときの、選択シリコンゲ
ルマニウム膜３２０のゲート壁絶縁膜スペーサ３０２に
対する這い上がり量は、選択成長シリコンゲルマニウム
膜３２０と選択成長シリコン膜３０１との総厚のおおよ
そ１／３であった。

【００８３】上記のようにして、選択成長シリコンゲル
マニウム膜３２０を形成した後、熱処理を行うことで、
図２１に示すように、ソース領域３０６、ドレイン領域
３０７に、不純物拡散層３２１を形成する。

【００８４】本発明者等が行った実験では、１０００℃
で３０秒間熱処理することで、不純物拡散層３２１を形
成した。

【００８５】次に、スパッタ法を用いてチタン膜をシリ
コン基板３００の全面に堆積させ、その後、窒素雰囲気
中で熱処理する。

【００８６】本発明者等が行った実験では、チタン膜を
１００ｎｍ堆積させた。また、窒素雰囲気中で７００
℃、１分間熱処理した。

【００８７】チタン膜を堆積させた後、過酸化水素水に
浸漬することで、図２２に示すように、酸化膜３０３及
びゲート壁３０２上のチタン膜を除去し、ソース領域３
０６、ドレイン領域３０７及び多結晶シリコン膜３０５
上に、チタンシリサイド膜３１２を形成する。

【００８８】本発明者等が行った実験では、チタンシリ
サイド膜３１２のシート抵抗は２５Ω／□であった。

【００８９】次に、図２３に示すように、減圧化学成長
法を用いて、酸化膜をシリコン基板３００の全面に堆積
させ、さらに、ＳＯＧ(Spin On Glass)膜を堆積させ、
その後、周知のエッチバック法を用いて表面を平坦化さ
せることで、酸化膜３１３を形成する。

【００９０】本発明者等が行った実験では、減圧化学成
長法を用いて、シリコン基板３００の全面に堆積させた
酸化膜の厚さは、１μｍであった。

【００９１】次に、図２４に示すように、ホトリソグラ
フィ技術を用いて、チタンシリサイド膜３１２の上部に
コンタクトホールを開孔し、タングステン膜を埋め込
む。その後、ホトリソグラフィ技術によってこのタング
ステン膜を加工することで、ゲート電極３１４、ソース
電極３１５、ドレイン電極３１６を形成する。

【００９２】これにより、ｐＭＯＳＦＥＴが完成する。

【００９３】尚、本実施形態では、ｐＭＯＳＦＥＴの製
造方法について説明したが、シリコン基板３００の導電
型や、ソース領域、ドレイン領域にイオン打ち込みする
元素を代えることで、ｎＭＯＳＦＥＴを作製することも
できる。また、ｐＭＯＳＦＥＴとｎＭＯＳＦＥＴとを組
み合わせることで、ＣＭＯＳＦＥＴの作製も可能であ
る。

【００９４】また、本実施形態では、図２２に示すよう
に、ソース領域３０６、ドレイン領域３０７及び多結晶
シリコン膜３０５上に、チタンシリサイド膜３１２を形
成するものについて説明したが、タングステン、コバル
ト、モリブデン、タンタル、ニッケル、あるいは白金を
使用してもよい。

【００９５】また、本実施形態で用いるシリコン基板３
００は、シリコン単結晶ウエハ及びＳＯＩ(Silicon On
Insulating)ウエハのいずれを用いたものでもよい。

【００９６】本発明は、上記の各実施形態に限定される
ものではなく、その要旨の範囲内で数々の変形が可能で
ある。たとえば、上記の各実施形態では、ＭＯＳＦＥＴ
の製造方法について説明したが、本発明は半導体の製造
方法に広く適用できる。

【００９７】

【発明の効果】以上説明したように、本発明によれば、
回路設計上に制約を生じさせることなく、また、新たな
工程を追加することなく、シリコン基板上に選択成長さ
せたシリコン膜の端部を、当該端部と隣接する絶縁膜の
側面に這い上がらせることができる。

【図面の簡単な説明】

【図１】本発明によって形成された、選択成長シリコン
膜の端部と、当該端部に隣接する絶縁膜との様子を説明
するための図である。

【図２】本発明の第一実施形態の製造工程を説明するた
めの断面図である。

【図３】本発明の第一実施形態の製造工程を説明するた
めの断面図である。

【図４】本発明の第一実施形態の製造工程を説明するた
めの断面図である。

【図５】本発明の第一実施形態の製造工程を説明するた
めの断面図である。

【図６】本発明の第一実施形態の製造工程を説明するた
めの断面図である。

【図７】本発明の第一実施形態の製造工程を説明するた
めの断面図である。

【図８】本発明の第一実施形態の製造工程を説明するた
めの断面図である。

【図９】本発明の第一実施形態の製造工程を説明するた
めの断面図である。

【図１０】本発明の第一実施形態の製造工程を説明する
ための断面図である。

【図１１】本発明の第一実施形態の製造工程を説明する
ための断面図である。

【図１２】本発明の第一実施形態により形成された選択
成長シリコン膜のファセット部分を撮影した写真の模写
図である。

【図１３】本発明の第二実施形態の製造工程を説明する
ための断面図である。

【図１４】本発明の第二実施形態の製造工程を説明する
ための断面図である。

【図１５】本発明の第二実施形態の製造工程を説明する
ための断面図である。

【図１６】本発明の第二実施形態の製造工程を説明する
ための断面図である。

【図１７】本発明の第二実施形態の製造工程を説明する
ための断面図である。

【図１８】本発明の第二実施形態の製造工程を説明する
ための断面図である。

【図１９】本発明の第二実施形態の製造工程を説明する
ための断面図である。

【図２０】本発明の第二実施形態の製造工程を説明する
ための断面図である。

【図２１】本発明の第二実施形態の製造工程を説明する
ための断面図である。

【図２２】本発明の第二実施形態の製造工程を説明する
ための断面図である。

【図２３】本発明の第二実施形態の製造工程を説明する
ための断面図である。

【図２４】本発明の第二実施形態の製造工程を説明する
ための断面図である。

【図２５】シリコンゲルマニウム膜中のシリコンに対す
るゲルマニウムの濃度比と、シリコンゲルマニウム膜の
（３１１）面の（１１１）面に対する成長速度比と、の
関係を示す図である。

【図２６】本発明の第二実施形態により形成された選択
成長シリコンゲルマニウム膜を撮影した写真の模写図で
ある。

【図２７】従来技術で形成された選択成長シリコン膜の
ファセットを説明するための図である。

【符号の説明】

１００、２００、３００ シリコン基板 １０１、２０１、３０１ 選択成長シリコン膜 １０２ 絶縁膜 １１１ ファセット ２０２、３０２ ゲート壁酸化膜スペーサ ２０３、２０４、３０３、３０４、２０９ 酸化膜 ２０５、３０５ 多結晶シリコン膜 ２０６、３０６ ソース領域 ２０７、３０７ ドレイン領域 ２０８ ｐ型不純物領域 ２１０、３１０ ｎ型不純物領域 ２１２、３１２ チタンシリサイド膜 ２１３、３１３ 酸化膜 ２１４、３１４ ゲート電極 ２１５、３１５ ソース電極 ２１６、３１６ ドレイン電極 ３２０ 選択成長シリコンゲルマニウム膜 ３２１ 不純物拡散層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 洋典 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 鈴木 誉也 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 安藤 敏夫 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (10)

【特許請求の範囲】
1. 【請求項１】化学気相堆積法を用いて、表面の一部が絶
   縁膜で覆われた半導体基板の、前記絶縁膜で覆われてい
   ない領域上に、シリコン膜を選択成長させる半導体装置
   の製造方法であって、 原料ガスとして、モノシラン、あるいはジシランと、塩
   酸、塩素等のエッチング種との混合ガスを用い、反応圧
   力１Torr〜２００Torr、反応雰囲気中の水分分圧比１０
   ^-8〜１０^-4、温度４００℃〜７００℃という条件下にお
   いて、シリコン膜を選択成長させることで、前記シリコ
   ン膜の前記絶縁膜と隣接する部分の表面を（３１１）面
   としたことを特徴とする半導体装置の製造方法。
2. 【請求項２】化学気相堆積法を用いて、表面の一部が絶
   縁膜で覆われた半導体基板の、前記絶縁膜で覆われてい
   ない領域上に、シリコン膜を選択成長させる半導体装置
   の製造方法であって、 原料ガスとして、ジクロルシランンと、塩酸、塩素等の
   エッチング種との混合ガスを用い、反応圧力１Torr〜２
   ００Torr、反応雰囲気中の水分分圧比１０^-8〜１０^-4、
   温度４００℃〜７００℃、反応雰囲気中の前記エッチン
   グ種の分圧比１０^-2Torr以下という条件下において、シ
   リコン膜を選択成長させることで、前記シリコン膜の前
   記絶縁膜と隣接する部分の表面を（３１１）面としたこ
   とを特徴とする半導体装置の製造方法。
3. 【請求項３】請求項１又は２において、 原料ガスにゲルマンガスを加えることで、選択成長させ
   た前記シリコン膜上に、シリコンゲルマニウム膜をさら
   に選択成長させることを特徴とする半導体装置の製造方
   法。
4. 【請求項４】請求項３において、 選択成長させる前記シリコンゲルマニウム膜中の、シリ
   コンに対するゲルマニウムの濃度比を変えることで、前
   記シリコンゲルマニウム膜の前記絶縁膜と隣接する部分
   の表面に形成される（３１１）面の成長速度を制御する
   ことを特徴とする半導体装置の製造方法。
5. 【請求項５】請求項１、２、３又は４において、 前記絶縁膜として、窒化膜、あるいは炭素不純物を含ん
   だ酸化膜を用いたことを特徴とする半導体装置の製造方
   法。
6. 【請求項６】請求項１、２、３、４又は５において、 前記半導体装置はＭＯＳＦＥＴであり、 前記絶縁膜は、素子分離用のマスク、およびゲートの側
   壁に形成されたスペーサであり、 前記マスク及び前記スペーサで挟まれたソース領域とド
   レイン領域とに、前記シリコン膜を選択成長させること
   を特徴とする半導体装置の製造方法。
7. 【請求項７】半導体基板の素子分離用絶縁膜で囲まれた
   領域に作り込まれた半導体装置であって、 前記素子分離用絶縁膜で囲まれた領域を二分する、前記
   半導体基板上に形成された第一の絶縁膜と、当該第一の
   絶縁膜上に形成された第一の導電性膜とからなる凸状部
   と、 前記凸状部の側壁に形成された第二の絶縁膜と、 前記素子分離用絶縁膜で囲まれた領域のうち、前記半導
   体基板の表面が露出している領域上に形成された半導体
   膜と、を備え、 前記半導体膜の前記第二の絶縁膜と隣接する部分の表面
   が（３１１）面であり、且つ、当該部分が前記第二の絶
   縁膜上に這い上がっていることを特徴とする半導体装
   置。
8. 【請求項８】請求項７において、 前記半導体膜は、化学気相堆積法により、原料ガスとし
   て、モノシラン、あるいはジシランと、塩酸、塩素等の
   エッチング種との混合ガスを用い、反応圧力１Torr〜２
   ００Torr、反応雰囲気中の水分分圧比１０^-8〜１０^-4、
   温度４００℃〜７００℃という条件下において、選択成
   長させたシリコン膜であることを特徴とする半導体装
   置。
9. 【請求項９】請求項７において、 前記半導体膜は、化学気相堆積法により、原料ガスとし
   て、ジクロルシランンと、塩酸、塩素等のエッチング種
   との混合ガスを用い、反応圧力１Torr〜２００Torr、反
   応雰囲気中の水分分圧比１０^-8〜１０^-4、温度４００℃
   〜７００℃、反応雰囲気中の前記エッチング種の分圧比
   １０^-2Torr以下という条件下において、選択成長させた
   シリコン膜であることを特徴とする半導体装置。
10. 【請求項１０】請求項８又は９において、 前記半導体膜は、選択成長させた前記シリコン膜上に、
    さらにシリコンゲルマニウム膜を選択成長させたもので
    あることを特徴とする半導体装置。