JPS60152018A - 半導体薄膜結晶層の製造方法 - Google Patents

半導体薄膜結晶層の製造方法

Info

Publication number
JPS60152018A
JPS60152018A JP59007338A JP733884A JPS60152018A JP S60152018 A JPS60152018 A JP S60152018A JP 59007338 A JP59007338 A JP 59007338A JP 733884 A JP733884 A JP 733884A JP S60152018 A JPS60152018 A JP S60152018A
Authority
JP
Japan
Prior art keywords
film
thin film
single crystal
crystal
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59007338A
Other languages
English (en)
Inventor
Toshio Yoshii
俊夫 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP59007338A priority Critical patent/JPS60152018A/ja
Publication of JPS60152018A publication Critical patent/JPS60152018A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、絶縁層上の半導体薄膜をビームアニールによ
り単結晶化する半導体薄膜結晶層の製造方法の改良に関
する。
［発明の技術的背景とその問題点］ 従来、例えば絶縁性基板上の半導体薄膜は５Ｏ８（サフ
ァイア上のシリコン）にみられるようにバルク半導体に
比べ、利点を有することが知られている。すなわち、■
島状に切断あるいは誘電体分離をするとき、素子間分離
が容易かつ確実に出来る。■ｐ−ｎ接合面積を小さくす
ることにより浮遊容量を小さく出来る等である。
ＳＯ８は単結晶サファイアを使用するため高価となるの
で、溶融水晶板、や、Ｓｉ基板を酸化して形成した非晶
質ＳｉＯ２やＳｉ上に堆積した非晶質５ｉＯ２１！ある
いは非晶質ＳｉＮ膜上に半導体膜を更に堆積したものを
使用する方法がある。これら８１０２やＳｉＮは鯵結晶
膜でないためその上には多結晶膜が成長する。この多結
晶膜の粒径は数１００［人］程度で、この上にＭＯＳト
ランジスタを形成してもそのキャリア移動度はバルク３
ｉ上のＭ　ＯＳ　ｌ−ランジ゛スタの数十分の一程度で
ある。
近年、レーザビームや電子ビームを細く絞って、半導体
薄膜上を線状に走査し溶融、固化を行わせることにより
結晶粒径を増大させる方法が試みられている。このよう
な方法によって従来の粒径の１００倍にも相当する数し
μｍ］の結晶粒が得られ、そのため、その上に作ったデ
バイスの特性も向上する。
さらに、これらを改良する方法として第１図に示す如く
絶縁層に開孔部を設け、下地単結晶層を種結晶とし、そ
の方位を絶縁層上の半導体ｉ１膜へ引き継いでいくこと
により、その薄膜を単結晶化する方法が提案されている
。なお、図中１１は単結晶Ｓ＋基板、１２は５ｉＯｚ膜
、１３は開孔部、１４は３ｉ薄膜をそれぞれ示している
。この方法によって得られた単結晶薄膜の電気的性質は
、略バルク−８１のそれに近く極めて高品質のものであ
る。
しかしながら、この種の方法で得られた膜においても、
単結晶化しない領域が存在したり、豆粒゛界が形成され
ている等の問題点がある。これらの原因を本発明者等が
解析したところ、次のような事実が判明した。即ち、下
地単結晶層から絶縁層上に向かって半導体薄膜が単結晶
化する際、絶縁層の段差側面において結晶欠陥等が発生
し、この欠陥が絶縁層上の薄膜の単結晶化を妨げる大き
な要因となっている。
［発明の目的］ 本発明の目的は、絶縁層の段差の存在に起因する結晶欠
陥等の発生を抑制することができ、絶縁層上の半一体薄
膜を容易に単結晶化でき、該薄膜の結晶特性の向上をは
かり得る半導体薄膜結晶層の製造方法を提供することに
ある。
［発明の概要〕 本発明の骨子は、開孔部と絶縁層との段差を解消するた
め、通常の半導体薄膜結晶層製造工程を行う前に、予め
開孔部を単結晶で埋め込み表面平坦化をはかることにあ
る。
即ち本発明は、半導体薄膜結晶層の製造方法において、
千結晶基板上に一部開孔された絶縁層を形成したのち、
上記開孔部を含み絶縁層上に非晶質若しくは多結晶の第
１の半導体薄膜を被着すると共に、上記開孔部内の半導
体薄膜を単結晶化し、次いで単結晶化していない前記絶
縁膜上の半導体である。
［発明の効果］ 本発明によれば、開孔部を単結晶で埋め込むことにより
、開孔部と絶縁層との段差がなくなり、ビームアニール
により種領域から絶縁層へ向かって薄膜が結晶化する際
、段差の存在に起因する結晶欠陥等の発生を抑制するこ
とができる。このため、絶縁層上の半導体薄膜の単結晶
化を容易に行うことができ、極めて良質な単結晶ｉｌｌ
！層を得ることができる。
［発明の実施例］ 第２図（ａ）〜（ｅ）は本発明の一実施例に係わるＳｉ
薄膜結晶層の製造工程を示す断面図である。まず、第２
図（ａ）に示す如く面方位（００１）の単結晶Ｓｉ基板
（単結晶基板）２１を熱酸化し、基板２１上にＳｉＯ２
膜２２膜形２する。続いて、リソグラフィ技術を用い、
５１０２膜２２の一部をエツチングして開孔部２３を設
ける。次いで、上記試料を超高真空（，１０−”　Ｔｏ
ｒｒ　）雰囲気のチャンバー内に配置し、基板温度を３
８０　［”Ｃ］によげ、第２図（ｂ）に示す如く全面に
非晶質３ｉ一（第１の半導体薄膜）を１［μｍ］蒸着す
る。
とのとき、基板２１上の開孔部２３内には単結晶Ｓ１膜
２４がエピタキシャル成長し、５ｉＯｚｌ！Ｉ２２上に
は非晶質Ｓ１膜２５が堆積する。
次に、非晶質のみエツチングし単結晶Ｓｉは殆どエツチ
ングしないＨＦ、ＨＮＯ９、ＣＨ３Ｃ０ＯＨ系液に上記
試料を浸すと、第２図（Ｃ）に示す如く非晶質Ｓｉ膜２
５のみが急激にエッチングされ、単結晶Ｓｉ膜２４は開
孔部２３内に残る。
つまり、開孔部２３が単結晶３ｉ膜２４で埋め込まれ、
試料表面が略平坦化されることになる。さらに、この状
態において、先と同様に超高真空中（１０−のＴｏｒｒ
）で試料全面に非晶質３ｉ膜（第２の半導体薄膜）を被
着する。この場合においても、第２図（ｄ　）に示す如
く開孔部２３上は単結晶化されて全て単結晶３ｉ膜２６
となる。一方、５ｉＯ２１！２２上には非晶質３ｉ膜２
７が形成される。
次に、前記第２図（（＋＞に示す試料に、連続走１査型
電子ビームを用いてビームアニールを行う。
このときの条件としては、ビーム電流２．０［ｍＡ］加
速エネルギＩＱ［ＫｅＶ］、走査速度１００［Ｃｍコス
テップ巾１０［μｍ］とした。このビームアニールによ
り、開孔部２３上の単結晶ＳｉＩ！２６から５ｉ０２膜
２２上へ向かって３ｉの溶融−再結晶化が滑らかに起こ
り、第２図（ｅ）に示す如く面方位（００１）Ｓｔ単結
晶薄膜２８を得ることが全きた。そして、この薄Ｉ！２
８は結晶欠陥も殆どなく、極めて高品質のものであった
。
かくして形成された単結晶領域、つまり３ｉ単結晶薄Ｉ
Ｉ　２８内にＭＯＳ　ｌ−ランリスタを製作し、その実
効移動度を測定したところ、Ｎ−チャネル素子では８０
０［Ｃｍ２／Ｖ−８ｅＣ］、Ｐ−チャネルのそれでは２
４０　［Ｃｍ２／Ｖ−ｓｅｃ　］であり、バルクＳｉを
用いた場合と略同等であることが確認された。また、広
い領域に亙ってＭＯＳトランジスタを複数個製作した時
の特性均一性も優れたものであった。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記単結晶基板は、Ｓｉ基板に限るもので
はなく、Ｇａ　Ａｓ　、Ｇｅ等、その他の半導体であっ
てもよい、。同様に絶ｎ層上に形成する薄膜にも各種の
半導体材料を用いること広可能である。さらに、非晶質
半導体の代りに結晶粒径の比較的小さな多結晶半導体を
用いることも可能である。また、絶縁層の材料や形成方
法等も適宜変更可能である。また、半導体薄膜の形成ｉ
法としては、超高真空蒸着以外にＣＶＤ法やスパッタ法
等を使用することができる。さらに、種領域上の半導体
薄膜を単結晶化する方法には、非晶質３ｉを炉内熱処理
により再結晶化する同相成長法を用いることもできる。
また、実施例においては下地基板を種結晶として用いた
が、さらに絶縁層、半導体層を重ね、多層化してゆくこ
とも可能である。このときの種結晶は各半導体層を利用
できる。また、ビームアニール法としては、レーザビー
ムを用いることができ、さらにアークランプやカーボン
ヒータ等を熱源として用いる方法も可能である。その他
、本発明の要旨を逸脱しない範囲で、種々変形して実施
することができる。
【図面の簡単な説明】
第１図は従来技術を説明するための断面図、第２図（ａ
）〜（ｅ）は本発明の一実施例に係わる３ｉ薄膜結晶層
製造工程を示す断面図である。 ２１・・・単結晶８１基板（単結晶基板）、２２・・・
Ｓ　ｉ　０２　ｖＡ（ＭＳｉｌ　）　、２３−ｔｌｌ孔
部、２４゜２６．２８・・・単結晶３ｉ膜、２５・・・
非晶質Ｓ１膜（第１の半導体層ＩＩ）、２７・・・非晶
質３ｉ膜（第２の半導体薄膜）。 出願人　工業技術院長　川田裕部 第１図 第２図 第２　図

Claims (2)

    【特許請求の範囲】
  1. （１）　単結晶基板上に一部間孔された絶縁層を形成す
    る工程と、次いで上記開孔を含み絶縁層上に非晶質若し
    くは多結晶の第１の半導体薄膜を被著し、且つ上記−同
    孔内の半導体薄膜を単結晶化する工程と、次いで単結晶
    化していない前記絶縁股上の半導体Ｒｊ＊を除去する工
    程と、次いで全面に非′晶質若しくは多結晶の第２の半
    導体薄膜を被着する工程と、次いでエネルギービーム照
    射により上記第２の半導体薄膜をアニールし該薄膜を単
    結晶化する工程とを含むことを特徴とする半導体薄膜結
    晶層の製造方法。
  2. （２）　前記エネルギービームとして、電子ビーム或い
    はレーザビームを用いることを特徴とする特許請求の範
    囲第１項記載の半導体薄膜結晶層の製造方法。
JP59007338A 1984-01-20 1984-01-20 半導体薄膜結晶層の製造方法 Pending JPS60152018A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59007338A JPS60152018A (ja) 1984-01-20 1984-01-20 半導体薄膜結晶層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59007338A JPS60152018A (ja) 1984-01-20 1984-01-20 半導体薄膜結晶層の製造方法

Publications (1)

Publication Number Publication Date
JPS60152018A true JPS60152018A (ja) 1985-08-10

Family

ID=11663154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59007338A Pending JPS60152018A (ja) 1984-01-20 1984-01-20 半導体薄膜結晶層の製造方法

Country Status (1)

Country Link
JP (1) JPS60152018A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281017A (ja) * 1985-10-04 1987-04-14 Agency Of Ind Science & Technol 半導体単結晶層の製造方法
JPH0277113A (ja) * 1988-06-15 1990-03-16 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法
JPH02191319A (ja) * 1988-10-17 1990-07-27 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法
JPH02219214A (ja) * 1989-02-20 1990-08-31 Sanyo Electric Co Ltd Ｓｏｉ膜の形成方法
US4965219A (en) * 1984-07-19 1990-10-23 Sgs Microelettronica Spa Method for the manufacturing of insulated gate field effect transistors (IGFETS) having a high response speed in high density integrated circuits
JP2007083862A (ja) * 2005-09-22 2007-04-05 Autech Japan Inc バンパー一体型マフラー構造
WO2010067517A1 (ja) * 2008-12-11 2010-06-17 株式会社日立国際電気 半導体装置の製造方法
WO2010070981A1 (ja) * 2008-12-17 2010-06-24 株式会社日立国際電気 半導体製造方法と装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57167656A (en) * 1981-04-08 1982-10-15 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS586121A (ja) * 1981-07-02 1983-01-13 Seiko Epson Corp 半導体基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57167656A (en) * 1981-04-08 1982-10-15 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS586121A (ja) * 1981-07-02 1983-01-13 Seiko Epson Corp 半導体基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965219A (en) * 1984-07-19 1990-10-23 Sgs Microelettronica Spa Method for the manufacturing of insulated gate field effect transistors (IGFETS) having a high response speed in high density integrated circuits
JPS6281017A (ja) * 1985-10-04 1987-04-14 Agency Of Ind Science & Technol 半導体単結晶層の製造方法
JPH0277113A (ja) * 1988-06-15 1990-03-16 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法
JPH02191319A (ja) * 1988-10-17 1990-07-27 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法
JPH02219214A (ja) * 1989-02-20 1990-08-31 Sanyo Electric Co Ltd Ｓｏｉ膜の形成方法
JP2007083862A (ja) * 2005-09-22 2007-04-05 Autech Japan Inc バンパー一体型マフラー構造
WO2010067517A1 (ja) * 2008-12-11 2010-06-17 株式会社日立国際電気 半導体装置の製造方法
WO2010070981A1 (ja) * 2008-12-17 2010-06-24 株式会社日立国際電気 半導体製造方法と装置

Similar Documents

Publication Publication Date Title
US4868140A (en) Semiconductor device and method of manufacturing the same
EP0421605B1 (en) Process for forming semiconductor thin film
JPH113860A (ja) 薄膜トランジスタの製造方法
JPS60152018A (ja) 半導体薄膜結晶層の製造方法
TWI227362B (en) Liquid crystal display manufacturing process and polysilicon layer forming process
JP3220864B2 (ja) 半導体装置の製造方法
JPS60140813A (ja) 半導体装置の製造方法
JPS5856406A (ja) 半導体膜の製造方法
JP2872425B2 (ja) 半導体デバイスの形成方法
JP2720473B2 (ja) 薄膜トランジスタ及びその製造方法
JPH04206932A (ja) 半導体装置及びその製造方法
JP2698147B2 (ja) Ｓｏｉ構造の形成方法
JPS58132919A (ja) 半導体装置の製造方法
JPH0722315A (ja) 半導体膜の製造方法
JPH0284772A (ja) 半導体装置の製造方法
JPS59134819A (ja) 半導体基板の製造方法
JPH0669430A (ja) 半導体装置の製造方法
JPS63174308A (ja) 半導体薄膜結晶層の製造方法
JPH04286335A (ja) 薄膜半導体装置の製造方法
JPH03120871A (ja) 薄膜トランジスタの製造方法
JPS6219046B2 (ja)
JPH04373171A (ja) 半導体素子の作製方法
JPS5934626A (ja) 半導体膜形成方法
JPS60180142A (ja) 半導体薄膜の製造方法
JPH02191319A (ja) Ｓｏｉ構造の形成方法