JPS586121A - 半導体基板 - Google Patents

半導体基板

Info

Publication number
JPS586121A
JPS586121A JP56104298A JP10429881A JPS586121A JP S586121 A JPS586121 A JP S586121A JP 56104298 A JP56104298 A JP 56104298A JP 10429881 A JP10429881 A JP 10429881A JP S586121 A JPS586121 A JP S586121A
Authority
JP
Japan
Prior art keywords
film
crystal semiconductor
single crystal
substrate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56104298A
Other languages
English (en)
Inventor
Seiichi Iwamatsu
誠一 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP56104298A priority Critical patent/JPS586121A/ja
Priority to NLAANVRAGE8202526,A priority patent/NL188550C/xx
Priority to GB08218306A priority patent/GB2104723B/en
Priority to DE19823224604 priority patent/DE3224604A1/de
Publication of JPS586121A publication Critical patent/JPS586121A/ja
Priority to US06/723,708 priority patent/US4576851A/en
Priority to US07/171,370 priority patent/USRE33096E/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体基板に係り、轡に単結晶半導体基板上に
絶縁膜が慾開けして形成され、皺窓ｍシよび絶縁膜上に
単結晶半導体膜が形成されて成る半導体基１［ＫＩｌす
る。
単結晶半導体基板表面に絶縁膜が爆開けして形成され、
該窓舒および絶縁膜上に単結晶半導体膜がＷ４成された
半導体基１［Ｋ調しては％最近　ムＰ）ＬＰｈｙｓ、　
Ｌｅｔｔ、　５Ｂ　（５）、　　Ｉ　Ｍａｒｃｈ　１９
８１　Ｋ報告された技術がある。
しかし、前Ｐ技術に入る単結晶半導体基板上の窓−叶さ
れた絶優膜上と廖部上に形成された単結晶半導体ｌＩは
、窓ｍＫ於て単結晶半導体膜Ｏ段差を小さくするために
、絶縁１ＦＯ１ｌＦ犀を小さくせねばならず、上記単結
晶半導体膜上に４導体装菅を構成する場合に、単結晶半
導体基板と牟導体装置との間に寄生する電気容量が小さ
くできず、前記電気容量を小さくするために絶縁ＩＦの
厚さを厚くすると、ＷＪ部の単結晶半導体ｌｌｌ０段差
が大会（なり、単結晶半導体＃に半導体鋏曾を構威すゐ
場合に、前記段差ｖ上と交差する電極配線が段差部で段
切れ断線を起こす岬の欠点がある。
本発明は上記欠点をなくシ、単結晶半導体基板との寄生
容量の小さい高速の半導体善営を単結晶半導体９ＫＷ４
成する事シよび電極配線の段差部での段切れ断線のない
高僧Ｉｌ変り半導体１１ｆＩｍ作用半導体基板を提供す
るど＼とを目的とする。
上記目的を達成するための本発Ｔｌ１４０基本的構威は
、単結晶半導体基１［表面にけ絶＊＊が−一けして形成
されて成り、該Ｗｌ舒および絶縁を上にけ単結晶半導体
膜が形成された半導体基板に於て、上鮎絶縁膜の窓部に
’Ｓ成された単結晶半導体膜の表面が周辺絶縁膜上の単
結晶半導体膜表面とほぼ平ｉ１に形成されて成る事を特
徴とすゐ。
以下、本発明を実施例により詳述すゐ。
第１１１１は本発明の半導体基板を製作する場合の１１
作法に関する一例を半導体基板の断面図を工春順に示し
たものである。雛１図では、すづ単結晶半導体基板（Ｂ
１岬）１０表面ＫＯＶＤ法岬により形成されたα５ｚク
ロン厚の８１０．膜２と、その上ＫＯＶＤ法岬により形
威された８１，１１．　＠　３を部分的にフォトエツチ
ング法により螢に窓部となる部分に残して形成し、上記
ＥＩｉＯ，［１２ｔＩＰよび８１１）Ｊ、膜５會マスク
として下地単結晶半導体基板を１ζクロンＳ度ＫＯＨ溶
液による異方性エツチングによりエツチングし溝ＩＩ４
を形成する０次で前記ｓ１０．膜２シよびｌｌｉ、）ｉ
、膜３をマスクとして、熱駿化により　８１０．＃の絶
縁ＷＩ５を基板１０褒面では埋平坦になる様に形成し、
８１０．膜２′１及び’ｉｓ　Ｍ４１Ｆ　３を除去すゐ
、前記の基板の衰１１ＫＯ’ＶＤ法岬により多結晶状オ
たはアモルファス状Ｏシリコ／ｆ１６ｆα５ミクロン厚
で形成し、そのｌＩｗから基板１を１２００’ｃｓ廖Ｋ
ｐｐ熱しながら熱曽オたは光線を照射して前記シリコン
Ｉ１６を融解し、冷却過１で再結晶化して単結晶半導体
ＩＩ７を形威するととＫよ抄、平坦な単結晶半導体１１
７が形威される。
第２図は本発明の半導体基板、を製作する場合の製作法
を示す他の実施例を半導体基板の断面図を工８ＦＩＫ示
したものである。館２図では、壇ず単結晶半導体基板（
８１等）１１の＊＊に＊ｈ酸化岬により１ｚクロン厚の
絶縁ＩＩ　（ｓｔｏ、等）１２を形成しホト・エツチン
グによ勢絶縁膜の窓開けを行なう次で窓部にエピタキシ
ャル法によ勤蒙１の単結晶半導体１１１３を壌込み形成
し、その表面を絶縁膜１２の表面とほぼ平坦になるよう
Ｋする。前記の基板の表面ＫＯＶＤ法岬により多結晶状
オたはアモルファス状のシリコン１１１４ｖｒ（１５（
クロン厚で形成し、その表面から基板１１を１２００℃
糧度に加熱しながら熱線壇たは光線を照射して前記シリ
コン１１１４を融解し、冷却過穆で再結晶化して単結晶
半導体ｌ１１５を形威すゐことＫよ抄、平坦な単結晶体
膜１５が形成されゐ。
こＯｓＫ単結晶半導体基板衰面に絶＊＊うｔ窓開けして
形成され、該慾郁および絶縁膜上に単結晶半導体膜が平
坦Ｋｌ！ｌ成された半導体基板を用−・て上配単結晶半
導体腓に半導体装置を形成する場合に、絶縁膜の厚さが
厚くｆきるので半導体装置と単結晶半導体基板との寄生
容量が減少し一層の高速性能が得られると共に、単結晶
半導体膜に形成された半導体装置の電極配線層が窓部の
段差部で段切れ断線することもなく、高歩留りで且つ高
僧Ｉ１１度の半導体装置が提供できる効果がある。
【図面の簡単な説明】
第１　ＩＩ　（ａ）　−（ｓ）は本発明を達成する為の
１つの製造１寝をＩＩＩＩＩＩＩＩｌで示したものｔあ
る。 第２　！ｌ　（＆）〜（１１）は本発明を達成する為の
他の製造１穆を断面図で示した４のである・ １．１１・・半導体基板 ５．１２・・絶縁膜 ２・・拳・・・ｓｌｏ、１１ ３・・・・・・８１．Ｎ４＃ ４・・・・・・溝部 １３・・・・・・・・エピタキシャル半導体埋込り層６
．１４・・多結晶ｔたはアモルファス半導体ｌ１７．１
５・・単結晶半導体膜 以　　上 出願人　株式会社　諏訪精工會 代理人　弁理士　最上　務

Claims (1)

    【特許請求の範囲】
  1. 単結晶半導体基板表面には絶縁膜が窓開けして形成され
    て成り、該窓部シよび絶縁膜上ＫＦ１単結晶半導体膜が
    形成された半導体基板に於て、１紀絶縁膜の嗜部に形成
    された単結晶半導体膜の表面が周辺絶縁膜上の単結晶半
    導体膜表面とほぼ平坦Ｋ１１威されて成る事を４１１１
    とする半導体基板。
JP56104298A 1981-07-02 1981-07-02 半導体基板 Pending JPS586121A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP56104298A JPS586121A (ja) 1981-07-02 1981-07-02 半導体基板
NLAANVRAGE8202526,A NL188550C (nl) 1981-07-02 1982-06-22 Werkwijze voor het vervaardigen van een halfgeleidersubstraat.
GB08218306A GB2104723B (en) 1981-07-02 1982-06-24 Semiconductor substrate and method of manufacturing the same
DE19823224604 DE3224604A1 (de) 1981-07-02 1982-07-01 Halbleitersubstrat und verfahren zur herstellung einer monokristallinen schicht
US06/723,708 US4576851A (en) 1981-07-02 1985-04-16 Semiconductor substrate
US07/171,370 USRE33096E (en) 1981-07-02 1988-03-17 Semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56104298A JPS586121A (ja) 1981-07-02 1981-07-02 半導体基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP323786A Division JPS62122120A (ja) 1986-01-10 1986-01-10 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JPS586121A true JPS586121A (ja) 1983-01-13

Family

ID=14377013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56104298A Pending JPS586121A (ja) 1981-07-02 1981-07-02 半導体基板

Country Status (1)

Country Link
JP (1) JPS586121A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5853821A (ja) * 1981-09-25 1983-03-30 Toshiba Corp 積層半導体装置の製造方法
JPS5893220A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体単結晶膜の製造方法
JPS59208820A (ja) * 1983-05-13 1984-11-27 Seiko Epson Corp 半導体装置の製造方法
JPS60152018A (ja) * 1984-01-20 1985-08-10 Agency Of Ind Science & Technol 半導体薄膜結晶層の製造方法
JPS60201665A (ja) * 1984-03-26 1985-10-12 Nippon Denso Co Ltd 圧力・電気変換装置の製造方法
JPS61245518A (ja) * 1985-04-23 1986-10-31 Agency Of Ind Science & Technol Ｓｏｉシ−ド構造形成方法
JPS627115A (ja) * 1985-07-03 1987-01-14 Agency Of Ind Science & Technol 単結晶薄膜形成法
JPS62118513A (ja) * 1985-11-19 1987-05-29 Sony Corp 半導体層の固相成長方法
JPH01215011A (ja) * 1988-02-24 1989-08-29 Agency Of Ind Science & Technol 半導体再結晶化処理用基板及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667923A (en) * 1979-11-07 1981-06-08 Toshiba Corp Preparation method of semiconductor system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667923A (en) * 1979-11-07 1981-06-08 Toshiba Corp Preparation method of semiconductor system

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5853821A (ja) * 1981-09-25 1983-03-30 Toshiba Corp 積層半導体装置の製造方法
JPS5893220A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体単結晶膜の製造方法
JPS59208820A (ja) * 1983-05-13 1984-11-27 Seiko Epson Corp 半導体装置の製造方法
JPS60152018A (ja) * 1984-01-20 1985-08-10 Agency Of Ind Science & Technol 半導体薄膜結晶層の製造方法
JPS60201665A (ja) * 1984-03-26 1985-10-12 Nippon Denso Co Ltd 圧力・電気変換装置の製造方法
JPS61245518A (ja) * 1985-04-23 1986-10-31 Agency Of Ind Science & Technol Ｓｏｉシ−ド構造形成方法
JPS627115A (ja) * 1985-07-03 1987-01-14 Agency Of Ind Science & Technol 単結晶薄膜形成法
JPS62118513A (ja) * 1985-11-19 1987-05-29 Sony Corp 半導体層の固相成長方法
JPH01215011A (ja) * 1988-02-24 1989-08-29 Agency Of Ind Science & Technol 半導体再結晶化処理用基板及びその製造方法

Similar Documents

Publication Publication Date Title
KR920001625A (ko) 표면적이 극대화된 실리콘층 및 그 제조방법
JPS586121A (ja) 半導体基板
CN103413776B (zh) 一种具有隔离层的复合衬底及其制造方法
JPH02246267A (ja) 半導体装置の製造方法
JPS6098655A (ja) 半導体装置
JPS60143624A (ja) 半導体装置の製造方法
JP2001102590A (ja) 半導体製造方法
JP2579494B2 (ja) Ｓｏｉウエハの製造方法
JPH06302791A (ja) 半導体基板及びその製造方法
JPS62202559A (ja) 半導体装置及びその製造方法
JPS5893216A (ja) 半導体装置の製造方法
JP2793460B2 (ja) Ｓｏｉ構造の製造方法
JPS5880831A (ja) 半導体装置用基板の製造方法
JP2664458B2 (ja) 素子分離方法
JPS63174308A (ja) 半導体薄膜結晶層の製造方法
JPS58175844A (ja) 半導体装置の製造方法
JPS62130510A (ja) 半導体基体の製造方法
JPS6229910B2 (ja)
JPS61251115A (ja) 絶縁膜上の半導体単結晶成長方法
JPS59181648A (ja) 半導体装置の製造方法
JPS63265464A (ja) 半導体装置の製造方法
JP2984800B2 (ja) 選択的ｓｏｉ基板の製造方法
JPS61123125A (ja) 半導体装置の製造方法
JPS5837916A (ja) 半導体装置の製造方法
JPH0479137B2 (ja)