JPS5893216A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5893216A
JPS5893216A JP56190619A JP19061981A JPS5893216A JP S5893216 A JPS5893216 A JP S5893216A JP 56190619 A JP56190619 A JP 56190619A JP 19061981 A JP19061981 A JP 19061981A JP S5893216 A JPS5893216 A JP S5893216A
Authority
JP
Japan
Prior art keywords
semiconductor
deposited
single crystal
crystal
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56190619A
Other languages
English (en)
Inventor
Kazumichi Omura
大村　八通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56190619A priority Critical patent/JPS5893216A/ja
Publication of JPS5893216A publication Critical patent/JPS5893216A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明げ絶縁基板或げ絶鍬薄膜上の半導体薄膜、特に電
子的性質のすぐれた半導体薄膜の製造方法に関する。
従来技術とその問題点 絶縁基板上の単結晶薄膜げＳＯ８ｌサファイア上のシリ
コン）の例でも判るように次の工つな利点音響する。丁
なわち■薄膜を島状に分離し又ぼ誘電体分離にエフ素子
間の分離が容易且っ光音に出来る。■拡散、イオン注入
等で不純物全絶縁膜界面１で導入するときげｐ−ｎ接合
の面積を著しく小さく出来るため浮遊容量が従って小さ
く高速動作が可能・■この薄膜上にＭ（ＪＳインバータ
金佳作とさげ基板バイアス効果がないことがらスイッチ
ング速度が大きい等である。絶縁基板が牛導体単結晶上
の誘電体薄膜であり、その開孔部で！！醜体薄膜上の半
導体膜と基板半導体と連結する構造の場合、半導体基板
からの電気抵抗が単結晶のため低いといった利点があり
、抵抗の高い多結晶を堆積し７ｔものエリ優れている。
この工うな薄膜構造ぼ最近発達したレーザーアニール法
で部分的に可能となっている。すなわち半導体Ｓｉ全酸
化し、或ｕｓｉＯ，全表面に堆積（２、この一部全除去
或ば開孔し多結晶ＳＬを全面に被着し半導体表面から８
１０．上１で多結晶膜會連続して延在せしめ、１５Ｗ程
度のｃｗＡｒレーザーケ数士ｐｍφに集束し表面を走査
照射する。　この時堆積ぜるＳｉが溶融し、先づ熱伝導
の良好な単結晶上の浴融Ｓ４が固化、液相エピタキシャ
ル成長ケし、これが横方向に伝播しＳｉＯ，１１ｓｉも
単結晶化する。半導体基板でなく、絶縁性基板上の半導
体薄膜の場合もこの方法ｖ：１有効である。すなわち０
゜５Ｍ厚程度の石英板又ａ高軟化畠度ガラス上に多結晶
Ｓｉ　”Ｉｔ堆積する。このような試料−１１１００°
Ｃ程度の高温度で処理しても結晶粒に大きくならないが
、数Ｗ８度び）Ｃｗｋｒ　レーザーで走査照射するとき
汀堆績Ｓ１が浴融固化し、その際多結晶粒径が大きくな
る。結晶粒径の大きい多結晶薄膜でぼその上に形成した
素子のキャリア易動度が大きいので例えば液晶全駆動す
るディスブｌフイを作ることが出来る。このように優れ
た、半導体薄膜構造成１１７Ｉ絶縁物ヒの半導体薄膜の
Ｍ漬方法でげあるがその大きな難点ぼ短時間とげ言へ半
導体Ｓ　ｉ　が浴融する１４００°Ｃ以上に表向が加熱
されることで、単結晶基板に丁でに素子が形成されてい
る場合この素子特性ＶＣ影響を与えることに避けられな
い。
又絶縁物上の半導体薄膜においてぼ旨価な高軟化温度の
石英ガラス全使用せざるを得ない。
発明の目的 本発明ぼこのような事↑’＊に鑑みてなされたもので、
従来法の、単結晶化、結晶粒増大化ＨＯＴ龍であるがそ
の昼温のために基板に悪影＃をおＬは丁という欠点全改
良し、エリ低温プロセス化が可能１１：・ な半導体装置の製造方法全提供すること全目的とする。
発明の概要 本発明においてａ絶縁物上堆積Ｓｉ或ぼ薄膜構造全得る
際に堆積さぜるＳｊとしてアモルファスＳｉ　ｆ用いる
。而してＣＶＤ法による堆積で多結晶Ｓｉが堆積した場
合に、十分な射影飛程とドーズ音響するＳｉ　イオン注
入口より多結晶Ｓｉ　ｆ完全にアモルファス化する。仄
ＶＣ有限な時間に同相結晶化が進みアモルファスＳｉが
結晶化し得る、出来るだけ低温に保持する。この過程に
Ｊ：り絶縁物上アモルファスＳ１に大きな結晶粒の多結
晶となり、Ｓｉ基板上の薄膜構造ではＳｉ上から絶縁膜
上に延在するアモルファスＳｉが単結晶化する。
仄ＶＣｃｗｋｒｖ−ザービーム或ばＣＷ　電子ビーム全
走査照射する。この際のエネルギー密度ａ従来例におけ
るそれエリずっと少くて良い。丁なわちもぽやＳｌ全溶
融せしめる必要がないからで塵る。
発明の効果 上記の説明で明らかな様に本発明においてに多結晶Ｓｉ
粒径増大化および薄膜構造における単結晶化分８１でｆ
ｆｆ　５００〜６００°Ｃという低温で完了し、其の後
結晶粒や同相成長した単結晶薄膜中に残存する欠陥をエ
ネルギー密度の小さいエネルギービームで、照射するこ
とにエリ消滅させれば良いので結晶化薄膜部分の温度ぼ
篩々ｔｏｏｏ〜１１００°Ｃ程度になるだけであり、絶
縁基板としてぽ安価な、ガラス化温度の低いガラスを使
用することが出来、薄膜構造においてａ結晶基板上に形
成した素子に対する影響も僅かである。
発明の実施例 実施例１　良く研磨したバイコールガラス板＋Ｉｌ＋を
良く洗滌し１０　”Ｉ’ｏｒｒの真空下で電子ビーム蒸
７１ｉＫエリアモルファス５ｉｔｒａを３ｏｏｏＡ堆積
した。
この試料を５７５°ＣでＮｓ　ｋ　Ｒシた電気炉に入れ
１００時間保持した。これＶＣより１〜５μｍの粒径の
多結晶で全面がおほわれ、黒く不透明な試料ａ黄褐色で
透明となった。この試料”ｔ３５０’Ｃに保ち４Ｗ出力
のＡｒレーザーＱ３）全６０μｍＶＣ絞り走査照射した
（第１図）。へ〇イオン注入と５２５　”Ｃのアニール
、Ｃｖｌ）ゲート酸化膜形成、ＡＪゲート形放に、！：
９この多結晶薄膜にｎチャネル間Ｏ８）ランジスタａ４
１１形成した（第２図）、このトランジスタの電界効果
易動度μＦ８會測足した所、４０ＩＩ　’　／ｖ　ｓｅ
ｃが得られた１通常法として、バイコールガラスはカラ
ス化温度が低いので、真空蒸着試料を９００°Ｃ３０分
熱処理し同等の方法でトランジスタを作ったがμＦＥは
僅か１　ｔｙｎ２／ｖ、　ｓｅｅ程度であった。透過電
子顕微鏡の観察でにこの薄膜のＳｉの結晶粒径は０．１
〜０．３μｍ程度であった。
同じく真空蒸着試料全３５０°Ｃに保ち５−６ＷのＡｒ
走査照射を行なった６しかし６Ｗ以上にするとガラス基
板が折損した。同様のトランジスタのμＦＥ　ｉｑ　１
０Ｃｒｎ’／ｖ、ｅｓｃ　ＶＣ止った。次に本発明の製
造方法のうち５７５°Ｃ熱処理のみの試料で作ったトラ
ンジスタのμＴＩＩＦ、ぽ２０ｃｒｎ”／ｖ、　ｓｅｃ
程ｉ−’ｌ＋つた・この真空蒸着Ｓ１に代えて７００°
Ｃの８ｊ）ｌ。
熱分解ｖｃｘｖ　３ｏｏｏＡのｓ＋ｙ堆積、１７０ｋｙ
　ｐ工び５０ｋｖで夫ｈ　５　Ｘ　１０１”／ｌ＊”　
ノＳｉ　（オフ注入を行なった場合も真空蒸着Ｓｉと同
様な結果が得られた。
実施例２　ｐ型（００１）８７基板ｅυにシリコンゲー
■Ｉ用いてｎチャネルＭＯＳトランジスタ＠全形成した
ＯＡ日イオン注入でソース、ドレイン全形成し、ｎ＋ｐ
接合深でぽ０．８μｍであった。
２４げＳｉｎ、である基板に素子を設けない部分全残し
てお！！ＬＰＣＶＤｆＳｉ０２ｅ’ｅｋ２０００人堆積
した。Ｓｉｎ、（ハ）（ハ）全開孔して基板単結晶表面
全露出した。開孔に際して５１０２のテーバエッチ全行
ない・単結晶露出部エリＳｒ　Ｏ，１表面の開孔部分が
広くなる′ようにした。この構造の上から実施例１と同
じ（８４ｅ；１ｉｐ３５００人蒸着し、５７５°ｃで／
］２゜時間Ｎ、で熱処理した。これに工９開孔部で固相
エピタキシャル成長したＳｉ；６ＫＳｉＯ，上延在ｓ１
１で単結晶化が進行する。次にこの基板１３５０’ｃに
保持し６ｗのＡｒレーザー全走査照射した（第３図）。
５１０２上Ｓｉ単結晶薄膜に実施例と同様の方法でＡＪ
ゲートｎ、チャネルＡ４０Ｓトランジスタ（ハ）を製作
した（第４図］。電子のμ、２ぽ４００ｔｒｎ”／ｖ　
ｓｅｃで、バルク１１００１　Ｓ　ｉ　ＶＣ形成Ｌ７ｎ
場１．１．１１゜ 合の約４０％に達した。この方法で製作した場合基板Ｓ
ｉに製作した素子の特性や断線等ぼ発生しなかった。一
方本発明の方法の代りにアモルファスＳｉ堆積後基板を
３５０°Ｃに保持し、１０ＷのＡｒレーザーを走査照射
した。１ｏＷ未滴のエネルギーでげＳ１０．ヒＳｉの単
結晶化が十分でなかった。
同様のＡ、ＬゲートｎチャネルＭＯ８）ランジスタを製
作した。その電子のμＦ　Ｅ　ｔｒｉ　３８０ａｒ？／
ｖ　ｓｅｃであったが、基板ｓｌｉ’ｃ製作したＭＯＳ
トランジスタのしきい値ゲート電圧が低下していた。ン
〜ス、ドレインｐｎ接合深さが０．９μｍと増加した為
と考えられる。又Ｓｉ基板に製作したデバイスに約５％
の断線が生じた１次に本発明において５７５°Ｃ熱処理
後Ａｒレーザー照射の代りに５ｋｖ１ｍＡの電子ビーム
を約５０μｍφに絞り走査照射した・其の後製作したＳ
ｉｎ、上Ｓｉ膜を用いたＭＯＳトランジスタのμ、、Ｕ
Ａｒレーザー照射の場合と同様の値であった。又Ｓ１基
板素子断線ぽ発生しなかった。
この工うに本発明の方法ＶＣＸれば絶縁基板上に丁ぐれ
た半導体基板上、又素子會形成ぜる半導体基板上の絶縁
膜ＶＣ史ＶＣ素子全形成せしめる半導体の三仄元的果績
化全可能にする方法を提供するものといえよう。
尚露出単結晶Ｓｉ上ＶＣＳ　ｉ　ｆ堆積する例全述べた
がＧｅ１７）工うな結晶形の類似せる他の半導体でも良
い。
【図面の簡単な説明】
２１図、月２図、第３図及び第４図に本発明の詳細な説
明する為の１ｌｆｉ而図である。

Claims (1)

    【特許請求の範囲】
  1. １）絶縁物上にアモルファス半導体を堆積し、或に多結
    晶を堆積後イオン注入等でアモルファス半導体化し、自
    然結晶核発生温度程度の温度でアニールして結晶化せし
    める工程、レーザー或ｉｔ子線等のエネルギービーム會
    結晶化ぜる半導体膜に照射する工程とから放る半導体装
    置の製造方法２）半導体単結晶表面に誘電体絶縁膜を被
    着形成しその一部を食刻して除去、半導体結晶面を露出
    せしめ、或に単結晶表面の一部に選択的に誘電体絶縁膜
    を被着形成し、次にこれらの上に同種或は結晶型類似の
    異種アモルファス半導体を堆積し、或ａ多結晶を堆積後
    イオン注入等でアモルファス半導体化し、次に通常の熱
    処理により単結晶上アモルファス半導体全同相エピタキ
    シ丁ル成長により単結晶化し次いで誘電体絶縁膜上アモ
    ルファス半導体をも単結晶せしめる工程、レーザー或ｉ
    ｔ子線等のエネルギービームｔ％に誘電体膜上単結晶膜
    に照射する工程とから成る半導体装置の製造方法
JP56190619A 1981-11-30 1981-11-30 半導体装置の製造方法 Pending JPS5893216A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56190619A JPS5893216A (ja) 1981-11-30 1981-11-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56190619A JPS5893216A (ja) 1981-11-30 1981-11-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5893216A true JPS5893216A (ja) 1983-06-02

Family

ID=16261079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56190619A Pending JPS5893216A (ja) 1981-11-30 1981-11-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5893216A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61145818A (ja) * 1984-12-20 1986-07-03 Sony Corp 半導体薄膜の熱処理方法
JPS6360518A (ja) * 1986-08-30 1988-03-16 Sony Corp 半導体層の結晶成長方法
JPS63151015A (ja) * 1986-12-16 1988-06-23 Nec Corp Ｓｏｉ基板の製造方法
JPS63151013A (ja) * 1986-12-16 1988-06-23 Nec Corp Ｓｏｉ基板の製造方法
US5923966A (en) * 1994-07-28 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Laser processing method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5544789A (en) * 1978-09-27 1980-03-29 Nec Corp Formation of mono-crystal semiconductor layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5544789A (en) * 1978-09-27 1980-03-29 Nec Corp Formation of mono-crystal semiconductor layer

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61145818A (ja) * 1984-12-20 1986-07-03 Sony Corp 半導体薄膜の熱処理方法
JPH07118444B2 (ja) * 1984-12-20 1995-12-18 ソニー株式会社 半導体薄膜の熱処理方法
JPS6360518A (ja) * 1986-08-30 1988-03-16 Sony Corp 半導体層の結晶成長方法
JPS63151015A (ja) * 1986-12-16 1988-06-23 Nec Corp Ｓｏｉ基板の製造方法
JPS63151013A (ja) * 1986-12-16 1988-06-23 Nec Corp Ｓｏｉ基板の製造方法
US5923966A (en) * 1994-07-28 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Laser processing method
US6482687B2 (en) 1994-07-28 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Laser processing method
US6495404B1 (en) 1994-07-28 2002-12-17 Semiconductor Energy Laboratory Co., Ltd. Laser processing method
US6753213B2 (en) 1994-07-28 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Laser processing method

Similar Documents

Publication Publication Date Title
US4651408A (en) Fabrication of stacked MOS devices utilizing lateral seeding and a plurality of separate implants at different energies
JPH0476503B2 (ja)
JPS60245173A (ja) 絶縁ゲイト型半導体装置
JPS60245172A (ja) 絶縁ゲイト型半導体装置
US4670086A (en) Process for the growth of structures based on group IV semiconductor materials
JP2501118B2 (ja) 半導体装置の製造方法
JPS6178119A (ja) 半導体の製造方法
WO2003023866A1 (fr) Dispositif a semi-conducteur a film mince et son procede de fabrication
JPS5893216A (ja) 半導体装置の製造方法
Kawamura et al. Laser recrystallization of Si over SiO2 with a heat‐sink structure
JPH0438141B2 (ja)
JPS60152018A (ja) 半導体薄膜結晶層の製造方法
JPS62104021A (ja) シリコン半導体層の形成方法
JPH0580159B2 (ja)
JP3287834B2 (ja) 多結晶半導体薄膜の熱処理方法
JP2872425B2 (ja) 半導体デバイスの形成方法
US5786261A (en) Method for fabricating semiconductor device having device isolation layer
JPS5885520A (ja) 半導体装置の製造方法
JPS63174308A (ja) 半導体薄膜結晶層の製造方法
JPS5856405A (ja) 半導体装置の製造方法
JPH049387B2 (ja)
JPS5893224A (ja) 半導体単結晶膜の製造方法
JP2565192B2 (ja) 半導体装置の製造方法
JPS5893215A (ja) 半導体単結晶薄膜の製造方法
JPS62145719A (ja) 半導体薄膜結晶層の製造方法