JPS63151015A - Soi基板の製造方法 - Google Patents

Soi基板の製造方法

Info

Publication number
JPS63151015A
JPS63151015A JP29757586A JP29757586A JPS63151015A JP S63151015 A JPS63151015 A JP S63151015A JP 29757586 A JP29757586 A JP 29757586A JP 29757586 A JP29757586 A JP 29757586A JP S63151015 A JPS63151015 A JP S63151015A
Authority
JP
Japan
Prior art keywords
silicon film
polycrystalline silicon
substrate
equal
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29757586A
Other languages
English (en)
Other versions
JPH0797556B2 (ja
Inventor
Atsushi Ogura
厚志 小椋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61297575A priority Critical patent/JPH0797556B2/ja
Publication of JPS63151015A publication Critical patent/JPS63151015A/ja
Publication of JPH0797556B2 publication Critical patent/JPH0797556B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、SOI基板の製造方法に関するものである。
[従来の技術] 従来大面積のSOIを得る手段としては、レーザを重ね
合わせ走査することが有効であった。すなわち、レー1
1の走査方向に対して垂直な方向にレーザの有効直径よ
り小さなピッチで複数回走査し大面積のSOIを得る方
法が一般的であった。
例えば、アプライド・フィツクス・レターズ、第41巻
、346ページ(1982年)では60μm径のレーザ
を80%の重ね合わせで走査することが記載されている
また、第18回個体素子・材料コンフアレンス。
エクステントアブストラクト、565ページに記載され
ているように、ある特殊な方向(レーザ光を照射するこ
とによって基板上に得られる温度分布の対称軸に対して
斜めの方向)に走査することもあった。
「発明が解決しようとする問題点] 従来の技術のうち第一の方法では、一度レーザ光を照射
した場所とまだ照射していない場所でレーザ光の反射率
が興なることがら、レーザ光を照射することによって基
板上に得られる温度分布の対称性が乱されて、得られた
SOI結晶に結晶欠陥が発生するといった問題点がめっ
た。
また第二の方法は、上記第一の方法の欠点を改善する目
的で考案された方法であり、温度分布の対称性が乱れた
ことの影響が最小限になるようにレーザ光の走査方向を
工夫したものである。しかしながら、この方法では温度
分布に対称性がないことから、表面の凹凸が大きく、か
つ得られたSOI基板にデバイスを作製する際に基板の
オリエンテーション゛フラットと得られたSOI結晶の
無欠陥の領域の関係が従来のものと異なるため従来のプ
ロセスがそのまま適用できない等の問題点がある。
本発明の目的は、このような従来技術の問題点を解決し
た大面積SOI基板の製造方法を得ることにある。
[問題点を解決するための手段] 本発明は少なくとも表面に絶縁体層を備えた基板上に多
結晶シリコン膜を形成する工程と、この多結晶シリコン
膜をイオン注入によって非晶質化あるいは非晶質の中に
微小結晶粒が残留したシリコン膜を形成する工程と、こ
のシリコン膜を融点以下の温度で熱処理することにより
、平均粒径1μm以上の結晶粒の集合からなる多結晶シ
リコン膜を形成する工程と、この多結晶シリコン膜に対
してレー枦ビームを重ね合わせ走査して前記シリコン膜
全面を再結晶化する工程とからなることを特徴とするS
OI基板の製造方法である。
本発明における非晶質化あるいは非晶質の中に微小結晶
粒が残留したシリコン膜の熱処理条件は通常500〜1
000℃で1〜20時間であり、高温度になるほど処理
時間を短かくすることができる。また、(9られる多結
晶シリコンは通常平均粒径が1〜2μmであるが、それ
以上の平均粒径であっても差しつかえない。
[作用] 以下に本発明によって、レーザ光を重ね合わせ走査して
も温度分布が乱されず、良好な結晶性を有する大面積の
SOI基板を得ることができる作用を述べる。
本発明者が、レーザ光を重ね合わせ走査すると温度分布
が乱されるメカニズムを詳細に検討したところ、多結晶
シリコンのレーザ光の反射率は平均の結晶粒径に大きく
依存し、結晶粒径が小さいはどレーザ光の反射率が小さ
いことが原因と判明した。ここで非晶質シリコンの反射
率は平均の結晶粒径の非常に小ざな多結晶シリコンの反
射率と同等と考えられる。
この観点からレーザ光の重ね合わせ走査の際に温度分布
が乱される原因を考察すると、一度レーザ光で結晶化さ
れて単結晶になった領域は、この単結晶が結晶粒径の非
常に大ぎな多結晶シリコンと同じ反射率を有すると考え
られることから、通常S○■形成に用いられる平均の結
晶粒径が0.1μm以下の多結晶シリコンに比べてレー
ザ光の反射率が大きくなる。一般に大面積のSOI基板
を形成するためには、基板構造を工夫する、ビーム形状
を成型する、あるいはその両方の組合わせで、中央で低
く両側で高い温度分布を作製し、レーザで溶融したシリ
コンが固化する際に、中央部から両側にむかって同化が
進行することによってその温度分布の範囲で結晶欠陥の
ない良好なSOI結晶を1qることが可能となる。この
ことは、レーリ“光を重ね合わせ走査する際にも要求さ
れるが、上記の反射率の変化で温度分布が乱されれば以
上のメカニズムが働かず、SOI結晶に多数の結晶欠陥
が発生する原因となる。
本発明によれば、絶縁体層を備えた基板上に多結晶シリ
コン膜を形成し、その多結晶シリコン膜をイオン注入に
よって非晶質化あるいは非晶質の中に微小結晶粒が残留
したシリコン膜を形成し、そのシリコン膜を融点以下の
温度で熱処理することにより平均粒径1μm以上の結晶
粒の集合からなる多結晶シリコンを形成する。この多結
晶シリコンは、非晶質シリコンや、一般にSOIを形成
する際に用いられている平均粒径0.1μm以下の多結
晶シリコンに比べてレーザ光の反射率が大きく単結晶シ
リコンの反射率と大きな差がない。従ってレーザ光を重
ね合わせ走査しても従来のように反射率が変化するとい
った問題がなく良好な結晶性を持つSOI基板を得るこ
とができる。
[実施例] 以下本発明の実施例を図面を参照して詳細に説明する。
第1図は、本発明の方法の一実施例を説明するための基
板の部分断面図である。
第1図(a)に示すように、シリコン基板10に5in
2膜20をCVD法で膜厚1μm堆積し、その上に基板
温度620’CのLPGVD法で平均粒径0.1 μm
以下の多結晶シリコン30を0,5μm堆積した。この
多結晶シリコノに81  イオンをイオン注入して非晶
質化あるいは非晶質の中に微小結晶粒が残留したシリコ
ン膜を形成した。イオン注入の条件は加速電圧180〜
210keV、 ドーズm 1〜20X1014cm’
とした。ざらにその試料を電気炉で600°C。
15時間、N2アニールし平均粒径1〜2μmの多結晶
シリコン60とした。ざらに厚さ0.06μmのシリコ
ン窒化膜70を堆積し、ピッチWを15μm、ストライ
プ幅5μmストライプパターンを通常のフォトリックラ
フイー技術で形成して第1図(b)に示す如くした。
上記の試料のストライプに平行な方向に基板温度300
’C〜500’C,レーザ径50〜150μm、走査速
度10〜20mm/sec、 レーザパワー8〜15W
で重ね合わせ率20〜80%の重ね合わせ走査を行い、
SOI結晶を得た。また比較のために、第1図(b)の
平均粒径1〜2μmの多結晶シリコン60の代りに基板
温度620℃のLPGVDで・形成した平均粒径0.1
μm以下の多結晶シリコンをもちいて同様のレーザアニ
ールをしてSOI結晶を得た。
上記したSOI結晶の結晶性の評価を選択エッチ法およ
び透過電子顕微鏡法で行ったところ、平均粒径0.1μ
m以下の多結晶シリコンをもらいて1qた従来法による
SOI結晶ではシリコン窒化膜下に意識的に導入された
結晶粒界の他に、結晶粒界、積層欠陥、双晶等の結晶欠
陥が多数観察されたのに対して、本発明の方法で得られ
たSOI結晶では意識的に導入された結晶粒界の他はほ
ぼ無欠陥であり、その効果は歴然であった。
なお本実施例では大面積SOTを作製するための温度分
布を得る方法として、シリコン窒化膜ストライプによる
選択反則防止膜法を用いたが、他の方法、たとえば基板
構造の工夫、ビーム形状の成型、あるいはその両方の組
合わせに°よっても同様な効果が得られる。また、非晶
質シリコンを平均粒径1μm以上の多結晶シリコンに変
化させるだめの熱処理条件も本実施例に限定されるもの
ではない。
[発明の効果] 本発明によって良好な結晶性を持つ、大面積のSOI基
板を得ることが可能となり、3次元集積回路等への応用
が期待される。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための基板の部分
断面図である。 10・・・シリコン基板 20・・・5i02膜 30・・・平均粒径0.1μm以下の多結晶シリコン膜
60・・・平均粒径1〜2μmの多結晶シリコン膜70
・・・シリコン窒化膜

Claims (1)

    【特許請求の範囲】
  1. (1)少なくとも表面に絶縁体層を備えた基板上に多結
    晶シリコン膜を形成する工程と、この多結晶シリコン膜
    をイオン注入によって非晶質化あるいは非晶質の中に微
    小結晶粒が残留したシリコン膜を形成する工程と、この
    シリコン膜を融点以下の温度で熱処理することにより平
    均粒径1μm以上の結晶粒の集合からなる多結晶シリコ
    ン膜を形成する工程と、この多結晶シリコン膜に対して
    レーザビームを重ね合わせ走査して前記シリコン膜全面
    を再結晶化する工程とからなることを特徴とするSOI
    基板の製造方法。
JP61297575A 1986-12-16 1986-12-16 Soi基板の製造方法 Expired - Lifetime JPH0797556B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61297575A JPH0797556B2 (ja) 1986-12-16 1986-12-16 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61297575A JPH0797556B2 (ja) 1986-12-16 1986-12-16 Soi基板の製造方法

Publications (2)

Publication Number Publication Date
JPS63151015A true JPS63151015A (ja) 1988-06-23
JPH0797556B2 JPH0797556B2 (ja) 1995-10-18

Family

ID=17848327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61297575A Expired - Lifetime JPH0797556B2 (ja) 1986-12-16 1986-12-16 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0797556B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766989A (en) * 1994-12-27 1998-06-16 Matsushita Electric Industrial Co., Ltd. Method for forming polycrystalline thin film and method for fabricating thin-film transistor
EP1295327A1 (en) * 2000-06-12 2003-03-26 Ultratech Stepper Inc. Thermally induced reflectivity switch for laser thermal processing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893216A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体装置の製造方法
JPS58162032A (ja) * 1982-03-20 1983-09-26 Nippon Telegr & Teleph Corp <Ntt> 結晶化法
JPS6178120A (ja) * 1984-09-25 1986-04-21 Sony Corp 薄膜単結晶の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893216A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体装置の製造方法
JPS58162032A (ja) * 1982-03-20 1983-09-26 Nippon Telegr & Teleph Corp <Ntt> 結晶化法
JPS6178120A (ja) * 1984-09-25 1986-04-21 Sony Corp 薄膜単結晶の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766989A (en) * 1994-12-27 1998-06-16 Matsushita Electric Industrial Co., Ltd. Method for forming polycrystalline thin film and method for fabricating thin-film transistor
EP1295327A1 (en) * 2000-06-12 2003-03-26 Ultratech Stepper Inc. Thermally induced reflectivity switch for laser thermal processing
JP2004503938A (ja) * 2000-06-12 2004-02-05 ウルトラテック インク レーザ熱処理用熱誘導式反射率スイッチ
EP1295327A4 (en) * 2000-06-12 2009-07-08 Ultratech Inc THERMALLY CONTROLLED REFLEXIVITY MODIFIER FOR LASER THERMAL PROCESSING

Also Published As

Publication number Publication date
JPH0797556B2 (ja) 1995-10-18

Similar Documents

Publication Publication Date Title
US4543133A (en) Process for producing single crystalline semiconductor island on insulator
JP2003059831A5 (ja)
KR100392120B1 (ko) 다결정 실리콘 막의 형성 방법
US5580473A (en) Methods of removing semiconductor film with energy beams
KR20020045497A (ko) 박막 트랜지스터 및 그 제조 방법
JPH0492413A (ja) 結晶薄膜の成長方法
JPH04307727A (ja) 薄膜トランジスタの製造方法及び製造装置
JP2000260709A5 (ja)
JPH10289876A (ja) レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器
JPS63151015A (ja) Soi基板の製造方法
US5495824A (en) Method for forming semiconductor thin film
JPH06140321A (ja) 半導体薄膜の結晶化方法
JPS5886717A (ja) 単結晶シリコン膜形成法
JPS63151014A (ja) Soi基板の製造方法
JPS63151013A (ja) Soi基板の製造方法
JPH0136972B2 (ja)
JPS6185815A (ja) 多結晶シリコン膜の形成方法
JPH0442358B2 (ja)
JPH0236051B2 (ja)
JPS5934626A (ja) 半導体膜形成方法
JP2993107B2 (ja) 半導体薄膜の製造方法
JPH01147826A (ja) 多層半導体基板の製造方法
JPS58180019A (ja) 半導体基体およびその製造方法
JPH01261291A (ja) レーザアニール方法
JP2003309068A (ja) 半導体膜の形成方法および半導体膜、並びに半導体装置の製造方法および半導体装置