JPH0236051B2 - - Google Patents
Info
- Publication number
- JPH0236051B2 JPH0236051B2 JP59101774A JP10177484A JPH0236051B2 JP H0236051 B2 JPH0236051 B2 JP H0236051B2 JP 59101774 A JP59101774 A JP 59101774A JP 10177484 A JP10177484 A JP 10177484A JP H0236051 B2 JPH0236051 B2 JP H0236051B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- annealing
- opening
- silicon
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000137 annealing Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 25
- 239000013078 crystal Substances 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 238000013459 approach Methods 0.000 claims description 2
- 150000003376 silicon Chemical class 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 38
- 239000004065 semiconductor Substances 0.000 description 16
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 12
- 238000001953 recrystallisation Methods 0.000 description 12
- 238000010894 electron beam technology Methods 0.000 description 11
- 238000009825 accumulation Methods 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、シリコン結晶層の製造方法に係わ
り、特に局部的に溶融・再結晶することにより、
絶縁膜上に単結晶シリコン層をエピタキシヤル成
長させるシリコン結晶層の製造方法に関する。
り、特に局部的に溶融・再結晶することにより、
絶縁膜上に単結晶シリコン層をエピタキシヤル成
長させるシリコン結晶層の製造方法に関する。
非晶質絶縁膜上に半導体、例えばシリコン、ゲ
ルマニウムの単結晶薄膜層を形成する技術はSOS
代替基板や３次元構造IC用基板等の提供という
観点から、今後特に重要な技術として考えられて
いる。従来、この絶縁膜上半導体層（例えば
SiO2膜上Si層；SO）を得るには、電子ビーム、
レーザビーム、ハロゲンランプ或いはカーボンヒ
ータ等により非単結晶Si層を局部的に溶融し、こ
の溶融領域を走査する、所謂帯溶融法により単結
晶化を行つている。しかし、この方法を用いた場
合、高々数百ミクロン径の単結晶層を作るのが限
界であり、面方位も（100）になかなか定まらな
い（J.J.A.P.vol.21（1982）L294）。従つて、再結
晶化層に素子を形成しても、特性のバラツキが大
きく、歩留り的にも大いに問題である。
ルマニウムの単結晶薄膜層を形成する技術はSOS
代替基板や３次元構造IC用基板等の提供という
観点から、今後特に重要な技術として考えられて
いる。従来、この絶縁膜上半導体層（例えば
SiO2膜上Si層；SO）を得るには、電子ビーム、
レーザビーム、ハロゲンランプ或いはカーボンヒ
ータ等により非単結晶Si層を局部的に溶融し、こ
の溶融領域を走査する、所謂帯溶融法により単結
晶化を行つている。しかし、この方法を用いた場
合、高々数百ミクロン径の単結晶層を作るのが限
界であり、面方位も（100）になかなか定まらな
い（J.J.A.P.vol.21（1982）L294）。従つて、再結
晶化層に素子を形成しても、特性のバラツキが大
きく、歩留り的にも大いに問題である。
再結晶化後のSi層の面方位を定める方法の一つ
としては、SiO2膜の一部を開口し、Si層と半導
体基板（例えば単結晶Si基板）とを直接つなぎ、
この開口部からのエピタキシヤル成長により単結
晶化させる方法がある（特公昭56−73697号公
報）。しかし、この方法によつてSiO2膜上Si層を
単結晶化させる場合、横方向へのエピタキシヤル
成長距離はおよそ40〜50［μｍ］が限界で、これ
より長くなると膜中に歪みが溜り、これにより転
移の発生、引いては転移が集まつて結晶粒界が生
じ単結晶化は困難となる。
としては、SiO2膜の一部を開口し、Si層と半導
体基板（例えば単結晶Si基板）とを直接つなぎ、
この開口部からのエピタキシヤル成長により単結
晶化させる方法がある（特公昭56−73697号公
報）。しかし、この方法によつてSiO2膜上Si層を
単結晶化させる場合、横方向へのエピタキシヤル
成長距離はおよそ40〜50［μｍ］が限界で、これ
より長くなると膜中に歪みが溜り、これにより転
移の発生、引いては転移が集まつて結晶粒界が生
じ単結晶化は困難となる。
そこで、ビーム、ランプ、ヒータ等による所定
面積のシリコン層の再結晶化を行う場合、シリコ
ン層のSiO2膜に上述のような開口部が均一な間
隔で均一な大きさで配列したアニール試料１１を
用意し、第１図に示すようにこのアニール試料１
１を縦方向に第１段アニール走査領域、第２段ア
ニール走査領域……第ｎ段アニール走査領域に分
け、例えば電子ビーム１２を同一エネルギー・同
一速度で第１段アニール走査領域から第ｎ段アニ
ール走査領域まで連続的に走査し、所定面積のシ
リコン層を単結晶化させることが行なわれてき
た。
面積のシリコン層の再結晶化を行う場合、シリコ
ン層のSiO2膜に上述のような開口部が均一な間
隔で均一な大きさで配列したアニール試料１１を
用意し、第１図に示すようにこのアニール試料１
１を縦方向に第１段アニール走査領域、第２段ア
ニール走査領域……第ｎ段アニール走査領域に分
け、例えば電子ビーム１２を同一エネルギー・同
一速度で第１段アニール走査領域から第ｎ段アニ
ール走査領域まで連続的に走査し、所定面積のシ
リコン層を単結晶化させることが行なわれてき
た。
しかし、ここで照射される電子ビームのエネル
ギーは被アニール試料１１内で熱エネルギーに変
換されるが、この熱エネルギーはSiO2膜上では
蓄積されるが、反対に開口部では下地のシリコン
基板より容易に伝導損失される。そのため、上述
のようにSiO2膜にほぼ同じ大きさの開口部が均
一間隔で配列した構造であると、ビーム走査開始
位置２１付近の第１段アニール走査領域乃至第２
段アニール走査領域では熱の蓄積が小さく、ビー
ム走査終了位置２２付近の第ｎ−１段アニール走
査領域乃至第ｎ段アニール走査領域では熱の蓄積
が大きく、またアニール試料１１の両端部分では
ビームの当たつていない場所へ熱が伝達してしま
うため、熱の蓄積が小さくなる。このような不均
一な熱の蓄積の結果、第２図に示すようにビーム
走査開始当初においてはシリコン層の再結晶化が
進行せず、ビーム走査と共に熱の蓄積が起り再結
晶化が進行するという不均一再結晶化が起こる。
ギーは被アニール試料１１内で熱エネルギーに変
換されるが、この熱エネルギーはSiO2膜上では
蓄積されるが、反対に開口部では下地のシリコン
基板より容易に伝導損失される。そのため、上述
のようにSiO2膜にほぼ同じ大きさの開口部が均
一間隔で配列した構造であると、ビーム走査開始
位置２１付近の第１段アニール走査領域乃至第２
段アニール走査領域では熱の蓄積が小さく、ビー
ム走査終了位置２２付近の第ｎ−１段アニール走
査領域乃至第ｎ段アニール走査領域では熱の蓄積
が大きく、またアニール試料１１の両端部分では
ビームの当たつていない場所へ熱が伝達してしま
うため、熱の蓄積が小さくなる。このような不均
一な熱の蓄積の結果、第２図に示すようにビーム
走査開始当初においてはシリコン層の再結晶化が
進行せず、ビーム走査と共に熱の蓄積が起り再結
晶化が進行するという不均一再結晶化が起こる。
そこで本発明の目的は、上述のような不均一再
結晶化を起こすことなくSiO2絶縁膜上に良質の
単結晶シリコン層を形成することができ、積層集
積回路半導体装置、或はSOSに代わる高性能な
SO半導体装置の実現に好適なシリコン結晶層
の製造方法を提供することにある。
結晶化を起こすことなくSiO2絶縁膜上に良質の
単結晶シリコン層を形成することができ、積層集
積回路半導体装置、或はSOSに代わる高性能な
SO半導体装置の実現に好適なシリコン結晶層
の製造方法を提供することにある。
本発明の骨子は、SiO2絶縁膜上の非単結晶シ
リコン層がエピタキシヤル成長により単結晶する
際の種付け部となる絶縁膜の開口部の面積或は間
隔を制御し、エピタキシヤル成長を起り易くし
て、再結晶化後のシリコン層の品質を向上させる
ことにある。
リコン層がエピタキシヤル成長により単結晶する
際の種付け部となる絶縁膜の開口部の面積或は間
隔を制御し、エピタキシヤル成長を起り易くし
て、再結晶化後のシリコン層の品質を向上させる
ことにある。
即ち本発明は、シリコン基板上に、開口部が設
けられたSiO2絶縁膜を形成し、該絶縁膜全面に
は前記開口部を介してシリコン基板に接触する非
晶質若しくは多結晶のシリコン層を形成するとと
もに、このシリコン層を縦方向に第１段アニール
走査領域、第２段アニール走査領域……第ｎ段ア
ニール走査領域に分け、局部的な加熱アニール手
段により第１段アニール走査領域から第ｎ段アニ
ール走査領域まで連続的にアニール走査して前記
開口部からのエピタキシヤル成長によりシリコン
層を単結晶化するシリコン結晶層の製造方法にお
いて、前記各段のアニール走査領域にはそれぞれ
前記開口部を設け、且つ下段のアニール走査領域
に行くに従つて開口部の占める割合を徐々に大き
くするようにした方法である。
けられたSiO2絶縁膜を形成し、該絶縁膜全面に
は前記開口部を介してシリコン基板に接触する非
晶質若しくは多結晶のシリコン層を形成するとと
もに、このシリコン層を縦方向に第１段アニール
走査領域、第２段アニール走査領域……第ｎ段ア
ニール走査領域に分け、局部的な加熱アニール手
段により第１段アニール走査領域から第ｎ段アニ
ール走査領域まで連続的にアニール走査して前記
開口部からのエピタキシヤル成長によりシリコン
層を単結晶化するシリコン結晶層の製造方法にお
いて、前記各段のアニール走査領域にはそれぞれ
前記開口部を設け、且つ下段のアニール走査領域
に行くに従つて開口部の占める割合を徐々に大き
くするようにした方法である。
なお、開口部を占める割合を大きくする手段と
して、下段のアニール走査領域に行くに従つて開
口部の間隔を徐々に狭くするか、或は開口部の面
積を徐々に大きくする手段を採用することができ
る。
して、下段のアニール走査領域に行くに従つて開
口部の間隔を徐々に狭くするか、或は開口部の面
積を徐々に大きくする手段を採用することができ
る。
以上のように、本発明によれば下段のアニール
走査領域に行くに従つて開口部の占める割合を
徐々に大きくしてある。このため、熱の蓄積を必
要とするアニール走査開始当初において開口部が
少なく、熱の蓄積が有効に行なわれ、アニール走
査が進行して熱の蓄積を必要としない領域では開
口部の割合を大きくして蓄積した下地のシリコン
基板より有効に放出する。そこで、アニール領域
全面に均一な熱の蓄積ができ、これによりSiO2
絶縁膜上に良質な単結晶シリコン層を再現性良く
形成することができる。従つて、該単結晶層に高
性能な半導体素子を形成することにより、高速、
高集積、多機能な積層集積回路半導体装置、或い
はSO半導体装置を実用上十分な特性を持たせ
て実現することが可能となり、その有用性は絶大
である。
走査領域に行くに従つて開口部の占める割合を
徐々に大きくしてある。このため、熱の蓄積を必
要とするアニール走査開始当初において開口部が
少なく、熱の蓄積が有効に行なわれ、アニール走
査が進行して熱の蓄積を必要としない領域では開
口部の割合を大きくして蓄積した下地のシリコン
基板より有効に放出する。そこで、アニール領域
全面に均一な熱の蓄積ができ、これによりSiO2
絶縁膜上に良質な単結晶シリコン層を再現性良く
形成することができる。従つて、該単結晶層に高
性能な半導体素子を形成することにより、高速、
高集積、多機能な積層集積回路半導体装置、或い
はSO半導体装置を実用上十分な特性を持たせ
て実現することが可能となり、その有用性は絶大
である。
まず、実施例を説明する前に本発明の概要を説
明する。
明する。
第３図は帯溶融エピタキシヤル成長による絶縁
膜上Si層の単結晶化工程を示す断面図である。こ
の方法では、まず（100）面方位の単結晶Si基板
（単結晶半導体基板）３１上にSiO2膜（絶縁膜）
３２を形成し、その一部に開口部３３を形成す
る。ここで、開口部３３の形成に際し、第４図に
平面図を示す如く、例えば電子ビーム３５の第１
段の走査領域においては開口部３３の間隔を広
く、電子ビーム３５の第１段以降の走査領域にお
いては開口部３３の間隔が徐々に狭くなるように
する。また、第５図に示す如く電子ビーム３５の
第１段の走査領域においては開口部３３の面積を
狭く、第１段以降の走査領域においては開口部３
３の面積を徐々に大きくするようにする。次い
で、SiO2膜３２上及び開口部３３上に非晶質や
多結晶の非単結晶Si層３４を形成する。続いて、
レーザビームや電子ビーム等のエネルギービーム
３５、或いはカーボンやタングステン等のヒータ
ーを用いて第１段のアニール走査領域より順次下
段のアニール走査領域にアニール走査してSi層３
４を局部的に溶融させる。そして、開口部３３を
通して単結晶Si基板３１より順次エピタキシヤル
成長させてSi層３４の単結晶化を行なわせる。
膜上Si層の単結晶化工程を示す断面図である。こ
の方法では、まず（100）面方位の単結晶Si基板
（単結晶半導体基板）３１上にSiO2膜（絶縁膜）
３２を形成し、その一部に開口部３３を形成す
る。ここで、開口部３３の形成に際し、第４図に
平面図を示す如く、例えば電子ビーム３５の第１
段の走査領域においては開口部３３の間隔を広
く、電子ビーム３５の第１段以降の走査領域にお
いては開口部３３の間隔が徐々に狭くなるように
する。また、第５図に示す如く電子ビーム３５の
第１段の走査領域においては開口部３３の面積を
狭く、第１段以降の走査領域においては開口部３
３の面積を徐々に大きくするようにする。次い
で、SiO2膜３２上及び開口部３３上に非晶質や
多結晶の非単結晶Si層３４を形成する。続いて、
レーザビームや電子ビーム等のエネルギービーム
３５、或いはカーボンやタングステン等のヒータ
ーを用いて第１段のアニール走査領域より順次下
段のアニール走査領域にアニール走査してSi層３
４を局部的に溶融させる。そして、開口部３３を
通して単結晶Si基板３１より順次エピタキシヤル
成長させてSi層３４の単結晶化を行なわせる。
ここで、本発明方法の最も特徴ある点は、第４
図及び第５図に示した如く、開口部３３の形成方
法にある。即ち、従来のように開口部が均一な間
隔で均一な大きさのものが配列されている状況で
あると、前記第２図に示した如く最初は再結晶化
が進行せず、ビーム走査と共に熱の蓄積が起り再
結晶化が進行するようになると云う不均一再結晶
化が起こる。これに対して本発明では、ビーム走
査と共に開口部３３の間隔が段々狭くなつている
か、或いは開口部３３の面積が段々大きくなつて
おり、ビーム走査が続行する途中での熱の蓄積が
起り難くなつている。即ち、開口部３３ではSi層
３４がSi基板３１上にあるため、SiO2膜３２上
に比べて熱がSi基板３１側に逃げ易い。従つて、
開口部３３の割合いを多くしてやれば、必然的に
熱の蓄積を防ぐことができる。このように横方向
エピタキシヤル成長によるSi層の単結晶化の欠点
を改良することにより、単結晶化できるSi層の長
さが従来より大幅に増大する。また、再結晶化後
のSi層の質も飛躍的に向上することになる。
図及び第５図に示した如く、開口部３３の形成方
法にある。即ち、従来のように開口部が均一な間
隔で均一な大きさのものが配列されている状況で
あると、前記第２図に示した如く最初は再結晶化
が進行せず、ビーム走査と共に熱の蓄積が起り再
結晶化が進行するようになると云う不均一再結晶
化が起こる。これに対して本発明では、ビーム走
査と共に開口部３３の間隔が段々狭くなつている
か、或いは開口部３３の面積が段々大きくなつて
おり、ビーム走査が続行する途中での熱の蓄積が
起り難くなつている。即ち、開口部３３ではSi層
３４がSi基板３１上にあるため、SiO2膜３２上
に比べて熱がSi基板３１側に逃げ易い。従つて、
開口部３３の割合いを多くしてやれば、必然的に
熱の蓄積を防ぐことができる。このように横方向
エピタキシヤル成長によるSi層の単結晶化の欠点
を改良することにより、単結晶化できるSi層の長
さが従来より大幅に増大する。また、再結晶化後
のSi層の質も飛躍的に向上することになる。
以下、本発明の詳細を図示の実施例によつて説
明する。
明する。
第６図ａ〜ｄは本発明の一実施例方法に係わる
３次元半導体装置の製造工程を示す断面図であ
る。まず、第６図ａに示す如く、例えばＰ型
（100）面方位の単結晶Si基板６１上に約１［μｍ］
の厚さのSiO2膜６２を形成し、その一部に開口
部６３を形成する。ここで、開口部６３の形成方
法としては、前記第４図或いは第５図に示す如く
ビームアニールの走査方向に対し開口部６３の割
合いが多くなるようにした。また、Si基板６１に
は図示しないが既に所望の素子が周知の工程を経
て形成されているものとする。次いで、第６図ｂ
に示す如く全面に約6000［Å］の多結晶Si層６４
を形成し、その上に2000［Å］のSiO2膜６５を形
成する。この状態で、例えば電子ビーム６６を用
い該ビーム６６をSiO2膜６５上で走査してエピ
タキシヤル成長を行う。即ち、まず開口部６３で
エピタキシヤル成長によりSi層６４を（100）Si
となし、次いで電子ビームの走査と共に横方向に
エピタキシヤル成長させて、Si層６４を全面的に
（100）面方位の単結晶となさしめる。
３次元半導体装置の製造工程を示す断面図であ
る。まず、第６図ａに示す如く、例えばＰ型
（100）面方位の単結晶Si基板６１上に約１［μｍ］
の厚さのSiO2膜６２を形成し、その一部に開口
部６３を形成する。ここで、開口部６３の形成方
法としては、前記第４図或いは第５図に示す如く
ビームアニールの走査方向に対し開口部６３の割
合いが多くなるようにした。また、Si基板６１に
は図示しないが既に所望の素子が周知の工程を経
て形成されているものとする。次いで、第６図ｂ
に示す如く全面に約6000［Å］の多結晶Si層６４
を形成し、その上に2000［Å］のSiO2膜６５を形
成する。この状態で、例えば電子ビーム６６を用
い該ビーム６６をSiO2膜６５上で走査してエピ
タキシヤル成長を行う。即ち、まず開口部６３で
エピタキシヤル成長によりSi層６４を（100）Si
となし、次いで電子ビームの走査と共に横方向に
エピタキシヤル成長させて、Si層６４を全面的に
（100）面方位の単結晶となさしめる。
ここで、本発明の特徴は前述したり通り開口部
６３の形成方法にある。即ち、従来の横方向エピ
タキシヤル成長によるSi層単結晶化の欠点を改良
して、開口部６３及びSiO2膜６２上のSi層６４
が同時に溶融し、再結晶化するようなビームアニ
ール条件が広がるために、単結晶化できるSi層６
４の長さが従来の40〜50［μｍ］から１〜５［mm］
と大幅に増大した。また、再結晶化後のSi層６
４′の質も飛躍的に向上した。この時の電子ビー
ムアニール条件としては、加速電圧10［KeV］、
ビーム電流２［ｍＡ］、走査速度100［cm／sec］で
あつた。
６３の形成方法にある。即ち、従来の横方向エピ
タキシヤル成長によるSi層単結晶化の欠点を改良
して、開口部６３及びSiO2膜６２上のSi層６４
が同時に溶融し、再結晶化するようなビームアニ
ール条件が広がるために、単結晶化できるSi層６
４の長さが従来の40〜50［μｍ］から１〜５［mm］
と大幅に増大した。また、再結晶化後のSi層６
４′の質も飛躍的に向上した。この時の電子ビー
ムアニール条件としては、加速電圧10［KeV］、
ビーム電流２［ｍＡ］、走査速度100［cm／sec］で
あつた。
なお、ビームアニール条件としては加速電圧５
〜30［KeV］で特に10［KeV］以下がよく、ビー
ム電流は１〜10［ｍＡ］がよいが、加速電圧10
［KeV］では２［ｍＡ］が最適であつた。また、
エピタキシヤル成長に用いた電子ビームはスポツ
ト状ビームであつたが、このビーム形状としては
線状の方がより本発明の効果が現れる。例えば、
幅500［μｍ］、長さ10［mm］の線状ビームを用いて
アニールを行うと、エピタキシヤル成長できる長
さは、およそ10［mm］となり、一挙に10×10［mm
□］が全面単結晶化できることになる。
〜30［KeV］で特に10［KeV］以下がよく、ビー
ム電流は１〜10［ｍＡ］がよいが、加速電圧10
［KeV］では２［ｍＡ］が最適であつた。また、
エピタキシヤル成長に用いた電子ビームはスポツ
ト状ビームであつたが、このビーム形状としては
線状の方がより本発明の効果が現れる。例えば、
幅500［μｍ］、長さ10［mm］の線状ビームを用いて
アニールを行うと、エピタキシヤル成長できる長
さは、およそ10［mm］となり、一挙に10×10［mm
□］が全面単結晶化できることになる。
次に、上記工程によりSi層６４を単結晶化した
のち、前記SiO2膜６５を除去する。次いで、第
６図ｃに示す如く素子分離用絶縁膜６７を選択形
成すると共に、公知の方法により素子を形成す
る。即ち、単結晶化されたSi層６４′上にゲート
酸化膜６８を介して多結晶Siからなるゲート電極
６９を形成し、さらにソース・ドレイン領域７０
ａ，７０ｂを形成してMOSトランジスタとする。
その後、第６図ｄに示す如く全面を絶縁膜７１で
覆つた後、Alによる電極７２を形成することに
よつて、２層に積層した半導体装置が完成するこ
とになる。
のち、前記SiO2膜６５を除去する。次いで、第
６図ｃに示す如く素子分離用絶縁膜６７を選択形
成すると共に、公知の方法により素子を形成す
る。即ち、単結晶化されたSi層６４′上にゲート
酸化膜６８を介して多結晶Siからなるゲート電極
６９を形成し、さらにソース・ドレイン領域７０
ａ，７０ｂを形成してMOSトランジスタとする。
その後、第６図ｄに示す如く全面を絶縁膜７１で
覆つた後、Alによる電極７２を形成することに
よつて、２層に積層した半導体装置が完成するこ
とになる。
かくして本実施例方法によれば、SiO2膜６２
の開口部６３を前記第４図或いは第５図に示す如
くビームの走査方向に対しその割合いが多くなる
ように形成することによつて、SiO2膜６２上の
多結晶Si層６４を良質な単結晶とすることができ
る。このため、該単結晶層６４′上に形成する
MOSトランジスタの特性向上をはかり得る。ま
た、従来方法に比して開口部６３の形成法を代え
るのみの簡易な工程で実現し得る等の利点があ
る。
の開口部６３を前記第４図或いは第５図に示す如
くビームの走査方向に対しその割合いが多くなる
ように形成することによつて、SiO2膜６２上の
多結晶Si層６４を良質な単結晶とすることができ
る。このため、該単結晶層６４′上に形成する
MOSトランジスタの特性向上をはかり得る。ま
た、従来方法に比して開口部６３の形成法を代え
るのみの簡易な工程で実現し得る等の利点があ
る。
なお、本発明は上述した実施例に限定されるも
のではない。例えば、前記非単結晶Si層をアニー
ルする手段として、電子ビームの代わりにレーザ
ビーム、ハロゲンランプ、赤外ランプ等の波動ビ
ーム、或いはイオン、中性子ビーム等の粒子ビー
ムを用いてもよく、またカーボンストリツプヒー
タ、タングステンストリツプヒータ等により上記
アニールを行うようにしてもよい。これ等のビー
ム或いはヒータを用いた場合でも、線状のビーム
の方が効果は大きい。また、前記絶縁膜の開口部
の形状は前記第４図或いは第５図に何等限定され
るものではなく、アニールの走査方向に対し開口
部の割合いが多くなるような条件で、適宜変更可
能である。また、単結晶化すべき半導体層はSiに
限るものではなく、ゲルマニウム、GaAs、
GaP、InP、InSb等の各種の半導体に適用するこ
とが可能である。その他、本発明の要旨を逸脱し
ない範囲で、種々変形して実施することができ
る。
のではない。例えば、前記非単結晶Si層をアニー
ルする手段として、電子ビームの代わりにレーザ
ビーム、ハロゲンランプ、赤外ランプ等の波動ビ
ーム、或いはイオン、中性子ビーム等の粒子ビー
ムを用いてもよく、またカーボンストリツプヒー
タ、タングステンストリツプヒータ等により上記
アニールを行うようにしてもよい。これ等のビー
ム或いはヒータを用いた場合でも、線状のビーム
の方が効果は大きい。また、前記絶縁膜の開口部
の形状は前記第４図或いは第５図に何等限定され
るものではなく、アニールの走査方向に対し開口
部の割合いが多くなるような条件で、適宜変更可
能である。また、単結晶化すべき半導体層はSiに
限るものではなく、ゲルマニウム、GaAs、
GaP、InP、InSb等の各種の半導体に適用するこ
とが可能である。その他、本発明の要旨を逸脱し
ない範囲で、種々変形して実施することができ
る。
第１図及び第２図はそれぞれ従来の問題点を説
明するためのもので第１図はエネルギービームの
走査方法を示す模式図、第２図は再結晶化した時
の不均一性を示す模式図、第３図乃至第５図はそ
れぞれ本発明の概要を説明するためのもので第３
図は帯溶融エピタキシヤル成長による絶縁膜上Si
層の単結晶化工程を示す断面図、第４図及び第５
図は絶縁膜の開口部の形状を示す模式図、第６図
ａ〜ｄは本発明の一実施例に係わる半導体装置の
製造工程を示す断面図である。 ３１，６１……単結晶Si基板（単結晶半導体基
板）、３２，６２……SiO2膜（絶縁膜）、３３，
６３……開口部、３４，６４……多結晶Si層（非
単結晶半導体層）、３５，６６……電子ビーム、
６５，６７，７１……絶縁膜、６８……ゲート酸
化膜、６９……ゲート電極、７０ａ，７０ｂ……
ソース・ドレイン領域、７２……Al電極。
明するためのもので第１図はエネルギービームの
走査方法を示す模式図、第２図は再結晶化した時
の不均一性を示す模式図、第３図乃至第５図はそ
れぞれ本発明の概要を説明するためのもので第３
図は帯溶融エピタキシヤル成長による絶縁膜上Si
層の単結晶化工程を示す断面図、第４図及び第５
図は絶縁膜の開口部の形状を示す模式図、第６図
ａ〜ｄは本発明の一実施例に係わる半導体装置の
製造工程を示す断面図である。 ３１，６１……単結晶Si基板（単結晶半導体基
板）、３２，６２……SiO2膜（絶縁膜）、３３，
６３……開口部、３４，６４……多結晶Si層（非
単結晶半導体層）、３５，６６……電子ビーム、
６５，６７，７１……絶縁膜、６８……ゲート酸
化膜、６９……ゲート電極、７０ａ，７０ｂ……
ソース・ドレイン領域、７２……Al電極。
Claims (1)
- 【特許請求の範囲】 １ シリコン基板上に、開口部が設けられた
SiO2絶縁膜を形成し、該絶縁膜全面には前記開
口部を介して前記シリコン基板に接触する非晶質
若しくは多結晶のシリコン層を形成するととも
に、このシリコン層を縦方向に第１段アニール走
査領域、第２段アニール走査領域……第ｎ段アニ
ール走査領域に分け、局部的な加熱アニール手段
により前記第１段アニール走査領域から前記第ｎ
段アニール走査領域まで連続的にアニール走査し
て前記開口部からのエピタキシヤル成長により前
記シリコン層を単結晶化するシリコン結晶層の製
造方法において、前記各段のアニール走査領域に
はそれぞれ前記開口部を設け、且つ下段のアニー
ル走査領域に行くに従つて前記走査領域中での前
記開口部の占める割合を徐々に大きくするように
したことを特徴とするシリコン結晶層の製造方
法。 ２ 下段のアニール走査領域に行くに従つて、前
記開口部の面積を徐々に大きくすることを特徴と
する特許請求の範囲第１項記載のシリコン結晶層
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10177484A JPS60246621A (ja) | 1984-05-22 | 1984-05-22 | シリコン結晶層の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10177484A JPS60246621A (ja) | 1984-05-22 | 1984-05-22 | シリコン結晶層の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60246621A JPS60246621A (ja) | 1985-12-06 |
| JPH0236051B2 true JPH0236051B2 (ja) | 1990-08-15 |
Family
ID=14309556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10177484A Granted JPS60246621A (ja) | 1984-05-22 | 1984-05-22 | シリコン結晶層の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60246621A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03178155A (ja) * | 1989-11-30 | 1991-08-02 | Hyundai Electron Ind Co Ltd | Ｉｃパッケージ |
| JPH0473959A (ja) * | 1990-07-16 | 1992-03-09 | Nec Ic Microcomput Syst Ltd | 半導体パッケージ |
| JPH05259356A (ja) * | 1992-03-13 | 1993-10-08 | Nippon Avionics Co Ltd | 表面実装型部品及びプリント配線板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0216720A (ja) * | 1988-07-04 | 1990-01-19 | Sanyo Electric Co Ltd | 固相エピタキシヤル成長方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5673697A (en) * | 1979-11-21 | 1981-06-18 | Hitachi Ltd | Manufacture of single crystal thin film |
| JPS5745920A (en) * | 1980-09-02 | 1982-03-16 | Fujitsu Ltd | Forming method for semiconductor single crystal by energy beam emission |
-
1984
- 1984-05-22 JP JP10177484A patent/JPS60246621A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5673697A (en) * | 1979-11-21 | 1981-06-18 | Hitachi Ltd | Manufacture of single crystal thin film |
| JPS5745920A (en) * | 1980-09-02 | 1982-03-16 | Fujitsu Ltd | Forming method for semiconductor single crystal by energy beam emission |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03178155A (ja) * | 1989-11-30 | 1991-08-02 | Hyundai Electron Ind Co Ltd | Ｉｃパッケージ |
| JPH0473959A (ja) * | 1990-07-16 | 1992-03-09 | Nec Ic Microcomput Syst Ltd | 半導体パッケージ |
| JPH05259356A (ja) * | 1992-03-13 | 1993-10-08 | Nippon Avionics Co Ltd | 表面実装型部品及びプリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60246621A (ja) | 1985-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371381A (en) | Process for producing single crystal semiconductor layer and semiconductor device produced by said process | |
| EP0047140A2 (en) | Method of converting areas of semiconductor material into single crystal areas | |
| JPH0410216B2 (ja) | ||
| JPH0236051B2 (ja) | ||
| EP0575965B1 (en) | Method of forming semiconductor crystal and semiconductor device | |
| JPS6147627A (ja) | 半導体装置の製造方法 | |
| JPS6342417B2 (ja) | ||
| JPH0149003B2 (ja) | ||
| JPH0136972B2 (ja) | ||
| JP2699325B2 (ja) | 半導体装置の製造方法 | |
| JPH02140916A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6159820A (ja) | 半導体装置の製造方法 | |
| JPH0236050B2 (ja) | ||
| JPH04299517A (ja) | シリコン再結晶化半導体装置およびその製造方法 | |
| JPH0560668B2 (ja) | ||
| JPH0368532B2 (ja) | ||
| JPS60123019A (ja) | 半導体装置の製造方法 | |
| JPS59194422A (ja) | 半導体層の単結晶化方法 | |
| JPH077829B2 (ja) | 半導体装置およびその製法 | |
| JPH0340513B2 (ja) | ||
| JPS63174308A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPH0243331B2 (ja) | ||
| JPH0334847B2 (ja) | ||
| JP2526380B2 (ja) | 多層半導体基板の製造方法 | |
| JPH0779078B2 (ja) | 半導体層の単結晶化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |