JPH0236050B2 - - Google Patents

Info

Publication number
JPH0236050B2
JPH0236050B2 JP58068391A JP6839183A JPH0236050B2 JP H0236050 B2 JPH0236050 B2 JP H0236050B2 JP 58068391 A JP58068391 A JP 58068391A JP 6839183 A JP6839183 A JP 6839183A JP H0236050 B2 JPH0236050 B2 JP H0236050B2
Authority
JP
Japan
Prior art keywords
semiconductor
film
semiconductor film
crystal
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58068391A
Other languages
English (en)
Other versions
JPS59194423A (ja
Inventor
Koichi Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP58068391A priority Critical patent/JPS59194423A/ja
Publication of JPS59194423A publication Critical patent/JPS59194423A/ja
Publication of JPH0236050B2 publication Critical patent/JPH0236050B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、絶縁物上の半導体膜をビームアニー
ルして良質の半導体結晶層を製造する方法に係わ
り、特に島状に形成された非晶質若しくは多結晶
の半導体膜を高出力エネルギービームの走査によ
り良質結晶化する半導体結晶層の製造方法に関す
る。
〔発明の技術的背景とその問題点〕
周知の如く、従来の２次元的に形成された半導
体素子を微細化して高集積化及び高速化をはかる
には限界があり、これを越える手段として最近多
層に素子を形成する、所謂３次元IC技術が開発
されている。３次元ICを実現するには、絶縁膜
上に良質の半導体結晶層を形成する必要がある
が、これには絶縁膜上の多結晶或いは非晶質の半
導体膜に高出力のエネルギビームを照射し、該ビ
ーメを走査して粗大粒の多結晶若しくは単結晶の
半導体層を形成する方法が各種提案されている。
このうち、大面積の単結晶領域を形成することは
離しいことから、素子を形成できる程度の大きさ
の島状の多結晶若しくは非晶質の半導体膜を単結
晶化する方法が注目されている。
島状の半導体膜を単結晶化する方法としては、
第１図に示す如く島状の多結晶若しくは非晶質の
半導体膜１ａ中央部を高出力のエネルギビーム２
で一方向（図中矢印Ａ方向）に走査して半導体膜
１をアニールする方法が公知である。しかし、こ
の方法ではビームアニールされた半導体膜１の固
相一液相境界、つまり固液界面が図中破線に示す
如く固相に関し液相側に凹となる。このため、半
導体膜１の周辺部から図中矢印Ｂ方向に結晶が成
長することになり、単結晶にすることは困難であ
つた。これは、エネルギビーム２が島状の半導体
膜１の中心線に沿つて照射され、中心部分に比べ
て周辺部分の温度の方が低くなり、結晶核発生が
周辺部から起こるためである。
上記方法の問題点を解決するものとして、本発
明者等は最近２本のエネルギビーム或いはビーム
最強点を２つ持つエネルギビームを用い、第２図
に示す如く半導体膜１の中央部よりも両側部をよ
り高い温度をアニールする方法を提案した。この
方法では、半導体膜１の固液界面が図中破線に示
す如く固相に関し液相側に凸となるため、中央部
から結晶核発生が起こり周辺部分からの結晶核発
生が妨げられる。このため、半導体膜１の中心部
分はほとんど単結晶化することができる。
しかしながら、この種の方法にあつては次のよ
うな問題があつた。すなわち、エネルギビーム２
に最も早く照射される領域３では結晶成長の核が
決定されないので、この領域３を完全な単結晶に
することはできない。さらに、エネルギビーム２
が最後に照射される領域４では結晶が左側から成
長してきた結果歪が蓄積されるので、この領域４
を完全な単結晶にすることはできなかつた。
〔発明の目的〕
本発明の目的は、絶縁物上に形成された島状半
導体膜全体をビームアニールにより良質の半導体
結晶層とすることができ、３次元IC等の実用化
に寄与し得る半導体結晶層の製造方法を提供する
ことにある。
〔発明の概要〕
本発明の骨子は、電子ビームアニールによる半
導体膜の温度勾配を周辺部から中央部に向つて下
がつていくような形状とし、結晶核発生を中心部
のみに規定することにある。
すなわち本発明は、絶縁基板或いは絶縁膜上に
島状に形成された多結晶若しくは非晶質の半導体
膜上に電子ビームを連続的に照射し、該ビームを
走査して上記半導体膜の単結晶化を行う半導体結
晶層の製造方法において、前記半導体膜の中心部
分の温度を非接触温度センサで検出し、この検出
温度が上記半導体膜の融点を越えるまで前記半導
体膜の周辺境界の内側に沿つて前記ビームの周回
り走査を繰り返すようにした方法である。
〔発明の効果〕
本発明によれば、以上のような構成を採用する
ため、電子ビーム照射が終了すると溶かし残しや
過度のビーム照射に起因した半導体膜の蒸発とい
つた問題もなく中央が周辺より低い理相的な温度
分布が確実にでき、半導体膜の中心部から結晶成
長が確実に始まり、この結晶成長が周辺部に向か
つて進行する。このようなことからより良質の半
導体結晶層を制御性良く形成することができる。
したがつて、３次元IC等の組子形成用基板とし
て実用上十分な特性を持つ絶縁膜上の半導体結晶
層を提供することが可能である。
〔発明の実施例〕
以下、本発明を図示の実施例によつて説明す
る。第３図ａ〜ｅは本発明の一実施例に係わる半
導体装置製造工程を示す断面図である。まず、第
３図ａに示す如く、例えば面方位（100）Ｐ型の
単結晶シリコン基板１１の上面に絶縁膜として約
１〔μｍ〕のSiO2膜１２を形成し、SiO2膜１２上
に5000〔Å〕厚さの非晶質シリコン膜（半導体膜）
１３を堆積する。ここで、シリコン基板１１は既
に所望の素子が周知の工程を経て形成されている
ものとする。次いで、第３図ｂに示す如く非晶質
シリコン膜１３の素子を形成する領域以外の部
分、つまり素子分離領域を選択酸化しSiO2膜１
４を形成したのち、全面に2000〔Å〕の保護用
SiO2膜１５を被着する。
次に、第３図ｃに示す如く電子ビーム１６を上
部から照射して上記シリコン膜１３をアニールす
る。このとき、熱の拡散を防ぐため予めシリコン
基板１１を500〔℃〕まで昇温しておき、連続電子
ビームをビーム源として用い、電子線の加速電圧
を10〔kV〕、シリコン基板１１に到達するビーム
電流を２〔ｍＡ〕とし、ビームスポツト径は150
〔μｍφ〕とした。また、ビーム１６の走査方法
は第４図に示す如く、例えば50〔μｍ〕の島状非
晶質シリコン１３の周辺部の内側に沿つて周回す
るものとし、その走査速度は１周期を0.2〔μsec〕
と速くした。これにより、半導体膜１３の温度勾
配が周辺部から中心部に向かつて下がつていくよ
うな形状となり中心部からのみ結晶成長の核を発
生することが可能となつた。
ここで、上記ビームアニールにおける重要な点
は半導体膜１３の中心部が熔融するまでビームを
照射を続けることである。これには、例えば赤外
線検出器（温度センサ）で半導体膜１３の中心部
の温度を検出し、その検出温度がシリコンの融点
を越えるまでビーム照射を続けるようにすればよ
い。ビーム照射が終わると半導体膜１３の中心部
から結晶成長が始まり、この結晶成長が周辺部に
向かつて進行する。このように、結晶成長の核が
中心部で発生し、周辺部に向かつて成長していく
ため、島状のシリコン膜１３を単結晶のシリコン
層１７にすることが可能になつただけでなく、周
辺部の歪もなくすことが可能になつた。
次に、第３図ｄに示す如く保護用SiO2膜１５
を除去したのち、単結晶化したシリコン層１７上
にゲート酸化膜１８を介して例えば多結晶シリコ
ンからなるゲート電極１９を選択形成する。続い
て、ソースドレイン領域２０ａ，２０ｂを形成し
てMOSトランジスタとする。次いで、第３図ｅ
に示す如く全面を絶縁膜２１で被覆し、コンタク
トホールを形成したのち、Al膜からなる配線層
２２を形成することによつて、３次元に集積した
半導体装置が完成することになる。
かくして本実施例方法によれば、SiO膜１２上
に島状の単結質シリコン層１７を容易に形成する
ことができ、このシリコン層１７にMOSトラン
ジスタを形成することができる。このため、半導
体素子を多層に配列することが可能となり、素子
の高密度、高集積化をはかり得る。また、半導体
層１７の形成に際し、その中心部のみ結晶核を発
生させることができるので、半導体層１７を良質
の単結晶とすることができる。このため、半導体
層１７に形成する素子の信頼性も極めて高いもの
となる。
なお、本発明は上述した実施例に限定されるも
のではない。例えば前記電子ビームの電流、スポ
ツト径及び走査速度等の条件は何ら実施例に限定
されるものではなく、ビームアニールすべき領域
の大きさ等に応じて適宜定めればよい。さらに、
エネルギビームの軌跡はアニールすべきシリコン
膜の形状に応じて適宜変更可能である。また、シ
リコン膜として非晶質の代りに多結晶のものを用
いることも可能である。さらに、シリコン膜の代
りに、多結晶若しくは非晶質の各種半導体膜に適
用することも可能である。また、前記半導体結晶
層に形成する素子はMOSトランジスタに限るも
のではなく、バイポーラ、トランジスタ、ダイオ
ード、その他各種の半導体素子を形成することが
できる。さらに、前記配線層としては、Al膜に
限らず他の導体膜であつてもよいのは勿論のこと
である。また、前記温度センサは赤外線検出器に
限るものではなく、半導体膜の温度を非接触で検
出できるものであればよい。さらに、前記半導体
基板上の絶縁膜の代りに、絶縁基板を用いるSOI
技術に適用することも可能である。その他、本発
明の要旨を逸脱しない範囲で、種種変形して実施
することができる。
【図面の簡単な説明】
第１図及び、第２図はそれぞれ従来のビームア
ニール法を説明するための模式図、第３図ａ〜ｅ
は本発明の一実施例に係わる半導体装置製造工程
を示す断面図、第４図は上記実施例における電子
ビーム走査方法を示す模式図である。 １１……シリコン基板、１２……SiO2膜（絶
縁膜）、１３……非晶質シリコン膜（半導体膜）、
１４，１５……SiO2膜、１６……電子ビーム
（エネルギビーム）、１７……単結晶シリコン層
（半導体結晶層）、１８……ゲート酸化膜、１９…
…ゲート電極、２０ａ，２０ｂ……ソース・ドレ
イン領域、２１……層間絶縁膜、２２……配線
層。

Claims (1)

    【特許請求の範囲】
  1. １ 絶縁基板或いは絶縁膜上に島状に形成された
    多結晶若しくは非晶質の半導体膜上に電子ビーム
    を連続的に照射し、該ビームを走査して上記半導
    体膜の単結晶化を行う半導体結晶層の製造方法に
    おいて、前記半導体膜の中心部分の温度を非接触
    温度センサで検出し、この検出温度が上記半導体
    膜の融点を越えるまで前記半導体膜の周辺境界の
    内側に沿つて前記ビームの周回り走査を繰り返す
    ことを特徴とする半導体結晶層の製造方法。
JP58068391A 1983-04-20 1983-04-20 半導体結晶層の製造方法 Granted JPS59194423A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58068391A JPS59194423A (ja) 1983-04-20 1983-04-20 半導体結晶層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58068391A JPS59194423A (ja) 1983-04-20 1983-04-20 半導体結晶層の製造方法

Publications (2)

Publication Number Publication Date
JPS59194423A JPS59194423A (ja) 1984-11-05
JPH0236050B2 true JPH0236050B2 (ja) 1990-08-15

Family

ID=13372359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58068391A Granted JPS59194423A (ja) 1983-04-20 1983-04-20 半導体結晶層の製造方法

Country Status (1)

Country Link
JP (1) JPS59194423A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175123A (en) * 1990-11-13 1992-12-29 Motorola, Inc. High-pressure polysilicon encapsulated localized oxidation of silicon
US5580815A (en) * 1993-08-12 1996-12-03 Motorola Inc. Process for forming field isolation and a structure over a semiconductor substrate
US6083810A (en) * 1993-11-15 2000-07-04 Lucent Technologies Integrated circuit fabrication process
JP5094099B2 (ja) * 2006-12-04 2012-12-12 株式会社半導体エネルギー研究所 半導体装置の作製方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749225A (en) * 1980-09-09 1982-03-23 Fujitsu Ltd Single-crystallizing method for non-single crystalline semiconductor layer
JPS5814524A (ja) * 1981-07-17 1983-01-27 Fujitsu Ltd 半導体装置の製造方法
JPS5821319A (ja) * 1981-07-30 1983-02-08 Fujitsu Ltd レ−ザアニ−ル方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749225A (en) * 1980-09-09 1982-03-23 Fujitsu Ltd Single-crystallizing method for non-single crystalline semiconductor layer
JPS5814524A (ja) * 1981-07-17 1983-01-27 Fujitsu Ltd 半導体装置の製造方法
JPS5821319A (ja) * 1981-07-30 1983-02-08 Fujitsu Ltd レ−ザアニ−ル方法

Also Published As

Publication number Publication date
JPS59194423A (ja) 1984-11-05

Similar Documents

Publication Publication Date Title
US5371381A (en) Process for producing single crystal semiconductor layer and semiconductor device produced by said process
US4323417A (en) Method of producing monocrystal on insulator
US4543133A (en) Process for producing single crystalline semiconductor island on insulator
JPS643045B2 (ja)
JPH0562451B2 (ja)
KR970003848B1 (ko) 반도체 장치 및 그 제조방법
JPH0236050B2 (ja)
JPS6342417B2 (ja)
JPH0136972B2 (ja)
JPS5939791A (ja) 単結晶の製造方法
US5338388A (en) Method of forming single-crystal semiconductor films
JP2526380B2 (ja) 多層半導体基板の製造方法
JPH0368532B2 (ja)
JPS63174308A (ja) 半導体薄膜結晶層の製造方法
JPH0236051B2 (ja)
JPH0810669B2 (ja) Ｓｏｉ膜の形成方法
JPH0560668B2 (ja)
JPS59154016A (ja) 薄膜結晶形成法
JPH0371767B2 (ja)
JPS59224114A (ja) 単結晶半導体薄膜の製造方法
JPS63265464A (ja) 半導体装置の製造方法
JPH0243331B2 (ja)
JPS63300510A (ja) 積層型半導体装置
JPS643047B2 (ja)
JPS6038809A (ja) 半導体装置の製造方法