JPH0243331B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、絶縁膜上の半導体薄膜をビームアニ
ールにより単結晶化する半導体薄膜結晶層の製造
方法に係わり、特にアニール温度の均一化をはか
つた半導体薄膜結晶層の製造方法に関する。

〔発明の技術的背景とその問題点〕

従来、単結晶絶縁基板上の半導体薄膜は、SOS
（サフアイア上のシリコン）に見られるようにバ
ルク半導体に比べ、次のような利点を有すること
が知られている。

島状に切断或いは誘電体分離をするとき、素
子間分離を容易且つ確実にできる。

Ｐ−Ｎ接合面積を小さくすることにより、浮
遊容量を小さくできる。

また、サフアイア等の単結晶絶縁基板が高価で
あることから、これに変わるものとして、溶融水
晶板や、Si基板を酸化して形成した非晶質SiO₂
膜やSi基板上に堆積した非晶質SiO₂膜或いは非
晶質SiN膜を用い、これらの上に半導体薄膜を形
成する方法が提案されている。ところが、これら
SiO₂膜やSiN膜は単結晶でないため、その上には
多結晶膜が成長する。この多結晶膜の粒径は数
100［Å］であり、この上にMOSトランジスタを
形成しても、そのキヤリア移動度はバルクシリコ
ン上のMOSトランジスタの数分の１程度である。

そこで最近、レーザビームや電子ビーム等を細
く絞つて半導体薄膜上を走査し、該薄膜の溶融・
再固化を行うことにより、結晶粒径を増大させ単
結晶化する方法が検討されている。この方法によ
れば、絶縁膜上に高品質シリコン単結晶層を形成
でき、それを用いて作成した素子の特性も向上
し、バルクシリコンに作成した素子の特性と同程
度まで改善される。さらに、この方法では、素子
を積層形成することが可能となり、所謂３次元
ICの実現が可能となる。そして、高密度、高速、
多機能等の特徴を持つ回路が得られるようになる
ので、益々盛んに研究開発が行われている。

しかしながら、この種の方法にあつては次のよ
うな問題があつた。即ち、下層バルクシリコン基
板に素子を形成した上に絶縁膜を介して多結晶シ
リコン膜を堆積後、ビームアニールした試料の素
子特性を調べて見ると、リーク電流の大きいもの
や、キヤリア移動度の不均一性があることが判つ
た。これらの原因を本発明者等が解析したとこ
ろ、次のような事実が判明した。即ち、下層に素
子が存在する場合、多結晶シリコンの配線層等が
下地絶縁膜中に存在する。そして、この下地の材
料が異なる領域において、ビームアニールしたシ
リコン膜に結晶欠陥が発生し、この欠陥が後に作
成する素子の電気的特性を劣化させる要因となつ
ていた。

〔発明の目的〕

本発明は上記事情を考慮してなされたもので、
その目的とするところは、下層に異なる材料が存
在することに起因する結晶欠陥の発生を抑制する
ことができ、絶縁膜上に形成する半導体単結晶層
の結晶性の向上をはかり得る半導体薄膜結晶層の
製造方法を提供することにある。

〔発明の概要〕

本発明の骨子は、半導体薄膜に与えるエネルギ
ーを制御することにより、下層の状態に関係な
く、半導体薄膜のアニール温度の均一化をはかる
ことにある。

前述したように下層絶縁膜の一部に多結晶シリ
コン等の配線層があると、シリコンと絶縁膜との
熱伝導度の差により、熱伝導の大きな材料が存在
する領域ではアニール温度が低くなり、これが結
晶欠陥発生の核となる。そこで本発明では、下層
に熱伝導度の大きな多結晶シリコン等の材料が存
在する領域とその他の領域において、アニールす
べき半導体薄膜に与えるエネルギー量を変えるこ
とにより、半導体薄膜のアニール温度の均一化を
はかつている。

即ち本発明は、絶縁膜上に半導体単結晶層を成
長形成する半導体薄膜結晶層の製造方法におい
て、ゲート電極を有する素子が形成されている半
導体基板上に絶縁膜、半導体薄膜、SiO₂保護膜
を順次形成した後、下層に形成された前記ゲート
電極のパターン形状に合わせて前記SiO₂保護膜
上にタングステンのキヤツプ層を形成し、次いで
エネルギービームの照射により前記半導体薄膜を
再結晶化するようにした方法である。

〔発明の効果〕

本発明によれば、ゲート電極のパターン形状と
逆パターンで半導体薄膜上にSiO₂保護膜を介し
てタングステンのキヤツプ層を設けることによ
り、その領域に投入されるエネルギーを制御でき
るようになる。即ち、投入されるエネルギービー
ムは熱伝導度の優れたタングステン層中で熱に変
わり、この熱はタングステン層を伝わつて外部に
逃散するので、下層に達するエネルギー量をキヤ
ツプ層を設けないところに比べて小さくすること
ができる。なお、タングステン層と半導体薄膜の
間にSiO₂保護膜を介在させているため、エネル
ギービーム照射中にタングステン層と半導体薄膜
との間の反応を防ぐことができる。従つて、下層
絶縁膜の一部に、例えば多結晶シリコン等の配線
層がある場合、半導体薄膜上に配線層パターンと
逆パターンにタングステン等のキヤツプ層を形成
することにより、半導体薄膜の配線層上の領域に
与えられるエネルギー量を他の領域よりも大きく
することができる。このため、シリコンと絶縁膜
との熱伝導度の差による温度差をなくし、アニー
ル温度の均一化をはかり得る。つまり、下層に素
子が存在する場合でも、絶縁膜上の半導体薄膜の
単結晶化を容易に行うことができ、その結晶品質
の向上をはかり得る。

〔発明の実施例〕

以下、本発明の詳細を図示の実施例によつて説
明する。

第１図ａ〜ｃは本発明の一実施例に係わる半導
体薄膜結晶層の製造工程を示す断面図である。第
１図ａに示す如くSi基板１１上にゲート酸化膜１
２を介して多結晶シリコンからなるゲート電極１
３が形成され、さらに不純物拡散によりソース・
ドレイン１４ａ，１４ｂが形成され、これにより
下層基板にMOSトランジスタが形成されている
ものとする。なお、ゲート電極１３は、MOSト
ランジスタ領域以外にも延在され、配線層をなす
ものとなつている。

上記の試料を用い、まず第１図ｂに示す如くバ
イアススパツタ法により全面にSiO₂膜（絶縁膜）
１５を被着したのち、エツチバツクにより表面の
平坦化を行う。その後、多結晶シリコン膜（半導
体薄膜）１６を0.6［μｍ］堆積して、さらにその
上に保護膜として0.1［μｍ］のSiO₂膜１７を形成
する。この状態で、下地Si基板１１に形成した素
子に応じて、SiO₂膜１５内に配線層１３として
の多結晶Siが存在することになる。

次いで、第１図ｃに示す如く保護膜１７上にキ
ヤツプ層としてのタングステン膜１８を被着した
後、下層の配線層１３に合わせてタングステン膜
１８をパターニングする。つまり、下層の配線層
１３上の部分のタングステン膜１８を除去し、配
線層１３のパターンと逆パターンにタングステン
膜１８を形成する。この構造がビームアニール前
の試料構造となる。

次いで、走査型電子ビームを試料上に照射す
る。このときの条件は、加速電圧10［KeV］、ビ
ーム電流1.2［ｍＡ］、走査速度10［cm／sec］とし、
ビームスポツト径は〜100［μｍ］とした。

上記ビームアニールにより、多結晶シリコン膜
１６は溶融・再固化により単結晶化されるが、こ
のときの多結晶シリコン膜１６に与えられるエネ
ルギーの分布及びアニール温度の分布は第２図に
示す如くなる。即ち、タングステン膜１８が被着
されている領域は電子ビームのシリコンへの照射
量が制限され、そこに投入されるエネルギーは小
さい。一方、下地に配線層１３が存在する領域
は、シリコンの熱伝導度がSiO₂のそれよりも大
きいため、温度が低下し易い。従つて、多結晶シ
リコン膜１６における配線層１３上の領域は、投
入されるエネルギーは大きくとも熱の散逸が大き
いので、周囲の温度と略同一となる。このため、
キヤツプ層１８の膜厚を最適に設定し、キヤツプ
層１８により抑制されるエネルギー量を適当に制
御することにより、多結晶シリコン膜１６を均一
な温度でアニールすることが可能となる。

このように本実施例方法によれば、下地の配線
パターンと逆パターンにタングステン膜１８を形
成することにより、多結晶シリコン膜１６のアニ
ール温度の均一化をはかることができる。このた
め、結晶欠陥の発生を未然に防止することがで
き、単結晶化した層の結晶性の向上をはかり得
る。従つて、後の工程でこの層に形成する素子の
特性向上等に寄与することができる。

第３図は参考例を説明するための断面図であ
る。なお、第１図と同一部分には同一符号を付し
て、その詳しい説明は省略する。

この参考例が先に説明した実施例と異なる点
は、エネルギービームとしてレーザビームを用い
ると共に、キヤツプ層としてSiO₂膜を用いたこ
とにある。即ち、前記多結晶シリコン膜１６を形
成するまでの工程は先の実施例と同様であり、そ
の後多結晶シリコン膜１６上にキヤツプ層として
のSiO₂膜３８を形成する。次いで、このSiO₂膜
３８を下層の配線層１３のパターンに合わせてパ
ターニングする。つまり、下層の配線層１３上の
部分を残して他の部分を除去し、配線層１３のパ
ターンと同じパターンにSiO₂膜３８を形成する。

次いで、走査型アルゴンイオンレーザを試料上
に照射する。このときの条件は、ビームエネルギ
ーは12［Ｗ］、走査速度は12［cm／sec］、ビームス
ポツト径は〜40［μｍ］とした。

上記のビームアニールでは、SiO₂膜３８が被
着された領域では該膜３８が反射防止膜として作
用することになり、多結晶シリコン膜１６の表面
で反射された光を再反射して再び多結晶シリコン
膜１６に照射することができる。即ち、多結晶シ
リコン膜１６に照射されたレーザビームの一部は
多結晶シリコン膜１６で反射するが、キヤツプ層
としてのSiO₂膜３８が被着された領域において
は、この反射光がSiO₂膜３８により再反射して
再び多結晶シリコン膜１６に照射されることにな
る。このため、SiO₂膜３８が被着された領域に
おける多結晶シリコン膜１６に投入されるエネル
ギー量は他の領域より大きいものとなる。

従つて、先の実施例と同様に多結晶シリコン膜
１６を均一な温度でビームアニールすることがで
き、先の実施例と同様な効果が得られる。

なお、本発明は上述した実施例に限定されるも
のではない。例えば、半導体薄膜としては、多結
晶シリコンの代りに非晶質シリコンを用いること
ができ、更にはGe、GaAs等の他の半導体材料を
用いることも可能である。さらに、絶縁膜として
は、SiO₂膜の代りに、SiN、Al₂O₃等を用いても
よい。

また、再結晶化すべき半導体薄膜の下層絶縁膜
に一部開口を設け、下層単結晶層をシードとして
用いる構造にしてもよい。さらに、実施例では２
層構造にしたが、３層構造以上に適用できるのは
勿論のことである。また、エネルギービームとし
て、フラツシユランプを用いることも可能であ
る。さらに、ビーム照射条件も適宜変更可能であ
るのは勿論のことである。その他、本発明の要旨
を逸脱しない範囲で、種々変形して実施すること
ができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる半導体薄膜
結晶層の製造工程を示す断面図、第２図は上記実
施例の作用を説明するための模式図、第３図は参
考例を説明するための断面図である。 １１……単結晶Si基板、１３……配線層（ゲー
ト電極）、１５……SiO₂膜（下地絶縁膜）、１６
……多結晶シリコン膜（半導体薄膜）、１７……
SiO₂膜（保護膜）、１８……タングステン膜（キ
ヤツプ層）、３８……SiO₂膜（キヤツプ層）。

Claims (1)

1. 【特許請求の範囲】 １ ゲート電極を有する素子が形成されている半
   導体基板上に絶縁膜、半導体薄膜、SiO₂保護膜
   を順次形成する工程と、下層に形成された前記ゲ
   ート電極のパターン形状と逆パターンで前記
   SiO₂保護膜上にタングステンのキヤツプ層を形
   成する工程と、次いで、エネルギービームの照射
   により前記半導体薄膜を再結晶化する工程とを含
   むことを特徴とする半導体薄膜結晶層の製造方
   法。 ２ 前記絶縁膜に開口部を設け、前記基板と半導
   体薄膜との一部を接触させることを特徴とする特
   許請求の範囲第１項記載の半導体薄膜結晶層の製
   造方法。 ３ 前記エネルギービームとして、電子ビーム或
   いはレーザビームを用いることを特徴とする特許
   請求の範囲第１項記載の半導体薄膜結晶層の製造
   方法。