JPS62145719A - 半導体薄膜結晶層の製造方法 - Google Patents
半導体薄膜結晶層の製造方法Info
- Publication number
- JPS62145719A JPS62145719A JP28543385A JP28543385A JPS62145719A JP S62145719 A JPS62145719 A JP S62145719A JP 28543385 A JP28543385 A JP 28543385A JP 28543385 A JP28543385 A JP 28543385A JP S62145719 A JPS62145719 A JP S62145719A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- semiconductor thin
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、絶縁膜上の半導体薄膜をビームアニールによ
り単結晶化する半導体薄膜結晶層の製造方法に係わり、
特にアニール温度の均一化をはかった半導体薄膜結晶層
の製造方法に関する。
り単結晶化する半導体薄膜結晶層の製造方法に係わり、
特にアニール温度の均一化をはかった半導体薄膜結晶層
の製造方法に関する。
従来、単結晶絶縁基板上の半導体薄膜は、ＳＯ８（サフ
ァイア上のシリコン）に見られるようにバルク半導体に
比べ、次のような利点を有す浮遊容量を小さくできる。
ァイア上のシリコン）に見られるようにバルク半導体に
比べ、次のような利点を有す浮遊容量を小さくできる。
また、サファイア等の単結晶絶縁基板が高価で１ ある
ことから、これに変わるものとして、溶融水・ ） 、−晶析や、Ｓｉ基板を酸化して形成した非晶質５ｉ０
２膜やＳｉ基板上に堆積した非晶質ＳｉＯ２膜或いは非
晶質ＳｉＮ膜を用い、これらの上に半導体薄膜を形成す
る方法が提案されている。ところが、これらＳｉＯ２膜
やＳｉＮ膜は単結晶でないため、その上には多結晶膜が
成長する。
ことから、これに変わるものとして、溶融水・ ） 、−晶析や、Ｓｉ基板を酸化して形成した非晶質５ｉ０
２膜やＳｉ基板上に堆積した非晶質ＳｉＯ２膜或いは非
晶質ＳｉＮ膜を用い、これらの上に半導体薄膜を形成す
る方法が提案されている。ところが、これらＳｉＯ２膜
やＳｉＮ膜は単結晶でないため、その上には多結晶膜が
成長する。
この多結晶膜の粒径は数１００［人コであり、この上に
ＭＯＳトランジスタを形成しても、そのキャリア移動度
はバルクシリコン上のＭＯＳトランジスタの数分の１程
度である。
ＭＯＳトランジスタを形成しても、そのキャリア移動度
はバルクシリコン上のＭＯＳトランジスタの数分の１程
度である。
そこで最近、レーザビームや電子ビーム等を細く絞って
半導体薄膜上を走査し、該薄膜の溶融・再固化を行うこ
とにより、結晶粒径を増大させ単結晶化する方法が検討
されている。この方法によれば、絶縁膜上に高品質シリ
コン単結晶層を形成でき、それを用いて作成した素子の
特性も向上し、バルクシリコンに作成した素子の特性と
同程度ま益々盛んに研究開発が行われている。
半導体薄膜上を走査し、該薄膜の溶融・再固化を行うこ
とにより、結晶粒径を増大させ単結晶化する方法が検討
されている。この方法によれば、絶縁膜上に高品質シリ
コン単結晶層を形成でき、それを用いて作成した素子の
特性も向上し、バルクシリコンに作成した素子の特性と
同程度ま益々盛んに研究開発が行われている。
子持性を調べて見ると、リーク電流の大きいものや、キ
ャリア移動度の不均一性があることが判った。これらの
原因を本発明者等が解析したところ、次のような事実が
判明した。即ち、下層に素子が存在する場合、多結晶シ
リコンの配線層等が下地絶縁膜中に存在する。そして、
この下地の材料が異なる領域において、ビームアニール
したシリコン膜に結晶欠陥が発生し、この欠陥が後に作
成する素子の電気的特性を劣化させる要因となっていた
。
ャリア移動度の不均一性があることが判った。これらの
原因を本発明者等が解析したところ、次のような事実が
判明した。即ち、下層に素子が存在する場合、多結晶シ
リコンの配線層等が下地絶縁膜中に存在する。そして、
この下地の材料が異なる領域において、ビームアニール
したシリコン膜に結晶欠陥が発生し、この欠陥が後に作
成する素子の電気的特性を劣化させる要因となっていた
。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、下層に異なる材料が存在することに起
因する結晶欠陥の発生を抑制することができ、絶縁膜上
に形成する半導体単結晶層の結晶性の向上をはかり得る
半導体薄膜結晶層の半導体薄膜のアニール温度の均一化
をはかること下”にある。
とするところは、下層に異なる材料が存在することに起
因する結晶欠陥の発生を抑制することができ、絶縁膜上
に形成する半導体単結晶層の結晶性の向上をはかり得る
半導体薄膜結晶層の半導体薄膜のアニール温度の均一化
をはかること下”にある。
” 前述したように下層絶縁膜の一部に多結晶シリ１
、当ン等の配線層があると、シリコンと絶縁膜との・′
１・ 一°熱伝導度の差により、熱伝導の大きな材料が存在す
る領域ではアニール温度が低くなり、これが結晶欠陥発
生の核となる。そこで本発明では、下層に熱伝導度の大
きな多結晶シリコン等の材料が存在する領域とその他の
領域において、アニールすべき半導体薄膜に与えるエネ
ルギー量を変えることにより、半導体薄膜のアニール温
度の均一化をはかつている。
、当ン等の配線層があると、シリコンと絶縁膜との・′
１・ 一°熱伝導度の差により、熱伝導の大きな材料が存在す
る領域ではアニール温度が低くなり、これが結晶欠陥発
生の核となる。そこで本発明では、下層に熱伝導度の大
きな多結晶シリコン等の材料が存在する領域とその他の
領域において、アニールすべき半導体薄膜に与えるエネ
ルギー量を変えることにより、半導体薄膜のアニール温
度の均一化をはかつている。
即ち本発明は、絶縁膜上に半導体単結晶層を成長形成す
る半導体薄膜結晶層の製造方法において、素子が形成さ
れている半導体基板上に絶縁膜及び半導体薄膜を順次形
成したのち、下層に形成されたパターン形状に合わせて
前記半導体薄膜上にキャップ層を形成し、次いでエネル
ギービームの照射により前記半導体薄膜を再結晶化する
ようにした方法である。
る半導体薄膜結晶層の製造方法において、素子が形成さ
れている半導体基板上に絶縁膜及び半導体薄膜を順次形
成したのち、下層に形成されたパターン形状に合わせて
前記半導体薄膜上にキャップ層を形成し、次いでエネル
ギービームの照射により前記半導体薄膜を再結晶化する
ようにした方法である。
る場合、半導体薄膜上に配線層パターンと逆バタ伝導度
の差による温度差をなくし、アニール温度の均一化をは
かり得る。つまり、下層に素子が存在する場合でも、絶
縁膜上の半導体ＮＩｌの単結晶−〇− 化を容易に行うことができ、その結晶品質の向上をはか
り得る。
の差による温度差をなくし、アニール温度の均一化をは
かり得る。つまり、下層に素子が存在する場合でも、絶
縁膜上の半導体ＮＩｌの単結晶−〇− 化を容易に行うことができ、その結晶品質の向上をはか
り得る。
以下、本発明の詳細を図示の実施例によって説明する。
第１図（ａ）〜（Ｃ）は本発明の一実施例に係わる半導
体薄膜結晶層の製造工程を示す断面図である。第１図（
ａ）に示す如＜Ｓｉ基板１１上にゲート酸化膜１２を介
して多結晶シリコンからなるゲート電極１３が形成され
、さらに不純物拡散によりソース・ドレイン１４ａ、１
４．ｂが形成され、これにより下層基板にＭＯＳトラン
ジスタが形成されているものとする。なお、ゲート電極
（絶縁膜）１５を被着したのち、エッチバックに゛τ１ ）」１り表面の平坦化を行う。その後、多結晶シリコ１
仄 ４ン１膜（半導体薄膜）１６を０．６ ［μｍ］堆積し
８ｉ基板１１に形成した素子に応じて、３ｉ０２膜１５
内に配線層１３としての多結晶Ｓｉが存在することにな
る。
体薄膜結晶層の製造工程を示す断面図である。第１図（
ａ）に示す如＜Ｓｉ基板１１上にゲート酸化膜１２を介
して多結晶シリコンからなるゲート電極１３が形成され
、さらに不純物拡散によりソース・ドレイン１４ａ、１
４．ｂが形成され、これにより下層基板にＭＯＳトラン
ジスタが形成されているものとする。なお、ゲート電極
（絶縁膜）１５を被着したのち、エッチバックに゛τ１ ）」１り表面の平坦化を行う。その後、多結晶シリコ１
仄 ４ン１膜（半導体薄膜）１６を０．６ ［μｍ］堆積し
８ｉ基板１１に形成した素子に応じて、３ｉ０２膜１５
内に配線層１３としての多結晶Ｓｉが存在することにな
る。
次いで、第１図（Ｃ）に示す如く保護膜１７上にキャッ
プ層としてのタングステン膜１８を被着した後、下層の
配線層１３に合わせてタングステン膜１８をパターニン
グする。つまり、下層の配線層１３上の部分のタングス
テン膜１８を除去し、配線層１３のパターンと逆パター
ンにタングステン膜１８を形成する。この構造がビーム
アニール前の試料構造となる。
プ層としてのタングステン膜１８を被着した後、下層の
配線層１３に合わせてタングステン膜１８をパターニン
グする。つまり、下層の配線層１３上の部分のタングス
テン膜１８を除去し、配線層１３のパターンと逆パター
ンにタングステン膜１８を形成する。この構造がビーム
アニール前の試料構造となる。
次いで、走査型電子ビームを試料上に照射する。
このときの条件は、加速電圧１０ ［ＫｅＶ］ 、ど−
ム電流１．２［ｍＡコ、走査速度１゜［ｎ／ｓｅａ ］
とし、ビームスポット径は〜１ｏ。
ム電流１．２［ｍＡコ、走査速度１゜［ｎ／ｓｅａ ］
とし、ビームスポット径は〜１ｏ。
のときの多結晶シリコン膜１６に与えられるエネルギー
の分布及びアニール温度の分布は第２図に示す如くなる
。即ち、タングステン膜１８が被着されている領域は電
子ビームのシリコンへの照射量が制限され、そこに投入
されるエネルギーは小さい。一方、下地に配線層１３が
存在する領域は、シリコンの熱伝導度が３ｉ０２のそれ
よりも大きいため、温度が低下し易い。従って、多結晶
シリコン膜１６における配線層１３上の領域は、投入さ
れるエネルギーは大きくとも熱の散逸が大きいので、周
囲の温度と略同−となる。このため、キャップ層１８の
膜厚を最適に設定し、キャップ層１８により抑制される
エネルギー量を適当に制御することにより、多結晶シリ
コン膜１６を均一な温度でアニールすることが可能とな
る。
の分布及びアニール温度の分布は第２図に示す如くなる
。即ち、タングステン膜１８が被着されている領域は電
子ビームのシリコンへの照射量が制限され、そこに投入
されるエネルギーは小さい。一方、下地に配線層１３が
存在する領域は、シリコンの熱伝導度が３ｉ０２のそれ
よりも大きいため、温度が低下し易い。従って、多結晶
シリコン膜１６における配線層１３上の領域は、投入さ
れるエネルギーは大きくとも熱の散逸が大きいので、周
囲の温度と略同−となる。このため、キャップ層１８の
膜厚を最適に設定し、キャップ層１８により抑制される
エネルギー量を適当に制御することにより、多結晶シリ
コン膜１６を均一な温度でアニールすることが可能とな
る。
このように本実施例方法によれば、下地の配線パターン
と逆パターンにタングステン膜１８を形成することによ
り、多結晶シリコン膜１６のアニール温度の均一化をは
かることができる。このため、結晶欠陥の発生を未然に
防止することができ、−〇− 単結晶化した層の結晶性の向上をはかり得る。従って、
後の工程でこの層に形成する素子の特性向を付して、そ
の詳しい説明は省略する。
と逆パターンにタングステン膜１８を形成することによ
り、多結晶シリコン膜１６のアニール温度の均一化をは
かることができる。このため、結晶欠陥の発生を未然に
防止することができ、−〇− 単結晶化した層の結晶性の向上をはかり得る。従って、
後の工程でこの層に形成する素子の特性向を付して、そ
の詳しい説明は省略する。
するまでの工程は先の実施例と同様であり、その後多結
晶シリコン膜１６上にキャップ層としてのＳｉＯ２膜３
８全３８する。次いで、このＳ＋０２膜３８を下層の配
線層１３のパターンに合わせてパターニングする。つま
り、下層の配線層１３上の部分を残して他の部分を除去
し、配線層１３のパターンと同じパターンにＳｉＯ２膜
３８全３８する。
晶シリコン膜１６上にキャップ層としてのＳｉＯ２膜３
８全３８する。次いで、このＳ＋０２膜３８を下層の配
線層１３のパターンに合わせてパターニングする。つま
り、下層の配線層１３上の部分を残して他の部分を除去
し、配線層１３のパターンと同じパターンにＳｉＯ２膜
３８全３８する。
次いで、走査型アルゴンイオンレーザを試料上に照射す
る。このときの条件は、ビームエネルギ１ｏ− −は１２［Ｗコ、走査速度は１２ ［ｃｍ／ｓｅａ ］
。
る。このときの条件は、ビームエネルギ１ｏ− −は１２［Ｗコ、走査速度は１２ ［ｃｍ／ｓｅａ ］
。
ビームスポット径は〜４０［μｍ］とした。
上記のビームアニールでは、ＳｉＯ２膜３８が被着され
た領域では該層３８が反射防止膜として作用することに
なり、多結晶シリコン膜１６の表面で反射された光を再
反射して再び多結晶シリコ１−゛」針′１１１・００反
射光”８１０・膜３８０９再反１射、して再び多結晶シ
リコン膜１６に照射されるこノ、 ４″１１になる。こ
のため、Ｓ ｉ ０２膜３８が被着された領域における
多結晶シリコン膜１６に投入されるエネルギー量は他の
領域より大きいものとなる。
た領域では該層３８が反射防止膜として作用することに
なり、多結晶シリコン膜１６の表面で反射された光を再
反射して再び多結晶シリコ１−゛」針′１１１・００反
射光”８１０・膜３８０９再反１射、して再び多結晶シ
リコン膜１６に照射されるこノ、 ４″１１になる。こ
のため、Ｓ ｉ ０２膜３８が被着された領域における
多結晶シリコン膜１６に投入されるエネルギー量は他の
領域より大きいものとなる。
従って、先の実施例と同様に多結晶シリコン膜１６を均
一な湿度でビームアニールすることができ、先の実施例
と同様な効果が得られる。
一な湿度でビームアニールすることができ、先の実施例
と同様な効果が得られる。
なお、本発明は上述した各実施例方法に限定されるもの
ではない。例えば、前記キャップ層は、タングステンや
３ ｉ ０２に何等限定されるものではなく、該層を通
過して半導体薄膜に投入されるエネルギービームの量を
制御できるものであればよい。また、半導体薄膜として
は、多結晶シリコンの代りに非晶質シリコンを用いるこ
とができ、更にはＧｅ、ＧａＡＳ等の他の半導体材料を
用いることも可能である。さらに、絶縁膜としては、Ｓ
ｉＯ２膜の代りに、Ｓ ｉ Ｎ、Ａｊ２２０ａ等を用い
てもよい。
ではない。例えば、前記キャップ層は、タングステンや
３ ｉ ０２に何等限定されるものではなく、該層を通
過して半導体薄膜に投入されるエネルギービームの量を
制御できるものであればよい。また、半導体薄膜として
は、多結晶シリコンの代りに非晶質シリコンを用いるこ
とができ、更にはＧｅ、ＧａＡＳ等の他の半導体材料を
用いることも可能である。さらに、絶縁膜としては、Ｓ
ｉＯ２膜の代りに、Ｓ ｉ Ｎ、Ａｊ２２０ａ等を用い
てもよい。
また、再結晶化すべき半導体薄膜の下層絶縁膜勿論のこ
とである。また、エネルギービームとし脱しない範囲で
、種々変形して実施することができる。
とである。また、エネルギービームとし脱しない範囲で
、種々変形して実施することができる。
第１図は本発明の一実施例に係わる半導体薄膜結晶層の
製造工程を示す断面図、第２図は上記実施例の作用を説
明するための模式図、第３図は他の実施例を説明するた
めの断面図である。 １１・・・単結晶Ｓｉ基板、１３・・・配線層（ゲート
電極）、１５・・・Ｓ＋０２膜（下地絶縁膜）、１６・
・・多結晶シリコン膜（半導体薄膜）、１７・・・５ｉ
０２膜（保護膜）、１８・・・タングステン膜（キャッ
プ層）、３８・・・ＳｉＯ２膜（キャップ層）。
製造工程を示す断面図、第２図は上記実施例の作用を説
明するための模式図、第３図は他の実施例を説明するた
めの断面図である。 １１・・・単結晶Ｓｉ基板、１３・・・配線層（ゲート
電極）、１５・・・Ｓ＋０２膜（下地絶縁膜）、１６・
・・多結晶シリコン膜（半導体薄膜）、１７・・・５ｉ
０２膜（保護膜）、１８・・・タングステン膜（キャッ
プ層）、３８・・・ＳｉＯ２膜（キャップ層）。
Claims (4)
- （１）素子が形成されている半導体基板上に絶縁膜及び
半導体薄膜を順次形成する工程と、下層に形成されたパ
ターン形状に合わせて前記半導体薄膜上にキャップ層を
形成する工程と、次いで、エネルギービームの照射によ
り前記半導体薄膜を再結晶化する工程とを含むことを特
徴とする半導体薄膜結晶層の製造方法。 - （２）前記キャップ層として、該層を通過して前記半導
体薄膜に到達するエネルギービームの量を減少或いは増
大させる材料を用いたことを特徴とする特許請求の範囲
第１項記載の半導体薄膜結晶層の製造方法。 - （３）前記絶縁膜に開口部を設け、前記基板と半導体薄
膜との一部を接触させることを特徴とする特許請求の範
囲第１項記載の半導体薄膜結晶層の製造方法。 - （４）前記エネルギービームとして、電子ビーム或いは
レーザビームを用いることを特徴とする特許請求の範囲
第１項記載の半導体薄膜結晶層の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28543385A JPS62145719A (ja) | 1985-12-20 | 1985-12-20 | 半導体薄膜結晶層の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28543385A JPS62145719A (ja) | 1985-12-20 | 1985-12-20 | 半導体薄膜結晶層の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62145719A true JPS62145719A (ja) | 1987-06-29 |
| JPH0243331B2 JPH0243331B2 (ja) | 1990-09-28 |
Family
ID=17691458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28543385A Granted JPS62145719A (ja) | 1985-12-20 | 1985-12-20 | 半導体薄膜結晶層の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62145719A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01276614A (ja) * | 1988-04-28 | 1989-11-07 | Agency Of Ind Science & Technol | Ｓｏｉ膜形成方法 |
-
1985
- 1985-12-20 JP JP28543385A patent/JPS62145719A/ja active Granted
Non-Patent Citations (1)
| Title |
|---|
| APPL.PHYS.LETT.=1982 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01276614A (ja) * | 1988-04-28 | 1989-11-07 | Agency Of Ind Science & Technol | Ｓｏｉ膜形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0243331B2 (ja) | 1990-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373803A (en) | Method of epitaxial growth of semiconductor | |
| JPS643045B2 (ja) | ||
| WO2003023866A1 (fr) | Dispositif a semi-conducteur a film mince et son procede de fabrication | |
| US4868140A (en) | Semiconductor device and method of manufacturing the same | |
| JP2502789B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5431126A (en) | Method of forming semiconductor crystal and semiconductor device | |
| US20040014261A1 (en) | Method for manufacturing thin film transistor | |
| JPS60152018A (ja) | 半導体薄膜結晶層の製造方法 | |
| JP3203746B2 (ja) | 半導体結晶の成長方法 | |
| JPS62145719A (ja) | 半導体薄膜結晶層の製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3287834B2 (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JPS58192381A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JP3210313B2 (ja) | 多結晶シリコン薄膜の特性改善方法 | |
| JPS643046B2 (ja) | ||
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| JPS5893216A (ja) | 半導体装置の製造方法 | |
| JPS6043814A (ja) | 半導体結晶薄膜の製造方法 | |
| JPS61166074A (ja) | 絶縁ゲ−ト型トランジスタ及びその製造方法 | |
| JPS63174308A (ja) | 半導体薄膜結晶層の製造方法 | |
| Wang et al. | NMOS transistors fabricated by simultaneous laser-assisted crystallization and diffusion on silicon on electro-optic PLZT | |
| JP2699347B2 (ja) | 半導体基板の製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JPS643047B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |