JPS58192381A - Ｍｏｓ電界効果トランジスタの製造方法 - Google Patents
Ｍｏｓ電界効果トランジスタの製造方法Info
- Publication number
- JPS58192381A JPS58192381A JP7709182A JP7709182A JPS58192381A JP S58192381 A JPS58192381 A JP S58192381A JP 7709182 A JP7709182 A JP 7709182A JP 7709182 A JP7709182 A JP 7709182A JP S58192381 A JPS58192381 A JP S58192381A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- semiconductor layer
- layer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 230000005669 field effect Effects 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 239000013078 crystal Substances 0.000 claims abstract description 7
- 238000010894 electron beam technology Methods 0.000 claims abstract description 6
- 239000012212 insulator Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 239000010453 quartz Substances 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 230000004927 fusion Effects 0.000 abstract 2
- 238000001953 recrystallisation Methods 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 230000001629 suppression Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 18
- 229920005591 polysilicon Polymers 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はＭＯＥ＋電界効果トランジスタの製作方法、
特に絶縁体の上に半導体単結晶膜を形成し、これを基板
としてＭＯ８電界効果トランジスタを形成する方法の改
良に関するものである０半導体装置の動作の高速化、高
密度集積化のため、回路素子を誘電体で分離して浮遊容
量の少ない半導体集積回路装置を製造する試みがなされ
ておシ、その−例として、絶縁体上に多結晶または非晶
質の半導体膜をたい積させその表面にレーザ光、電子線
などのエネルギー線を照射することによって表面層のみ
を加熱して、単結晶の半導体膜を形成し、これにＭＯ日
電界効果トランジスタ（ＭｏｓＦｍ）を形成すれば、周
囲と下部とにおいて誘電体で分離され、浮遊容量の極め
て少ない素子が実現でき− る。
特に絶縁体の上に半導体単結晶膜を形成し、これを基板
としてＭＯ８電界効果トランジスタを形成する方法の改
良に関するものである０半導体装置の動作の高速化、高
密度集積化のため、回路素子を誘電体で分離して浮遊容
量の少ない半導体集積回路装置を製造する試みがなされ
ておシ、その−例として、絶縁体上に多結晶または非晶
質の半導体膜をたい積させその表面にレーザ光、電子線
などのエネルギー線を照射することによって表面層のみ
を加熱して、単結晶の半導体膜を形成し、これにＭＯ日
電界効果トランジスタ（ＭｏｓＦｍ）を形成すれば、周
囲と下部とにおいて誘電体で分離され、浮遊容量の極め
て少ない素子が実現でき− る。
第１図（−）〜（１）はこのような従来の方法によるＭ
２Ｂ５：Ｔの製造の主要各段階における状態を示す断面
図で、まず、第１図（ａ）に示すように石英（ｂ１０２
）基板０１の上に通常の減圧ＣＶＤ法によって厚さ５０
００人のポリシリコン層Ｑｌ）をたい積させる。これを
第１図（ｂ）に示すように、９５０°ＣＯａ度の酸化雰
囲気で厚さ５００人の酸化膜（ロ）を形成させ、更にそ
の上に減圧ＣＶＤ法によって厚さ１０００人の窒化膜（
至）をたい槓させる。次に、第１図（Ｃ）に示すように
、写真製版工程によって窒化膜（２）をパターニングす
る。つづいて、これを温度９５０’Ｃの酸化雰囲気に長
時間さらして、窒化膜（至）のパターンのない部分をす
べて酸化させてしまった後に、窒化膜（至）とその’Ｆ
敷の酸化膜（６）を除去すれば、第１図（ｄ）に示すよ
うに、ポリシリコン層αρがその周囲と下部とを絶縁物
でおる二酸化シリコンで囲まれた形状を得ることができ
る。しかし、このままではポリシリコン層ａυが素子形
成可能な結晶性をもたないので、細くしぼつたレーザ光
、電子ビームなどのエネルギー線で、このポリシリコン
を溶融させた後再結晶させて単結晶または入電な粒径の
ポリシリコンとする。第１図（θ）はこの段階を示し、
（４）はこの再結晶シリコン層である。以下通常のＭＯ
ＥＩＦＥＴの製造工程によって、まず、第１図（ｆ）に
示すように再結晶シリコン層（ト）の上にゲート酸化Ｐ
Ａｕ呻を形成し、次に第１図（ｇ）に示すようにその上
にポリシリコンをたい積させ所望のパターニングを行な
ってポリシリコンゲート成極ａηを形成する。つづいて
、第１図（ｈ）に示すように、このポリシリコンゲート
電極（１７）をマスクとして再結晶シリコン！−（ハ）
に太−の不純物を導入してソース領域（至）およびドレ
イン領域Ｑ１ｔｌ−形成する。その後に、第１図（１）
に示すよう・に、全上面に酸化膜に）を形成し、そのゲ
ート電極０の、ソース境域（至）およびドレイン領域ａ
鋳の上の部分にコンタクトホールをあけ、アルミニウム
によるゲート配線（ロ）、ソース配線（２）およびドレ
イン配線（ハ）を形成 ｒし、更に表面に表面保護
膜■を形成してこのＭ０８Ｆ１．；Ｔ ′は完成
する。
２Ｂ５：Ｔの製造の主要各段階における状態を示す断面
図で、まず、第１図（ａ）に示すように石英（ｂ１０２
）基板０１の上に通常の減圧ＣＶＤ法によって厚さ５０
００人のポリシリコン層Ｑｌ）をたい積させる。これを
第１図（ｂ）に示すように、９５０°ＣＯａ度の酸化雰
囲気で厚さ５００人の酸化膜（ロ）を形成させ、更にそ
の上に減圧ＣＶＤ法によって厚さ１０００人の窒化膜（
至）をたい槓させる。次に、第１図（Ｃ）に示すように
、写真製版工程によって窒化膜（２）をパターニングす
る。つづいて、これを温度９５０’Ｃの酸化雰囲気に長
時間さらして、窒化膜（至）のパターンのない部分をす
べて酸化させてしまった後に、窒化膜（至）とその’Ｆ
敷の酸化膜（６）を除去すれば、第１図（ｄ）に示すよ
うに、ポリシリコン層αρがその周囲と下部とを絶縁物
でおる二酸化シリコンで囲まれた形状を得ることができ
る。しかし、このままではポリシリコン層ａυが素子形
成可能な結晶性をもたないので、細くしぼつたレーザ光
、電子ビームなどのエネルギー線で、このポリシリコン
を溶融させた後再結晶させて単結晶または入電な粒径の
ポリシリコンとする。第１図（θ）はこの段階を示し、
（４）はこの再結晶シリコン層である。以下通常のＭＯ
ＥＩＦＥＴの製造工程によって、まず、第１図（ｆ）に
示すように再結晶シリコン層（ト）の上にゲート酸化Ｐ
Ａｕ呻を形成し、次に第１図（ｇ）に示すようにその上
にポリシリコンをたい積させ所望のパターニングを行な
ってポリシリコンゲート成極ａηを形成する。つづいて
、第１図（ｈ）に示すように、このポリシリコンゲート
電極（１７）をマスクとして再結晶シリコン！−（ハ）
に太−の不純物を導入してソース領域（至）およびドレ
イン領域Ｑ１ｔｌ−形成する。その後に、第１図（１）
に示すよう・に、全上面に酸化膜に）を形成し、そのゲ
ート電極０の、ソース境域（至）およびドレイン領域ａ
鋳の上の部分にコンタクトホールをあけ、アルミニウム
によるゲート配線（ロ）、ソース配線（２）およびドレ
イン配線（ハ）を形成 ｒし、更に表面に表面保護
膜■を形成してこのＭ０８Ｆ１．；Ｔ ′は完成
する。
第２図は上記第１図（ｅ）の段階において、ポリシリコ
ン層ａυにレーザ光の走査照射を施して得た再結晶シリ
コン層（ト）の結晶状況を示す透過電子ｗＡ微碗写真で
、矢印で示すレーザ光の走査方向に長細く、多結晶が成
長しており、結晶粒界は走査方向とほぼ並行に形成され
ている。
ン層ａυにレーザ光の走査照射を施して得た再結晶シリ
コン層（ト）の結晶状況を示す透過電子ｗＡ微碗写真で
、矢印で示すレーザ光の走査方向に長細く、多結晶が成
長しており、結晶粒界は走査方向とほぼ並行に形成され
ている。
ところで、第３図は第１図で説明した工程に従って作成
されたＭＯＳＦＥＴの千面榊成図で、各部の符ちは第１
図（１）のそれと対応しているｏ（２１ａ）（２２ａ）
および（２３ａ）はそれぞれゲート、ソースおよびドレ
インのコンタクト部を示しＬはゲート長を示す。
されたＭＯＳＦＥＴの千面榊成図で、各部の符ちは第１
図（１）のそれと対応しているｏ（２１ａ）（２２ａ）
および（２３ａ）はそれぞれゲート、ソースおよびドレ
インのコンタクト部を示しＬはゲート長を示す。
なお、実線矢印Ａは従来の製造方法におけるレーザ光の
走査方向である。従来は図示のように、Ｍ０１３ＦＥＴ
のチャネル方向くキャリヤの移動方向をチャネル方向と
呼ぶ。）をレーザ光の走査方向と一致するように形成さ
れていだ０従って、製造工程中の熱処理によって、ソー
ス領域（ト）およびドレイン領域Ｑｌから不純物が結晶
粒界を拡散してソース・ドレイン間が導通してしまうの
で、ゲート長をある程度以上短くすることができなかっ
た。
走査方向である。従来は図示のように、Ｍ０１３ＦＥＴ
のチャネル方向くキャリヤの移動方向をチャネル方向と
呼ぶ。）をレーザ光の走査方向と一致するように形成さ
れていだ０従って、製造工程中の熱処理によって、ソー
ス領域（ト）およびドレイン領域Ｑｌから不純物が結晶
粒界を拡散してソース・ドレイン間が導通してしまうの
で、ゲート長をある程度以上短くすることができなかっ
た。
この発明は以上のような点に鑑みて鋭意研究の結果、レ
ーザ光の走査方向とチャネル方向とに所要の角度をもた
せることによって上記欠点を克服できることを見出し、
これをもとにしてなされたもので、ゲート長の短いＭＯ
ＳＦＥＴを安定に得られる製造方法を提供することを目
的としている。
ーザ光の走査方向とチャネル方向とに所要の角度をもた
せることによって上記欠点を克服できることを見出し、
これをもとにしてなされたもので、ゲート長の短いＭＯ
ＳＦＥＴを安定に得られる製造方法を提供することを目
的としている。
ｔ！Ｐ、４図：伐ＭＯ８ＦｆＴのゲート長りとゲートし
きい値電圧ＶＴＨとの関係をレーザ光走査方向を変えて
測定した結果を示す曲線図で、実線曲線イはチャネル方
向をレーザ光走査方向と直角に設定した場合、破線曲線
口は従来のようにチャネル方向をレーザ光走査方向と一
致するように設定した場合を示し、前者の場合の方が非
常に短いゲート長でも安定にＭＯＳＦＥＴが動作するこ
とが判る。
きい値電圧ＶＴＨとの関係をレーザ光走査方向を変えて
測定した結果を示す曲線図で、実線曲線イはチャネル方
向をレーザ光走査方向と直角に設定した場合、破線曲線
口は従来のようにチャネル方向をレーザ光走査方向と一
致するように設定した場合を示し、前者の場合の方が非
常に短いゲート長でも安定にＭＯＳＦＥＴが動作するこ
とが判る。
すなわち、この発明はチャンネル方向をレーザ光走査方
向と所要の角度をもか、せることを要旨とし その角度
は９０°±３０’の範囲で部分その効果を発揮できる。
向と所要の角度をもか、せることを要旨とし その角度
は９０°±３０’の範囲で部分その効果を発揮できる。
第３図に破線矢印Ｂで丞したのは上記角度が９０″の場
合のこの発明の一実施例に対応するレーザ光走査方向を
示す。
合のこの発明の一実施例に対応するレーザ光走査方向を
示す。
なお、上記説明では石英基板上にポリシリコン層をたい
積させる場合について説明したが、シリコン基板上に厚
い酸化膜を形成し、その上にポリシリコンまたはアモル
ファスシリコンの層を形成し、これにレーザ光を走査照
射して再結晶させ、この再結晶シリコン層を用いてＭＯ
ＳＦＥＴを形成する場合にも勿論この発明は適用できる
。また、シリコン基板上の厚い酸化膜に格子を形成した
り、ポリシリコンまたはアモルファスシリコンの膚の上
に複数の絶縁層からなる反射防止膜を形成したりする結
晶化の補助手段を用いても、この発明の方法を用いる以
上はこの発明の技術範囲に属する。
積させる場合について説明したが、シリコン基板上に厚
い酸化膜を形成し、その上にポリシリコンまたはアモル
ファスシリコンの層を形成し、これにレーザ光を走査照
射して再結晶させ、この再結晶シリコン層を用いてＭＯ
ＳＦＥＴを形成する場合にも勿論この発明は適用できる
。また、シリコン基板上の厚い酸化膜に格子を形成した
り、ポリシリコンまたはアモルファスシリコンの膚の上
に複数の絶縁層からなる反射防止膜を形成したりする結
晶化の補助手段を用いても、この発明の方法を用いる以
上はこの発明の技術範囲に属する。
史にレーザ、電子ビームの代りにヒータを用いこれをゆ
つく多走査する方法もこの発明の範囲に含まれる。
つく多走査する方法もこの発明の範囲に含まれる。
以上説明したように、この発明では絶縁体上に形成され
た多結晶または非晶質の半導体層を局所的な加熱源で溶
融再結晶化しながらその加熱源を走査するので、結晶粒
はその走査方向に細長くで＾るとともに、チャネル方向
をこれと９０″±３０°の角度をなすようにしたので、
ソースおよびトレイン領域から相互方向へ向う不純物拡
散は抑制されゲート長の短い）、ｆＯ８ＦＥＴが安定に
倚られろ。
た多結晶または非晶質の半導体層を局所的な加熱源で溶
融再結晶化しながらその加熱源を走査するので、結晶粒
はその走査方向に細長くで＾るとともに、チャネル方向
をこれと９０″±３０°の角度をなすようにしたので、
ソースおよびトレイン領域から相互方向へ向う不純物拡
散は抑制されゲート長の短い）、ｆＯ８ＦＥＴが安定に
倚られろ。
段階における状態を示す断面図、第２図は上記製造方法
においてポリシリコンにレーザ光の走査照射を施して得
た再結晶シリコン層の結晶状況を示す透過電子顕微鏡写
真、第３図は従来のＭＯ８ＰＦＸＴとこの発明のＭＯＳ
ＦＥＴとの差弄を説明する平面図、第４１は従来のＭＯ
Ｉ３’ＦＫＴとこの発明のＬ（Ｏ８ＦｇＴとについてゲ
ート長とゲートしきい値電、圧との関係を示すｔＩＰ、
魂図である。
においてポリシリコンにレーザ光の走査照射を施して得
た再結晶シリコン層の結晶状況を示す透過電子顕微鏡写
真、第３図は従来のＭＯ８ＰＦＸＴとこの発明のＭＯＳ
ＦＥＴとの差弄を説明する平面図、第４１は従来のＭＯ
Ｉ３’ＦＫＴとこの発明のＬ（Ｏ８ＦｇＴとについてゲ
ート長とゲートしきい値電、圧との関係を示すｔＩＰ、
魂図である。
図において、αＱは絶縁体、α力は多結晶半導体層、（
ト）は再結晶半導体層、９時はゲート絶縁膜、０ηけゲ
ート電極、（至）はソース領域、０９はドレイン領域、
破線矢印Ｂがこの発明の加熱源走査方向である。
ト）は再結晶半導体層、９時はゲート絶縁膜、０ηけゲ
ート電極、（至）はソース領域、０９はドレイン領域、
破線矢印Ｂがこの発明の加熱源走査方向である。
と
なお、図１中間−符号は同一または相当部分を示
ミす。
ミす。
代理人 葛野信−（外１名）
第１図
（（１）
第１図
Claims (4)
- （１） 絶縁体上に形成された多結晶または非晶質の
半導体層を局所的な加熱源で所定方向に走査加熱して上
記半導体層の単結晶化または結晶粒径の増大を行わせる
工程を有し、この工程を経た上記半導体層の少なくとも
一部をチャネル領域とするＭＯＳ ＠界効果トランジス
タを製造する方法において、上記加熱源の走査方向に対
してチャネル方向が９０°±３０°の範囲の角度をなす
ようにすることを特徴とするＭＯ８電界効果トランジス
タの製造方法。 - （２）加熱源にレーザ光を用いこのＶ−ザ光で半導体層
を走査照射して加熱することを特徴とする特許請求の範
囲第１項記載のＭＯＳ １１界効果トランジスタの製造
方法。 - （３） 加熱源に電子ビームを用いこの電子ビームご
半導体層を走査照射して加熱することを特徴とする特許
請求の範囲第１項記載のＭＯ８電界効果トランジスタの
製造方法。 - （４） 加熱源にヒータを用いこのヒータを半導体層
に対して所定方向に相対的に移動させて上記半導体層を
加熱することを特徴とする特許請求の範囲第１項記載の
ＭＯ８電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7709182A JPS58192381A (ja) | 1982-05-06 | 1982-05-06 | Ｍｏｓ電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7709182A JPS58192381A (ja) | 1982-05-06 | 1982-05-06 | Ｍｏｓ電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58192381A true JPS58192381A (ja) | 1983-11-09 |
| JPH0580159B2 JPH0580159B2 (ja) | 1993-11-08 |
Family
ID=13624104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7709182A Granted JPS58192381A (ja) | 1982-05-06 | 1982-05-06 | Ｍｏｓ電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58192381A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59132677A (ja) * | 1983-01-20 | 1984-07-30 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| FR2560436A1 (fr) * | 1984-01-17 | 1985-08-30 | Mitsubishi Electric Corp | Procede de fabrication d'un dispositif a semi-conducteur comportant un film monocristallin sur un isolant |
| US6190179B1 (en) | 1991-08-30 | 2001-02-20 | Stmicroelectronics, Inc. | Method of making a field effect transistor having a channel in an epitaxial silicon layer |
| US6265745B1 (en) | 1995-02-21 | 2001-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing insulated gate thin film semiconductor device |
| JP2003133253A (ja) * | 2001-07-30 | 2003-05-09 | Semiconductor Energy Lab Co Ltd | レーザー処理装置並びに半導体装置の作製方法 |
| JP2003209065A (ja) * | 2001-11-09 | 2003-07-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置、半導体装置の生産システム並びに電子機器 |
| US7679800B2 (en) | 2001-07-30 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Laser treatment apparatus and method of manufacturing semiconductor device |
-
1982
- 1982-05-06 JP JP7709182A patent/JPS58192381A/ja active Granted
Non-Patent Citations (1)
| Title |
|---|
| IEEE TRANSACTIONS ON ELECTRON DEVICES=1982 * |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59132677A (ja) * | 1983-01-20 | 1984-07-30 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| FR2560436A1 (fr) * | 1984-01-17 | 1985-08-30 | Mitsubishi Electric Corp | Procede de fabrication d'un dispositif a semi-conducteur comportant un film monocristallin sur un isolant |
| US6190179B1 (en) | 1991-08-30 | 2001-02-20 | Stmicroelectronics, Inc. | Method of making a field effect transistor having a channel in an epitaxial silicon layer |
| US6709905B2 (en) | 1995-02-21 | 2004-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing insulated gate thin film semiconductor device |
| US6265745B1 (en) | 1995-02-21 | 2001-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing insulated gate thin film semiconductor device |
| US6921686B2 (en) | 1995-02-21 | 2005-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing insulated gate thin film semiconductor device |
| US7045403B2 (en) | 1995-02-21 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing insulated gate thin film semiconductor device |
| US7615423B2 (en) | 1995-02-21 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing insulated gate thin film semiconductor device |
| JP2003133253A (ja) * | 2001-07-30 | 2003-05-09 | Semiconductor Energy Lab Co Ltd | レーザー処理装置並びに半導体装置の作製方法 |
| US7679800B2 (en) | 2001-07-30 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Laser treatment apparatus and method of manufacturing semiconductor device |
| US8035877B2 (en) | 2001-07-30 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Laser treatment apparatus and method of manufacturing semiconductor device |
| JP2003209065A (ja) * | 2001-11-09 | 2003-07-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置、半導体装置の生産システム並びに電子機器 |
| JP2004158720A (ja) * | 2001-11-09 | 2004-06-03 | Semiconductor Energy Lab Co Ltd | レーザー装置及びレーザー照射方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0580159B2 (ja) | 1993-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59195871A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH0410216B2 (ja) | ||
| JPS5891621A (ja) | 半導体装置の製造方法 | |
| JPS58192381A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPS60150618A (ja) | 半導体装置の製造方法 | |
| JPH0450746B2 (ja) | ||
| KR100250182B1 (ko) | 반도체결정의 형성방법 및 반도체소자 | |
| JPS6199347A (ja) | 半導体装置の製造方法 | |
| JPH0556314B2 (ja) | ||
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JPH02864B2 (ja) | ||
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS62202559A (ja) | 半導体装置及びその製造方法 | |
| JPS5928328A (ja) | 半導体装置の製造方法 | |
| JPH11145484A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6159820A (ja) | 半導体装置の製造方法 | |
| JPS61166074A (ja) | 絶縁ゲ−ト型トランジスタ及びその製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS62193177A (ja) | Ｓｏｉ型ｍｏｓｆｅｔの製造方法 | |
| JPS63174308A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS60161396A (ja) | シリコン薄膜の製造方法 | |
| JPS6043814A (ja) | 半導体結晶薄膜の製造方法 | |
| JPS61125169A (ja) | 半導体装置の製造方法 | |
| JPH0136244B2 (ja) | ||
| JPS5893224A (ja) | 半導体単結晶膜の製造方法 |