JPS62193177A - Ｓｏｉ型ｍｏｓｆｅｔの製造方法 - Google Patents
Ｓｏｉ型ｍｏｓｆｅｔの製造方法Info
- Publication number
- JPS62193177A JPS62193177A JP3375186A JP3375186A JPS62193177A JP S62193177 A JPS62193177 A JP S62193177A JP 3375186 A JP3375186 A JP 3375186A JP 3375186 A JP3375186 A JP 3375186A JP S62193177 A JPS62193177 A JP S62193177A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- film
- forming
- gate electrode
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000013078 crystal Substances 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000001953 recrystallisation Methods 0.000 abstract description 8
- 239000000969 carrier Substances 0.000 abstract description 6
- 239000002019 doping agent Substances 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000002411 adverse Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔イ既 要］
Ｓｏｌ型ＭＯ５ＦＥＴの製造方法であって、再結晶化の
過程で結晶粒のない領域を形成すると共にどの領域に自
己整合によりチャネル部とＬＤＤ部を形成するようにし
たものである。
過程で結晶粒のない領域を形成すると共にどの領域に自
己整合によりチャネル部とＬＤＤ部を形成するようにし
たものである。
本発明はＳｏｌ型ＭＯＳＦＥＴの製造方法に関する。
Ｓｏｌ型Ｍｏ５ｐａｔは、絶縁体の基板の上にシリコン
層を形成しそこにソース電極（Ｓ）とドレイン電ｉ （
Ｄ）を配置すると共にＳとＤ間にゲート電極゛（Ｇ）を
設けたものである。
層を形成しそこにソース電極（Ｓ）とドレイン電ｉ （
Ｄ）を配置すると共にＳとＤ間にゲート電極゛（Ｇ）を
設けたものである。
このＳｏｌ型ＭＯ３ＦＥＴは、高集積化、高耐圧化、高
速化、三次元化等が可能であるという種々の利点を有す
るものである。
速化、三次元化等が可能であるという種々の利点を有す
るものである。
しかし、このＦＥＴのシリコン層でキャリア転送が行わ
れる領域に、結晶粒（Ｇｒａｉｎ）の境界（Ｂｏｕｎｄ
ａｒｙ）である結晶粒界（Ｇｒａｉｎ Ｂｏｕｎｄａｒ
ｙ）が生成するとこの結晶粒界でキャリヤが散乱したり
、深い準位が生じ、ＳＯＩ型１’１Ｏ５ＦＥＴの電気的
特性が低下する。
れる領域に、結晶粒（Ｇｒａｉｎ）の境界（Ｂｏｕｎｄ
ａｒｙ）である結晶粒界（Ｇｒａｉｎ Ｂｏｕｎｄａｒ
ｙ）が生成するとこの結晶粒界でキャリヤが散乱したり
、深い準位が生じ、ＳＯＩ型１’１Ｏ５ＦＥＴの電気的
特性が低下する。
従って、キャリア転送領域には結晶粒界が存在しないよ
うこれを排除する必要がある。
うこれを排除する必要がある。
従来、再結晶化法によって結晶粒界が存在しない領域の
大きさとその位置の制御は行なわれなかった。
大きさとその位置の制御は行なわれなかった。
即ち、第１図（Ａ）に示すように、矢印方向にレーザ光
をスキャニング照射し、一旦結晶粒を液化し再び固化す
ることで無数の結晶粒界ｇｂが形成されたシリコンが得
られる。この再結晶の過程で結晶粒を拡大化が図られて
いる。図中Ｒば、トランジスタ領域を示す。
をスキャニング照射し、一旦結晶粒を液化し再び固化す
ることで無数の結晶粒界ｇｂが形成されたシリコンが得
られる。この再結晶の過程で結晶粒を拡大化が図られて
いる。図中Ｒば、トランジスタ領域を示す。
ところが、上述した従来の製造方法ではＳとＤの間でＧ
の下に結晶粒が位置することがある。
の下に結晶粒が位置することがある。
例えば、第本図（Ｂ）の左方の図に示すように結晶粒界
ｇ＋）＋が長手方向に平行となる場合と、同図の右方の
図に示すようにｇｌ）ｚが横手方向に存在する場合であ
る。
ｇ＋）＋が長手方向に平行となる場合と、同図の右方の
図に示すようにｇｌ）ｚが横手方向に存在する場合であ
る。
前者の場合は、ｇｂ＋に沿ってドーパントの増速拡散が
生じ極端なときはショートする。また後者の場合はｇｂ
２の存在によりキャリアの散乱が起こり移動量が低下す
る。
生じ極端なときはショートする。また後者の場合はｇｂ
２の存在によりキャリアの散乱が起こり移動量が低下す
る。
即ち、従来は、電気的特性に悪影響を及ぼすという問題
点があった。
点があった。
本発明の目的は、上記問題点を解決し電気的特性に悪影
響を及ぼさないＳＯＩ型ＭＯＳＦＥＴの製造方法を堤供
することにある。
響を及ぼさないＳＯＩ型ＭＯＳＦＥＴの製造方法を堤供
することにある。
そのための手段は、結晶粒界のない領域とすべき範囲に
開口部を形成した反射防止膜の上方から、レーザ光をス
キャニング照射することにより再結晶過程で上記開口部
の内部に対応したシリコン層領域に結晶粒界が形成され
ないようにし、この内部にゲート電極を形成し、これを
マスクとしたドーピングにより自己整合的にＬＤＤ部を
形成するようにしたものである。
開口部を形成した反射防止膜の上方から、レーザ光をス
キャニング照射することにより再結晶過程で上記開口部
の内部に対応したシリコン層領域に結晶粒界が形成され
ないようにし、この内部にゲート電極を形成し、これを
マスクとしたドーピングにより自己整合的にＬＤＤ部を
形成するようにしたものである。
上記のとおり、本発明によれば再結晶化の過程で結晶粒
界の発生が阻止された領域をシリコン層中に形成できる
。
界の発生が阻止された領域をシリコン層中に形成できる
。
従って、ＳとＤの間でＧの下に結晶粒界を排除でき、ド
ーパントの増速拡散又はキャリアの散乱が生じな（なる
ので、電気的特性に悪影響を及ぼすことがなくなった。
ーパントの増速拡散又はキャリアの散乱が生じな（なる
ので、電気的特性に悪影響を及ぼすことがなくなった。
以下、本発明を、実施例により添付図面を参照して、説
明する。
明する。
第１図は本発明の実施例を示す図である。
第１図（Ａ）は断面図であり、絶縁体基板１上に形成し
たシリコン層２の上表面に開口部３１を有する反射防止
膜３が載置されている。
たシリコン層２の上表面に開口部３１を有する反射防止
膜３が載置されている。
この上方から、レーザ光４をスキャニング照射する（第
３図（Ａ））。
３図（Ａ））。
このとき、反射防止膜３がｉ！置されているシリコンＷ
Ｊ Ｓｉ域はレーザ光をよく吸収するので、温度分布は
第１図（、Ｂ ）に示すようになり、開口部３１の下方
のシリコン層内部２１から結晶粒界を排除した再結晶化
が実現できる（第３図（Ｂ））。
Ｊ Ｓｉ域はレーザ光をよく吸収するので、温度分布は
第１図（、Ｂ ）に示すようになり、開口部３１の下方
のシリコン層内部２１から結晶粒界を排除した再結晶化
が実現できる（第３図（Ｂ））。
つまり、第１図（Ｂ）に示す様な温度分布を形成するこ
とにより、核成長の初まる位置と結晶粒の大きさを同時
に定義したのである。
とにより、核成長の初まる位置と結晶粒の大きさを同時
に定義したのである。
上記反射防止膜はＳ ｉ １ Ｎ ４ ／ Ｓ ｉ ０
２構造になっている。
２構造になっている。
この反射防止膜をマスクとして選択酸化することにより
上記開口部にＳｉＯ□膜３２膜形２する（第３図（Ｃ）
）。つまり第１図（Ａ）の結晶粒界の存在しないシリコ
ン層領域２１の上表面で開口部３１の内部に一点鎖線で
示すようなＳｉＯ□膜が形成される。
上記開口部にＳｉＯ□膜３２膜形２する（第３図（Ｃ）
）。つまり第１図（Ａ）の結晶粒界の存在しないシリコ
ン層領域２１の上表面で開口部３１の内部に一点鎖線で
示すようなＳｉＯ□膜が形成される。
その後上記反射防止膜３をはく離する。
そして、上記形成した５ｉ（ｈ膜（第１図（Ａ））をイ
オン注入用マスクとして用い、ドーピングを行ってソー
スとドレイン領域を形成した後、このＳｉＯ□３２をは
（離する（第３図（Ｄ））。
オン注入用マスクとして用い、ドーピングを行ってソー
スとドレイン領域を形成した後、このＳｉＯ□３２をは
（離する（第３図（Ｄ））。
次に素子分離すると共にゲート酸化膜５を形成する（第
３図（Ｅ））。
３図（Ｅ））。
最後に、開口部より幅の狭いゲート電極６を形成し、こ
れをマスクとしてドーピングを行いＬＤＤ部７．８を形
成する（第３図（Ｆ）、第２図）。
れをマスクとしてドーピングを行いＬＤＤ部７．８を形
成する（第３図（Ｆ）、第２図）。
即ち、ゲート電極を用いた自己整合によりＬＤＤ部７，
８を形成する。このＬＤＤ （ＬｉｇｈｔｌｙＤｏｐｅ
ｄ Ｄｒａｉｎ）部は不純物量がドレインの約１／１０
０で、電界の集葉中を押えて耐圧を向上させる働らきが
ある。
８を形成する。このＬＤＤ （ＬｉｇｈｔｌｙＤｏｐｅ
ｄ Ｄｒａｉｎ）部は不純物量がドレインの約１／１０
０で、電界の集葉中を押えて耐圧を向上させる働らきが
ある。
以後は、通常のＭＯＳＦＥＴと同じ工程により製品とし
て完成する。
て完成する。
上記のとおり、本発明によれば再結晶化の過程で結晶粒
界の発生が阻止された領域をシリコン層中に形成できる
。
界の発生が阻止された領域をシリコン層中に形成できる
。
従って、ＳとＤの間でＧの下から結晶粒界を排除でき、
ドーパントの増速拡散又はキャリアの散乱が生じなくな
るので、電気的特性に悪影響を及ぼすことがなくなった
。
ドーパントの増速拡散又はキャリアの散乱が生じなくな
るので、電気的特性に悪影響を及ぼすことがなくなった
。
第１図は本発明の実施例を示す図（反射防止膜はく離前
）、第２図は本発明の実施例を示す図（反射防止膜はく
離後）、第３図は本発明による工程図、第４図は従来技
術の説明図である。 ■・・・絶縁体基板、 ２・・・シリコン層、３・・
・反射防止膜、 ２１・・・結晶粒界の存在しない領域、３１・・・開口
部。
）、第２図は本発明の実施例を示す図（反射防止膜はく
離後）、第３図は本発明による工程図、第４図は従来技
術の説明図である。 ■・・・絶縁体基板、 ２・・・シリコン層、３・・
・反射防止膜、 ２１・・・結晶粒界の存在しない領域、３１・・・開口
部。
Claims (1)
- 【特許請求の範囲】 絶縁体基板上に形成したシリコン層の上表面に、開口部
を有する反射防止膜を載置し、 該反射防止膜の上方からレーザ光をスキャニング照射す
ることにより上記開口部の内部に対応したシリコン層領
域に結晶粒界の存在しない領域を形成すると共に該開口
部内にＳｉＯ＿２膜を形成した後該反射防止膜を除去し
、上記ＳｉＯ＿２膜をマスクとしてドーピングを行ない
、ソースとドレイン領域を形成し、更に上記結晶粒界の
存在しない領域より幅の狭いゲート電極を形成し、これ
をマスクとした自己整合によりＬＤＤ部を形成すること
を特徴とする、 ＳＯＩ型ＭＯＳＦＥＴの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3375186A JPH0728042B2 (ja) | 1986-02-20 | 1986-02-20 | Ｓｏｉ型ｍｏｓｆｅｔの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3375186A JPH0728042B2 (ja) | 1986-02-20 | 1986-02-20 | Ｓｏｉ型ｍｏｓｆｅｔの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62193177A true JPS62193177A (ja) | 1987-08-25 |
| JPH0728042B2 JPH0728042B2 (ja) | 1995-03-29 |
Family
ID=12395127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3375186A Expired - Lifetime JPH0728042B2 (ja) | 1986-02-20 | 1986-02-20 | Ｓｏｉ型ｍｏｓｆｅｔの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728042B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5058554A (en) * | 1988-10-31 | 1991-10-22 | Mazda Motor Corporation | Fuel injection system for engine |
| US6071765A (en) * | 1993-11-02 | 2000-06-06 | Sony Corporation | Method of forming polycrystalline silicon layer on substrate and surface treatment apparatus thereof |
| US6214684B1 (en) * | 1995-09-29 | 2001-04-10 | Canon Kabushiki Kaisha | Method of forming a semiconductor device using an excimer laser to selectively form the gate insulator |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20240158619A1 (en) | 2022-11-15 | 2024-05-16 | Illinois Tool Works Inc. | Tire sealant |
-
1986
- 1986-02-20 JP JP3375186A patent/JPH0728042B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5058554A (en) * | 1988-10-31 | 1991-10-22 | Mazda Motor Corporation | Fuel injection system for engine |
| US6071765A (en) * | 1993-11-02 | 2000-06-06 | Sony Corporation | Method of forming polycrystalline silicon layer on substrate and surface treatment apparatus thereof |
| US6214684B1 (en) * | 1995-09-29 | 2001-04-10 | Canon Kabushiki Kaisha | Method of forming a semiconductor device using an excimer laser to selectively form the gate insulator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0728042B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4199773A (en) | Insulated gate field effect silicon-on-sapphire transistor and method of making same | |
| US4225875A (en) | Short channel MOS devices and the method of manufacturing same | |
| JPS61187224A (ja) | シリコン基板上に電界効果装置を製造する方法 | |
| JP2949404B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6537864B1 (en) | Method of fabricating a thin film transistor using electromagnetic wave heating of an amorphous semiconductor film | |
| JPS5891621A (ja) | 半導体装置の製造方法 | |
| JPS62193177A (ja) | Ｓｏｉ型ｍｏｓｆｅｔの製造方法 | |
| JPS58178565A (ja) | 半導体装置およびその製造方法 | |
| JPS58192381A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6344769A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH07131027A (ja) | 薄膜半導体装置の製造方法 | |
| JPS62193178A (ja) | Ｓｏｉ型ｍｏｓｆｅｔの製造方法 | |
| JPH08139335A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6346776A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0548100A (ja) | 半導体装置の製造方法 | |
| JPS61166074A (ja) | 絶縁ゲ−ト型トランジスタ及びその製造方法 | |
| JPH01128575A (ja) | 半導体装置の製造方法 | |
| JPH0684944A (ja) | 薄膜トランジスタ | |
| JPH05121744A (ja) | Ｓｏｉ型半導体装置とその製造方法 | |
| KR100214069B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| JP3142614B2 (ja) | Ｎチャネルｍｏｓｆｅｔの製造方法 | |
| KR960002083B1 (ko) | 모스 페트 제조 방법 | |
| JPH04348532A (ja) | 半導体装置およびその製造方法 | |
| JPH07142739A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 |