JPS61187224A - シリコン基板上に電界効果装置を製造する方法 - Google Patents

シリコン基板上に電界効果装置を製造する方法

Info

Publication number
JPS61187224A
JPS61187224A JP61024240A JP2424086A JPS61187224A JP S61187224 A JPS61187224 A JP S61187224A JP 61024240 A JP61024240 A JP 61024240A JP 2424086 A JP2424086 A JP 2424086A JP S61187224 A JPS61187224 A JP S61187224A
Authority
JP
Japan
Prior art keywords
silicon layer
forming
silicon
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61024240A
Other languages
English (en)
Inventor
ウイリアム・ベエーグ
チー・エイチ・テイン
テレンス・タイーリ・フワ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPS61187224A publication Critical patent/JPS61187224A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76272—Vertical isolation by lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔利用分野］ 本発明に、ＭＯ８集積回路の分野、とくにシリコン基板
−ヒに分離されたシリコン領域を形成することに関する
ものである。
し従来技術〕 金属−酸化物一千導体（ＭＯＳ）の製造においては、装
置間の寄生経路全解消または減少するために、ろる装置
を別の装置から電気的に分Ｎする工程がしばしば採用さ
れる。たとえば、電界効果トランジスタを分離すること
なしにシリコン基板上に形成するものとすると、２種類
のトランジスタからのソースまたはドレインの領域が、
望ましくないことに第３のトランジスタとして機能する
ことがめる。一方のトランジスタのソースト他方のトラ
ンジスタのドレインの間に配置されたアルミニウム線の
ような上部相互接続部はゲートとして機能し、寄生導通
をひき起すことかめる。
相補ＭＯ８（ＣＭＯ８）集積回路においては、寄生経路
は一層大きな問題である。その場合には、基板と、相補
トランジスタのｎ＋またはｐ＋領領域、その中に成る導
電形のトランジスタが形成されるウェルすなわち井戸と
が一緒になって望１しくないトランジスタを形成するこ
とがある。それらの領域の間のトランジスタ作用により
寄生経路が形成されることがるり、それに１９集積回路
は破壊される。この問題は［ラッチ・アップ（ｌａｔｃ
ｈ−ｕｐ）Ｊ　　と呼ばれることがろる。
寄生導通を減少させるために、いくつかの処理技術が現
任使用されている。たとえば、一方のトランジスタのソ
ースを別のトランジスタのドレインから分離するために
、フィールド酸化物領域が隣接するトランジスタ間で通
常使用される。それらの厚い酸化物は隣接するトランジ
スタ間で導電度が低い（長い）経路を生じ、更に、上方
の線は基板から距離が遠いから、それらの導電路の望ま
しくないゲートとしての効果に低下する。０Ｍ０８回路
の場合には、典型的なｎ＋からｐ＋へのフィールド酸化
物の幅は６ミクロンでめるから、電界効果トランジスタ
を製造するために必要な面積と比較するとかなり広い基
板面積を占める。他の場合には、基板中にトレンチすな
わち溝が形成され、その中に絶縁物質が充される。この
技術に一層複雑な処理全必要とするが、効果的でめる上
に、間隔は１ミクロンと狭い。
ラッチ・アップを避ける他の技術も　０Ｍ０８回路にお
いて用いられる。たとえば、高濃度にドープされている
基板上に成長するエピタキシャル層中に回路が形成され
る。他の回路においては、シリコン・オン会サファイア
（ＳＯ８）技術におけるように、絶縁体上に薄い膚が形
成される。
本発明は上記の工うな先行技術から離れたものに提供す
るものでめる。本発明においては、絶縁領域上に形成さ
れたエピタキシャル層に似た層の成長のためのシードす
なわち種として、基板の結晶構造音用いる。
種からエピタキシャル層に似た層を形成する別の方法も
知られている。一般に、それらの先行技術の方法は１個
の種を使用し、種の窓の上には装置を形成せず、または
最後の回路においては基板の電気的関与はない。本願発
明者が知っている最も密接な先行技術に次の通りである
。（１）エレクトｏ＝ツク・ウィーク（Ｅｌｅｃｔｒｏ
ｎｉｃ　Ｗｅ’ｅｋ）１９８４年８月６日号３１頁「米
国および日本のチップメーカーを追いこすために英国ｉ
　ＳＯＩ技術においても活動を進めている（　Ｂｒ１ｔ
ａｉｎ　Ｇｅｔｔｉｎｇ　Ｉｔｓ　Ａｃｔ　Ｔｏｇｅｔ
ｈｅｒ　Ｉｎ　ＳＯＩ　Ｔｅｃｈｎｏｌｏｇｙ　Ｉｎ　
Ｂｉｄ　Ｔｏ　Ｇｅｔ　Ｊｕｍｐ　Ｏｎ　Ｕ、Ｓ。
Ａｎｄ　　Ｊａｐａｎｅｓｅ　　Ｃｈｉｐ　　Ｍａｋｅ
ｒｓ　）Ｊ、（２）エレクトＣｌニック・ウィーク、１
９８４年８月６日号、３２〜３３頁［ケンブリッジ研究
所ウェハーを上下で加熱（Ｃａｎｂｒｉｄｇｅ　Ｌａｂ
　Ｈｅａｌｓ　Ｗａｆｅｒ　Ｔｏｐａｎｄ　Ｂｏｔｔｏ
ｍ）　Ｊ　、（３）　ＩＥＤＭ８２．１６．４の４３３
−４３６頁１基本装置構造全製造することによるレーザ
ーＳｏ　Ｉ　二１Ｓ　ｉ能動層の特性化（Ｃ旧ｔｒａｅ
ｔｅｒｉｚａｔ１０ｎ　ｏｆ　Ｌａ５ｅｒ−８ＯＩ　Ｄ
ｏｕｂｌｅ　５ｔＡｃｔｉｖｅ　Ｌａｙｅｒｓ　Ｂｙ　
Ｆａｂｒｉｃａｔｉｎｇ　Ｅｌｅｍｅｎｔａｒｙ　Ｄｅ
ｖｉｃｅ　５ｔｒａｃｔｕｒｅｓ）　Ｊ、（４）ＩＥＤ
Ｍ８２．１６．１の４２０〜４２３頁［ビーム再結晶化
のポリシリコンにおけるトランジスタ（Ｔｒａｎ８ｉｓ
ｌｎｓ　　ｉｎ　Ｂｅａｎ　−Ｒｅｃｒｙｓｔａｌｌｉ
ｚｅｄ　Ｐｏ１Ｙｓｉｌｉｃｏｎ　）　Ｊ、（５）ジェ
イ電気化学会（Ｊ、Ｅｌｅｃｔｒｏｃｈｅｍ、Ｓｏｃ、
）、１９８１年９月号、１９８１〜１９８６ページ（１
２８巻９号）［ＣＷレーリ′の走査にＪ：す誘導された
ラテラル・シーディング法による酸化物上の単結晶シリ
コン（Ｓｊｎｇｌｅ　Ｃｒｙｓｔａｌ　　５ｉｌｉｃｏ
ｎ　−Ｏｎ　−０ｘｉｄｅ　Ｂｙ　Ａ　Ｓｃａｎｎｉｎ
ｇ　ＣＷ　　Ｌａ５ｅｒ　　Ｉｎｄｕｃｅｄ　Ｌａｔｐ
ｒａ］　　Ｓｅｅｄｉｎｇ　Ｐｒｏｃｅｓｓ　）　Ｊ、
（６）　Ｉ　ｇＤＭ　８４．３４．５の８０８〜８１１
頁［サブミクロンＳＯＩ技術の装置性能（Ｄｅｖｔｃｅ
　Ｐｅｒｆｏｒｍａｎｃｅ　ｏｆ　Ａ　Ｓｕｂｍｊｃｒ
ｏｎ　ＳＯＩ　　Ｔｅｃｈｎｏｌｏｇｙ）　Ｊ、（７）
ジャーナル・オブ・クリスタル・グロース（Ｊｏｕｒｎ
ａｌ　ｏｆｃｒｙ８ｔａｌＧｒｏｗｔｈ　）　６３．１
９８３．４５３〜４８３頁ＩＳｉ膜のグラファイトつス
トリップ・ヒーター・ゾーン・メルティング再結晶化（
Ｇｒａｐｈｉｔｅ−８ｔｒｉｐ−Ｈｅａｔｅｒ　−Ｚｏ
ｎｅ　−ＭｏｌｔｉｎｇＲｅｃｒｙｓｔａｌｌｉｚａｔ
１０ｎ　ｏｆ　Ｓｉ　　Ｆｉｌｍｓ　）　Ｊ。
〔発明の概要〕
シリコン基板上の電界効果装置を互いに分離するために
絶縁領域を用いて、シリコン基板上に電界効果装置全製
造する改良した方法について説明する。基板上に絶縁領
域を形成し、それらの領域の間に開口部に設ける。それ
らの領域は［種窓２Ｊを基板に与える。絶縁領域の上に
、窓の中１で延ヒルシリコン層（たとえば、ポリシリコ
ンまたはアモルファスシリコン）を形成する。このＩ−
に、基板の結晶構造を、種窓を通してシリコン層の中１
で成長させる処理を施す。シリコン層の再結晶化を窓を
通じて種まきする。再結晶化されたシリコン層はホスト
層を形成し、そのホスト層の中ないし上に電界効果装置
を製造でき、それらの装置のチャネル領域全種窓の真上
に形成する。
〔実施例〕
以下、図面を参照して本発明の詳細な説明する。
第１図〜第９図は、本発明による相補ＭＯ８Ｏ８電界製
実装置くに電界効果トランジスタ）の製造を示すもので
ある。製造は、通常のｐ形単結晶シリコン基板１０で始
まる（第１図）。ｐチャネル装置のだめのｎ形井戸３４
會、周知の処理を用いて基板中に形成する。この井戸の
ためにヒ素、９んその他のｎ形ドーパント’に使用でき
る。基板１０の上面に二酸化シリコン層の工つな保＠層
１２全形成する。シリコンの窒化物部材１３を、通常の
マスキング工程とエツチング工程を用いて形成する。そ
れらの部材は、１つの部材が井戸３４の上に形成されて
いるので示されているように、互いに離隔される。それ
らの部材の幅は本発明にとっては重要ではなく、たとえ
ばミクロンまたはそれ以下のオーダーにできる。
第２図に示すフィールド酸化物領域（Ｆ、０Ｘ）１４を
形成するために通常使用される高温酸化工程上第１図の
基板に対して施す。（この工程は、井戸３４を形成する
だめの「ドライブ」工程としても使用できる。）フィー
ルド酸化物領域１４の厚さは、たとえば６０００オング
ストロームにできる。
必要的なものではないが好１しくに、第２図の構造をプ
レーナー化する。すなわち、第３因の表面１５の工すな
表面全形成する工程全行う。このプレーナー化のために
公知の処理を使用できる。
たとえば、プレーナ層形成のために、第２図の構造体の
上にポリメチメタアクリレート（ｐｏｌｙｍｅｔｈｙｍ
ｅｔｈａｃｒｙｌａｔｅ）またはスピン−オン・グラス
層を形成できる。それからこのプレーナ層に反応イオン
エツチングを施す。そのエツチングにプレーナ一層とフ
ィールド酸化物領域１４の間に１−１の選択性を有する
。そのエツチングに工９第２図のフィールド酸化物Ｎ１
４’に薄くする。
その薄くされたものが第３図にフィールド酸化物−１１
＝ 領域１４ａ　として示されている。
次に、フィールド酸化物領域１４ａの間でシリコン基板
を露出させるためにフッ化水素酸に浸す。
それから基板にポリシリコン層またはアモルファスシＩ
Ｊ　：＝’７ン層２０全２０全付Ｎこのシリコン層ハシ
リコン基板とフィールド酸化物領域１４ａ　との両方の
露出部分を被８する。第４図に示″ｒように窓すなわら
開口部２４（・ζおいて上側のシリコン層２０が基板１
０Ｖｃ接触する。すなわち、領域１４ａが基板１０への
開口部を形成する。上側シリコン層２０の上に二酸化シ
リコン層、筐たは二酸化シリコン／窒化シリコンの複合
層２２を形成する。
上側シリコン層２０と、その上の層２２は周知の化学蒸
溜工程を用いて形成できる。ここで説明している実施例
に−・いては、層２０の厚さは約５０００オングストロ
ーム、上の層の厚さはたとえば１０００オングストロー
ムにできる。
次に上側シリコンｌ１ｔ２０を再結晶してその層２０に
基板の結晶構造をとらせる。すなわち、基板の結晶の向
きが（１００）であれば、シリコン層２０のポリシリコ
ンまたはアモルファスシリコンは構造の結晶の向き（１
００）’ｉとる。この再結晶化は走査レーザ（たとえば
ＣＷアルゴンレーザ〕、走査電子ビーム、またはグラフ
ァイト片加熱器のような加熱源から第４図の構造？ｒ７
１１１熱することにより行うことができる。第４図の再
結晶化された層２０を第５図では層２０ａ　　として示
す。第４図の窓２４は、基板の結晶構造を、様態を通じ
て層２０へ伝え、またはその層２０内で成長させるよう
にするための様態として機能する。様態の真上の、第５
図に矢印２７で示されている層２０中のシリコンは、シ
リコン基板の真上にめるから、最高品質の単結晶シリコ
ン構造である。しかし、基板の結晶構造は酸化物領域１
４ａの上のシリコン層の中を横方向に伝わって、第５図
の矢印２８で示されている領域に達する。この横方向結
晶化は、たとえば、様態の縁部をこえて数ミクロンの距
離の所で起るが、得られた結晶構造の品質は、様態の上
で得られるものほどは良くない。したがって、層２０ａ
Ｕエピタキシャルシリコン層の性質を有し、結晶の成長
は、フィールド酸化物領域で隔てられている所定の様態
から起る。電界効果装置は層２０ａの上と中に形成され
る。
再結晶中に基板全裏面から加熱するために他の種々の方
法が用いられる。たとえば、再結晶中にウェハー全上昇
させた温度に保つために、ホット・チャックを使用でき
、−また（１この目的のために石英炉を使用できる。
選択した様態の上に貫通する開口部３２′に形成したマ
スキング層３０全形成する。９んまたはヒ素のようｆｉ
ｎ形不純物’ｊＪｉ２０ａの中に入れる。
その不純物は層２０ａの中を拡散する。そうすると、開
口部３２の所で層２２全最初にエツチングする。１だに
不純物を層２２を通じてイオン打込全行うことができる
。その不純物ｔま、間知の工うに、ｎチャネル装置のし
きい値電圧を調整するために用いられる。ｐチャネル装
置のしきい値電圧調整を行えるように、開口部（第６図
の層３０に破線で示されている）全形成するために別の
マスキング工程を使用する。
別々の領域を形成するため、または再結晶化されている
シリコン層をパターン化するために次の処理工程を行う
。第６図の層２２ｆ：そのパターン化に使用でき、また
げその層が除去されているならば、第７図に示すように
、二酸化シリコンまたは窒化シリコンの別の層３５を使
用できる。（現在でに窒化シリコンが好ましい。〕層３
５に開口部３７を形成するためにマスキング部材３６を
用いる。第８図の酸化物領域（ＯＸ）３８’ｅ形成する
ために局部的な酸化を行う。
このようにして得られた構造を第８図に示す。
この構造でに、再結晶されたシリコンの領域２０ｂが酸
化物３８に、１．９互いに分離される。シリコン領域２
０ｂは酸化物領域１４ａ　の土で互いに電気的に分離さ
れ、かつそれらの領域２０ｂ　の間のシリコン基板を通
る（様態を通る〕経路は比較的長いことに注意されたい
。第８図に示すよう、に、高品質のゲート酸化物４０’
！［−シリコン領域２０ｂ　の上に成長させることがで
きる。エツチングを使用するならば、シリコン領域７．
　Ｏｂ　　も互いに分離される。
次に、第８図の構造の上に多結晶シリコン層を形成して
、パターン化し、第９図に示すゲート部材４２．４３’
に形成する。次に、ドーピング工程を行ってソースおよ
びドレイン領域４４とソースお工びドレイン領域４５を
形成する。周知のように、たとえば初めにｐチャネル装
置の領域をフォトレジストで覆い、ｎ形不純物をゲート
４２に整列させて導入し、ソースおよびドレイン領域４
４を形成する。それからｎチャネル領域をフォトレジス
トで覆って、ｐ形不純物をゲート４３に整列させて導入
し、ソースお工びドレイン領域４５金形成する。通常（
Ｌ−１、周知のパツシペーショ７層（図示せず）と金属
化層を形成して第９図のトランジスタを完成する。
第１０図には第９図に示す構造とは異なる実施例が示さ
れている。第９図におけるものと同様な領域には第１０
図では第９図の参照符号の後に０會付加して示す。たと
えば、第１０図の電界効果装置が基板１００　の上に形
成され、ｎチャネル装置はゲート４２０　ｆｆｉ有し、
ｐチャネル装置はゲート４３０　を有する。第１０図の
装置の処理は、第１０図に矢印４６で示されている領域
においては、再結晶されたシリコン領域２００ｂが別々
の領域に分離されていることを除き、第１図〜第９図に
ついて説明したのとほぼ同じでめる。（たとえば、これ
には第７図のマスキング層３６を通じて示されている中
心の開口部３７企なくすことを必要とする。）第１Ｏ図
の構造では、ｎチャネル装置のソース領域またはドレイ
ン領域の一方が、ｐチャネル装置のソース領域またはド
レイン領域の一方に接触する。これにＪニジ、それらの
トランジスタの間に共通の接合部が得られる。このこと
はＣＭＯＳインバータの製造においてとくに有用でろる
。
（それらの領域を接続するために金属シャントが用いら
れていることに注意されたい。）第９図お工び第１０図
に示す集積回路には、従来の分離法音用いている回路と
比較していくつかの利点かめる。たとえば、第９囚にお
いて、ｐ＋領域４５とこれに最も近いｎ＋領域４４とは
酸化動領域１４ａ上で相互に十分に分離されている。
したがって、それらの領域の間隔は、突き抜けのおそれ
なしに、マスキングの許容誤差が許す限度内で狭くでき
る。基板中の窓を通り、かつ酸化物領域１４ａ　の下側
を通るそれらの領域の間の経路は比較的長く（たとえば
３ミクロン）、したがって問題が起る余地がないほど長
い。前記のように第９図のｌ窓２４の所に電照品質の再
結晶化が起る。この最高品質のシリコンは、それが最も
必要であるトランジスタのチャネルの所である。ソース
お工びドレイン領域の外縁部へ向って配置される低品質
の再結晶化は、それがチャネル領域において起る場合ニ
ジも問題に少い。第９図および第１Ｏ図の回路では、装
Ｒは下側の基板に接触している（井戸３４と３４０の内
側と外側で）１．これにより、ホットエレクトロンから
の基板漏れｔ流の制御をより良く行うことができる。更
に、ソース・ドレイン接合がほとんど酸化物領域の上に
めるから、接合容置は小さく、接合漏れ電流は少い。
基板へのコンタクト漏れ（たとえば金属コンタクトから
の〕は従来の構造よ！ｌｌハるかに少い。というのは、
コンタクトは酸化物領域１４ａ　または１４０ａの上の
ソースおよびドレイン領域に対して行われるからでめる
。したがって「スパイキング」全阻止するために従来し
ばしば用因られていた拡散プラグは不要である。
以上、電界効果装置をその上に製造するシリコン基板の
処理ｉ／ｃついて説明した。酸化物領域の上に、離隔さ
れた、再結晶されたシリコン領域が形成される。酸化物
領域の間に形成されだ様態から再結晶化が行われる。様
態の上に電界効果装置が形成される。
【図面の簡単な説明】
第１図はｎ形井戸と二酸化シリコン層および窒化シリコ
ンマスキング部材ヲサむシリコン基板の一部の横断面図
、第２図は酸化工程上行い、窒化シリコンマスキング部
材を除去した後の第１図の基板を示し、第３図はブレー
ナ一工程後の第２図の基板を示す図、第４図は基板上へ
のシリコン層の形成後の第３図の基板を示す図、第５図
は基板の結晶構造が上側のシリコン層へ伝えられた後の
第４図の基板金示す図、第６図は装置の電圧しきい値調
整のために用いられるドーピング工程中の第５図の基板
を示す図、第７図は（＝ｊ加マスキング工程中の第６図
の基板を示す図、第８図に隣接する２つのトランジスタ
領域を分離するためにシリコン層を処理した後の第７図
の基板を示す図、第９図は上側］のシリコン層の上と内
部にＣＭＯ８トランジスタが形成された後の第８図の基
板を示す図、第１Ｏ図［ＣＭＯ８インバータの製造にと
くに有用な本発明の別の実施？ｉｌを示す基板の横断面
図で必る。 １０・・・・シリコン基板、１３・二・・窒化シリコン
層、１４・・・・フィールド酸化物領域、２０・・・・
再結晶化シリコン層、２４・・・・開口部、３６・・・
・マスキング＃４４，４５・・・・ソースおよびドレイ
ン領域。

Claims (1)

  1. 【特許請求の範囲】 （１）シリコン基板上の電界効果装置を絶縁領域を用い
    て分離する、シリコン基板に電界効果装置を製造する方
    法において、 前記絶縁領域の間に窓を形成するように、前記基板上に
    前記絶縁領域を形成する工程と、 前記絶縁領域の上と窓の上にシリコン層を形成する工程
    と、 前記シリコン層を前記窓を通じて再結晶化させる再結晶
    処理工程と、 前記再結晶化されたシリコン層中の前記窓の上に電界効
    果装置を形成する工程と を備え、それにより、その中に前記電界効果装置を形成
    できる層を前記シリコン層から形成することを特徴とす
    るシリコン基板上に電界効果装置を製造する方法。 （２）特許請求の範囲第１項記載の方法であつて、前記
    再結晶化されたシリコン層内に、前記絶縁領域の上部で
    互いに分離される、分離された領域を形成する工程を含
    むことを特徴とする方法。 （３）特許請求の範囲第２項記載の方法であつて、前記
    装置のチャネルは全体として前記窓の上に存在し、前記
    装置のソース領域とドレイン領域は前記絶縁領域の上部
    に延在することを特徴とする方法。 （４）特許請求の範囲第１項記載の方法であつて、前記
    シリコン基板は単結晶シリコンであり、前記再結晶化さ
    れたシリコンの層は、エピタキシャルに似た上部シリコ
    ン層を形成するように前記基板の結晶の向きをとること
    を特徴とする方法。 （５）特許請求の範囲第４項記載の方法であつて、前記
    シリコン層を形成する前記工程は、ポリシリコン層を形
    成する工程を含むことを特徴とする方法。 （６）特許請求の範囲第４項記載の方法であつて、シリ
    コン層を形成する前記工程は、アモルファスシリコンの
    層を形成する工程を含むことを特徴とする方法。 （７）特許請求の範囲第１項記載の前記絶縁領域は前記
    基板から成長させられた、成長した二酸化シリコン領域
    であることを特徴とする方法。 （８）特許請求の範囲第７項記載の方法であつて、前記
    シリコン層を形成する前記工程の前に、前記成長させら
    れた二酸化シリコン領域をプレーナ化する工程を含むこ
    とを特徴とする方法。 （９）特許請求の範囲第１項記載の方法であつて、前記
    再結晶化された領域を形成するために前記シリコン層を
    処理する前記工程は前記シリコン層を加熱する工程を含
    むことを特徴とする方法。 （１０）シリコン基板上に離隔された酸化物領域を形成
    する工程と、 前記離隔された酸化物領域の間で前記基板に接触するシ
    リコン層を前記酸化物領域の上に形成する工程と、 前記シリコン層が前記基板の結晶構造をとるように、前
    記シリコン層を再結晶させる処理を前記シリコン層に施
    す工程と、 前記離隔されている酸化物領域の上の前記再結晶化され
    た層の内部に電界効果トランジスタを形成する工程と を備え、前記再結晶化は、前記シリコン層が前記基板に
    接触する場所である前記離隔されている酸化物領域の間
    から前記シリコン層中へ伝わり、それにより電界効果ト
    ランジスタが製造されることを特徴とするシリコン基板
    上に電界効果トランジスタを製造する方法。 （１１）特許請求の範囲第１０項記載の方法であつて、
    前記シリコン層を形成する工程はポリシリコン層の形成
    を含むことを特徴とする方法。 （１２）特許請求の範囲第１０項記載の方法であつて、
    前記シリコン層を形成する工程は、アモルファスシリコ
    ン層を形成する工程を含むことを特徴とする方法。 （１３）特許請求の範囲第１１項または第１２項記載の
    方法であつて、離隔された酸化物領域を形成する前記工
    程は、前記基板から酸化物領域を成長させる工程を含む
    ことを特徴とする方法。 （１４〕特許請求の範囲第１３項記載の方法であつて、
    前記シリコン層を再結晶化させる処理を前記シリコン層
    に施す前記工程は、前記シリコン層を加熱することを含
    むことを特徴とする方法。 （１５）特許請求の範囲第１４項記載の方法であつて、
    前記シリコン層の形成前に、前記酸化物領域をプレーナ
    化することを特徴とする方法。 （１６）特許請求の範囲第１０項記載の方法であつて、
    前記再結晶化されたシリコン層中に分離された領域を形
    成する工程を含むことを特徴とする方法。
JP61024240A 1985-02-11 1986-02-07 シリコン基板上に電界効果装置を製造する方法 Pending JPS61187224A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/700,607 US4654958A (en) 1985-02-11 1985-02-11 Process for forming isolated silicon regions and field-effect devices on a silicon substrate
US700607 1996-08-12

Publications (1)

Publication Number Publication Date
JPS61187224A true JPS61187224A (ja) 1986-08-20

Family

ID=24814181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61024240A Pending JPS61187224A (ja) 1985-02-11 1986-02-07 シリコン基板上に電界効果装置を製造する方法

Country Status (9)

Country Link
US (1) US4654958A (ja)
JP (1) JPS61187224A (ja)
KR (1) KR860006831A (ja)
CN (1) CN1006261B (ja)
DE (1) DE3603470A1 (ja)
FR (1) FR2577348B1 (ja)
GB (1) GB2170953B (ja)
HK (1) HK37989A (ja)
SG (1) SG86288G (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510640A (en) * 1990-04-17 1996-04-23 Cannon Kabushiki Kaisha Semiconductor device and process for preparing the same
WO1996042112A1 (fr) * 1995-06-12 1996-12-27 Hitachi, Ltd. Circuit integre a semi-conducteur, son procede de fabrication et plaquette semi-conductrice

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5190886A (en) * 1984-12-11 1993-03-02 Seiko Epson Corporation Semiconductor device and method of production
JPS61139058A (ja) * 1984-12-11 1986-06-26 Seiko Epson Corp 半導体製造装置
JPS62177909A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd 半導体装置の製造方法
US4717688A (en) * 1986-04-16 1988-01-05 Siemens Aktiengesellschaft Liquid phase epitaxy method
US5214302A (en) * 1987-05-13 1993-05-25 Hitachi, Ltd. Semiconductor integrated circuit device forming on a common substrate MISFETs isolated by a field oxide and bipolar transistors isolated by a groove
US4760036A (en) * 1987-06-15 1988-07-26 Delco Electronics Corporation Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
US4997780A (en) * 1988-09-21 1991-03-05 Ncr Corporation Method of making CMOS integrated devices in seeded islands
US5026665A (en) * 1990-12-24 1991-06-25 Motorola Inc. Semiconductor device electrode method
WO1995024057A2 (en) * 1994-03-03 1995-09-08 Rohm Corporation Low voltage one transistor flash eeprom cell using fowler-nordheim programming and erase
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
US6093936A (en) * 1995-06-07 2000-07-25 Lsi Logic Corporation Integrated circuit with isolation of field oxidation by noble gas implantation
US6627511B1 (en) * 1995-07-28 2003-09-30 Motorola, Inc. Reduced stress isolation for SOI devices and a method for fabricating
US5693975A (en) * 1995-10-05 1997-12-02 Integrated Device Technology, Inc. Compact P-channel/N-channel transistor structure
EP0849804A3 (en) * 1996-12-19 1999-08-25 Texas Instruments Incorporated Improvements in or relating to field effect transistors
KR100269289B1 (ko) * 1997-02-19 2000-10-16 윤종용 실리콘막의결정화방법
KR100240615B1 (ko) * 1997-03-13 2000-01-15 김영환 반도체장치의제조방법
US5972758A (en) * 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture
US6281521B1 (en) 1998-07-09 2001-08-28 Cree Research Inc. Silicon carbide horizontal channel buffered gate semiconductor devices
DE69940422D1 (de) 1999-04-30 2009-04-02 St Microelectronics Srl Herstellungsverfahren für integrierte SOI Schaltkreisstrukturen
KR100319625B1 (ko) * 1999-05-28 2002-01-05 김영환 반도체소자의 제조방법
US20020117718A1 (en) * 2001-02-28 2002-08-29 Apostolos Voutsas Method of forming predominantly <100> polycrystalline silicon thin film transistors
GB0130485D0 (en) * 2001-12-21 2002-02-06 Plastic Logic Ltd Self-aligned printing
KR100525797B1 (ko) * 2003-06-18 2005-11-02 동부아남반도체 주식회사 소자분리막 구조 및 제조 방법
JP2008205053A (ja) * 2007-02-17 2008-09-04 Seiko Instruments Inc 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4269631A (en) * 1980-01-14 1981-05-26 International Business Machines Corporation Selective epitaxy method using laser annealing for making filamentary transistors
US4381201A (en) * 1980-03-11 1983-04-26 Fujitsu Limited Method for production of semiconductor devices
JPS56135969A (en) * 1980-03-27 1981-10-23 Fujitsu Ltd Manufacture of semiconductor device
US4487639A (en) * 1980-09-26 1984-12-11 Texas Instruments Incorporated Localized epitaxy for VLSI devices
NL188550C (nl) * 1981-07-02 1992-07-16 Suwa Seikosha Kk Werkwijze voor het vervaardigen van een halfgeleidersubstraat.
US4637127A (en) * 1981-07-07 1987-01-20 Nippon Electric Co., Ltd. Method for manufacturing a semiconductor device
EP0073487B1 (en) * 1981-08-31 1988-07-20 Kabushiki Kaisha Toshiba Method for manufacturing three-dimensional semiconductor device
US4461670A (en) * 1982-05-03 1984-07-24 At&T Bell Laboratories Process for producing silicon devices
US4497683A (en) * 1982-05-03 1985-02-05 At&T Bell Laboratories Process for producing dielectrically isolated silicon devices
US4566914A (en) * 1983-05-13 1986-01-28 Micro Power Systems, Inc. Method of forming localized epitaxy and devices formed therein

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510640A (en) * 1990-04-17 1996-04-23 Cannon Kabushiki Kaisha Semiconductor device and process for preparing the same
WO1996042112A1 (fr) * 1995-06-12 1996-12-27 Hitachi, Ltd. Circuit integre a semi-conducteur, son procede de fabrication et plaquette semi-conductrice

Also Published As

Publication number Publication date
HK37989A (en) 1989-05-12
FR2577348B1 (fr) 1988-11-18
GB2170953A (en) 1986-08-13
SG86288G (en) 1989-07-14
GB2170953B (en) 1988-08-10
CN1006261B (zh) 1989-12-27
DE3603470A1 (de) 1986-08-28
GB8601163D0 (en) 1986-02-19
FR2577348A1 (fr) 1986-08-14
KR860006831A (ko) 1986-09-15
CN85104551A (zh) 1986-12-10
US4654958A (en) 1987-04-07

Similar Documents

Publication Publication Date Title
JPS61187224A (ja) シリコン基板上に電界効果装置を製造する方法
US4329186A (en) Simultaneously forming fully implanted DMOS together with enhancement and depletion mode MOSFET devices
US6569715B1 (en) Large grain single crystal vertical thin film polysilicon mosfets
US4463492A (en) Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state
US4651408A (en) Fabrication of stacked MOS devices utilizing lateral seeding and a plurality of separate implants at different energies
US4670768A (en) Complementary MOS integrated circuits having vertical channel FETs
US5369045A (en) Method for forming a self-aligned lateral DMOS transistor
US4778775A (en) Buried interconnect for silicon on insulator structure
JPH05160396A (ja) Ｍｏｓ形電界効果トランジスタ
JP3152959B2 (ja) 半導体装置及びその製造方法
US6624475B2 (en) SOI low capacitance body contact
JPS6042626B2 (ja) 半導体装置の製造方法
JPS63281465A (ja) 電界効果トランジスタ及びその中間体の製造方法
JP2008085357A (ja) 電界効果型トランジスタの製造方法
JPS62162353A (ja) Ｍｏｓ型半導体装置の製造方法
US4228447A (en) Submicron channel length MOS inverter with depletion-mode load transistor
EP0152625A2 (en) Method for fabricating a semiconductor device having a polycrystalline silicon-active region.
US6236089B1 (en) CMOSFET and method for fabricating the same
JPH05114734A (ja) 半導体装置
JPS6247151A (ja) 相互接続部を基板に形成する方法
JPH0728043B2 (ja) 半導体装置
US6069030A (en) CMOSFET and method for fabricating the same
KR930008905B1 (ko) 다층구조의 시모스 트랜지스터의 제조방법
JPH04233758A (ja) 半導体装置とその製造方法
JP3399206B2 (ja) 半導体層の絶縁分離方法、半導体装置の製造方法および半導体装置