JP2008205053A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008205053A
JP2008205053A JP2007037226A JP2007037226A JP2008205053A JP 2008205053 A JP2008205053 A JP 2008205053A JP 2007037226 A JP2007037226 A JP 2007037226A JP 2007037226 A JP2007037226 A JP 2007037226A JP 2008205053 A JP2008205053 A JP 2008205053A
Authority
JP
Japan
Prior art keywords
well
region
inversion layer
potential
layer formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007037226A
Other languages
English (en)
Inventor
Hiroaki Takasu
博昭 鷹巣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2007037226A priority Critical patent/JP2008205053A/ja
Priority to US12/070,132 priority patent/US7880240B2/en
Priority to CN2008100966666A priority patent/CN101271900B/zh
Priority to KR1020080014460A priority patent/KR101442252B1/ko
Publication of JP2008205053A publication Critical patent/JP2008205053A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Abstract

【課題】高電源電圧回路部に十分な素子分離特性とラッチアップ耐性を持たせつつ、高い素子集積度を持った半導体装置を提供する。
【解決手段】トレンチ分離構造を有し、高電源電圧回路部には少なくとも一つのウエル領域とＭＯＳ型トランジスタ、及び各素子を電気的に接続する配線を有する半導体装置において、ウエル領域の端部近傍のトレンチ分離領域の上部であって配線の下部である領域に、配線の電位によって、寄生的に形成される反転層の発生を防止するための反転層形成防止電極を形成し、電位は、その下部に位置する半導体基板の電位と同一にした。さらに反転層形成防止電極の下部には、半導体基板と同じ導電型の濃い不純物濃度領域からなるガードリング領域を設置し、半導体基板の電位を強固に固定し、またバイポーラ動作発生時においてキャリアを捕獲してラッチアップを防止できるようにした。
【選択図】なし

Description

本発明は、素子分離構造にトレンチ分離を使用した多電源電圧を持つＣＭＯＳデバイス等のトレンチ分離構造を有する半導体装置に関する。
多電源電圧を使用するＣＭＯＳデバイスを有する半導体装置では、ロジック回路などの内部回路を構成する低電源電圧部の集積度を向上させるとともに、入出力回路などに用いられる高電源電圧部の素子分離領域での寄生トランジスタの形成を防止し、ラッチアップ耐性を確保することが重要である。
近年の素子分離にはＬＯＣＯＳ法に比べて高集積化に適しているトレンチ分離方法が採用される場合が多い。しかしながら、ＬＯＣＯＳ法においては寄生チャネルの発生を防止するための不純物濃度の濃い領域、いわゆるチャネルストッパー領域あるいはフィールドドープ領域を容易に具備することができ、ＬＯＣＯＳ下の半導体基板の反転を防止することができるため高電圧電源回路の素子分離特性に優れていたが、トレンチ分離で素子分離した半導体装置では、トレンチ分離領域上を通過する配線の電位によってトレンチ分離領域下部の半導体基板の表面に寄生的な反転層が形成される、いわゆる寄生チャネルを生じやすいという問題点があり、特に高電圧電源回路部の形成に支障を来たしていた。
ここで、反転層や寄生チャネルの形成、およびそれらにより引き起こされるラッチアップについて、図３を参照して説明する。
図３は、従来の半導体装置の高電源電圧回路部の一部を示す模式的断面図である。
第１導電型半導体基板としてのＰ型のシリコン基板１０１上には、第１ウエルとしてＰ型の低濃度不純物領域からなるＰウエル領域２０１および第２ウエルとしてＮ型の低濃度不純物領域からなるＮウエル領域２０２が隣接して形成されており、Ｐウエル領域２０１の表面には例えばＮ型のＭＯＳ型トランジスタのソースやドレイン領域であるＮ型の高濃度不純物領域５０１が、またＮウエル領域２０２の表面には例えばＰ型のＭＯＳ型トランジスタのソースやドレイン領域であるＰ型の高濃度不純物領域５０２が形成されており、その間には素子分離用のトレンチ分離領域３０１が形成されている。また、その上部には各素子を電気的に接続するためのアルミニウムなどからなる配線９０１が、シリコン酸化膜などよりなる第１の絶縁膜６０１を介して配置されている。
電源電圧に例えば３０ｖを使用する高電源電圧回路では、配線９０１には３０ｖの電位が供給される場合がある。この際にＰウエル領域２０１の電位はグランドレベル（０ｖ）であるため、Ｐウエル領域２０１のトレンチ分離領域３０１の下部には、容易にＮ型の反転層９１１が形成されてしまう。これにより、Ｎ型の高濃度不純物領域５０１とＮ型の反転層９１１とＮウエル領域２０２からなる寄生トランジスタが導通し、オン電流が生じる。このオン電流によるＮウエル領域２０２の電位上昇によりＰ型の高濃度不純物領域５０２、Ｎウエル領域２０２、Ｐ型のシリコン基板１０１によるバーチカルな寄生ＰＮＰトランジスタがオンする。これによって、Ｐウエル領域２０１の電位降下が生じ、いわゆるラッチアップ現象を引き起こす。
高電源電圧回路部に十分なラッチアップ耐性を持たせるためにはウエルの深さを深くして寄生バイポーラ動作を抑える必要があり、またＮＭＯＳトランジスタとＰＭＯＳトランジスタ間のリーク電流を抑え、耐圧特性を確保するために、トレンチ分離部の分離幅を大きくとる必要があった。このため低電源電圧回路部においても高電源電圧回路部と同じトレンチ分離を使用すると高い集積度が要求される低電源電圧部の素子の集積度が低下するという問題点を有していた。
その改善策として、高電源電圧回路部のウエルの深さを低電源電圧回路部のウエルの深さよりも深くしたり、高電源電圧回路部のトレンチ分離部の分離幅を低電源電圧回路部のトレンチ分離幅に比べて広くしたりする例も提案されている。（例えば、特許文献１参照。）
特開２０００−５８６７３号公報
しかしながら、上述のようにトレンチ分離で素子分離した多電源電圧を使用する半導体装置においては、高電源電圧回路部に十分なラッチアップ耐性を持たせるためにはウエルの深さを深くして寄生バイポーラ動作を抑える必要があり、またＮＭＯＳトランジスタとＰＭＯＳトランジスタ間のリーク電流を抑え、反転耐圧特性を確保するために、トレンチ分離部の分離幅を大きくとる必要があった。このため低電源電圧回路部においても高電源電圧回路部と同じトレンチ分離を使用すると高い集積度が要求される低電源電圧回路部の素子の集積度が低下するという問題点を有していた。
また、高電源電圧回路部のウエルの深さを低電源電圧回路部のウエルの深さよりも深くしたり、高電源電圧回路部のトレンチ分離部の分離幅を低電源電圧回路部に比べて広くしたりする例も提案されているが製造工程が増加したり、分離幅が増大してコストアップに繋がるなどの問題点があった。
上記問題点を解決するために、本発明は半導体装置を以下のように構成した。
半導体基板上に高電源電圧回路部と低電源電圧回路部とを有し、高電源電圧回路部および低電源電圧回路部における各素子をトレンチ分離領域により素子分離したトレンチ分離構造を有し、高電源電圧回路部には少なくとも一つのウエル領域とＭＯＳ型トランジスタ、及び各素子を電気的に接続する配線を有する半導体装置において、ウエル領域の端部近傍に配置されたトレンチ分離領域の上部であって、配線の下部である領域に、配線の電位によって半導体基板の表面に寄生的に形成される反転層の発生を防止するための反転層形成防止電極を形成した。
また、反転層形成防止電極の電位は、その下部に位置する半導体基板の電位と同一にした。
さらに反転層形成防止電極の下部には電気的に接続された、半導体基板と同じ導電型の濃い不純物濃度領域からなるガードリング領域を設置し、半導体基板の電位を強固に固定し、またバイポーラ動作発生時においてキャリアを捕獲してラッチアップを防止できるようにした。
これらの手段によって、工程の増加もなく高電源電圧回路部に十分な素子分離特性とラッチアップ耐性を持たせつつ、低電源電圧回路部においても高電源電圧回路部と同じトレンチ分離を使用しながら高い素子集積度を持った半導体装置を得ることができる。
以上説明したように、本発明によれば、半導体基板上に高電源電圧回路部と低電源電圧回路部とを有し、高電源電圧回路部および低電源電圧回路部における各素子をトレンチ分離領域により素子分離したトレンチ分離構造を有し、高電源電圧回路部には少なくとも一つのウエル領域とＭＯＳ型トランジスタ、及び各素子を電気的に接続する配線を有する半導体装置において、ウエル領域の端部近傍に配置されたトレンチ分離領域の上部であって、配線の下部である領域に、配線の電位によって半導体基板の表面に寄生的に形成される反転層の発生を防止するための反転層形成防止電極を形成した。
また、反転層形成防止電極の電位は、その下部に位置する半導体基板の電位と同一にした。
さらに反転層形成防止電極の下部には電気的に接続された、半導体基板と同じ導電型の濃い不純物濃度領域からなるガードリング領域を設置し、半導体基板の電位を強固に固定し、またバイポーラ動作発生時においてキャリアを捕獲してラッチアップを防止できるようにした。
これらの手段によって、工程の増加もなく高電源電圧回路部に十分な素子分離特性とラッチアップ耐性を持たせつつ、低電源電圧回路部においても高電源電圧回路部と同じトレンチ分離を使用しながら高い素子集積度を持った半導体装置を得ることができる。
図１は、本発明に係る半導体装置の高電源電圧回路部における第１の実施例を示す模式的断面図である。
第１導電型半導体基板としてのＰ型のシリコン基板１０１上には、第１ウエルとしてＰ型の低濃度不純物領域からなるＰウエル領域２０１および第２ウエルとしてＮ型の低濃度不純物領域からなるＮウエル領域２０２が隣接して形成されるており、Ｐウエル領域２０１の表面には、例えばＮ型のＭＯＳ型トランジスタのソースやドレイン領域であるＮ型の高濃度不純物領域５０１が、またＮウエル領域２０２の表面には例えばＰ型のＭＯＳ型トランジスタのソースやドレイン領域であるＰ型の高濃度不純物領域５０２が形成されており、その間には素子分離用のトレンチ分離領域３０１が形成されている。
Ｐウエル領域２０１上の素子分離用のトレンチ分離領域３０１上にはシリコン酸化膜などよりなる第１の絶縁膜６０１を介して、ＭＯＳ型トランジスタのゲート電極と同一の薄膜からなる多結晶シリコン薄膜やメタルなどからなるＮ型反転層形成防止電極７０１が、Ｎウエルとの接合面に沿うように形成されており、図示しないがその電位はＰウエル領域２０１と同一であるたとえばグランドレベルになるように固定接続されている。
Ｎウエル領域２０２上の素子分離用のトレンチ分離領域３０１上にはシリコン酸化膜などよりなる第１の絶縁膜６０１を介して、ＭＯＳ型トランジスタのゲート電極と同一の薄膜からなる多結晶シリコン薄膜やメタルなどからなるＰ型反転層形成防止電極７０２が、Ｐウエルとの接合面に沿うように形成されており、図示しないがその電位はＮウエル領域２０２と同一である、たとえば電源電圧になるように固定接続されている。
Ｎ型反転層形成防止電極７０１やＰ型反転層形成防止電極７０２の上部には第２の絶縁膜８０１を介して各素子を電気的に接続するためのアルミニウムなどからなる配線９０１が形成されている。
ここで、配線９０１に例えば３０ｖの高い電位が供給された場合には、Ｎ型反転層形成防止電極７０１が、配線９０１とＰウエル領域２０１の間に配置されており、その電位はＰウエル領域２０１と同一になるように固定されているため、高い電位が配線９０１に印加された場合でもＰウエル領域２０１の表面にＮ型の反転層を形成することはない。
また、配線９０１に例えば０ｖの低い電位が供給された場合には、たとえば３０ｖの高い電源電圧に固定されたＮウエル領域２０２表面との電位差が大きくなるため、Ｎウエル領域２０２の表面にＰ型の反転層が形成されてしまうことが懸念されるが、本発明によればＰ型反転層形成防止電極７０２が、配線９０１とＮウエル領域２０２の間に配置されており、その電位はＮウエル領域２０２と同一になるように固定されているため、Ｎウエル領域２０２に比べて相対的に低い電位が配線９０１に印加された場合でもＮウエル領域２０１の表面にＰ型の反転層を形成することはない。
以上の説明のとおり、本発明によって効果的に反転層の形成を防止し、それによって生じる恐れがあるラッチアップの発生も未然に防止することができる。
図１の例においては、第１の絶縁膜６０１を有する例を示したが、第１の絶縁膜６０１は必ずしも必要ではない。
また、半導体基板とウエル領域の組み合わせについて、図１の例では、第１導電型半導体基板としてＰ型のシリコン基板、第１ウエルとしてＰウエル、第２ウエルとしてＮウエルからなる例を示したが、第１導電型半導体基板としてＮ型のシリコン基板、第１ウエルとしてＮウエル、第２ウエルとしてＰウエルとした場合にも、図１の例の極性をそれぞれ逆にすればよい。
また、ウエル領域を一つだけ有する構造である、たとえば第１導電型半導体基板としてＰ型のシリコン基板、第２ウエルとしてＮウエルからなる場合は、Ｐ型のシリコン基板を図１の例におけるＰウエル領域２０１と読み替えれば同様の効果を奏することが可能であり、またその逆の組み合わせである、第１導電型半導体基板としてＮ型のシリコン基板、第２ウエルとしてＰウエルからなる例については、第１導電型半導体基板としてＮ型のシリコン基板、第１ウエルとしてＮウエル、第２ウエルとしてＰウエルとした場合と同様に逆の極性に置き換えればよい。
なお、図示は省略するが、本発明における半導体装置の低電源電圧回路部においては、動作電圧が低いため、寄生バイポーラ動作やラッチアップは発生しにくい。そのため上記の説明のような反転層形成防止電極は必要ないので高集積化が可能となる。
図２は、本発明に係る半導体装置の高電源電圧回路部における第２の実施例を示す模式的断面図である。
第１導電型半導体基板としてのＰ型のシリコン基板１０１上には、第１ウエルとしてＰ型の低濃度不純物領域からなるＰウエル領域２０１および第２ウエルとしてＮ型の低濃度不純物領域からなるＮウエル領域２０２が隣接して形成されるており、Ｐウエル領域２０１の表面には、例えばＮ型のＭＯＳ型トランジスタのソースやドレイン領域であるＮ型の高濃度不純物領域５０１が、またＮウエル領域２０２の表面には例えばＰ型のＭＯＳ型トランジスタのソースやドレイン領域であるＰ型の高濃度不純物領域５０２が形成されており、その間には素子分離用のトレンチ分離領域３０１が形成されている。
図１の例と異なる点は、Ｐウエル領域２０１の表面には第１の絶縁膜６０１を介して形成されたＮ型反転層形成防止電極７０１の下部に、Ｎ型反転層形成防止電極７０１とコンタクト領域４１１を介して電気的に接続された、Ｐウエル２０１の電位を強固に固定し、バイポーラ動作発生時においてキャリアを捕獲してラッチアップを防止するための、Ｐウエル２０１と同じ導電型の濃い不純物濃度領域からなるＰ型ガードリング領域４２１が形成されており、
またＮウエル領域２０２の表面には第１の絶縁膜６０１を介して形成されたＰ型反転層形成防止電極７０２の下部に、Ｐ型反転層形成防止電極７０２とコンタクト領域４１１を介して電気的に接続された、Ｎウエル２０２の電位を強固に固定し、バイポーラ動作発生時においてキャリアを捕獲してラッチアップを防止するための、Ｎウエル２０２と同じ導電型の濃い不純物濃度領域からなるＮ型ガードリング領域４２２が形成されている点である。
Ｎ型反転層形成防止電極７０１やＰ型反転層形成防止電極７０２の上部には第２の絶縁膜８０１を介して各素子を電気的に接続するためのアルミニウムなどからなる配線９０１が形成されている。
ここで、配線９０１に例えば３０ｖの高い電位が供給された場合には、Ｎ型反転層形成防止電極７０１が、配線９０１とＰウエル領域２０１の間に配置されており、その下部に置かれたＰウエル２０１の電位を強固に固定し、バイポーラ動作発生時においてキャリアを捕獲してラッチアップを防止するための、Ｐウエル２０１と同じ導電型の濃い不純物濃度領域からなるＰ型ガードリング領域４２１と電気的に接続しているため、その電位はＰウエル領域２０１と同一になるように固定されている。従って高い電位が配線９０１に印加された場合でもＰウエル領域２０１の表面にＮ型の反転層を形成することはない。
また、配線９０１に例えば０ｖの低い電位が供給された場合には、たとえば３０ｖの高い電源電圧に固定されたＮウエル領域２０２表面との電位差が大きくなるため、Ｎウエル領域２０２の表面にＰ型の反転層が形成されてしまうことが懸念されるが、本発明によればＰ型反転層形成防止電極７０２が、配線９０１とＮウエル領域２０２の間に配置されており、その下部に置かれたＮウエル２０２の電位を強固に固定し、バイポーラ動作発生時においてキャリアを捕獲してラッチアップを防止するためのＮウエル２０２と同じ導電型の濃い不純物濃度領域からなるＮ型ガードリング領域４２２と電気的に接続しているため、その電位はＮウエル領域２０１と同一になるように固定されている。従ってＮウエル領域２０２に比べて相対的に低い電位が配線９０１に印加された場合でもＮウエル領域２０１の表面にＰ型の反転層を形成することはない。
図２の例では、図１の例に加えて、Ｐウエル２０１やＮウエル２０２の電位を強固に固定し、バイポーラ動作発生時においてキャリアを捕獲してラッチアップを防止するための、ガードリングの役目を果たすＰ型ガードリング領域４２１とＮ型ガードリング領域４２２が形成されているため、図１の例に比べてラッチアップ耐性をさらに強化することができる。また、Ｐ型ガードリング領域４２１とＮ型ガードリング領域４２２はそれぞれＮ型反転層形成防止電極７０１とＰ型反転層形成防止電極７０２の下部に配置されるため、特別な占有面積を必要とせず、コストアップなどの不具合も生じない。
なお、半導体基板とウエル領域の組み合わせについては、図１の例と同様に、幾つかの組み合わせが考えられるが図１の例の説明をもって説明に代える。
その他の説明についても図１と同一の番号を付記することで説明に代える。
以上の説明のとおり、本発明によって工程の増加もなく高電源電圧回路部に十分な素子分離特性とラッチアップ耐性を持たせつつ、低電源電圧回路部においても高電源電圧回路部と同じトレンチ分離を使用しながら高い素子集積度を持った半導体装置を得ることができる。
本発明に係る半導体装置の高電源電圧回路部における第１の実施例を示す模式的断面図である。 本発明に係る半導体装置の高電源電圧回路部における第２の実施例を示す模式的断面図である。 従来の半導体装置の高電源電圧回路部の一部を示す模式的断面図である。
符号の説明
１０１ Ｐ型のシリコン基板
２０１ Ｐウエル領域
２０２ Ｎウエル領域
３０１ トレンチ分離領域
４１１ コンタクト領域
４２１ Ｐ型ガードリング領域
４２２ Ｎ型ガードリング領域
５０１ Ｎ型の高濃度不純物領域
５０２ Ｐ型の高濃度不純物領域
６０１ 第１の絶縁膜
７０１ Ｎ型反転層形成防止電極
７０２ Ｐ型反転層形成防止電極
８０１ 第２の絶縁膜
９０１ 配線

Claims (8)

  1. 半導体基板上に高電源電圧回路部と低電源電圧回路部とを有し、前記高電源電圧回路部および前記低電源電圧回路部における各素子をトレンチ分離領域により素子分離したトレンチ分離構造を有し、前記高電源電圧回路部には少なくとも一つのウエル領域とＭＯＳ型トランジスタ、及び各素子を電気的に接続する配線を有する半導体装置において、前記ウエル領域の端部近傍に配置された前記トレンチ分離領域の上部であって、前記配線の下部である領域に、前記配線の電位によって前記半導体基板の表面に寄生的に形成される反転層の発生を防止するための反転層形成防止電極が配置されていることを特徴とする半導体装置。
  2. 前記高電源電圧回路部は、第１導電型半導体基板と、第１導電型の第１ウエル及び第２導電型の第２ウエルから成り、前記第１ウエルと前記第２ウエルの接合部において、前記第１ウエルと前記第２ウエルのそれぞれの端部であって、前記トレン分離領域の上部であって配線の下部である領域に、前記反転層形成防止電極を有する請求項１記載の半導体装置。
  3. 前記第１ウエル上に形成された前記反転層形成防止電極の電位は、前記第１ウエルと等しく、前記第２ウエル上に形成された前記反転層形成防止電極の電位は、前記第２ウエルの電位と等しくされていることを特徴とする請求項２記載の半導体装置。
  4. 前記第１ウエル上に形成された前記反転層形成防止電極の下部には、前記第１ウエル上に形成された前記反転層形成防止電極と電気的に接続された、前記第１ウエルの電位を強固に固定し、またバイポーラ動作発生時においてキャリアを捕獲してラッチアップを防止するための、第１ウエルと同じ導電型の濃い不純物濃度領域からなるガードリング領域を有し、前記第２ウエル上に形成された前記反転層形成防止電極の下部には、前記第２ウエル上に形成された前記反転層形成防止電極と電気的に接続された、前記第２ウエルの電位を強固に固定し、またバイポーラ動作発生時においてキャリアを捕獲してラッチアップを防止するための、第２ウエルと同じ導電型の濃い不純物濃度領域からなるガードリング領域を有することを特徴とする請求項２記載の半導体装置。
  5. 前記高電源電圧回路部は、第１導電型半導体基板と、第２導電型の第２ウエルからなり、前記第１導電型半導体基板と第２ウエルの接合部付近において、前記第１導電型半導体基板と前記第２ウエルのそれぞれの端部であって、前記トレン分離領域の上部であって配線の下部である領域に、前記反転層形成防止電極を有することを特徴とする請求項１記載の半導体装置。
  6. 前記第１導電型半導体基板上に形成された前記反転層形成防止電極の電位は前記第１導電型半導体基板と等しく、前記第２ウエル上に形成された前記反転層形成防止電極の電位は、前記第２ウエルの電位と等しいことを特徴とする請求項５記載の半導体装置。
  7. 前記第１導電型半導体基板上に形成された前記反転層形成防止電極の下部には、前記第１導電型半導体基板上に形成された前記反転層形成防止電極と電気的に接続された、前記第１導電型半導体基板の電位を強固に固定し、またバイポーラ動作発生時においてキャリアを捕獲してラッチアップを防止するための、第１導電型半導体基板と同じ導電型の濃い不純物濃度領域からなるガードリング領域を有し、前記第２ウエル上に形成された前記反転層形成防止電極の下部には、前記第２ウエル上に形成された前記反転層形成防止電極と電気的に接続された、前記第２ウエルの電位を強固に固定し、またバイポーラ動作発生時においてキャリアを捕獲してラッチアップを防止するための、第２ウエルと同じ導電型の濃い不純物濃度領域からなるガードリング領域を有することを特徴とする請求項５記載の半導体装置。
  8. 前記反転層形成防止電極は、前記高電源電圧回路部に形成された前記ＭＯＳ型トランジスタのゲート電極と同一の薄膜によって形成されていることを特徴とする請求項１ないし７のいずれか１項に記載の半導体装置。
JP2007037226A 2007-02-17 2007-02-17 半導体装置 Withdrawn JP2008205053A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007037226A JP2008205053A (ja) 2007-02-17 2007-02-17 半導体装置
US12/070,132 US7880240B2 (en) 2007-02-17 2008-02-15 Semiconductor device
CN2008100966666A CN101271900B (zh) 2007-02-17 2008-02-18 半导体器件
KR1020080014460A KR101442252B1 (ko) 2007-02-17 2008-02-18 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007037226A JP2008205053A (ja) 2007-02-17 2007-02-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2008205053A true JP2008205053A (ja) 2008-09-04

Family

ID=39705909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007037226A Withdrawn JP2008205053A (ja) 2007-02-17 2007-02-17 半導体装置

Country Status (4)

Country Link
US (1) US7880240B2 (ja)
JP (1) JP2008205053A (ja)
KR (1) KR101442252B1 (ja)
CN (1) CN101271900B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5546191B2 (ja) * 2009-09-25 2014-07-09 セイコーインスツル株式会社 半導体装置
US8492866B1 (en) 2012-01-09 2013-07-23 International Business Machines Corporation Isolated Zener diode
US20230317722A1 (en) * 2022-03-24 2023-10-05 International Business Machines Corporation Size-efficient mitigation of latchup and latchup propagation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248459A (ja) * 1985-04-25 1986-11-05 Nippon Telegr & Teleph Corp <Ntt> 相補形ｍｉｓ半導体集積回路
JPH0492449A (ja) * 1990-08-07 1992-03-25 Seiko Epson Corp 半導体装置
JP2000150806A (ja) * 1998-11-16 2000-05-30 Sharp Corp 半導体装置及びその製造方法
JP2002009277A (ja) * 2000-06-20 2002-01-11 Oki Electric Ind Co Ltd オフセットゲート型電界効果トランジスタ及び半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654958A (en) * 1985-02-11 1987-04-07 Intel Corporation Process for forming isolated silicon regions and field-effect devices on a silicon substrate
JPH02172253A (ja) * 1988-12-24 1990-07-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR0149256B1 (ko) * 1995-08-25 1998-10-01 김주용 씨모스 트랜지스터 제조방법
JP2000058673A (ja) 1998-08-14 2000-02-25 Nec Corp トレンチ分離構造を有する半導体装置
US6232165B1 (en) * 1998-12-09 2001-05-15 Winbond Electronics Corporation Buried guard rings and method for forming the same
GB2367945B (en) * 2000-08-16 2004-10-20 Secr Defence Photodetector circuit
JP3531808B2 (ja) * 2000-10-31 2004-05-31 シャープ株式会社 保護回路および半導体装置
JP4895430B2 (ja) * 2001-03-22 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP4898024B2 (ja) * 2001-06-21 2012-03-14 セイコーインスツル株式会社 半導体装置の製造方法
CN1564318A (zh) * 2004-03-26 2005-01-12 清华大学 0.35μm LDMOS高压功率显示驱动器件的设计方法
US7091079B2 (en) * 2004-11-11 2006-08-15 United Microelectronics Corp. Method of forming devices having three different operation voltages
JP4845410B2 (ja) * 2005-03-31 2011-12-28 株式会社リコー 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248459A (ja) * 1985-04-25 1986-11-05 Nippon Telegr & Teleph Corp <Ntt> 相補形ｍｉｓ半導体集積回路
JPH0492449A (ja) * 1990-08-07 1992-03-25 Seiko Epson Corp 半導体装置
JP2000150806A (ja) * 1998-11-16 2000-05-30 Sharp Corp 半導体装置及びその製造方法
JP2002009277A (ja) * 2000-06-20 2002-01-11 Oki Electric Ind Co Ltd オフセットゲート型電界効果トランジスタ及び半導体装置

Also Published As

Publication number Publication date
CN101271900B (zh) 2012-03-21
US20080197425A1 (en) 2008-08-21
CN101271900A (zh) 2008-09-24
KR20080077052A (ko) 2008-08-21
KR101442252B1 (ko) 2014-09-23
US7880240B2 (en) 2011-02-01

Similar Documents

Publication Publication Date Title
JP4785113B2 (ja) 半導体装置
US7279768B2 (en) Semiconductor device for overvoltage protection
KR100683102B1 (ko) 반도체 장치
US8686531B2 (en) Structure and method for forming a guard ring to protect a control device in a power semiconductor IC
JP6296535B2 (ja) ダイオードおよびそれを含む信号出力回路
US8120104B2 (en) Semiconductor device and method of manufacturing semiconductor device
US6670678B2 (en) Semiconductor device having ESD protective transistor
JP4864344B2 (ja) 半導体装置
JP2009253059A (ja) 半導体装置
US9608072B2 (en) Semiconductor device
JP2012019093A (ja) 半導体装置及びその製造方法
JP2017183544A (ja) 半導体装置および半導体装置の製造方法
JP2009038130A (ja) 横型ｍｏｓトランジスタ及びこれを用いた半導体装置
JP2008205053A (ja) 半導体装置
JP2007019413A (ja) 保護回路用半導体装置
JP5147319B2 (ja) 半導体装置
JP2825038B2 (ja) 半導体装置
JP5463698B2 (ja) 半導体素子、半導体装置および半導体素子の製造方法
JP4950692B2 (ja) 半導体装置
KR101391580B1 (ko) 반도체 장치
JP2011103408A (ja) 半導体装置
JP2010206163A (ja) 半導体装置
JP2009038101A (ja) 半導体装置
JP4793078B2 (ja) 半導体装置
JP2022056787A (ja) 静電気保護素子及び半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120427