JP4793078B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4793078B2 JP4793078B2 JP2006121220A JP2006121220A JP4793078B2 JP 4793078 B2 JP4793078 B2 JP 4793078B2 JP 2006121220 A JP2006121220 A JP 2006121220A JP 2006121220 A JP2006121220 A JP 2006121220A JP 4793078 B2 JP4793078 B2 JP 4793078B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mos transistor
- lateral mos
- field region
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
前記横型MOSトランジスタが配置されたフィールド領域には、該横型MOSトランジスタのチャネルの導電型と同じ導電型の前記第1半導体層または前記第2半導体層が形成されていない半導体装置であり、前記横型MOSトランジスタを取り囲むようにして配置されたフィールド領域には、前記第1半導体層または前記第2半導体層が形成されておらず、前記フィールド領域が、多重に形成されてなり、前記多重のフィールド領域を除いて、前記第1半導体層または前記第2半導体層が形成されてなり、前記多重のフィールド領域のうち、所定のフィールド領域が、所定の電源電位に固定され、前記多重のフィールド領域のうち、所定のフィールド領域が、グランド(GND)電位に固定され、複数個の前記横型MOSトランジスタが、前記電源電位フィールド領域と前記GND電位フィールド領域間のフィールド領域に分散して配置され、前記複数個の横型MOSトランジスタが、前記GND電位と電源電位の間で、順次直列接続されてなることを特徴としている。
また、横型MOSトランジスタの配置領域では、横型MOSトランジスタまたはバイポーラトランジスタが配置されていないフィールド領域が、該横型MOSトランジスタが配置されたフィールド領域を取り囲むようにして配置されると共に、該横型MOSトランジスタのチャネルの導電型と同じ導電型の前記第1半導体層または前記第2半導体層が形成されていない構成となっている。このため、ESD等のサージがドレインに印加された時にSOI層の断面縦方向におけるブレークを防止することができ、横型MOSトランジスタの耐圧やサージ耐量が低下することもない。
さらに、上記半導体装置においては、前記横型MOSトランジスタを取り囲むようにして配置されたフィールド領域には、前記第1半導体層または前記第2半導体層が形成されていない。これにより、上記横型MOSトランジスタを取り囲むフィールド領域において、例えばサージによる支持基板の電位変動の影響を抑制することができ、横型MOSトランジスタを安定的に動作させることができる。また、第1半導体層または第2半導体層がある場合に較べて、サージによる電界がSOI層の全体に広がるため、埋め込み酸化膜への電位配分が低減されて、埋め込み酸化膜での破壊を抑制し、耐圧を向上させることができる。
特に、上記半導体装置においては、前記フィールド領域が、多重に形成されてなり、前記多重のフィールド領域を除いて、前記第1半導体層または前記第2半導体層が形成されてなり、前記多重のフィールド領域のうち、所定のフィールド領域が、所定の電源電位に固定され、前記多重のフィールド領域のうち、所定のフィールド領域が、グランド(GND)電位に固定され、複数個の前記横型MOSトランジスタが、前記電源電位フィールド領域と前記GND電位フィールド領域間のフィールド領域に分散して配置され、前記複数個の横型MOSトランジスタが、前記GND電位と電源電位の間で、順次直列接続されてなる構成としている。
フィールド領域が多重に形成されてなる場合には、フィールド領域全体の基板に占める面積が増大するため、支持基板の電位変動の影響も受けやすくなる。しかしながら、当該半導体装置の多重のフィールド領域では、埋め込み酸化膜上の第1半導体層または第2半導体層が除かれているため、上記支持基板の電位変動の影響を緩和することができる。
また、上記半導体装置は、前記多重のフィールド領域のうち、所定のフィールド領域が、所定の電源電位に固定され、前記多重のフィールド領域のうち、所定のフィールド領域が、グランド(GND)電位に固定され、複数個の前記横型MOSトランジスタが、前記電源電位フィールド領域と前記GND電位フィールド領域間のフィールド領域に分散配置され、前記複数個の横型MOSトランジスタが、前記GND電位と電源電位の間で、順次直列接続されている。
これにより、上記半導体装置においては、GND電位と電源電位間の電圧を、直列接続された横型MOSトランジスタ素子に分割して分担させ、各トランジスタ素子に要求されるDC耐圧を低減することができる。また、上記半導体装置における電源電位側に高速のdV/dtサージが印加された場合には、埋め込み酸化膜を介した容量結合により支持基板の電位が持ち上がる。従って、支持基板と多重に形成された各フィールド領域も、埋め込み酸化膜を介した容量結合で支持基板の電位変化の影響を受ける。しかしながら、上記半導体装置においては、多重のフィールド領域で埋め込み酸化膜上の第1半導体層または第2半導体層が除かれているため、いわゆるCR時定数が大きくなって電位の上昇(電位干渉)を防止することができる。
また、この場合には請求項5に記載のように、前記横型MOSトランジスタの配置領域 において、前記第1半導体層が形成されていてもよい。
10 SOI基板
1a SOI層
1b 第1半導体層
1d,1e 第2半導体層
2 支持基板
3 埋め込み酸化膜
T 絶縁分離トレンチ
LTr1〜LTr4 横型MOSトランジスタ
BTr1,BTr2 バイポーラトランジスタ
F フィールド領域
Claims (5)
- 埋め込み酸化膜を有する同一のSOI基板に、少なくとも横型MOSトランジスタとバイポーラトランジスタが形成されてなる半導体装置であって、
前記埋め込み酸化膜上の第1導電型からなるSOI層に、該埋め込み酸化膜に達する絶縁分離トレンチによって取り囲まれた前記SOI層からなる複数のフィールド領域が形成され、
前記横型MOSトランジスタと前記バイポーラトランジスタとが、それぞれ、前記フィールド領域に分散して配置され、
前記横型MOSトランジスタまたは前記バイポーラトランジスタが配置されていないフィールド領域が、前記横型MOSトランジスタが配置されたフィールド領域を取り囲むようにして配置されてなり、
前記バイポーラトランジスタが配置されたフィールド領域に、前記埋め込み酸化膜上に当接して、第1導電型で前記SOI層より高濃度の第1半導体層または第2導電型の第2半導体層が形成されてなり、
前記横型MOSトランジスタが配置されたフィールド領域には、該横型MOSトランジスタのチャネルの導電型と同じ導電型の前記第1半導体層または前記第2半導体層が形成されていない半導体装置であり、
前記横型MOSトランジスタを取り囲むようにして配置されたフィールド領域には、前記第1半導体層または前記第2半導体層が形成されておらず、
前記フィールド領域が、多重に形成されてなり、
前記多重のフィールド領域を除いて、前記第1半導体層または前記第2半導体層が形成されてなり、
前記多重のフィールド領域のうち、所定のフィールド領域が、所定の電源電位に固定され、
前記多重のフィールド領域のうち、所定のフィールド領域が、グランド(GND)電位に固定され、
複数個の前記横型MOSトランジスタが、前記電源電位フィールド領域と前記GND電位フィールド領域間のフィールド領域に分散して配置され、
前記複数個の横型MOSトランジスタが、前記GND電位と電源電位の間で、順次直列接続されてなることを特徴とする半導体装置。 - 前記横型MOSトランジスタが、第1導電型をチャネルとするRESURF構造の横型MOSトランジスタであることを特徴とする請求項1に記載の半導体装置。
- 前記横型MOSトランジスタの配置領域において、前記第2半導体層が形成されてなることを特徴とする請求項2に記載の半導体装置。
- 前記横型MOSトランジスタが、第2導電型をチャネルとするRESURF構造の横型MOSトランジスタであることを特徴とする請求項1に記載の半導体装置。
- 前記横型MOSトランジスタの配置領域において、前記第1半導体層が形成されてなることを特徴とする請求項4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006121220A JP4793078B2 (ja) | 2006-04-25 | 2006-04-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006121220A JP4793078B2 (ja) | 2006-04-25 | 2006-04-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007294693A JP2007294693A (ja) | 2007-11-08 |
JP4793078B2 true JP4793078B2 (ja) | 2011-10-12 |
Family
ID=38765011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006121220A Expired - Fee Related JP4793078B2 (ja) | 2006-04-25 | 2006-04-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4793078B2 (ja) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0669086B2 (ja) * | 1983-03-29 | 1994-08-31 | 株式会社日立製作所 | 半導体装置 |
JPS63107161A (ja) * | 1986-10-24 | 1988-05-12 | Nec Corp | 半導体素子製造方法 |
JP2788269B2 (ja) * | 1988-02-08 | 1998-08-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
JPH11330383A (ja) * | 1998-05-20 | 1999-11-30 | Denso Corp | 半導体装置 |
JP4206543B2 (ja) * | 1999-02-02 | 2009-01-14 | 株式会社デンソー | 半導体装置 |
JP2000243860A (ja) * | 1999-02-23 | 2000-09-08 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP4231612B2 (ja) * | 2000-04-26 | 2009-03-04 | 株式会社ルネサステクノロジ | 半導体集積回路 |
JP2001345376A (ja) * | 2000-06-01 | 2001-12-14 | Unisia Jecs Corp | 半導体装置 |
JP2001345377A (ja) * | 2000-06-01 | 2001-12-14 | Unisia Jecs Corp | 半導体装置 |
JP2002118234A (ja) * | 2000-10-05 | 2002-04-19 | Nissan Motor Co Ltd | 半導体装置 |
JP2003017577A (ja) * | 2001-07-04 | 2003-01-17 | Denso Corp | 半導体装置 |
JP2002353441A (ja) * | 2001-05-22 | 2002-12-06 | Denso Corp | パワーmosトランジスタ |
JP2003174100A (ja) * | 2001-12-05 | 2003-06-20 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
2006
- 2006-04-25 JP JP2006121220A patent/JP4793078B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007294693A (ja) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4927340B2 (ja) | 半導体装置 | |
JP5172654B2 (ja) | 半導体装置 | |
JP4471480B2 (ja) | 半導体装置 | |
JP5353016B2 (ja) | 半導体装置 | |
JP4832841B2 (ja) | 半導体装置 | |
JP6296535B2 (ja) | ダイオードおよびそれを含む信号出力回路 | |
US10937905B2 (en) | Transistor having double isolation with one floating isolation | |
JP2006237224A (ja) | 半導体装置 | |
US8686531B2 (en) | Structure and method for forming a guard ring to protect a control device in a power semiconductor IC | |
WO2019159351A1 (ja) | 炭化珪素半導体装置 | |
JP5243773B2 (ja) | 静電気保護用半導体装置 | |
JP4864344B2 (ja) | 半導体装置 | |
JP2012019093A (ja) | 半導体装置及びその製造方法 | |
JP2011159828A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009064974A (ja) | 半導体装置 | |
JP2010086988A (ja) | 半導体装置 | |
JP2008078469A (ja) | 電界効果トランジスタ | |
JP2009038130A (ja) | 横型mosトランジスタ及びこれを用いた半導体装置 | |
JP5022013B2 (ja) | 静電気保護用半導体装置および自動車用複合ic | |
JP2005191263A (ja) | 半導体装置 | |
JP4793078B2 (ja) | 半導体装置 | |
KR101442252B1 (ko) | 반도체 장치 | |
JP2004006555A (ja) | 半導体装置 | |
JP5147319B2 (ja) | 半導体装置 | |
JP2009187987A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110711 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4793078 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |