一般に、パワーIC(Integrated Circuit:集積回路)には、例えば、CMOS(Complementary Metal Oxide Semiconductor:相補型MOS)などのロジック回路や、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)およびパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電界効果トランジスタ)などの高耐圧デバイスが集積されている。高耐圧デバイスやCMOSを構成する半導体素子では、ゲート酸化膜が薄くなると電流能力が増大する。つまり、ゲート酸化膜を薄くすることにより、パワーICを構成する各半導体素子の電流能力を変えずに、各半導体素子を小型化することができる。従って、デバイスの実装面積を縮小し、パワーICの小型化を図ることができる。
ゲート酸化膜の薄膜化に対応して、CMOSを構成する半導体素子では、例えば半導体素子の内部電界を一定に保つように、素子構造の種々パラメータの寸法が縮小される。しかしながら、CMOSを微細化することにより、ドレイン領域近傍の電界強度が増大しホットキャリアが発生してしまう。ゲート酸化膜に注入されたホットキャリアの一部は、ゲート酸化膜中に蓄積され、CMOSの閾値電圧や伝達コンダクタンスなどの特性を劣化させる原因となる。また、ゲート酸化膜を薄膜化することにより、ソース・ドレイン間でのリーク電流が増大し、待機時の消費電力が増大してしまう。そのため、CMOSの電源電圧として用いる例えば回路電源電圧においても、低電源電圧化を図ることが必要となってくる。例えば、回路電源電圧を低電源電圧化する技術として、電源電圧を5Vから3.3Vへ微細化する技術が提案されている(例えば、下記非特許文献1参照。)。
また、CMOSを構成する半導体素子において、ホットキャリア耐量を向上させるために、例えば、ソース領域とドレイン領域との間に、ソース領域およびドレイン領域よりも浅く、ソース領域およびドレイン領域と同じ導電型を有する不純物領域をそれぞれ設けて、半導体素子のドレイン領域近傍の電界を軽減するLDD(Lightly Doped Drain)構造が提案されている。これにより、トンネル効果に起因するオフ状態時のリーク電流を抑制することができる。
一方、高耐圧デバイスでは、使用されるアプリケーションによって電源電圧が決定されるため、高耐圧デバイスの電源電圧を低くすることは難しい。高耐圧デバイスの電源電圧を変えずに、高耐圧デバイスのゲート酸化膜を薄くするとゲート酸化膜中の電界強度が強くなってしまう。高耐圧デバイスのゲート駆動電圧を、回路電源電圧に用いる例えば5〜7Vにすると、高耐圧デバイスのゲート酸化膜を15〜17nmの厚さまで薄くすることができる。この場合、高耐圧デバイスの動作時に、ゲート酸化膜に印加される電界強度は3.3〜4.6MV/cmとなるが、高耐圧デバイスのゲート酸化膜の信頼性などの様々な信頼性は確保される。
上述したように、パワーICを構成する各半導体素子において、信頼性を確保しつつ、ゲート酸化膜を薄膜化することは可能である。しかしながら、静電気放電(ESD:Electro−Static Discharge)に対する半導体素子の耐性が低下してしまう。そこで、通常、パワーICには、内部回路を静電気放電から保護するための保護素子(以下、ESD保護素子とする)が設けられている。
以下に、従来のESD保護素子の一例を示す。なお、本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。
図29は、ESD保護素子の一例を示す回路図である。図29に示すように、ESD保護素子205は、ソースとゲートが短絡されたMOSFET(GGFET:Gate−Ground Field Effect Transistor)構造を有している。ボンディングパッド(以下、PADする)201と内部回路204とを接続する信号線に、nチャネルGGFET202とpチャネルGGFET203とが接続されている。nチャネルGGFET202のソースは、例えばグランドに接続されている。nチャネルGGFET202のドレインは、PAD201に電気的に接続されている。pチャネルGGFET203のソースは、電源電圧に接続されている。pチャネルGGFET203のドレインは、PAD201に電気的に接続されている。
ESD保護素子205では、PAD201にプラス静電気を帯びた電圧サージが発生した場合、nチャネルGGFET202が電圧サージを引き込み、静電気をグランドへ逃がす。一方、PAD201にマイナス静電気を帯びた電圧サージが発生した場合、pチャンネルGGFET203が電圧サージを引き込み、静電気を電源電圧へ逃がす。このように、ESDなどによる電圧サージが、内部回路204へと流れることを防止している。
図30は、従来のESD保護素子を示す断面図である。図29に示すESD保護素子を構成するnチャネルGGFET202を示している。図示省略する支持基板の表面に、pウエル領域301が設けられている。pウエル領域301の表面層の一部には、n++ソース領域304とn++ドレイン領域305が互いに離れて設けられている。n++ソース領域304とn++ドレイン領域305の間には、n++ソース領域304と接するように、n++ソース領域304よりも浅いソース(LDD)領域302が設けられている。また、n++ドレイン領域305と接するように、n++ドレイン領域305よりも浅いドレイン(LDD)領域303が設けられている。
pウエル領域301の表面の一部には、n++ソース領域304からn++ドレイン領域305にかけて、ゲート絶縁膜306が設けられている。ゲート電極307は、ゲート絶縁膜306の表面に設けられている。ソース電極308は、n++ソース領域304の表面に設けられている。ドレイン電極309は、n++ドレイン領域305の表面に設けられている。ドレイン電極309は、図示省略するPAD(図29参照)と電気的に接続されている。ゲート電極307は、ソース電極308と短絡している。ソース電極308は、グランドに接続されている。
このようなESD保護素子において、PADに静電気などによるプラスの電圧サージが発生した場合、浅いドレイン領域303とpウエル領域301とで形成されるpn接合領域401において逆降伏が生じる。pn接合領域401に生じる大きな電界強度により、電子−正孔対が大量に生じ、この正孔がpウエル領域301を通ってグランドに放電される。pウエル領域301が有する内部抵抗によりpウエル領域301の電位が上昇し、pウエル領域301とn++ソース領域304からなるpn接合のポテンシャル障壁を超えたときに、n++ドレイン領域305(LDD領域を含む)からなるコレクタ、pウエル領域301からなるベース、n++ソース領域304(LDD領域を含む)からなるエミッタで構成されるnpnバイポーラトランジスタが作動する。npnバイポーラトランジスタのコレクタ・エミッタ間に大電流が流れ、PADに生じたプラスの電圧サージをpウエル領域301からグランドへと逃がしている。
PADにマイナスの電圧サージが発生した場合は、図29に示すESD保護素子を構成するpチャンネルGGFETから回路電源へと、電圧サージを逃がしている。pチャンネルGGFETの動作は、nチャンネルGGFETと同様である。
ESD保護素子の構成例として、例えば、次に示すようなGGFETが提案されている。図31は、ESD保護素子の構成例を示す平面図である。図31に示すESD保護素子は、nチャンネルGGFET構造を有している。活性領域605の表面には、ドレイン電極602、ゲート電極603およびソース電極604が、それぞれ複数設けられている。ドレイン電極602とソース電極604は、互いに離れて、交互に設けられている。ドレイン電極602とソース電極604の間には、ゲート電極603が、ドレイン電極602およびソース電極604から離れて設けられている。各ドレイン電極602同士は、電気的に接続されている。各ゲート電極603同士は、電気的に接続されている。各ソース電極604同士は、電気的に接続されている。つまり、各電極が櫛歯状に形成されたフィンガー部を有し、そのフィンガー部が活性領域605に互いに離れて設けられている。ドレイン電極602は、PAD601と電気的に接続されている。ゲート電極603は、ソース電極604に短絡している(例えば、下記非特許文献2参照。)。
また、ESD保護素子を作製するにあたり、次に示す設計基準を満たすように設計する必要がある。図32は、ESD保護素子の耐圧特性を示す特性図である。図32に示すように、ESD保護素子の耐圧が、パワーICの安全動作を見込んだ動作電圧(信号範囲+安全マージン)より大きく、パワーICの内部回路を構成する半導体素子のゲート酸化膜の耐圧(ゲート酸化膜降伏電圧等)を超えない範囲(以下、ESD設計窓とする)を満たすように、ESD保護素子の設計を行う必要がある(例えば、下記非特許文献3参照。)。
ESD保護素子は、例えば内部回路に集積されるロジック回路などのCMOSと同様の構成であり、例えば同一基板上に作製される。そのため、CMOSや高耐圧デバイスなどのゲート酸化膜を薄くした場合、ESD保護素子のゲート酸化膜も同様に薄くなる。ESD保護素子のゲート酸化膜が薄くなると、ESD保護素子のゲート酸化膜の耐圧は低減する。一方、LDD構造などが適用されると(図30参照)、ESD保護素子の耐圧が増大し、ESD保護素子のゲート酸化膜の耐圧よりも高くなり、ESD設計窓を満たす耐圧の範囲外となってしまうことがある。
例えば、ESD保護素子のゲート酸化膜を15nmとした場合、ESD保護素子のゲート酸化膜の降伏電圧は11V程度である。また、パワーICを例えばプラズマディスプレイパネル(PDP:Plasma Display Panel)のスキャンドライバーICとして用いる場合、PDPの安全動作を見込んだ動作電圧のマージン(安全マージン)は7Vになることもある。つまり、ESD設計窓を満たすESD保護素子の耐圧は、7〜11Vである。それに対して、LDD構造を有するnチャネルMOSFETの耐圧は、14V以上である。つまり、LDD構造を有するnチャネルGGFETの耐圧は、14V以上である。
上述した問題を回避するために、ESD保護素子として用いるGGFETの耐圧を低減させる技術が提案されている。図33は、従来のESD保護素子の別の一例を示す断面図である。図30に示すESD保護素子において、pウエル領域301の内部の、n++ドレイン領域305の下の領域全体に、pウエル領域301より抵抗率の低いp+低抵抗領域311が形成されている。それ以外の構成は、図30に示す半導体素子と同様である。図33に示す半導体素子では、PAD(図29参照)に電圧サージが発生した場合、n++ドレイン領域305とp+低抵抗領域311とで形成されるpn接合領域402が、逆降伏が生じる領域となる。pn接合領域402の逆耐圧が、n++ドレイン領域305とpウエル領域301とで形成されるpn接合領域の逆耐圧より低くなり、半導体素子の耐圧を低減させている(例えば、下記特許文献1参照。)。
また、別の半導体素子として、次に示す技術が提案されている。図34は、従来のESD保護素子の別の一例を示す断面図である。n型の支持基板501の表面層の一部に、p-ウエル領域502が設けられている。p-ウエル領域502は、絶縁物が埋め込まれた第1トレンチ507および第2トレンチ510により、図示省略するnドリフト領域と分離されている。p-ウエル領域502の表面の一部には、ゲート絶縁膜512を介してゲート電極511が設けられている。p-ウエル領域502の表面層の一部には、ゲート電極511をマスクとして自己整合的に形成されたn+ドレイン領域505およびn+ソース領域506が互いに離れて設けられている。また、n+ドレイン領域505およびn+ソース領域506のゲート電極511と反対側の、p-ウエル領域502の表面層の一部に、第1のp+半導体領域503および第2のp+半導体領域504が形成される。第1のp+半導体領域503は、絶縁物が埋め込まれた第3トレンチ508により、n+ドレイン領域505と分離されている。第2のp+半導体領域504は、絶縁物が埋め込まれた第4トレンチ509により、n+ソース領域506と分離されている。p-ウエル領域502の内部には、n+ドレイン領域505の下の領域の一部を占めるように、p-ウエル領域502より抵抗率の低いp半導体領域513が形成されている。n+ドレイン領域505はPAD514と電気的に接続されている。第1のp+半導体領域503、第2のp+半導体領域504、n+ソース領域506およびゲート電極511は、電気的に短絡されグランドに接続されている。図34に示す半導体素子では、n+ドレイン領域505とp低抵抗領域513とで形成されるpn接合領域を形成することにより、半導体素子の耐圧を低減させている。(例えば、下記非特許文献4参照。)。
以下に添付図面を参照して、この発明にかかる半導体素子、半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
図1は、実施の形態にかかるESD保護素子を示す断面図である。図1に示すESD保護素子100は、SOI基板を用いて作製されている。SOI基板は、p-支持基板1の上に、酸化膜等からなる絶縁層2およびn-半導体領域3を、この順に積層した構成となっている。絶縁層2によって、n-半導体領域3と、p-支持基板1とが絶縁されている。n-半導体領域3は、第1半導体領域に相当する。
第1pウエル領域4は、n-半導体領域3の表面層の一部に設けられている。n++ソース領域8は、第1pウエル領域4の表面層の一部に設けられている。n++ソース領域8は、n-半導体領域3より低い抵抗率を有する。第1p++コンタクト領域5は、第1pウエル領域4の表面層の一部に、n++ソース領域8に接して設けられている。第1p++コンタクト領域5は、第1pウエル領域4より低い抵抗率を有する。第1pウエル領域4は、第1ウエル領域に相当する。第1p++コンタクト領域5は、第1コンタクト領域に相当する。
n++ドレイン領域9は、第1pウエル領域4の表面層の一部に、n++ソース領域8と離れて設けられている。n++ドレイン領域9は、n-半導体領域3より低い抵抗率を有する。n++ソース領域8とn++ドレイン領域9の間には、第1pウエル領域4の表面層の一部に、n型の第1LDD(浅いソース)領域6およびn型の第2LDD(浅いドレイン)領域7が互いに離れて設けられている。第1LDD領域6は、n++ソース領域8と接している。第1LDD領域6は、n++ソース領域8よりも浅く形成されている。第2LDD領域7は、n++ドレイン領域9と接している。第2LDD領域7は、n++ドレイン領域9よりも浅く形成されている。第1LDD領域6は、第3半導体領域に相当する。第2LDD領域7は、第4半導体領域に相当する。
n++コンタクト領域10は、n-半導体領域3の表面層の一部に、第1pウエル領域4と離れて設けられている。n++コンタクト領域10は、n-半導体領域3より低い抵抗率を有する。n++コンタクト領域10は、第2コンタクト領域に相当する。
第1p++コンタクト領域5の一部、第1pウエル領域4の表面、n-半導体領域3の表面およびn++コンタクト領域10の一部には第1局部酸化膜11が積層されている。第1局部酸化膜11は、n++コンタクト領域10と第1pウエル領域4とを分離している。第1LDD領域6、第1pウエル領域4および第2LDD領域7の表面には、第1ゲート絶縁膜12が設けられている。第1ゲート電極13は、第1ゲート絶縁膜12の上に設けられている。第1ゲート電極13の側面には、窒化膜または酸化膜によって形成される第1ゲート側壁スペーサ14が設けられている。特に断らない限り、第1ゲート電極13の端部とは、第1ゲート電極13と第1ゲート側壁スペーサ14との界面を示す。
ソース電極15は、n++ソース領域8と第1p++コンタクト領域5との表面に接するように設けられ、n++ソース領域8と第1p++コンタクト領域5とを短絡している。ドレイン電極16は、n++ドレイン領域9の表面に接するように設けられている。ドレイン電極16は、例えば図示省略するPAD(図29参照)に接続されている。コンタクト電極17は、n++コンタクト領域10の表面に接するように設けられている。ソース電極15およびコンタクト電極17には、第1ゲート電極13が短絡されている。
第1p+低抵抗領域41は、第1pウエル領域4の一部に、第1p++コンタクト領域5とその下の領域、n++ソース領域8とその下の領域、第1LDD領域6とその下の領域、第1ゲート絶縁膜12の下の領域、第2LDD領域7とその下の領域、およびn++ドレイン領域9の一部とその下の領域に設けられている。第1p+低抵抗領域41のn++ドレイン領域9端は、第1ゲート絶縁膜12と第1pウエル領域4との界面の一部に達している。第1p+低抵抗領域41は、第1pウエル領域4より低い抵抗率を有する。第1p+低抵抗領域41のn++ドレイン領域9側の端部から、第1ゲート電極13のn++ドレイン領域9側の端部までの第1エクステンション距離(以下、LBP1とする)は、0〜0.3μmの範囲内にある。その理由は、後述する。第1p+低抵抗領域41は、第1低抵抗領域に相当する。このように、ESD保護素子100は、nチャネルGGFET構造を有している。ESD保護素子100は、第1半導体素子に相当する。
第1LDD領域6および第2LDD領域7は、チャンネル領域に設けられた低濃度の不純物ドープ領域である。第1LDD領域6および第2LDD領域7がn++ソース領域8およびn++ドレイン領域9にそれぞれ浅く接合することにより、ドレイン領域のゲート電極端の電界強度を緩和することができる。
また、第1p+低抵抗領域41を設けることにより、ESDが発生した場合、第1p+低抵抗領域41と第2LDD領域7およびn++ドレイン領域9とで形成されるpn接合領域51において逆降伏が生じる。これにより、低抵抗領域が設けられた従来のESD保護素子(図33参照)とほぼ同様に、ESD保護素子100の耐圧を低減させることができる。その理由は、後述する。また、第1p+低抵抗領域41を設けることにより、n++ドレイン領域9(LDD領域を含む)からなるコレクタ、第1p+低抵抗領域41からなるベース、n++ソース領域8(LDD領域を含む)からなるエミッタで構成されるnpnバイポーラトランジスタが形成される。従来のESD保護素子では、npnバイポーラトランジスタのベースがpウエル領域で構成される。そのため、ESD保護素子100では、npnバイポーラトランジスタのベースの不純物濃度を、従来のESD保護素子よりも高くすることができる。これにより、ESD保護素子100のラッチアップ耐性を向上させることができる。
また、n++コンタクト領域10をn-半導体領域3に接して設けることにより、ESDが発生し、素子内を流れる電流が増えたときに、n-半導体領域3と第1pウエル領域4とで形成されるpn接合が部分的に順方向にバイアスされることを軽減することができる。
なお、上述したESD保護素子100は、p型の支持基板を有するSOI基板を用いて作成されているが、これに限らず種々変更可能である。図2は、実施の形態にかかるESD保護素子の変形例を示す断面図である。図2に示すように、ESD保護素子101を、例えばp-支持基板1にn-半導体領域3としてnウエル領域を形成したバルク基板を用いて作製しても良い。ESD保護素子101のその他の構成は、ESD保護素子100と同様である。また、p-支持基板1の表面に、n-半導体領域3をエピタキシャル成長させたエピタキシャル基板を用いても良い。また、n型の支持基板を有するSOI基板を用いても良い。また、p+支持基板1の表面にp-エピタキシャル成長させたエピタキシャル基板を用いて、このp-エピタキシャル層の表面層に、第1pウエル領域4を設けても良い。また、p-支持基板1の表面層に、第1pウエル領域4を設けても良い。第1pウエル領域4を例えばp-エピタキシャル層などのp型領域に形成する場合には、第1pウエル領域4とp型領域とで形成される領域がpn接合とならないため、n++コンタクト領域10を設けなくても良い。
また、ESD保護素子100は、櫛歯状のGGFET構造としても良い。図3は、実施の形態にかかるESD保護素子の構成例を示す平面図である。図3に示すESD保護素子は、nチャンネルGGFET構造を有している。活性領域86の表面層には、複数の低抵抗領域85が互いに離れて設けられている。それぞれの低抵抗領域85の表面には、ゲート電極83およびソース電極84がそれぞれ設けられている。隣り合う低抵抗領域85の間に露出する活性領域86の表面には、それぞれドレイン電極82が設けられている。活性領域86に設けられた各ソース電極84同士は、電気的に接続されている。活性領域86に設けられた各ゲート電極83同士は、電気的に接続されている。低抵抗領域85に設けられた各ドレイン電極82同士は、電気的に接続されている。つまり、各電極が櫛歯状に形成されたフィンガー部を有し、そのフィンガー部が活性領域86および低抵抗領域85に設けられている。ドレイン電極82は、PAD81と電気的に接続されている。ゲート電極83は、ソース電極84に短絡している。
図4は、実施の形態にかかる高耐圧デバイスを示す断面図である。図4に示す高耐圧デバイス110は、SOI基板を用いて作製されている。第2pウエル領域21は、n-半導体領域3の表面層の一部に設けられている。n-半導体領域3は、高耐圧デバイス110のドリフト領域として機能する。n++エミッタ領域23は、第2pウエル領域21の表面層の一部に設けられている。n++エミッタ領域23は、n-半導体領域3より低い抵抗率を有する。n++エミッタ領域23の端部には、第3LDD(浅いエミッタ)領域22が設けられている。第3LDD領域22は、n++エミッタ領域23よりも浅く形成されている。第2p++コンタクト領域24は、第2pウエル領域21の表面層の一部に、n++エミッタ領域23に接して設けられている。第2p++コンタクト領域24は、第2pウエル領域21より低い抵抗率を有する。また、例えば、第2p++コンタクト領域24の一部は、n++エミッタ領域23の下側の一部を占めていてもよい。n++エミッタ領域23は、第5半導体領域に相当する。第2pウエル領域21は、第2ウエル領域に相当する。
nバッファ領域25は、n-半導体領域3の表面層の一部に、第2pウエル領域21から離れて設けられている。nバッファ領域25は、n-半導体領域3より低い抵抗率を有する。p++コレクタ領域26は、nバッファ領域25の表面層の一部に設けられている。p++コレクタ領域26は、第2pウエル領域21より低い抵抗率を有する。p++コレクタ領域26は、第6半導体領域に相当する。
p++コレクタ領域26の一部、nバッファ領域25およびn-半導体領域3の表面には第2局部酸化膜27が積層されている。n++エミッタ領域23の一部、第2pウエル領域21およびn-半導体領域3の表面には、第2局部酸化膜27に接する第2ゲート絶縁膜28が設けられている。第2ゲート電極29は、第2局部酸化膜27の一部と第2ゲート絶縁膜28の上に跨るように設けられている。第2ゲート電極29の側面には、窒化膜または酸化膜によって形成される第2ゲート側壁スペーサ30が設けられている。特に断らない限り、第2ゲート電極29の端部とは、第2ゲート電極29と第2ゲート側壁スペーサ30との界面を示す。エミッタ電極31は、n++エミッタ領域23と第2p++コンタクト領域24との表面に接するように設けられており、n++エミッタ領域23と第2p++コンタクト領域24とを短絡している。コレクタ電極32は、p++コレクタ領域26の表面に接するように設けられている。
第2p+低抵抗領域42は、第2pウエル領域21の一部に設けられており、第2ゲート絶縁膜28と第2pウエル領域21との界面には達していない。第2p+低抵抗領域42は、第2pウエル領域21より低い抵抗率を有する。また、第2ゲート電極29の下の領域に設けられた第2p+低抵抗領域42の幅を、第2エクステンション距離(以下、LBP2とする)とする。第2p+低抵抗領域42は、第2低抵抗領域に相当する。このように、実施の形態の高耐圧デバイス110は、横型のIGBT構造を有している。高耐圧デバイス110は、第2半導体素子に相当する。
なお、p++コレクタ領域26に代えて、nバッファ領域25より低い抵抗率を有するn型半導体領域(ドレイン領域)を設け、MOSFET構造としても良い。また、ESD保護素子と同様に、異なる導電型のSOI基板、エピタキシャル基板およびバルク基板などを用いて作製しても良い。
上述したESD保護素子100(図1参照)および高耐圧デバイス110(図4参照)は、例えば同一基板上に作製される。図5〜図13は、実施の形態にかかる半導体装置の一例を示す断面図である。図5に示す半導体装置は、p-支持基板1の上に、絶縁層2およびn-半導体領域3がこの順に積層したSOI基板を用いて作製されている。n-半導体領域3には、ESD保護素子を作製する領域(以下、ESD保護素子領域とする)120と、高耐圧デバイスを作製する領域(以下、高耐圧デバイス領域とする)130が設けられている。n-半導体領域3において、絶縁層2に達し、例えば酸化膜などの絶縁物が埋め込まれたトレンチ(以下、分離トレンチとする)91により、ESD保護素子領域120および高耐圧デバイス領域130は分離されている。高耐圧デバイス領域130のn-半導体領域3は、高耐圧デバイスのドリフト領域として機能する。
ESD保護素子領域120には、n-半導体領域3の表面層に第1pウエル領域4が設けられ、図示省略するESD保護素子が作製されている。また、ESD保護素子領域120には、さらに、n++コンタクト領域10、第1局部酸化膜11およびコンタクト電極17が設けられている。ESD保護素子の表面構造は、図1に示すESD保護素子と同様である(以下、図6〜図13において同様)。高耐圧デバイス領域130には、n-半導体領域3の表面層に、図示省略する高耐圧デバイスが作製されている。高耐圧デバイスの表面構造は、図4に示す高耐圧デバイスと同様である(以下、図6〜図13において同様)。n-半導体領域3上には、分離トレンチ91に接する第3局部酸化膜92が設けられている。分離トレンチ91および第3局部酸化膜92(以下、分離領域とする)は、ESD保護素子と高耐圧デバイスが互いに電気的に影響されることを回避する。
また、別の一例として、ESD保護素子および高耐圧デバイスを、p型のバルク基板の表面層に直接作製しても良い。図6に示す半導体装置では、p型のバルク基板であるp-支持基板1に、ESD保護素子領域120および高耐圧デバイス領域130が設けられている。ESD保護素子領域120には、p-支持基板1の表面層に第1pウエル領域4が設けられ、図示省略するESD保護素子が作製されている。高耐圧デバイス領域130には、n-半導体領域3としてn-ウエル領域が設けられている。このn-ウエル領域に、図示省略する高耐圧デバイスが作製されている。分離トレンチ91は、p-支持基板1に、第1pウエル領域4およびn-半導体領域3よりも深く形成されている。p-支持基板1上には、分離トレンチ91に接する第3局部酸化膜92が設けられている。図6に示す半導体装置は、n++コンタクト領域10などを設けなくても良い。それ以外の構成は、図5に示す半導体装置と同様である。
また、別の一例として、分離トレンチ91の内部に、例えばポリシリコン(Poly−Silicon)からなる領域(以下、ポリシリコン領域とする)を設けても良い。図7に示す半導体装置では、分離トレンチ91の内部に、絶縁物を介してポリシリコン領域93が設けられている。それ以外の構成は、図6に示す半導体装置と同様である。ポリシリコン領域93を設けることにより、分離トレンチ91の埋め込み性の向上や基板反りの軽減に繋がる。
また、別の一例として、分離トレンチ91に代えて、p型の拡散領域を設けても良い。図8に示す半導体装置は、p+拡散領域94により、ESD保護素子領域120および高耐圧デバイス領域130を分離している。p+拡散領域94は、第1pウエル領域4およびn-半導体領域3よりも深く形成されている。p+拡散領域94の表面層の一部には、p++高濃度拡散領域95が設けられている。第3局部酸化膜92は、p++高濃度拡散領域95のESD保護素子領域120側において、p++高濃度拡散領域95、p+拡散領域94、p-支持基板1および第1pウエル領域4の表面に跨って設けられている。また、p++高濃度拡散領域95の高耐圧デバイス領域130側において、p++高濃度拡散領域95、p+拡散領域94、p-支持基板1およびn-半導体領域3の表面に跨って設けられている。p+拡散領域94、p++高濃度拡散領域95および第3局部酸化膜92が、分離領域である。それ以外の構成は、図6に示す半導体装置と同様である。p++高濃度拡散領域95は、グランドに接続されている。
また、別の一例として、ESD保護素子および高耐圧デバイスを、p-支持基板1の上に、n型エピタキシャル層を成長させたエピタキシャル基板を用いて作製しても良い。図9に示す半導体装置では、p-支持基板1の上に、n-半導体領域3となるn型エピタキシャル層が設けられている。分離トレンチ91は、このn型エピタキシャル層に、p-支持基板1に達して設けられている。それ以外の構成は、図5に示す半導体装置と同様である。
また、別の一例として、図9に示す半導体装置の分離トレンチ91の内部に、ポリシリコン領域を設けても良い。図10に示す半導体装置では、分離トレンチ以外の構成は、図9に示す半導体装置と同様である。ポリシリコン領域93を設けることの効果は、図7に示す半導体装置と同様である。
また、別の一例として、図9に示す半導体装置の分離トレンチ91に代えて、p型の拡散領域を設けても良い。図11に示す半導体装置は、p+拡散領域94により、ESD保護素子領域120および高耐圧デバイス領域130を分離している。p+拡散領域94は、n-半導体領域3に、p-支持基板1に達して設けられている。p+拡散領域94の表面層の一部には、p++高濃度拡散領域95が設けられている。第3局部酸化膜92は、n-半導体領域3、p+拡散領域94およびp++高濃度拡散領域95の表面に跨って設けられている。それ以外の構成は、図9に示す半導体装置と同様である。p+拡散領域94およびp++高濃度拡散領域95は、図8に示す半導体装置と同様である。
また、別の一例として、ESD保護素子および高耐圧デバイスを、支持基板の上に、p型エピタキシャル層を成長させたエピタキシャル基板を用いて作製しても良い。図12に示す半導体装置では、p+支持基板96の表面に、p-エピタキシャル層97が設けられている。p-エピタキシャル層97に、ESD保護素子領域120および高耐圧デバイス領域130が設けられている。ESD保護素子領域120では、p-エピタキシャル層97に第1pウエル領域4が設けられ、図示省略するESD保護素子が作製されている。高耐圧デバイス領域130では、p-エピタキシャル層97の表面層の一部に、n-半導体領域3としてn-ウエル領域が設けられている。このn-ウエル領域に、図示省略する高耐圧デバイスが作製されている。分離トレンチ91は、p-エピタキシャル層97に、p+支持基板96に達して設けられている。それ以外の構成は、図6に示す半導体装置と同様である。p-エピタキシャル層97は、第2半導体領域に相当する。
また、別の一例として、図12に示す半導体装置の分離トレンチ91の内部に、ポリシリコン領域を設けても良い。図13に示す半導体装置では、分離トレンチ以外の構成は、図12に示す半導体装置と同様である。ポリシリコン領域93を設けることの効果は、図7に示す半導体装置と同様である。
次に、実施の形態にかかる半導体装置の製造方法について、図5に示す半導体装置を例にして説明する。図14〜図24は、実施の形態にかかる半導体装置の製造方法を順に示す説明図である。なお、図14〜図24において、ESD保護素子100および高耐圧デバイス110は、半導体装置の製造方法を示す図であり、基板上の配置を示すものではない。ESD保護素子100および高耐圧デバイス110の配置は、作製する半導体装置により種々変更可能である。ESD保護素子100および高耐圧デバイス110は、同時に、例えば同一基板上に作製される。まず、図14に示すように、ウエハ表面の全面に、例えば35nmの厚さの第1スクリーン酸化膜61を堆積するか、または成長させる。そして、フォトリソグラフィによって、ESD保護素子100を作製する領域(ESD保護素子領域)において、第1pウエル領域4の形成領域を開口させた第1レジストパターン62を形成する。第1レジストパターン62をマスクとして、例えば硼素(ボロン)イオンを例えば150keVの加速電圧で2×1013cm-2のドーズ量で注入する。次いで、第1レジストパターン62を除去してからウエハを洗浄する。このようにして、ESD保護素子領域において、第1pウエル領域4の形成領域に例えばボロンイオンが注入される。このとき、高耐圧デバイス110を作製する領域(高耐圧デバイス領域)は、フォトレジストで被覆されている。そのため、高耐圧デバイス領域には、例えばボロンイオンは注入されない。
次いで、図15に示すように、フォトリソグラフィによって、高耐圧デバイス領域において、nバッファ領域25の形成領域を開口させた第2レジストパターン63を形成する。第2レジストパターン63をマスクとして、例えばリンイオンを例えば100keV以上150keV以下の加速電圧で7.5×1012〜1.5×1013cm-2のドーズ量で注入する。次いで、第2レジストパターン63を除去してからウエハを洗浄する。このようにして、高耐圧デバイス領域において、nバッファ領域25の形成領域に例えばリンイオンが注入される。このとき、ESD保護素子領域は、フォトレジストで被覆されている。そのため、ESD保護素子領域には、例えばリンイオンは注入されない。
次いで、図16に示すように、フォトリソグラフィによって、高耐圧デバイス領域において、第2pウエル領域21の形成領域を開口させた第3レジストパターン64を形成する。第3レジストパターン64をマスクとして、例えば硼素イオンを例えば50keVの加速電圧で5×1013〜7×1013cm-2のドーズ量で注入する。次いで、第3レジストパターン64を除去してからウエハを洗浄する。このようにして、第2pウエル領域21の形成領域に例えば硼素イオンが注入される。このとき、ESD保護素子領域は、フォトレジストで被覆されている。そのため、ESD保護素子領域には、例えば硼素イオンは注入されない。
次いで、図17に示すように、例えば窒素雰囲気で熱処理を行い、注入された不純物を熱拡散させ、活性化させる。これにより、ESD保護素子領域に、第1pウエル領域4が形成され、高耐圧デバイス領域に、第2pウエル領域21およびnバッファ領域25が形成される。そして、ウエハ表面の第1スクリーン酸化膜を除去し、ウエハ表面の全面に、例えば35nmの厚さのバッファ酸化膜65を形成した後に、例えば厚さが70〜200nmの厚さのシリコン窒化膜66をLPCVD(Low Pressure Chemical Vapor Deposition)法により堆積する。フォトリソグラフィによってシリコン窒化膜66およびバッファ酸化膜65に開口部を形成した後、フォトレジストを除去してからウエハを洗浄する。
次いで、図18に示すように、熱酸化を行い、シリコン窒化膜の開口部に局部酸化膜(LOCOS酸化膜)を形成する。ESD保護素子領域には、第1局部酸化膜11が形成される。高耐圧デバイス領域には、第2局部酸化膜27が形成される。そして、ウエハ表面のバッファ酸化膜と窒化膜を除去する。その後、ウエハ表面の全面に、例えば35nmの厚さの第2スクリーン酸化膜67を堆積するか、または成長させる。そして、フォトリソグラフィによって、例えば厚さが1.0〜2.0μmの第3レジストパターン68を形成する。第3レジストパターン68では、ESD保護素子領域において、第1p+低抵抗領域41の形成領域が開口している。また、高耐圧デバイス領域において、第2p+低抵抗領域42の形成領域が開口している。第3レジストパターン68の端部の角度αは、例えば80〜90°である。
ここで、ESD保護素子領域において、第3レジストパターン68の第1局部酸化膜11側の端部から、後に第1ゲート電極が形成された際に、第1ゲート電極の下の領域などに設けられる第1p+低抵抗領域の端部までの幅をLBP1とする。第3レジストパターン68の開口部は、LBP1が0.1μm以上0.4μm以下、好ましくは0μm以上0.3μm以下となるようにする。また、高耐圧デバイス領域において、第3レジストパターン68のエミッタ側の端部から、後に第2ゲート電極が形成された際に、第2ゲート電極の下の領域に設けられる第2p+低抵抗領域の端部までの幅をLBP2とする。第3レジストパターン68の開口部は、LBP2が0.8μm以上となるようにする。次いで、例えば硼素イオンを例えば100〜250keVの加速電圧で1×1013cm-2以上7.5×1013cm-2以下のドーズ量、好ましくは、2.5×1013以上5×1013cm-2以下のドーズ量で注入する。次いで、第3レジストパターン68を除去してからウエハを洗浄する。
そして、ウエハを、例えば、窒素雰囲気で900〜950℃の温度で、30分間アニール処理を行い、図18において注入された硼素の拡散を最小限にして、イオン注入による結晶欠陥を回復する。これによって、図19に示すように、ESD保護素子領域に第1p+低抵抗領域41が形成されるとともに、高耐圧デバイス領域に第2p+低抵抗領域42が形成される。さらに、ウエハ全面に素子の閾値電圧を調整するためのイオンを注入する。そして、第2スクリーン酸化膜を除去して、例えば14〜21nmの厚さの、熱酸化膜または酸化膜と窒化膜との複合膜を形成する。この熱酸化膜または酸化膜と窒化膜との複合膜は、ESD保護素子領域において第1ゲート絶縁膜12となり、高耐圧デバイス領域において第2ゲート絶縁膜28となる。
次いで、図20に示すように、ウエハ全面に例えば0.2〜0.4μmの厚さのポリシリコンを堆積する。そして、フォトリソグラフィと異方性エッチングによってESD保護素子領域に第1ゲート電極13を形成し、高耐圧デバイス領域に第2ゲート電極29を形成する。さらに、フォトリソグラフィによって、第4レジストパターン69を形成する。第4レジストパターン69では、ESD保護素子領域において、第1LDD(浅いソース)領域6および第2LDD(浅いドレイン)領域7の形成領域が開口している。また、高耐圧デバイス領域において、第3LDD(浅いエミッタ)領域22の形成領域が開口している。この第4レジストパターン69をマスクとして、例えばリンイオンを注入し、図21に示すように、ESD保護素子領域において、浅くドープされた第1LDD領域6および第2LDD領域7を形成する。また、高耐圧デバイス領域において、浅くドープされた第3LDD領域22を形成する。第1LDD領域6および第2LDD領域7は、第1ゲート電極13をマスクとして自己整合的に形成する。また、第3LDD領域22は、第2ゲート電極29をマスクとして自己整合的に形成する。
次いで、第4レジストパターンを除去した後に、ウエハ全面に厚さが130〜180nmの厚さの酸化膜または窒化膜を堆積する。そして、異方性エッチングによってESD保護素子領域に第1ゲート側壁スペーサ14を形成し、高耐圧デバイス領域に第2ゲート側壁スペーサ30を形成する。そして、図22に示すように、フォトリソグラフィによって、第5レジストパターン70を形成する。第5レジストパターン70では、ESD保護素子領域において、第1p++コンタクト領域5の形成領域が開口している。また、高耐圧デバイス領域において、第2p++コンタクト領域24およびp++コレクタ領域26の形成領域が開口している。次いで、第5レジストパターン70をマスクとして、例えば硼素イオンまたはBF2イオンを注入する。
そして、熱処理を行い、第1p++コンタクト領域5、第2p++コンタクト領域24およびp++コレクタ領域26に同時に熱拡散を行う。これによって、ESD保護素子領域において、第1p++コンタクト領域5が形成される。また、高耐圧デバイス領域において、第2p++コンタクト領域24およびp++コレクタ領域26が形成される。
次いで、図23に示すように、フォトリソグラフィによって、第6レジストパターン71を形成する。第6レジストパターン71では、ESD保護素子領域において、n++ソース領域8、n++ドレイン領域9およびn++コンタクト領域10の形成領域が開口している。また、高耐圧デバイス領域において、n++エミッタ領域23の形成領域が開口している。第6レジストパターン71をマスクとして、例えば砒素イオンを注入する。そして、第6レジストパターン71を除去して、ウエハを洗浄する。n++ソース領域8およびn++ドレイン領域9は、第1ゲート側壁スペーサ14をマスクとして自己整合的に形成する。n++エミッタ領域23は、第2ゲート側壁スペーサ30をマスクとして自己整合的に形成する。
そして、図24に示すように、熱処理を行い、ESD保護素子領域において、n++ソース領域8、n++ドレイン領域9、第1LDD領域6、第2LDD領域7およびn++コンタクト領域10を形成する。また、高耐圧デバイス領域において、n++エミッタ領域23および第3LDD領域22を形成する。次いで、図示しないPMD(Pre−metallization Dielectric)膜を堆積する。
次いで、図1に示すように、ESD保護素子領域において、ソース電極15、ドレイン電極16およびコンタクト電極17を形成する。また、図4に示すように、高耐圧デバイス領域において、エミッタ電極31およびコレクタ電極32を形成する。その後、層間絶縁膜の形成、スルーホールの形成および配線層の形成を必要な層数分行い、チップが完成する。
なお、第1pウエル領域4の形成領域にイオン注入を行う工程(図14)、nバッファ領域25の形成領域にイオン注入を行う工程(図15)、および第2pウエル領域21の形成領域にイオン注入を行う工程(図16)の順序は、上述した順序に限らず、種々入れ替えても良い。また、ESD保護素子100と高耐圧デバイス110とを、それぞれ同一ウエハ上の別のチップに、同時に作製しても良い。また、高耐圧デバイスとしてパワーMOSFETを作製する場合には、p++コレクタ領域26の換わりにパワーMOSFETのドレイン領域を形成すれば良く、このドレイン領域は、パワーMOSFETのソース領域や、ESD保護素子のドレイン領域およびソース領域と同時に形成するようにしても良い。
また、上述した半導体装置の製造方法では、ESD保護素子および高耐圧デバイスを分離する分離領域(例えば、図5の分離トレンチおよび第3局部酸化膜)は図示省略しているが、例えば第1局部酸化膜および第2局部酸化膜を形成する工程(図18参照)の前までに、絶縁物が埋め込まれた分離トレンチを形成する。次いで、第1局部酸化膜および第2局部酸化膜を形成すると同時に、第3局部酸化膜を形成しても良い。また、分離領域としてp+拡散領域やp++高濃度拡散領域(例えば、図8参照)を形成する場合、例えば、p+拡散領域は、n-半導体領域3となるウェル領域、第1pウエル領域4の形成と同時に、またはその形成前に形成する。そして、p++高濃度拡散領域は、p++コンタクト領域を形成する工程(図22参照)と同時に形成する。
このような製造方法では、ゲート電極を形成する前に、第2pウエル領域21にp+低抵抗領域42を形成するためのイオン注入を行うことで、イオン注入する際のイオンのドーズ量を大きくすることができる。また、p+低抵抗領域42の形成にレジストマスクを用いることにより、レジストマスクの端部でイオンが散乱し、この散乱されたイオンによって、不純物濃度が極大となる位置を新たに形成することができる(マスクエッジ効果)。また、LBP2を0.8μm以上とすることで、p+低抵抗領域42を含む第2pウエル領域21において、ゲート絶縁膜との界面で不純物濃度が極大となる位置を2箇所に分離することができる。
また、第1p+低抵抗領域41と第2p+低抵抗領域42とを同時に形成することで、第1p+低抵抗領域41を形成するためだけのイオン注入工程を追加することなく、ESD保護素子100に第1p+低抵抗領域41を形成することができる。
また、pウエル領域にp+低抵抗領域を形成するに際し、マスクエッジ効果を利用して、硼素イオンを100〜250keVの加速電圧で1×1013cm-2以上7.5×1013cm-2以下のドーズ量で注入することにより、p+低抵抗領域の、pウエル領域とゲート酸化膜との界面近傍の不純物濃度を、pウエル領域とゲート酸化膜との界面から深さ方向に離れた領域の不純物濃度よりも低くすることができる。これにより、素子の閾値電圧をほぼ維持した状態で、pウエル領域にp+低抵抗領域を形成することができる。
次に、p+低抵抗領域の不純物濃度について説明する。図25は、ゲート絶縁膜とウエル領域との界面(図1の矢印I)における低抵抗領域の不純物濃度について示す図である。矢印Iは、例えば図1に示すように、ゲート絶縁膜に垂直な位置とする。図25においては、横軸は、pウエル領域とゲート絶縁膜との界面を基準とした深さである。ここで、pウエル領域とゲート絶縁膜との界面の深さをC点で示す。また、縦軸はp+低抵抗領域の不純物濃度である。p+低抵抗領域を形成するためのイオン注入は、質量数11の硼素(B11)イオンを150keVの加速電圧で3.5×1013cm-2のドーズ量とした。図25に示すように、pウエル領域とゲート絶縁膜との界面の不純物濃度は、2.85×1017cm-3である。それに対して、チャネル領域の下側の領域(図25のD点)の不純物濃度は、1.26×1018cm-3であり、pウエル領域とゲート絶縁膜との界面の不純物濃度の4.4倍以上となっていることがわかる。これによって、p+低抵抗領域の不純物濃度が高く、p+低抵抗領域の抵抗率がpウエル領域とゲート絶縁膜との界面の抵抗率より低いことがわかる。また、シリコン表面でp+低抵抗領域とドレイン領域(LDD領域を含む)との界面の不純物濃度は、マスクエッジ効果により、チャネル領域の下側の領域の不純物濃度よりも高い。そのため、実施の形態にかかるESD保護素子では、図30に示す従来のESD保護素子で逆降伏が生じるpn接合領域(図30のpn接合領域401)と、図33に示す従来のESD保護素子で逆降伏が生じるpn接合領域(図33のpn接合領域402)との間のpn接合領域(図1のpn接合領域51)で、逆降伏が生じる。
図26は、実施の形態にかかるESD保護素子および従来のESD保護素子におけるゲート酸化膜の耐圧特性を示す特性図である。図26では、実施の形態にかかるESD保護素子(以下、実施例)の耐圧、ゲート酸化膜の耐圧、図30に示すような低抵抗領域を設けていないESD保護素子(以下、第1従来例とする)の耐圧、および図33に示すようなドレイン領域の下の領域全面に低抵抗領域を設けたESD保護素子(以下、第2従来例とする)の耐圧を示している。なお、図26において、ドレイン・ソース間電流IDSおよびゲート電流IGは規格値である。ゲート酸化膜の厚さは15nmとした。低抵抗領域を形成するためのイオン注入条件は、図25に示すESD保護素子と同様である。図26に示す結果では、ゲート酸化膜にかかるゲート電圧VGが10V近傍のときに、トンネル効果に起因するリーク電流が発生し始めている。第1従来例では、トンネル効果に起因するリーク電流はほぼ発生しておらず、耐圧が14V以上となった。第2従来例では、ドレイン・ソース間電圧VDSが5Vのときに、トンネル効果に起因するリーク電流が発生している。
図27は、エクステンション距離LBP1に対する素子の降伏電圧の増大分を示す特性図である。また、図27は、ドレイン・ソース間電流IDSを1.0×10-6としたときの降伏電圧のみを抜き出した特性図である。図27に示す結果より、LBP1が0.5μmより大きい場合、降伏電圧の増大分がほぼゼロとなっている。つまり、LBP1が0.5μmより大きい場合には、ESD保護素子の降伏電圧は、図26に示す第2従来例の降伏電圧とほぼ同一になることがわかる。図26に示す第2従来例は、低抵抗領域がドレイン領域の下の領域全面に設けられていることから、LBP1を0.5μmより大きい範囲で低抵抗領域を設けた構造であるとみなすことができる。そのため、第2従来例では、ドレイン・ソース間電圧VDSが7Vの地点において降伏したことがわかる。
このように、第1従来例では、第1従来例の耐圧が、ゲート酸化膜においてリーク電流が発生し始める電圧よりも高い。そのため、ESD保護素子として十分に機能せず、保護対象の半導体素子のゲート酸化膜等を保護することができない。また、第2従来例では、降伏電圧が信号の最大電圧レベルよりも低くなるので、回路が正しく動作しないことになる。つまり、ESD保護素子の耐圧は、第2従来例の耐圧よりも大きく、ゲート酸化膜においてリーク電流が発生していない、7.5〜9.5Vの範囲(以下、耐圧設計範囲とする)A内にあることが好ましい。この耐圧設計範囲Aが、ESD設計窓を満たす耐圧の範囲である(図26参照)。
図28は、実施の形態にかかるESD保護素子の耐圧特性を示す特性図である。測定には、図3に示すような櫛歯状のGGFET構造を有するESD保護素子を用いた。GGFET構造を有するESD保護素子は、隣り合うドレイン電極のフィンガー部とゲート電極のフィンガー部との間の距離(以下、ドレイン・ゲート間距離とする)LDGを3.6μmとした。ソース・ドレイン間のキャリアの流れと平行な方向のゲート電極のフィンガー部の幅を1.2μmとし、垂直な方向のゲート電極のフィンガー部の幅を325μmとした。
図28に示す特性図では、LBP1およびチャネル長を変化させた第1試料〜第5試料の耐圧曲線を示している。第1試料および第2試料は、LBP1を0μmとし、チャネル長を1.2μmとした。第3試料および第4試料は、LBP1を0.2μmとし、チャネル長を1.2μmとした。第5試料は、ドレイン領域の下の領域全面に低抵抗領域を設け、チャネル長を1.2μmとした。第1試料および第2試料では、ドレイン・ソース間電流IDSが1.0×10-6Aのときに、ドレイン・ソース間電圧VDSが8.8V程度となった。第3試料および第4試料では、ドレイン・ソース間電流IDSが1.0×10-6Aのときに、ドレイン・ソース間電圧VDSが7.6V程度となった。第5試料では、ドレイン・ソース間電流IDSが1.0×10-6Aのときに、ドレイン・ソース間電圧VDSが7.2V程度となった。
図28に示す結果より、第1試料〜第4試料は、耐圧設計範囲Aを満たしている。一方。第5試料では、耐圧設計範囲Aを満たしていない。これは、第5試料では、ドレイン領域とp+低抵抗領域とで形成されるpn接合領域の面積が大きく、このpn接合領域がツェナーダイオードとして機能してしまうためであると推測される。
以上の結果より、LBP1の長さを調整し、ドレイン領域とp+低抵抗領域とで形成されるpn接合領域の面積を小さくすることで、耐圧設計範囲Aを満たす耐圧を得ることができることがわかった。第5試料は、ドレイン・ソース間電圧VDSが7.2Vであるため、耐圧設計範囲Aの下限値7.5Vの耐圧を得るために、0.3V以上の降伏電圧が生じるようにLBP1の範囲を調整することが望ましい。図27に示す結果より、降伏電圧の増大分が0.3VとなるLBP1は、0.3μmであるため、LBP1を0.3μm以下、つまり0〜0.3μmの範囲B(図27参照)とすることで、耐圧設計範囲Aを満たすことができる。つまり、ESD設計窓を満たす耐圧となる。
また、本実施の形態にかかるESD保護素子を、櫛歯状のGGFET構造(図3参照)とする場合でも、ESD設計窓を満たす耐圧を有するESD保護素子とすることができることがわかった。その理由は、次に示すとおりである。本実施の形態に示す製造方法では、低抵抗領域85は、ゲート電極をマスクとして自己整合的に形成されるのではなく、フォトレジストをマスクとして形成される。そのため、低抵抗領域85の形成位置に、オーバーレイ精度によるズレδが生じる可能性がある。このズレδにより、互いに離れて設けられた複数の低抵抗領域85間に、耐圧の高低差が生じる。例えば、ドレイン電極82のフィンガー部を挟んで、隣り合うゲート電極83のフィンガー部の一方(以下、第1ゲートフィンガー部とする)において、LBP1がズレδだけ短くなる(LBP1−δ)。これにより、第1ゲートフィンガー部が設けられている低抵抗領域85近傍の耐圧は高くなる。それに対して、他方のゲート電極83のフィンガー部(以下、第2ゲートフィンガー部とする)では、第1ゲートフィンガー部におけるズレδに連動して、LBP1がズレδだけ長くなる(LBP1+δ)。これにより、第2ゲートフィンガー部が設けられている低抵抗領域近傍の耐圧は低くなる。そのため、ESD保護素子全体の耐圧は、LBP1が誤差δだけ長くなる低抵抗領域の耐圧によって決まってしまい、ズレδが生じていないESD保護素子と比べて低い値となってしまう。
しかし、図3に示す櫛歯状のGGFET構造を有するESD保護素子では、LBP1を0μmとしたとき、ESD保護素子のオフ耐圧は8.9〜10.8Vとなった。ESD保護素子のオフ耐圧が、ゲート酸化膜の耐圧(図26参照)よりも小さい耐圧となるため、オーバーレイ精度によるズレδが生じたとしても、耐圧設計範囲Aを満たす耐圧を得ることができることがわかる。通常、サブミクロン単位の高精度加工が要求される半導体素子の製造プロセスでは、フォトレジストをマスクとして用いるフォトリソグラフィにおいて、オーバーレイ精度によるズレδを0.15μm以下に抑えることができる。そのため、低抵抗領域の形成において、オーバーレイ精度によるズレδが生じたとしても、LBP1を0〜0.3μmの範囲で調整することと同様の処理をしていることとなるためと推測される。また、このとき、トンネル効果に起因するリーク電流が発生する電圧は7.2〜9.2Vとなった。ゲート酸化膜においてリーク電流が発生し始める電圧よりも低くすることができることがわかった。このように、図3に示すような構造を有するESD保護素子では、p+低抵抗領域を形成する際に、フォトレジストをマスクとして用いるフォトリソグラフィによって、オーバーレイ精度によるズレδが生じたとしても、ESD設計窓を満たす耐圧を有するESD保護素子を形成することができることがわかった。
また、図3に示すような構造を有するESD保護素子では、各電極のフィンガー部を増減することで、容易にESD保護素子の大きさを設定することができる。そのため、ESDの帯電量に応じて、効率的にESD保護素子を作製することができる。
以上、説明したように、実施の形態によれば、ESD保護素子100の第1p+低抵抗領域41と高耐圧デバイス110の第2p+低抵抗領域42とを同時に形成することで、第1p+低抵抗領域41を形成するためだけのイオン注入工程を追加することなく、ESD保護素子100に第1p+低抵抗領域41を形成することができる。また、上述した製造方法によりESD保護素子100に第1p+低抵抗領域41を形成することで、低抵抗領域が形成された第2従来例のESD保護素子(図33参照)とほぼ同様に、ESD保護素子の耐圧を低減することができる。これにより、ESD設計窓を満たす耐圧を有するESD保護素子を作製することができ、かつESD保護素子100が集積される回路全体の製造コストを低減することができる。また、低抵抗領域を含むpウエル領域の、ゲート絶縁膜との界面における不純物濃度を、ゲート絶縁膜との界面から深さ方向に離れた領域の不純物濃度よりも低くなるように形成することができる。また、低抵抗領域を含む第2pウエル領域21に、ゲート絶縁膜との界面で不純物濃度が極大となる位置を2箇所に分離するように形成することができる。これにより、素子の閾値電圧をほぼ維持した状態で、pウエル領域に低抵抗領域を形成することができる。
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態中に記載した寸法や濃度、ドーパントなどは一例であり、本発明はそれらの値に限定されるものではない。また、各実施の形態では、第1導電型をp型とし、第2導電型をn型としたが、本発明は第1導電型をn型とし、第2導電型をp型としても同様に成り立つ。
なお、同一基板上でESD保護素子と高耐圧デバイスとを電気的に分離する分離領域は、ESD保護素子と他のデバイスとを分離するために設けても良い。