KR960002083B1 - 모스 페트 제조 방법 - Google Patents
모스 페트 제조 방법 Download PDFInfo
- Publication number
- KR960002083B1 KR960002083B1 KR1019930000615A KR930000615A KR960002083B1 KR 960002083 B1 KR960002083 B1 KR 960002083B1 KR 1019930000615 A KR1019930000615 A KR 1019930000615A KR 930000615 A KR930000615 A KR 930000615A KR 960002083 B1 KR960002083 B1 KR 960002083B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- forming
- oxide film
- doped polysilicon
- polysilicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 150000002500 ions Chemical class 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract 3
- 238000000206 photolithography Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
내용 없음.
Description
제1도는 종래 모스페트 제조를 설명하기 위한 단면도.
제2도는 본발명 모스페트 제조를 설명하기 위한 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
20 : 기판 21 : 필드산화막
22 : 패드산화막 23,26 : 도우프드 폴리실리콘
24,31 : 산화막 25 : P영역
27 : 게이트 산화막 28 : N+영역
29 : P-영역 30 : 폴리실리콘
본 발명은 모스페트(MOS FET) 제조에 관한 것으로, 특히 쇼트 채널(short channel) 특성이 좋은 모스페트를 실현시킬 수 있는 모스페트 제조방법에 관한 것이다. 종래의 기술은 제1도와 같이 기판(1) 상부 양측에 필드 산화막(Field Oxide)(2)을 성장하여 필드영역과 활성영역(Active Region)을 정의하고, 전표면에 게이트 산화막(3), 산화막(4), 도우프드(Doped) 폴리 실리콘(5)을 차례로 증착한 후 게이트가 형성될 영역을 제외한 게이트 산화막(3), 도우프드 폴리실리콘(5), 산화막(4)을 제거하여 게이트를 형성한다.
다음, 상기 게이트 양면에 산화막으로 측벽(6)을 형성하고 노출된 기판(1) 표면에 N+이온은 주입하여 소오스/드레인(Source/Drain)(7)을 형성한후 필드 산화막(2)위에 산화막(8)을 형성하고 노출된 기판(1)영역에 금속을 증착하여 금속전극(9)을 형성한다.
그러나, 이와같은 종래의 기술에 있어서는 다음과 같은 결점이 있다.
첫째, 0.2㎛ 채널 길이(Channel Length)를 형성하기 위해 마스킹(Masking)공정에서 포토(Photo) 작업으로 0.2㎛ 길이의 게이트를 형성시켜야 하는데, 일반 자외선 포토(Infrared Line Photo) 공정으로는 불가능하다.
둘째, 0.2㎛ 채널길이를 형성하더라도 쇼트채널효과(Short Channel Effect) 때문에 컷오프(Cut Off) 특성이 좋은 트랜지스터(Transistor)를 만들기가 어렵다.
본 발명은 이와같은 종래의 결점을 감안하여 안출한 것으로, 0.6㎛급의 포토공정을 사용하여 0.2㎛ 채널길이를 갖으며 쇼트채널 특성이 좋은 모스페트를 실현할 수 있는 모스페트 제조방법을 제공하는데 그 목적이 있다.
이하에서 이와같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
제2도는 본 발명의 공정단면도로, 제2a도와 같이 기판(Si)(20)위 양측에 필드 산화막(21)을 성장시켜 필드 영역과 약 0.6㎛의 길이를 갖는 활성영역을 정의한 후 활성영역의 표면에 패드산화막(Pad Oxide)(22)을 성장한다.
다음, (b)와 같이 전표면에 도우프드(Doped) 폴리실리콘(23) 및 산화막(24)을 차례로 증착하고, 사진식각법으로 패드 산화막(22) 표면까지 활성영역의 도우프드 폴리실리콘(23) 및 산화막(24)을 제거한 후(c)와 같이 활성영역에 채널용 이온을 주입하여 P영역(25)을 형성하고, (D)와 같이 전표면에 도우프드 폴리실리콘(26)을 증착하고 기판(1)을 2000Å 깊이까지 RIE(Reactive Ion Etching) 및 사진식각법으로 도우프드 폴리실리콘(23) 및 산화막(24) 내측에 0.15㎛의 길이를 측벽(Side Wall)을 형성한다.
이어서, (e)와 같이 활성영역의 기관(20) 및 도우프드 폴리실리콘(26) 표면에 게이트 산화막(27)을 형성하고 게이트 산화막(27) 형성시 열처리하므로써 도우프드 폴리실리콘(26)에 의해 도우프드 폴리실리콘(26) 영역의 기판(20) 상부에 N+영역(28)이 형성되고, (f)와 같이 이온을 주입하여 N+영역(28) 사이 기판(20) 상부에 P-영역(29)을 형성한후 (g)와 같이 폴리실리콘(30)을 증착하여 전표면을 도포하고, (h)와 같이 폴리실리콘(30)을 RIE하여 게이트 전극을 형성한다.
그리고, (i)와 같이 전표면이 도포되도록 산화막(31)을 증착하고, (j)와 같이 사진식각법으로 도우프드 폴리실리콘(23) 중앙바깥쪽 영역의 산화막(24,31)을 제거하여 도우프드 폴리 실리콘(23) 중앙 바깥쪽 영역의 표면이 드러나도록 한후 그 드러난 표면에 도포되도록 금속(32)을 증착하여 소오스/드레인 전극을 형성한다. 단, 상기 도우프드 폴리실리콘(26)을 RIE시 활성영역외에 잔존하는 도우프드 폴리실리콘(26)은 사진식각법을 사용하여 제거한다.
그리고, 게이트 산화막(27) 형성시 도우프드 폴리실리콘(26)은 기판(20)에 비하여 3배정도의 두께로 형성되는데, 만일 기판(20)표면의 게이트 산화막(27) 두께가 100Å이면 도우프드 폴리 실리콘(26) 표면에 형성된 게이트 산화막(27) 두께는 300Å으로써 게이트와 소오스/드레인의 절연(Isolation)이 이루어진다.
또한, 상기 게이트 산화막(27)의 두께가 부족하면 게이트 산화막(27) 표면에 산화막을 500Å 두께 만큼 증착하고, RIE한다.
이상에서 설명한 바와같이 본 발명은 다음과 같은 효과가 있다.
첫째, 0.6㎛급의 포토공정을 사용하여 0.2㎛급의 모스페트를 실현할 수 있다.
둘째, 도우프드 폴리실리콘(26)을 이용하여 소오스/드레인을 형성하므로써 소오스/드레인용 이온주입공정이 필요 없고, 모스페트의 전체 활성영역 길이를 0.6㎛ 정도로 할 수 있다.
셋째, 도우프드 폴리 실리콘(23)을 이용하여 금속(32)과의 콘택(Contact)을 형성하므로써 금속(32)까지 포함하여 2㎛ 정도의 높이를 갖는 모스페트를 제조할 수 있다.
넷째, P영역(25) 형성 및 기판(20) 상부를 일부 제거하므로써 채널을 형성하며 N+영역(28)의 접합깊이를 작게하므로 0.2㎛의 채널길이를 실현하는 동시에 쇼트 채널효과를 억제할 수 있다.
다섯째, 기판(20)을 일부 제거하여 게이트와 소오스/드레인이 포개지도록 형성하므로써 채널의 전류를 증가시킬 수 있다.
Claims (7)
- 기판(20)위 양측에 필드산화막(21)을 형성하여 필드 영역과 활성영역을 정의한 후 활성영역의 표면에 패드 산화막(22)을 형성하는 단계와, 전표면에 도우프드 폴리 실리콘(23) 및 산화막(24)을 차례로 형성하고, 활성영역에 이온을 주입하여 P영역(25)을 형성하는 단계와, 전표면에 도우프드 폴리 실리콘(26)을 증착한 후 산화막(24) 영역의 도우프드 폴리실리콘(26) 및 채널이 형성된 영역기판(20)의 일정깊이 까지 RIE 및 사진식각법으로 제거하여 도우프드 폴리실리콘(23) 및 산화막(24) 내측에 도우프드 폴리실리콘(26)으로 이루어지는 측벽을 형성하는 단계와, 상기 활성영역의 노출된 표면에 게이트 산화막(27)을 형성하고, 게이트 산화막(27) 형성시 열처리하므로써 도우프드 폴리실리콘(26)에 의하여 P영역(25) 상부에 N+영역(28)을 형성하는 단계와, 이온을 주입하여 N+영역(28)사이 기판(20) 상부에 P-영역(29)을 형성한 후 전표면에 폴리실리콘(30)을 형성하고, 그 폴리실리콘(30)을 RIE하여 게이트 전극을 형성하는 단계와, 전표면에 산화막(31)을 증착하고, 도우프드 폴리실리콘(23) 중앙 바깥쪽 영역의 산화막(24,31)을 제거한 후 그 산화막(24,31)이 제거되므로써 노출된 도우프드 폴리 실리콘(23) 표면이 도포되도록 금속(32)을 형성하는 단계를 차례로 실시하여 이루어지는 모스페트 제조방법.
- 제1항에 있어서, 활성영역의 길이를 0.6㎛로 형성하는 모스페트 제조방법.
- 제1항에 있어서, 활성영역의 도우프드 폴리실리콘(23) 및 산화막(24) 제거시 사진식각법으로 패드 산화막(22) 표면까지 제거하는 모스페트 제조방법.
- 제1항에 있어서, 채널이 형성될 영역의 기판(20)을 2000Å 깊이까지 제거하는 모스페트 제조방법.
- 제1항에 있어서, 측벽의 길이를 0.15㎛로 형성하는 모스페트 제조방법.
- 제1항에 있어서, 도우프드 폴리실리콘(23) 중앙 바깥쪽 영역의 산화막(24,31)을 사진식각법으로 제거하는 모스페트 제조방법.
- 제1항에 있어서, 게이트 산화막(27) 표면에 산화막을 형성하는 모스페트 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930000615A KR960002083B1 (ko) | 1993-01-19 | 1993-01-19 | 모스 페트 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930000615A KR960002083B1 (ko) | 1993-01-19 | 1993-01-19 | 모스 페트 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940019009A KR940019009A (ko) | 1994-08-19 |
| KR960002083B1 true KR960002083B1 (ko) | 1996-02-10 |
Family
ID=19349775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930000615A KR960002083B1 (ko) | 1993-01-19 | 1993-01-19 | 모스 페트 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960002083B1 (ko) |
-
1993
- 1993-01-19 KR KR1019930000615A patent/KR960002083B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940019009A (ko) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3416617B2 (ja) | マスク数を低減したｍｏｓゲートデバイスの製造プロセス | |
| US5164803A (en) | Cmos semiconductor device with an element isolating field shield | |
| JPH0123954B2 (ko) | ||
| US6620691B2 (en) | Semiconductor trench device with enhanced gate oxide integrity structure | |
| CN1088914C (zh) | 制造金属氧化物半导体场效应晶体管的方法 | |
| US4470191A (en) | Process for making complementary transistors by sequential implantations using oxidation barrier masking layer | |
| US5527725A (en) | Method for fabricating a metal oxide semiconductor field effect transistor | |
| KR0154306B1 (ko) | 모스 트랜지스터의 제조방법 | |
| KR960002083B1 (ko) | 모스 페트 제조 방법 | |
| EP0081999A2 (en) | A method of fabricating a MOS transistor on a substrate | |
| JPS62118578A (ja) | 半導体装置の製造方法 | |
| JPS6333868A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPS62290180A (ja) | 半導体装置の製法 | |
| KR0157872B1 (ko) | 모스형 전계효과 트랜지스터 및 그 제조방법 | |
| KR960006689B1 (ko) | 반도체소자의 ldd 제조방법 | |
| KR100244789B1 (ko) | 반도체소자제조방법 | |
| KR100215856B1 (ko) | 모스팻(mosfet)제조방법 | |
| KR100232174B1 (ko) | 반도체 장치의 박막트랜지스터 제조방법 | |
| US6936517B2 (en) | Method for fabricating transistor of semiconductor device | |
| KR100206864B1 (ko) | 모스 전계효과트랜지스터 제조방법 | |
| KR100325444B1 (ko) | 저도핑드레인구조의모스트랜지스터제조방법 | |
| KR0148292B1 (ko) | 반도체 소자의 접합 형성 방법 | |
| JPH03112165A (ja) | 半導体装置の製造方法 | |
| KR960012262B1 (ko) | 모스(mos) 트랜지스터 제조방법 | |
| KR0147255B1 (ko) | Mosfet의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061211 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |