KR100215856B1 - 모스팻(mosfet)제조방법 - Google Patents
모스팻(mosfet)제조방법 Download PDFInfo
- Publication number
- KR100215856B1 KR100215856B1 KR1019970009449A KR19970009449A KR100215856B1 KR 100215856 B1 KR100215856 B1 KR 100215856B1 KR 1019970009449 A KR1019970009449 A KR 1019970009449A KR 19970009449 A KR19970009449 A KR 19970009449A KR 100215856 B1 KR100215856 B1 KR 100215856B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- insulating layer
- forming
- patterning
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000005468 ion implantation Methods 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 36
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 2
- -1 LDD ion Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 보호막을 사용하여 안정된 트랜지스터를 구현하므로서 소자의 신뢰성을 향상시키고 소오스/드레인 불순물영역의 확보 및 최소한의 게이트 채널을 형성시키는데 적당한 모스팻 제조방법을 제공하기 위한 것으로서 반도체기판상에 제 1 절연층을 형성한 후 패터닝하여 기판의 소정부분을 노출시키는 공정, 노출된 반도체기판에 제 2 절연층을 형성한 후 반도체기판의 표면이 소정부분 노출되도록 제 2 절연층을 패터닝하는 공정, 노출된 반도체기판을 포함한 전면에 보호막 증착한 후 에치백하여 패터닝된 제 2 절연층의 측면에 측벽을 형성하는 공정, 펀치-쓰로우 및 문턱전압 조절용 이온주입을 실시한 후 노출된 반도체기판상에 게이트절연층을 형성하는 공정, 게이트절연층을 포함한 전면에 폴리실리콘층을 형성한 후 패터닝하여 게이트전극을 형성하는 공정, 게이트전극 양측의 반도체기판에 소오스/드레인 불순물영역을 형성하는 공정을 포함하여 이루어진다.
Description
본 발명은 반도체소자 제조방법에 관한 것으로 특히, GR(Gate Recessed)-모스팻 제조시 안정된 트랜지스터 및 셀프얼라인 소오스/드레인영역을 확보하고 최소의 게이트채널을 형성하는데 적당하도록 한 모스팻 제조방법에 관한 것이다.
이하, 종래 모스팻 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1a 내지 1e는 종래 모스팻 제조방법을 설명하기 위한 공정단면도이다.
먼저, 도 1a에 도시한 바와같이 반도체기판(11)상에 질화막(13)을 증착한다.
상기 질화막(13)을 소정부분 제거하여 반도체기판(13)을 노출시킴으로서 게이트전극이 형성될 영역(도면부호 가참조)을 정의한다.
노출된 반도체기판(11)에 두꺼운 산화막(15)을 성장시킨다.
이어, 전면에 LDD이온주입을 실시하면 상기 산화막(15)양측의 반도체기판(11)표면내에 LDD영역(17)이 형성된다.
그리고 도 1b에 도시한 바와같이 질화막(13)을 마스크로 이용한 식각공정으로 상기 반도체기판(11)의 표면이 노출되도록 산화막(15)을 제거한다.
이어, 노출된 반도체기판(11)에 이온주입을 통해 문턱전압 이온주입영역(19)을 형성한 후 이온주입을 통해 펀치-쓰로우 이온주입영역(21)을 형성한다.
이때 문턱전압 및 펀치-쓰로우 이온주입시 반도체기판(11)의 표면이 손상(Demage)을 입게되는데 도 1c에 도시한 바와같이 상기 손상된 부분의 반도체기판(11)을 제거해야 한다.
손상된 부분의 반도체기판(11)을 제거시 식각공정을 이용하는데 이때 측면의 산화막(15)도 함께 소정부분 제거된다.
따라서 게이트전극 형성영역이 최초에 정의했던 영역보다 확대된다.
이어, 도 1d에 도시한 바와같이 질화막(13)을 포함한 반도체기판(11)전면에 게이트절연막(23)과 폴리실리콘층을 차례로 형성한 후 상기 폴리실리콘층상에 포토레지스트(도면에 도시하지 않음)를 도포한다.
노광 및 현상공정으로 상기 포토레지스트를 패터닝한 후 패터닝된 포토레지스트를 마스크로 이용한 식각공정으로 상기 폴리실리콘층을 선택적으로 제거하여 게이트전극(25)을 형성한다.
이때 상기 폴리실리콘층을 증착하게 되면 리세스부분에서 그 양측으로 플로잉(flowing)되므로 중앙부분에서 폴리실리콘층의 두께가 얇아지게 된다.
그리고 도 1e에 도시한 바와같이 상기 게이트전극(25)을 마스크로 이용하여 그 양측의 반도체기판(11)에 고농도 불순물 이온주입을 통해 소오스/드레인 불순물영역(S/D)을 형성하면 종래 모스팻 제조공정이 완료된다.
그러나 상기와 같은 종래 모스팻 제조방법은 다음과 같은 문제점이 있었다.
첫째, 각종 이온주입에 의해 손상된 반도체기판을 제거함에 따라 문턱전압 불순물영역이 감소되고 측면의 산화막이 손상된다.
둘째, 산화막이 손상됨에 따라 상대적으로 게이트전극 형성영역이 확대되고 이로인해 게이트의 유효채널 길이가 증가하게 되어 Idsat 전류가 감소하게 된다.
셋째, 폴리실리콘층의 중앙부위가 얇아지게되어 소오스/드레인 불순물 이온주입시 게이트의 채널영역으로 불순물이 침투되고 이로인해 문턱전압을 변화시켜 소자의 신뢰성을 저하시킨다.
본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로서 게이트전극이 형성될 영역을 정의하기 위한 산화막의 리세스 식각후 보호막을 증착하므로서 이후 공정에 의해 측면의 산화막이 손상되거나 그 하부의 반도체기판이 손상되는 것을 방지하여 소자의 신뢰성을 향상시키는데 적당한 모스팻 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 1e는 종래 모스팻 제조방법을 설명하기 위한 공정단면도
도 2a 내지 2f는 본 발명의 모스팻 제조방법을 설명하기 위한 공정단면도
*도면의 주요부분에 대한 부호의 설명*
11 : 반도체기판15 : 산화막
17 : LDD영역19 : 문턱전압 이온주입영역
21 : 펀치-쓰로우 이온주입영역23 : 게이트절연층
25 : 게이트전극27 : 제 1 절연층
29 : 리세스 식각영역31 : 보호막
31a : 측벽
상기의 목적을 달성하기 위한 본 발명의 모스팻 제조방법은 반도체기판상에 제 1 절연층을 형성한 후 패터닝하여 기판의 소정부분을 노출시키는 공정, 노출된 반도체기판에 제 2 절연층을 형성한 후 반도체기판의 표면이 소정부분 노출되도록 제 2 절연층을 패터닝하는 공정, 노출된 반도체기판을 포함한 전면에 보호막 증착한 후 에치백하여 패터닝된 제 2 절연층의 측면에 측벽을 형성하는 공정, 펀치-쓰로우 및 문턱전압 조절용 이온주입을 실시한 후 노출된 반도체기판상에 게이트절연층을 형성하는 공정, 게이트절연층을 포함한 전면에 폴리실리콘층을 형성한 후 패터닝하여 게이트전극을 형성하는 공정, 게이트전극 양측의 반도체기판에 소오스/드레인 불순물영역을 형성하는 공정을 포함하여 이루어진다.
이하, 본 발명의 모스팻 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 2f는 본 발명의 모스팻 제조방법을 설명하기 위한 공정단면도이다.
먼저, 도 2a에 도시한 바와같이 반도체기판(11)상에 제 1 절연층(27)을 형성한 후 상기 제 1 절연층(27)을 소정부분 제거하여 반도체기판(11)의 표면을 노출시킨다.
이후 상기 노출된 반도체기판(11)에 두꺼운 산화막(15)을 성장시켜 제 2 절연층을 형성한다.
그리고 저농도 불순물 이온주입을 통해 상기 산화막(15)양측의 반도체기판(11)표면내에 LDD영역(17)을 형성한다.
이어서, 도 2b에 도시한 바와같이 상기 제 1 절연층(27)을 마스크로 이용한 식각공정으로 상기 산화막(15)을 식각하여 반도체기판(11)의 표면이 노출되도록 리세스(Recess)영역(29)을 형성한다.
그리고 상기 노출된 반도체기판(11)의 표면을 포함한 전면에 보호막(31)을 증착한다.
이때 상기 보호막(31)의 물질로서는 리프렉토리(Refractory)메탈 또는 폴리실리콘을 사용한다.
이어, 도 2c에 도시한 바와같이 상기 보호막(31)을 에치백(etchback)하여 상기 산화막(15)의 측면에 측벽(31a)을 형성한다.
여기서 상기 측벽(31a)을 형성하기 위해 보호막(31)을 에치백할 경우 상기 제 1 절연층(27)이 노출되는 시점을 에칭종료 포인트로 한다.
그리고 도 2d에 도시한 바와같이 상기 측벽(31a) 및 제 1 절연층(27)을 마스크로 이용한 이온주입을 통해 문턱전압 불순물영역(19) 및 펀치-쓰로우 불순물영역(21)을 형성한다.
이때 상기 불순물 이온주입에 따라 손상된 반도체기판(11)은 라이틀리 드라이 에치(Lightly Dry Etch)로 제거하는데, 이때 측면의 산화막(15)은 보호막(31)으로 인해 전혀 손상되지 않는다.
이어, 도 2e에 도시한 바와같이 노출된 반도체기판(11)상에 게이트절연층(23)을 성장시키고 상기 게이트절연층(23)을 포함한 전면에 폴리실리콘층을 형성한다.
상기 폴리실리콘층상에 포토레지스트를 도포한 후 노광 및 현상공정으로 상기 포토레지스트를 패터닝한다.
패터닝된 포토레지스트를 마스크로 이용한 식각공정으로 상기 폴리실리콘층을 선택적으로 제거하여 게이트전극(25)을 형성한다.
그리고 도 2f에 도시한 바와같이 상기 게이트전극(25)을 마스크로 이용하여 소오스/드레인영역을 형성하기 위한 고농도의 불순물 이온주입을 실시하여 상기 게이트전극(25)양측의 반도체기판(11)내에 LDD구조를 갖는 소오스/드레인 불순물영역(S/D)이 형성된다.
이상 상술한 바와같이 본 발명의 모스팻 제조방법은 다음과 같은 효과가 있다.
첫째, 게이트전극 형성을 위한 리세스식각후 측면의 절연층을 보호하기 위해 보호막을 미리 증착하므로서 측면의 절연층이 손상되는 것을 방지한다. 이로인해 게이트의 유효채널 길이가 감소되고 Idsat전류는 증가된다.
둘째, 측벽에 의해 폴리실리콘이 양측으로 플로잉되는 것을 방지하므로 폴리실리콘층의 양측 및 중앙부위에서 모두 동일한 두께를 갖는다. 이로인해 소오스/드레인 불순물 이온주입시 불순물이 채널영역으로 침투하지 못하므로 소자의 신뢰성을 향상시킨다.
셋째, 안정된 문턱전압, 펀치-쓰로우 이온주입영역의 확보가 가능하다.
Claims (5)
- 반도체기판상에 제 1 절연층을 형성한 후 패터닝하여 기판의 소정부분을 노출시키는 공정,노출된 반도체기판에 제 2 절연층을 형성한 후 반도체기판의 표면이 소정부분 노출되도록 제 2 절연층을 패터닝하는 공정,노출된 반도체기판을 포함한 전면에 보호막 증착한 후 에치백하여 패터닝된 제 2 절연층의 측면에 측벽을 형성하는 공정,펀치-쓰로우 및 문턱전압 조절용 이온주입을 실시한 후 노출된 반도체기판상에 게이트절연층을 형성하는 공정,게이트절연층을 포함한 전면에 폴리실리콘층을 형성한 후 패터닝하여 게이트전극을 형성하는 공정,게이트전극 양측의 반도체기판에 소오스/드레인 불순물영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 모스팻 제조방법.
- 제 1 항에 있어서,상기 제 2 절연층은 산화막을 성장시켜 형성하는 것을 특징으로 하는 모스팻 제조방법.
- 제 1 항에 있어서,상기 측벽형성은 노출된 반도체기판을 포함한 전면에 보호막을 증착한 후 상기 제 1 절연층의 표면이 노출될 때까지 에치백하는 것을 특징으로 하는 모스팻 제조방법.
- 제 1 항에 있어서,상기 보호막은 폴리실리콘층 또는 리프렉토리 메탈을 사용하는 것을 특징으로 하는 모스팻 제조방법.
- 제 1 항에 있어서,상기 펀치-쓰로우 및 문턱전압 이온주입 후 손상된 반도체기판은 라이틀리(Lightly) 드라이 에치로 제거하는 공정을 더 포함하는 것을 특징으로 하는 모스팻 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970009449A KR100215856B1 (ko) | 1997-03-20 | 1997-03-20 | 모스팻(mosfet)제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970009449A KR100215856B1 (ko) | 1997-03-20 | 1997-03-20 | 모스팻(mosfet)제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980073868A KR19980073868A (ko) | 1998-11-05 |
| KR100215856B1 true KR100215856B1 (ko) | 1999-08-16 |
Family
ID=19500172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970009449A KR100215856B1 (ko) | 1997-03-20 | 1997-03-20 | 모스팻(mosfet)제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100215856B1 (ko) |
-
1997
- 1997-03-20 KR KR1019970009449A patent/KR100215856B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980073868A (ko) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5877041A (en) | Self-aligned power field effect transistor in silicon carbide | |
| US5654215A (en) | Method for fabrication of a non-symmetrical transistor | |
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| US5401678A (en) | Transistor and method for fabricating the same | |
| KR100215856B1 (ko) | 모스팻(mosfet)제조방법 | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| JP2952570B2 (ja) | 半導体デバイスの製造方法 | |
| EP0081999A2 (en) | A method of fabricating a MOS transistor on a substrate | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| KR100642420B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100319633B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100320436B1 (ko) | 모스팻(ｍｏｓｆｅｔ) 제조방법 | |
| KR100206957B1 (ko) | 고전압 반도체소자 및 그 제조방법 | |
| KR100234728B1 (ko) | 모스 전계효과 트랜지스터 제조방법 | |
| KR940002778B1 (ko) | Ldd 구조의 트랜지스터 제조방법 | |
| KR20010045138A (ko) | 반도체 장치 제조방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| US6936517B2 (en) | Method for fabricating transistor of semiconductor device | |
| US7135374B2 (en) | MOS transistor and fabrication method thereof | |
| KR100305205B1 (ko) | 반도체소자의제조방법 | |
| KR100295652B1 (ko) | 반도체소자의살리사이드제조방법 | |
| KR100215857B1 (ko) | 트랜지스터의 제조방법 | |
| KR100186518B1 (ko) | 반도체 소자의 제조방법 | |
| JPH08153878A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100280798B1 (ko) | 반도체 소자의 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |