JP2952570B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JP2952570B2
JP2952570B2 JP8214063A JP21406396A JP2952570B2 JP 2952570 B2 JP2952570 B2 JP 2952570B2 JP 8214063 A JP8214063 A JP 8214063A JP 21406396 A JP21406396 A JP 21406396A JP 2952570 B2 JP2952570 B2 JP 2952570B2
Authority
JP
Japan
Prior art keywords
region
insulating film
concentration impurity
field
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8214063A
Other languages
English (en)
Other versions
JPH09186322A (ja
Inventor
グン・リム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ERU JII SEMIKON CO Ltd
Original Assignee
ERU JII SEMIKON CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ERU JII SEMIKON CO Ltd filed Critical ERU JII SEMIKON CO Ltd
Publication of JPH09186322A publication Critical patent/JPH09186322A/ja
Application granted granted Critical
Publication of JP2952570B2 publication Critical patent/JP2952570B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体デバイス及び
その製造方法に係り、特にフィールド酸化膜の隣接付近
におけるＰＮ接合による漏洩電流を減少させ、活性領域
間の絶縁特性を改善する半導体デバイス及びその製造方
法に関する。
【０００２】
【従来の技術】従来の半導体デバイス、特にＬＤＤ構造
を有する半導体デバイスの製造方法を図１に示す。ま
ず、（ａ）に示すように、Ｐ型のシリコン基板１上に酸
化膜２と窒化膜３を順次堆積した後、フィールド酸化膜
が形成されるべき部位４をエッチングする。絶縁特性を
改善するためにＰ+ 型の高濃度イオンを注入して、Ｐ+
型高濃度不純物拡散領域としてのフィールドイオン注入
領域５を形成する。次に、（ｂ）に示すように、前記フ
ィールドイオン注入領域５上にフィールド酸化膜６を形
成して、窒化膜３と酸化膜２を順次除去する。その後、
（ｃ）に示すように、ＭＯＳトランジスタが形成される
活性領域にしきい値電圧を調節するようにチャネルイオ
ン注入を施した後、（ｄ）に示すように、ゲート酸化膜
８、ゲートポリシリコン膜９及びキャップ酸化膜１０を
順次堆積してフォトエッチング工程を経てゲート電極７
を形成する。（ｅ）に示すように、フォトレジスト１１
を形成して、そのフォトレジスト１１とゲート７をマス
クとして、フィールド酸化膜６とゲート７との間に形成
されるＭＯＳトランジスタのソース／ドレイン領域１２
に低濃度（ｎー ）のイオン注入を行ってＬＤＤ領域を形
成する。その後、（ｆ）に示すように、酸化膜を堆積し
た後エッチバックしてゲートに側壁１３を形成する。次
に、（ｇ）に示すように、フォトレジスト１４、ゲート
７及び側壁１３をマスクとしてソース／ドレインに高濃
度のイオンを注入して高濃度イオン注入領域１５を形成
した後、（ｈ）に示すように、フォトレジスト１４を除
去する。これにより、ソース及びドレインにそれぞれｎ
ー 型の低濃度不純物拡散領域としてのＬＤＤ領域１６を
有するＭＯＳトランジスタの製造が完成する。
【０００３】
【発明が解決しようとする課題】しかし、前記従来の技
術は次の問題点があった。 １． ソース／ドレインのｎ+ 型の高濃度イオン注入領
域１５がＰ+ 型の高濃度フィールドイオン注入領域５に
接することにより、前記ｎ+ 型の高濃度イオン注入領域
１５と、前記Ｐ+ 型のフィールドイオン注入領域５との
ＰＮ接合のイオン濃度が大きい。このため、ソース／ド
レインと基板間に逆方向電圧が印加されると、前記ＰＮ
接合付近における電界が大きくなって漏洩電流が多くな
る。 ２． ゲート側壁の形成のために酸化膜をドライエッチ
ングするとき、オーバーエッチングによるフィールド酸
化膜６の損失をもたらして活性領域間の絶縁特性が悪く
なる。 ３． ソース／ドレイン領域１５とＬＤＤ領域１６を形
成するために、２回のフォトエッチング工程を施さなけ
ればならないという煩わしさがある。
【０００４】従って、本発明の目的は、ソース／ドレイ
ンと基板との間に逆方向電圧を印加するとき、ＰＮ接合
による漏洩電流を減少させることができる半導体デバイ
ス及びその製造方法を提供することである。本発明の他
の目的は、ドライエッチングの際にフィールド酸化膜が
損失されないようにして、活性領域間の絶縁特性を改善
した半導体デバイス及びその製造方法を提供することに
ある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明半導体デバイスは、高濃度のフィールドイオ
ン注入領域とソース／ドレインの高濃度イオン注入領域
との間に低濃度の不純物拡散領域を形成したことを特徴
とするものである。
【０００６】この半導体デバイスの製造方法は、低濃度
第１導電型の半導体基板に活性領域及びフィールド領域
を決め、そのフィールド領域に第１導電型の高濃度不純
物領域とフィールドｎ絶縁膜を形成し、前記活性領域に
ゲート電極を形成し、前記フィールド絶縁膜及び前記ゲ
ート電極を形成させた前記基板に第１及び第２絶縁膜を
順次形成し、前記フィールド絶縁膜とその両側から前記
活性領域の一部に掛かるまで延びたフォトレジストを形
成し、そのフォトレジストをマスクとして前記第２絶縁
膜をエッチングして、フォトレジストの下と前記ゲート
電極の両側面に前記第２絶縁膜を残し、第２絶縁膜の側
壁が形成されたゲート電極と前記フォトレジストとをマ
スクとしてイオンを注入し、前記ゲート電極と前記フィ
ールド絶縁膜との間の中央領域の基板に第２導電型の高
濃度不純物領域を形成し、前記フォトレジスト及び第２
絶縁膜を除去して前記ゲート電極とフィールド絶縁膜を
マスクとしてイオン注入し、前記ゲート電極と前記第２
導電型の高濃度不純物領域との間及び前記フィールド絶
縁膜と前記第２導電型の高濃度不純物領域との間に第２
導電型の低濃度不純物領域を形成した後、前記第１絶縁
膜を除去することを特徴とする。
【０００７】本発明の半導体デバイスは、フィールド領
域と活性領域を有する第１導電型の低濃度不純物の半導
体基板と、前記基板のフィールド領域に形成された第１
導電型の高濃度不純物領域と、前記第１導電型の高濃度
不純物領域に形成されたフィールド絶縁膜と、前記活性
領域の前記基板上に形成されたゲート電極と、前記ゲー
ト電極と前記フィールド絶縁膜との間の中央領域に形成
された第２導電型の高濃度不純物領域と、前記ゲート電
極と前記第２導電型の高濃度不純物領域との間及び前記
フィールド絶縁膜と前記第２導電型の高濃度不純物領域
との間に形成された第２導電型の低濃度不純物領域とを
有することを特徴とする。
【０００８】
【発明の実施形態】以下、本発明の実施形態を添付図面
を参照して説明する。本発明の一実施形態の半導体デバ
イス、具体的にはＬＤＤ構造のＭＯＳトランジスタを図
３に断面図で示す。図に示すように、ＬＤＤ構造のＭＯ
Ｓトランジスタは、Ｐ型の基板４０上に各ＭＯＳ素子間
の絶縁特性を改善するためにイオン注入によって形成さ
れたＰ+ 型の高濃度不純物拡散領域４１を備えている。
不純物拡散領域４１の上にはフィールド酸化膜４２が従
来同様堆積している。さらに基板４０の活性領域には、
Ｎ+型の高濃度不純物拡散領域として形成されるソース
／ドレイン領域４３、４４と、ソース／ドレイン領域４
３、４４の間に形成され、しきい値電圧調節のためのＰ
型のイオンが注入されたＰ型のチャネル領域４５と、そ
のチャネル領域４５の両端部とそれぞれのソース／ドレ
イン領域４３、４４の間に形成されたＬＤＤ領域と呼ば
れるＮー 型の低濃度不純物拡散領域４６とが形成されて
いる。さらに、この実施形態では、基板４０のフィール
ド領域のＰ+ 型の高濃度不純物拡散領域４１と前記Ｎ+
型の高濃度不純物拡散領域として形成されるドレイン及
びソース領域４３、４４との間にそれぞれＮー 型の低濃
度不純物拡散領域４７が形成されている。前記チャネル
領域４５上には、従来同様、ゲート酸化膜４８、ポリシ
リコン層４９、及びキャップ酸化膜５０によって形成さ
れるゲート電極が形成されている。
【０００９】上記ｎー 型の低濃度不純物拡散領域４７の
濃度は、前記ＬＤＤ領域と呼ばれるＮー 型の低濃度不純
物拡散領域４６の濃度と実質的に同一になるようにす
る。上記のように構成されたＬＤＤ構造のＭＯＳトラン
ジスタは、活性領域に形成されたＮ+ 型の高濃度不純物
拡散領域としてのソース／ドレイン領域４３、４４と、
フィールド領域のＰ+ 型の高濃度不純物拡散領域４１と
の間にＮー 型の低濃度不純物拡散領域４７が形成されて
いるので、ドレイン及びソースと基板との間に逆方向に
電圧が印加されるときのＰＮ接合の漏洩電流が大きく減
少する。
【００１０】以下さらに、本実施形態の半導体デバイス
製造工程を示す図２（ａ）−（ｉ）を参照して製造方法
について説明する。まず、図２（ａ）−（ｂ）に示すよ
うに、Ｐ型のシリコン基板２０上に酸化膜２１と窒化膜
２２を順次堆積した後、フィールド酸化膜が形成される
部位２３をエッチングし、Ｐ+ 型の高濃度イオンを注入
してＰ+ 型の高濃度不純物拡散層２４を形成し、この拡
散層２４の上にフィールド酸化膜２５を形成する。そし
て窒化膜２２と酸化膜２１を順次除去する。
【００１１】次に、図２（ｃ）に示すように、ＭＯＳト
ランジスタが形成される活性領域にチャネルのしきい値
電圧（ＶT ）を調節するためのＰ型のイオンを注入す
る。さらに、（ｄ）に示すように、ゲート酸化膜２７、
ゲートポリシリコン膜２８、キャップ酸化膜２９を順次
堆積した後、フォトエッチング工程を経てゲートをパタ
ーニングする。その後、図２（ｅ）に示すように、薄い
窒化膜３０と酸化膜３１を堆積する。さらに、図２
（ｆ）に示すように、フィールド酸化膜２５の上とその
両側の活性領域２６の一部に係るフォトレジスト３２を
形成する。このフォトレジスト３２をマスクとして酸化
膜３１をエッチングして、ゲート側壁３３を形成すると
ともに、薄い窒化膜３０が露出される開口部３４を形成
する。
【００１２】次に、図２（ｇ）に示すように、前記開口
部３４を通してイオン注入を施して高濃度のソース／ド
レイン領域３５、３５’を形成して前記フォトレジスト
３２と酸化膜３１を除去する。その後、前記フィールド
酸化膜２５とゲートをマスクとして低濃度（ｎー ）のイ
オンを注入し、チャネルの両側のソース／ドレイン領域
にｎー 型の低濃度不純物領域であるＬＤＤ領域３６を形
成するとともに、フィールド酸化膜２５とソース／ドレ
イン領域３５、３５’との間にｎー 型の低濃度不純物拡
散領域３７を形成する。最後に、図２（ｉ）に示すよう
に、窒化膜３０をウェットエッチングで除去する。フィ
ールド酸化膜２５はこの最後の窒化膜の除去で露出さ
れ、それまではこの窒化膜で覆われているので、途中の
酸化膜の除去のときオーバーエッチングがあってもフィ
ールド酸化膜が損傷することはない。
【００１３】
【発明の効果】以上説明したように、本発明によるＬＤ
Ｄ構造のＭＯＳトランジスタは、フィールド領域のＰ+
型の高濃度不純物拡散領域２４とｎ+ 型の高濃度不純物
拡散層であるソース／ドレイン領域３５、３５’との間
の活性領域にｎー 型の低濃度領域３７が形成されている
ので、ドレイン及びソースと基板間に逆方向の電圧が印
加されても、Ｐ+ 型の高濃度不純物拡散層２４とｎー 型
の低濃度不純物拡散領域３７間のＰ+Ｎー接合によって漏
洩電流が大幅に減少する。酸化膜３１の下に窒化膜３０
が形成されているので、ゲートの側壁３３を形成するた
めに酸化膜３１をドライエッチングするとき、フィール
ド酸化膜２５の損失が無くて、活性領域間の絶縁特性が
良好になる。ＬＤＤ構造のｎー 型の低濃度不純物領域３
６とｎ+ 型のソース／ドレイン領域３５、３５’をそれ
ぞれ形成するためのイオン注入時に、従来では図１
（ｅ）及び（ｇ）に示すように２回のフォトエッチング
工程が必要であったが、本発明方法によればフォトエッ
チング工程は１回だけで済むので工程が単純化される。
【図面の簡単な説明】
【図１】 従来の技術による半導体デバイスの各製造工
程における断面図である。
【図２】 一実施形態による半導体デバイスの各製造工
程における断面図である。
【図３】 一実施形態による半導体デバイスの断面図で
ある。
【符号の説明】
２０、４０ シリコン基板 ２１ 酸化膜 ２２ 窒化膜 ２４、４１ Ｐ+型の高濃度不純物拡散層 ２５ フィールド酸化膜 ２６ 活性領域 ２７、４８ ゲート酸化膜 ２８、４９ ゲートポリシリコン膜 ２９、５０ キャップ酸化膜 ３０ 窒化膜 ３１ 酸化膜 ３２ フォトレジスト ３３ ゲート側壁 ３４ 開口部 ３５、３５’、４３、４４ ソース／ドレイン領域 ３６、４６ ＬＤＤ層 ３７、４７ 低濃度不純物拡散領域 ４５ チャネル領域
フロントページの続き (56)参考文献 特開 昭63−305562（ＪＰ，Ａ) 特開 平７−106566（ＪＰ，Ａ) 特開 平６−13562（ＪＰ，Ａ) 特開 平１−214057（ＪＰ，Ａ) 特開 平３−270153（ＪＰ，Ａ) 特開 平８−83836（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/78 H01L 21/76

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 低濃度第１導電型の半導体基板に活性領
    域及びフィールド領域を決める工程と、 前記フィールド領域に第１導電型の高濃度不純物領域と
    フィールド絶縁膜を順次形成する工程と、 前記活性領域にゲート電極を形成する工程と、 前記フィールド絶縁膜及び前記ゲート電極を形成させた
    前記基板に第１絶縁膜とその上に第２絶縁膜を順次形成
    する工程と、 前記フィールド絶縁膜とその両側から前記活性領域の一
    部に掛かるまで延びたフォトレジストを形成する工程
    と、 前記フォトレジストをマスクとして前記第２絶縁膜をエ
    ッチングし、フォトレジストの下と前記ゲート電極の両
    側面に前記第２絶縁膜を残す工程と、 前記フォトレジストと第２絶縁膜の側壁が形成されたゲ
    ート電極をマスクとしてイオンを注入し、前記ゲート電
    極と前記フィールド絶縁膜との間の中央領域の基板に前
    記フィールド絶縁膜及び前記フィールド絶縁膜の下部に
    形成された前記第１導電型の高濃度不純物領域と分離さ
    れるよう第２導電型の高濃度不純物領域を形成する工程
    と、 前記フォトレジスト及び第２絶縁膜を除去して前記ゲー
    ト電極とフィールド絶縁膜をマスクとしてイオン注入
    し、前記ゲート電極と前記第２導電型の高濃度不純物領
    域との間及び前記フィールド絶縁膜と前記第２導電型の
    高濃度不純物領域との間に第２導電型の低濃度不純物領
    域を形成する工程と、 前記第１絶縁膜を除去する工程とを有することを特徴と
    する半導体デバイスの製造方法。
  2. 【請求項２】 第１絶縁膜が窒化膜であり、第２絶縁膜
    が酸化膜である請求項１記載の半導体デバイスの製造方
    法。
JP8214063A 1995-12-26 1996-07-26 半導体デバイスの製造方法 Expired - Fee Related JP2952570B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950056313A KR0161885B1 (ko) 1995-12-26 1995-12-26 반도체 소자와 그의 제조방법
KR56313/1995 1995-12-26

Publications (2)

Publication Number Publication Date
JPH09186322A JPH09186322A (ja) 1997-07-15
JP2952570B2 true JP2952570B2 (ja) 1999-09-27

Family

ID=19444271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8214063A Expired - Fee Related JP2952570B2 (ja) 1995-12-26 1996-07-26 半導体デバイスの製造方法

Country Status (4)

Country Link
US (1) US5747372A (ja)
JP (1) JP2952570B2 (ja)
KR (1) KR0161885B1 (ja)
DE (1) DE19618731C2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2730535B2 (ja) * 1995-12-18 1998-03-25 日本電気株式会社 半導体装置の製造方法
TW308741B (en) * 1996-11-22 1997-06-21 United Microelectronics Corp Micro-coil structure of integrated circuit and process thereof
US6309937B1 (en) 1999-05-03 2001-10-30 Vlsi Technology, Inc. Method of making shallow junction semiconductor devices
KR100657130B1 (ko) * 2005-12-27 2006-12-13 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
KR100916211B1 (ko) * 2007-11-28 2009-09-08 매트릭스세미컨덕터(주) 전력용 반도체 소자의 제조방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356623A (en) * 1980-09-15 1982-11-02 Texas Instruments Incorporated Fabrication of submicron semiconductor devices
US4356042A (en) * 1980-11-07 1982-10-26 Mostek Corporation Method for fabricating a semiconductor read only memory
US4366613A (en) * 1980-12-17 1983-01-04 Ibm Corporation Method of fabricating an MOS dynamic RAM with lightly doped drain
US4843023A (en) * 1985-09-25 1989-06-27 Hewlett-Packard Company Process for forming lightly-doped-drain (LDD) without extra masking steps
KR890003217B1 (ko) * 1987-02-24 1989-08-26 삼성전자 주식회사 디램 쎌의 제조방법
JPS63305562A (ja) * 1987-06-05 1988-12-13 Sony Corp 半導体装置
US5026656A (en) * 1988-02-01 1991-06-25 Texas Instruments Incorporated MOS transistor with improved radiation hardness
JPH01196861A (ja) * 1988-02-02 1989-08-08 Seiko Epson Corp 半導体装置の製造方法
JPH01214057A (ja) * 1988-02-22 1989-08-28 Yamaha Corp トランジスタの製法
US5122474A (en) * 1988-06-23 1992-06-16 Dallas Semiconductor Corporation Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough
US4859619A (en) * 1988-07-15 1989-08-22 Atmel Corporation EPROM fabrication process forming tub regions for high voltage devices
US4874713A (en) * 1989-05-01 1989-10-17 Ncr Corporation Method of making asymmetrically optimized CMOS field effect transistors
DE69028159T2 (de) * 1989-06-27 1997-03-27 Nat Semiconductor Corp Silicid-Übereinstimmendes CMOS-Verfahren mit einer differenzierten Oxid-Implantierungsmaske
US5164806A (en) * 1990-05-23 1992-11-17 Mitsubishi Denki Kabushiki Kaisha Element isolating structure of semiconductor device suitable for high density integration
JP3277533B2 (ja) * 1992-01-08 2002-04-22 ソニー株式会社 半導体装置の製造方法
KR930020736A (ko) * 1992-03-31 1993-10-20 김주용 접합 항복 전압(junction breakdown voltage)을 높이는 CMOS 제조방법
US5346835A (en) * 1992-07-06 1994-09-13 Texas Instruments Incorporated Triple diffused lateral resurf insulated gate field effect transistor compatible with process and method
US5396096A (en) * 1992-10-07 1995-03-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
JPH07106566A (ja) * 1993-10-01 1995-04-21 Nippondenso Co Ltd 半導体装置の製造方法
US5464782A (en) * 1994-07-05 1995-11-07 Industrial Technology Research Institute Method to ensure isolation between source-drain and gate electrode using self aligned silicidation
US5556798A (en) * 1994-12-01 1996-09-17 United Microelectronics Corp. Method for isolating non-volatile memory cells
US5610088A (en) * 1995-03-16 1997-03-11 Advanced Micro Devices, Inc. Method of fabricating field effect transistors having lightly doped drain regions
US5550074A (en) * 1996-01-19 1996-08-27 United Microelectronics Corp. Process for fabricating MOS transistors having anti-punchthrough implant regions formed by the use of a phase-shift mask

Also Published As

Publication number Publication date
DE19618731C2 (de) 1998-10-01
JPH09186322A (ja) 1997-07-15
KR970053039A (ko) 1997-07-29
DE19618731A1 (de) 1997-07-03
US5747372A (en) 1998-05-05
KR0161885B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
JP2826924B2 (ja) Ｍｏｓｆｅｔの製造方法
JPH06204469A (ja) 電界効果トランジスタおよびその製造方法
JP2952570B2 (ja) 半導体デバイスの製造方法
KR100232197B1 (ko) 반도체 소자의 제조 방법
KR0183785B1 (ko) 모스 트랜지스터 제조방법
JP3049496B2 (ja) Ｍｏｓｆｅｔの製造方法
KR100298874B1 (ko) 트랜지스터의형성방법
KR100198676B1 (ko) 반도체 소자의 트랜지스터의 구조 및 제조방법
KR100415191B1 (ko) 비대칭형 씨모스 트랜지스터의 제조 방법
KR100188008B1 (ko) 씨모스(cmos) 반도체장치의 제조방법
KR100226770B1 (ko) 반도체 소자의 제조방법
KR0186198B1 (ko) 트랜지스터 제조방법
KR0179294B1 (ko) 반도체 장치의 제조방법
KR100537273B1 (ko) 반도체 소자 제조방법
KR0156158B1 (ko) 반도체 소자의 제조방법
KR100319872B1 (ko) 신뢰성이개선된바이씨모스(BiCMOS)반도체장치의제조방법
KR0142782B1 (ko) 반도체소자의 제조방법
KR0172832B1 (ko) 반도체소자 제조방법
KR100261171B1 (ko) 트랜지스터의 제조 방법
JPS6057971A (ja) 半導体装置の製造方法
KR0170513B1 (ko) 모스 트랜지스터 및 그의 제조방법
KR100266687B1 (ko) 트랜지스터 제조방법
KR0129585B1 (ko) 자기정합에 의한 트랜지스터 제조방법
JPH09181308A (ja) 半導体装置及びその製造方法
KR19980058385A (ko) 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees