KR0161885B1 - 반도체 소자와 그의 제조방법 - Google Patents

반도체 소자와 그의 제조방법 Download PDF

Info

Publication number
KR0161885B1
KR0161885B1 KR1019950056313A KR19950056313A KR0161885B1 KR 0161885 B1 KR0161885 B1 KR 0161885B1 KR 1019950056313 A KR1019950056313 A KR 1019950056313A KR 19950056313 A KR19950056313 A KR 19950056313A KR 0161885 B1 KR0161885 B1 KR 0161885B1
Authority
KR
South Korea
Prior art keywords
region
concentration impurity
high concentration
type
insulating film
Prior art date
Application number
KR1019950056313A
Other languages
English (en)
Other versions
KR970053039A (ko
Inventor
림근
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950056313A priority Critical patent/KR0161885B1/ko
Priority to DE19618731A priority patent/DE19618731C2/de
Priority to JP8214063A priority patent/JP2952570B2/ja
Priority to US08/692,133 priority patent/US5747372A/en
Publication of KR970053039A publication Critical patent/KR970053039A/ko
Application granted granted Critical
Publication of KR0161885B1 publication Critical patent/KR0161885B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 LDD(Lightly Doped Drain) 구조를 갖는 반도체 소자와 그의 제조방법에 관한 것으로, 활성영역(B)에 형성된 N+형의 고농도 불순물 확산영역으로 되는 소스/드레인 영역(43)(44)과 필드영역(A)의 P+형의 고농도 불순물 확산영역(46) 사이의 활성영역(B)내에 N-형의 저농도 불순물 확산영역(47)이 형성되어 있기 때문에 드레인 및 소오스와 기판사이에 역방향으로 전압이 인가될 때, PN접합의 누설전류가 크게 감소되게 된다.

Description

반도체 소자와 그의 제조방법
제1a도 내지 제1h도는 종래 기술에 의한 반도체 소자의 각 제조공정에서의 단면도.
제2a도 내지 제2i도는 본 발명에 의한 반도체 소자의 각 제조공정에서의 단면도.
제3도는 본 발명에 의한 반도체 소자의 단면도를 나타낸 것이다.
* 도면의 주요부분에 대한 부호의 설명
20, 40 : 실리콘기판 22 : 질화막
21 : 산화막 24,41 : P+형 고농도 불순물 확산층
25 : 필드산화막 26 : 활성영역
27, 48 : 게이트 산화막 28, 49 : 게이트 폴리 실리콘막
29, 50 : CAP 산화막 30 : 질화막
31 : 산화막 32 : 포토레지스트
33 : 게이트 측벽 34 : 개구부
35, 43 : 소스/드레인영역 36, 46 : LDD층
37, 47 : 저농도 불순물 확산영역 45 : 채널영역
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 특히 필드 산화막 인접부근에서의 PN 접합에 의한 누설전류를 줄이고, 활성영역간 절연특성을 개선하는 반도체 소자 및 그의 제조방법에 관한 것이다.
종래의 반도체 소자, 특히 LDD 구조를 갖는 반도체 소자의 제조 방법은, 먼저 제1a도에 도시되어 있는 바와 같이, P형의 실리콘 기판(1)위에 산화막(2)과 질화막(3)을 차례로 증착시킨 후 필드산화막이 형성될 부위(4)를 식각하여낸 다음, 절연특성을 개선하도록 p+형의 고농도 이온 주입을 실시하여 p+형과 고농도 불순물 확산영역으로 되는 필드이온 주입영역(5)을 형성한다.
이어, 제1b도에 도시된 바와 같이, 상기 필드 이온주입 영역(5)위에 필드 산화막(6)을 형성한 후 질화막(3)과 산화막(2)을 순차적으로 제거하여 낸다.
그다음, 제1c도에 도시된 바와 같이 MOS 트랜지스터가 형성될 활성영역에 드레쉬 홀드전압을 조절하도록 채널이온 주입을 실시하고, 이어 제1d도에 도시된 바와같이, 게이트 산화막(8), 게이트 폴리실리콘막(9) 및 CAP 산화막(10)을 순차적으로 증착한 후 포토에칭 공정을 거쳐 게이트(7)를 패터닝하고, 제1e도에 도시된 바와 같이, 포토레지스트(11)와 게이트(7)를 마스크로 하여 LDD 영역을 형성하기 위해 필드 산화막(6)과 게이트(7) 사이의 중앙영역의 기판에 형성되는 MOS 트랜지스터의 소스/드레인 영역(12)에 저농도(n-)의 이온주입을 행한다.
그다음, 제1f도에 도시된 바와 같이, 산화막을 증착한 후 에치백하여 게이트에 측벽(Side wall)(13)을 형성하고, 이어 제1g도에 도시된 바와 같이, 포토레지스트(14), 게이트(7) 및 측벽(13)을 마스크로 하여 소스/드레인 이온주입영역(15)을 형성한 후, 제1h도에 도시된 바와 같이, 포토레지스트(14)를 제거하여 소스 및 드레인에 각각 n-형의 저농도 불순물 확산영역으로 되는 LDD 영역(16)을 가지는 MOS 트랜지스터의 제조가 완성된다.
그러나, 상기 종래의 기술은 다음과 같은 문제점을 가지고 있다.
첫째, 소스/드레인의 n+ 타입의 고농도 이온주입영역(15)이 p+타입의 고농도의 필드이온 주입영역(5)에 바로 접하게 됨으로써, 상기 n+ 타입의 고농도 이온 주입영역(15)과, 상기 p+ 타입의 필드이온 주입영역(15)의 PN 접합부의 이온농도가 크고, 이로인해 소스/드레인과 기판간에 역방향 전압이 걸릴 때 상기 PN 접합부근에서의 전기장(Electric Field)이 크게 되어 누설전류가 많아지게 된다.
둘째, 게이트측벽 형성을 위해 산화막 건식각시 과도식각으로 인한 필드산화막(6)의 손실을 가져와 활성영역간의 절연특성이 나빠지게 된다.
셋째, 소스/드레인 영역(15)과 LDD 영역(12)을 형성하기 위해 2회의 포토작업을 실시하여야 하는 번거로움이 있다.
따라서, 본 발명의 목적은 고농도의 필드이온 주입영역과 소스/드레인의 고농도 이온 주입 영역사이에 저농도의 불순물 확산영역을 형성함으로써, 소스/드레인과 기판간에 역방향 전압인가시에 PN 접합에 의한 누설전류를 감소하는 반도체 소자 및 그의 제조방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 건식각으로 인한 필드산화막의 손실을 없도록 하여 활성영역간의 절연특성을 개선한 반도체 소자 및 그의 제조방법을 제공하기 위한 것이다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은, 저농도 제1도전형의 반도체 기판에 활성영역 및 필드영역을 정의하는 공정과, 상기 필드 영역의 기판에 제1도전형 고농도 불순물 영역과 상기 제1도전형 고농도 불순물 영역상에 필드 산화막을 형성하는 공정과, 상기 활성 영역상에 게이트 절연막과 상기 게이트 절연막상에 게이트 전극, 그리고 게이트 전극상에 제1절연막을 형성하는 공정과, 상기 필드 절연막 및 상기 제1절연막을 포함한 상기 기판상에 제2절연막을 형성하는 공정과, 상기 게이트 전극의 양측면의 상기 제2절연막과 상기 필드절연막과 상기 필드 절연막으로부터 연장되는 상기 활성 영역상에 제3절연막을 형성하는 공정과, 상기 제3절연막과 게이트 전극을 마스크로 이온 주입하여 상기 게이트 전극과 상기 필드 산화막 사이의 중앙영역의 기판에 제2도전형의 고농도 불순물 영역을 형성하는 공정과, 상기 제3절연막을 제거하여 상기 게이트 전극과 필드 산화막을 마스크로 이온주입하여 상기 게이트 전극과 상기 제2도전형의 고농도 불순물 영역 사이와 상기 필드 산화막과 상기 제2도전형의 고농도 불순물 영역 사이에 제2도전형 저농도 불순물 영역을 형성하는 공정을 특징으로 하고 있다.
또한, 본 발명의 반도체 소자는 필드영역과 활성영역을 가지는 제1도전형 저농도 불순물의 반도체 기판과, 상기 기판의 필드영역에 형성된 제1도전형 고농도 불순물 영역과, 상기 제1도전형 고농도 불순물 영역에 형성된 필드 산화막과, 상기 활성영역의 상기 기판상에 형성된 게이트 전극과, 상기 게이트 전극과 상기 필드 산화막 사이의 중앙영역의 기판에 형성된 제2도전형의 고농도 불순물 영역과, 상기 게이트 전극과 상기 제2도전형의 고농도 불순물 영역 사이와 상기 필드 산화막과 상기 제2도전형의 고농도 불순물 영역 사이에 형성된 제2도전형 저농도 불순물 영역을 특징으로 한다.
이하 첨부된 도면에 의하여 본 발명의 바람직한 실시예에 의하여 설명한다.
본 발명의 반도체 소자, 구체적으로는 LDD 구조의 MOS 트랜지스터는 제3도에 그의 단면도가 도시되어 있다.
제3도에 도시되어 있는 바와 같이, LDD 구조의 MOS 트랜지스터는 P형의 기판(40) 상에 각 MOS 소자간의 절연특성을 개선하기 위해 이온주입으로 형성된 p+형의 고농도의 불순물 확산영역(41)을 가지는 필드영역(A)과, 상기 불순물 확산영역(41)위에 증착된 필드산화막(42), 상기 기판(40)상의 일측에 n+형의 고농도 불순물 확산영역으로 형성되는 소스/드레인 영역(43), 상기 소스/드레인 영역(43)(44) 사이에 형성되고 드레쉬 홀드전압 조절을 위한 p형의 이온이 주입된 p형의 채널영역(45)을 가지는 활성 영역(B)과, 상기 채널영역(45)의 양단부와 소스/드레인영역(43)의 사이에 형성된 LDD 영역으로 불리우는 n-형의 저농도의 불순물 확산영역(46)(47)과, 상기 필드영역(A)의 p+형의 고농도 불순물 확산영역(41)과 상기 n+형의 고농도 불순물 확산영역으로 형성되는 드레인 및 소스영역(43)(44) 사이의 활성영역(B)에 각각 형성되는 n-형의 저농도 불순물 확산영역(47)과, 상기 채널영역(45)상에 게이트 산화막(48), 폴리 실리콘층(49) 및 캡산화막(50)으로 형성되는 게이트 전극을 구비하고 있다.
그리고 상기 n-형 저농도 불순물 확산영역(47)의 농도는 상기 LDD 영역으로 불리우는 n-형의 저농도 불순물 확산영역(46)의 농도와 실질적으로 동일하게 되도록 한다.
상기와 같이 구성된 LDD 구조의 MOS 트랜지스터에 의하면, 활성영역(B)에 형성된 n+형의 고농도 불순물 확산영역으로 되는 소스/드레인영역(43)(44)과 필드영역(A)의 p+형의 고농도 불순물 확산영역(46) 사이의 활성영역(B)내에 n-형의 저농도 불순물 확산영역(47)이 형성되어 있기 때문에 드레인 및 소오스와 기판사이에 역방향으로 전압이 인가될 때, PN 접합의 누설전류가 크게 감소되게 된다.
본 발명의 반도체 소자, 구체적으로는 LDD 구조를 가지는 MOS 트랜지스터의 각 제조공정에서의 단면도를 나타낸, 제2a도 내지 제2i도를 참조하여 본 발명의 LDD 구조의 MOS 트랜지스터의 제조방법에 대하여 설명한다.
먼저, 제2a도 내지 2i도에 도시된 바와 같이, P형 실리콘기판(20)위에 산화막(21)과 질화막(22)을 순차적으로 증착시킨 후 필드 산화막이 형성될 부위(23)를 식각해내고, 이어 p+형 고농도의 이온주입을 실행하여 p+형의 고농도 불순물 확산층(24)을 형성하고, 확산층(24)위에 필드 산화막(25)을 형성한 후 질화막(22)과 산화막(21)을 순차적으로 제거해낸다.
그리고, 제2c도 및 제2d도에 도시된 바와 같이, MOS 트랜지스터가 형성될 활성영역에 채널의 드레쉬 홀드전압(VT)을 조절하기 위한 P형의 이온 주입을 실시한 후 게이트 산화막(27), 게이트 풀리 실리콘막(28) 및 CAP 산화막(29)을 차례로 증착한 후 포토에칭 공정을 거쳐 게이트를 패터닝 한다.
그다음 제2e도에 도시된 바와 같이, 얇은 질화막(30)과 산화막(31)을 증착한 후, 제2f도에 도시된 바와 같이, 필드 산화막(25) 및 이 필드 산화막(25)으로부터 연장되는 활성영역(26)의 일부분위에 형성된 포토레지스트(32)를 마스크로 산화막(31)을 식각하여 게이트 측벽(33)을 형성함과 동시에 얇은 질화막(30)이 노출되는 개구부(34)를 형성한다.
이어 제2g도에 도시된 바와 같이, 상기 개구부(34)를 통하여 소스/드레인 이온 주입을 실행하여 고농도의 소스/드레인영역(35)을 형성화한 후 상기 포토 레지스트(32)와 산화막(31)을 제거한다.
이어, 상기 필드 산화막(25)과 게이트를 마스크로 저농도(n-)의 이온을 주입하여 채널 양측의 소스/드레이영역에 n-형의 저농도 불순물 영역인 LDD 영역(36)을 형성함과 동시에 필드산화막(25)과 소스/드레인 영역(35) 사이에 n-형의 저농도 불순물 확산영역(37)을 형성한다.
이어 제2i도에 도시된 바와 같이, 산화막(31) 및 질화막(30)을 습식각으로 제거한다.
상기와 같은 본 발명의 LDD 구조의 MOS 트랜지스터 제조방법에 의하면, 필드영역의 p+ 고농도 불순물 확산영역(24)과 n+ 고농도 불순물 확산층인 소스/드레인영역(35) 사이의 활성영역에 n-형의 저농도 영역(37)이 형성되므로, 드레인 및 소스와 기판간에 역방향의 전압이 인가되어 상기 p+ 고농도 불순물 확산층(24)과 n-형 저농도 불순물 확산방법(37)간의 p+n- 접합으로 인하여 누설전류가 대폭적으로 감소된다.
또한, 산화막(31) 바로밑에 질화막(30)이 형성하므로 게이트의 측벽(33)을 형성하기 위해 산화막(31)을 건식각할 때 필드 산화막(25)의 손실이 없게 되어 활성영역간의 절연 특성이 양호하게 된다.
그리고 n-형의 저농도 불순물 영역(33)의 LDD n+형의 소스/드레인 영역(35)을 각각 형성하기 위해 이온 주입시에 종래에는 제1e도 및 제1g도에서와 같이, 2회의 포토 공정이 필요하였으나 본 발명의 경우에는 1회의 포토 공정만이 필요하게 되어 포토 공정이 단순화 된다.

Claims (8)

  1. 저농도 제1도전형의 반도체 기판에 활성영역 및 필드영역을 정의하는 공정과, 상기 필드영역의 기판에 제1도전형 고농도 불순물 영역과 상기 제1도전형 고농도 불순물 영역상에 필드 산화막을 형성하는 공정과, 상기 활성영역상에 게이트 절연막과 상기 게이트 절연막상에 게이트 전극, 그리고 게이트 전극상에 제1절연막을 형성하는 공정과, 상기 필드 절연막 및 상기 제1절연막을 포함한 상기 기판상에 제2절연막을 형성하는 공정과, 상기 게이트 전극의 양측면의 상기 제2절연막과 상기 필드 절연막과 상기 필드 절연막으로부터 연장되는 상기 활성 영역상에 제3절연막을 형성하는 공정과, 상기 제3절연막과 게이트 전극을 마스크로 이온 주입하여 상기 게이트 전극과 상기 필드 산화막 사이의 중앙영역의 기판에 제2도전형의 고농도 불순물 영역을 형성하는 공정과, 상기 제3절연막을 제거하여 상기 게이트 전극과 필드 산화막을 마스크로 이온 주입하여 상기 게이트 전극과 상기 제2도전형의 고농도 불순물 영역 사이와 상기 필드 산화막과 상기 제2도전형의 고농도 불순물 영역 사이에 제2도전형 저농도 불순물 영역을 형성하는 공정을 포함함을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 제1도전형은 p형이고, 제2도전형은 n형임을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 제2절연막은 질화막이고, 상기 제3절연막은 산화막임을 특징으로 하는 반도체 소자의 제조방법.
  4. 제3항에 있어서, 상기 질화막은 상기 산화막의 두께보다 얇게 형성하도록 함을 특징으로 하는 반도체 소자의 제조방법.
  5. 필드영역과 활성영역을 가지는 제1도전형 저농도 불순물의 반도체 기판과, 상기 기판의 필드영역에 형성된 제1도전형 고농도 불순물 영역과, 상기 제1도전형 고농도 불순물 영역에 형성된 필드 산화막과, 상기 활성영역의 상기 기판상에 형성된 게이트 전극과, 상기 게이트 전극과 상기 필드 산화막 사이의 중앙영역의 기판에 형성된 제2도 전형의 고농도 불순물 영역과, 상기 게이트 전극과 상기 제2도전형의 고농도 불순물 영역 사이와 상기 필드 산화막과 상기 제2도전형의 고농도 불순물 영역 사이에 형성된 제2도전형 저농도 불순물 영역을 포함함을 특징으로 하는 반도체 소자.
  6. 제5항에 있어서, 상기 제1도전형은 p형이고, 제2도전형은 n형임을 특징으로 하는 반도체 소자.
  7. 제5항에 있어서, 상기 게이트 전극과 상기 제2도전형의 고농도 불순물 영역 사이에 형성된 저농도 불순물 영역은 LDD 층임을 특징으로 하는 반도체 소자.
  8. 제5항에 있어서, 상기 채널영역은 드레쉬 홀드 전압을 조절하기 위한 이온 주입이 시행되어 있는 채널영역임을 특징으로 하는 반도체 소자.
KR1019950056313A 1995-12-26 1995-12-26 반도체 소자와 그의 제조방법 KR0161885B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950056313A KR0161885B1 (ko) 1995-12-26 1995-12-26 반도체 소자와 그의 제조방법
DE19618731A DE19618731C2 (de) 1995-12-26 1996-05-09 Verfahren zur Herstellung einer Halbleitervorrichtung
JP8214063A JP2952570B2 (ja) 1995-12-26 1996-07-26 半導体デバイスの製造方法
US08/692,133 US5747372A (en) 1995-12-26 1996-08-05 Semiconductor device and method for fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950056313A KR0161885B1 (ko) 1995-12-26 1995-12-26 반도체 소자와 그의 제조방법

Publications (2)

Publication Number Publication Date
KR970053039A KR970053039A (ko) 1997-07-29
KR0161885B1 true KR0161885B1 (ko) 1999-02-01

Family

ID=19444271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950056313A KR0161885B1 (ko) 1995-12-26 1995-12-26 반도체 소자와 그의 제조방법

Country Status (4)

Country Link
US (1) US5747372A (ko)
JP (1) JP2952570B2 (ko)
KR (1) KR0161885B1 (ko)
DE (1) DE19618731C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916211B1 (ko) * 2007-11-28 2009-09-08 매트릭스세미컨덕터(주) 전력용 반도체 소자의 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2730535B2 (ja) * 1995-12-18 1998-03-25 日本電気株式会社 半導体装置の製造方法
TW308741B (en) * 1996-11-22 1997-06-21 United Microelectronics Corp Micro-coil structure of integrated circuit and process thereof
US6309937B1 (en) 1999-05-03 2001-10-30 Vlsi Technology, Inc. Method of making shallow junction semiconductor devices
KR100657130B1 (ko) * 2005-12-27 2006-12-13 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356623A (en) * 1980-09-15 1982-11-02 Texas Instruments Incorporated Fabrication of submicron semiconductor devices
US4356042A (en) * 1980-11-07 1982-10-26 Mostek Corporation Method for fabricating a semiconductor read only memory
US4366613A (en) * 1980-12-17 1983-01-04 Ibm Corporation Method of fabricating an MOS dynamic RAM with lightly doped drain
US4843023A (en) * 1985-09-25 1989-06-27 Hewlett-Packard Company Process for forming lightly-doped-drain (LDD) without extra masking steps
KR890003217B1 (ko) * 1987-02-24 1989-08-26 삼성전자 주식회사 디램 쎌의 제조방법
JPS63305562A (ja) * 1987-06-05 1988-12-13 Sony Corp 半導体装置
US5026656A (en) * 1988-02-01 1991-06-25 Texas Instruments Incorporated MOS transistor with improved radiation hardness
JPH01196861A (ja) * 1988-02-02 1989-08-08 Seiko Epson Corp 半導体装置の製造方法
JPH01214057A (ja) * 1988-02-22 1989-08-28 Yamaha Corp トランジスタの製法
US5122474A (en) * 1988-06-23 1992-06-16 Dallas Semiconductor Corporation Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough
US4859619A (en) * 1988-07-15 1989-08-22 Atmel Corporation EPROM fabrication process forming tub regions for high voltage devices
US4874713A (en) * 1989-05-01 1989-10-17 Ncr Corporation Method of making asymmetrically optimized CMOS field effect transistors
DE69028159T2 (de) * 1989-06-27 1997-03-27 Nat Semiconductor Corp Silicid-Übereinstimmendes CMOS-Verfahren mit einer differenzierten Oxid-Implantierungsmaske
US5164806A (en) * 1990-05-23 1992-11-17 Mitsubishi Denki Kabushiki Kaisha Element isolating structure of semiconductor device suitable for high density integration
JP3277533B2 (ja) * 1992-01-08 2002-04-22 ソニー株式会社 半導体装置の製造方法
KR930020736A (ko) * 1992-03-31 1993-10-20 김주용 접합 항복 전압(junction breakdown voltage)을 높이는 CMOS 제조방법
US5346835A (en) * 1992-07-06 1994-09-13 Texas Instruments Incorporated Triple diffused lateral resurf insulated gate field effect transistor compatible with process and method
US5396096A (en) * 1992-10-07 1995-03-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
JPH07106566A (ja) * 1993-10-01 1995-04-21 Nippondenso Co Ltd 半導体装置の製造方法
US5464782A (en) * 1994-07-05 1995-11-07 Industrial Technology Research Institute Method to ensure isolation between source-drain and gate electrode using self aligned silicidation
US5556798A (en) * 1994-12-01 1996-09-17 United Microelectronics Corp. Method for isolating non-volatile memory cells
US5610088A (en) * 1995-03-16 1997-03-11 Advanced Micro Devices, Inc. Method of fabricating field effect transistors having lightly doped drain regions
US5550074A (en) * 1996-01-19 1996-08-27 United Microelectronics Corp. Process for fabricating MOS transistors having anti-punchthrough implant regions formed by the use of a phase-shift mask

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916211B1 (ko) * 2007-11-28 2009-09-08 매트릭스세미컨덕터(주) 전력용 반도체 소자의 제조방법

Also Published As

Publication number Publication date
JPH09186322A (ja) 1997-07-15
KR970053039A (ko) 1997-07-29
DE19618731C2 (de) 1998-10-01
US5747372A (en) 1998-05-05
DE19618731A1 (de) 1997-07-03
JP2952570B2 (ja) 1999-09-27

Similar Documents

Publication Publication Date Title
US5328862A (en) Method of making metal oxide semiconductor field effect transistor
KR0177785B1 (ko) 오프셋 구조를 가지는 트랜지스터 및 그 제조방법
JPH06204469A (ja) 電界効果トランジスタおよびその製造方法
KR0150105B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR0161885B1 (ko) 반도체 소자와 그의 제조방법
KR0183785B1 (ko) 모스 트랜지스터 제조방법
JP3049496B2 (ja) Ｍｏｓｆｅｔの製造方法
KR100298874B1 (ko) 트랜지스터의형성방법
KR100227644B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100198676B1 (ko) 반도체 소자의 트랜지스터의 구조 및 제조방법
KR940004415B1 (ko) Mos fet 제조방법 및 그 구조
KR0179294B1 (ko) 반도체 장치의 제조방법
KR100226770B1 (ko) 반도체 소자의 제조방법
KR0156158B1 (ko) 반도체 소자의 제조방법
KR940010926B1 (ko) Mos트랜지스터 반도체 장치 및 그의 제조방법
KR0165421B1 (ko) 반도체장치의 모스 트랜지스터 제조방법
KR0186198B1 (ko) 트랜지스터 제조방법
KR0175382B1 (ko) 다결정 실리콘 측벽을 이용한 게이트-드레인 중첩 저농도 도핑 드레인 구조의 반도체 장치의 제조 방법
KR100567047B1 (ko) 모스 트랜지스터 제조방법
KR100202642B1 (ko) 모스형 트랜지스터 및 그 제조 방법
KR0170513B1 (ko) 모스 트랜지스터 및 그의 제조방법
KR100223887B1 (ko) 반도체 소자의 커패시터 구조 및 제조방법
KR0172832B1 (ko) 반도체소자 제조방법
KR100421899B1 (ko) 반도체소자제조방법
KR0152936B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140723

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 18

EXPY Expiration of term