KR0186198B1 - 트랜지스터 제조방법 - Google Patents

Abstract

본 발명은 트랜지스터 제조방법에 관한 것으로 특히, 공정을 단순화 하고 트랜지스터의 특성을 향상시키는데 적합하도록 한 트랜지스터 제조방법에 관한 것이다.

이를 위한 본 발명의 트랜지스터 제조방법은 제1도전형 기판을 준비하는 단계; 상기 제1도전형 기판에 필드 절연막을 형성하는 단계; 상기 필드 절연막을 포함한 제1도전형 기판 전면에 제1절연막, 폴리 실리콘, 제2절연막, 질화막, 제3절연막을 차례로 형성하는 단계; 상기 제1절연막, 폴리 실리콘, 제2절연막, 질화막, 제3절연막을 선택적으로 제거하여 상기 제1도전형 기판위에 게이트 전극을 형성하는 단계; 상기 질화막을 사이드 에치하여 상기 질화막 측면의 일부를 제거하는 단계; 상기 제3절연막을 제거하고 상기 게이트 전극 양측에 제1도전형 불순물 영역을 형성하는 단계; 상기 질화막을 제거하고 상기 제1도전형 불순물 영역위에 제2도전형 제1불순물 영역을 형성하는 단계; 상기 게이트 전극에 게이트 측벽을 형성하는 단계; 상기 게이트 측벽 양측에 제2도전형 제2 불순물 영역을 형성하는 단계를 포함하여 이루어진다.

따라서, 공정이 간단하고 트랜지스터의 특성이 향상된다.

Description

트랜지스터 제조방법

제1도는 종래의 트랜지스터 제조공정 단면도.

제2도는 본 발명의 트랜지스터 제조공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : P형 반도체 기판 2 : 필드 절연막

3 : 제1절연막 4 : 폴리 실리콘

5 : 제2절연막 6 : 질화막

7 : 제3질화막 8 : 저농도 P형 불순물 영역

9 : 저농도 N형 불순물 영역 10 : 제4절연막

11 : 고농도 N형 불순물 영역

본 발명은 트랜지스터 제조방법에 관한 것으로 특히, 공정을 단순화 하고 트랜지스터의 특성을 향상시키는데 적합하도록 한 트랜지스터 제조방법에 관한 것이다.

이하, 첨부된 도면을 참조하여 종래의 트랜지스터 제조방법을 설명하면 다음과 같다.

제1도는 종래의 트랜지스터 제조공정 단면도이다.

제1도 (a)와 같이, 필드 영역에 필드 절연막(1)이 형성된 P형 반도체 기판(2)위에 제1절연막(3) 및 폴리 실리콘(4)과 제2절연막(5)을 차례로 형성하고 사진석판술 및 식각공정으로 상기 제2절연막(5), 폴리 실리콘(4), 제1절연막(3)을 선택적으로 제거하여 활성영역에 게이트 전극을 형성한다.

제1도(b)와 같이, 상기 게이트 전극을 포함한 P형 반도체 기판(2) 전면에 상기 게이트 전극을 중심으로 경사(Tilt) 지게 사방으로 4회 이상 저농도 P형 이온(BF₂)을 포켓(Pocket) 이온주입을 하여 상기 게이트 전극 양측 아래에 저농도 P형 불순물 영역(6)을 형성한다.

이때, 상기 포켓 이온주입을 경사지게 하는 이유는 상기 게이트 전극 가장자리 부분의 기판에 저농도 P형 불순물 영역(6)을 형성하기 위함이다.

제1도(c)와 같이, 상기 게이트 전극을 포함한 P형 반도체 기판(2) 전면에 저농도 N형 불순물 이온을 주입하여 상기 저농도 P형 불순물 영역(6)위에 저농도 N형 불순물 영역(7)을 형성한다.

제1도(d)와 같이, 상기 게이트 전극을 포함한 P형 반도체 기판(2) 전면에 제3절연막(8)을 형성하고, 상기 제3절연막(8)을 에치백(Etch Back)하여 상기 게이트 전극 양측면에 제3절연막(8) 측벽을 형성한다.

그리고 상기 게이트 전극 및 제3절연막(8) 측벽을 마스크로 상기 P형 반도체 기판(2) 전면에 고농도 N형 불순물 이온을 주입하여 상기 제3절연막(8) 측벽 양측에 고농도 N형 불순물 영역(9)을 형성한다.

그러나 이와 같은 종래의 트랜지스터 제조방법에 있어서는 다음과 같은 문제점이 있었다.

기판에 저농도 P형 불순물 영역 형성시 게이트 전극을 중심으로 경사(Tilt)지게 사방으로 최소 4회 이상 포켓 이온주입이 실시되어야 하므로 공정이 복잡한 단점이 있다.

본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, 포켓 이온주입을 1회만 실시함으로써 공정을 단순화 하는데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명의 트랜지스터 제조방법은 제1도전형 기판을 준비하는 단계; 상기 제1도전형 기판에 필드 절연막을 형성하는 단계; 상기 필드 절연막을 포함한 제1도전형 기판 전면에 제1절연막, 폴리 실리콘, 제2절연막, 질화막, 제3절연막을 차례로 형성하는 단계; 상기 제1절연막, 폴리 실리콘, 제2절연막, 질화막, 제3절연막을 선택적으로 제거하여 상기 제1도전형 기판위에 게이트 전극을 형성하는 단계; 상기 질화막을 사이드 에치하여 상기 질화막 측면의 일부를 제거하는 단계; 상기 제3절연막을 제거하고 상기 게이트 전극 양측에 제1도전형 불순물 영역을 형성하는 단계; 상기 질화막을 제거하고 상기 제1도전형 불순물 영역위에 제2도전형 제1불순물 영역을 형성하는 단계; 상기 게이트 전극에 게이트 측벽을 형성하는 단계; 상기 게이트 측벽 양측에 제2도전형 제2 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

상기와 같은 본 발명의 트랜지스터 제조방법을 첨부한 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

제2도는 본 발명의 트랜지스터 제조공정 단면도이다.

제2도(a)와 같이, 필드 영역에 필드 절연막(2)이 형성된 P형 반도체 기판(1)위에 제1절연막(3), 폴리 실리콘(4), 제2절연막(5), 질화막(6), 제3절연막(7)을 차례로 형성하고 사진석판술 및 식각공정으로 상기 제3절연막(7), 질화막(6), 제2절연막(5), 폴리 실리콘(4), 제1절연막(3)을 선택적으로 제거하여 활성영역에 게이트 전극을 형성한다.

제2도(b)와 같이, 핫(Hot) 인산으로 습식각을 하여 상기 질화막(6)의 측면 일부를 제거한다.

제2도(c)와 같이, 건식각 공정으로 상기 제3절연막(7)을 제거하고 상기 질화막(6)을 마스크로 상기 P형 반도체 기판(1) 전면에 보론(Boron) 이온을 주입하여 상기 게이트 전극 가장자리의 P형 반도체 기판(1)으로 부터 소오스/드레인 영역에 걸쳐 저농도 P형 불순물 영역(8)을 형성한다.

제2도(d)와 같이, 식각공정으로 상기 질화막(6)을 제거하고 상기 게이트 전극을 포함한 P형 반도체 기판(1) 전면에 저농도 N형 불순물 이온을 주입하여 상기 저농도 P형 불순물 영역(8)위에 저농도 N형 불순물 영역(9)을 형성한다.

제2도(e)와 같이, 상기 게이트 전극을 포함한 P형 반도체 기판(1) 전면에 제4절연막(10)을 형성하고, 상기 제4절연막(10)을 에치백 하여 상기 게이트 전극 양측에 제4절연막(10) 측벽을 형성한다.

그리고 상기 게이트 전극 및 제4절연막(10) 측벽을 마스크로 상기 P형 반도체 기판(1) 전면에 고농도 N형 불순물 이온을 주입하여 상기 제4절연막(10) 측벽 양측에 고농도 N형 불순물 영역(11)을 형성한다.

이상에서 설명한 바와 같이, 본 발명의 트랜지스터 제조방법에 있어서는 다음과 같은 효과가 있다.

첫째, 저농도 P형 불순물 영역 형성시 1회의 이온주입으로 완료되므로 공정이 간단하다.

둘째, 소오스/드레인 영역 아래에 저농도 P형 불순물 영역이 형성되므로 래치-업(Latch-up) 등에 적합하다.

셋째, 공정에 따라 채널 스톱(Channel Stop) 이온주입을 생략할 수 있어 공정이 간단하다.

Claims (1)

1. (정정) 제1기판상에 제1절연막, 게이트 전극 물질, 제2절연막, 질화막, 제3절연막을 차례로 형성하는 단계, 상기 제1절연막, 게이트 전극 물질, 제2절연막, 질화막, 그리고 제3절연막을 이방성 에칭하여 게이트 전극을 형성하는 단계, 상기 질화막을 사이드 에치하는 단계, 상기 제3절연막을 제거한 후, 불순물 이온주입으로 상기 게이트 전극 양쪽 가장자리 부위에 상응하는 기판내에 상기 기판과 동일 도전형의 포켓 불순물 영역을 형성하는 단계, 상기 질화막을 제거한 후, 상기 포켓 불순물 영역위에 상기 기판과 반대 도전형의 제1불순물 영역을 형성하는 단계, 상기 게이트전극의 양측에 측벽을 형성한 후 불순물 이온주입을 통해 상기 기판과 반도 도전형의 제2불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 트랜지스터 제조방법.