KR0148790B1 - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법Info
- Publication number
- KR0148790B1 KR0148790B1 KR1019900002348A KR900002348A KR0148790B1 KR 0148790 B1 KR0148790 B1 KR 0148790B1 KR 1019900002348 A KR1019900002348 A KR 1019900002348A KR 900002348 A KR900002348 A KR 900002348A KR 0148790 B1 KR0148790 B1 KR 0148790B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- nitride film
- forming
- semiconductor substrate
- polysilicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title abstract description 6
- 150000004767 nitrides Chemical class 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 제1도전형의 반도체기판상에 게이트절연막을 개재시켜 게이트전극을 형성하는 단계와, 상기 게이트전극을 마스크로 사용하여 상기 반도체기판과 반대 도전형인 제2도전형의 불순물을 저농도로 주입하여 저농도 소오스 및 드레인영역을 형성하는 단계와, 상기 게이트전극을 포함하는 상기 반도체기판 상에 산화막과 질화막을 순차적으로 형성하고 상기 질화막의 상기 게이트전극의 측면과 대응하는 부분에 폴리실리콘사이드월 스페이서를 형성하는 단계와, 상기 질화막의 노출된 부분을 제거하고 상기 제2도전형의 불순물을 고농도로 이온 주입하여 고농도 소오스 및 드레인영역을 형사하는 단계와, 상기 폴리실리콘사이드월 스페이서와 질화막을 순차적으로 제거하는 단계를 포함한다.
Description
제1도는 종래의 반도체 LDD소자의 단면도.
제2도는(a)∼(d)는 본 발명에 의한 반도체 소자 제조방법을 도시하는 공정도.
*도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2a,2b : 소오스 및 드레인
3a,3b : 필드산화막 4a∼4c : 게이트전극
5 : 산화막 6 : 질화막
7 : 폴리실리콘 7a : 폴리실리콘사이드월스페이서
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히, LDD(Lighty Doped Drain)구조를 갖는 소자에서 사이드월(side wall)형성을 위한 사이드월 식각 형성시 얇은 질화막과 폴리실리콘을 이용하여 밑에 있는 필드산화막(field oxide) 및 실리콘기판의 손상을 방지하도록 하는 반도체 소자 제조방법에 관한 것이다.
종래에는 제1도에 도시된 바와 같이 LDD구조를 갖는 반도체소자의 사이드월스페이서(spacer)를 산화막으로 구성하므로, 사이드월(7)의 식각 형성시 가부분에서와 같이 밑에 있는 필드산화막(3a,3b)과 반도체기판(1)의 소오스 및 드레인(2a,2b)영역도 식각되었다.
즉, 게이트전극(4a∼4c)의 양측에 형성하는 사이드월(7) 물질을 산화막으로 중착하므로 토폴로지(topology)효과와 로딩(loading)효과로인한 균일한 산화막 증착을 기대할 수 없고, 따라서, 사이드월(7) 식각 형성시 밑에 있는 필드산화막 및 실리콘기판이 손상되는 문제점이 발생하였다.
이에 따라, 본 발명의 목적은 사이드월 형성시 밑에 있는 필드산화막 및 실리콘 기판이 손상되는 것을 방지할 수 있는 반도체장치 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치 제조방법은 제1도전형의 반도체기판 상에 게이트전극을 형성하는 단계와, 상기 게이트전극을 마스크로 사용하여 상기 반도체기판과 반대 도전형인 제2도전형의 불순물을 저농도로 주입하여 저농도 소오스 및 드레인영역을 형성하는 단계와, 상기이트전극을 포함하는 상기 반도체기판 상에 산화막과 질화막을 순차적으로 형성하고 상기 질화막의 상기 게이트즈전극의 측면과 대응하는 부분에 폴리실리콘사이드월 스페이서를 형성하는 단계와, 상기 질화막의 노출된 부분을 제거하고 상기 제2도전형의 불순물을 고농도로 이온 주입하여 고농도 소오스 및 드레인영역을 형성하는 단계와, 상기 폴리실리콘사이드월 스페이서와 질화막을 순차적으로 제거하는 단계를 포함한다.
이하 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2도(a)∼(d)는 본 발명에 의한 반도체 소자 제조방법을 도시하는 공정도이다.
우선, 제2도(a)에 도시된 바와 같이, P형의 실리콘기판(1)의 소정 부분에 필드산화막(3a,3b)을 형성하고, 이 실리콘기판(1)과 필드산화막(3a),3b)상에 게이트산화막(8)을 형성한다. 게이트산화막(8)상에 게이트 형성용 폴리실리콘을 증착하고 선택적으로 포토리쏘그래피 방법으로 패터닝하여 게이트전극(4a,4b,4c)을 형성한다. 이어, N형의 불순물을 저농도로 주입하여 저농도 소오스 및 드레인영역(2a,2b)을 형성하고, 게이트전극(4a,4b,4c)을 포함한 기판(1)상에 박막의 산화막(5)을 형성한다.
다음, 제2도(b)에 도시된 바와 같이, 산화막(5)상에 질화막(6)을 얇게 형성한 후, 그 위에 폴리실리콘층(7)을 형성한다.
다음 제2도(c)에 도시된 바와 같이, 폴리실리콘층(7)을 이방성 식각하여 질화막(6)상의 게이트전극(4a,4b,4c)과 대응하는 부분에 폴리실리콘사이드월스페이서(7a)를 형성한다. 이 때, 폴리실리콘층(7)과 질화막(6)의 식각선택비가 서로 다르므로 필드산화막(3a,3b)와 저농도 소오스 및 드레인영역(2a,2b)이 손상되는 것을 방지한다.
그리고, 질화막(6)의 노출된 부분을 식각하여 제거하고 N형의 불순물을 고농도로 이온 주입하여 고농도 소오스/드레인(N+S/D)영역을 형성한다.
다음, 제2도(d)에 도시된 바와 같이, 폴리실리콘사이드월 스페이서(7a)을 제거하고 질화막(6)을 제거한다. 상기에서, 폴리실리콘사이드월 스페이서(7a)을 제거할 때 질화막(6)에 의해 필드산화막(3a,3b), 실리콘기판(1) 및 게이트전극(4a,4b,4c)이 손상되는 것이 방지되며, 질화막(6)을 제거할 때 필드산화막(3a,3b), 실리콘기판(1) 및 게이트전극(4a,4b,4c)은 식각선택비가 서로 다르므로 손상되는 것이 방지된다.
이와 같이, 본 발명은 질화막과 폴리실리콘의 식각 선택비가 서로 다른 것을 이용하여 얇은 질화막으로 필드산화막, 실리콘기판 및 게이트전극을 보호하면서 폴리실리콘을 이방성식각하여 폴리실리콘사이드월 스페이서를 형성하므로 질화막 하부의 필드산화막, 실리콘기판 및 게이트전극이 손상되는 것을 방지할수 있는 효과가 있다.
Claims (1)
- 제1도전형의 반도체기판 상에 게이트절연막을 개재시켜 게이트전극을 형성하는 단계와, 상기 게이트전극을 마스크로 사용하여 상기 반도체기판과 반대 도전형인 제2도전형의 불순물을 저농도로 주입하여 저농도 소오스 및 드레인영역을 형성하는 단계와, 상기 게이트전극을 포함하는 상기 반도체기판 상에 산화막과 질화막을 순차적으로 형성하고 상기 질화막의 상기 게이트전극의 측면과 대응하는 부분에 폴리실리콘사이드월 스페이서를 형성하는 단계와, 상기 질화막의 노출된 부분을 제거하고 상기 제2도전형의 불순물을 고농도로 이온 주입하여 고농도 소오스 및 드레인영역을 형성하는 단계와, 상기 폴리실리콘사이드월 스페이서와 질화막을 순차적으로 제거하는 단계를 포함하는 반도체소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900002348A KR0148790B1 (ko) | 1990-02-23 | 1990-02-23 | 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900002348A KR0148790B1 (ko) | 1990-02-23 | 1990-02-23 | 반도체 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910016091A KR910016091A (ko) | 1991-09-30 |
| KR0148790B1 true KR0148790B1 (ko) | 1998-10-01 |
Family
ID=19296378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900002348A KR0148790B1 (ko) | 1990-02-23 | 1990-02-23 | 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0148790B1 (ko) |
-
1990
- 1990-02-23 KR KR1019900002348A patent/KR0148790B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910016091A (ko) | 1991-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0132490B1 (ko) | 박막트랜지스터 제조방법 | |
| KR19980054327A (ko) | 반도체 소자 및 그 제조방법 | |
| KR100244967B1 (ko) | 듀얼 게이트(dual-gate)의 반도체 장치 제조방법 | |
| KR100226761B1 (ko) | 반도체 소자의 제조방법 | |
| KR100218299B1 (ko) | 트랜지스터 제조방법 | |
| KR0148790B1 (ko) | 반도체 소자 제조방법 | |
| KR0183785B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR960014720B1 (ko) | 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 | |
| KR0170515B1 (ko) | Gold구조를 갖는 반도체장치 및 그의 제조방법 | |
| KR0141197B1 (ko) | 반도체소자 콘택 형성방법 | |
| KR100230821B1 (ko) | 반도체소자의 듀얼게이트 제조방법 | |
| KR0172832B1 (ko) | 반도체소자 제조방법 | |
| KR100248156B1 (ko) | 반도체장치의 제조방법 | |
| KR920000637B1 (ko) | Mosfet 제조방법 및 그 소자 | |
| KR100223918B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR0186198B1 (ko) | 트랜지스터 제조방법 | |
| KR0156147B1 (ko) | 씨모스 제조방법 | |
| KR100250686B1 (ko) | 반도체 소자 제조 방법 | |
| KR0170513B1 (ko) | 모스 트랜지스터 및 그의 제조방법 | |
| KR0167605B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100537273B1 (ko) | 반도체 소자 제조방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100287872B1 (ko) | 반도체 소자의 제조방법 | |
| KR0179294B1 (ko) | 반도체 장치의 제조방법 | |
| KR100281037B1 (ko) | 이이피롬셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |