KR0167605B1 - 모스 트랜지스터 제조방법 - Google Patents

모스 트랜지스터 제조방법 Download PDF

Info

Publication number
KR0167605B1
KR0167605B1 KR1019940035741A KR19940035741A KR0167605B1 KR 0167605 B1 KR0167605 B1 KR 0167605B1 KR 1019940035741 A KR1019940035741 A KR 1019940035741A KR 19940035741 A KR19940035741 A KR 19940035741A KR 0167605 B1 KR0167605 B1 KR 0167605B1
Authority
KR
South Korea
Prior art keywords
film
gate
polysilicon
concentration impurity
silicide
Prior art date
Application number
KR1019940035741A
Other languages
English (en)
Other versions
KR960026788A (ko
Inventor
김도우
최국선
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940035741A priority Critical patent/KR0167605B1/ko
Publication of KR960026788A publication Critical patent/KR960026788A/ko
Application granted granted Critical
Publication of KR0167605B1 publication Critical patent/KR0167605B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 폴리실리콘 및 실리사이드 막으로 이루어지는 폴리사이드 구조의 게이트 전극을 갖는 모스 트랜지스터 제조방법에 있어서; 반도체 기판상에 게이트 절연막, 게이트용 폴리실리콘막을 증착하고 게이트 마스크를 사용하여 디파인(Define)하는 단계; 산화공정을 실시하여 상기 폴리실리콘막의 표면 일정두께 및 표면상에 산화막을 형성하는 단계; 고농도 불순물물 소오스/드레인 영역을 형성하는 단계; 상기 산화막을 제거하는 단계; 저농도 불순물 소오스/드레인 영역을 형성하는 단계; 전체구조 상부에 실리사이드막을 형성하고 게이트 마스크를 사용하여 디파인하는 단계를 포함하는 것을 특징으로 하는 모스 트랜지스터 제조방법에 관한 것으로, 예정된 설계룰과 동일하게 게이트 선폭의 변화없이 게이트를 디파인하여 소자의 동작특성 및 제조수을을 향상시키는 효과가 있다.

Description

모스트랜지스터 제조 방법
제1도는 종래의 모스트랜지스터 구조를 나타낸 단면도.
제2a도 내지 제 2g도는 본 발명의 일실시예에 따른 모스트랜지스터 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘 기판 22 : 게이크 산화막
23 : 게이트 폴리실리콘막 24 : 산화막
25 : 소오스/드레인영역 26 : 텅스텐 실리사이드막
본 발명은 반도체 제조 공정중 모스트랜지스터 제조방법에 관한 것으로 워드라인(게이트)으로 사용되는 폴리실리콘에 열적 안정성과 높은 전도도를 갖는 텅스템 실리사이드(WSiO2)막을 포함하는 폴리사이드(Polyside) 구조의 워드라인을 갖는 모스트랜지스터 제조 방법에 관한 것이다.
제1도는 종래의 모스트랜지스터 구조를 나타내는 단면도로서, 종래에는 실리콘기판(11)상에 게이트 산화막(12) 및 게이트용 폴리실리콘막(13), 텅스텐 실리사이드(14)를 차례로 증착하여 원하는 게이트 패턴을 형성하고, LSS(Lightly Doped Drain) 이온주입으로 저농도 불순물 이온주입 영역(N-)을 형성하고, 게이트 구조 측벽에 스페이서 산화막(15)을 형성한후 고농도 불순물 이온주입을 실시하여 저농도 및 고농도 도핑영역(N-,N+)으로 이루어진 소오스/드레인 영역(16)을 형성하였다.
그러나, 텅스텐 실리사이드막(14), 폴리실리콘막(13)을 패터닝할 때 폴리실리콘과 텅스텐 실리사이드 간의 식각선택비와 과도식각으로 인해 폴리실리콘이 실리사이드막보다 더 많이 식각되어 언더컷(Under Cut)이 발생하는 문제점과 심할 경우 설계룰에 따른 선폭과는 달리 실제로 형성되는 선폭의 변화가 커서 소자의 신뢰성 저하를 가져오는 문제점이 있었다.
따라서, 본 발명은 폴리실리콘막과 실리사이드막으로 이루어지는 게이트 디파인(Define)시 발생되는 패턴선폭의 변화를 방지하는 모스트랜지스터 제조방법을 제공함을 그 목적으로 한다.
따라서, 본 발명은 폴리실리콘막과 실리사이드막으로 이루어지는 게이트 디파인(Define)시 발생되는 패턴선폭의 변화를 방지하는 모스트랜지스터 제조방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 폴리실리콘 및 실리사이드막으로 이루어지는 폴리사이드 구조의 게이트 전극을 갖는 모스트랜지스터의 제조방법에 있어서; 반도체기판 상에 게이트절연막, 게이트용 폴리실리콘막을 증착하고 게이트 마스크를 사용하여 상기 폴리실리콘막 및 상기 게이트절연막을 패터닝하는 단계; 산화공정을 실시하여 상기 폴리실리콘막의 표면 일정두께 및 그 상부에 산화막을 형성하는 단계; 소오스/드레인 영역의 형성을 위해 고농도 불순물 이온주입을 실시하는 단계; 상기 산화막을 제거하는 단계; 상기 소오스/드레인 영역의 형성을 위해 저농도 불순물 이온주입을 실시하는 단계; 및 전체구조 상부에 실리사이드막을 형성하고 상기 게이트 마스크를 사용하여 상기 실리사이드막을 패터닝하는 단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도면 제2a도 내지 2g도는 본 발명의 일실시예에 따른 모스트랜지스터 제조 공정도이다.
먼제, 제2a도에 도시된 바와 같이 실리콘기판(21)상에 게이트산화막(22)과 게이트용 폴리실리콘막(23)을 증착한 후 게이트 마스크를 사용하여 패터닝한다.
이어서, 제2b도와 같이 산화공정을 통해 게이트용 폴리실리콘막(23)표면 일정두께(도면의 a)와 그 상부에 산화막(24)을 형성한다.
그리고, 제2c도와 같이 상기 산화막(24)중 제 2a도에서 디파인 되었던 폴리실리콘막(23) 표면에 형성된 산화막(24)을 소정두께 식각한다.
계속해서, 제2d도와 같이 고농도 불순물 이온주입을 실시하여 고농도 불순물 영역(N+)을 형성시킨다. 이때, 폴리실리콘막(23)의 측벽에 형성된 산화막(24)은 이온주입시 스페이서 역할을 하게 된다.
계속해서, 제2e도에 도시된 바와같이, 상기 산화막(24)을 제거하고, 제2f도와 같이 저농도 불순물 이온주입으로 저농도 불순물 영역(N-)을 형성하여 트랜지스터의 소오스/드레인(25)을 완성한다.
끝으로, 제2g도와 같이 전체구조 상부에 텅스텐 실리사이드막(26)을 형성하고, 상기 제2a도에서 사용하였던 게이트 마스크를 사용하여 텅스텐 실리사이드막(26)을 패터닝한다.
이상, 상기 설명과 같이 이루어지는 본 발명은 폴리실리콘을 먼저 패터닝하고 실리사이드막을 이후의 공정에서 패터닝함으로 두막간의 식각선택비 차이로 인하여 발생하는 폴리실리콘막의 언더컷을 방지하여, 폴리실리콘의 산화된 부위를 스페이서로 이용함으로써 다른 스페이서 산화막 증착 및 식각 공정을 진행할 필요가 없다. 또한, 본 발명은 예정된 설계룰과 동일하게 게이트 선폭의 변화없이 게이트를 디파인하여 소자의 동작특성 및 제조수율을 향상시키는 효과가 있다.
본 발명의 기술 사상을 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (3)

  1. 폴리실리콘 및 실리사이드막으로 이루어지는 폴리사이드 구조의 게이트전극을 갖는 모스트랜지스터 제조방법에 있어서; 반도체기판 상에 게이트절연막 게이트용 폴리실리콘막을 증착하고 게이트 마스크를 사용하여 상기 폴리실리콘막 및 상기 게이트절연막을 패터닝하는 단계; 산화공정을 실시하여 상기 폴리실리콘막의 표면 일정두께 및 그 상부에 산화막을 형성하는 단계; 소오스/드레인 영역의 형성을 위해 고농도 불순물 이온주입을 실시하는 단계; 상기 산화막을 제거하는 단계; 상기 소오스/드레인 영역의 형성을 위해 저농도 불순물 이온주입을 실시하는 단계; 및 전체구조 상부에 실리사이드막을 형성하고 상기 게이트 마스크를 사용하여 상기 실리사이드막을 패터닝하는 단계를 포함하여 이루어진 모스트랜지스터 제조방법.
  2. 제1항에 있어서; 상기 고농도 불순물 이온주입 전에 상기 산화막을 얇게 식각하는 단계를 더 포함하는 모스트랜지스터 제조방법.
  3. 상기 실리사이드막은 텅스텐실리사이드막인 모스트랜지스터 제조방법
KR1019940035741A 1994-12-21 1994-12-21 모스 트랜지스터 제조방법 KR0167605B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940035741A KR0167605B1 (ko) 1994-12-21 1994-12-21 모스 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035741A KR0167605B1 (ko) 1994-12-21 1994-12-21 모스 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR960026788A KR960026788A (ko) 1996-07-22
KR0167605B1 true KR0167605B1 (ko) 1999-01-15

Family

ID=19402749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035741A KR0167605B1 (ko) 1994-12-21 1994-12-21 모스 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR0167605B1 (ko)

Also Published As

Publication number Publication date
KR960026788A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR19980053390A (ko) 듀얼 게이트(dual-gate)의 반도체 장치 제조방법
KR100419744B1 (ko) 트랜지스터 및 그의 제조 방법
KR0167605B1 (ko) 모스 트랜지스터 제조방법
KR100343471B1 (ko) 반도체 소자 제조방법
KR100298874B1 (ko) 트랜지스터의형성방법
KR0151066B1 (ko) 게이트 전극으로 티타늄 질화막을 사용하는 반도체 장치의 제조방법
KR20020007848A (ko) 반도체 소자 및 그의 제조 방법
CN111435680B (zh) 阶梯式元件及其制造方法
KR100402102B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR0172832B1 (ko) 반도체소자 제조방법
KR0179755B1 (ko) 반도체소자 제조방법
KR100250686B1 (ko) 반도체 소자 제조 방법
KR100321179B1 (ko) 듀얼 게이트전극 형성방법
US7208384B2 (en) Transistors and manufacturing methods thereof
KR100202642B1 (ko) 모스형 트랜지스터 및 그 제조 방법
KR0179294B1 (ko) 반도체 장치의 제조방법
JP3055614B2 (ja) 半導体装置の製造方法及び該方法により製造された半導体装置
KR0148790B1 (ko) 반도체 소자 제조방법
KR0130626B1 (ko) 측면 소스/드레인 구조의 트랜지스터 및 그 제조방법
KR100338095B1 (ko) 반도체소자의콘택홀형성방법
KR100235980B1 (ko) 모스패트 제조방법
KR100503358B1 (ko) 반도체 소자의 제조 방법
KR100268918B1 (ko) 반도체소자및그의제조방법
JPH11233774A (ja) 薄膜トランジスタ及びその製造方法
KR0179788B1 (ko) 에스-램 셀의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee