KR100244967B1 - 듀얼 게이트(dual-gate)의 반도체 장치 제조방법 - Google Patents

듀얼 게이트(dual-gate)의 반도체 장치 제조방법 Download PDF

Info

Publication number
KR100244967B1
KR100244967B1 KR1019960072489A KR19960072489A KR100244967B1 KR 100244967 B1 KR100244967 B1 KR 100244967B1 KR 1019960072489 A KR1019960072489 A KR 1019960072489A KR 19960072489 A KR19960072489 A KR 19960072489A KR 100244967 B1 KR100244967 B1 KR 100244967B1
Authority
KR
South Korea
Prior art keywords
forming
gate
semiconductor substrate
polysilicon layer
mask
Prior art date
Application number
KR1019960072489A
Other languages
English (en)
Other versions
KR19980053390A (ko
Inventor
윤강식
박홍배
김종채
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019960072489A priority Critical patent/KR100244967B1/ko
Priority to CN97114594A priority patent/CN1096114C/zh
Priority to US08/962,240 priority patent/US6218229B1/en
Priority to JP9318505A priority patent/JPH10189767A/ja
Publication of KR19980053390A publication Critical patent/KR19980053390A/ko
Application granted granted Critical
Publication of KR100244967B1 publication Critical patent/KR100244967B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 듀얼 게이트를 갖는 반도체 장치 제조방법에 관한 것으로써, NMOS 트랜지스터 게이트 형성을 위한 식각과 도핑 그리고 PMOS 트랜지스터 게이트 형성을 위한 식각 도핑을 각각 진행하고, 각 트랜지스터의 LDD 영역 형성을 위한 도판트 주입을 각각 진행하여 공정 신뢰성을 향상시킨 방법이다.

Description

듀얼 게이트(DUAL-GATE)의 반도체 장치 제조방법
제1도는 종래의 듀얼 게이트를 갖는 반도체 장치의 제조방법 중 제1의 방법을 설명하기 위해 도시한 공정단면도.
제2도는 종래의 듀얼 게이트를 갖는 반도체 장치의 제조방법 중 제2의 방법을 설명하기 위해 도시한 공정단면도.
제3도는 본 발명에 따른 일실시예의 듀얼게이트를 갖는 반도체 장치의 제조방법을 설명하기 위해 반도체 소자 일부를 도시한 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
31 : 반도체기판 32 : 필드산화막
33 : 게이트절연막 34 : 폴리실리콘층
35 : 반도체기판의 제1부위 36 : 반도체기판의 제2부위
37 : 제1게이트 38 : 제2게이트
39 : 제1마스크 40 : 제2마스크
41, 42 : 사이드월 스페이서
본 발명은 반도체장치 제조방법에 관한 것으로써, 특히 듀얼 게이트(DUAL-GATE)를 갖는 반도체 장치 제조방법에 관한 것이다.
종래의 듀얼 게이트를 갖는 반도체 장치의 제조방법으로, 소스/드레인 영역 형성을 위한 도판트(DOPANT)의 주입과 동시에 게이트 형성을 위한 도판트를 주입하는 방법과, 게이트 형성을 위한 도판트를 따로 진행하는 방법이 있다.
제1도는 종래의 듀얼 게이트를 갖는 반도체 장치의 제조방법 중 제1의 방법을 설명하기 위해 도시한 공정단면도로써, 반도체 소자 일부를 도시하였다.
종래의 제1의 방법은, 우선 제1a도와 같이, 실리콘기판(11)에 일반적인 LOCOS 형성방법으로 필드산화막(12)을 형성한 다음, 게이트절연막(13)을 형성하고, 게이트절연막(13) 위에 폴리실리콘층(14)을 증착 형성한다. 필드산화막(12)을 기준으로하여 왼쪽의 폴리실리콘층과 기판은 NMOS 트랜지스터가 형성될 부위(15)이고, 오른쪽의 폴리실리콘층과 기판은 PMOS 트랜지스터가 형성될 부위(16)이다.
이어서, 제1b도와 같이, 폴리실리콘층을 선택적으로 식각하여 NMOS 트랜지스터 게이트(17)와 PMOS 트랜지스터 게이트(18)를 형성한다.
이어서, 제1c도와 같이, PMOS 트랜지스터가 형성될 부위(16)를 포토레지스트인 제1마스크(19)로 가리고 NMOS 트랜지스터의 소스/드레인의 LDD 영역 형성을 위한 75As+를 주입한다.
이어서 제1마스크(19)를 제거한 후, 제1d도와 같이, NMOS 트랜지스터가 형성될 부위(15)를 포토레지스트인 제2마스크(20)로 가리고 PMOS 트랜지스터의 소스/드레인의 LDD 영역 형성을 위한 49BF2 +를 주입한다.
이어서 제2마스크(20)를 제거한 후, 제1e도와 같이, NMOS 트랜지스터 게이트(17) 및 PMOS 트랜지스터 게이트(18)의 양측면에 사이드월 스페이서 (SIDEWALL-SPACER)(21, 22)를 형성한 다음, 소스/드레인 형성을 위한 이온을 주입하면서 게이트(17, 18)들에도 도판트를 주입한다. 즉, NMOS 트랜지스터가 형성될 부위(15)에는 75As+를 주입하고, 계속하여 PMOS 트랜지스터가 형성될 부위(16)에는 49BF2 +를 주입한다.
상술한 제1의 종래의 기술은 소스/드레인 형성을 위한 도판트 주입시에 게이트 형성용 도판트를 동시에 주입하는 것이다. 그러나, 이 기술은 게이트 도핑에 적당하지 않는 75As+와 49BF2 +가, NMOS와 PMOS에 각각 적용되므로써, 드레시홀드전압(Vth) 변화 때문에 거의 소자 형성이 불가능하게 되는 문제점이 있다. 즉, NMOS 트랜지스터 게이트에는 31P+가 적당하고, PMOS 트랜지스터 게이트에는 11B+가 도판트로 적당한데, 확산이 잘되지 않는 75As+를 사용하면 충분히 도핑되지 않고, 49BF2 +를 사용하게 되면 채널 쪽으로 이온이 확산되어 드레시홀드전압의 변화가 심하게 일어나게 되기 때문이다.
제2도는 종래의 듀얼 게이트를 갖는 반도체 장치의 제조방법 중 제2의 방법을 설명하기 위해 도시한 공정단면도로써, 반도체 소자 일부를 도시하였다.
제2의 종래의 방법은, 우선 제2a도와 같이. 실리콘기판(11)에 일반적인 LOCOS 형성방법으로 필드산화막(12)을 형성한 다음, 게이트절연막(13)을 형성하고, 게이트절연막(13) 위에 폴리실리콘층(14)을 증착 형성한다. 제1도에서와 마찬가지로, 필드산화막(12)을 기준으로하여 왼쪽의 폴리실리콘층과 기판은 NMOS 트랜지스터가 형성될 부위(15)이고, 오른쪽의 폴리실리콘층과 기판은 PMOS 트랜지스터가 형성될 부위(16)이다.
이어서 제2b도와 같이, PMOS 트랜지스터가 형성될 부위(16)의 폴리실리콘층을 포토레지스트인 제1마스크(19)로 가리고 NMOS 트랜지스터가 형성될 부위(15)의 폴리실리콘층에 31P+를 주입한다.
이어서 제1마스크(19)를 제거한 다음, 제2c도와 같이, NMOS 트랜지스터가 형성될 부위(15)의 폴리실리콘층을, 포토레지스트인 제2마스크(20)로 가리고 PMOS 트랜지스터가 형성될 부위의 폴리실리콘층에 11B+를 주입한다.
이어서, 제2마스크(20)를 제거한 다음 제2d도와 같이, 폴리실리콘층(14)을 선택적으로 식각하여 NMOS 트랜지스터 게이트(17)와 PMOS 트랜지스터 게이트(17)를 형성한다.
그런 후, 일반적인 듀얼게이트 형성방법으로 LDD 영역을 갖는 소스/드레인을 형성한다.
그러나 상술한 제2의 종래의 방법은, 게이트 형성을 위한 폴리실리콘층(14)의 식각시에 NMOS 트랜지스터가 형성될 부위(15)와 PMOS 트랜지스터가 형성될 부위(16)의 폴리실리콘층이 각각 다른 타입(N타입과 P타입)의 이온이 주입되어 있으므로써, 서로 다른 식각율에 의해 기판 표면에 손상을 주게 된다.
본 발명은, 이와같은 종래 방법들의 문제점을 해결하기 위해 안출된 것 으로써, 안정적인 듀얼게이트를 갖는 반도체 장치 제조방법을 제공하는 목적이 있다.
상술한 목적을 달성하기 위한 본 발명의 듀얼게이트를 갖는 반도체 장치의 제조방법은, 제1도전형 채널 모스 트랜지스터 형성을 위한 제1부위와 제2도전형 채널 모스 트랜지스터 형성을 위한 제2부위를 갖는 반도체기판 위에 게이트절연막을 형성하는 공정과, 게이트절연막 위에 폴리실리콘층을 형성하는 공정과, 반도체기판의 제1부위 위의 폴리실리콘층에 제1도전형 도판트를 선택적으로 주입하는 공정과, 반도체기판의 제2부위 위의 폴리실리콘층에, 제2도전형 도판트를 선택적으로 주입하는 공정과, 폴리실리콘층을 선택적으로 식각하여 반도체기판의 제1부위 위에 제1게이트를 형성하는 공정과, 반도체기판 제1부위의 제1게이트 양측에, 소스/드레인의 LDD영역 형성을 위한 제1도전형 도판트를 선택적으로 주입하는 공정과, 폴리실리콘층을 선택적으로 식각하여 반도체기판의 제2부위 위에 제2게이트를 형성하는 공정과, 반도체기판의 제2부위의 제2게이트 양측에 소스/드레인의 LDD영역 형성을 위한 제2도전형 도판트를 선택적으로 주입하는 공정을 포함하여 이루어진다. 여기서, 소스/드레인의 LDD영역 형성을 위한 제1도전형 도판트의 선택적 주입은, 제1게이트 형성을 위한 선택적 식각 공정에 이용된 마스크를 마스크로 사용하고, 소스/드레인의 LDD영역 형성을 위한 제2도전형 도판트의 선택적 주입은, 제2게이트 형성을 위한 선택적 식각 공정에 이용된 마스크를 마스크로 사용한다.
이하, 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제3도는 본 발명에 따른 일실시예의 듀얼게이트를 갖는 반도체 장치의 제조방법을 설명하기 위해 반도체 소자 일부를 도시한 공정단면도이다.
본 발명의 듀얼 게이트를 갖는 반도체 장치 제조방법은, 우선 제3a도와 같이, 실리콘인 반도체기판(31)에 일반적인 LOCOS 형성방법으로 필드산화막(32)을 형성한다. 이 필드산화막(32)을 기준으로하여 왼쪽에 위치한 반도체 기판의 제1부위(35)는 제1도전형 채널 모스 트랜지스터 예컨대 NMOS가 형성될 부위이고, 오른쪽에 위치한 반도체기판의 제2부위(36)는 제2도전형 채널 모스 트랜지스터 예컨대 PMOS가 형성될 부위이다.
이어서 제3b도와 같이, 반도체기판의 제1부위(35)와 제2부위(36)의 표면에 게이트절연막(33)을 형성한다. 게이트절연막(33)의 형성은 열산화와 같은 일반적인 방법을 적용한다.
이어서 제3c도와 같이, 게이트절연막(33) 위에 폴리실리콘층(34)을 형성한다. 폴리실리콘층(34)의 형성은 화학기상증착방법으로 전면(BLANKET) 증착하여 형성하면 된다. 이 폴리실리콘층(34)은 도핑되지 않은(UNDOPED) 폴리실리콘으로써 게이트 형성을 위한 층이다.
이어서 제3d도와 같이, NMOS 트랜지스터 게이트 형성을 위한 도판트를 선택적으로 주입한다 즉, 반도체기판 제1부위(35) 위의 폴리실리콘층에 제1도전형인 N-타입 도판트, 바람직하기로는 31P+를 주입한다. 도면부호 (43)는 도판트의 선택적 주입을 위해 형성된 마스크로써 포토레지스트가 적용되었다. 이후, 마스크(43)를 제거한다.
이어서 제3e도와 같이, PMOS 트랜지스터 게이트 형성을 위한 도판트를 선택적으로 주입한다. 즉. 반도체기판 제2부위(36) 위의 폴리실리콘층에 제2도전형인 P-타입 도판트, 바람직하기로는 11B+를 주입한다. 도면부호 (44)는 도판트의 선택적 주입을 위해 형성된 마스크로써 포토레지스트가 적용되었고, 도판트 주입 공정 후 제거한다.
이어서 제3f도와 같이, 제1게이트(37) 즉, NMOS 트랜지스터 게이트를 형성하고 NMOS 트렌지스터의 소스/드레인의 LDD 영역 형성을 위한 제1도전형 도판트를 주입하는 공정을 진행한다. 제1게이트(37)의 형성은 폴리실리콘층(14) 위에 포토레지스트인 제1마스크 패턴(39)을 형성한 다음 식각하여 형성한다. 계속하여, 제1마스크 패턴(39)을 마스크로하여, 반도체기판 제1부위(35)의 NMOS 트랜지스터 게이트(37) 양측에, 소스/드레인의 LDD영역 형성을 위한 제1도전형 도판트, 바람직하기로는 75AS+를 주입한다. 이후, 제1마스크 패턴(39)를 제거한다. 도면부호 (34')는 제1게이트(37)를 형성하고 난 폴리실리콘층의 나머지 부위를 나타낸다.
이어서 제3g도와 같이, 제2게이트(38) 즉, PMOS 트랜지스터 게이트를 형성하고, PMOS 트렌지스터의 소스/드레인의 LDD 영역 형성을 위한 제2도전형 도판트를 주입하는 공정을 진행한다. 제2게이트(38)의 형성은, 제1게이트(37)의 형성과 마찬가지로, 폴리실리콘층(34) 위에 포토레지스트인 제2마스크 패턴(40)을 형성한 다음 폴리실리콘층(34)을 식각하여 형성한다. 이어서, 제2마스크 패턴(40)을 마스크로하여, 반도체기판 제2부위(36)의 PMOS 트랜지스터 게이트(38) 양측에, 소스/드레인의 LDD영역 형성을 위한 제2도전형 도판트, 바람직하기로는 49BF2 +를 주입한다. 이후, 제2마스크 패턴(4O)을 제거한다.
이어서 제3h도와 같이, 제1게이트(37) 및 제2게이트(38)의 양측면에 산화막의 사이드월 스페이서(41, 42)를 형성한 다음, 소스/드레인을 위한 고농도의 도판트를 각각 주입한다. 즉, NMOS 트랜지스터가 형성될 부위(35)에는 75AS+를 주입하고, PMOS 트랜지스터가 형성될 부위(36)에는 49BF2 +를 주입한다.
이와같은 단계들을 포함하여 듀얼 게이트를 갖는 반도체 장치를 형성하는 것이다.
본 발명은 상술한 바와 같이, NMOS 트랜지스터 게이트와 PMOS 트랜지스터 게이트를 각각 식각하여 형성하므로써, 듀얼 게이트를 갖는 반도체 장치의 제조공정 중 가장 중요한 단계인 게이트 식각 단계의 신뢰성을 향상시킬 수 있게 된다. 본 발명은 상술한 바와 같이 NMOS 트랜지스터 게이트와 PMOS 트랜지스터 게이트를 각각 식각하기 위해 별도의 포토 마스크 형성공정 및 식각 공정이 필요하게 되나, 그 다음의 LDD 영역 형성을 위한 도판트 주입 공정에서 게이트 형성시 사용된 포토 마스크를 그대로 사용할 수 있으으므로써, 실질적으로 공정이 늘어나지 않는다. 따라서 본 발명은 듀얼 게이트를 갖는 반도체 장치 제조에 있어, 안정적인 공정을 이룰 수 있게 되어, 생산 수율 향상이 가능하게 한다.

Claims (1)

  1. 듀얼게이트(DUAL GATE)를 갖는 반도체장치의 제조방법에 있어서, NMOS트랜지스터 형성을 위한 제1부위와 PMOS트랜지스터 형성을 위한 제2부위를 갖는 반도체기판 위에 게이트절연막을 형성하는 공정과, 상기 게이트절연막 위에 폴리실리콘층을 형성하는 공정과, 상기 반도체기판의 제1부위 위의 폴리실리콘층에 제1도전형의 도판트를 선택적으로 주입하는 공정과, 상기 반도체기판의 제2부위 위의 폴리실리콘층에 제2도전형의 도판트를 선택적으로 주입하는 공정과, 상기 폴리실리콘층 위에 NMOS트랜지스터 형성을 위한 게이트 형성을 위한 제1마스크패턴을 형성하는 공정과, 상기 제1마스크패턴을 마스크로 하여 상기 폴리실리콘층을 식각함으로써 상기 반도체기판의 제1부위 위에 NMOS트랜지스터 게이트를 형성하는 공정과, 상기 제1마스크패턴을 마스크로 하여 반도체기판 제1부위의 NMOS트랜지스터 게이트 양측에 소스/드레인의 LDD영역 형성을 위한 제1도전형의 도판트를 주입하는 공정과, 상기 제1마스크패턴을 제거하는 공정과, 상기 폴리실리콘층 위에 PMOS트랜지스터 게이트 형성을 위한 제2마스크패턴을 형성하는 공정과, 상기 제2마스크패턴을 마스크로 하여 상기 폴리실리콘층을 식각함으로써 상기 반도체기판의 제2부위 위에 PMOS트랜지스터 게이트를 형성하는 공정과, 상기 제2마스크패턴을 마스크로 하여 반도체기판의 제2부위의 PMOS트랜지스터 게이트 양측에 소스/드레인의 LDD영역 형성을 위한 제2도전형의 도판트를 주입하는 공정과, 상기 제2마스크패턴을 제거하는 공정과, 상기 NMOS트랜지스터 게이트와 PMOS트랜지스터 게이트 측면에 각각의 측벽을 형성하는 공정과, 상기 반도체기판의 제1부위의 측벽에 소오스/드레인 형성을 위한 제1도전형의 도판트를 주입하는 공정과, 상기 반도체기판의 제2부위의 측벽에 소오스/드레인 형성을 위한 제2도전형의 도판트를 주입하는 공정을 포함하여 이루어진 듀얼게이트(DUAL-GATE)를 갖는 반도체장치의 제조방법.
KR1019960072489A 1996-12-26 1996-12-26 듀얼 게이트(dual-gate)의 반도체 장치 제조방법 KR100244967B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960072489A KR100244967B1 (ko) 1996-12-26 1996-12-26 듀얼 게이트(dual-gate)의 반도체 장치 제조방법
CN97114594A CN1096114C (zh) 1996-12-26 1997-07-14 具有双栅极半导体器件的制造方法
US08/962,240 US6218229B1 (en) 1996-12-26 1997-10-31 Method of fabricating semiconductor device having a dual-gate
JP9318505A JPH10189767A (ja) 1996-12-26 1997-11-19 デュアルゲートを有する半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960072489A KR100244967B1 (ko) 1996-12-26 1996-12-26 듀얼 게이트(dual-gate)의 반도체 장치 제조방법

Publications (2)

Publication Number Publication Date
KR19980053390A KR19980053390A (ko) 1998-09-25
KR100244967B1 true KR100244967B1 (ko) 2000-02-15

Family

ID=19491099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960072489A KR100244967B1 (ko) 1996-12-26 1996-12-26 듀얼 게이트(dual-gate)의 반도체 장치 제조방법

Country Status (4)

Country Link
US (1) US6218229B1 (ko)
JP (1) JPH10189767A (ko)
KR (1) KR100244967B1 (ko)
CN (1) CN1096114C (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000021066A (ko) * 1998-09-25 2000-04-15 김영환 모스형 트랜지스터의 게이트전극 형성방법
KR100364599B1 (ko) * 2001-02-13 2002-12-16 삼성전자 주식회사 반도체 소자 제조방법
JP2002057212A (ja) * 2000-08-09 2002-02-22 Mitsubishi Electric Corp 半導体装置、及び半導体装置の製造方法
KR100454751B1 (ko) * 2002-10-21 2004-11-03 삼성에스디아이 주식회사 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법
KR101132298B1 (ko) * 2005-06-30 2012-04-05 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
KR100792402B1 (ko) 2005-12-28 2008-01-09 주식회사 하이닉스반도체 듀얼폴리게이트를 갖는 반도체소자의 제조 방법
US20080237811A1 (en) * 2007-03-30 2008-10-02 Rohit Pal Method for preserving processing history on a wafer
CN101996936B (zh) * 2009-08-14 2013-03-20 世界先进积体电路股份有限公司 半导体结构的制造方法
US8211774B2 (en) 2009-09-18 2012-07-03 Vanguard International Semiconductor Corporation Method for forming semiconductor structure
CN102468148B (zh) * 2010-11-09 2014-08-27 无锡华润上华半导体有限公司 一种双栅的制作方法
CN102709166B (zh) * 2012-05-22 2015-05-20 上海华力微电子有限公司 降低n型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法
CN110648907A (zh) * 2019-09-29 2020-01-03 武汉新芯集成电路制造有限公司 一种栅极及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61287161A (ja) * 1985-06-14 1986-12-17 Matsushita Electronics Corp 相補型ｍｏｓ半導体装置の製造方法
JPH04188762A (ja) * 1990-11-21 1992-07-07 Mitsubishi Electric Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555842A (en) * 1984-03-19 1985-12-03 At&T Bell Laboratories Method of fabricating VLSI CMOS devices having complementary threshold voltages
US4764477A (en) * 1987-04-06 1988-08-16 Motorola, Inc. CMOS process flow with small gate geometry LDO N-channel transistors
US5030582A (en) * 1988-10-14 1991-07-09 Matsushita Electric Industrial Co., Ltd. Method of fabricating a CMOS semiconductor device
JPH0770727B2 (ja) * 1989-06-16 1995-07-31 日本電装株式会社 Ｍｉｓトランジスタ及び相補形ｍｉｓトランジスタの製造方法
US5134085A (en) * 1991-11-21 1992-07-28 Micron Technology, Inc. Reduced-mask, split-polysilicon CMOS process, incorporating stacked-capacitor cells, for fabricating multi-megabit dynamic random access memories
JP2687890B2 (ja) * 1994-08-01 1997-12-08 日本電気株式会社 Ｍｏｓ型半導体装置の製造方法
US5736440A (en) * 1995-11-27 1998-04-07 Micron Technology, Inc. Semiconductor processing method of forming complementary NMOS and PMOS field effect transistors on a substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61287161A (ja) * 1985-06-14 1986-12-17 Matsushita Electronics Corp 相補型ｍｏｓ半導体装置の製造方法
JPH04188762A (ja) * 1990-11-21 1992-07-07 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19980053390A (ko) 1998-09-25
JPH10189767A (ja) 1998-07-21
CN1186334A (zh) 1998-07-01
CN1096114C (zh) 2002-12-11
US6218229B1 (en) 2001-04-17

Similar Documents

Publication Publication Date Title
KR19980029024A (ko) 모스펫 및 그 제조방법
KR100244967B1 (ko) 듀얼 게이트(dual-gate)의 반도체 장치 제조방법
JPH10200110A (ja) 半導体装置及びその製造方法
KR100540341B1 (ko) 반도체 소자 제조방법
KR100840684B1 (ko) 반도체 소자의 제조방법
KR100353402B1 (ko) 반도체 소자의 제조방법
KR19990080646A (ko) 모스 전계 효과 트랜지스터의 제조 방법
KR100230821B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR100431324B1 (ko) 반도체장치의 제조방법
KR100313783B1 (ko) 모스트랜지스터제조방법
KR100224586B1 (ko) 씨모스 트랜지스터 형성방법
KR100422326B1 (ko) 반도체 소자의 제조방법
KR100333356B1 (ko) 반도체장치의 제조방법
KR100204800B1 (ko) 모스 트랜지스터 제조방법
KR100190045B1 (ko) 반도체장치의 제조방법 및 그 구조
KR0167664B1 (ko) 반도체소자 제조방법
KR100205348B1 (ko) 반도체소자의 제조방법
KR100214535B1 (ko) 엘디디 구조 모스 트랜지스터 제조방법
KR100268924B1 (ko) 반도체소자의제조방법
KR100357173B1 (ko) 박막 트랜지스터의 제조 방법
KR100254045B1 (ko) 반도체소자의 제조 방법
KR100192536B1 (ko) 모스 트랜지스터 제조방법
KR970006219B1 (ko) 반도체소자 제조방법
KR100221617B1 (ko) 반도체장치의 제조방법
KR20000061772A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee