CN110648907A - 一种栅极及其制作方法 - Google Patents
一种栅极及其制作方法 Download PDFInfo
- Publication number
- CN110648907A CN110648907A CN201910935209.XA CN201910935209A CN110648907A CN 110648907 A CN110648907 A CN 110648907A CN 201910935209 A CN201910935209 A CN 201910935209A CN 110648907 A CN110648907 A CN 110648907A
- Authority
- CN
- China
- Prior art keywords
- type
- gate
- grid
- layer
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 192
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims description 130
- -1 germanium ions Chemical class 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 229910052732 germanium Inorganic materials 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 9
- 239000013078 crystal Substances 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种栅极及其制作方法，对N型区域内的所述栅极多晶硅层进行N型掺杂之后，对所述N型区域与P型区域内的所述栅极多晶硅层进行离子掺杂，使所述栅极多晶硅层非晶化，使得所述N型区域与所述P型区域内的所述栅极多晶硅层在刻蚀之前的表面晶体结构一致，从而改善所述N型区域与所述P型区域内的所述栅极多晶硅层在刻蚀过程中的形貌差异，以此改善多晶硅蚀刻负载效应，提高器件性能。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种栅极及其制作方法。
背景技术
随着器件尺寸的不断缩小，栅极尺寸也越来越小，为了配合栅极尺寸的减少，光刻工艺和蚀刻工艺需要不断的优化升级。
目前的多晶硅栅极形成工艺是在形成多晶硅层之后先进行一步掺杂，例如进行N型掺杂，使N型多晶硅区域和P型多晶硅区域拥有不同的掺杂，由于N型掺杂的浓度较高，使N型多晶硅区域表面由晶体状态变成非晶体状态，而P型多晶硅区域仍是晶体状态，即这种掺杂会使N型和P型多晶硅层表面的晶体状态不同，在刻蚀形成N型和P型多晶硅栅极时会造成蚀刻形貌的差异，导致多晶硅蚀刻负载效应。
因此，希望提供一种栅极及其制作方法，以解决上述技术问题。
发明内容
基于以上所述的问题，本发明的目的在于提供一种栅极及其制作方法，改善多晶硅蚀刻负载效应，提高器件性能。
为实现上述目的，本发明提供一种栅极的制作方法，包括：
提供一衬底，在所述衬底上依次形成栅氧化层与栅极多晶硅层，所述栅极多晶硅层包含N型区域与P型区域，对所述N型区域内的所述栅极多晶硅层进行N型掺杂；
对所述N型区域与所述P型区域内的所述栅极多晶硅层进行离子掺杂，使所述栅极多晶硅层非晶化；
刻蚀所述栅极多晶硅层以形成N型多晶硅栅极与P型多晶硅栅极。
可选的，在所述栅极的制作方法中，对所述N型区域与所述P型区域内的所述栅极多晶硅层进行锗离子、硅离子或氩离子掺杂。
可选的，在所述栅极的制作方法中，所述锗离子的掺杂剂量介于1E14/cm2～1E16/cm2之间。
可选的，在所述栅极的制作方法中，刻蚀所述栅极多晶硅层以形成N型多晶硅栅极与P型多晶硅栅极的步骤包括：
形成光刻胶层在所述栅极多晶硅层上，图形化所述光刻胶层以定义出N型多晶硅栅极图形与P型多晶硅栅极图形；
以图形化的光刻胶层为掩膜，刻蚀所述栅极多晶硅层以形成N型多晶硅栅极与P型多晶硅栅极；
去除所述图形化的光刻胶层。
可选的，在所述栅极的制作方法中，刻蚀所述栅极多晶硅层以形成N型多晶硅栅极与P型多晶硅栅极之后，还包括：进行高温退火以激活所述N型多晶硅栅极中的N型掺杂，使掺杂离子在所述N型多晶硅栅极中均匀分布。
可选的，在所述栅极的制作方法中，，所述N型掺杂为硼离子掺杂。
可选的，在所述栅极的制作方法中，所述栅氧化层为氧化硅或氮氧化硅或氧化硅和氮氧化硅的混合物。
可选的，在所述栅极的制作方法中，所述衬底中含有N型有源区和P型有源区，所述N型多晶硅栅极与所述P型多晶硅栅极分别形成于所述N型有源区和所述P型有源区上方。
相应的，本发明还提供一种栅极，包括：
衬底；
位于所述衬底上的栅极氧化层，以及位于所述栅极氧化层上的N型多晶硅栅极与P型多晶硅栅极，其中，所述N型多晶硅栅极中分布有N型掺杂，且所述N型多晶硅栅极与P型多晶硅栅极均为非晶态。
可选的，在所述栅极中，所述N型多晶硅栅极与P型多晶硅栅极内掺杂有锗离子、硅离子或氩离子。
与现有技术相比，本发明提供的栅极及其制作方法中，对N型区域内的所述栅极多晶硅层进行N型掺杂之后，对所述N型区域与P型区域内的所述栅极多晶硅层进行离子掺杂，使所述栅极多晶硅层表面非晶化，使得所述N型区域与所述P型区域内的所述栅极多晶硅层在刻蚀之前的表面晶体结构一致，从而改善所述N型区域与所述P型区域内的所述栅极多晶硅层在刻蚀过程中的形貌差异，以此改善多晶硅蚀刻负载效应，提高器件性能。
附图说明
图1～4为一栅极的制作方法的各步骤结构示意图。
图5为本发明一实施例所提供的栅极的制作方法的流程图。
图6～10为本发明一实施例所提供的栅极的制作方法的各步骤结构示意图。
具体实施方式
图1～4为一栅极的制作方法的各步骤结构示意图。请参照图1至图4所示，栅极的制作方法如下。
首先，请参考图1所示，提供一衬底10，在所述衬底10上依次形成栅氧化层11与栅极多晶硅层12，所述栅极多晶硅层12包含N型区域12B与P型区域12A，接着对所述N型区域12B内的所述栅极多晶硅层12进行N型掺杂，例如进行硼离子掺杂。
接着，请参考图2所示，形成光刻胶层在所述栅极多晶硅层12上，所述光刻胶层覆盖所述N型区域12B与所述P型区域12A。然后，图形化所述光刻胶层，即进行曝光与显影，形成图形化的光刻胶层13。所述图形化的光刻胶层13定义出N型多晶硅栅极图形与P型多晶硅栅极图形。
接着，请参考图2与图3所示，以图形化的光刻胶层13为掩膜，刻蚀所述栅极多晶硅层12以形成N型多晶硅栅极15与P型多晶硅栅极14，然后去除所述图形化的光刻胶层13。
最后，请参考图4所示，进行高温退火以激活所述N型多晶硅栅极15中的N型掺杂，使掺杂离子在所述N型多晶硅栅极15中均匀分布。
在上述刻蚀步骤中，由于所述N型区域12B内的所述栅极多晶硅层12进行过N型掺杂，所述N型区域12B内的所述栅极多晶硅层12表面变成非晶态，而所述P型区域12A内的所述栅极多晶硅层12并未进行掺杂，其表面是晶体态，从而导致所述N型区域12B与所述P型区域12A内的所述栅极多晶硅层12表面的晶体状态不同，从而造成蚀刻形貌的差异，导致多晶硅蚀刻负载效应。
基于上述问题，本发明提供一种栅极的制作方法，包括：提供一衬底，在所述衬底上依次形成栅氧化层与栅极多晶硅层，所述栅极多晶硅层包含N型区域与P型区域，对所述N型区域内的所述栅极多晶硅层进行N型掺杂；对所述N型区域与所述P型区域内的所述栅极多晶硅层进行离子掺杂，使所述栅极多晶硅层非晶化；刻蚀所述栅极多晶硅层以形成N型多晶硅栅极与P型多晶硅栅极。
相应的，本发明还提供一种栅极，包括：衬底；位于所述衬底上的栅极氧化层，以及位于所述栅极氧化层上的N型多晶硅栅极与P型多晶硅栅极，其中，所述N型多晶硅栅极中分布有N型掺杂，且所述N型多晶硅栅极与P型多晶硅栅极均为非晶态。
在本发明提供的栅极及其制作方法中，对N型区域内的所述栅极多晶硅层进行N型掺杂之后，对所述N型区域与P型区域内的所述栅极多晶硅层进行离子掺杂，使所述栅极多晶硅层表面非晶化，使得所述N型区域与所述P型区域内的所述栅极多晶硅层在刻蚀之前的表面晶体结构一致，从而改善所述N型区域与所述P型区域内的所述栅极多晶硅层在刻蚀过程中的形貌差异，以此改善多晶硅蚀刻负载效应，提高器件性能。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
图5为本发明一实施例所提供的栅极的制作方法的流程图。图6～10为本发明一实施例所提供的栅极的制作方法的各步骤结构示意图。以下结合附图5与附图6～10对本实施例中栅极的制作方法的各个步骤进行详细说明。
在步骤S100中，请参考图5与图6所示，提供一衬底100，在所述衬底100上依次形成栅氧化层110与栅极多晶硅层120，所述栅极多晶硅层120包含N型区域120B与P型区域120A，对所述N型区域120B内的所述栅极多晶硅层120进行N型掺杂。
所述衬底100的材料可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化硅(SiC)，也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在本实施例中，所述衬底100的材料优选为单晶硅(Si)。
首先，在所述衬底100上形成栅氧化层110，所述栅氧化层110的材质为氧化硅或氮氧化硅或氧化硅和氮氧化硅的混合物，可以通过热氧化的方法形成(仅限氧化硅)，也可以通过化学气相沉积的方法形成。接着，在所述栅氧化层110上形成栅极多晶硅层120，所述栅极多晶硅层120的材质为多晶硅，可采用化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)等方法形成所述栅极多晶硅层120。所述栅极多晶硅层120包含N型区域120B与P型区域120A，所述P型区域120A用于形成P型多晶硅栅极，所述N型区域120B用于形成N型多晶硅栅极。
然后，对所述N型区域120B内的所述栅极多晶硅层120进行N型掺杂。本实施例中，优选为硼离子掺杂。掺杂操作利用离子注入工艺进行，所述离子注入工艺可采用任何传统的方法，本发明对此不作限定。
在步骤S200中，请参考图5与图7所示，对所述N型区域120B与所述P型区域120A内的所述栅极多晶硅层120进行离子掺杂130，使所述栅极多晶硅层120非晶化。所述离子掺杂130可以为锗离子、硅离子或氩离子掺杂。
本发明实施例中，对所述N型区域120B与所述P型区域120A内的所述栅极多晶硅层120进行锗离子掺杂，所述锗离子的掺杂剂量介于1E14/cm2～1E16/cm2之间，例如，所述锗离子的掺杂剂量为1E14/cm2、1E15/cm2或1E16/cm2。
进行锗离子掺杂之后，所述N型区域120B与所述P型区域120A内的所述栅极多晶硅层120非晶化，消除了由于所述N型区域120B内的所述栅极多晶硅层120进行N型掺杂，而所述所述P型区域120A内的所述栅极多晶硅层120没有进行掺杂造成的差异，使得所述N型区域120B与所述P型区域120A内的所述栅极多晶硅层120在刻蚀之前的表面晶体结构一致，都是非晶状态，由此可以避免在后续刻蚀过程中造成的形貌差异。
在步骤S300中，请参考图5与图9所示，刻蚀所述栅极多晶硅层120以形成N型多晶硅栅极160与P型多晶硅栅极150。
首先，请参考图8所示，形成光刻胶层(未图示)在所述栅极多晶硅层120上，所述光刻胶层覆盖所述N型区域120B与所述P型区域120A。接着，图形化所述光刻胶层，即对所述光刻胶层进行曝光与显影，形成图形化的光刻胶层140，所述图形化的光刻胶层140定义出N型多晶硅栅极图形与P型多晶硅栅极图形。接着，以所述图形化的光刻胶层为掩膜，刻蚀所述栅极多晶硅层120以形成N型多晶硅栅极160与P型多晶硅栅极150，最后采用灰化工艺去除所述图形化的光刻胶层140，形成如图9所示的结构。
所述N型区域120B与所述P型区域120A内的所述栅极多晶硅层120的表面晶体结构一致，本步骤中的刻蚀能够避免所述N型多晶硅栅极160与P型多晶硅栅极150之间的形貌差异，从而改善多晶硅蚀刻负载效应，提高器件性能。
在本发明实施例中，还包括：进行高温退火以激活所述N型多晶硅栅极160中的N型掺杂，使掺杂离子在所述N型多晶硅栅极中均匀分布，即使得在步骤S100中掺杂的硼离子在所述N型多晶硅栅极160内均匀分布。同时，由于高温退火，使得在步骤S200中掺杂的离子(本实施例中为锗离子)在所述N型多晶硅栅极160与所述P型多晶硅栅极150内均匀分布，如图10所示。
可以理解的是，所述衬底100中含有N型有源区(未图示)和P型有源区(未图示)，所述N型多晶硅栅极160与所述P型多晶硅栅极150分别形成于所述N型有源区和所述P型有源区上方。
当然，后续还包括对P型多晶硅栅极进行P型掺杂、形成源漏极、侧墙等，对此，本发明不进行赘述。
本发明提供的栅极的制作方法中，对N型区域120B内的所述栅极多晶硅层120进行N型掺杂之后，对所述N型区域120B与P型区域120A内的所述栅极多晶硅层120进行离子掺杂，使所述栅极多晶硅层120表面非晶化，使得所述N型区域120B与所述P型区域120A内的所述栅极多晶硅层120在刻蚀之前的表面晶体结构一致，从而改善所述N型区域120B与所述P型区域120A内的所述栅极多晶硅层120在刻蚀过程中的形貌差异，以此改善多晶硅蚀刻负载效应，提高器件性能。
相应的，本发明还提供一种栅极，可以采用如上所述的栅极的制作方法制作而成。请参考图10所示，所述栅极包括：
衬底100；
位于所述衬底100上的栅极氧化层110，以及位于所述栅极氧化层110上的N型多晶硅栅极160与P型多晶硅栅极150，其中，所述N型多晶硅栅极160中分布有N型掺杂，且所述N型多晶硅栅极160与P型多晶硅栅极140均为非晶态。
优选的，所述N型多晶硅栅极160与P型多晶硅栅极150内掺杂有锗离子、硅离子或氩离子，使得所述N型多晶硅栅极160与P型多晶硅栅极150处于非晶态。
所述N型多晶硅栅极160中分布有N型掺杂，优选为硼离子掺杂。
综上所述，本发明提供的栅极及其制作方法中，对N型区域内的所述栅极多晶硅层进行N型掺杂之后，对所述N型区域与P型区域内的所述栅极多晶硅层进行离子掺杂，使所述栅极多晶硅层表面非晶化，使得所述N型区域与所述P型区域内的所述栅极多晶硅层在刻蚀之前的表面晶体结构一致，从而改善所述N型区域与所述P型区域内的所述栅极多晶硅层在刻蚀过程中的形貌差异，以此改善多晶硅蚀刻负载效应，提高器件性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种栅极的制作方法，其特征在于，包括：
提供一衬底，在所述衬底上依次形成栅氧化层与栅极多晶硅层，所述栅极多晶硅层包含N型区域与P型区域，对所述N型区域内的所述栅极多晶硅层进行N型掺杂；
对所述N型区域与所述P型区域内的所述栅极多晶硅层进行离子掺杂，使所述栅极多晶硅层非晶化；
刻蚀所述栅极多晶硅层以形成N型多晶硅栅极与P型多晶硅栅极。
2.如权利要求1所述的栅极的制作方法，其特征在于，对所述N型区域与所述P型区域内的所述栅极多晶硅层进行锗离子、硅离子或氩离子掺杂。
3.如权利要求2所述的栅极的制作方法，其特征在于，所述锗离子的掺杂剂量介于1E14/cm2～1E16/cm2之间。
4.如权利要求1所述的栅极的制作方法，其特征在于，刻蚀所述栅极多晶硅层以形成N型多晶硅栅极与P型多晶硅栅极的步骤包括：
形成光刻胶层在所述栅极多晶硅层上，图形化所述光刻胶层以定义出N型多晶硅栅极图形与P型多晶硅栅极图形；
以图形化的光刻胶层为掩膜，刻蚀所述栅极多晶硅层以形成N型多晶硅栅极与P型多晶硅栅极；
去除所述图形化的光刻胶层。
5.如权利要求1所述的栅极的制作方法，其特征在于，刻蚀所述栅极多晶硅层以形成N型多晶硅栅极与P型多晶硅栅极之后，还包括：进行高温退火以激活所述N型多晶硅栅极中的N型掺杂，使掺杂离子在所述N型多晶硅栅极中均匀分布。
6.如权利要求1所述的栅极的制作方法，其特征在于，所述N型掺杂为硼离子掺杂。
7.如权利要求1所述的栅极的制作方法，其特征在于，所述栅氧化层为氧化硅或氮氧化硅或氧化硅和氮氧化硅的混合物。
8.如权利要求1所述的栅极的制作方法，其特征在于，所述衬底中含有N型有源区和P型有源区，所述N型多晶硅栅极与P所述型多晶硅栅极分别形成于所述N型有源区和所述P型有源区上方。
9.一种栅极，其特征在于，包括：
衬底；
位于所述衬底上的栅极氧化层，以及位于所述栅极氧化层上的N型多晶硅栅极与P型多晶硅栅极，其中，所述N型多晶硅栅极中分布有N型掺杂，且所述N型多晶硅栅极与P型多晶硅栅极均为非晶态。
10.如权利要求9所述的栅极，其特征在于，所述N型多晶硅栅极与P型多晶硅栅极内掺杂有锗离子、硅离子或氩离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910935209.XA CN110648907A (zh) | 2019-09-29 | 2019-09-29 | 一种栅极及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910935209.XA CN110648907A (zh) | 2019-09-29 | 2019-09-29 | 一种栅极及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110648907A true CN110648907A (zh) | 2020-01-03 |
Family
ID=68993304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910935209.XA Pending CN110648907A (zh) | 2019-09-29 | 2019-09-29 | 一种栅极及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110648907A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074627A (ja) * | 1983-09-30 | 1985-04-26 | Toshiba Corp | 半導体装置の製造方法 |
| CN1186334A (zh) * | 1996-12-26 | 1998-07-01 | Lg半导体株式会社 | 具有双栅极半导体器件的制造方法 |
| US20020175380A1 (en) * | 1998-12-07 | 2002-11-28 | Masayoshi Shirahata | Cmos with a fixed charge in the gate dielectric |
| CN102165571A (zh) * | 2008-09-29 | 2011-08-24 | 超威半导体公司 | 具有高应力沟道的mos器件的制造方法 |
| CN102184852A (zh) * | 2011-03-15 | 2011-09-14 | 上海集成电路研发中心有限公司 | 双掺杂多晶硅刻蚀方法 |
| CN107579046A (zh) * | 2017-08-30 | 2018-01-12 | 上海华力微电子有限公司 | 一种栅极结构的制备方法 |
-
2019
- 2019-09-29 CN CN201910935209.XA patent/CN110648907A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074627A (ja) * | 1983-09-30 | 1985-04-26 | Toshiba Corp | 半導体装置の製造方法 |
| CN1186334A (zh) * | 1996-12-26 | 1998-07-01 | Lg半导体株式会社 | 具有双栅极半导体器件的制造方法 |
| US20020175380A1 (en) * | 1998-12-07 | 2002-11-28 | Masayoshi Shirahata | Cmos with a fixed charge in the gate dielectric |
| CN102165571A (zh) * | 2008-09-29 | 2011-08-24 | 超威半导体公司 | 具有高应力沟道的mos器件的制造方法 |
| CN102184852A (zh) * | 2011-03-15 | 2011-09-14 | 上海集成电路研发中心有限公司 | 双掺杂多晶硅刻蚀方法 |
| CN107579046A (zh) * | 2017-08-30 | 2018-01-12 | 上海华力微电子有限公司 | 一种栅极结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5173582B2 (ja) | 半導体装置 | |
| CN100452400C (zh) | 沟槽应变抬升源/漏结构及其制造方法 | |
| EP3188227A1 (en) | Fin-fet device and fabrication method thereof | |
| CN101677063B (zh) | 一种半导体元件及其形成方法 | |
| WO2011079596A1 (zh) | Mosfet结构及其制作方法 | |
| US10535773B2 (en) | FinFET with sigma recessed source/drain and un-doped buffer layer epitaxy for uniform junction formation | |
| EP3026695B1 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
| WO2013067725A1 (zh) | 一种半导体结构的制造方法 | |
| US20210234035A1 (en) | Transistor manufacturing method and gate-all-around device structure | |
| WO2020010299A1 (en) | Integrated cmos source drain formation with advanced control | |
| JP3149414B2 (ja) | 浅い接合部を有する半導体デバイスを製作する方法 | |
| US9190418B2 (en) | Junction butting in SOI transistor with embedded source/drain | |
| CN101055851B (zh) | 互补金属氧化物半导体及其形成方法 | |
| CN103545185B (zh) | 一种采用伪栅极制造半导体器件的方法 | |
| SG175489A1 (en) | Method for forming an offset spacer of a mos device | |
| JP2004071973A (ja) | 半導体装置の製造方法 | |
| JP4275395B2 (ja) | 半導体装置の製造方法 | |
| JP2004165470A (ja) | 半導体装置及びその製造方法 | |
| JP4070876B2 (ja) | Ｃｍｏｓ回路の製造方法 | |
| CN110648907A (zh) | 一种栅极及其制作方法 | |
| JP4817677B2 (ja) | 半導体素子の製造方法 | |
| CN104347510B (zh) | 一种半导体器件及其制作的方法 | |
| CN107369648B (zh) | 一种双栅氧化层制造方法 | |
| CN107170704A (zh) | 半导体结构及其形成方法 | |
| US7157349B2 (en) | Method of manufacturing a semiconductor device with field isolation regions consisting of grooves filled with isolation material |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200103 |