KR100192536B1 - 모스 트랜지스터 제조방법 - Google Patents

모스 트랜지스터 제조방법 Download PDF

Info

Publication number
KR100192536B1
KR100192536B1 KR1019960029213A KR19960029213A KR100192536B1 KR 100192536 B1 KR100192536 B1 KR 100192536B1 KR 1019960029213 A KR1019960029213 A KR 1019960029213A KR 19960029213 A KR19960029213 A KR 19960029213A KR 100192536 B1 KR100192536 B1 KR 100192536B1
Authority
KR
South Korea
Prior art keywords
insulating film
concentration impurity
forming
gate electrode
mask
Prior art date
Application number
KR1019960029213A
Other languages
English (en)
Other versions
KR980012125A (ko
Inventor
안재경
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019960029213A priority Critical patent/KR100192536B1/ko
Publication of KR980012125A publication Critical patent/KR980012125A/ko
Application granted granted Critical
Publication of KR100192536B1 publication Critical patent/KR100192536B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 모스 트랜지스터에 관한 것으로 특히 핫 캐리어 효과(Hot Carrier Effect)를 개선한 모스 트랜지스터의 제조방법에 관한 것이다.
이를 위한 본 발명의 모스 트랜지스터의 제조방법은 도 1전형의 기판상에 게이트 절연막, 도전층 및 제 1 절연막을 차례로 형성하는 단계; 상기 제 1절연막을 게이트 전극 형성영역에만 남도록 패터닝 하는 단계; 상기 제 1 절연막 패턴을 마스크로 하여 기판에 도 2전형의 저저농도 불순물 이온을 경사주입하여 도 2전형 저저농도 불순물 영역을 형성하는 단계; 상기 제 1 절연막 패턴을 마스크로 하여 도전층을 식각하여 게이트 전극을 형성하는 단계; 상기 제 1 절연막 패턴으 마스크로 하여 전면에 도 2전형 저농도 불순물 이온주입 공정을 실시하여 도 2전형 저농도 불순물 영역을 형성하는 단계; 상기 제 1 절연막 패턴 및 게이트 전극 측면에 측벽 절연막을 형성하는 단계; 상기 측벽 절연막 및 제 1 절연막 패턴을 마스크로 하여 전면에 도 2전형 고농도 불순물 이온주입 공정을 실시하여 도 2전형 고농도 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

Description

모스 트랜지스터 제조방법
본 발명은 모스 트랜지스터에 관한 것으로 특히 핫 캐리어 효과(Hot Carrier Effect)를 개선한 모스 트랜지스터의 제조방법에 관한 것이다.
모스 트랜지스터가 고집적화 됨에 따라 게이트 전극의 에지부분 즉, 드레인 영역에 인접한 채널영역에서 고전계가 형성되어 핫 캐리어(Hot Carrier Effect)가 발생되고, 이 핫캐리어에 의해 모스 트랜지스터의 동작특성 저하 및 소자의 수명이 단축되었다. 이러한 핫 캐리어 효과를 제거하기 위하여 고농도의 드레인 영역에 인접한 부분의 전계를 소거시켜 주기 위한 저농도의 드레인 영역이 고농도의 드레인 영역에 인접하여 형성된 LDD(Lightly Doped Device)구조가 제안되었다.
또한 상기 LDD 구조의 모스 트랜지스터를 개선시킨 FOND(Fully Overlapped Nitride-etch defind Device) 구조의 모스 트랜지스터가 개발되었다.
이와 같은 종래의 FOND 구조의 모스 트랜지스터의 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1a도 내지 제1e도는 종래의 FOND 구조의 모스 트랜지스터의 제조공정 단면도이다. 먼저, 제1a도에 나타낸 바와 같이 반도체 기관 (1)상에 게이트 산화막(2), 폴리실리콘층(3)및 질화막(4)을 차례로 형성한다.
제1b도에 나타낸 바와 같이 상기 질화막(4)을 후속공정에서 형성할 게이트 전극보다 좁은 폭으로 패터닝(DUV 리소그래피+RIE 에칭)한다.
그다음 LDD 영역을 형성하기 위해 저농도 n형(n-) 또는 저농도 p형(p-) 불순물 이온을 반도체 기판(1)에 주입하고 열처리(Annealing)하여 저농도 소오스/드레인 영역(5)을 형성한다.
이때, 불순물 이온은 폴리실리콘층(3)을 통과하도록 강하게 이온주입하여 반도체 기판(1)내에 주입시킨다.
또한, 질화막(4)은 소오스/드레인 영역 사이에 채널층(도시하지 않음)을 보호한다. 제1c도에 나타낸 바와 같이 상기 질화막(4) 측면으로 측벽 질화막(6)을 형성한다. 제1d도에 나타낸 바와 같이 상기 질화막(4) 및 측벽 질화막(6)을 마스크로 이용한 식각공정으로 폴리실리콘층(3)을 선택적으로 제거하여 게이트 전극(3a)으로 형성한다. 제1e도에 나타낸 바와 같이 상기 질화막(4) 및 측벽 질화막(6)을 제거하여 저농도 소오스/드레인 영역(5)의 불순물과 동일한 도전형의 고농도 불순물 이온을 반도체 기판(1)내에 주입하여 고농도 소오스/드레인 영역(7)을 형성한다.
제1f도에 나타낸 바와 같이 살리사이드(SALICIDE : self Aligned Silicide) 공정을 수행하기 위해 게이트 전극(3a) 측면에 측벽 산화막(8)을 형성한다.
이상에서와 같이 종래 FOND 구조의 모스 트랜지스터는 게이트 전극 아래에 LDD 영역을 충분히 확보하여 핫 캐리어 효과를 줄이는 효과가 있었다.
종래의 FOND 구조의 모스 트랜지스터에 있어서는 다음과 같은 문제점들이 있었다.
첫째, 게이트 전극 크기가 질화막 및 측벽 질화막의 길이로 정의되므로 게이트 전극의 크기가 커져 오버레이 마진(Overlay Margin)이 감소된다.
둘째, 게이트 전극 형성히 측벽 질화막 형성공정이 추가되므로 공정이 복잡하다.
셋째, 소오스/드레인 영역과 게이트 전극의 오버랩(Overlap)의 증가로 인해 GIDL(Gate Induced Drain Leakage)이 증가하여 누설전류로 인한 소자의 신뢰도를 저하시켰다.
본 발명은 상기한 바와 같은 종래의 문제점들을 해결하기 위하여 안출한 것으로 핫캐리어 효과를 개선한 모스 트랜지스터의 제조방법을 제공하는데 그 목적이 있다.
제1a도 내지 제1f도는 종래 FOND 구조 모스 트랜지스터의 제조공정 단면도.
제2a도 내지 제2h도는 본 발명에 따른 모스 트랜지스터의 제조공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 11 : 게이트 산화막
12a : 게이트 전극 13 : 제 1 절연막 패턴
14 : 저저농도 불순물 영역 15 : 저농도 불순물 영역
16 : 측벽 절연막 17 : 고농도 불순물 영역
본 발명에 따른 모스트랜지스터의 제조방법은 도 1전형의 기판상에 게이트 절연막, 도전층 및 제 1절연막을 차례로 형성하는 단계; 상기 제 1절연막을 게이트 전극 형성영역에만 남도록 패터닝 하는 단계; 상기 제 1 절연막 패턴을 마스크로 하여 기판에 도 2전형의 저저농도 불순물 이온을 경사주입하여 도 2전형 저저농도 불순물 영역을 형성하는 단계; 상기 제 1 절연막 패턴을 마스크로 하여 상기 도전층을 선택적으로 식각하여 게이트 전극을 형성하는 단계; 상기 제 1 절연막 패턴을 마스크로하여 전면에 도 2 전형의 저농도 불순물 이온을 주입하여 도 2전형 저농도 불순물 영역을 형성하는 단계; 상기 제 1 절연막 패턴 및 게이트 전극 측면에 측벽 절연막을 형성하는 단계; 상기 측벽 절연막 및 제 1절연막 패턴을 마스크로 하여 전면에 도 2전형의 고농도 불순물 이온을 주입하여 도 2전형 고농도 불순물 영역을 형성하는 단계를 포함한다.
이와 같은 본 발명의 모스 트랜지스터의 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제2a도 내지 제2h도는 본 발명에 따른 모스 트랜지스터의 제조공정 단면도이다. 먼저, 제2a도에 나타낸 바와 같이, 1전형의 반도체 기판(10)상에 게이트 절연막(11), 폴리실리콘층(12) 및 제 1 절연막(13)을 차례로 형성한다.
이때, 제 1절연막(13)은 산화물 또는 질화물중 어느 하나로 형성한다.
제2b도에 나타낸 바와 같이, 제 1절연막(13)을 패터닝(Patterning)하여 게이트 전극 형성영역만큼 남긴다.
제2c도에 나타낸 바와 같이 제 1 절연막 패턴(13)을 마스크로 이용하여 도 2전형의 저저농도 불순물 이온을 틸트(Tilt) 이온주입하여 도 2전형 저저농도 불순물 영역(14)을 형성한다.
즉, 반도체 기판이 n형기판일 경우 p형 이온을 주입하고, 반도체 기판이 p형일 경우 n--형 이온을 주입한다.
제2d도에 나타낸 바와 같이, 제 1절연막패턴(13)을 마스크로 이용한 식각공정으로 폴리실리콘층(12)을 선택적으로 제거하여 게이트 전극(12a)으로 형성한다.
제2e도에 나타낸 바와 같이 제 1절연막 패턴(13)을 마스크로 이용하여 도 2전형의 저농도 불순물 이온을 주입하여 도 2전형 저농도 불순물 영역(15)을 형성한다.
이때 제2전형 저농도 불순물 영역(15)은 통상의 LDD(Lightly Doped Drain) 영역을 형성한 것이다.
제2f도에 나타낸 바와 같이, 제 1절연막 패턴(13)을 포함한 기판 전면에 제 2절연막을 형성하고 RIE(Reactive Ion Etch)법으로 전면을 에치백(Etch Back)하여 제 1 절연막 패턴(13) 및 게이트 전극(12a) 양측면에 측벽 절연막(16)으로 형성한다.
이때, 측벽 절연막(16)은 산화물 또는 질화물중 어느 하나로 형성한다.
그리고, 후속공정에서 게이트 전극위에 실리사이드(Silicide)를 형성하는 살리사이드(Self Aligned Silicide) 공정을 수행하기 위해 제 1절연막 패턴(13)을 제거한 후 게이트 전극(12a) 양측면에만 측벽 절연막(16)을 형성할 수도 있다.
제2g도에 나타낸 바와 같이 측벽 절연막(16) 및 제1절연막 패턴(13)을 마스크로 이용하여 도 2전형의 고농도 불순물 이온을 주입하여 도 2전형 고농도 불순물 영역(17)을 형성한다.
이때, 도 2전형의 고농도 불순물 영역은 통상의 고농도 소오스/드레인 영역이다.
제2h도에 나타낸 바와 같이 열처리(Annealing)하여 본 발명에 따른 모스 트랜지스터를 완성하였다.
본 발명에 따른 모스 트랜지스터에 있어서는 다음과 같은 효과가 있다.
첫째, 게이트 전극의 크기를 줄여 소자의 집적도를 향상함은 물론 오버레이 진이 증가하여 후속 공정을 용이하게 할 수 있다.
둘째, 게이트 전극 아래를 저저농도와 저농도를 형성하여 핫 캐리어 효과를 방지함은 물론 포텐셜 프로파일(Potential Profile)이 완만해져 GIDL에 의한 누설전류 문제를 해결하여 소자의 신뢰도를 향상시켰다.

Claims (4)

  1. 제1전형의 기판상에 게이트 절연막, 도전층 및 제 1절연막을 차례로 형성하는 단계; 상기 제 1절연막을 게이트 전극 형성영격에만 남도록 패터닝 하는 단계; 상기 제 1절연막 패턴을 마스크로 하여 기판에 도 2전형의 저저농도 불순물 이온을 경사주입하여 도 2전형 저저농도 불순물 영역을 형성하는 단계; 상기 제 1절연막 패턴을 마스크로 상기 도전층을 선택적으로 식각하여 게이트 전극을 형성하는 단계; 상기 제 1절연막 패턴을 마스크로 하여 전면에 도 2전형의 저농도 불순물 이온을 주입하여 도 2전형 저농도 불순물 영역을 형성하는 단계; 상기 제 1절연막 패턴 및 게이트 전극 측면에 측벽 절연막을 형성하는 단계; 상기 측벽 절연막 및 제 1절연막 패턴을 마스크로 하여 전면에 도 2전형의 고농도 불순물 이온을 주입하여 도 2전형 고농도 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 모스 트랜지스터 제조방법.
  2. 제1항에 있어서, 상기 제 1절연막 패턴은 산화물 또는 질화물 중 어느 하나로 형성함을 특징으로 하는 모스 트랜지스터 제조방법.
  3. 제1항에 있어서, 상기 측벽 절연막은 산화물 또는 질화물중 어느 하나로 형성함을 특징으로 하는 모스 트랜지스터 제조방법.
  4. 제1항에 있어서, 상기 측벽 절연막 형성공정은 제 1절연막 패턴을 제거한후 게이트 전극 측면에만 형성함을 특징으로 하는 모스 트랜지스터 제조방법.
KR1019960029213A 1996-07-19 1996-07-19 모스 트랜지스터 제조방법 KR100192536B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960029213A KR100192536B1 (ko) 1996-07-19 1996-07-19 모스 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960029213A KR100192536B1 (ko) 1996-07-19 1996-07-19 모스 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR980012125A KR980012125A (ko) 1998-04-30
KR100192536B1 true KR100192536B1 (ko) 1999-06-15

Family

ID=19466788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029213A KR100192536B1 (ko) 1996-07-19 1996-07-19 모스 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100192536B1 (ko)

Also Published As

Publication number Publication date
KR980012125A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US4907048A (en) Double implanted LDD transistor self-aligned with gate
US6504218B1 (en) Asymmetrical N-channel and P-channel devices
KR100268871B1 (ko) 반도체소자의제조방법
KR19980029024A (ko) 모스펫 및 그 제조방법
US5923982A (en) Method of making asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region using two source/drain implant steps
US6054357A (en) Semiconductor device and method for fabricating the same
US5827761A (en) Method of making NMOS and devices with sequentially formed gates having different gate lengths
JP3283614B2 (ja) 不揮発性半導体メモリ装置及びその製造方法
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
US5770493A (en) Method of making NMOS and PMOS devices with simultaneously formed gates having different gate lengths
US6380021B1 (en) Ultra-shallow junction formation by novel process sequence for PMOSFET
US6051471A (en) Method for making asymmetrical N-channel and symmetrical P-channel devices
US20070105295A1 (en) Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device
KR100214523B1 (ko) 모스소자의 제조 방법
JP3049496B2 (ja) Ｍｏｓｆｅｔの製造方法
KR100192536B1 (ko) 모스 트랜지스터 제조방법
KR100212150B1 (ko) 씨모스 트랜지스터 및 그 제조방법
US7160783B2 (en) MOS transistor and method of manufacturing the same
US5969394A (en) Method and structure for high aspect gate and short channel length insulated gate field effect transistors
US5929496A (en) Method and structure for channel length reduction in insulated gate field effect transistors
US6936517B2 (en) Method for fabricating transistor of semiconductor device
KR100268924B1 (ko) 반도체소자의제조방법
KR100214535B1 (ko) 엘디디 구조 모스 트랜지스터 제조방법
JP4228416B2 (ja) 半導体装置の製造方法
KR100537272B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee