KR100313783B1 - 모스트랜지스터제조방법 - Google Patents

모스트랜지스터제조방법 Download PDF

Info

Publication number
KR100313783B1
KR100313783B1 KR1019980009693A KR19980009693A KR100313783B1 KR 100313783 B1 KR100313783 B1 KR 100313783B1 KR 1019980009693 A KR1019980009693 A KR 1019980009693A KR 19980009693 A KR19980009693 A KR 19980009693A KR 100313783 B1 KR100313783 B1 KR 100313783B1
Authority
KR
South Korea
Prior art keywords
well
gate
photoresist
type
type well
Prior art date
Application number
KR1019980009693A
Other languages
English (en)
Other versions
KR19990075468A (ko
Inventor
전영권
홍승표
Original Assignee
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대반도체 주식회사 filed Critical 현대반도체 주식회사
Priority to KR1019980009693A priority Critical patent/KR100313783B1/ko
Publication of KR19990075468A publication Critical patent/KR19990075468A/ko
Application granted granted Critical
Publication of KR100313783B1 publication Critical patent/KR100313783B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 도핑되지 않은 다결정실리콘을 게이트전극으로 사용하여, 피형 모스 트랜지스터를 제조할 때 그 게이트전극에 피형 불순물 이온을 주입하여 형성함으로써, 불순물 이온의 양이 많고 적음에 따라 문턱전압특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판에 형이 다른 웰을 각각 형성하고, 각각의 웰상부에 게이트를 제조하는 게이트 형성단계와; 상기 게이트와 게이트 측면의 웰에 그 웰과는 다른 형의 불순물 이온을 주입하여 낮은 문턱전압을 갖는 엔모스 및 피모스 트랜지스터를 제조하는 이온주입단계를 포함하는 모스 트랜지스터 제조방법에 있어서, 상기 게이트를 피형 불순물 이온이 도핑된 다결정실리콘을 증착하여 형성하고, 피형 모스 트랜지스터를 제조할 때는 상기 게이트에 피형 불순물이온을 이온주입하지 않음으로써 불순물 이온의 오주입에 의한 모스 트랜지스터의 문턱전압 특성이 열화되는 것을 방지하는 효과가 있다.

Description

모스 트랜지스터 제조방법
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 듀얼게이트 모스 트랜지스터 제조공정에서 게이트물질로 피형 불순물 이온이 도핑된 다결정실리콘을 사용함으로써, 피모스 트랜지스터의 게이트 디플리션(gate depletion)을 방지하는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.
일반적으로, 모스 트랜지스터는 전류구동능력을 향상시키위해 그 문턱전압의값을 낮추고 있으며, 이를 위해 게이트 산화막의 두께를 얇게하고, 모스 트랜지스터의 게이트에 그 형에 부합하는 불순물이온을 주입하게 된다. 즉, 엔모스 트랜지스터의 경우 게이트에 As를 이온주입하여 n+로 도핑된 게이트를 형성하고, 피모스 트랜지스터의 경우 게이트에 BF2를 이온주입하여 p+로 도핑된 게이트를 형성한다.
이와 같이 게이트에 불순물이온을 이온주입하는 과정은 고농도 소스 및 드레인의 제조와 동시에 실시되며, 이와 같은 종래 모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1c는 종래 모스 트랜지스터 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 증착하여 소자가 제조될 액티브영역을 정의하고, 각 액티브 영역에 불순물이온을 선택적으로 주입하여 피형 웰(3)과 엔형 웰(4)을 형성한 다음, 상기 피형 웰(3)과 엔형 웰(4)의 상부에 게이트산화막(5), 다결정실리콘(6), TiN막(7), W막(8)이 적층된 게이트를 형성하고, 그 게이트의 측면에 측벽(9)을 형성하는 단계(도1a)와; 상기 게이트가 형성된 기판(1)의 상부에 포토레지스트(P/R1)를 도포하고, 노광 및 현상하여 상기 엔형 웰(4)의 상부에 포토레지스트(P/R1) 패턴을 잔존시킨 후, 그 포토레지스트(P/R1) 패턴을 이온주입 마스크로 사용하는 As+주입공정으로 상기 측벽(9)의 측면에 노출된 피형 웰(3)에 엔형 소스 및 드레인(10)을 형성하고, 피형 웰(3)의 상부에 형성한 게이트를 엔형으로 도핑시키는 단계(도1b)와; 상기 포토레지스트(P/R1) 패턴을 제거하고, 다시포토레지스트(P/R2)를 도포하고, 노광 및 현상하여 상기 피형 웰(3)의 상부에 위치하는 포토레지스트(P/R2) 패턴을 형성하고, 그 포토레지스트(P/R2)를 이온주입 마스크로 사용하는 BF2 +주입공정으로 상기 엔형 웰(4)에 피형 소스 및 드레인(11)을 형성함과 동시에 그 게이트를 피형으로 도핑하는 단계(도1c)를 포함하여 구성된다.
이하, 상기와 같이 구성된 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 증착하여 소자가 형성될 영역인 액티브영역을 정의하고, 정의된 액티브 영역에 필요한 불순물을 선택적으로 이온주입하여 피형 웰(3)과 엔형 웰(4)을 형성한다. 잘 알려진 바와 같이 엔형 웰(4)에는 피모스 트랜지스터를 제조하고, 피형 웰(3)에는 엔모스 트랜지스터를 제조하게 된다.
그 다음, 상기 형성된 피형 웰(3)과 엔형 웰(4)의 상부에 게이트산화막(5), 다결정실리콘(6), TiN막(7), W막(8)을 순차적으로 증착하고, 사진식각공정을 통해 패터닝하여 상기 피형 웰(3)과 엔형 웰(4)의 중앙 상부에 게이트를 형성한다.
그 다음, 상기 게이트가 형성된 피형 웰(3)과 엔형 웰(4)의 상부에 절연막을 증착하고, 건식식각하여 상기 게이트의 측면에 측벽(9)을 형성한다. 이와 같은 측벽(9) 형성공정 전에 엘디디(LIGHTLY DOPED DRAIN)구조를 형성하기 위해서는 게이트의 측면 피형 웰(3)과 엔형 웰(4)에 포토레지스트를 마스크로 하는 선택적 이온주입공정으로, 저농도의 엔형, 피형 소스 및 드레인을 형성한다.
그 다음, 도1b에 도시한 바와 같이 상기 게이트 및 측벽(9)이 형성된 피형 웰(3)과 엔형 웰(4)의 상부에 포토레지스트(P/R1)를 도포하고, 노광 및 현상하여 상기 엔형 웰(4)의 상부에 위치하는 포토레지스트(P/R1) 패턴을 형성한다.
그 다음, As이온을 고농도를 주입하는 이온주입공정으로, 상기 측벽(9)의 측면에 노출된 피형 웰(3)에 고농도 엔형 소스 및 드레인(10)을 형성하고, 그 피형 웰(3)의 상부에 형성된 게이트를 엔형으로 도핑한다. 이때, 상기 포토레지스트(P/R1) 패턴에 의해 엔형 웰(4)에는 이온이 주입되지 않게 된다.
그 다음, 도1c에 도시한 바와 같이 상기 포토레지스트(P/R1) 패턴을 제거하고, 상기 피형 웰(3)과 엔형 웰(4)의 상부에 포토레지스트(P/R2)를 도포하고, 노광 및 현상하여 상기 고농도 엔형 소스 및 드레인(10)이 형성된 피형 웰(3)의 상부에 포토레지스트(P/R2) 패턴을 형성한다.
그 다음, BF2이온을 고농도로 주입하는 이온주입공정으로, 상기 엔형 웰(4)의 상부중앙에 형성한 게이트를 피형으로 도핑하고, 측벽(9)의 측면 엔형 웰(4) 하부에 고농도 피형 소스 및 드레인(11)을 형성한다.
이후의 공정에서는 상기 포토레지스트(P/R2) 패턴을 제거한 후, 절연막을 두껍게 증착한 다음, 그 절연막에 콘택홀을 형성하고, 배선을 형성하는 것으로 모스 트랜지스터의 제조를 완료하게 된다.
그러나, 상기한 바와 같이 종래 모스 트랜지스터 제조방법은 도핑되지 않은다결정실리콘을 엔모스 트랜지스터와 피모스 트랜지스터의 게이트로 사용하고, 그 트랜지스터의 형에 따라 선택적으로 상기 다결정실리콘을 도핑함으로써, 피모스 트랜지스터의 게이트를 형성하는 과정에서, 피형 불순물 이온의 주입이 충분하지 않으면, 게이트 디플리션(GATE DEPLETION)이 발생하여 문턱전압이 증가하며, 이온주입이 과다할 경우 주입되는 이온이 게이트 산화막과 채널영역까지 침투하여 문턱전압을 불균일하게 만들어 모스 트랜지스터의 특성이 열화되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 이온주입의 양에 관계없이 일정한 정도로 문턱전압을 낮출수 있는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1c는 종래 모스 트랜지스터 제조공정 수순 단면도.
도2a 내지 도2c는 본 발명 모스 트랜지스터 제조공정 수순 단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:필드산화막
3:피형 웰 4:엔형 웰
5:게이트산화막 6:피형 다결정실리콘
9:측벽 10:엔형 소스 및 드레인
11:피형 소스 및 드레인 12:산화막
상기와 같은 목적은 기판에 형이 다른 웰을 각각 형성하고, 각각의 웰상부에 게이트를 제조하는 게이트 형성단계와; 상기 게이트와 게이트 측면의 웰에 그 웰과는 다른 형의 불순물 이온을 주입하여 낮은 문턱전압을 갖는 엔모스 및 피모스 트랜지스터를 제조하는 이온주입단계를 포함하는 모스 트랜지스터 제조방법에 있어서, 상기 게이트를 피형 불순물 이온이 도핑된 다결정실리콘을 증착하여 형성하고, 피형 모스 트랜지스터를 제조할 때는 상기 게이트에 피형 불순물이온을 이온주입하지 않음으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2c는 본 발명 모스 트랜지스터 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 증착하여 소자가 제조될 액티브영역을 정의하고, 각 액티브 영역에 불순물이온을 선택적으로 주입하여 피형 웰(3)과 엔형 웰(4)을 형성한 다음, 상기 피형 웰(3)과 엔형 웰(4)의 상부에 게이트산화막(5), 피형 다결정실리콘(6), 산화막(12)을 증착하는 단계(도2a)와; 사진식각공정을 통해 상기 산화막(12)과 피형 다결정실리콘(6)을 패터닝하여 상기 피형 웰(3)과 엔형 웰(4)의 상부에 게이트를 형성하고, 그 게이트의 측면에 측벽(9)을 형성한 후, 상기 게이트가 형성된 기판(1)의 상부에 포토레지스트(P/R1)를 도포하고, 노광 및 현상하여 상기 엔형 웰(4)의 상부에 포토레지스트(P/R1) 패턴을 잔존시킨 후, 그 포토레지스트(P/R1) 패턴을 이온주입 마스크로 사용하는 As+주입공정으로 상기 측벽(9)의 측면에 노출된 피형 웰(3)에 엔형 소스 및 드레인(10)을 형성하고, 피형 웰(3)의 상부에 형성한 게이트를 엔형으로 도핑시키는 단계(도2b)와; 상기 포토레지스트(P/R1) 패턴을 제거한 후, 다시 포토레지스트(P/R2)를 도포하고, 노광 및 현상하여 상기 피형 웰(3)의 상부에 위치하는 포토레지스트(P/R2) 패턴을 형성하고, 그 포토레지스트(P/R2)를 이온주입 마스크로 사용하는 이온주입공정으로 BF2 +를 상기 엔형 웰(4)에만 선택적으로 주입하여 피형 소스 및 드레인(11)을 형성하는 단계(도2c)를 포함하여 구성된다.
이하, 상기와 같이 구성된 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 증착하여 소자가 형성될 영역인 액티브영역을 정의하고, 정의된 액티브 영역에 필요한 불순물을 선택적으로 이온주입하여 피형 웰(3)과 엔형 웰(4)을 형성한다.
그 다음, 상기 형성된 피형 웰(3)과 엔형 웰(4)의 상부에 게이트산화막(5), 피형 불순물로 도핑된 피형 다결정실리콘(6), 산화막(12)을 순차적으로 증착한다.
이때, 상기 피형 다결정실리콘(6)은 600~800℃에서 SiH4또는 Si2H6와 B2H6를 사용하는 저압화학기상증착법(LPCVD)으로 증착하여 다결정실리콘에 B가 도핑되도록 하여 형성한다.
그 다음, 도2b에 도시한 바와 같이 사진식각공정을 통해 상기 산화막(12)과 피형 다결정실리콘(6)을 패터닝하여 상기 피형 웰(3)과 엔형 웰(4)의 중앙 상부에 게이트를 형성한다.
그 다음, 상기 게이트가 형성된 피형 웰(3)과 엔형 웰(4)의 상부에 절연막을 증착하고, 건식식각하여 상기 게이트의 측면에 측벽(9)을 형성한다. 이와 같은 측벽(9) 형성공정 전에 엘디디구조를 형성하기 위해서는 게이트의 측면 피형 웰(3)과 엔형 웰(4)에 포토레지스트를 마스크로 하는 선택적 이온주입공정으로, 저농도의 엔형, 피형 소스 및 드레인을 형성한다.
그 다음, 상기 게이트 및 측벽(9)이 형성된 피형 웰(3)과 엔형 웰(4)의 상부에 포토레지스트(P/R1)를 도포하고, 노광 및 현상하여 상기 엔형 웰(4)의 상부에 위치하는 포토레지스트(P/R1) 패턴을 형성한다.
그 다음, As이온을 고농도를 주입하는 이온주입공정으로, 상기 측벽(9)의 측면에 노출된 피형 웰(3)에 고농도 엔형 소스 및 드레인(10)을 형성하고, 그 피형웰(3)의 상부에 형성된 게이트를 엔형으로 도핑한다. 이때, 그 게이트는 피형 다결정실리콘(6)을 증착하여 형성한 것이나, As를 충분히 고농도로 주입하여 그 형을 변화시킨다.
그 다음, 도2c에 도시한 바와 같이 상기 포토레지스트(P/R1) 패턴을 제거하고, 상기 피형 웰(3)과 엔형 웰(4)의 상부에 포토레지스트(P/R2)를 도포하고, 노광 및 현상하여 상기 고농도 엔형 소스 및 드레인(10)이 형성된 피형 웰(3)의 상부에 포토레지스트(P/R2) 패턴을 형성한다.
그 다음, BF2이온을 고농도로 주입하는 이온주입공정으로, 상기 엔형 웰(4)에만 선택적으로 이온을 주입하여 측벽(9)의 측면 엔형 웰(4) 하부에 고농도 피형 소스 및 드레인(11)을 형성한다. 즉, 그 엔형 웰(4)의 상부에 형성된 게이트에는 이온을 주입하지 않고, 상기 형성한 피형 다결정실리콘(6)을 그대로 게이트전극으로 사용하게 된다.
이후의 공정에서는 상기 포토레지스트(P/R2) 패턴을 제거한 후, 절연막을 두껍게 증착하고, 1000℃, 질소분위기에서 10초동안 열처리 과정을 거쳐 상기 게이트에 주입한 As 및 BF2를 활성화시키게 된다. 그 다음, 상기 절연막에 콘택홀을 형성하고, 배선을 형성하는 것으로 모스 트랜지스터의 제조를 완료하게 된다.
상기한 바와 같이 본 발명 모스 트랜지스터 제조방법은 피형 불순물 이온이 도핑된 다결정실리콘을 게이트전극으로 사용하여 엔모스 트랜지스터를 제조할때는그 엔모스 트랜지스터의 게이트전극에 엔형 불순물을 고농도로 주입하여 상기 피형 불순물 이온이 도핑된 다결정실리콘을 고농도 엔형으로 변환시켜 제조하고, 피모스 트랜지스터를 제조할 때는, 상기 피형 불순물 이온이 도핑된 다결정실리콘을 그대로 게이트 전극으로 사용함으로써, 피형 불순물이온의 오주입에 의해 게이트 디플리션 또는 피형불순물 이온이 게이트산화막 및 채널영역에 주입되는 것을 방지하여 모스 트랜지스터의 문턱전압 특성을 향상시키는 효과가 있다.

Claims (2)

  1. 기판(1)의 일부에 필드산화막(2)을 형성하여 소자가 제조될 액티브영역을 정의하고, 각 액티브 영역에 불순물이온을 선택적으로 주입하여 피형 웰(3)과 엔형 웰(4)을 형성한 다음, 상기 피형 웰(3)과 엔형 웰(4)의 상부에 게이트산화막(5), 피형 다결정실리콘(6), 산화막(12)을 증착하는 단계와; 사진식각공정을 통해 상기 산화막(12)과 피형 다결정실리콘(6)을 패터닝하여 상기 피형 웰(3)과 엔형 웰(4)의 상부에 게이트를 형성하고, 그 게이트의 측면에 측벽(9)을 형성한 후, 상기 게이트가 형성된 기판(1)의 상부에 포토레지스트(P/R1)를 도포하고, 노광 및 현상하여 상기 엔형 웰(4)의 상부에 포토레지스트(P/R1) 패턴을 잔존시킨 후, 그 포토레지스트 (P/R1) 패턴을 이온주입 마스크로 사용하는 As+주입공정으로 상기 측벽(9)의 측면에 노출된 피형 웰(3)에 엔형 소스 및 드레인(10)을 형성하고, 피형 웰(3)의 상부에 형성한 게이트를 엔형으로 도핑시키는 단계와; 상기 포토레지스트(P/R1) 패턴을 제거한 후, 다시 포토레지스트(P/R1)를 도포하고, 노광 및 현상하여 상기 피형 웰(3)의 상부에 위치하는 포토레지스트(P/R1) 패턴을 형성하고, 그 포토레지스트 (P/R1)를 이온주입 마스크로 사용하는 이온주입공정으로 BF2 +를 상기 엔형 웰(4)에만 선택적으로 주입하여 피형 소스 및 드레인(11)을 형성하는 단계로 이루어진 것을 특징으로 하는 모스 트랜지스터 제조방법.
  2. 제 1항에 있어서, 상기 피형 다결정실리콘(6)은 600~800℃의 온도 분위기에서 SiH4또는 Si2H6와 B2H6를 사용하는 저압화학기상증착법으로 증착하는 것을 특징으로 하는 모스 트랜지스터 제조방법.
KR1019980009693A 1998-03-20 1998-03-20 모스트랜지스터제조방법 KR100313783B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980009693A KR100313783B1 (ko) 1998-03-20 1998-03-20 모스트랜지스터제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980009693A KR100313783B1 (ko) 1998-03-20 1998-03-20 모스트랜지스터제조방법

Publications (2)

Publication Number Publication Date
KR19990075468A KR19990075468A (ko) 1999-10-15
KR100313783B1 true KR100313783B1 (ko) 2002-08-27

Family

ID=37531332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980009693A KR100313783B1 (ko) 1998-03-20 1998-03-20 모스트랜지스터제조방법

Country Status (1)

Country Link
KR (1) KR100313783B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596808B1 (ko) 2005-06-30 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 듀얼 게이트 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791713B1 (ko) * 2006-12-05 2008-01-04 동부일렉트로닉스 주식회사 낮은 문턱 전압의 모스 트랜지스터를 갖는 반도체 소자의제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920005356A (ko) * 1990-08-10 1992-03-28 문정환 Cmos 반도체의 ldd접합구조 셀 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920005356A (ko) * 1990-08-10 1992-03-28 문정환 Cmos 반도체의 ldd접합구조 셀 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596808B1 (ko) 2005-06-30 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 듀얼 게이트 형성방법

Also Published As

Publication number Publication date
KR19990075468A (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR100487525B1 (ko) 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법
US4753898A (en) LDD CMOS process
JPH01101662A (ja) Ｃｍｏｓ集積回路デバイスの製造方法
KR100190144B1 (ko) 바이폴라 트랜지스터 및 엠오에스 트랜지스터를 포함한 반도체 장치 제조 방법
KR20010110769A (ko) 반도체 디바이스 및 그 제조 방법
KR100244967B1 (ko) 듀얼 게이트(dual-gate)의 반도체 장치 제조방법
KR100313783B1 (ko) 모스트랜지스터제조방법
KR100311498B1 (ko) 반도체 소자의 이중 게이트 형성방법
US4196507A (en) Method of fabricating MNOS transistors having implanted channels
KR20010066327A (ko) 듀얼 게이트전극 제조방법
KR100406500B1 (ko) 반도체소자의 제조방법
KR100230821B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR20050069111A (ko) 자기 정렬 바이폴라 트랜지스터 형성 방법
US6013554A (en) Method for fabricating an LDD MOS transistor
KR19980081779A (ko) Ｍｏｓ 트랜지스터와 그 제조 방법
KR100190045B1 (ko) 반도체장치의 제조방법 및 그 구조
KR100264762B1 (ko) Mos 트랜지스터 제조 방법
KR100287872B1 (ko) 반도체 소자의 제조방법
KR100486084B1 (ko) 엘디디형 씨모스 트랜지스터 제조 방법
KR100218372B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR100305205B1 (ko) 반도체소자의제조방법
KR100497221B1 (ko) 반도체 소자의 제조 방법
KR100595857B1 (ko) 다공 영역을 이용한 반도체 소자 형성 방법
KR100216320B1 (ko) 모스 트랜지스터 제조방법
JPH0964361A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee