KR100205348B1 - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR100205348B1
KR100205348B1 KR1019960066695A KR19960066695A KR100205348B1 KR 100205348 B1 KR100205348 B1 KR 100205348B1 KR 1019960066695 A KR1019960066695 A KR 1019960066695A KR 19960066695 A KR19960066695 A KR 19960066695A KR 100205348 B1 KR100205348 B1 KR 100205348B1
Authority
KR
South Korea
Prior art keywords
region
semiconductor device
semiconductor substrate
peripheral circuit
channel stop
Prior art date
Application number
KR1019960066695A
Other languages
English (en)
Other versions
KR19980048145A (ko
Inventor
김병국
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960066695A priority Critical patent/KR100205348B1/ko
Publication of KR19980048145A publication Critical patent/KR19980048145A/ko
Application granted granted Critical
Publication of KR100205348B1 publication Critical patent/KR100205348B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Abstract

본 발명은 반도체소자에 관한 것으로 특히 메모리 셀영역과 주변회로영역에 대한 선택적인 이온주입공정으로 반도체소자의 속도를 개선하기에 적당한 반도체소자의 제조방법에 관한 것이다.
본 발명에 따른 반도체소자의 제조방법은 반도체기판의 소정영역에 필드산화막을 형성하는 단계, 메모리 셀영역 및 주변회로영역을 정의하여 상기 주변회로영역의 상기 반도체기판을 마스킹하는 단계, 상기 반도체기판 전면에 채널스톱이온을 주입하는 단계를 포함하여 메모리 셀영역에서는 협폭 효과(narrow width effect)를 감소시킬수 있고, 주변회로영역에서는 소자의 속도 감소를 방지하여 고속화에 적당한 반도체소자를 제공할 수 있는 효과가 있다.

Description

반도체소자의 제조방법
본 발명은 반도체소자에 관한 것으로 특히 메모리 셀영역과 주변회로영역에 대한 선택적인 이온주입공정으로 반도체소자의 속도를 개선하기에 적당한 반도체소자의 제조방법에 관한 것이다.
반도체소자중 모스(MOS: Metal Oxide Semiconductor)소자는 그 특성을 향상 시키기 위하여 필수적으로 여러번의 불순물 이온주입공정이 필요한데 그 중에서도 활성영역 형성공정시의 채널스톱이온 주입공정은 필드산화막의 아래에서 기생트랜지스터의 반전에 의한 트랜지스터간의 단락을 방지하지 않을 것 및 후공정에서 형성되는 소오스/드레인영역간의 항복전압이 유지되어야 한다는 조건이 만족되도록 결정된다.
이와 같은 종래 반도체소자의 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도1a 내지 1c는 종래 일 반도체소자의 제조공정을 보여주는 단면도들이다.
먼저, 도1a에 나타낸 바와 같이, 반도체기판(1)상에 열산화막(2) 및 질화막(3)을 증착한다. 그다음, 소정의 마스크공정에 따라 레지스트 패턴(도시하지 않음)을 형성한후 에칭공정으로 소자격리영역의 질화막(3) 및 열산화막(2)을 제거하여 소자형성영역(active region)(A)과 소자격리영역(field regiong)(F)을 정의한다. 그리고, 상기 노출된 반도체기판(1)에 채널스톱이온을 주입하여 채널스톱영역(4)을 형성한다. 이때, 엔모스(N channel MOS)일 경우에는 보론(Boron)을 주입하고, 피모스(P channel MOS)일 경우에는 인(Phosphorus)을 주입한다.
도1b에 나타낸 바와 같이, 상기 노출된 반도체기판(1)을 산화하며 필드산화막(5)을 형성한다. 이때, 상기 필드산화막(5) 아래에는 채널스톱영역(4)이 존재하게 되는데 필드산화막(5)의 형성공정시 상기 채널스톱영역(4)의 불순물 이온이 측면(lateral)확산(diffusion)된다. 그리고, 필드산화막(5)이 형성되지 않은 반도체기판(1)은 활성영역이다.
도1c에 나타낸 바와 같이, 상기 질화막(3) 및 열산화막(2)을 제거한다. 그다음, 노출된 반도체기판(1)상에 통상의 공정으로 게이트전극(6) 및 소오스/드레인영역(7)을 형성한다.
도2a 내지 도2c는 종래 다른 반도체소자의 제조공정 단면도이다.
먼저, 도2a에 나타낸 바와 같이, 반도체기판(10)상에 열산화막(11) 및 질화막(12)을 증착한다. 그다음, 소정의 마스크공정에 따라 레지스트 패턴(도시하지 않음)을 형성한후 에칭공정으로 소자격리영역의 질화막(12) 및 열산화막(11)을 제거하여 소자형성영역(acive region)(A)과 소자격리영역(field regiong)(F)을 정의한다.
도2b에 나타낸 바와 같이, 상기 노출된 반도체기판(10)을 산화하며 필드산화막(13)을 형성한다. 그다음, 상기 절연막(12) 및 열산화막(11)을 제거하여 소자형성영역(A)을 노출시킨다. 이어서, 상기 반도체기판(10) 전면에 채널스톱이온을 주입하여 채널스톱영역(14)을 형성한다. 이때, 상기 필드산화막(13)아래에 형성하는 채널스톱영역(14)은 필드산화막(13)을 뚫고 이온주입이 되도록 강하게 주입하므로 필드산화막(13)이 형성되지 않고 반도체기판(10)이 노출된 부분에서는 채널스톱이온이 반도체기판(10)의 벌크(Bulk)에 까지 주입된다.
도2c에 나타낸 바와 같이, 상기 노출된 반도체기판(10)상에 통상의 공정으로 게이트전극(15) 및 소오스/드레인영역(16)을 형성한다. 이때, 상기 소오스/드레인영역(16)에 주입하는 불순물이온은 채널스톱이온과 반대 도전형의 불순물이온이 주입된다.
종래 반도체소자의 제조방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 종래의 일 반도체소자의 경우에서와 같이 채널스톱이온을 주입한 후 필드산화막을 형성할 때 고온공정에서 진행하게 되는데 이 경우 고온공정에 의해 채널스톱이온이 활성영역으로 확산(diffusion)하여 트랜지스터의 폭(width)방향으로의 침식에 의한 협폭효과(narrow width effect)가 발생하여 반도체소자의 신뢰도를 저하시킨다.
둘째, 종래의 다른 반도체소자에 있어서는 필드산화막을 형성한후 채널스톱이온을 주입하여 반도체기판의 벌크(bulk)에도 채널스톱이온이 주입되므로 채널스톱이온과 반대 도전형의 불순물이온을 주입하여 형성하는 소오스/드레인영역과의 계면에서 공핍층을 형성하게 되는 등의 문제점으로 접합 커패시턴스가 증가하여 반도체소자의 속도를 감소시켜 소자의 고속동작에 문제를 발생시킨다.
본 발명은 상기한 바와 같은 종래 반도체소자의 제조방법에 있어서의 문제점을들을 해결하기 위하여 안출한 것으로 메모리 셀영역과 주변회로영역에 대한 선텍적인 이온주입공정으로 반도체소자의 속도 개선 및 협폭효과 방지에 적당한 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
제1a도 내지 1c도는 종래 일 반도체소자의 제조공정 단면도.
제2a도 내지 2c도는 종래 다른 반도체소자의 제조공정 단면도.
제3a도 내지 3d도는 본 발명 반도체소자의 길이 방향 제조공정 단면도.
제4도는 본 발명 반도체소자의 폭 방향 구조단면도.
* 도면의 주요부분에 대한 부호의 설명
20 : 반도체기판 21 : 열산화막
22 : 질화막 23 : 필드산화막
24 : 채널스톱영역 25 : 게이트전극
26 : 소오스/드레인영역
본 발명에 따른 반도체소자의 제조방법은 반도체기판의 소정영역에 필드산화막을 형성하는 단계, 메모리 셀영역 및 주변회로영역을 정의하여 상기 주변회로영역의 상기 반도체기판을 마스킹하는 단계, 상기 반도체기판 전면에 채널스톱이온을 주입하는 단계를 포함한다.
이와 같은 본 발명 반도체소자의 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도3a 내지 도3d는 본 발명 반도체소자의 길이(length)방향 제조공정 단면도이고, 도4는 본 발명 반도체소자의 폭(width)방향 구조단면도이다.
먼저, 도3a에 나타낸 바와 같이, 반도체기판(20)상에 열산화막(21) 및 질화막(22)을 증착한다. 그다음, 소정의 마스크공정에 따라 레지스트 패턴(도시하지 않음)을 형성한후 에칭공정으로 소자격리영역의 질화막(22) 및 열산화막(21)을 제거하여 소자형성영역(active region)(A)과 소자격리영역(field regiong)(F)을 정의한다.
도3b에 나타낸 바와 같이, 상기 노출된 반도체기판(20)을 산화하여 필드산화막(23)을 형성한다. 그다음, 상기 절연막(22) 및 열산화막(21)을 제거하여 활성영역(A)을 노출시킨다. 이어서, 상기 반도체기판(20)을 메모리 셀영역(cell)영역과 주변회로영역(peri)으로 정의한후, 상기 반도체기판(20) 전면에 감광막(PR)을 형성한 다음 노광 및 형상공정으로 주변회로영역(peri)의 소자형성영역(A)에만 남도록 상기 감광막(PR)을 패터닝한다. 이때, 상기 감광막(PR)이 주변회로영역(peri)의 필드산화막(23)에 소장간격 오버랩(over lap)되도록 패터닝한다.
도3c에 나타낸 바와 같이, 상기 감광막(PR)을 마스크로 이용하여 노출된 반도체기판(20) 및 노출된 필드산화막(23)아래의 반도체기판(20)에 채널스톱이온을 주입하여 채널스톱영역(24)을 형성한다. 이때, 채널스톱영역(24)은 감광막(PR)으로 마스킹되지 않은 메모리 셀영역(cell)에서는 소자형성영역(A)아래로 기판의 벌크(bulk)내로 깊숙히 형성되고, 감광막(PR)으로 마스킹된 주변회로영역(peri)영역에서는 필드산화막(23)아래에만 채널스톱영역(24)이 존재하게 되며, 모든 소자격리영역(F)에서는 필드산화막(23)아래에 형성된다.
도3d에 나타낸 바와 같이, 상기 감광막(PR)을 제거한후 노출된 반도체기판(20)상에 통상의 공정으로 게이트전극(25) 및 소오스/드레인영역(26)을 형성한다. 이때, 상기 소오스/드레인영역(26)에 주입하는 불순물이온은 채널스톱이온과 반대 도전형의 불순물이온이 주입된다.
도4는 도3d에 나타낸 바와 같은 게이트전극(25) 및 소오스/드레인영역(26) 형성후의 구조단면도로써 게이트전극(25)이 형성되지 않는 소오스/드레인영역(26)의 폭(width)을 기준으로 도면으로 도시한 것이다. 즉, 도4에 나타낸 바와 같이 폭을 기준으로 보았을 경우 채널스톱영역(24)이 메모리 셀영역(cell)에서는 기판의 벌크에까지 깊숙히 이온주입되었지만 주변회로영역(peri)영역에서는 필드산화막(23) 사이의 소자형성영역(A)아래에는 채널스톱영역(24)이 형성되지 않고 필드산화막(23)아래만 채널스톱영역(24)이 형성되었음을 알 수 있다.
본 발명에 따른 반도체소자의 제조방법에 있어서는 메모리 셀영역에 있어서는 협폭효과 및 펀치스루 방지에 적당하도록 반도체기판의 벌크에까지 깊숙히 채널스톱이온을 주입하고, 소자의 속도를 강조하는 주변회로영역에서는 반도체기판의 벌크내에는 채널스톱이온이 주입되지 못하도록하고 필드산화막 아래에만 채널스톱이온을 주입하여 공핍영역 등의 증가에 따른 접한 커패시턴스로 인한 속도감소를 막아 고속동작이 가능한 반도체소자를 제공할 수 있는 효과가 있다. 특히, 이와 같은 본 발명을 씨모스(CMOS)에서 사용할 경우 고집적 및 고속동작에 적당한 반도체소자를 제공할 수 있다.

Claims (2)

  1. 반도체기판의 소정영역에 필드산화막들을 형성하는 단계; 메모리 셀영역 및 주변회로영역을 정의하여 상기 주변회로영역의 상기 반도체기판을 마스킹하는 단계; 상기 반도체기판 전면에 채널스톱이온을 주입하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제1항에 있어서, 상기 반도체기판을 선택적으로 마스킹할 때 필드산화막상에 소정간격 오버랩되게 형성함을 특징으로 하는 반도체소자의 제조방법.
KR1019960066695A 1996-12-17 1996-12-17 반도체소자의 제조방법 KR100205348B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960066695A KR100205348B1 (ko) 1996-12-17 1996-12-17 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960066695A KR100205348B1 (ko) 1996-12-17 1996-12-17 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19980048145A KR19980048145A (ko) 1998-09-15
KR100205348B1 true KR100205348B1 (ko) 1999-07-01

Family

ID=19488419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960066695A KR100205348B1 (ko) 1996-12-17 1996-12-17 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100205348B1 (ko)

Also Published As

Publication number Publication date
KR19980048145A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR950014112B1 (ko) 고밀도 집적에 적합한 반도체장치의 소자분리구조와 그의 제조방법
KR0137625B1 (ko) 매립 채널형 mos 트랜지스터 및 그 제조방법
KR19990026905A (ko) 반도체 소자의 제조 방법
KR100244967B1 (ko) 듀얼 게이트(dual-gate)의 반도체 장치 제조방법
JPS6055665A (ja) 半導体装置の製造方法
KR0150105B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100211635B1 (ko) 반도체장치 및 그 제조방법
KR100205348B1 (ko) 반도체소자의 제조방법
KR100431324B1 (ko) 반도체장치의 제조방법
KR0146528B1 (ko) 반도체 소자의 제조방법
KR100459932B1 (ko) 반도체장치의 제조방법
KR100280535B1 (ko) 모스 트랜지스터 제조방법
KR100202642B1 (ko) 모스형 트랜지스터 및 그 제조 방법
KR100271801B1 (ko) 반도체장치의 제조방법
JPH11145467A (ja) Ｍｏｓ半導体装置およびその製造方法
KR100192473B1 (ko) 씨모스 소자 제조방법
KR100265851B1 (ko) 반도체장치의전계효과트랜지스터제조방법
KR100333356B1 (ko) 반도체장치의 제조방법
KR0179069B1 (ko) 씨모스 트랜지스터 제조방법
KR0165415B1 (ko) 시모스 반도체 장치의 제조방법
KR19980086248A (ko) 반도체소자의 듀얼게이트 제조방법
KR0130384B1 (ko) 고전압 cmos 트랜지스터 제조방법
KR0137549B1 (ko) 모스 트랜지스터 접합 형성 방법
KR0127691B1 (ko) 트랜지스터 및 그 제조 방법
KR100268924B1 (ko) 반도체소자의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070321

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee