KR0137549B1 - 모스 트랜지스터 접합 형성 방법 - Google Patents
모스 트랜지스터 접합 형성 방법Info
- Publication number
- KR0137549B1 KR0137549B1 KR1019940035735A KR19940035735A KR0137549B1 KR 0137549 B1 KR0137549 B1 KR 0137549B1 KR 1019940035735 A KR1019940035735 A KR 1019940035735A KR 19940035735 A KR19940035735 A KR 19940035735A KR 0137549 B1 KR0137549 B1 KR 0137549B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor substrate
- film
- concentration impurity
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 239000000872 buffer Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 235000012308 Tagetes Nutrition 0.000 description 1
- 241000736851 Tagetes Species 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스 트랜지스터 접합 형성 방법에 있어서; 게이트 절연막 및 게이트 전도막이 패터닝된 반도체 기판에 저농도의 불순물을 이온주입하여 저농도 불순물 접합 영역을 형성하는 단계; 상기 패터닝된 게이트 절연막 및 게이트 전도막 표면을 따라 일정두께의 절연막을 형성하는 단계; 예정된 고농도 불순물 접합 영역의 반도체 기판을 식각하고, 상기 식각된 반도체 기판에 반도체 기판과 동일한 물질이며 고농도 불순물이 주입된 물질막을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
제1a도 내지 제1c도는 본 발명에 따른 NMOS트랜지스터 제조 공정도,
제2a도 내지 제2f도는 본 발명의 다른 실시에에 따른 트랜지스터 제조 공정도.
*도면의 주요부분에 대한 부호의 설명*
101:실리콘 기판102:필드산화막
103:게이트 산화막104:게이트 폴리실리콘막
106:버퍼(buffer)용 산화막107:감광막 패턴
108:N+실리콘막
본 발명은 반도체 제조 공정중 모스(MOS) 트랜지스터의 접합 형성 방법에 관한 것이다.
종래에는 이온주입 공정을 통하여 게이트의 측벽에 소오스/드레인 접합을 형성하였는데, 이때 이온주입된 도펀트(Dopant)를 활성화 시키기 위해서는 고온의 열처리 공정을 이온주입공정 이후에 가해주어야 했으며 이로인한 도펀트들의 확산으로 인하여 원하는 얕은 접합(shallow juction)을 형성하기가 용이하지 않으며 또 도핑 프로파일(profile)도 균일하지 않다.
그리고, 얕은 접합을 형성할 수 있을지라도 접합깊이 감소에 의한 저항증가와 소자의 고집적화에 따른 디자인률 감소로 소오스 및 드레인 사이에 형성되는 채널의 숏채널 효과로 트랜지스터의 성능을 저하시키는 문제점이 있었다.
따라서, 본 발명은 얕은 접합을 형성함과 동시에 숏채널 효과 및 접합의 저항을 낮추는 트랜지스터 접합 형성 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 모스 트랜지스터 접합 형성 방법에 있어서; 게이트 절연막 및 게이트 전도막이 패터닝된 반도체 기판에 저농도의 불순물을 이온주입하여 저농도 불순물 접합 영역을 형성하는 단계; 상기 패터닝된 게이트 절연막 및 게이트 전도막 표면을 따라 일정두께의 절연막을 형성하는 단계; 예정된 고농도 불순물 접합 영역의 반도체 기판을 식각하고, 상기 식각된 반도체 기판에 반도체 기판과 동일한 물질이며 고농도 불순물이 주입된 물질막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
먼저, 도면 제1a도 내지 제1c도는 본 발명에 따른 NMOS트랜지스터 제조 공정도로서, 제1a도는 실리콘 기판(101)상에 소자간의 격리를 위한 필드산화막(102)을 형성하고, 게이트 산화막(103) 및 게이트 폴리실리콘막(104)을 디파인한 상태이다.
이어서, 제1b도와 같이 저농도 불순물을 이온주입하여 저농도 이온주입영역(N-,P1)을 형성한 상태에서 버퍼(buffer)용 제1산화막(106)을 전체구조 상부에 형성하고, 종래에 NMOS 지역에 고농도 이온 주입영역 형성시 사용하였던 마스크를 사용하여 감광막 패턴(107)을 형성한다.
이때, 버퍼(buffer)용 제1산화막(106)은 게이트와 이후에 형성되는 접합간의 접속(short) 현상을 억제하기 위할뿐 아니라 이후에 형성되는 N형 불순물(N+)이 주입된 실리콘막(108)의 식각 타겟을 잡기 위한 것이다.
그리고, 상기 감광막 패턴(107)을 식각장벽으로 하여 상기 버퍼용 산화막(106)을 식각하고, 계속해서 노출된 실리콘 기판(101)을 소정 깊이 식각하여 예정된 소오스/드레인 접합 형성 영역이 식각되도록 한다.
이어서, 제1c도에 도시된 바와 같이 전체구조 상부에 N+실리콘막(198)을 화학기상증착방법으로 형성한 후, 다시 원하는 타겟(taget)의 전면성(blanket) 식각으로 상기 N+실리콘막(108)을 식각하여 앞서 식각되었던 기판 부위를 완전히 메우면서 실리콘 기판 표면 위로 일정부위가 남도록 한다. 이때, 전면성 식각의 타겟의 게이트 및 필드산화막 상부의 N+실리콘막이 완전히 제거되도록 하여야 이후의 공정을 진행 할 수 있다.
다음 도면 제2a도 내지 제2f도는 본 발명에 다른 실시예에 따른 트랜지스터 제조 공정도로서, NMOS와 PMOS로 이루어지는 상보형 모스 트랜지스터(CMOS)를 예로 든 것이다.
먼저, 제2a도에 도시된 바와 같이 각각의 NMOS 및 PMOS가 형성될 지역의 실리콘기판(201)에 웰(202)을 형성한후 소자분리 마스크를 써서 필드산화막(203)을 성장시킨 다음, 게이트 산화막(204) 및 게이트 폴리실리콘막(205)을 패터닝한다.
그리고, NMOS 및 PMOS가 형성될 각각의 지역에 웹과 타입(type)이 다른 저농도의 불순물을 이온주입하여 저농도 이온주입영역(N-,P-)을 형성한 상태에서 버퍼(buffer)용 제1산화막(206)을 전체구조 상부에 형성하고, 종래에 NMOS 지역에 고농도 이온주입영역 형성시 사용하였던 마스크를 사용하여 감광막 패턴(207)을 형성한다.
그리고, 상기 감광막 패턴(207)을 식각장벽으로 하여 상기 버퍼용 산화막(206)을 식각하고, 계속해서 노출된 P-웰 지역의 실리콘 기판(201)을 소정깊이 식각하여 예정된 NMOS 지역의 소오스/드레인 접합 형성영역이 식각되도록 한다. 이때 버퍼(buffer)용 제1산화막(206)은 게이트와 이후에 형성되는 접합간의 접속(short) 현상을 억제하기 위할뿐 아니라 이후에 형성되는 N형 불순물(N+)이 주입된 실리콘막(208)의 식각 타겟을 잡기 위한 것이다.
다음, 제2b도와 같이 감광막(207)을 제거한 후 화학기상증착으로 고농도의 N형 불순물(N+)이 주입된 실리콘막(208) 및 버퍼용 제2산화막(209)을 전체구조 상부에 차례로 형성한다. 이때의 버퍼용 제2산화막(209)은 후에 NMOS 지역의 n+실리콘과 P+실리콘의 식각 경계를 주기 위해서이다.
그리고, 제2c도와 같이 NMOS 지역에만 감광막 패턴(210)을 형성하여 PMOS 지역의 버퍼용 제2산화막(209) 및 N+실리콘막(208)을 제거한다.
계속해서, 제2d도와 같이 종래에 PMOS 지역에 고농도 이온주입 영역 형성시 사용하였던 마스크를 사용하여 감광막 패턴(211)을 형성하고, 상기 감광막 패턴(207)을 식각장벽으로 하여 상기 버퍼용 제1산화막(206)을 식각한 후 계속해서 노출된 P-웰 지역의 실리콘 기판(201)을 소정깊이 식각하여 예정된 PMOS 지역의 소오스/드레인 접합 형성영역이 식각되도록 한다.
이어서, 제2e도와 같이 감광막(211)을 제거하고 P+실리콘막(212)을 전면증착한 후, NMOS 지역에만 감광막 패턴(213)을 형성하여 NMOS 지역의 P+실리콘막(212) 및 버퍼용 제2산화막(209)을 식각한다.
이어서, 제2f도와 같이 감광막(213)을 제거하고 원하는 타겟(taget)의 전면성(blanket) 식각으로 상기 N+실리콘막(208)과 P+실리콘막(212)을 식각하여 앞서 P-웰 지역 및 N-웰 지역이 식각되었던 부위를 완전히 메우면서 실리콘 기판 표면 위로 일정부위가 남도록 한다. 이때, 전면성 식각의 타겟은 게이트 및 필드산화막 상부의 N+실리콘막(208)과 P+실리콘막(212)이 완전히 제거되도록 하여야 이후의 공정을 진행 할 수 있다.
이상, 상기 설명한 바와 같이 본 발명은 MOSFET를 형성함에 있어, 소오스/드레인 접합을 종래의 이온주입방법이 아닌 실리콘 기판을 식각하고 그곳에 고농도의 불순물이 주입된 실리콘막을 화학기상증착법으로 증착하여 형성 함으로써, 접합의 깊이를 실리콘 기판 식각 두께 조절에 의해 조절할 수 있을 뿐 아니라 접합의 도핑 프로파일을 균일하게 조절한다.
또한, 접합 깊이가 낮아질지라도 실리콘 기판 위로 화학기상증착법에 의한 접합을 형성할 수 있어 숏채널 효과를 개선함과 동시에 소오스/드레인 저항값도 낮추는 효과가 있다.
Claims (4)
- 모스 트랜지스터 접합 형성 방법에 있어서;게이트 절연막 및 게이트 전도막이 패터닝된 반도체 기판에 저농도의 불순물을 이온주입하여 저농도 불순물 접합 영역을 형성하는 단계;상기 패터닝된 게이트 절연막 및 게이트 전도막 표면을 따라 일정 두께의 절연막을 형성하는 단계;예정된 고농도 불순물 접합 영역의 반도체 기판을 식각하고, 상기 식각된 반도체 기판에 반도체 기판과 동일한 물질이며 고농도 불순물이 주입된 물질막을 형성하는 단계를 포함하는 것을 특징으로 하는 모스 트랜지스터 접합 형성 방법.
- 제1항에 있어서;상기 패터닝된 게이트 절연막 및 게이트 전도막 표면을 따라 일정두께의 절연막을 형성하는 단계는;전체구조 상부에 절연막을 형성하는 단계,통상적인 고농도 불순물 이온주입시 사용하였던 마스크를 사용하여 감광막 패턴을 형성하는 단계,상기 감광막 패턴을 식각장벽으로 상기 버퍼용 절연막을 식각하여 예정된 고농도 불순물 접합 영역의 반도체 기판을 노출시키는 단계를 포함하는 것을 특징으로 하는 모스 트랜지스터 접합 형성 방법.
- 제1항에 있어서;상기 식각된 고농도 불순물 접합 영역의 반도체 기판에 형성되는 물질막은 화학기상증착 방법으로 형성되는 것을 특징으로 하는 모스 트랜지스터 접합 형성 방법.
- 제3항에 있어서;상기 식각된 고농도 불순물 접합 영역의 반도체 기판에 물질막을 형성하는 단계는;전체구조 상부에 상기 물질막을 증착하는 단계,원하는 타겟의 전면성 식각으로 상기 물질막을 식각하여 앞서 식각되었던 기판 부위를 완전히 메우면서 실리콘 기판 표면 위로 일정부위가 남도록 물질막을 형성하는 단계를 포함하는 것을 특징으로 하는 모스 트랜지스터 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940035735A KR0137549B1 (ko) | 1994-12-21 | 1994-12-21 | 모스 트랜지스터 접합 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940035735A KR0137549B1 (ko) | 1994-12-21 | 1994-12-21 | 모스 트랜지스터 접합 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960026433A KR960026433A (ko) | 1996-07-22 |
KR0137549B1 true KR0137549B1 (ko) | 1998-06-01 |
Family
ID=19402743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940035735A KR0137549B1 (ko) | 1994-12-21 | 1994-12-21 | 모스 트랜지스터 접합 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0137549B1 (ko) |
-
1994
- 1994-12-21 KR KR1019940035735A patent/KR0137549B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960026433A (ko) | 1996-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0130549B1 (ko) | Cmos 장치의 제조방법 | |
US4717683A (en) | CMOS process | |
US5976956A (en) | Method of controlling dopant concentrations using transient-enhanced diffusion prior to gate formation in a device | |
JPH0576190B2 (ko) | ||
JPH07201974A (ja) | 半導体装置の製造方法 | |
US5153146A (en) | Maufacturing method of semiconductor devices | |
US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
US5547903A (en) | Method of elimination of junction punchthrough leakage via buried sidewall isolation | |
US6110788A (en) | Surface channel MOS transistors, methods for making the same, and semiconductor devices containing the same | |
KR0137549B1 (ko) | 모스 트랜지스터 접합 형성 방법 | |
KR0156156B1 (ko) | 반도체 장치 제조방법 | |
KR100306504B1 (ko) | 저가의 미크론 이하의 깊이를 갖는 cmos 제조방법 | |
KR0146525B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR100230821B1 (ko) | 반도체소자의 듀얼게이트 제조방법 | |
KR100305205B1 (ko) | 반도체소자의제조방법 | |
KR100422326B1 (ko) | 반도체 소자의 제조방법 | |
JPS6074663A (ja) | 相補型半導体装置の製造方法 | |
KR100386460B1 (ko) | 씨모스 트랜지스터의 게이트 전극 형성방법 | |
KR0179860B1 (ko) | 씨모스 소자의 제조방법 | |
KR950000151B1 (ko) | Itldd 구조의 반도체장치의 제조방법 | |
KR100361521B1 (ko) | 반도체 소자의 게이트 제조방법 | |
KR100280535B1 (ko) | 모스 트랜지스터 제조방법 | |
US6362061B1 (en) | Method to differentiate source/drain doping by using oxide slivers | |
KR100594218B1 (ko) | 수직채널형 mos 트랜지스터의 채널형성 방법 | |
KR970000463B1 (ko) | 트랜치를 이용한 mosfet 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050124 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |