KR0146528B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법

Info

Publication number
KR0146528B1
KR0146528B1 KR1019950008341A KR19950008341A KR0146528B1 KR 0146528 B1 KR0146528 B1 KR 0146528B1 KR 1019950008341 A KR1019950008341 A KR 1019950008341A KR 19950008341 A KR19950008341 A KR 19950008341A KR 0146528 B1 KR0146528 B1 KR 0146528B1
Authority
KR
South Korea
Prior art keywords
impurity
forming
region
wafer
type
Prior art date
Application number
KR1019950008341A
Other languages
English (en)
Other versions
KR960039273A (ko
Inventor
이창권
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950008341A priority Critical patent/KR0146528B1/ko
Priority to US08/630,356 priority patent/US5789287A/en
Priority to CN96107230A priority patent/CN1060587C/zh
Publication of KR960039273A publication Critical patent/KR960039273A/ko
Application granted granted Critical
Publication of KR0146528B1 publication Critical patent/KR0146528B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions

Abstract

본 발명은 반도체 소자의 제조방법이 개시된다.
본 발명은 필드 영역에 고농도의 불순물 이온을 주입하여 형성된 채널스톱 영역이 필드 산화막 형성을 위한 고온 산화공정으로 저농도의 채널스톱 영역으로 되어 소자의 동작시 필드 반전이 발생되는 것을 방지하기 위하여, 필드 산화막 주변에 고농도의 불순물 영역을 형성한다.
따라서, 본 발명은 소자의 수율을 증대시킬 수 있다.

Description

반도체 소자의 제조방법
제1(a) 내지 1(e)도는 본 발명의 제1실시예에 의한 반도체 소자의 제조방법을 설명하기 위한 소자의 단면도.
제2(a) 내지 2(d)도는 본 발명의 제2실시예에 의한 반도체 소자의 제조방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,11 : 웨이퍼 2,12 : 패드 산화막
3,13 : 질화막 4,14 : 산화 방지층
5,15 : 채널스톱 영역 5A,15A : 제1불순물 영역
5B,15B : 제2불순물 영역 6,16 : 필드 산화막
7,21,24 : 포토레지스트 패턴 10 : 불순물 이온
22,22A : 게이트 전극 23,23A : 소오스/드레인 전극
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 소자 동작시 필드 산화막하부에 필드반전(field inversion)이 발생되는 것을 방지할 수 있는 반도체 소자의 제조방법에 관한 것이다.
일반적으로, 액티브 영역(active region)과 이에 이웃하는 다른 액티브 영역간을 전기적으로 확실하게 분리시키기 위하여, 필드 영역(field region)에 채널 스토퍼 불순물 이온을 고농도로 주입하여 채널스톱 영역(channel stop region)을 형성한 다음 고온의 상태로 장시간 열산화공정을 통하여 필드 산화막을 형성한다.
그런데, 채널스톱 영역을 만들기 위해 주입된 채널 스토퍼 불순물 이온은 필드 산화막 형성공정 동안에 외부 확산(out diffusion)된다. 이로인하여 채널스톱 영역은 저농도 상태가 된다. 이러한 상태에서 소자를 동작시킬 경우 채널스톱 영역에서 필드반전이 쉽게 발생하게 된다. 결국, 필드산화막하부에는 쉽게 채널이 형성되고, 이로인하여 액티브 영역과 이에 이웃하는 다른 액티브 영역간이 쉽게 전기적으로 턴온(turn on)되는 문제가 있다.
따라서, 본 발명은 채널스톱 영역을 만들기 위해 주입된 불순물 이온이 제조공정중 감소되므로 인하여 발생되는 필드반전의 문제점을 해결하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 반도체 소자 제조방법은 필드 영역이 개방된 산화방지층을 웨이퍼상에 형성한 후, 불순물 이온 주입공정으로 상기 필드 영역에 제1불순물 영역을 형성하는 단계와, 열산화공정으로 필드 산화막을 형성한 후, 상기 산화방지층을 제거하는 단계와, 상기 필드 산화막 주변의 웨이퍼 일부가 개방되도록 포토레지스트 패턴을 형성하는 단계와, 불순물 이온 주입공정으로 상기 웨이퍼의 개방된 부분에 상기 제1불순물 영역에 연하는 제2불순물 영역을 형성하므로, 이로인하여 상기 제1 및 2불순물 영역으로 된 채널스톱 영역이 형성되는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제1(a) 내지 1(e)도는 본 발명의 제1실시예에 의한 반도체 소자의 제조방법을 설명하기 위한 소자의 단면도이다.
제1(a)도를 참조하여, 산화방지층(4)은 웨이퍼(1)상에 순차적으로 형성된 패드 산화막(2)과 질화막(3)을 소자분리 마스크를 사용한 리소그라피공정 및 식각공정에 의해 필드 영역(B)의 부분을 제거하여 형성된다. 즉, 산화방지층(4)은 액티브 영역(A1 및 A2)에 형성되어져 필드 산화공정시 액티브 영역(A1 및 A2)이 산화되는 것을 방지한다. 제1불순물 영역(5A)은 필드 영역(B)에 불순물 이온(10)을 고농도로 주입함에 의해 형성된다. 불순물 이온(10)은 웨이퍼(1)와 동일한 타입의 불순물 이온이다. 즉, 웨이퍼(1)가 P-타입일 경우 불순물 이온(10)은 B 또는 BF2이온등이고, 반대로 웨이퍼(1)가 N-타입일 경우 불순물 이온(10)은 P, As 또는 Sb등이다.
제1불순물 영역(5A)은 웨이퍼(1)와 동일한 타입의 불순물 이온을 고농도로 주입하여 형성되기 때문에 소자 동작시 높은 전위장벽(potential wall)을 갖는다. 따라서, 필드 산화막 하부의 웨이퍼(1)에서 필드반전이 발생되는 것을 방지할 수 있다.
제1(b)도를 참조하여, 필드 산화막(6)은 열산화공정으로 필드 영역(B)에 형성된다. 필드 산화막(6)을 형성하기 위한 열산화공정은 850℃ 내지 1200℃의 고온에서 장시간 동안 실시된다. 필드 산화막(6)이 성장되는 동안에 제1불순물 영역(5A)을 만들기 위해 고농도로 주입된 불순물 이온(10)은 외부 확산되고, 결국 제1(c)도에 도시된 바와같이 제1불순물 영역(5A)은 저농도 상태가 된다. 산화방지층(4)은 필드 산화막(6)을 형성한 후 제거한다.
상기에서, 저농도의 상태가 된 제1불순물 영역(5A)은 소자 동작시 낮은 전위장벽을 갖기 때문에 채널스톱 영역으로서의 역할을 다하지 못하게 된다. 즉, 이러한 상태에서 소자를 동작시키게 되면 제1불순물 영역(5A)에서 필드반전이 쉽게 일어나 채널이 생기게 된다. 결국, 액티브 영역(A1 및 A2)간에는 쉽게 턴온(turn on)되어 소자의 신뢰성을 저하시키는 문제가 발생한다. 이러한 문제를 해결하기 위한 방법이 하기에 설명된다.
제1(d)도는 필드 산화막(6)주변의 웨이퍼(1) 일부가 개방되도록 포토레지스트 패턴(7)을 웨이퍼(1)상에 형성한 후, 제1불순물 영역(5A)을 만들기 위해 주입된 불순물 이온(10)과 같은 타입의 불순물 이온을 고농도로 주입하여 제2불순물 영역(5B)을 형성한 것이 도시되고, 제1(e)도는 포토레지스트 패턴(7)을 제거한 후, 본 발명의 채널스톱 영역(5)이 완성된 것이 도시된다.
제2불순물 영역(5B)은 제1불순물 영역(5A)과 동일한 타입의 불순물 이온을 고농도로 주입하여 형성되기 때문에 소자 동작시 높은 전위장벽(potential wall)을 갖는다.
본 발명의 채널스톱 영역(5)은 필드 산화막(6) 하부에 형성된 저농도 상태의 제1불순물 영역(5A)과 필드 산화막(6) 양측부에서 저농도 상태의 제1불순물 영역(5A)에 연하도록 형성된 고농도 상태의 제2불순물 영역(5B)으로 이루어진다.
상기한 본 발명의 제1실시예에 의하면, 낮은 전위장벽을 갖는 저농도 상태의 제1불순물 영역(5A) 양측에 높은 전위장벽을 갖는 고농도 상태의 제2불순물 영역(5B)을 만들어 본 발명의 채널스톱 영역(5)을 형성하므로써, 종래의 문제점인 필드반전을 방지할 수 있고, 이로인하여 소자의 신뢰성을 증대시킬 수 있다.
상기 본 발명의 원리는 모든 반도체 소자의 제조방법에 적용할 수 있으며, 특히 N-웰 CMOS, P-웰 CMOS, 트윈-웰(twin-well) CMOS에 적용하기 용이하다. CMOS 소자중 N-웰 CMOS소자의 경우를 설명하면 다음과 같다.
제2(a) 내지 2(d)도는 본 발명의 제2실시예에 의한 반도체 소자의 제조방법을 설명하기 위한 N-웰 CMOS소자의 단면도이다.
제2(a)도를 참조하여, N-웰(11A)은 P-타입 웨이퍼(11)의 소정 부분에 N-타입 불순물을 주입하여 형성된다. 패드 산화막(12)과 질화막(13)으로 이루어진 산화방지층(14)은 소자분리 마스크를 사용한 리소그라피공정 및 식각공정에 의해 형성되는데, 이로인하여 웨이퍼(11)의 필드 영역이 노출된다. 채널스톱 영역을 형성하기 위하여, 제1포토레지스트 패턴(21)은 N-웰(11A)상에 형성된다. 제1불순물 영역(15A)은 제1포토지스트 패턴(21)과 산화방지층(14)을 이온 주입 마스크로 하여 웨이퍼(11)와 동일한 타입인 B 또는 BF2이온등의 P-타입 불순물 이온을 고농도로 주입함에 의해 형성된다.
제2(b)도를 참조하여, 제1포토레지스트 패턴(21)을 제거한 후, 고온의 산화공정을 통하여 필드 산화막(16)이 형성된다. 제1(c)도에 전술한 바와같이, 필드 산화막(16)이 성장되는 동안에 제1불순물 영역(15A)을 만들기 위해 고농도로 주입된 불순물 이온은 외부 확산되어져 결국 제1불순물 영역(15A)은 저농도 상태가 된다. 이로인한 문제점은 본 발명의 제1실시예를 설명한 제1c도에서 설명되고 있다. 필드 산화막(16)을 형성한 후 산화방지층(14)을 제거한다. NMOS 트랜지스터는 게이트 전극(22)과 N-타입 불순물 주입공정으로 소오스/드레인 전극(23)을 형성하여 이루어 진다. NMOS의 게이트 전극(22) 형성시 N-웰(11A)의 액티브 영역에는 PMOS 트랜지스터의 게이트 전극(22A)이 형성된다.
제2(c)도는 PMOS 트랜지스터의 소오스/드레인 전극(23A)을 형성하기 위하여 P-타입 불순물 이온을 고농도로 주입하는 공정을 도시한 것이다. 이때, 제2포토레지스트 패턴(24)은 PMOS 트랜지스터의 소오스/드레인 영역 뿐만 아니라 NMOS 트랜지스터의 필드 산화막(16) 주변의 웨이퍼(11) 일부가 개방되도록 형성된다. 제2포토레지스트 패턴(24)을 이온 주입 마스크로 하여 P-타입 불순물 이온을 고농도로 주입함에 PMOS 트랜지스터의 소오스/드레인 전극(23A)이 형성됨과 동시에 NMOS 트랜지스터가 형성된 웨이퍼(11)의 개방된 부분에도 불순물 이온이 고농도로 주입되어 제2불순물 영역(15B)이 형성된다.
제2(d)도는 제2포토레지스트 패턴(24)을 제거한 후, 본 발명의 채널스톱 영역(15)이 완성된 것이 도시된다. 본 발명의 채널스톱 영역은 필드 산화막(16) 하부에 형성된 저농도의 채널스톱 영역(15A)과 필드 산화막(16) 양측부에서 저농도의 채널스톱 영역(15A)에 연하도록 형성된 불순물 영역(15B)으로 이루어진다.
제2불순물 영역(15B)은 제1불순물 영역(15A)과 동일한 타입인 P-타입 불순물 이온을 고농도로 주입하여 형성되기 때문에 소자 동작시 높은 전위장벽(potential wall)을 갖는다.
본 발명의 채널스톱 영역(15)은 필드 산화막(16) 하부에 형성된 저농도 상태의 제1불순물 영역(15A)과 필드 산화막(16) 양측부에서 저농도 상태의 제1불순물 영역(15A)에 연하도록 형성된 고농도 상태의 제2불순물 영역(15B)으로 이루어진다.
상기한 본 발명의 제2실시예에 의하면, 낮은 전위장벽을 갖는 저농도 상태의 제1불순물 영역(15A) 양측에 높은 전위장벽을 갖는 고농도 상태의 제2불순물 영역(15B)을 별도의 추가공정 없이 만들어 본 발명의 채널스톱 영역(15)을 형성하므로써, 종래의 문제점인 필드반전을 방지할 수 있고, 이로인하여 소자의 신뢰성 및 수율을 증대시킬 수 있다.

Claims (8)

  1. 반도체 소자의 제조방법에 있어서, 필드 영역이 개방된 산화방지층을 웨이퍼상에 형성한 후, 불순물 이온 주입공정으로 상기 필드 영역에 제1불순물 영역을 형성하는 단계와, 열산화공정으로 필드 산화막을 형성한 후, 상기 산화방지층을 제거하는 단계와, 상기 필드 산화막 주변의 웨이퍼 일부가 개방되도록 포토레지스트 패턴을 형성하는 단계와, 불순물 이온 주입공정으로 상기 웨이퍼의 개방된 부분에 상기 제1불순물 영역에 연하는 제2불순물 영역을 형성하므로, 이로인하여 상기 제1 및 2불순물 영역으로 된 채널스톱 영역이 형성되는 단계로 이루어지는 것을 특징으로 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 웨이퍼가 P-타입일 경우, 상기 제1 및 제2불순물 영역은 고농도의 P-타입 불순물 이온을 주입하여 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 웨이퍼가 P-타입일 경우, 상기 제1 및 2불순물 영역 각각은 B 및 BF2이온중 적어도 하나를 적용하여 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항에 있어서, 상기 웨이퍼가 N-타입일 경우, 상기 제1 및 2불순물 영역은 고농도의 N-타입 불순물 이온을 주입하여 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 상기 웨이퍼가 N-타입일 경우, 상기 제1 및 2불순물 영역 각각은 P, As 및 Sb 이온중 적어도 하나를 적용하여 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. N-웰 CMOS 소자의 제조방법에 있어서, P-타입 웨이퍼의 소정부분에 N-웰을 형성한 후, 필드 영역이 개방된 산화방지층을 상기 웨이퍼상에 형성하는 단계와, 상기 N-웰 상에 제1포토레지스트 패턴을 형성한 후, 상기 산화방지층 및 상기 제1포토레지스트 패턴을 이온 주입 마스크로 한 불순물 이온 주입공정으로 P-타입 웨이퍼의 필드 영역에 제1불순물 영역을 형성하는 단계와, 상기 제1포토레지스트 패턴을 제거한 후, 열산화공정으로 필드산화막을 형성하는 단계와, 상기 산화방지층을 제거한 후, NMOS 및 PMOS 트랜지스터의 게이트 전극을 형성하고, 이후 NMOS 트랜지스터의 소오스 및 드레인 전극을 형성하는 단계와, 상기 PMOS 트랜지스터의 소오스/드레인 영역과 상기 NMOS 트랜지스터의 필드 산화막 주변의 P-타입 웨이퍼 일부가 개방되도록 제2포토레지스트 패턴을 형성하는 단계와, 상기 제2포토지스트 패턴을 이온 주입 마스크로한 불순물 이온주입공정으로 PMOS 트랜지스터의 소오스 및 드레인 전극을 형성함과 동시에 P-타입 웨이퍼의 개방된 부분에 상기 제1불순물 영역에 연하는 제2불순물 영역을 형성하므로, 이로인하여 상기 제1 및 2불순물 영역으로 된 채널스톱 영역이 형성되는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제6항에 있어서, 상기 제1 및 2불순물 영역은 고농도의 P-타입 불순물 이온으로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제6항에 있어서, 상기 제1 및 2불순물 영역은 B 및 BF2이온중 적어도 하나를 적용하여 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019950008341A 1995-04-11 1995-04-11 반도체 소자의 제조방법 KR0146528B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950008341A KR0146528B1 (ko) 1995-04-11 1995-04-11 반도체 소자의 제조방법
US08/630,356 US5789287A (en) 1995-04-11 1996-04-10 Method of forming field isolation in manufacturing a semiconductor device
CN96107230A CN1060587C (zh) 1995-04-11 1996-04-11 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008341A KR0146528B1 (ko) 1995-04-11 1995-04-11 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR960039273A KR960039273A (ko) 1996-11-21
KR0146528B1 true KR0146528B1 (ko) 1998-11-02

Family

ID=19411882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008341A KR0146528B1 (ko) 1995-04-11 1995-04-11 반도체 소자의 제조방법

Country Status (3)

Country Link
US (1) US5789287A (ko)
KR (1) KR0146528B1 (ko)
CN (1) CN1060587C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990061339A (ko) * 1997-12-31 1999-07-26 윤종용 반도체 소자 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054367A (en) * 1992-03-13 2000-04-25 Texas Instruments Incorporated Ion implant of the moat encroachment region of a LOCOS field isolation to increase the radiation hardness
US20070167681A1 (en) * 2001-10-19 2007-07-19 Gill Thomas J Portable imaging system employing a miniature endoscope

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554726A (en) * 1984-04-17 1985-11-26 At&T Bell Laboratories CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
US4598460A (en) * 1984-12-10 1986-07-08 Solid State Scientific, Inc. Method of making a CMOS EPROM with independently selectable thresholds
ATE58030T1 (de) * 1986-06-10 1990-11-15 Siemens Ag Verfahren zum herstellen von hochintegrierten komplementaeren mosfeldeffekttransistorschaltungen.
US4839301A (en) * 1988-12-19 1989-06-13 Micron Technology, Inc. Blanket CMOS channel stop implant employing a combination of n-channel and p-channel punch-through implants
JPH0766946B2 (ja) * 1989-03-31 1995-07-19 株式会社東芝 半導体装置及びその製造方法
US5138420A (en) * 1989-11-24 1992-08-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having first and second type field effect transistors separated by a barrier
JPH04348053A (ja) * 1991-05-24 1992-12-03 Nippon Steel Corp 半導体装置の製造方法
KR960014448B1 (ko) * 1993-12-14 1996-10-15 금성일렉트론 주식회사 반도체 소자간의 격리방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990061339A (ko) * 1997-12-31 1999-07-26 윤종용 반도체 소자 제조방법

Also Published As

Publication number Publication date
CN1060587C (zh) 2001-01-10
US5789287A (en) 1998-08-04
CN1140333A (zh) 1997-01-15
KR960039273A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
KR930010124B1 (ko) 반도체 트랜지스터의 제조방법 및 그 구조
US6274914B1 (en) CMOS integrated circuits including source/drain plug
JPH0730107A (ja) 高耐圧トランジスタ及びその製造方法
KR0146528B1 (ko) 반도체 소자의 제조방법
US5486482A (en) Process for fabricating metal-gate CMOS transistor
US20050151173A1 (en) Semiconductor device and methods of manufacturing the same
KR100465606B1 (ko) 반도체소자의 삼중웰 제조방법
KR100427032B1 (ko) 반도체장치제조방법
KR19990005983A (ko) 3중웰을 가지는 반도체 소자의 제조방법
JPS63275179A (ja) Ｍｉｓ型半導体集積回路装置
JP2003031680A (ja) 半導体装置の製造方法
KR100474543B1 (ko) 반도체소자의 제조방법
KR100379534B1 (ko) 반도체 소자의 제조 방법
KR19990057380A (ko) 모스 전계효과 트랜지스터의 제조방법
JPH104182A (ja) 半導体装置およびその製造方法
JP2737626B2 (ja) Ｃｍｏｓ型半導体装置の製造方法
KR100207547B1 (ko) 씨모스 제조방법
KR100214535B1 (ko) 엘디디 구조 모스 트랜지스터 제조방법
KR0131741B1 (ko) 반도체 기억장치 및 그 제조방법
JPH01209756A (ja) 半導体装置
JPH06216379A (ja) 半導体装置及びその製造方法
KR19980030449A (ko) Cmos 트랜지스터의 제조방법
JP2000114393A (ja) 半導体装置の製造方法
KR980006261A (ko) 반도체 소자의 트랜지스터 제조 방법
JPH09237766A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee