CN1060587C - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN1060587C
CN1060587C CN96107230A CN96107230A CN1060587C CN 1060587 C CN1060587 C CN 1060587C CN 96107230 A CN96107230 A CN 96107230A CN 96107230 A CN96107230 A CN 96107230A CN 1060587 C CN1060587 C CN 1060587C
Authority
CN
China
Prior art keywords
type
wafer
place
foreign ion
channel stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96107230A
Other languages
English (en)
Other versions
CN1140333A (zh
Inventor
李昶权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1140333A publication Critical patent/CN1140333A/zh
Application granted granted Critical
Publication of CN1060587C publication Critical patent/CN1060587C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示一个半导体器件的制造方法，特别是形成场区隔离的一种方法，场氧化膜周围的有源区的一部分用与象沟道截断杂质离子一样的杂质重掺杂的，所以，它把由场氧化的高温产生的低杂质沟道截断区转变成高杂质沟道截断区，以防止器件使用时出现场区反型。

Description

一种半导体器件的制造方法
发明涉及一种半导体器件的制造方法，特别是形成场隔离的一种方法，它能防止在器件使用过程中因场区反型而引起沟道生成。
在一个集成电路器件中，为了电隔离相邻的有源区，用杂质离子注入工艺将杂质离子高浓度注入一个场区形成沟道截断区。然后紧接着用高温氧化工艺形成一个场氧化膜。
但是沟道截断杂质离子在诸如氧化形成场氧化膜这样的热过程中会向外扩散，这样沟道截断区变得轻度掺杂，因此在器件使用过程中会在沟道截断区因场区反型而产生沟道。也就是说存在于两个相邻的有源区之间的场区很容易接通，因此降低器件的可靠性。
本发明的一个目的是提供在半导体器件中形成场区隔离来提高器件可靠性的一种方法，用以解决工艺过程中由于沟道截断区杂质离子浓度减小所引起的场区反型问题。为了达到这个目的，本发明包含以下步骤：在一个晶片上形成一个抗氧化膜，该膜上有一个垫片氧化膜和氮化膜；蚀刻该抗氧化膜的一部分形成一个场区；在该场区注入沟道截断杂质离子，形成一个沟道截断区；用高温氧化工艺在该场区形成一个场氧化膜；形成一个光致抗蚀剂图形给该场区氧化膜和场区氧化膜周围的晶片的一部分开窗口；在上述晶片的窗口区注入与沟道截断杂质离子同型的杂质离子，因此形成一个与沟道截断区相连的杂质区。
为了充分理解本发明的本质和目的，下面结合附图对发明进行详细描述：
图1A到1E是用于解释按本发明的第一个实施例形成场区隔离的一种方法的一个半导体器件的剖面图；图2A到2D是为了表示按本发明的第二个实施例形成场区隔离的一种方法的一个半导体器件的剖面图。
相似的参考特征在几个附图中代表相似部分。
图1A到1E是用于说明按本发明的第一个实施例的连续步骤形成场区隔离的程序的一个半导体器件的剖面图。
在图1A中，包含垫片氧化膜2和氮化膜3的抗氧化膜4在晶片1上形成。场区B中的氮化膜3和垫片氧化膜2用一个器件隔离掩模由印刷术和蚀刻工艺顺序蚀刻。因此，抗氧化膜4保留在有源区(A1和A2)，它们防止有源区(A1和A2)在生成场氧化膜的氧化过程中被氧化。将高浓度沟道截断杂质离子10注入场区，在场区B的晶片1上形成一个沟道截断区5A。如果晶片1是p-型，高浓度注入p+型杂质离子(例如，B或BF2)作为沟道截断杂质离子10，以形成沟道截断区5A，相反，如果晶片1是n-型，高浓度注入n+型杂质离子(例如，P，As或Sb)作为沟道截断杂质离子10，以形成沟道截断区5A。
用高浓度注入杂质离子的方法形成的沟道截断区5A，在器件使用时有很高的势垒所以它能防止场氧化膜下的晶片1内的场反型。
在图1B中，用高温氧化工艺，在场区B的晶片1内形成场氧化膜6，高温氧化工艺在850℃到1200℃范围内作用很长时间，以生成场氧化膜6，在生成场氧化膜6的过程中沟道截断区5A中的沟道截断杂质离子10向外扩散，因此高浓度沟道截断区5A变成低浓度沟道截断区5A，如图1C所示。在场氧化膜6形成之后去掉抗氧化膜4。
基于上述描述，为了保证一个有源区A1与另一个有源区A2电隔离，以高浓度注入沟道截断杂质离子10，来形成沟道截断区5A。但是，由于因象氧化一样的高温工艺而变得轻度杂质的沟道截断区5A在器件使用过程中有一个低的势垒，容易产生场反型而形成一个沟道。所以在有源区A1和另一个有源区A2之间的场区B很容易接通，这样就降低了器件的可靠性。解决这些问题的方案描述如下
参看图1D，光致抗蚀剂图形7使用反场掩模(未表示)用光刻工艺形成，给出场氧化膜6和场氧化膜6周围的晶片1的一部分开窗口。将象沟道截断杂质离子10一样的同型高浓度杂质离子注入上述晶片上的窗口区，形成一个与沟道截断区5A相连的杂质区5B。
因为沟道区5B是重掺杂，所以在器件使用时它有很高的势垒。
图1E表示在去掉光致抗蚀剂图形7后，本发明的沟道截断区5完成情况。本发明的沟道截断区5由两个区组成：在场氧化膜6下具有低势垒的轻掺杂沟道截断区5A和位于场氧化膜6两端与沟道截断区5A相连的杂质区5B。
按本发明的第一个实施例，在具有低势垒的轻杂质沟道截断区5A两端头形成具有高势垒的杂质区5B，防止已有技术中的场区反型问题，所以可以提高器件的可靠性。
本发明的上述原理可用于各种半导体器件的制造方法，特别是具有n-阱的用具有n-阱的CMOS器件作为一个例子来解释本发明。
图2A到2D是具有n-阱的CMOS器件的剖面图，用它们来表示本发明的第二个实施例的形成场隔离的方法。
在图2A中，在p-型晶片11的一部分中注入n-型杂质离子形成一个n-阱11A。在晶片11上形成一个由垫片氧化膜12和氮化膜13组成的抗氧化膜14。对氮化膜13的一部分和垫片氧化膜12用器件隔离掩模经印刷术和蚀刻工艺顺序蚀刻，使得位于场区的晶片11被暴露。为了在p-型晶片11内形成一个沟道截断区15A，在n-阱11A上形成第一光致抗蚀剂图形21。用第一光致抗蚀剂图形21和抗氧化膜14作为保护掩模，以高浓度注入p+沟道截断杂质离子形成沟道截断区15A。
参看图2B，去掉第一光致抗蚀剂图形21后，经过氧化工艺，在场区形成一个场氧化膜16。这时，沟道截断区15A的沟道截断杂质离子向外扩散，使得沟道截断区15A变成轻掺杂。有关这个工艺的问题在本发明的第一个实施例的图1C中有很好的解释。在p-型晶片11的有源区，形成一个NMOS晶体管。NMOS晶体管有一个栅电极22，注入n-和n+杂质离子形成源极和漏级。当NMOS晶体管的栅电极22形成时，同时PMOS晶体管的栅电极22A也形成。
图2C表示注入p+型源／漏杂质离子形成PMOS晶体管的源和漏电极。这时，注入p+源／漏杂质离子作为保护掩模的第二光致抗蚀剂图形24，不仅在场氧化膜16有暴露区而且在场区氧化膜16周围的p-型晶片11的一部分也有暴露区。向上述p-型晶片的暴露区注入p+型杂质离子，得到p+型源／漏电极23A，所以它便变成杂质区15B。
杂质区15B有高浓度的p+杂质离子，所以在器件使用时有高的势垒。
在去掉第二光致抗蚀剂图形24后，就得到本发明的沟道截断区15，如图2D所示。
按本发明的第二个实施例所述的沟道截断区15由两个区组成：在场氧化膜16下具有低势垒的轻掺杂的沟道截断区15A，位于场氧化膜16两端与沟道截断区15A相连的杂质区15B。
按本发明的第二个实施例，在轻杂质沟道截断区15A的两端，用与注入p+源／漏杂质离子同样的工艺形成一个具有高势垒的杂质区15B，使得防止已有技术中的场反型问题成为可能，开增加器件的产量。上文尽管用最佳实施例在一定程度上对本发明进行了描述，但也只是描述了本发明的原理。需要明确的是本发明不仅仅限于最佳实施例所述和图示说明。因此，在本发明的范围和精神内可以产生各种变化，而且它们都包括在本发明的更进一步的实施例中。

Claims (6)

1．一种半导体器件的制造方法，此方法包括下列步骤：
在晶片上形成一个抗氧化膜；
蚀刻所说抗氧化膜的一部分形成一个场区；
在所说场区注入沟道截断杂质离子，形成一个沟道截断区；
在所说场区形成一个场氧化膜；
去掉所说抗氧化膜；和
注入与所说沟道截断杂质离子同型的杂质离子而在所说沟道截断区的两侧端形成一个杂质区。
2．根据权利要求1的方法，其特征在于：当所说晶片是p-型时，所说沟道截断区和杂质区的杂质离子是p-型杂质。
3．根据权利要求2的方法，其特征在于：所说p-型杂质是B和BF2的任何一种。
4．根据权利要求1的方洗其特征在于：当所说晶片是n-型时，所说沟道截断区和杂质区的杂质离子是n-型杂质。
5．根据权利要求4的方洗其特征在于：所说n-型杂质是P，As和Sb中的任何一种。
6．一种制造CMOS晶体管的方法，此方法包括下列步骤：
在p-型晶片的一部分上注入n-型杂质离子形成n-阱；
在所说晶片上形成一个抗氧化膜；
蚀刻所说抗氧化膜的一部分形成一个场区；
在所说p-型晶片的除所说n-阱外所说场区注入沟道截断杂质离子形成一个沟道截断区；
在所说场区内形成一个场氧化膜；
去掉所说抗氧化膜；
分别在所说p-型晶片和n-阱上形成第一和第二栅电极；
在所说p-型晶片内形成第一源电极和第一漏电极；
在所说p-型晶片内的所说场区氧化膜的两侧端形成一个p-型杂质区，同时在所说n-阱内形成p-型第二源电极和第二漏电极。
CN96107230A 1995-04-11 1996-04-11 一种半导体器件的制造方法 Expired - Fee Related CN1060587C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR8341/1995 1995-04-11
KR1019950008341A KR0146528B1 (ko) 1995-04-11 1995-04-11 반도체 소자의 제조방법
KR8341/95 1995-04-11

Publications (2)

Publication Number Publication Date
CN1140333A CN1140333A (zh) 1997-01-15
CN1060587C true CN1060587C (zh) 2001-01-10

Family

ID=19411882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96107230A Expired - Fee Related CN1060587C (zh) 1995-04-11 1996-04-11 一种半导体器件的制造方法

Country Status (3)

Country Link
US (1) US5789287A (zh)
KR (1) KR0146528B1 (zh)
CN (1) CN1060587C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054367A (en) * 1992-03-13 2000-04-25 Texas Instruments Incorporated Ion implant of the moat encroachment region of a LOCOS field isolation to increase the radiation hardness
KR19990061339A (ko) * 1997-12-31 1999-07-26 윤종용 반도체 소자 제조방법
US20070167681A1 (en) * 2001-10-19 2007-07-19 Gill Thomas J Portable imaging system employing a miniature endoscope

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242849A (en) * 1991-05-24 1993-09-07 Nippon Steel Corporation Method for the fabrication of MOS devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554726A (en) * 1984-04-17 1985-11-26 At&T Bell Laboratories CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
US4598460A (en) * 1984-12-10 1986-07-08 Solid State Scientific, Inc. Method of making a CMOS EPROM with independently selectable thresholds
DE3765844D1 (de) * 1986-06-10 1990-12-06 Siemens Ag Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen.
US4839301A (en) * 1988-12-19 1989-06-13 Micron Technology, Inc. Blanket CMOS channel stop implant employing a combination of n-channel and p-channel punch-through implants
JPH0766946B2 (ja) * 1989-03-31 1995-07-19 株式会社東芝 半導体装置及びその製造方法
US5138420A (en) * 1989-11-24 1992-08-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having first and second type field effect transistors separated by a barrier
KR960014448B1 (ko) * 1993-12-14 1996-10-15 금성일렉트론 주식회사 반도체 소자간의 격리방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242849A (en) * 1991-05-24 1993-09-07 Nippon Steel Corporation Method for the fabrication of MOS devices

Also Published As

Publication number Publication date
KR960039273A (ko) 1996-11-21
US5789287A (en) 1998-08-04
CN1140333A (zh) 1997-01-15
KR0146528B1 (ko) 1998-11-02

Similar Documents

Publication Publication Date Title
KR930010121B1 (ko) 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정
US6054357A (en) Semiconductor device and method for fabricating the same
CN1050700C (zh) 半导体器件中的晶体管及其制造方法
US5786252A (en) Method of manufacturing a semiconductor device, and semiconductor device manufactured by such a method
KR100211635B1 (ko) 반도체장치 및 그 제조방법
CN1060587C (zh) 一种半导体器件的制造方法
KR19980053390A (ko) 듀얼 게이트(dual-gate)의 반도체 장치 제조방법
KR920010316B1 (ko) 반도체장치의 제조방법
CN1146048C (zh) Cmos器件及其制造方法
US20010040259A1 (en) Semiconductor device and method of manufacturing the same
KR100427032B1 (ko) 반도체장치제조방법
KR19990020394A (ko) 반도체 소자 접합부 형성방법
JP4548946B2 (ja) 半導体素子の製造方法
KR20020013781A (ko) 반도체 장치 및 그의 제조방법
JPH0377377A (ja) 半導体装置の製造方法
KR100264877B1 (ko) Soi형 소자 분리 영역을 가지는 반도체 장치의 제조 방법
JPH06104429A (ja) Ｍｏｓトランジスタ
KR890004979B1 (ko) 고전압 반도체 소자
KR910005396B1 (ko) 서로 다른 동작영역을 갖는 모스트랜지스터의 제조방법
JP3448465B2 (ja) 半導体装置の製造方法
KR970006977B1 (ko) 반도체소자 제조방법
JP2609222B2 (ja) 半導体装置の製造方法
KR970006219B1 (ko) 반도체소자 제조방법
KR100537272B1 (ko) 반도체 소자의 제조 방법
KR0156154B1 (ko) 모스트랜지스터의 제조방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: HYNIX SEMICONDUCTOR INC.

Free format text: FORMER NAME OR ADDRESS: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeonggi Do, South Korea

Patentee after: Hairyoksa Semiconductor Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Hyundai Electronics Industries Co., Ltd.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee