CN1146048C - Cmos器件及其制造方法 - Google Patents
Cmos器件及其制造方法 Download PDFInfo
- Publication number
- CN1146048C CN1146048C CNB981239552A CN98123955A CN1146048C CN 1146048 C CN1146048 C CN 1146048C CN B981239552 A CNB981239552 A CN B981239552A CN 98123955 A CN98123955 A CN 98123955A CN 1146048 C CN1146048 C CN 1146048C
- Authority
- CN
- China
- Prior art keywords
- forms
- film
- semiconductor layer
- type impurity
- cmos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000012535 impurity Substances 0.000 claims abstract description 34
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 32
- 239000010980 sapphire Substances 0.000 claims abstract description 32
- 125000006850 spacer group Chemical group 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 4
- 229920002120 photoresistant polymer Polymers 0.000 description 43
- 239000000203 mixture Substances 0.000 description 19
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000007634 remodeling Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
CMOS器件及其制造方法。器件包括衬底上的绝缘膜，绝缘膜上按固定间隔的第一第二蓝宝石图形，其上的第一第二半导体层，第一第二蓝宝石图形和第一第二半导体层间的隔离膜，从第一第二半导体层表面降到预定深度的第一第二沟槽，沟槽两侧的侧壁衬垫，侧壁衬垫间每个第一第二半导体层表面上的栅绝缘膜，栅绝缘膜上第一第二沟槽中的第一第二栅电极，第一栅电极两侧上第一半导体层中的第一导电型杂质区，第二栅电极两侧上第二半导体层中的第二导电型杂质区。
Description
技术领域
本发明涉及半导体器件，特别涉及CMOS(互补金属氧化物半导体)器件及其制造方法，它能提高运行速度和可靠性。
背景技术
为减小MOSFET(金属氧化物半导体场效应晶体管)的尺寸，以能提供高集成度高性能的半导体芯片，使芯片尺寸降低到亚微米级，在半导体集成电路的制造中已不断地努力。为了平衡各种器件的特性，应在水平和垂直两个方向减小半导体器件的尺寸。即，在减小器件尺寸中，如果晶体管内的漏和源之间的距离变得较近，则会使器件特性出现不希望有的变化，其中，典型的变化是出现短沟道效应。为改善高密度器件封装后的短沟道效应，采用LDD(轻掺杂漏)结构，其中，在栅的侧壁下形成低浓度结。
图1是CMOS反向器的等效电路图；
通常，如图1所示，CMOS设有NMOS晶体管Q1和PMOS晶体管Q2，并广泛用于反向器中。用CMOS构成的反向器设有串联连接的NMOS晶体管Q1和PMOS晶体管Q2，其栅极适于按通用方式加输入信号Vin，NMOS晶体管Q1的漏连接到接地端Vss，PMOS晶体管Q2的源适合于加静电压Vdd，NMOS晶体管Q1和PMOS晶体管Q2的连接端设置为输出端Vout。
现结合附图说明背景技术的CMOS器件及其制造方法。图2示出背景技术CMOS器件的剖面图。
参见图2，现有的CMOS晶体管设置有在半导体衬底11的表面中形成的n-阱12和p-阱13，在隔离区和n-阱12和p-阱13的场区中形成的场氧化膜14，在用场氧化膜14隔离的n-阱12和p-阱13的有原区中的栅绝缘膜15上形成的第一和第二栅电极16a和16b，分别位于第一和第二栅电极16a和1 6b的两侧处的绝缘膜侧壁22，和重掺杂的P型杂质区24和重掺杂的n型杂质区26，在半导体衬底11的表面中分别在第一和第二栅极16a和16b的两个侧边上均具LDD结构。
图3A至3I展示出背景技术的制造CMOS器件的方法的各步骤的截面图。
参见图3A，n型杂质离子和p型杂质离子选择性地注入半导体衬底11的预定区域中，并在扩散中受到杂质驱动，以在半导体衬底11的表面中形成n阱12和p阱13。之后，在半导体衬底11的整个表面上顺序形成最初的氧化膜和氮化膜，经光刻和腐蚀选择地除去氮化膜，以限定场区和有源区，进行LOCOS(硅局部氧化)，在n阱12和p阱13和场区的交界区上形成场氧化膜14。如图3B所示，在包括场氧化膜14的半导体衬底11的整个表面上形成栅绝缘膜15和栅电极多晶硅层16。之后，多晶硅层16上形成第一光刻胶膜17，经曝光和显影对第一光刻胶膜17构图。如图3C所示，用已构图的第一光刻胶膜17作掩模选择除去多晶硅层16和栅绝缘膜15，以便在n阱12和p阱13上的有源区中形成第一和第二栅电极16a和16b。如图3D所示，除去第一光刻胶膜17，在包括第一和第二栅电极16a和16b的半导体衬底11的整个表面上涂敷第二光刻胶膜18，应用曝光和显影对其构图，只留下p阱区13上的第二光刻胶膜18。之后，用已构图的第二光刻胶膜18作掩模把p型杂质轻注入半导体衬底11的整个表面内。以在第一栅电极16a两侧上的半导体衬底11的表面中形成第一LDD(轻掺杂漏)区。如图3E所示，除去第二光刻胶膜18，在包括第一和第二栅电极16a和16b的半导体衬底11的整个表面上涂敷第三光刻胶膜20，并经曝光和显影构图，只留下n阱区12上的第三光刻胶膜20。之后，用已构图的第三光刻胶膜20作掩模给半导体衬底11的整个表面注入n型杂质离子，以在第二栅电极16b的两侧上的半导体衬底11的表面中形成第二LDD区21。如图3F所示，除去第三光刻胶膜20，在包括第一和第二栅电极16a和16b的半导体衬底11的整个表面上形成绝缘膜、并深腐蚀，以在第一和第二栅电极16a和16b的两边处形成绝缘膜侧壁22。如图3G所示，在包括第一和第二栅电极16a和16b的半导体衬底11的整个表面上涂敷第四光刻胶膜23，并经曝光和显影构图，只留下n阱区上的第四光刻胶膜23。之后，用已构图的第四光刻胶膜23作掩模，把源/漏p型杂质重掺杂到半导体衬底的整个表面中，形成连接到第一栅电极16a的两侧上的半导体衬底11的表面中的第一LDD区19的重掺杂p型杂质区24。第一栅电极16a和重掺杂的p型杂质区24构成PMOS器件。如图3H所示，除去第四光刻胶膜23。在包括第一和第二栅电极16a和16b的半导体衬底11的整个表面上涂敷第五光刻胶膜25，并经曝光和显影构图，只留下p阱区21上的第五光刻胶膜25。之后，用已构图的第五光刻胶膜25作掩模，把源/漏n型杂质重掺杂进半导体衬底11的整个表面中，形成连接到第二栅电极16b两侧上的半导体衬底11的表面中的第二LDD区21的重掺杂n型杂质区26。第二栅电极16b及其两侧上的重掺杂的杂质区26构成NMOS器件。如图3I所示，除去第五光刻胶膜25，完成用分别在半导体衬底11中的n阱12和p阱13上的NMOS器件和PMOS器件构成的CMOS器件的制造。
但是，背景技术的CMOS器件及其制造方法有以下问题。
首先，源/漏区之间的结电容所引起的热载流子效应和随器件尺寸降低至亚微米级时增大的体积会降低器件的性能和可靠性。
第二，NMOS和PMOS之间出现的闭锁降低器件性能。
第三，NMOS和PMOS形成中造成的不均匀表面引起布线形成困难。
发明内容
因此，本发明涉及一种CMOS器件及其制造方法，由此，基本上克服了因有关技术的限制和缺陷所造成的几个问题。
本发明的目的是，提供一种CMOS器件及其制造方法，其中，消除了结电容和寄生电容，因而提高了器件操作速度和布线的平面度。
以下的说明中将说明本发明的其它特征和优点，一部分会以说明或通过对发明的实施中找到。通过说明书，权利要求书和附图中所展示出的具体结构能实现和达到发明的目的和优点。
为获得这些优点和其它优点，按本发明目的，如具体化和概括地说明，CMOS器件包括衬底上形成的绝缘膜，在绝缘膜上按固定间隔形成的第一和第二蓝宝石图形，在第一和第二蓝宝石图形上形成的第一和第二半导体层，分别在第一和第二蓝宝石图形和第一和第二半导体层之间形成的隔离膜，从第一和第二半导体层表面下预定深度形成的第一和第二沟槽，第一和第二沟槽的两侧形成的侧壁衬垫层，侧壁衬垫层之间的第一和第二半导体层的每个表面上形成的栅绝缘膜，栅绝缘膜上分别在第一和第二沟槽中形成的第一和第二栅电极，第一栅电极的两侧上的第一半导体层中形成的第一导电型杂质区，第二栅电极的两侧上的第二半导体层中形成的第二导电型杂质区。
本发明的另一方案中，提供CMOS器件的制造方法，包括的工艺步骤是：(1)衬底上形成绝缘膜；(2)绝缘膜上按固定间隔形成第一和第二蓝宝石图形；(3)在第一和第二蓝宝石图形上分别形成第一和第二半导体层；(4)在第一和第二蓝宝石图形和第一和第二半导体层之间在相对边形成隔离膜，(5)在第一和第二半导体层的表面中分别形成至预定深度的第一和第二沟槽，(6)在第一和第二沟槽的两侧分别形成侧壁衬垫；(7)在第一和第二沟槽中的第一和第二半导体层的每个表面上形成栅绝缘膜，(8)在栅绝缘膜上形成第一和第二栅电极，(9)在第一栅电极两侧上的第一半导体层中形成第一导电型杂质区，和(10)，在第二栅电极两侧上的第二半导体层中形成第二导电型杂质区。
应该知道，所作的一般说明和以下的详细说明均是举例性和用作说明性的，并且意在对所要求的发明作进一步说明。
附图说明
为进一步理解发明，参见作为本说明书一部分的附图所示的实施例与本说明一起用于说明本发明的原理：
图1是CMOS反向器的等效电路图；
图2是背景技术CMOS器件的截面图；
图3A至3I是说明CMOS器件的背景技术制造方法的工艺步骤的截面图；
图4是按本发明的优选实施例的CMOS器件的截面图；和
图5A至50是按本发明优选实施例的CMOS器件的制造方法的工艺步骤的截面图。
具体实施方式
现在详细说明附图所示的按本发明的优选实施例。图4展示出按本发明优选实施例的CMOS器件的截面图。
参见图4，按本发明优选实施例的CMOS器件包括在衬底31上形成的掩埋氧化膜32，在掩埋氧化膜32上按固定间隔形成的第一和第二蓝宝石图形33a和33b，分别在有第一和第二沟槽的第一和第二蓝宝石图形33a和33b上形成的第一和第二外延层35a和35b以在其中分别形成栅电极、第一和第二沟槽的两侧处形成的侧壁衬垫层45，第一和第二外延层35a和35b的每个表面上形成的栅绝缘膜44，每层栅绝缘膜44上的第一和第二沟槽中分别形成的第一和第二栅电极46a和46b，分别在第一和第二栅电极46a和46b的两侧上的第一和第二外延层35a和35b中形成的重掺杂的p型杂质区48和重掺杂的n型杂质区50，在第一和第二外延层35a和35b和第一和第二蓝宝石图形33a和33b之间形成的用于器件隔离的第一未掺杂的多晶硅36和第一HLD氧化膜37。侧壁衬垫45用第二未掺杂的多晶硅42和第二HLD氧化膜43构成，第一外延层35a是用p型杂质离子轻掺杂的，第二外延层36b是用n型杂质离子轻掺杂的。
图5A至50示出按本发明优选实施例的CMOS制造方法的工艺步骤的截面图。
参见图5A，在半导体衬底31上顺序形成掩埋氧化膜32和蓝宝石层33，在蓝宝石层33上涂敷第一光刻胶膜34，并经曝光和显影构图，在第一光刻胶膜34中形成间隙。如图5B所示，用已构图的第一光刻胶膜34作掩模选择除去蓝宝石层33，形成第一和第二蓝宝石图形33a和33b。在第一蓝宝石图形33a上将形成PMOS晶体管，在第二蓝宝石图形33b上将形成NMOS晶体管。如图5C所示，除去第一光刻胶膜34，生长第一和第二蓝宝石图形33a和33b，以形成第一和第二外延层35a和35b。如图5D所示，包括第一和第二外延层35a和35b的半导体衬底31的整个表面上顺序形成第一未掺杂的多晶硅层36和第一HLD(高温低压淀积)氧化膜37。如图5E所示，深腐蚀第一HLD氧化膜37和第一未掺杂的多晶硅层36，露出第一和第二外延层35a和35b的表面。第一和第二外延层35a和35b和第一和第二蓝宝石图形33a和33b的两侧按侧壁形式保留均已深腐蚀过的第一HLD氧化膜37和第一未掺杂的多晶硅层36，用作器件隔离膜以隔离器件。如图5F所示，半导体衬底31的整个表面上涂敷第二光刻胶膜38，经曝光和显影而构图，只留下第二蓝宝石图形33b上的第二光刻胶膜38。之后，用第二光刻胶膜38作掩模把p型杂质离子轻掺杂进第一外延层35a中。如图5G所示，除去第二光刻胶膜38，在半导体衬底31的整个表面上涂敷第三光刻胶膜39，并经曝光和显影而构图，只留下第一蓝宝石图形33a上的第三光刻胶膜39。之后，用第三光刻胶膜39作掩模把n型杂质离子轻掺杂进第二外延层35b中。如图5H所示，除去第三光刻胶膜39，进行退火处理，使第一和第二外延层35a和35b中的轻掺杂的n型和p型杂质离子活化。之后，在包括第一和第二外延层35a和35b的半导体衬底31的整个表面上涂敷第四光刻胶膜40，经曝光和显影而构图，以露出第一和第二外延层35a和35b的各表面。用已构图的第四光刻胶膜40作掩膜，腐蚀在露出表面的第一和第二外延层35a和35b至预定深度，形成第一和第二沟槽41a和41b。如图5I所示，除去第四光刻胶膜，在包括第一和第二沟槽41a和41b的半导体衬底31的整个表面上顺序形成第二未掺杂的多晶硅层42和第二HLD氧化膜43。之后，第二HLD氧化膜43和第二未掺杂的多晶硅层42经光刻和腐蚀选择地露出各个第一和第二外延层35a和35b的预定表面，以限定要在其中形成的栅电极区。如图5J所示，氧化第一和第二外延层35a和35b中要形成栅电极的区域，在每个露出的第一和第二外延层35a和35b上形成栅绝缘膜44。如图5K所示，深腐蚀第二HLD氧化膜43和第二未掺杂的多晶硅层42，在第一和第二沟槽41a和41b的两侧形成侧壁衬垫层45。之后，在包括栅绝缘膜和侧壁衬垫45的半导体衬底31的整个表面上形成栅电极掺杂的多晶硅层46。如图5L所示，深腐蚀掺杂的多晶硅层46，在栅绝缘膜44上的第一和第二沟槽41a和41b中形成第一和第二栅电极46a和46b。形成到第一和第二外延层35a和35b表面上一高度的第一和第二栅电极46a和46b。如图5M所示，在包括第一和第二电极46a和46b的半导体衬底31的整个表面上涂敷第五光刻胶膜47，并经曝光和显影而构图，只留下第二蓝宝石图形33b上的第五光刻胶膜47。之后，用第五光刻胶膜47作掩模，重掺杂源/漏p型杂质离子，在第一栅电极44a两侧上的第一外延层35a中形成重掺杂的p型杂质区48。因此，形成了具有第一栅电极46a和在其两侧上的重掺杂的p型杂质区48的PMOS器件。如图5N所示，除去第五光刻胶膜47，并在包括第一和第二栅电极46a和46b的半导体衬底31的整个表面上涂敷第六光刻胶膜49，并经曝光和显影而构图，只留下第一蓝宝石图形33a上的第六光刻胶膜49。之后，用已构图的第六光刻胶膜49作掩模，重掺杂源/漏n型杂质离子，在第二栅电极46b两侧上的第二外延层35b中形成重掺杂的n型杂质区50。因此，形成有第二栅电极46b和在其两侧上的重掺杂的n型杂质区50的NMOS器件。如图50所示，除去第六光刻胶膜49，制成有NMOS器件和PMOS器件的CMOS器件。在上述的本发明的CMOS器件中，掩埋氧化膜32和蓝宝石层33用于选择生长全隔离NMOS/PMOS和器件的绝缘材料的半导体衬底31上形成的外延层，当高于阈值电压的电压分别加到第一和第二栅电极46a和46b上时，NMOS/PMOS导通。而且，用作源/漏的重掺杂的p型杂质区48和重掺杂的n型杂质区50下面形成蓝宝石层33和绝缘材料的掩埋氧化膜32减小了结电容，分别在第一和第二沟槽41a和41b中形成第一和第二栅电极46a和46b和第二未掺杂的多晶硅层42和第二HLD氧化膜减小了栅和源和漏之间的寄生电容，因此，构成了极高速的CMOS器件。
如上所述，按本发明的CMOS器件及其制造方法有以下优点。
第一，用绝缘材料隔离NMOS和PMOS能防止闭锁和热载流子，从而提高了器件的可靠性。
第二，在源/漏下面设置绝缘体消除了结电容和寄生电容，改善了器件性能。
第三，用深腐蚀法形成栅电极，简化了布线平面化。
本行业的技术人员会发现，本发明的CMOS器件及其制造方法还有各种改型和变化，但均不脱离本发明的精神和范围。因此，本发明覆盖了权利要求书及其等同物范围中提供的本发明的各种改型和变化。
Claims (20)
1.一种CMOS器件，包括：
在衬底上形成的绝缘膜；
绝缘膜上按固定间隔形成的第一和第二蓝宝石图形；
第一和第二蓝宝石图形上形成的第一和第二半导体层；
分别在第一和第二蓝宝石图形和第一和第二半导体层之间形成的隔离膜；
从第一和第二半导体层表面下降到预定深度形成的第一和第二沟槽；
在第一和第二沟槽的两侧形成的侧壁衬垫；
在侧壁衬垫之间的每个第一和第二半导体层的表面上形成的栅绝缘膜；
在栅绝缘膜上的第一和第二沟槽中分别形成的第一和第二栅电极；
在第一栅电极的两侧上的第一半导体层中形成的第一导电型杂质区；和
在第二栅电极两侧上的第二半导体层中形成的第二导电型杂质区。
2.按权利要求1的CMOS器件，其中，用未掺杂的多晶硅和高温低压淀积氧化膜形成隔离膜。
3.按权利要求1的CMOS器件，其中，侧壁衬垫用未掺杂的多晶硅和高温低压淀积氧化膜构成。
4.按权利要求1的CMOS器件，其中，绝缘膜是掩埋氧化膜。
5.按权利要求1的CMOS器件，其中，形成与第一和第二半导体层相同高的第一和第二栅电极。
6.按权利要求1的CMOS器件，其中，第一导电型是p型，第二导电型是n型。
7.按权利要求1的CMOS器件，其中，第一半导体层是第一导电型半导体层。
8.按权利要求1的CMOS器件，其中，第二半导体层是第二导电型半导体层。
9.按权利要求1的CMOS器件，其中，第一和第二栅电极用掺杂的多晶硅构成。
10.一种CMOS器件的制造方法，包括以下步骤：
(1).在衬底上形成绝缘膜；
(2).在绝缘膜上按固定间隔形成第一和第二蓝宝石图形；
(3).在第一和第二蓝宝石图形上分别形成第一和第二半导体层；
(4).在第一和第二蓝宝石图形和第一和第二半导体层之间和在相对边形成隔离膜；
(5).在第一和第二半导体层的表面中分别形成第一和第二沟槽至预定深度；
(6).在第一和第二沟槽两侧分别形成侧壁衬垫；
(7).在第一和第二沟槽中每个第一和第二半导体层的表面上形成栅绝缘膜；
(8).在栅绝缘膜上形成第一和第二栅电极；
(9).在第一栅电极两侧上的第一半导体层中形成第一导电型杂质区；和
(10).在第二栅电极两侧的第二半导体层中形成第二导电型杂质区。
11.按权利要求10的方法，其中，绝缘膜用掩埋氧化膜形成。
12.按权利要求10的方法，其中，通过在衬底的整个表面上形成和深腐蚀未掺杂的多晶硅和高温低压淀积氧化膜来形成隔离膜。
13.按权利要求10的方法，其中，还包括把第一导电型杂质离子掺入第一半导体层中的步骤。
14.按权利要求10的方法，其中，还包括把第二导电型杂质离子掺入第二半导体层中的步骤。
15.按权利要求10的方法，其中，用深腐蚀未掺杂的多晶硅和高温低压淀积氧化膜来形成侧壁衬垫。
16.按权利要求10的方法，其中，用氧化第一和第二半导体层来形成栅绝缘膜。
17.按权利要求10的方法，其中，用深腐蚀掺杂的多晶硅在第一和第二沟槽中分别形成第一和第二栅电极。
18.按权利要求10的方法，其中，用重掺杂p型杂质形成第一导电型杂质区。
19.按权利要求10的方法，其中，用重掺杂n型杂质形成第二导电型杂质区。
20.按权利要求10的方法，其中，用第一和第二蓝宝石图形作籽晶生长形成第一和第二半导体层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR4190/1998 | 1998-02-12 | ||
| KR4190/98 | 1998-02-12 | ||
| KR1019980004190A KR100331844B1 (ko) | 1998-02-12 | 1998-02-12 | 씨모스소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1226085A CN1226085A (zh) | 1999-08-18 |
| CN1146048C true CN1146048C (zh) | 2004-04-14 |
Family
ID=19532937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB981239552A Expired - Fee Related CN1146048C (zh) | 1998-02-12 | 1998-11-06 | Cmos器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6204100B1 (zh) |
| KR (1) | KR100331844B1 (zh) |
| CN (1) | CN1146048C (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060105533A1 (en) * | 2004-11-16 | 2006-05-18 | Chong Yung F | Method for engineering hybrid orientation/material semiconductor substrate |
| US7999251B2 (en) * | 2006-09-11 | 2011-08-16 | International Business Machines Corporation | Nanowire MOSFET with doped epitaxial contacts for source and drain |
| JP5086625B2 (ja) * | 2006-12-15 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100832718B1 (ko) * | 2006-12-27 | 2008-05-28 | 동부일렉트로닉스 주식회사 | 트랜치 게이트 모스 소자 및 그 제조 방법 |
| US7598142B2 (en) * | 2007-03-15 | 2009-10-06 | Pushkar Ranade | CMOS device with dual-epi channels and self-aligned contacts |
| KR100884450B1 (ko) * | 2007-11-08 | 2009-02-19 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
| US8872225B2 (en) | 2012-12-20 | 2014-10-28 | Intel Corporation | Defect transferred and lattice mismatched epitaxial film |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4649626A (en) * | 1985-07-24 | 1987-03-17 | Hughes Aircraft Company | Semiconductor on insulator edge doping process using an expanded mask |
| US4755481A (en) * | 1986-05-15 | 1988-07-05 | General Electric Company | Method of making a silicon-on-insulator transistor |
| US4816893A (en) * | 1987-02-24 | 1989-03-28 | Hughes Aircraft Company | Low leakage CMOS/insulator substrate devices and method of forming the same |
| US5116771A (en) * | 1989-03-20 | 1992-05-26 | Massachusetts Institute Of Technology | Thick contacts for ultra-thin silicon on insulator films |
| JPH02257668A (ja) * | 1989-03-30 | 1990-10-18 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US5066613A (en) * | 1989-07-13 | 1991-11-19 | The United States Of America As Represented By The Secretary Of The Navy | Process for making semiconductor-on-insulator device interconnects |
| US5362667A (en) * | 1992-07-28 | 1994-11-08 | Harris Corporation | Bonded wafer processing |
| US5024965A (en) * | 1990-02-16 | 1991-06-18 | Chang Chen Chi P | Manufacturing high speed low leakage radiation hardened CMOS/SOI devices |
| US5416043A (en) * | 1993-07-12 | 1995-05-16 | Peregrine Semiconductor Corporation | Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer |
| US5512517A (en) * | 1995-04-25 | 1996-04-30 | International Business Machines Corporation | Self-aligned gate sidewall spacer in a corrugated FET and method of making same |
| US5591650A (en) | 1995-06-08 | 1997-01-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making a body contacted SOI MOSFET |
| JP3762002B2 (ja) * | 1996-11-29 | 2006-03-29 | 株式会社東芝 | 薄膜トランジスタ、及び液晶表示装置 |
| US5864158A (en) * | 1997-04-04 | 1999-01-26 | Advanced Micro Devices, Inc. | Trench-gated vertical CMOS device |
-
1998
- 1998-02-12 KR KR1019980004190A patent/KR100331844B1/ko not_active IP Right Cessation
- 1998-11-06 CN CNB981239552A patent/CN1146048C/zh not_active Expired - Fee Related
-
1999
- 1999-02-12 US US09/249,314 patent/US6204100B1/en not_active Expired - Lifetime
-
2000
- 2000-12-26 US US09/745,555 patent/US6531742B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100331844B1 (ko) | 2002-05-10 |
| US6204100B1 (en) | 2001-03-20 |
| KR19990069745A (ko) | 1999-09-06 |
| US6531742B2 (en) | 2003-03-11 |
| CN1226085A (zh) | 1999-08-18 |
| US20010038130A1 (en) | 2001-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7384836B2 (en) | Integrated circuit transistor insulating region fabrication method | |
| US5523603A (en) | Semiconductor device with reduced time-dependent dielectric failures | |
| US5073519A (en) | Method of fabricating a vertical FET device with low gate to drain overlap capacitance | |
| US20050227448A1 (en) | High voltage double diffused drain MOS transistor with medium operation voltage | |
| US8889518B2 (en) | LDMOS transistor with asymmetric spacer as gate | |
| CN1926693A (zh) | 具有多种隔离体绝缘区宽度的集成电路 | |
| JPH08222645A (ja) | 軽くドープしたドレイン領域を形成する方法 | |
| CN103904116A (zh) | 金属氧化物半导体器件和制作方法 | |
| CN100351994C (zh) | 使用反向FinFET薄膜晶体管的FinFET SRAM单元 | |
| CN1146048C (zh) | Cmos器件及其制造方法 | |
| CN1050700C (zh) | 半导体器件中的晶体管及其制造方法 | |
| CN1096114C (zh) | 具有双栅极半导体器件的制造方法 | |
| CN1152436C (zh) | 绝缘体基硅场效应晶体管及其形成工艺和绝缘体基硅网络 | |
| CN1090383C (zh) | 半导体器件及其制造方法 | |
| CN101393893B (zh) | 具有不同侧壁层宽度的cmos器件及其制造方法 | |
| CN1091948C (zh) | Mos器件及其制造方法 | |
| KR100366829B1 (ko) | 반도체 장치 | |
| KR100547400B1 (ko) | 4개이상의트랜지스터를가진회로장치및그제조방법 | |
| CN1905212A (zh) | 晶体管及其形成方法 | |
| JP4534500B2 (ja) | 半導体装置の製造方法 | |
| CN1050701C (zh) | 半导体器件中的晶体管及其制造方法 | |
| JP2002305299A (ja) | 半導体装置及びその製造方法 | |
| KR100321754B1 (ko) | 모스트랜지스터제조방법 | |
| KR100407981B1 (ko) | 반도체소자의구조및제조방법 | |
| CN1240122C (zh) | 应用于系统芯片的半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD. Free format text: FORMER NAME OR ADDRESS: LG SEMICON CO., LTD. Owner name: HYNIX SEMICONDUCTOR INC. Free format text: FORMER NAME OR ADDRESS: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD. |
|
| CP03 | Change of name, title or address |
Address after: Gyeonggi Do, South Korea Patentee after: HYNIX SEMICONDUCTOR Inc. Address before: Gyeonggi Do, South Korea Patentee before: Hyundai Electronics Industries Co.,Ltd. Address after: Gyeonggi Do, South Korea Patentee after: Hyundai Electronics Industries Co.,Ltd. Address before: North Chungcheong Province Patentee before: LG Semicon Co.,Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: MAGNACHIP CO., LTD. Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC. Effective date: 20070518 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20070518 Address after: North Chungcheong Province Patentee after: Magnachip Semiconductor, Ltd. Address before: Gyeonggi Do, South Korea Patentee before: HYNIX SEMICONDUCTOR Inc. |
|
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |