JP5086625B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5086625B2 JP5086625B2 JP2006337856A JP2006337856A JP5086625B2 JP 5086625 B2 JP5086625 B2 JP 5086625B2 JP 2006337856 A JP2006337856 A JP 2006337856A JP 2006337856 A JP2006337856 A JP 2006337856A JP 5086625 B2 JP5086625 B2 JP 5086625B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- transistor
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 107
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 239000000463 material Substances 0.000 claims description 99
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 54
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 45
- 239000012535 impurity Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 390
- 239000010409 thin film Substances 0.000 description 90
- 239000010410 layer Substances 0.000 description 81
- 239000000758 substrate Substances 0.000 description 52
- 238000003860 storage Methods 0.000 description 32
- 229910052581 Si3N4 Inorganic materials 0.000 description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 21
- 238000007254 oxidation reaction Methods 0.000 description 20
- 230000015556 catabolic process Effects 0.000 description 19
- 230000003647 oxidation Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 238000002955 isolation Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 229910021334 nickel silicide Inorganic materials 0.000 description 5
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Recrystallisation Techniques (AREA)
Description
図1は本発明の実施の形態1における半導体装置の上面構造および断面構造を示す説明図である。本実施の形態1による半導体装置はいわゆる薄膜トランジスタである。なお、図1の半導体装置では、素子構造の説明上煩雑さを避けるために、例えばサイドウォールや配線層などを省略している。
本発明の実施の形態2では、図10に示すような、いわゆるゲインセル構造のメモリを備えた半導体装置について説明する。なお、この半導体装置では、同一基板上に形成される、ロジックトランジスタおよび高耐圧トランジスタに、前記実施の形態1で述べた薄膜トランジスタを混載することになる。
本実施の形態3による半導体装置において、薄膜トランジスタの構造は基本的に前記実施の形態1と同様である。しかし、図16に示すように、薄膜トランジスタのゲート絶縁膜15を例えばONO(Oxide Nitride Oxide)膜のような耐酸化性を有する膜とすることに関連して相違する。図16(a)は上面図、(b)は(a)のA−A’切断面における断面図、(c)は(a)のB−B’切断面における断面図である。なお、図16(a)の上面図では、各構造の位置関係を確認しやすいように、層間絶縁膜24は省略している。
本実施の形態4による半導体装置において、図23に示すように、薄膜トランジスタの構造は基本的に前記実施の形態3と同様である。ただし本実施の形態4では、同一基板上に形成される、ロジックトランジスタおよび高耐圧トランジスタに、前記実施の形態3で述べた薄膜トランジスタを混載することになる。なお、図23(a)の上面図では、各構造の位置関係を確認しやすいように、シリサイド膜23および層間絶縁膜24は省略している。
図24は、本実施の形態5による薄膜トランジスタ(半導体装置)の説明図であり、(a)は上面図、(b)は(a)のA−A’切断面における断面図、(c)は(a)のB−B’切断面における断面図である。なお、図24(a)の上面図では、各構造の位置関係を確認しやすいように、層間絶縁膜24は省略している。
2 ソース
2G 蓄積トランジスタのゲート
3 ドレイン
4 チャネル(半導体膜)
5 ゲート絶縁膜
6 絶縁層
7 キャップ膜
8 コンタクト
9 ストッパ層
10 マスク層
11 キャップ膜
12 ソース・ドレイン材料膜
13 開口部
14 ゲート材料膜
15 ゲート絶縁膜
16 ゲート絶縁膜
17 選択トランジスタのゲート
18 サイドウォール
19 エクステンション領域
20 蓄積トランジスタのソース(拡散層)
21 選択トランジスタのドレイン(拡散層)
22 ウエル
23 シリサイド膜
24 層間絶縁膜
25 キャップ膜
26 金属膜
101 ゲート
102 ソース
103 ドレイン
104 チャネル
105 ゲート絶縁膜
106 絶縁層
107 絶縁膜
108 コンタクト
M1 書込みトランジスタ
M2 蓄積トランジスタ
M3 選択トランジスタ
WWL 書込みワード線
WBL 書込みビット線
RWL 読出しワード線
RBL 読出しビット線
SL ソース線
SN 蓄積ノード
CTWWL 書込みワード線コンタクト
CTWBL 書込みビット線コンタクト
CTRWL 読出しワード線コンタクト
CTRBL 読出しビット線コンタクト
CTSL ソース線コンタクト
Claims (8)
- 以下の工程を含むことを特徴とする半導体装置の製造方法;
(a)絶縁層上にソース・ドレイン材料膜を形成する工程、
(b)前記絶縁層に達する開口部を前記ソース・ドレイン材料膜に形成する工程、
(c)前記開口部内の前記絶縁層および前記開口部内の前記ソース・ドレイン材料膜上に、半導体膜を形成する工程、
(d)前記半導体膜上にゲート絶縁膜を形成する工程、
(e)前記ゲート絶縁膜上であって前記開口部内を埋め込むゲート材料膜を形成する工程、
(f)前記ゲート材料膜上にキャップ膜を形成し、前記ゲート材料膜からなるゲートを形成する工程、
(g)前記工程(f)の後に、前記ソース・ドレイン材料膜上にマスク層を形成する工程、
(h)前記ゲートを前記キャップ膜で保護しながら前記マスク層で保護されていない前記ソース・ドレイン材料膜および前記半導体膜を除去し、前記ゲートの両側に前記ソース・ドレイン材料膜の一部および前記半導体膜の一部を残す工程、
を有し、
前記工程(h)後に、前記半導体膜は、前記ゲートの底面、および、前記ゲートの側面のうち前記ソース・ドレイン材料膜と対向する部分にのみ残されていることを特徴とする半導体装置の製造方法。 - 前記工程(c)では、アモルファスシリコン膜からなる前記半導体膜を形成することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記工程(f)の前に、前記アモルファスシリコン膜をアニール処理し、前記アモルファスシリコン膜を結晶化することを特徴とする請求項2記載の半導体装置の製造方法。
- 前記工程(b)では、不純物がドープされていない多結晶シリコン膜からなる前記ソース・ドレイン材料膜を形成し、
前記アニール処理後、前記工程(h)の前に、前記ソース・ドレイン材料膜に不純物打ち込みを行うことを特徴とする請求項3記載の半導体装置の製造方法。 - 前記工程(f)では、堆積によって前記キャップ膜を形成することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記工程(d)では、酸化シリコン膜からなる前記ゲート絶縁膜を形成し、
前記工程(f)では、CVD法によって堆積された酸化シリコン膜からなる前記キャップ膜を形成することを特徴とする請求項1記載の半導体装置の製造方法。 - 前記工程(d)では、窒化膜を含む前記ゲート絶縁膜を形成し、
前記工程(e)では、多結晶シリコン膜からなる前記ゲート材料膜を形成し、
前記工程(f)では、前記多結晶シリコン膜が酸化された酸化シリコン膜からなる前記キャップ膜を形成することを特徴とする請求項1記載の半導体装置の製造方法。 - 前記工程(e)では、多結晶シリコン膜からなる前記ゲート材料膜を形成し、
前記工程(e)の後に、前記ゲート材料膜上に金属膜を形成し、
前記工程(f)では、前記多結晶シリコン膜と前記金属膜の反応によるシリサイド膜からなる前記キャップ膜を形成することを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006337856A JP5086625B2 (ja) | 2006-12-15 | 2006-12-15 | 半導体装置の製造方法 |
US11/956,858 US7772053B2 (en) | 2006-12-15 | 2007-12-14 | Method for fabrication of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006337856A JP5086625B2 (ja) | 2006-12-15 | 2006-12-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008153329A JP2008153329A (ja) | 2008-07-03 |
JP5086625B2 true JP5086625B2 (ja) | 2012-11-28 |
Family
ID=39655218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006337856A Expired - Fee Related JP5086625B2 (ja) | 2006-12-15 | 2006-12-15 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7772053B2 (ja) |
JP (1) | JP5086625B2 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081335A (ja) * | 2005-09-16 | 2007-03-29 | Renesas Technology Corp | 半導体装置 |
KR101473684B1 (ko) | 2009-12-25 | 2014-12-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101787734B1 (ko) * | 2010-01-20 | 2017-10-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기억 장치 |
JP5852874B2 (ja) * | 2010-12-28 | 2016-02-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9443984B2 (en) * | 2010-12-28 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
TWI520273B (zh) | 2011-02-02 | 2016-02-01 | 半導體能源研究所股份有限公司 | 半導體儲存裝置 |
US8513773B2 (en) | 2011-02-02 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Capacitor and semiconductor device including dielectric and N-type semiconductor |
US8975680B2 (en) | 2011-02-17 | 2015-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and method manufacturing semiconductor memory device |
TWI567736B (zh) * | 2011-04-08 | 2017-01-21 | 半導體能源研究所股份有限公司 | 記憶體元件及信號處理電路 |
US8854867B2 (en) | 2011-04-13 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and driving method of the memory device |
TWI541978B (zh) | 2011-05-11 | 2016-07-11 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置之驅動方法 |
TWI571058B (zh) | 2011-05-18 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置與驅動半導體裝置之方法 |
JP5886496B2 (ja) | 2011-05-20 | 2016-03-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6082189B2 (ja) | 2011-05-20 | 2017-02-15 | 株式会社半導体エネルギー研究所 | 記憶装置及び信号処理回路 |
TWI570719B (zh) | 2011-05-20 | 2017-02-11 | 半導體能源研究所股份有限公司 | 儲存裝置及信號處理電路 |
US9001564B2 (en) | 2011-06-29 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method for driving the same |
US8982607B2 (en) | 2011-09-30 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and signal processing circuit |
US8913419B2 (en) | 2011-10-24 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and driving method thereof |
US9230615B2 (en) | 2011-10-24 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and method for driving the same |
US9105351B2 (en) | 2011-11-09 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device including amplifier circuit |
JP6100559B2 (ja) | 2012-03-05 | 2017-03-22 | 株式会社半導体エネルギー研究所 | 半導体記憶装置 |
KR102027443B1 (ko) * | 2013-03-28 | 2019-11-04 | 에스케이하이닉스 주식회사 | 불휘발성 메모리소자 및 그 동작방법 |
US9379164B2 (en) * | 2014-03-06 | 2016-06-28 | Kabushiki Kaisha Toshiba | Integrated circuit device |
US9299848B2 (en) * | 2014-03-14 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, RF tag, and electronic device |
JP6681117B2 (ja) * | 2015-03-13 | 2020-04-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9722038B2 (en) | 2015-09-11 | 2017-08-01 | International Business Machines Corporation | Metal cap protection layer for gate and contact metallization |
US9887010B2 (en) * | 2016-01-21 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory device, and driving method thereof |
KR102458660B1 (ko) | 2016-08-03 | 2022-10-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
WO2019243957A1 (ja) | 2018-06-22 | 2019-12-26 | 株式会社半導体エネルギー研究所 | 記憶装置および電子機器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03266469A (ja) * | 1990-03-16 | 1991-11-27 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH04100275A (ja) * | 1990-08-20 | 1992-04-02 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH05190856A (ja) | 1992-01-08 | 1993-07-30 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法 |
JPH0621458A (ja) | 1992-07-02 | 1994-01-28 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法 |
US5340754A (en) * | 1992-09-02 | 1994-08-23 | Motorla, Inc. | Method for forming a transistor having a dynamic connection between a substrate and a channel region |
JPH0799321A (ja) * | 1993-05-27 | 1995-04-11 | Sony Corp | 薄膜半導体素子の製造方法および製造装置 |
US6160299A (en) * | 1997-08-29 | 2000-12-12 | Texas Instruments Incorporated | Shallow-implant elevated source/drain doping from a sidewall dopant source |
KR100331844B1 (ko) * | 1998-02-12 | 2002-05-10 | 박종섭 | 씨모스소자 |
US6162688A (en) * | 1999-01-14 | 2000-12-19 | Advanced Micro Devices, Inc. | Method of fabricating a transistor with a dielectric underlayer and device incorporating same |
JP2000216387A (ja) * | 1999-01-21 | 2000-08-04 | Sony Corp | 半導体装置およびその製造方法 |
US6214680B1 (en) * | 1999-12-13 | 2001-04-10 | Chartered Semiconductor Manufacturing, Ltd. | Method to fabricate a sub-quarter-micron MOSFET with lightly doped source/drain regions |
-
2006
- 2006-12-15 JP JP2006337856A patent/JP5086625B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-14 US US11/956,858 patent/US7772053B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7772053B2 (en) | 2010-08-10 |
US20080261357A1 (en) | 2008-10-23 |
JP2008153329A (ja) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5086625B2 (ja) | 半導体装置の製造方法 | |
US10256342B2 (en) | Methods of manufacturing fin field effect transistors (FinFETs) comprising reduced gate thicknesses overlying deep trenches | |
US8106449B2 (en) | Semiconductor device | |
US10403754B2 (en) | Semiconductor devices and methods of manufacturing the same | |
US9972692B2 (en) | Integrated circuit device and method of manufacturing the same | |
JP4927321B2 (ja) | 半導体記憶装置 | |
US9337057B2 (en) | Semiconductor device and method for fabricating the same | |
US6992358B2 (en) | Semiconductor device and method for manufacturing the same | |
US7417286B2 (en) | Semiconductor integrated circuit devices having single crystalline thin film transistors and methods of fabricating the same | |
JP2006339476A (ja) | 半導体装置及びその製造方法 | |
US6713819B1 (en) | SOI MOSFET having amorphized source drain and method of fabrication | |
KR20030051212A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
KR102413912B1 (ko) | 반도체 기억 소자, 반도체 기억 장치 및 반도체 시스템 | |
JP2010147392A (ja) | 半導体装置およびその製造方法 | |
TWI701805B (zh) | 半導體裝置 | |
US7560382B2 (en) | Embedded interconnects, and methods for forming same | |
US7173302B2 (en) | Integrated circuit arrangement having capacitors and having planar transistors and fabrication method | |
JP2004165197A (ja) | 半導体集積回路装置およびその製造方法 | |
US8530960B2 (en) | Semiconductor device | |
WO2012077178A1 (ja) | 半導体装置 | |
US20080230838A1 (en) | Semiconductor memory device and manufacturing process therefore | |
JP2008131023A (ja) | 半導体装置およびその製造方法 | |
JP4011014B2 (ja) | 半導体装置およびその製造方法 | |
US20220068706A1 (en) | Method of manufacturing semiconductor device | |
KR20050024099A (ko) | 에스램 소자의 제조방법 및 그에 의해 제조된 에스램 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090707 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120907 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |