KR102458660B1 - 표시 장치 및 전자 기기 - Google Patents

표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR102458660B1
KR102458660B1 KR1020170091315A KR20170091315A KR102458660B1 KR 102458660 B1 KR102458660 B1 KR 102458660B1 KR 1020170091315 A KR1020170091315 A KR 1020170091315A KR 20170091315 A KR20170091315 A KR 20170091315A KR 102458660 B1 KR102458660 B1 KR 102458660B1
Authority
KR
South Korea
Prior art keywords
transistor
layer
insulating layer
display unit
display
Prior art date
Application number
KR1020170091315A
Other languages
English (en)
Other versions
KR20180015574A (ko
Inventor
케이 다카하시
히로유키 미야케
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20180015574A publication Critical patent/KR20180015574A/ko
Priority to KR1020210082151A priority Critical patent/KR102457419B1/ko
Priority to KR1020220135552A priority patent/KR102505809B1/ko
Application granted granted Critical
Publication of KR102458660B1 publication Critical patent/KR102458660B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes

Abstract

본 발명은 정세도가 매우 높은 표시부를 갖는 표시 장치를 제공한다.
화소 회로 및 발광 소자를 갖는다. 화소 회로는 제 1 트랜지스터를 갖는 제 1 소자층 및 제 2 트랜지스터를 갖는 제 2 소자층을 갖는다. 제 1 트랜지스터는 채널 형성 영역에 실리콘을 갖는다. 제 1 트랜지스터는 발광 소자를 구동하는 기능을 갖는다. 제 2 트랜지스터는 스위치의 기능을 갖는다. 제 2 트랜지스터는 채널 형성 영역에 금속 산화물을 갖는다. 금속 산화물은 반도체의 기능을 갖는다. 제 2 소자층은 제 1 소자층 상방에 제공된다.

Description

표시 장치 및 전자 기기{DISPLAY DEVICE AND ELECTRONIC DEVICE}
본 발명은 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명은 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 특히 본 발명의 일 형태는 반도체 장치, 발광 장치, 표시 장치, 전자 기기, 조명 장치, 이들의 구동 방법, 또는 이들의 제작 방법에 관한 것이다. 특히, 표시 장치(표시 패널)에 관한 것이다. 또는, 표시 장치를 구비한 전자 기기, 발광 장치, 조명 장치, 또는 이들의 제작 방법에 관한 것이다.
또한, 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터, 반도체 회로, 연산 장치, 기억 장치 등은 반도체 장치의 일 형태이다. 또한, 발광 장치, 표시 장치, 전자 기기, 조명 장치, 및 전자 기기는 반도체 장치를 갖는 경우가 있다.
헤드 마운트 디스플레이 등에 탑재되는 표시 장치는 정세도(精細度)가 매우 높은 것이 요구되고 있다. 예를 들어 특허문헌 1에는, 표시부의 정세도를 높이기 위하여, 화소가 갖는 트랜지스터를 SOI(Silicon On Insulator) 기판에 형성한 EL(일렉트로루미네선스) 표시 장치가 개시(開示)되어 있다.
국제공개공보 WO2014/63116호
SOI 기판에 형성한 트랜지스터는, 트랜지스터를 오프 상태로 하였을 때의 누설 전류(오프 전류)가 수p(1×10-12)A이기 때문에, 화소에 사용하는 경우에 프레임 주파수를 작게 하기 어렵다.
화소에 인가되는 소스선의 신호 전압(비디오 전압)은 S/N(Signal/Noise)비 또는 트랜지스터의 전기 특성의 편차를 고려하면 수V 정도가 필요하다. 따라서, 비디오 전압이 인가되는 트랜지스터는 내압이 높은 것이 요구된다. 고내압화된 트랜지스터로 하기 위해서는, 트랜지스터의 채널 길이(L)를 1μm 정도로 크게 할 필요가 있어, 회로 레이아웃에 대한 큰 제약이었다.
표시부의 정세도를 높이는 경우에는 화소당 표시 소자의 사이즈가 작아지기 때문에, 표시 소자에 흘리는 전류가 작아진다. 한편, SOI 기판에 형성한 트랜지스터에서는 전계 효과 이동도가 커 전류 공급 능력 과잉이기 때문에, 적절한 전류량으로 구동하는 것이 어려워진다는 문제가 있다. 이에 대하여, 트랜지스터의 채널 길이(L)를 1μm 정도로 크게 하는 것이 유효하지만, 상술한 바와 같이 회로 레이아웃에 대한 큰 제약이었다.
본 발명의 일 형태는 표시부의 정세도를 높일 수 있는 표시 장치를 제공하는 것을 목적 중 하나로 한다. 또는, 슬림 베젤화를 도모할 수 있는 표시 장치를 제공하는 것을 목적 중 하나로 한다. 또는, 회로 설계의 복잡화를 피할 수 있는 표시 장치를 제공하는 것을 목적 중 하나로 한다. 또는, 저소비전력의 표시 장치를 제공하는 것을 목적 중 하나로 한다. 또는, 신규 표시 장치를 제공하는 것을 목적 중 하나로 한다. 또는 상기 표시 장치(표시 패널)를 구비한 전자 기기를 제공하는 것을 목적 중 하나로 한다. 또는, 신규 전자 기기를 제공하는 것을 목적 중 하나로 한다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한, 상술한 것 이외의 과제는 명세서 등의 기재로부터 저절로 명백해지는 것이며 명세서 등의 기재로부터 상술한 것 이외의 과제가 추출될 수 있다.
본 발명의 일 형태는, 화소 회로 및 발광 소자를 갖고, 화소 회로는 제 1 트랜지스터를 갖는 제 1 소자층 및 제 2 트랜지스터를 갖는 제 2 소자층을 갖고, 제 1 트랜지스터는 채널 형성 영역에 실리콘을 갖고, 제 1 트랜지스터는 발광 소자를 구동하는 기능을 갖고, 제 2 트랜지스터는 스위치의 기능을 갖고, 제 2 트랜지스터는 채널 형성 영역에 금속 산화물을 갖고, 금속 산화물은 반도체의 기능을 갖고, 제 2 소자층은 제 1 소자층 상방에 제공되는 표시 장치이다.
본 발명의 일 형태는, 화소 회로 및 발광 소자를 갖고, 화소 회로는 제 1 트랜지스터를 갖는 제 1 소자층 및 제 2 트랜지스터를 갖는 제 2 소자층을 갖고, 제 1 트랜지스터는 채널 형성 영역에 실리콘을 갖고, 제 1 트랜지스터는 발광 소자를 구동하는 기능을 갖고, 제 2 트랜지스터는 스위치의 기능을 갖고, 제 2 트랜지스터는 채널 형성 영역에 금속 산화물을 갖고, 금속 산화물은 반도체의 기능을 갖고, 제 2 소자층은 제 1 소자층 상방에 제공되고, 발광 소자를 갖는 층이 제 2 소자층 상방에 제공되는 표시 장치이다.
본 발명의 일 형태는, 화소 회로, 발광 소자, 및 구동 회로를 갖고, 화소 회로는 제 1 트랜지스터를 갖는 제 1 소자층 및 제 2 트랜지스터를 갖는 제 2 소자층을 갖고, 구동 회로는 제 3 트랜지스터 및 제 4 트랜지스터를 갖고, 구동 회로는 소스선 또는 게이트선에 전기적으로 접속되고, 제 1 트랜지스터는 채널 형성 영역에 실리콘을 갖고, 제 1 트랜지스터는 발광 소자를 구동하는 기능을 갖고, 제 2 트랜지스터는 스위치의 기능을 갖고, 제 2 트랜지스터는 채널 형성 영역에 금속 산화물을 갖고, 금속 산화물은 반도체의 기능을 갖고, 제 3 트랜지스터 및 제 4 트랜지스터는 제 1 소자층에 제공되고, 제 2 소자층은 제 1 소자층 상방에 제공되는 표시 장치이다.
본 발명의 일 형태는, 화소 회로, 발광 소자, 및 구동 회로를 갖고, 화소 회로는 제 1 트랜지스터를 갖는 제 1 소자층 및 제 2 트랜지스터를 갖는 제 2 소자층을 갖고, 구동 회로는 제 3 트랜지스터 및 제 4 트랜지스터를 갖고, 구동 회로는 소스선 또는 게이트선에 전기적으로 접속되고, 제 1 트랜지스터는 채널 형성 영역에 실리콘을 갖고, 제 1 트랜지스터는 발광 소자를 구동하는 기능을 갖고, 제 2 트랜지스터는 스위치의 기능을 갖고, 제 2 트랜지스터는 채널 형성 영역에 금속 산화물을 갖고, 금속 산화물은 반도체의 기능을 갖고, 제 3 트랜지스터 및 제 4 트랜지스터는 제 1 소자층에 제공되고, 제 2 소자층은 제 1 소자층 상방에 제공되고, 발광 소자를 갖는 층은 제 2 소자층 상방에 제공되는 표시 장치이다.
본 발명의 일 형태에서, 화소 회로는 제 5 트랜지스터를 더 갖고, 제 5 트랜지스터는 스위치의 기능을 갖고 제 5 트랜지스터는 제 2 소자층에 제공되는 표시 장치가 바람직하다.
또한, 본 명세서 중에서 표시 소자에 커넥터, 예를 들어 FPC(Flexible Printed Circuit) 또는 TCP(Tape Carrier Package)가 장착된 모듈, TCP 끝에 프린트 배선판이 제공된 모듈, 또는 표시 소자가 형성된 기판에 COG(Chip On Glass) 방식에 의하여 IC(집적 회로)가 직접 실장된 모듈도 표시 장치에 포함되는 경우가 있다.
본 발명의 일 형태는 표시부의 정세도를 높일 수 있는 표시 장치를 제공할 수 있다. 또는, 슬림 베젤화를 도모할 수 있는 표시 장치를 제공할 수 있다. 또는, 회로 설계의 복잡화를 피할 수 있는 표시 장치를 제공할 수 있다. 또는, 저소비전력의 표시 장치를 제공할 수 있다. 또는, 신규 표시 장치를 제공할 수 있다. 또는 상기 표시 장치(표시 패널)를 구비한 전자 기기를 제공할 수 있다. 또한, 신규 전자 기기를 제공할 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 반드시 이들 효과 모두를 가질 필요는 없다. 또한, 이들 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 효과를 추출할 수 있다.
도 1은 본 발명의 일 형태를 설명하기 위한 모식도.
도 2는 본 발명의 일 형태를 설명하기 위한 단면 모식도.
도 3은 본 발명의 일 형태를 설명하기 위한 모식도.
도 4는 본 발명의 일 형태를 설명하기 위한 모식도.
도 5는 본 발명의 일 형태를 설명하기 위한 블록도 및 회로도.
도 6은 본 발명의 일 형태를 설명하기 위한 모식도.
도 7은 본 발명의 일 형태를 설명하기 위한 단면 모식도.
도 8은 본 발명의 일 형태를 설명하기 위한 단면 모식도.
도 9는 본 발명의 일 형태를 설명하기 위한 단면 모식도.
도 10은 본 발명의 일 형태를 설명하기 위한 단면 모식도.
도 11은 표시 모듈을 설명하는 도면.
도 12는 실시형태에 따른 전자 기기.
도 13은 실시형태에 따른 전자 기기.
도 14는 실시형태에 따른 전자 기기.
도 15는 실시형태에 따른 전자 기기.
도 16은 실시형태에 따른 전자 기기.
실시형태에 대하여 도면을 사용하여 상세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어나지 않고 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 기재하는 실시형태의 내용에 한정하여 해석되는 것은 아니다.
또한, 이하에서 설명하는 발명의 구성에 있어서, 동일 부분 또는 마찬가지의 기능을 갖는 부분에는 동일한 부호를 다른 도면 사이에서 공통적으로 이용하며, 그 반복되는 설명은 생략한다. 또한, 마찬가지의 기능을 갖는 부분을 가리키는 경우에는, 해치 패턴을 동일하게 하고 특별히 부호를 붙이지 않는 경우가 있다.
또한, 본 명세서에서 설명하는 각 도면에서, 각 구성의 크기, 층 두께, 또는 영역은, 명료화를 위하여 과장되어 있는 경우가 있다. 따라서, 본 발명의 실시형태는 반드시 그 스케일에 한정되지는 않는다.
또한, 본 명세서 등에서의 "제 1", "제 2" 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙이는 것이고, 수적으로 한정하는 것은 아니다.
(실시형태 1)
본 발명의 일 형태의 표시 장치는, 발광 소자를 구동하기 위한 트랜지스터(구동 트랜지스터)를 제 1 소자층에 배치하고, 소스선의 비디오 전압을 구동 트랜지스터의 게이트에 인가하기 위하여 스위치로서 기능하는 트랜지스터(선택 트랜지스터)를 제 1 소자층의 위층인 제 2 소자층에 배치하는 구성으로 한다. 구동 트랜지스터는 SOI 기판을 사용하여 제작된 트랜지스터와 같이, 실리콘을 채널 형성 영역에 갖는 트랜지스터로 한다. 선택 트랜지스터는 반도체로서 기능하는 금속 산화물(이하, 산화물 반도체, 또는 OS(Oxide Semiconductor)라고도 함)을 채널 형성 영역에 갖는 트랜지스터로 한다.
구동 트랜지스터와 선택 트랜지스터를 상이한 층에 배치하는 구성으로 함으로써, 구동 트랜지스터의 레이아웃 면적을 크게 할 수 있다. 선택 트랜지스터는 산화물 반도체를 채널 형성 영역에 갖는 구성으로 함으로써, 실리콘을 채널 형성 영역에 갖는 트랜지스터에 비하여 내압을 높일 수 있다. 선택 트랜지스터를 구동 트랜지스터와 상이한 소자층에 배치함으로써 회로 레이아웃에 대한 제약을 완화시킬 수 있고, 구동 트랜지스터의 채널 길이를 크게 설계할 수 있다. 따라서, 구동 트랜지스터의 전류 공급 능력을 조정한 회로 레이아웃을 할 수 있음과 함께, 구동 트랜지스터의 내압을 높일 수 있다. 더구나, 불순물 원소를 채널 형성 영역에 첨가하는 등에 의하여, 문턱 전압 등의 전기 특성의 편차를 작게 한 구동 트랜지스터로 할 수 있다.
도 1의 (A)는 표시 장치의 구성에 대하여 설명하기 위한 모식도이다.
도 1의 (A)에 도시된 표시 장치(10)는 구동 회로(11), 구동 회로(12), 및 표시부(13)를 갖는다.
구동 회로(11)는 게이트선 측 구동 회로로서 기능한다. 구동 회로(11)는 주사 신호를 게이트선(GL)에 출력한다.
구동 회로(12)는 소스선 측 구동 회로로서 기능한다. 구동 회로(12)는 비디오 전압을 각 소스선(SL)에 출력한다.
표시부(13)는 복수의 화소 회로(20)를 갖는다. 화소 회로(20)는 주사 신호 및 비디오 전압 등의 각종 신호에 따라, 표시 소자인 발광 소자(미도시)를 구동하는 기능을 갖는다.
화소 회로(20)는 소자층(21) 및 소자층(22)을 갖는다. 화소 회로(20)는 일례로서는 선택 트랜지스터와 구동 트랜지스터의 2개의 트랜지스터를 갖는다.
도 1의 (A)에 도시된 바와 같이, 소자층(21) 및 소자층(22)은 적층하여 제공한다. 또한 화소 회로(20)의 소자층(22) 위에는 표시 소자가 제공되지만, 도 1의 (A)에는 도시하지 않았다.
소자층(21)에서는, 채널 형성 영역에 실리콘을 갖는 트랜지스터(Si 트랜지스터)를 사용하여 구동 트랜지스터를 제공하는 구성으로 한다.
Si 트랜지스터는 SOI 기판, 또는 SIMOX(Separation by IMplanted OXygen) 기판 등, 단결정 실리콘을 사용하여 제작된 트랜지스터인 것이 바람직하다. 또는, 실리콘 웨이퍼에 불순물 영역 및 소자 분리 영역을 직접 형성하여 제작되는 단결정 실리콘을 사용한 Si 트랜지스터이어도 좋다.
또한 'SOI 기판'은 절연 표면 위에 실리콘 반도체층이 제공된 구성의 기판을 말하지만, 본 명세서에서는, 절연 표면 위에 실리콘 이외의 재료로 이루어진 반도체층이 제공된 구성의 기판도 포함하는 개념으로서 사용한다. 즉, 'SOI 기판'이 갖는 반도체층은 실리콘 반도체층에 한정되지 않는다. 또한, 'SOI 기판'이 가리키는 기판은, 실리콘 웨이퍼 등의 반도체 기판에 한정되지 않고, 유리 기판, 석영 기판, 사파이어 기판, 금속 기판 등의 비(非)반도체 기판도 포함된다. 즉, 절연 표면을 갖는 도체 기판이나 절연체 기판 위에 반도체 재료로 이루어진 층을 갖는 것도 넓은 의미로 'SOI 기판'에 포함된다.
Si 트랜지스터는 채널 도핑에 의하여 문턱 전압을 용이하게 제어할 수 있다. Si 트랜지스터는, 단결정 실리콘을 채널 형성 영역에 갖는 구성으로 함으로써, 전계 효과 이동도를 높일 수 있다. 따라서, 소자층(21)의 Si 트랜지스터를 구동 트랜지스터에 사용함으로써, 문턱 전압의 편차를 작게 하고, 흐르는 전류량을 크게 할 수 있다.
또한 소자층(21)에 있는 Si 트랜지스터로 형성된 구동 트랜지스터는, 소자층(22)에 있는 선택 트랜지스터와 상하로 분리시켜 적층함으로써, 레이아웃 면적을 크게 할 수 있다. 이 경우, 하나의 화소가 차지하는 면적이 작아도, 구동 트랜지스터로서 기능하는 Si 트랜지스터가 차지하는 면적을 크게 확보할 수 있다. 예를 들어, 화소 밀도가 3000ppi인 표시 장치에서는, 서브 화소에 상당하는 하나의 화소의 면적을, 스트라이프 배치로 봤을 때 2.75μm×8.75μm 정도로 어림잡을 수 있다. 이 면적에 대하여, 선택 트랜지스터와 구동 트랜지스터의 2개를 채널 길이 1μm로 레이아웃하는 경우에는 회로 레이아웃이 어려워지지만, 채널 길이 1μm의 Si 트랜지스터가 하나이면 여유롭게 레이아웃을 할 수 있다. 그러므로, Si 트랜지스터의 채널 길이를 크게 레이아웃할 수 있어, 내압을 높이고 과잉의 전류 공급 능력을 조정할 수 있다. 또한, ppi는 인치당 화소수를 나타내는 단위이다.
Si 트랜지스터는 미세 가공 가능하며, 고속 동작이 요구되는 논리 회로 등을 화소 회로와 같은 기판 위에 적층할 수 있다. 그러므로, 표시 장치(10)의 경량화, 및 표시 장치(10)를 구비한 전자 기기의 경량화를 도모할 수 있다.
또한 소자층(21)에 사용하는 구동 트랜지스터는 p채널형이 바람직하지만 n채널형이어도 좋다. 소자층(21)에 있는 트랜지스터는 채널 형성 영역에 실리콘을 갖는 트랜지스터이므로, 첨가하는 불순물 원소의 도전형을 바꿈으로써, p채널형 및 n채널형의 구분 제작을 용이하게 할 수 있다.
화소 회로(20)에 의하여 발광이 제어되는 발광 소자로서는, 예를 들어 유기 EL 소자, 무기 EL 소자, LED(Light Emitting Diode) 소자 등을 사용할 수 있다.
소자층(22)에서는, 채널 형성 영역에 산화물 반도체를 갖는 트랜지스터(OS 트랜지스터)를 사용하여 선택 트랜지스터를 제공하는 구성으로 한다.
소자층(22)에 사용할 수 있는 산화물 반도체는 애벌란시(avalanche) 항복이 일어나기 어렵고 절연 내압이 높다. 예를 들어, 실리콘은 밴드갭이 1.12eV로 작기 때문에, 애벌란시 항복이라고 불리는 눈사태처럼 전자가 발생하는 현상이 일어나기 쉽고, 게이트 절연층으로의 장벽을 넘을 수 있을 만큼 고속으로 가속되는 전자의 수가 증가한다. 한편, 상기 산화물 반도체는 밴드갭이 2eV 이상으로 넓고, 애벌란시 항복이 일어나기 어렵고, 실리콘에 비하여 핫 캐리어 열화에 대한 내성이 높기 때문에 절연 내압이 높다.
또한, 절연 내압이 높은 재료의 하나인 실리콘 카바이드의 밴드갭과 상기 산화물 반도체층에 사용되는 산화물 반도체의 밴드갭은 동등하지만, 상기 산화물 반도체의 전계 효과 이동도는 실리콘 카바이드보다 2자릿수 정도 작다. 따라서, 전자가 가속되기 어렵고, 또한 게이트 절연층과의 장벽이 실리콘 카바이드, 질화 갈륨, 또는 실리콘보다 커 게이트 절연층에 주입되는 전자가 매우 적기 때문에, 실리콘 카바이드, 질화 갈륨, 또는 실리콘에 비하여 핫 캐리어 열화가 일어나기 어려워, 절연 내압이 높다.
따라서, OS 트랜지스터는 미세화되어도 오프 전류가 작다. 또한 OS 트랜지스터는 Si 트랜지스터에 비하여 내압이 크다. 미세화된 OS 트랜지스터로 한 경우에, 프레임 주파수를 작게 하여 동작하는 것도 가능해진다. 또한 미세화된 OS 트랜지스터로 한 경우, 비디오 전압의 인가에 기인하는 절연 파괴가 생기기 어렵게 할 수 있다.
도 1의 (B)는, 도 1의 (A)에 도시된 소자층(21) 및 소자층(22)을 갖는 화소 회로(20)와, 화소 회로(20)에 접속된 발광 소자를, 각 층으로 나누어 도시한 회로의 모식도이다. 또한 도 1의 (B)에는, 2화소분의 화소 회로 및 발광 소자를 도시하였다.
또한 도 1의 (B)에는, x방향, y방향, 및 z방향을 도시하였다. x방향은 도 1의 (B)에 도시된 바와 같이 게이트선(GL)에 평행한 방향이다. y방향은 도 1의 (B)에 도시된 바와 같이 소스선(SL)에 평행한 방향이다. z방향은 도 1의 (B)에 도시된 바와 같이 x방향 및 y방향으로 규정되는 평면에 수직인 방향이다. 상술한 소자층(21) 및 소자층(22)은 트랜지스터를 갖는 층이 z방향으로 적층된다.
도 1의 (B)에서, 소자층(21)은 게이트선(GL), 애노드선(anode), 및 구동 트랜지스터인 트랜지스터(M2)를 갖는다. 도 1의 (B)에서, 소자층(22)은 소스선(SL), 및 선택 트랜지스터로서 기능하는 트랜지스터(M1)를 갖는다. 도 1의 (B)에서, 소자층(23)은 발광 소자(EL) 및 캐소드선(cathode)을 갖는다.
각 층의 트랜지스터 등의 소자는 도 1의 (B)에 도시된 바와 같이 배선 등을 통하여 전기적으로 접속될 수 있다.
도 1의 (A) 및 (B)에 도시된 바와 같이 본 발명의 일 형태의 표시 장치(10)는 발광 소자(EL)를 구동시키기 위한 트랜지스터(M2)를 소자층(21)에 배치하고, 소스선(SL)의 비디오 전압을 트랜지스터(M2)의 게이트에 인가하기 위한 스위치로서 기능하는 트랜지스터(M1)를 소자층(21)의 위층인 소자층(22)에 배치하는 구성으로 한다. 트랜지스터(M2)는 SOI 기판을 사용하여 제작된 트랜지스터와 같이, 실리콘을 채널 형성 영역에 갖는 트랜지스터로 한다. 트랜지스터(M1)는 산화물 반도체를 채널 형성 영역에 갖는 트랜지스터로 한다.
화소 회로(20)가 갖는 트랜지스터(M1)와 트랜지스터(M2)를 상이한 층에 배치하는 구성으로 함으로써, 트랜지스터(M2)의 레이아웃 면적을 크게 할 수 있다. 트랜지스터(M1)는 산화물 반도체를 채널 형성 영역에 갖는 구성으로 함으로써, 실리콘을 채널 형성 영역에 갖는 트랜지스터에 비하여 내압을 높일 수 있다. 트랜지스터(M1)를 트랜지스터(M2)와 상이한 소자층에 배치함으로써 회로 레이아웃에 대한 제약을 완화시킬 수 있고, 트랜지스터(M2)의 채널 길이를 크게 설계할 수 있다. 따라서, 트랜지스터(M2)의 전류 공급 능력을 조정한 회로 레이아웃을 할 수 있음과 함께, 트랜지스터(M2)의 내압을 높일 수 있다. 더구나, 불순물 원소를 채널 형성 영역에 첨가하는 등에 의하여, 문턱 전압 등의 전기 특성의 편차를 작게 한 트랜지스터(M2)로 할 수 있다.
도 2에는, 도 1의 (B)에 대응하는 단면의 모식도를 도시하였다. 도 2에는, 도 1의 (B)와 마찬가지로, 트랜지스터(M2)를 갖는 소자층(21), 트랜지스터(M1)를 갖는 소자층(22), 및 발광 소자(EL)를 갖는 소자층(23)을 도시하였다.
도 2에는 베이스 기판(31), 절연층(33), 반도체층(35), 게이트 절연층(38), 게이트 전극층(39), 절연층(40), 절연층(41), 절연층(42), 게이트 전극층(43C), 전극층(43A), 전극층(43B), 게이트 절연층(44), 산화물 반도체층(45), 소스 전극(46A), 드레인 전극(46B), 전극(46C), 절연층(47), 절연층(48), 절연층(49), 도전층(50), 절연층(51), EL층(52), 및 도전층(53)을 도시하였다. 반도체층(35)은 불순물 영역(36A), 불순물 영역(36B), 및 채널 형성 영역(37)을 갖는다. 또한 도 2에는, 트랜지스터(M1), 트랜지스터(M2), 및 발광 소자(EL)를 도시하였다.
트랜지스터(M2)는 불순물 영역(36A) 및 불순물 영역(36B)에 첨가하는 도전성을 부여하는 불순물 원소를 바꿈으로써, n채널형 또는 p채널형의 구분 제작을 용이하게 할 수 있다.
또한 도 2에서 트랜지스터(M2)는 사이드월 절연층을 갖는 구성으로 하여도 좋다. 또한 도 2에서 트랜지스터(M2)는 트랜지스터(M2)를 둘러싸도록 소자 분리층을 갖는 구성으로 하여도 좋다. 또한 도 2에서 트랜지스터(M2)의 불순물 영역(36A) 및 불순물 영역(36B)은 실리사이드 영역 등을 갖는 구성으로 하여도 좋다.
게이트 전극층(39), 게이트 전극층(43C), 전극층(43A), 전극층(43B), 소스 전극(46A), 드레인 전극(46B), 전극(46C), 도전층(50), 및 도전층(53)에 적용 가능한 도전 재료로서는, 실시형태 2의 각 도전층에 대한 설명에서 드는 도전 재료를 사용할 수 있다.
절연층(33), 게이트 절연층(38), 절연층(40), 절연층(41), 절연층(42), 게이트 절연층(44), 절연층(47), 절연층(48), 절연층(49), 및 절연층(51)에 적용 가능한 절연 재료로서는, 실시형태 2의 각 절연층에 대한 설명에서 드는 절연 재료를 사용할 수 있다.
베이스 기판(31), 반도체층(35), EL층(52), 불순물 영역(36A), 불순물 영역(36B), 및 채널 형성 영역(37)에 적용 가능한 재료로서는, 실시형태 2의 설명에서 드는 각 재료를 사용할 수 있다.
산화물 반도체층(45)은 In, M(M은 Al, Ga, Y, 또는 Sn), 및 Zn을 갖는다. 예를 들어 산화물 반도체층(45)으로서는, In의 원자수비가 M의 원자수비보다 많은 영역을 갖는 것이 바람직하다. 다만, 본 발명의 일 형태의 반도체 장치는, 이에 한정되지 않고, In의 원자수비가 M의 원자수비보다 적은 영역을 갖는 구성, 또는 In의 원자수비가 M의 원자수비와 같은 영역을 갖는 구성으로 하여도 좋다.
산화물 반도체층(45)이, In의 원자수비가 M의 원자수비보다 많은 영역을 가짐으로써, 트랜지스터(M1)의 전계 효과 이동도를 높게 할 수 있다. 구체적으로는, 트랜지스터(M1)의 전계 효과 이동도가 10cm2/Vs를 넘는, 바람직하게는 트랜지스터(M1)의 전계 효과 이동도가 30cm2/Vs를 넘는 것이 가능해진다.
또한, 도 2에 도시된 바와 같이, 트랜지스터(M2)의 반도체층(35)과 트랜지스터(M1)의 산화물 반도체층(45)은 서로 중첩되지 않는 것이 바람직하다.
트랜지스터(M2)의 반도체층(35)과 트랜지스터(M1)의 산화물 반도체층(45)이 서로 중첩되는 경우, 어느 한쪽의 트랜지스터가 동작하고 있을 때 다른 쪽으로 영향을 미치는 경우가 있다. 이 영향을 피하기 위하여, 트랜지스터(M1)와 트랜지스터(M2)의 간격을 크게 하는 구성, 또는 트랜지스터(M1)와 트랜지스터(M2) 사이에 도전층을 제공하는 구성 등을 들 수 있다. 그러나, 전자(前者)의 구성을 사용할 때, 표시 장치가 두꺼워지기 때문에, 예를 들어 표시 장치(10)를 플렉시블 기판 등에 형성하는 경우에 굽힘성 등이 문제가 될 수 있다. 또한, 후자의 구성을 사용할 때, 도전층을 형성하는 공정 증가, 및 전자의 구성과 마찬가지로 표시 장치가 두꺼워짐으로 인하여 문제가 되는 경우가 있다.
한편, 본 발명의 일 형태의 표시 장치(10)에서는, 트랜지스터(M1)와 트랜지스터(M2)를 중첩하도록 배치하지만, 각 트랜지스터의 반도체층은 중첩되지 않는다. 트랜지스터(M1)와 트랜지스터(M2)를 중첩하도록 배치함으로써, 하나의 화소에서의 트랜지스터의 레이아웃 자유도를 높일 수 있다.
트랜지스터(M1)는, 소스 전극(46A)과 드레인 전극(46B) 사이에서 산화물 반도체층(45)의 일부가 노출된 채널 에치 구조를 갖는다. 트랜지스터(M1)는 채널 에치 구조에 한정되지 않고, 채널 보호 구조로 하여도 좋다. 또한 트랜지스터(M2)는 게이트 절연층(38)을 개재(介在)하여, 반도체층(35)이 갖는 채널 형성 영역(37) 위에 게이트 전극층(39)을 갖는 톱 게이트 구조를 갖는다. 트랜지스터(M2)는 톱 게이트 구조에 한정되지 않고, 더블 게이트 구조 또는 멀티 게이트 구조를 가져도 좋다.
도 2에 도시된 바와 같이 본 발명의 일 형태의 표시 장치(10)는, 화소 회로(20)가 갖는 트랜지스터(M1)와 트랜지스터(M2)를 상이한 층에 배치하는 구성으로 함으로써, 트랜지스터(M2)의 레이아웃 면적을 크게 할 수 있다. 트랜지스터(M1)는 산화물 반도체를 채널 형성 영역에 갖는 구성으로 함으로써, 실리콘을 채널 형성 영역에 갖는 트랜지스터에 비하여 내압을 높일 수 있다. 트랜지스터(M1)를 트랜지스터(M2)와 상이한 소자층에 배치함으로써 회로 레이아웃에 대한 제약을 완화시킬 수 있고, 트랜지스터(M2)의 채널 길이를 크게 설계할 수 있다. 따라서, 트랜지스터(M2)의 전류 공급 능력을 조정한 회로 레이아웃을 할 수 있음과 함께, 트랜지스터(M2)의 내압을 높일 수 있다. 더구나, 불순물 원소를 채널 형성 영역에 첨가하는 등에 의하여, 문턱 전압 등의 전기 특성의 편차를 작게 한 트랜지스터(M2)로 할 수 있다.
도 3의 (A) 및 (B)에는 화소 회로의 일례를 도시하였다. 또한 도 3의 (A) 및 (B)에서 화소 회로는 발광 소자(EL)와 아울러 도시하였다.
도 3의 (A)에서는, 트랜지스터(M1), 트랜지스터(M2), 용량 소자(C1), 발광 소자(EL), 애노드선(anode), 캐소드선(cathode), 소스선(SL), 및 게이트선(GL)을 도시하였다. 도 1의 (B)에서 설명한 화소 회로(20)에 용량 소자(C1)를 추가한 회로에 대응하는 화소 회로이다. 또한 도 3의 (A)에서, 용량 소자(C1)를 도시하였지만, 트랜지스터(M1)의 게이트 용량을 크게 함으로써 생략할 수 있다.
도 3의 (B)는 도 3의 (A)와 상이한 화소 회로의 일례이다. 도 3의 (B)는 도 3의 (A)에서 p채널형으로 도시한 트랜지스터(M2)를 n채널형으로 한 회로이다. 도 3의 (B)의 화소 회로(20A)에서는, 트랜지스터(M1), 트랜지스터(M2), 용량 소자(C1), 발광 소자(EL), 애노드선(anode), 캐소드선(cathode), 소스선(SL), 및 게이트선(GL)을 도시하였다.
도 3의 (C)는 도 3의 (A) 및 (B)와는 상이한 화소 회로의 일례이다. 도 3의 (C)는 도 3의 (B)에, 트랜지스터(M2)를 흐르는 전류량을 모니터하기 위한 트랜지스터(M3) 및 모니터선(ML)을 추가한 회로이다. 도 3의 (C)의 화소 회로(20B)에서는, 트랜지스터(M1), 트랜지스터(M2), 트랜지스터(M3), 용량 소자(C1), 발광 소자(EL), 애노드선(anode), 캐소드선(cathode), 모니터선(ML), 소스선(SL), 및 게이트선(GL)을 도시하였다.
도 4는, 도 3의 (C)에 도시된 화소 회로(20B)가 갖는 트랜지스터(M1 내지 M3)를, 도 1의 (B)와 마찬가지로 각 층으로 나누어 도시한 회로의 모식도이다. 또한 도 4에서는 2화소분의 화소 회로 및 발광 소자를 도시하였다.
도 4에서 소자층(22)은 소스선(SL), 선택 트랜지스터로서 기능하는 트랜지스터(M1), 용량 소자(C1)에 더하여, 트랜지스터(M3) 및 모니터선(ML)을 갖는다. 트랜지스터(M3)는 모니터선(ML)에 전류를 흘리기 위한 소자이며 스위치로서 기능한다. 그러므로, 트랜지스터(M1)와 마찬가지로, 트랜지스터(M3)는 소자층(22)에 제공하는 구성으로 하는 것이 바람직하다. 상기 구성으로 함으로써, 소자층(21)에 있는 구동 트랜지스터로서 기능하는 트랜지스터(M2)의 채널 길이를 길게 레이아웃하기가 용이해진다.
도 5의 (A)에는 게이트선 구동 회로로서 기능하는 구동 회로(11)의 일례를 도시하였다.
도 5의 (A)에는 시프트 레지스터(61) 및 버퍼 회로(62)를 도시하였다. 시프트 레지스터(61)는 복수의 펄스 출력 회로를 갖고, 예를 들어 게이트 클록 신호(GCLK), 반전 게이트 클록 신호(GCLKB), 및 게이트 스타트 펄스(GSP) 등의 제어 신호에 의하여, 버퍼 회로(62)에 펄스 신호(SR_OUT)를 출력한다. 버퍼 회로(62)는 펄스 신호(SR_OUT)에 대응하는, 전류 공급 능력을 크게 한 주사 신호를 각 행의 게이트선(GL)에 출력한다.
버퍼 회로(62)는 단극성의 트랜지스터를 사용하여 형성할 수도 있지만, 도 5의 (B)에 도시된 바와 같이 CMOS(Complementary Metal Oxide Semiconductor) 회로로 구성하는 것이 바람직하다. 도 5의 (B)에서, 트랜지스터(M11)는 p채널형이고 트랜지스터(M12)는 n채널형이고, 펄스 신호(SR_OUT)에 따라, 게이트선(GL)의 전압을 전압 VDD 또는 VSS로 하기 위한 전류를 흘릴 수 있다.
또한 도 5의 (C)에는, 소스선 구동 회로로서 기능하는 구동 회로(12)의 일례를 도시하였다.
도 5의 (C)에는, 비디오 전압 생성 회로(63) 및 버퍼 회로(64)를 도시하였다. 비디오 전압 생성 회로(63)는 복수의 펄스 출력 회로, 래치 회로, 및 디지털 아날로그 변환 회로를 갖고, 예를 들어 소스 클록 신호(SCLK), 반전 소스 클록 신호(SCLKB), 및 소스 스타트 펄스(SSP) 등의 제어 신호에 의하여, 각 열의 소스선(SL)에 데이터 신호(DATA)에 대응하는 비디오 전압(Vdata)을 출력한다. 버퍼 회로(64)는 전압 폴로어 회로로서 기능하는 증폭기를 갖는다.
버퍼 회로(64)는 도 5의 (D)에 도시된 바와 같이 CMOS 회로로 구성하는 것이 바람직하다. 도 5의 (D)에서, 트랜지스터(M13)는 p채널형이고 트랜지스터(M14)는 n채널형이고, 비디오 전압(Vdata)에 따른 차동 전압(AMP+, AMP-)을 증폭기의 출력단(出力段)이 갖는 트랜지스터(M13) 및 트랜지스터(M14)에 인가하여, 각 열의 소스선(SL)에 비디오 전압(Vdata)에 따른 전류를 출력한다.
도 6은, 도 5의 (B)에 도시된 게이트선(GL)에 접속되는 버퍼 회로(62)를 갖는 소자층(21C), 도 5의 (D)에 도시된 소스선(SL)에 접속되는 버퍼 회로(64)를 갖는 소자층(21B)을, 도 1의 (B)와 마찬가지로 각 층으로 나누어 도시한 회로의 모식도이다. 또한 도 6에서는, 2화소분의 화소 회로 및 발광 소자를 도시하였다.
도 6에서 소자층(21B, 21C)는, CMOS 회로를 용이하게 형성 가능한 Si 트랜지스터가 제공된 소자층(21)과 같은 층에 제공할 수 있다. 버퍼 회로(62) 및 버퍼 회로(64)가 갖는 트랜지스터(M11 내지 M14)는 큰 전류를 흘릴 필요가 있어, 전계 효과 이동도가 높은 Si 트랜지스터와 같은 층에 제공함으로써, 트랜지스터 사이즈를 작게 할 수 있다. 따라서, 표시 장치의 슬림 베젤화를 도모할 수 있다.
상술한 본 발명의 일 형태의 표시 장치는, 발광 소자를 구동하기 위한 트랜지스터(구동 트랜지스터)를 제 1 소자층에 배치하고, 소스선의 비디오 전압을 구동 트랜지스터의 게이트에 인가하기 위하여 스위치로서 기능하는 트랜지스터(선택 트랜지스터)를 제 1 소자층의 위층인 제 2 소자층에 배치하는 구성으로 한다. 구동 트랜지스터는 SOI 기판을 사용하여 제작된 트랜지스터와 같이, 실리콘을 채널 형성 영역에 갖는 트랜지스터로 한다. 선택 트랜지스터는 반도체로서 기능하는 금속 산화물(산화물 반도체, 또는 OS라고도 함)을 채널 형성 영역에 갖는 트랜지스터로 한다.
구동 트랜지스터와 선택 트랜지스터를 상이한 층에 배치하는 구성으로 함으로써, 구동 트랜지스터의 레이아웃 면적을 크게 할 수 있다. 선택 트랜지스터는 산화물 반도체를 채널 형성 영역에 갖는 구성으로 함으로써, 실리콘을 채널 형성 영역에 갖는 트랜지스터에 비하여 내압을 높일 수 있다. 선택 트랜지스터를 구동 트랜지스터와 상이한 소자층에 배치함으로써 회로 레이아웃에 대한 제약을 완화시킬 수 있고, 구동 트랜지스터의 채널 길이를 크게 설계할 수 있다. 따라서, 구동 트랜지스터의 전류 공급 능력을 조정한 회로 레이아웃을 할 수 있음과 함께, 구동 트랜지스터의 내압을 높일 수 있다. 더구나, 불순물 원소를 채널 형성 영역에 첨가하는 등에 의하여, 문턱 전압 등의 전기 특성의 편차를 작게 한 구동 트랜지스터로 할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 발명의 일 형태의 표시 장치는 실리콘을 사용한 트랜지스터(Si 트랜지스터)와, 산화물 반도체를 사용한 트랜지스터(OS 트랜지스터)를 갖는다. Si 트랜지스터는 실리콘 웨이퍼, SOI 기판, 절연 표면 위의 실리콘 박막 등을 사용하여 형성할 수 있다. 본 실시형태에서는, 표시 장치의 제작 방법에 대하여 도 7 내지 도 10을 참조하여 설명한다.
본 실시형태에서는, SOI 기판을 사용하여 Si 트랜지스터를 제작한 후, OS 트랜지스터를 제작하는 경우를 예로 들어 설명한다.
우선, SOI 기판의 제작 방법에 대하여 설명한다.
도 7의 (A)에 도시된 바와 같이, 본드 기판(80)을 세정한 후, 본드 기판(80)의 표면에 절연층(33)을 형성한다.
본드 기판(80)으로서, 실리콘의 단결정 반도체 기판을 사용할 수 있다. 또한 본드 기판(80)으로서, 결정 격자에 변형을 갖는 실리콘, 실리콘에 저마늄이 첨가된 실리콘 저마늄 등의 반도체 기판을 사용하여도 좋다.
또한, 본드 기판(80)에 사용되는 단결정 반도체 기판은, 결정축의 방향이 기판 내에서 일치되고 있는 것이 바람직하지만, 점결함, 선결함, 면결함 등의 격자 결함이 완벽하게 배제된 완전 결정일 필요는 없다.
본드 기판(80)의 형상은 원형에 한정되지 않고, 원형 이외의 형상으로 가공되어 있어도 좋다. 예를 들어, 후에 접합될 베이스 기판(31)의 형상이 일반적으로 직사각형인 것, 및 축소 투영형 노광 장치 등의 노광 장치의 노광 영역이 직사각형인 것 등을 고려하여, 본드 기판(80)이 직사각형이 되도록 그 형상을 가공하여도 좋다. 본드 기판(80)의 형상 가공은, 시판의 원형상 단결정 반도체 기판을 절단함으로써 수행할 수 있다.
절연층(33)에는 하나의 절연층을 사용하여도, 복수의 절연층을 적층시켜 사용하여도 좋다. 절연층(33)의 두께는, 불순물이 포함되는 영역이 후에 제거되는 것을 고려하여, 15nm 이상 500nm 이하로 하면 좋다.
절연층(33)을 구성하는 막에는, 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 산화 저마늄막, 질화 저마늄막, 산화질화 저마늄막, 질화산화 저마늄막 등 실리콘 또는 저마늄을 조성에 포함하는 절연층을 사용할 수 있다. 또한, 산화 알루미늄, 산화 탄탈럼, 산화 하프늄 등 금속의 산화물로 이루어진 절연층, 질화 알루미늄 등 금속의 질화물로 이루어진 절연층, 산화질화 알루미늄 등 금속의 산화질화물로 이루어진 절연층, 질화산화 알루미늄 등 금속의 질화산화물로 이루어진 절연층을 사용할 수도 있다.
본 실시형태에서는, 본드 기판(80)을 열산화시킴으로써 형성된 산화 실리콘을 절연층(33)으로서 사용하는 예를 나타낸다. 또한 도 7의 (A)에서는, 절연층(33)이 본드 기판(80)의 전체 면을 덮도록 형성되어 있지만, 절연층(33)은 본드 기판(80)의 적어도 한 면에 형성되어 있으면 좋다.
절연층(33)은, 평활하고 친수성인 접합면을 본드 기판(80)의 표면에 형성하기 위한 막이다. 그러므로, 절연층(33)의 평균 거칠기(Ra)가 0.7nm 이하, 0.4nm 이하인 것이 더 바람직하다. 또한, 절연층(33)의 두께는 5nm 이상 500nm 이하이고, 더 바람직하게는 10nm 이상 200nm 이하로 하면 좋다.
다음에 도 7의 (B)에 도시된 바와 같이 본드 기판(80)에, 전계로 가속된 이온으로 이루어진 이온 빔을 화살표로 나타낸 바와 같이 절연층(33)을 통하여 조사하여, 본드 기판(80)의 표면에서 일정한 깊이의 영역에, 미소 보이드(void)를 갖는 취화층(82)을 형성한다. 예를 들어, 취화층은 결정 구조가 흐트러짐으로써 국소적으로 취약화된 층을 의미하고, 그 상태는 취화층을 형성하는 방법에 따라 상이하다. 또한, 본드 기판의 한 표면에서 취화층까지의 영역도 약간 취약화되는 경우가 있지만, 취화층은 나중에 분단되는 영역 및 그 부근의 층을 가리킨다.
취화층(82)이 형성되는 영역의 깊이는, 이온 빔의 가속 에너지와 이온 빔의 입사각에 의하여 조절할 수 있다. 이온의 평균 침입 깊이와 대략 같은 깊이의 영역에 취화층(82)이 형성된다. 이온을 주입하는 깊이에 의하여, 나중에 본드 기판(80)으로부터 분리되는 반도체층(84)의 두께가 결정된다. 취화층(82)이 형성되는 깊이는 예를 들어 50nm 이상 500nm 이하로 할 수 있고, 바람직하게는 50nm 이상 200nm 이하로 하면 좋다.
이온을 본드 기판(80)에 주입하기 위해서는, 질량 분리를 수반하지 않는 이온 도핑법으로 수행하는 것이 택트 타임을 단축한다는 점에서 바람직하지만, 본 발명은 질량 분리를 수반하는 이온 주입법을 사용하여도 좋다.
다음에, 도 7의 (C)에 도시된 바와 같이, 절연층(33)을 사이에 끼우도록 본드 기판(80)과 베이스 기판(31)을 접합한다.
접합은, 베이스 기판(31)과, 본드 기판(80) 위의 절연층(33)을 밀착시킨 후, 중첩시킨 베이스 기판(31)과 본드 기판(80)의 일부에, 1N/cm2 이상 500N/cm2 이하, 바람직하게는 11N/cm2 이상 20N/cm2 이하 정도의 압력을 가한다. 압력을 가하면 그 부분에서 베이스 기판(31)과 절연층(33)의 접합이 시작하고, 최종적으로는 밀착한 면 전체가 접합된다.
접합은 반데르발스 힘(Van der Waals force)이나 수소 결합을 사용하여 수행되기 때문에, 실온에서도 강고한 접합이 이루어진다. 또한, 상기 접합은 저온으로 수행할 수 있기 때문에, 베이스 기판(31)에 다양한 것을 사용할 수 있다. 예를 들어 베이스 기판(31)으로서는, 알루미노실리케이트 유리, 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리 등 전자 공업용에 사용되는 각종 유리 기판 외에, 석영 기판, 세라믹 기판, 사파이어 기판 등의 기판을 사용할 수 있다. 또한 베이스 기판(31)으로서, 실리콘, 갈륨 비소, 인듐 인 등의 반도체 기판 등을 사용할 수 있다. 또는, 스테인리스 기판을 포함하는 금속 기판을 베이스 기판(31)으로서 사용하여도 좋다. 또한, 베이스 기판(31)으로서 사용하는 유리 기판은 열팽창 계수가 25×10-7/℃ 이상 50×10-7/℃ 이하(바람직하게는 30×10-7/℃ 이상 40×10-7/℃ 이하)이고, 변형점이 580℃ 이상 680℃ 이하(바람직하게는 600℃ 이상 680℃ 이하)인 기판을 사용하는 것이 바람직하다. 또한, 유리 기판으로서 무알칼리 유리 기판을 사용하면, 불순물로 인한 표시 장치의 오염을 억제할 수 있다.
유리 기판으로서는, 액정 패널의 제조용에 개발된 마더 유리 기판을 사용할 수 있다. 마더 유리로서는, 예를 들어 제 3 세대(550mm×650mm), 제 3.5 세대(600mm×720mm), 제 4 세대(680mm×880mm 또는 730mm×920mm), 제 5 세대(1100mm×1300mm), 제 6 세대(1500mm×1850mm), 제 7 세대(1870mm×2200mm), 제 8 세대(2200mm×2400mm) 등의 사이즈의 기판이 알려져 있다. 대면적의 마더 유리 기판을 베이스 기판(31)으로서 사용하여 SOI 기판을 제조함으로써, SOI 기판의 대면적화를 실현할 수 있다.
다음에, 가열 처리를 수행함으로써, 취화층(82)에서 인접한 미소 보이드들이 결합하여 미소 보이드의 부피가 증대한다. 그 결과, 도 7의 (D)에 도시된 바와 같이, 취화층(82)에서 본드 기판(80)의 일부인 반도체층(84)이 본드 기판(80)으로부터 분리된다. 절연층(33)은 베이스 기판(31)과 접합되어 있으므로, 베이스 기판(31) 위에는 본드 기판(80)으로부터 분리된 반도체층(84)이 고정된다. 반도체층(84)을 본드 기판(80)으로부터 분리하기 위한 가열 처리의 온도는 베이스 기판(31)의 변형점을 넘지 않는 온도로 한다.
이 가열 처리에는 RTA(Rapid Thermal Anneal) 장치, 저항 가열로, 마이크로파 가열 장치를 사용할 수 있다. RTA 장치에는 GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치를 사용할 수 있다. GRTA 장치를 사용하는 경우에는, 가열 온도를 550℃ 이상 650℃ 이하, 처리 시간을 0.5분 이상 60분 이내로 할 수 있다. 저항 가열로를 사용하는 경우에는, 가열 온도를 200℃ 이상 650℃ 이하, 처리 시간을 2시간 이상 4시간 이내로 할 수 있다.
또한 베이스 기판(31)에 밀착된 반도체층(84)에는, 취화층(82)의 형성, 취화층(82)에서의 분단으로 인하여 결정 결함이 형성되어 있거나, 또는 그 표면의 평탄성이 손실되어 있다. 그래서, 본 발명의 일 형태에서는, 결정 결함 저감 및 평탄성 향상을 위하여, 반도체층(84)의 표면에 형성되어 있는 자연 산화막 등의 산화막을 제거하는 처리를 수행한 후, 반도체층(84)에 레이저광을 조사한다.
본 실시형태에서는, 플루오린화 수소의 농도가 0.5wt%의 DHF에 반도체층(84)을 110초간 노출시킴으로써 산화막을 제거한다.
레이저광 조사는 반도체층(84)을 부분 용융시킬 정도의 에너지 밀도로 수행하는 것이 바람직하다. 이것은, 완전 용융시키면 액체상이 된 반도체층(84)에서 무질서한 핵 발생이 일어나기 때문에, 반도체층(84)이 재결정화되었을 때에 미결정이 생성되어 결정성이 저하되기 때문이다. 부분 용융시킴으로써, 반도체층(84)에서는 용융되어 있지 않은 고체상 부분으로부터 결정 성장이 진행되는, 이른바 세로 성장이 일어난다. 세로 성장에 의한 재결정화에 의하여, 반도체층(84)의 결정 결함이 감소되어 결정성이 회복된다. 또한, 반도체층(84)이 완전 용융 상태란 것은, 반도체층(84)이 절연층(33)과의 계면까지 용융되어 액체 상태가 되어 있는 것을 말한다. 한편, 반도체층(84)이 부분 용융 상태란 것은, 상층이 용융되어 액체상이고, 하층이 고상인 상태를 말한다.
본 실시형태에서는, 레이저광의 조사는 반도체층(84)의 막 두께가 146nm 정도인 경우, 다음과 같이 수행할 수 있다. 레이저광의 레이저 발진기로서, XeCl 엑시머 레이저(파장: 308nm, 펄스 폭: 20n초, 반복 주파수 30Hz)를 사용한다. 광학계에 의하여, 레이저광의 단면을 0.4mm×120mm의 선 형상으로 정형한다. 레이저광의 주사 속도를 0.5mm/초로 하고, 레이저광을 반도체층(84)에 조사한다. 레이저광의 조사에 의하여, 도 7의 (E)에 도시된 바와 같이 결정 결함이 수복(修復)된 반도체층(85)이 형성된다.
다음에, 레이저광을 조사한 후에, 반도체층(85)의 표면을 에칭하여도 좋다. 레이저광 조사 후에 반도체층(85)의 표면을 에칭하는 경우, 레이저광의 조사 전에 반도체층(84)의 표면을 반드시 에칭할 필요는 없다. 또한, 레이저광의 조사 전에 반도체층(84)의 표면을 에칭한 경우에는, 레이저광 조사 후에 반드시 반도체층(85)의 표면을 에칭할 필요는 없다. 또는, 레이저광 조사 후 및 레이저광 조사 전에, 반도체층의 표면을 에칭하도록 하여도 좋다.
상기 에칭에 의하여, 나중에 형성되는 반도체 소자에 최적의 막 두께까지 반도체층(85)을 박막화할 수 있을 뿐만 아니라, 반도체층(85)의 표면을 평탄화할 수 있다.
레이저광을 조사한 후, 반도체층(85)에 500℃ 이상 650℃ 이하의 가열 처리를 수행하는 것이 바람직하다. 이 가열 처리에 의하여, 레이저광 조사로 회복되지 않은 반도체층(85)의 결함을 소멸시키고 반도체층(85)의 변형을 완화시킬 수 있다. 이 가열 처리에는 RTA(Rapid Thermal Anneal) 장치, 저항 가열로, 마이크로파 가열 장치를 사용할 수 있다. RTA 장치에는 GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치를 사용할 수 있다. 예를 들어, 저항 가열로를 사용한 경우, 600℃로 4시간 가열하면 좋다.
다음에, 도 8의 (A)에 도시된 바와 같이, 절연층(33)과 반도체층(85)이 접합된 베이스 기판(31)의 반도체층을 부분적으로 에칭함으로써, 섬 형상으로 가공된 반도체층(35)을 형성한다.
반도체층(35)은 문턱 전압을 제어하기 위하여, 붕소, 알루미늄, 갈륨 등의 p형 불순물, 또는 인, 비소 등의 n형 불순물을 첨가하여도 좋다.
다음에, 도 8의 (B)에 도시된 바와 같이, 반도체층(35)을 덮도록 게이트 절연층(38)을 형성한다. 게이트 절연층(38)은 고밀도 플라스마 처리를 수행하여 반도체층(35)의 표면을 산화 또는 질화시킴으로써 형성할 수 있다. 고밀도 플라스마 처리는 예를 들어 He, Ar, Kr, Xe 등의 희가스와 산소, 산화 질소, 암모니아, 질소, 수소 등의 혼합 가스를 사용하여 수행한다. 이 경우, 플라스마의 여기를 마이크로파의 도입에 의하여 수행함으로써, 낮은 전자 온도로 고밀도의 플라스마를 생성할 수 있다.
상술한 고밀도 플라스마 처리에 의한 반도체막의 산화 또는 질화는 고상 반응으로 진행되기 때문에, 게이트 절연층(38)과 반도체층(35)의 계면 준위 밀도를 현저히 낮게 할 수 있다. 또한 고밀도 플라스마 처리에 의하여 반도체층(35)을 직접 산화 또는 질화시킴으로써, 형성되는 절연층의 두께 편차를 억제할 수 있다. 또한 반도체막이 결정성을 갖는 경우, 고밀도 플라스마 처리를 사용하여 반도체막의 표면을 고상 반응으로 산화시킴으로써, 결정립계에서만 산화가 빠르게 진행되는 것을 억제하여, 균일성이 좋고 계면 준위 밀도가 낮은 게이트 절연층을 형성할 수 있다. 고밀도 플라스마 처리에 의하여 형성된 절연층을 게이트 절연층의 일부 또는 전부에 포함하여 형성되는 트랜지스터는 특성 편차를 억제할 수 있다.
또는, 반도체층(35)을 열산화시킴으로써, 게이트 절연층(38)이 형성되도록 하여도 좋다. 또한, 플라스마 CVD법 또는 스퍼터링법 등을 사용하여, 산화 실리콘, 질화산화 실리콘, 산화질화 실리콘, 질화 실리콘, 산화 하프늄, 산화 알루미늄, 또는 산화 탄탈럼을 포함하는 막을 단층 또는 적층으로 함으로써 게이트 절연층(38)을 형성하여도 좋다.
게이트 절연층(38) 위에 도전층을 형성한 후, 이 도전층을 소정의 형상으로 가공함으로써, 반도체층(35) 상방에 게이트 전극층(39)을 형성한다. 게이트 전극층(39) 형성에는 CVD법, 스퍼터링법 등을 사용할 수 있다. 게이트 전극층(39)에는 탄탈럼(Ta), 텅스텐(W), 타이타늄(Ti), 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 크로뮴(Cr), 나이오븀(Nb) 등을 사용할 수 있다. 또한 상기 금속을 주성분으로 하는 합금을 사용하여도 좋고, 상기 금속을 포함하는 화합물을 사용하여도 좋다. 또는, 반도체막에 도전성을 부여하는 인 등의 불순물 원소를 도핑한 다결정 실리콘 등의 반도체를 사용하여도 좋다.
또한, 본 실시형태에서는 게이트 전극층(39)을 단층의 도전층으로 형성하였지만, 본 실시형태는 이 구성에 한정되지 않는다. 게이트 전극층(39)은 적층된 복수의 도전층으로 형성되어도 좋다.
2개의 도전층의 조합으로서, 첫 번째 층에 질화 탄탈럼 또는 탄탈럼을, 두 번째 층에 텅스텐을 사용할 수 있다. 상술한 예 외에, 질화 텅스텐과 텅스텐, 질화 몰리브데넘과 몰리브데넘, 알루미늄과 탄탈럼, 알루미늄과 타이타늄 등을 들 수 있다. 텅스텐이나 질화 탄탈럼은 내열성이 높기 때문에 2층의 도전층을 형성한 후의 공정에서, 열 활성화를 목적으로 한 가열 처리를 수행할 수 있다. 또한, 2층의 도전층의 조합으로서, 예를 들어 n형을 부여하는 불순물이 도핑된 실리콘과 니켈실리사이드, n형을 부여하는 불순물이 도핑된 실리콘과 텅스텐실리사이드 등도 사용할 수 있다. 3개의 도전층을 적층하는 3층 구조의 경우에는, 몰리브데넘막과 알루미늄막과 몰리브데넘막의 적층 구조를 채용하면 좋다.
다음에, 도 8의 (C)에 도시된 바와 같이, 게이트 전극층(39)을 마스크로 하여 불순물 원소(71)를 첨가한다. 반도체층(35)에는, p형 불순물 영역인 불순물 영역(36A), 불순물 영역(36B), 및 채널 형성 영역(37)이 형성된다. 본 실시형태에서는, p채널형 트랜지스터를 일례로 하기 때문에, 반도체층(35)에 p형을 부여하는 불순물 원소(예를 들어 붕소)를 첨가한다. n채널형 트랜지스터의 경우에는, 반도체층(35)에 n형을 부여하는 불순물 원소(예를 들어 인 또는 비소)를 첨가한다.
다음에, 도 8의 (D)에 도시된 바와 같이, 게이트 전극층(39) 및 게이트 절연층(38)을 덮도록 절연층(40)을 형성한다. 절연층(40)을 제공함으로써, 가열 처리 수행 시에 게이트 전극층(39)의 표면이 산화되는 것을 방지할 수 있다. 구체적으로 절연층(40)으로서, 질화 실리콘, 질화산화 실리콘, 산화질화 실리콘, 질화 알루미늄, 산화 알루미늄, 산화 실리콘 등을 사용하는 것이 바람직하다. 본 실시형태에서는, 막 두께 50nm 정도의 산화질화 실리콘막을 절연층(40)으로서 사용한다.
또한 본 실시형태에서는, 절연층(40) 위에 절연층(41), 절연층(42)을 적층하였지만, 절연층(40) 위에 형성하는 절연층은 단층의 절연층이어도 좋고, 3층 이상의 절연층이 적층되어도 좋다.
절연층(42)은 그 표면을 화학적 기계적 연마(CMP: Chemical Mechanical Polishing) 등에 의하여 평탄화시켜도 좋다.
다음에, 도 9의 (A)에 도시된 바와 같이, 절연층(42) 위에 게이트 전극층(43C), 전극층(43A), 및 전극층(43B)을 형성한다.
게이트 전극층(43C), 전극층(43A), 및 전극층(43B)의 재료는 몰리브데넘, 타이타늄, 크로뮴, 탄탈럼, 텅스텐, 네오디뮴, 스칸듐 등의 금속 재료, 이들 금속 재료를 주성분으로 하는 합금 재료를 사용한 도전층, 또는 이들 금속의 질화물을 단층 또는 적층으로 사용할 수 있다. 또한, 나중에 수행되는 공정에서의 가열 처리의 온도에 견딜 수 있으면, 상기 금속 재료로서 알루미늄, 구리를 사용할 수도 있다. 알루미늄 또는 구리는 내열성이나 부식성의 문제를 피하기 위하여, 고융점 금속 재료와 조합하여 사용하면 좋다. 고융점 금속 재료로서는, 몰리브데넘, 타이타늄, 크로뮴, 탄탈럼, 텅스텐, 네오디뮴, 스칸듐 등을 사용할 수 있다.
예를 들어, 2층의 적층 구조를 갖는 게이트 전극층(43C), 전극층(43A), 및 전극층(43B)으로서, 알루미늄막 위에 몰리브데넘막이 적층된 2층의 적층 구조, 구리막 위에 몰리브데넘막이 적층된 2층 구조, 구리막 위에 질화 타이타늄막 또는 질화 탄탈럼막이 적층된 2층 구조, 또는 질화 타이타늄막과 몰리브데넘막이 적층된 2층 구조로 하는 것이 바람직하다. 3층의 적층 구조를 갖는 게이트 전극층(43C), 전극층(43A), 및 전극층(43B)으로서는, 알루미늄막, 알루미늄과 실리콘의 합금막, 알루미늄과 타이타늄의 합금막, 또는 알루미늄과 네오디뮴의 합금막을 중간층으로 하고, 텅스텐막, 질화 텅스텐막, 질화 타이타늄막, 또는 타이타늄막을 상하층으로 하여 적층시킨 구조로 하는 것이 바람직하다.
또한 게이트 전극층(43C), 전극층(43A), 및 전극층(43B)에 산화 인듐, 인듐 주석 산화물, 산화 인듐 산화 아연, 산화 아연, 산화 아연 알루미늄, 산화질화 아연 알루미늄, 또는 산화 아연 갈륨 등의 투광성을 갖는 산화물 도전층을 사용할 수도 있다.
게이트 전극층(43C), 전극층(43A), 및 전극층(43B)의 막 두께는 10nm 내지 400nm, 바람직하게는 100nm 내지 200nm로 한다. 본 실시형태에서는, 텅스텐 타깃을 사용한 스퍼터링법에 의하여 150nm의 게이트 전극용 도전층을 형성한 후, 이 도전층을 에칭에 의하여 원하는 형상으로 가공함으로써, 게이트 전극층(43C), 전극층(43A), 및 전극층(43B)을 형성한다. 또한, 형성된 게이트 전극의 단부가 테이퍼 형상이면, 위에 적층되는 게이트 절연층의 피복성이 향상되므로 바람직하다. 또한 레지스트 마스크를 잉크젯법으로 형성하여도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조 비용을 저감시킬 수 있다.
다음에, 도 9의 (B)에 도시된 바와 같이, 게이트 전극층(43C), 전극층(43A), 및 전극층(43B) 위에 게이트 절연층(44)을 형성한다. 게이트 절연층(44)은 플라스마 CVD법 또는 스퍼터링법 등을 사용하여, 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 산화 알루미늄막, 질화 알루미늄막, 산화질화 알루미늄막, 질화산화 알루미늄막, 산화 하프늄막, 또는 산화 탄탈럼막을 단층으로 또는 적층시켜 형성할 수 있다. 게이트 절연층(44)은 수분이나 수소 등의 불순물을 가능한 한 포함하지 않는 것이 바람직하다. 스퍼터링법에 의하여 산화 실리콘막을 성막하는 경우에는, 타깃으로서 실리콘 타깃 또는 석영 타깃을 사용하고, 스퍼터링 가스로서 산소 또는 산소와 아르곤의 혼합 가스를 사용한다.
불순물을 제거함으로써 i형화 또는 실질적으로 i형화된 산화물 반도체(고순도화된 산화물 반도체)는 계면 준위, 계면 전하에 매우 민감하기 때문에, 고순도화된 산화물 반도체와 게이트 절연층(44)의 계면은 중요하다. 그러므로, 고순도화된 산화물 반도체와 접하는 게이트 절연층(GI)은 고품질화가 필요하다.
예를 들어, μ파(2.45GHz)를 사용한 고밀도 플라스마 CVD는 치밀하고 절연 내압이 높은 고품질의 절연층을 형성할 수 있어 바람직하다. 이것은, 고순도화된 산화물 반도체와 고품질의 게이트 절연층이 밀접함으로써, 계면 준위가 저감되어 계면 특성을 양호한 것으로 할 수 있기 때문이다.
물론, 게이트 절연층으로서 양질의 절연층을 형성할 수 있기만 하면, 스퍼터링법이나 플라스마 CVD법 등 다른 성막 방법을 적용할 수 있다. 또한, 성막 후의 열 처리에 의하여 게이트 전극층의 막질, 게이트 절연층과 산화물 반도체의 계면 특성이 개선되는 절연층이어도 좋다. 어쨌든, 게이트 절연층의 막질이 양호한 것은 말할 나위 없고, 게이트 절연층과 산화물 반도체의 계면 준위 밀도를 저감시켜 양호한 계면을 형성할 수 있는 것이면 좋다.
배리어성이 높은 재료를 사용한 절연층과, 질소의 함유비율이 낮은 산화 실리콘막이나 산화질화 실리콘막 등의 절연층을 적층시킨 구조를 갖는 게이트 절연층(44)을 형성하여도 좋다. 이 경우, 산화 실리콘막, 산화질화 실리콘막 등의 절연층은 배리어성이 높은 절연층과 산화물 반도체층 사이에 형성한다. 배리어성이 높은 절연층으로서 예를 들어, 질화 실리콘막, 질화산화 실리콘막, 질화 알루미늄막, 또는 질화산화 알루미늄막 등을 들 수 있다. 배리어성이 높은 절연층을 사용함으로써, 분위기 중의 수분 또는 수소 등의 불순물, 또는 기판 내에 포함되는 알칼리 금속, 중금속 등의 불순물이 산화물 반도체층 내, 게이트 절연층(44) 내, 또는 산화물 반도체층과 다른 절연층의 계면 및 그 근방에 들어오는 것을 방지할 수 있다. 또한, 산화물 반도체층과 접하도록 질소의 함유비율이 낮은 산화 실리콘막이나 산화질화 실리콘막 등의 절연층을 형성함으로써, 배리어성이 높은 절연층이 직접 산화물 반도체층과 접하는 것을 방지할 수 있다.
예를 들어, 제 1 게이트 절연층으로서 스퍼터링법에 의하여 막 두께 50nm 이상 200nm 이하의 질화 실리콘막(SiNy(y>0))을 형성하고, 제 1 게이트 절연층 위에 제 2 게이트 절연층으로서 막 두께 5nm 이상 300nm 이하의 산화 실리콘막(SiOx(x>0))을 적층시켜, 막 두께 100nm의 게이트 절연층(44)으로 하여도 좋다. 게이트 절연층(44)의 막 두께는 트랜지스터에 요구되는 특성에 따라 적절히 설정하면 좋고, 350nm 내지 400nm 정도이어도 좋다.
본 실시형태에서는, 스퍼터링법으로 형성된 막 두께 50nm의 질화 실리콘막 위에, 스퍼터링법으로 형성된 막 두께 100nm의 산화 실리콘막을 적층시킨 구조를 갖는 게이트 절연층(44)을 형성한다.
또한 게이트 절연층(44)에 수소, 수산기, 및 수분이 가능한 한 포함되지 않도록 하기 위해서는, 성막의 전처리로서, 스퍼터링 장치의 예비 가열실에서 게이트 전극층(43C), 전극층(43A), 및 전극층(43B)이 형성된 베이스 기판(31)을 예비 가열하여, 베이스 기판(31)에 흡착된 수분 또는 수소 등의 불순물을 이탈시켜 배기하는 것이 바람직하다. 또한 예비 가열의 온도는 100℃ 이상 400℃ 이하, 바람직하게는 150℃ 이상 300℃ 이하이다. 또한 예비 가열실에 제공하는 배기 수단은 크라이오펌프(cryopump)가 바람직하다. 또한 이 예비 가열의 처리는 생략할 수도 있다.
다음에, 게이트 절연층(44) 위에 막 두께 2nm 이상 200nm 이하, 바람직하게는 막 두께 3nm 이상 50nm 이하, 더 바람직하게는 막 두께 3nm 이상 20nm 이하의 산화물 반도체층을 형성한다. 산화물 반도체층은 산화물 반도체를 타깃으로서 사용하여 스퍼터링법에 의하여 성막한다. 또한, 산화물 반도체층은 희가스(예를 들어 아르곤) 분위기하, 산소 분위기하, 또는 희가스(예를 들어 아르곤)와 산소의 혼합 분위기하에서 스퍼터링법에 의하여 형성할 수 있다. 그리고 도 9의 (B)에 도시된 바와 같이, 산화물 반도체층을 에칭 등에 의하여 원하는 형상으로 가공하고, 게이트 절연층(44) 위의, 게이트 전극층(43C)과 중첩되는 위치에 섬 형상의 산화물 반도체층(45)을 형성한다.
산화물 반도체층은 상술한 바와 같은 산화물 반도체를 사용할 수 있다.
본 실시형태에서는, In(인듐), Ga(갈륨), 및 Zn(아연)을 포함하는 금속 산화물 타깃을 사용한 스퍼터링법에 의하여 얻어지는 막 두께 30nm의 In-Ga-Zn-O계 비단결정막을 산화물 반도체층으로서 사용한다. 상기 타깃으로서 예를 들어, 각 금속의 조성이 In:Ga:Zn=1:1:0.5, In:Ga:Zn=1:1:1, 또는 In:Ga:Zn=1:1:2인 금속 산화물 타깃을 사용할 수 있다. 또한, SiO2을 2중량% 이상 10중량% 이하 포함하는 타깃을 사용하여 성막하여도 좋다. 또한 In, Ga, 및 Zn을 포함하는 금속 산화물 타깃의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 충전율이 높은 금속 산화물 타깃을 사용함으로써, 성막한 산화물 반도체층은 치밀한 막이 된다.
다음에, 게이트 절연층(44)을 부분적으로 에칭함으로써, 전극층(43B)에 도달하는 콘택트 홀을 형성한다. 그리고, 산화물 반도체층(45) 위에, 소스 전극 또는 드레인 전극(이 층과 같은 층으로 형성되는 배선을 포함함)으로서 사용하는 도전층을 스퍼터링법이나 진공 증착법에 의하여 형성한 후, 에칭 등에 의하여 상기 도전층을 패터닝함으로써, 도 9의 (C)에 도시된 바와 같이, 산화물 반도체층(45) 위의 소스 전극(46A) 및 드레인 전극(46B), 및 전극(46C)을 각각 형성한다.
소스 전극 및 드레인 전극(이 층과 같은 층으로 형성되는 배선을 포함함)이 되는 도전층의 재료로서는, Al, Cr, Cu, Ta, Ti, Mo, W에서 선택된 원소, 상술한 원소를 성분으로 하는 합금, 또는 상술한 원소를 조합한 합금막 등을 들 수 있다. 또한, Al, Cu 등의 금속막의 아래쪽 또는 위쪽에 Cr, Ta, Ti, Mo, W 등의 고융점 금속막을 적층시킨 구성으로 하여도 좋다. 또한 Si, Ti, Ta, W, Mo, Cr, Nd, Sc, Y 등 Al막에 생기는 힐록(hilllock)이나 위스커(whisker)의 발생을 방지하는 원소가 첨가되어 있는 Al 재료를 사용함으로써 내열성을 향상시킬 수 있다.
또한 도전층은 단층 구조이어도 2층 이상의 적층 구조이어도 좋다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 알루미늄막 위에 타이타늄막을 적층한 2층 구조, Ti막과, 이 Ti막 위에 중첩된 알루미늄막과, 그 위에 성막된 Ti막의 3층 구조 등을 들 수 있다.
다음에 도 10의 (A)에 도시된 바와 같이, 소스 전극(46A), 드레인 전극(46B), 및 전극(46C)을 덮도록 절연층(47), 절연층(48), 및 절연층(49)을 형성한다.
절연층(47), 절연층(48), 및 절연층(49)으로서는, 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막을 1종 이상 포함하는 절연층을 각각 사용할 수 있다.
다음에 도 10의 (A)에 도시된 바와 같이, 절연층(47), 절연층(48), 및 절연층(49)의 원하는 영역에 전극(46C)에 도달하는 개구부를 형성한다. 그 후, 절연층(49) 위에 도전층(50)을 형성한다. 도전층(50)으로서는 두께 10nm의 ITSO막과, 두께 200nm의 반사성 금속막(여기서는 은, 팔라듐, 및 구리를 갖는 금속막)과, 두께 10nm의 ITSO막의 적층막을 사용한다. ITSO막은 인듐과 주석과 실리콘을 갖는 산화물(ITSO라고도 함)이다.
다음에 도 10의 (A)에 도시된 바와 같이, 절연층(49) 및 도전층(50) 위에 섬 형상의 절연층(51)을 형성한다. 절연층(51)으로서는 두께 1.5μm의 감광성 폴리이미드계의 유기 수지막을 사용한다.
다음에 도 10의 (B)에 도시된 바와 같이, 도전층(50) 및 절연층(49) 위에 EL층(52)을 형성하고, 그 후, 절연층(49) 및 EL층(52) 위에 도전층(53)을 형성함으로써 발광 소자를 형성한다.
EL층(52)은 적어도 발광층을 갖는다. EL층(52)은 발광층 외의 층으로서, 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 정공 블록 재료, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 또는 양극(bipolar)성 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 포함하는 층을 더 가져도 좋다.
EL층(52)에는, 저분자계 화합물 및 고분자계 화합물 중 어느 것을 사용할 수도 있고, 무기 화합물을 포함하여도 좋다. EL층(52)을 구성하는 층은 각각 증착법(진공 증착법을 포함함), 전사(轉寫)법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.
발광 소자로서, 백색 발광의 발광 소자를 적용하는 경우에는, EL층(52)에 2종류 이상의 발광 물질을 포함하는 구성으로 하는 것이 바람직하다. 예를 들어, 2개 이상의 발광 물질 각각의 발광이 보색의 관계가 되도록 발광 물질을 선택함으로써 백색 발광을 얻을 수 있다. 예를 들어, 각각 R(적색), G(녹색), B(청색), Y(황색), O(주황색) 등의 발광을 나타내는 발광 물질 또는 R, G, B 중 2색 이상의 스펙트럼 성분을 포함하는 발광을 나타내는 발광 물질 중 2개 이상을 포함하는 것이 바람직하다. 또한, 발광 소자로부터의 발광의 스펙트럼이, 가시광 영역의 파장(예를 들어, 350nm 내지 750nm)의 범위 내에 2개 이상의 피크를 갖는 발광 소자를 적용하는 것이 바람직하다. 또한, 황색의 파장 영역에 피크를 갖는 재료의 발광 스펙트럼은, 녹색 및 적색의 파장 영역에도 스펙트럼 성분을 갖는 재료인 것이 바람직하다.
EL층(52)은, 하나의 색을 발광하는 발광 재료를 포함하는 발광층과, 다른 색을 발광하는 발광 재료를 포함하는 발광층이 적층된 구성으로 하는 것이 바람직하다. 예를 들어, EL층(52)에서의 복수의 발광층은 서로 접하여 적층되어도 좋고, 어느 발광 재료도 포함하지 않는 영역을 개재하여 적층되어도 좋다. 예를 들어, 형광 발광층과 인광 발광층 사이에, 상기 형광 발광층 또는 인광 발광층과 동일한 재료(예를 들어, 호스트 재료, 어시스트 재료)를 포함하고, 또한 어느 발광 재료도 포함하지 않는 영역을 제공하는 구성으로 하여도 좋다. 이로써, 발광 소자의 제작이 용이해지고, 또한 구동 전압이 저감된다.
또한, 발광 소자(EL)는 EL층(52)을 하나 갖는 싱글 소자이어도 좋고, 복수의 EL층(52)이 전하 발생층을 개재하여 적층된 탠덤 소자이어도 좋다.
도전층(53)은 일함수가 작은(일함수 3.8eV 이하) 금속, 합금, 도전성 화합물, 또는 이들의 혼합물 등을 사용하는 것이 바람직하다. 도전층(53)은 예를 들어 원소 주기율표의 1족 또는 2족에 속하는 원소, 즉 Li이나 Cs 등의 알칼리 금속, 또는 Mg, Ca, Sr 등의 알칼리 토금속을 들 수 있다. 또한, 음극 재료 이외의 구체적인 예로서, 알칼리 금속이나 알칼리 토금속을 포함하는 합금(Mg:Ag, Al:Li) 또는 금속 화합물(LiF, CsF, CaF2)을 사용할 수도 있고, 희토류 금속을 포함하는 전이 금속을 사용할 수도 있다.
상술한 공정을 거쳐, 도 2에 도시된 표시 장치를 형성할 수 있다.
또한 본 실시형태에서 나타내는 구성, 방법은 다른 실시형태에서 나타내는 구성, 방법과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치를 적용할 수 있는 표시 모듈의 예에 대하여 설명한다. 본 발명의 일 형태의 표시 장치를 갖는 표시 모듈에 대하여 도 11을 사용하여 설명한다. 표시 모듈은 본 발명의 일 형태의 표시 장치를 갖기 때문에, 정세도가 매우 높은 표시부로 할 수 있다.
도 11에 도시된 표시 모듈(800)은 상부 커버(801)와 하부 커버(802) 사이에 FPC(803)에 접속된 터치 패널(804), FPC(805)에 접속된 표시 패널(806), 프레임(809), 프린트 기판(810), 배터리(811)를 갖는다.
본 발명의 일 형태의 표시 장치는, 예를 들어 표시 패널(806)에 사용할 수 있다. 그러므로, 정세도가 매우 높은 표시부로 할 수 있다.
상부 커버(801) 및 하부 커버(802)는 터치 패널(804) 및 표시 패널(806)의 사이즈에 맞추어 형상 및 치수를 적절히 변경할 수 있다.
터치 패널(804)은 저항막 방식 또는 정전 용량 방식의 터치 패널을 표시 패널(806)에 중첩하여 사용할 수 있다. 또한, 표시 패널(806)의 대향 기판(밀봉 기판)에 터치 패널 기능을 갖게 할 수도 있다. 또한, 표시 패널(806)의 각 화소 내에 광 센서를 제공하여 광학식의 터치 패널로 할 수도 있다.
프레임(809)은 표시 패널(806)의 보호 기능 외에 프린트 기판(810)의 동작에 의하여 발생하는 전자기파를 차단하기 위한 전자 실드로서의 기능을 갖는다. 또한 프레임(809)은 방열판으로서의 기능을 가져도 좋다.
프린트 기판(810)은 전원 회로, 비디오 신호 및 클록 신호를 출력하기 위한 신호 처리 회로를 갖는다. 전원 회로에 전력을 공급하는 전원으로서는 외부의 상용 전원이라도 좋고, 별도로 제공한 배터리(811)에 의한 전원이라도 좋다. 배터리(811)는 상용 전원을 사용하는 경우에는 생략할 수 있다.
또한, 표시 모듈(800)에는 편광판, 위상차판, 프리즘 시트 등의 부재를 추가하여 제공하여도 좋다.
본 실시형태는, 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태의 표시 장치를 적용할 수 있는 전자 기기의 예에 대하여 설명한다.
본 발명의 일 형태의 표시 장치를 사용하여 전자 기기를 제작할 수 있다. 본 발명의 일 형태의 표시 장치를 사용함으로써, 정세도가 매우 높은 표시부를 갖는 전자 기기를 제작할 수 있다.
전자 기기로서는 예를 들어, 텔레비전 장치, 데스크톱형 또는 노트북형의 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기, 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코기 등의 대형 게임기 등을 들 수 있다.
본 발명의 일 형태에 따른 전자 기기는 가옥 또는 빌딩의 내벽 또는 외벽, 또는 자동차의 내장 또는 외장의 곡면을 따라 제공할 수 있다.
본 발명의 일 형태에 따른 전자 기기는 이차 전지를 가져도 좋고, 비접촉 전력 전송을 사용하여 이차 전지를 충전할 수 있으면 바람직하다.
이차 전지로서는 예를 들어, 겔 형상의 전해질을 사용하는 리튬 폴리머 전지(리튬 이온 폴리머 전지) 등의 리튬 이온 이차 전지, 니켈 수소 전지, 니켈 카드뮴 전지, 유기 라디칼 전지, 납 축전지, 공기 이차 전지, 니켈 아연 전지, 은 아연 전지 등을 들 수 있다.
본 발명의 일 형태에 따른 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써 표시부에서 영상이나 정보 등의 표시를 수행할 수 있다. 또한, 전자 기기가 안테나 및 이차 전지를 갖는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태에 따른 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것)를 가져도 좋다.
본 발명의 일 형태에 따른 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록되는 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
또한, 복수의 표시부를 갖는 전자 기기에서는, 하나의 표시부에 주로 화상 정보를 표시하고, 다른 하나의 표시부에 주로 문자 정보를 표시하는 기능, 또는 복수의 표시부에 시차를 고려한 화상을 표시함으로써 입체적인 화상을 표시하는 기능 등을 가질 수 있다. 또한, 수상부를 갖는 전자 기기에서는, 정지 화상 또는 동영상을 촬영하는 기능, 촬영된 화상을 자동 또는 수동으로 보정하는 기능, 촬영된 화상을 기록 매체(외부 또는 전자 기기에 내장)에 저장하는 기능, 촬영된 화상을 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 본 발명의 일 형태에 따른 전자 기기가 갖는 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다.
도 12의 (A) 내지 (E)에 만곡된 표시부(7000)를 갖는 전자 기기의 일례를 도시하였다. 표시부(7000)는 발광 소자를 갖는 화소로 함으로써, 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 수행할 수 있다. 또한, 표시부(7000)는 가요성을 가져도 좋다.
표시부(7000)는 본 발명의 일 형태의 표시 장치 등을 갖는다. 본 발명의 일 형태에 의하여, 정세도가 매우 높은 표시부를 갖는 전자 기기를 제공할 수 있다.
도 12의 (A) 및 (B)에 휴대 전화기의 일례를 도시하였다. 도 12의 (A)에 도시된 휴대 전화기(7100), 및 도 12의 (B)에 도시된 휴대 전화기(7110)는, 각각 하우징(7101), 표시부(7000), 조작 버튼(7103), 외부 접속 포트(7104), 스피커(7105), 마이크로폰(7106) 등을 갖는다. 도 12의 (B)에 도시된 휴대 전화기(7110)는 카메라(7107)를 더 갖는다.
각 휴대 전화기는 표시부(7000)에 터치 센서를 구비한다. 전화를 거는 조작 또는 문자를 입력하는 조작 등의 모든 조작은, 손가락이나 스타일러스 등으로 표시부(7000)를 터치함으로써 수행할 수 있다.
또한, 조작 버튼(7103)의 조작에 의하여, 전원의 온/오프 동작이나, 표시부(7000)에 표시되는 화상의 종류를 전환할 수 있다. 예를 들어, 메일 작성 화면으로부터 메인 메뉴 화면으로 전환할 수 있다.
또한, 휴대 전화기 내부에, 자이로 센서 또는 가속도 센서 등의 검출 장치를 제공함으로써, 휴대 전화기의 방향(세로인지 가로인지)을 판단하여, 표시부(7000)의 화면 표시의 방향을 자동적으로 전환하도록 할 수 있다. 또한, 화면 표시 방향의 전환은 표시부(7000)의 터치, 조작 버튼(7103)의 조작, 또는 마이크로폰(7106)을 사용한 음성 입력 등에 의하여 수행할 수도 있다.
도 12의 (C) 및 (D)에 휴대 정보 단말의 일례를 도시하였다. 도 12의 (C)에 도시된 휴대 정보 단말(7200), 및 도 12의 (D)에 도시된 휴대 정보 단말(7210)은, 각각 하우징(7201) 및 표시부(7000)를 갖는다. 또한, 조작 버튼, 외부 접속 포트, 스피커, 마이크로폰, 안테나, 카메라, 또는 배터리 등을 가져도 좋다. 표시부(7000)에는 터치 센서를 구비한다. 휴대 정보 단말의 조작은 손가락이나 스타일러스 등으로 표시부(7000)를 터치함으로써 수행할 수 있다.
본 실시형태에서 예시되는 휴대 정보 단말은 예를 들어, 전화기, 수첩, 또는 정보 열람 장치 등에서 선택된 하나 또는 복수의 기능을 갖는다. 구체적으로는, 스마트폰으로서 각각 사용할 수 있다. 본 실시형태에서 예시되는 휴대 정보 단말은 예를 들어, 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등의 각종 애플리케이션을 실행할 수 있다.
휴대 정보 단말(7200) 및 휴대 정보 단말(7210)은 문자 및 화상 정보 등을 그 복수의 면에 표시할 수 있다. 예를 들어, 도 12의 (C) 및 (D)에 도시된 바와 같이, 3개의 조작 버튼(7202)을 하나의 면에 표시하고, 직사각형으로 나타내는 정보(7203)를 다른 면에 표시할 수 있다. 도 12의 (C)에는, 휴대 정보 단말의 상면에 정보가 표시되는 예를 도시하고, 도 12의 (D)에는, 휴대 정보 단말의 측면에 정보가 표시되는 예를 도시하였다. 또한, 휴대 정보 단말의 3개 이상의 면에 정보를 표시하여도 좋다.
또한, 정보의 예로서는, SNS(소셜 네트워킹 서비스)의 통지, 전자 메일이나 전화 등의 착신을 알리는 표시, 전자 메일 등의 제목 또는 송신자명, 일시, 시각, 배터리의 잔량, 안테나 수신의 강도 등이 있다. 또는, 정보가 표시되어 있는 위치에, 정보 대신에 조작 버튼, 아이콘 등을 표시하여도 좋다.
예를 들어, 휴대 정보 단말(7200)의 사용자는 양복의 가슴 포켓에 휴대 정보 단말(7200)을 수납한 상태에서, 그 표시(여기서는 정보(7203))를 확인할 수 있다.
구체적으로는, 착신한 전화의 발신자의 전화 번호 또는 이름 등을, 휴대 정보 단말(7200)의 상방으로부터 관찰할 수 있는 위치에 표시한다. 사용자는 휴대 정보 단말(7200)을 포켓으로부터 꺼내지 않고, 표시를 확인하여, 전화를 받을지 여부를 판단할 수 있다.
도 12의 (E)에 텔레비전 장치의 일례를 도시하였다. 텔레비전 장치(7300)는 하우징(7301)에 표시부(7000)가 제공된다. 여기에는, 스탠드(7303)에 의하여 하우징(7301)을 지지한 구성을 도시하였다.
도 12의 (E)에 도시된 텔레비전 장치(7300)의 조작을, 하우징(7301)이 구비하는 조작 스위치나 별체의 리모트 컨트롤러(7311)에 의하여 수행할 수 있다. 또는, 표시부(7000)에 터치 센서를 구비하여도 좋고, 손가락 등으로 표시부(7000)를 터치함으로써 조작하여도 좋다. 리모트 컨트롤러(7311)는 상기 리모트 컨트롤러(7311)로부터 출력되는 정보를 표시하는 표시부를 가져도 좋다. 리모트 컨트롤러(7311)가 구비하는 조작 키 또는 터치 패널에 의하여 채널 및 음량을 조작할 수 있고, 표시부(7000)에 표시되는 영상을 조작할 수 있다.
또한, 텔레비전 장치(7300)는 수신기 및 모뎀 등을 구비한 구성으로 한다. 수신기에 의하여 일반적인 텔레비전 방송의 수신을 수행할 수 있다. 또한, 모뎀을 통하여 유선 또는 무선에 의하여 통신 네트워크에 접속함으로써, 한 방향(송신자로부터 수신자) 또는 쌍 방향(송신자와 수신자간, 또는 수신자끼리 등)의 정보 통신을 수행할 수도 있다.
도 13의 (A) 내지 (I)는, 가요성을 갖고 휠 수 있는 표시부(7001)를 갖는 휴대 정보 단말의 일례를 도시한 것이다.
표시부(7001)는 본 발명의 일 형태의 표시 장치 등을 갖는다. 또한, 표시부(7001)는 터치 센서를 구비하여도 좋고, 손가락 등으로 표시부(7001)를 터치함으로써 휴대 정보 단말을 조작할 수 있다. 본 발명의 일 형태에 의하여, 정세도가 매우 높은 표시부를 갖는 전자 기기를 제공할 수 있다.
도 13의 (A) 및 (B)는 휴대 정보 단말의 일례를 도시한 사시도이다. 휴대 정보 단말(7500)은 하우징(7501), 표시부(7001), 인출 부재(7502), 조작 버튼(7503) 등을 갖는다.
휴대 정보 단말(7500)은 하우징(7501) 내에 롤 형상으로 말린 가요성을 갖는 표시부(7001)를 갖는다. 인출 부재(7502)를 사용하여 표시부(7001)를 꺼낼 수 있다.
또한, 휴대 정보 단말(7500)은 내장된 제어부에 의하여 영상 신호를 수신할 수 있고, 수신한 영상을 표시부(7001)에 표시할 수 있다. 또한, 휴대 정보 단말(7500)에는 배터리가 내장되어 있다. 또한, 하우징(7501)에 커넥터를 접속하는 단자부를 구비하고, 영상 신호 및 전력을 유선에 의하여 외부로부터 직접 공급하는 구성으로 하여도 좋다.
또한, 조작 버튼(7503)에 의하여, 전원의 온/오프 동작이나 표시되는 영상의 전환 등을 수행할 수 있다. 또한, 도 13의 (A) 및 (B)에는 휴대 정보 단말(7500)의 측면에 조작 버튼(7503)을 배치하는 예를 도시하였지만, 이에 한정되지 않고, 휴대 정보 단말(7500)의 표시면과 동일한 면(앞면)이나 이면에 배치하여도 좋다.
도 13의 (B)에는, 표시부(7001)를 꺼낸 상태의 휴대 정보 단말(7500)을 도시하였다. 이 상태에서 표시부(7001)에 영상을 표시할 수 있다. 또한, 표시부(7001)의 일부가 롤 형상으로 말린 도 13의 (A)에 도시된 상태와, 표시부(7001)를 꺼낸 도 13의 (B)에 도시된 상태에서 휴대 정보 단말(7500)이 상이한 표시를 수행하는 구성으로 하여도 좋다. 예를 들어, 도 13의 (A)에 도시된 상태일 때에, 표시부(7001)의 롤 형상으로 말린 부분을 비표시로 함으로써, 휴대 정보 단말(7500)의 소비전력을 낮출 수 있다.
또한, 표시부(7001)를 꺼내었을 때에, 표시부(7001)의 표시면이 평면 형상이 되도록 고정하기 위하여, 표시부(7001)의 측부에 보강을 위한 프레임을 제공하여도 좋다.
또한, 이 구성 이외에, 하우징에 스피커를 제공하고, 영상 신호와 함께 수신된 음성 신호에 의하여 음성을 출력하는 구성으로 하여도 좋다.
도 13의 (C) 내지 (E)에 접을 수 있는 휴대 정보 단말의 일례를 도시하였다. 도 13의 (C)에는 펼쳐진 상태, 도 13의 (D)에는 펼쳐진 상태 및 접은 상태 중 한쪽으로부터 다른 쪽으로 변화하는 도중의 상태, 도 13의 (E)에는 접은 상태의 휴대 정보 단말(7600)을 도시하였다. 휴대 정보 단말(7600)은 접은 상태에서는 가반성이 우수하고, 펼쳐진 상태에서는 이음매가 없고 넓은 표시 영역에 의하여 일람성이 우수하다.
표시부(7001)는 힌지(7602)에 의하여 연결된 3개의 하우징(7601)에 지지된다. 힌지(7602)를 개재하여 2개의 하우징(7601) 사이를 굴곡시킴으로써, 휴대 정보 단말(7600)을 펼쳐진 상태로부터 접은 상태로 가역적으로 변형시킬 수 있다.
도 13의 (F) 및 (G)에 접을 수 있는 휴대 정보 단말의 일례를 도시하였다. 도 13의 (F)에는, 표시부(7001)가 내측이 되도록 접은 상태, 도 13의 (G)에는, 표시부(7001)가 외측이 되도록 접은 상태의 휴대 정보 단말(7650)을 도시하였다. 휴대 정보 단말(7650)은 표시부(7001) 및 비표시부(7651)를 갖는다. 휴대 정보 단말(7650)을 사용하지 않을 때에, 표시부(7001)가 내측이 되도록 접음으로써, 표시부(7001)가 더러워지거나 손상되는 것을 억제할 수 있다.
도 13의 (H)에 가요성을 갖는 휴대 정보 단말의 일례를 도시하였다. 휴대 정보 단말(7700)은 하우징(7701) 및 표시부(7001)를 갖는다. 또한, 입력 수단인 버튼(7703a) 및 버튼(7703b), 음성 출력 수단인 스피커(7704a) 및 스피커(7704b), 외부 접속 포트(7705), 마이크로폰(7706) 등을 가져도 좋다. 또한, 휴대 정보 단말(7700)은 가요성을 갖는 배터리(7709)를 탑재할 수 있다. 배터리(7709)는 예를 들어, 표시부(7001)와 중첩되어 배치하여도 좋다.
하우징(7701), 표시부(7001), 및 배터리(7709)는 가요성을 갖는다. 그 때문에, 휴대 정보 단말(7700)을 원하는 형상으로 용이하게 만곡시키거나, 휴대 정보 단말(7700)을 용이하게 비틀 수 있다. 예를 들어, 휴대 정보 단말(7700)을 표시부(7001)가 내측 또는 외측이 되도록 접어 사용할 수 있다. 또는, 휴대 정보 단말(7700)을 롤 형상으로 만 상태에서 사용할 수도 있다. 이렇게 하우징(7701) 및 표시부(7001)를 자유로이 변형할 수 있기 때문에, 휴대 정보 단말(7700)은 낙하한 경우, 또는 의도하지 않은 외력이 가해진 경우에도, 파손되기 어렵다고 하는 이점이 있다.
또한, 휴대 정보 단말(7700)은 경량이기 때문에, 하우징(7701)의 상부를 클립 등으로 꼭 집어 매달아서 사용하거나 또는 하우징(7701)을 자석 등으로 벽면에 고정하여 사용하는 등, 다양한 상황에서 편리하게 사용할 수 있다.
도 13의 (I)에 손목시계형의 휴대 정보 단말의 일례를 도시하였다. 휴대 정보 단말(7800)은 밴드(7801), 표시부(7001), 입출력 단자(7802), 조작 버튼(7803) 등을 갖는다. 밴드(7801)는 하우징으로서의 기능을 갖는다. 또한, 휴대 정보 단말(7800)은 가요성을 갖는 배터리(7805)를 탑재할 수 있다. 배터리(7805)는 예를 들어, 표시부(7001) 또는 밴드(7801) 등과 중첩하여 배치하여도 좋다.
밴드(7801), 표시부(7001), 및 배터리(7805)는 가요성을 갖는다. 그 때문에, 휴대 정보 단말(7800)을 원하는 형상으로 용이하게 만곡시킬 수 있다.
조작 버튼(7803)은 시각 설정 이외에, 전원의 온/오프 동작, 무선 통신의 온/오프 동작, 매너 모드의 실행 및 해제, 전력 절약 모드의 실행 및 해제 등, 다양한 기능을 갖게 할 수 있다. 예를 들어, 휴대 정보 단말(7800)에 내장된 오퍼레이팅 시스템에 의하여, 조작 버튼(7803)의 기능을 자유로이 설정할 수도 있다.
또한, 표시부(7001)에 표시된 아이콘(7804)을 손가락 등으로 터치함으로써, 애플리케이션을 기동할 수 있다.
또한, 휴대 정보 단말(7800)은 통신 규격에 따른 근거리 무선 통신을 실행할 수 있다. 예를 들어, 무선 통신할 수 있는 헤드셋과 상호 통신함으로써, 핸즈프리로 통화할 수도 있다.
또한, 휴대 정보 단말(7800)은 입출력 단자(7802)를 가져도 좋다. 입출력 단자(7802)를 갖는 경우, 다른 정보 단말과, 커넥터를 통하여 직접 데이터의 주고받기를 수행할 수 있다. 또한, 입출력 단자(7802)를 통하여 충전을 수행할 수도 있다. 또한, 본 실시형태에서 예시되는 휴대 정보 단말의 충전 동작은, 입출력 단자를 통하지 않고 비접촉 전력 전송에 의하여 수행하여도 좋다.
도 14의 (A)에 자동차(7900)의 외관을 도시하였다. 도 14의 (B)에 자동차(7900)의 운전석을 도시하였다. 자동차(7900)는 차체(7901), 차륜(7902), 앞유리(7903), 라이트(7904), 포그 램프(7905) 등을 갖는다.
본 발명의 일 형태에 따른 표시 장치를 자동차(7900)의 표시부 등에 사용할 수 있다. 예를 들어, 도 14의 (B)에 도시된 표시부(7910) 내지 표시부(7917)에 본 발명의 일 형태에 따른 표시 장치를 제공할 수 있다.
표시부(7910) 및 표시부(7911)는, 자동차의 앞유리의 일부에 제공된다. 따라서, 자동차(7900)를 운전할 때에도 시야를 막지 않는다. 그러므로, 본 발명의 일 형태에 따른 표시 장치를 자동차(7900)의 앞유리의 일부에 설치할 수 있다.
표시부(7912)는 필러 부분에 제공된다. 표시부(7913)는 대시보드 부분에 제공된다. 예를 들어, 차체에 제공된 촬상 수단으로부터의 영상을 표시부(7912)에 표시함으로써, 필러로 차단된 시야를 보완할 수 있다. 마찬가지로, 표시부(7913)에서는 대시보드로 차단된 시야를 보완할 수 있고, 표시부(7914)에서는 도어로 차단된 시야를 보완할 수 있다. 즉, 자동차의 외측에 제공된 촬상 수단으로부터의 영상을 표시함으로써, 사각을 보완하여, 안전성을 높일 수 있다. 또한, 보이지 않는 부분을 보완하는 영상을 표시함으로써, 더 자연스럽게 위화감 없이 안전을 확인할 수 있다.
또한, 표시부(7917)는 핸들에 제공된다. 표시부(7915), 표시부(7916), 또는 표시부(7917)는 내비게이션 정보, 스피드미터, 태코미터(tachometer), 주행 거리, 급유량, 기어 상태, 에어컨디셔너의 설정 등, 그 이외에도 다양한 정보를 제공할 수 있다. 또한, 표시부에 표시되는 표시 항목 및 레이아웃 등은 사용자의 취향에 따라 적절히 변경할 수 있다. 또한, 상기 정보는 표시부(7910) 내지 표시부(7914)에도 표시할 수 있다.
본 발명의 일 형태에 따른 표시 장치가 적용되는 표시부는 평면이어도 좋다. 이 경우, 본 발명의 일 형태에 따른 표시 장치는 곡면 및 가요성을 갖지 않는 구성이어도 좋다.
도 14의 (C) 및 (D)에 디지털 사이니지(Digital Signage: 전자 간판)의 일례를 도시하였다. 디지털 사이니지는 하우징(8000), 표시부(8001), 및 스피커(8003) 등을 갖는다. 또한, LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 마이크로폰 등을 가질 수 있다.
도 14의 (D)는 원주상의 기둥에 제공된 디지털 사이니지이다.
표시부(8001)가 넓을수록 한번에 제공할 수 있는 정보량을 증가할 수 있다. 또한, 표시부(8001)가 넓을수록 사람들의 눈에 띄기 쉽고, 예를 들어, 광고의 선전 효과를 높일 수 있다.
표시부(8001)에 터치 패널을 적용함으로써, 표시부(8001)에 화상 또는 동영상을 표시할 뿐만 아니라, 사용자가 직관적으로 조작할 수 있기 때문에 바람직하다. 또한, 노선 정보 또는 교통 정보 등의 정보를 제공하기 위한 용도로 사용하는 경우에는, 직관적인 조작에 의하여 편리성을 높일 수 있다.
도 14의 (E)에 도시된 휴대형 게임기는 하우징(8101), 하우징(8102), 표시부(8103), 표시부(8104), 마이크로폰(8105), 스피커(8106), 조작 키(8107), 스타일러스(8108) 등을 갖는다.
도 14의 (E)에 도시된 휴대형 게임기는 2개의 표시부(표시부(8103) 및 표시부(8104))를 갖는다. 또한, 본 발명의 일 형태에 따른 전자 기기가 갖는 표시부의 수는 2개에 한정되지 않고, 하나이어도 좋고, 3개 이상이어도 좋다. 전자 기기가 복수의 표시부를 갖는 경우, 적어도 하나의 표시부가 본 발명의 일 형태에 따른 표시 장치를 가지면 좋다.
도 14의 (F)는 노트북형 퍼스널 컴퓨터이며, 하우징(8111), 표시부(8112), 키보드(8113), 포인팅 디바이스(8114) 등을 갖는다.
표시부(8112)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 15의 (A)에, 파인더(8500)를 장착한 상태의 카메라(8400)의 외관을 도시하였다.
카메라(8400)는 하우징(8401), 표시부(8402), 조작 버튼(8403), 셔터 버튼(8404) 등을 갖는다. 또한, 카메라(8400)에는 착탈할 수 있는 렌즈(8406)가 장착된다.
여기서는 카메라(8400)로서, 렌즈(8406)를 하우징(8401)으로부터 떼어 교환할 수 있는 구성으로 하였지만, 렌즈(8406)와 하우징이 일체로 되어 있어도 좋다.
카메라(8400)는 셔터 버튼(8404)을 누름으로써 촬상할 수 있다. 또한, 표시부(8402)는 터치 패널로서의 기능을 가지며, 표시부(8402)를 터치함으로써 촬상할 수도 있다.
카메라(8400)의 하우징(8401)은 전극을 갖는 마운트를 갖고, 파인더(8500) 이외에 스트로브 장치 등을 접속할 수 있다.
파인더(8500)는 하우징(8501), 표시부(8502), 버튼(8503) 등을 갖는다.
하우징(8501)은 카메라(8400)의 마운트와 결합하는 마운트를 갖고, 파인더(8500)를 카메라(8400)에 장착할 수 있다. 또한, 상기 마운트는 전극을 갖고, 상기 전극을 통하여 카메라(8400)로부터 수신된 영상 등을 표시부(8502)에 표시시킬 수 있다.
버튼(8503)은 전원 버튼으로서의 기능을 갖는다. 버튼(8503)에 의하여, 표시부(8502)의 표시의 온/오프를 전환할 수 있다.
카메라(8400)의 표시부(8402) 및 파인더(8500)의 표시부(8502)에, 본 발명의 일 형태에 따른 표시 장치를 적용할 수 있다.
또한, 도 15의 (A)에서는 카메라(8400) 및 파인더(8500)를 다른 전자 기기로 하고, 이들을 착탈할 수 있는 구성으로 하였지만, 카메라(8400)의 하우징(8401)에 본 발명의 일 형태의 표시 장치를 구비하는 파인더가 내장되어도 좋다.
도 15의 (B)에는 헤드 마운트 디스플레이(8200)의 외관을 도시하였다.
헤드 마운트 디스플레이(8200)는 장착부(8201), 렌즈(8202), 본체(8203), 표시부(8204), 케이블(8205) 등을 갖는다. 또한, 장착부(8201)에는, 배터리(8206)가 내장된다.
케이블(8205)은 배터리(8206)로부터 본체(8203)에 전력을 공급한다. 본체(8203)는 무선 수신기 등을 구비하며, 수신된 화상 데이터 등의 영상 정보를 표시부(8204)에 표시시킬 수 있다. 또한, 본체(8203)에 제공된 카메라로 사용자의 안구나 눈꺼풀의 움직임을 파악하여, 그 정보를 바탕으로 사용자의 시점(視点)의 좌표를 산출함으로써, 사용자의 시점을 입력 수단으로서 사용할 수 있다.
또한, 장착부(8201)에는, 사용자에 접촉되는 위치에 복수의 전극이 제공되어도 좋다. 본체(8203)는 사용자의 안구의 움직임에 따라 전극에 흐르는 전류를 검지함으로써, 사용자의 시점을 인식하는 기능을 가져도 좋다. 또한, 상기 전극에 흐르는 전류를 검지함으로써, 사용자의 맥박을 모니터링하는 기능을 가져도 좋다. 또한, 장착부(8201)는 온도 센서, 압력 센서, 가속도 센서 등의 각종 센서를 가져도 좋고, 사용자의 생체 정보를 표시부(8204)에 표시하는 기능을 가져도 좋다. 또한, 사용자의 두부(頭部)의 움직임 등을 검출하여, 표시부(8204)에 표시되는 영상을 그 움직임에 맞추어 변화시켜도 좋다.
표시부(8204)에 본 발명의 일 형태에 따른 표시 장치를 적용할 수 있다.
도 15의 (C) 및 (D)에는 헤드 마운트 디스플레이(8300)의 외관을 도시하였다.
헤드 마운트 디스플레이(8300)는 하우징(8301), 2개의 표시부(8302), 조작 버튼(8303), 및 밴드상 고정구(8304)를 갖는다.
헤드 마운트 디스플레이(8300)는 상기 헤드 마운트 디스플레이(8200)가 갖는 기능에 더하여 2개의 표시부를 갖는다.
2개의 표시부(8302)를 가짐으로써, 사용자는 한쪽 눈마다 하나의 표시부를 볼 수 있다. 이로써, 시차를 사용한 3차원 표시 등을 수행하는 경우에도 높은 해상도의 영상을 표시시킬 수 있다. 또한 표시부(8302)는 사용자의 눈을 대략 중심으로 한 원호 형상으로 만곡되어 있다. 이로써, 사용자의 눈으로부터 표시부의 표시면까지의 거리가 일정하게 되므로, 사용자는 더 자연스러운 영상을 볼 수 있다. 또한, 표시부로부터의 광의 휘도나 색도가 보는 각도에 따라 변화되는 경우에도, 표시부의 표시면의 법선 방향으로 사용자의 눈이 위치하기 때문에, 실질적으로 그 영향을 무시할 수 있어, 더 현실감이 있는 영상을 표시할 수 있다.
조작 버튼(8303)은 전원 버튼 등의 기능을 갖는다. 또한 조작 버튼(8303) 이외의 버튼을 가져도 좋다.
또한 도 15의 (E)에 도시된 바와 같이, 표시부(8302)와 사용자의 눈 위치 사이에 렌즈(8305)를 가져도 좋다. 렌즈(8305)에 의하여, 사용자는 표시부(8302)를 확대하여 볼 수 있기 때문에 더 임장감이 높아진다. 이때, 도 15의 (E)에 도시된 바와 같이, 시도(視度) 조절을 위하여 렌즈의 위치를 변화시키는 다이얼(8306)을 가져도 좋다.
표시부(8302)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 본 발명의 일 형태의 표시 장치는 정세도를 매우 높게 할 수 있다. 도 15의 (E)와 같이 렌즈(8305)를 사용하여 확대하더라도, 사용자에게 화소가 인식되는 일 없이 현실감이 더 높은 영상을 표시할 수 있다.
도 16의 (A) 내지 (C)에는, 1장의 표시부(8302)를 갖는 경우의 예를 도시하였다. 이와 같은 구성으로 함으로써, 부품점수를 삭감할 수 있다.
표시부(8302)는 좌우 2개의 영역에 각각 오른쪽 눈용 화상과 왼쪽 눈용 화상의 2개의 화상을 나란히 표시할 수 있다. 이로써, 양안시차를 사용한 입체 영상을 표시할 수 있다.
또한, 표시부(8302)의 전역에 걸쳐, 양쪽 눈으로 시인 가능한 하나의 화상을 표시하여도 좋다. 이로써, 시야의 양단에 걸쳐 파노라마 영상을 표시할 수 있게 되어 현실감이 높아진다.
또한 도 16의 (C)에 도시된 바와 같이 렌즈(8305)를 제공하여도 좋다. 표시부(8302)에는 2개의 화상을 나란히 표시시켜도 좋고, 표시부(8302)에 하나의 화상을 표시시키고, 렌즈(8305)를 통하여 양쪽 눈으로 같은 화상을 볼 수 있는 구성으로 하여도 좋다.
또한 도 16의 (D)에 도시된 바와 같이, 하우징(8301)에 다른 전자 기기, 예를 들어 도 12의 (B)에 도시된 휴대 전화기(7110)를 삽입하여 표시시킨 화상을 보는 구성으로 하여도 좋다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
C1: 용량 소자
M1: 트랜지스터
M2: 트랜지스터
M3: 트랜지스터
M11: 트랜지스터
M12: 트랜지스터
M13: 트랜지스터
M14: 트랜지스터
10: 표시 장치
11: 구동 회로
12: 구동 회로
13: 표시부
20: 화소 회로
20A: 화소 회로
21: 소자층
21B: 소자층
21C: 소자층
22: 소자층
23: 소자층
31: 베이스 기판
33: 절연층
35: 반도체층
36: 반도체층
36A: 불순물 영역
36B: 불순물 영역
37: 채널 형성 영역
38: 게이트 절연층
39: 게이트 전극층
40: 절연층
41: 절연층
42: 절연층
43A: 전극층
43B: 전극층
43C: 게이트 전극층
44: 게이트 절연층
45: 산화물 반도체층
46A: 소스 전극
46B: 드레인 전극
46C: 전극
47: 절연층
48: 절연층
49: 절연층
50: 도전층
51: 절연층
52: EL층
53: 도전층
61: 시프터 레지스터
62: 버퍼 회로
63: 비디오 전압 생성 회로
64: 버퍼 회로
71: 불순물 원소
80: 본드 기판
82: 취화층
84: 반도체층
85: 반도체층
7000: 표시부
7001: 표시부
7100: 휴대 전화기
7101: 하우징
7103: 조작 버튼
7104: 외부 접속 포트
7105: 스피커
7106: 마이크로폰
7107: 카메라
7110: 휴대 전화기
7200: 휴대 정보 단말
7201: 하우징
7202: 조작 버튼
7203: 정보
7210: 휴대 정보 단말
7300: 텔레비전 장치
7301: 하우징
7303: 스탠드
7311: 리모트 컨트롤러
7500: 휴대 정보 단말
7501: 하우징
7502: 부재
7503: 조작 버튼
7600: 휴대 정보 단말
7601: 하우징
7602: 힌지
7650: 휴대 정보 단말
7651: 비표시부
7700: 휴대 정보 단말
7701: 하우징
7703a: 버튼
7703b: 버튼
7704a: 스피커
7704b: 스피커
7705: 외부 접속 포트
7706: 마이크로폰
7709: 배터리
7800: 휴대 정보 단말
7801: 밴드
7802: 입출력 단자
7803: 조작 버튼
7804: 아이콘
7805: 배터리
7900: 자동차
7901: 차체
7902: 차륜
7903: 앞유리
7904: 라이트
7905: 포그 램프
7910: 표시부
7911: 표시부
7912: 표시부
7913: 표시부
7914: 표시부
7915: 표시부
7916: 표시부
7917: 표시부
800: 표시 모듈
8000: 하우징
801: 상부 커버
8001: 표시부
802: 하부 커버
803: FPC
8003: 스피커
804: 터치 패널
805: FPC
806: 표시 패널
809: 프레임
810: 프린트 기판
811: 배터리
8101: 하우징
8102: 하우징
8103: 표시부
8104: 표시부
8105: 마이크로폰
8106: 스피커
8107: 조작 키
8108: 스타일러스
8111: 하우징
8112: 표시부
8113: 키보드
8114: 포인팅 디바이스
8200: 헤드 마운트 디스플레이
8201: 장착부
8202: 렌즈
8203: 본체
8204: 표시부
8205: 케이블
8206: 배터리
8300: 헤드 마운트 디스플레이
8301: 하우징
8302: 표시부
8303: 조작 버튼
8304: 고정구
8305: 렌즈
8306: 다이얼
8400: 카메라
8401: 하우징
8402: 표시부
8403: 조작 버튼
8404: 셔터 버튼
8406: 렌즈
8500: 파인더
8501: 하우징
8502: 표시부
8503: 버튼

Claims (22)

  1. 표시 장치로서,
    채널 형성 영역 및 실리콘을 포함하는 반도체층을 포함하는 제1 트랜지스터;
    상기 제1 트랜지스터 위의 제1 절연층;
    상기 제1 절연층 위의 제2 트랜지스터로서, 채널 형성 영역을 포함하는 산화물 반도체층을 포함하는 상기 제2 트랜지스터;
    상기 제2 트랜지스터 위의 제2 절연층;
    상기 제2 절연층 위의 제1 도전층;
    상기 제2 트랜지스터의 소스 전극 및 드레인 전극과 동일한 층에 제공되고, 상기 제2 트랜지스터의 소스 전극 및 드레인 전극과 동일한 재료를 포함하는 제2 도전층;
    상기 제2 트랜지스터의 게이트 전극과 동일한 층에 제공되고, 상기 제2 트랜지스터의 게이트 전극과 동일한 재료를 포함하는 제3 도전층; 및
    상기 제1 트랜지스터 및 상기 제2 트랜지스터와 전기적으로 접속되는 용량 소자를 포함하고,
    상기 반도체층과 상기 산화물 반도체층은 서로 중첩하지 않고,
    상기 제1 도전층은 상기 제2 도전층을 통해 상기 제3 도전층과 전기적으로 접속되는, 표시 장치.
  2. 표시 장치로서,
    채널 형성 영역 및 실리콘을 포함하는 반도체층을 포함하는 제1 트랜지스터;
    상기 제1 트랜지스터 위의 제1 절연층;
    상기 제1 절연층 위의 제2 트랜지스터로서, 채널 형성 영역을 포함하는 산화물 반도체층을 포함하는 상기 제2 트랜지스터;
    상기 제2 트랜지스터 위의 제2 절연층;
    상기 제2 절연층 위의 제1 도전층;
    상기 제2 트랜지스터의 소스 전극 및 드레인 전극과 동일한 층에 제공되고, 상기 제2 트랜지스터의 소스 전극 및 드레인 전극과 동일한 재료를 포함하는 제2 도전층;
    상기 제2 트랜지스터의 게이트 전극과 동일한 층에 제공되고, 상기 제2 트랜지스터의 게이트 전극과 동일한 재료를 포함하는 제3 도전층; 및
    상기 제1 트랜지스터 및 상기 제2 트랜지스터와 전기적으로 접속되는 용량 소자를 포함하고,
    상기 반도체층과 상기 산화물 반도체층은 서로 중첩하지 않고,
    상기 제1 도전층은 상기 제2 도전층을 통해 상기 제3 도전층과 전기적으로 접속되고,
    상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 상기 제1 트랜지스터의 게이트 전극과 전기적으로 접속되고,
    상기 용량 소자의 제1 단자는 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 상기 하나와 전기적으로 접속되고,
    상기 용량 소자의 제2 단자는 상기 제1 도전층과 전기적으로 접속되는, 표시 장치.
  3. 삭제
  4. 표시 장치로서,
    채널 형성 영역 및 실리콘을 포함하는 반도체층을 포함하는 제1 트랜지스터;
    상기 제1 트랜지스터 위의 제1 절연층;
    상기 제1 절연층 위의 제2 트랜지스터;
    상기 제1 트랜지스터와 전기적으로 접속되는 제3 트랜지스터;
    상기 제2 트랜지스터 위의 제2 절연층;
    상기 제2 절연층 위의 제1 도전층;
    상기 제2 트랜지스터의 소스 전극 및 드레인 전극과 동일한 층에 제공되고, 상기 제2 트랜지스터의 소스 전극 및 드레인 전극과 동일한 재료를 포함하는 제2 도전층;
    상기 제2 트랜지스터의 게이트 전극과 동일한 층에 제공되고, 상기 제2 트랜지스터의 게이트 전극과 동일한 재료를 포함하는 제3 도전층; 및
    상기 제1 트랜지스터 및 상기 제2 트랜지스터와 전기적으로 접속되는 용량 소자를 포함하고,
    상기 제2 트랜지스터 및 상기 제3 트랜지스터 각각은 채널 형성 영역을 포함하는 산화물 반도체층을 포함하고,
    상기 반도체층과 상기 산화물 반도체층은 서로 중첩하지 않고,
    상기 제1 도전층은 상기 제2 도전층을 통해 상기 제3 도전층과 전기적으로 접속되고,
    상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 상기 제1 트랜지스터의 게이트 전극과 전기적으로 접속되고,
    상기 용량 소자의 제1 단자는 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 상기 하나와 전기적으로 접속되고,
    상기 용량 소자의 제2 단자는 상기 제1 도전층과 전기적으로 접속되는, 표시 장치.
  5. 표시 장치로서,
    채널 형성 영역 및 실리콘을 포함하는 반도체층을 포함하는 제1 트랜지스터;
    상기 제1 트랜지스터 위의 제1 절연층;
    상기 제1 절연층 위의 제2 트랜지스터;
    상기 제1 트랜지스터와 전기적으로 접속되는 제3 트랜지스터;
    상기 제2 트랜지스터 위의 제2 절연층;
    상기 제2 절연층 위의 제1 도전층;
    상기 제2 트랜지스터의 소스 전극 및 드레인 전극과 동일한 층에 제공되고, 상기 제2 트랜지스터의 소스 전극 및 드레인 전극과 동일한 재료를 포함하는 제2 도전층;
    상기 제2 트랜지스터의 게이트 전극과 동일한 층에 제공되고, 상기 제2 트랜지스터의 게이트 전극과 동일한 재료를 포함하는 제3 도전층;
    상기 제1 트랜지스터 및 상기 제2 트랜지스터와 전기적으로 접속되는 용량 소자; 및
    유기 재료를 포함하는 층을 포함하는 발광 소자를 포함하고,
    상기 제1 트랜지스터는 상기 발광 소자와 전기적으로 접속되고,
    상기 제2 트랜지스터 및 상기 제3 트랜지스터 각각은 채널 형성 영역을 포함하는 산화물 반도체층을 포함하고,
    상기 반도체층과 상기 산화물 반도체층은 서로 중첩하지 않고,
    상기 제1 도전층은 상기 제2 도전층을 통해 상기 제3 도전층과 전기적으로 접속되고,
    상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 상기 제1 트랜지스터의 게이트 전극과 전기적으로 접속되고,
    상기 용량 소자의 제1 단자는 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 상기 하나와 전기적으로 접속되고,
    상기 용량 소자의 제2 단자는 상기 제1 도전층과 전기적으로 접속되는, 표시 장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 전자 기기로서,
    제 1 항, 제 2 항, 제 4 항 및 제 5 항 중 어느 한 항에 따른 표시 장치;
    렌즈;
    조작 버튼; 및
    고정구를 포함하는, 전자 기기.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020170091315A 2016-08-03 2017-07-19 표시 장치 및 전자 기기 KR102458660B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210082151A KR102457419B1 (ko) 2016-08-03 2021-06-24 표시 장치 및 전자 기기
KR1020220135552A KR102505809B1 (ko) 2016-08-03 2022-10-20 표시 장치 및 전자 기기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-152394 2016-08-03
JP2016152394 2016-08-03

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020210082151A Division KR102457419B1 (ko) 2016-08-03 2021-06-24 표시 장치 및 전자 기기
KR1020220135552A Division KR102505809B1 (ko) 2016-08-03 2022-10-20 표시 장치 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20180015574A KR20180015574A (ko) 2018-02-13
KR102458660B1 true KR102458660B1 (ko) 2022-10-26

Family

ID=60996687

Family Applications (7)

Application Number Title Priority Date Filing Date
KR1020170091315A KR102458660B1 (ko) 2016-08-03 2017-07-19 표시 장치 및 전자 기기
KR1020210082151A KR102457419B1 (ko) 2016-08-03 2021-06-24 표시 장치 및 전자 기기
KR1020220135552A KR102505809B1 (ko) 2016-08-03 2022-10-20 표시 장치 및 전자 기기
KR1020230025997A KR102548242B1 (ko) 2016-08-03 2023-02-27 표시 장치 및 전자 기기
KR1020230080258A KR102586023B1 (ko) 2016-08-03 2023-06-22 표시 장치 및 전자 기기
KR1020230130722A KR102631185B1 (ko) 2016-08-03 2023-09-27 표시 장치 및 전자 기기
KR1020230142853A KR20230151972A (ko) 2016-08-03 2023-10-24 표시 장치 및 전자 기기

Family Applications After (6)

Application Number Title Priority Date Filing Date
KR1020210082151A KR102457419B1 (ko) 2016-08-03 2021-06-24 표시 장치 및 전자 기기
KR1020220135552A KR102505809B1 (ko) 2016-08-03 2022-10-20 표시 장치 및 전자 기기
KR1020230025997A KR102548242B1 (ko) 2016-08-03 2023-02-27 표시 장치 및 전자 기기
KR1020230080258A KR102586023B1 (ko) 2016-08-03 2023-06-22 표시 장치 및 전자 기기
KR1020230130722A KR102631185B1 (ko) 2016-08-03 2023-09-27 표시 장치 및 전자 기기
KR1020230142853A KR20230151972A (ko) 2016-08-03 2023-10-24 표시 장치 및 전자 기기

Country Status (5)

Country Link
US (5) US10373983B2 (ko)
JP (7) JP7060927B2 (ko)
KR (7) KR102458660B1 (ko)
DE (1) DE102017212741A1 (ko)
TW (4) TWI805414B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP2018049267A (ja) 2016-09-16 2018-03-29 株式会社半導体エネルギー研究所 表示システム、電子機器および表示方法
KR20180091994A (ko) * 2017-02-07 2018-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2018180110A (ja) * 2017-04-06 2018-11-15 株式会社ジャパンディスプレイ 表示装置
CN107863354A (zh) * 2017-10-20 2018-03-30 武汉华星光电技术有限公司 阵列基板及其制作方法
KR20230133949A (ko) 2018-02-08 2023-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2019186805A1 (ja) * 2018-03-28 2019-10-03 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及びその製造方法
CN111937159A (zh) * 2018-03-28 2020-11-13 堺显示器制品株式会社 有机el显示装置及有机el显示装置的制造方法
WO2019186808A1 (ja) * 2018-03-28 2019-10-03 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及びその製造方法
WO2019186809A1 (ja) * 2018-03-28 2019-10-03 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP6603831B1 (ja) * 2018-04-11 2019-11-06 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP7308655B2 (ja) * 2018-07-13 2023-07-14 株式会社半導体エネルギー研究所 表示装置、及び電子機器
KR20200023573A (ko) * 2018-08-23 2020-03-05 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI677741B (zh) * 2018-11-12 2019-11-21 友達光電股份有限公司 顯示裝置
JP6694988B2 (ja) * 2019-05-15 2020-05-20 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP6865249B2 (ja) * 2019-05-15 2021-04-28 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US11164894B2 (en) * 2019-10-16 2021-11-02 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel and manufacturing method thereof
KR20210050144A (ko) 2019-10-28 2021-05-07 엘지디스플레이 주식회사 발광 표시 패널
KR20210057448A (ko) * 2019-11-12 2021-05-21 엘지디스플레이 주식회사 발광 표시 패널
KR20210081573A (ko) 2019-12-24 2021-07-02 엘지디스플레이 주식회사 발광표시패널
CN111128028A (zh) * 2019-12-31 2020-05-08 武汉华星光电半导体显示技术有限公司 一种可弯折显示面板、显示装置及显示设备
JPWO2022190984A1 (ko) * 2021-03-08 2022-09-15
KR20230169177A (ko) * 2021-04-22 2023-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2023062696A1 (ja) * 2021-10-11 2023-04-20 シャープディスプレイテクノロジー株式会社 表示装置
WO2023067456A1 (ja) * 2021-10-22 2023-04-27 株式会社半導体エネルギー研究所 表示装置、及び電子機器
WO2023248643A1 (ja) * 2022-06-23 2023-12-28 ソニーグループ株式会社 表示装置及び電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016048385A1 (en) * 2014-09-24 2016-03-31 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
JP2016091027A (ja) * 2014-10-31 2016-05-23 株式会社半導体エネルギー研究所 表示装置、表示モジュール及び電子機器
US20160163745A1 (en) * 2014-12-03 2016-06-09 Apple Inc. Organic Light-Emitting Diode Display With Double Gate Transistors

Family Cites Families (183)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0053878B1 (en) 1980-12-08 1985-08-14 Kabushiki Kaisha Toshiba Semiconductor memory device
JPH0612799B2 (ja) 1986-03-03 1994-02-16 三菱電機株式会社 積層型半導体装置およびその製造方法
JPS6324507U (ko) 1986-07-30 1988-02-18
JPH05299653A (ja) 1991-04-05 1993-11-12 Fuji Xerox Co Ltd 半導体装置及びその製造方法
JPH0529571A (ja) 1991-07-19 1993-02-05 Oki Electric Ind Co Ltd 半導体記憶装置およびその製造方法
US7071910B1 (en) 1991-10-16 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and method of driving and manufacturing the same
JP2784615B2 (ja) 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
US7253440B1 (en) 1991-10-16 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least first and second thin film transistors
US6759680B1 (en) 1991-10-16 2004-07-06 Semiconductor Energy Laboratory Co., Ltd. Display device having thin film transistors
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JPH103091A (ja) 1996-06-18 1998-01-06 Hoshiden Philips Display Kk 液晶表示素子
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US5770483A (en) 1996-10-08 1998-06-23 Advanced Micro Devices, Inc. Multi-level transistor fabrication method with high performance drain-to-gate connection
US6271542B1 (en) 1997-12-08 2001-08-07 International Business Machines Corporation Merged logic and memory combining thin film and bulk Si transistors
KR100333180B1 (ko) 1998-06-30 2003-06-19 주식회사 현대 디스플레이 테크놀로지 Tft-lcd제조방법
JP2001053164A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
IT1314025B1 (it) 1999-11-10 2002-12-03 St Microelectronics Srl Processo per sigillare selettivamente elementi capacitoriferroelettrici compresi in celle di memorie non volatili integrate su
JP3735855B2 (ja) 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
JP2002093924A (ja) 2000-09-20 2002-03-29 Sony Corp 半導体記憶装置
JP4306142B2 (ja) 2001-04-24 2009-07-29 株式会社日立製作所 画像表示装置及びその製造方法
JP2002368226A (ja) 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
CN1219770C (zh) 2001-07-13 2005-09-21 朱景力 异喹啉的提纯方法
JP2003060060A (ja) 2001-08-21 2003-02-28 Fujitsu Ltd 半導体集積回路装置
JP4275336B2 (ja) 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
AU2003235175A1 (en) 2002-04-17 2003-10-27 Matsushita Electric Industrial Co., Ltd. Semiconductor device and its manufacturing method
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US6787835B2 (en) 2002-06-11 2004-09-07 Hitachi, Ltd. Semiconductor memories
JP4314843B2 (ja) * 2003-03-05 2009-08-19 カシオ計算機株式会社 画像読取装置及び個人認証システム
TWI255032B (en) 2004-01-29 2006-05-11 Casio Computer Co Ltd Transistor array and manufacturing method thereof image processing device
JP4927321B2 (ja) 2004-06-22 2012-05-09 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP4466853B2 (ja) 2005-03-15 2010-05-26 セイコーエプソン株式会社 有機強誘電体メモリ及びその製造方法
JP4849817B2 (ja) 2005-04-08 2012-01-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
WO2006118294A1 (en) 2005-04-27 2006-11-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1777689B1 (en) 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP4839904B2 (ja) 2006-03-16 2011-12-21 セイコーエプソン株式会社 半導体装置、集積回路、及び電子機器
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
KR100829570B1 (ko) 2006-10-20 2008-05-14 삼성전자주식회사 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
JP5086625B2 (ja) 2006-12-15 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
GB2448174B (en) 2007-04-04 2009-12-09 Cambridge Display Tech Ltd Organic thin film transistors
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US8049253B2 (en) 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI353063B (en) 2007-07-27 2011-11-21 Au Optronics Corp Photo detector and method for fabricating the same
US8232598B2 (en) 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7982250B2 (en) 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8044464B2 (en) 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
TW200921226A (en) 2007-11-06 2009-05-16 Wintek Corp Panel structure and manufacture method thereof
JP5435857B2 (ja) 2007-11-07 2014-03-05 スパンション エルエルシー 半導体装置
JP5512078B2 (ja) 2007-11-22 2014-06-04 富士フイルム株式会社 画像形成装置
JP5213429B2 (ja) 2007-12-13 2013-06-19 キヤノン株式会社 電界効果型トランジスタ
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR101412761B1 (ko) 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP5253872B2 (ja) 2008-04-17 2013-07-31 株式会社東芝 半導体集積回路装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP2010003910A (ja) 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101100999B1 (ko) 2009-01-13 2011-12-29 삼성모바일디스플레이주식회사 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치
KR101048965B1 (ko) 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
KR101065407B1 (ko) 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101073542B1 (ko) 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2011048929A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102598246B (zh) 2009-10-29 2016-03-16 株式会社半导体能源研究所 半导体器件
KR101930682B1 (ko) 2009-10-29 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102576708B (zh) 2009-10-30 2015-09-23 株式会社半导体能源研究所 半导体装置
EP2494595A4 (en) 2009-10-30 2015-08-26 Semiconductor Energy Lab SEMICONDUCTOR DEVICE
KR101752348B1 (ko) 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101499494B1 (ko) 2009-10-30 2015-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101645680B1 (ko) 2009-11-06 2016-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101952065B1 (ko) 2009-11-06 2019-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
KR101753927B1 (ko) 2009-11-06 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102612749B (zh) 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体器件
WO2011058885A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
CN102612714B (zh) 2009-11-13 2016-06-29 株式会社半导体能源研究所 半导体器件及其驱动方法
KR20190124813A (ko) 2009-11-20 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102598266B (zh) 2009-11-20 2015-04-22 株式会社半导体能源研究所 半导体装置
CN102668063B (zh) 2009-11-20 2015-02-18 株式会社半导体能源研究所 半导体装置
MY166309A (en) 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR101708607B1 (ko) 2009-11-20 2017-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065183A1 (en) 2009-11-24 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory cell
KR101803254B1 (ko) 2009-11-27 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5491835B2 (ja) 2009-12-02 2014-05-14 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路および表示装置
WO2011068066A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
RU2503085C1 (ru) 2009-12-09 2013-12-27 Шарп Кабусики Кайся Полупроводниковое устройство и способ его изготовления
CN104600105B (zh) 2009-12-11 2018-05-08 株式会社半导体能源研究所 半导体装置
CN104658598B (zh) 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu
CN102652356B (zh) 2009-12-18 2016-02-17 株式会社半导体能源研究所 半导体装置
KR101434948B1 (ko) 2009-12-25 2014-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011077946A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011096264A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
WO2011096153A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011096270A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101686089B1 (ko) 2010-02-19 2016-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101840797B1 (ko) 2010-03-19 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 메모리 장치
WO2011114868A1 (en) 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101280743B1 (ko) 2010-04-07 2013-07-05 샤프 가부시키가이샤 회로 기판 및 표시 장치
CN102870220B (zh) 2010-04-30 2014-05-07 夏普株式会社 电路基板和显示装置
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI438868B (zh) 2010-07-30 2014-05-21 Au Optronics Corp 互補金氧半電晶體及其製作方法
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI605549B (zh) 2010-08-06 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
KR102115344B1 (ko) 2010-08-27 2020-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
TWI539453B (zh) 2010-09-14 2016-06-21 半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102122620A (zh) 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
TWI567736B (zh) 2011-04-08 2017-01-21 半導體能源研究所股份有限公司 記憶體元件及信號處理電路
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
DE112012002065T5 (de) 2011-05-13 2014-02-20 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
WO2012176422A1 (ja) 2011-06-24 2012-12-27 シャープ株式会社 表示装置及びその製造方法
JP5795893B2 (ja) 2011-07-07 2015-10-14 株式会社Ｊｏｌｅｄ 表示装置、表示素子、及び、電子機器
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US9324449B2 (en) 2012-03-28 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device
JP6034048B2 (ja) * 2012-04-23 2016-11-30 株式会社半導体エネルギー研究所 表示装置、電子機器
CN104769900A (zh) 2012-10-18 2015-07-08 伊卡诺斯通信公司 用于消除dsl系统中的脉冲噪声的方法和设备
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
TW201943069A (zh) 2013-09-06 2019-11-01 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9985055B2 (en) 2013-10-09 2018-05-29 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US9734756B2 (en) 2013-10-18 2017-08-15 Apple Inc. Organic light emitting diode displays with reduced leakage current
KR102227474B1 (ko) 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
WO2015097596A1 (en) 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9401432B2 (en) 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102325158B1 (ko) 2014-01-30 2021-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기, 및 반도체 장치의 제작 방법
KR102235597B1 (ko) 2014-02-19 2021-04-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
EP2911199B1 (en) 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
KR102346544B1 (ko) * 2014-02-24 2022-01-05 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102279392B1 (ko) * 2014-02-24 2021-07-21 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9489882B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display having selective portions driven with adjustable refresh rate and method of driving the same
JP6518890B2 (ja) 2014-03-31 2019-05-29 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9336709B2 (en) 2014-04-25 2016-05-10 Apple Inc. Displays with overlapping light-emitting diodes and gate drivers
US10073571B2 (en) * 2014-05-02 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor and touch panel including capacitor
JP2015225104A (ja) 2014-05-26 2015-12-14 株式会社ジャパンディスプレイ 表示装置
JP6722986B2 (ja) 2014-07-04 2020-07-15 株式会社半導体エネルギー研究所 半導体装置
US10147747B2 (en) 2014-08-21 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US10083990B2 (en) 2014-08-29 2018-09-25 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same
US9601517B2 (en) 2014-10-01 2017-03-21 Apple Inc. Hybrid pixel control circuits for light-emitting diode display
KR102226236B1 (ko) 2014-10-13 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치
JP6587497B2 (ja) 2014-10-31 2019-10-09 株式会社半導体エネルギー研究所 半導体装置
KR101658716B1 (ko) 2014-12-31 2016-09-30 엘지디스플레이 주식회사 표시 장치
JP6474275B2 (ja) 2015-02-19 2019-02-27 株式会社ディスコ 加工装置
US9685469B2 (en) 2015-04-03 2017-06-20 Apple Inc. Display with semiconducting oxide and polysilicon transistors
US10020354B2 (en) 2015-04-17 2018-07-10 Apple Inc. Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
KR102326170B1 (ko) 2015-04-20 2021-11-17 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102408898B1 (ko) 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US11733807B2 (en) 2015-09-25 2023-08-22 Apple Inc. Light sensing display
KR102454087B1 (ko) 2015-10-27 2022-10-13 엘지디스플레이 주식회사 박막 트랜지스터 기판
US10121430B2 (en) 2015-11-16 2018-11-06 Apple Inc. Displays with series-connected switching transistors
KR102519942B1 (ko) 2015-11-26 2023-04-11 엘지디스플레이 주식회사 유기발광 다이오드 표시장치용 박막 트랜지스터 기판
KR102424108B1 (ko) 2015-11-26 2022-07-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
KR102485374B1 (ko) 2015-12-31 2023-01-04 엘지디스플레이 주식회사 디스플레이 장치
JP2017162852A (ja) 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
JP2017174946A (ja) 2016-03-23 2017-09-28 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP6673731B2 (ja) 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6827270B2 (ja) 2016-03-28 2021-02-10 株式会社ジャパンディスプレイ 半導体装置の作製方法
JP6668160B2 (ja) 2016-05-06 2020-03-18 株式会社ジャパンディスプレイ 表示装置の製造方法
JP6725317B2 (ja) 2016-05-19 2020-07-15 株式会社ジャパンディスプレイ 表示装置
JP2017224676A (ja) 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
KR20180004370A (ko) 2016-07-01 2018-01-11 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
JP6751613B2 (ja) 2016-07-15 2020-09-09 株式会社ジャパンディスプレイ 表示装置
JP2018013567A (ja) 2016-07-20 2018-01-25 株式会社ジャパンディスプレイ 表示装置
KR102458660B1 (ko) * 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016048385A1 (en) * 2014-09-24 2016-03-31 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
JP2016091027A (ja) * 2014-10-31 2016-05-23 株式会社半導体エネルギー研究所 表示装置、表示モジュール及び電子機器
US20160163745A1 (en) * 2014-12-03 2016-06-09 Apple Inc. Organic Light-Emitting Diode Display With Double Gate Transistors

Also Published As

Publication number Publication date
TW202139168A (zh) 2021-10-16
KR102548242B1 (ko) 2023-06-28
JP7228665B2 (ja) 2023-02-24
JP2024037933A (ja) 2024-03-19
US20220173131A1 (en) 2022-06-02
DE102017212741A1 (de) 2018-02-08
TWI782595B (zh) 2022-11-01
JP2023052332A (ja) 2023-04-11
US20230282649A1 (en) 2023-09-07
TWI805414B (zh) 2023-06-11
JP7445026B2 (ja) 2024-03-06
KR20180015574A (ko) 2018-02-13
JP2020154323A (ja) 2020-09-24
TW202240262A (zh) 2022-10-16
JP6770211B2 (ja) 2020-10-14
KR20230142826A (ko) 2023-10-11
US20180040640A1 (en) 2018-02-08
KR20210082142A (ko) 2021-07-02
JP6987944B2 (ja) 2022-01-05
JP2024052822A (ja) 2024-04-12
KR20220149480A (ko) 2022-11-08
US10700098B2 (en) 2020-06-30
US20200357828A1 (en) 2020-11-12
JP7060927B2 (ja) 2022-04-27
KR102586023B1 (ko) 2023-10-10
JP2021009401A (ja) 2021-01-28
US10373983B2 (en) 2019-08-06
KR102457419B1 (ko) 2022-10-24
US11676971B2 (en) 2023-06-13
TWI771308B (zh) 2022-07-21
KR20230035007A (ko) 2023-03-10
TW201810224A (zh) 2018-03-16
US20190355760A1 (en) 2019-11-21
JP2018025777A (ja) 2018-02-15
TW202403417A (zh) 2024-01-16
US11404447B2 (en) 2022-08-02
KR20230151972A (ko) 2023-11-02
KR102505809B1 (ko) 2023-03-06
JP2022037021A (ja) 2022-03-08
KR20230096950A (ko) 2023-06-30
KR102631185B1 (ko) 2024-01-31

Similar Documents

Publication Publication Date Title
KR102457419B1 (ko) 표시 장치 및 전자 기기
JP7082252B1 (ja) 半導体装置
TW202407445A (zh) 顯示裝置及電子裝置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right