KR20230133949A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230133949A
KR20230133949A KR1020237031194A KR20237031194A KR20230133949A KR 20230133949 A KR20230133949 A KR 20230133949A KR 1020237031194 A KR1020237031194 A KR 1020237031194A KR 20237031194 A KR20237031194 A KR 20237031194A KR 20230133949 A KR20230133949 A KR 20230133949A
Authority
KR
South Korea
Prior art keywords
insulator
oxide
conductor
transistor
additionally
Prior art date
Application number
KR1020237031194A
Other languages
English (en)
Other versions
KR102680921B1 (ko
Inventor
슌페이 야마자키
šœ페이 야마자키
고지 구스노키
요시아키 오이카와
겐스케 요시즈미
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20230133949A publication Critical patent/KR20230133949A/ko
Application granted granted Critical
Publication of KR102680921B1 publication Critical patent/KR102680921B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Led Device Packages (AREA)
  • Liquid Crystal (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

정세도가 높은 표시 장치를 제공한다. 소비전력이 낮은 표시 장치를 제공한다. 신뢰성이 높은 표시 장치를 제공한다. 제 1 트랜지스터와, 제 1 트랜지스터와 전기적으로 접속되는 표시 소자를 가지는 표시 장치이다. 제 1 트랜지스터는 제 1 산화물과, 제 2 산화물과, 제 1 도전체와, 제 2 도전체와, 제 3 도전체와, 제 1 절연체와, 제 2 절연체를 가진다. 제 1 도전체 및 제 2 도전체는 제 1 산화물 위에 서로 이격되어 배치된다. 제 1 절연체는 제 1 도전체 및 제 2 도전체 위에 배치되고, 또한 개구를 가지고, 상기 개구는 제 1 도전체와 제 2 도전체 사이에 중첩된다. 제 3 도전체는 개구 내에 배치된다. 제 2 절연체는 제 1 산화물, 제 1 도전체, 제 2 도전체, 및 제 1 절연체와 제 3 도전체 사이에 배치된다. 제 2 산화물은 제 1 산화물, 제 1 도전체, 제 2 도전체, 및 제 1 절연체와 제 2 절연체 사이에 배치된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 일 형태는 표시 장치 및 표시 장치의 제작 방법에 관한 것이다. 본 발명의 일 형태는 트랜지스터, 및 트랜지스터의 제작 방법에 관한 것이다.
또한, 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 본 발명의 일 형태의 기술분야로서는, 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다. 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 뜻한다.
트랜지스터에 적용 가능한 반도체 재료로서 금속 산화물을 사용한 산화물 반도체가 주목을 받고 있다. 예를 들어 특허문헌 1에서는, 복수의 산화물 반도체층을 적층하고, 상기 복수의 산화물 반도체층 중에서 채널이 되는 산화물 반도체층이 인듐 및 갈륨을 포함하고, 또한 인듐의 비율을 갈륨의 비율보다 크게 함으로써 전계 효과 이동도(단순히 이동도 또는 μFE라고 하는 경우가 있음)를 높인 반도체 장치가 개시되어 있다.
반도체층에 사용할 수 있는 금속 산화물은 스퍼터링법 등을 사용하여 형성할 수 있으므로, 대형 표시 장치를 구성하는 트랜지스터의 반도체층에 사용할 수 있다. 또한, 다결정 실리콘이나 비정질 실리콘을 사용한 트랜지스터의 생산 설비의 일부를 개량하여 이용할 수 있기 때문에 설비 투자를 줄일 수 있다. 또한 금속 산화물을 사용한 트랜지스터는 비정질 실리콘을 사용한 경우와 비교하여 높은 전계 효과 이동도를 가지므로 구동 회로가 제공된 기능성이 높은 표시 장치를 실현할 수 있다.
또한, 증강 현실(AR: Augmented Reality) 또는 가상 현실(VR: Virtual Reality)용 표시 장치로서, 웨어러블형 표시 장치나, 거치형 표시 장치가 보급되고 있다. 웨어러블형 표시 장치로서는, 예를 들어 헤드 마운트 디스플레이(HMD: Head Mounted Display)나 안경형 표시 장치 등이 있다. 거치형 표시 장치로서는, 예를 들어 헤드 업 디스플레이(HUD: Head-Up Display) 등이 있다.
일본 공개특허공보 특개2014-7399호
헤드 마운트 디스플레이(HMD) 등, 표시면과 사용자의 거리가 가까운 표시 장치는 사용자가 화소를 시인하기 쉬워, 상당히 거칠어 보이기 때문에, AR나 VR의 몰입감이나 현장감이 희박해지는 경우가 있다. 그러므로, 사용자에게 화소가 시인되지 않도록 정세(精細)한 화소를 가지는 표시 장치가 기대된다.
상기를 감안하여, 본 발명의 일 형태는 정세도가 높은 표시 장치를 제공하는 것을 과제의 하나로 한다. 또는, 소비전력이 낮은 표시 장치를 제공하는 것을 과제의 하나로 한다. 또는, 본 발명의 일 형태는 신뢰성이 높은 표시 장치를 제공하는 것을 과제의 하나로 한다. 또는, 본 발명의 일 형태는 신규 표시 장치를 제공하는 것을 과제의 하나로 한다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한, 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 추출될 수 있다.
본 발명의 일 형태는 제 1 트랜지스터와, 제 1 트랜지스터와 전기적으로 접속되는 표시 소자를 가지는 표시 장치이다. 제 1 트랜지스터는 제 1 산화물과, 제 2 산화물과, 제 1 도전체와, 제 2 도전체와, 제 3 도전체와, 제 1 절연체와, 제 2 절연체를 가진다. 제 1 도전체 및 제 2 도전체는 제 1 산화물 위에 서로 이격되어 배치된다. 제 1 절연체는 제 1 도전체 및 제 2 도전체 위에 배치되고, 또한 개구를 가지고, 상기 개구는 제 1 도전체와 제 2 도전체 사이에 중첩된다. 제 3 도전체는 개구 내에 배치되고, 제 2 절연체는 제 1 산화물, 제 1 도전체, 제 2 도전체, 및 제 1 절연체와 제 3 도전체 사이에 배치되고, 제 2 산화물은 제 1 산화물, 제 1 도전체, 제 2 도전체, 및 제 1 절연체와 제 2 절연체 사이에 배치된다.
또한, 본 발명의 일 형태는 제 1 트랜지스터와, 제 1 트랜지스터와 전기적으로 접속되는 표시 소자와, 구조체를 가지는 표시 장치이다. 제 1 트랜지스터는 제 1 산화물과, 제 2 산화물과, 제 1 도전체와, 제 2 도전체와, 제 3 도전체와, 제 1 절연체와, 제 2 절연체를 가진다. 제 1 도전체 및 제 2 도전체는 제 1 산화물 위에 서로 이격되어 배치된다. 제 1 절연체는 제 1 도전체 및 제 2 도전체 위에 배치되고, 또한 개구를 가지고, 상기 개구는 제 1 도전체와 제 2 도전체 사이에 중첩된다. 제 3 도전체는 개구 내에 배치된다. 제 2 절연체는 제 1 산화물, 제 1 도전체, 제 2 도전체, 및 제 1 절연체와 제 3 도전체 사이에 배치된다. 제 2 산화물은 제 1 산화물, 제 1 도전체, 제 2 도전체, 및 제 1 절연체와 제 2 절연체 사이에 배치된다. 구조체는 표시 소자를 가지는 층과 같은 층에 배치되고, 구조체는 제 1 트랜지스터와 중첩되는 영역을 가진다.
또한, 본 발명의 일 형태는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 2 트랜지스터와 전기적으로 접속되는 표시 소자를 가지는 표시 장치이다. 제 1 트랜지스터는 제 1 산화물과, 제 2 산화물과, 제 1 도전체와, 제 2 도전체와, 제 3 도전체와, 제 1 절연체와, 제 2 절연체를 가진다. 제 1 도전체 및 제 2 도전체는 제 1 산화물 위에 서로 이격되어 배치된다. 제 1 절연체는 제 1 도전체 및 제 2 도전체 위에 배치되고, 또한 개구를 가지고, 상기 개구는 제 1 도전체와 제 2 도전체 사이에 중첩된다. 제 3 도전체는 개구 내에 배치된다. 제 2 절연체는 제 1 산화물, 제 1 도전체, 제 2 도전체, 및 제 1 절연체와 제 3 도전체 사이에 배치된다. 제 2 산화물은 제 1 산화물, 제 1 도전체, 제 2 도전체, 및 제 1 절연체와 제 2 절연체 사이에 배치된다. 제 1 트랜지스터를 가지는 층은 표시 소자를 가지는 층과 제 2 트랜지스터가 가지는 층 사이에 위치한다.
또한, 본 발명의 일 형태는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 2 트랜지스터와 전기적으로 접속되는 표시 소자와, 차광막을 가지는 표시 장치이다. 제 1 트랜지스터는 제 1 산화물과, 제 2 산화물과, 제 1 도전체와, 제 2 도전체와, 제 3 도전체와, 제 1 절연체와, 제 2 절연체를 가진다. 제 1 도전체 및 제 2 도전체는 제 1 산화물 위에 서로 이격되어 배치된다. 제 1 절연체는 제 1 도전체 및 제 2 도전체 위에 배치되고, 또한 개구를 가지고, 상기 개구는 제 1 도전체와 제 2 도전체 사이에 중첩된다. 제 3 도전체는 개구 내에 배치된다. 제 2 절연체는 제 1 산화물, 제 1 도전체, 제 2 도전체, 및 제 1 절연체와 제 3 도전체 사이에 배치된다. 제 2 산화물은 제 1 산화물, 제 1 도전체, 제 2 도전체, 및 제 1 절연체와 제 2 절연체 사이에 배치된다. 제 1 트랜지스터를 가지는 층은 표시 소자를 가지는 층과 제 2 트랜지스터가 가지는 층 사이에 위치하고, 차광막은 표시 소자의 위쪽에 위치하고, 차광막, 제 1 트랜지스터, 및 제 2 트랜지스터는 중첩되는 영역을 가진다.
상술한 표시 장치에서, 제 2 트랜지스터는 채널 형성 영역에 실리콘을 가지는 것이 바람직하다.
또한, 상술한 표시 장치에서, 제 2 트랜지스터는 n채널형으로 할 수 있다.
또한, 상술한 표시 장치에서, 제 2 트랜지스터는 p채널형으로 할 수 있다.
상술한 표시 장치에서, 제 3 절연체를 더 가지고, 제 3 절연체는 제 1 산화물, 제 1 도전체, 제 2 도전체, 및 제 2 산화물과 제 1 절연체 사이에 배치되고, 제 3 절연체는 제 1 절연체보다 산소 투과성이 낮은 것이 바람직하다.
상술한 표시 장치에서, 제 3 절연체를 더 가지고, 제 3 절연체는 제 1 산화물, 제 1 도전체, 및 제 2 도전체와 제 1 절연체 사이에 배치되고, 제 3 절연체는 제 1 절연체보다 산소 투과성이 낮고, 제 2 산화물은 제 1 절연체에 접하는 것이 바람직하다.
상술한 표시 장치에서, 제 4 도전체와 제 5 도전체를 더 가지고, 제 4 도전체는 제 1 도전체와 제 1 산화물 사이에 배치되고, 제 5 도전체는 제 2 도전체와 제 1 산화물 사이에 배치되고, 제 1 도전체의 일부는 제 1 산화물의 상면에 접하고, 제 2 도전체의 일부는 제 1 산화물의 상면에 접하는 것이 바람직하다.
상술한 표시 장치에서, 제 1 도전체와 제 2 도전체의 거리는 개구의 채널 길이 방향의 길이보다 짧은 것이 바람직하다.
또한, 본 발명의 일 형태는 제 1 트랜지스터와, 제 1 트랜지스터와 전기적으로 접속되는 표시 소자를 가지는 표시 장치이다. 제 1 트랜지스터는 제 1 산화물과, 제 2 산화물과, 도전체와, 제 1 절연체와, 제 2 절연체와, 제 3 절연체와, 제 4 절연체를 가진다. 제 2 산화물은 제 1 산화물 위에 위치하고, 제 1 절연체는 제 2 산화물 위에 위치하고, 도전체는 제 1 절연체 위에 위치한다. 제 2 절연체는 제 1 산화물의 상면의 일부, 제 1 산화물의 측면의 일부, 및 제 2 산화물의 측면의 일부와 접한다. 제 3 절연체는 제 2 절연체 위에 위치하고, 제 2 산화물의 일부 및 제 1 절연체의 일부는 도전체의 측면과 제 3 절연체의 측면 사이에 위치한다. 제 4 절연체는 제 2 산화물의 상면, 제 1 절연체의 상면, 도전체의 상면, 및 제 3 절연체의 상면과 접한다. 제 1 산화물은 제 1 영역과, 제 2 영역과, 제 1 영역과 제 2 영역 사이에 위치하는 제 3 영역을 가지고, 도전체는 제 3 영역과 중첩되도록 제 3 영역의 위쪽에 위치하고, 제 2 절연체는 제 1 영역 및 제 2 영역과 접하고, 제 1 영역 및 제 2 영역의 저항은 제 3 영역의 저항보다 낮다.
또한, 본 발명의 일 형태는 제 1 트랜지스터와, 제 1 트랜지스터와 전기적으로 접속되는 표시 소자와, 구조체를 가지는 표시 장치이다. 제 1 트랜지스터는 제 1 산화물과, 제 2 산화물과, 도전체와, 제 1 절연체와, 제 2 절연체와, 제 3 절연체와, 제 4 절연체를 가진다. 제 2 산화물은 제 1 산화물 위에 위치하고, 제 1 절연체는 제 2 산화물 위에 위치하고, 도전체는 제 1 절연체 위에 위치한다. 제 2 절연체는 제 1 산화물의 상면의 일부, 제 1 산화물의 측면의 일부, 및 제 2 산화물의 측면의 일부와 접한다. 제 3 절연체는 제 2 절연체 위에 위치하고, 제 2 산화물의 일부 및 제 1 절연체의 일부는 도전체의 측면과 제 3 절연체의 측면 사이에 위치한다. 제 4 절연체는 제 2 산화물의 상면, 제 1 절연체의 상면, 도전체의 상면, 및 제 3 절연체의 상면과 접한다. 제 1 산화물은 제 1 영역과, 제 2 영역과, 제 1 영역과 제 2 영역 사이에 위치하는 제 3 영역을 가지고, 도전체는 제 3 영역과 중첩되도록 제 3 영역의 위쪽에 위치하고, 제 2 절연체는 제 1 영역 및 제 2 영역과 접하고, 제 1 영역 및 제 2 영역의 저항은 제 3 영역의 저항보다 낮고, 구조체는 표시 소자를 가지는 층과 같은 층에 배치되고, 구조체는 제 1 트랜지스터와 중첩되는 영역을 가진다.
또한, 본 발명의 일 형태는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 2 트랜지스터와 전기적으로 접속되는 표시 소자를 가지는 표시 장치이다. 제 1 트랜지스터는 제 1 산화물과, 제 2 산화물과, 도전체와, 제 1 절연체와, 제 2 절연체와, 제 3 절연체와, 제 4 절연체를 가진다. 제 2 산화물은 제 1 산화물 위에 위치하고, 제 1 절연체는 제 2 산화물 위에 위치하고, 도전체는 제 1 절연체 위에 위치한다. 제 2 절연체는 제 1 산화물의 상면의 일부, 제 1 산화물의 측면의 일부, 및 제 2 산화물의 측면의 일부와 접한다. 제 3 절연체는 제 2 절연체 위에 위치하고, 제 2 산화물의 일부 및 제 1 절연체의 일부는 도전체의 측면과 제 3 절연체의 측면 사이에 위치한다. 제 4 절연체는 제 2 산화물의 상면, 제 1 절연체의 상면, 도전체의 상면, 및 제 3 절연체의 상면과 접한다. 제 1 산화물은 제 1 영역과, 제 2 영역과, 제 1 영역과 제 2 영역 사이에 위치하는 제 3 영역을 가지고, 도전체는 제 3 영역과 중첩되도록 제 3 영역의 위쪽에 위치하고, 제 2 절연체는 제 1 영역 및 제 2 영역과 접하고, 제 1 영역 및 제 2 영역의 저항은 제 3 영역의 저항보다 낮고, 제 1 트랜지스터를 가지는 층은 표시 소자를 가지는 층과 제 2 트랜지스터가 가지는 층 사이에 위치한다.
또한, 본 발명의 일 형태는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 2 트랜지스터와 전기적으로 접속되는 표시 소자와, 차광막을 가지는 표시 장치이다. 제 1 트랜지스터는 제 1 산화물과, 제 2 산화물과, 도전체와, 제 1 절연체와, 제 2 절연체와, 제 3 절연체와, 제 4 절연체를 가진다. 제 2 산화물은 제 1 산화물 위에 위치하고, 제 1 절연체는 제 2 산화물 위에 위치하고, 도전체는 제 1 절연체 위에 위치한다. 제 2 절연체는 제 2 산화물의 상면의 일부, 제 1 산화물의 측면의 일부, 및 제 2 산화물의 측면의 일부와 접한다. 제 3 절연체는 제 2 절연체 위에 위치하고, 제 2 산화물의 일부 및 제 1 절연체의 일부는 도전체의 측면과 제 3 절연체의 측면 사이에 위치한다. 제 4 절연체는 제 2 산화물의 상면, 제 1 절연체의 상면, 도전체의 상면, 및 제 3 절연체의 상면과 접한다. 제 1 산화물은 제 1 영역과, 제 2 영역과, 제 1 영역과 제 2 영역 사이에 위치하는 제 3 영역을 가지고, 도전체는 제 3 영역과 중첩되도록 제 3 영역의 위쪽에 위치하고, 제 2 절연체는 제 1 영역 및 제 2 영역과 접하고, 제 1 영역 및 제 2 영역의 저항은 제 3 영역의 저항보다 낮고, 차광막은 표시 소자의 위쪽에 위치하고, 차광막, 제 1 트랜지스터, 및 제 2 트랜지스터는 중첩되는 영역을 가진다.
또한, 상술한 표시 장치에서, 제 2 트랜지스터는 채널 형성 영역에 실리콘을 가지는 것이 바람직하다.
또한, 상술한 표시 장치에서, 제 2 트랜지스터는 n채널형으로 할 수 있다.
또한, 상술한 표시 장치에서, 제 2 트랜지스터는 p채널형으로 할 수 있다.
또한, 상술한 표시 장치에서, 제 1 영역 및 제 2 영역은 인 및 붕소 중 어느 하나 이상을 가지는 것이 바람직하다.
또한, 상술한 표시 장치에서, 제 1 영역 및 제 2 영역은 제 3 영역보다 수소를 많이 가지는 것이 바람직하다.
또한, 상술한 표시 장치에서, 제 2 산화물은 제 1 영역의 일부 및 제 2 영역의 일부와 중첩되는 것이 바람직하다.
상술한 표시 장치에서, 제 5 절연체를 더 가지고, 제 5 절연체는 제 1 절연체의 상면 및 제 2 산화물의 측면의 일부와 접하고, 제 1 산화물은 제 4 영역과 제 5 영역을 더 가지고, 제 4 영역은 제 1 영역과 제 3 영역 사이에 위치하고, 제 5 영역은 제 2 영역과 제 3 영역 사이에 위치하고, 제 4 영역 및 제 5 영역의 저항은 제 3 영역의 저항보다 낮고, 또한 제 1 영역 및 제 2 영역의 저항보다 높은 것이 바람직하다.
또한, 상술한 표시 장치에서, 제 4 영역 및 제 5 영역은 인 및 붕소 중 어느 하나 이상을 가지는 것이 바람직하다.
또한, 상술한 표시 장치에서, 제 1 영역 및 제 2 영역은 제 4 영역 및 제 5 영역보다 인 또는 붕소를 많이 가지는 것이 바람직하다.
상술한 표시 장치에서, 제 1 영역, 제 2 영역, 제 4 영역, 및 제 5 영역은 제 3 영역보다 수소를 많이 가지는 것이 바람직하다.
또한, 상술한 표시 장치에서, 제 1 영역 및 제 2 영역은 제 4 영역 및 제 5 영역보다 수소를 많이 가지는 것이 바람직하다.
또한, 상술한 표시 장치에서, 제 2 산화물은 제 4 영역의 일부 및 제 5 영역의 일부와 중첩되는 것이 바람직하다.
상술한 표시 장치에서, 제 1 산화물 및 제 2 산화물은 In과, 원소 M(M은 Al, Ga, Y, 또는 Sn)과, Zn을 가지는 것이 바람직하다.
상술한 표시 장치에서, 제 1 산화물에서의 원소 M에 대한 In의 원자수비는 제 2 산화물에서의 원소 M에 대한 In의 원자수비보다 큰 것이 바람직하다.
상술한 표시 장치에서, 제 3 산화물을 더 가지고, 제 3 산화물은 제 1 산화물 아래에 배치되는 것이 바람직하다.
상술한 표시 장치에서, 제 1 산화물, 제 2 산화물, 및 제 3 산화물은 In과, 원소 M(M은 Al, Ga, Y, 또는 Sn)과, Zn을 가지는 것이 바람직하다.
상술한 표시 장치에서, 제 1 산화물에서의 원소 M에 대한 In의 원자수비는 제 2 산화물 및 제 3 산화물에서의 원소 M에 대한 In의 원자수비보다 큰 것이 바람직하다.
상술한 표시 장치에서, 표시 소자는 액정 소자로 할 수 있다.
상술한 표시 장치에서, 표시 소자는 발광 소자로 할 수 있다.
본 발명의 일 형태에 의하여, 정세도가 높은 표시 장치를 제공할 수 있다. 또한, 본 발명의 일 형태에 의하여, 소비전력이 낮은 표시 장치를 제공할 수 있다. 또한, 본 발명의 일 형태에 의하여, 신뢰성이 높은 표시 장치를 제공할 수 있다. 또한, 본 발명의 일 형태에 의하여, 신규 표시 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 반드시 이들의 효과 모두를 가질 필요는 없다. 또한, 이들 외의 효과는 명세서, 도면, 및 청구항 등의 기재로부터 추출될 수 있다.
도 1은 표시 장치의 상면도.
도 2는 표시 장치의 단면도.
도 3은 표시 장치의 단면도.
도 4는 표시 장치의 단면도.
도 5는 표시 장치의 단면도.
도 6은 표시 장치의 단면도.
도 7은 표시 장치의 단면도.
도 8은 표시 장치의 단면도.
도 9는 표시 장치의 단면도.
도 10의 (A)는 트랜지스터의 상면도. 도 10의 (B), (C)는 트랜지스터의 단면도.
도 11의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 11의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 12의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 12의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 13의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 13의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 14의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 14의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 15의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 15의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 16의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 16의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 17의 (A)는 트랜지스터의 상면도. 도 17의 (B), (C)는 트랜지스터의 단면도.
도 18의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 18의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 19의 (A)는 트랜지스터의 상면도. 도 19의 (B), (C)는 트랜지스터의 단면도.
도 20의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 20의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 21의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 21의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 22의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 22의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 23의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 23의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 24의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 24의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 25의 (A)는 트랜지스터의 상면도. 도 25의 (B), (C)는 트랜지스터의 단면도.
도 26의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 26의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 27의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 27의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 28의 (A)는 트랜지스터의 상면도. 도 28의 (B), (C)는 트랜지스터의 단면도.
도 29는 트랜지스터의 단면도.
도 30의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 30의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 31의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 31의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 32의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 32의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 33의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 33의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 34의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 34의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 35의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 35의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 36의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 36의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 37의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 37의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 38의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 38의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 39의 (A)는 트랜지스터의 상면도. 도 39의 (B), (C)는 트랜지스터의 단면도.
도 40은 트랜지스터의 단면도.
도 41의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 41의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 42의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 42의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 43의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 43의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 44의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 44의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 45의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 45의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 46의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 46의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 47의 (A)는 트랜지스터의 제작 방법을 나타낸 상면도. 도 47의 (B), (C)는 트랜지스터의 제작 방법을 나타낸 단면도.
도 48의 (A)는 트랜지스터의 상면도. 도 48의 (B), (C)는 트랜지스터의 단면도.
도 49는 트랜지스터의 단면도.
도 50의 (A)는 표시 장치의 블록도. 도 50의 (B), (C)는 표시 장치의 회로도.
도 51의 (A), (B), (C)는 표시 장치의 회로도.
도 52의 (A), (C), (D)는 표시 장치의 회로도. 도 50의 (B)는 표시 장치의 타이밍 차트.
도 53의 (A), (B), (C), (D), (E)는 발광 소자의 구조를 설명하는 도면.
도 54의 (A), (B), (C), (D), (E)는 전자 기기의 예를 나타낸 사시도.
도 55의 (A), (B), (C), (D), (E), (F), (G)는 전자 기기의 예를 나타낸 사시도.
도 56의 (A), (B), (C), (D)는 전자 기기의 예를 나타낸 사시도.
이하에서, 실시형태에 대하여 도면을 참조하면서 설명한다. 다만, 실시형태는 많은 상이한 형태에서 실시하는 것이 가능하고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한, 본 명세서에서 설명하는 각 도면에서, 각 구성의 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다.
또한, 본 명세서에서 사용하는 '제 1', '제 2', '제 3'이라는 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이고, 수적으로 한정하는 것이 아니다.
또한, 본 명세서에서, '위', '아래' 등 배치를 나타내는 말은, 구성끼리의 위치 관계를 도면을 참조하여 설명하기 위하여, 편의상 사용하고 있다. 또한, 구성끼리의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화되는 것이다. 따라서, 명세서에서 설명한 말에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다.
또한, 본 명세서 등에 있어서, 트랜지스터가 가지는 소스와 드레인의 기능은 트랜지스터의 극성이나, 회로 동작에서 전류의 방향이 변화하는 경우 등에는 서로 바뀔 수 있다. 그러므로, 소스나 드레인이라는 용어는 서로 바꿔 사용할 수 있는 것으로 한다.
또한, 본 명세서 등에서, '전기적으로 접속'에는, '어떠한 전기적 작용을 가지는 것'을 통하여 접속되어 있는 경우가 포함된다. 여기서, '어떠한 전기적 작용을 가지는 것'은 접속 대상 간에서 전기 신호를 주고받을 수 있게 하는 것이면 특별한 제한을 받지 않는다. 예를 들어, '어떠한 전기적 작용을 가지는 것'에는 전극이나 배선을 비롯하여 트랜지스터 등의 스위칭 소자, 저항 소자, 인덕터, 커패시터, 이들 외 각종 기능을 가지는 소자 등이 포함된다.
또한, 본 명세서 등에서, '막'이라는 용어와 '층'이라는 용어는 서로 바꿀 수 있다. 예를 들어, '도전층'이나 '절연층'이라는 용어는 '도전막'이나 '절연막'이라는 용어로 상호적으로 교환할 수 있는 경우가 있다.
또한, 본 명세서 등에서 오프 전류란, 특별한 설명이 없는 한, 트랜지스터가 오프 상태(비도통 상태, 차단 상태라고도 함)일 때의 드레인 전류를 말한다. 오프 전류란 특별히 언급하지 않는 한 n채널 트랜지스터에서는 게이트와 소스 간의 전압(Vgs)이 문턱 전압(Vth)보다 낮은(p채널 트랜지스터에서는 Vth보다 높은) 상태를 말한다.
본 명세서 등에서, 표시 장치의 일 형태인 표시 패널은 표시면에 화상 등을 표시(출력)하는 기능을 가진다. 따라서 표시 패널은 출력 장치의 일 형태이다.
또한, 본 명세서 등에서는, 표시 패널의 기판에 예를 들어, FPC(Flexible Printed Circuit) 또는 TCP(Tape Carrier Package) 등의 커넥터가 장착된 것, 또는 기판에 COG(Chip On Glass) 방식 등에 의하여 IC(집적 회로)가 실장된 것을 표시 패널 모듈, 표시 모듈, 또는 단순히 표시 패널 등이라고 부르는 경우가 있다.
또한, 본 명세서 등에서 표시 장치의 일 형태인 터치 패널은 표시면에 화상 등을 표시하는 기능과, 표시면에 손가락이나 스타일러스 등 피검지체가 접촉되거나, 가압하거나, 또는 근접되는 것을 검출하는 터치 센서로서의 기능을 가진다. 따라서 터치 패널은 입출력 장치의 일 형태이다.
터치 패널은, 예를 들어 터치 센서를 구비한 표시 패널(또는 표시 장치), 터치 센서 기능을 구비한 표시 패널(또는 표시 장치)이라고도 부를 수 있다. 터치 패널은 표시 패널과 터치 센서 패널을 가지는 구성으로 할 수도 있다. 또는, 표시 패널의 내부 또는 표면에 터치 센서로서의 기능을 가지는 구성으로 할 수도 있다.
또한, 본 명세서 등에서는, 터치 패널의 기판에 커넥터나 IC가 실장된 것을 터치 패널 모듈, 표시 모듈, 또는 단순히 터치 패널 등이라고 부르는 경우가 있다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태인 표시 장치 및 그 제작 방법에 대하여 설명한다.
본 발명의 일 형태인 표시 장치는 제 1 트랜지스터와, 제 1 트랜지스터와 전기적으로 접속되는 표시 소자를 가진다. 제 1 트랜지스터는 제 1 산화물과, 제 2 산화물과, 제 1 도전체와, 제 2 도전체와, 제 3 도전체와, 제 1 절연체와, 제 2 절연체를 가진다. 제 1 도전체 및 제 2 도전체는 제 1 산화물 위에 서로 이격되어 배치된다. 제 1 절연체는 제 1 도전체 및 제 2 도전체 위에 배치되고, 또한 개구를 가지고, 상기 개구는 제 1 도전체와 제 2 도전체 사이에 중첩된다. 제 3 도전체는 상기 개구 내에 배치된다. 제 2 절연체는 제 1 산화물, 제 1 도전체, 제 2 도전체, 및 제 1 절연체와 제 3 도전체 사이에 배치된다. 제 2 산화물은 제 1 산화물, 제 1 도전체, 제 2 도전체, 및 제 1 절연체와 제 2 절연체 사이에 배치된다.
또한, 본 발명의 일 형태인 표시 장치는 제 1 트랜지스터와, 제 1 트랜지스터와 전기적으로 접속되는 표시 소자를 가진다. 제 1 트랜지스터는 제 1 산화물과, 제 2 산화물과, 도전체와, 제 1 절연체와, 제 2 절연체와, 제 3 절연체와, 제 4 절연체를 가진다. 제 2 산화물은 제 1 산화물 위에 위치하고, 제 1 절연체는 제 2 산화물 위에 위치한다. 도전체는 제 1 절연체 위에 위치한다. 제 2 절연체는 제 1 산화물의 상면의 일부, 제 1 산화물의 측면의 일부, 및 제 2 산화물의 측면의 일부와 접한다. 제 3 절연체는 제 2 절연체 위에 위치한다. 또한, 제 2 산화물의 일부 및 제 1 절연체의 일부는 도전체의 측면과 제 3 절연체의 측면 사이에 위치한다. 제 4 절연체는 제 2 산화물의 상면, 제 1 절연체의 상면, 도전체의 상면, 및 제 3 절연체의 상면과 접한다. 또한, 제 1 산화물은 제 1 영역과, 제 2 영역과, 제 1 영역과 제 2 영역 사이에 위치하는 제 3 영역을 가진다. 도전체는 제 3 영역과 중첩되도록 제 3 영역의 위쪽에 위치한다. 제 2 절연체는 제 1 영역 및 제 2 영역과 접하고, 제 1 영역 및 제 2 영역의 저항은 제 3 영역의 저항보다 낮다.
이와 같은 구성으로 함으로써, 트랜지스터가 화소 내에서 차지하는 면적이 작아지고, 매우 고정세(高精細)한 화상을 표시할 수 있다. 그러므로, 표시면과 사용자의 거리가 가까운 기기, 특히 휴대형 전자 기기, 장착형 전자 기기(웨어러블 기기), 및 전자책 단말기 등에 적합하게 사용할 수 있다. 또한, 가상 현실(VR: Virtual Reality) 기기나, 증강 현실(AR: Augmented Reality) 기기 등에도 적합하게 사용할 수 있다. 또한, 소비전력이 낮은 표시 장치로 할 수 있다. 또한, 신뢰성이 높은 표시 장치로 할 수 있다.
<구성예 1>
도 1에 본 발명의 일 형태인 표시 장치(700)의 상면도를 도시하였다. 표시 장치(700)는 밀봉재(712)에 의하여 접합된 제 1 기판(701)과 제 2 기판(705)을 가진다. 또한 제 1 기판(701), 제 2 기판(705), 및 밀봉재(712)로 밀봉되는 영역에서, 제 1 기판(701) 위에 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)가 제공된다. 또한 화소부(702)에는 복수의 표시 소자가 제공된다.
또한, 제 1 기판(701)에서 제 2 기판(705)과 중첩되지 않는 부분에, FPC(716)(FPC: Flexible printed circuit)가 접속되는 FPC 단자부(708)가 제공된다. FPC(716)에 의하여, FPC 단자부(708) 및 신호선(710)을 통하여 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706) 각각에 각종 신호 등이 공급된다.
게이트 드라이버 회로부(706)는 복수로 제공되어도 좋다. 또한, 게이트 드라이버 회로부(706) 및 소스 드라이버 회로부(704)는 각각 반도체 기판 등에 별도로 형성되고 패키지된 IC칩의 형태이어도 좋다. 상기 IC칩은 제 1 기판(701) 위 또는 FPC(716)에 실장할 수 있다.
화소부(702)에 제공되는 표시 소자로서는 액정 소자, 발광 소자 등을 들 수 있다. 액정 소자로서는 투과형 액정 소자, 반사형 액정 소자, 반투과형 액정 소자 등을 사용할 수 있다. 또한 발광 소자로서는 LED(Light Emitting Diode), OLED(Organic LED), QLED(Quantum-dot LED), 반도체 레이저 등의 자발광형 발광 소자를 들 수 있다. 또한 셔터 방식 또는 광간섭 방식의 MEMS(Micro Electro Mechanical Systems) 소자나, 마이크로캡슐 방식, 전기 영동 방식, 일렉트로 웨팅 방식, 또는 전자 분류체(電子粉流體, Electronic Liquid Powder)(등록 상표) 방식 등을 적용한 표시 소자 등을 사용할 수도 있다.
표시 소자로서 액정 소자 및 EL(Electro Luminescence) 소자를 사용하는 구성에 대하여, 도 2 및 도 3을 사용하여 설명한다. 또한, 도 2 및 도 3은 각각 도 1에 나타낸 일점쇄선 Q-R에서의 단면도이다. 도 2는 표시 소자로서 액정 소자를 사용한 구성이고, 도 3은 발광 소자를 사용한 구성이다.
<표시 장치의 공통 부분에 관한 설명>
도 2 및 도 3에 도시된 표시 장치는 리드 배선부(711)와, 화소부(702)와, 소스 드라이버 회로부(704)와, FPC 단자부(708)를 가진다. 리드 배선부(711)는 신호선(710)을 가진다. 화소부(702)는 트랜지스터(750) 및 용량 소자(790)를 가진다. 소스 드라이버 회로부(704)는 트랜지스터(752)를 가진다. 도 2 및 도 3에서는 트랜지스터(750) 및 트랜지스터(752)의 채널 길이 방향의 단면을 도시하였다.
도 2 및 도 3에 도시된 바와 같이, 트랜지스터(750) 위에 절연체(280), 절연체(274), 및 절연체(281)가 제공된다. 절연체(280), 절연체(274), 및 절연체(281) 내에 도전체(301a), 도전체(301b), 도전체(305a), 및 도전체(305b)가 매립되어 있다. 도전체(301a)는 트랜지스터(750)의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 도전체(301b)는 트랜지스터(750)의 소스 및 드레인 중 다른 쪽과 전기적으로 접속된다. 도전체(305a)는 트랜지스터(752)의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 도전체(305b)는 트랜지스터(752)의 소스 및 드레인 중 다른 쪽과 전기적으로 접속된다. 여기서, 도전체(301a), 도전체(301b), 도전체(305a), 및 도전체(305b)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(301a), 도전체(301b), 도전체(305a), 도전체(305b), 및 절연체(281) 위에 절연체(361)가 제공된다. 절연체(361) 내에 도전체(311), 도전체(313), 도전체(331), 용량 소자(790), 도전체(333), 도전체(335), 신호선(710), 도전체(315), 도전체(317), 및 도전체(337)가 매립되어 있다. 도전체(311)는 도전체(301a)와 전기적으로 접속된다. 도전체(331)는 도전체(313)를 통하여 도전체(301b)와 전기적으로 접속된다. 도전체(311) 및 도전체(313)는 트랜지스터(750)와 전기적으로 접속되고, 배선으로서의 기능을 가진다. 도전체(333) 및 도전체(335)는 용량 소자(790)와 전기적으로 접속된다. 도전체(315)는 도전체(305a)와 전기적으로 접속된다. 도전체(337)는 도전체(317)를 통하여 도전체(305b)와 전기적으로 접속된다. 도전체(315) 및 도전체(317)는 트랜지스터(752)와 전기적으로 접속되고, 배선으로서의 기능을 가진다. 여기서, 도전체(331), 도전체(333), 도전체(335), 및 도전체(337)의 상면의 높이와 절연체(361)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(331), 도전체(333), 도전체(335), 도전체(337), 및 절연체(361) 위에 절연체(363)가 제공된다. 절연체(363) 내에 도전체(341), 도전체(343), 도전체(347), 도전체(353), 도전체(355), 및 도전체(357)가 매립되어 있다. 도전체(351)는 도전체(341)를 통하여 도전체(331)와 전기적으로 접속된다. 도전체(353), 도전체(355), 및 도전체(357)는 도전체(347)를 통하여 도전체(337)와 전기적으로 접속된다. 여기서, 도전체(351), 도전체(353), 도전체(355), 및 도전체(357)의 상면의 높이와 절연체(363)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(214), 절연체(216), 절연체(222), 절연체(224), 절연체(254), 절연체(244), 절연체(280), 절연체(274), 절연체(281), 절연체(361), 및 절연체(363)는 층간막으로서 기능하고, 각각의 아래쪽의 요철 형상을 피복하는 평탄화막으로서 기능하여도 좋다. 예를 들어, 절연체(363)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP: Chemical Mechanical Polishing)법 등을 사용한 평탄화 처리에 의하여 평탄화되어 있어도 좋다.
도전체(351) 및 절연체(363) 위에 도전층(772)이 제공된다. 도전층(772)은, 도전체(301b), 도전체(313), 도전체(331), 도전체(341), 및 도전체(351)를 통하여 트랜지스터(750)와 전기적으로 접속된다. 도전층(772)은 표시 소자의 화소 전극으로서의 기능을 가진다. 여기서, 도전체(351)의 상면의 높이와 절연체(363)의 상면의 높이는 같은 정도로 할 수 있고, 또한 절연체(363)의 상면은 높은 평탄성으로 형성된다. 따라서, 도전체(351) 및 절연체(363) 위에 형성되는 도전층(772)은 높은 평탄성으로 형성된다. 도전층(772)의 평탄성이 높기 때문에, 표시 소자로부터 사출되는 광을 효율적으로 추출할 수 있고, 휘도가 높은 표시 장치로 할 수 있다. 또한, 소비전력이 낮은 표시 장치로 할 수 있다.
도전체(353), 도전체(355), 도전체(357), 및 절연체(363) 위에 접속 전극(760)이 제공된다. 접속 전극(760)은 도전체(353), 도전체(355), 도전체(357) 등을 통하여 트랜지스터(752)와 전기적으로 접속된다. 또한, 도 2 및 도 3에서는 접속 전극(760)과 도전체(353) 사이의 플러그로서 기능하는 도전체로서, 도전체(353), 도전체(355), 및 도전체(357)의 3개를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 플러그로서 기능하는 도전체를 하나로 하여도 좋고, 2개로 하여도 좋다. 또한, 4개 이상으로 하여도 좋다. 플러그로서 기능하는 도전체를 복수 제공함으로써, 접촉 저항을 작게 할 수 있다.
또한 FPC 단자부(708)는 접속 전극(760), 이방성 도전막(780), 및 FPC(716)를 가진다. 접속 전극(760)은 이방성 도전막(780)을 통하여, FPC(716)가 가지는 단자와 전기적으로 접속된다.
본 실시형태에서 사용하는 트랜지스터에는 채널 형성 영역에 산화물 반도체로서 기능하는 금속 산화물(이하, 산화물 반도체라고도 함)을 사용할 수 있다. 상기 트랜지스터는 고순도화되고, 산소 결손의 형성이 억제된 산화물 반도체막을 가진다. 상기 트랜지스터는 오프 전류를 낮게 할 수 있다. 따라서, 화상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고, 전원 온 상태에서는 기록 간격도 길게 설정할 수 있다. 그러므로 리프레시 동작의 빈도를 적게 할 수 있기 때문에 소비전력을 저감시키는 효과를 가진다.
또한, 본 실시형태에서 사용되는 트랜지스터는 비교적 높은 전계 효과 이동도를 얻을 수 있기 때문에, 고속 구동이 가능하다. 예를 들어 이러한 고속 구동이 가능한 트랜지스터를 표시 장치에 사용함으로써, 화소부의 스위칭 트랜지스터와 구동 회로부에 사용하는 드라이버 트랜지스터를 동일 기판 위에 형성할 수 있다. 즉, 실리콘 웨이퍼 등으로 형성된 구동 회로를 적용하지 않는 구성도 가능하기 때문에 표시 장치의 부품 점수를 삭감할 수 있다. 또한, 화소부에서도, 고속 구동이 가능한 트랜지스터를 사용함으로써, 고화질의 화상을 제공할 수 있다.
트랜지스터(750) 및 트랜지스터(752)의 자세한 내용은 후술한다.
또한, 화소부(702)가 가지는 트랜지스터(750)와, 소스 드라이버 회로부(704)가 가지는 트랜지스터(752)는 상이한 구조의 트랜지스터를 사용하여도 좋다. 예를 들어 이들 중 하나에 톱 게이트형 트랜지스터를 적용하고 다른 하나에 보텀 게이트형 트랜지스터를 적용한 구성으로 하여도 좋다. 또한 상기 게이트 드라이버 회로부(706)에 대해서도 소스 드라이버 회로부(704)와 마찬가지이다.
도 2 및 도 3에 도시된 바와 같이, 용량 소자(790)는 하부 전극(321)과 상부 전극(325)을 가진다. 또한, 하부 전극(321)과 상부 전극(325) 사이에는 절연체(323)가 제공된다. 즉, 용량 소자(790)는 한 쌍의 전극 사이에 유전체막으로서 기능하는 절연체(323)가 끼워진 적층형 구조이다. 또한, 도 2 및 도 3에서는 절연체(381) 위에 용량 소자(790)를 제공하는 예를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 절연체(381)와 상이한 절연체 위에 용량 소자(790)를 제공하여도 좋다.
용량 소자(790) 위에 절연체(361)가 제공된다. 절연체(361) 내에 도전체(333) 및 도전체(335)가 매립되어 있다. 도전체(333) 및 도전체(335)는 용량 소자(790)와 전기적으로 접속된다. 여기서, 도전체(333) 및 도전체(335)의 상면의 높이와 절연체(361)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(333), 도전체(335), 및 절연체(361) 위에 절연체(363)가 제공된다. 절연체(363) 내에 도전체(343)가 매립되어 있다. 도전체(343)는 도전체(333) 및 도전체(335)를 통하여 용량 소자(790)와 전기적으로 접속되고, 배선으로서의 기능을 가진다. 또한, 도전체(343) 위에 절연체(363)가 제공된다. 또한, 도 2 및 도 3에서는 플러그로서 기능하는 도전체로서, 도전체(333) 및 도전체(335)의 2개를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 플러그로서 기능하는 도전체를 하나로 하여도 좋고, 3개 이상으로 하여도 좋다. 플러그로서 기능하는 도전체를 복수 제공함으로써, 접촉 저항을 작게 할 수 있다.
용량 소자(790)의 제작 방법의 일례에 대하여 설명한다. 우선, 절연체(381) 위에 하부 전극(321)이 되는 도전막과, 절연체(323)가 되는 절연막과, 상부 전극(325)이 되는 도전막을 형성한다. 다음으로, 상부 전극(325)을 형성한다. 다음으로, 절연체(323) 및 하부 전극(321)을 형성함으로써, 용량 소자(790)를 제작할 수 있다. 또는, 상부 전극(325)을 형성하고, 다음으로 절연체(323)를 형성하고, 다음으로 하부 전극(321)을 형성하여도 좋다. 또는, 상부 전극(325) 및 절연체(323)를 형성하고, 다음으로 하부 전극(321)을 형성하여도 좋다.
신호선(710)에는 구리 원소를 포함한 재료 등의 저저항 재료를 사용하면, 배선 저항에 기인하는 신호 지연 등이 적어, 대화면으로의 표시가 가능하게 되기 때문에 바람직하다.
도 2 및 도 3에서, 도전체(301a), 도전체(301b), 도전체(305a), 및 도전체(305b)는 같은 층에 형성되고, 같은 종류의 재료를 가지는 예를 도시하였다. 또한, 도전체(311), 도전체(313), 하부 전극(321), 신호선(710), 도전체(315), 및 도전체(317)는 같은 층에 형성되고, 같은 종류의 재료를 가지는 예를 도시하였다. 또한, 도전체(331), 도전체(333), 도전체(335), 및 도전체(337)는 같은 층에 형성되고, 같은 종류의 재료를 가지는 예를 도시하였다. 또한, 도전체(341), 도전체(343), 및 도전체(347)는 같은 층에 형성되고, 같은 종류의 재료를 가지는 예를 도시하였다. 또한, 도전체(351), 도전체(353), 도전체(355), 및 도전체(357)는 같은 층에 형성되고, 같은 종류의 재료를 가지는 예를 도시하였다. 또한, 도전층(772) 및 접속 전극(760)은 같은 층에 형성되고, 같은 종류의 재료를 가지는 예를 도시하였다. 이와 같은 구성으로 함으로써, 공정을 간략하게 할 수 있다. 또한, 이들은 각각 상이한 층에 형성되어도 좋다. 또한, 각각은 상이한 종류의 재료를 가져도 좋다.
제 1 기판(701) 및 제 2 기판(705)으로서, 예를 들어 절연체 기판, 반도체 기판, 또는 도전체 기판을 사용하면 좋다. 절연체 기판으로서는, 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 안정화 지르코니아 기판(이트리아 안정화 지르코니아 기판 등), 수지 기판 등이 있다. 또한, 반도체 기판으로서는, 예를 들어 실리콘, 저마늄 등의 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 산화 갈륨으로 이루어지는 화합물 반도체 기판 등이 있다. 또한, 상술한 반도체 기판 내부에 절연체 영역을 가지는 반도체 기판, 예를 들어 SOI(Silicon On Insulator) 기판 등이 있다. 도전체 기판으로서는, 흑연 기판, 금속 기판, 합금 기판, 도전성 수지 기판 등이 있다. 또는, 금속의 질화물을 가지는 기판, 금속의 산화물을 가지는 기판 등이 있다. 또한, 절연체 기판에 도전체 또는 반도체가 제공된 기판, 반도체 기판에 도전체 또는 절연체가 제공된 기판, 도전체 기판에 반도체 또는 절연체가 제공된 기판 등이 있다. 또는, 이들 기판에 소자가 제공된 것을 사용하여도 좋다. 기판에 제공되는 소자로서는, 용량 소자, 저항 소자, 스위칭 소자, 발광 소자, 기억 소자 등이 있다.
또한, 제 1 기판(701) 및 제 2 기판(705)으로서는, 예를 들어 플라스틱 기판 등의 가요성을 가지는 기판을 사용할 수 있다. 제 1 기판(701)에 가요성을 가지는 기판을 사용하는 경우에는, 제 1 기판(701)과 트랜지스터(750) 등 사이에 물이나 수소에 대한 배리어성을 가지는 절연층을 제공하는 것이 바람직하다.
제 1 기판(701)과 제 2 기판(705) 사이에는 구조체(778)가 제공된다. 구조체(778)는 기둥 모양의 스페이서이며, 제 1 기판(701)과 제 2 기판(705) 사이의 거리(셀 갭)를 제어하기 위하여 제공된다. 또한, 구조체(778)로서 구(球)상의 스페이서를 사용하여도 좋다. 도 2에 도시된 바와 같이, 구조체(778)는 액정 소자(775)를 가지는 층과 같은 층에 배치되는 것이 바람직하다. 또한, 도 3에 도시된 바와 같이, 구조체(778)는 발광 소자(782)의 위쪽에 배치되는 것이 바람직하다.
도 2 및 도 3에 도시된 바와 같이, 트랜지스터(750) 및 트랜지스터(752)는 구조체(778)와 중첩되는 영역을 가지는 것이 바람직하다. 트랜지스터(750) 등과 구조체(778)가 중첩되는 영역을 가짐으로써, 표시 장치에 압력이 가해진 경우에 상기 트랜지스터에 불필요한 압력이 가해지는 것을 억제할 수 있어, 기계적 강도가 높은 표시 장치로 할 수 있다. 또한, 트랜지스터에 불필요한 압력이 가해지는 것을 억제함으로써, 트랜지스터의 전기 특성의 변동을 억제할 수 있어, 신뢰성이 높은 표시 장치로 할 수 있다.
제 2 기판(705) 측에는 차광막(738)과, 착색막(736)과, 이들에 접하는 절연막(734)이 제공된다. 차광막(738)은 인접한 영역으로부터 방출되는 광을 차단하는 기능을 가진다. 또는, 차광막(738)은 외광이 트랜지스터(750) 등에 달하는 것을 차단하는 기능을 가진다. 도 2에 도시된 바와 같이, 차광막(738)은 액정 소자(775)의 위쪽에 배치되는 것이 바람직하다. 또한, 도 3에 도시된 바와 같이, 차광막(738)은 발광 소자(782)의 위쪽에 배치되는 것이 바람직하다.
<액정 소자를 사용하는 표시 장치의 구성예>
도 2에 도시된 표시 장치(700)는 액정 소자(775)를 가진다. 액정 소자(775)는 도전층(772), 도전층(774), 및 이들 사이의 액정층(776)을 가진다. 도전층(774)은 제 2 기판(705) 측에 제공되고, 공통 전극으로서의 기능을 가진다. 또한, 도전층(772)은 트랜지스터(750)가 가지는 소스 전극 또는 드레인 전극과 전기적으로 접속된다. 도전층(772)은 절연체(363) 위에 형성되고, 화소 전극으로서 기능한다.
도전층(772)에는 가시광에 대한 투광성을 가지는 재료, 또는 반사성을 가지는 재료를 사용할 수 있다. 투광성을 가지는 재료로서는 예를 들어 인듐, 아연, 주석 등을 포함한 산화물 재료를 사용하면 좋다. 반사성을 가지는 재료로서 예를 들어 알루미늄, 은 등을 포함한 재료를 사용하면 좋다.
도전층(772)에 반사성을 가지는 재료를 사용하면, 표시 장치(700)는 반사형 액정 표시 장치가 된다. 한편, 도전층(772)에 투광성을 가지는 재료를 사용하면, 투과형 액정 표시 장치가 된다. 반사형 액정 표시 장치의 경우, 시인 측에 편광판을 제공한다. 한편, 투과형 액정 표시 장치의 경우, 액정 소자를 개재(介在)하도록 한 쌍의 편광판을 제공한다.
또한, 도 2에는 도시하지 않았지만, 액정층(776)과 접하는 배향막을 제공하는 구성으로 하여도 좋다. 또한, 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판), 및 백라이트, 사이드 라이트 등의 광원을 적절히 제공할 수 있다.
액정층(776)에는 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정(PDLC: Polymer Dispersed Liquid Crystal), 고분자 네트워크형 액정(PNLC: Polymer Network Liquid Crystal), 강유전성 액정, 반강유전성 액정 등을 사용할 수 있다. 또한, 횡전계 방식을 채용하는 경우, 배향막을 사용하지 않는 블루상을 나타내는 액정을 사용하여도 좋다.
또한, 액정 소자의 모드로서는, TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, ECB(Electrically Controlled Birefringence) 모드, 게스트 호스트 모드 등을 사용할 수 있다.
또한, 액정층(776)에 고분자 분산형 액정이나, 고분자 네트워크형 액정 등을 사용한, 산란형 액정을 사용할 수도 있다. 이때, 착색막(736)을 제공하지 않고 흑백 표시를 수행하는 구성으로 하여도 좋고, 착색막(736)을 사용하여 컬러 표시를 수행하는 구성으로 하여도 좋다.
또한 액정 소자의 구동 방법으로서 계시 가법 혼색법에 의거하여 컬러 표시를 수행하는 시간 분할 표시 방식(필드 시퀀셜 구동 방식이라고도 함)을 적용하여도 좋다. 이 경우, 착색막(736)을 제공하지 않는 구성으로 할 수 있다. 시간 분할 표시 방식을 사용한 경우, 예를 들어 R(적색), G(녹색), B(청색) 각각의 색을 발하는 부화소(subpixel)를 제공할 필요가 없기 때문에, 화소의 개구율을 향상시키거나, 정세도를 높일 수 있다는 등의 이점이 있다.
<발광 소자를 사용하는 표시 장치>
도 3에 도시된 표시 장치(700)는 발광 소자(782)를 가진다. 발광 소자(782)는 도전층(772), EL층(786), 및 도전막(788)을 가진다. 또한, EL층(786)은 유기 화합물 또는 퀀텀닷(quantum dot) 등의 무기 화합물을 가진다.
유기 화합물에 사용할 수 있는 재료로서는, 형광성 재료 또는 인광성 재료 등을 들 수 있다. 또한, 퀀텀닷에 사용할 수 있는 재료로서는 콜로이드상 퀀텀닷 재료, 합금형 퀀텀닷 재료, 코어 셸형 퀀텀닷 재료, 코어형 퀀텀닷 재료 등을 들 수 있다.
도 3에 도시된 표시 장치(700)에는, 절연체(363) 위에 도전층(772)의 일부를 덮는 절연막(730)이 제공된다. 여기서 발광 소자(782)는 투광성의 도전막(788)을 가지는 톱 이미션 발광 소자이다. 또한, 발광 소자(782)는 도전층(772) 측으로 광을 사출하는 보텀 이미션 구조나, 도전층(772) 및 도전막(788)의 양쪽으로 광을 사출하는 듀얼 이미션 구조로 하여도 좋다.
또한, 착색막(736)은 발광 소자(782)와 중첩되는 위치에 제공되고, 차광막(738)은 절연막(730)과 중첩되는 위치, 리드 배선부(711), 및 소스 드라이버 회로부(704)에 제공된다. 또한, 착색막(736) 및 차광막(738)은 절연막(734)으로 덮여 있다. 또한, 발광 소자(782)와 절연막(734) 사이는 밀봉막(732)으로 충전되어 있다. 또한, EL층(786)을 화소마다 섬 형상으로 또는 화소 열마다 스트라이프상으로 형성하는 경우, 즉 개별 도포 방식으로 형성하는 경우에는, 착색막(736)을 제공하지 않는 구성으로 하여도 좋다.
<표시 장치에 입력 장치를 제공하는 구성예>
또한, 도 2 및 도 3에 도시된 표시 장치(700)에 입력 장치를 제공하여도 좋다. 상기 입력 장치로서는 예를 들어 터치 센서 등을 들 수 있다.
예를 들어 센서의 방식으로서는, 정전 용량 방식, 저항막 방식, 표면 탄성파 방식, 적외선 방식, 광학 방식, 감압 방식 등 다양한 방식을 사용할 수 있다. 또는 이들 중 2개 이상을 조합하여 사용하여도 좋다.
또한 터치 패널의 구성에는 입력 장치를 한 쌍의 기판 내측에 형성하는 소위 인셀형 터치 패널, 입력 장치를 표시 장치(700) 위에 형성하는 소위 온셀형 터치 패널, 또는 표시 장치(700)에 접합하여 사용하는 소위 아웃셀형 터치 패널 등이 있다.
<구성예 2>
도 2 및 도 3에 도시된 표시 장치(700)와 상이한 구성에 대하여, 도 4 및 도 5를 사용하여 설명한다. 또한, 도 4 및 도 5는 각각 도 1에 나타낸 일점쇄선 Q-R에서의 단면도이다. 도 4는 표시 소자로서 액정 소자를 사용한 구성이고, 도 5는 발광 소자를 사용한 구성이다.
도 4 및 도 5에 도시된 표시 장치(700A)는 도 2 및 도 3에 도시된 표시 장치(700)와 비교하여, 이하의 점에서 주로 상이하다. 표시 장치(700A)는 트랜지스터(750) 대신에 트랜지스터(750A)를 가지고, 트랜지스터(754) 대신에 트랜지스터(754A)를 가진다. 트랜지스터(750) 및 트랜지스터(754)와 트랜지스터(750A) 및 트랜지스터(754A)는 트랜지스터의 구성이 상이하다. 트랜지스터의 자세한 설명에 대해서는 후술한다.
본 실시형태에서 예시한 구성예, 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예, 또는 도면 등과 적절히 조합하여 실시할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
앞의 실시형태에서 나타낸 표시 장치와 상이한 구성의 예에 대하여 설명한다. 이하에서는, 앞의 실시형태와 중복되는 부분은 설명을 생략하는 경우가 있다. 또한, 이하에서 도시한 도면에서, 앞의 실시형태와 같은 기능을 가지는 부분에 대해서는 해치 패턴을 동일하게 하고, 부호를 부여하지 않는 경우도 있다.
표시 소자로서 액정 소자를 사용하는 구성에 대하여 도 6 및 도 7을 사용하여 설명한다. 표시 소자로서 발광 소자를 사용하는 구성에 대하여 도 8 및 도 9를 사용하여 설명한다. 또한, 도 6 내지 도 9는 각각 도 1에 나타낸 일점쇄선 Q-R에서의 단면도이다.
<변형예 1>
표시 소자로서 액정 소자를 사용하는 구성에 대하여 도 6 및 도 7을 사용하여 설명한다. 도 6에 도시된 표시 장치(700)에서 화소부(702)는 트랜지스터(750) 및 용량 소자(790)를 가진다. 소스 드라이버 회로부(704)는 트랜지스터(441)를 가진다. 도 6에 도시된 표시 장치(700)는 화소부(702)가 가지는 트랜지스터와 소스 드라이버 회로부(704)가 가지는 트랜지스터가 상이한 층에 형성되어 있다는 점에서, 도 2에 도시된 표시 장치와 상이하다. 도 6에서는 트랜지스터(750) 및 트랜지스터(441)의 채널 길이 방향의 단면을 도시하였다. 트랜지스터(750) 및 용량 소자(790)는 앞의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
트랜지스터(441)는 기판(402) 위에 제공되고, 게이트 전극으로서 기능하는 도전체(443), 게이트 절연체로서 기능하는 절연체(445), 기판(402)의 일부로 이루어지는 반도체 영역(447), 및 소스 영역 또는 드레인 영역으로서 기능하는 저저항 영역(449a) 및 저저항 영역(449b)을 가진다. 트랜지스터(441)는 p채널형 및 n채널형 중 어느 것이어도 좋다. 또한, 도 6에서는 기판(402)으로서 단결정 반도체 기판(예를 들어, 단결정 실리콘 기판)을 사용하는 경우를 나타내었다. 소스 드라이버 회로에 고속 동작이 요구되는 경우에는, 기판(402)으로서 단결정 반도체 기판을 사용하는 것이 바람직하다. 트랜지스터(441)는 소자 분리층(403)에 의하여 다른 트랜지스터(도시하지 않았음)와 전기적으로 분리된다. 소자 분리층(403)의 형성에는 LOCOS(Local Oxidation of Silicon)법이나 STI(Shallow Trench Isolation)법 등을 사용할 수 있다.
여기서, 도 6에 도시된 트랜지스터(441)는 채널이 형성되는 반도체 영역(447)(기판(402)의 일부)이 볼록 형상을 가진다. 또한, 반도체 영역(447)의 측면 및 상면을 절연체(445)를 개재하여 도전체(443)가 덮도록 제공되어 있다. 또한, 도전체(443)는 일함수를 조정하는 재료를 사용하여도 좋다. 이와 같은 트랜지스터(441)는 반도체 기판의 볼록부를 이용하기 때문에 FIN형 트랜지스터라고도 불린다. 또한, 볼록부의 상부에 접하여 볼록부를 형성하기 위한 마스크로서 기능하는 절연체를 가져도 좋다. 또한, 여기서는 반도체 기판의 일부를 가공하여 볼록부를 형성하는 경우를 도시하였지만, SOI 기판을 가공하여 볼록 형상을 가지는 반도체막을 형성하여도 좋다.
또한, 도 6에 도시된 트랜지스터(441)는 일례이고, 그 구조에 한정되지 않고, 회로 구성이나 구동 방법에 따라 적절한 트랜지스터를 사용하면 좋다. 예를 들어, 트랜지스터(441)는 플레이너형 트랜지스터이어도 좋다. 또한, 트랜지스터(441)는 박막의 반도체층을 가지는 트랜지스터이어도 좋다. 박막의 반도체층을 가지는 트랜지스터를 사용함으로써, 대형 유리 기판과 같은 대면적 기판에도 용이하게 형성할 수 있다. 또한, 박막의 반도체층으로서는, 예를 들어 다결정 실리콘, 비정질 실리콘, 미결정 실리콘, 단결정 실리콘, 펜타센 등의 유기 반도체, 또는 산화물 반도체 등을 사용할 수 있다.
도 6에 도시된 바와 같이, 기판(402) 위에 절연체(405), 절연체(407), 절연체(409), 및 절연체(411)가 제공된다. 절연체(405), 절연체(407), 절연체(409), 및 절연체(411) 내에 도전체(451)가 매립되어 있다. 도전체(451)는 트랜지스터(441)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 여기서, 도전체(451)의 상면의 높이와 절연체(411)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(451) 및 절연체(411) 위에 절연체(413) 및 절연체(214)가 제공된다. 절연체(413) 및 절연체(214) 내에 도전체(453)가 매립되어 있다. 도전체(453)는 도전체(451)와 전기적으로 접속된다. 여기서, 도전체(453)의 상면의 높이와 절연체(214)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(453) 및 절연체(214) 위에 절연체(216)가 제공된다. 절연체(216) 내에 도전체(455)가 매립되어 있다. 도전체(455)는 도전체(453)와 전기적으로 접속된다. 여기서, 도전체(455)의 상면의 높이와 절연체(216)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(453) 및 절연체(216) 위에 절연체(222), 절연체(224), 절연체(254), 절연체(244), 절연체(280), 절연체(274), 및 절연체(281)가 제공된다. 절연체(222), 절연체(224), 절연체(254), 절연체(244), 절연체(280), 절연체(274), 및 절연체(281) 내에 도전체(305)가 매립되어 있다. 도전체(305)는 도전체(455)와 전기적으로 접속된다. 여기서, 도전체(305)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(305) 및 절연체(281) 위에 절연체(361)가 제공된다. 절연체(361) 내에 도전체(317) 및 도전체(337)가 매립되어 있다. 도전체(337)는 도전체(317)를 통하여 도전체(305)와 전기적으로 접속된다. 여기서, 도전체(337)의 상면의 높이와 절연체(361)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(405), 절연체(407), 절연체(409), 절연체(411), 및 절연체(413)는 층간막으로서 기능하고, 각각의 아래쪽의 요철 형상을 피복하는 평탄화막으로서 기능하여도 좋다. 예를 들어, 절연체(411)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP)법 등을 사용한 평탄화 처리에 의하여 평탄화되어 있어도 좋다. 절연체(405), 절연체(407), 절연체(409), 절연체(411), 및 절연체(413)는 절연체(216) 등에 사용할 수 있는 절연체를 사용할 수 있다.
도 6에서 도전체(301a), 도전체(301b), 및 도전체(305)는 같은 층에 형성되고, 같은 종류의 재료를 가지는 예를 도시하였다. 이와 같은 구성으로 함으로써, 공정을 간략하게 할 수 있다. 또한, 도전체(301a), 도전체(301b), 및 도전체(305)는 각각 상이한 층에 형성되어도 좋다. 또한, 도전체(301a), 도전체(301b), 및 도전체(305)는 각각 상이한 종류의 재료를 가져도 좋다.
도 6에 도시된 바와 같이, 트랜지스터(750) 및 트랜지스터(441)는, 차광막(738)과 중첩되는 영역을 가지는 것이 바람직하다. 트랜지스터(750) 등과 차광막(738)이 중첩되는 영역을 가짐으로써, 트랜지스터(750) 등에 외광이 달하는 것을 억제할 수 있다. 트랜지스터에 달하는 광을 억제함으로써, 트랜지스터의 전기 특성의 변동을 억제할 수 있어, 신뢰성이 높은 표시 장치로 할 수 있다.
도 6에 도시된 표시 장치(700)와 상이한 구성에 대하여 도 7을 사용하여 설명한다.
도 7에 도시된 표시 장치(700A)는 도 6에 도시된 표시 장치(700)와 비교하여, 이하의 점에서 주로 상이하다. 표시 장치(700A)는 트랜지스터(750) 대신에 트랜지스터(750A)를 가진다. 트랜지스터(750)와 트랜지스터(750A)는 트랜지스터의 구성이 상이하다. 트랜지스터의 자세한 설명에 대해서는 후술한다.
<변형예 2>
표시 소자로서 발광 소자를 사용하는 구성에 대하여 도 8 및 도 9를 사용하여 설명한다. 도 8에 도시된 표시 장치에서, 화소부(702)는 트랜지스터(421), 트랜지스터(754), 및 용량 소자(790)를 가진다. 소스 드라이버 회로부(704)는 트랜지스터(441)를 가진다. 도 8에 도시된 표시 장치는 화소부(702)가 가지는 트랜지스터와 소스 드라이버 회로부(704)가 가지는 트랜지스터가 상이한 층에 형성되어 있다는 점에서 도 3에 도시된 표시 장치와 상이하다. 도 8에서는 트랜지스터(421), 트랜지스터(754), 및 트랜지스터(441)의 채널 길이 방향의 단면을 도시하였다. 트랜지스터(441), 트랜지스터(754), 및 용량 소자(790)는, 앞의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
트랜지스터(421)는 기판(402) 위에 제공되고, 게이트 전극으로서 기능하는 도전체(423), 게이트 절연체로서 기능하는 절연체(425), 기판(402)의 일부로 이루어지는 반도체 영역(427), 및 소스 영역 또는 드레인 영역으로서 기능하는 저저항 영역(429a) 및 저저항 영역(429b)을 가진다. 트랜지스터(441)는 p채널형 및 n채널형 중 어느 것이어도 좋다.
여기서, 도 8에서는 트랜지스터(441)로서 FIN형 트랜지스터를 예시하였지만, 본 발명의 일 형태는 이에 한정되지 않는다. 도 8에 도시된 트랜지스터(441)는 일례이고, 그 구조에 한정되지 않고, 회로 구성이나 구동 방법에 따라 적절한 트랜지스터를 사용하면 좋다. 예를 들어, 트랜지스터(441)는 플레이너형 트랜지스터이어도 좋다. 또한, 트랜지스터(441)는 박막의 반도체층을 가지는 트랜지스터이어도 좋다.
도 8에 도시된 바와 같이, 기판(402) 위에 절연체(405), 절연체(407), 절연체(409), 및 절연체(411)가 제공된다. 절연체(405), 절연체(407), 절연체(409), 및 절연체(411) 내에 도전체(431)가 매립되어 있다. 도전체(431)는 트랜지스터(421)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 여기서, 도전체(431)의 상면의 높이와 절연체(411)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(451) 및 절연체(411) 위에 절연체(413) 및 절연체(214)가 제공된다. 절연체(413) 및 절연체(214) 내에 도전체(433)가 매립되어 있다. 도전체(433)는 도전체(431)와 전기적으로 접속된다. 여기서, 도전체(433)의 상면의 높이와 절연체(214)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(433) 및 절연체(214) 위에 절연체(216)가 제공된다. 절연체(216) 내에 도전체(435)가 매립되어 있다. 도전체(435)는 도전체(433)와 전기적으로 접속된다. 여기서, 도전체(435)의 상면의 높이와 절연체(216)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(433) 및 절연체(216) 위에 절연체(222), 절연체(224), 절연체(254), 절연체(244), 절연체(280), 절연체(274), 및 절연체(281)가 제공된다. 절연체(222), 절연체(224), 절연체(254), 절연체(244), 절연체(280), 절연체(274), 및 절연체(281) 내에 도전체(309)가 매립되어 있다. 도전체(309)는 도전체(455)와 전기적으로 접속된다. 여기서, 도전체(309)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(309) 및 절연체(281) 위에 절연체(361)가 제공된다. 절연체(361) 내에 도전체(319) 및 도전체(331)가 매립되어 있다. 도전체(331)는 도전체(319)를 통하여 도전체(313)와 전기적으로 접속된다. 여기서, 도전체(331)의 상면의 높이와 절연체(361)의 상면의 높이는 같은 정도로 할 수 있다.
도 8에서 도전체(431) 및 도전체(451)는 같은 층에 형성되고, 같은 종류의 재료를 가지는 예를 도시하였다. 또한, 도전체(433) 및 도전체(453)는 같은 층에 형성되고, 같은 종류의 재료를 가지는 예를 도시하였다. 또한, 도전체(435) 및 도전체(455)는 같은 층에 형성되고, 같은 종류의 재료를 가지는 예를 도시하였다. 또한, 도전체(301a), 도전체(301b), 도전체(313), 및 도전체(305)는 같은 층에 형성되고, 같은 종류의 재료를 가지는 예를 도시하였다. 또한, 도전체(311), 도전체(313), 도전체(319), 하부 전극(321), 신호선(710), 및 도전체(317)는 같은 층에 형성되고, 같은 종류의 재료를 가지는 예를 도시하였다. 이와 같은 구성으로 함으로써, 공정을 간략하게 할 수 있다. 또한, 이들은 각각 상이한 층에 형성되어도 좋다. 또한, 각각 상이한 종류의 재료를 가져도 좋다.
도 8에 도시된 바와 같이, 트랜지스터(754)와 트랜지스터(421)는 중첩되는 영역을 가진다. 트랜지스터(754)와 트랜지스터(421)가 중첩되는 영역을 가짐으로써, 트랜지스터가 화소 내에서 차지하는 면적이 작아지고, 화소를 작게 할 수 있다. 또한, 고정세한 표시 장치로 할 수 있다.
도 8에 도시된 바와 같이, 트랜지스터(754), 트랜지스터(421), 및 트랜지스터(441)는 차광막(738)과 중첩되는 영역을 가지는 것이 바람직하다. 트랜지스터(754) 등과 차광막(738)이 중첩되는 영역을 가짐으로써, 트랜지스터(754) 등에 외광이 달하는 것을 억제할 수 있다. 트랜지스터에 달하는 광을 억제함으로써, 트랜지스터의 전기 특성의 변동을 억제할 수 있어, 신뢰성이 높은 표시 장치로 할 수 있다.
도 8에 도시된 표시 장치(700)와 상이한 구성에 대하여 도 9를 사용하여 설명한다.
도 9에 도시된 표시 장치(700A)는 도 8에 도시된 표시 장치(700)와 비교하여, 이하의 점에서 주로 상이하다. 표시 장치(700A)는 트랜지스터(754) 대신에 트랜지스터(754A)를 가진다. 트랜지스터(754)와 트랜지스터(754A)는 트랜지스터의 구성이 상이하다. 트랜지스터의 자세한 설명에 대해서는 후술한다.
본 실시형태에서 예시한 구성예, 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예, 또는 도면 등과 적절히 조합하여 실시할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태인 표시 장치에 사용할 수 있는 트랜지스터 및 그 제작 방법에 대하여 설명한다.
<트랜지스터의 구성예>
도 10의 (A), (B), 및 (C)는 본 발명의 일 형태인 표시 장치에 사용할 수 있는 트랜지스터(200), 및 트랜지스터(200) 주변의 상면도 및 단면도이다. 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)가 가지는 트랜지스터에 트랜지스터(200)를 적용할 수 있다.
도 10의 (A)는 트랜지스터(200)의 상면도이다. 또한, 도 10의 (B) 및 (C)는 트랜지스터(200)의 단면도이다. 여기서, 도 10의 (B)는 도 10의 (A)에 A1-A2의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(200)의 채널 길이 방향의 단면도이기도 하다. 또한, 도 10의 (C)는 도 10의 (A)에 A3-A4의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(200)의 채널 폭 방향의 단면도이기도 하다. 또한, 도 10의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
도 2, 도 3, 도 6, 및 도 8에 도시된 표시 장치(700)는 트랜지스터(750), 트랜지스터(752), 및 트랜지스터(754)로서 도 10의 (A), (B), 및 (C)에 도시된 트랜지스터(200)를 적용한 예를 나타낸 것이다.
[트랜지스터(200)]
도 10에 도시된 바와 같이, 트랜지스터(200)는 기판(도시하지 않았음) 위에 배치된 산화물(230a)과, 산화물(230a) 위에 배치된 산화물(230b)과, 산화물(230b) 위에 서로 이격되어 배치된 도전체(242a) 및 도전체(242b)와, 도전체(242a) 및 도전체(242b) 위에 배치되고, 도전체(242a)와 도전체(242b) 사이에 중첩되어 개구가 형성된 절연체(280)와, 개구 내에 배치된 도전체(260)와, 산화물(230b), 도전체(242a), 도전체(242b), 및 절연체(280)와 도전체(260) 사이에 배치된 절연체(250)와, 산화물(230b), 도전체(242a), 도전체(242b), 및 절연체(280)와 절연체(250) 사이에 배치된 산화물(230c)을 가진다. 여기서, 도 10의 (B) 및 (C)에 도시된 바와 같이, 도전체(260)의 상면은 절연체(250), 절연체(254), 절연체(244), 산화물(230c), 및 절연체(280)의 상면과 실질적으로 일치하는 것이 바람직하다. 또한, 이하에서, 산화물(230a), 산화물(230b), 및 산화물(230c)을 통틀어 산화물(230)이라고 하는 경우가 있다. 또한, 도전체(242a) 및 도전체(242b)를 통틀어 도전체(242)라고 하는 경우가 있다.
도 10에 도시된 트랜지스터(200)에서는 도전체(242a) 및 도전체(242b)의 도전체(260) 측의 측면이 실질적으로 수직인 형상을 가진다. 또한, 도 10에 도시된 트랜지스터(200)는 이에 한정되지 않고, 도전체(242a) 및 도전체(242b)의 측면과 저면이 이루는 각을 10° 이상 80° 이하, 바람직하게는 30° 이상 60° 이하로 하여도 좋다. 또한, 도전체(242a) 및 도전체(242b)의 대향하는 측면이 복수의 면을 가져도 좋다.
또한, 도 10에 도시된 바와 같이, 절연체(224), 산화물(230a), 산화물(230b), 도전체(242a), 도전체(242b), 및 산화물(230c)과 절연체(280) 사이에 절연체(244) 및 절연체(254)가 배치되는 것이 바람직하다. 여기서, 절연체(254)는 도 10의 (B) 및 (C)에 도시된 바와 같이, 산화물(230c)의 측면, 도전체(242a)의 상면과 측면, 도전체(242b)의 상면과 측면, 산화물(230a) 및 산화물(230b)의 측면, 그리고 절연체(224)의 상면에 접하는 것이 바람직하다. 절연체(254)는 절연체(241)(절연체(241a) 및 절연체(241b))의 측면에 더 접하는 것이 바람직하다. 절연체(244)는 절연체(254)의 상면에 접하여 배치되는 것이 바람직하다.
또한 트랜지스터(200)에서 채널이 형성되는 영역(이하, 채널 형성 영역이라고도 함)과 그 근방에서 산화물(230a), 산화물(230b), 및 산화물(230c)의 3층을 적층시키는 구성을 나타내었지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 산화물(230b)과 산화물(230c)의 2층 구조, 또는 4층 이상의 적층 구조를 제공하는 구성으로 하여도 좋다. 또한 트랜지스터(200)에서는 도전체(260)를 2층의 적층 구조로 나타내었지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 도전체(260)는 단층 구조이어도 좋고, 3층 이상의 적층 구조이어도 좋다. 또한, 산화물(230a), 산화물(230b), 및 산화물(230c)의 각각이 2층 이상의 적층 구조를 가져도 좋다.
예를 들어, 산화물(230c)이 제 1 산화물과, 제 1 산화물 위의 제 2 산화물로 이루어지는 적층 구조를 가지는 경우, 제 1 산화물은 산화물(230b)과 같은 조성을 가지고, 제 2 산화물은 산화물(230a)과 같은 조성을 가지는 것이 바람직하다.
여기서 도전체(260)는 트랜지스터의 게이트 전극으로서 기능하고, 도전체(242a) 및 도전체(242b)는 각각 소스 전극 또는 드레인 전극으로서 기능한다. 상술한 바와 같이, 도전체(260)는 절연체(280)의 개구, 및 도전체(242a)와 도전체(242b) 사이의 영역에 매립되도록 형성된다. 여기서, 도전체(260), 도전체(242a), 및 도전체(242b)의 배치는 절연체(280)의 개구에 대하여 자기 정합(自己整合)적으로 선택된다. 즉, 트랜지스터(200)에서, 게이트 전극을 소스 전극과 드레인 전극 사이에 자기 정합적으로 배치시킬 수 있다. 따라서, 도전체(260)를 위치를 맞추기 위한 마진의 제공없이 형성할 수 있기 때문에, 트랜지스터(200)의 점유 면적의 축소를 도모할 수 있다. 이로써, 표시 장치를 고정세로 할 수 있다. 또한, 표시 장치를 슬림 베젤로 할 수 있다.
또한, 도 10에 도시된 바와 같이, 도전체(260)는 절연체(250)의 내측에 제공된 도전체(260a)와 도전체(260a)의 내측에 매립되도록 제공된 도전체(260b)를 가지는 것이 바람직하다.
또한, 트랜지스터(200)는 기판(도시하지 않았음) 위에 배치된 절연체(214)와, 절연체(214) 위에 배치된 절연체(216)와, 절연체(216)에 매립되도록 배치된 도전체(205)와, 절연체(216) 및 도전체(205) 위에 배치된 절연체(222)와, 절연체(222) 위에 배치된 절연체(224)를 가지는 것이 바람직하다. 절연체(224) 위에 산화물(230a)이 배치되는 것이 바람직하다.
또한, 트랜지스터(200) 위에 층간막으로서 기능하는 절연체(274) 및 절연체(281)가 배치되는 것이 바람직하다. 여기서, 절연체(274)는 도전체(260), 절연체(250), 절연체(254), 절연체(244), 산화물(230c), 및 절연체(280)의 상면에 접하여 배치되는 것이 바람직하다.
절연체(222), 절연체(254), 절연체(244), 및 절연체(274)는 수소(예를 들어 수소 원자, 수소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어, 절연체(222), 절연체(254), 절연체(244), 및 절연체(274)는 절연체(224), 절연체(250), 및 절연체(280)보다 수소 투과성이 낮은 것이 바람직하다. 또한, 절연체(222), 절연체(254), 절연체(244), 및 절연체(274)는 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어, 절연체(222), 절연체(254), 절연체(244), 및 절연체(274)는 절연체(224), 절연체(250), 및 절연체(280)보다 산소 투과성이 낮은 것이 바람직하다.
여기서, 절연체(224), 산화물(230), 및 절연체(250)는 절연체(280) 및 절연체(281)와 절연체(254), 절연체(244), 및 절연체(274)에 의하여 이격되어 있다. 따라서, 절연체(280) 및 절연체(281)에 포함되는 수소 등의 불순물이나 과잉 산소가 절연체(224), 산화물(230a), 산화물(230b), 및 절연체(250)로 혼입되는 것을 억제할 수 있다.
또한, 트랜지스터(200)와 전기적으로 접속되고, 플러그로서 기능하는 도전체(240)(도전체(240a) 및 도전체(240b))가 제공되는 것이 바람직하다. 또한, 플러그로서 기능하는 도전체(240)의 측면에 접하여 절연체(241)(절연체(241a) 및 절연체(241b))가 제공된다. 즉, 절연체(254), 절연체(244), 절연체(280), 절연체(274), 및 절연체(281)의 개구의 내벽에 접하여 절연체(241)가 제공된다. 또한, 절연체(241)의 측면에 접하여 도전체(240)의 제 1 도전체가 제공되고, 더 내측에 도전체(240)의 제 2 도전체가 제공되는 구성으로 하여도 좋다. 여기서, 도전체(240)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다. 또한 트랜지스터(200)에서 도전체(240)의 제 1 도전체와 도전체(240)의 제 2 도전체를 적층시키는 구성을 나타내었지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 도전체(240)를 단층, 또는 3층 이상의 적층 구조로 하여도 좋다. 구조체가 적층 구조를 가지는 경우, 형성 순으로 서수를 붙여 구별하는 경우가 있다.
또한, 트랜지스터(200)는 채널 형성 영역을 포함한 산화물(230)(산화물(230a), 산화물(230b), 및 산화물(230c))에 산화물 반도체로서 기능하는 금속 산화물(이하, 산화물 반도체라고도 함)을 사용하는 것이 바람직하다. 예를 들어, 산화물(230)의 채널 형성 영역이 되는 금속 산화물로서는, 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상의 것을 사용하는 것이 바람직하다. 밴드 갭이 큰 산화물 반도체를 채널 형성 영역에 사용한 트랜지스터(200)는 비도통 상태에서 누설 전류(오프 전류)가 매우 작기 때문에, 저소비전력의 표시 장치를 제공할 수 있다.
예를 들어, 산화물(230)로서 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용하면 좋다. 특히, 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석을 사용하면 좋다. 또한, 산화물(230)로서, 산화 인듐, 산화 아연, In-Ga 산화물, In-Zn 산화물, Ga-Zn 산화물, 또는 산화 갈륨을 사용하여도 좋다.
또한, 도 10의 (B)에 도시된 바와 같이, 산화물(230b)은 도전체(242)와 중첩되지 않는 영역의 막 두께가 도전체(242)와 중첩되는 영역의 막 두께보다 얇아지는 경우가 있다. 이는 도전체(242a) 및 도전체(242b)를 형성할 때, 산화물(230b)의 상면의 일부가 제거됨으로써 형성된다. 산화물(230b)의 상면에서는, 도전체(242)가 되는 도전막을 성막하였을 때, 상기 도전막과의 계면 근방에 저항이 낮은 영역이 형성되는 경우가 있다. 이와 같이, 산화물(230b)의 상면의 도전체(242a)와 도전체(242b) 사이에 위치하는, 저항이 낮은 영역을 제거함으로써, 상기 영역에 채널이 형성되는 것을 방지할 수 있다.
본 발명의 일 형태에 의하여, 크기가 작은 트랜지스터를 가지고, 정세도가 높은 표시 장치를 제공할 수 있다. 또는, 온 전류가 큰 트랜지스터를 가지고, 휘도가 높은 표시 장치를 제공할 수 있다. 또는, 동작이 빠른 트랜지스터를 가지고, 동작이 빠른 표시 장치를 제공할 수 있다. 또는, 전기 특성이 안정된 트랜지스터를 가지고, 신뢰성이 높은 표시 장치를 제공할 수 있다. 또는, 오프 전류가 작은 트랜지스터를 가지고, 소비전력이 낮은 표시 장치를 제공할 수 있다.
본 발명의 일 형태인 표시 장치에 사용할 수 있는 트랜지스터(200)의 자세한 구성에 대하여 설명한다.
도전체(205)는 산화물(230) 및 도전체(260)와 중첩되도록 배치된다. 또한, 도전체(205)는 절연체(216)에 매립되어 제공되는 것이 바람직하다. 여기서, 도전체(205)의 상면의 평탄성을 양호하게 하는 것이 바람직하다. 예를 들어, 도전체(205) 상면의 평균 면 거칠기(Ra)를 1nm 이하, 바람직하게는 0.5nm 이하, 더 바람직하게는 0.3nm 이하로 하면 좋다. 이로써, 도전체(205) 위에 형성되는 절연체(224)의 평탄성을 양호하게 하고, 산화물(230a), 산화물(230b), 및 산화물(230c)의 결정성의 향상을 도모할 수 있다.
여기서, 도전체(260)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 또한, 도전체(205)는 제 2 게이트(보텀 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 이 경우, 도전체(205)에 인가하는 전위를 도전체(260)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(200)의 Vth를 제어할 수 있다. 특히, 도전체(205)에 음의 전위를 인가함으로써 트랜지스터(200)의 Vth를 0V보다 크게 하고, 오프 전류를 저감할 수 있게 된다. 따라서, 도전체(205)에 음의 전위를 인가하는 것이, 인가하지 않은 경우보다 도전체(260)에 인가하는 전위가 0V일 때의 드레인 전류를 더 작게 할 수 있다.
또한, 도전체(205)는 산화물(230)에서의 채널 형성 영역보다 크게 제공하는 것이 좋다. 특히, 도 10의 (C)에 도시된 바와 같이, 도전체(205)는 산화물(230)의 채널 폭 방향과 교차되는 단부보다 외측의 영역에서도 연장되어 있는 것이 바람직하다. 즉, 산화물(230)의 채널 폭 방향에서의 측면의 외측에서 도전체(205)와 도전체(260)는 절연체를 개재하여 중첩되어 있는 것이 바람직하다.
상기 구성을 가짐으로써, 제 1 게이트 전극으로서의 기능을 가지는 도전체(260)의 전계와 제 2 게이트 전극으로서의 기능을 가지는 도전체(205)의 전계에 의하여 산화물(230)의 채널 형성 영역을 전기적으로 둘러쌀 수 있다.
또한, 도 10의 (C)에 도시된 바와 같이, 도전체(205)는 연장시켜, 배선으로서도 기능하게 하였다. 다만, 이에 한정되지 않고, 도전체(205) 아래에 배선으로서 기능하는 도전체를 제공하는 구성으로 하여도 좋다. 또한, 도전체(205)는 반드시 각 트랜지스터에 하나씩 제공할 필요는 없다. 예를 들어, 도전체(205)를 복수의 트랜지스터로 공유하는 구성으로 하여도 좋다.
또한, 도전체(205)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한, 도전체(205)를 단층으로 도시하였지만, 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다.
또한, 도전체(205) 아래에 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물이 투과하기 어려운) 도전체를 사용하여도 좋다. 또는, 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 도전체를 사용하는 것이 바람직하다. 또한 본 명세서에서, 불순물 또는 산소의 확산을 억제하는 기능이란 상기 불순물 및 상기 산소 중 어느 하나 또는 모두의 확산을 억제하는 기능을 말한다.
도전체(205) 아래에 산소의 확산을 억제하는 기능을 가지는 도전체를 사용함으로써, 도전체(205)가 산화되어 도전율이 저하하는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전체로서는, 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다. 따라서, 도전체(205)의 제 1 도전체로서는 상기 도전성 재료를 단층 또는 적층으로 하면 좋다.
절연체(214)는 물 또는 수소 등의 불순물이 기판 측으로부터 트랜지스터(200)로 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서, 절연체(214)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물이 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는, 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다.
예를 들어, 절연체(214)로서 산화 알루미늄 또는 질화 실리콘 등을 사용하는 것이 바람직하다. 이로써, 물 또는 수소 등의 불순물이 절연체(214)보다 기판 측으로부터 트랜지스터(200) 측으로 확산되는 것을 억제할 수 있다. 또는, 절연체(224) 등에 포함되는 산소가 절연체(214)보다 기판 측으로 확산되는 것을 억제할 수 있다.
또한, 층간막으로서 기능하는 절연체(216), 절연체(280), 및 절연체(281)는 절연체(214)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 예를 들어, 절연체(216), 절연체(280), 및 절연체(281)로서, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공(空孔)을 가지는 산화 실리콘 등을 적절히 사용하면 좋다.
또한, 절연체(216)를 적층 구조로 하여도 좋다. 예를 들어, 절연체(216)에서 적어도 도전체(205)의 측면과 접하는 부분에 절연체(214)와 같은 절연체를 제공하는 구성으로 하여도 좋다. 이와 같은 구성으로 함으로써, 절연체(216)에 포함되는 산소로 인하여 도전체(205)가 산화되는 것을 억제할 수 있다. 또는, 도전체(205)에 의하여 절연체(216)에 포함되는 산소가 흡수되는 것을 억제할 수 있다.
절연체(222) 및 절연체(224)는 게이트 절연체로서의 기능을 가진다.
여기서, 산화물(230)과 접하는 절연체(224)는 가열에 의하여 산소가 이탈되는 것이 바람직하다. 본 명세서에서는, 가열에 의하여 이탈되는 산소를 과잉 산소라고 부르는 경우가 있다. 예를 들어, 절연체(224)에는 산화 실리콘 또는 산화질화 실리콘 등을 적절히 사용하면 좋다. 산소를 포함한 절연체를 산화물(230)에 접하여 제공함으로써, 산화물(230) 내의 산소 결손을 저감하여, 트랜지스터(200)의 신뢰성을 향상시킬 수 있다.
절연체(224)로서, 구체적으로는 가열에 의하여 일부의 산소가 이탈되는 산화물 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소가 이탈되는 산화물이란, TDS(Thermal Desorption Spectroscopy) 분석에서 산소 원자로 환산한 산소의 이탈량이 1.0×1018atoms/cm3 이상, 바람직하게는 1.0×1019atoms/cm3 이상, 더 바람직하게는 2.0×1019atoms/cm3 이상, 또는 3.0×1020atoms/cm3 이상인 산화물막이다. 또한, 상기 TDS 분석 시에서의 막의 표면 온도로서는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 400℃ 이하의 범위가 바람직하다.
또한, 도 10의 (C)에 도시된 바와 같이, 절연체(224)는 절연체(254)와 중첩되지 않고, 또한 산화물(230b)과 중첩되지 않는 영역의 막 두께가 이 외의 영역의 막 두께보다 얇아지는 경우가 있다. 절연체(224)에서 절연체(254)와 중첩되지 않고, 또한 산화물(230b)과 중첩되지 않는 영역의 막 두께는 상기 산소를 충분히 확산시킬 수 있는 막 두께인 것이 바람직하다.
절연체(222)는 절연체(214) 등과 마찬가지로, 물 또는 수소 등의 불순물이 기판 측으로부터 트랜지스터(200)로 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 예를 들어, 절연체(222)는 절연체(224)보다 수소 투과성이 낮은 것이 바람직하다. 절연체(222), 절연체(254), 절연체(244), 및 절연체(274)에 의하여 절연체(224), 산화물(230), 및 절연체(250) 등을 둘러쌈으로써, 외부로부터 물 또는 수소 등의 불순물이 트랜지스터(200)로 침입하는 것을 억제할 수 있다.
또한, 절연체(222)는 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 것이 바람직하다. 예를 들어, 절연체(222)는 산소 투과성이 절연체(224)보다 낮은 것이 바람직하다. 절연체(222)가 산소나 불순물의 확산을 억제하는 기능을 가짐으로써, 산화물(230)이 가지는 산소가 기판 측으로 확산되는 것을 저감할 수 있기 때문에 바람직하다. 또한 절연체(224)나 산화물(230)이 가지는 산소와 도전체(205)가 반응하는 것을 억제할 수 있다.
절연체(222)에는 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 좋다. 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체로서, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(222)를 형성한 경우, 절연체(222)는 산화물(230)로부터의 산소의 방출이나, 트랜지스터(200)의 주변부로부터 산화물(230)로의 수소 등의 불순물의 혼입을 억제하는 층으로서 기능한다.
또는, 이들 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 상기 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층하여 사용하여도 좋다.
또한, 절연체(222)는, 예를 들어 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST) 등을 포함한 절연체를 단층 또는 적층으로 사용하여도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체의 박막화로 인하여 누설 전류 등의 문제가 생기는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서, 트랜지스터 동작 시의 게이트 전위의 저감이 가능하게 된다.
또한, 절연체(222) 및 절연체(224)가 2층 이상의 적층 구조를 가져도 좋다. 그 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조이어도 좋다. 예를 들어, 절연체(222) 아래에 절연체(224)와 같은 절연체를 제공하는 구성으로 하여도 좋다.
산화물(230)은 산화물(230a)과, 산화물(230a) 위의 산화물(230b)과, 산화물(230b) 위의 산화물(230c)을 가진다. 산화물(230b) 아래에 산화물(230a)을 가짐으로써, 산화물(230a)보다 아래쪽에 형성된 구조물로부터 산화물(230b)로의 불순물의 확산을 억제할 수 있다. 또한, 산화물(230b) 위에 산화물(230c)을 가짐으로써, 산화물(230c)보다 위쪽에 형성된 구조물로부터 산화물(230b)로의 불순물의 확산을 억제할 수 있다.
또한, 산화물(230)은, 각 금속 원자의 원자수비가 상이한 산화물로 이루어지는 적층 구조를 가지는 것이 바람직하다. 구체적으로는, 산화물(230a)에 사용하는 금속 산화물에서 구성 원소 중의 원소 M의 원자수비가 산화물(230b)에 사용하는 금속 산화물에서의 구성 원소 중의 원소 M의 원자수비보다 큰 것이 바람직하다. 또한, 산화물(230a)에 사용하는 금속 산화물에서 In에 대한 원소 M의 원자수비가 산화물(230b)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 큰 것이 바람직하다. 또한, 산화물(230b)에 사용하는 금속 산화물에서 원소 M에 대한 In의 원자수비가 산화물(230a)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 큰 것이 바람직하다. 또한, 산화물(230c)은 산화물(230a) 또는 산화물(230b)에 사용할 수 있는 금속 산화물을 사용할 수 있다.
산화물(230a), 산화물(230b), 및 산화물(230c)은 결정성을 가지는 것이 바람직하고, 특히, CAAC-OS를 사용하는 것이 바람직하다. CAAC-OS 등의 결정성을 가지는 산화물은 불순물이나 결함(산소 결손 등)이 적고 결정성이 높은 치밀한 구조를 가진다. 따라서, 소스 전극 또는 드레인 전극에 의한 산화물(230b)로부터의 산소 추출을 억제할 수 있다. 이에 의하여, 열 처리를 수행한 경우에도 산화물(230b)로부터 산소가 추출되는 것을 억제할 수 있기 때문에, 트랜지스터(200)는 제조 공정에서의 높은 온도(소위 써멀 버짓(thermal budget))에 대하여 안정적이다.
또한, 산화물(230a) 및 산화물(230c)의 전도대 하단의 에너지가 산화물(230b)의 전도대 하단의 에너지보다 높아지는 것이 바람직하다. 또한, 환언하면 산화물(230a) 및 산화물(230c)의 전자 친화력이 산화물(230b)의 전자 친화력보다 작은 것이 바람직하다. 이 경우, 산화물(230c)에는 산화물(230a)에 사용할 수 있는 금속 산화물을 사용하는 것이 바람직하다. 구체적으로는, 산화물(230c)에 사용하는 금속 산화물에서 구성 원소 중의 원소 M의 원자수비가 산화물(230b)에 사용하는 금속 산화물에서의 구성 원소 중의 원소 M의 원자수비보다 큰 것이 바람직하다. 또한, 산화물(230c)에 사용하는 금속 산화물에서 In에 대한 원소 M의 원자수비가 산화물(230b)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 큰 것이 바람직하다. 또한, 산화물(230b)에 사용하는 금속 산화물에서 원소 M에 대한 In의 원자수비가 산화물(230c)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 큰 것이 바람직하다.
여기서, 산화물(230a), 산화물(230b), 및 산화물(230c)의 접합부에서 전도대 하단의 에너지 준위는 완만하게 변화된다. 환언하면, 산화물(230a), 산화물(230b), 및 산화물(230c)의 접합부에서의 전도대 하단의 에너지 준위는 연속적으로 변화 또는 연속 접합한다고도 할 수 있다. 이와 같이 하기 위해서는, 산화물(230a)과 산화물(230b)의 계면 및 산화물(230b)과 산화물(230c)의 계면에서 형성되는 혼합층의 결함 준위 밀도를 낮추는 것이 좋다.
구체적으로는, 산화물(230a)과 산화물(230b), 산화물(230b)과 산화물(230c)이, 산소 이외에 공통의 원소를 가짐으로써(주성분으로 함으로써), 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어, 산화물(230b)이 In-Ga-Zn 산화물의 경우, 산화물(230a) 및 산화물(230c)로서, In-Ga-Zn 산화물, Ga-Zn 산화물, 산화 갈륨 등을 사용하여도 좋다. 또한, 산화물(230c)을 적층 구조로 하여도 좋다. 예를 들어, In-Ga-Zn 산화물과 상기 In-Ga-Zn 산화물 위의 Ga-Zn 산화물의 적층 구조, 또는 In-Ga-Zn 산화물과 상기 In-Ga-Zn 산화물 위의 산화 갈륨의 적층 구조를 사용할 수 있다. 환언하면, In-Ga-Zn 산화물과 In을 포함하지 않는 산화물의 적층 구조를 산화물(230c)로서 사용하여도 좋다.
구체적으로는, 산화물(230a)로서 In:Ga:Zn=1:3:4[원자수비] 또는 1:1:0.5[원자수비]의 금속 산화물을 사용하면 좋다. 또한, 산화물(230b)로서 In:Ga:Zn=4:2:3[원자수비] 또는 3:1:2[원자수비]의 금속 산화물을 사용하면 좋다. 또한, 산화물(230c)로서 In:Ga:Zn=1:3:4[원자수비], In:Ga:Zn=4:2:3[원자수비], Ga:Zn=2:1[원자수비], 또는 Ga:Zn=2:5[원자수비]의 금속 산화물을 사용하면 좋다. 또한, 산화물(230c)을 적층 구조로 하는 경우의 구체적인 예로서는, In:Ga:Zn=4:2:3[원자수비]과 Ga:Zn=2:1[원자수비]의 적층 구조, In:Ga:Zn=4:2:3[원자수비]과 Ga:Zn=2:5[원자수비]의 적층 구조, In:Ga:Zn=4:2:3[원자수비]과 산화 갈륨의 적층 구조 등을 들 수 있다.
이때, 캐리어의 주된 경로는 산화물(230b)이다. 산화물(230a), 산화물(230c)을 상술한 구성으로 함으로써, 산화물(230a)과 산화물(230b)의 계면, 및 산화물(230b)과 산화물(230c)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 그러므로, 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지고, 트랜지스터(200)는 높은 온 전류 및 높은 주파수 특성을 얻을 수 있다. 또한, 산화물(230c)을 적층 구조로 한 경우, 상술한 산화물(230b)과 산화물(230c)의 계면에서의 결함 준위 밀도를 낮추는 효과에 더하여, 산화물(230c)이 가지는 구성 원소가 절연체(250) 측으로 확산되는 것을 억제하는 것이 기대된다. 더 구체적으로는, 산화물(230c)을 적층 구조로 하고, 적층 구조의 위쪽에 In을 포함하지 않는 산화물을 위치하게 하기 때문에 절연체(250) 측으로 확산될 수 있는 In을 억제할 수 있다. 절연체(250)는 게이트 절연체로서 기능하기 때문에, In이 확산된 경우 트랜지스터의 특성 불량이 된다. 따라서, 산화물(230c)을 적층 구조로 함으로써, 신뢰성이 높은 표시 장치를 제공할 수 있게 된다.
산화물(230)에는 산화물 반도체로서 기능하는 금속 산화물을 사용하는 것이 바람직하다. 예를 들어, 산화물(230)의 채널 형성 영역이 되는 금속 산화물로서는, 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상의 것을 사용하는 것이 바람직하다. 이와 같이, 밴드 갭이 큰 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다. 이와 같은 트랜지스터를 사용함으로써, 저소비전력의 표시 장치를 제공할 수 있다.
산화물(230b) 위에는 소스 전극 및 드레인 전극으로서 기능하는 도전체(242)(도전체(242a) 및 도전체(242b))가 제공된다. 도전체(242)로서는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 중에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
산화물(230)과 접하도록 상기 도전체(242)를 제공함으로써, 산화물(230)의 도전체(242) 근방에서, 산소 농도가 저감하는 경우가 있다. 또한, 산화물(230)의 도전체(242) 근방에서, 도전체(242)에 포함되는 금속과, 산화물(230)의 성분을 포함한 금속 화합물층이 형성되는 경우가 있다. 이와 같은 경우, 산화물(230)의 도전체(242) 근방의 영역에서, 캐리어 밀도가 증가하여, 상기 영역은 저저항 영역이 된다.
여기서 도전체(242a)와 도전체(242b) 사이의 영역은 절연체(280)의 개구에 중첩되어 형성된다. 이에 의하여, 도전체(242a)와 도전체(242b) 사이에 도전체(260)를 자기 정합적으로 배치할 수 있다.
절연체(250)는 게이트 절연체로서 기능한다. 절연체(250)는 산화물(230c)의 상면에 접하여 배치하는 것이 바람직하다. 절연체(250)는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘을 사용할 수 있다. 특히, 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이기 때문에 바람직하다.
절연체(250)는 절연체(224)와 마찬가지로, 절연체(250) 내의 물 또는 수소 등의 불순물 농도가 저감되어 있는 것이 바람직하다. 절연체(250)의 막 두께는, 1nm 이상 20nm 이하로 하는 것이 바람직하다.
또한 절연체(250)와 도전체(260) 사이에 금속 산화물을 제공하여도 좋다. 상기 금속 산화물은 절연체(250)로부터 도전체(260)로의 산소 확산을 억제하는 것이 바람직하다. 이로써, 절연체(250)의 산소로 인한 도전체(260)의 산화를 억제할 수 있다.
또한 상기 금속 산화물은 게이트 절연체의 일부로서의 기능을 가지는 경우가 있다. 따라서, 절연체(250)에 산화 실리콘이나 산화질화 실리콘 등을 사용하는 경우, 상기 금속 산화물에는 비유전율이 높은 high-k 재료인 금속 산화물을 사용하는 것이 바람직하다. 게이트 절연체를 절연체(250)와 상기 금속 산화물의 적층 구조로 함으로써, 열에 대하여 안정적이며 비유전율이 높은 적층 구조로 할 수 있다. 따라서, 게이트 절연체의 물리적 막 두께를 유지한 채, 트랜지스터 동작 시에 인가하는 게이트 전위의 저감화가 가능하게 된다. 또한, 게이트 절연체로서 기능하는 절연체의 등가 산화막 두께(EOT: Equivalent oxide thickness)의 박막화가 가능하게 된다.
구체적으로는, 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 또는 마그네슘 등 중에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다. 특히, 알루미늄 또는 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체인, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다.
도전체(260)는 도 10에서 2층 구조로 나타내었지만, 단층 구조이어도 좋고, 3층 이상의 적층 구조이어도 좋다.
도전체(260a)에는 상술한 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전체를 사용하는 것이 바람직하다. 또는, 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
또한 도전체(260a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(250)에 포함되는 산소로 인하여 도전체(260b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는, 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다.
또한, 도전체(260b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(260)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어, 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전체(260b)는 적층 구조를 가져도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구조를 가져도 좋다.
또한, 도 10의 (A) 및 (C)에 도시된 바와 같이, 산화물(230b)의 도전체(242)와 중첩되지 않는 영역, 환언하면 산화물(230)의 채널 형성 영역에서, 산화물(230)의 측면이 도전체(260)로 덮이도록 배치되어 있다. 이로써, 제 1 게이트 전극으로서 기능하는 도전체(260)의 전계를 산화물(230)의 측면에 작용시키기 쉬워진다. 따라서, 트랜지스터(200)의 온 전류를 증대시켜, 주파수 특성을 향상시킬 수 있다.
절연체(254)는 절연체(214) 등과 마찬가지로, 물 또는 수소 등의 불순물이 절연체(280) 측으로부터 트랜지스터(200)로 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 예를 들어, 절연체(254)는 절연체(224)보다 수소 투과성이 낮은 것이 바람직하다. 또한, 도 10의 (B) 및 (C)에 도시된 바와 같이, 절연체(254)는 산화물(230c)의 측면, 도전체(242a)의 상면과 측면, 도전체(242b)의 상면과 측면, 산화물(230a)의 측면, 산화물(230b)의 측면, 그리고 절연체(224)의 상면에 접하는 것이 바람직하다. 이와 같은 구성으로 함으로써, 절연체(280)에 포함되는 수소가 도전체(242a), 도전체(242b), 산화물(230a), 산화물(230b), 및 절연체(224)의 상면 또는 측면으로부터 산화물(230)로 침입하는 것을 억제할 수 있다.
또한, 절연체(254)는 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 것이 바람직하다. 예를 들어, 절연체(254)는 절연체(280) 또는 절연체(224)보다 산소 투과성이 낮은 것이 바람직하다.
절연체(254)는 스퍼터링법을 사용하여 성막되는 것이 바람직하다. 절연체(254)를, 산소를 포함한 분위기에서 스퍼터링법을 사용하여 성막함으로써, 절연체(224)의 절연체(254)와 접하는 영역 근방에 산소를 첨가할 수 있다. 이로써 상기 영역으로부터 절연체(224)를 통하여 산화물(230) 내에 산소를 공급할 수 있다. 여기서, 절연체(254)가 위쪽으로의 산소 확산을 억제하는 기능을 가짐으로써, 산소가 산화물(230)로부터 절연체(280)로 확산되는 것을 방지할 수 있다. 또한, 절연체(222)가 아래쪽으로의 산소 확산을 억제하는 기능을 가짐으로써, 산소가 산화물(230)로부터 기판 측으로 확산되는 것을 방지할 수 있다. 이와 같이, 산화물(230)의 채널 형성 영역에 산소가 공급된다. 이로써, 산화물(230)의 산소 결손을 저감하고, 트랜지스터의 노멀리 온화를 억제할 수 있다.
절연체(254)로서는, 예를 들어 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 성막하는 것이 좋다. 또한, 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체로서 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다.
절연체(244)는 절연체(214) 등과 마찬가지로, 물 또는 수소 등의 불순물이 절연체(280) 측으로부터 트랜지스터(200)로 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 예를 들어, 절연체(244)는 절연체(224)보다 수소 투과성이 낮은 것이 바람직하다. 또한, 도 10의 (B) 및 (C)에 도시된 바와 같이, 절연체(244)는 절연체(254)에 접하도록 배치되는 것이 바람직하다. 이와 같은 구성으로 함으로써, 절연체(280)에 포함되는 수소가 도전체(260), 산화물(230c), 및 절연체(250)의 측면으로부터 산화물(230)로 침입하는 것을 억제할 수 있다.
이와 같이, 수소에 대하여 배리어성을 가지는 절연체(254) 및 절연체(244)에 의하여, 절연체(224), 절연체(250), 및 산화물(230)을 덮음으로써, 절연체(280)는 절연체(254) 또는 절연체(244)에 의하여, 절연체(224), 산화물(230), 및 절연체(250)와 이격되어 있다. 이로써, 트랜지스터(200)의 외부로부터 수소 등의 불순물이 침입하는 것을 억제할 수 있기 때문에, 트랜지스터(200)에 양호한 전기 특성 및 신뢰성을 부여할 수 있다.
또한, 절연체(244)는 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 것이 바람직하다. 예를 들어, 절연체(244)는 산소 투과성이 절연체(224)보다 낮은 것이 바람직하다. 절연체(244)가 산소의 확산을 억제하는 기능을 가짐으로써, 도전체(260)가, 절연체(280)가 가지는 산소와 반응하는 것을 억제할 수 있다.
절연체(244)로서는, 예를 들어 질화 알루미늄을 포함한 절연체를 사용하면 좋다. 절연체(244)로서, 조성식이 AlNx(x는 0보다 크고 2 이하의 실수, 바람직하게는 x는 0.5보다 크고 1.5 이하의 실수)를 만족시키는 질화물 절연체를 사용하는 것이 바람직하다. 이로써, 절연성이 우수하고, 또한 열전도성이 우수한 막으로 할 수 있기 때문에, 트랜지스터(200)를 구동하였을 때 생기는 열의 방열성을 높일 수 있다. 또한, 절연체(244)로서, 질화 알루미늄 타이타늄, 질화 타이타늄 등을 사용할 수도 있다. 이 경우, 스퍼터링법을 사용하여 성막함으로써, 성막 가스에 산소 또는 오존 등 산화성이 강한 가스를 사용하지 않고 성막할 수 있기 때문에 바람직하다. 또한, 질화 실리콘 또는 질화산화 실리콘 등을 사용할 수도 있다.
또한, 절연체(244)로서는, 예를 들어 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 성막하는 것이 좋다. 또한, 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체로서 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이 경우, 절연체(244)는 ALD(Atomic Layer Deposition)법을 사용하여 성막되는 것이 바람직하다. ALD법은 피복성이 양호한 성막법이기 때문에, 절연체(244)의 요철로 인하여 단절 등이 형성되는 것을 방지할 수 있다.
절연체(280)는 절연체(244) 및 절연체(254)를 개재하여 절연체(224), 산화물(230), 및 도전체(242) 위에 제공된다. 예를 들어 절연체(280)로서 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공을 가지는 산화 실리콘 등을 가지는 것이 바람직하다. 특히, 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에 바람직하다. 특히, 산화 실리콘, 산화질화 실리콘, 공공을 가지는 산화 실리콘 등의 재료는 가열에 의하여 이탈되는 산소를 포함한 영역을 용이하게 형성할 수 있어 바람직하다.
절연체(280) 내의 물 또는 수소 등의 불순물 농도가 저감되어 있는 것이 바람직하다. 또한 절연체(280)의 상면은 평탄화되어도 좋다.
절연체(274)는 절연체(214) 등과 마찬가지로, 물 또는 수소 등의 불순물이 위쪽으로부터 절연체(280)로 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 절연체(274)로서는, 예를 들어 절연체(214), 절연체(254) 등에 사용할 수 있는 절연체를 사용하면 좋다.
또한 절연체(274) 위에 층간막으로서 기능하는 절연체(281)를 제공하는 것이 바람직하다. 절연체(281)는 절연체(224) 등과 마찬가지로 막 내의 물 또는 수소 등의 불순물 농도가 저감되는 것이 바람직하다.
또한 절연체(281), 절연체(274), 절연체(280), 및 절연체(244)에 형성된 개구에 도전체(240a) 및 도전체(240b)를 배치한다. 도전체(240a) 및 도전체(240b)는 도전체(260)를 사이에 두고 대향하여 제공된다. 또한 도전체(240a) 및 도전체(240b)의 상면의 높이는 절연체(281)의 상면과 동일한 평면상으로 하여도 좋다.
또한, 절연체(281), 절연체(274), 절연체(280), 절연체(244), 및 절연체(254)의 개구의 내벽에 접하여 절연체(241a)가 제공되고, 그 측면에 접하여 도전체(240a)의 제 1 도전체가 형성되어 있다. 상기 개구의 바닥부의 적어도 일부에는 도전체(242a)가 위치하고, 도전체(240a)가 도전체(242a)와 접한다. 마찬가지로, 절연체(281), 절연체(274), 절연체(280), 절연체(244), 및 절연체(254)의 개구의 내벽에 접하여 절연체(241b)가 제공되고, 그 측면에 접하여 도전체(240b)의 제 1 도전체가 형성되어 있다. 상기 개구의 바닥부의 적어도 일부에는 도전체(242b)가 위치하고, 도전체(240b)가 도전체(242b)와 접한다.
도전체(240a) 및 도전체(240b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한, 도전체(240a) 및 도전체(240b)는 적층 구조로 하여도 좋다.
또한, 도전체(240)를 적층 구조로 하는 경우, 산화물(230a), 산화물(230b), 도전체(242), 절연체(244), 절연체(254), 절연체(280), 절연체(274), 절연체(281)와 접하는 도전체에는 상술한 물 또는 수소 등의 불순물의 확산을 억제하는 기능을 가지는 도전체를 사용하는 것이 바람직하다. 예를 들어, 탄탈럼, 질화 탄탈럼, 타이타늄, 질화 타이타늄, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다. 또한, 물 또는 수소 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료는 단층 또는 적층으로 사용하여도 좋다. 상기 도전성 재료를 사용함으로써 절연체(280)에 첨가된 산소가 도전체(240a) 및 도전체(240b)에 흡수되는 것을 방지할 수 있다. 또한, 절연체(281)보다 위층으로부터 물 또는 수소 등의 불순물이 도전체(240a) 및 도전체(240b)를 통하여 산화물(230)로 혼입되는 것을 억제할 수 있다.
절연체(241a) 및 절연체(241b)로서는, 예를 들어 절연체(244) 등에 사용할 수 있는 절연체를 사용하면 좋다. 절연체(241a) 및 절연체(241b)는 절연체(254) 및 절연체(244)에 접하여 제공되기 때문에, 절연체(280) 등으로부터 물 또는 수소 등의 불순물이 도전체(240a) 및 도전체(240b)를 통하여 산화물(230)로 혼입되는 것을 억제할 수 있다. 또한, 절연체(280)에 포함되는 산소가 도전체(240a) 및 도전체(240b)에 흡수되는 것을 방지할 수 있다.
절연체(241a) 및 절연체(241b)의 형성에는, ALD법이나 CVD(Chemical Vapor Deposition)법을 사용할 수 있다.
또한, 도시하지 않았지만 도전체(240a)의 상면 및 도전체(240b)의 상면에 접하여 배선으로서 기능하는 도전체를 배치하여도 좋다. 배선으로서 기능하는 도전체에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한, 상기 도전체는 적층 구조로 하여도 좋고, 예를 들어 타이타늄, 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다. 상기 도전체는 절연체에 제공된 개구에 매립되도록 형성하여도 좋다.
또한, 도시하지 않았지만, 상기 도전체를 덮도록 저항률이 1.0×1013Ωcm 이상 1.0×1015Ωcm 이하, 바람직하게는 5.0×1013Ωcm 이상 5.0×1014Ωcm 이하의 절연체를 제공하는 것이 바람직하다. 상기 도전체 위에 상기와 같은 저항률을 가지는 절연체를 제공함으로써, 상기 절연체는 절연성을 유지하면서 트랜지스터(200A), 상기 도전체 등의 배선 사이에 축적되는 전하를 분산시키고, 트랜지스터나, 상기 트랜지스터를 가지는 전자 기기의 상기 전하로 인한 특성 불량이나 정전 파괴를 억제할 수 있어 바람직하다.
<트랜지스터의 구성 재료>
트랜지스터에 사용할 수 있는 구성 재료에 대하여 설명한다.
<<절연체>>
절연체로서는, 절연성을 가지는 산화물, 질화물, 산화질화물, 질화산화물, 금속 산화물, 금속 산화질화물, 금속 질화산화물 등이 있다.
예를 들어, 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체의 박막화로 인하여 누설 전류 등의 문제가 생기는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 저전압화가 가능하게 된다. 한편, 층간막으로서 기능하는 절연체에는 비유전율이 낮은 재료를 사용함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 따라서, 절연체의 기능에 따라 재료를 선택하는 것이 좋다.
또한 비유전율이 높은 절연체로서는 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄 및 하프늄을 가지는 산화물, 알루미늄 및 하프늄을 가지는 산화질화물, 실리콘 및 하프늄을 가지는 산화물, 실리콘 및 하프늄을 가지는 산화질화물, 또는 실리콘 및 하프늄을 가지는 질화물 등이 있다.
또한 비유전율이 낮은 절연체로서는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 또는 수지 등이 있다.
또한, 산화물 반도체를 사용한 트랜지스터는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체(절연체(214), 절연체(222), 절연체(254), 절연체(244), 및 절연체(274) 등)로 둘러쌈으로써, 트랜지스터의 전기 특성을 안정적으로 할 수 있다. 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서는 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함한 절연체를 단층 또는 적층으로 사용하면 좋다. 구체적으로는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서, 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼 등의 금속 산화물, 질화 알루미늄, 질화 알루미늄 타이타늄, 질화 타이타늄, 질화산화 실리콘 또는 질화 실리콘 등의 금속 질화물을 사용할 수 있다.
또한, 게이트 절연체로서 기능하는 절연체는, 가열에 의하여 이탈되는 산소를 포함한 영역을 가지는 절연체인 것이 바람직하다. 예를 들어, 가열에 의하여 이탈되는 산소를 포함한 영역을 가지는 산화 실리콘 또는 산화질화 실리콘을 산화물(230)과 접촉하는 구조로 함으로써, 산화물(230)이 가지는 산소 결손을 보상할 수 있다.
<<도전체>>
도전체로서는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다. 또한, 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는, 전기 전도도가 높은 반도체, 니켈실리사이드 등의 실리사이드를 사용하여도 좋다.
또한, 상기 재료로 형성되는 도전층을 복수 적층하여 사용하여도 좋다. 예를 들어, 상술한 금속 원소를 포함한 재료와, 산소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한, 상술한 금속 원소를 포함한 재료와, 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한, 상술한 금속 원소를 포함한 재료와, 산소를 포함한 도전성 재료와, 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다.
또한, 트랜지스터의 채널 형성 영역에 산화물을 사용하는 경우에서, 게이트 전극으로서 기능하는 도전체에는 상술한 금속 원소를 포함한 재료와 산소를 포함한 도전성 재료를 조합한 적층 구조를 사용하는 것이 바람직하다. 이 경우에는, 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공하는 것이 좋다. 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공함으로써, 상기 도전성 재료로부터 이탈된 산소가 채널 형성 영역에 공급되기 쉬워진다.
특히, 게이트 전극으로서 기능하는 도전체로서, 채널이 형성되는 금속 산화물에 포함되는 금속 원소 및 산소를 포함한 도전성 재료를 사용하는 것이 바람직하다. 또한, 상술한 금속 원소 및 질소를 포함한 도전성 재료를 사용하여도 좋다. 예를 들어, 질화 타이타늄, 질화 탄탈럼 등의 질소를 포함한 도전성 재료를 사용하여도 좋다. 또한, 인듐 주석 산화물, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 타이타늄을 포함한 인듐 산화물, 산화 타이타늄을 포함한 인듐 주석 산화물, 인듐 아연 산화물, 실리콘을 첨가한 인듐 주석 산화물을 사용하여도 좋다. 또한, 질소를 포함한 인듐 갈륨 아연 산화물을 사용하여도 좋다. 이와 같은 재료를 사용함으로써, 채널이 형성되는 금속 산화물에 포함되는 수소를 포획할 수 있는 경우가 있다. 또는, 외방의 절연체 등으로부터 혼입되는 수소를 포획할 수 있는 경우가 있다.
<<금속 산화물>>
산화물(230)로서, 산화물 반도체로서 기능하는 금속 산화물(이하, 산화물 반도체라고도 함)을 사용하는 것이 바람직하다. 이하에서는, 본 발명에 따른 산화물(230)에 적용 가능한 금속 산화물에 대하여 설명한다.
산화물 반도체는 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한, 이들에 더하여, 알루미늄, 갈륨, 이트륨, 또는 주석 등이 포함되어 있는 것이 바람직하다. 또한, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
여기서는, 산화물 반도체가 인듐, 원소 M, 및 아연을 가지는 In-M-Zn 산화물인 경우를 생각한다. 또한, 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석 등으로 한다. 이 이외에 원소 M에 적용할 수 있는 원소로서는 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘 등이 있다. 다만, 원소 M으로서 상술한 원소를 복수 조합하여도 되는 경우가 있다.
또한, 본 명세서 등에서, 질소를 가지는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한, 질소를 가지는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다.
[금속 산화물의 구성]
이하에서는 본 발명의 일 형태에 개시되는 트랜지스터에 사용할 수 있는 CAC(Cloud-Aligned Composite)-OS의 구성에 대하여 설명한다.
또한 본 명세서 등에서, CAAC(c-axis aligned crystal) 및 CAC(Cloud-Aligned Composite)라고 기재하는 경우가 있다. 또한, CAAC는 결정 구조의 일례를 나타내고, CAC는 기능 또는 재료의 구성의 일례를 나타낸다.
CAC-OS 또는 CAC-metal oxide란, 재료의 일부에서는 도전성의 기능을 가지고, 재료의 일부에서는 절연성의 기능을 가지고, 재료의 전체에서는 반도체로서의 기능을 가진다. 또한 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 활성층에 사용하는 경우, 도전성의 기능은 캐리어가 되는 전자(또는 홀)를 흘리는 기능이고, 절연성의 기능은 캐리어가 되는 전자를 흘리지 않는 기능이다. 도전성의 기능과 절연성의 기능을 각각 상보적으로 작용시킴으로써, 스위칭시키는 기능(On/Off시키는 기능)을 CAC-OS 또는 CAC-metal oxide에 부여할 수 있다. CAC-OS 또는 CAC-metal oxide에서 각각의 기능을 분리시킴으로써, 양쪽의 기능을 최대한 높일 수 있다.
또한 CAC-OS 또는 CAC-metal oxide는 도전성 영역 및 절연성 영역을 가진다. 도전성 영역은 상술한 도전성의 기능을 가지고, 절연성 영역은 상술한 절연성의 기능을 가진다. 또한, 재료 내에서 도전성 영역과 절연성 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 또한, 도전성 영역과 절연성 영역은 각각 재료 내에 편재하는 경우가 있다. 또한, 도전성 영역은 주변이 흐릿해져 클라우드상으로 연결되어 관찰되는 경우가 있다.
또한, CAC-OS 또는 CAC-metal oxide에서 도전성 영역과 절연성 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기로 재료 내에 분산되어 있는 경우가 있다.
또한, CAC-OS 또는 CAC-metal oxide는 상이한 밴드 갭을 가지는 성분으로 구성된다. 예를 들어, CAC-OS 또는 CAC-metal oxide는 절연성 영역에 기인하는 와이드 갭을 가지는 성분과 도전성 영역에 기인하는 내로 갭을 가지는 성분으로 구성된다. 상기 구성의 경우, 캐리어를 흘릴 때 내로 갭을 가지는 성분에서 주로 캐리어가 흐른다. 또한, 내로 갭을 가지는 성분이 와이드 갭을 가지는 성분에 상보적으로 작용하고, 내로 갭을 가지는 성분에 연동하여 와이드 갭을 가지는 성분에도 캐리어가 흐른다. 그러므로 상기 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서 높은 전류 구동력, 즉 큰 온 전류 및 높은 전계 효과 이동도를 얻을 수 있다.
즉, CAC-OS 또는 CAC-metal oxide는 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수도 있다.
[금속 산화물의 구조]
산화물 반도체는 단결정 산화물 반도체와 이 외의 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는, 예를 들어 CAAC-OS(c-axis aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 있다.
CAAC-OS는 c축 배향성을 가지며 a-b면 방향에서 복수의 나노 결정이 연결되어 변형을 가지는 결정 구조가 되어 있다. 또한, 변형이란, 복수의 나노 결정이 연결되는 영역에서, 격자 배열이 정렬된 영역과 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되어 있는 부분을 가리킨다.
나노 결정은 기본적으로 육각형이지만, 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한, 변형에서 오각형 및 칠각형 등의 격자 배열을 가지는 경우가 있다. 또한 CAAC-OS에서는, 변형 근방에서도 명확한 결정립계(그레인 바운더리라고도 함)를 확인할 수 없다. 즉, 격자 배열의 변형에 의하여 결정립계의 형성이 억제되어 있는 것을 알 수 있다. 이는, CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원소가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여, 변형을 허용할 수 있기 때문이라고 생각된다.
또한, CAAC-OS는 인듐 및 산소를 가지는 층(이하, In층)과 원소 M, 아연, 및 산소를 가지는 층(이하, (M, Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환할 수 있고, (M, Zn)층의 원소 M이 인듐과 치환된 경우, (In, M, Zn)층이라고 나타낼 수도 있다. 또한 In층의 인듐이 원소 M과 치환된 경우, (In, M)층이라고 나타낼 수도 있다.
CAAC-OS는 결정성이 높은 산화물 반도체이다. 한편으로, CAAC-OS는 명확한 결정립계를 확인할 수 없기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입이나 결함의 생성 등에 의하여 저하하는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손 등)이 적은 산화물 반도체라고도 할 수 있다. 따라서, CAAC-OS를 가지는 산화물 반도체는 물리적 성질이 안정된다. 그러므로, CAAC-OS를 가지는 산화물 반도체는 열에 강하고 신뢰성이 높다.
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 또한, nc-OS는 상이한 나노 결정 사이에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서, nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별이 되지 않는 경우가 있다.
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 산화물 반도체이다. a-like OS는, 공동(void) 또는 저밀도 영역을 가진다. 즉, a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다.
산화물 반도체는 다양한 구조를 취하고, 각각이 상이한 특성을 가진다. 본 발명의 일 형태의 산화물 반도체는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, nc-OS, CAAC-OS 중 2종류 이상을 가져도 좋다.
[산화물 반도체를 가지는 트랜지스터]
이어서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
또한 상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한, 신뢰성이 높은 트랜지스터를 실현할 수 있다.
또한 트랜지스터에는 캐리어 밀도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 산화물 반도체막의 캐리어 밀도를 낮추는 경우에는, 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 예를 들어, 산화물 반도체는 캐리어 밀도가 8×1011/cm3 미만, 바람직하게는 1×1011/cm3 미만, 더 바람직하게는 1×1010/cm3 미만이고, 1×10-9/cm3 이상으로 하면 좋다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 산화물 반도체의 트랩 준위에 포획된 전하는, 소실되는 데 걸리는 시간이 길어, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 내의 불순물 농도를 저감하는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 저감하기 위해서는, 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는, 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
[불순물]
여기서, 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소 중 하나인 실리콘이나 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체에서의 실리콘이나 탄소의 농도와, 산화물 반도체와의 계면 근방의 실리콘이나 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry))에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위를 형성하여 캐리어를 생성하는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 저감하는 것이 바람직하다. 구체적으로는, SIMS에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 밀도가 증가되어 n형화되기 쉽다. 그러므로 질소가 포함되는 산화물 반도체를 반도체에 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 따라서 상기 산화물 반도체에서 질소는 가능한 한 저감되어 있는 것이 바람직하고, 예를 들어 산화물 반도체 내의 질소 농도는 SIMS에서 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
[진공 베이킹의 효과]
여기서는 금속 산화물에 포함되는 약한 Zn-O 결합에 대하여 설명하고, 상기 결합을 구성하는 산소 원자 및 아연 원자를 저감하는 방법의 일례에 대하여 나타낸다.
금속 산화물을 사용한 트랜지스터에서, 트랜지스터의 전기 특성의 불량으로 이어지는 결함의 일례로서 산소 결손이 있다. 예를 들어, 막 내에 산소 결손이 포함되는 금속 산화물을 사용한 트랜지스터는, 문턱 전압이 마이너스 방향으로 변동되기 쉬워 노멀리 온 특성이 되기 쉽다. 이는, 금속 산화물에 포함되는 산소 결손에 기인한 도너가 생성되어, 캐리어 농도가 증가하기 때문이다. 트랜지스터가 노멀리 온 특성을 가지면, 동작 시에 동작 불량이 발생하기 쉬워지거나, 또는 비동작 시의 소비전력이 높아지는 등, 다양한 문제가 생긴다.
또한, 모듈을 제작하기 위한 접속 배선을 형성하는 공정에서의 열처리로 인한, 문턱 전압의 변동, 기생 저항의 증대 등의 트랜지스터의 전기 특성의 열화, 상기 전기 특성의 열화에 따른 전기 특성의 편차의 증대 등의 문제가 있다. 이들 문제는 제조 수율의 저하에 직결되기 때문에, 대책 검토가 중요하다. 또한, 장기간의 사용에 의하여 일어나는 트랜지스터의 특성 변화(경년 변화)를 단시간에 평가할 수 있는 스트레스 시험에서도, 전기 특성의 열화가 일어난다. 상기 전기 특성의 열화는 제조 과정에서 수행되는 고온 처리 또는 스트레스 시험 시에 가해지는 전기적인 스트레스에 의하여 금속 산화물 내에서 산소 결손이 형성되는 것에 기인하는 것으로 추측된다.
금속 산화물 내에는, 금속 원자와의 결합이 약하고, 산소 결손이 되기 쉬운 산소 원자가 존재한다. 특히, 금속 산화물이 In-Ga-Zn 산화물인 경우에는, 아연 원자와 산소 원자가 약한 결합(약한 Zn-O 결합이라고도 함)을 형성하기 쉽다. 여기서, 약한 Zn-O 결합이란, 제조 과정에서 수행되는 고온 처리, 또는 스트레스 시험 시에 가해지는 전기적 스트레스에 의하여 절단될 정도의 강도로 결합된 아연 원자와 산소 원자 사이에 생기는 결합이다. 약한 Zn-O 결합이 금속 산화물 내에 존재하면, 열 처리 또는 전류 스트레스에 의하여 상기 결합이 절단되어, 산소 결손이 형성된다. 산소 결손이 형성됨으로써, 열 처리에 대한 내성, 스트레스 시험에서의 내성 등, 트랜지스터의 안정성이 저하한다.
하나의 아연 원자에 복수의 산소 원자가 결합되어 있는 경우에서, 상기 아연 원자와 산소 원자의 결합(Zn-O 결합)은 약한 경우가 있다. 갈륨 원자에 비하여, 아연 원자는 산소 원자와의 결합이 약하다. 따라서, 하나의 아연 원자에 결합되어 있는 산소 원자가 많을수록, 상기 아연 원자는 산소 원자를 결손하기 쉽다. 즉, 아연 원자와 산소 원자 사이에 생기는 결합은, 그 외의 금속과의 결합보다 약한 것으로 추측된다.
또한, 금속 산화물 내에 불순물이 존재하는 경우, 약한 Zn-O 결합이 형성되기 쉬운 것으로 추측된다. 금속 산화물 내의 불순물로서는, 예를 들어 물 분자나 수소가 있다. 금속 산화물 내에 물 분자나 수소가 존재함으로써, 수소 원자가 금속 산화물을 구성하는 산소 원자와 결합되는(OH 결합이라고도 함) 경우가 있다. 금속 산화물을 구성하는 산소 원자는 In-Ga-Zn 산화물이 단결정인 경우, 금속 산화물을 구성하는 금속 원자 4개와 결합된다. 그러나, 수소 원자와 결합된 산소 원자는, 2개 또는 3개의 금속 원자와 결합되는 경우가 있다. 산소 원자에 결합된 금속 원자의 수가 감소됨으로써, 상기 산소 원자는 결손되기 쉬워진다. 또한, OH 결합을 형성하는 산소 원자에 아연 원자가 결합되는 경우, 상기 산소 원자와 상기 아연 원자의 결합은 약한 것으로 추측된다.
또한, 약한 Zn-O 결합은 복수의 나노 결정이 연결되는 영역에 존재하는 변형에 형성되는 경우가 있다. 나노 결정은 기본적으로 육각형이지만, 상기 변형에서, 오각형 및 칠각형 등의 격자 배열을 가진다. 상기 변형에서는, 원자 간의 결합 거리가 균일하지 않기 때문에, 약한 Zn-O 결합이 형성되는 것으로 추측된다.
또한, 약한 Zn-O 결합은 금속 산화물의 결정성이 낮은 경우에 형성되기 쉬운 것으로 추측된다. 금속 산화물의 결정성이 높은 경우, 금속 산화물을 구성하는 아연 원자는 산소 원자 4개 또는 5개와 결합된다. 그러나, 금속 산화물의 결정성이 낮아지면, 아연 원자와 결합되는 산소 원자의 수가 감소되는 경향이 있다. 아연 원자에 결합되는 산소 원자의 수가 감소되면, 상기 아연 원자는 결손되기 쉬워진다. 즉, 아연 원자와 산소 원자 사이에 생기는 결합은, 단결정에서 생기는 결합보다 약한 것으로 추측된다.
상기 약한 Zn-O 결합을 구성하는 산소 원자 및 아연 원자를 저감함으로써, 열 처리 또는 전류 스트레스로 인한 산소 결손의 형성을 억제하여, 트랜지스터의 안정성을 향상시킬 수 있다. 또한, 약한 Zn-O 결합을 구성하는 산소 원자만을 저감하고, 약한 Zn-O 결합을 구성하는 아연 원자를 감소시키지 않는 경우, 상기 아연 원자 근방에 산소 원자를 공급하면, 약한 Zn-O 결합이 재형성되는 경우가 있다. 따라서, 약한 Zn-O 결합을 구성하는 아연 원자 및 산소 원자를 저감하는 것이 바람직하다.
약한 Zn-O 결합을 구성하는 산소 원자 및 아연 원자를 저감하는 방법 중 하나로서, 금속 산화물을 성막한 후에 진공 베이킹을 실시하는 방법을 들 수 있다. 진공 베이킹이란, 진공 분위기하에서 수행하는 가열 처리이다. 진공 분위기는, 터보 분자 펌프 등으로 배기함으로써 유지된다. 또한, 처리실의 압력은 1×10-2Pa 이하, 바람직하게는 1×10-3Pa 이하로 하면 좋다. 또한, 가열 처리 시의 기판 온도는 300℃ 이상, 바람직하게는 400℃ 이상으로 하면 좋다.
진공 베이킹을 실시함으로써, 약한 Zn-O 결합을 구성하는 산소 원자 및 아연 원자를 저감할 수 있다. 또한, 진공 베이킹에 의하여 금속 산화물에 열이 가해지기 때문에, 약한 Zn-O 결합을 구성하는 산소 원자 및 아연 원자를 저감한 후, 금속 산화물을 구성하는 원자가 재배열됨으로써, 4개의 금속 원자와 결합된 산소 원자가 증가한다. 따라서, 약한 Zn-O 결합을 구성하는 산소 원자 및 아연 원자를 저감하는 것과 동시에, 약한 Zn-O 결합이 재형성되는 것을 억제할 수 있다.
또한, 금속 산화물 내에 불순물이 존재하는 경우, 진공 베이킹을 실시함으로써, 금속 산화물 내의 물 분자 또는 수소를 방출하여, OH 결합을 저감할 수 있다. 금속 산화물 내의 OH 결합이 감소됨으로써, 4개의 금속 원자와 결합된 산소 원자의 비율이 증가한다. 또한, 물 분자 또는 수소가 방출될 때, 금속 산화물을 구성하는 원자가 재배열됨으로써, 4개의 금속 원자와 결합된 산소 원자가 증가한다. 따라서, 약한 Zn-O 결합이 재형성되는 것을 억제할 수 있다.
상술한 바와 같이, 금속 산화물을 성막한 후, 진공 베이킹을 실시함으로써, 약한 Zn-O 결합을 구성하는 산소 원자 및 아연 원자를 저감할 수 있다. 따라서, 상기 공정에 의하여, 트랜지스터의 안정성을 향상시킬 수 있다. 또한, 트랜지스터의 안정성이 향상됨으로써, 재료나 형성 방법의 선택의 자유도가 높아진다.
<트랜지스터의 제작 방법 1>
다음으로, 본 발명의 일 형태인 표시 장치에 사용할 수 있는 트랜지스터(200)에 대하여, 제작 방법을 도 11 내지 도 16을 사용하여 설명한다. 또한, 도 11 내지 도 16에서 각 도면의 (A)는 상면도를 도시한 것이다. 또한, 각 도면의 (B)는 (A)에 A1-A2의 일점쇄선으로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200)의 채널 길이 방향의 단면도이기도 하다. 또한, 각 도면의 (C)는 (A)에 A3-A4의 일점쇄선으로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200)의 채널 폭 방향의 단면도이기도 하다. 또한, 각 도면의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
우선, 기판(도시하지 않았음)을 준비하고, 상기 기판 위에 절연체(214)를 성막한다. 절연체(214)의 성막은 스퍼터링법, 화학 기상 성장(CVD)법, 분자선 에피택시(MBE: Molecular Beam Epitaxy)법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 또는 ALD법 등을 사용하여 수행할 수 있다.
또한, CVD법은 플라스마를 이용하는 플라스마 CVD(PECVD: Plasma Enhanced CVD)법, 열을 이용하는 열 CVD(TCVD: Thermal CVD)법, 광을 이용하는 광 CVD(Photo CVD)법 등으로 분류할 수 있다. 또한, 사용하는 원료 가스에 따라 금속 CVD(MCVD: Metal CVD)법, 유기 금속 CVD(MOCVD: Metal Organic CVD)법으로 나눌 수 있다.
플라스마 CVD법은 비교적 저온에서 고품질의 막을 얻을 수 있다. 또한, 열 CVD법은 플라스마를 사용하지 않기 때문에, 피처리물에 대한 플라스마 대미지를 작게 할 수 있는 성막 방법이다. 예를 들어, 표시 장치에 포함되는 배선, 전극, 소자(트랜지스터, 용량 소자 등) 등은 플라스마로부터 전하를 받음으로써 차지 업하는 경우가 있다. 이때, 축적된 전하에 의하여 표시 장치에 포함되는 배선, 전극, 소자 등이 파괴되는 경우가 있다. 한편, 플라스마를 사용하지 않는 열 CVD법의 경우, 이와 같은 플라스마 대미지가 생기지 않기 때문에, 표시 장치의 수율을 높일 수 있다. 또한, 열 CVD법에서는 성막 중의 플라스마 대미지가 생기지 않기 때문에 결함이 적은 막을 얻을 수 있다.
또한, ALD법은 원자의 성질인 자기 제어성을 이용하여, 한 층씩 원자를 퇴적할 수 있기 때문에, 매우 얇게 성막이 가능하고, 종횡비가 높은 구조로의 성막이 가능하고, 핀홀 등의 결함이 적은 성막이 가능하고, 피복성이 우수한 성막이 가능하고, 그리고 저온에서의 성막이 가능하다는 등의 효과가 있다. 또한, ALD법에는, 플라스마를 이용한 성막 방법인 PEALD(Plasma Enhanced ALD)법도 포함된다. 플라스마를 이용함으로써, 더 저온에서의 성막이 가능하게 되어 바람직한 경우가 있다. 또한, ALD법에서 사용하는 전구체에는 탄소 등의 불순물을 포함하는 것이 있다. 그러므로, ALD법으로 제공된 막은, 다른 성막법으로 제공된 막과 비교하여 탄소 등의 불순물을 많이 포함하는 경우가 있다. 또한, 불순물의 정량은 X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy)을 사용하여 수행할 수 있다.
CVD법 및 ALD법은 타깃 등으로부터 방출되는 입자가 퇴적되는 성막 방법과 달리, 피처리물의 표면에서의 반응에 의하여 막이 형성되는 성막 방법이다. 따라서, 피처리물의 형상의 영향을 받기 어렵고, 양호한 단차 피복성을 가지는 성막 방법이다. 특히, ALD법은 우수한 단차 피복성과 우수한 두께 균일성을 가지기 때문에, 종횡비가 높은 개구부의 표면을 피복하는 경우 등에 적합하다. 다만, ALD법은 성막 속도가 비교적 느리기 때문에, 성막 속도가 빠른 CVD법 등의 다른 성막 방법과 조합하여 사용하는 것이 바람직한 경우도 있다.
CVD법 및 ALD법은 원료 가스의 유량비에 의하여, 얻어지는 막의 조성을 제어할 수 있다. 예를 들어, CVD법 및 ALD법에서는 원료 가스의 유량비에 따라 임의의 조성의 막을 성막할 수 있다. 또한, 예를 들어 CVD법 및 ALD법에서는 성막하면서 원료 가스의 유량비를 변화시킴으로써, 조성이 연속적으로 변화된 막을 성막할 수 있다. 원료 가스의 유량비를 변화시키면서 성막하는 경우, 복수의 성막실을 사용하여 성막하는 경우에 비하여, 반송이나 압력 조정에 걸리는 시간이 불필요한 만큼, 성막에 걸리는 시간을 짧게 할 수 있다. 따라서, 트랜지스터의 생산성을 높일 수 있는 경우가 있다.
본 실시형태에서는, 절연체(214)로서 스퍼터링법으로 산화 알루미늄을 성막한다. 또한, 절연체(214)는 다층 구조로 하여도 좋다. 예를 들어, 스퍼터링법으로 산화 알루미늄을 성막하고, 상기 산화 알루미늄 위에 ALD법으로 산화 알루미늄을 성막하는 구조로 하여도 좋다. 또는, ALD법으로 산화 알루미늄을 성막하고, 상기 산화 알루미늄 위에 스퍼터링법으로 산화 알루미늄을 성막하는 구조로 하여도 좋다.
다음으로, 절연체(214) 위에 도전체(205)가 되는 도전막을 성막한다. 도전체(205)가 되는 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 또한, 도전체(205)가 되는 도전막은 다층막으로 할 수 있다. 본 실시형태에서는, 도전체(205)가 되는 도전막으로서 텅스텐을 성막한다.
다음으로, 리소그래피법을 사용하여 도전체(205)가 되는 도전막을 가공하여 도전체(205)를 형성한다.
또한, 리소그래피법에서는, 우선 마스크를 통하여 레지스트를 노광한다. 다음으로, 노광된 영역을 현상액을 사용하여 제거 또는 잔존시켜 레지스트 마스크를 형성한다. 다음으로, 상기 레지스트 마스크를 통하여 에칭 처리함으로써 도전체, 반도체, 또는 절연체 등을 원하는 형상으로 가공할 수 있다. 예를 들어, KrF 엑시머 레이저 광, ArF 엑시머 레이저 광, EUV(Extreme Ultraviolet)광 등을 사용하여, 레지스트를 노광함으로써 레지스트 마스크를 형성하면 좋다. 또한, 기판과 투영 렌즈 사이에 액체(예를 들어 물)를 채워 노광하는, 액침 기술을 사용하여도 좋다. 또한, 상술한 광 대신에, 전자 빔이나 이온 빔을 사용하여도 좋다. 또한, 전자 빔이나 이온 빔을 사용하는 경우에는 마스크는 불필요하다. 또한, 레지스트 마스크의 제거에는, 애싱 등의 드라이 에칭 처리를 수행하거나, 웨트 에칭 처리를 수행하거나, 드라이 에칭 처리 후에 웨트 에칭 처리를 수행하거나, 또는 웨트 에칭 처리 후에 드라이 에칭 처리를 수행할 수 있다.
또한, 레지스트 마스크 대신에 절연체나 도전체로 이루어지는 하드 마스크를 사용하여도 좋다. 하드 마스크를 사용하는 경우, 도전체(205)가 되는 도전막 위에 하드 마스크 재료가 되는 절연막이나 도전막을 형성하고, 그 위에 레지스트 마스크를 형성하고, 하드 마스크 재료를 에칭함으로써 원하는 형상의 하드 마스크를 형성할 수 있다. 도전체(205)가 되는 도전막의 에칭은 레지스트 마스크를 제거한 후에 수행하여도 좋고, 레지스트 마스크를 남긴 채 수행하여도 좋다. 후자의 경우, 에칭 중에 레지스트 마스크가 소실되는 경우가 있다. 도전체(205)가 되는 도전막의 에칭 후에 하드 마스크를 에칭에 의하여 제거하여도 좋다. 한편, 하드 마스크의 재료가 후공정에 영향을 주지 않거나, 또는 후공정에서 이용할 수 있는 경우, 반드시 하드 마스크를 제거할 필요는 없다.
드라이 에칭 장치로서는 평행 평판형 전극을 가지는 용량 결합형 플라스마(CCP: Capacitively Coupled Plasma) 에칭 장치를 사용할 수 있다. 평행 평판형 전극을 가지는 용량 결합형 플라스마 에칭 장치는 평행 평판형 전극의 한쪽 전극에 고주파 전원을 인가하는 구성이어도 좋다. 또는 평행 평판형 전극의 한쪽 전극에 복수의 상이한 고주파 전원을 인가하는 구성이어도 좋다. 또는 평행 평판형 전극 각각에 같은 주파수의 고주파 전원을 인가하는 구성이어도 좋다. 또는 평행 평판형 전극 각각에 주파수가 상이한 고주파 전원을 인가하는 구성이어도 좋다. 또는 고밀도 플라스마원을 가지는 드라이 에칭 장치를 사용할 수 있다. 고밀도 플라스마원을 가지는 드라이 에칭 장치로서는, 예를 들어 유도 결합형 플라스마(ICP: Inductively Coupled Plasma) 에칭 장치 등을 사용할 수 있다.
다음으로, 절연체(214) 위, 도전체(205) 위에 절연체(216)가 되는 절연막을 성막한다. 절연체(216)가 되는 절연막은 도전체(205)의 상면 및 측면과 접하도록 형성한다. 절연체(216)가 되는 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 본 실시형태에서는, 절연체(216)가 되는 절연막으로서, CVD법으로 산화 실리콘을 성막한다.
여기서, 절연체(216)가 되는 절연막의 막 두께는 도전체(205)의 막 두께 이상으로 하는 것이 바람직하다. 예를 들어, 도전체(205)의 막 두께를 1로 하면 절연체(216)가 되는 절연막의 막 두께는 1 이상 3 이하로 한다. 본 실시형태에서는, 도전체(205)의 막 두께를 150nm로 하고, 절연체(216)가 되는 절연막의 막 두께를 350nm로 한다.
다음으로, 절연체(216)가 되는 절연막에 CMP 처리를 수행함으로써, 절연체(216)가 되는 절연막의 일부를 제거하여, 도전체(205)의 표면을 노출시킨다. 이로써, 상면이 평탄한 절연체(216)와 도전체(205)를 형성할 수 있다(도 11 참조). 절연체(216)와 도전체(205)의 상면의 평탄성을 향상시킴으로써, 산화물(230b), 산화물(230c)을 형성하는 CAAC-OS의 결정성을 향상시킬 수 있다.
또한, 절연체(216) 및 도전체(205)의 제작 방법은 상기에 한정되는 것이 아니다. 예를 들어, 절연체(214) 위에 절연체(216)가 되는 절연막을 성막하고, 상기 절연막에 개구를 제공하고, 상기 개구에 매립되도록 도전체(205)를 형성하여도 좋다.
다음으로, 절연체(216) 및 도전체(205) 위에 절연체(222)를 성막한다. 절연체(222)로서 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 성막하는 것이 좋다. 또한, 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체로서 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체는 산소, 수소, 및 물에 대한 배리어성을 가진다. 절연체(222)가 수소 및 물에 대한 배리어성을 가짐으로써, 트랜지스터(200)의 주변에 제공된 구조체에 포함되는 수소 및 물이 절연체(222)를 통하여 트랜지스터(200)의 내측으로 확산되는 것이 억제되고, 산화물(230) 내의 산소 결손의 생성을 억제할 수 있다.
절연체(222)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다.
다음으로, 절연체(222) 위에 절연체(224)가 되는 절연막을 성막한다. 절연체(224)가 되는 절연막 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다.
이어서, 가열 처리를 수행하는 것이 바람직하다. 가열 처리는 250℃ 이상 650℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하, 더 바람직하게는 320℃ 이상 450℃ 이하에서 수행하면 좋다. 또한, 가열 처리는, 질소 또는 불활성 가스 분위기, 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 또한, 가열 처리는 감압 상태에서 수행하여도 좋다. 또는, 가열 처리는 질소 또는 불활성 가스 분위기에서 가열 처리한 후에, 이탈된 산소를 보충하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 가열 처리를 수행하여도 좋다.
본 실시형태에서는, 가열 처리로서, 절연체(224)의 성막 후에 질소 분위기에서 400℃의 온도에서 1시간의 처리를 수행한다. 상기 가열 처리에 의하여, 절연체(224)에 포함되는 물, 수소 등의 불순물의 제거 등을 할 수 있다. 또한, 가열 처리는 절연체(222)의 성막 후 등의 타이밍에서 수행할 수도 있다.
여기서, 절연체(224)에 과잉 산소 영역을 형성하기 위하여, 감압 상태에서 산소를 포함한 플라스마 처리를 수행하여도 좋다. 산소를 포함한 플라스마 처리에는, 예를 들어 마이크로파를 사용한 고밀도 플라스마를 발생시키는 전원을 가지는 장치를 사용하는 것이 바람직하다. 또는, 기판 측에 RF(Radio Frequency)를 인가하는 전원을 가져도 좋다. 고밀도 플라스마를 사용함으로써 고밀도의 산소 라디칼을 생성할 수 있고, 기판 측에 RF를 인가함으로써 고밀도 플라스마에 의하여 생성된 산소 라디칼을 절연체(224) 내에 효율적으로 도입할 수 있다. 또는, 이 장치를 사용하여 불활성 가스를 포함한 플라스마 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산소를 포함한 플라스마 처리를 수행하여도 좋다. 또한, 상기 플라스마 처리의 조건을 적절히 선택함으로써, 절연체(224)에 포함되는 물, 수소 등의 불순물을 제거할 수 있다. 그 경우, 가열 처리는 수행하지 않아도 된다.
다음으로, 절연체(224) 위에 산화물(230a)이 되는 산화막(230A), 산화물(230b)이 되는 산화막(230B), 및 도전체(242)가 되는 도전막(242A)을 순차적으로 성막한다(도 11 참조). 또한, 상기 산화막은 대기 환경에 노출시키지 않고 연속적으로 성막하는 것이 바람직하다. 대기 개방하지 않고 성막함으로써, 산화막(230A) 및 산화막(230B) 위에 대기 환경으로부터의 불순물 또는 수분이 부착되는 것을 방지할 수 있고, 산화막(230A)과 산화막(230B)의 계면 근방을 청정하게 유지할 수 있다.
산화막(230A), 산화막(230B), 및 도전막(242A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다.
예를 들어, 산화막(230A) 및 산화막(230B)을 스퍼터링법으로 성막하는 경우에는, 스퍼터링 가스로서 산소 또는 산소와 희가스의 혼합 가스를 사용한다. 스퍼터링 가스에 포함되는 산소의 비율을 높임으로써, 성막되는 산화막 내의 과잉 산소를 증가시킬 수 있다. 또한, 상기 산화막을 스퍼터링법으로 성막하는 경우에는, 상기 In-M-Zn 산화물 타깃 등을 사용할 수 있다. 또한, 타깃에는 직류(DC) 전원 또는 고주파(RF) 전원 등의 교류(AC) 전원이 접속되고, 타깃의 전기 전도도에 따라 필요한 전력을 인가할 수 있다.
특히, 산화막(230A)의 성막 시에 스퍼터링 가스에 포함되는 산소의 일부가 절연체(224)에 공급되는 경우가 있다. 따라서, 산화막(230A)의 스퍼터링 가스에 포함되는 산소의 비율은 70% 이상, 바람직하게는 80% 이상, 더 바람직하게는 100%로 하면 좋다.
또한, 산화막(230B)을 스퍼터링법으로 형성하는 경우, 스퍼터링 가스에 포함되는 산소의 비율을 1% 이상 30% 이하, 바람직하게는 5% 이상 20% 이하로 하여 성막하면, 산소 결핍형 산화물 반도체가 형성된다. 산소 결핍형 산화물 반도체를 채널 형성 영역에 사용한 트랜지스터는, 비교적 높은 전계 효과 이동도를 얻을 수 있다. 또한 기판을 가열하면서 성막함으로써 상기 산화막의 결정성을 향상시킬 수 있다. 다만, 본 발명의 일 형태는 이에 한정되지 않는다. 산화물(230b)이 되는 산화막(230B)을 스퍼터링법으로 형성하는 경우, 스퍼터링 가스에 포함되는 산소의 비율을 30%를 초과하고 100% 이하, 바람직하게는 70% 이상 100% 이하로 하여 성막하면, 산소 과잉형 산화물 반도체가 형성된다. 산소 과잉형 산화물 반도체를 채널 형성 영역에 사용한 트랜지스터는, 비교적 높은 신뢰성을 얻을 수 있다.
본 실시형태에서는, 산화막(230A)을 스퍼터링법으로 In:Ga:Zn=1:1:0.5[원자수비](2:2:1[원자수비]), 또는 1:3:4[원자수비]의 타깃을 사용하여 성막한다. 또한, 산화막(230B)을 스퍼터링법으로 In:Ga:Zn=4:2:4.1[원자수비]의 타깃을 사용하여 성막한다. 또한, 각 산화막은 성막 조건 및 원자수비를 적절히 선택함으로써, 산화물(230)에 요구되는 특성에 맞추어 형성되는 것이 좋다.
또한 산화막(230A) 및 산화막(230B)의 성막에 있어서, 스퍼터링 가스를 고순도화하는 것이 바람직하다. 예를 들어, 스퍼터링 가스로서 사용하는 산소 가스나 희가스는, 노점이 -60℃ 이하, 바람직하게는 -100℃ 이하까지 고순도화된 가스를 사용한다. 고순도화된 스퍼터링 가스를 사용하여 성막함으로써, 산화물(230)에 수분 등이 들어가는 것을 가능한 한 방지할 수 있다.
또한 스퍼터링법으로 산화막(230A) 및 산화막(230B)을 성막하는 경우, 스퍼터링 장치가 가지는 성막실 내의 수분을 가능한 한 제거하는 것이 바람직하다. 예를 들어, 크라이오펌프(cryopump)와 같은 흡착식의 진공 배기 펌프를 사용하여, 성막실 내를 고진공(5×10-7Pa부터 1×10-4Pa 정도까지)으로 배기하는 것이 바람직하다. 특히, 스퍼터링 장치의 대기 시에서의, 성막실 내의 H2O에 상당하는 가스 분자(m/z=18에 상당하는 가스 분자)의 분압을 1×10-4Pa 이하로 하는 것이 바람직하고, 5×10-5Pa 이하로 하는 것이 더 바람직하다.
여기서, 절연체(222), 절연체(224), 산화막(230A), 및 산화막(230B)을, 대기에 노출시키지 않고 성막하는 것이 바람직하다. 예를 들어, 멀티 체임버 방식의 성막 장치를 사용하면 좋다.
다음으로, 가열 처리를 수행하여도 좋다. 가열 처리에는 상술한 가열 처리 조건을 사용할 수 있다. 가열 처리에 의하여, 산화막(230A) 및 산화막(230B) 내의 물, 수소 등의 불순물을 제거하는 것 등을 할 수 있다. 본 실시형태에서는, 질소 분위기에 있어서 400℃의 온도에서 1시간의 처리를 수행한 후에, 연속적으로 산소 분위기에 있어서 400℃의 온도에서 1시간의 처리를 수행한다.
다음으로, 산화막(230A), 산화막(230B), 및 도전막(242A)을 섬 형상으로 가공하여, 산화물(230a), 산화물(230b), 및 도전체층(242B)을 형성한다. 또한, 상기 공정에서, 절연체(224)의 산화물(230a)과 중첩되지 않는 영역의 막 두께가 얇아지는 경우가 있다(도 12 참조).
여기서, 산화물(230a), 산화물(230b), 및 도전체층(242B)은 적어도 일부가 도전체(205)와 중첩되도록 형성된다. 또한, 산화물(230a), 산화물(230b), 및 도전체층(242B)과 절연체(222)의 상면이 이루는 각을 낮은 각도가 되는 구성으로 하여도 좋다. 그 경우, 산화물(230a) 및 산화물(230b)의 측면과 절연체(222)의 상면이 이루는 각은 60° 이상 70° 미만이 바람직하다. 이와 같은 형상으로 함으로써, 추후의 공정에서 절연체(254) 등의 피복성이 향상되고, 공동 등의 결함을 저감할 수 있다. 또는, 산화물(230a), 산화물(230b), 및 도전체층(242B)의 측면은 절연체(222)의 상면에 대하여 실질적으로 수직으로 하여도 좋다. 산화물(230a), 산화물(230b), 및 도전체층(242B)의 측면을 절연체(222)의 상면에 대하여 실질적으로 수직으로 함으로써, 복수의 트랜지스터(200)를 제공할 때, 소면적화, 고밀도화가 가능하게 된다.
또한, 도전체층(242B)의 측면과 도전체층(242B)의 상면 사이에, 만곡면을 가진다. 즉, 측면의 단부와 상면의 단부는 만곡되어 있는 것이 바람직하다(이하, 라운드 형상이라고도 함). 만곡면은, 예를 들어 도전체층(242B)의 단부에서, 곡률 반경을 3nm 이상 10nm 이하, 바람직하게는 5nm 이상 6nm 이하로 한다. 단부에 각을 가지지 않음으로써, 추후의 성막 공정에서의 막의 피복성이 향상된다.
또한, 산화막(230A), 산화막(230B), 및 도전막(242A)의 가공은 리소그래피법을 사용하여 수행하면 좋다. 또한, 상기 가공에는 드라이 에칭법이나 웨트 에칭법을 사용할 수 있다. 드라이 에칭법에 의한 가공은 미세 가공에 적합하다.
또한, 드라이 에칭 등의 처리를 수행함으로써, 에칭 가스 등에 기인한 불순물이 산화물(230a) 및 산화물(230b) 등의 표면 또는 내부에 부착 또는 확산되는 경우가 있다. 불순물로서는, 예를 들어 플루오린 또는 염소 등이 있다.
상기 불순물 등을 제거하기 위하여 세정을 수행한다. 세정 방법으로서는, 세정액 등을 사용한 웨트 세정, 플라스마를 사용한 플라스마 처리, 또는 열처리에 의한 세정 등이 있고, 상기 세정을 적절히 조합하여 수행하여도 좋다.
웨트 세정으로서는, 옥살산, 인산, 또는 플루오린화 수소산 등을 탄산수 또는 순수로 희석한 수용액을 사용하여 세정 처리를 수행하여도 좋다. 또는, 순수 또는 탄산수를 사용한 초음파 세정을 수행하여도 좋다. 본 실시형태에서는, 순수 또는 탄산수를 사용한 초음파 세정을 수행한다.
이어서, 가열 처리를 수행하여도 좋다. 가열 처리의 조건은 상술한 가열 처리의 조건을 사용할 수 있다.
다음으로, 절연체(224), 산화물(230a), 산화물(230b), 및 도전체층(242B) 위에 더미 게이트층(262A)이 되는 더미 게이트막을 성막한다.
더미 게이트층(262A)이 되는 더미 게이트막은 가공하여 더미 게이트로서 사용한다. 더미 게이트란, 임시적인 게이트 전극이다. 즉, 더미 게이트층(262A)이 되는 더미 게이트막을 가공함으로써, 임시적인 게이트 전극을 형성하고, 추후의 공정에서 상기 더미 게이트를 제거하고, 이 대신에 도전막 등으로 이루어지는 게이트 전극을 형성한다. 따라서, 더미 게이트층(262A)이 되는 더미 게이트막에는 미세 가공이 용이하고, 또한 제거도 용이한 막을 사용하는 것이 바람직하다.
더미 게이트층(262A)이 되는 더미 게이트막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 예를 들어, 절연체, 반도체, 또는 도전체를 사용할 수 있다. 구체적으로는, 폴리실리콘, 미결정 실리콘, 비정질 실리콘 등의 실리콘, 알루미늄, 타이타늄, 텅스텐 등의 금속막 등을 사용하면 좋다. 또는, 도포법을 사용하여 탄소를 포함한 막, SOG(Spin On Glass), 수지막 등을 형성하여도 좋다. 예를 들어, 포토 레지스트, 폴리에스터, 폴리올레핀, 폴리아마이드(나일론, 아라미드 등), 폴리이미드, 폴리카보네이트, 또는 아크릴 등이 있다. 탄소를 포함한 막, SOG, 수지막을 도포법으로 형성함으로써, 더미 게이트막의 표면을 평탄하게 할 수 있다. 이와 같이, 더미 게이트막의 표면을 평탄하게 함으로써, 미세 가공이 용이해지고, 또한 제거도 용이하다.
또한, 더미 게이트층(262A)이 되는 더미 게이트막은 상이한 막 종류를 사용하여 다층막으로 할 수도 있다. 예를 들어, 더미 게이트층(262A)이 되는 더미 게이트막을 도전막과 상기 도전막 위에 수지막이 형성되는 2층 구조의 막으로 할 수 있다. 더미 게이트막을 이와 같은 구조로 함으로써, 예를 들어 추후의 CMP 공정에서, 상기 도전막이 CMP 처리의 스토퍼막으로서 기능하는 경우가 있다. 또는, CMP 처리의 종점 검출이 가능하게 되는 경우가 있고, 가공 편차의 저감이 가능하게 되는 경우가 있다.
다음으로, 리소그래피법으로 더미 게이트층(262A)이 되는 더미 게이트막을 에칭하여, 더미 게이트층(262A)을 형성한다(도 13 참조). 더미 게이트층(262A)은 적어도 일부가 도전체(205) 및 산화물(230)과 중첩되도록 형성한다.
다음으로, 산화물(230a), 산화물(230b), 도전체층(242B), 및 더미 게이트층(262A)을 덮도록 절연막(254A)을 성막한다. 이어서, 절연막(254A) 위에 절연막(244A)을 성막하여도 좋다(도 13 참조). 절연막(254A) 및 절연막(244A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 성막할 수 있다.
절연막(254A)에는 수소 등의 불순물이나 산소의 확산을 억제하는 기능을 가지는 절연막을 사용하는 것이 바람직하다. 예를 들어, 스퍼터링법으로 산화 알루미늄막을 성막하는 것이 바람직하다. 스퍼터링법으로 산소를 포함한 가스를 사용하여 산화 알루미늄막을 성막함으로써, 절연체(224) 내에 산소를 주입할 수 있다. 즉, 절연체(224)는 과잉 산소를 가질 수 있다.
절연막(244A)에는 수소 등의 불순물이나 산소의 확산을 억제하는 기능을 가지는 절연막을 사용하는 것이 바람직하다. 예를 들어, ALD법으로 산화 알루미늄막을 성막하는 것이 바람직하다. 피복성이 우수한 ALD법을 사용함으로써, 더미 게이트층(262A) 등에 의하여 형성된 단차부에서도, 균일한 두께를 가지는 절연막(244A)을 형성할 수 있다. 또한, ALD법을 사용함으로써, 치밀한 박막을 성막할 수 있다. 이와 같이 피복성이 우수하고, 치밀한 박막을 성막할 수 있기 때문에, 예를 들어 절연막(254A)에 공동이나 핀홀 등의 결함이 생겨도, 절연막(244A)에 의하여 덮을 수 있다.
또한, 절연막(244A)으로서, 질화 알루미늄, 질화 실리콘, 질화산화 실리콘 등을 성막하여도 좋다. 예를 들어, 절연막(244A)으로서, 알루미늄 타깃을 사용한 반응성 스퍼터링으로 질화 알루미늄막을 성막하는 경우, 성막 가스의 전체 유량에 대한 질소 가스의 유량을 30% 이상 100% 이하, 바람직하게는 40% 이상 100% 이하, 더 바람직하게는 50% 이상 100% 이하로 하는 것이 바람직하다.
또한, 절연막(244A)으로서, 고온에서 기판 가열을 수행하면서 산화 알루미늄을 성막하여도 좋다. 절연막(244A) 성막 시의 기판 가열 온도는 200℃ 이상, 바람직하게는 250℃ 이상, 더 바람직하게는 350℃ 이상으로 하면 좋다. 이때, 절연막(254A)으로서 ALD법을 사용하여 산화 알루미늄을 미리 성막함으로써, 상기 온도에서 절연막(244A)을 성막하였을 때 더미 게이트층(262A)이 변형되는 것을 방지할 수 있다.
또한, 절연막(244A) 또는 절연막(254A) 중 어느 한쪽 또는 양쪽의 성막 후에 플루오린의 첨가를 수행하여도 좋다. 절연막(244A) 및 절연막(254A) 중 어느 한쪽 또는 양쪽에 대한 플루오린 첨가는 플루오린계의 가스(예를 들어, CF4 등)를 포함한 분위기에서 플라스마 처리를 수행하거나, 또는 플루오린을 포함한 가스를 도핑함으로써 수행할 수 있다. 절연막(244A) 및 절연막(254A) 중 어느 한쪽 또는 양쪽에 플루오린을 첨가함으로써, 상기 막 내에 포함되는 수소를 플루오린에 의하여 종단화 또는 게터링하는 것을 기대할 수 있다.
이상에 의하여, 절연체(224)에 포함되는 과잉 산소가 외부로 확산되는 것을 방지하고, 또한 외부로부터의 물이나 수소와 같은 불순물의 절연체(224)로의 침입을 방지할 수 있다. 또한 절연막(244A)의 성막은 생략할 수 있다.
다음으로, 절연막(244A) 위에 절연체(280)가 되는 절연막을 성막한다. 절연체(280)가 되는 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다.
다음으로, 절연체(280)가 되는 절연막, 더미 게이트층(262A), 절연막(254A), 및 절연막(244A)의 일부를 더미 게이트층(262A)의 일부가 노출될 때까지 제거하여, 절연체(280), 더미 게이트(262), 절연체(254), 및 절연체(244)를 형성한다(도 14 참조). 절연체(280), 더미 게이트(262), 절연체(254), 및 절연체(244)의 형성에는 CMP 처리를 사용하는 것이 바람직하다.
또한, 상술한 바와 같이, 더미 게이트층(262A)을 예를 들어 도전막과 상기 도전막 위에 수지막을 형성하는 2층 구조의 막으로 함으로써, CMP 공정에서, 상기 도전막이 CMP 처리의 스토퍼막으로서 기능하는 경우가 있다. 또는, 상기 도전막이 CMP 처리의 종점 검출이 가능하게 되는 경우가 있고, 더미 게이트(262)의 높이의 편차의 저감이 가능하게 되는 경우가 있다. 도 14의 (B)에 도시된 바와 같이, 더미 게이트(262)의 상면과, 절연체(254), 절연체(244), 및 절연체(280)의 상면이 실질적으로 일치한다.
다음으로, 더미 게이트(262)를 제거하여, 개구(263)를 형성한다(도 15 참조). 더미 게이트(262)의 제거는 웨트 에칭, 드라이 에칭, 또는 애싱 등을 사용하여 수행할 수 있다. 또는, 적절히 상기 처리를 복수 조합하여 수행하여도 좋다. 예를 들어, 애싱 처리 후에, 웨트 에칭 처리 등을 수행할 수 있다. 더미 게이트(262)를 제거함으로써, 개구(263)로부터 도전체층(242B)의 표면의 일부가 노출된다.
다음으로, 도전체층(242B)의 개구(263)로부터 노출되어 있는 부분을 제거함으로써, 산화물(230b)의 표면의 일부가 노출되어, 도전체(242a) 및 도전체(242b)를 형성할 수 있다. 상기 제거는 웨트 에칭 또는 드라이 에칭을 사용하여 수행할 수 있다. 본 실시형태에서는 드라이 에칭을 사용한다. 드라이 에칭을 사용함으로써, 미세 가공을 할 수 있기 때문에 바람직하다. 여기서, 도전체(242a)와 도전체(242b) 사이에서 노출된 산화물(230b)의 상면의 일부가 제거되는 경우가 있다.
이때, 절연체(280), 절연체(244), 및 절연체(254)를 마스크로서 사용하여, 도전체(242a) 및 도전체(242b)를 형성한다. 따라서, 절연체(280), 절연체(244), 및 절연체(254)에 형성된 개구(263)는 도전체(242a)와 도전체(242b) 사이의 영역에 중첩하게 된다. 이로써, 추후의 공정에서 도전체(242a)와 도전체(242b) 사이에 도전체(260)를 자기 정합적으로 배치할 수 있다.
다음으로, 산화막(230C)을 성막하기 전에 가열 처리를 수행하는 것이 바람직하다. 가열 처리는 100℃ 이상 400℃ 이하에서 수행하면 좋고, 예를 들어 200℃에서 수행하면 좋다. 또는, 산화막(230C)의 성막 온도와 같은 온도에서 수행하는 것이 바람직하다. 여기서, 성막 온도란 성막 중의 기판 온도에 한정되지 않고, 성막 장치의 설정 온도인 경우를 포함한다. 예를 들어, 산화막(230C)을 300℃에서 성막하는 경우, 상기 가열 처리의 온도는 300℃로 하는 것이 바람직하다. 상기 가열 처리는 감압하에서 수행하는 것이 바람직하고, 예를 들어 진공 분위기에서 수행하여도 좋다. 진공 분위기는, 터보 분자 펌프 등으로 배기함으로써 유지된다. 진공 분위기에서 처리실의 압력은 1×10-2Pa 이하, 바람직하게는 1×10-3Pa 이하로 하면 좋다.
다음으로, 개구(263)에 매립되도록 산화막(230C)을 성막한다.
또한 상기 가열 처리 후, 대기에 노출시키지 않고 산화막(230C)의 성막을 연속적으로 수행하는 것이 바람직하다. 예를 들어, 멀티 체임버 방식의 성막 장치를 사용하여 가열 처리와 성막 처리를 상이한 체임버에서 연속적으로 수행하는 것이 바람직하다. 이러한 처리를 수행함으로써, 산화물(230a) 및 산화물(230b)의 표면 등에 흡착된 수분, 수소, 탄소 등의 불순물을 제거하고, 더구나 산화물(230a) 및 산화물(230b) 내의 수분 농도 및 수소 농도를 저감시킬 수 있다. 상기 가열 처리에 의하여 제거되는 불순물에는, 수소와 탄소의 결합을 가지는 불순물이나, 수소와 산소의 결합을 가지는 불순물 등도 포함된다. 또한, 외기에 노출시키지 않고 연속적으로 가열 처리와 성막을 수행함으로써, 수소 등의 불순물이 산화물(230)로 다시 침입하는 것을 방지할 수 있다. 또한, 후술하는 절연막(250A)의 성막 전에도 같은 가열 처리를 수행하여도 좋다.
산화막(230C)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 산화막(230C)에 요구되는 특성에 맞추어, 산화막(230A) 또는 산화막(230B)과 같은 성막 방법을 사용하여, 산화막(230C)이 되는 산화막을 성막하면 좋다. 산화막(230C)으로서, In-Ga-Zn 산화물이나, In을 포함하지 않는 산화물을 사용할 수 있다. In을 포함하지 않는 산화물로서, Ga-Zn 산화물이나, 산화 갈륨 등을 사용할 수 있다. 또한, 산화막(230C)으로서, In-Ga-Zn 산화물과 In을 포함하지 않는 산화물의 적층 구조를 사용하여도 좋다. 산화막(230C)으로서, 스퍼터링법으로, In:Ga:Zn=1:3:4[원자수비], 4:2:4.1[원자수비]], Ga:Zn=2:1[원자수비], 또는 Ga:Zn=2:5[원자수비]의 타깃을 사용하여 성막할 수 있다.
또한, 산화막(230C)은 제 1 산화막과, 제 1 산화막 위의 제 2 산화막으로 이루어지는 적층 구조를 가져도 좋고, 산화막(230B)의 형성에 사용한 타깃과 같은 타깃을 사용하여 제 1 산화막을 형성하고, 산화막(230A)의 형성에 사용한 타깃과 같은 타깃을 사용하여 제 2 산화막을 형성하여도 좋다.
산화막(230C)의 성막은 기판을 가열하면서 수행하는 것이 바람직하다. 이때, 기판 온도를 300℃ 이상으로 함으로써, 산화막(230B) 및 산화막(230C) 내의 산소 결손을 저감할 수 있다. 또한, 예를 들어 후술하는 절연막(250A)의 성막 온도와 같은 온도에서 성막하여도 좋다. 또한, 기판을 가열하면서 성막함으로써, 산화막(230C) 및 산화물(230b)의 결정성의 향상을 도모할 수 있다.
특히, 산화막(230C)의 성막 시에, 스퍼터링 가스에 포함되는 산소의 일부가 산화물(230a) 및 산화물(230b)에 공급되는 경우가 있다. 따라서, 산화막(230C)의 스퍼터링 가스에 포함되는 산소의 비율은 70% 이상, 바람직하게는 80% 이상, 더 바람직하게는 100%로 하면 좋다. 또한 기판을 가열하면서 성막함으로써 상기 산화막의 결정성을 향상시킬 수 있다.
다음으로, 절연막(250A)을 성막하기 전에 가열 처리를 수행하는 것이 바람직하다. 가열 처리는 100℃ 이상 400℃ 이하에서 수행하면 좋고, 예를 들어 200℃에서 수행하면 좋다. 또는, 절연막(250A)의 성막 온도와 같은 온도에서 수행하는 것이 바람직하다. 여기서, 성막 온도란 성막 중의 기판 온도에 한정되지 않고, 성막 장치의 설정 온도인 경우를 포함한다. 예를 들어, 절연막(250A)을 350℃에서 성막하는 경우, 상기 가열 처리의 온도는 350℃로 하는 것이 바람직하다. 상기 가열 처리는 감압하에서 수행하는 것이 바람직하고, 예를 들어 진공 분위기에서 수행하여도 좋다. 진공 분위기는, 터보 분자 펌프 등으로 배기함으로써 유지된다. 진공 분위기에서 처리실의 압력은 1×10-2Pa 이하, 바람직하게는 1×10-3Pa 이하로 하면 좋다.
다음으로, 절연막(250A)을 성막한다. 절연막(250A)은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 성막할 수 있다. 절연막(250A)으로서는 CVD법으로 산화질화 실리콘을 성막하는 것이 바람직하다. 또는, 절연막(250A)으로서는, ALD법을 사용하여, 산화 실리콘, 산화 하프늄, 또는 산화 갈륨 등을 성막하는 것이 바람직하다. 예를 들어, 절연막(250A)으로서, 산화 실리콘과, 산화 실리콘 위의 산화 갈륨의 적층막을 사용하여도 좋다. 또한, 절연막(250A)을 성막할 때의 성막 온도는 300℃ 이상 450℃ 미만, 바람직하게는 300℃ 이상 400℃ 미만, 특히 350℃ 전후로 하는 것이 바람직하다. 예를 들어, 절연막(250A)을 350℃에서 성막함으로써, 불순물이 적은 절연체를 성막할 수 있다.
또한, 마이크로파로 산소를 여기시켜 고밀도의 산소 플라스마를 발생시키고, 상기 산소 플라스마에 절연막(250A)을 노출시킴으로써, 절연막(250A)에 산소를 도입할 수 있다.
또한, 가열 처리를 수행하여도 좋다. 가열 처리에는 상술한 가열 처리 조건을 사용할 수 있다. 상기 가열 처리에 의하여, 절연막(250A)의 수분 농도 및 수소 농도를 저감시킬 수 있다.
다음으로, 도전막(260Aa) 및 도전막(260Ab)을 성막한다. 도전막(260Aa) 및 도전막(260Ab)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 예를 들어, CVD법을 사용하는 것이 바람직하다. 본 실시형태에서는, ALD법을 사용하여 도전막(260Aa)을 성막하고, CVD법을 사용하여 도전막(260Ab)을 성막한다(도 15 참조).
다음으로, CMP 처리에 의하여 산화막(230C), 절연막(250A), 도전막(260Aa), 및 도전막(260Ab)을 절연체(280)가 노출될 때까지 연마함으로써, 산화물(230c), 절연체(250), 및 도전체(260)(도전체(260a) 및 도전체(260b))를 형성한다(도 16 참조).
다음으로, 가열 처리를 수행하여도 좋다. 가열 처리에는 상술한 가열 처리 조건을 사용할 수 있다. 상기 가열 처리에 의하여, 절연체(280)의 수분 농도 및 수소 농도를 저감시킬 수 있다. 또는, 절연체(274)가 되는 절연막을 성막하기 전에 가열 처리를 수행하는 것이 바람직하다. 가열 처리는 100℃ 이상 400℃ 이하에서 수행하면 좋고, 예를 들어 200℃에서 수행하면 좋다. 또는, 상기 절연막의 성막 온도와 같은 온도에서 수행하는 것이 바람직하다. 여기서, 성막 온도란 성막 중의 기판 온도에 한정되지 않고, 성막 장치의 설정 온도인 경우를 포함한다. 예를 들어, 상기 절연막을 250℃에서 성막하는 경우, 상기 가열 처리의 온도는 250℃로 하는 것이 바람직하다. 상기 가열 처리는 감압하에서 수행하는 것이 바람직하고, 예를 들어 진공 분위기에서 수행하여도 좋다. 진공 분위기는, 터보 분자 펌프 등으로 배기함으로써 유지된다. 진공 분위기에서 처리실의 압력은 1×10-2Pa 이하, 바람직하게는 1×10-3Pa 이하로 하면 좋다.
다음으로, 절연체(280) 위에 절연체(274)가 되는 절연막을 형성한다(도 16 참조). 절연체(274)가 되는 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 절연체(274)가 되는 절연막으로서는, 예를 들어 스퍼터링법으로 산화 알루미늄막을 성막하는 것이 바람직하다. 스퍼터링법으로 산화 알루미늄막을 성막함으로써, 절연체(280)가 가지는 수소가 산화물(230)로 확산되는 것을 억제할 수 있는 경우가 있다.
다음으로, 가열 처리를 수행하여도 좋다. 가열 처리에는 상술한 가열 처리 조건을 사용할 수 있다. 상기 가열 처리에 의하여, 절연체(280)의 수분 농도 및 수소 농도를 저감시킬 수 있다.
다음으로 절연체(274) 위에 절연체(281)가 되는 절연막을 성막하여도 좋다. 절연체(281)가 되는 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다(도 16 참조).
다음으로, 절연체(254), 절연체(244), 절연체(280), 절연체(274), 및 절연체(281)에 도전체(242a) 및 도전체(242b)에 도달하는 개구를 형성한다. 상기 개구의 형성은 리소그래피법을 사용하여 수행하면 좋다.
다음으로, 절연체(241)가 되는 절연막을 성막하고, 상기 절연막을 이방성 에칭하여, 절연체(241)를 형성한다. 상기 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 절연체(241)가 되는 절연막으로서는, 산소의 투과를 억제하는 기능을 가지는 절연막을 사용하는 것이 바람직하다. 예를 들어, ALD법으로 산화 알루미늄막을 성막하는 것이 바람직하다. 또한, ALD법이나 CVD법을 사용하여 질화 실리콘막을 성막하여도 좋다. ALD법을 사용하여 질화 실리콘막을 성막하는 경우, 실리콘 및 할로젠을 포함한 전구체나, 아미노실레인류의 전구체를 사용할 수 있다. 실리콘 및 할로젠을 포함한 전구체로서, SiCl4, SiH2Cl2, Si2Cl6, Si3Cl8 등을 사용할 수 있다. 또한, 아미노실레인류의 전구체로서, 1가, 2가, 또는 3가의 아미노실레인류를 사용할 수 있다. 또한, 질화 가스로서 암모니아나 하이드라진을 사용할 수 있다. 또한, 이방성 에칭은, 예를 들어 드라이 에칭법 등을 수행하면 좋다. 개구의 측벽부를 이와 같은 구성으로 함으로써, 외부로부터의 산소의 투과를 억제하고, 다음으로 형성하는 도전체(240a) 및 도전체(240b)의 산화를 방지할 수 있다. 또한, 도전체(240a) 및 도전체(240b)로부터, 물, 수소 등의 불순물이 외부로 확산되는 것을 방지할 수 있다.
다음으로, 도전체(240a) 및 도전체(240b)가 되는 도전막을 성막한다. 도전체(240a) 및 도전체(240b)가 되는 도전막은 물, 수소 등의 불순물의 확산을 억제하는 기능을 가지는 도전체를 포함한 적층 구조로 하는 것이 바람직하다. 예를 들어, 질화 탄탈럼, 질화 타이타늄 등과, 텅스텐, 몰리브데넘, 구리 등과의 적층으로 할 수 있다. 도전체(240)가 되는 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다.
다음으로, CMP 처리를 수행함으로써, 도전체(240a) 및 도전체(240b)가 되는 도전막의 일부를 제거하여 절연체(281)를 노출시킨다. 그 결과, 상기 개구에만 상기 도전막이 잔존함으로써 상면이 평탄한 도전체(240a) 및 도전체(240b)를 형성할 수 있다(도 10 참조). 또한, 상기 CMP 처리에 의하여 절연체(281)의 일부가 제거되는 경우가 있다.
이상에 의하여, 도 10에 도시된 트랜지스터(200)를 제작할 수 있다. 도 11 내지 도 16에 도시된 바와 같이, 본 실시형태에 나타낸 트랜지스터의 제작 방법을 사용함으로써, 트랜지스터(200)를 제작할 수 있다.
본 발명의 일 형태에 의하여, 크기가 작은 트랜지스터를 가지고, 정세도가 높은 표시 장치를 제공할 수 있다. 또는, 온 전류가 큰 트랜지스터를 가지고, 휘도가 높은 표시 장치를 제공할 수 있다. 또는, 동작이 빠른 트랜지스터를 가지고, 동작이 빠른 표시 장치를 제공할 수 있다. 또는, 전기 특성이 안정된 트랜지스터를 가지고, 신뢰성이 높은 표시 장치를 제공할 수 있다. 또는, 오프 전류가 작은 트랜지스터를 가지고, 소비전력이 낮은 표시 장치를 제공할 수 있다.
이상, 본 실시형태에 나타내는 구성, 방법 등은, 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
상술한 것과 상이한 트랜지스터, 및 트랜지스터의 제작 방법의 일례에 대하여 설명한다. 또한, 이후에 나타내는 각 트랜지스터에 있어서, <트랜지스터의 구성예>에 나타낸 트랜지스터(도 10 참조)를 구성하는 구조와 같은 기능을 가지는 구조에는, 같은 부호를 부기한다. 또한, 각 트랜지스터의 구성 재료에 대해서는 <트랜지스터의 구성예>에서 자세히 설명한 재료를 사용할 수 있다.
<트랜지스터의 변형예 1-1>
도 17의 (A), (B), 및 (C)는 본 발명의 일 형태인 표시 장치에 사용할 수 있는 트랜지스터(200A), 및 트랜지스터(200A) 주변의 상면도 및 단면도이다. 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)가 가지는 트랜지스터에 트랜지스터(200A)를 적용할 수 있다. 또한, 트랜지스터(200A)에 대하여, 제작 방법을 도 18에 나타내었다. 또한, 도 17 및 도 18에서 각 도면의 (A)는 상면도를 도시한 것이다. 또한, 각 도면의 (B)는 도 17의 (A)에 A1-A2의 일점쇄선으로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200A)의 채널 길이 방향의 단면도이기도 하다. 또한, 각 도면의 (C)는 도 17의 (A)에 A3-A4의 일점쇄선으로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200A)의 채널 폭 방향의 단면도이기도 하다. 각 도면의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
도 17에 도시된 트랜지스터(200A)는 절연체(244)를 가지지 않고, 절연체(254)가 절연체(224), 산화물(230a), 산화물(230b), 도전체(242a), 및 도전체(242b)와 절연체(280) 사이에 배치된다는 점에서, 도 10에 도시된 트랜지스터(200)와 상이하다. 즉, 도 17에 도시된 트랜지스터(200A)에서는 산화물(230c)의 측면이 절연체(280)와 접하는 구성이다.
또한, 도 17에 도시된 트랜지스터(200A)에서는 도전체(242a) 및 도전체(242b)의 도전체(260) 측의 측면이 테이퍼 형상을 가진다. 여기서, 도전체(242a) 및 도전체(242b)의 상기 측면과 저면이 이루는 각은 10° 이상 80° 이하, 바람직하게는 30° 이상 60° 이하로 하면 좋다. 이로써, 산화물(230)의 도전체(242a) 및 도전체(242b) 근방의 영역에서도 도전체(260)의 전계의 기여를 크게 하고, 트랜지스터(200A)의 온 전류 및 주파수 특성의 향상을 도모할 수 있다. 또한, 도 17에 도시된 트랜지스터(200A)는 이에 한정되지 않고, 도전체(242a) 및 도전체(242b)의 측면을 저면에 대하여 실질적으로 수직으로 하여도 좋다. 또한, 도전체(242a) 및 도전체(242b)의 대향하는 측면이 복수의 면을 가져도 좋다.
도 17에 도시된 트랜지스터(200A)는 더미 게이트(262)를 형성하지 않고 제작할 수 있기 때문에, 트랜지스터의 제작 공정을 간략화할 수 있어 바람직하다.
도 17에 도시된 트랜지스터(200A)는, 산화물(230a), 산화물(230b), 및 도전체층(242B)을 형성할 때까지는 도 10에 도시된 트랜지스터(200)의 제작 방법과 마찬가지이다. 따라서, 도 11 및 도 12에 따른 트랜지스터(200)의 제작 방법을 참작할 수 있다.
다음으로, 절연체(224), 산화물(230a), 산화물(230b), 및 도전체층(242B) 위에 절연체(254)가 되는 절연막을 성막한다.
다음으로, 절연체(254)가 되는 절연막 위에 절연체(280)가 되는 절연막을 성막한다. 절연체(280)가 되는 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 다음으로, 절연체(280)가 되는 절연막에 CMP 처리를 수행하고, 상면이 평탄한 절연체(280)를 형성한다.
다음으로, 절연체(280)의 일부, 절연체(254)가 되는 절연막의 일부, 및 도전체층(242B)의 일부를 제거하여, 산화물(230b)에 도달하는 개구(264)를 형성한다(도 18 참조). 상기 개구는 산화물(230a), 산화물(230b), 및 도전체(205)와 중첩되도록 형성하는 것이 바람직하다. 개구(264)를 형성함으로써, 도전체(242a), 도전체(242b), 및 절연체(254)가 형성된다. 여기서, 도전체(242a)와 도전체(242b) 사이에서 노출된 산화물(230b)의 상면의 일부가 제거되는 경우가 있다.
개구(264)의 형성에는 웨트 에칭법을 사용하여도 좋지만, 미세 가공이 가능하다는 점에서 드라이 에칭법을 사용하는 것이 더 바람직하다. 또한, 개구(264)의 형성은 절연체(280) 위에 하드 마스크를 형성하여 수행하는 것이 바람직하다. 상기 하드 마스크에는 도전체를 사용하여도 좋고, 절연체를 사용하여도 좋다.
또한, 절연체(280)의 일부, 절연체(254)가 되는 절연막의 일부, 및 도전체의 일부의 가공은 각각 상이한 조건으로 가공하여도 좋다. 예를 들어, 절연체(280)의 일부를 드라이 에칭법으로 가공하고, 절연체(254)가 되는 절연막의 일부를 웨트 에칭법으로 가공하고, 도전체층(242B)의 일부를 드라이 에칭법으로 가공하여도 좋다.
도 17에 도시된 트랜지스터(200A)의 제작 방법의 이후의 공정에 대해서는, 도 10에 도시된 트랜지스터(200)의 제작 방법과 마찬가지이다. 따라서, 도 15 및 도 16에 따른 트랜지스터(200)의 제작 방법을 참작할 수 있다.
<트랜지스터의 변형예 1-2>
도 19의 (A), (B), 및 (C)는 본 발명의 일 형태인 표시 장치에 사용할 수 있는 트랜지스터(200B), 및 트랜지스터(200B) 주변의 상면도 및 단면도이다. 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)가 가지는 트랜지스터에 트랜지스터(200B)를 적용할 수 있다. 또한, 트랜지스터(200B)에 대하여, 제작 방법을 도 20 내지 도 24에 나타내었다. 또한, 도 19 내지 도 24에서 각 도면의 (A)는 상면도를 도시한 것이다. 또한, 각 도면의 (B)는 도 19의 (A)에 A1-A2의 일점쇄선으로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200B)의 채널 길이 방향의 단면도이기도 하다. 또한, 각 도면의 (C)는 도 19의 (A)에 A3-A4의 일점쇄선으로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200B)의 채널 폭 방향의 단면도이기도 하다. 각 도면의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
도 19에 도시된 트랜지스터(200B)는 도전체(242a)와 산화물(230b) 사이에 도전체(243a)가 배치되고, 도전체(242b)와 산화물(230b) 사이에 도전체(243b)가 배치된다는 점에서, 도 10에 도시된 트랜지스터(200)와 상이하다. 여기서, 도전체(242a)(도전체(242b))는 도전체(243a)(도전체(243b))의 상면 및 도전체(260) 측의 측면과, 산화물(230b)의 상면에 접하여 제공되어 있다. 여기서, 도전체(243)는 도전체(242)에 사용할 수 있는 도전체를 사용하면 좋다. 또한 도전체(243)의 막 두께는 적어도 도전체(242)보다 두꺼운 것이 바람직하다.
또한, 도 19에 도시된 트랜지스터(200B)는 도전체(242a)와 도전체(242b)의 거리가 절연체(280), 절연체(244), 및 절연체(254)에 형성되는 개구(263)의 채널 길이 방향의 길이보다 짧다는 점에서, 도 10에 도시된 트랜지스터(200)와 상이하다.
도 19에 도시된 트랜지스터(200B)는 상기와 같은 구성을 가짐으로써, 산화물(230)의 도전체(242a) 및 도전체(242b) 근방의 영역에서도, 도전체(260)의 전계의 기여를 크게 할 수 있다. 이로써, 트랜지스터(200)의 실질적인 채널 길이를 짧게 하여, 온 전류 및 주파수 특성의 향상을 도모할 수 있다.
또한 도전체(243a)(도전체(243b))는 도전체(240a)(도전체(240b))와 중첩되도록 제공되는 것이 바람직하다. 이와 같은 구성으로 함으로써, 도전체(240a)(도전체(240b))를 매립하는 개구를 형성하는 에칭에서, 상기 개구의 바닥부에 도전체(243a)(도전체(243b))가 제공되기 때문에, 산화물(230b)이 오버 에칭되는 것을 방지할 수 있다.
또한, 도 19에 도시된 트랜지스터(200B)에서는 도전체(242a) 및 도전체(242b)의 도전체(260) 측의 측면이 실질적으로 수직인 형상을 가진다. 또한, 도 19에 도시된 트랜지스터(200B)는 이에 한정되지 않고, 도전체(242a) 및 도전체(242b)의 측면과 저면이 이루는 각을 10° 이상 80° 이하, 바람직하게는 30° 이상 60° 이하로 하여도 좋다. 또한, 도전체(242a) 및 도전체(242b)의 대향하는 측면이 복수의 면을 가져도 좋다.
도 19에 도시된 트랜지스터(200B)는, 산화물(230b)이 되는 산화막(230B)을 성막할 때까지는 도 10에 도시된 트랜지스터의 제작 방법과 마찬가지이다. 따라서, 도 11에 따른 트랜지스터의 제작 방법을 참작할 수 있다.
다음으로, 산화막(230B) 위에 도전체층(243A)이 되는 도전막을 성막한다. 도전체층(243A)이 되는 도전막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다.
다음으로, 도전체층(243A)이 되는 도전막의 일부를 제거하여, 도전체층(243A)을 형성한다(도 20 참조). 도 20에서는, 도전체층(243A)이 개구를 가지는 형상으로 하였지만, 본 실시형태는 이에 한정되는 것이 아니다. 본 공정에서는, 도전체층(243A)이 되는 도전막으로부터 도전체(243a)와 도전체(243b) 사이의 영역에 해당되는 부분을 제거할 수 있으면 좋다. 예를 들어, 도전체층(243A)이 되는 도전막을 도전체(243a)에 대응하는 섬 형상의 도전체와 도전체(243b)에 대응하는 섬 형상의 도전체로 분할하여도 좋다.
도전체층(243A)이 되는 도전막의 가공은 리소그래피법을 사용하여 수행하면 좋다. 또한, 상기 가공에는 드라이 에칭법이나 웨트 에칭법을 사용할 수 있다. 드라이 에칭법에 의한 가공은 미세 가공에 적합하다.
다음으로, 산화물(230b) 및 도전체층(243A) 위에 도전막(242A)을 성막한다. 도전막(242A)의 성막은 도 12에 따른 트랜지스터의 제작 방법을 참작할 수 있다.
이후, 더미 게이트층(262A)을 형성하고, 절연막(254A) 및 절연막(244A)을 성막하는 것(도 21 참조)까지는, 도 10에 도시된 트랜지스터의 제작 방법과 마찬가지이다. 따라서, 도 12 및 도 13에 따른 트랜지스터의 제작 방법을 참작할 수 있다.
예를 들어, 절연막(244A)으로서, 고온에서 기판 가열을 수행하면서 산화 알루미늄을 성막하여도 좋다. 절연막(244A) 성막 시의 기판 가열 온도는 200℃ 이상, 바람직하게는 250℃ 이상, 더 바람직하게는 350℃ 이상으로 하면 좋다. 이때, 절연막(254A)으로서 ALD법을 사용하여 산화 알루미늄을 미리 성막함으로써, 상기 온도에서 절연막(244A)을 성막하였을 때 더미 게이트층(262A)이 변형되는 것을 방지할 수 있다.
또한, 절연막(244A) 또는 절연막(254A) 중 어느 한쪽 또는 양쪽의 성막 후에 플루오린의 첨가를 수행하여도 좋다. 절연막(244A) 및 절연막(254A) 중 어느 한쪽 또는 양쪽에 대한 플루오린 첨가는 플루오린계의 가스(예를 들어, CF4 등)를 포함한 분위기에서 플라스마 처리를 수행하거나, 또는 플루오린을 포함한 가스를 도핑함으로써 수행할 수 있다. 절연막(244A) 및 절연막(254A) 중 어느 한쪽 또는 양쪽에 플루오린을 첨가함으로써, 상기 막 내에 포함되는 수소를 플루오린에 의하여 종단화 또는 게터링하는 것을 기대할 수 있다.
다음으로, 절연막(244A) 위에 절연체(280)가 되는 절연막을 성막한다. 절연체(280)가 되는 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다.
다음으로, 절연체(280)가 되는 절연막, 더미 게이트층(262A), 절연막(254A), 및 절연막(244A)의 일부를 더미 게이트층(262A)의 일부가 노출될 때까지 제거하여, 절연체(280), 더미 게이트(262), 절연체(254), 및 절연체(244)를 형성한다. 절연체(280), 더미 게이트(262), 절연체(254), 및 절연체(244)의 형성에는 CMP 처리를 사용하는 것이 바람직하다. 자세한 내용에 대해서는 도 14에 따른 트랜지스터의 제작 방법을 참작할 수 있다.
다음으로, 더미 게이트(262)를 제거하여, 개구(263)를 형성한다(도 15 참조). 더미 게이트(262)의 제거는 웨트 에칭, 드라이 에칭, 또는 애싱 등을 사용하여 수행할 수 있다. 또는, 적절히 상기 처리를 복수 조합하여 수행하여도 좋다. 예를 들어, 애싱 처리 후에, 웨트 에칭 처리 등을 수행할 수 있다. 더미 게이트(262)를 제거함으로써, 개구(263)로부터 도전체층(242B)의 표면의 일부가 노출된다.
다음으로, 절연체(280), 절연체(244), 절연체(254), 및 도전체층(242B) 위에 더미막(265)을 성막한다(도 22 참조). 더미막(265)은 개구(263)의 측벽에 성막될 필요가 있고, 더미막의 두께에 따라 도전체(242a)와 도전체(242b)의 거리, 즉 실질적인 채널 길이가 정해진다. 따라서, 더미막(265)은 피복성이 높고, 막 두께의 미세 조정이 비교적 용이한 ALD법을 사용하여 성막하는 것이 바람직하다. 더미막(265)의 막 두께는 트랜지스터(200B)에 요구되는 전기 특성에 맞추어 적절히 설정하면 좋지만, 예를 들어 5nm로 설정함으로써, 채널 길이를 실질적으로 10nm 단축할 수 있다. 또한 더미막(265)은 최종적으로는 제거되기 때문에, 미세 가공이 용이하며, 제거도 용이한 막을 사용하는 것이 바람직하다.
다음으로, 더미막(265)에 이방성 에칭을 수행하고, 더미막(265)의 개구(263)의 측벽에 접하는 부분만을 잔존시킨다. 또한, 잔존한 더미막(265)을 마스크로서 사용하여 도전체층(242B)을 에칭함으로써, 도전체(242a) 및 도전체(242b)를 형성한다(도 23 참조). 또한 더미막(265)의 에칭과 도전체층(242B)의 에칭은 연속적으로 수행하여도 좋다. 또한 도전체(242a)와 도전체(242b) 사이에서 노출된 산화물(230b)의 상면의 일부가 제거되는 경우가 있다.
이때, 잔존한 더미막(265)을 마스크로서 사용하여, 도전체(242a) 및 도전체(242b)를 형성한다. 따라서, 절연체(280), 절연체(244), 및 절연체(254)에 형성된 개구(263)는 도전체(242a)와 도전체(242b) 사이의 영역에 중첩하게 된다. 이로써, 추후의 공정에서 도전체(242a)와 도전체(242b) 사이에 도전체(260)를 자기 정합적으로 배치할 수 있다.
다음으로, 잔존한 더미막(265)을, 등방성 에칭을 사용하여 선택적으로 제거한다(도 24 참조). 등방성 에칭으로서는, 예를 들어 웨트 에칭 또는 반응성 가스를 사용한 에칭을 사용하면 좋다. 이와 같이, 도전체(242a)와 도전체(242b)의 거리를 개구(263)의 채널 길이 방향의 길이보다 짧게 할 수 있다.
도 19에 도시된 트랜지스터의 제작 방법의 이후의 공정에 대해서는, 도 10에 도시된 트랜지스터의 제작 방법과 마찬가지이다. 따라서, 도 15 및 도 16에 따른 트랜지스터의 제작 방법을 참작할 수 있다.
<트랜지스터의 변형예 1-3>
도 25의 (A), (B), 및 (C)는 본 발명의 일 형태인 표시 장치에 사용할 수 있는 트랜지스터(200C), 및 트랜지스터(200C) 주변의 상면도 및 단면도이다. 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)가 가지는 트랜지스터에 트랜지스터(200C)를 적용할 수 있다. 또한, 트랜지스터(200C)에 대하여, 제작 방법을 도 26 및 도 27에 나타내었다. 또한, 도 25 내지 도 27에서 각 도면의 (A)는 상면도를 도시한 것이다. 또한, 각 도면의 (B)는 도 25의 (A)에 A1-A2의 일점쇄선으로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200C)의 채널 길이 방향의 단면도이기도 하다. 또한, 각 도면의 (C)는 도 25의 (A)에 A3-A4의 일점쇄선으로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200C)의 채널 폭 방향의 단면도이기도 하다. 각 도면의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
도 25에 도시된 트랜지스터(200C)는 절연체(244)를 가지지 않고, 절연체(254)가 절연체(224), 산화물(230a), 산화물(230b), 도전체(242a), 및 도전체(242b)와 절연체(280) 사이에 배치된다는 점에서, 도 19에 도시된 트랜지스터(200B)와 상이하다. 즉, 도 25에 도시된 트랜지스터(200C)에서는 산화물(230c)의 측면이 절연체(280)와 접하는 구성이다.
또한, 도 25에 도시된 트랜지스터(200C)에서는 도전체(242a) 및 도전체(242b)의 도전체(260) 측의 측면이 실질적으로 수직인 형상을 가진다. 또한, 도 25에 도시된 트랜지스터(200C)는 이에 한정되지 않고, 도전체(242a) 및 도전체(242b)의 측면과 저면이 이루는 각을 10° 이상 80° 이하, 바람직하게는 30° 이상 60° 이하로 하여도 좋다. 또한, 도전체(242a) 및 도전체(242b)의 대향하는 측면이 복수의 면을 가져도 좋다.
도 25에 도시된 트랜지스터(200C)는 더미 게이트(262)를 형성하지 않고 제작할 수 있기 때문에, 트랜지스터의 제작 공정을 간략화할 수 있어 바람직하다.
도 25에 도시된 트랜지스터(200C)는, 산화물(230a), 산화물(230b), 도전체(242a), 도전체(242b), 및 도전체층(242B)을 형성할 때까지는 도 19에 도시된 트랜지스터(200B)의 제작 방법과 마찬가지이다. 따라서, 도 11, 도 12, 및 도 20에 따른 트랜지스터의 제작 방법을 참작할 수 있다.
다음으로, 절연체(224), 산화물(230a), 산화물(230b), 도전체(242a), 도전체(242b), 및 도전체층(242B) 위에 절연체(254)가 되는 절연막을 성막한다.
다음으로, 절연체(254)가 되는 절연막 위에 절연체(280)가 되는 절연막을 성막한다. 절연체(280)가 되는 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다. 다음으로, 절연체(280)가 되는 절연막에 CMP 처리를 수행하고, 상면이 평탄한 절연체(280)를 형성한다.
다음으로, 절연체(280)의 일부, 절연체(254)가 되는 절연막의 일부, 및 도전체층(242B)의 일부를 제거하여, 산화물(230b)에 도달하는 개구(264a)를 형성한다(도 26 참조). 상기 개구는 산화물(230a), 산화물(230b), 및 도전체(205)와 중첩되도록 형성하는 것이 바람직하다. 개구(264)를 형성함으로써, 도전체(242a), 도전체(242b), 및 절연체(254)가 형성된다. 여기서, 도전체(242a)와 도전체(242b) 사이에서 노출된 산화물(230b)의 상면의 일부가 제거되는 경우가 있다.
개구(264)의 형성에는 웨트 에칭법을 사용하여도 좋지만, 미세 가공이 가능하다는 점에서 드라이 에칭법을 사용하는 것이 더 바람직하다. 또한, 개구(264)의 형성은 절연체(280) 위에 하드 마스크를 형성하여 수행하는 것이 바람직하다. 상기 하드 마스크에는 도전체를 사용하여도 좋고, 절연체를 사용하여도 좋다.
또한, 절연체(280)의 일부, 절연체(254)가 되는 절연막의 일부, 및 도전체의 일부의 가공은 각각 상이한 조건으로 가공하여도 좋다. 예를 들어, 절연체(280)의 일부를 드라이 에칭법으로 가공하고, 절연체(254)가 되는 절연막의 일부를 웨트 에칭법으로 가공하고, 도전체층(242B)의 일부를 드라이 에칭법으로 가공하여도 좋다.
다음으로, 절연체(280)의 개구(264a)를 사이드 에칭하여, 개구(264b)를 형성한다(도 27 참조). 절연체(280)의 사이드 에칭에는 웨트 에칭 또는 반응성 가스를 사용한 에칭 등의 등방성 에칭을 사용하면 좋다. 예를 들어, 개구(264b)의 측벽을 개구(264a)보다 5nm 후퇴시킴으로써, 도전체(242a)(도전체(242b))를 개구(264b)의 측벽보다 5nm 돌출시킬 수 있다. 이와 같이, 도전체(242a)와 도전체(242b)의 거리를 개구(264b)의 채널 길이 방향의 길이보다 짧게 할 수 있다.
도 25에 도시된 트랜지스터의 제작 방법의 이후의 공정에 대해서는, 도 10에 도시된 트랜지스터의 제작 방법과 마찬가지이다. 따라서, 도 15 및 도 16에 따른 트랜지스터의 제작 방법을 참작할 수 있다.
<트랜지스터의 변형예 2-1>
도 28의 (A), (B), 및 (C)는 본 발명의 일 형태인 표시 장치에 사용할 수 있는 트랜지스터(200D), 및 트랜지스터(200D) 주변의 상면도 및 단면도이다. 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)가 가지는 트랜지스터에 트랜지스터(200D)를 적용할 수 있다.
도 28의 (A)는 트랜지스터(200D)의 상면도이다. 도 28의 (B) 및 (C)는 트랜지스터(200D)의 단면도이다. 여기서, 도 28의 (B)는 도 28의 (A)에 A1-A2의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(200D)의 채널 길이 방향의 단면도이기도 하다. 또한, 도 28의 (C)는 도 28의 (A)에 A3-A4의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(200D)의 채널 폭 방향의 단면도이기도 하다. 또한, 도 28의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다. 또한, 도 29는 도 28의 (B)에서의 산화물(230b) 및 그 근방의 확대도이다.
도 4, 도 5, 도 7, 및 도 9에 도시된 표시 장치(700A)는 트랜지스터(750A), 트랜지스터(752A), 및 트랜지스터(754A)로서, 도 28의 (A), (B), 및 (C)에 도시된 트랜지스터(200D)를 적용한 예를 나타낸 것이다.
도 28에 도시된 바와 같이, 트랜지스터(200D)는 기판(도시하지 않았음) 위에 배치된 산화물(230a)과, 산화물(230a) 위에 배치된 산화물(230b)과, 산화물(230b)의 상면에 서로 이격되어 형성된 층(253a) 및 층(253b)과, 산화물(230b) 위에 배치되고 층(253a)과 층(253b) 사이에 중첩되어 개구가 형성된 절연체(280)와, 개구 내에 배치된 도전체(260)와, 산화물(230b) 및 절연체(280)와 도전체(260) 사이에 배치된 절연체(250)와, 산화물(230b) 및 절연체(280)와 절연체(250) 사이에 배치된 산화물(230c)을 가진다. 여기서, 도 28의 (B) 및 (C)에 도시된 바와 같이, 도전체(260)의 상면은 절연체(250), 산화물(230c), 및 절연체(280)의 상면과 실질적으로 일치하는 것이 바람직하다.
또한, 이하에서, 층(253a) 및 층(253b)을 통틀어 층(253)이라고 하는 경우가 있다.
또한, 도 28에 도시된 바와 같이, 절연체(224), 산화물(230a), 및 산화물(230b)과 절연체(280) 사이에 절연체(254)가 배치되는 것이 바람직하다. 여기서, 절연체(254)는 도 28의 (B) 및 (C)에 도시된 바와 같이, 층(253a)의 상면과 측면, 층(253b)의 상면과 측면, 산화물(230a) 및 산화물(230b)의 측면, 그리고 절연체(224)의 상면에 접하는 것이 바람직하다. 절연체(254)는 절연체(241)(절연체(241a) 및 절연체(241b))의 측면에 더 접하는 것이 바람직하다.
여기서, 도전체(260)는 트랜지스터의 게이트 전극으로서 기능하고, 층(253a) 및 층(253b)은 각각 소스 영역 또는 드레인 영역으로서 기능한다. 상술한 바와 같이, 도전체(260)는 절연체(280) 및 절연체(254)의 개구, 및 층(253a)과 층(253b)에 끼워진 영역에 매립되도록 형성된다. 여기서, 도전체(260), 층(253a), 및 층(253b)의 배치는 절연체(280) 및 절연체(254)의 개구에 대하여 자기 정합적으로 선택된다. 즉, 트랜지스터(200D)에서, 게이트 전극을 소스 전극과 드레인 전극 사이에 자기 정합적으로 배치시킬 수 있다. 따라서, 도전체(260)를 위치를 맞추기 위한 마진의 제공없이 형성할 수 있기 때문에, 트랜지스터(200D)의 점유 면적의 축소를 도모할 수 있다. 이로써, 표시 장치를 고정세로 할 수 있다. 또한, 표시 장치를 슬림 베젤로 할 수 있다.
또한, 트랜지스터(200D) 위에 층간막으로서 기능하는 절연체(274) 및 절연체(281)가 배치되는 것이 바람직하다. 여기서, 절연체(274)는 도전체(260), 절연체(250), 산화물(230c), 및 절연체(280)의 상면에 접하여 배치되는 것이 바람직하다.
절연체(222), 절연체(254), 및 절연체(274)는 수소(예를 들어, 수소 원자, 수소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어, 절연체(222), 절연체(254), 및 절연체(274)는 절연체(224), 절연체(250), 및 절연체(280)보다 수소 투과성이 낮은 것이 바람직하다. 또한, 절연체(222), 절연체(254), 및 절연체(274)는 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어, 절연체(222), 절연체(254), 및 절연체(274)는 절연체(224), 절연체(250), 및 절연체(280)보다 산소 투과성이 낮은 것이 바람직하다.
여기서, 절연체(224), 산화물(230a), 산화물(230b), 및 절연체(250)는 절연체(280) 및 절연체(281)로부터 절연체(254), 산화물(230c), 및 절연체(274)에 의하여 이격되어 있다. 그러므로, 절연체(280) 및 절연체(281)에 포함되는 수소 등의 불순물이나 과잉 산소가 절연체(224), 산화물(230a), 산화물(230b), 및 절연체(250)로 혼입되는 것을 억제할 수 있다.
또한, 트랜지스터(200D)와 전기적으로 접속되고, 플러그로서 기능하는 도전체(240)(도전체(240a) 및 도전체(240b))가 제공되는 것이 바람직하다. 또한, 플러그로서 기능하는 도전체(240)의 측면에 접하여 절연체(241)(절연체(241a) 및 절연체(241b))가 제공된다. 즉, 절연체(254), 절연체(280), 절연체(274), 및 절연체(281)의 개구의 내벽에 접하여 절연체(241)가 제공된다.
또한, 트랜지스터(200D)는 채널 형성 영역을 포함한 산화물(230)(산화물(230a), 산화물(230b), 및 산화물(230c))에 산화물 반도체로서 기능하는 금속 산화물(이하, 산화물 반도체라고도 함)을 사용하는 것이 바람직하다.
여기서, 산화물(230)은 산소 결손을 형성하는 원소, 또는 산소 결손과 결합하는 원소가 첨가됨으로써, 캐리어 밀도가 증대하고 저저항화하는 경우가 있다. 이와 같은 원소로서는, 대표적으로는 붕소나 인을 들 수 있다. 또한, 붕소나 인 이외에도, 수소, 탄소, 질소, 플루오린, 황, 염소, 타이타늄, 희가스 등을 사용할 수 있다. 또한, 희가스의 대표적인 예로서는, 헬륨, 네온, 아르곤, 크립톤, 및 제논 등이 있다. 또한, 산화물(230)에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등의 금속 원소 중에서 선택되는 어느 하나 또는 복수의 금속 원소를 첨가하여도 좋다. 상술한 것 중에서도, 첨가되는 원소로서는 붕소 및 인이 바람직하다. 붕소 및 인의 첨가에는 비정질 실리콘 또는 저온 폴리실리콘의 제조 라인의 장치를 사용할 수 있기 때문에, 설비 투자를 억제할 수 있다. 상기 원소의 농도는 이차 이온 질량 분석법(SIMS) 등을 사용하여 측정하면 좋다.
층(253)은 산화물(230)에 상기 원소가 첨가되어 형성된 층이다. 도 28의 (B) 및 도 29에 도시된 바와 같이, 층(253a) 및 층(253b)은 도전체(260)를 끼워 대향하여 형성되어 있고, 상면이 절연체(254) 및 산화물(230c)과 접하는 것이 바람직하다. 상면에서 보았을 때, 층(253a) 및 층(253b)의 도전체(260) 측의 측면은 도전체(260)의 측면과 실질적으로 일치하거나, 또는 층(253a) 및 층(253b)의 일부가 도전체(260)와 중첩되는 것이 바람직하다. 여기서, 층(253)의 상기 원소의 농도는 산화물(230)의 층(253)이 형성되지 않은 부분의 상기 원소의 농도와 동등하거나, 또는 이보다 높은 것이 바람직하다. 또한, 층(253)에 포함되는 산소 결손의 양은 산화물(230)의 층(253)이 형성되지 않은 부분의 산소 결손의 양과 동등하거나, 또는 이보다 높은 것이 바람직하다. 이로써, 층(253)은 산화물(230)의 층(253)이 형성되지 않은 부분과 비교하여, 캐리어 밀도가 크고, 저항이 낮다.
산화물(230)에서, 도전체(260)와 중첩되는 영역을 영역(234)으로 하고, 절연체(254)와 중첩되는 영역을 영역(231)(영역(231a) 및 영역(231b)), 영역(234)과 영역(231) 사이의 영역을 영역(232)(영역(232a) 및 영역(232b))으로 한다. 도 29에 도시된 바와 같이, 영역(234)은 영역(231a)과 영역(231b) 사이에 위치하고, 영역(232a)은 영역(231a)과 영역(234) 사이에 위치하고, 영역(232b)은 영역(231b)과 영역(234) 사이에 위치한다. 여기서, 영역(231)은 영역(234)과 비교하여 캐리어 밀도가 높고 저항이 낮은 영역이다. 또한, 영역(232)은 영역(234)과 비교하여 캐리어 밀도가 높고 저항이 낮은 영역이고, 영역(231)과 비교하여 캐리어 밀도가 낮고 저항이 높은 영역이다. 또는, 영역(232)은 영역(231)과 동등한 캐리어 밀도를 가지고, 동등한 저항을 가져도 좋다. 따라서, 영역(234)은 트랜지스터(200D)의 채널 형성 영역으로서 기능하고, 영역(231)은 소스 영역 또는 드레인 영역으로서 기능하고, 영역(232)은 접합 영역으로서 기능한다.
이와 같은 구성으로 함으로써, 산화물(230)의 채널 형성 영역과 소스 영역 또는 드레인 영역 사이에 오프셋 영역이 형성되는 것을 방지하고, 실효적인 채널 길이가 도전체(260)의 폭보다 커지는 것을 억제할 수 있다. 이로써, 트랜지스터(200D)의 온 전류를 크게, S값을 양호하게 할 수 있다.
산화물(230)에 소스 영역 또는 드레인 영역으로서 기능하는 영역(231)을 형성함으로써, 금속으로 형성된 소스 전극 및 드레인 전극을 제공하지 않고, 영역(231)에 플러그로서 기능하는 도전체(240)를 접속할 수 있다. 산화물(230)에 접하여 금속으로 형성된 소스 전극 및 드레인 전극을 제공하면, 트랜지스터(200D)의 제작 공정 또는 후공정에서 고온의 열처리를 수행한 경우, 금속으로 형성된 소스 전극 및 드레인 전극이 산화되고, 트랜지스터(200D)의 온 전류, S값이 열화하는 경우가 있다. 그러나, 본 실시형태에 도시된 트랜지스터에서는, 금속으로 형성된 소스 전극 및 드레인 전극을 제공할 필요가 없다. 따라서, 트랜지스터(200D)의 제작 공정 또는 후공정에서 고온의 열처리를 수행하여도, 양호한 온 전류, S값을 나타내는 트랜지스터로 할 수 있다. 예를 들어, 본 실시형태에 도시된 트랜지스터에서는, 트랜지스터(200D)의 제작 후에 750℃ 이상 800℃ 이하 정도의 고온이 가해지는 프로세스를 수행할 수 있다.
또한, 상술한 바와 같이, 층(253)에 산소 결손을 형성하는 원소를 첨가하고, 열처리를 수행함으로써, 채널 형성 영역으로서 기능하는 영역(234)에 포함되는 수소를 층(253)에 포함되는 산소 결손으로 포획할 수 있는 경우가 있다. 이로써, 트랜지스터(200D)에 안정적인 전기 특성을 부여하고, 트랜지스터(200D)의 신뢰성의 향상을 도모할 수 있다.
또한, 도 29에서는 층(253)이 산화물(230b)의 막 두께 방향에서, 산화물(230b)과 절연체(254), 및 산화물(230c)의 계면 근방에 형성되어 있지만, 이에 한정되지 않는다. 예를 들어, 층(253)은 산화물(230b)의 막 두께와 실질적으로 같은 두께를 가져도 좋고, 산화물(230a)에도 형성되어 있어도 좋다. 또한, 도 29에서는 층(253)이 영역(231) 및 영역(232)에 형성되어 있지만, 이에 한정되지 않는다. 예를 들어, 영역(231)에만 형성되어 있어도 좋고, 영역(231)과, 영역(232)의 일부에 형성되어 있어도 좋고, 영역(231)과, 영역(232)과, 영역(234)의 일부에 형성되어 있어도 좋다.
또한 산화물(230)에서, 각 영역의 경계를 명확히 검출하기가 어려운 경우가 있다. 각 영역 내에서 검출되는 금속 원소, 그리고 수소 및 질소 등의 불순물 원소의 농도는 영역마다의 단계적인 변화에 한정되지 않고, 각 영역 내에서도 연속적으로 변화(그러데이션이라고도 함)되어도 좋다. 즉, 채널 형성 영역에 가까운 영역일수록 금속 원소, 그리고 수소 및 질소 등의 불순물 원소의 농도가 감소되면 좋다.
또한, 도 28의 (C)에 도시된 바와 같이, 절연체(224)는 산화물(230b)과 중첩되지 않는 영역의 막 두께가 이 외의 영역의 막 두께보다 얇아지는 것이 바람직하다. 이와 같은 구성으로 함으로써, 도전체(260)의 하단부를 더 아래쪽으로 위치하게 할 수 있기 때문에, 제 1 게이트 전극으로서 기능하는 도전체(260)의 전계를 산화물(230)의 측면에 작용시키기 쉬워진다. 따라서, 트랜지스터(200D)의 온 전류를 증대시킬 수 있다. 또한, 절연체(224)를 산화물(230b) 및 산화물(230a)과 중첩시켜, 섬 형상으로 제공하는 구성으로 하여도 좋다.
층(253a)과 층(253b) 사이의 영역은 절연체(280)의 개구에 중첩되어 형성된다. 이로써, 층(253a)과 층(253b) 사이에 도전체(260)를 자기 정합적으로 배치할 수 있다.
또한, 절연체(250)와 도전체(260a) 사이에 산화물(230)로서 사용할 수 있는 금속 산화물을 제공하여도 좋다. 이때, 상기 금속 산화물은 도전체(260)와 마찬가지로 게이트 전극으로서 기능한다. 금속 산화물을 제공함으로써, 절연체(250) 및 산화물(230) 중 적어도 한쪽에 산소를 공급할 수 있어 바람직하다. 또한, 상기 금속 산화물로서, 산소의 투과를 억제하는 기능을 가지는 금속 산화물을 사용함으로써, 절연체(250) 또는 절연체(280)에 포함되는 산소로 인하여 도전체(260)가 산화되는 것을 억제할 수 있다. 또는, 절연체(250)에 포함되는 산소가 도전체(260)에 흡수되는 것을 억제할 수 있다.
또한, 도 28의 (A) 및 (C)에 도시된 바와 같이, 산화물(230b)의 층(253)과 중첩되지 않는 영역, 환언하면 산화물(230)의 채널 형성 영역에서, 산화물(230)의 측면을 도전체(260)로 덮도록 배치되어 있다. 이로써, 제 1 게이트 전극으로서 기능하는 도전체(260)의 전계를 산화물(230)의 측면에 작용시키기 쉬워진다. 따라서, 트랜지스터(200D)의 온 전류를 증대시킬 수 있다.
절연체(254)는 절연체(214) 등과 마찬가지로, 물 또는 수소 등의 불순물이 절연체(280) 측으로부터 트랜지스터(200D)로 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 예를 들어, 절연체(254)는 절연체(224)보다 수소 투과성이 낮은 것이 바람직하다. 또한, 도 28의 (B) 및 (C)에 도시된 바와 같이, 절연체(254)는 산화물(230c)의 측면의 일부, 층(253a)의 상면과 측면, 층(253b)의 상면과 측면, 즉 산화물(230b)의 상면의 일부와, 측면의 일부, 산화물(230a)의 측면, 그리고 절연체(224)의 상면에 접하는 것이 바람직하다. 이와 같은 구성으로 함으로써, 절연체(280)에 포함되는 수소가 산화물(230a), 산화물(230b), 및 절연체(224)의 상면 또는 측면으로부터 산화물(230)로 침입하는 것을 억제할 수 있다.
또한, 절연체(254)는 적층 구조로 하여도 좋다. 절연체(254)를 적층 구조로 하는 경우, 스퍼터링법을 사용하여 형성된 제 1 절연체 위에 ALD법을 사용하여 제 2 절연체를 형성하여도 좋다. 이때, 제 1 절연체와 제 2 절연체에는 상술한 재료에서 선택된 같은 재료를 사용하여도 좋고, 상이한 재료를 사용하여도 좋다. 예를 들어, 제 1 절연체로서 스퍼터링법으로 형성된 산화 알루미늄을 사용하고, 제 2 절연체로서 ALD법으로 형성된 산화 알루미늄을 사용하여도 좋다. ALD법으로 형성되는 막은 피복성이 높고, 산화물(230) 등의 구조체에 의한 단차부에도 높은 균일성을 가지는 막을 형성할 수 있다. 또한, 스퍼터링법으로 형성된 제 1 절연막에서의 성막 불량을 보전할 수 있어 바람직하다.
이와 같이, 수소에 대하여 배리어성을 가지는 절연체(254)에 의하여 절연체(224) 및 산화물(230)을 덮음으로써, 절연체(280)는 절연체(224) 및 산화물(230)과 이격되어 있다. 이로써, 트랜지스터(200D)의 외부로부터 수소 등의 불순물이 침입하는 것을 억제할 수 있기 때문에, 트랜지스터(200D)에 양호한 전기 특성 및 신뢰성을 부여할 수 있다.
또한, 절연체(254)로서는, 예를 들어 질화 알루미늄을 포함한 절연체를 사용하면 좋다. 절연체(254)로서, 조성식이 AlNx(x는 0보다 크고 2 이하의 실수, 바람직하게는 x는 0.5보다 크고 1.5 이하의 실수)를 만족시키는 질화물 절연체를 사용하는 것이 바람직하다. 이로써, 절연성이 우수하고, 또한 열전도성이 우수한 막으로 할 수 있기 때문에, 트랜지스터(200D)를 구동하였을 때 생기는 열의 방열성을 높일 수 있다. 또한, 절연체(254)로서, 질화 알루미늄 타이타늄, 질화 타이타늄 등을 사용할 수도 있다. 이 경우, 스퍼터링법을 사용하여 성막함으로써, 성막 가스에 산소 또는 오존 등 산화성이 강한 가스를 사용하지 않고 성막할 수 있기 때문에 바람직하다. 또한, 질화 실리콘 또는 질화산화 실리콘 등을 사용할 수도 있다.
또한, 후술하지만, 절연체(254)는 층(253a) 및 층(253b)을 형성할 때의 보호막으로서의 기능을 가져도 좋다. 층(253a) 및 층(253b)의 형성에 이온 주입법이나 이온 도핑법을 사용하는 경우, 보호막으로서 절연체(254)를 제공함으로써, 산화물(230)의 표면이 이온이나 플라스마에 직접 노출되지 않아, 층(253a) 및 층(253b)의 형성에서의 산화물(230)의 대미지를 억제할 수 있기 때문에 바람직하다. 여기서, 산화물(230)의 대미지란, 산화물(230) 내에서의, 산소 결손의 과잉 형성이나, 산화물(230)의 결정성의 과잉 저하 등을 가리킨다. 예를 들어, 절연체(254)로서, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공을 가지는 산화 실리콘 등을 사용할 수 있다.
절연체(280)는 절연체(254)를 통하여 절연체(224) 및 산화물(230) 위에 제공된다.
또한 절연체(281), 절연체(274), 절연체(280), 및 절연체(254)에 형성된 개구에 도전체(240a) 및 도전체(240b)를 배치한다. 도전체(240a) 및 도전체(240b)는 도전체(260)를 사이에 두고 대향하여 제공된다. 또한 도전체(240a) 및 도전체(240b)의 상면의 높이는 절연체(281)의 상면과 동일한 평면상으로 하여도 좋다.
또한, 절연체(281), 절연체(274), 절연체(280), 및 절연체(254)의 개구의 내벽에 접하여 절연체(241a)가 제공되고, 그 측면에 접하여 도전체(240a)의 제 1 도전체가 형성되어 있다. 상기 개구의 바닥부의 적어도 일부에는 층(253a)이 위치하고, 도전체(240a)가 층(253a)과 접한다. 마찬가지로, 절연체(281), 절연체(274), 절연체(280), 및 절연체(254)의 개구의 내벽에 접하여 절연체(241b)가 제공되고, 그 측면에 접하여 도전체(240b)의 제 1 도전체가 형성되어 있다. 상기 개구의 바닥부의 적어도 일부에는 층(253b)이 위치하고, 도전체(240b)가 층(253b)과 접한다.
또한, 도전체(240)를 적층 구조로 하는 경우, 산화물(230a), 산화물(230b), 절연체(254), 절연체(280), 절연체(274), 절연체(281)와 접하는 도전체에는 상술한 물 또는 수소 등의 불순물의 확산을 억제하는 기능을 가지는 도전체를 사용하는 것이 바람직하다.
<트랜지스터의 제작 방법 2>
다음으로, 도 28에 도시된 본 발명의 일 형태에 따른 트랜지스터(200D)에 대하여, 제작 방법을 도 30 내지 도 38을 사용하여 설명한다. 또한, 도 30 내지 도 38에서 각 도면의 (A)는 상면도를 도시한 것이다. 또한, 각 도면의 (B)는 (A)에 A1-A2의 일점쇄선으로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200D)의 채널 길이 방향의 단면도이기도 하다. 또한, 각 도면의 (C)는 (A)에 A3-A4의 일점쇄선으로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200D)의 채널 폭 방향의 단면도이기도 하다. 또한, 각 도면의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다. 또한, <트랜지스터의 제작 방법 1>에 나타낸 트랜지스터(200)와 같은 부호를 부기한 구성 요소는, <트랜지스터의 제작 방법 1>을 참작할 수 있다.
도 28에 도시된 트랜지스터(200D)는, 절연체(224)를 형성할 때까지는 도 10에 도시된 트랜지스터(200)의 제작 방법과 마찬가지이다. 따라서, 도 11에 따른 트랜지스터(200)의 제작 방법을 참작할 수 있다.
다음으로, 절연체(224) 위에 산화물(230a)이 되는 산화막(230A) 및 산화물(230b)이 되는 산화막(230B)을 순차적으로 성막한다(도 30 참조).
다음으로, 가열 처리를 수행하여도 좋다. 가열 처리에는 상술한 가열 처리 조건을 사용할 수 있다.
다음으로, 산화막(230A) 및 산화막(230B)을 섬 형상으로 가공하여, 산화물(230a) 및 산화물(230b)을 형성한다. 또한, 상기 공정에서, 절연체(224)의 산화물(230a)과 중첩되지 않는 영역의 막 두께가 얇아지는 경우가 있다(도 31 참조).
여기서, 산화물(230a) 및 산화물(230b)은 적어도 일부가 도전체(205)와 중첩되도록 형성한다.
또한, 산화물(230b)의 측면과 산화물(230b)의 상면 사이에 만곡면을 가진다. 즉, 측면의 단부와 상면의 단부는 만곡되어 있는 것이 바람직하다(이하, 라운드 형상이라고도 함). 만곡면은, 예를 들어 산화물(230b)층의 단부에 있어서, 곡률 반경을 3nm 이상 10nm 이하, 바람직하게는 5nm 이상 6nm 이하로 한다. 단부에 각을 가지지 않음으로써, 추후의 성막 공정에서의 막의 피복성이 향상된다.
또한, 드라이 에칭 등의 처리에 의하여 부착 또는 확산된 불순물 등을 제거하기 위하여 세정을 수행한다. 세정 방법으로서는, 세정액 등을 사용한 웨트 세정, 플라스마를 사용한 플라스마 처리, 또는 열처리에 의한 세정 등이 있고, 상기 세정을 적절히 조합하여 수행하여도 좋다.
이어서, 가열 처리를 수행하여도 좋다. 가열 처리의 조건은 상술한 가열 처리의 조건을 사용할 수 있다. 또는, 절연막(254A)의 성막 전에 가열 처리를 수행하는 것이 바람직하다. 가열 처리는 100℃ 이상 400℃ 이하에서 수행하면 좋고, 예를 들어 200℃에서 수행하면 좋다. 또는, 절연막(254A)의 성막 온도와 같은 온도에서 수행하는 것이 바람직하다. 여기서, 성막 온도란 성막 중의 기판 온도에 한정되지 않고, 성막 장치의 설정 온도인 경우를 포함한다. 예를 들어, 절연막(254A)을 200℃에서 성막하는 경우, 상기 가열 처리의 온도는 200℃로 하는 것이 바람직하다. 상기 가열 처리는 감압하에서 수행하는 것이 바람직하고, 예를 들어 진공 분위기에서 수행하여도 좋다. 진공 분위기는, 터보 분자 펌프 등으로 배기함으로써 유지된다. 진공 분위기에서 처리실의 압력은 1×10-2Pa 이하, 바람직하게는 1×10-3Pa 이하로 하면 좋다.
다음으로, 산화물(230a) 및 산화물(230b)을 덮어 절연체(254)가 되는 절연막(254A)을 성막한다(도 32 참조). 절연막(254A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 성막할 수 있다.
절연막(254A)에는 수소 등의 불순물이나 산소의 확산을 억제하는 기능을 가지는 절연막을 사용하는 것이 바람직하다. 예를 들어, 스퍼터링법으로 산화 알루미늄막을 성막하는 것이 바람직하다. 스퍼터링법으로 산소를 포함한 가스를 사용하여 산화 알루미늄막을 성막함으로써, 절연체(224) 내에 산소를 주입할 수 있다. 즉, 절연체(224)는 과잉 산소를 가질 수 있다. 또한, 절연막(254A)으로서, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트), 질화 알루미늄을 포함한 절연체, 질화 알루미늄 타이타늄, 질화 타이타늄, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공을 가지는 산화 실리콘 등을 사용할 수 있다.
또한, 절연막(254A)으로서, 고온에서 기판 가열을 수행하면서, 산화 알루미늄을 성막하여도 좋다. 절연막(254A) 성막 시의 기판 가열 온도는 200℃ 이상, 바람직하게는 250℃ 이상, 더 바람직하게는 350℃ 이상으로 하면 좋다.
또한, 절연막(254A)은 적층 구조로 하여도 좋다.
다음으로, 절연막(254A) 위에 더미 게이트층(262A)이 되는 더미 게이트막을 성막한다.
다음으로, 리소그래피법으로 더미 게이트층(262A)이 되는 더미 게이트막을 에칭하여, 더미 게이트층(262A)을 형성한다(도 33 참조). 더미 게이트층(262A)은 적어도 일부가 도전체(205) 및 산화물(230)과 중첩되도록 형성한다.
다음으로, 더미 게이트층(262A)을 마스크로 하고, 산화물(230b)에 도펀트(257)를 첨가한다(도 33 참조). 이로써, 산화물(230b)의 더미 게이트층(262A)과 중첩되지 않은 영역에 도펀트(257)를 포함한 층(253a) 및 층(253b)이 형성된다. 또한, 도 33에서, 도펀트(257)가 산화물(230b)의 더미 게이트층(262A)과 중첩되는 영역으로 확산되어 첨가되는 모양을 나타내었다. 그러므로, 층(253a) 및 층(253b)의 일부는 더미 게이트층(262A)과 중첩되는 영역에도 형성되어 있다. 이와 같이, 더미 게이트층(262A)의 채널 길이 방향의 길이에 따라 층(253a)과 층(253b) 사이의 거리, 즉 채널 길이를 제어할 수 있다.
도펀트(257)의 첨가 방법으로서는, 이온화된 원료 가스를 질량 분리하여 첨가하는 이온 주입법, 이온화된 원료 가스를 질량 분리하지 않고 첨가하는 이온 도핑법, 플라스마 잠입 이온 주입법 등을 사용할 수 있다. 질량 분리를 수행하는 경우, 첨가하는 이온종 및 그 농도를 엄밀하게 제어할 수 있다. 한편, 질량 분리를 수행하지 않는 경우, 단시간에 고농도의 이온을 첨가할 수 있다. 또한, 원자 또는 분자의 클러스터를 생성하여 이온화하는 이온 도핑법을 사용하여도 좋다. 또한, 도펀트를 이온, 도너, 억셉터, 불순물, 또는 원소 등으로 환언하여도 좋다.
도펀트(257)로서는, 상술한 산소 결손을 형성하는 원소 또는 산소 결손과 결합하는 원소 등을 사용하면 좋다. 이와 같은 원소로서는, 대표적으로는 붕소 또는 인을 들 수 있다. 또한, 수소, 탄소, 질소, 플루오린, 황, 염소, 타이타늄, 희가스 등을 사용하여도 좋다. 또한, 희가스의 대표적인 예로서는, 헬륨, 네온, 아르곤, 크립톤, 및 제논 등이 있다. 또한, 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등의 금속 원소 중에서 선택되는 어느 하나 또는 복수의 금속 원소를 첨가하여도 좋다. 상술한 것 중에서도, 도펀트(257)로서는 붕소 및 인이 바람직하다. 붕소, 인을 도펀트(257)로서 사용하는 경우, 비정질 실리콘 또는 저온 폴리실리콘의 제조 라인의 장치를 사용할 수 있기 때문에, 설비 투자를 억제할 수 있다.
또한, 도 33에서는 도펀트(257)를 절연체(214)의 상면에 실질적으로 수직으로 첨가하였지만, 이에 한정되지 않고, 도펀트(257)의 첨가를 절연체(214)의 상면에 대하여 기울여 수행하여도 좋다. 절연체(214)의 상면에 대하여 기울여 도펀트를 첨가시킴으로써, 더미 게이트층(262A)과 중첩되는 영역의 일부에 층(253a) 및 층(253b)을 형성하는 것이 용이하게 된다.
또한, 본 실시형태의 제작 방법에서는, 도펀트(257)는 절연막(254A)을 통하여 산화물(230)에 첨가된다. 상기 제작 방법으로 함으로써, 절연막(254A)에도 도펀트(257)가 첨가된다. 즉, 산화물(230) 및 절연막(254A)의 양쪽이 도펀트(257)에 포함되는 원소를 가진다. 또한, 절연막(254A)이 과잉 산소를 가지는 경우, 도펀트(257)에 의하여 외부로의 과잉 산소의 확산을 억제할 수 있는 경우가 있다.
이상과 같이 층(253)을 형성함으로써, 추후의 공정으로 형성하는 도전체(260)를 층(253a)과 층(253b) 사이에 자기 정합적으로 배치할 수 있다.
다음으로, 절연막(254A) 및 더미 게이트층(262A) 위에 절연막(280A)을 성막한다(도 34 참조). 절연막(280A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다.
다음으로, 절연막(280A) 및 더미 게이트층(262A)의 일부를 더미 게이트층(262A)의 일부가 노출될 때까지 제거하여, 절연체(280) 및 더미 게이트(262)를 형성한다(도 35 참조). 절연체(280) 및 더미 게이트(262)의 형성에는 CMP 처리를 사용하는 것이 바람직하다.
또한, 상술한 바와 같이, 더미 게이트층(262A)을 예를 들어 도전막과 상기 도전막 위에 수지막을 형성하는 2층 구조의 막으로 함으로써, CMP 공정에서, 상기 도전막이 CMP 처리의 스토퍼막으로서 기능하는 경우가 있다. 또는, 상기 도전막이 CMP 처리의 종점 검출이 가능하게 되는 경우가 있고, 더미 게이트(262)의 높이의 편차의 저감이 가능하게 되는 경우가 있다. 도 35의 (B)에 도시된 바와 같이, 더미 게이트(262)의 상면과, 절연체(280)의 상면이 실질적으로 일치한다.
다음으로, 더미 게이트(262), 및 더미 게이트(262)와 중첩되는 절연막(254A)의 일부를 제거하여, 개구(263)를 형성한다(도 36 참조). 더미 게이트(262) 및 절연막(254A)의 제거는 웨트 에칭, 드라이 에칭, 또는 애싱 등을 사용하여 수행할 수 있다. 또는, 적절히 상기 처리를 복수 조합하여 수행하여도 좋다. 예를 들어, 애싱 처리 후에, 웨트 에칭 처리 등을 수행할 수 있다. 절연막(254A)의 일부를 제거함으로써, 절연체(254)를 형성한다. 더미 게이트(262) 및 절연막(254A)을 제거함으로써, 개구(263)로부터 산화물(230b)의 표면의 일부가 노출된다. 이때, 개구(263)로부터 층(253)의 표면의 일부가 노출되는 경우가 있다.
다음으로, 산화막(230C)을 성막하기 전에 가열 처리를 수행하는 것이 바람직하다. 가열 처리는 100℃ 이상 400℃ 이하에서 수행하면 좋고, 예를 들어 200℃에서 수행하면 좋다. 또는, 산화막(230C)의 성막 온도와 같은 온도에서 수행하는 것이 바람직하다. 여기서, 성막 온도란 성막 중의 기판 온도에 한정되지 않고, 성막 장치의 설정 온도인 경우를 포함한다. 예를 들어, 산화막(230C)을 300℃에서 성막하는 경우, 상기 가열 처리의 온도는 300℃로 하는 것이 바람직하다. 상기 가열 처리는 감압하에서 수행하는 것이 바람직하고, 예를 들어 진공 분위기에서 수행하여도 좋다. 진공 분위기는, 터보 분자 펌프 등으로 배기함으로써 유지된다. 진공 분위기에서 처리실의 압력은 1×10-2Pa 이하, 바람직하게는 1×10-3Pa 이하로 하면 좋다.
다음으로, 개구(263)에 매립되도록 산화막(230C)을 성막한다.
다음으로, 절연막(250A)을 성막하기 전에 가열 처리를 수행하는 것이 바람직하다. 가열 처리에는 상술한 가열 처리 조건을 사용할 수 있다.
다음으로, 절연막(250A)을 성막한다. 절연막(250A)의 성막에 대해서는 앞의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
또한, 가열 처리를 수행하여도 좋다. 가열 처리에는 상술한 가열 처리 조건을 사용할 수 있다.
다음으로, 도전막(260Aa) 및 도전막(260Ab)을 성막한다(도 37 참조).
다음으로, CMP 처리에 의하여 산화막(230C), 절연막(250A), 도전막(260Aa), 및 도전막(260Ab)을 절연체(280)가 노출될 때까지 연마함으로써, 산화물(230c), 절연체(250), 및 도전체(260)(도전체(260a) 및 도전체(260b))를 형성한다(도 38 참조).
다음으로, 가열 처리를 수행하여도 좋다. 가열 처리에는 상술한 가열 처리 조건을 사용할 수 있다.
다음으로, 절연체(280) 위에 절연체(274)가 되는 절연막을 형성한다(도 38 참조). 절연체(274)의 성막에 대해서는 앞의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
다음으로, 가열 처리를 수행하여도 좋다. 가열 처리에는 상술한 가열 처리 조건을 사용할 수 있다.
다음으로 절연체(274) 위에 절연체(281)가 되는 절연체를 성막하여도 좋다. 절연체(281)가 되는 절연막의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 수행할 수 있다(도 38 참조).
다음으로, 절연체(254), 절연체(280), 절연체(274), 및 절연체(281)에 층(253a) 및 층(253b)에 도달하는 개구를 형성한다. 상기 개구의 형성은 리소그래피법을 사용하여 수행하면 좋다.
다음으로, 절연체(241)가 되는 절연막을 성막하고, 상기 절연막을 이방성 에칭하여, 절연체(241)를 형성한다.
다음으로, 도전체(240a) 및 도전체(240b)가 되는 도전막을 성막한다.
다음으로, CMP 처리를 수행함으로써, 도전체(240a) 및 도전체(240b)가 되는 도전막의 일부를 제거하여 절연체(281)를 노출시킨다. 그 결과, 상기 개구에만 상기 도전막이 잔존함으로써 상면이 평탄한 도전체(240a) 및 도전체(240b)를 형성할 수 있다(도 28 참조). 또한, 상기 CMP 처리에 의하여 절연체(281)의 일부가 제거되는 경우가 있다.
이상에 의하여, 도 28에 도시된 트랜지스터(200D)를 제작할 수 있다.
앞의 <트랜지스터의 변형예 2>에서 나타낸 것과 상이한 트랜지스터, 및 트랜지스터의 제작 방법의 일례에 대하여 설명한다.
<트랜지스터의 변형예 2-2>
도 39의 (A), (B), 및 (C)는 본 발명의 일 형태인 표시 장치에 사용할 수 있는 트랜지스터(200E), 및 트랜지스터(200E) 주변의 상면도 및 단면도이다. 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)가 가지는 트랜지스터에 트랜지스터(200E)를 적용할 수 있다. 도 39의 (A)는 트랜지스터(200E)의 상면도이다. 도 39의 (B)는 도 39의 (A)에 A1-A2의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(200E)의 채널 길이 방향의 단면도이기도 하다. 또한, 도 39의 (C)는 도 39의 (A)에 A3-A4의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(200E)의 채널 폭 방향의 단면도이기도 하다. 또한, 도 39의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다. 또한, 도 40은 도 39의 (B)에서의 산화물(230b) 및 그 근방의 확대도이다.
도 39에 도시된 바와 같이, 트랜지스터(200E)는 기판(도시하지 않았음) 위에 배치된 산화물(230a)과, 산화물(230a) 위에 배치된 산화물(230b)과, 산화물(230b)의 상면에 서로 이격되어 형성된 층(252a) 및 층(252b)과, 산화물(230b) 위에 배치되고, 층(252a)과 층(252b) 사이에 중첩되어 개구가 형성된 절연체(280)와, 개구 내에 배치된 도전체(260)와, 산화물(230b) 및 절연체(280)와 도전체(260) 사이에 배치된 절연체(250)와, 산화물(230b) 및 절연체(280)와 절연체(250) 사이에 배치된 산화물(230c)을 가진다. 여기서, 도 39의 (B) 및 (C)에 도시된 바와 같이, 도전체(260)의 상면은 절연체(250), 절연체(244), 산화물(230c), 및 절연체(280)의 상면과 실질적으로 일치하는 것이 바람직하다. 또한, 층(252a)의 산화물(230c)과 중첩되지 않은 영역에 층(253a)이 형성되는 것이 바람직하다. 또한, 층(252b)의 산화물(230c)과 중첩되지 않은 영역에 층(253b)이 형성되는 것이 바람직하다. 또한, 층(252a) 및 층(252b)을 통틀어 층(252)이라고 하는 경우가 있다.
또한, 도 39에 도시된 바와 같이, 절연체(224), 산화물(230a), 산화물(230b), 및 산화물(230c)과 절연체(280) 사이에 절연체(244) 및 절연체(254)가 배치되는 것이 바람직하다. 여기서, 절연체(254)는 도 39의 (B) 및 (C)에 도시된 바와 같이, 산화물(230c)의 측면, 층(252a)의 상면과 측면, 층(252b)의 상면과 측면, 산화물(230a) 및 산화물(230b)의 측면, 그리고 절연체(224)의 상면에 접하는 것이 바람직하다. 절연체(244)는 절연체(254)의 상면 및 산화물(230c)의 측면에 접하여 배치되는 것이 바람직하다. 절연체(254)는 절연체(241)(절연체(241a) 및 절연체(241b))의 측면에 더 접하는 것이 바람직하다.
여기서, 도전체(20)는 트랜지스터의 게이트 전극으로서 기능하고, 층(252a) 및 층(253a), 그리고 층(252b) 및 층(253b)은 각각 소스 영역 또는 드레인 영역으로서 기능한다. 상술한 바와 같이, 도전체(260)는 절연체(280)의 개구 및 층(252a)과 층(252b) 사이의 영역에 매립되도록 형성된다. 여기서, 도전체(260), 층(252a), 및 층(252b)의 배치는 절연체(280)의 개구에 대하여 자기 정합적으로 선택된다. 즉, 트랜지스터(200E)에서, 게이트 전극을 소스 전극과 드레인 전극 사이에 자기 정합적으로 배치시킬 수 있다.
또한, 층간막으로서 기능하는 절연체(274)는 도전체(260), 절연체(250), 절연체(244), 산화물(230c), 및 절연체(280)의 상면에 접하여 배치되는 것이 바람직하다.
절연체(254) 및 절연체(244)는 수소(예를 들어, 수소 원자, 수소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어, 절연체(254) 및 절연체(244)는 절연체(224), 절연체(250), 및 절연체(280)보다 수소 투과성이 낮은 것이 바람직하다. 또한, 절연체(254) 및 절연체(244)는 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어, 절연체(254) 및 절연체(244)는 절연체(224), 절연체(250), 및 절연체(280)보다 산소 투과성이 낮은 것이 바람직하다.
여기서, 절연체(224), 산화물(230), 및 절연체(250)는 절연체(280) 및 절연체(281)에서, 절연체(254), 절연체(244), 및 절연체(274)에 의하여 이격되어 있다. 그러므로, 절연체(280) 및 절연체(281)에 포함되는 수소 등의 불순물이나 과잉 산소가 절연체(224), 산화물(230), 및 절연체(250)로 혼입되는 것을 억제할 수 있다.
또한, 트랜지스터(200E)와 전기적으로 접속되고, 플러그로서 기능하는 도전체(240)(도전체(240a) 및 도전체(240b))가 제공되는 것이 바람직하다. 또한, 도전체(240)의 측면에 접하여 절연체(241)(절연체(241a) 및 절연체(241b))가 제공된다. 즉, 절연체(254), 절연체(244), 절연체(280), 절연체(274), 및 절연체(281)의 개구의 내벽에 접하여 절연체(241)가 제공된다.
여기서, 산화물(230)은 산소 결손을 형성하는 원소, 또는 산소 결손과 결합하는 원소가 첨가됨으로써, 캐리어 밀도가 증대하고 저저항화하는 경우가 있다. 이와 같은 원소로서는, 앞의 <트랜지스터의 제작 방법>에 나타낸 원소를 사용할 수 있다.
층(252)은 산화물(230)에 상기 원소가 첨가되어 형성된 층이다. 도 39의 (B) 및 도 40에 도시된 바와 같이, 층(252a) 및 층(252b)은 도전체(260)를 끼워 대향하여 형성되어 있고, 상면이 절연체(254) 및 산화물(230c)과 접하는 것이 바람직하다. 상면에서 보았을 때, 층(252a) 및 층(252b)의 도전체(260) 측의 측면은 도전체(260)의 측면과 실질적으로 일치하거나, 또는 층(252a) 및 층(252b)의 일부가 도전체(260)와 중첩되는 것이 바람직하다. 여기서, 층(252)의 상기 원소의 농도는 산화물(230)의 층(252) 및 층(253)이 형성되지 않은 부분의 상기 원소의 농도와 동등하거나, 또는 이보다 높은 것이 바람직하다. 또한, 층(252)에 포함되는 산소 결손의 양은 산화물(230)의 층(252) 및 층(253)이 형성되지 않은 부분의 산소 결손의 양과 동등하거나, 또는 이보다 높은 것이 바람직하다. 이로써, 층(252)은 산화물(230)의 층(252) 및 층(253)이 형성되지 않은 부분과 비교하여 캐리어 밀도가 크고 저항이 낮다.
층(253)은 층(252)의 일부에 상기 원소가 더 첨가되어 형성된 층이다. 도 39의 (B) 및 도 40에 도시된 바와 같이, 층(253)은 상면이 절연체(254)와 접하는 것이 바람직하다. 여기서, 층(253)의 상기 원소의 농도는 층(252)의 상기 원소의 농도와 동등하거나, 또는 이보다 높은 것이 바람직하다. 또한, 층(253)에 포함되는 산소 결손의 양은 층(252)에 포함되는 산소 결손의 양과 동등하거나, 또는 이보다 높은 것이 바람직하다. 이로써, 층(253)은 층(252)과 비교하여 캐리어 밀도가 크고 저항이 낮다.
산화물(230)에서, 도전체(260)와 중첩되는 영역을 영역(234)으로 하고, 층(253)과 중첩되는 영역을 영역(231)(영역(231a) 및 영역(231b))으로 하고, 층(252)과 중첩되고, 또한 층(253)과 중첩되지 않은 영역을 영역(232)(영역(232a) 및 영역(232b))으로 한다. 도 40에 도시된 바와 같이, 영역(234)은 영역(231a)과 영역(231b) 사이에 위치하고, 영역(232a)은 영역(231a)과 영역(234) 사이에 위치하고, 영역(232b)은 영역(231b)과 영역(234) 사이에 위치한다. 여기서, 영역(231)은 영역(234)과 비교하여 캐리어 밀도가 높고 저항이 낮은 영역이다. 또한, 영역(232)은 영역(234)과 비교하여 캐리어 밀도가 높고 저항이 낮은 영역이고, 영역(231)과 비교하여 캐리어 밀도가 낮고 저항이 높은 영역이다. 따라서, 영역(234)은 트랜지스터(200E)의 채널 형성 영역으로서 기능하고, 영역(231)은 소스 영역 또는 드레인 영역으로서 기능하고, 영역(232)은 접합 영역으로서 기능한다.
또한, 상술한 바와 같이, 층(252) 및 층(253)에 산소 결손을 형성하는 원소를 첨가하고 열처리를 수행함으로써, 채널 형성 영역으로서 기능하는 영역(234)에 포함되는 수소를 층(252) 및 층(253)에 포함되는 산소 결손으로 포획할 수 있는 경우가 있다. 이로써, 트랜지스터(200E)에 안정적인 전기 특성을 부여하고, 신뢰성의 향상을 도모할 수 있다.
또한, 도 40에서는 층(252)이 산화물(230b)의 막 두께 방향에서, 산화물(230b)과 절연체(254)의 계면 근방에 형성되어 있지만, 이에 한정되지 않는다. 예를 들어, 층(252)은 산화물(230b)의 막 두께와 실질적으로 같은 두께를 가져도 좋고, 산화물(230a)에도 형성되어 있어도 좋다. 또한, 도 40에서는 층(252)이 영역(231) 및 영역(232)에 형성되어 있지만, 이에 한정되지 않는다. 예를 들어, 영역(231)에만 형성되어 있어도 좋고, 영역(231)과, 영역(232)의 일부에 형성되어 있어도 좋고, 영역(231)과, 영역(232)과, 영역(234)의 일부에 형성되어 있어도 좋다.
층(252a)과 층(252b) 사이의 영역은 절연체(280)의 개구에 중첩되어 형성된다. 이로써, 층(252a)과 층(252b) 사이에 도전체(260)를 자기 정합적으로 배치할 수 있다.
절연체(254)에 대해서는 앞의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
절연체(244)는 절연체(214) 등과 마찬가지로, 물 또는 수소 등의 불순물이 절연체(280) 측으로부터 트랜지스터(200E)로 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 예를 들어, 절연체(244)는 절연체(224)보다 수소 투과성이 낮은 것이 바람직하다. 또한, 도 39의 (B) 및 (C)에 도시된 바와 같이, 절연체(244)는 절연체(254)의 상면 및 산화물(230c)의 측면에 접하도록 배치되는 것이 바람직하다. 이와 같은 구성으로 함으로써, 절연체(280)에 포함되는 수소가 도전체(260), 산화물(230c), 및 절연체(250)의 측면으로부터 산화물(230)로 침입하는 것을 억제할 수 있다.
이와 같이, 수소에 대하여 배리어성을 가지는 절연체(254) 및 절연체(244)에 의하여 절연체(224), 절연체(250), 및 산화물(230)을 덮음으로써, 절연체(280)는 절연체(224), 산화물(230), 및 절연체(250)와 이격되어 있다. 이로써, 트랜지스터(200E)의 외부로부터 수소 등의 불순물이 침입하는 것을 억제할 수 있기 때문에, 트랜지스터(200E)에 양호한 전기 특성 및 신뢰성을 부여할 수 있다.
또한, 절연체(244)는 산소(예를 들어, 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 것이 바람직하다. 예를 들어, 절연체(244)는 산소 투과성이 절연체(224)보다 낮은 것이 바람직하다. 절연체(244)가 산소의 확산을 억제하는 기능을 가짐으로써, 도전체(260)가, 절연체(280)가 가지는 산소와 반응하는 것을 억제할 수 있다.
절연체(244)로서는, 절연체(254)에 사용할 수 있는 재료를 사용할 수 있다. 절연체(244)로서는, 예를 들어 질화 알루미늄을 포함한 절연체를 사용하면 좋다. 또한, 절연체(244)로서, 질화 알루미늄 타이타늄, 질화 타이타늄 등을 사용할 수도 있다. 또한, 질화 실리콘 또는 질화산화 실리콘 등을 사용할 수도 있다.
또한, 절연체(244)는 ALD법을 사용하여 성막되는 것이 바람직하다. ALD법은 피복성이 양호한 성막법이기 때문에, 절연체(254)의 요철로 인하여 단절 등이 형성되는 것을 방지할 수 있다.
절연체(280)는 절연체(244) 및 절연체(254)를 사이에 두고, 절연체(224) 및 산화물(230) 위에 제공된다.
또한 절연체(281), 절연체(274), 절연체(280), 및 절연체(244)에 형성된 개구에 도전체(240a) 및 도전체(240b)를 배치한다.
또한, 절연체(281), 절연체(274), 절연체(280), 절연체(244), 및 절연체(254)의 개구의 내벽에 접하여 절연체(241a)가 제공되고, 그 측면에 접하여 도전체(240a)의 제 1 도전체가 형성되어 있다. 상기 개구의 바닥부의 적어도 일부에는 층(253a)이 위치하고, 도전체(240a)가 층(253a)과 접한다. 마찬가지로, 절연체(281), 절연체(274), 절연체(280), 절연체(244), 및 절연체(254)의 개구의 내벽에 접하여 절연체(241b)가 제공되고, 그 측면에 접하여 도전체(240b)의 제 1 도전체가 형성되어 있다. 상기 개구의 바닥부의 적어도 일부에는 층(253b)이 위치하고, 도전체(240b)가 층(253b)과 접한다.
또한, 산화물 반도체를 사용한 트랜지스터는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체(절연체(214), 절연체(222), 절연체(254), 절연체(244), 및 절연체(274) 등)로 둘러쌈으로써, 트랜지스터의 전기 특성을 안정적으로 할 수 있다.
도 39에 도시된 트랜지스터(200E)에 대하여, 제작 방법을 도 41 내지 도 47을 사용하여 설명한다. 또한, 도 41 내지 도 47에서 각 도면의 (A)는 상면도를 도시한 것이다. 또한, 각 도면의 (B)는 (A)에 A1-A2의 일점쇄선으로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200E)의 채널 길이 방향의 단면도이기도 하다. 또한, 각 도면의 (C)는 (A)에 A3-A4의 일점쇄선으로 나타낸 부분에 대응하는 단면도이고, 트랜지스터(200E)의 채널 폭 방향의 단면도이기도 하다. 또한, 각 도면의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다. 도 39에 도시된 트랜지스터(200E)는, 산화물(230a) 및 산화물(230b)을 형성할 때까지는 도 28에 도시된 트랜지스터(200D)의 제작 방법과 마찬가지이다. 따라서, 도 30 및 도 31에 따른 트랜지스터(200D)의 제작 방법을 참작할 수 있다.
다음으로, 절연체(224), 산화물(230a), 및 산화물(230b) 위에 더미 게이트층(262A)이 되는 더미 게이트막을 성막한다. 더미 게이트층(262A)이 되는 더미 게이트막의 성막에 대해서는 앞의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
다음으로, 리소그래피법으로 더미 게이트층(262A)이 되는 더미 게이트막을 에칭하여, 더미 게이트층(262A)을 형성한다(도 41 참조). 더미 게이트층(262A)은 적어도 일부가 도전체(205) 및 산화물(230)과 중첩되도록 형성한다.
다음으로, 더미 게이트층(262A)을 마스크로 하고, 산화물(230b)에 도펀트(256)를 첨가한다(도 41 참조). 이로써, 산화물(230b)의 더미 게이트층(262A)과 중첩되지 않은 영역에 도펀트(256)를 포함한 층(252a) 및 층(252b)이 형성된다. 이와 같이, 더미 게이트층(262A)의 채널 길이 방향의 길이에 따라 층(252a)과 층(252b) 사이의 거리, 즉 채널 길이를 제어할 수 있다.
도펀트(256)의 첨가 방법에 대해서는, <트랜지스터의 제작 방법>에 나타낸 도펀트(257)의 첨가 방법의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
또한, 도 41에서는 도펀트(256)를 절연체(214)의 상면에 실질적으로 수직으로 첨가하였지만, 이에 한정되지 않고, 도펀트(256)의 첨가를 절연체(214)의 상면에 대하여 기울여 수행하여도 좋다. 절연체(214)의 상면에 대하여 기울여 도펀트를 첨가시킴으로써, 더미 게이트층(262A)과 중첩되는 영역의 일부에도 층(252a) 및 층(252b)을 형성할 수 있는 경우가 있다.
다음으로, 산화물(230a), 산화물(230b), 및 더미 게이트층(262A)을 덮어, 절연막(254A)을 성막한다(도 42 참조). 절연막(254A)의 성막에 대해서는 앞의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
다음으로, 더미 게이트층(262A) 및 절연막(254A)의 더미 게이트층(262A)과 접하는 부분을 마스크로 하고, 산화물(230b)에 도펀트(257)를 첨가한다(도 42 참조). 이로써, 산화물(230b)의 상기 마스크와 중첩되지 않은 영역에 도펀트(257)를 포함한 층(253a) 및 층(253b)이 형성된다. 이와 같이, 절연막(254A)의 막 두께에 의하여, 층(252) 내에서 층(253)이 형성되지 않은 부분(도 40에 도시된 영역(232a) 및 영역(232b)에 상당함)의 채널 길이 방향의 길이를 제어할 수 있다.
도펀트(257)의 첨가 방법에는 상기 도펀트(256)의 첨가 방법과 같은 방법을 사용할 수 있다. 이때, 도펀트(257)가 절연막(254A)의 더미 게이트층(262A)과 접하지 않은 부분을 관통할 수 있도록, 충분한 에너지를 공급하는 것이 바람직하다. 또한, 도펀트(257)로서는 도펀트(256)와 마찬가지로, 상술한 산소 결손을 형성하는 원소, 또는 산소 결손과 결합하는 원소 등을 사용하면 좋다.
또한, 도 42에서는 도펀트(257)를 절연체(214)의 상면에 실질적으로 수직으로 첨가하였지만, 이에 한정되지 않고, 도펀트(257)의 첨가를 절연체(214)의 상면에 대하여 기울여 수행하여도 좋다. 절연체(214)의 상면에 대하여 기울여 도펀트를 첨가시킴으로써, 절연막(254A)의 더미 게이트층(262A)과 접하는 부분과 중첩되는 영역의 일부에도 층(253a) 및 층(253b)을 형성할 수 있는 경우가 있다.
또한, 본 실시형태의 제작 방법에서는, 도펀트(257)는 절연막(254A)을 통하여 산화물(230)에 첨가된다. 상기 제작 방법으로 함으로써, 절연막(254A)에도 도펀트(257)가 첨가된다. 즉, 산화물(230) 및 절연막(254A)의 양쪽이 도펀트(257)에 포함되는 원소를 가진다. 또한, 절연막(254A)이 과잉 산소를 가지는 경우, 도펀트(257)에 의하여 외부로의 과잉 산소의 확산을 억제할 수 있는 경우가 있다.
또한, 본 실시형태에서는, 도펀트(257)의 첨가를 절연막(254A)의 성막 후에 수행하였지만, 이에 한정되는 것이 아니다. 예를 들어, 후술하는 절연막(244A)의 성막 후에 도펀트(257)의 첨가를 수행하여도 좋다. 이로써, 산화물(230b)의 더미 게이트층(262A), 절연막(254A)의 기판 수직 방향으로 연장되는 부분, 및 절연막(244A)의 기판 수직 방향으로 연장되는 부분과 중첩되지 않은 영역에 도펀트(257)를 포함한 층(253a) 및 층(253b)이 형성된다.
이상과 같이, 층(252) 및 층(253)을 형성함으로써, 추후의 공정에서 형성하는 도전체(260)를 층(252a) 및 층(253a)과 층(252b) 및 층(253b) 사이에 자기 정합적으로 배치할 수 있다.
다음으로, 절연막(254A) 위에 절연막(244A)을 성막한다(도 43 참조). 절연막(244A)의 성막은 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등을 사용하여 성막할 수 있다.
절연막(244A)에는 수소 등의 불순물이나 산소의 확산을 억제하는 기능을 가지는 절연막을 사용하는 것이 바람직하다. 예를 들어, ALD법으로 산화 알루미늄막을 성막하는 것이 바람직하다. 피복성이 우수한 ALD법을 사용함으로써, 더미 게이트층(262A) 등에 의하여 형성된 단차부에서도, 균일한 두께를 가지는 절연막(244A)을 형성할 수 있다. 또한, ALD법을 사용함으로써, 치밀한 박막을 성막할 수 있다. 이와 같이 피복성이 우수하고, 치밀한 박막을 성막할 수 있기 때문에, 예를 들어 절연막(254A)에 공동이나 핀홀 등의 결함이 생겨도, 절연막(244A)에 의하여 덮을 수 있다.
또한, 절연막(244A)으로서, 질화 알루미늄, 질화 실리콘, 질화산화 실리콘 등을 성막하여도 좋다. 예를 들어, 절연막(244A)으로서, 알루미늄 타깃을 사용한 반응성 스퍼터링으로 질화 알루미늄막을 성막하는 경우, 성막 가스의 전체 유량에 대한 질소 가스의 유량을 30% 이상 100% 이하, 바람직하게는 40% 이상 100% 이하, 더 바람직하게는 50% 이상 100% 이하로 하는 것이 바람직하다.
이상에 의하여, 절연체(224)에 포함되는 과잉 산소가 외부로 확산되는 것을 방지하고, 또한 외부로부터 물이나 수소와 같은 불순물의 절연체(224)로의 침입을 방지할 수 있다. 또한, 절연막(244A)의 성막은 생략할 수 있는 경우가 있다.
다음으로, 절연막(244A) 위에 절연체(280)가 되는 절연막을 성막한다.
다음으로, 절연체(280)가 되는 절연막, 더미 게이트층(262A), 절연막(254A), 및 절연막(244A)의 일부를 더미 게이트층(262A)의 일부가 노출될 때까지 제거하여, 절연체(280), 더미 게이트(262), 절연체(254B), 및 절연체(244)를 형성한다(도 44 참조). 절연체(280), 더미 게이트(262), 절연체(254B), 및 절연체(244)의 형성에는 CMP 처리를 사용하는 것이 바람직하다.
또한, 상술한 바와 같이, 더미 게이트층(262A)을 예를 들어 도전막과 상기 도전막 위에 수지막을 형성하는 2층 구조의 막으로 함으로써, CMP 공정에서, 상기 도전막이 CMP 처리의 스토퍼막으로서 기능하는 경우가 있다. 또는, 상기 도전막이 CMP 처리의 종점 검출이 가능하게 되는 경우가 있고, 더미 게이트(262)의 높이의 편차의 저감이 가능하게 되는 경우가 있다. 도 44의 (B)에 도시된 바와 같이, 더미 게이트(262)의 상면과, 절연체(254B), 절연체(244), 및 절연체(280)의 상면이 실질적으로 일치한다.
다음으로, 더미 게이트(262)를 제거하여, 개구(263)를 형성한다(도 45 참조). 더미 게이트(262)의 제거는 웨트 에칭, 드라이 에칭, 또는 애싱 등을 사용하여 수행할 수 있다. 또는, 적절히 상기 처리를 복수 조합하여 수행하여도 좋다. 예를 들어, 애싱 처리 후에, 웨트 에칭 처리 등을 수행할 수 있다. 더미 게이트(262)를 제거함으로써, 개구(263)로부터 산화물(230b)의 표면의 일부가 노출된다.
다음으로, 절연체(254B)의 더미 게이트(262)에 접한 부분을 등방성 에칭을 사용하여 선택적으로 제거하여, 절연체(254)를 형성한다(도 45 참조). 여기서, 상면에서 보았을 때, 절연체(254)의 측면과 절연체(244)의 측면은 실질적으로 일치하는 것이 바람직하고, 이들 측면이 개구(263)의 측벽이 된다. 등방성 에칭으로서는, 예를 들어 웨트 에칭 또는 반응성 가스를 사용한 에칭을 사용하면 좋다. 절연체(254B)의 일부를 에칭할 때, 절연체(244)는 에칭 스토퍼로서 기능하는 것이 바람직하다. 이로써, 절연체(254B)의 일부를 에칭하였을 때, 절연체(280)까지 에칭되는 것을 방지할 수 있다. 절연체(254B)의 일부를 제거함으로써, 개구(263)로부터 층(252)의 표면의 일부가 노출되는 경우가 있다.
다음으로, 산화막(230C)을 성막하기 전에 가열 처리를 수행하는 것이 바람직하다. 상기 가열 처리에 대해서는 앞의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
다음으로, 개구(263)에 매립되도록 산화막(230C)을 성막한다. 산화막(230C)의 성막에 대해서는 앞의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
다음으로, 절연막(250A)을 성막하기 전에 가열 처리를 수행하는 것이 바람직하다. 상기 가열 처리에 대해서는 앞의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
다음으로, 절연막(250A)을 성막한다. 절연막(250A)의 성막에 대해서는 앞의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
다음으로, 도전막(260Aa) 및 도전막(260Ab)을 성막한다(도 46 참조). 도전막(260Aa) 및 도전막(260Ab)의 성막에 대해서는 앞의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
다음으로, CMP 처리에 의하여 산화막(230C), 절연막(250A), 도전막(260Aa), 및 도전막(260Ab)을 절연체(280)가 노출될 때까지 연마함으로써, 산화물(230c), 절연체(250), 및 도전체(260)(도전체(260a) 및 도전체(260b))를 형성한다(도 47 참조).
다음으로, 절연체(280) 위에 절연체(274)가 되는 절연막을 형성한다(도 47 참조). 절연체(274)가 되는 절연막의 성막에 대해서는 앞의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
다음으로 절연체(274) 위에 절연체(281)가 되는 절연체를 성막하여도 좋다(도 47 참조). 절연체(281)가 되는 절연막의 성막에 대해서는 앞의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
다음으로, 절연체(254), 절연체(244), 절연체(280), 절연체(274), 및 절연체(281)에 층(253a) 및 층(253b)에 도달하는 개구를 형성한다. 상기 개구의 형성은 리소그래피법을 사용하여 수행하면 좋다.
다음으로, 절연체(241)가 되는 절연막을 성막하고, 상기 절연막을 이방성 에칭하여, 절연체(241)를 형성한다. 절연체(241)가 되는 절연막을 성막 및 절연체(241)의 형성에 대해서는 앞의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
다음으로, 도전체(240a) 및 도전체(240b)가 되는 도전막을 성막한다. 도전체(240a) 및 도전체(240b)가 되는 도전막의 성막에 대해서는 앞의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
다음으로, CMP 처리를 수행함으로써, 도전체(240a) 및 도전체(240b)가 되는 도전막의 일부를 제거하여 절연체(281)를 노출시킨다. 그 결과, 상기 개구에만 상기 도전막이 잔존함으로써 상면이 평탄한 도전체(240a) 및 도전체(240b)를 형성할 수 있다(도 39 참조). 또한, 상기 CMP 처리에 의하여 절연체(281)의 일부가 제거되는 경우가 있다.
이상에 의하여, 도 39에 도시된 트랜지스터(200E)를 제작할 수 있다.
<트랜지스터의 변형예 2-3>
도 48의 (A), (B), 및 (C)는 본 발명의 일 형태인 표시 장치에 사용할 수 있는 트랜지스터(200F), 및 트랜지스터(200F) 주변의 상면도 및 단면도이다. 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)가 가지는 트랜지스터에 트랜지스터(200F)를 적용할 수 있다. 도 48의 (A)는 트랜지스터(200F)의 상면도이다. 또한, 도 48의 (B)는 도 48의 (A)에 A1-A2의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(200F)의 채널 길이 방향의 단면도이기도 하다. 또한, 도 48의 (C)는 도 48의 (A)에 A3-A4의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(200F)의 채널 폭 방향의 단면도이기도 하다. 또한, 도 48의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다. 또한, 도 49는 도 48의 (B)에서의 산화물(230b) 및 그 근방의 확대도이다.
도 48 및 도 49에 도시된 트랜지스터(200F)는, 층(252a)의 일부, 및 층(252b)의 일부가 도전체(260)와 중첩되어 있다는 점에서, 도 39에 도시된 트랜지스터(200E)와 상이하다. 도 49에 도시된 바와 같이, 층(252a)의 일부 및 층(252b)의 일부는 영역(232a) 및 영역(232b)에 형성되어 있고, 도전체(260)와 중첩되어 있다. 층(252)의 도전체(260)와 중첩되는 부분을 형성함으로써, 산화물(230)의 채널 형성 영역과 소스 영역 또는 드레인 영역 사이에 오프셋 영역이 형성되는 것을 더 확실히 방지하고, 실효적인 채널 길이가 도전체(260)의 폭보다 커지는 것을 억제할 수 있다. 이로써, 트랜지스터(200F)의 온 전류를 크게 하고, S값을 양호하게 할 수 있다.
상술한 바와 같이, 절연막(254A)의 막 두께에 의하여, 층(252) 내에서 층(253)이 형성되지 않은 부분(도 49에 도시된 영역(232a) 및 영역(232b)에 상당함)의 채널 길이 방향의 길이를 제어할 수 있다. 따라서, 층(252a)의 일부 및 층(252b)의 일부를 도전체(260)와 중첩시키는 경우, 절연막(254A)의 막 두께를 크게 하면 좋다. 예를 들어, 절연막(254A)의 막 두께를 산화막(230C)과 절연막(250A)의 막 두께의 합보다 크게 하면 좋다.
이상, 본 실시형태에 나타내어지는 구성, 구조, 방법 등은 다른 실시형태 등을 나타내는 구성, 구조, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태인 표시 장치에 대하여 설명한다.
도 50의 (A)에 도시된 표시 장치는 화소부(502)와, 구동 회로부(504)와, 보호 회로(506)와, 단자부(507)를 가진다. 또한, 보호 회로(506)를 제공하지 않는 구성으로 하여도 좋다.
화소부(502)나 구동 회로부(504)가 가지는 트랜지스터에 본 발명의 일 형태의 트랜지스터를 적용할 수 있다. 또한 보호 회로(506)에도 본 발명의 일 형태의 트랜지스터를 적용하여도 좋다.
화소부(502)는 X행 Y열(X, Y는 각각 독립적으로 2 이상의 자연수임)로 배치된 복수의 표시 소자를 구동시키는 복수의 화소 회로(501)를 가진다.
구동 회로부(504)는 게이트선(GL_1 내지 GL_X)에 주사 신호를 출력하는 게이트 드라이버(504a), 데이터선(DL_1 내지 DL_Y)에 데이터 신호를 공급하는 소스 드라이버(504b) 등의 구동 회로를 가진다. 게이트 드라이버(504a)는 적어도 시프트 레지스터를 가지는 구성으로 하면 좋다. 또한, 소스 드라이버(504b)는 예를 들어 복수의 아날로그 스위치 등을 사용하여 구성된다. 또한, 시프트 레지스터 등을 사용하여 소스 드라이버(504b)를 구성하여도 좋다.
단자부(507)란 외부의 회로로부터 표시 장치에 전원, 제어 신호, 및 화상 신호 등을 입력하기 위한 단자가 제공된 부분을 말한다.
보호 회로(506)는, 이 자체가 접속되는 배선에 일정한 범위 외의 전위가 공급되었을 때, 상기 배선과 다른 배선을 도통 상태로 하는 회로이다. 도 50의 (A)에 도시된 보호 회로(506)는, 예를 들어 게이트 드라이버(504a)와 화소 회로(501) 사이의 배선인 주사선(GL) 또는 소스 드라이버(504b)와 화소 회로(501) 사이의 배선인 데이터선(DL) 등의 각종 배선에 접속된다.
또한, 게이트 드라이버(504a)와 소스 드라이버(504b)는, 각각 화소부(502)와 같은 기판 위에 제공되어 있어도 좋고, 게이트 드라이버 회로 또는 소스 드라이버 회로가 별도로 형성된 기판(예를 들어, 단결정 반도체막, 다결정 반도체막으로 형성된 구동 회로 기판)을 COG나 TAB(Tape Automated Bonding)에 의하여 기판에 실장하는 구성으로 하여도 좋다.
또한, 도 50의 (A)에 도시된 복수의 화소 회로(501)는, 예를 들어 도 50의 (B) 및 (C)에 도시된 구성으로 할 수 있다.
도 50의 (B)에 도시된 화소 회로(501)는 액정 소자(570)와, 트랜지스터(550)와, 용량 소자(560)를 가진다. 또한, 화소 회로(501)에는 데이터선(DL_n), 주사선(GL_m), 전위 공급선(VL) 등이 접속된다.
액정 소자(570)의 한 쌍의 전극 중 한쪽의 전위는, 화소 회로(501)의 사양에 따라 적절히 설정된다. 액정 소자(570)는 기록되는 데이터에 따라 배향 상태가 설정된다. 또한, 복수의 화소 회로(501) 각각이 가지는 액정 소자(570)의 한 쌍의 전극 중 한쪽에 공통 전위(커먼 전위)를 공급하여도 좋다. 또한, 각 행의 화소 회로(501)의 액정 소자(570)의 한 쌍의 전극 중 한쪽에 상이한 전위를 공급하여도 좋다.
또한, 도 50의 (C)에 도시된 화소 회로(501)는 트랜지스터(552)와, 트랜지스터(554)와, 용량 소자(562)와, 발광 소자(572)를 가진다. 또한, 화소 회로(501)에는 데이터선(DL_n), 주사선(GL_m), 전위 공급선(VL_a), 전위 공급선(VL_b) 등이 접속되어 있다.
또한, 전위 공급선(VL_a) 및 전위 공급선(VL_b) 중 한쪽에는 고전원 전위(VDD)가 공급되고, 다른 쪽에는 저전원 전위(VSS)가 공급된다. 트랜지스터(554)의 게이트에 공급되는 전위에 따라 발광 소자(572)를 흐르는 전류가 제어됨으로써 발광 소자(572)로부터의 발광 휘도가 제어된다.
도 50의 (C)에 도시된 화소 회로(501) 내의 트랜지스터(554)로서, n채널형 트랜지스터를 사용하는 예를 도 51의 (A)에 도시하였다. 도 51의 (A)에 도시된 화소 회로(501)는 트랜지스터(552)와, 트랜지스터(554a)와, 용량 소자(562)와, 발광 소자(572a)를 가진다. 트랜지스터(552)는 n채널형 트랜지스터이고, 트랜지스터(554a)는 n채널형 트랜지스터이다. 예를 들어, 트랜지스터(552)로서 앞의 실시형태에 나타낸 채널 형성 영역에 산화물 반도체를 가지는 트랜지스터를 적용하고, 트랜지스터(554a)로서 채널 형성 영역에 실리콘을 가지는 트랜지스터를 적용할 수 있다.
또한, 예를 들어 트랜지스터(552) 및 트랜지스터(554a)로서, 앞의 실시형태에 나타낸 채널 형성 영역에 산화물 반도체를 가지는 트랜지스터를 적용할 수 있다. 이와 같은 구성으로 함으로써, 트랜지스터가 화소 내에서 차지하는 면적이 작아지고, 매우 고정세한 화상을 표시할 수 있다.
도 51의 (A)에 도시된 화소 회로(501)에서 트랜지스터(552)의 소스 및 드레인 중 한쪽은 데이터선(DL_n)과 전기적으로 접속된다. 트랜지스터(552)의 소스 및 드레인 중 다른 쪽은 용량 소자(562)의 한쪽 전극 및 트랜지스터(554a)의 게이트와 전기적으로 접속된다. 용량 소자(562)의 다른 쪽 전극은 전위 공급선(VL_a)과 전기적으로 접속된다. 트랜지스터(552)의 게이트는 주사선(GL_m)과 전기적으로 접속된다. 트랜지스터(554a)의 소스 및 드레인 중 한쪽은 전위 공급선(VL_a)과 전기적으로 접속된다. 트랜지스터(554a)의 소스 및 드레인 중 다른 쪽은 발광 소자(572a)의 한쪽 전극과 전기적으로 접속된다. 발광 소자(572a)의 다른 쪽 전극은 전위 공급선(VL_b)과 전기적으로 접속된다. 전위 공급선(VL_a)에는 저전원 전위(VSS)가 공급되고, 전위 공급선(VL_b)에는 고전원 전위(VDD)가 공급된다.
도 51의 (A)에 도시된 화소 회로(501)와 상이한 구성을 도 51의 (B)에 도시하였다. 도 51의 (B)에 도시된 화소 회로(501)에서 트랜지스터(552)의 소스 및 드레인 중 한쪽은 데이터선(DL_n)과 전기적으로 접속된다. 트랜지스터(552)의 소스 및 드레인 중 다른 쪽은 용량 소자(562)의 한쪽 전극 및 트랜지스터(554a)의 게이트와 전기적으로 접속된다. 트랜지스터(552)의 게이트는 주사선(GL_m)과 전기적으로 접속된다. 트랜지스터(554a)의 소스 및 드레인 중 한쪽은 전위 공급선(VL_a)과 전기적으로 접속된다. 트랜지스터(554a)의 소스 및 드레인 중 다른 쪽은 용량 소자(562)의 다른 쪽 전극 및 발광 소자(572a)의 한쪽 전극과 전기적으로 접속된다. 발광 소자(572a)의 다른 쪽 전극은 전위 공급선(VL_b)과 전기적으로 접속된다. 전위 공급선(VL_a)에는 고전원 전위(VDD)가 공급되고, 전위 공급선(VL_b)에는 저전원 전위(VSS)가 공급된다.
도 50의 (C)에 도시된 화소 회로(501) 내의 트랜지스터(554)로서, p채널형 트랜지스터를 사용하는 예를 도 51의 (C)에 도시하였다. 도 51의 (C)에 도시된 화소 회로(501)는 트랜지스터(552)와, 트랜지스터(554b)와, 용량 소자(562)와, 발광 소자(572a)를 가진다. 트랜지스터(552)는 n채널형 트랜지스터이고, 트랜지스터(554b)는 p채널형 트랜지스터이다. 예를 들어, 트랜지스터(552)로서 앞의 실시형태에 나타낸 채널 형성 영역에 산화물 반도체를 가지는 트랜지스터를 적용하고, 트랜지스터(554b)로서 채널 형성 영역에 실리콘을 가지는 트랜지스터를 적용할 수 있다.
도 51의 (C)에 도시된 화소 회로(501)에서 트랜지스터(552)의 소스 및 드레인 중 한쪽은 데이터선(DL_n)과 전기적으로 접속된다. 트랜지스터(552)의 소스 및 드레인 중 다른 쪽은 용량 소자(562)의 한쪽 전극 및 트랜지스터(554b)의 게이트와 전기적으로 접속된다. 용량 소자(562)의 다른 쪽 전극은 전위 공급선(VL_a)과 전기적으로 접속된다. 트랜지스터(552)의 게이트는 주사선(GL_m)과 전기적으로 접속된다. 트랜지스터(554b)의 소스 및 드레인 중 한쪽은 전위 공급선(VL_a)과 전기적으로 접속된다. 트랜지스터(554a)의 소스 및 드레인 중 다른 쪽은 발광 소자(572a)의 한쪽 전극과 전기적으로 접속된다. 발광 소자(572a)의 다른 쪽 전극은 전위 공급선(VL_b)과 전기적으로 접속된다. 전위 공급선(VL_a)에는 고전원 전위(VDD)가 공급되고, 전위 공급선(VL_b)에는 저전원 전위(VSS)가 공급된다.
본 실시형태에서 예시한 구성예, 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예, 또는 도면 등과 적절히 조합하여 실시할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 5)
화소에 표시되는 계조를 보정하기 위한 메모리를 가지는 화소 회로와, 이를 가지는 표시 장치에 대하여 설명한다. 앞의 실시형태에서 예시한 트랜지스터는 이하에서 예시하는 화소 회로에 사용되는 트랜지스터에 적용할 수 있다.
<회로 구성>
도 52의 (A)에 화소 회로(400)의 회로도를 도시하였다. 화소 회로(400)는 트랜지스터(M1), 트랜지스터(M2), 용량 소자(C1), 및 회로(401)를 가진다. 또한 화소 회로(400)에는 배선(S1), 배선(S2), 배선(G1), 및 배선(G2)이 접속된다.
트랜지스터(M1)는 게이트가 배선(G1)에 접속되고, 소스 및 드레인 중 한쪽이 배선(S1)에 접속되고, 다른 쪽이 용량 소자(C1)의 한쪽 전극과 접속된다. 트랜지스터(M2)는 게이트가 배선(G2)에 접속되고, 소스 및 드레인 중 한쪽이 배선(S2)에 접속되고, 다른 쪽이 용량 소자(C1)의 다른 쪽 전극 및 회로(401)에 접속된다.
회로(401)는 적어도 하나의 표시 소자를 포함하는 회로이다. 표시 소자로서는 다양한 소자를 사용할 수 있지만, 대표적으로는 유기 발광 소자나 LED 소자 등의 발광 소자, 액정 소자, 또는 MEMS 소자 등을 적용할 수 있다.
트랜지스터(M1)와 용량 소자(C1)를 접속시키는 노드를 N1로 하고, 트랜지스터(M2)와 회로(401)를 접속시키는 노드를 N2로 한다.
화소 회로(400)는 트랜지스터(M1)를 오프 상태로 함으로써 노드(N1)의 전위를 유지할 수 있다. 또한 트랜지스터(M2)를 오프 상태로 함으로써 노드(N2)의 전위를 유지할 수 있다. 또한 트랜지스터(M2)를 오프 상태로 한 상태에서 트랜지스터(M1)를 통하여 노드(N1)에 소정의 전위를 기록함으로써, 용량 소자(C1)를 통한 용량 결합에 의하여 노드(N1)의 전위의 변위에 따라 노드(N2)의 전위를 변화시킬 수 있다.
여기서, 트랜지스터(M1), 트랜지스터(M2) 중 한쪽 또는 양쪽에 상술한 실시형태에서 예시한 산화물 반도체가 적용된 트랜지스터를 적용할 수 있다. 그러므로 오프 전류가 매우 낮기 때문에 노드(N1) 및 노드(N2)의 전위를 장기간 유지할 수 있다. 또한 각 노드의 전위를 유지하는 기간이 짧은 경우(구체적으로는 프레임 주파수가 30Hz 이상인 경우 등)에는 실리콘 등의 반도체를 적용한 트랜지스터를 사용하여도 좋다.
<구동 방법예>
이어서, 도 52의 (B)를 사용하여 화소 회로(400)의 동작 방법의 일례를 설명한다. 도 52의 (B)는 화소 회로(400)의 동작에 따른 타이밍 차트이다. 또한 여기서는 설명을 간단하게 하기 위하여 배선 저항 등의 각종 저항, 트랜지스터나 배선 등의 기생 용량, 및 트랜지스터의 문턱 전압 등의 영향은 고려하지 않는다.
도 52의 (B)에 나타낸 동작에서는, 1 프레임 기간을 기간 T1과 기간 T2로 나눈다. 기간 T1은 노드(N2)에 전위를 기록하는 기간이고, 기간 T2는 노드(N1)에 전위를 기록하는 기간이다.
[기간 T1]
기간 T1에서는, 배선(G1)과 배선(G2)의 양쪽에 트랜지스터를 온 상태로 하는 전위를 공급한다. 또한 배선(S1)에는 고정 전위인 전위(Vref)를 공급하고, 배선(S2)에는 제 1 데이터 전위(Vw)를 공급한다.
노드(N1)에는 트랜지스터(M1)를 통하여 배선(S1)으로부터 전위(Vref)가 공급된다. 또한 노드(N2)에는 트랜지스터(M2)를 통하여 제 1 데이터 전위(Vw)가 공급된다. 따라서 용량 소자(C1)에 전위차(Vw-Vref)가 유지된 상태가 된다.
[기간 T2]
이어서, 기간 T2에서는, 배선(G1)에 트랜지스터(M1)를 온 상태로 하는 전위를 공급하고, 배선(G2)에 트랜지스터(M2)를 오프 상태로 하는 전위를 공급한다. 또한 배선(S1)에는 제 2 데이터 전위(Vdata)를 공급한다. 배선(S2)에는 소정의 정전위를 공급하거나 또는 부유 상태로 하여도 좋다.
노드(N1)에는 트랜지스터(M1)를 통하여 제 2 데이터 전위(Vdata)가 공급된다. 이때 용량 소자(C1)에 의한 용량 결합에 의하여 제 2 데이터 전위(Vdata)에 따라 노드(N2)의 전위가 전위(dV)만큼 변화된다. 즉 회로(401)에는 제 1 데이터 전위(Vw)와 전위(dV)를 합한 전위가 입력된다. 또한, 도 52의 (B)에서는 dV를 양의 값으로 나타내었지만, 음의 값이어도 좋다. 즉 전위(Vdata)가 전위(Vref)보다 낮아도 좋다.
여기서 전위(dV)는 용량 소자(C1)의 용량값과 회로(401)의 용량값에 따라 대략 결정된다. 용량 소자(C1)의 용량값이 회로(401)의 용량값보다 충분히 큰 경우, 전위(dV)는 제 2 데이터 전위(Vdata)에 가까운 전위가 된다.
이와 같이, 화소 회로(400)는 2종류의 데이터 신호를 조합하여, 표시 소자를 포함한 회로(401)에 공급하는 전위를 생성할 수 있으므로, 화소 회로(400) 내에서 계조의 보정을 수행할 수 있다.
또한 화소 회로(400)는 배선(S1) 및 배선(S2)에 공급 가능한 최대 전위를 넘는 전위를 생성할 수도 있다. 예를 들어 발광 소자를 사용한 경우에는, 하이 다이내믹 레인지(HDR) 표시 등을 할 수 있다. 또한 액정 소자를 사용한 경우에는, 오버드라이브 구동 등을 실현할 수 있다.
<적용예>
[액정 소자를 사용한 예]
도 52의 (C)에 도시된 화소 회로(400LC)는 회로(401LC)를 가진다. 회로(401LC)는 액정 소자(LC)와 용량 소자(C2)를 가진다.
액정 소자(LC)는 한쪽 전극이 노드(N2) 및 용량 소자(C2)의 한쪽 전극에 접속되고, 다른 쪽 전극이 전위(Vcom2)가 공급되는 배선에 접속된다. 용량 소자(C2)는 다른 쪽 전극이 전위(Vcom1)가 공급되는 배선에 접속된다.
용량 소자(C2)는 저장 용량으로서 기능한다. 또한 용량 소자(C2)는 불필요하면 생략할 수 있다.
화소 회로(400LC)는 액정 소자(LC)에 높은 전압을 공급할 수 있으므로 예를 들어 오버드라이브 구동에 의하여 고속 표시를 실현하는 것, 구동 전압이 높은 액정 재료를 적용하는 것 등이 가능하다. 또한 배선(S1) 또는 배선(S2)에 보정 신호를 공급함으로써 사용 온도나 액정 소자(LC)의 열화 상태 등에 따라 계조를 보정할 수도 있다.
[발광 소자를 사용한 예]
도 52의 (D)에 도시된 화소 회로(400EL)는 회로(401EL)를 가진다. 회로(401EL)는 발광 소자(EL), 트랜지스터(M3), 및 용량 소자(C2)를 가진다.
트랜지스터(M3)는 게이트가 노드(N2) 및 용량 소자(C2)의 한쪽 전극에 접속되고, 소스 및 드레인 중 한쪽이 전위(VH)가 공급되는 배선에 접속되고, 다른 쪽이 발광 소자(EL)의 한쪽 전극에 접속된다. 용량 소자(C2)는 다른 쪽 전극이 전위(Vcom)가 공급되는 배선에 접속된다. 발광 소자(EL)는 다른 쪽 전극이 전위(VL)가 공급되는 배선에 접속된다.
트랜지스터(M3)는 발광 소자(EL)에 공급되는 전류를 제어하는 기능을 가진다. 용량 소자(C2)는 저장 용량으로서 기능한다. 또한 용량 소자(C2)는 불필요하면 생략할 수 있다.
또한 여기서는 발광 소자(EL)의 애노드 측이 트랜지스터(M3)에 접속되는 구성을 나타내었지만, 캐소드 측이 트랜지스터(M3)에 접속되어도 좋다. 이때, 전위(VH)와 전위(VL)의 값을 적절히 변경할 수 있다.
화소 회로(400EL)는 트랜지스터(M3)의 게이트에 높은 전위를 공급함으로써 발광 소자(EL)에 큰 전류를 흘릴 수 있기 때문에 예를 들어 HDR 표시 등을 실현할 수 있다. 또한 배선(S1) 또는 배선(S2)에 보정 신호를 공급함으로써 트랜지스터(M3)나 발광 소자(EL)의 전기 특성의 편차를 보정할 수도 있다.
또한, 도 52의 (C) 및 (D)에서 예시한 회로에 한정되지 않고, 별도로 트랜지스터나 용량 등을 추가한 구성으로 하여도 좋다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태에서는 본 발명의 일 형태인 표시 장치에 사용할 수 있는 발광 소자에 대하여 설명한다.
<<발광 소자의 기본적인 구조>>
도 53의 (A)에는 한 쌍의 전극 사이에 EL층을 끼우는 발광 소자를 도시하였다. 구체적으로는, 제 1 전극(1101)과 제 2 전극(1102) 사이에 발광층을 포함하는 EL층(1103)이 끼워진 구조를 가진다.
도 53의 (B)에는 한 쌍의 전극 사이에 복수(도 53의 (B)에서는 2층)의 EL층(1103a, 1103b)을 가지고, EL층 사이에 전하 발생층(1104)을 끼우는 적층 구조(탠덤 구조)의 발광 소자를 도시하였다. 이와 같은 탠덤 구조의 발광 소자는 저전압 구동이 가능하고 소비전력이 낮은 발광 장치를 실현할 수 있다.
또한, 전하 발생층(1104)은 제 1 전극(1101)과 제 2 전극(1102)에 전압을 인가하였을 때, 한쪽의 EL층(1103a 또는 1103b)에 전자를 주입하고, 다른 쪽의 EL층(1103b 또는 1103a)에 정공을 주입하는 기능을 가진다. 따라서, 도 53의 (B)에서 제 1 전극(1101)에 제 2 전극(1102)보다 전위가 높아지도록 전압을 인가하면, 전하 발생층(1104)으로부터 EL층(1103a)에 전자가 주입되고, EL층(1103b)에 정공이 주입된다.
전하 발생층(1104)은 광의 추출 효율의 점에서, 가시광에 대하여 투광성을 가지는(구체적으로는, 전하 발생층(1104)에 대한 가시광의 투과율이 40% 이상) 것이 바람직하다. 또한, 전하 발생층(1104)은 제 1 전극(1101)이나 제 2 전극(1102)보다 도전율이 낮아도 기능한다.
도 53의 (C)에는 EL층(1103)의 적층 구조를 나타내었다. 도 53의 (C)에서, 제 1 전극(1101)이 양극으로서 기능하는 경우, EL층(1103)은 제 1 전극(1101) 위에 정공(홀) 주입층(1111), 정공(홀) 수송층(1112), 발광층(1113), 전자 수송층(1114), 전자 주입층(1115)이 순차적으로 적층된 구조를 가진다. 도 53의 (B)에 도시된 탠덤 구조와 같이 복수의 EL층을 가지는 경우에도, 각 EL층이 양극 측으로부터 상술한 바와 같이 순차적으로 적층되는 구조로 한다. 또한, 제 1 전극(1101)이 음극이고, 제 2 전극(1102)이 양극인 경우에는 적층 순서는 반대가 된다.
EL층(1103, 1103a, 1103b)에 포함되는 발광층(1113)은 각각 발광 물질이나 복수의 물질을 적절히 조합하여 가지고, 원하는 발광색을 발하는 형광 발광이나 인광 발광이 얻어지는 구성으로 할 수 있다. 또한, 발광층(1113)을 발광색이 상이한 적층 구조로 하여도 좋다. 또한, 이 경우 적층된 각 발광층에 사용되는 발광 물질이나 기타 물질은 각각 상이한 재료를 사용하면 좋다. 또한, 도 53의 (B)에 도시된 복수의 EL층(1103a, 1103b)으로부터 각각 상이한 발광색이 얻어지는 구성으로 하여도 좋다. 이 경우에도 각 발광층에 사용되는 발광 물질이나 기타 물질을 상이한 재료로 하면 좋다.
또한, 발광 소자에서, EL층(1103, 1103a, 1103b)에서 얻어진 발광을 양쪽 전극 간에서 공진시킴으로써, 얻어지는 발광을 강하게 하는 구성으로 하여도 좋다. 예를 들어, 도 53의 (C)에서, 제 1 전극(1101)을 반사 전극으로 하고, 제 2 전극(1102)을 반투과·반반사 전극으로 함으로써 미소광 공진기(마이크로캐비티) 구조를 형성하고, EL층(1103)으로부터 얻어지는 발광을 강하게 할 수 있다.
또한, 발광 소자의 제 1 전극(1101)이 반사성을 가지는 도전성 재료와 투광성을 가지는 도전성 재료(투명 도전막)의 적층 구조로 이루어지는 반사 전극인 경우, 투명 도전막의 막 두께를 제어함으로써 광학 조정을 수행할 수 있다. 구체적으로는, 발광층(1113)으로부터 얻어지는 광의 파장 λ에 대하여, 제 1 전극(1101)과 제 2 전극(1102)의 전극 간 거리가 mλ/2(다만, m은 자연수) 근방이 되도록 조정하는 것이 바람직하다.
또한, 발광층(1113)으로부터 얻어지는 원하는 광(파장: λ)을 증폭시키기 위하여, 제 1 전극(1101)으로부터 발광층(1113)의 원하는 광이 얻어지는 영역(발광 영역)까지의 광학 거리와, 제 2 전극(1102)으로부터 발광층(1113)의 원하는 광이 얻어지는 영역(발광 영역)까지의 광학 거리를 각각 (2m'+1)λ/4(다만, m'는 자연수) 근방이 되도록 조절하는 것이 바람직하다. 또한, 여기서 발광 영역이란, 발광층(1113)에서의 정공(홀)과 전자의 재결합 영역을 가리킨다.
이와 같은 광학 조정을 수행함으로써, 발광층(1113)으로부터 얻어지는 특정의 단색광의 스펙트럼을 좁혀, 색 순도가 좋은 발광을 얻을 수 있다.
다만, 상기의 경우, 제 1 전극(1101)과 제 2 전극(1102)의 광학 거리는, 엄밀하게는 제 1 전극(1101)에서의 반사 영역으로부터 제 2 전극(1102)에서의 반사 영역까지의 총 두께라고 할 수 있다. 그러나, 제 1 전극(1101)이나 제 2 전극(1102)에서의 반사 영역을 엄밀하게 결정하는 것은 어렵기 때문에 제 1 전극(1101)과 제 2 전극(1102)의 임의의 위치를 반사 영역으로 가정함으로써 충분히 상술한 효과를 얻을 수 있는 것으로 한다. 또한, 제 1 전극(1101)과 원하는 광이 얻어지는 발광층의 광학 거리는, 엄밀하게는 제 1 전극(1101)에서의 반사 영역과 원하는 광이 얻어지는 발광층에서의 발광 영역의 광학 거리라고 할 수 있다. 그러나, 제 1 전극(1101)에서의 반사 영역이나 원하는 광이 얻어지는 발광층에서의 발광 영역을 엄밀하게 결정하는 것은 어렵기 때문에, 제 1 전극(1101)의 임의의 위치를 반사 영역으로, 원하는 광이 얻어지는 발광층의 임의의 위치를 발광 영역으로 가정함으로써 충분히 상술한 효과를 얻을 수 있는 것으로 한다.
도 53의 (C)에 도시된 발광 소자가 마이크로캐비티 구조를 가지는 경우, EL층이 공통의 것이어도 상이한 파장의 광(단색광)을 추출할 수 있다. 따라서, 다른 발광색을 얻기 위한 구분 착색(예를 들어, RGB)이 불필요하게 되어, 고정세화가 가능하게 된다. 또한, 착색층(컬러 필터)과 조합할 수도 있다. 또한 특정 파장을 가지는 정면 방향의 발광 강도를 강하게 하는 것이 가능해지기 때문에, 저소비전력화를 도모할 수 있다.
또한, 제 1 전극(1101)과 제 2 전극(1102) 중 적어도 한쪽은 투광성을 가지는 전극(투명 전극, 반투과·반반사 전극 등)으로 한다. 투광성을 가지는 전극이 투명 전극인 경우, 투명 전극의 가시광의 투과율은 40% 이상으로 한다. 또한, 반투과·반반사 전극인 경우, 반투과·반반사 전극의 가시광의 반사율은 20% 이상 80% 이하, 바람직하게는 40% 이상 70% 이하로 한다. 또한, 이들 전극은 저항률이 1×10-2Ωcm 이하인 것이 바람직하다.
또한, 제 1 전극(1101)과 제 2 전극(1102)의 한쪽이, 반사성을 가지는 전극(반사 전극)인 경우, 반사성을 가지는 전극의 가시광의 반사율은 40% 이상 100% 이하, 바람직하게는 70% 이상 100% 이하로 한다. 또한, 이 전극은 저항률이 1×10-2Ωcm 이하인 것이 바람직하다.
<<발광 소자의 구체적인 구조 및 제작 방법>>
다음으로, 발광 소자의 구체적인 구조 및 제작 방법에 대하여 설명한다. 또한, 도 53의 (A) 내지 (D)에서, 부호가 공통되는 경우에는 설명도 공통되는 것으로 한다.
<제 1 전극 및 제 2 전극>
제 1 전극(1101) 및 제 2 전극(1102)을 형성하는 재료로서는, 상술한 소자 구조에서의 양쪽 전극의 기능을 만족시킬 수 있으면, 이하에 나타내는 재료를 적절히 조합하여 사용할 수 있다. 예를 들어, 금속, 합금, 전기 전도성 화합물, 및 이들의 혼합물 등을 적절히 사용할 수 있다.
도 53에 도시된 발광 소자에서, 도 53의 (C)와 같이 적층 구조를 가지는 EL층(1103)을 가지고, 제 1 전극(1101)이 양극인 경우, 제 1 전극(1101) 위에 EL층(1103)의 정공 주입층(1111), 정공 수송층(1112)이 진공 증착법으로 순차적으로 적층 형성된다. 또한, 도 53의 (D)와 같이 적층 구조를 가지는 복수의 EL층(1103a, 1103b)이 전하 발생층(1104)을 끼워 적층되고, 제 1 전극(1101)이 양극인 경우, 제 1 전극(1101) 위에 EL층(1103a)의 정공 주입층(1111a), 정공 수송층(1112a)이 진공 증착법으로 순차적으로 적층 형성될뿐더러, EL층(1103a), 전하 발생층(1104)이 순차적으로 적층 형성된 후, 전하 발생층(1104) 위에 EL층(1103b)의 정공 주입층(1111b), 정공 수송층(1112b)이 마찬가지로 순차적으로 적층 형성된다.
<정공 주입층 및 정공 수송층>
정공 주입층(1111, 1111a, 1111b)은 양극인 제 1 전극(1101)이나 전하 발생층(1104)으로부터 EL층(1103, 1103a, 1103b)에 정공(홀)을 주입하는 층이고, 정공 주입성이 높은 재료를 포함한 층이다.
정공 주입성이 높은 재료로서는, 몰리브데넘 산화물이나 바나듐 산화물 등의 전이 금속 산화물을 들 수 있다. 이 외에, 프탈로사이아닌(약칭: H2Pc)이나 구리 프탈로사이아닌(약칭: CuPc) 등의 프탈로사이아닌계의 화합물 등을 사용할 수 있다. 또한, 저분자 화합물인, 4,4',4''-트리스(N,N-다이페닐아미노)트라이페닐아민(약칭: TDATA) 등의 방향족 아민 화합물 등을 사용할 수 있다. 또한, 고분자 화합물(올리고머, 덴드리머, 폴리머 등)인, 폴리(N-바이닐카바졸)(약칭: PVK), 폴리(4-바이닐트라이페닐아민)(약칭: PVTPA) 등을 사용할 수 있다. 또는, 폴리(3,4-에틸렌다이옥시싸이오펜)/폴리(스타이렌설폰산)(약칭: PEDOT/PSS) 등의 산을 첨가한 고분자계 화합물 등을 사용할 수도 있다.
또한, 정공 주입성이 높은 재료로서는 정공 수송성 재료와 억셉터성 재료(전자 수용성 재료)를 포함한 복합 재료를 사용할 수도 있다. 이 경우, 억셉터성 재료에 의하여 정공 수송성 재료로부터 전자가 추출되어 정공 주입층(1111, 1111a, 1111b)에서 정공이 발생하고, 정공 수송층(1112, 1112a, 1112b)을 개재하여 발광층(1113, 1113a, 1113b)에 정공이 주입된다. 또한, 정공 주입층(1111, 1111a, 1111b)은 정공 수송성 재료와 억셉터성 재료(전자 수용성 재료)를 포함한 복합 재료로 이루어지는 단층으로 형성하여도 좋지만, 정공 수송성 재료와 억셉터성 재료(전자 수용성 재료)를 각각 다른 층으로 적층하여 형성하여도 좋다.
정공 수송층(1112, 1112a, 1112b)은 정공 주입층(1111, 1111a, 1111b)에 의하여 제 1 전극(1101)이나 전하 발생층(1104)으로부터 주입된 정공을 발광층(1113, 1113a, 1113b)에 수송하는 층이다. 또한, 정공 수송층(1112, 1112a, 1112b)은 정공 수송성 재료를 포함한 층이다. 정공 수송층(1112, 1112a, 1112b)에 사용하는 정공 수송성 재료는 특히 정공 주입층(1111, 1111a, 1111b)의 HOMO 준위와 같거나, 또는 가까운 HOMO 준위를 가지는 것을 사용하는 것이 바람직하다.
정공 주입층(1111, 1111a, 1111b)에 사용하는 억셉터성 재료로서는, 원소 주기율표에서의 4족 내지 8족에 속하는 금속의 산화물을 사용할 수 있다. 구체적으로는, 산화 몰리브데넘, 산화 바나듐 등을 들 수 있다. 이 중에서도 특히, 산화 몰리브데넘은 대기 중에서도 안정적이고 흡습성이 낮아 취급하기 쉽기 때문에 바람직하다. 그 외, 퀴노다이메테인 유도체나 클로라닐 유도체 등의 유기 억셉터를 사용할 수 있다. 특히, 2,3,6,7,10,11-헥사사이아노-1,4,5,8,9,12-헥사아자트라이페닐렌(약칭: HAT-CN)과 같이 복소 원자를 복수로 가지는 축합 방향족 고리에 전자 흡인기가 결합되어 있는 화합물이 열적으로 안정적이기 때문에 바람직하다. 또한, 전자 흡인기(특히 플루오로기와 같은 할로젠기나 사이아노기)를 가지는 [3]라디알렌 유도체는 전자 수용성이 매우 높기 때문에 바람직하다.
정공 주입층(1111, 1111a, 1111b) 및 정공 수송층(1112, 1112a, 1112b)에 사용하는 정공 수송성 재료로서는, 1×10-6cm2/Vs 이상의 정공 이동도를 가지는 물질이 바람직하다. 또한, 전자보다 정공의 수송성이 높은 물질이면 이들 외의 물질을 사용할 수 있다.
정공 수송성 재료로서는 π전자 과잉형 헤테로 방향족 화합물(예를 들어 카바졸 골격을 가지는 화합물이나 퓨란 골격을 가지는 화합물)이나, 방향족 아민 골격을 가지는 화합물 등의 정공 수송성이 높은 재료가 바람직하다. 또한, 폴리(N-바이닐카바졸)(약칭: PVK) 등의 고분자 화합물을 사용할 수도 있다.
다만, 정공 수송성 재료는 상기에 한정되지 않고 공지의 다양한 재료를 1종류 또는 복수 종류 조합하여 정공 수송성 재료로서 정공 주입층(1111, 1111a, 1111b) 및 정공 수송층(1112, 1112a, 1112b)에 사용할 수 있다. 또한, 정공 수송층(1112, 1112a, 1112b)은 각각 복수의 층으로 형성되어 있어도 좋다. 즉, 예를 들어 제 1 정공 수송층과 제 2 정공 수송층이 적층되어 있어도 좋다.
도 53의 (D)에 도시된 발광 소자에서, EL층(1103a)의 정공 수송층(1112a) 위에 발광층(1113a)이 진공 증착법으로 형성된다. 또한, EL층(1103a) 및 전하 발생층(1104)이 형성된 후, EL층(1103b)의 정공 수송층(1112b) 위에 발광층(1113b)이 진공 증착법으로 형성된다.
<발광층>
발광층(1113, 1113a, 1113b)은 발광 물질을 포함한 층이다. 또한, 발광 물질로서는 청색, 자색, 청자색, 녹색, 황록색, 황색, 주황색, 적색 등의 발광색을 발하는 물질을 적절히 사용한다. 또한, 복수의 발광층(1113a, 1113b)에 상이한 발광 물질을 사용함으로써 상이한 발광색을 발하는 구성(예를 들어, 보색의 관계에 있는 발광색을 조합하여 얻어지는 백색 발광)으로 할 수 있다. 또한, 하나의 발광층이 상이한 발광 물질을 가지는 적층 구조이어도 좋다.
또한, 발광층(1113, 1113a, 1113b)은 발광 물질(게스트 재료)에 더하여 1종류 또는 복수 종류의 유기 화합물(호스트 재료, 어시스트 재료)을 가져도 좋다.
발광층(1113, 1113a, 1113b)에 사용할 수 있는 발광 물질로서는, 특별히 한정은 없고, 단일항 들뜬 에너지를 가시광 영역의 발광으로 변환하는 발광 물질, 또는 삼중항 들뜬 에너지를 가시광 영역의 발광으로 변환하는 발광 물질을 사용할 수 있다. 또한 상기 발광 물질로서는 예를 들어 다음과 같은 것을 들 수 있다.
단일항 들뜬 에너지를 발광으로 변환하는 발광 물질로서는, 형광을 발하는 물질(형광 재료)을 들 수 있고, 예를 들어 피렌 유도체, 안트라센 유도체, 트라이페닐렌 유도체, 플루오렌 유도체, 카바졸 유도체, 다이벤조싸이오펜 유도체, 다이벤조퓨란 유도체, 다이벤조퀴녹살린 유도체, 퀴녹살린 유도체, 피리딘 유도체, 피리미딘 유도체, 페난트렌 유도체, 나프탈렌 유도체 등을 들 수 있다. 특히 피렌 유도체는 발광 양자 수율이 높아 바람직하다.
또한, 삼중항 들뜬 에너지를 발광으로 변환하는 발광 물질로서는, 예를 들어 인광을 발하는 물질(인광 재료)이나 열 활성화 지연 형광을 발하는 열 활성화 지연 형광(Thermally activated delayed fluorescence: TADF) 재료를 들 수 있다.
인광 재료로서는 유기 금속 착체, 금속 착체(백금 착체), 희토류 금속 착체 등을 들 수 있다. 이들은 물질마다 다른 발광색(발광 피크)을 나타내기 때문에 필요에 따라 적절히 선택하여 사용한다.
청색 또는 녹색을 발하고 발광 스펙트럼의 피크 파장이 450nm 이상 570nm 이하인 인광 재료로서는 다음과 같은 물질을 들 수 있다. 예를 들어, 트리스{2-[5-(2-메틸페닐)-4-(2,6-다이메틸페닐)-4H-1,2,4-트라이아졸-3-일-κN2]페닐-κC}이리듐(III)(약칭: [Ir(mpptz-dmp)3])과 같은 4H-트라이아졸 골격을 가지는 유기 금속 착체, 트리스[3-메틸-1-(2-메틸페닐)-5-페닐-1H-1,2,4-트라이아졸레이토]이리듐(III)(약칭: [Ir(Mptz1-mp)3])과 같은 1H-트라이아졸 골격을 가지는 유기 금속 착체, fac-트리스[1-(2,6-다이아이소프로필페닐)-2-페닐-1H-이미다졸]이리듐(III)(약칭: [Ir(iPrpmi)3])과 같은 이미다졸 골격을 가지는 유기 금속 착체, 비스[2-(4',6'-다이플루오로페닐)피리디네이토-N,C2']이리듐(III)테트라키스(1-피라졸릴)보레이트(약칭: FIr6)와 같은 전자 흡인기를 가지는 페닐피리딘 유도체를 배위자로 하는 유기 금속 착체 등을 들 수 있다.
녹색 또는 황색을 발하고 발광 스펙트럼의 피크 파장이 495nm 이상 590nm 이하인 인광 재료로서는 다음과 같은 물질을 들 수 있다. 예를 들어, 트리스(4-메틸-6-페닐피리미디네이토)이리듐(III)(약칭: [Ir(mppm)3])과 같은 피리미딘 골격을 가지는 유기 금속 착체, (아세틸아세토네이토)비스(3,5-다이메틸-2-페닐피라지네이토)이리듐(III)(약칭: [Ir(mppr-Me)2(acac)])과 같은 피라진 골격을 가지는 유기 금속 착체, 트리스(2-페닐피리디네이토-N,C2')이리듐(III)(약칭: [Ir(ppy)3])과 같은 피리딘 골격을 가지는 유기 금속 착체, 비스(2,4-다이페닐-1,3-옥사졸레이토-N,C2')이리듐(III)아세틸아세토네이트(약칭: [Ir(dpo)2(acac)]) 등의 유기 금속 착체 외에, 트리스(아세틸아세토네이토)(모노페난트롤린)터븀(III)(약칭: [Tb(acac)3(Phen)])과 같은 희토류 금속 착체를 들 수 있다.
황색 또는 적색을 발하고 발광 스펙트럼의 피크 파장이 570nm 이상 750nm 이하인 인광 재료로서는 다음과 같은 물질을 들 수 있다. 예를 들어, (다이아이소뷰티릴메타네이토)비스[4,6-비스(3-메틸페닐)피리미디네이토]이리듐(III)(약칭: [Ir(5mdppm)2(dibm)])과 같은 피리미딘 골격을 가지는 유기 금속 착체, (아세틸아세토네이토)비스(2,3,5-트라이페닐피라지네이토)이리듐(III)(약칭: [Ir(tppr)2(acac)])과 같은 피라진 골격을 가지는 유기 금속 착체나, 트리스(1-페닐아이소퀴놀리네이토-N,C2')이리듐(III)(약칭: [Ir(piq)3]), 비스(1-페닐아이소퀴놀리네이토-N,C2')이리듐(III)아세틸아세토네이트(약칭: [Ir(piq)2(acac)])와 같은 피리딘 골격을 가지는 유기 금속 착체, 2,3,7,8,12,13,17,18-옥타에틸-21H,23H-포르피린백금(II)(약칭: [PtOEP])과 같은 백금 착체, 트리스(1,3-다이페닐-1,3-프로페인다이오네이토)(모노페난트롤린)유로퓸(III)(약칭: [Eu(DBM)3(Phen)])과 같은 희토류 금속 착체를 들 수 있다.
발광층(1113, 1113a, 1113b)에 사용하는 유기 화합물(호스트 재료, 어시스트 재료)로서는, 발광 물질(게스트 재료)의 에너지 갭보다 큰 에너지 갭을 가지는 물질을 1종류 또는 복수 종류 선택하여 사용하면 좋다. 또한 정공 수송성 재료로서 사용할 수 있는 상술한 재료나, 전자 수송성 재료로서 사용할 수 있는 후술하는 재료를, 이와 같은 유기 화합물(호스트 재료, 어시스트 재료)로서 사용할 수도 있다.
발광 물질이 형광 재료인 경우, 호스트 재료로서는 단일항 들뜬 상태의 에너지 준위가 크고, 삼중항 들뜬 상태의 에너지 준위가 작은 유기 화합물을 사용하는 것이 바람직하다. 예를 들어, 안트라센 유도체나 테트라센 유도체 등도 바람직하다.
발광 물질이 인광 재료인 경우, 호스트 재료로서는 발광 물질의 삼중항 들뜬 에너지(바닥 상태와 삼중항 들뜬 상태의 에너지차)보다 삼중항 들뜬 에너지가 큰 유기 화합물을 선택하면 좋다. 예를 들어 안트라센 유도체, 페난트렌 유도체, 피렌 유도체, 크리센 유도체, 다이벤조[g,p]크리센 유도체 등의 축합 다환 방향족 화합물 등도 바람직하다.
또한, 발광층(1113, 1113a, 1113b)에 복수의 유기 화합물을 사용하는 경우, 들뜬 복합체를 형성하는 화합물을 인광 발광 물질과 혼합하여 사용하는 것이 바람직하다. 또한, 이와 같은 구성으로 함으로써, 들뜬 복합체로부터 발광 물질로의 에너지 이동인 ExTET(Exciplex-Triplet Energy Transfer)을 사용한 발광을 얻을 수 있다. 이 경우, 다양한 유기 화합물을 적절히 조합하여 사용할 수 있지만, 들뜬 복합체를 효율적으로 형성하기 위해서는, 정공을 받기 쉬운 화합물(정공 수송성 재료)과, 전자를 받기 쉬운 화합물(전자 수송성 재료)을 조합하는 것이 특히 바람직하다.
TADF 재료란, 삼중항 들뜬 상태를 미량의 열 에너지에 의하여 단일항 들뜬 상태로 업 컨버트(역 항간 교차)할 수 있고, 단일항 들뜬 상태로부터의 발광(형광)을 효율적으로 나타내는 재료를 말한다. 또한, 열 활성화 지연 형광이 효율적으로 얻어지는 조건으로서는 삼중항 들뜬 상태의 에너지 준위와 단일항 들뜬 상태의 에너지 준위의 에너지 차가 0eV 이상 0.2eV 이하, 바람직하게는 0eV 이상 0.1eV 이하인 것을 들 수 있다. 또한, TADF 재료에서의 지연 형광이란, 일반적인 형광과 마찬가지의 스펙트럼을 가지면서도 수명이 현저히 긴 발광을 말한다. 그 수명은 10-6초 이상, 바람직하게는 10-3초 이상이다.
TADF 재료로서는, 예를 들어 풀러렌이나 그 유도체, 프로플라빈 등의 아크리딘 유도체, 에오신 등을 들 수 있다. 또한, 마그네슘(Mg), 아연(Zn), 카드뮴(Cd), 주석(Sn), 백금(Pt), 인듐(In), 또는 팔라듐(Pd) 등을 포함하는 금속 함유 포르피린을 들 수 있다. 이 외의 TADF 재료로서는, 2-(바이페닐-4-일)-4,6-비스(12-페닐인돌로[2,3-a]카바졸-11-일)-1,3,5-트라이아진(PIC-TRZ) 등의 π전자 과잉형 헤테로 방향족 고리 및 π전자 부족형 헤테로 방향족 고리를 가지는 헤테로 고리 화합물을 사용할 수 있다. 또한, π전자 과잉형 헤테로 방향족 고리와 π전자 부족형 헤테로 방향족 고리가 직접 결합된 물질은 π전자 과잉형 헤테로 방향족 고리의 도너성과 π전자 부족형 헤테로 방향족 고리의 억셉터성이 모두 강해져, 단일항 들뜬 상태와 삼중항 들뜬 상태의 에너지 차가 작아지기 때문에 특히 바람직하다.
또한, TADF 재료를 사용하는 경우, 다른 유기 화합물과 조합하여 사용할 수도 있다.
상기 재료를 적절히 사용함으로써, 발광층(1113, 1113a, 1113b)을 형성할 수 있다. 또한, 상기 재료는 저분자 재료나 고분자 재료와 조합함으로써 발광층(1113, 1113a, 1113b)의 형성에 사용할 수 있다.
도 53의 (D)에 도시된 발광 소자에서는, EL층(1103a)의 발광층(1113a) 위에 전자 수송층(1114a)이 형성된다. 또한, EL층(1103a) 및 전하 발생층(1104)이 형성된 후, EL층(1103b)의 발광층(1113b) 위에 전자 수송층(1114b)이 형성된다.
<전자 수송층>
전자 수송층(1114, 1114a, 1114b)은 전자 주입층(1115, 1115a, 1115b)에 의하여, 제 2 전극(1102)으로부터 주입된 전자를 발광층(1113, 1113a, 1113b)에 수송하는 층이다. 또한, 전자 수송층(1114, 1114a, 1114b)은 전자 수송성 재료를 포함한 층이다. 전자 수송층(1114, 1114a, 1114b)에 사용하는 전자 수송성 재료는 1×10-6cm2/Vs 이상의 전자 이동도를 가지는 물질이 바람직하다. 또한, 정공보다 전자의 수송성이 높은 물질이면, 이들 외의 물질을 사용할 수 있다.
전자 수송성 재료로서는, 퀴놀린 골격을 가지는 금속 착체, 벤조퀴놀린 골격을 가지는 금속 착체, 옥사졸 골격을 가지는 금속 착체, 싸이아졸 골격을 가지는 금속 착체 등 외, 옥사다이아졸 유도체, 트라이아졸 유도체, 이미다졸 유도체, 옥사졸 유도체, 싸이아졸 유도체, 페난트롤린 유도체, 퀴놀린 배위자를 가지는 퀴놀린 유도체, 벤조퀴놀린 유도체, 퀴녹살린 유도체, 다이벤조퀴녹살린 유도체, 피리딘 유도체, 바이피리딘 유도체, 피리미딘 유도체, 그 외에 함질소 헤테로 방향족 화합물을 포함하는 π전자 부족형 헤테로 방향족 화합물 등의 전자 수송성이 높은 재료를 사용할 수 있다. 또한, 폴리(2,5-피리딘다이일)(약칭: PPy)과 같은 고분자 화합물을 사용할 수도 있다.
또한, 전자 수송층(1114, 1114a, 1114b)은 단층의 것뿐만 아니라, 상기 물질로 이루어지는 층이 2층 이상 적층된 구조이어도 좋다.
다음으로, 도 53의 (D)에 도시된 발광 소자에서, EL층(1103a)의 전자 수송층(1114a) 위에 전자 주입층(1115a)이 진공 증착법으로 형성된다. 그 후, EL층(1103a) 및 전하 발생층(1104)이 형성되고, EL층(1103b)의 전자 수송층(1114b)까지 형성된 후, 위에 전자 주입층(1115b)이 진공 증착법으로 형성된다.
<전자 주입층>
전자 주입층(1115, 1115a, 1115b)은 전자 주입성이 높은 물질을 포함한 층이다. 전자 주입층(1115, 1115a, 1115b)에는 플루오린화 리튬(LiF), 플루오린화 세슘(CsF), 플루오린화 칼슘(CaF2), 리튬 산화물(LiOx) 등과 같은 알칼리 금속, 알칼리 토금속, 또는 이들의 화합물을 사용할 수 있다. 또한, 플루오린화 어븀(ErF3) 등의 희토류 금속 화합물을 사용할 수 있다. 또한, 전자 주입층(1115, 1115a, 1115b)에 전자화물을 사용하여도 좋다. 전자화물로서는, 예를 들어 칼슘과 알루미늄의 혼합 산화물에 전자를 고농도로 첨가한 물질 등을 들 수 있다. 또한, 상술한 전자 수송층(1114, 1114a, 1114b)을 구성하는 물질을 사용할 수도 있다.
또한, 전자 주입층(1115, 1115a, 1115b)에 유기 화합물과 전자 공여체(도너)를 혼합하여 이루어지는 복합 재료를 사용하여도 좋다. 이와 같은 복합 재료는, 전자 공여체에 의하여 유기 화합물에 전자가 발생하기 때문에, 전자 주입성 및 전자 수송성이 우수하다. 이 경우, 유기 화합물로서는, 발생한 전자의 수송이 우수한 재료인 것이 바람직하고, 구체적으로는, 예를 들어 상술한 전자 수송층(1114, 1114a, 1114b)에 사용하는 전자 수송성 재료(금속 착체나 헤테로 방향족 화합물 등)를 사용할 수 있다. 전자 공여체로서는, 유기 화합물에 대하여 전자 공여성을 나타내는 물질이면 좋다. 구체적으로는, 알칼리 금속, 알칼리 토금속, 및 희토류 금속이 바람직하고, 리튬, 세슘, 마그네슘, 칼슘, 어븀, 이터븀 등을 들 수 있다. 또한, 알칼리 금속 산화물이나 알칼리 토금속 산화물이 바람직하고, 리튬 산화물, 칼슘 산화물, 바륨 산화물 등을 들 수 있다. 또한, 산화 마그네슘 등의 루이스 염기를 사용할 수도 있다. 또한, 테트라싸이아풀발렌(약칭: TTF) 등의 유기 화합물을 사용할 수도 있다.
또한, 도 53의 (D)에 도시된 발광 소자에서, 발광층(1113b)으로부터 얻어지는 광을 증폭시키는 경우에는, 제 2 전극(1102)과 발광층(1113b)의 광학 거리가, 발광층(1113b)이 나타내는 광의 파장 λ의 1/4 미만이 되도록 형성하는 것이 바람직하다. 이 경우, 전자 수송층(1114b) 또는 전자 주입층(1115b)의 막 두께를 변경함으로써 조정할 수 있다.
<전하 발생층>
도 53의 (D)에 도시된 발광 소자에서, 전하 발생층(1104)은 제 1 전극(양극(1101))과 제 2 전극(음극(1102)) 사이에 전압을 인가하였을 때, EL층(1103a)에 전자를 주입하고, EL층(1103b)에 정공을 주입하는 기능을 가진다. 또한, 전하 발생층(1104)은 정공 수송성 재료에 전자 수용체(억셉터)가 첨가된 구성이어도, 전자 수송성 재료에 전자 공여체(도너)가 첨가된 구성이어도 좋다. 또한, 이들 양쪽의 구성이 적층되어 있어도 좋다. 또한, 상술한 재료를 사용하여 전하 발생층(1104)을 형성함으로써, EL층이 적층된 경우에서의 구동 전압의 상승을 억제할 수 있다.
전자 수용체로서는, 7,7,8,8-테트라사이아노-2,3,5,6-테트라플루오로퀴노다이메테인(약칭: F4-TCNQ), 클로라닐 등을 들 수 있다. 또한, 원소 주기율표에서 4족 내지 8족에 속하는 금속의 산화물을 들 수 있다.
전자 공여체로서는, 알칼리 금속 또는 알칼리 토금속 또는 희토류 금속 또는 원소 주기율표에서의 2족, 13족에 속하는 금속 및 그 산화물, 탄산염을 사용할 수 있다. 또한, 테트라싸이아나프타센 등의 유기 화합물을 전자 공여체로서 사용하여도 좋다.
또한, 본 실시형태에서 나타낸 발광 소자의 제작에는 증착법 등의 진공 프로세스나, 스핀 코팅법, 잉크젯법 등의 용액 프로세스를 사용할 수 있다.
또한, 본 실시형태에서 나타내는 발광 소자의 EL층(1103, 1103a, 1103b)을 구성하는 각 기능층(정공 주입층(1111, 1111a, 1111b), 정공 수송층(1112, 1112a, 1112b), 발광층(1113, 1113a, 1113b), 전자 수송층(1114, 1114a, 1114b), 전자 주입층(1115, 1115a, 1115b))이나 전하 발생층(1104)은 상술한 재료에 한정되지 않고, 이 외의 재료이어도 각 층의 기능을 만족시킬 수 있으면 조합하여 사용할 수 있다. 일례로서는, 고분자 화합물(올리고머, 덴드리머, 폴리머 등), 중분자 화합물(저분자와 고분자의 중간 영역의 화합물: 분자량 400 내지 4000), 무기 화합물(퀀텀닷(quantum dot) 재료 등) 등을 사용할 수 있다. 또한 퀀텀닷 재료로서는, 콜로이드상 퀀텀닷 재료, 합금형 퀀텀닷 재료, 코어·셸형 퀀텀닷 재료, 코어형 퀀텀닷 재료 등을 사용할 수 있다.
본 실시형태에서 나타낸 구성은 다른 실시형태에서 나타내는 구성과 적절히 조합하여 사용할 수 있는 것으로 한다.
(실시형태 7)
본 실시형태에서는 본 발명의 일 형태인 표시 장치를 가지는 전자 기기에 대하여 설명한다.
도 54의 (A)는 파인더(8100)가 장착된 상태의 카메라(8000)의 외관을 도시한 도면이다.
카메라(8000)는 하우징(8001), 표시부(8002), 조작 버튼(8003), 셔터 버튼(8004) 등을 가진다. 또한 카메라(8000)에는 탈착 가능한 렌즈(8006)가 장착된다.
여기서는, 카메라(8000)로서, 렌즈(8006)를 하우징(8001)으로부터 떼내어 교환할 수 있는 구성으로 하였지만, 렌즈(8006)와 하우징(8001)이 일체가 되어도 좋다.
카메라(8000)는 셔터 버튼(8004)을 누름으로써 촬상할 수 있다. 또한, 표시부(8002)는 터치 패널로서의 기능을 가지며, 표시부(8002)를 터치함으로써 촬상할 수도 있다.
카메라(8000)의 하우징(8001)은 전극을 가지는 마운트를 가지고, 파인더(8100) 외에, 스트로보 장치 등을 접속할 수 있다.
파인더(8100)는 하우징(8101), 표시부(8102), 버튼(8103) 등을 가진다.
하우징(8101)은 카메라(8000)의 마운트와 결합하는 마운트를 가지고, 파인더(8100)를 카메라(8000)에 장착할 수 있다. 또한 상기 마운트는 전극을 가지고, 상기 전극을 통하여 카메라(8000)로부터 수신한 영상 등을 표시부(8102)에 표시시킬 수 있다.
버튼(8103)은, 전원 버튼으로서의 기능을 가진다. 버튼(8103)에 의하여 표시부(8102)의 표시의 온/오프를 전환할 수 있다.
카메라(8000)의 표시부(8002), 및 파인더(8100)의 표시부(8102)에 본 발명의 일 형태에 따른 표시 장치를 적용할 수 있다.
또한, 도 54의 (A)에서는 카메라(8000)와 파인더(8100)를 다른 전자 기기로 하여, 이들을 탈착 가능한 구성으로 하였지만, 카메라(8000)의 하우징(8001)에 표시 장치를 가지는 파인더가 내장되어 있어도 좋다.
도 54의 (B)는 헤드 마운트 디스플레이(8200)의 외관을 도시한 도면이다.
헤드마운트 디스플레이(8200)는, 장착부(8201), 렌즈(8202), 본체(8203), 표시부(8204), 및 케이블(8205) 등을 가진다. 또한 장착부(8201)에는, 배터리(8206)가 내장된다.
케이블(8205)은 배터리(8206)로부터 본체(8203)에 전력을 공급한다. 본체(8203)는 무선 수신기 등을 구비하고, 수신한 화상 데이터 등의 영상 정보를 표시부(8204)에 표시시킬 수 있다. 또한, 본체(8203)에 제공된 카메라로 사용자의 안구나 눈꺼풀의 움직임을 파악하고, 그 정보를 바탕으로 사용자의 시선의 좌표를 산출함으로써, 사용자의 시선을 입력 수단으로서 사용할 수 있다.
또한 장착부(8201)에는 사용자에게 접하는 위치에 복수의 전극이 제공되어도 좋다. 본체(8203)는 사용자의 안구의 움직임에 따라 전극에 흐르는 전류를 검지함으로써, 사용자의 시선을 인식하는 기능을 가져도 좋다. 또한, 상기 전극에 흐르는 전류를 검지함으로써, 사용자의 맥박을 모니터링하는 기능을 가져도 좋다. 또한, 장착부(8201)는 온도 센서, 압력 센서, 가속도 센서 등 각종 센서를 가져도 좋고, 사용자의 생체 정보를 표시부(8204)에 표시하는 기능을 가져도 좋다. 또한, 사용자의 머리의 움직임 등을 검출하여, 표시부(8204)에 표시하는 영상을 그 움직임에 맞춰서 변화시켜도 좋다.
표시부(8204)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 54의 (C), (D), 및 (E)는 헤드 마운트 디스플레이(8300)의 외관을 도시한 도면이다. 헤드마운트 디스플레이(8300)는 하우징(8301), 표시부(8302), 밴드상의 고정구(8304), 한 쌍의 렌즈(8305)를 가진다.
사용자는 렌즈(8305)를 통하여 표시부(8302)의 표시를 시인할 수 있다. 또한, 표시부(8302)를 만곡시켜 배치하는 것이 바람직하다. 표시부(8302)를 만곡시켜 배치함으로써, 사용자가 높은 현장감을 느낄 수 있다. 또한 본 실시형태에서는, 표시부(8302)를 하나 제공하는 구성에 대하여 예시하였지만, 이에 한정되지 않고, 예를 들어 표시부(8302)를 2개 제공하는 구성으로 하여도 좋다. 이 경우 사용자의 한쪽 눈에 하나의 표시부가 배치되는 구성으로 하면, 시차를 사용한 3차원 표시 등을 수행하는 것도 가능해진다.
또한 표시부(8302)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 본 발명의 일 형태의 표시 장치는 매우 정세도가 높기 때문에, 도 54의 (E)와 같이 렌즈(8305)를 사용하여 확대하여도, 사용자에 화소가 시인되지 않아 현장감이 더 높은 영상을 표시할 수 있다.
다음으로, 도 54의 (A) 내지 (E)에 도시된 전자 기기와, 상이한 전자 기기의 일례를 도 55의 (A) 내지 (G)에 도시하였다.
도 55의 (A) 내지 (G)에 도시된 전자 기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것), 마이크로폰(9008) 등을 가진다.
도 55의 (A) 내지 (G)에 도시된 전자 기기는 다양한 기능을 가진다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능을 사용하여 다양한 컴퓨터 네트워크에 접속하는 기능, 무선 통신 기능을 사용하여 다양한 데이터의 송신 또는 수신을 수행하는 기능, 기록 매체에 기록되어 있는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 도 55의 (A) 내지 (G)에 도시된 전자 기기가 가질 수 있는 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다. 또한, 도 55의 (A) 내지 (G)에는 도시하지 않았지만, 전자 기기에는 복수의 표시부를 가지는 구성으로 하여도 좋다. 또한, 이 전자 기기에 카메라 등을 제공하여 정지 화상을 촬영하는 기능, 동영상을 촬영하는 기능, 촬영한 화상을 기록 매체(외부 또는 카메라에 내장)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.
도 55의 (A) 내지 (G)에 도시된 전자 기기의 자세한 내용에 대하여 이하에서 설명을 한다.
도 55의 (A)는 텔레비전 장치(9100)를 도시한 사시도이다. 텔레비전 장치(9100)는 대화면, 예를 들어 50인치 이상 또는 100인치 이상의 표시부(9001)를 제공할 수 있다.
도 55의 (B)는 휴대 정보 단말기(9101)를 도시한 사시도이다. 휴대 정보 단말기(9101)는 예를 들어 전화기, 수첩, 또는 정보 열람 장치 등 중에서 선택된 하나 또는 복수의 기능을 가진다. 구체적으로는 스마트폰으로서 사용할 수 있다. 또한, 휴대 정보 단말기(9101)에는 스피커(9003), 접속 단자(9006), 센서(9007) 등을 제공하여도 좋다. 또한, 휴대 정보 단말기(9101)는 문자나 화상 정보를 그 복수의 면에 표시할 수 있다. 예를 들어 3개의 조작 버튼(9050)(조작 아이콘 또는 단순히 아이콘이라고도 함)을 표시부(9001) 중 한 면에 표시할 수 있다. 또한, 파선의 직사각형으로 나타낸 정보(9051)를 표시부(9001)의 다른 면에 표시할 수 있다. 또한, 정보(9051)의 일례로서는, 전자 메일이나 SNS(Social Networking Service)나 전화 등의 착신을 알리는 표시, 전자 메일이나 SNS 등의 제목, 전자 메일이나 SNS 등의 송신자명, 일시, 시각, 배터리의 잔량, 안테나 수신의 강도 등이 있다. 또는 정보(9051)가 표시되는 위치에 정보(9051) 대신에 조작 버튼(9050) 등을 표시하여도 좋다.
도 55의 (C)는 휴대 정보 단말기(9102)를 도시한 사시도이다. 휴대 정보 단말기(9102)는 표시부(9001)의 3면 이상에 정보를 표시하는 기능을 가진다. 여기서는 정보(9052), 정보(9053), 정보(9054)가 각각 다른 면에 표시되어 있는 예를 나타내었다. 예를 들어, 휴대 정보 단말기(9102)의 사용자는 옷의 가슴 포켓에 휴대 정보 단말기(9102)를 수납한 상태로, 그 표시(여기서는 정보(9053))를 확인할 수 있다. 구체적으로는, 착신한 전화의 발신자의 전화번호 또는 이름 등을 휴대 정보 단말기(9102)의 위쪽으로부터 관찰할 수 있는 위치에 표시한다. 사용자는 휴대 정보 단말기(9102)를 포켓으로부터 꺼내지 않고, 표시를 확인하여, 전화를 받을지 여부를 판단할 수 있다.
도 55의 (D)는 손목시계형 휴대 정보 단말기(9200)를 도시한 사시도이다. 휴대 정보 단말기(9200)는 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등 다양한 애플리케이션을 실행할 수 있다. 또한 표시부(9001)는 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 수행할 수 있다. 또한 휴대 정보 단말기(9200)는 통신 규격된 근거리 무선 통신을 실행할 수 있다. 예를 들어 무선 통신 가능한 헤드세트와 상호 통신함으로써 핸즈프리 통화를 할 수 있다. 또한 휴대 정보 단말기(9200)는 접속 단자(9006)를 가지고, 커넥터를 통하여 다른 정보 단말기와 직접 데이터를 주고받을 수 있다. 또한 접속 단자(9006)를 통하여 충전을 수행할 수도 있다. 또한 충전 동작은 접속 단자(9006)를 통하지 않고, 무선 급전에 의하여 수행하여도 좋다.
도 55의 (E), (F), 및 (G)는 접을 수 있는 휴대 정보 단말기(9201)를 도시한 사시도이다. 또한, 도 55의 (E)가 휴대 정보 단말기(9201)를 전개한 상태의 사시도이고, 도 55의 (F)가 휴대 정보 단말기(9201)를 전개한 상태 또는 접은 상태의 한쪽으로부터 다른 쪽으로 변화하는 도중의 상태의 사시도이고, 도 55의 (G)가 휴대 정보 단말기(9201)를 접은 상태의 사시도이다. 휴대 정보 단말기(9201)는 접은 상태에서는 휴대성이 우수하고, 펼친 상태에서는 이음매가 없는 넓은 표시 영역으로 표시의 일람성이 우수하다. 휴대 정보 단말기(9201)가 가지는 표시부(9001)는 힌지(9055)에 의하여 연결된 3개의 하우징(9000)으로 지지된다. 힌지(9055)를 통하여 2개의 하우징(9000) 사이를 굴곡시킴으로써, 휴대 정보 단말기(9201)를 펼친 상태로부터 접은 상태로 가역적으로 변형시킬 수 있다. 예를 들어, 휴대 정보 단말기(9201)는 곡률 반경 1mm 이상 150mm 이하로 구부릴 수 있다.
본 실시형태에서 서술한 전자 기기는 어떤 정보를 표시하기 위한 표시부를 가진다. 다만, 본 발명의 일 형태에 따른 반도체 장치는 표시부를 가지지 않는 전자 기기에도 적용할 수 있다.
본 실시형태에서 예시한 구성예, 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예, 또는 도면 등과 적절히 조합하여 실시할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 8)
본 실시형태에서는 본 발명의 일 형태인 표시 장치를 가지는 전자 기기에 대하여 설명한다.
이하에서 예시하는 전자 기기는 표시부에 본 발명의 일 형태의 표시 장치를 구비하는 것이다. 따라서, 높은 해상도가 실현된 전자 기기이다. 또한 높은 해상도와 큰 화면이 양립된 전자 기기로 할 수 있다.
본 발명의 일 형태의 전자 기기의 표시부에는, 예를 들어 풀 하이비전, 4K2K, 8K4K, 16K8K, 또는 그 이상의 해상도를 가지는 영상을 표시시킬 수 있다. 또한, 표시부의 화면 크기로서는, 대각선 20인치 이상, 대각선 30인치 이상, 대각선 50인치 이상, 대각선 60인치 이상, 또는 대각선 70인치 이상으로 할 수도 있다.
전자 기기로서는 예를 들어, 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지(Digital Signage: 전자 간판), 파칭코기 등의 대형 게임기 등 비교적 큰 화면을 구비하는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등을 들 수 있다.
본 발명의 일 형태의 전자 기기 또는 조명 장치는, 가옥 또는 빌딩의 내벽 또는 외벽, 또는 자동차의 내장 또는 외장의 곡면을 따라 제공할 수 있다.
본 발명의 일 형태의 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써 표시부에서 영상이나 정보 등을 표시할 수 있다. 또한 전자 기기가 안테나 및 이차 전지를 가지는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태의 전자 기기 또는 조명 장치는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것)를 가져도 좋다.
본 발명의 일 형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록된 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
도 56의 (A)에 텔레비전 장치의 일례를 도시하였다. 텔레비전 장치(7100)는 하우징(7101)에 표시부(7500)가 제공된다. 여기서는 스탠드(7103)에 의하여 하우징(7101)을 지탱한 구성을 도시하였다.
표시부(7500)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 56의 (A)에 도시된 텔레비전 장치(7100)의 조작은 하우징(7101)이 가지는 조작 스위치나, 별체의 리모트 컨트롤러(7111)에 의하여 수행할 수 있다. 또는, 표시부(7500)에 터치 센서를 구비하여도 좋고, 손가락 등으로 표시부(7500)를 터치함으로써 조작하여도 좋다. 리모트 컨트롤러(7111)는 상기 리모트 컨트롤러(7111)로부터 출력되는 정보를 표시하는 표시부를 가져도 좋다. 리모트 컨트롤러(7111)가 구비하는 조작 키 또는 터치 패널에 의하여 채널 및 음량의 조절을 할 수 있어 표시부(7500)에 표시되는 영상을 조작할 수 있다.
또한, 텔레비전 장치(7100)는 수신기 및 모뎀 등을 구비한 구성으로 한다. 수신기에 의하여 일반적인 텔레비전 방송의 수신을 수행할 수 있다. 또한, 모뎀을 통하여 유선 또는 무선으로 통신 네트워크에 접속함으로써 한 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이, 또는 수신자들 사이 등)의 정보 통신을 행할 수도 있다.
도 56의 (B)에 노트북형 퍼스널 컴퓨터(7200)를 도시하였다. 노트북형 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 외부 접속 포트(7214) 등을 가진다. 하우징(7211)에 표시부(7500)가 제공된다.
표시부(7500)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 56의 (C) 및 (D)에 디지털 사이니지(Digital Signage: 전자 간판)의 일례를 도시하였다.
도 56의 (C)에 도시된 디지털 사이니지(7300)는 하우징(7301), 표시부(7500), 및 스피커(7303) 등을 가진다. 또한, LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 마이크로폰 등을 가질 수 있다.
또한, 도 56의 (D)는 원기둥 모양의 기둥(7401)에 장착된 디지털 사이니지(7400)이다. 디지털 사이니지(7400)는 기둥(7401)의 곡면을 따라 제공된 표시부(7500)를 가진다.
도 56의 (C) 및 (D)에서, 표시부(7500)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
표시부(7500)가 넓을수록 한번에 제공할 수 있는 정보량을 증가시킬 수 있다. 또한, 표시부(7500)가 넓을수록 사람의 눈에 띄기 쉽고, 예를 들어 광고의 홍보 효과를 높일 수 있다.
표시부(7500)에 터치 패널을 적용함으로써, 표시부(7500)에 화상 또는 동영상을 표시할뿐더러, 사용자가 직관적으로 조작할 수 있어 바람직하다. 또한 노선 정보 또는 교통 정보 등의 정보를 제공하기 위한 용도로 사용하는 경우에는, 직관적인 조작에 의하여 사용성을 높일 수 있다.
또한, 도 56의 (C) 및 (D)에 도시된 바와 같이, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)는 사용자가 소유하는 스마트폰 등의 정보 단말기(7311) 또는 정보 단말기(7411)와 무선 통신에 의하여 연계할 수 있는 것이 바람직하다. 예를 들어, 표시부(7500)에 표시되는 광고의 정보를, 정보 단말기(7311) 또는 정보 단말기(7411)의 화면에 표시시킬 수 있다. 또한 정보 단말기(7311) 또는 정보 단말기(7411)를 조작함으로써 표시부(7500)의 표시를 전환할 수 있다.
또한 디지털 사이니지(7300) 또는 디지털 사이니지(7400)에 정보 단말기(7311) 또는 정보 단말기(7411)의 화면을 조작 수단(컨트롤러)으로 한 게임을 실행시킬 수도 있다. 이에 의하여, 불특정 다수의 사용자가 동시에 게임에 참여하여, 즐길 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
214, 216, 222, 224, 244, 254, 280, 274, 281: 절연체, 301a, 301b, 305a, 305b, 311, 313, 315, 317: 도전체, 321: 하부 전극, 323: 절연체, 325: 상부 전극, 331, 333, 335, 337, 341, 343, 347, 351, 353, 355, 357: 도전체, 361, 363: 절연체, 421, 441: 트랜지스터, 700, 700A: 표시 장치, 701, 705: 기판, 702: 화소부, 704: 소스 드라이버 회로부, 708: FPC 단자부, 711: 리드 배선부, 712: 실재, 716: FPC, 730: 절연막, 732: 밀봉막, 734: 절연막, 736: 착색막, 750, 750A, 752, 752A, 754, 754A: 트랜지스터, 760: 접속 전극, 772: 도전층, 775: 액정 소자, 778: 구조체, 780: 이방성 도전막, 782: 발광 소자, 786: EL층, 788: 도전막, 790: 용량 소자

Claims (1)

  1. 표시 장치로서,
    제 1 트랜지스터와, 상기 제 1 트랜지스터와 전기적으로 접속되는 표시 소자를 가지고,
    상기 제 1 트랜지스터는 제 1 산화물과, 제 2 산화물과, 제 1 도전체와, 제 2 도전체와, 제 3 도전체와, 제 1 절연체와, 제 2 절연체를 가지고,
    상기 제 1 도전체 및 상기 제 2 도전체는 상기 제 1 산화물 위에 서로 떨어져 배치되고,
    상기 제 1 절연체는 상기 제 1 도전체 및 상기 제 2 도전체 위에 배치되고,
    상기 제 1 절연체는 개구를 가지고,
    상기 개구는 상기 제 1 도전체와 상기 제 2 도전체 사이에 중첩되고,
    상기 제 3 도전체는 상기 개구 내에 배치되고,
    상기 제 2 절연체는 상기 제 1 산화물, 상기 제 1 도전체, 상기 제 2 도전체 및 상기 제 1 절연체의 각각과, 상기 제 3 도전체 사이에 배치되고,
    상기 제 2 산화물은 상기 제 1 산화물, 상기 제 1 도전체, 상기 제 2 도전체 및 상기 제 1 절연체의 각각과, 상기 제 2 절연체 사이에 배치되고,
    상기 제 1 산화물은, 제 1 영역과, 제 2 영역과, 상기 제 1 영역과 상기 제 2 영역 사이에 위치하는 제 3 영역과, 상기 제 1 영역과 상기 제 3 영역 사이에 위치하는 제 4 영역과, 상기 제 2 영역과 상기 제 3 영역 사이에 위치하는 제 5 영역을 가지고,
    상기 제 4 영역 및 상기 제 5 영역은 각각, 상기 제 2 산화물과 중첩되고,
    상기 제 3 영역은 상기 제 3 도전체와 중첩되고,
    상기 제 4 영역 및 상기 제 5 영역의 저항은, 상기 제 3 영역의 저항보다 낮고, 또한 상기 제 1 영역 및 상기 제 2 영역의 저항보다 높은, 표시 장치.
KR1020237031194A 2018-02-08 2019-01-28 표시 장치 KR102680921B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2018-021216 2018-02-08
JP2018021216 2018-02-08
JP2018025658 2018-02-16
JPJP-P-2018-025658 2018-02-16
PCT/IB2019/050660 WO2019155318A1 (ja) 2018-02-08 2019-01-28 表示装置
KR1020207023783A KR102579601B1 (ko) 2018-02-08 2019-01-28 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207023783A Division KR102579601B1 (ko) 2018-02-08 2019-01-28 표시 장치

Publications (2)

Publication Number Publication Date
KR20230133949A true KR20230133949A (ko) 2023-09-19
KR102680921B1 KR102680921B1 (ko) 2024-07-02

Family

ID=67548979

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207023783A KR102579601B1 (ko) 2018-02-08 2019-01-28 표시 장치
KR1020237031194A KR102680921B1 (ko) 2018-02-08 2019-01-28 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020207023783A KR102579601B1 (ko) 2018-02-08 2019-01-28 표시 장치

Country Status (5)

Country Link
US (1) US11417687B2 (ko)
JP (2) JP7186732B2 (ko)
KR (2) KR102579601B1 (ko)
TW (2) TW202409679A (ko)
WO (1) WO2019155318A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210130724A (ko) 2019-02-22 2021-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 안경형 전자 기기
JP6967627B2 (ja) * 2020-05-08 2021-11-17 アオイ電子株式会社 半導体装置
IL304070A (en) * 2020-12-30 2023-08-01 Asml Netherlands Bv Apparatus and method for cleaning a test system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927455B2 (en) * 2002-12-25 2005-08-09 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device having semiconductor-layer-forming position controlled by ion implantation without using photoresist pattern, and method of manufacturing such power semiconductor device
JP2014007399A (ja) 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016167584A (ja) * 2015-03-03 2016-09-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2017063192A (ja) * 2015-09-24 2017-03-30 株式会社半導体エネルギー研究所 半導体装置の作製方法、電子機器の作製方法、半導体装置、表示装置、記憶装置および電子機器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0278619B1 (en) * 1987-01-30 1993-12-08 Texas Instruments Incorporated Integrated bipolar and CMOS transistor fabrication process
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN104904013B (zh) 2013-01-16 2018-02-09 索尼半导体解决方案公司 固态摄像单元和电子装置
US9449853B2 (en) * 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
JP6402017B2 (ja) 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
JP6823927B2 (ja) 2015-01-21 2021-02-03 株式会社半導体エネルギー研究所 表示システム
JP6708433B2 (ja) 2015-02-24 2020-06-10 株式会社半導体エネルギー研究所 半導体装置
TWI693719B (zh) 2015-05-11 2020-05-11 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
KR102408898B1 (ko) 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
WO2017009738A1 (ja) 2015-07-14 2017-01-19 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6584196B2 (ja) 2015-07-31 2019-10-02 株式会社半導体エネルギー研究所 半導体装置
US10553690B2 (en) * 2015-08-04 2020-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2017103723A1 (ja) 2015-12-15 2017-06-22 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器およびトランジスタの作製方法
KR20170096956A (ko) 2016-02-17 2017-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기
WO2017144994A1 (ja) 2016-02-22 2017-08-31 株式会社半導体エネルギー研究所 トランジスタおよびその作製方法、半導体ウエハならびに電子機器
JP6827270B2 (ja) 2016-03-28 2021-02-10 株式会社ジャパンディスプレイ 半導体装置の作製方法
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10528079B2 (en) 2016-08-26 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Data processing device, display method, input/output method, server system, and computer program
JP2018049267A (ja) 2016-09-16 2018-03-29 株式会社半導体エネルギー研究所 表示システム、電子機器および表示方法
US20200057330A1 (en) 2016-11-10 2020-02-20 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
US10330993B2 (en) 2016-12-23 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Display device
US11217635B2 (en) 2017-04-28 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Imaging display device and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927455B2 (en) * 2002-12-25 2005-08-09 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device having semiconductor-layer-forming position controlled by ion implantation without using photoresist pattern, and method of manufacturing such power semiconductor device
JP2014007399A (ja) 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016167584A (ja) * 2015-03-03 2016-09-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9865712B2 (en) * 2015-03-03 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2017063192A (ja) * 2015-09-24 2017-03-30 株式会社半導体エネルギー研究所 半導体装置の作製方法、電子機器の作製方法、半導体装置、表示装置、記憶装置および電子機器

Also Published As

Publication number Publication date
KR102579601B1 (ko) 2023-09-15
JP2023024481A (ja) 2023-02-16
KR20200115539A (ko) 2020-10-07
TW201937254A (zh) 2019-09-16
JPWO2019155318A1 (ja) 2021-02-25
US11417687B2 (en) 2022-08-16
TW202409679A (zh) 2024-03-01
WO2019155318A1 (ja) 2019-08-15
JP7186732B2 (ja) 2022-12-09
TWI814776B (zh) 2023-09-11
US20210111196A1 (en) 2021-04-15
KR102680921B1 (ko) 2024-07-02
JP7514903B2 (ja) 2024-07-11

Similar Documents

Publication Publication Date Title
JP7514903B2 (ja) 表示装置
WO2021130585A1 (ja) 表示装置、および電子機器
KR20230136118A (ko) 표시 장치
KR20220082845A (ko) 표시 장치 및 전자 기기
JP2023157870A (ja) 半導体装置
KR20240122458A (ko) 전자 장치
JP2022136007A (ja) トランジスタ、および表示装置
WO2023073473A1 (ja) 表示装置、及び表示装置の作製方法
WO2023203417A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2024033742A1 (ja) シフトレジスタ
US20220320184A1 (en) Display apparatus, display module, electronic device, and method for manufacturing display apparatus
WO2022214904A1 (ja) 表示装置
WO2022200937A1 (ja) 表示装置、及び電子機器
WO2022248962A1 (ja) 表示装置、表示モジュール、及び、電子機器
WO2022123387A1 (ja) 表示装置および電子機器
WO2022189908A1 (ja) 表示装置
KR20240116754A (ko) 반도체 장치, 반도체 장치의 제작 방법
KR20240093781A (ko) 표시 장치 및 표시 장치의 제작 방법
CN118402336A (zh) 显示装置、显示模块及电子设备
TW202323934A (zh) 電子裝置
KR20230174233A (ko) 표시 장치
KR20240093743A (ko) 유기 화합물의 산소 부가체를 저감하는 방법, 전자 디바이스의 제작 방법 및 표시 장치의 제작 방법
CN118235194A (zh) 电子设备
CN116686034A (zh) 显示装置
KR20240093503A (ko) 표시 장치 및 표시 장치의 제작 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right