TW201937254A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW201937254A
TW201937254A TW108103699A TW108103699A TW201937254A TW 201937254 A TW201937254 A TW 201937254A TW 108103699 A TW108103699 A TW 108103699A TW 108103699 A TW108103699 A TW 108103699A TW 201937254 A TW201937254 A TW 201937254A
Authority
TW
Taiwan
Prior art keywords
insulator
oxide
conductor
transistor
region
Prior art date
Application number
TW108103699A
Other languages
English (en)
Other versions
TWI814776B (zh
Inventor
山崎舜平
楠紘慈
及川欣聡
吉住健輔
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201937254A publication Critical patent/TW201937254A/zh
Application granted granted Critical
Publication of TWI814776B publication Critical patent/TWI814776B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Abstract

提供一種清晰度高的顯示裝置。提供一種功耗低的顯示裝置。提供一種可靠性高的顯示裝置。一種包括第一電晶體、與第一電晶體電連接的顯示元件的顯示裝置。第一電晶體包括第一氧化物、第二氧化物、第一導電體、第二導電體、第三導電體、第一絕緣體及第二絕緣體。第一導電體及第二導電體在第一氧化物上彼此分離地配置。第一絕緣體配置在第一導電體及第二導電體上並具有開口，該開口與第一導電體與第二導電體之間重疊。第三導電體配置於開口中。第二絕緣體配置於第一氧化物、第一導電體、第二導電體及第一絕緣體與第三導電體之間。第二氧化物配置於第一氧化物、第一導電體、第二導電體及第一絕緣體與第二絕緣體之間。

Description

顯示裝置
本發明的一個實施方式係關於顯示裝置及顯示裝置的製造方法。本發明的一個實施方式係關於電晶體及電晶體的製造方法。
注意，本發明的一個實施方式不侷限於上述技術領域。作為本說明書等所公開的本發明的一個實施方式的技術領域的例子，可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、輸入裝置、輸入輸出裝置、這些裝置的驅動方法或這些裝置的製造方法。半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。
作為可用於電晶體的半導體材料，使用金屬氧化物的氧化物半導體受到矚目。例如，專利文獻1公開了如下半導體裝置：層疊有多個氧化物半導體層，在該多個氧化物半導體層中，被用作通道的氧化物半導體層包含銦及鎵，並且使銦的比例比鎵的比例高，而場效移動率(有時，簡稱為移動率或mFE)得到提高的半導體裝置。
由於能夠用於半導體層的金屬氧化物可以利用濺射法等形成，所以可以被用於構成大型顯示裝置的電晶體的半導體層。此外，因為可以將使用多晶矽或非晶矽的電晶體的生產設備的一部分改良而利用，所以還可以抑制設備投資。另外，與使用非晶矽的電晶體相比，使用金屬氧化物的電晶體具有高場效移動率，所以可以實現設置有驅動器電路的高功能的顯示裝置。
另外，作為用來增強現實(AR：Augmented Reality)或虛擬實境(VR：Virtual Reality)的顯示裝置，可穿戴型顯示裝置、固定式顯示裝置逐漸普及。作為可穿戴型顯示裝置，例如，有頭戴顯示器(HMD：Head Mounted Display)或眼鏡型的顯示裝置等。作為固定式顯示裝置，例如，有平視顯示器(HUD：Head-Up Display)等。
[專利文獻1]日本專利申請公開第2014-7399號公報
如頭戴顯示器(HMD)等顯示面與使用者的距離近的顯示裝置使用者更易於觀察像素而可能感到很強的顆粒感，有時會減弱AR或VR的沉浸感或臨場感。因此，期望一種使用者看不出像素的具備高清晰像素的顯示裝置。
鑒於上述需求，本發明的一個實施方式的目的之一是提供一種清晰度高的顯示裝置。本發明的一個實施方式提供一種功耗低的顯示裝置。本發明的一個實施方式提供一種可靠性高的顯示裝置。本發明的一個實施方式提供一種新穎的顯示裝置。
注意，這些目的的記載不妨礙其他目的的存在。注意，本發明的一個實施方式並不需要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍等的記載衍生上述以外的目的。
本發明的一個實施方式是包括第一電晶體以及與第一電晶體電連接的顯示元件的顯示裝置。第一電晶體包括第一氧化物、第二氧化物、第一導電體、第二導電體、第三導電體、第一絕緣體及第二絕緣體。第一導電體及第二導電體在第一氧化物上彼此分離地配置。第一絕緣體配置於第一導電體及第二導電體上並具有開口，該開口與第一導電體與第二導電體之間重疊。第三導電體配置於開口中，第二絕緣體配置於第一氧化物、第一導電體、第二導電體及第一絕緣體與第三導電體之間，第二氧化物配置於第一氧化物、第一導電體、第二導電體及第一絕緣體與第二絕緣體之間。
另外，本發明的一個實施方式是包括第一電晶體、與第一電晶體電連接的顯示元件以及結構體的顯示裝置。第一電晶體包括第一氧化物、第二氧化物、第一導電體、第二導電體、第三導電體、第一絕緣體及第二絕緣體。第一導電體及第二導電體在第一氧化物上彼此分離地配置。第一絕緣體配置於第一導電體及第二導電體上並具有開口，該開口與第一導電體與第二導電體之間重疊。第三導電體配置於開口中。第二絕緣體配置於第一氧化物、第一導電體、第二導電體及第一絕緣體與第三導電體之間。第二氧化物配置於第一氧化物、第一導電體、第二導電體及第一絕緣體與第二絕緣體之間。結構體配置在與包括顯示元件的層相同的層中，結構體具有與第一電晶體重疊的區域。
另外，本發明的一個實施方式是包括第一電晶體、第二電晶體以及與第二電晶體電連接的顯示元件的顯示裝置。第一電晶體包括第一氧化物、第二氧化物、第一導電體、第二導電體、第三導電體、第一絕緣體及第二絕緣體。第一導電體及第二導電體在第一氧化物上彼此分離地配置。第一絕緣體配置於第一導電體及第二導電體上並具有開口，該開口與第一導電體與第二導電體之間重疊。第三導電體配置於開口中。第二絕緣體配置於第一氧化物、第一導電體、第二導電體及第一絕緣體與第三導電體之間。第二氧化物配置於第一氧化物、第一導電體、第二導電體及第一絕緣體與第二絕緣體之間。包括第一電晶體的層位於包括顯示元件的層與第二電晶體所包括的層之間。
另外，本發明的一個實施方式是包括第一電晶體、第二電晶體、第二電晶體電連接的顯示元件以及遮光膜的顯示裝置。第一電晶體包括第一氧化物、第二氧化物、第一導電體、第二導電體、第三導電體、第一絕緣體及第二絕緣體。第一導電體及第二導電體在第一氧化物上彼此分離地配置。第一絕緣體配置於第一導電體及第二導電體上並具有開口，該開口與第一導電體與第二導電體之間重疊。第三導電體配置於開口中。第二絕緣體配置於第一氧化物、第一導電體、第二導電體及第一絕緣體與第三導電體之間。第二氧化物配置於第一氧化物、第一導電體、第二導電體及第一絕緣體與第二絕緣體之間。包括第一電晶體的層位於包括顯示元件的層與第二電晶體所包括的層之間。遮光膜位於顯示元件的上方。遮光膜、第一電晶體及第二電晶體具有重疊的區域。
在上述顯示裝置中，第二電晶體較佳為在通道形成區域中含有矽。
另外，在上述顯示裝置中，第二電晶體可以為n通道型。
另外，在上述顯示裝置中，第二電晶體可以為p通道型。
較佳的是，上述顯示裝置中還包括第三絕緣體，第三絕緣體配置於第一氧化物、第一導電體、第二導電體及第二氧化物與第一絕緣體之間且其氧透過性低於第一絕緣體。
較佳的是，上述顯示裝置中還包括第三絕緣體，第三絕緣體配置於第一氧化物、第一導電體及第二導電體與第一絕緣體之間，第三絕緣體比第一絕緣體的氧透過性低，第二氧化物與第一絕緣體接觸。
較佳的是，上述顯示裝置中還包括第四導電體和第五導電體，第四導電體配置於第一導電體與第一氧化物之間，第五導電體配置於第二導電體與第一氧化物之間，第一導電體的一部分與第一氧化物的頂面接觸，第二導電體的一部分與第一氧化物的頂面接觸。
在上述顯示裝置中，較佳為第一導電體與第二導電體的距離比開口的通道長度方向的長度短。
另外，本發明的一個實施方式是包括第一電晶體以及與第一電晶體電連接的顯示元件的顯示裝置。第一電晶體包括第一氧化物、第二氧化物、導電體、第一絕緣體、第二絕緣體、第三絕緣體、第四絕緣體。第二氧化物位於第一氧化物上。第一絕緣體位於第二氧化物上。導電體位於第一絕緣體上。第二絕緣體與第一氧化物的頂面的一部分、第一氧化物的側面的一部分及第二氧化物的側面的一部分接觸。第三絕緣體位於第二絕緣體上。第二氧化物的一部分及第一絕緣體的一部分位於導電體的側面與第三絕緣體的側面之間。第四絕緣體與第二氧化物的頂面、第一絕緣體的頂面、導電體的頂面及第三絕緣體的頂面接觸。第一氧化物包括第一區域、第二區域以及位於第一區域與第二區域之間的第三區域。導電體以與第三區域重疊的方式位於第三區域的上方。第二絕緣體與第一區域及第二區域接觸，第一區域及第二區域的電阻低於第三區域的電阻。
另外，本發明的一個實施方式是包括第一電晶體、與第一電晶體電連接的顯示元件以及結構體。第一電晶體包括第一氧化物、第二氧化物、導電體、第一絕緣體、第二絕緣體、第三絕緣體及第四絕緣體。第二氧化物位於第一氧化物上，第一絕緣體位於第二氧化物上，導電體位於第一絕緣體上。第二絕緣體與第一氧化物的頂面的一部分、第一氧化物的側面的一部分及第二氧化物的側面的一部分接觸。第三絕緣體位於第二絕緣體上，第二氧化物的一部分及第一絕緣體的一部分位於導電體的側面與第三絕緣體的側面之間。第四絕緣體與第二氧化物的頂面、第一絕緣體的頂面、導電體的頂面及第三絕緣體的頂面接觸。第一氧化物包括第一區域、第二區域以及位於第一區域與第二區域之間的第三區域，導電體以與第三區域重疊的方式位於第三區域的上方，第二絕緣體與第一區域及第二區域接觸，第一區域及第二區域的電阻低於第三區域的電阻，結構體配置在與具有顯示元件的層相同的層中，結構體具有與第一電晶體重疊的區域。
另外，本發明的一個實施方式是包括第一電晶體、第二電晶體以及與第二電晶體電連接的顯示元件的顯示裝置。第一電晶體包括第一氧化物、第二氧化物、導電體、第一絕緣體、第二絕緣體、第三絕緣體以及第四絕緣體。第二氧化物位於第一氧化物上，第一絕緣體位於第二氧化物上，導電體位於第一絕緣體上。第二絕緣體與第一氧化物的頂面的一部分、第一氧化物的側面的一部分及第二氧化物的側面的一部分接觸。第三絕緣體位於第二絕緣體上，第二氧化物的一部分及第一絕緣體的一部分位於導電體的側面與第三絕緣體的側面之間。第四絕緣體與第二氧化物的頂面、第一絕緣體的頂面、導電體的頂面及第三絕緣體的頂面接觸。第一氧化物包括第一區域、第二區域以及位於第一區域與第二區域之間的第三區域，導電體以與第三區域重疊的方式位於第三區域的上方，第二絕緣體與第一區域及第二區域接觸，第一區域及第二區域的電阻比第三區域的電阻低，包括第一電晶體的層位於包括顯示元件的層與第二電晶體所包括的層之間。
另外，本發明的一個實施方式是包括第一電晶體、第二電晶體、第二電晶體電連接的顯示元件以及遮光膜的顯示裝置。第一電晶體包括第一氧化物、第二氧化物、導電體、第一絕緣體、第二絕緣體、第三絕緣體及第四絕緣體。第二氧化物位於第一氧化物上，第一絕緣體位於第二氧化物上，導電體位於第一絕緣體上。第二絕緣體與第二氧化物的頂面的一部分、第一氧化物的側面的一部分及第二氧化物的側面的一部分接觸。第三絕緣體位於第二絕緣體上，第二氧化物的一部分及第一絕緣體的一部分位於導電體的側面與第三絕緣體的側面之間。第四絕緣體與第二氧化物的頂面、第一絕緣體的頂面、導電體的頂面及第三絕緣體的頂面接觸。第一氧化物包括第一區域、第二區域以及位於第一區域與第二區域之間的第三區域，導電體以與第三區域重疊的方式位於第三區域的上方，第二絕緣體與第一區域及第二區域接觸，第一區域及第二區域的電阻比第三區域的電阻低，遮光膜位於顯示元件的上方，遮光膜、第一電晶體及第二電晶體具有重疊的區域。
另外，在上述顯示裝置中，較佳為第二電晶體在通道形成區域中含有矽。
另外，在上述顯示裝置中，第二電晶體可以為n通道型。
另外，在上述顯示裝置中，第二電晶體可以為p通道型。
另外，在上述顯示裝置中，較佳為第一區域及第二區域含有磷和硼中的一種以上。
另外，在上述顯示裝置中，較佳為第一區域及第二區域比第三區域含有更多的氫。
另外，在上述顯示裝置中，較佳為第二氧化物與第一區域的一部分及第二區域的一部分重疊。
較佳的是，上述顯示裝置中還包括第五絕緣體，第五絕緣體與第一絕緣體的頂面及第二氧化物的側面的一部分接觸，第一氧化物還包括第四區域和第五區域，第四區域位於第一區域與第三區域之間，第五區域位於第二區域與第三區域之間，第四區域及第五區域的電阻比第三區域的電阻低比第一區域及第二區域的電阻高。
另外，在上述顯示裝置中，較佳為第四區域及第五區域包含磷和硼中的一種以上。
另外，在上述顯示裝置中，較佳為第一區域及第二區域比第四區域及第五區域含有更多的磷或硼。
在上述顯示裝置中，較佳為第一區域、第二區域、第四區域及第五區域比第三區域含有更多的氫。
另外，在上述顯示裝置中，較佳為第一區域及第二區域比第四區域及第五區域含有更多的氫。
另外，在上述顯示裝置中，較佳為第二氧化物與第四區域的一部分及第五區域的一部分重疊。
在上述顯示裝置中，較佳為第一氧化物及第二氧化物含有In、元素M(M為Al、Ga、Y或Sn)和Zn。
在上述顯示裝置中，較佳為第一氧化物中相對於元素M的In的原子個數比大於第二氧化物中相對於元素M的In的原子個數比。
較佳的是，上述顯示裝置中還包括第三氧化物，第三氧化物配置在第一氧化物之下。
在上述顯示裝置中，較佳為第一氧化物、第二氧化物及第三氧化物含有In、元素M(M為Al、Ga、Y或Sn)和Zn。
在上述顯示裝置中，較佳為第一氧化物中相對於元素M的In的原子個數比大於第二氧化物及第三氧化物中相對於元素M的In的原子個數比。
在上述顯示裝置中，顯示元件可以為液晶元件。
在上述顯示裝置中，顯示元件可以為發光元件。
根據本發明的一個實施方式可以提供一種清晰度高的顯示裝置。另外，根據本發明的一個實施方式可以提供一種功耗低的顯示裝置。另外，根據本發明的一個實施方式可以提供一種可靠性高的顯示裝置。另外，根據本發明的一個實施方式可以提供一種新穎的顯示裝置。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，可以從說明書、圖式、申請專利範圍等的記載衍生上述以外的效果。
以下，參照圖式對實施方式進行說明。但是，實施方式可以以多個不同方式來實施，所屬技術領域的通常知識者可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的精神及其範圍。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
在本說明書所說明的圖式中，為便於清楚地說明，有時誇大表示各結構的大小、層的厚度或區域。
本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免組件的混淆而附加的，而不是為了在數目方面上進行限定的。
在本說明書中，為了方便起見，使用“上”、“下”等表示配置的詞句以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各結構的方向適當地改變。因此，不侷限於說明書中所說明的詞句，根據情況可以適當地換詞句。
另外，在本說明書等中，在電晶體的極性或電路工作中的電流方向變化的情況等下，電晶體所包括的源極及汲極的功能有時相互調換。因此，源極和汲極可以相互調換。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接對象間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。
另外，在本說明書等中，在沒有特別的說明的情況下，關態電流是指電晶體處於關閉狀態(也稱為非導通狀態、遮斷狀態)時的汲極電流。在沒有特別的說明的情況下，在n通道電晶體中，關閉狀態是指閘極與源極間的電壓Vgs 低於臨界電壓Vth (p通道型電晶體中Vgs 高於Vth )的狀態。
在本說明書等中，顯示裝置的一個實施方式的顯示面板是指能夠在顯示面顯示(輸出)影像等的面板。因此，顯示面板是輸出裝置的一個實施方式。
另外，在本說明書等中，有時將在顯示面板的基板上安裝有例如FPC(Flexible Printed Circuit：軟性印刷電路)或TCP(Tape Carrier Package：捲帶式封裝)等連接器的結構或在基板上以COG(Chip On Glass：晶粒玻璃接合)方式等直接安裝IC(積體電路)的結構稱為顯示面板模組或顯示模組，或者也簡稱為顯示面板等。
注意，在本說明書等中，顯示裝置的一個實施方式的觸控面板具有如下功能：在顯示面顯示影像等的功能；以及檢測出手指或觸控筆等被檢測體接觸、被壓或靠近顯示面的作為觸控感測器的功能。因此，觸控面板是輸入輸出裝置的一個實施方式。
觸控面板例如也可以稱為具有觸控感測器的顯示面板(或顯示裝置)、具有觸控感測器功能的顯示面板(或顯示裝置)。觸控面板也可以包括顯示面板及觸控感測器面板。或者，也可以具有在顯示面板內部或表面具有觸控感測器的功能的結構。
另外，在本說明書等中，有時將在觸控面板的基板上安裝有連接器或IC的結構稱為觸控面板模組、顯示模組，或者簡稱為觸控面板等。
實施方式1
在本實施方式中，對本發明的一個實施方式的顯示裝置及其製造方法進行說明。
本發明的一個實施方式的顯示裝置包括第一電晶體和與第一電晶體電連接的顯示元件。第一電晶體包括第一氧化物、第二氧化物、第一導電體、第二導電體、第三導電體、第一絕緣體及第二絕緣體。第一導電體及第二導電體在第一氧化物上彼此分離地配置。第一絕緣體配置於第一導電體及第二導電體上並具有開口，該開口與第一導電體與第二導電體之間重疊。第三導電體配置於開口中。第二絕緣體配置於第一氧化物、第一導電體、第二導電體及第一絕緣體與第三導電體之間。第二氧化物配置於第一氧化物、第一導電體、第二導電體及第一絕緣體與第二絕緣體之間。
另外，本發明的一個實施方式的顯示裝置包括第一電晶體和與第一電晶體電連接的顯示元件。第一電晶體包括第一氧化物、第二氧化物、導電體、第一絕緣體、第二絕緣體、第三絕緣體、第四絕緣體。第二氧化物位於第一氧化物上。第一絕緣體位於第二氧化物上。導電體位於第一絕緣體上。第二絕緣體與第一氧化物的頂面的一部分、第一氧化物的側面的一部分及第二氧化物的側面的一部分接觸。第三絕緣體位於第二絕緣體上。另外，第二氧化物的一部分及第一絕緣體的一部分位於導電體的側面與第三絕緣體的側面之間。第四絕緣體與第二氧化物的頂面、第一絕緣體的頂面、導電體的頂面及第三絕緣體的頂面接觸。另外，第一氧化物包括第一區域、第二區域以及位於第一區域與第二區域之間的第三區域。導電體以與第三區域重疊的方式位於第三區域的上方。第二絕緣體與第一區域及第二區域接觸，第一區域及第二區域的電阻低於第三區域的電阻。
藉由採用該結構，電晶體在像素內所佔的面積變小，由此可以顯示極高清晰的影像。因此，適用於顯示面與使用者的距離較近的設備，尤其是可攜式電子裝置、穿戴式電子裝置(可穿戴裝置)及電子書閱讀器端末等。另外，適用於虛擬實境(VR：Virtual Reality)設備、增強現實(AR：Augmented Reality)設備等。另外，可以實現功耗低的顯示裝置。另外，可以實現可靠性高的顯示裝置。
á結構例子1ñ
圖1是本發明的一個實施方式的顯示裝置700的俯視圖。顯示裝置700包括利用密封劑712貼合在一起的第一基板701和第二基板705。在被第一基板701、第二基板705及密封劑712密封的區域中，第一基板701上設置有像素部702、源極驅動電路部704及閘極驅動電路部706。像素部702設置有多個顯示元件。
另外，第一基板701的不與第二基板705重疊的部分中設置有與FPC716(FPC：Flexible printed circuit軟性印刷電路)連接的FPC端子部708。利用FPC716藉由FPC端子部708及信號線710分別對像素部702、源極驅動電路部704及閘極驅動電路部706提供各種信號等。
可以設置多個閘極驅動電路部706。另外，閘極驅動電路部706及源極驅動電路部704分別另行形成在半導體基板等上，也可以採用被封裝的IC晶片的方式。該IC晶片可以安裝在第一基板701上或安裝到FPC716。
作為設置在像素部702中的顯示元件，可以舉出液晶元件、發光元件等。作為液晶元件，可以採用透射型液晶元件、反射型液晶元件、半透射型液晶元件等。另外，作為發光元件可以舉出LED(Light Emitting Diode：發光二極體)、OLED(Organic LED：有機LED)、QLED(Quantum-dot LED：量子點發光二極體)、半導體雷射等自發光性的發光元件。另外，可以使用快門方式或光干涉方式的MEMS(Micro Electro Mechanical Systems：微機電系統)元件或採用微囊方式、電泳方式、電潤濕方式或電子粉流體(註冊商標)方式等的顯示元件等。
參照圖2和圖3對作為顯示元件使用液晶元件及EL(Electro Luminescence：電致發光)元件的結構進行說明。圖2及圖3分別是沿著圖1所示的點劃線Q-R的剖面圖。圖2是作為顯示元件使用液晶元件的結構，圖3是作為顯示元件使用發光元件的結構。
á顯示裝置的相同部分的說明ñ
圖2及圖3所示的顯示裝置包括引線配線部711、像素部702、源極驅動電路部704及FPC端子部708。引線配線部711包括信號線710。像素部702包括電晶體750及電容器790。源極驅動電路部704包括電晶體752。圖2及圖3中示出電晶體750及電晶體752的通道長度方向的剖面。
如圖2及圖3所示，電晶體750上設置有絕緣體280、絕緣體274及絕緣體281。絕緣體280、絕緣體274及絕緣體281中埋設有導電體301a、導電體301b、導電體305a及導電體305b。導電體301a與電晶體750的源極和汲極中的一個電連接，導電體301b與電晶體750的源極和汲極中的另一個電連接。導電體305a與電晶體752的源極和汲極中的一個電連接，導電體305b與電晶體752的源極和汲極中的另一個電連接。這裡，可以使導電體301a、導電體301b、導電體305a及導電體305b的頂面的高度與絕緣體281的頂面的高度大致相同。
導電體301a、導電體301b、導電體305a、導電體305b及絕緣體281上設置有絕緣體361。絕緣體361中埋設有導電體311、導電體313、導電體331、電容器790、導電體333、導電體335、信號線710、導電體315、導電體317及導電體337。導電體311與導電體301a電連接。導電體331藉由導電體313與導電體301b電連接。導電體311及導電體313與電晶體750電連接用作佈線。導電體333及導電體335與電容器790電連接。導電體315與導電體305a電連接。導電體337藉由導電體317與導電體305b電連接。導電體315及導電體317與電晶體752電連接並用作佈線。這裡，可以使導電體331、導電體333、導電體335及導電體337的頂面的高度與絕緣體361的頂面的高度大致相同。
導電體331、導電體333、導電體335、導電體337及絕緣體361上設置有絕緣體363。絕緣體363中埋設有導電體341、導電體343、導電體347、導電體353、導電體355及導電體357。導電體351藉由導電體341與導電體331電連接。導電體353、導電體355及導電體357藉由導電體347與導電體337電連接。這裡，可以使導電體351、導電體353、導電體355及導電體357的頂面的高度與絕緣體363的頂面的高度大致相同。
絕緣體214、絕緣體216、絕緣體222、絕緣體224、絕緣體254、絕緣體244、絕緣體280、絕緣體274、絕緣體281、絕緣體361及絕緣體363用作層間膜，也可以用作分別覆蓋其下方的凹凸形狀的平坦化膜。例如，為了提高絕緣體363的頂面的平坦性，可以藉由利用化學機械拋光(CMP：Chemical Mechanical Polishing)法等的平坦化處理使其平面平坦化。
導電體351及絕緣體363上設置有導電層772。導電層772藉由導電體301b、導電體313、導電體331、導電體341及導電體351與電晶體750電連接。導電層772用作顯示元件的像素電極。這裡，可以使導電體351的頂面的高度與絕緣體363的頂面的高度大致相同，另外，絕緣體363的頂面的平坦性高。由此，形成在導電體351及絕緣體363上的導電層772的平坦性高。當導電層772的平坦性高時，可以高效地取出從顯示元件射出的光，由此可以使顯示裝置的亮度高。此外，可以使顯示裝置的功耗低。
導電體353、導電體355、導電體357及絕緣體363上設置有連接電極760。連接電極760藉由導電體353、導電體355、導電體357等與電晶體752電連接。另外，雖然圖2及圖3中作為用作連接電極760與導電體353間的插頭的導電體示出導電體353、導電體355及導電體357這三個導電體，但是本發明的一個實施方式不侷限於此。用作插頭的導電體也可以為一個、兩個或四個以上。藉由設置多個用作插頭的導電體可以減小接觸電阻。
FPC端子部708包括連接電極760、異方性導電膜780及FPC716。連接電極760與FPC716所包括的端子藉由異方性導電膜780電連接。
本實施方式使用的電晶體的通道形成區域可以使用用作氧化物半導體的金屬氧化物(以下也稱為氧化物半導體)。該電晶體包括高度純化且氧缺陷的形成被抑制的氧化物半導體膜。該電晶體可以具有低關態電流。因此，可以延長影像信號等電信號的保持時間，在供電狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，由此可以發揮降低功耗的效果。
另外，在本實施方式中使用的電晶體能夠得到較高的場效移動率，因此能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於顯示裝置，可以在同一基板上形成像素部的切換電晶體及用於驅動電路部的驅動電晶體。亦即，可以採用不採用由矽晶圓等形成的驅動電路的結構，由此可以減少顯示裝置的構件數。另外，藉由在像素部中也使用能夠進行高速驅動的電晶體，可以提供高品質的影像。
將在後面對電晶體750及電晶體752進行詳細說明。
另外，像素部702所包括的電晶體750與源極驅動電路部704所包括的電晶體752也可以使用不同結構的電晶體。例如，可以採用其中一方使用頂閘極型電晶體而另一方使用底閘極型電晶體的結構。另外，上述閘極驅動電路部706也與源極驅動電路部704同樣。
如圖2及圖3所示，電容器790包括下部電極321、上部電極325。另外，下部電極321與上部電極325之間設置有絕緣體323。也就是說，電容器790具有一對電極間夾有用作介電膜的絕緣體323的疊層型結構。另外，雖然圖2及圖3示出絕緣體381上設置有電容器790的例子，但是本發明的一個實施方式不侷限於此，也可以在與絕緣體381不同的絕緣體上設置電容器790。
電容器790上設置有絕緣體361。絕緣體361中埋設有導電體333及導電體335。導電體333及導電體335與電容器790電連接。這裡，可以使導電體333及導電體335的頂面的高度與絕緣體361的頂面的高度大致相同。
導電體333、導電體335及絕緣體361上設置有絕緣體363。絕緣體363中埋設有導電體343。導電體343藉由導電體333及導電體335與電容器790電連接用作佈線。另外，導電體343上設置有絕緣體363。另外，雖然圖2及圖3中作為用作插頭的導電體示出導電體333及導電體335這兩個導電體，但是本發明的一個實施方式不侷限於此。用作插頭的導電體也可以為一個或三個以上。藉由設置多個用作插頭的導電體可以減小接觸電阻。
對電容器790的製造方法的一個例子進行說明。首先，在絕緣體381上形成成為下部電極321的導電膜、成為絕緣體323的絕緣膜、成為上部電極325的導電膜。接著，形成上部電極325。接著，形成絕緣體323及下部電極321，由此可以製造電容器790。或者，先形成上部電極325，然後形成絕緣體323，再形成下部電極321。或者，先形成上部電極325及絕緣體323，然後形成下部電極321。
信號線710較佳為使用含有銅元素的材料等低電阻材料，由此可以減少起因於佈線電阻的信號延遲等，從而可以實現大螢幕顯示。
圖2及圖3中示出導電體301a、導電體301b、導電體305a及導電體305b形成在同一層中並包括同一種材料的例子。另外，示出導電體311、導電體313、下部電極321、信號線710、導電體315及導電體317形成在同一層中並包括同一種材料的例子。另外，示出導電體331、導電體333、導電體335及導電體337形成在同一層中並包括同一種材料的例子。另外，示出導電體341、導電體343及導電體347形成在同一層中並包括同一種材料的例子。另外，示出導電體351、導電體353、導電體355及導電體357形成在同一層中並包括同一種材料的例子。另外，示出導電層772及連接電極760形成在同一層中並包括同一種材料的例子。藉由採用該結構可以簡化製程。另外，上述導電層也可以分別形成在不同層中。另外，也可以分別使用不同種類的材料。
作為第一基板701及第二基板705，例如，可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。例如，作為半導體基板，可以舉出由矽或鍺等構成的半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。再者，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如有SOI(Silicon On Insulator：絕緣層上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電性樹脂基板等。再者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，可以舉出電容元件、電阻元件、切換元件、發光元件、記憶元件等。
另外，作為第一基板701及第二基板705，例如可以使用塑膠基板等具有撓性的基板。當作為第一基板701使用具有撓性的基板時，較佳為在第一基板701與電晶體750等之間設置對水或氫具有阻擋性的絕緣層。
第一基板701與第二基板705之間設置有結構體778。結構體778是柱狀的間隔物，是為了控制第一基板701與第二基板705之間的距離(單元間隙)而設置。另外，作為結構體778可以使用球狀的間隔物。如圖2所示，結構體778較佳為配置於與包括液晶元件775的層為同一層的層中。另外，如圖3所示，結構體778較佳為配置在發光元件782的上方。
如圖2及圖3所示，較佳為電晶體750及電晶體752具有與結構體778重疊的區域。藉由使電晶體750等與結構體778具有重疊的區域，可以抑制在對顯示裝置施加壓力時對該電晶體施加不必要的壓力，由此可以提供機械強度高的顯示裝置。另外，藉由抑制對電晶體施加不必要的壓力，可以抑制電晶體的電特性變動，由此可以提供可靠性高的顯示裝置。
第二基板705一側設置有遮光膜738、彩色膜736以及與它們接觸的絕緣膜734。遮光膜738具有遮蔽從鄰接區域發射的光的功能。或者，遮光膜738具有防止外光到達電晶體750等的功能。如圖2所示，遮光膜738較佳為配置在液晶元件775的上方。另外，如圖3所示，遮光膜738較佳為配置在發光元件782的上方。
á採用液晶元件的顯示裝置的結構例子ñ
圖2所示的顯示裝置700包括液晶元件775。液晶元件775包括導電層772、導電層774以及導電層772與導電層774之間的液晶層776。導電層774設置在第二基板705一側，用作共通電極。另外，導電層772與電晶體750所包括的源極電極或汲極電極電連接。導電層772形成在絕緣體363上用作像素電極。
導電層772可以使用對可見光具有透光性的材料或具有反射性的材料。作為透光性材料，例如，可以使用含有銦、鋅、錫等的氧化物材料。作為反射性材料，例如，可以使用含有鋁、銀等材料。
當作為導電層772使用反射性材料時，顯示裝置700為反射型液晶顯示裝置。當作為導電層772使用透光性材料時，顯示裝置700為透射型液晶顯示裝置。當為反射型液晶顯示裝置的情況下，在觀看側設置偏光板。當為透射型液晶顯示裝置的情況下，以夾著液晶元件的方式設置一對偏光板。
另外，雖然圖2中沒有進行圖示，也可以採用設置與液晶層776接觸的配向膜。另外，可以適當地設置偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)及背光、側光等光源。
液晶層776可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal)、高分子網路型液晶(PNLC：Polymer Network Liquid Crystal)、鐵電液晶、反鐵電液晶等。另外，在採用橫向電場方式的情況下，也可以使用不需要配向膜的呈現藍相的液晶。
另外，作為液晶元件的模式，可以採用TN
(Twisted Nematic：扭曲向列)模式、VA(Vertical Alignment：垂直配向)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、ECB(Electrically Controlled Birefringence：電控雙折射)模式、賓主模式等。
另外，液晶層776可以採用使用高分子分散型液晶、高分子網路型液晶等的散亂型液晶。此時，可以採用不設置彩色膜736進行黑白色顯示的結構，也可以採用使用彩色膜736進行彩色顯示的結構。
另外，作為液晶元件的驅動方法，可以應用利用繼時加法混色法進行彩色顯示的分時顯示方式(也稱為場序列驅動方式)。在該情況下，可以採用不設置彩色膜736的結構。當採用分時顯示方式的情況下，例如無需設置分別呈現R(紅色)、G(綠色)、B(藍色)的子像素，因此具有可以提高像素的開口率、清晰度等優點。
á使用發光元件的顯示裝置ñ
圖3所示的顯示裝置700包括發光元件782。發光元件782包括導電層772、EL層786及導電膜788。EL層786具有有機化合物或量子點等的無機化合物。
作為可用於有機化合物的材料，可以舉出螢光性材料或磷光性材料等。另外，可用於量子點的材料，可以舉出膠狀量子點、合金型量子點、核殼(Core Shell)型量子點、核型量子點等。
圖3所示的顯示裝置700在絕緣體363上設置有覆蓋導電層772的一部分的絕緣膜730。在此，發光元件782包括透光性導電膜788為頂部發射型發光元件。另外，發光元件782也可以採用從導電層772側射出光的底部發射結構或者從導電層772及導電膜788的兩者射出光的雙面發射結構。
另外，彩色膜736設置在與發光元件782重疊的位置，遮光膜738設置在引線配線部711及源極驅動電路部704中的與絕緣膜730重疊的位置。另外，彩色膜736及遮光膜738由絕緣膜734覆蓋。另外，發光元件782與絕緣膜734之間由密封膜732充填。另外，當藉由在各像素中將EL層786形成為島狀或者在各像素列中將EL層786形成為條狀，也就是說，藉由分開塗佈來形成EL層786時，也可以採用不設置彩色膜736的結構。
á對顯示裝置設置輸入裝置的結構例子ñ
另外，也可以對圖2及圖3所示的顯示裝置700設置輸入裝置。作為該輸入裝置，例如，可以舉出觸控感測器等。
例如，作為感測器的方式，可以利用靜電電容式、電阻膜式、表面聲波式、紅外線式、光學式、壓敏式等各種方式。此外，可以組合使用上述方式中的兩個以上。
另外，觸控面板有如下結構：輸入裝置形成在一對基板的內側的所謂的In-Cell型觸控面板；輸入裝置形成在顯示裝置700上的所謂的On-Cell型觸控面板；與顯示裝置700貼合的所謂的Out-Cell型觸控面板；等等。
á結構例子2ñ
參照圖4及圖5對與圖2及圖3所示的顯示裝置700不同的結構進行說明。另外，圖4及圖5分別是沿著圖1所示的點劃線Q-R的剖面圖。圖4是作為顯示元件使用液晶元件的結構，圖5是作為顯示元件使用發光元件的結構。
圖4及圖5所示的顯示裝置700A與圖2及圖3所示的顯示裝置700的不同之處主要在於：顯示裝置700A使用電晶體750A替代電晶體750，使用電晶體754A替代電晶體754。電晶體750及電晶體754與電晶體750A及電晶體754A的電晶體結構不同。將在後面對電晶體進行詳細說明。
本實施方式所示的結構例子及對應於這些例子的圖式等的至少一部分可以與其他結構例子或圖式等適當地組合而實施。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式2
對於上述實施方式所示的顯示裝置不同的結構例子進行說明。以下，有時省略與上面的實施方式重複的部分的說明。此外，在以下所示的圖式中，關於具有與上面的實施方式相同的功能的部分使用相同的陰影線，而有時不附加元件符號。
參照圖6和圖7對作為顯示元件使用液晶元件的結構進行說明。參照圖8及圖9對作為顯示元件使用發光元件的結構進行說明。另外，圖6至圖9分別是沿著圖1所示的點劃線Q-R的剖面圖。
á變形例子1ñ
參照圖6和圖7對作為顯示元件使用液晶元件的結構進行說明。在圖6所示的顯示裝置700中，像素部702包括電晶體750及電容器790。源極驅動電路部704包括電晶體441。在圖6所示的顯示裝置700中，像素部702所包括的電晶體與源極驅動電路部704所包括的電晶體形成在不同層中，這一點與圖2所示的顯示裝置不同。圖6示出電晶體750及電晶體441的通道長度方向的剖面。電晶體750及電容器790可以參照之前的記載，所以省略其詳細說明。
電晶體441設置在基板402上，其包括用作閘極電極的導電體443、用作閘極絕緣體的絕緣體445、由基板402的一部分構成的半導體區域447以及用作源極區或汲極區的低電阻區域449a及低電阻區域449b。電晶體441可以為p通道型或n通道型。另外，圖6示出作為基板402使用單晶半導體基板(例如，單晶矽基板)的情況。當源極驅動器電路被要求高速工作時，較佳為作為基板402使用單晶半導體基板。電晶體441因元件分離層403與其他的電晶體(未圖示)電分離。元件分離層403可以利用LOCOS(Local Oxidation of Silicon：矽局部氧化)法、STI(Shallow Trench Isolation：淺溝槽隔離)法等形成。
在此，在圖6所示的電晶體441中，形成通道的半導體區域447(基板402的一部分)具有凸形狀。另外，半導體區域447的側面及頂面以隔著絕緣體445被導電體443覆蓋的方式設置。另外，導電體443可以使用調整功函數的材料。由於該電晶體441利用半導體基板的凸部，所以也被稱為鰭型電晶體。另外，也可以以與凸部的頂面接觸的方式具有被用作用來形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況，但是也可以對SOI基板進行加工來形成具有凸部的半導體膜。
另外，圖6所示的電晶體441只是一個例子而不侷限於該結構，可以根據電路結構或驅動方法使用適當的電晶體。例如，電晶體441可以為平面型電晶體。另外，電晶體441也可以是具有薄膜半導體層的電晶體。藉由使用具有薄膜半導體層的電晶體，可以容易地形成到大型玻璃基板那樣的大面積的基板上。另外，作為薄膜半導體層，例如可以使用多晶矽、非晶矽、微晶矽、單晶矽、稠五苯等有機半導體或氧化物半導體等。
如圖6所示，基板402上設置有絕緣體405、絕緣體407、絕緣體409及絕緣體411。絕緣體405、絕緣體407、絕緣體409及絕緣體411中埋設有導電體451。導電體451與電晶體441的源極和汲極中的一個電連接。這裡，可以使導電體451的頂面的高度與絕緣體411的頂面的高度大致相同。
導電體451及絕緣體411上設置有絕緣體413及絕緣體214。絕緣體413及絕緣體214中埋設有導電體453。導電體453與導電體451電連接。這裡，可以使導電體453的頂面的高度與絕緣體214的頂面的高度大致相同。
導電體453及絕緣體214上設置有絕緣體216。絕緣體216中埋設有導電體455。導電體455與導電體453電連接。這裡，可以使導電體455的頂面的高度與絕緣體216的頂面的高度大致相同。
導電體453及絕緣體216上設置有絕緣體222、絕緣體224、絕緣體254、絕緣體244、絕緣體280、絕緣體274及絕緣體281。絕緣體222、絕緣體224、絕緣體254、絕緣體244、絕緣體280、絕緣體274及絕緣體281中埋設有導電體305。導電體305與導電體455電連接。這裡，可以使導電體305的頂面的高度與絕緣體281的頂面的高度大致相同。
導電體305及絕緣體281上設置有絕緣體361。絕緣體361中埋設有導電體317及導電體337。導電體337藉由導電體317與導電體305電連接。這裡，可以使導電體337的頂面的高度與絕緣體361的頂面的高度大致相同。
絕緣體405、絕緣體407、絕緣體409、絕緣體411及絕緣體413用作層間膜，也可以用作分別覆蓋其下方的凹凸形狀的平坦化膜。例如，為了提高絕緣體411的頂面的平坦性，可以藉由利用化學機械拋光(CMP)法等的平坦化處理使其頂面平坦化。絕緣體405、絕緣體407、絕緣體409、絕緣體411及絕緣體413可以使用能夠用於絕緣體216等的絕緣體。
圖6示出導電體301a、導電體301b及導電體305形成在同一層中並包括同一種材料的例子。藉由採用該結構可以簡化製程。另外，導電體301a、導電體301b及導電體305也可以分別形成在不同層中。另外，導電體301a、導電體301b及導電體305也可以分別使用不同種類的材料。
如圖6所示，較佳為電晶體750及電晶體441具有與遮光膜738重疊的區域。藉由使電晶體750等與遮光膜738具有重疊的區域，可以抑制外光到達電晶體750等。藉由抑制光到達電晶體，可以抑制電晶體的電特性變動，由此可以提供可靠性高的顯示裝置。
參照圖7對與圖6所示的顯示裝置700不同的結構進行說明。
圖7所示的顯示裝置700A與圖6所示的顯示裝置700的不同之處主要在於：顯示裝置700A使用電晶體750A替代電晶體750。電晶體750與電晶體750A的電晶體結構不同。將在後面對電晶體進行詳細說明。
á變形例子2ñ
參照圖8及圖9對作為顯示元件使用發光元件的結構進行說明。在圖8所示的顯示裝置中，像素部702包括電晶體421、電晶體754及電容器790。源極驅動電路部704包括電晶體441。在圖8所示的顯示裝置中，像素部702所包括的電晶體、源極驅動電路部704所包括的電晶體形成在不同層中，這一點與圖3所示的顯示裝置不同。圖8示出電晶體421、電晶體754及電晶體441的通道長度方向的剖面。電晶體441、電晶體754及電容器790可以參照之前的記載，所以省略其詳細說明。
電晶體421設置在基板402上，其包括用作閘極電極的導電體423、用作閘極絕緣體的絕緣體425、由基板402的一部分構成的半導體區域427以及用作源極區或汲極區的低電阻區域429a及低電阻區域429b。電晶體441可以為p通道型或n通道型。
在此，雖然圖8示出作為電晶體441使用鰭型電晶體的例子，但是本發明的一個實施方式不侷限於此。圖8所示的電晶體441只是一個例子而不侷限於該結構，可以根據電路結構或驅動方法使用適當的電晶體。例如，電晶體441可以為平面型電晶體。另外，電晶體441也可以是具有薄膜半導體層的電晶體。
如圖8所示，基板402上設置有絕緣體405、絕緣體407、絕緣體409及絕緣體411。絕緣體405、絕緣體407、絕緣體409及絕緣體411中埋設有導電體431。導電體431與電晶體421的源極和汲極中的一個電連接。這裡，可以使導電體431的頂面的高度與絕緣體411的頂面的高度大致相同。
導電體451及絕緣體411上設置有絕緣體413及絕緣體214。絕緣體413及絕緣體214中埋設有導電體433。導電體433與導電體431電連接。這裡，可以使導電體433的頂面的高度與絕緣體214的頂面的高度大致相同。
導電體433及絕緣體214上設置有絕緣體216。絕緣體216中埋設有導電體435。導電體435與導電體433電連接。這裡，可以使導電體435的頂面的高度與絕緣體216的頂面的高度大致相同。
導電體433及絕緣體216上設置有絕緣體222、絕緣體224、絕緣體254、絕緣體244、絕緣體280、絕緣體274及絕緣體281。絕緣體222、絕緣體224、絕緣體254、絕緣體244、絕緣體280、絕緣體274及絕緣體281中埋設有導電體309。導電體309與導電體455電連接。這裡，可以使導電體309的頂面的高度與絕緣體281的頂面的高度大致相同。
導電體309及絕緣體281上設置有絕緣體361。絕緣體361中埋設有導電體319及導電體331。導電體331藉由導電體319與導電體313電連接。這裡，可以使導電體331的頂面的高度與絕緣體361的頂面的高度大致相同。
圖8示出導電體431及導電體451形成在同一層中並包括同一種材料的例子。另外，示出導電體433及導電體453形成在同一層中並包括同一種材料的例子。另外，示出導電體435及導電體455形成在同一層中並包括同一種材料的例子。另外，示出導電體301a、導電體301b、導電體313及導電體305形成在同一層中並包括同一種材料的例子。另外，示出導電體311、導電體313、導電體319、下部電極321、信號線710及導電體317形成在同一層中並包括同一種材料的例子。藉由採用該結構可以簡化製程。另外，上述導電層也可以分別形成在不同層中。另外，也可以分別使用不同種類的材料。
如圖8所示，電晶體754與電晶體421具有重疊的區域。藉由使電晶體754、電晶體421具有重疊的區域，電晶體在像素內所佔的面積變小，由此可以使像素變小。另外，可以實現高清晰的顯示裝置。
如圖8所示，較佳為電晶體754、電晶體421及電晶體441具有與遮光膜738重疊的區域。藉由使電晶體754等與遮光膜738具有重疊的區域，可以抑制外光到達電晶體754等。藉由抑制光到達電晶體，可以抑制電晶體的電特性變動，由此可以提供可靠性高的顯示裝置。
參照圖9對與圖8所示的顯示裝置700不同的結構進行說明。
圖9所示的顯示裝置700A與圖8所示的顯示裝置700的不同之處主要在於：顯示裝置700A使用電晶體754A替代電晶體754。電晶體754與電晶體754A的電晶體結構不同。將在後面對電晶體進行詳細說明。
本實施方式所示的結構例子及對應於這些例子的圖式等的至少一部分可以與其他結構例子或圖式等適當地組合而實施。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式3
在本實施方式中，說明可以用於本發明的一個實施方式的顯示裝置的電晶體及其製造方法。
á電晶體的結構例子ñ
圖10A、圖10B及圖10C是可以用於本發明的一個實施方式的顯示裝置的電晶體200及電晶體200周邊的俯視圖及剖面圖。可以將電晶體200用作像素部702、源極驅動電路部704及閘極驅動電路部706所包括的電晶體。
圖10A是電晶體200的俯視圖。另外，圖10B及圖10C是電晶體200的剖面圖。在此，圖10B是沿著圖10A中的點劃線A1-A2的剖面圖，該剖面圖相當於電晶體200的通道長度方向上的剖面圖。圖10C是沿著圖10A中的點劃線A3-A4的剖面圖，該剖面圖相當於電晶體200的通道寬度方向上的剖面圖。注意，為了容易理解，在圖10A的俯視圖中省略部分組件。
圖2、圖3、圖6及圖8所示的顯示裝置700表示作為電晶體750、電晶體752及電晶體754使用圖10A、圖10B及圖10C所示的電晶體200的例子。
[電晶體200]
如圖10A至圖10C所示，電晶體200包括：配置在基板(未圖示)上的氧化物230a；配置在氧化物230a上的氧化物230b；配置在氧化物230b上的相互分離的導電體242a及導電體242b；配置在導電體242a及導電體242b上的以與導電體242a與導電體242b之間重疊的方式形成開口的絕緣體280；配置在開口中的導電體260；配置在氧化物230b、導電體242a、導電體242b以及絕緣體280與導電體260之間的絕緣體250；以及配置在氧化物230b、導電體242a、導電體242b以及絕緣體280與絕緣體250之間的氧化物230c。在此，如圖10B和圖10C所示，導電體260的頂面較佳為與絕緣體250、絕緣體254、絕緣體244、氧化物230c以及絕緣體280的頂面大致一致。以下，氧化物230a、氧化物230b以及氧化物230c有時被總稱為氧化物230。此外，導電體242a及導電體242b有時被總稱為導電體242。
在圖10A至圖10C所示的電晶體200中，導電體242a及導電體242b的位於導電體260一側的側面大致垂直於底面。此外，圖10A至圖10C所示的電晶體200不侷限於此，也可以採用導電體242a及導電體242b的側面和底面所形成的角度為10°以上且80°以下，較佳為30°以上且60°以下的結構。此外，也可以採用導電體242a和導電體242b的相對的側面具有多個面的結構。
此外，如圖10A至圖10C所示，較佳為在絕緣體224、氧化物230a、氧化物230b、導電體242a、導電體242b及氧化物230c與絕緣體280之間配置有絕緣體244及絕緣體254。在此，如圖10B、圖10C所示，絕緣體254較佳為與氧化物230c的側面、導電體242a的頂面及側面、導電體242b的頂面及側面、氧化物230a及氧化物230b的側面以及絕緣體224的頂面接觸。絕緣體254更佳為也與絕緣體241(絕緣體241a及絕緣體241b)的側面接觸。絕緣體244較佳為與絕緣體254的頂面接觸。
注意，在電晶體200中，在形成通道的區域(以下也稱為通道形成區域)及其附近層疊有氧化物230a、氧化物230b及氧化物230c的三層，但是本發明不侷限於此。例如，可以是氧化物230b與氧化物230c的兩層結構或者四層以上的疊層結構。另外，在電晶體200中，導電體260具有兩層結構，但是本發明不侷限於此。例如，導電體260也可以具有單層結構或三層以上的疊層結構。此外，氧化物230a、氧化物230b以及氧化物230c也可以各自具有兩層以上的疊層結構。
例如，在氧化物230c具有由第一氧化物和第一氧化物上的第二氧化物構成的疊層結構的情況下，第一氧化物可以具有與氧化物230b同樣的組成，而第二氧化物較佳為具有與氧化物230a同樣的組成。
在此，導電體260被用作電晶體的閘極電極，導電體242a及導電體242b各被用作源極電極或汲極電極。如上所述，導電體260以嵌入絕緣體280的開口及被夾在導電體242a與導電體242b之間的區域中的方式形成。在此，導電體260、導電體242a及導電體242b的配置相對於絕緣體280的開口自對準地形成。也就是說，在電晶體200中，閘極電極可以自對準地配置在源極電極與汲極電極之間。由此，可以以不設置用於對準的餘地的方式形成導電體260，所以可以實現電晶體200的佔有面積的縮小。由此，可以實現顯示裝置的高精細化。此外，可以實現窄邊框的顯示裝置。
此外，如圖10A至圖10C所示，導電體260較佳為包括配置在絕緣體250的內側的導電體260a及以嵌入導電體260a的內側的方式配置的導電體260b。
此外，電晶體200較佳為包括配置在基板(未圖示)上的絕緣體214、配置在絕緣體214上的絕緣體216、以嵌入絕緣體216的方式配置的導電體205、配置在絕緣體216及導電體205上的絕緣體222以及配置在絕緣體222上的絕緣體224。較佳為在絕緣體224上配置有氧化物230a。
此外，較佳為在電晶體200上配置有被用作層間膜的絕緣體274及絕緣體281。在此，絕緣體274較佳為與導電體260、絕緣體250、絕緣體254、絕緣體244、氧化物230c以及絕緣體280的頂面接觸。
此外，絕緣體222、絕緣體254、絕緣體244以及絕緣體274較佳為具有抑制氫(例如，氫原子、氫分子等中的至少一個)的擴散的功能。例如，絕緣體222、絕緣體254、絕緣體244以及絕緣體274的氫透過性較佳為低於絕緣體224、絕緣體250以及絕緣體280。此外，絕緣體222、絕緣體254、絕緣體244以及絕緣體274較佳為具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能。例如，絕緣體222、絕緣體254、絕緣體244以及絕緣體274的氧透過性較佳為低於絕緣體224、絕緣體250以及絕緣體280。
在此，絕緣體224、氧化物230以及絕緣體250與絕緣體280及絕緣體281由絕緣體254、絕緣體244以及絕緣體274相隔。由此，可以抑制包含在絕緣體280及絕緣體281中的氫等雜質或過剩的氧混入絕緣體224、氧化物230a、氧化物230b以及絕緣體250。
此外，半導體裝置較佳為包括與電晶體200電連接且被用作插頭的導電體240(導電體240a及導電體240b)。此外，還包括與被用作插頭的導電體240的側面接觸的絕緣體241(絕緣體241a及絕緣體241b)。也就是說，絕緣體241以與絕緣體254、絕緣體244、絕緣體280、絕緣體274以及絕緣體281的開口的內壁接觸的方式形成。此外，可以以與絕緣體241的側面接觸的方式設置有導電體240的第一導電體且在其內側設置有第二導電體。在此，導電體240的頂面的高度與絕緣體281的頂面的高度可以大致相同。此外，示出在電晶體200中，層疊有導電體240的第一導電體及導電體240的第二導電體的結構，但是本發明不侷限於此。例如，導電體240也可以具有單層結構或者三層以上的疊層結構。在結構體具有疊層結構的情況下，有時按形成順序賦予序數以進行區別。
此外，較佳為在電晶體200中將被用作氧化物半導體的金屬氧化物(以下也稱為氧化物半導體)用於包含通道形成區域的氧化物230(氧化物230a、氧化物230b及氧化物230c)。例如，作為將成為氧化物230的通道形成區域的金屬氧化物，較佳為使用其能帶間隙為2eV以上，較佳為2.5eV以上的金屬氧化物。由於將其能帶間隙大的氧化物半導體用於通道形成區域的電晶體200的非導通狀態下的洩漏電流(關態電流)極小，所以可以提供功耗低的顯示裝置。
例如，作為氧化物230較佳為使用In-M-Zn氧化物(元素M為選自鋁、鎵、釔、錫、銅、釩、鈹、硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種)等金屬氧化物。特別是，作為元素M可以使用鋁、鎵、釔或錫。此外，作為氧化物230也可以使用氧化銦、氧化鋅、In-Ga氧化物、In-Zn氧化物、Ga-Zn氧化物或氧化鎵。
此外，如圖10B所示，氧化物230b中的不與導電體242重疊的區域的厚度有時比其與導電體242重疊的區域的厚度薄。這是因為當形成導電體242a及導電體242b時去除氧化物230b的頂面的一部分的緣故。當在氧化物230b的頂面上形成用作導電體242的導電膜時，有時在與該導電膜的介面附近形成低電阻區域。如此，藉由去除氧化物230b的頂面上的位於導電體242a與導電體242b之間的低電阻區域，可以防止通道形成在該區域中。
藉由本發明的一個實施方式，可以提供一種包括尺寸小的電晶體並其清晰度高的顯示裝置。此外，可以提供一種包括通態電流大的電晶體並其亮度高的顯示裝置。此外，可以提供一種包括工作速度快的電晶體並其工作速度快的顯示裝置。此外，可以提供一種包括電特性穩定的電晶體並其可靠性高的顯示裝置。此外，可以提供一種包括關態電流小的電晶體並其功耗低的顯示裝置。
說明可以用於本發明的一個實施方式的顯示裝置的電晶體200的詳細結構。
導電體205以與氧化物230及導電體260重疊的方式配置。此外，導電體205較佳為以嵌入絕緣體216中的方式設置。在此，導電體205的頂面的平坦性較佳為高。例如，導電體205的頂面的平均表面粗糙度(Ra)為1nm以下，較佳為0.5nm以下，更佳為0.3nm以下即可。由此，可以提高形成在導電體205上的絕緣體224的平坦性，並提高氧化物230a、氧化物230b及氧化物230c的結晶性。
在此，導電體260有時被用作第一閘極(也稱為頂閘極)電極。此外，導電體205有時被用作第二閘極(也稱為底閘極)電極。在此情況下，藉由獨立地改變供應到導電體205的電位而不使其與供應到導電體260的電位聯動，可以控制電晶體200的Vth。尤其是，藉由對導電體205供應負電位，可以使電晶體200的Vth大於0V且可以減小關態電流。因此，與不對導電體205施加負電位時相比，在對導電體205施加負電位的情況下，可以減小對導電體260供應的電位為0V時的汲極電流。
此外，導電體205較佳為比氧化物230中的通道形成區域大。尤其是，如圖10C所示，導電體205較佳為延伸到與通道寬度方向上的氧化物230交叉的端部的外側的區域。就是說，較佳為在氧化物230的通道寬度方向的側面的外側，導電體205和導電體260隔著絕緣體重疊。
就是說藉由具有上述結構，可以由被用作第一閘極電極的導電體260的電場和被用作第二閘極電極的導電體205的電場電圍繞氧化物230的通道形成區域。
此外，如圖10C所示，將導電體205延伸來用作佈線。但是，本發明不侷限於此，也可以在導電體205下設置被用作佈線的導電體。此外，不一定需要在每一個電晶體中設置一個導電體205。例如，在多個電晶體中可以共同使用導電體205。
此外，作為導電體205，較佳為使用以鎢、銅或鋁為主要成分的導電材料。在圖式中，以單層圖示導電體205，但是導電體205也可以具有疊層結構，例如，可以採用鈦、氮化鈦和上述導電材料的疊層結構。
此外，也可以在導電體205下使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N2 O、NO、NO2 等)、銅原子等雜質的擴散的功能(不容易透過上述雜質)的導電體。此外，較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能(不容易透過上述氧)的導電體。在本說明書中，“抑制雜質或氧的擴散的功能”是指抑制上述雜質和上述氧中的至少一個或全部的擴散的功能。
此外，當在導電體205下使用具有抑制氧的擴散的功能的導電體時，可以抑制使導電體205氧化而導致導電率的下降。作為具有抑制氧的擴散的功能的導電體，例如，較佳為使用鉭、氮化鉭、釕或氧化釕等。因此，作為導電體205的第一導電體，可以使用上述導電材料的單層或疊層。
絕緣體214較佳為被用作抑制水或氫等雜質從基板一側進入電晶體200的阻擋絕緣膜。因此，作為絕緣體214較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N2 O、NO、NO2 等)、銅原子等雜質的擴散的功能(不容易使上述雜質透過)的絕緣材料。此外，較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能(不容易使上述氧透過)的絕緣材料。
例如，較佳的是，作為絕緣體214使用氧化鋁或氮化矽等。由此，可以抑制水或氫等雜質從與絕緣體214相比更靠近基板一側擴散到電晶體200一側。此外，可以抑制包含在絕緣體224等中的氧擴散到與絕緣體214相比更靠近基板一側。
此外，被用作層間膜的絕緣體216、絕緣體280及絕緣體281的介電常數較佳為比絕緣體214低。藉由將介電常數低的材料作為層間膜，可以減少產生在佈線之間的寄生電容。例如，作為絕緣體216、絕緣體280及絕緣體281，適當地使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽等。
此外，絕緣體216也可以具有疊層結構。例如，也可以採用在絕緣體216中的至少與導電體205的側面接觸的部分設置與絕緣體214相同的絕緣體的結構。藉由採用這種結構，可以抑制導電體205被包含在絕緣體216中的氧氧化。或者，可以抑制包含在絕緣體216中的氧被導電體205吸收。
絕緣體222及絕緣體224被用作閘極絕緣體。
在此，在與氧化物230接觸的絕緣體224中，較佳為藉由加熱使氧脫離。在本說明書中，有時將藉由加熱脫離的氧稱為過量氧。例如，作為絕緣體224適當地使用氧化矽或氧氮化矽等，即可。藉由以與氧化物230接觸的方式設置包含氧的絕緣體，可以減少氧化物230中的氧缺陷，從而可以提高電晶體200的可靠性。
明確而言，作為絕緣體224，較佳為使用藉由加熱使一部分的氧脫離的氧化物材料。藉由加熱使氧脫離的氧化物是指在TDS(Thermal Desorption Spectroscopy：熱脫附譜)分析中換算為氧原子的氧的脫離量為1.0´1018 atoms/cm3 以上，較佳為1.0´1019 atoms/cm3 以上，進一步較佳為2.0´1019 atoms/cm3 以上，或者3.0´1020 atoms/cm3 以上的氧化物膜。此外，進行上述TDS分析時的膜的表面溫度較佳為在100℃以上且700℃以下，或者100℃以上且400℃以下的範圍內。
此外，如圖10C所示，有時在絕緣體224中不與絕緣體254重疊並不與氧化物230b重疊的區域的厚度比其他區域的厚度薄。在絕緣體224中，不與絕緣體254重疊並不與氧化物230b重疊的區域較佳為具有足夠使上述氧擴散的厚度。
與絕緣體214等同樣，絕緣體222較佳為被用作抑制水或氫等雜質從基板一側混入電晶體200的阻擋絕緣膜。例如，絕緣體222的氫透過性較佳為比絕緣體224低。藉由由絕緣體222、絕緣體254、絕緣體244以及絕緣體274圍繞絕緣體224、氧化物230以及絕緣體250等，可以抑制水或氫等雜質從外部侵入電晶體200。
再者，絕緣體222較佳為具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能(不容易使上述氧透過)。例如，絕緣體222的氧透過性較佳為比絕緣體224低。藉由使絕緣體222具有抑制氧或雜質的擴散的功能，可以減少氧化物230所具有的氧能夠擴散到基板一側，所以是較佳的。此外，可以抑制導電體205與絕緣體224及氧化物230所具有的氧起反應。
絕緣體222較佳為使用作為絕緣材料的包含鋁和鉿中的一者或兩者的氧化物的絕緣體。作為包含鋁和鉿中的一者或兩者的氧化物的絕緣體，較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。當使用這種材料形成絕緣體222時，絕緣體222被用作抑制氧從氧化物230釋放或氫等雜質從電晶體200的周圍部進入氧化物230的層。
或者，例如也可以對上述絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對上述絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
此外，作為絕緣體222，例如也可以以單層或疊層使用包含氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3 )或(Ba，Sr)TiO3 (BST)等的絕緣體。當進行電晶體的微型化及高積體化時，由於閘極絕緣體的薄膜化，有時發生洩漏電流等問題。藉由作為被用作閘極絕緣體的絕緣體使用high-k材料，可以在保持物理厚度的同時降低電晶體工作時的閘極電位。
此外，絕緣體222及絕緣體224也可以具有兩層以上的疊層結構。此時，不侷限於由相同材料構成的疊層結構，也可以是由不同材料構成的疊層結構。例如，也可以在絕緣體222下設置有與絕緣體224同樣的絕緣體。
氧化物230包括氧化物230a、氧化物230a上的氧化物230b及氧化物230b上的氧化物230c。當在氧化物230b下設置有氧化物230a時，可以抑制雜質從形成在氧化物230a下的結構物擴散到氧化物230b。當在氧化物230b上設置有氧化物230c時，可以抑制雜質從形成在氧化物230c的上方的結構物擴散到氧化物230b。
此外，氧化物230較佳為具有各金屬原子的原子個數比互不相同的氧化物的疊層結構。明確而言，在用於氧化物230a的金屬氧化物中，構成元素中的元素M的原子個數比較佳為大於用於氧化物230b的金屬氧化物的構成元素中的元素M的原子個數比。此外，在用於氧化物230a的金屬氧化物中，元素M與In的原子個數比較佳為大於用於氧化物230b的金屬氧化物中的元素M與In的原子個數比。此外，在用於氧化物230b的金屬氧化物中，In與元素M的原子個數比較佳為大於用於氧化物230a的金屬氧化物中的In與元素M的原子個數比。此外，氧化物230c可以使用可用於氧化物230a或氧化物230b的金屬氧化物。
氧化物230a、氧化物230b及氧化物230c較佳為具有結晶性，尤其是，較佳為使用CAAC-OS。CAAC-OS等的具有結晶性的氧化物具有雜質及缺陷(氧缺陷等)少的結晶性高且緻密的結構。因此，可以抑制源極電極或汲極電極從氧化物230b抽出氧。因此，即使進行加熱處理也可以減少從氧化物230b被抽出的氧，所以電晶體200對製程中的高溫度(所謂熱積存；thermal budget)也很穩定。
較佳的是，使氧化物230a及氧化物230c的導帶底的能量高於氧化物230b的導帶底的能量。換言之，氧化物230a及氧化物230c的電子親和力較佳為小於氧化物230b的電子親和力。在此情況下，氧化物230c較佳為使用可以用於氧化物230a的金屬氧化物。明確而言，在用於氧化物230c的金屬氧化物中，構成元素中的元素M的原子個數比較佳為大於用於氧化物230b的金屬氧化物的構成元素中的元素M的原子個數比。此外，在用於氧化物230c的金屬氧化物中，元素M與In的原子個數比較佳為大於用於氧化物230b的金屬氧化物中的元素M與In的原子個數比。此外，在用於氧化物230b的金屬氧化物中，In與元素M的原子個數比較佳為大於用於氧化物230c的金屬氧化物中的In與元素M的原子個數比。
在此，在氧化物230a、氧化物230b及氧化物230c的接合部中，導帶底的能階平緩地變化。換言之，也可以將上述情況表達為氧化物230a、氧化物230b及氧化物230c的接合部的導帶底的能階連續地變化或者連續地接合。為此，較佳為降低形成在氧化物230a與氧化物230b的介面以及氧化物230b與氧化物230c的介面的混合層的缺陷態密度。
明確而言，藉由使氧化物230a與氧化物230b以及氧化物230b與氧化物230c包含氧之外的共同元素(為主要成分)，可以形成缺陷態密度低的混合層。例如，在氧化物230b為In-Ga-Zn氧化物的情況下，作為氧化物230a及氧化物230c可以使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化鎵等。此外，氧化物230c可以具有疊層結構。例如，可以使用In-Ga-Zn氧化物和該In-Ga-Zn氧化物上的Ga-Zn氧化物的疊層結構，或者，可以使用In-Ga-Zn氧化物和該In-Ga-Zn氧化物上的氧化鎵的疊層結構。換言之，作為氧化物230c，也可以使用In-Ga-Zn氧化物和不包含In的氧化物的疊層結構。
明確而言，作為氧化物230a使用In：Ga：Zn=1：3：4[原子個數比]或1：1：0．5[原子個數比]的金屬氧化物，即可。此外，作為氧化物230b使用In：Ga：Zn=4：2：3[原子個數比]或3：1：2[原子個數比]的金屬氧化物，即可。此外，作為氧化物230c使用In：Ga：Zn=1：3：4[原子個數比]、In：Ga：Zn=4：2：3[原子個數比]、Ga：Zn=2：1[原子個數比]或Ga：Zn=2：5[原子個數比]的金屬氧化物，即可。此外，作為氧化物230c具有疊層結構的情況下的具體例子，可以舉出In：Ga：Zn=4：2：3[原子個數比]和Ga：Zn=2：1[原子個數比]的疊層結構、In：Ga：Zn=4：2：3[原子個數比]和Ga：Zn=2：5[原子個數比]的疊層結構、In：Ga：Zn=4：2：3[原子個數比]和氧化鎵的疊層結構等。
此時，載子的主要路徑為氧化物230b。藉由使氧化物230a及氧化物230c具有上述結構，可以降低氧化物230a與氧化物230b的介面及氧化物230b與氧化物230c的介面的缺陷態密度。因此，介面散射對載子傳導的影響減少，從而電晶體200可以得到高通態電流及高頻率特性。此外，在氧化物230c具有疊層結構時，被期待降低上述氧化物230b和氧化物230c之間的介面的缺陷態密度的效果及抑制氧化物230c所具有的構成元素擴散到絕緣體250一側的效果。更明確而言，在氧化物230c具有疊層結構時，因為使不包含In的氧化物位於疊層結構的上方，所以可以抑制會擴散到絕緣體250一側的In。由於絕緣體250被用作閘極絕緣體，因此在In擴散在其中的情況下導致電晶體的特性不良。由此，藉由使氧化物230c具有疊層結構，可以提供可靠性高的顯示裝置。
作為氧化物230較佳為使用被用作氧化物半導體的金屬氧化物。例如，作為將成為氧化物230的通道形成區域的金屬氧化物，較佳為使用其能帶間隙為2eV以上，較佳為2.5eV以上的金屬氧化物。如此，藉由使用能帶間隙較寬的金屬氧化物，可以減小電晶體的關態電流。藉由採用這種電晶體，可以提供低功耗的顯示裝置。
在氧化物230b上設置被用作源極電極及汲極電極的導電體242(導電體242a及導電體242b)。作為導電體242，較佳為使用選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等。例如，較佳為使用氮化鉭、氮化鈦、鎢、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物等。此外，氮化鉭、氮化鈦、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物是不容易氧化的導電材料或者吸收氧也維持導電性的材料，所以是較佳的。
藉由以與氧化物230接觸的方式形成上述導電體242，氧化物230中的導電體242附近的氧濃度有時降低。此外，在氧化物230中的導電體242附近有時形成包括包含在導電體242中的金屬及氧化物230的成分的金屬化合物層。在此情況下，氧化物230的導電體242附近的區域中的載子密度增加，該區域的電阻降低。
在此，導電體242a與導電體242b之間的區域以與絕緣體280的開口重疊的方式形成。因此，可以在導電體242a與導電體242b之間自對準地配置導電體260。
絕緣體250被用作閘極絕緣體。絕緣體250較佳為與氧化物230c的頂面接觸地配置。絕緣體250可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽。尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。
與絕緣體224同樣，較佳為降低絕緣體250中的水或氫等雜質的濃度。絕緣體250的厚度較佳為1nm以上且20nm以下。
此外，也可以在絕緣體250與導電體260之間設置金屬氧化物。該金屬氧化物較佳為抑制從絕緣體250擴散到導電體260的氧。由此，可以抑制因絕緣體250中的氧所導致的導電體260的氧化。
此外，該金屬氧化物有時被用作閘極絕緣體的一部分。因此，在將氧化矽或氧氮化矽等用於絕緣體250的情況下，作為該金屬氧化物較佳為使用作為相對介電常數高的high-k材料的金屬氧化物。藉由使閘極絕緣體具有絕緣體250與該金屬氧化物的疊層結構，可以形成具有熱穩定性且相對介電常數高的疊層結構。因此，可以在保持閘極絕緣體的物理厚度的同時降低在電晶體工作時施加的閘極電位。此外，可以減少被用作閘極絕緣體的絕緣體的等效氧化物厚度(EOT：Equivalent oxide thickness)。
明確而言，可以使用包含選自鉿、鋁、鎵、釔、鋯、鎢、鈦、鉭、鎳、鍺和鎂等中的一種或兩種以上的金屬氧化物。特別是，較佳為使用作為包含鋁及鉿中的一者或兩者的氧化物的絕緣體的氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。
雖然在圖10A至圖10C中，導電體260具有兩層結構，但是也可以具有單層結構或三層以上的疊層結構。
作為導電體260a較佳為使用上述具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N2 O、NO、NO2 等)、銅原子等雜質的擴散的功能的導電體。此外，較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能的導電材料。
此外，當導電體260a具有抑制氧的擴散的功能時，可以抑制絕緣體250所包含的氧使導電體260b氧化而導致導電率的下降。作為具有抑制氧的擴散的功能的導電材料，例如，較佳為使用鉭、氮化鉭、釕或氧化釕等。
此外，作為導電體260b較佳為使用以鎢、銅或鋁為主要成分的導電材料。此外，由於導電體260還被用作佈線，所以較佳為使用導電性高的導電體。例如，可以使用以鎢、銅或鋁為主要成分的導電材料。此外，導電體260b可以具有疊層結構，例如可以具有鈦、氮化鈦與上述導電材料的疊層結構。
此外，如圖10A和圖10C所示，在氧化物230b的不與導電體242重疊的區域，亦即，氧化物230的通道形成區域中，氧化物230的側面被導電體260覆蓋。由此，可以容易將被用作第一閘極電極的導電體260的電場影響到氧化物230的側面。由此，可以提高電晶體200的通態電流及頻率特性。
絕緣體254與絕緣體214等同樣地較佳為被用作抑制水或氫等雜質從絕緣體280一側混入電晶體200的阻擋絕緣膜。例如，絕緣體254的氫透過性較佳為比絕緣體224低。再者，如圖10B、圖10C所示，絕緣體254較佳為與氧化物230c的側面、導電體242a的頂面及側面、導電體242b的頂面及側面、氧化物230a的側面、氧化物230b的側面以及絕緣體224的頂面接觸。藉由採用這種結構，可以抑制絕緣體280所包含的氫從導電體242a、導電體242b、氧化物230a、氧化物230b及絕緣體224的頂面或側面侵入氧化物230。
再者，絕緣體254還具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能(不容易使上述氧透過)。例如，絕緣體254的氧透過性較佳為比絕緣體280或絕緣體224低。
絕緣體254較佳為藉由濺射法形成。藉由在包含氧的氛圍下使用濺射法形成絕緣體254，可以對絕緣體224與絕緣體254接觸的區域附近添加氧。由此，可以將氧從該區域藉由絕緣體224供應到氧化物230中。在此，藉由使絕緣體254具有抑制擴散到上方的氧的功能，可以防止氧從氧化物230擴散到絕緣體280。此外，藉由使絕緣體222具有抑制擴散到下方的氧的功能，可以防止氧從氧化物230擴散到基板一側。如此，對氧化物230中的通道形成區域供應氧。由此，可以減少氧化物230的氧缺陷並抑制電晶體的常開啟化。
作為絕緣體254，例如可以形成包含鋁及鉿中的一個或多個的氧化物的絕緣體。注意，作為包含鋁和鉿中的一者或兩者的氧化物的絕緣體，較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。
絕緣體244與絕緣體214等同樣地較佳為被用作抑制水或氫等雜質從絕緣體280一側混入電晶體200的阻擋絕緣膜。例如，絕緣體244的氫透過性較佳為比絕緣體224低。再者，如圖10B、圖10C所示，絕緣體244較佳為與絕緣體254接觸。藉由採用這種結構，可以抑制絕緣體280所包含的氫從導電體260、氧化物230c以及絕緣體250的側面侵入氧化物230。
像這樣，藉由由對氫具有阻擋性的絕緣體254及絕緣體244覆蓋絕緣體224、絕緣體250以及氧化物230，絕緣體280由絕緣體254及絕緣體244與絕緣體224、氧化物230以及絕緣體250分開。由此，可以抑制從電晶體200的外部侵入氫等雜質，從而可以對電晶體200賦予良好的電特性及可靠性。
再者，絕緣體244較佳為具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能(不容易使上述氧透過)。例如，絕緣體244的氧透過性較佳為比絕緣體224低。藉由使絕緣體244具有抑制氧的擴散的功能，可以抑制導電體260與絕緣體280所具有的氧起反應。
作為絕緣體244，例如可以使用包含氮化鋁的絕緣體。作為絕緣體244，較佳為使用其組成式滿足AlNx(x為大於0且2以下的實數，x較佳為大於0.5且1.5以下的實數)的氮化物絕緣體。因此，可以形成具有高絕緣性及高熱傳導率的膜，由此可以提高在驅動電晶體200時產生的熱的散熱性。此外，作為絕緣體244，也可以使用氮化鋁鈦、氮化鈦等。在此情況下，藉由使用濺射法，可以在不使用氧或臭氧等氧化性高的氣體作為沉積氣體的狀態下形成膜，所以這是較佳的。此外，也可以使用氮化矽或氮氧化矽等。
作為絕緣體244，例如可以形成包含鋁及鉿中的一個或多個的氧化物的絕緣體。注意，作為包含鋁和鉿中的一者或兩者的氧化物的絕緣體，較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。在此情況下，絕緣體244較佳為利用ALD(Atomic Layer Deposition：原子層沉積)法形成。因為ALD法的覆蓋率高，所以可以防止由凹凸導致的絕緣體244的斷開等。
絕緣體280較佳為隔著絕緣體244及絕緣體254設置在絕緣體224、氧化物230及導電體242上。例如，作為絕緣體280，較佳為具有氧化矽、氧氮化矽、氮氧化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽等。尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。特別是，因為氧化矽、氧氮化矽、具有空孔的氧化矽等的材料容易形成包含藉由加熱脫離的氧的區域，所以是較佳的。
此外，較佳為絕緣體280中的水或氫等雜質的濃度得到降低。此外，絕緣體280的頂面也可以被平坦化。
絕緣體274較佳為與絕緣體214等同樣地被用作抑制水或氫等雜質從上方混入到絕緣體280的阻擋絕緣膜。作為絕緣體274，例如可以使用能夠用於絕緣體214、絕緣體254等的絕緣體。
此外，較佳為在絕緣體274上設置被用作層間膜的絕緣體281。與絕緣體224等同樣，較佳為絕緣體281中的水或氫等雜質的濃度得到降低。
此外，在形成於絕緣體281、絕緣體274、絕緣體280及絕緣體244中的開口中配置導電體240a及導電體240b。導電體240a及導電體240b以中間夾著導電體260的方式設置。此外，導電體240a及導電體240b的頂面的高度與絕緣體281的頂面可以位於同一平面上。
此外，以與絕緣體281、絕緣體274、絕緣體280、絕緣體244以及絕緣體254的開口的內壁接觸的方式設置有絕緣體241a，以與其側面接觸的方式形成有導電體240a的第一導電體。導電體242a位於該開口的底部的至少一部分，導電體240a與導電體242a接觸。同樣，以與絕緣體281、絕緣體274、絕緣體280、絕緣體244以及絕緣體254的開口的內壁接觸的方式設置有絕緣體241b，以與其側面接觸的方式形成有導電體240b的第一導電體。導電體242b位於該開口的底部的至少一部分，導電體240b與導電體242b接觸。
導電體240a及導電體240b較佳為使用以鎢、銅或鋁為主要成分的導電材料。此外，導電體240a及導電體240b也可以具有疊層結構。
當作為導電體240採用疊層結構時，作為與氧化物230a、氧化物230b、導電體242、絕緣體244、絕緣體254、絕緣體280、絕緣體274及絕緣體281接觸的導電體較佳為使用上述具有抑制水或氫等雜質的擴散的功能的導電體。例如，較佳為使用鉭、氮化鉭、鈦、氮化鈦、釕或氧化釕等。可以以單層或疊層使用具有抑制水或氫等雜質的擴散的功能的導電材料。藉由使用該導電材料，可以防止添加到絕緣體280的氧被導電體240a及導電體240b吸收。此外，可以防止水或氫等雜質從絕緣體281的上方的層藉由導電體240a及導電體240b進入氧化物230。
作為絕緣體241a及絕緣體241b，例如使用能夠用於絕緣體244等的絕緣體，即可。因為絕緣體241a及絕緣體241b與絕緣體254及絕緣體244接觸地設置，所以可以抑制從絕緣體280等水或氫等雜質經過導電體240a及導電體240b混入氧化物230。此外，可以防止絕緣體280所包含的氧被導電體240a及導電體240b吸收。
作為絕緣體241a及絕緣體241b的形成方法可以採用ALD法或CVD(Chemical Vapor Deposition：化學氣相沉積)法。
雖然未圖示，但是可以以與導電體240a的頂面及導電體240b的頂面接觸的方式配置被用作佈線的導電體。被用作佈線的導電體較佳為使用以鎢、銅或鋁為主要成分的導電材料。此外，該導電體可以具有疊層結構，例如，可以具有鈦、氮化鈦與上述導電材料的疊層結構。此外，該導電體也可以以嵌入絕緣體的開口中的方式形成。
此外，雖然未圖示，較佳為以覆蓋該導電體的方式設置其電阻率為1.0´1013 Wcm以上且1.0´1015 Wcm以下，較佳為5.0´1013 Wcm以上且5.0´1014 Wcm以下的絕緣體。藉由在該導電體上設置具有如上電阻率的絕緣體，該絕緣體不僅可以維持絕緣性，而且可以使累積在電晶體200A及該導電體等的佈線間的電荷分散，而能夠抑制由於該電荷導致的電晶體或具有該電晶體的電子裝置的特性不良或靜電破壞，所以是較佳的。
á電晶體的構成材料ñ
以下，說明可用於電晶體的構成材料。
áá絕緣體ññ
作為絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物以及金屬氮氧化物等。
例如，當進行電晶體的微型化及高積體化時，由於閘極絕緣體的薄膜化，有時發生洩漏電流等的問題。藉由作為被用作閘極絕緣體的絕緣體使用high-k材料，可以在保持物理厚度的同時實現電晶體工作時的低電壓化。另一方面，藉由將相對介電常數較低的材料用於被用作層間膜的絕緣體，可以減少產生在佈線之間的寄生電容。因此，較佳為根據絕緣體的功能選擇材料。
此外，作為相對介電常數較高的絕緣體，可以舉出氧化鎵、氧化鉿、氧化鋯、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物、含有矽及鉿的氧氮化物或者含有矽及鉿的氮化物等。
此外，作為相對介電常數較低的絕緣體，可以舉出氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽或樹脂等。
此外，藉由由具有抑制氫等雜質及氧的透過的功能的絕緣體(絕緣體214、絕緣體222、絕緣體254、絕緣體244及絕緣體274等)圍繞使用氧化物半導體的電晶體，可以使電晶體的電特性穩定。作為具有抑制氫等雜質及氧的透過的功能的絕緣體，例如可以以單層或疊層使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體。明確而言，作為具有抑制氫等雜質及氧的透過的功能的絕緣體，可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭等金屬氧化物、氮化鋁、氮化鋁鈦、氮化鈦、氮氧化矽或氮化矽等金屬氮化物。
此外，被用作閘極絕緣體的絕緣體較佳為具有包含藉由加熱脫離的氧的區域的絕緣體。例如，藉由採用具有包含藉由加熱脫離的氧的區域的氧化矽或者氧氮化矽接觸於氧化物230的結構，可以填補氧化物230所包含的氧缺陷。
áá導電體ññ
作為導電體，較佳為使用選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭等中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等。例如，較佳為使用氮化鉭、氮化鈦、鎢、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物等。此外，氮化鉭、氮化鈦、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物是不容易氧化的導電材料或者吸收氧也維持導電性的材料，所以是較佳的。此外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
此外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。此外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。此外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。
此外，在將氧化物用於電晶體的通道形成區域的情況下，作為被用作閘極電極的導電體較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下，較佳為將包含氧的導電材料設置在通道形成區域一側。藉由將包含氧的導電材料設置在通道形成區域一側，從該導電材料脫離的氧容易被供應到通道形成區域。
尤其是，作為被用作閘極電極的導電體，較佳為使用含有包含在形成通道的金屬氧化物中的金屬元素及氧的導電材料。此外，也可以使用含有上述金屬元素及氮的導電材料。例如，也可以使用氮化鈦、氮化鉭等包含氮的導電材料。此外，可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。此外，也可以使用包含氮的銦鎵鋅氧化物。藉由使用上述材料，有時可以俘獲形成通道的金屬氧化物所包含的氫。或者，有時可以俘獲從外方的絕緣體等進入的氫。
áá金屬氧化物ññ
作為氧化物230，較佳為使用被用作氧化物半導體的金屬氧化物(下面也稱為氧化物半導體)。以下，將說明可用於根據本發明的氧化物230的金屬氧化物。
氧化物半導體較佳為至少包含銦或鋅。尤其較佳為包含銦及鋅。此外，除此之外，較佳為還包含鋁、鎵、釔或錫等。或者，也可以包含硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂等中的一種或多種。
在此，考慮氧化物半導體是包含銦、元素M及鋅的In-M-Zn氧化物的情況。注意，元素M為鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時也可以組合多個上述元素。
注意，在本說明書等中，有時將包含氮的金屬氧化物也稱為金屬氧化物(metal oxide)。此外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。
[金屬氧化物的結構]
以下，對可用於在本發明的一個實施方式中公開的電晶體的CAC(Cloud-Aligned Composite)-OS的構成進行說明。
在本說明書等中，有時記載為CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指結晶結構的一個例子，CAC是指功能或材料構成的一個例子。
CAC-OS或CAC-metal oxide在材料的一部分中具有導電性的功能，在材料的另一部分中具有絕緣性的功能，作為材料的整體具有半導體的功能。此外，在將CAC-OS或CAC-metal oxide用於電晶體的活性層的情況下，導電性的功能是使被用作載子的電子(或電洞)流過的功能，絕緣性的功能是不使被用作載子的電子流過的功能。藉由導電性的功能和絕緣性的功能的互補作用，可以使CAC-OS或CAC-metal oxide具有開關功能(控制開啟/關閉的功能)。藉由在CAC-OS或CAC-metal oxide中使各功能分離，可以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能，絕緣性區域具有上述絕緣性的功能。此外，在材料中，導電性區域和絕緣性區域有時以奈米粒子級分離。另外，導電性區域和絕緣性區域有時在材料中不均勻地分佈。此外，有時觀察到其邊緣模糊而以雲狀連接的導電性區域。
此外，在CAC-OS或CAC-metal oxide中，導電性區域和絕緣性區域有時以0.5nm以上且10nm以下，較佳為0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同能帶間隙的成分構成。例如，CAC-OS或CAC-metal oxide由具有起因於絕緣性區域的寬隙的成分及具有起因於導電性區域的窄隙的成分構成。在該構成中，當使載子流過時，載子主要在具有窄隙的成分中流過。此外，具有窄隙的成分藉由與具有寬隙的成分的互補作用，與具有窄隙的成分聯動而使載子流過具有寬隙的成分。因此，在將上述CAC-OS或CAC-metal oxide用於電晶體的通道形成區域時，在電晶體的導通狀態中可以得到高電流驅動力，亦即，大通態電流及高場效移動率。
就是說，也可以將CAC-OS或CAC-metal oxide稱為基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)。
[金屬氧化物的結構]
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體例如有CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
CAAC-OS具有c軸配向性，其多個奈米晶在a-b面方向上連結而結晶結構具有畸變。注意，畸變是指在多個奈米晶連結的區域中晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分。
雖然奈米晶基本上是六角形，但是並不侷限於正六角形，有不是正六角形的情況。此外，在畸變中有時具有五角形或七角形等晶格排列。另外，在CAAC-OS中，即使在畸變附近也觀察不到明確的晶界(grain boundary)。亦即，可知由於晶格排列畸變，可抑制晶界的形成。這可以考慮為由於CAAC-OS因為a-b面方向上的氧原子排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等而能夠包容畸變。
CAAC-OS有具有層狀結晶結構(也稱為層狀結構)的傾向，在該層狀結晶結構中層疊有包含銦及氧的層(下面稱為In層)和包含元素M、鋅及氧的層(下面稱為(M，Zn)層)。另外，銦和元素M彼此可以取代，在用銦取代(M，Zn)層中的元素M的情況下，也可以將該層表示為(In，M，Zn)層。另外，在用元素M取代In層中的銦的情況下，也可以將該層表示為(In，M)層。
CAAC-OS是結晶性高的氧化物半導體。另一方面，在CAAC-OS中觀察不到明確的晶界，因此不容易發生起因於晶界的電子移動率的下降。此外，氧化物半導體的結晶性有時因雜質的進入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。因此，包含CAAC-OS的氧化物半導體的物理性質穩定。因此，包含CAAC-OS的氧化物半導體具有高耐熱性及高可靠性。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。a-like OS包含空洞或低密度區域。也就是說，a-like OS的結晶性比nc-OS及CAAC-OS的結晶性低。
氧化物半導體具有各種結構及各種特性。本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、nc-OS、CAAC-OS中的兩種以上。
[具有氧化物半導體的電晶體]
接著，說明將上述氧化物半導體用於電晶體的通道形成區域的情況。
藉由將上述氧化物半導體用於電晶體，可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電晶體。
另外，較佳為將載子密度低的氧化物半導體用於電晶體。在要降低氧化物半導體膜的載子密度的情況下，可以降低氧化物半導體膜中的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純度本質”。例如，氧化物半導體中的載子密度可以低於8´1011 /cm3 ，較佳為低於1´1011 /cm3 ，更佳為低於1´1010 /cm3 ，且為1´10-9 /cm3 以上。
此外，高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，因此有時具有較低的陷阱態密度。
此外，被氧化物半導體的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，在陷阱態密度高的氧化物半導體中形成通道形成區域的電晶體的電特性有時不穩定。
因此，為了使電晶體的電特性穩定，減少氧化物半導體中的雜質濃度是有效的。為了減少氧化物半導體中的雜質濃度，較佳為還減少附近膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。
[雜質]
在此，說明氧化物半導體中的各雜質的影響。
在氧化物半導體包含第14族元素之一的矽或碳時，在氧化物半導體中形成缺陷能階。因此，將氧化物半導體中或氧化物半導體的介面附近的矽或碳的濃度(藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的濃度)設定為2´1018 atoms/cm3 以下，較佳為2´1017 atoms/cm3 以下。
另外，當氧化物半導體包含鹼金屬或鹼土金屬時，有時形成缺陷能階而形成載子。因此，使用包含鹼金屬或鹼土金屬的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為減少氧化物半導體中的鹼金屬或鹼土金屬的濃度。明確而言，使藉由SIMS測得的氧化物半導體中的鹼金屬或鹼土金屬的濃度為1´1018 atoms/cm3 以下，較佳為2´1016 atoms/cm3 以下。
當氧化物半導體包含氮時，容易產生作為載子的電子，使載子密度增高，而n型化。其結果是，在將包含氮的氧化物半導體用於半導體的電晶體容易具有常開啟特性。因此，在該氧化物半導體中，較佳為儘可能地減少氮，例如，利用SIMS測得的氧化物半導體中的氮濃度低於5´1019 atoms/cm3 ，較佳為5´1018 atoms/cm3 以下，更佳為1´1018 atoms/cm3 以下，進一步較佳為5´1017 atoms/cm3 以下。
包含在氧化物半導體中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為儘可能地減少氧化物半導體中的氫。明確而言，在氧化物半導體中，將利用SIMS測得的氫濃度設定為低於1´1020 atoms/cm3 ，較佳為低於1´1019 atoms/cm3 ，更佳為低於5´1018 atoms/cm3 ，進一步較佳為低於1´1018 atoms/cm3 。
藉由將雜質被充分降低的氧化物半導體用於電晶體的通道形成區域，可以使電晶體具有穩定的電特性。
[真空焙燒的效果]
在此對金屬氧化物所包含的較弱的Zn-O鍵合進行說明，並且示出減少構成該鍵合的氧原子及鋅原子的方法的一個例子。
在使用金屬氧化物的電晶體中，作為引起電晶體的電特性的不良的缺陷的一個例子有氧缺陷。例如，在使用其膜中包含氧缺陷的金屬氧化物的電晶體中，臨界電壓容易向負方向變動，而容易成為常開啟特性。這是因為產生起因於包含在金屬氧化物中的氧缺陷的施體而增大載子濃度的緣故。當電晶體具有常開啟特性時發生各種問題，諸如在工作時容易發生工作故障或者在非工作時增大耗電量等。
此外，由於為了形成用來製造模組的連接佈線的步驟中的加熱處理，發生如下問題諸如臨界電壓的變動及寄生電容的增大等的電晶體的電特性的劣化、起因於該電特性的劣化而導致的電特性的不均勻的增大等。這些問題直接引起製造良率的降低，因此研討對策是重要的。另外，可以在短時間內評估由於長時間的使用而導致的電晶體的特性變化(隨時間變化)的應力測試中也發生電特性的劣化。該電特性的劣化的原因估計為起因於製造步驟中進行的高溫處理或應力測試時被施加的電性應力而形成金屬氧化物中的氧缺陷。
在金屬氧化物中存在有與金屬原子的鍵合較弱而容易成為氧缺陷的氧原子。尤其是，在金屬氧化物為In-Ga-Zn氧化物時容易形成鋅原子與氧原子之間的較弱的鍵合(也稱為“弱Zn-O鍵合”)。在此，弱Zn-O鍵合是指鋅原子與氧原子之間產生的鍵合，該鍵合的強度為以由於製造步驟中進行的高溫處理或應力測試時被施加的電性應力而被切斷的程度。在金屬氧化物中存在有弱Zn-O鍵合時，由於加熱處理或電流應力而該鍵合被切斷，因此形成氧缺陷。氧缺陷的形成導致加熱處理及應力測試時的耐性等電晶體的穩定性的降低。
在一個鋅原子與多個氧原子鍵合的情況下，該鋅原子與氧原子之間的鍵合(Zn-O鍵合)有時較弱。與鎵原子相比，鋅原子與氧原子之間的鍵合較弱。因此，鍵合於一個鋅原子的氧原子越多，該鋅原子越容易失去氧原子。就是說，可以估計為鋅原子與氧原子之間產生的鍵合比與其他金屬之間的鍵合較弱。
此外，在金屬氧化物中存在有雜質時，可以估計為容易形成弱Zn-O鍵合。作為金屬氧化物中的雜質例如有水分子或氫。在金屬氧化物中存在有水分子或氫時，有時氫原子與構成金屬氧化物的氧原子鍵合(也稱為OH鍵合)。在In-Ga-Zn氧化物為單晶的情況下，構成金屬氧化物的氧原子與構成金屬氧化物的四個金屬原子鍵合。然而，鍵合於氫原子的氧原子有時與兩個或三個金屬原子鍵合。由於鍵合於氧原子的金屬原子的個數減少，因而該氧原子容易缺失。注意，在形成有OH鍵合的氧原子與鋅原子鍵合時，估計為該氧原子與該鋅原子之間的鍵合較弱。
此外，弱Zn-O鍵合有時在多個奈米晶連接的區域存在的應變中形成。基本上是奈米晶具有六角形，然而在該應變中具有五角形及七角形等晶格排列。在該應變中原子間的鍵合距離不均勻，因此估計為形成有弱Zn-O鍵合。
此外，可以估計為弱Zn-O鍵合在金屬氧化物的結晶性低時容易形成。在金屬氧化物的結晶性高時，構成金屬氧化物的鋅原子與四個或五個氧原子鍵合。但是，有在金屬氧化物的結晶性低時鍵合於鋅原子的氧原子的個數減少的趨勢。在鍵合於鋅原子的氧原子的個數減少時，該鋅原子容易缺失。就是說，可以估計為鋅原子與氧原子之間產生的鍵合比單晶中產生的鍵合較弱。
藉由減少上述的構成弱Zn-O鍵合的氧原子及鋅原子，可以抑制由於加熱處理或電流應力而導致的氧缺陷的形成，因此能夠提高電晶體的穩定性。注意，在僅減少構成弱Zn-O鍵合的氧原子而不減少構成弱Zn-O鍵合的鋅原子的情況下，在對該鋅原子附近供應氧原子時有可能再形成弱Zn-O鍵合。因此，較佳為減少構成弱Zn-O鍵合的鋅原子及氧原子。
作為減少構成弱Zn-O鍵合的氧原子及鋅原子的方法的一種，可以舉出在形成金屬氧化物之後進行真空焙燒的方法。真空焙燒是指真空氛圍中進行的加熱處理。藉由使用渦輪分子泵等進行排氣，維持真空氛圍。處理室的壓力為1´10-2 Pa以下，較佳為1´10-3 Pa以下。另外，加熱處理時的基板的溫度為300℃以上，較佳為400℃以上。
藉由進行真空焙燒，可以減少構成弱Zn-O鍵合的氧原子及鋅原子。此外，因真空焙燒而對金屬氧化物加熱，因為在減少構成弱Zn-O鍵合的氧原子及鋅原子之後構成金屬氧化物的原子重新排列，所以增加與四個金屬原子鍵合的氧原子。由此，在減少構成弱Zn-O鍵合的氧原子及鋅原子的同時可以抑制再次形成弱Zn-O鍵合。
此外，在金屬氧化物中存在有雜質的情況下，藉由進行真空焙燒，釋放金屬氧化物中的水分子或氫，而可以減少OH鍵合。由於減少金屬氧化物中的OH鍵合，因此提高與四個金屬原子鍵合的氧原子的比率。另外，在釋放水分子或氫時，構成金屬氧化物的原子重新排列，因此增加與四個金屬原子鍵合的氧原子。由此，可以抑制再次形成弱Zn-O鍵合。
如上所述，藉由在形成金屬氧化物之後進行真空焙燒，可以減少構成弱Zn-O鍵合的氧原子及鋅原子。因此，藉由該步驟可以提高電晶體的穩定性。此外，由於提高電晶體的穩定性，因而提高材料或形成方法的選擇的彈性。
á電晶體的製造方法1ñ
接著，對可用於本發明的一個實施方式的顯示裝置的電晶體200的製造方法參照圖11A至圖16C進行說明。此外，圖11A至圖16C中的每個圖式的圖A是俯視圖。此外，上述每個圖式的圖B是對應於圖A中的點劃線A1-A2示出的部分的剖面圖，該剖面圖是電晶體200的通道長度方向上的剖面圖。此外，上述每個圖式的圖C是對應於圖A中的點劃線A3-A4示出的部分的剖面圖，該剖面圖是電晶體200的通道寬度方向上的剖面圖。注意，為了明確起見，在上述每個圖式的圖A的俯視圖中省略部分組件。
首先，準備基板(未圖示)，在該基板上形成絕緣體214。絕緣體214可以利用濺射法、化學氣相沉積(CVD)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法或ALD法等形成。
注意，CVD法可以分為利用電漿的電漿CVD(PECVD：Plasma Enhanced CVD)法、利用熱的熱CVD(TCVD：Thermal CVD)法、利用光的光CVD(Photo CVD)法等。再者，CVD法可以根據使用的源氣體分為金屬CVD(MCVD：Metal CVD)法及有機金屬CVD(MOCVD：Metal Organic CVD)法。
藉由利用電漿CVD法，可以以較低的溫度得到高品質的膜。另外，因為不使用電漿，熱CVD法是能夠減少對被處理物造成的電漿損傷的成膜方法。例如，包括在顯示裝置中的佈線、電極、元件(電晶體、電容器等)等有時因從電漿接收電荷而會產生電荷積聚(charge up)。此時，有時由於所累積的電荷而使包括在顯示裝置中的佈線、電極、元件等受損傷。另一方面，因為在不使用電漿的熱CVD法的情況下不產生上述電漿損傷，所以能夠提高顯示裝置的良率。另外，在熱CVD法中，不產生成膜時的電漿損傷，因此能夠得到缺陷較少的膜。
另外，ALD法可以利用作為原子的性質的自調節性來沉積每一層的原子，從而發揮能夠形成極薄的膜、能夠對縱橫比高的結構形成膜、能夠以針孔等的缺陷少的方式形成膜、能夠形成覆蓋性優良的膜及能夠在低溫下形成膜等的效果。此外，ALD法還包括利用電漿的成膜方法(PEALD(Plasma Enhanced ALD)法)。藉由利用電漿，可以在更低溫下進行成膜，所以有時是較佳的。注意，ALD法中使用的前驅物有時包含碳等雜質。因此，利用ALD法形成的膜有時與利用其他的成膜方法形成的膜相比包含更多的碳等雜質。另外，雜質的定量可以利用X射線光電子能譜(XPS：X-ray Photoelectron Spectroscopy)進行。
不同於使從靶材等中被釋放的粒子沉積的成膜方法，CVD法及ALD法是因被處理物表面的反應而形成膜的成膜方法。因此，藉由CVD法及ALD法形成的膜不易受被處理物的形狀的影響而具有良好的步階覆蓋性。尤其是，利用ALD法形成的膜具有良好的步階覆蓋性和厚度均勻性，所以ALD法適合用於要覆蓋縱橫比高的開口的表面的情況等。注意，ALD法的沉積速度比較慢，所以有時較佳為與CVD法等沉積速度快的其他成膜方法組合而使用。
CVD法及ALD法可以藉由調整源氣體的流量比控制所得到的膜的組成。例如，當使用CVD法或ALD法時，可以藉由調整源氣體的流量比形成任意組成的膜。此外，例如，當使用CVD法及ALD法時，可以藉由一邊形成膜一邊改變源氣體的流量比來形成其組成連續變化的膜。在一邊改變源氣體的流量比一邊形成膜時，因為不需要傳送及調整壓力所需的時間，所以與使用多個成膜室進行成膜的情況相比可以縮短成膜時間。因此，有時可以提高電晶體的生產率。
在本實施方式中，作為絕緣體214利用濺射法形成氧化鋁。此外，絕緣體214也可以採用多層結構。例如，可以採用利用濺射法形成氧化鋁，然後利用ALD法在該氧化鋁上形成另一氧化鋁的結構。或者，也可以採用利用ALD法形成氧化鋁，然後利用濺射法在該氧化鋁上形成另一氧化鋁的結構。
接著，在絕緣體214上形成將成為導電體205的導電膜。將成為導電體205的導電膜的成膜使用濺射法、CVD法、MBE法、PLD法或ALD法等進行。此外，將成為導電體205的導電膜可以為多層膜。在本實施方式中，作為將成為導電體205的導電膜，形成鎢。
接著，使用光微影(lithography)法對將成為導電體205的導電膜進行加工來形成導電體205。
此外，在光微影法中，首先藉由遮罩對光阻劑進行曝光。接著，使用顯影液去除或留下所曝光的區域而形成光阻遮罩。接著，隔著該光阻遮罩進行蝕刻處理來將導電體、半導體或絕緣體等加工為所希望的形狀。例如，使用KrF準分子雷射、ArF準分子雷射、EUV(Extreme Ultraviolet：極紫外)光等對光阻劑進行曝光來形成光阻遮罩，即可。此外，也可以利用在基板和投影透鏡之間填滿液體(例如，水)的狀態下進行曝光的液浸技術。此外，也可以使用電子束或離子束代替上述光。注意，當使用電子束或離子束時不需要上述光阻劑曝光用遮罩。此外，在去除光阻遮罩時，可以進行灰化處理等乾蝕刻處理或濕蝕刻處理，也可以在進行乾蝕刻處理之後進行濕蝕刻處理，又可以在進行濕蝕刻處理之後進行乾蝕刻處理。
或者，可以使用由絕緣體或導電體構成的硬遮罩代替光阻遮罩。當使用硬遮罩時，可以在將成為導電體205的導電膜上形成將成為硬遮罩材料的絕緣膜或導電膜且在其上形成光阻遮罩，然後對硬遮罩材料進行蝕刻來形成所希望的形狀的硬遮罩。對將成為導電體205的導電膜進行的蝕刻既可以在去除光阻遮罩後進行，又可以不去除光阻遮罩進行。在採用後者的情況下，進行蝕刻時有時光阻遮罩消失。也可以在將成為導電體205的導電膜的蝕刻之後，藉由蝕刻去除除去硬遮罩。另一方面，在硬遮罩材料沒有影響到後製程或者可以在後製程中使用的情況下，不一定要去除硬遮罩。
作為乾蝕刻裝置，可以使用包括平行平板型電極的電容耦合型電漿(CCP：Capacitively Coupled Plasma)蝕刻裝置。包括平行平板型電極的電容耦合型電漿蝕刻裝置也可以採用對平行平板型電極中的一個施加高頻電源的結構。或者，也可以採用對平行平板型電極中的一個施加不同的多個高頻電源的結構。或者，也可以採用對平行平板型電極的各個施加頻率相同的高頻電源的結構。或者，也可以採用對平行平板型電極的各個施加頻率不同的高頻電源的結構。或者，也可以利用具有高密度電漿源的乾蝕刻裝置。例如，作為具有高密度電漿源的乾蝕刻裝置，可以使用感應耦合電漿(ICP：Inductively Coupled Plasma)蝕刻裝置等。
接著，在絕緣體214、導電體205上形成將成為絕緣體216的絕緣膜。成為絕緣體216的絕緣膜以與導電體205的頂面及側面接觸的方式形成。成為絕緣體216的絕緣膜可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。在本實施方式中，作為將成為絕緣體216的絕緣膜利用CVD法形成氧化矽。
在此，將成為絕緣體216的絕緣膜的厚度較佳為導電體205的厚度以上。例如，當導電體205厚度為1時，將成為絕緣體216的絕緣膜的厚度為1以上且3以下。在本實施方式中，導電體205的厚度為150nm，將成為絕緣體216的絕緣膜的厚度為350nm。
接著，藉由對將成為絕緣體216的絕緣膜進行CMP處理去除將成為絕緣體216的絕緣膜的一部分，使導電體205的表面露出。由此，可以形成其頂面平坦的絕緣體216及導電體205(參照圖11A至圖11C)。藉由提高絕緣體216及導電體205的頂面的平坦性，可以提高形成氧化物230b及氧化物230c的CAAC-OS的結晶性。
此外，絕緣體216及導電體205的形成方法不侷限於上述方法。例如，也可以在絕緣體214上形成將成為絕緣體216的絕緣膜，在該絕緣膜中形成開口，並以嵌入該開口的方式形成導電體205。
接著，在絕緣體216及導電體205上形成絕緣體222。作為絕緣體222，較佳為形成包含鋁和鉿中的一者或兩者的氧化物的絕緣體。此外，作為包含鋁和鉿中的一者或兩者的氧化物的絕緣體，較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。包含鋁和鉿中的一者或兩者的氧化物的絕緣體對氧、氫及水具有阻擋性。當絕緣體222對氫及水具有阻擋性時，可以抑制電晶體200的周圍的結構體所包含的氫及水藉由絕緣體222擴散到電晶體200的內側，從而可以抑制氧化物230中的氧缺陷的生成。
絕緣體222可以藉由濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，在絕緣體222上形成將成為絕緣體224的絕緣膜。將成為絕緣體224的絕緣膜可以藉由濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，較佳為進行加熱處理。加熱處理以250℃以上且650℃以下，較佳為以300℃以上且500℃以下，更佳為以320℃以上且450℃以下進行即可。加熱處理在氮或惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。加熱處理也可以在減壓狀態下進行。或者，加熱處理也可以在氮或惰性氣體氛圍下進行加熱處理，然後為了填補脫離了的氧在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行加熱處理。
在本實施方式中，在形成絕緣體224之後，在氮氛圍下以400℃的溫度進行1小時的加熱處理。藉由進行該加熱處理，可以去除絕緣體224所包含的水、氫等雜質。此外，也可以在形成絕緣體222之後等進行加熱處理。
在此，為了在絕緣體224中形成過量氧區域，也可以在減壓狀態下進行包含氧的電漿處理。包含氧的電漿處理例如較佳為採用包括用來產生使用微波的高密度電漿的電源的裝置。或者，也可以包括對基板一側施加RF(Radio Frequency：射頻)的電源。藉由使用高密度電漿可以生成高密度氧自由基，且藉由對基板一側施加RF可以將由高密度電漿生成的氧自由基高效地導入絕緣體224中。或者，也可以在使用這種裝置進行包含惰性氣體的電漿處理之後，為填補脫離的氧而進行包含氧的電漿處理。此外，藉由適當地選擇該電漿處理的條件，可以去除絕緣體224所包含的水、氫等雜質。此時，也可以不進行加熱處理。
接著，在絕緣體224上依次形成將成為氧化物230a的氧化膜230A、將成為氧化物230b的氧化膜230B以及將成為導電體242的導電膜242A(參照圖11A至圖11C)。較佳為在不暴露於大氣環境的情況下連續地形成上述氧化膜。藉由以不暴露於大氣的方式形成氧化膜，可以防止來自大氣環境的雜質或水分附著於氧化膜230A及氧化膜230B，所以可以保持氧化膜230A與氧化膜230B的介面附近的清潔。
氧化膜230A、氧化膜230B以及導電膜242A可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
例如，在利用濺射法形成氧化膜230A以及氧化膜230B的情況下，作為濺射氣體使用氧或者氧和稀有氣體的混合氣體。藉由增高濺射氣體所包含的氧的比率，可以增加在形成的氧化膜中的過量氧。此外，在利用濺射法形成上述氧化膜的情況下，例如可以使用上述In-M-Zn氧化物等靶材。此外，靶材與直流(DC)電源或高頻(RF)電源等的交流(AC)電源連接，根據靶材的導電率可以施加需要的電力。
尤其是，在形成氧化膜230A時，有時濺射氣體所包含的氧的一部分供應給絕緣體224。因此，氧化膜230A的濺射氣體所包含的氧的比率可以為70%以上，較佳為80%以上，更佳為100%。
此外，在利用濺射法形成氧化膜230B的情況下，當在濺射氣體所包含的氧的比率設定為1%以上且30%以下，較佳為5%以上且20%以下的狀態下進行成膜時，形成氧缺乏型氧化物半導體。將氧缺乏型氧化物半導體用於通道形成區域的電晶體可以具有較高的場效移動率。此外，藉由邊加熱基板邊形成膜，可以提高該氧化膜的結晶性。但是，本發明的一個實施方式不侷限於此。在使用濺射法形成成為氧化物230b氧化膜230B的情況下，藉由在包含在濺射氣體中的氧的比率為超過30%且100%以下，較佳為70%以上且100%以下的條件下形成膜，形成氧過剩型氧化物半導體。將氧過剩型氧化物半導體用於通道形成區域的電晶體可以得到比較高的可靠性。
在本實施方式中，利用濺射法使用In:Ga:Zn=1:1:0.5[原子個數比](2:2:1[原子個數比])或1:3:4[原子個數比]的靶材形成氧化膜230A。此外，利用濺射法使用In:Ga:Zn=4:2:4.1[原子個數比]的靶材形成氧化膜230B。上述氧化膜可以根據氧化物230所需的特性適當地選擇成膜條件及原子個數比來形成。
此外，為了形成氧化膜230A及氧化膜230B，較佳為使濺射氣體高度純化。例如，作為被用作濺射氣體的氧氣體或稀有氣體，使用露點為-60℃以下，較佳為-100℃以下的高純度氣體。藉由使用高純度濺射氣體進行成膜，可以儘可能地防止水分等混入氧化物230中。
此外，在藉由濺射法形成氧化膜230A及氧化膜230B的情況下，較佳為儘可能地去除濺射裝置的成膜室內的水分。例如，較佳為使用低溫泵等吸附式真空泵對成膜室進行高真空抽氣(抽真空到5´10-7 Pa至1´10-4 Pa 左右)。尤其是，在濺射裝置的待機時成膜室內的相當於H2 O的氣體分子(相當於m／z=18的氣體分子)的分壓為1´10-4 Pa以下，較佳為5´10-5 Pa以下。
在此，較佳為不暴露於大氣地形成絕緣體222、絕緣體224、氧化膜230A及氧化膜230B。例如，使用多室方式的成膜裝置即可。
接著，也可以進行加熱處理。作為加熱處理的條件，可以利用上述加熱處理條件。藉由進行加熱處理，可以去除氧化膜230A以及氧化膜230B中的水、氫等雜質。在本實施方式中，在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。
接著，將氧化膜230A、氧化膜230B及導電膜242A加工為島狀，來形成氧化物230a、氧化物230b及導電體層242B。此外，在該製程中，有時絕緣體224中的不與氧化物230a重疊的區域的厚度變薄(參照圖12A至圖12C)。
在此，氧化物230a、氧化物230b及導電體層242B以其至少一部分與導電體205重疊的方式形成。或者，也可以採用氧化物230a、氧化物230b及導電體層242B與絕緣體222的頂面所形成的角度較小的結構。在此情況下，氧化物230a及氧化物230b的側面與絕緣體222的頂面所形成的角度較佳為60°以上且小於70°。藉由採用這種形狀，在下面的製程中提高絕緣體254等的覆蓋性，並可以減少空洞等缺陷。此外，氧化物230a、氧化物230b及導電體層242B的側面較佳為對絕緣體222的頂面大致垂直。在氧化物230a、氧化物230b及導電體層242B的側面對絕緣體222的頂面大致垂直時，當設置多個電晶體200時能夠實現小面積化、高密度化。
此外，在導電體層242B的側面與導電體層242B的頂面之間具有彎曲面。就是說，側面的端部和頂面的端部較佳為彎曲(以下，也稱為圓形)。例如，在導電體層242B的端部，該彎曲面具有3nm以上且10nm以下，更佳為5nm以上且6nm以下的曲率半徑。當端部不具有角部時，可以提高後面的成膜製程中的膜的覆蓋性。
此外，該氧化膜230A、氧化膜230B以及導電膜242A的加工可以利用光微影法進行。此外，作為該加工可以利用乾蝕刻法或濕蝕刻法。利用乾蝕刻法的加工適合用於微型加工。
此外，藉由進行上述乾蝕刻等的處理，有時起因於蝕刻氣體等的雜質附著於或擴散於氧化物230a及氧化物230b等的表面或內部。作為雜質，例如有氟或氯等。
為了去除上述雜質等，進行洗滌。作為洗滌方法，有使用洗滌液等的濕式洗滌、使用電漿的等離子處理以及使用加熱處理的洗滌等，也可以適當地組合上述洗滌。
作為濕式洗滌，可以使用用碳酸水或純水稀釋草酸、磷酸或氫氟酸等而成的水溶液進行洗滌處理。或者，可以使用純水或碳酸水進行超聲波洗滌。在本實施方式中，使用純水或碳酸水進行超聲波洗滌。
接著，也可以進行加熱處理。該加熱處理可以採用上述加熱處理的條件。
接著，在絕緣體224、氧化物230a、氧化物230b及導電體層242B上形成將成為偽閘極層262A的偽閘極膜。
將成為偽閘極層262A的偽閘極膜加工而形成偽閘極。偽閘極是指虛擬的閘極電極。也就是說，藉由對成為偽閘極層262A的偽閘極膜進行加工，形成虛擬的閘極電極，且在之後的製程中去除該偽閘極來形成由導電膜等形成的閘極電極。由此，較佳為使用易於進行微細加工及去除處理的膜作為成為偽閘極層262A的偽閘極膜。
此外，成為偽閘極層262A的偽閘極膜可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。例如，可以使用絕緣體、半導體或導電體等。明確而言，可以使用如多晶矽、微晶矽、非晶矽等矽、如鋁、鈦、鎢等金屬膜等。此外，也可以使用塗佈法形成包含碳的膜、SOG(旋塗玻璃)、樹脂膜等。例如，可以舉出光阻劑、聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯或丙烯酸樹脂等。藉由塗佈法形成包含碳的膜、SOG、樹脂膜，可以使偽閘極膜的表面平坦。如此，藉由使偽閘極膜的表面平坦，容易進行微細加工及去除處理。
此外，成為偽閘極層262A的偽閘極膜可以使用由種類不同的膜構成的多層膜。例如，可以使用由導電膜和該導電膜上的樹脂膜構成的兩層結構的膜作為成為偽閘極層262A的偽閘極膜。因為使用具有這種結構的偽閘極膜，例如有時在之後的CMP製程中該導電膜被用作CMP處理的停止膜。此外，因為有時可以檢測出CMP處理的終止點，所以可以降低加工的不均勻性。
接著，使用光微影法蝕刻成為偽閘極層262A的偽閘極膜，以形成偽閘極層262A(參照圖13A至圖13C)。偽閘極層262A的至少一部分與導電體205及氧化物230重疊。
接著，以覆蓋氧化物230a、氧化物230b、導電體層242B以及偽閘極層262A的方式形成絕緣膜254A。接著，可以在絕緣膜254A上形成絕緣膜244A(參照圖13A至圖13C)。絕緣膜254A及絕緣膜244A可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
作為絕緣膜254A，較佳為使用具有抑制氫等雜質、氧的擴散的功能的絕緣膜。例如，較佳為藉由濺射法形成氧化鋁膜。藉由採用濺射法並使用包含氧的氣體形成氧化鋁膜，可以對絕緣體224中引入氧。換言之，絕緣體224可以具有過量氧。
作為絕緣膜244A，較佳為使用具有抑制氫等雜質、氧的擴散的功能的絕緣膜。例如，較佳為藉由ALD法形成氧化鋁膜。藉由使用覆蓋率高的ALD法，即使在由於偽閘極層262A等而形成的步階部分中也可以形成具有均勻的厚度的絕緣膜244A。此外，藉由使用ALD法，可以形成緻密的薄膜。如此，因為可以形成覆蓋率高且緻密的薄膜，所以例如即使在絕緣膜254A中產生如空洞或針孔等缺陷的情況下也可以由絕緣膜244A覆蓋該缺陷。
此外，作為絕緣膜244A，也可以形成氮化鋁、氮化矽、氮氧化矽等。例如，在利用使用鋁靶材的反應性濺射法形成作為絕緣膜244A的氮化鋁膜的情況下，相對於沉積氣體的總流量的氮氣的流量比較佳為30%以上且100%以下，更佳為40%以上且100%以下，進一步較佳為50%以上且100%以下。
此外，為了形成絕緣膜244A，也可以邊以高溫對基板加熱邊形成氧化鋁。形成絕緣膜244A時的基板加熱溫度為200℃以上，較佳為250℃以上，更佳為350℃以上即可。此時，在使用ALD法形成作為絕緣膜254A的氧化鋁的情況下，可以防止以上述溫度形成絕緣膜244A時的偽閘極層262A的變形。
此外，也可以在形成絕緣膜244A和絕緣膜254A中的一個或兩個之後添加氟。藉由在包含氟類氣體(如CF4 等)的氛圍中進行電漿處理或者摻雜包含氟的氣體，可以對絕緣膜244A和絕緣膜254A中的一個或兩個添加氟。藉由對絕緣膜244A和絕緣膜254A中的一個或兩個添加氟，可以期待利用氟對包含在該膜中的氫進行終止或吸雜的效果。
藉由上述製程，可以防止包含在絕緣體224中的過剩的氧擴散到外部，並可以防止水或氫等雜質從外部侵入絕緣體224。此外，有時可以不形成絕緣膜244A。
接著，在絕緣膜244A上形成成為絕緣體280的絕緣膜。成為絕緣體280的絕緣膜可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，去除成為絕緣體280的絕緣膜、偽閘極層262A、絕緣膜254A以及絕緣膜244A的一部分直到暴露出偽閘極層262A的一部分為止，以形成絕緣體280、偽閘極262、絕緣體254以及絕緣體244(參照圖14A至圖14C)。較佳為使用CMP處理形成絕緣體280、偽閘極262、絕緣體254以及絕緣體244。
此外，例如，在偽閘極層262A如上所述那樣由導電膜和該導電膜上的樹脂膜的兩層膜構成的情況下，有時在CMP製程中該導電膜被用作CMP處理的停止膜。此外，因為有時可以檢測出該導電膜的CMP處理的終止點，所以可以減少偽閘極262的高度的不均勻。如圖14B所示，偽閘極262的頂面、絕緣體254、絕緣體244以及絕緣體280的頂面大致一致。
接著，去除偽閘極262，以形成開口263(參照圖15A至圖15C)。藉由進行濕蝕刻、乾蝕刻或灰化等處理，可以去除偽閘極262。或者，可以適當地組合上述處理。例如，也可以在進行灰化處理之後進行濕蝕刻處理等。藉由去除偽閘極262，使導電體層242B的表面的一部分從開口263露出。
接著，藉由去除導電體層242B的從開口263露出的部分，暴露氧化物230b的表面的一部分，由此可以形成導電體242a及導電體242b。藉由進行濕蝕刻或乾蝕刻，可以進行該去除處理。在本實施方式中，採用乾蝕刻。藉由採用乾蝕刻，可以進行微細加工，因此這是較佳的。在此，有時去除從導電體242a和導電體242b之間處露出的氧化物230b的頂面的一部分。
此時，以絕緣體280、絕緣體244以及絕緣體254為遮罩形成導電體242a及導電體242b。由此，形成在絕緣體280、絕緣體244以及絕緣體254中的開口263與導電體242a和導電體242b之間的區域重疊。由此，可以在之後的製程中在導電體242a和導電體242b之間的區域中自對準地配置導電體260。
接著，較佳為在形成氧化膜230C之前進行加熱處理。加熱處理較佳為在100℃以上且400℃以下的溫度下進行。例如，加熱處理可以在200℃的溫度下進行。或者，較佳為在與氧化膜230C的成膜溫度相同的溫度下進行。在此，成膜溫度不僅用於表示形成膜時的基板溫度，還用於表示成膜裝置的設定溫度。例如，在300℃的溫度下形成氧化膜230C時，該加熱處理的溫度較佳為300℃。該加熱處理較佳為在減壓下進行，例如也可以在真空氛圍中進行。藉由使用渦輪分子泵等進行排氣，維持真空氛圍。在真空氛圍中，處理室的壓力為1´10-2 Pa以下，較佳為1´10-3 Pa以下。
接著，以嵌入開口263的方式形成氧化膜230C。
此外，也可以在進行該加熱處理後不暴露於大氣地連續形成氧化膜230C。例如，較佳為使用多室式成膜裝置在不同處理室中連續進行加熱處理及成膜處理。藉由進行這種處理，可以去除吸附在如氧化物230a及氧化物230b的表面等的水分、氫及碳等的雜質，以進一步降低如氧化物230a及氧化物230b中的水分濃度及氫濃度。該藉由加熱處理被去除的雜質包括包含氫與碳的鍵合的雜質或氫與氧的鍵合的雜質等。再者，藉由不暴露於外氣地連續進行加熱處理及成膜處理，可以防止氫等雜質再次侵入氧化物230。此外，也可以在後面描述的絕緣膜250A形成之前同樣地進行加熱處理。
氧化膜230C可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。成為氧化膜230C的氧化膜可以根據氧化膜230C所需的特性利用與氧化膜230A或氧化膜230B相同的成膜方法形成。作為氧化膜230C，可以使用In-Ga-Zn氧化物或不包含In的氧化物。作為不包含In的氧化物，可以使用Ga-Zn氧化物或氧化鎵等。另外，作為氧化膜230C，也可以使用In-Ga-Zn氧化物和不包含In的氧化物的疊層結構。利用濺射法使用In:Ga:Zn=1:3:4[原子個數比]、4:2:4.1[原子個數比]、Ga:Zn=2:1[原子個數比]或Ga:Zn=2:5[原子個數比]的靶材形成氧化膜230C。
此外，氧化膜230C也可以具有由第一氧化膜和第一氧化膜上的第二氧化膜構成的疊層結構，而且也可以使用與形成氧化膜230B時使用的靶材相同的靶材來形成第一氧化膜，並且使用與形成氧化膜230A時使用的靶材相同的靶材來形成第二氧化膜。
較佳為邊對基板加熱邊形成氧化膜230C。此時，藉由將基板溫度設定為300℃以上，可以減少氧化膜230B及氧化膜230C中的氧缺陷。此外，例如，可以在與後面描述的絕緣膜250A的成膜溫度相同的溫度下形成氧化膜230C。藉由邊對基板加熱邊形成氧化膜230C，可以提高氧化膜230C及氧化物230b的結晶性。
尤其是，在形成氧化膜230C時，有時濺射氣體所包含的氧的一部分被供應給氧化物230a及氧化物230b。因此，氧化膜230C的濺射氣體所包含的氧的比率可以為70%以上，較佳為80%以上，更佳為100%。此外，藉由邊對基板加熱邊形成膜，可以提高該氧化膜的結晶性。
接著，較佳為在形成絕緣膜250A之前進行加熱處理。加熱處理較佳為在100℃以上且400℃以下的溫度下進行。例如，加熱處理可以在200℃的溫度下進行。或者，較佳為在與絕緣膜250A的成膜溫度相同的溫度下進行。在此，成膜溫度不僅用於表示形成膜時的基板溫度，還用於表示成膜裝置的設定溫度。例如，在350℃的溫度下形成絕緣膜250A時，該加熱處理的溫度較佳為350℃。該加熱處理較佳為在減壓下進行，例如也可以在真空氛圍中進行。藉由使用渦輪分子泵等進行排氣，維持真空氛圍。在真空氛圍中，處理室的壓力為1´10-2 Pa以下，較佳為1´10-3 Pa以下。
接著，形成絕緣膜250A。絕緣膜250A可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。作為絕緣膜250A，較佳為利用CVD法形成氧氮化矽。此外，作為絕緣膜250A較佳為利用ALD法形成氧化矽、氧化鉿或氧化鎵等。例如，作為絕緣膜250A，可以利用氧化矽和氧化矽上的氧化鎵的疊層膜。注意，形成絕緣膜250A時的成膜溫度較佳為300℃以上且低於450℃，較佳為300℃以上且低於400℃，進一步較佳為350℃左右。例如，藉由在350℃的溫度下形成絕緣膜250A，可以形成雜質少的絕緣體。
此外，藉由使用微波激發氧，生成高密度氧電漿，將絕緣膜250A暴露於該氧電漿，可以對絕緣膜250A引入氧。
此外，也可以進行加熱處理。可以使用上述加熱處理條件進行加熱處理。藉由該加熱處理，可以降低絕緣膜250A中的水分濃度及氫濃度。
接著，形成導電膜260Aa及導電膜260Ab。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成導電膜260Aa及導電膜260Ab。例如，較佳為利用CVD法。在本實施方式中，利用ALD法形成導電膜260Aa，利用CVD法形成導電膜260Ab(參照圖15A至圖15C)。
接著，藉由利用CMP處理直到絕緣體280露出為止對氧化膜230C、絕緣膜250A、導電膜260Aa及導電膜260Ab進行拋光，形成氧化物230c、絕緣體250及導電體260(導電體260a及導電體260b)(參照圖16A至圖16C)。
接著，也可以進行加熱處理。作為加熱處理的條件，可以利用上述加熱處理條件。藉由進行加熱處理，可以降低絕緣體280中的水分濃度及氫濃度。另外，較佳為在形成成為絕緣體274的絕緣膜之前進行加熱處理。加熱處理較佳為在100℃以上且400℃以下的溫度下進行。例如，加熱處理可以在200℃的溫度下進行。或者，較佳為在與該絕緣膜的成膜溫度相同的溫度下進行。在此，成膜溫度不僅用於表示形成膜時的基板溫度，還用於表示成膜裝置的設定溫度。例如，在250℃的溫度下形成該絕緣膜時，該加熱處理的溫度較佳為250℃。該加熱處理較佳為在減壓下進行，例如也可以在真空氛圍中進行。藉由使用渦輪分子泵等進行排氣，維持真空氛圍。在真空氛圍中，處理室的壓力為1´10-2 Pa以下，較佳為1´10-3 Pa以下。
接著，也可以在絕緣體280上形成成為絕緣體274的絕緣膜(參照圖16A至圖16C)。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成成為絕緣體274的絕緣膜。作為成為絕緣體274的絕緣膜，例如，較佳為藉由濺射法形成氧化鋁膜。藉由利用濺射法形成氧化鋁膜，有時可以抑制絕緣體280所具有的氫擴散到氧化物230。
接著，也可以進行加熱處理。加熱處理可以使用上述加熱條件。藉由該加熱處理，可以減少絕緣體280中的水分濃度及氫濃度。
接著，也可以在絕緣體274上形成成為絕緣體281的絕緣膜。可以藉由濺射法、CVD法、MBE法、PLD法或ALD法等形成成為絕緣體281的絕緣膜(參照圖16A至圖16C)。
接著，在絕緣體254、絕緣體244、絕緣體280、絕緣體274及絕緣體281中形成到達導電體242a及導電體242b的開口。使用光微影法形成該開口即可。
接著，形成成為絕緣體241的絕緣膜，並對該絕緣膜進行各向異性蝕刻來形成絕緣體241。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成該絕緣膜。作為成為絕緣體241的絕緣膜，較佳為使用具有抑制氧的透過的功能的絕緣膜。例如，較佳為藉由ALD法形成氧化鋁膜。另外，可以藉由ALD法或CVD法形成氮化矽膜。藉由ALD法形成氮化矽膜的情況下，可以使用包含矽及鹵素的前驅物或胺基矽烷類的前驅物。作為包含矽及鹵素的前驅物，可以使用SiCl4 、SiH2 Cl2 、Si2 Cl6 及Si3 Cl8 等。另外，作為胺基矽烷類的前驅物，可以使用一價、二價或三價的胺基矽烷類。另外，作為窒化氣體可以使用氨或肼。此外，作為各向異性蝕刻，例如進行乾蝕刻法等，即可。藉由使開口的側壁部具有這種結構，可以抑制來自外部的氧的透過，並防止接下來要形成的導電體240a及導電體240b的氧化。此外，可以防止水、氫等雜質從導電體240a及導電體240b擴散到外部。
接著，形成成為導電體240a及導電體240b的導電膜。成為導電體240a及導電體240b的導電膜較佳為包含具有抑制水、氫等雜質的擴散的功能的導電體的疊層結構。例如，可以使用氮化鉭、氮化鈦等與鎢、鉬、銅等的疊層。成為導電體240的導電膜可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，藉由進行CMP處理，去除成為導電體240a及導電體240b的導電膜的一部分，使絕緣體281露出。其結果是，只在上述開口殘留該導電膜，由此可以形成其頂面平坦的導電體240a及導電體240b(參照圖10A至圖10C)。注意，絕緣體281的一部分有時因該CMP處理而被去除。
藉由上述製程，可以製造圖10A至圖10C所示的電晶體200。如圖11A至圖16C所示，藉由使用本實施方式所示的電晶體的製造方法可以製造電晶體200。
藉由本發明的一個實施方式，可以提供一種包括尺寸小的電晶體並其清晰度高的顯示裝置。此外，可以提供一種包括通態電流大的電晶體並其亮度高的顯示裝置。此外，可以提供一種包括工作速度快的電晶體並其工作速度快的顯示裝置。此外，可以提供一種包括電特性穩定的電晶體並其可靠性高的顯示裝置。此外，可以提供一種包括關態電流小的電晶體並其功耗低的顯示裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
對與上面所示的電晶體及其製造方法不同的電晶體及其製造方法的一個例子進行說明。注意，在下面所示的各電晶體中，對具有與á電晶體的結構例子ñ所示的電晶體(參照圖10A至圖10C)的組件相同的功能的組件附加相同的元件符號。作為各電晶體的構成材料可以使用在á電晶體的結構例子ñ中詳細地說明了的材料。
á電晶體的變形例子1-1ñ
圖17A、圖17B及圖17C是可以用於本發明的一個實施方式的顯示裝置的電晶體200A及電晶體200A周邊的俯視圖及剖面圖。可以將電晶體200A用作像素部702、源極驅動電路部704及閘極驅動電路部706所包括的電晶體。此外，圖18A至圖18C示出電晶體200A的製造方法。另外，圖17A至圖17C及圖18A至圖18C中的每個圖式的圖A是俯視圖。此外，上述每個圖式的圖B是對應於圖17A中的點劃線A1-A2示出的部分的剖面圖，該剖面圖是電晶體200A的通道長度方向上的剖面圖。此外，上述每個圖式的圖C是對應於圖17A中的點劃線A3-A4示出的部分的剖面圖，該剖面圖是電晶體200A的通道寬度方向上的剖面圖。注意，為了明確起見，在上述每個圖式的圖A的俯視圖中省略部分組件。
圖17A至圖17C所示的電晶體200A的與圖10A至圖10C所示的電晶體200不同之處是：不包括絕緣體244，並且絕緣體254配置在絕緣體224、氧化物230a、氧化物230b、導電體242a以及導電體242b與絕緣體280之間。也就是說，在圖17A至圖17C所示的電晶體200A中，氧化物230c的側面與絕緣體280接觸。
此外，在圖17A至圖17C所示的電晶體200A中，導電體242a及導電體242b的導電體260一側的側面具有錐形狀。在此，導電體242a及導電體242b的該側面和底面所形成的角度為10°以上且80°以下，較佳為30°以上且60°以下即可。由此，可以擴大導電體260的電場對氧化物230的導電體242a及導電體242b附近的區域的影響，以提高電晶體200A的通態電流及頻率特性。注意，圖17A至圖17C所示的電晶體200A不侷限於此，導電體242a及導電體242b的側面也可以大致垂直於底面。此外，導電體242a和導電體242b的相對的側面也可以具有多個面。
圖17A至圖17C所示的電晶體200A不需要形成偽閘極262，由此可以簡化電晶體的製程，所以這是較佳的。
圖17A至圖17C所示的電晶體200A的製造方法中的到形成氧化物230a、氧化物230b以及導電體層242B的製程與圖10A至圖10C所示的電晶體200的製造方法同樣。由此，可以參照圖11A至圖11C及圖12A至圖12C所示的電晶體200的製造方法。
接著，在絕緣體224、氧化物230a、氧化物230b及導電體層242B上形成成為絕緣體254的絕緣膜。
接著，在成為絕緣體254的絕緣膜上形成成為絕緣體280的絕緣膜。成為絕緣體280的絕緣膜可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。接著，對成為絕緣體280的絕緣膜進行CMP處理來形成頂面平坦的絕緣體280。
接著，去除絕緣體280的一部分、成為絕緣體254的絕緣膜的一部分以及導電體層242B的一部分來形成到達氧化物230b的開口264(參照圖18A至圖18C)。該開口較佳為以與氧化物230a、氧化物230b以及導電體205重疊的方式形成。藉由形成開口264，形成導電體242a、導電體242b及絕緣體254。在此，有時去除從導電體242a和導電體242b之間處露出的氧化物230b的頂面的一部分。
當形成開口264時，可以使用濕蝕刻法，但是較佳為使用乾蝕刻法，因為能夠進行微細加工。此外，較佳的是，藉由在絕緣體280上形成硬遮罩，來形成開口264。該硬遮罩既可使用導電體又可使用絕緣體。
此外，也可以以不同的條件對絕緣體280的一部分、成為絕緣體254的絕緣膜的一部分及導電體的一部分進行加工。例如，也可以藉由乾蝕刻法對絕緣體280的一部分進行加工，藉由濕蝕刻法對成為絕緣體254的絕緣膜的一部分進行加工，並藉由乾蝕刻法對導電體層242B的一部分進行加工。
圖17A至圖17C所示的電晶體200A的製造方法的之後的製程與圖10A至圖10C所示的電晶體200的製造方法同樣。由此，可以參照圖15A至圖15C及圖16A至圖16C所示的電晶體200的製造方法。
á電晶體的變形例子1-2ñ
圖19A、圖19B及圖19C是可以用於本發明的一個實施方式的顯示裝置的電晶體200B及電晶體200B周邊的俯視圖及剖面圖。將電晶體200B可以用作像素部702、源極驅動電路部704及閘極驅動電路部706所包括的電晶體。此外，圖20A至圖24C示出電晶體200B的製造方法。另外，圖19A至圖24C中的每個圖式的圖A是俯視圖。此外，上述每個圖式的圖B是對應於圖19A中的點劃線A1-A2示出的部分的剖面圖，該剖面圖是電晶體200B的通道長度方向上的剖面圖。此外，上述每個圖式的圖C是對應於圖19A中的點劃線A3-A4示出的部分的剖面圖，該剖面圖是電晶體200B的通道寬度方向上的剖面圖。注意，為了明確起見，在上述每個圖式的圖A的俯視圖中省略部分組件。
圖19A至圖19C所示的電晶體200B的與圖10A至圖10C所示的電晶體200不同之處是：在導電體242a與氧化物230b之間配置導電體243a，在導電體242b與氧化物230b之間配置導電體243b。在此，導電體242a(導電體242b)與導電體243a(導電體243b)的頂面及導電體260一側的側面以及氧化物230b的頂面接觸。在此，導電體243使用可以用於導電體242的導電體即可。此外，較佳為導電體243的厚度至少厚於導電體242。
此外，圖19A至圖19C所示的電晶體200B的與圖10A至圖10C所示的電晶體200不同之處是：導電體242a與導電體242b之間的距離短於形成在絕緣體280、絕緣體244以及絕緣體254中的開口263的通道長度方向上的長度。
因為圖19A至圖19C所示的電晶體200B具有上述結構，可以增大導電體260的電場對氧化物230的導電體242a及導電體242b附近的區域的影響。由此，可以減少電晶體200的實質上的通道長度，以提高通態電流及頻率特性。
此外，導電體243a(導電體243b)較佳為與導電體240a(導電體240b)重疊。借助於這種結構，當進行蝕刻以形成嵌入導電體240a(導電體240b)的開口時，因在該開口的底部設置有導電體243a(導電體243b)而可以防止對氧化物230b的過蝕刻。
在圖19A至圖19C所示的電晶體200B中，導電體242a及導電體242b的位於導電體260一側的側面大致垂直於底面。此外，圖19A至圖19C所示的電晶體200B不侷限於此，也可以採用導電體242a及導電體242b的側面和底面所形成的角度為10°以上且80°以下，較佳為30°以上且60°以下的結構。此外，也可以採用導電體242a和導電體242b的相對的側面具有多個面的結構。
圖19A至圖19C所示的電晶體200B的製造方法中的到形成成為氧化物230b的氧化膜230B的製程與圖10A至圖10C所示的電晶體的製造方法同樣。由此，可以參照圖11A至圖11C所示的電晶體的製造方法。
接著，在氧化膜230B上形成成為導電體層243A的導電膜。成為導電體層243A的導電膜可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，去除成為導電體層243A的導電膜的一部分，以形成導電體層243A(參照圖20A至圖20C)。雖然在圖20A至圖20C中示出導電體層243A具有開口的形狀，但是本實施方式不侷限於此。在本製程中，只要能夠去除成為導電體層243A的導電膜中的相當於導電體243a與導電體243b之間的部分即可。例如，可以將成為導電體層243A的導電膜分割為相當於導電體243a的島狀的導電體和相當於導電體243b的島狀的導電體。
成為導電體層243A的導電膜的加工可以利用光微影法進行。此外，作為該加工可以利用乾蝕刻法或濕蝕刻法。利用乾蝕刻法的加工適合用於微型加工。
接著，在氧化物230b及導電體層243A上形成導電膜242A。關於導電膜242A的形成可以參照圖12A至圖12C所示的電晶體的製造方法。
之後到形成偽閘極層262A並形成絕緣膜254A及絕緣膜244A(圖21A至圖21C)的製程與圖10A至圖10C所示的電晶體的製造方法同樣。由此，可以參照圖12A至圖12C及圖13A至圖13C所示的電晶體的製造方法。
例如，為了形成絕緣膜244A，也可以邊以高溫對基板加熱邊形成氧化鋁。形成絕緣膜244A時的基板加熱溫度為200℃以上，較佳為250℃以上，更佳為350℃以上即可。此時，在使用ALD法形成作為絕緣膜254A的氧化鋁的情況下，可以防止以上述溫度形成絕緣膜244A時的偽閘極層262A的變形。
此外，也可以在形成絕緣膜244A和絕緣膜254A中的一個或兩個之後添加氟。藉由在包含氟類氣體(如CF4 等)的氛圍中進行電漿處理或者摻雜包含氟的氣體，可以對絕緣膜244A和絕緣膜254A中的一個或兩個添加氟。藉由對絕緣膜244A和絕緣膜254A中的一個或兩個添加氟，可以期待利用氟對包含在該膜中的氫進行終止或吸雜的效果。
接著，在絕緣膜244A上形成成為絕緣體280的絕緣膜。成為絕緣體280的絕緣膜可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，去除成為絕緣體280的絕緣膜、偽閘極層262A、絕緣膜254A以及絕緣膜244A的一部分直到暴露出偽閘極層262A的一部分為止，以形成絕緣體280、偽閘極262、絕緣體254以及絕緣體244。較佳為使用CMP處理形成絕緣體280、偽閘極262、絕緣體254以及絕緣體244。就詳細內容可以參照圖14A至圖14C所示的電晶體的製造方法。
接著，去除偽閘極262，以形成開口263(參照圖15A至圖15C)。藉由進行濕蝕刻、乾蝕刻或灰化等處理，可以去除偽閘極262。或者，可以適當地組合上述處理。例如，也可以在進行灰化處理之後進行濕蝕刻處理等。藉由去除偽閘極262，使導電體層242B的表面的一部分從開口263露出。
接著，在絕緣體280、絕緣體244、絕緣體254以及導電體層242B上形成偽膜265(參照圖22A至圖22C)。偽膜265需要形成在開口263的側壁上，並且由該偽膜的厚度決定導電體242a與導電體242b之間的距離，亦即，實質上的通道長度。由此，偽膜265較佳為使用覆蓋率高且比較容易進行厚度的微調整的ALD法形成。偽膜265的厚度只要根據電晶體200B所需的電特性適當地設定即可，例如，可以設定為5nm，使得實質上的通道長度減少10nm。因為偽膜265最終被去除，所以較佳為使用易於進行微細加工及去除處理的膜作為偽膜265。
接著，藉由對偽膜265進行各向異性蝕刻，只使偽膜265的與開口263的側壁接觸的部分殘留。再者，以殘留的偽膜265為遮罩對導電體層242B進行蝕刻，以形成導電體242a及導電體242b(參照圖23A至圖23C)。此外，也可以連續地進行偽膜265的蝕刻和導電體層242B的蝕刻。此外，有時去除從導電體242a和導電體242b之間處露出的氧化物230b的頂面的一部分。
此時，以殘留的偽膜265為遮罩形成導電體242a及導電體242b。由此，形成在絕緣體280、絕緣體244以及絕緣體254中的開口263與導電體242a和導電體242b之間的區域重疊。由此，可以在之後的製程中在導電體242a和導電體242b之間的區域中自對準地配置導電體260。
接著，使用各向同性蝕刻選擇性地去除殘留的偽膜265(參照圖24A至圖24C)。作為各向同性蝕刻，例如，可以進行濕蝕刻或利用反應性氣體的蝕刻。如此，可以使導電體242a與導電體242b之間的距離短於開口263的通道長度方向上的長度。
圖19A至圖19C所示的電晶體的製造方法的之後的製程與圖10A至圖10C所示的電晶體的製造方法同樣。由此，可以參照圖15A至圖15C及圖16A至圖16C所示的電晶體的製造方法。
á電晶體的變形例子1-3ñ
圖25A、圖25B及圖25C是可以用於本發明的一個實施方式的顯示裝置的電晶體200C及電晶體200C周邊的俯視圖及剖面圖。將電晶體200C可以用作像素部702、源極驅動電路部704及閘極驅動電路部706所包括的電晶體。此外，圖26A至圖26C及圖27A至圖27C示出電晶體200C的製造方法。另外，圖25A至圖27C中的每個圖式的圖A是俯視圖。此外，上述每個圖式的圖B是對應於圖25A中的點劃線A1-A2示出的部分的剖面圖，該剖面圖是電晶體200C的通道長度方向上的剖面圖。此外，上述每個圖式的圖C是對應於圖25A中的點劃線A3-A4示出的部分的剖面圖，該剖面圖是電晶體200C的通道寬度方向上的剖面圖。注意，為了明確起見，在上述每個圖式的圖A的俯視圖中省略部分組件。
圖25A至圖25C所示的電晶體200C的與圖19A至圖19C所示的電晶體200B不同之處是：不包括絕緣體244，並且絕緣體254配置在絕緣體224、氧化物230a、氧化物230b、導電體242a以及導電體242b與絕緣體280之間。也就是說，在圖25A至圖25C所示的電晶體200C中，氧化物230c的側面與絕緣體280接觸。
此外，在圖25A至圖25C所示的電晶體200C中，導電體242a及導電體242b的位於導電體260一側的側面大致垂直於底面。此外，圖25A至圖25C所示的電晶體200C不侷限於此，也可以採用導電體242a及導電體242b的側面和底面所形成的角度為10°以上且80°以下，較佳為30°以上且60°以下的結構。此外，也可以採用導電體242a和導電體242b的相對的側面具有多個面的結構。
圖25A至圖25C所示的電晶體200C不需要形成偽閘極262，由此可以簡化電晶體的製程，所以這是較佳的。
圖25A至圖25C所示的電晶體200C的製造方法中的到形成氧化物230a、氧化物230b、導電體242a、導電體242b以及導電體層242B的製程與圖19A至圖19C所示的電晶體200B的製造方法同樣。由此，可以參照圖11A至圖11C、圖12A至圖12C及圖20A至圖20C所示的電晶體的製造方法。
接著，在絕緣體224、氧化物230a、氧化物230b、導電體242a、導電體242b及導電體層242B上形成成為絕緣體254的絕緣膜。
接著，在成為絕緣體254的絕緣膜上形成成為絕緣體280的絕緣膜。成為絕緣體280的絕緣膜可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。接著，對成為絕緣體280的絕緣膜進行CMP處理來形成頂面平坦的絕緣體280。
接著，去除絕緣體280的一部分、成為絕緣體254的絕緣膜的一部分以及導電體層242B的一部分來形成到達氧化物230b的開口264a(參照圖26A至圖26C)。該開口較佳為以與氧化物230a、氧化物230b以及導電體205重疊的方式形成。藉由形成開口264，形成導電體242a、導電體242b及絕緣體254。在此，有時去除從導電體242a和導電體242b之間處露出的氧化物230b的頂面的一部分。
當形成開口264時，可以使用濕蝕刻法，但是較佳為使用乾蝕刻法，因為能夠進行微細加工。此外，較佳的是，藉由在絕緣體280上形成硬遮罩，來形成開口264。該硬遮罩既可使用導電體又可使用絕緣體。
此外，也可以以不同的條件對絕緣體280的一部分、成為絕緣體254的絕緣膜的一部分及導電體的一部分進行加工。例如，也可以藉由乾蝕刻法對絕緣體280的一部分進行加工，藉由濕蝕刻法對成為絕緣體254的絕緣膜的一部分進行加工，並藉由乾蝕刻法對導電體層242B的一部分進行加工。
接著，藉由對絕緣體280的開口264a進行側面蝕刻，形成開口264b(圖27A至圖27C)。作為對絕緣體280的側面蝕刻，可以採用濕蝕刻或利用反應性氣體的蝕刻等的各向同性蝕刻。例如，藉由使開口264b的側壁比開口264a向後進展5nm，可以使導電體242a(導電體242b)比開口264b的側壁突出5nm。如此，可以使導電體242a與導電體242b之間的距離短於開口264b的通道長度方向上的長度。
圖25A至圖25C所示的電晶體的製造方法的之後的製程與圖10A至圖10C所示的電晶體的製造方法同樣。由此，可以參照圖15A至圖15C及圖16A至圖16C所示的電晶體的製造方法。
á電晶體的變形例子2-1ñ
圖28A、圖28B及圖28C是可以用於本發明的一個實施方式的顯示裝置的電晶體200D及電晶體200D周邊的俯視圖及剖面圖。將電晶體200D可以用作像素部702、源極驅動電路部704及閘極驅動電路部706所包括的電晶體。
圖28A是電晶體200D的俯視圖。另外，圖28B及圖28C是電晶體200D的剖面圖。在此，圖28B是沿著圖28A中的點劃線A1-A2的剖面圖，該剖面圖相當於電晶體200D的通道長度方向上的剖面圖。圖28C是沿著圖28A中的點劃線A3-A4的剖面圖，該剖面圖相當於電晶體200D的通道寬度方向上的剖面圖。注意，為了容易理解，在圖28A的俯視圖中省略部分組件。此外，圖29是圖28B中的氧化物230b及其周邊的放大圖。
圖4、圖5、圖7及圖9所示的顯示裝置700A表示作為電晶體750A、電晶體752A及電晶體754A使用圖28A、圖28B及圖28C所示的電晶體200D的例子。
如圖28A至圖28C所示，電晶體200D包括：配置在基板(未圖示)上的氧化物230a；配置在氧化物230a上的氧化物230b；配置在氧化物230b上的相互分離地形成的層253a及層253b；配置在氧化物230b上的以與層253a與層253b之間重疊的方式形成開口的絕緣體280；配置在開口中的導電體260；配置在氧化物230b及絕緣體280與導電體260之間的絕緣體250；以及配置在氧化物230b及絕緣體280與絕緣體250之間的氧化物230c。在此，如圖28B和圖28C所示，導電體260的頂面較佳為與絕緣體250、氧化物230c以及絕緣體280的頂面大致一致。
以下，層253a及層253b有時被總稱為層253。
此外，如圖28A至圖28C所示，較佳為在絕緣體224、氧化物230a及氧化物230b與絕緣體280之間配置有絕緣體254。在此，如圖28B及圖28C所示，絕緣體254較佳為與層253a的頂面及側面、層253b的頂面及側面、氧化物230a及氧化物230b的側面以及絕緣體224的頂面接觸。絕緣體254更佳為也與絕緣體241(絕緣體241a及絕緣體241b)的側面接觸。
在此，導電體260被用作電晶體的閘極電極，層253a及層253b各被用作源極區域或汲極區域。如上所述，導電體260以嵌入絕緣體280及絕緣體254的開口及被夾在層253a與層253b之間的區域中的方式形成。在此，導電體260、層253a及層253b的配置相對於絕緣體280及絕緣體254的開口自對準地形成。也就是說，在電晶體200D中，閘極電極可以自對準地配置在源極電極與汲極電極之間。由此，可以以不設置用於對準的餘地的方式形成導電體260，所以可以實現電晶體200D的佔有面積的縮小。由此，可以實現顯示裝置的高精細化。此外，可以實現窄邊框的顯示裝置。
此外，較佳為在電晶體200D上配置有被用作層間膜的絕緣體274及絕緣體281。在此，絕緣體274較佳為與導電體260、絕緣體250、氧化物230c以及絕緣體280的頂面接觸。
此外，絕緣體222、絕緣體254及絕緣體274較佳為具有抑制氫(例如，氫原子、氫分子等中的至少一個)的擴散的功能。例如，絕緣體222、絕緣體254及絕緣體274的氫透過性較佳為低於絕緣體224、絕緣體250以及絕緣體280。此外，絕緣體222、絕緣體254及絕緣體274較佳為具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能。例如，絕緣體222、絕緣體254及絕緣體274的氧透過性較佳為低於絕緣體224、絕緣體250以及絕緣體280。
在此，絕緣體224、氧化物230a、氧化物230b、以及絕緣體250與絕緣體280及絕緣體281夾著絕緣體254、氧化物230c及絕緣體274相隔。由此，可以抑制包含在絕緣體280及絕緣體281中的氫等雜質或過剩的氧混入絕緣體224、氧化物230a、氧化物230b以及絕緣體250。
此外，半導體裝置較佳為包括與電晶體200D電連接且被用作插頭的導電體240(導電體240a及導電體240b)。此外，還包括與被用作插頭的導電體240的側面接觸的絕緣體241(絕緣體241a及絕緣體241b)。也就是說，絕緣體241以與絕緣體254、絕緣體280、絕緣體274以及絕緣體281的開口的內壁接觸的方式形成。
此外，較佳為在電晶體200D中將被用作氧化物半導體的金屬氧化物(以下也稱為氧化物半導體)用於包含通道形成區域的氧化物230(氧化物230a、氧化物230b及氧化物230c)。
在此，藉由對氧化物230添加形成氧缺陷的元素或者與氧缺陷鍵合的元素，氧化物230的載子密度可能增大而被低電阻化。作為這種元素，典型為硼或磷。另外，除了硼及磷之外，還可以使用氫、碳、氮、氟、硫、氯、鈦及稀有氣體等。作為稀有氣體的典型例子，有氦、氖、氬、氪以及氙等。另外，可以對氧化物230添加選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭等金屬元素中的一個或多個。在上述金屬元素中較佳為使用的是硼及磷。在添加硼及磷時可以使用非晶矽或低溫多晶矽的生產線的裝置，由此可以降低設備投資。上述元素的濃度可以利用二次離子質譜分析法(SIMS)等進行測量。
層253是對氧化物230添加上述元素而形成的層。如圖28B及圖29所示，層253a及層253b夾著導電體260彼此相對地形成，且其頂面較佳為與絕緣體254及氧化物230c接觸。較佳的是，在俯視時，層253a及層253b的導電體260一側的側面與導電體260的側面大致一致，或者層253a及層253b的一部分與導電體260重疊。在此，層253的上述元素的濃度較佳為等於或高於氧化物230中的不形成層253的部分的上述元素的濃度。另外，層253所包含的氧缺陷量較佳為等於或高於氧化物230中的不形成層253的部分的氧缺陷量。由此，與氧化物230中的不形成層253的部分相比，層253的載子密度大且電阻低。
在氧化物230中，將重疊於導電體260的區域稱為區域234，將重疊於絕緣體254的區域稱為區域231(區域231a及區域231b)，將區域234和區域231之間的區域稱為區域232(區域232a及區域232b)。如圖29所示，區域234位於區域231a和區域231b之間，區域232a位於區域231a和區域234之間，區域232b位於區域231b和區域234之間。在此，與區域234相比，區域231的載子密度高且電阻低。另外，與區域234相比，區域232的載子密度高且電阻低，並且與區域231相比，區域232的載子密度低且電阻高。另外，區域232可以具有與區域231相等的載子密度及電阻。因此，區域234被用作電晶體200D的通道形成區域，區域231被用作源極區域或汲極區域，區域232被用作接合區域。
藉由採用這種結構，可以防止在氧化物230的通道形成區域和源極區域或汲極區域之間形成偏置區域，因而能夠抑制有效的通道長度大於導電體260的寬度。由此，可以增大電晶體200D的通態電流且實現良好的S值。
藉由在氧化物230中形成被用作源極區域或汲極區域的區域231，可以不設置由金屬形成的源極電極及汲極電極，並且可以使區域231連接被用作插頭的導電體240。在與氧化物230接觸地形成以金屬形成的源極電極及汲極電極的情況下，在電晶體200D的製程或後製程中進行高溫的加熱處理時有可能由金屬形成的源極電極及汲極電極被氧化而導致電晶體200D的通態電流及S值的劣化。然而，本實施方式所示的電晶體不需要設置以金屬形成的源極電極及汲極電極。因此，即使在電晶體200D的製程或後製程進行高溫的加熱處理，也可以實現良好的通態電流及S值的電晶體。例如，本實施方式所示的電晶體在形成電晶體200D之後可以進行施加750℃以上且800℃以下左右的高溫的製程。
另外，如上所述那樣，藉由對層253添加形成氧缺陷的元素並進行加熱處理，有時包含在層253中的氧缺陷可以俘獲包含在被用作通道形成區域的區域234的氫。由此，可以實現電晶體200D的穩定的電特性，並且提高電晶體200D的可靠性。
另外，在圖29中，層253在氧化物230b的厚度方向上形成在氧化物230b的與絕緣體254及氧化物230c的介面附近，但是不侷限於此。例如，層253的厚度也可以與氧化物230b的厚度大致相同，層253也可以形成在氧化物230a中。另外，在圖29中，層253形成在區域231及區域232中，但是不侷限於此。例如，層253可以僅形成在區域231中，也可以形成在區域231以及區域232的一部分中，還可以形成在區域231、區域232和區域234的一部分中。
在氧化物230中，有時難以明確地觀察各區域的邊界。在各區域中檢測出的金屬元素和氫及氮等雜質元素的濃度不需要必須按每區域分階段地變化，也可以在各區域中逐漸地變化(也稱為漸變(gradation))。就是說，越接近通道形成區域，金屬元素和氫及氮等雜質元素的濃度越小即可。
此外，如圖28C所示，絕緣體224的不與氧化物230b重疊的區域的厚度較佳為比其他區域的厚度薄。藉由採用這種結構，可以使導電體260的下端部位於更下一側，因此容易將被用作第一閘極電極的導電體260的電場影響到氧化物230的側面。由此，可以增大電晶體200D的通態電流。另外，也可以採用使絕緣體224重疊於氧化物230b及氧化物230a而設置為島狀的結構。
在此，層253a與層253b之間的區域以與絕緣體280的開口重疊的方式形成。因此，可以在層253a與層253b之間自對準地配置導電體260。
此外，也可以在絕緣體250與導電體260a之間設置可用作氧化物230的金屬氧化物。此時，與導電體260同樣，該金屬氧化物被用作閘極電極。藉由設置金屬氧化物，可以對絕緣體250及氧化物230中的至少一個供應氧，這是較佳的。此外，作為該金屬氧化物使用具有抑制氧的透過的功能的金屬氧化物，因而能夠抑制導電體260被包含在絕緣體250或絕緣體280中的氧氧化。或者，可以抑制包含在絕緣體250的氧被導電體260吸收。
此外，如圖28A和圖28C所示，在氧化物230b的不與層253重疊的區域，換言之氧化物230的通道形成區域中，氧化物230的側面被導電體260覆蓋。由此，可以容易將被用作第一閘極電極的導電體260的電場影響到氧化物230的側面。由此，可以提高電晶體200D的通態電流。
絕緣體254與絕緣體214等同樣地較佳為被用作抑制水或氫等雜質從絕緣體280一側混入電晶體200D的阻擋絕緣膜。例如，絕緣體254的氫透過性較佳為比絕緣體224低。再者，如圖28B、圖28C所示，絕緣體254較佳為與氧化物230c的側面的一部分、層253a的頂面及側面、層253b的頂面及側面，換言之，氧化物230b的頂面的一部分及側面的一部分、氧化物230a的側面以及絕緣體224的頂面接觸。藉由採用這種結構，可以抑制絕緣體280所包含的氫從氧化物230a、氧化物230b及絕緣體224的頂面或側面侵入氧化物230。
此外，絕緣體254也可以具有疊層結構。在絕緣體254具有疊層結構的情況下，可以在利用濺射法形成的第一絕緣體上利用ALD法形成第二絕緣體。此時，第一絕緣體及第二絕緣體也可以使用選自上述的材料中的相同材料或不同材料。例如，作為第一絕緣體，可以使用利用濺射法形成的氧化鋁，作為第二絕緣體，可以使用利用ALD法形成的氧化鋁。利用ALD法形成的膜的覆蓋性高，從而也可以在因氧化物230等的結構體形成的步階部形成均勻性高的膜。此外，也可以彌補利用濺射法形成的第一絕緣膜的成膜不良，這是較佳的。
像這樣，藉由由對氫具有阻擋性的絕緣體254覆蓋絕緣體224及氧化物230，絕緣體280與絕緣體224及氧化物230分開。由此，可以抑制從電晶體200D的外部侵入氫等雜質，從而可以對電晶體200D賦予良好的電特性及可靠性。
作為絕緣體254，例如可以使用包含氮化鋁的絕緣體。作為絕緣體254，較佳為使用其組成式滿足AlNx(x為大於0且2以下的實數，x較佳為大於0.5且1.5以下的實數)的氮化物絕緣體。因此，可以形成具有高絕緣性及高熱傳導率的膜，由此可以提高在驅動電晶體200D時產生的熱的散熱性。此外，作為絕緣體254，也可以使用氮化鋁鈦、氮化鈦等。在此情況下，藉由使用濺射法，可以在不使用氧或臭氧等氧化性高的氣體作為沉積氣體的狀態下形成膜，所以這是較佳的。此外，也可以使用氮化矽或氮氧化矽等。
此外，將在後面說明，絕緣體254也可以被用作形成層253a及層253b時的保護膜。在形成層253a及層253b時使用離子植入法或離子摻雜法的情況下，藉由作為保護膜設置絕緣體254，不使氧化物230的表面直接暴露於離子或電漿，因此可以抑制形成層253a及層253b時的氧化物230的損傷，所以是較佳的。在此氧化物230的損傷是指在氧化物230中過度形成氧缺陷或過度降低氧化物230的結晶性。例如，作為絕緣體254，可以使用較佳為具有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽等。
絕緣體280隔著絕緣體254設置在絕緣體224及氧化物230上。
此外，在形成於絕緣體281、絕緣體274、絕緣體280及絕緣體254中的開口中配置導電體240a及導電體240b。導電體240a及導電體240b以中間夾著導電體260的方式設置。此外，導電體240a及導電體240b的頂面的高度與絕緣體281的頂面可以位於同一平面上。
此外，以與絕緣體281、絕緣體274、絕緣體280及絕緣體254的開口的內壁接觸的方式設置有絕緣體241a，以與其側面接觸的方式形成有導電體240a的第一導電體。層253a位於該開口的底部的至少一部分，導電體240a與層253a接觸。同樣，以與絕緣體281、絕緣體274、絕緣體280及絕緣體254的開口的內壁接觸的方式設置有絕緣體241b，以與其側面接觸的方式形成有導電體240b的第一導電體。層253b位於該開口的底部的至少一部分，導電體240b與層253b接觸。
當作為導電體240採用疊層結構時，作為與氧化物230a、氧化物230b、絕緣體254、絕緣體280、絕緣體274及絕緣體281接觸的導電體較佳為使用上述具有抑制水或氫等雜質的擴散的功能的導電體。
á電晶體的製造方法2ñ
接著，參照圖30A至圖38C說明圖28A至圖28C所示的根據本發明的一個實施方式的電晶體200D的製造方法。此外，在圖30A至圖38C中的每個圖式的圖A是俯視圖。此外，上述每個圖式的圖B是對應於各圖式的圖A中的點劃線A1-A2示出的部分的剖面圖，該剖面圖是電晶體200D的通道長度方向上的剖面圖。此外，上述每個圖式的圖C是對應於各圖式的圖A中的點劃線A3-A4示出的部分的剖面圖，該剖面圖是電晶體200D的通道寬度方向上的剖面圖。注意，為了明確起見，在上述每個圖式的圖A的俯視圖中省略部分組件。此外，附加與á電晶體的製造方法1ñ所示的電晶體200相同符號的組件可以參考á電晶體的製造方法1ñ。
圖28A至圖28C所示的電晶體200D的製造方法中的到形成絕緣體224的製程與圖10A至圖10C所示的電晶體200的製造方法同樣。由此，可以參照圖11A至圖11C所示的電晶體200的製造方法。
接著，在絕緣體224上依次形成將成為氧化物230a的氧化膜230A及將成為氧化物230b的氧化膜230B(參照圖30A至圖30C)。
接著，也可以進行加熱處理。作為加熱處理的條件，可以利用上述加熱處理條件。
接著，將氧化膜230A及氧化膜230B加工為島狀，來形成氧化物230a及氧化物230b。此外，在該製程中，有時絕緣體224中的不與氧化物230a重疊的區域的厚度變薄(參照圖31A至圖31C)。
在此，氧化物230a及氧化物230b以其至少一部分與導電體205重疊的方式形成。
此外，在氧化物230b的側面與氧化物230b的頂面之間具有彎曲面。就是說，側面的端部和頂面的端部較佳為彎曲(以下，也稱為圓形)。例如，在氧化物230b的端部，該彎曲面具有3nm以上且10nm以下，更佳為5nm以上且6nm以下的曲率半徑。當端部不具有角部時，可以提高後面的成膜製程中的膜的覆蓋性。
為了去除由於乾蝕刻等處理附著或擴散的雜質等，進行洗滌。作為洗滌方法，有使用洗滌液等的濕式洗滌、使用電漿的等離子處理以及使用加熱處理的洗滌等，也可以適當地組合上述洗滌。
接著，也可以進行加熱處理。該加熱處理可以採用上述加熱處理的條件。此外，較佳為在形成絕緣膜254A之前進行加熱處理。加熱處理較佳為在100℃以上且400℃以下的溫度下進行。例如，加熱處理可以在200℃的溫度下進行。或者，較佳為在與絕緣膜254A的成膜溫度相同的溫度下進行。在此，成膜溫度不僅用於表示形成膜時的基板溫度，還用於表示成膜裝置的設定溫度。例如，在200℃的溫度下形成絕緣膜254A時，該加熱處理的溫度較佳為200℃。該加熱處理較佳為在減壓下進行，例如也可以在真空氛圍中進行。藉由使用渦輪分子泵等進行排氣，維持真空氛圍。在真空氛圍中，處理室的壓力為1´10-2 Pa以下，較佳為1´10-3 Pa以下。
接著，覆蓋氧化物230a及氧化物230b地形成成為絕緣體254的絕緣膜254A(參照圖32A至圖32C)。絕緣膜254A可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
作為絕緣膜254A，較佳為使用具有抑制氫等雜質、氧的擴散的功能的絕緣膜。例如，較佳為藉由濺射法形成氧化鋁膜。藉由採用濺射法並使用包含氧的氣體形成氧化鋁膜，可以對絕緣體224中引入氧。換言之，絕緣體224可以具有過量氧。此外，作為絕緣膜254A，可以使用氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)、包含氮化鋁的絕緣體、氮化鋁鈦、氮化鈦、氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有電洞的氧化矽等。
此外，為了形成絕緣膜254A，也可以邊以高溫對基板加熱邊形成氧化鋁。形成絕緣膜254A時的基板加熱溫度為200℃以上，較佳為250℃以上，更佳為350℃以上即可。
另外，絕緣膜254A也可以具有疊層結構。
接著，在絕緣膜254A上形成成為偽閘極層262A的偽閘極膜。
接著，使用光微影法蝕刻成為偽閘極層262A的偽閘極膜，以形成偽閘極層262A(參照圖33A至圖33C)。偽閘極層262A的至少一部分與導電體205及氧化物230重疊。
接著，將偽閘極層262A用作遮罩對氧化物230b添加摻雜物257(參照圖33A至圖33C)。由此，在氧化物230b的不與偽閘極層262A重疊的區域中形成包含摻雜物257的層253a及層253b。注意，在圖33A至圖33C中示出摻雜物257擴散並添加到氧化物230b的與偽閘極層262A重疊的區域的情況。由此，層253a及層253b的一部分也形成在與偽閘極層262A重疊的區域中。如此，根據偽閘極層262A的通道長度方向的長度，可以控制層253a和層253b之間的距離，亦即，通道長度。
作為摻雜物257的添加方法，可以使用：對離子化了的源氣體進行質量分離而添加的離子植入法；不對離子化了的源氣體進行質量分離而添加的離子摻雜法；以及電漿浸沒離子佈植技術等。當進行質量分離時，可以嚴密地控制添加的離子種及其濃度。另一方面，當不進行質量分離時，可以在短時間內添加高濃度的離子。另外，也可以利用生成原子或分子的簇而進行離子化的離子摻雜法。注意，也可以將摻雜物換稱為離子、施體、受體、雜質或元素等。
作為摻雜物257可以使用形成上述氧缺陷的元素或者與氧缺陷鍵合的元素等。作為這種元素，典型為硼或磷。另外，可以使用氫、碳、氮、氟、硫、氯、鈦及稀有氣體等。作為稀有氣體的典型例子，有氦、氖、氬、氪以及氙等。另外，可以添加選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭等金屬元素中的一個或多個。在上述金屬元素中作為摻雜物257較佳為使用的是硼及磷。在將硼及磷用作摻雜物257時可以使用非晶矽或低溫多晶矽的生產線的裝置，由此可以降低設備投資。
此外，在圖33A至圖33C中，以大致垂直於絕緣體214的頂面方式對其添加摻雜物257，但是不侷限於此，也可以以傾斜於絕緣體214的頂面方式對其添加摻雜物257。藉由以傾斜於絕緣體214的頂面方式添加摻雜物，可以容易在與偽閘極層262A重疊的區域的一部分形成層253a及層253b。
另外，在本實施方式的形成方法中，摻雜物257隔著絕緣膜254A對氧化物230添加。由於採用該形成方法，對絕緣膜254A也添加摻雜物257。就是說，氧化物230及絕緣膜254A都具有摻雜物257所包含的元素。另外，在絕緣膜254A具有過量氧的情況下，有時由於摻雜物257可以抑制向外部的過量氧的擴散。
如上所述那樣，藉由形成層253，可以在層253a和層253b之間以自對準地配置後面的製程中形成的導電體260。
接著，在絕緣膜254A及偽閘極層262A上形成絕緣膜280A(參照圖34A至圖34C)。絕緣膜280A可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，直到偽閘極層262A的一部分露出為止去除絕緣膜280A及偽閘極層262A的一部分，以形成絕緣體280及偽閘極262(參照圖35A至圖35C)。絕緣體280及偽閘極262較佳為利用CMP處理形成。
此外，例如，在偽閘極層262A如上所述那樣由導電膜和該導電膜上的樹脂膜的兩層膜構成的情況下，有時在CMP製程中該導電膜被用作CMP處理的停止膜。此外，因為有時可以檢測出該導電膜的CMP處理的終止點，所以可以減少偽閘極262的高度的不均勻。如圖35B所示，偽閘極262的頂面及絕緣體280的頂面大致一致。
接著，去除偽閘極262及與偽閘極262重疊的絕緣膜254A的一部分，以形成開口263(參照圖36A至圖36C)。藉由進行濕蝕刻、乾蝕刻或灰化等處理，可以去除偽閘極262及絕緣膜254A。或者，可以適當地組合上述處理。例如，也可以在進行灰化處理之後進行濕蝕刻處理等。藉由去除絕緣膜254A的一部分，形成絕緣體254。藉由去除偽閘極262及絕緣膜254A，使氧化物230b的表面的一部分從開口263露出。此時，有可能從開口263露出層253的表面的一部分。
接著，較佳為在形成氧化膜230C之前進行加熱處理。加熱處理較佳為在100℃以上且400℃以下的溫度下進行。例如，加熱處理可以在200℃的溫度下進行。或者，較佳為在與氧化膜230C的成膜溫度相同的溫度下進行。在此，成膜溫度不僅用於表示形成膜時的基板溫度，還用於表示成膜裝置的設定溫度。例如，在300℃的溫度下形成氧化膜230C時，該加熱處理的溫度較佳為300℃。該加熱處理較佳為在減壓下進行，例如也可以在真空氛圍中進行。藉由使用渦輪分子泵等進行排氣，維持真空氛圍。在真空氛圍中，處理室的壓力為1´10-2 Pa以下，較佳為1´10-3 Pa以下。
接著，以嵌入開口263的方式形成氧化膜230C。
接著，較佳為在形成絕緣膜250A之前進行加熱處理。作為加熱處理的條件，可以利用上述加熱處理條件。
接著，形成絕緣膜250A。因為關於絕緣膜250A的形成可以參照上面記載，所以省略詳細說明。
接著，也可以進行加熱處理。作為加熱處理的條件，可以利用上述加熱處理條件。
接著，形成導電膜260Aa及導電膜260Ab(參照圖37A至圖37C)。
接著，藉由利用CMP處理直到絕緣體280露出為止對氧化膜230C、絕緣膜250A、導電膜260Aa及導電膜260Ab進行拋光，形成氧化物230c、絕緣體250及導電體260(導電體260a及導電體260b)(參照圖38A至圖38C)。
接著，也可以進行加熱處理。作為加熱處理的條件，可以利用上述加熱處理條件。
接著，也可以在絕緣體280上形成成為絕緣體274的絕緣膜(參照圖38A至圖38C)。因為關於絕緣體274的形成可以參照上面記載，所以省略詳細說明。
接著，也可以進行加熱處理。作為加熱處理的條件，可以利用上述加熱處理條件。
接著，也可以在絕緣體274上形成成為絕緣體281的絕緣膜。可以藉由濺射法、CVD法、MBE法、PLD法或ALD法等形成成為絕緣體281的絕緣膜(參照圖38A至圖38C)。
接著，在絕緣體254、絕緣體280、絕緣體274及絕緣體281中形成到達層253a及層253b的開口。使用光微影法形成該開口即可。
接著，形成成為絕緣體241的絕緣膜，並對該絕緣膜進行各向異性蝕刻來形成絕緣體241。
接著，形成成為導電體240a及導電體240b的導電膜。
接著，藉由進行CMP處理，去除成為導電體240a及導電體240b的導電膜的一部分，使絕緣體281露出。其結果是，只在上述開口殘留該導電膜，由此可以形成其頂面平坦的導電體240a及導電體240b(參照圖28A至圖28C)。注意，絕緣體281的一部分有時因該CMP處理而被去除。
藉由上述製程，可以製造圖28A至圖28C所示的電晶體200D。
對與上面的á電晶體的變形例子2ñ所示的電晶體及其製造方法不同的電晶體及其製造方法的一個例子進行說明。
á電晶體的變形例子2-2ñ
圖39A、圖39B及圖39C是可以用於本發明的一個實施方式的顯示裝置的電晶體200E及電晶體200E周邊的俯視圖及剖面圖。將電晶體200E可以用作像素部702、源極驅動電路部704及閘極驅動電路部706所包括的電晶體。圖39A是電晶體200E的俯視圖。在此，圖39B是沿著圖39A中的點劃線A1-A2的剖面圖，該剖面圖相當於電晶體200E的通道長度方向上的剖面圖。圖39C是沿著圖39A中的點劃線A3-A4的剖面圖，該剖面圖相當於電晶體200E的通道寬度方向上的剖面圖。注意，為了容易理解，在圖39A的俯視圖中省略部分組件。此外，圖40是圖39B中的氧化物230b及其周邊的放大圖。
如圖39A至圖39C所示，電晶體200E包括：配置在基板(未圖示)上的氧化物230a；配置在氧化物230a上的氧化物230b；配置在氧化物230b的頂面相互分離的層252a及層252b；配置在氧化物230b上的以與層252a與層252b之間重疊的方式形成開口的絕緣體280；配置在開口中的導電體260；配置在氧化物230b及絕緣體280與導電體260之間的絕緣體250；以及配置在氧化物230b及絕緣體280與絕緣體250之間的氧化物230c。在此，如圖39B和圖39C所示，導電體260的頂面較佳為與絕緣體250、絕緣體244、氧化物230c以及絕緣體280的頂面大致一致。此外，較佳為在層252a的不與氧化物230c重疊的區域中形成層253a。此外，較佳為在層252b的不與氧化物230c重疊的區域中形成層253b。注意，層252a及層252b有時被總稱為導電體252。
此外，如圖39A至圖39C所示，較佳為在絕緣體224、氧化物230a、氧化物230b及氧化物230c與絕緣體280之間配置有絕緣體244及絕緣體254。在此，如圖39B及圖39C所示，絕緣體254較佳為與氧化物230c的側面、層252a的頂面及側面、層252b的頂面及側面、氧化物230a及氧化物230b的側面以及絕緣體224的頂面接觸。絕緣體244較佳為與絕緣體254的頂面及氧化物230c的側面接觸地配置。絕緣體254更佳為也與絕緣體241(絕緣體241a及絕緣體241b)的側面接觸。
在此，導電體260被用作電晶體的閘極電極，層252a及層253a和層252b及層253b各被用作源極區域或汲極區域。如上所述，導電體260以嵌入絕緣體280的開口及被夾在層252a與層252b之間的區域中的方式形成。在此，導電體260、層252a及層252b的配置相對於絕緣體280的開口自對準地形成。也就是說，在電晶體200E中，閘極電極可以自對準地配置在源極電極與汲極電極之間。
在此，被用作層間膜的絕緣體274較佳為與導電體260、絕緣體250、絕緣體244、氧化物230c以及絕緣體280的頂面接觸。
此外，絕緣體254及絕緣體244較佳為具有抑制氫(例如，氫原子、氫分子等中的至少一個)的擴散的功能。例如，絕緣體254及絕緣體244的氫透過性較佳為低於絕緣體224、絕緣體250以及絕緣體280。此外，絕緣體254及絕緣體244較佳為具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能。例如，絕緣體254及絕緣體244的氧透過性較佳為低於絕緣體224、絕緣體250以及絕緣體280。
在此，絕緣體224、氧化物230以及絕緣體250與絕緣體280及絕緣體281夾著絕緣體254、絕緣體244及絕緣體274相隔。由此，可以抑制包含在絕緣體280及絕緣體281中的氫等雜質或過剩的氧混入絕緣體224、氧化物230以及絕緣體250。
此外，較佳為設置與電晶體200E電連接並被用作插頭的導電體240(導電體240a及導電體240b)。注意，與導電體240的側面接觸地設置絕緣體241(絕緣體241a及絕緣體241b)。就是說，以與絕緣體254、絕緣體244、絕緣體280、絕緣體274及絕緣體281的開口的內壁接觸的方式形成絕緣體241。
在此，藉由對氧化物230添加形成氧缺陷的元素或者與氧缺陷鍵合的元素，氧化物230的載子密度可能增大而被低電阻化。作為這種元素，可以使用上面的á電晶體的製造方法ñ所示的元素。
層252是對氧化物230添加上述元素而形成的層。如圖39B及圖40所示，層252a及層252b夾著導電體260彼此相對地形成，且其頂面較佳為與絕緣體254及氧化物230c接觸。較佳的是，在俯視時，層252a及層252b的導電體260一側的側面與導電體260的側面大致一致，或者層252a及層252b的一部分與導電體260重疊。在此，層252的上述元素的濃度較佳為等於或高於氧化物230中的不形成層252及層253的部分的上述元素的濃度。另外，包含在層252的氧缺陷量較佳為等於或高於氧化物230中的不形成層252及層253的部分的氧缺陷量。由此，與氧化物230中的不形成層252及層253的部分相比，層252的載子密度大且電阻低。
層253是對層252的一部分還添加上述元素而形成的層。如圖39B及圖40所示，層253的頂面較佳為與絕緣體254接觸。在此，層253的上述元素的濃度較佳為等於或高於層252的上述元素的濃度。此外，層253所包含的氧缺陷量較佳為等於或高於層252所包含的氧缺陷量。由此，與層252相比，層253的載子密度大且電阻低。
在氧化物230中，將重疊於導電體260的區域稱為區域234，將重疊於層253的區域稱為區域231(區域231a及區域231b)，將重疊於層252並不重疊於層253的區域稱為區域232(區域232a及區域232b)。如圖40所示，區域234位於區域231a和區域231b之間，區域232a位於區域231a和區域234之間，區域232b位於區域231b和區域234之間。在此，與區域234相比，區域231的載子密度高且電阻低。另外，與區域234相比，區域232的載子密度高且電阻低，並且與區域231相比，區域232的載子密度低且電阻高。因此，區域234被用作電晶體200E的通道形成區域，區域231被用作源極區域或汲極區域，區域232被用作接合區域。
另外，如上所述那樣，藉由對層252及層253添加形成氧缺陷的元素並進行加熱處理，有時可以包含在層252及層253的氧缺陷俘獲包含在被用作通道形成區域的區域234的氫。由此，可以實現電晶體200E的穩定的電特性，並且提高可靠性。
另外，在圖40中，層252在氧化物230b的厚度方向上形成在氧化物230b的與絕緣體254的介面附近，但是不侷限於此。例如，層252的厚度也可以與氧化物230b的厚度大致相同，層252也可以形成在氧化物230a中。另外，在圖40中，層252形成在區域231及區域232中，但是不侷限於此。例如，層252可以僅形成在區域231中，也可以形成在區域231以及區域232的一部分中，還可以形成在區域231、區域232和區域234的一部分中。
層252a與層252b之間的區域以與絕緣體280的開口重疊的方式形成。因此，可以在層252a與層252b之間自對準地配置導電體260。
因為關於絕緣體254可以參照上面記載，所以省略詳細說明。
絕緣體244與絕緣體214等同樣地較佳為被用作抑制水或氫等雜質從絕緣體280一側混入電晶體200E的阻擋絕緣膜。例如，絕緣體244的氫透過性較佳為比絕緣體224低。再者，如圖39B、圖39C所示，絕緣體244較佳為與絕緣體254的頂面及氧化物230c的側面接觸。藉由採用這種結構，可以抑制絕緣體280所包含的氫從導電體260、氧化物230c以及絕緣體250的側面侵入氧化物230。
像這樣，藉由由對氫具有阻擋性的絕緣體254及絕緣體244覆蓋絕緣體224、絕緣體250以及氧化物230，絕緣體280與絕緣體224、氧化物230以及絕緣體250分開。由此，可以抑制從電晶體200E的外部侵入氫等雜質，從而可以對電晶體200E賦予良好的電特性及可靠性。
再者，絕緣體244較佳為具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能(不容易使上述氧透過)。例如，絕緣體244的氧透過性較佳為比絕緣體224低。藉由使絕緣體244具有抑制氧的擴散的功能，可以抑制導電體260與絕緣體280所具有的氧起反應。
作為絕緣體244，可以使用可用於絕緣體254的材料。作為絕緣體244，例如可以使用包含氮化鋁的絕緣體。此外，作為絕緣體244，也可以使用氮化鋁鈦、氮化鈦等。此外，也可以使用氮化矽或氮氧化矽等。
此外，絕緣體244較佳為利用ALD法形成。因為ALD法的覆蓋率高，所以可以防止由凹凸導致的絕緣體254的斷開等。
絕緣體280較佳為隔著絕緣體244及絕緣體254設置在絕緣體224及氧化物230上。
此外，在形成於絕緣體281、絕緣體274、絕緣體280及絕緣體244中的開口中配置導電體240a及導電體240b。
此外，以與絕緣體281、絕緣體274、絕緣體280、絕緣體244以及絕緣體254的開口的內壁接觸的方式設置有絕緣體241a，以與其側面接觸的方式形成有導電體240a的第一導電體。層253a位於該開口的底部的至少一部分，導電體240a與層253a接觸。同樣，以與絕緣體281、絕緣體274、絕緣體280、絕緣體244以及絕緣體254的開口的內壁接觸的方式設置有絕緣體241b，以與其側面接觸的方式形成有導電體240b的第一導電體。層253b位於該開口的底部的至少一部分，導電體240b與層253b接觸。
此外，藉由由具有抑制氫等雜質及氧的透過的功能的絕緣體(絕緣體214、絕緣體222、絕緣體254、絕緣體244及絕緣體274等)圍繞使用氧化物半導體的電晶體，可以使電晶體的電特性穩定。
參照圖41A至圖47C說明圖39A至圖39C所示的電晶體200E的製造方法進行說明。此外，在圖41A至圖47C中的每個圖式的圖A是俯視圖。此外，上述每個圖式的圖B是對應於各圖式的圖A中的點劃線A1-A2示出的部分的剖面圖，該剖面圖是電晶體200E的通道長度方向上的剖面圖。此外，上述每個圖式的圖C是對應於各圖式的圖A中的點劃線A3-A4示出的部分的剖面圖，該剖面圖是電晶體200E的通道寬度方向上的剖面圖。注意，為了明確起見，在上述每個圖式的圖A的俯視圖中省略部分組件。圖39A至圖39C所示的電晶體200E直到形成氧化物230a及氧化物230b的製造方法與圖28A至圖28C所示的電晶體200D的製造方法相同。因此，可以參照根據圖30A至圖31C的電晶體200D的製造方法。
接著，在絕緣體224、氧化物230a及氧化物230b上形成將成為偽閘極層262A的偽閘極膜。因為成為偽閘極層262A的偽閘極膜的形成可以參照上面記載，所以省略詳細說明。
接著，使用光微影法蝕刻成為偽閘極層262A的偽閘極膜，以形成偽閘極層262A(參照圖41A至圖41C)。偽閘極層262A的至少一部分與導電體205及氧化物230重疊。
接著，將偽閘極層262A用作遮罩對氧化物230b添加摻雜物256(參照圖41A至圖41C)。由此，在氧化物230b的不與偽閘極層262A重疊的區域中形成包含摻雜物256的層252a及層252b。如此，根據偽閘極層262A的通道長度方向的長度，可以控制層252a和層252b之間的距離，亦即，通道長度。
因為關於摻雜物256的添加方法可以參照á電晶體的製造方法ñ所示的摻雜物257的添加方法的記載，所以省略詳細說明。
此外，在圖41A至圖41C中，以大致垂直於絕緣體214的頂面方式對其添加摻雜物256，但是不侷限於此，也可以以傾斜於絕緣體214的頂面方式對其添加摻雜物256。藉由以傾斜於絕緣體214的頂面方式添加摻雜物，有時可以在與偽閘極層262A重疊的區域的一部分也形成層252a及層252b。
接著，以覆蓋氧化物230a、氧化物230b及偽閘極層262A的方式形成絕緣膜254A(參照圖42A至圖42C)。因為關於絕緣膜254A的形成可以參照上面記載，所以省略詳細說明。
接著，將偽閘極層262A及絕緣膜254A的與偽閘極層262A接觸的部分用作遮罩對氧化物230b添加摻雜物257(參照圖42A至圖42C)。由此，在氧化物230b的不與該遮罩重疊的區域中形成包含摻雜物257的層253a及層253b。如此，根據絕緣膜254A的膜厚度，可以控制層252中的不形成層253的部分(相當於圖40所示的區域232a及區域232b)的通道長度方向的長度。
作為摻雜物257的添加方法可以使用與上述摻雜物256的添加方法相同的方法。此時，較佳為對摻雜物257供應充分能量，以摻雜物257能夠貫通絕緣膜254A的不與偽閘極層262A接觸的部分。此外，作為摻雜物257與摻雜物256同樣地使用形成上述氧缺陷的元素或者與氧缺陷鍵合的元素等即可。
此外，在圖42A至圖42C中，以大致垂直於絕緣體214的頂面方式對其添加摻雜物257，但是不侷限於此，也可以以傾斜於絕緣體214的頂面方式對其添加摻雜物257。藉由以傾斜於絕緣體214的頂面方式添加摻雜物，有時可以在與絕緣膜254A的接觸於偽閘極層262A的部分重疊的區域的一部分形成層253a及層253b。
另外，在本實施方式的形成方法中，摻雜物257隔著絕緣膜254A對氧化物230添加。由於採用該形成方法，對絕緣膜254A也添加摻雜物257。就是說，氧化物230及絕緣膜254A都具有摻雜物257所包含的元素。另外，在絕緣膜254A具有過量氧的情況下，有時由於摻雜物257可以抑制向外部的過量氧的擴散。
注意，在本實施方式中，在形成絕緣膜254A之後進行摻雜物257的添加，然而不侷限於此。例如，也可以在形成後面說明的絕緣膜244A之後進行摻雜物257的添加。由此，在氧化物230b的不與偽閘極層262A、絕緣膜254A的垂直於基板的方向上延伸的部分及絕緣膜244A的垂直於基板的方向上延伸的部分重疊的區域形成包含摻雜物257的層253a及層253b。
如上所述那樣，藉由形成層252及層253，可以在層252a及層253a和層252b及層253b之間以自對準地配置後面的製程中形成的導電體260。
接著，可以在絕緣膜254A上形成絕緣膜244A(參照圖43A至圖43C)。絕緣膜244A可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
作為絕緣膜244A，較佳為使用具有抑制氫等雜質、氧的擴散的功能的絕緣膜。例如，較佳為藉由ALD法形成氧化鋁膜。藉由使用覆蓋率高的ALD法，即使在由於偽閘極層262A等而形成的步階部分中也可以形成具有均勻的厚度的絕緣膜244A。此外，藉由使用ALD法，可以形成緻密的薄膜。如此，因為可以形成覆蓋率高且緻密的薄膜，所以例如即使在絕緣膜254A中產生如空洞或針孔等缺陷的情況下也可以由絕緣膜244A覆蓋該缺陷。
此外，作為絕緣膜244A，也可以形成氮化鋁、氮化矽、氮氧化矽等。例如，在利用使用鋁靶材的反應性濺射法形成作為絕緣膜244A的氮化鋁膜的情況下，相對於沉積氣體的總流量的氮氣的流量比較佳為30%以上且100%以下，更佳為40%以上且100%以下，進一步較佳為50%以上且100%以下。
藉由上述製程，可以防止包含在絕緣體224中的過剩的氧擴散到外部，並可以防止水或氫等雜質從外部侵入絕緣體224。此外，有時可以不形成絕緣膜244A。
接著，在絕緣膜244A上形成成為絕緣體280的絕緣膜。
接著，去除成為絕緣體280的絕緣膜、偽閘極層262A、絕緣膜254A以及絕緣膜244A的一部分直到暴露出偽閘極層262A的一部分為止，以形成絕緣體280、偽閘極262、絕緣體254B以及絕緣體244(參照圖44A至圖44C)。較佳為使用CMP處理形成絕緣體280、偽閘極262、絕緣體254B以及絕緣體244。
此外，例如，在偽閘極層262A如上所述那樣由導電膜和該導電膜上的樹脂膜的兩層膜構成的情況下，有時在CMP製程中該導電膜被用作CMP處理的停止膜。此外，因為有時可以檢測出該導電膜的CMP處理的終止點，所以可以減少偽閘極262的高度的不均勻。如圖44B所示，偽閘極262的頂面、絕緣體254B、絕緣體244以及絕緣體280的頂面大致一致。
接著，去除偽閘極262，以形成開口263(參照圖45A至圖45C)。藉由進行濕蝕刻、乾蝕刻或灰化等處理，可以去除偽閘極262。或者，可以適當地組合上述處理。例如，也可以在進行灰化處理之後進行濕蝕刻處理等。藉由去除偽閘極262，使氧化物230b的表面的一部分從開口263露出。
接著，使用各向同性蝕刻選擇性地去除絕緣體254B的與偽閘極262接觸的部分，以形成絕緣體254(參照圖45A至圖45C)。在此，在俯視時，絕緣體254的側面與絕緣體244的側面較佳為大致一致，它們的側面成為開口263的側壁。作為各向同性蝕刻，例如，可以進行濕蝕刻或利用反應性氣體的蝕刻。在對絕緣體254B的一部分進行蝕刻時，絕緣體244較佳為被用作蝕刻停止層。由此，在對絕緣體254B的一部分進行蝕刻時可以防止被蝕刻到絕緣體280。藉由去除絕緣體254B的一部分，有時從開口263露出層252的表面的一部分。
接著，在形成氧化膜230C之前進行加熱處理。因為關於該加熱處理可以參照上面記載，所以省略詳細說明。
接著，以嵌入開口263的方式形成氧化膜230C。因為關於氧化膜230C的形成可以參照上面說明，所以省略詳細說明。
接著，較佳為在形成絕緣膜250A之前進行加熱處理。因為關於該加熱處理可以參照上面說明，所以省略詳細說明。
接著，形成絕緣膜250A。因為關於絕緣膜250A的形成可以參照上面說明，所以省略詳細說明。
接著，形成導電膜260Aa及導電膜260Ab(參照圖46A至圖46C)。因為關於導電膜260Aa及導電膜260Ab的形成可以參照上面說明，所以省略詳細說明。
接著，藉由利用CMP處理直到絕緣體280露出為止對氧化膜230C、絕緣膜250A、導電膜260Aa及導電膜260Ab進行拋光，形成氧化物230c、絕緣體250及導電體260(導電體260a及導電體260b)(參照圖47A至圖47C)。
接著，也可以在絕緣體280上形成成為絕緣體274的絕緣膜(參照圖47A至圖47C)。因為關於成為絕緣體274的絕緣膜的形成可以參照上面記載，所以省略詳細說明。
接著，可以在絕緣體274上形成成為絕緣體281的絕緣體(參照圖47A至圖47C)。因為關於成為絕緣體281的絕緣膜的形成，可以參照上面說明，所以省略詳細說明。
接著，在絕緣體254、絕緣體244、絕緣體280、絕緣體274及絕緣體281中形成到達層253a及層253b的開口。使用光微影法形成該開口即可。
接著，形成成為絕緣體241的絕緣膜，並且對該絕緣膜進行各向異性蝕刻以形成絕緣體241。因為關於成為絕緣體241的絕緣膜的形成及絕緣體241的形成可以參照上面說明，所以省略詳細說明。
接著，形成成為導電體240a及導電體240b的導電膜。因為關於成為導電體240a及導電體240b的導電膜的形成可以參照上面說明，所以省略詳細說明。
接著，藉由進行CMP處理，去除成為導電體240a及導電體240b的導電膜的一部分，使絕緣體281露出。其結果是，只在上述開口殘留該導電膜，由此可以形成其頂面平坦的導電體240a及導電體240b(參照圖39A至圖39C)。注意，絕緣體281的一部分有時因該CMP處理而被去除。
藉由上述製程，可以製造圖39A至圖39C所示的電晶體200E。
á電晶體的變形例子2-3ñ
圖48A、圖48B及圖48C是可以用於本發明的一個實施方式的顯示裝置的電晶體200F及電晶體200F周邊的俯視圖及剖面圖。將電晶體200F可以用作像素部702、源極驅動電路部704及閘極驅動電路部706所包括的電晶體。圖48A是電晶體200F的俯視圖。在此，圖48B是沿著圖48A中的點劃線A1-A2的剖面圖，該剖面圖相當於電晶體200F的通道長度方向上的剖面圖。圖48C是沿著圖48A中的點劃線A3-A4的剖面圖，該剖面圖相當於電晶體200F的通道寬度方向上的剖面圖。注意，為了容易理解，在圖48A的俯視圖中省略部分組件。此外，圖49是圖48B中的氧化物230b及其周邊的放大圖。
圖48A至圖48C及圖49所示的電晶體200F的與圖39A至圖39C的電晶體200E不同之處在於層252a的一部分及層252b的一部分與導電體260重疊。如圖49所示那樣，層252a的一部分及層252b的一部分形成在區域232a及區域232b中，並且與導電體260重疊。藉由形成層252的與導電體260重疊的部分，可以進一步確實地防止在氧化物230的通道形成區域和源極區域或汲極區域之間形成偏置區域，因而能夠抑制有效的通道長度大於導電體260的寬度。由此，可以提高電晶體200F的通態電流且實現良好的S值。
如上所述那樣，根據絕緣膜254A的膜厚度，可以控制層252中的不形成層253的部分(相當於圖49所示的區域232a及區域232b)的通道長度方向的長度。因此，在使層252a的一部分及層252b的一部分重疊於導電體260的情況下，增大絕緣膜254A的膜厚度即可。例如，將絕緣膜254A的膜厚度比氧化膜230C和絕緣膜250A的膜厚度的總和更大即可。
本實施方式所示的構成、結構、方法等可以與其他實施方式所示的構成、結構、方法等適當地組合而實施。
實施方式4
在本實施方式中，對本發明的一個實施方式的顯示裝置進行說明。
圖50A所示的顯示裝置包括像素部502、驅動電路部504、保護電路506及端子部507。注意，也可以採用不設置保護電路506的結構。
對像素部502或驅動電路部504所包括的電晶體可以使用本發明的一個實施方式的電晶體。此外，也可以對保護電路506使用本發明的一個實施方式的電晶體。
像素部502包括使配置為X行Y列(X、Y為分別獨立的2以上的自然數)的多個顯示元件驅動的多個像素電路501。
驅動電路部504包括對閘極線GL_1至GL_X輸出掃描信號的閘極驅動器504a、對資料線DL_1至DL_Y供應資料信號的源極驅動器504b等的驅動電路。閘極驅動器504a採用至少包括移位暫存器的結構即可。此外，源極驅動器504b例如由多個類比開關等構成。此外，也可以由移位暫存器等構成源極驅動器504b。
端子部507是指設置有用來從外部的電路對顯示裝置輸入電源、控制信號及影像信號等的端子的部分。
保護電路506是在自身所連接的佈線被供應一定的範圍之外的電位時使該佈線與其他佈線之間處於導通狀態的電路。圖50A所示的保護電路506例如與閘極驅動器504a和像素電路501之間的佈線的掃描線GL、或者與源極驅動器504b和像素電路501之間的佈線的資料線DL等的各種佈線連接。
此外，既可以採用閘極驅動器504a及源極驅動器504b各自設置在與像素部502相同的基板上的結構，又可以採用閘極驅動器電路或源極驅動器電路以COG或TAB(Tape Automated Bonding：捲帶自動接合)安裝於另行形成的基板(例如，使用單晶半導體膜、多晶半導體膜形成的驅動電路板)的結構。
此外，圖50A所示的多個像素電路501例如可以採用與圖50B及圖50C所示的結構。
圖50B所示的像素電路501包括液晶元件570、電晶體550及電容器560。此外，與像素電路501連接有資料線DL_n、掃描線GL_m及電位供應線VL等。
根據像素電路501的規格適當地設定液晶元件570的一對電極中的一個電極的電位。根據被寫入的資料設定液晶元件570的配向狀態。此外，也可以對多個像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應共用電位。此外，也可以對各行的像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應不同的電位。
另外，圖50C所示的像素電路501包括電晶體552及電晶體554、電容器562以及發光元件572。另外，與像素電路501連接有資料線DL_n、掃描線GL_m、電位供應線VL_a及電位供應線VL_b等。
此外，電位供應線VL_a和電位供應線VL_b中的一個被施加高電源電位VDD，電位供應線VL_a和電位供應線VL_b中的另一個被施加低電源電位VSS。根據電晶體554的閘極被施加的電位，流過發光元件572中的電流被控制，從而來自發光元件572的發光亮度被控制。
圖51A示出作為圖50C所示的像素電路501中的電晶體554使用n通道型的電晶體的例子。圖51A所示的像素電路501包括電晶體552、電晶體554a、電容器562及發光元件572a。電晶體552為n通道型電晶體，電晶體554a為n通道型電晶體。例如，作為電晶體552，可以使用在上面的實施方式所示的通道形成區域中具有氧化物半導體的電晶體，作為電晶體554a可以使用在通道形成區域中具有矽的電晶體。
此外，例如，作為電晶體552及電晶體554a可以使用上面的實施方式所示的在通道形成區域中具有氧化物半導體的電晶體。藉由採用該結構，電晶體在像素內所佔的面積變小，由此可以顯示極高清晰的影像。
在圖51A所示的像素電路501中，電晶體552的源極和汲極中的一個與資料線DL_n電連接。電晶體552的源極和汲極中的另一個與電容器562的一個電極及電晶體554a的閘極電連接。電容器562的另一個電極與電位供應線VL_a電連接。電晶體552的閘極與掃描線GL_m電連接。電晶體554a的源極和汲極中的一個與電位供應線VL_a電連接。電晶體554a的源極和汲極中的另一個與發光元件572a的一個電極電連接。發光元件572a的另一個電極與電位供應線VL_b電連接。電位供應線VL_a被供應低電源電位VSS，並且電位供應線VL_b被供應高電源電位VDD。
圖51B示出與圖51A所示的像素電路501的結構不同的結構。在圖51B所示的像素電路501中，電晶體552的源極和汲極中的一個與資料線DL_n電連接。電晶體552的源極和汲極中的另一個與電容器562的一個電極及電晶體554a的閘極電連接。電晶體552的閘極與掃描線GL_m電連接。電晶體554a的源極和汲極中的一個與電位供應線VL_a電連接。電晶體554a的源極和汲極中的另一個與電容器562的另一個電極及發光元件572a的一個電極電連接。發光元件572a的另一個電極與電位供應線VL_b電連接。電位供應線VL_a被供應高電源電位VDD，並且電位供應線VL_b被供應低電源電位VSS。
圖51C示出作為圖50C所示的像素電路501中的電晶體554使用p通道型電晶體的例子。圖51C所示的像素電路501包括電晶體552、電晶體554b、電容器562及發光元件572a。電晶體552為n通道型電晶體，電晶體554b為p通道型電晶體。例如，作為電晶體552，可以使用在上面的實施方式所示的通道形成區域中具有氧化物半導體的電晶體，作為電晶體554b可以使用在通道形成區域中具有矽的電晶體。
在圖51C所示的像素電路501中，電晶體552的源極和汲極中的一個與資料線DL_n電連接。電晶體552的源極和汲極中的另一個與電容器562的一個電極及電晶體554b的閘極電連接。電容器562的另一個電極與電位供應線VL_a電連接。電晶體552的閘極與掃描線GL_m電連接。電晶體554b的源極和汲極中的一個與電位供應線VL_a電連接。電晶體554a的源極和汲極中的另一個與發光元件572a的一個電極電連接。發光元件572a的另一個電極與電位供應線VL_b電連接。電位供應線VL_a被供應高電源電位VDD，並且電位供應線VL_b被供應低電源電位VSS。
本實施方式所示的結構例子及對應於這些例子的圖式等的至少一部分可以與其他結構例子或圖式等適當地組合而實施。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式5
對備有用來校正像素所顯示的灰階的記憶體的像素電路以及具有該像素電路的顯示裝置進行說明。上述實施方式中例示出的電晶體可以用於下文中例示出的像素電路所使用的電晶體。
á電路結構ñ
圖52A示出像素電路400的電路圖。像素電路400包括電晶體M1、電晶體M2、電容器C1及電路401。此外，像素電路400連接有佈線S1、佈線S2、佈線G1及佈線G2。
電晶體M1的閘極與佈線G1連接，源極和汲極中的一個與佈線S1連接，源極和汲極中的另一個與電容器C1的一個電極連接。電晶體M2的閘極與佈線G2連接，源極和汲極中的一個與佈線S2連接，源極和汲極中的另一個與電容器C1的另一個電極及電路401連接。
電路401至少包括一個顯示元件。顯示元件可以使用各種各樣的元件，典型地有有機發光元件或LED元件等發光元件、液晶元件或MEMS元件等。
將連接電晶體M1與電容器C1的節點記作N1，將連接電晶體M2與電路401的節點記作N2。
像素電路400藉由使電晶體M1變為關閉狀態可以保持節點N1的電位。另外，藉由使電晶體M2變為關閉狀態可以保持節點N2的電位。另外，藉由在電晶體M2處於關閉狀態的狀態下藉由電晶體M1對節點N1寫入規定的電位，由於藉由電容器C1的電容耦合，可以使節點N2的電位對應節點N1的電位變化而發生改變。
在此，作為電晶體M1、電晶體M2中的一者或兩者可以使用之前的實施方式中例示出的使用氧化物半導體的電晶體。由於該電晶體具有極低的關態電流，因此可以長時間地保持節點N1及節點N2的電位。另外，當各節點的電位保持期間較短時(明確而言，圖框頻率為30Hz以上時等)也可以採用使用了矽等半導體的電晶體。
á驅動方法例ñ
接著，參照圖52B對像素電路400的工作方法的一個例子進行說明。圖52B是像素電路400的工作的時序圖。注意，這裡為了便於說明，不考慮佈線電阻等各種電阻、電晶體或佈線等的寄生電容及電晶體的臨界電壓等的影響。
在圖52B所示的工作中，將1個圖框期間分為期間T1和期間T2。期間T1是對節點N2寫入電位的期間，期間T2是對節點N1寫入電位的期間。
[期間T1]
在期間T1，對佈線G1和佈線G2的兩者供給使電晶體變為導通狀態的電位。另外，對佈線S1提供為固定電位的電位Vref ，對佈線S2提供第一資料電位Vw 。
節點N1藉由電晶體M1從佈線S1被供給電位Vref 。另外，節點N2藉由電晶體M2被供給第一資料電位Vw 。因此，電容器C1變為保持電位差Vw -Vref 的狀態。
[期間T2]
接著，在期間T2，佈線G1被供應使電晶體M1變為導通狀態的電位，佈線G2被供應使電晶體M2變為關閉狀態的電位，佈線S1被提供第二資料電位Vdata 。另外，可以對佈線S2提供預定的恆電位或使成為浮動狀態。
節點N1藉由電晶體M1被供應第二資料電位Vdata 。此時，由於藉由電容器C1的電容耦合，對應第二資料電位Vdata 節點N2的電位發生變化，其變化量為電位dV。也就是說，電路401被輸入將第一資料電位Vw 和電位dV加在一起的電位。注意，雖然圖52B示出dV為正的值，但是其也可以為負的值。也就是說，電位Vdata 也可以比電位Vref 低。
這裡，電位dV基本由電容器C1的電容值及電路401的電容值決定。當電容器C1的電容值充分大於電路401的電容值時，電位dV成為接近第二資料電位Vdata 的電位。
如上所述，由於像素電路400可以組合兩種資料信號生成供應給包括顯示元件的電路401的電位，所以可以在像素電路400內進行灰階校正。
另外，像素電路400可以生成超過可對佈線S1及佈線S2供給的最大電位的電位。例如，在使用發光元件的情況下，可以進行高動態範圍(HDR)顯示等。另外，在使用液晶元件的情況下，可以實現過驅動等。
á應用例ñ
[使用液晶元件的例子]
圖52C所示的像素電路400LC包括電路401LC。電路401LC包括液晶元件LC及電容器C2。
液晶元件LC的一個電極與節點N2及電容器C2的一個電極連接，另一個電極與被供應電位Vcom2 的佈線連接。電容器C2的另一個電極與被供應電位Vcom1 的佈線連接。
電容器C2用作儲存電容器。另外，當不需要時可以省略電容器C2。
由於像素電路400LC可以對液晶元件LC提供高電壓，所以例如可以藉由過驅動實現高速顯示，可以採用驅動電壓高的液晶材料等。另外，藉由對佈線S1或佈線S2提供校正信號，可以根據使用溫度或液晶元件LC的劣化狀態等進行灰階校正。
[使用發光元件的例子]
圖52D所示的像素電路400EL包括電路401EL。電路401EL包括發光元件EL、電晶體M3及電容器C2。
電晶體M3的閘極與節點N2及電容器C2的一個電極連接，源極和汲極中的一個與被供應電位VH的佈線連接，源極和汲極中的另一個與發光元件EL的一個電極連接。電容器C2的另一個電極與被供應電位Vcom 的佈線連接。發光元件EL的另一個電極與被供應電位VL 的佈線連接。
電晶體M3具有控制對發光元件EL供應的電流的功能。電容器C2用作儲存電容器。不需要時也可以省略電容器C2。
另外，雖然這裡示出發光元件EL的陽極一側與電晶體M3連接的結構，但是也可以採用陰極一側與電晶體M3連接的結構。當採用陰極一側與電晶體M3連接的結構時，可以適當地改變電位VH 與電位VL 的值。
像素電路400EL可以藉由對電晶體M3的閘極施加高電位使發光元件EL流過大電流，所以可以實現HDR顯示等。另外，藉由對佈線S1或佈線S2提供校正信號可以對電晶體M3及發光元件EL的電特性偏差進行校正。
另外，不侷限於圖52C及圖52D所示的電路，也可以採用另外附加電晶體或電容器等的結構。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式6
在本實施方式中，對能用於本發明的一個實施方式的發光裝置的發光元件進行說明。
《發光元件的基本結構》
圖53A示出在一對電極之間夾有EL層的發光元件。明確而言，該發光元件具有包括發光層的EL層1103夾在第一電極1101與第二電極1102之間的結構。
圖53B示出具有在一對電極之間包括多個(在圖53B中兩層)EL層(1103a及1103b)且在EL層之間夾有電荷產生層1104的疊層結構(串聯結構)的發光元件。這樣的具有串聯結構的發光元件可以實現能夠進行低電壓驅動且功耗低的發光裝置。
電荷產生層1104具有如下功能：在對第一電極1101及第二電極1102施加電壓時，對一個EL層(1103a或1103b)注入電子並對另一個EL層(1103b或1103a)注入電洞的功能。由此，在圖53B中，當以使第一電極1101的電位比第二電極1102高的方式施加電壓時，電荷產生層1104向EL層1103a注入電子並向EL層1103b注入電洞。
另外，從光提取效率的觀點來看，電荷產生層1104較佳為對可見光具有透光性(明確而言，電荷產生層1104的可見光穿透率為40%以上)。另外，即使電荷產生層1104的電導率比第一電極1101或第二電極1102低也能夠發揮功能。
圖53C示出EL層1103的疊層結構。注意，在圖53C中，當第一電極1101被用作陽極時，EL層1103具有在第一電極1101上依次層疊有電洞注入層1111、電洞傳輸層1112、發光層1113、電子傳輸層1114以及電子注入層1115的結構。在如圖53B所示的串聯結構所示地具有多個EL層的情況下，各EL層也具有從陽極一側按上述順序依次層疊的結構。另外，在第一電極1101為陰極且第二電極1102為陽極的情況下，疊層順序相反。
EL層(1103、1103a、1103b)中的發光層1113適當地組合發光物質及多個物質而能夠獲得呈現所希望的發光顏色的螢光發光及磷光發光。另外，發光層1113也可以採用發光顏色不同的疊層結構。在此情況下，作為用於層疊的各發光層的發光物質或其他物質可以分別使用不同的材料。另外，也可以採用從圖53B所示的多個EL層(1103a及1103b)中的發光層獲得分別不同的發光顏色的結構。在此情況下，用於各發光層的發光物質或其他物質可以使用不同材料。
另外，在發光元件中，可以採用使在EL層(1103、1103a、1103b)中獲得的光在兩電極間發生諧振，從而增強所獲得的光的結構。例如，在圖53C中，藉由使第一電極1101為反射電極並使第二電極1102為半透射-半反射電極以形成光學微腔諧振器(微腔)結構，可以增強從EL層1103獲得的光。
在發光元件的第一電極1101為由具有反射性的導電材料和具有透光性的導電材料(透明導電膜)的疊層結構構成的反射電極的情況下，可以藉由調整透明導電膜的厚度來進行光學調整。明確而言，較佳為以如下方式進行調整：在從發光層1113獲得的光的波長為l時，第一電極1101與第二電極1102的電極間距離為ml/2(注意，m為自然數)左右。
另外，為了使從發光層1113獲得的所希望的光(波長：l)放大，較佳為調整為如下：從第一電極1101到發光層1113中的能夠獲得所希望的光的區域(發光區域)的光學距離及從第二電極1102到發光層1113中的能夠獲得所希望的光的區域(發光區域)的光學距離都成為(2m’+1)l/4(注意，m’為自然數)左右。注意，在此說明的“發光區域”是指發光層1113中的電洞與電子的再結合區域。
藉由進行上述光學調整，可以使能夠從發光層1113獲得的特定的單色光的光譜變窄，由此獲得色純度良好的發光。
另外，在上述情況下，嚴格來說，第一電極1101與第二電極1102間的光學距離可以說是從第一電極1101中的反射區域到第二電極1102中的反射區域的總厚度。但是，因為難以嚴格地決定第一電極1101及第二電極1102中的反射區域的位置，所以假定即使將第一電極1101及第二電極1102中的任意位置設定為反射區域都可以充分得到上述效果。另外，嚴格來說，第一電極1101與可以獲得所希望的光的發光層間的光學距離可以說是第一電極1101中的反射區域與可以獲得所希望的光的發光層中的發光區域間的光學距離。但是，因為難以嚴格地決定第一電極1101中的反射區域及可以獲得所希望的光的發光層中的發光區域的位置，所以假定即使將第一電極1101中的任意位置設定為反射區域將可以獲得所希望的光的發光層的任意位置設定為發光區域都可以充分得到上述效果。
當圖53C所示的發光元件具有微腔結構時，即使使用相同的EL層也可以提取不同波長的光(單色光)。由此，為了獲得不同的發光顏色不需要分別塗佈(例如，R、G、B)，由此可以實現高解析度。另外，可以與彩色層(濾色片)組合。並且，可以增強具有特定波長的正面方向上的發光強度，從而可以實現低功耗化。
另外，第一電極1101和第二電極1102中的至少一個為具有透光性的電極(透明電極、半透射-半反射電極等)。在具有透光性的電極為透明電極的情況下，透明電極的可見光穿透率為40%以上。另外，在該電極為半透射-半反射電極的情況下，半透射-半反射電極的可見光反射率為20%以上且80%以下，較佳為40%以上且70%以下。另外，這些電極的電阻率較佳為1´10-2 Wcm以下。
另外，在第一電極1101和第二電極1102中的一個為具有反射性的電極(反射電極)的情況下，具有反射性的電極的可見光反射率為40%以上且100%以下，較佳為70%以上且100%以下。另外，該電極的電阻率較佳為1´10-2 Wcm以下。
áá發光元件的具體結構及製造方法ññ
接著，對發光元件的具體結構及製造方法進行說明。注意，在圖53A至圖53D中，相同的元件符號其說明也相同。
á第一電極及第二電極ñ
作為形成第一電極1101及第二電極1102的材料，如果可以滿足上述元件結構中的兩個電極的功能則可以適當地組合使用下述材料。例如，可以適當地使用金屬、合金、導電化合物以及它們的混合物等。
在圖53A至圖53E所示的發光元件中，當如圖53C所示地包括具有疊層結構的EL層1103且第一電極1101為陽極的情況下，藉由真空蒸鍍法在第一電極1101上依次層疊EL層1103的電洞注入層1111及電洞傳輸層1112。此外，如圖53D所示，在夾著電荷產生層1104層疊有具有疊層結構的多個EL層(1103a、1103b)且第一電極1101為陰極的情況下，藉由真空蒸鍍法在第一電極1101上依次層疊EL層1103a的電洞注入層1111a及電洞傳輸層1112a，並且在依次層疊EL層1103a及電荷產生層1104之後，與上述同樣，在電荷產生層1104上依次層疊EL層1103b的電洞注入層1111b及電洞傳輸層1112b。
á電洞注入層及電洞傳輸層ñ
電洞注入層(1111、1111a、1111b)是將電洞從陽極的第一電極1101和電荷產生層(1104)注入到EL層(1103、1103a、1103b)的層，包含電洞注入性高的材料。
作為電洞注入性高的材料，可以舉出鉬氧化物、釩氧化物等過渡金屬氧化物。除了上述以外，可以使用酞青類化合物如酞青(簡稱：H2 Pc)、銅酞青(CuPc)等。另外，可以使用如下低分子化合物的芳香胺化合物等，諸如4,4',4''-三(N, N-二苯基胺基)三苯胺(簡稱：TDATA)。另外，可以使用高分子化合物(低聚物、枝狀聚合物、聚合物等)，諸如聚(N-乙烯基咔唑)(簡稱：PVK)、聚(4-乙烯基三苯胺)(簡稱：PVTPA)。或者，還可以使用添加有酸的高分子化合物，諸如聚(3, 4-乙烯二氧噻吩)/聚(苯乙烯磺酸)(簡稱：PEDOT/PSS)等。
作為電洞注入性高的材料，也可以使用包含電洞傳輸性材料及受體材料(電子受體材料)的複合材料。在此情況下，由受體材料從電洞傳輸性材料抽出電子而在電洞注入層(1111、1111a、1111b)中產生電洞，電洞藉由電洞傳輸層(1112、1112a、1112b)注入到發光層(1113、1113a、1113b)中。另外，電洞注入層(1111、1111a、1111b)可以採用由包含電洞傳輸性材料及受體材料(電子受體材料)的複合材料構成的單層，也可以採用分別使用電洞傳輸性材料及受體材料(電子受體材料)形成的層的疊層。
電洞傳輸層(1112、1112a、1112b)是將從第一電極1101及電荷產生層1104由電洞注入層(1111、1111a、1111b)注入的電洞傳輸到發光層(1113、1113a、1113b)中的層。另外，電洞傳輸層(1112、1112a、1112b)是包含電洞傳輸性材料的層。作為用於電洞傳輸層(1112、1112a、1112b)的電洞傳輸性材料，特別較佳為使用具有與電洞注入層(1111、1111a、1111b)的HOMO能階相同或相近的HOMO能階的材料。
作為用於電洞注入層(1111、1111a、1111b)的受體材料，可以使用屬於元素週期表中的第4族至第8族的金屬的氧化物。明確而言，可以舉出氧化鉬、氧化釩等。特別較佳為使用氧化鉬，因為其在大氣中也穩定，吸濕性低，並且容易處理。除了上述以外，可以舉出醌二甲烷衍生物等有機受體。尤其是，2,3,6,7,10,11-六氰-1,4,5,8,9,12-六氮雜聯伸三苯(簡稱：HAT-CN)這樣的具有多個雜原子的稠合芳香環與拉電子基團鍵合的化合物具有熱穩定性，所以是較佳的。另外，包括拉電子基團(尤其是如氟基等鹵基、氰基)的[3]軸烯衍生物的電子接收性非常高所以是特別較佳的。
作為用於電洞注入層(1111、1111a、1111b)及電洞傳輸層(1112、1112a、1112b)的電洞傳輸性材料，較佳為具有1´10-6 cm2 /Vs以上的電洞移動率的物質。另外，只要是電洞傳輸性高於電子傳輸性的物質，可以使用上述以外的物質。
電洞傳輸性材料較佳為富p電子型雜芳族化合物(例如，具有咔唑骨架的化合物或者具有呋喃骨架的化合物)或者具有芳香胺骨架的化合物等電洞傳輸性高的材料。再者，還可以使用聚(N-乙烯基咔唑)(簡稱：PVK)等高分子化合物。
注意，電洞傳輸性材料不侷限於上述材料，可以將已知的各種材料中的一種或多種的組合作為電洞傳輸性材料用於電洞注入層(1111、1111a、1111b)及電洞傳輸層(1112、1112a、1112b)。另外，電洞傳輸層(1112、1112a、1112b)也可以分別由多個層構成。也就是說，例如，也可以層疊有第一電洞傳輸層和第二電洞傳輸層。
在圖53D所示的發光元件中，藉由真空蒸鍍法在EL層1103a中的電洞傳輸層1112a上形成發光層1113a。另外，在形成EL層1103a及電荷產生層1104之後，藉由真空蒸鍍法在EL層1103b中的電洞傳輸層1112b上形成發光層1113b。
á發光層ñ
發光層(1113、1113a、1113b)是包含發光物質的層。另外，作為發光物質，適當地使用呈現藍色、紫色、藍紫色、綠色、黃綠色、黃色、橙色、紅色等發光顏色的物質。另外，藉由在多個發光層(1113a、1113b)中分別使用不同的發光物質，可以成為呈現不同的發光顏色的結構(例如，可以組合互為補色關係的發光顏色獲得白色光)。再者，也可以為一個發光層包含不同的發光物質的疊層結構。
另外，發光層(1113、1113a、1113b)除了發光物質(客體材料)以外還可以包含一種或多種有機化合物(主體材料、輔助材料)。
對可用於發光層(1113、1113a、1113b)的發光物質沒有特別的限制，可以使用將單重激發能量轉換為可見光區域的光的發光物質或將三重激發能量轉換為可見光區域的光的發光物質。另外，作為上述發光物質，例如可以舉出如下物質。
作為將單重激發能量轉換成發光的發光物質，可以舉出發射螢光的物質(螢光材料)，例如可以舉出芘衍生物、蒽衍生物、聯伸三苯衍生物、茀衍生物、咔唑衍生物、二苯并噻吩衍生物、二苯并呋喃衍生物、二苯并喹㗁啉衍生物、喹㗁啉衍生物、吡啶衍生物、嘧啶衍生物、菲衍生物、萘衍生物等。尤其是芘衍生物的發光量子產率高，所以是較佳的。
作為將三重激發能量轉換為發光的發光物質，例如可以舉出發射磷光的物質(磷光材料)或呈現熱活化延遲螢光的熱活化延遲螢光(Thermally activated delayed fluorescence：TADF)材料。
作為磷光材料，可以舉出有機金屬錯合物、金屬錯合物(鉑錯合物)、稀土金屬錯合物等。這種物質分別呈現不同的發光顏色(發光峰值)，因此根據需要適當地選擇而使用。
作為呈現藍色或綠色且其發射光譜的峰值波長為450nm以上且570nm以下的磷光材料，可以舉出如下物質。例如可以舉出三{2-[5-(2-甲基苯基)-4-(2,6-二甲基苯基)-4H-1,2,4-三唑-3-基-kN2]苯基-kC}銥(III)(簡稱：[Ir(mpptz-dmp)3 ])等具有4H-三唑骨架的有機金屬錯合物、三[3-甲基-1-(2-甲基苯基)-5-苯基-1H-1,2,4-三唑]銥(III)(簡稱：[Ir(Mptz1-mp)3 ])等具有1H-三唑骨架的有機金屬錯合物、fac-三[1-(2,6-二異丙基苯基)-2-苯基-1H-咪唑]銥(III)(簡稱：[Ir(iPrpmi)3 ])等具有咪唑骨架的有機金屬錯合物以及雙[2-(4',6'-二氟苯基)吡啶根-N,C2' ]銥(III)四(1-吡唑基)硼酸鹽(簡稱：FIr6)等以具有拉電子基團的苯基吡啶衍生物為配體的有機金屬錯合物等。
作為呈現綠色或黃色且其發射光譜的峰值波長為495nm以上且590nm以下的磷光材料，可以舉出如下物質。例如可以舉出三(4-甲基-6-苯基嘧啶)銥(III)(簡稱：[Ir(mppm)3 ])等具有嘧啶骨架的有機金屬錯合物、(乙醯丙酮根)雙(3,5-二甲基-2-苯基吡嗪)銥(III)(簡稱：[Ir(mppr-Me)2 (acac)])等具有吡啶骨架的有機金屬錯合物、三(2-苯基吡啶根-N,C2' )銥(III)(簡稱：[Ir(ppy)3 ])等具有吡啶骨架的有機金屬錯合物、雙(2,4-二苯基-1,3-㗁唑-N,C2' )銥(III)乙醯丙酮(簡稱：[Ir(dpo)2 (acac)])等有機金屬錯合物以及三(乙醯丙酮根) (單啡啉)鋱(III)(簡稱：[Tb(acac)3 (Phen)])等稀土金屬錯合物。
作為呈現黃色或紅色且其發射光譜的峰值波長為570nm以上且750nm以下的磷光材料，可以舉出如下物質。例如可以舉出(二異丁醯甲烷根)雙[4,6-雙(3-甲基苯基)嘧啶根]銥(III)(簡稱：[Ir(5mdppm)2 (dibm)])等具有嘧啶骨架的有機金屬錯合物、(乙醯丙酮)雙(2,3,5-三苯基吡嗪)銥(III)(簡稱：[Ir(tppr)2 (acac)])等具有吡嗪骨架的有機金屬錯合物、三(1-苯基異喹啉-N,C2' )銥(III)(簡稱：[Ir(piq)3 ])、雙(1-苯基異喹啉-N,C2' )銥(III)乙醯丙酮(簡稱：[Ir(piq)2 (acac)])等具有吡啶骨架的有機金屬錯合物、2,3,7,8,12,13,17,18-八乙基-21H,23H-卟啉鉑(II)(簡稱：[PtOEP])等鉑錯合物以及三(1,3-二苯基-1,3-丙二酮(propanedionato))(單啡啉)銪(III)(簡稱：[Eu(DBM)3 (Phen)])等稀土金屬錯合物。
作為用於發光層(1113、1113a、1113b)的有機化合物(主體材料、輔助材料)，可以使用選擇一種或多種其能隙比發光物質(客體材料)大的物質。作為該有機化合物(主體材料、輔助材料)，也可以使用作為電洞傳輸性材料舉出的材料以及後面作為電子傳輸性材料舉出的材料。
當發光物質是螢光材料時，較佳為使用單重激發態的能階大且三重激發態的能階小的有機化合物作為主體材料。例如，蒽衍生物或稠四苯衍生物等也是較佳的。
在發光物質是磷光材料的情況下，選擇其三重激發能量比發光物質的三重激發能量(基態和三重激發態之間的能量差)大的有機化合物作為主體材料，即可。例如，蒽衍生物、菲衍生物、芘衍生物、䓛(chrysene)衍生物、二苯并[g,p]䓛衍生物等稠合多環芳香化合物也是較佳的。
在將多個有機化合物用於發光層(1113、1113a、1113b)的情況下，較佳為組合形成激態錯合物的化合物和磷光發光物質。藉由採用上述結構，可以獲得利用作為從激態錯合物到發光物質的能量轉移的ExTET(Exciplex-Triplet Energy Transfer：激態錯合物-三重態能量轉移)的發光。在此情況下，可以適當地組合各種有機化合物，但是為了高效地形成激態錯合物，特別較佳為組合容易接收電洞的化合物(電洞傳輸性材料)和容易接收電子的化合物(電子傳輸性材料)。
TADF材料是指能夠利用微小的熱能量將三重激發態上轉換(up-convert)為單重激發態(逆系間竄越)並高效率地發射來自單重激發態的發光(螢光)的材料。可以高效率地獲得熱活化延遲螢光的條件為如下：三重激發能階和單重激發能階之間的能量差為0eV以上且0.2eV以下，較佳為0eV以上且0.1eV以下。TADF材料所發射的延遲螢光是指具有與一般的螢光同樣的光譜且壽命非常長的發光。其壽命為10-6 秒以上，較佳為10-3 秒以上。
作為TADF材料，例如可以舉出富勒烯或其衍生物、普羅黃素等吖啶衍生物、伊紅等。另外，可以舉出包含鎂(Mg)、鋅(Zn)、鎘(Cd)、錫(Sn)、鉑(Pt)、銦(In)或鈀(Pd)等的含金屬卟啉。作為其他TADF材料，可以使用2-(聯苯-4-基)-4,6-雙(12-苯基吲哚并[2,3-a]咔唑-11-基)-1,3,5-三嗪(簡稱：PIC-TRZ)等具有富p電子型芳雜環及缺p電子型芳雜環的雜環化合物。另外，在富p電子型芳雜環和缺p電子型芳雜環直接鍵合的物質中，富p電子型芳雜環的施體性和缺p電子型芳雜環的受體性都強，單重激發態與三重激發態之間的能量差變小，所以是尤其較佳的。
另外，在使用TADF材料的情況下，可以與其他有機化合物組合。
藉由適當地使用上述材料，可以形成發光層(1113、1113a、1113b)。此外，藉由與低分子材料或高分子材料組合，可以將上述材料用於發光層(1113、1113a、1113b)的形成。
在圖53D所示的發光元件中，在EL層1103a中的發光層1113a上形成電子傳輸層1114a。另外，在形成EL層1103a及電荷產生層1104之後，在EL層1103b中的發光層1113b上形成電子傳輸層1114b。
á電子傳輸層ñ
電子傳輸層(1114、1114a、1114b)是將從第二電極1102由電子注入層(1115、1115a、1115b)注入的電子傳輸到發光層(1113、1113a、1113b)中的層。另外，電子傳輸層(1114、1114a、1114b)是包含電子傳輸性材料的層。作為用於電子傳輸層(1114、1114a、1114b)的電子傳輸性材料，較佳為具有1´10-6 cm2 /Vs以上的電子移動率的物質。另外，只要是電子傳輸性高於電洞傳輸性的物質，可以使用上述以外的物質。
作為電子傳輸性材料，可以使用具有喹啉骨架的金屬錯合物、具有苯并喹啉骨架的金屬錯合物、具有㗁唑骨架的金屬錯合物、具有噻唑骨架的金屬錯合物等，還可以使用㗁二唑衍生物、三唑衍生物、咪唑衍生物、㗁唑衍生物、噻唑衍生物、啡啉衍生物、具有喹啉配體的喹啉衍生物、苯并喹啉衍生物、喹㗁啉衍生物、二苯并喹㗁啉衍生物、吡啶衍生物、聯吡啶衍生物、嘧啶衍生物、含氮雜芳族化合物等缺p電子型雜芳族化合物等電子傳輸性高的材料。另外，還可以使用聚(2,5-吡啶二基)(簡稱：PPy)等高分子化合物。
另外，電子傳輸層(1114、1114a、1114b)可以為單層，也可以為包含上述物質的兩層以上的疊層。
接著，在圖53D所示的發光元件中，藉由真空蒸鍍法在EL層1103a中的電子傳輸層1114a上形成電子注入層1115a。然後，形成EL層1103a及電荷產生層1104，並形成EL層1103b中的電子傳輸層1114b，然後藉由真空蒸鍍法在其上形成電子注入層1115b。
á電子注入層ñ
電子注入層(1115、1115a、1115b)是包含電子注入性高的物質的層。作為電子注入層(1115、1115a、1115b)，可以使用氟化鋰(LiF)、氟化銫(CsF)、氟化鈣(CaF2 )及鋰氧化物(LiOx )等鹼金屬、鹼土金屬或這些金屬的化合物。此外，可以使用氟化鉺(ErF3 )等稀土金屬化合物。此外，也可以將電子鹽用於電子注入層(1115、1115a、1115b)。作為電子鹽，例如可以舉出對鈣和鋁的混合氧化物以高濃度添加電子的物質等。另外，也可以使用如上所述的構成電子傳輸層(1114、1114a、1114b)的物質。
此外，也可以將混合有機化合物與電子予體(施體)而成的複合材料用於電子注入層(1115、1115a、1115b)。這種複合材料因為藉由電子予體在有機化合物中產生電子而具有優異的電子注入性和電子傳輸性。在此情況下，有機化合物較佳為在傳輸所產生的電子方面性能優異的材料，明確而言，例如，可以使用用於如上所述的電子傳輸層(1114、1114a、1114b)的電子傳輸性材料(金屬錯合物、雜芳族化合物等)。作為電子予體，只要是對有機化合物呈現電子供給性的物質即可。明確而言，較佳為使用鹼金屬、鹼土金屬和稀土金屬，可以舉出鋰、銫、鎂、鈣、鉺、鐿等。另外，較佳為使用鹼金屬氧化物或鹼土金屬氧化物，可以舉出鋰氧化物、鈣氧化物、鋇氧化物等。此外，還可以使用氧化鎂等路易士鹼。另外，也可以使用四硫富瓦烯(簡稱：TTF)等有機化合物。
例如，在圖53D所示的發光元件中，在使從發光層1113b獲得的光放大的情況下，較佳為以第二電極1102與發光層1113b間的光學距離小於l/4的方式形成(l為發光層1113b所呈現的光的波長)。在此情況下，藉由改變電子傳輸層1114b或電子注入層1115b的厚度，可以調整光學距離。
á電荷產生層ñ
在圖53D所示的發光元件中，電荷產生層1104具有如下功能：當第一電極1101(陽極)和第二電極1102(陰極)之間被施加電壓時，對EL層1103a注入電子且對EL層1103b注入電洞的功能。電荷產生層1104既可以具有對電洞傳輸性材料添加電子受體(受體)的結構，也可以具有對電子傳輸性材料添加電子予體(施體)的結構。或者，也可以層疊有這兩種結構。另外，藉由使用上述材料形成電荷產生層1104，可以抑制在層疊EL層時的驅動電壓的增大。
作為電子受體，可以舉出7,7,8,8-四氰基-2,3,5,6-四氟醌二甲烷(簡稱：F4 -TCNQ)、氯醌等。另外，可以舉出屬於元素週期表中第4族至第8族的金屬的氧化物。
作為電子予體，可以使用鹼金屬、鹼土金屬、稀土金屬或屬於元素週期表中第2族、第13族的金屬及它們的氧化物或碳酸鹽。此外，也可以將如四硫稠四苯(tetrathianaphthacene)等有機化合物用作電子予體。
另外，當製造本實施方式所示的發光元件時，可以利用蒸鍍法等真空製程或旋塗法、噴墨法等溶液製程。
另外，本實施方式所示的構成發光元件的EL層(1103、1103a、1103b)的各功能層(電洞注入層(1111、1111a、1111b)、電洞傳輸層(1112、1112a、1112b)、發光層(1113、1113a、1113b)、電子傳輸層(1114、1114a、1114b)、電子注入層(1115、1115a、1115b))以及電荷產生層1104的材料不侷限於此，只要為可以滿足各層的功能的材料就可以組合地使用。作為一個例子，可以使用高分子化合物(低聚物、樹枝狀聚合物、聚合物等)、中分子化合物(介於低分子與高分子之間的化合物：分子量為400至4000)、無機化合物(量子點材料等)等。作為量子點材料，可以使用膠狀量子點材料、合金型量子點材料、核殼(Core Shell)型量子點材料、核型量子點材料等。
本實施方式所示的結構可以適當地與其他實施方式所示的結構組合而使用。
實施方式7
在本實施方式中，對具備使用本發明的一個實施方式的顯示裝置的電子裝置進行說明。
圖54A是安裝有取景器8100的照相機8000的外觀圖。
照相機8000包括外殼8001、顯示部8002、操作按鈕8003、快門按鈕8004等。另外，照相機8000安裝有可裝卸的鏡頭8006。
在此，照相機8000具有能夠從外殼8001拆卸下鏡頭8006而交換的結構，鏡頭8006和外殼8001也可以被形成為一體。
藉由按下快門按鈕8004，照相機8000可以進行成像。另外，顯示部8002被用作觸控面板，也可以藉由觸摸顯示部8002進行成像。
照相機8000的外殼8001包括具有電極的嵌入器，除了可以與取景器8100連接以外，還可以與閃光燈裝置等連接。
取景器8100包括外殼8101、顯示部8102以及按鈕8103等。
外殼8101包括嵌合到照相機8000的嵌入器的嵌入器，可以將取景器8100安裝到照相機8000。另外，該嵌入器包括電極，可以將從照相機8000利用該電極接收的影像等顯示到顯示部8102上。
按鈕8103被用作電源按鈕。藉由利用按鈕8103，可以切換顯示部8102的顯示或非顯示。
本發明的一個實施方式的顯示裝置可以用於照相機8000的顯示部8002及取景器8100的顯示部8102。
另外，在圖54A中，照相機8000與取景器8100是分開且可拆卸的電子裝置，但是也可以在照相機8000的外殼8001中內置有具備顯示裝置的取景器。
圖54B是頭戴顯示器8200的外觀圖。
頭戴顯示器8200包括安裝部8201、透鏡8202、主體8203、顯示部8204以及電纜8205等。另外，在安裝部8201中內置有電池8206。
藉由電纜8205，將電力從電池8206供應到主體8203。主體8203具備無線接收器等，能夠將所接收的影像資料等的影像資訊顯示到顯示部8204上。另外，藉由利用設置在主體8203中的相機捕捉使用者的眼球及眼瞼的動作，並根據該資訊算出使用者的視線的座標，可以利用使用者的視線作為輸入方法。
另外，也可以對安裝部8201的被使用者接觸的位置設置多個電極。主體8203也可以具有藉由檢測出根據使用者的眼球的動作而流過電極的電流，識別使用者的視線的功能。此外，主體8203可以具有藉由檢測出流過該電極的電流來監視使用者的脈搏的功能。安裝部8201可以具有溫度感測器、壓力感測器、加速度感測器等各種感測器，也可以具有將使用者的生物資訊顯示在顯示部8204上的功能。另外，主體8203也可以檢測出使用者的頭部的動作等，並與使用者的頭部的動作等同步地使顯示在顯示部8204上的影像變化。
可以將本發明的一個實施方式的顯示裝置用於顯示部8204。
圖54C、圖54D及圖54E是頭戴顯示器8300的外觀圖。頭戴顯示器8300包括外殼8301、顯示部8302、帶狀固定工具8304以及一對透鏡8305。
使用者可以藉由透鏡8305看到顯示部8302上的顯示。較佳的是，彎曲配置顯示部8302。藉由彎曲配置顯示部8302，使用者可以感受高真實感。注意，在本實施方式中，例示出設置一個顯示部8302的結構，但是不侷限於此，例如也可以採用設置兩個顯示部8302的結構。此時，在將每個顯示部配置在使用者的每個眼睛一側時，可以進行利用視差的三維顯示等。
可以將本發明的一個實施方式的顯示裝置用於顯示部8302。因為包括本發明的一個實施方式的顯示裝置具有極高的解析度，所以即使如圖54E那樣地使用透鏡8305放大，也可以不使使用者看到像素而可以顯示臨場感更高的影像。
接著，圖55A至圖55G示出與圖54A至圖54E所示的電子裝置不同的電子裝置的例子。
圖55A至圖55G所示的電子裝置包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(該感測器具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。
圖55A至圖55G所示的電子裝置具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；藉由利用各種軟體(程式)控制處理的功能；進行無線通訊的功能；藉由利用無線通訊功能來連接到各種電腦網路的功能；藉由利用無線通訊功能，進行各種資料的發送或接收的功能；讀出儲存在存儲介質中的程式或資料來將其顯示在顯示部上的功能；等。注意，圖55A至圖55G所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種功能。另外，雖然在圖55A至圖55G中未圖示，但是電子裝置可以包括多個顯示部。此外，也可以在該電子裝置中設置照相機等而使其具有如下功能：拍攝靜態影像的功能；拍攝動態影像的功能；將所拍攝的影像儲存在存儲介質(外部存儲介質或內置於照相機的存儲介質)中的功能；將所拍攝的影像顯示在顯示部上的功能；等。
下面，詳細地說明圖55A至圖55G所示的電子裝置。
圖55A是示出電視機9100的立體圖。可以將例如是50英寸以上或100英寸以上的大型顯示部9001組裝到電視機9100。
圖55B是示出可攜式資訊終端9101的立體圖。可攜式資訊終端9101例如具有電話機、電子筆記本和資訊閱讀裝置等中的一種或多種的功能。明確而言，可以將其用作智慧手機。可攜式資訊終端9101也可以設置有揚聲器9003、連接端子9006、感測器9007等。另外，可攜式資訊終端9101可以將文字或影像資訊顯示在其多個面上。例如，可以將三個操作按鈕9050(還稱為操作圖示或簡稱為圖示)顯示在顯示部9001的一個面上。另外，可以將由虛線矩形表示的資訊9051顯示在顯示部9001的另一個面上。此外，作為資訊9051的一個例子，可以舉出提示收到來自電子郵件、SNS(Social Networking Services：社交網路服務)或電話等的資訊的顯示；電子郵件或SNS等的標題；電子郵件或SNS等的發送者姓名；日期；時間；電池餘量；以及天線接收信號強度的顯示等。或者，可以在顯示有資訊9051的位置上顯示操作按鈕9050等代替資訊9051。
圖55C是示出可攜式資訊終端9102的立體圖。可攜式資訊終端9102具有將資訊顯示在顯示部9001的三個以上的面上的功能。在此，示出資訊9052、資訊9053、資訊9054分別顯示於不同的面上的例子。例如，可攜式資訊終端9102的使用者能夠在將可攜式資訊終端9102放在上衣口袋裡的狀態下確認其顯示(這裡是資訊9053)。明確而言，將打來電話的人的電話號碼或姓名等顯示在能夠從可攜式資訊終端9102的上方觀看這些資訊的位置。使用者可以確認到該顯示而無需從口袋裡拿出可攜式資訊終端9102，由此能夠判斷是否接電話。
圖55D是示出手錶型可攜式資訊終端9200的立體圖。可攜式資訊終端9200可以執行行動電話、電子郵件、文章的閱讀及編輯、音樂播放、網路通訊、電腦遊戲等各種應用程式。此外，顯示部9001的顯示面被彎曲，能夠在所彎曲的顯示面上進行顯示。另外，可攜式資訊終端9200可以進行被通訊標準化的近距離無線通訊。例如，藉由與可進行無線通訊的耳麥相互通訊，可以進行免提通話。此外，可攜式資訊終端9200包括連接端子9006，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由連接端子9006進行充電。此外，充電工作也可以利用無線供電進行，而不藉由連接端子9006。
圖55E、圖55F及圖55G是示出能夠折疊的可攜式資訊終端9201的立體圖。另外，圖55E是展開狀態的可攜式資訊終端9201的立體圖，圖55F是從展開狀態和折疊狀態中的一個狀態變為另一個狀態的中途的狀態的可攜式資訊終端9201的立體圖，圖55G是折疊狀態的可攜式資訊終端9201的立體圖。可攜式資訊終端9201在折疊狀態下可攜性好，在展開狀態下因為具有無縫拼接的較大的顯示區域而其顯示的一覽性優異。可攜式資訊終端9201所包括的顯示部9001由鉸鏈9055所連接的三個外殼9000來支撐。藉由鉸鏈9055使兩個外殼9000之間彎折，可以從可攜式資訊終端9201的展開狀態可逆性地變為折疊狀態。例如，可以以1mm以上且150mm以下的曲率半徑使可攜式資訊終端9201彎曲。
本實施方式所述的電子裝置具有用來顯示某些資訊的顯示部。注意，本發明的一個實施方式的半導體裝置也能夠應用於不包括顯示部的電子裝置。
本實施方式所示的結構例子及對應於這些例子的圖式等的至少一部分可以與其他結構例子或圖式等適當地組合而實施。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式8
在本實施方式中，對具有本發明的一個實施方式的顯示裝置的電子裝置進行說明。
以下所例示的電子裝置是在顯示部中包括本發明的一個實施方式的顯示裝置的電子裝置，因此是可以實現高清晰的電子裝置。此外，可以同時實現高清晰及大螢幕的電子裝置。
在本發明的一個實施方式的電子裝置的顯示部上例如可以顯示具有全高清、4K2K、8K4K、16K8K或更高的解析度的影像。此外，顯示部的螢幕尺寸可以為對角線20英寸以上、對角線30英寸以上、對角線50英寸以上、對角線60英寸以上或對角線70英寸以上。
作為電子裝置，例如除了電視機、桌上型或膝上型個人電腦、用於電腦等的顯示器、數位看板(Digital Signage)、彈珠機等大型遊戲機等具有較大的螢幕的電子裝置以外，還可以舉出數位相機、數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置等。
可以將本發明的一個實施方式的電子裝置或照明設備沿著房屋或高樓的內壁或外壁、汽車的內部裝飾或外部裝飾的曲面組裝。
本發明的一個實施方式的電子裝置也可以包括天線。藉由由天線接收信號，可以在顯示部上顯示影像或資料等。另外，在電子裝置包括天線及二次電池時，可以將天線用於非接觸電力傳送。
本發明的一個實施方式的電子裝置也可以包括感測器(該感測器具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)。
本發明的一個實施方式的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態圖片、文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；執行各種軟體(程式)的功能；進行無線通訊的功能；讀出儲存在存儲介質中的程式或資料的功能；等。
圖56A示出電視機的一個例子。在電視機7100中，外殼7101中組裝有顯示部7500。在此示出利用支架7103支撐外殼7101的結構。
可以對顯示部7500適用本發明的一個實施方式的顯示裝置。
可以藉由利用外殼7101所具備的操作開關、另外提供的遙控器7111進行圖56A所示的電視機7100的操作。另外，也可以在顯示部7500中具備觸控感測器，藉由用手指等觸摸顯示部7500可以進行操作。另外，也可以在遙控器7111中具備顯示從該遙控器7111輸出的資料的顯示部。藉由利用遙控器7111所具備的操作鍵或觸控面板，可以進行頻道及音量的操作，並可以對顯示在顯示部7500上的影像進行操作。
另外，電視機7100採用具備接收機及數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機將電視機連接到有線或無線方式的通訊網路，從而進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通訊。
圖56B示出筆記型個人電腦7200。筆記型個人電腦7200包括外殼7211、鍵盤7212、指向裝置7213、外部連接埠7214等。在外殼7211中組裝有顯示部7500。
可以對顯示部7500適用本發明的一個實施方式的顯示裝置。
圖56C及圖56D示出數位看板(Digital Signage)的例子。
圖56C所示的數位看板7300包括外殼7301、顯示部7500及揚聲器7303等。此外，還可以包括LED燈、操作鍵(包括電源開關或操作開關)、連接端子、各種感測器、麥克風等。
圖56D示出設置於圓柱狀柱子7401上的數位看板7400。數位看板7400包括沿著柱子7401的曲面設置的顯示部7500。
在圖56C及圖56D中，可以對顯示部7500適用本發明的一個實施方式的顯示裝置。
顯示部7500越大，顯示裝置一次能夠提供的資訊量越多。顯示部7500越大，容易吸引人的注意，例如可以提高廣告宣傳效果。
藉由將觸控面板用於顯示部7500，不僅可以在顯示部7500上顯示靜態影像或動態影像，使用者還能夠直覺性地進行操作，所以是較佳的。另外，在用於提供路線資訊或交通資訊等資訊的用途時，可以藉由直覺性的操作提高易用性。
如圖56C及圖56D所示，數位看板7300或數位看板7400較佳為藉由無線通訊可以與使用者所攜帶的智慧手機等資訊終端設備7311或資訊終端設備7411聯動。例如，顯示在顯示部7500上的廣告的資訊可以顯示在資訊終端設備7311或資訊終端設備7411的螢幕。此外，藉由操作資訊終端設備7311或資訊終端設備7411，可以切換顯示部7500的顯示。
此外，可以在數位看板7300或數位看板7400上以資訊終端設備7311或資訊終端設備7411的螢幕為操作單元(控制器)執行遊戲。由此，非特定多數的使用者可以同時參加遊戲，享受遊戲的樂趣。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
214、216、222、224、244、254、280、274、281‧‧‧絕緣體
301a、301b、305a、305b、311、313、315、317‧‧‧導電體
321‧‧‧下部電極
323‧‧‧絕緣體
325‧‧‧上部電極
331、333、335、337、341、343、347、351、353、355、357‧‧‧導電體
361、363‧‧‧絕緣體
421、441‧‧‧電晶體
700、700A‧‧‧顯示裝置
701、705‧‧‧基板
702‧‧‧像素部
704‧‧‧源極驅動電路部
708‧‧‧FPC端子部
711‧‧‧引線配線部
712‧‧‧密封劑
716‧‧‧FPC
730‧‧‧絕緣膜
732‧‧‧密封膜
734‧‧‧絕緣膜
736‧‧‧彩色膜
750、750A、752、752A、754、754A‧‧‧電晶體
760‧‧‧連接電極
772‧‧‧導電層
775‧‧‧液晶元件
778‧‧‧結構體
780‧‧‧異方性導電膜
782‧‧‧發光元件
786‧‧‧EL層
788‧‧‧導電膜
790‧‧‧電容器
在圖式中：
圖1是顯示裝置的俯視圖；
圖2是顯示裝置的剖面圖；
圖3是顯示裝置的剖面圖；
圖4是顯示裝置的剖面圖；
圖5是顯示裝置的剖面圖；
圖6是顯示裝置的剖面圖；
圖7是顯示裝置的剖面圖；
圖8是顯示裝置的剖面圖；
圖9是顯示裝置的剖面圖；
圖10A是電晶體的俯視圖，圖10B和圖10C是電晶體的剖面圖；
圖11A是示出電晶體的製造方法的俯視圖，圖11B和圖11C是示出電晶體的製造方法的剖面圖；
圖12A是示出電晶體的製造方法的俯視圖，圖12B和圖12C是示出電晶體的製造方法的剖面圖；
圖13A是示出電晶體的製造方法的俯視圖，圖13B和圖13C是示出電晶體的製造方法的剖面圖；
圖14A是示出電晶體的製造方法的俯視圖，圖14B和圖14C是示出電晶體的製造方法的剖面圖；
圖15A是示出電晶體的製造方法的俯視圖，圖15B和圖15C是示出電晶體的製造方法的剖面圖；
圖16A是示出電晶體的製造方法的俯視圖，圖16B和圖16C是示出電晶體的製造方法的剖面圖；
圖17A是電晶體的俯視圖，圖17B和圖17C是電晶體的剖面圖；
圖18A是示出電晶體的製造方法的俯視圖，圖18B和圖18C是示出電晶體的製造方法的剖面圖；
圖19A是電晶體的俯視圖，圖19B和圖19C是電晶體的剖面圖；
圖20A是示出電晶體的製造方法的俯視圖，圖20B和圖20C是示出電晶體的製造方法的剖面圖；
圖21A是示出電晶體的製造方法的俯視圖，圖21B和圖21C是示出電晶體的製造方法的剖面圖；
圖22A是示出電晶體的製造方法的俯視圖，圖22B和圖22C是示出電晶體的製造方法的剖面圖；
圖23A是示出電晶體的製造方法的俯視圖，圖23B和圖23C是示出電晶體的製造方法的剖面圖；
圖24A是示出電晶體的製造方法的俯視圖，圖24B和圖24C是示出電晶體的製造方法的剖面圖；
圖25A是電晶體的俯視圖，圖25B和圖25C是電晶體的剖面圖；
圖26A是示出電晶體的製造方法的俯視圖，圖26B和圖26C是示出電晶體的製造方法的剖面圖；
圖27A是示出電晶體的製造方法的俯視圖，圖27B和圖27C是示出電晶體的製造方法的剖面圖；
圖28A是電晶體的俯視圖，圖28B和圖28C是電晶體的剖面圖；
圖29是電晶體的剖面圖；
圖30A是示出電晶體的製造方法的俯視圖，圖30B和圖30C是示出電晶體的製造方法的剖面圖；
圖31A是示出電晶體的製造方法的俯視圖，圖31B和圖31C是示出電晶體的製造方法的剖面圖；
圖32A是示出電晶體的製造方法的俯視圖，圖32B和圖32C是示出電晶體的製造方法的剖面圖；
圖33A是示出電晶體的製造方法的俯視圖，圖33B和圖33C是示出電晶體的製造方法的剖面圖；
圖34A是示出電晶體的製造方法的俯視圖，圖34B和圖34C是示出電晶體的製造方法的剖面圖；
圖35A是示出電晶體的製造方法的俯視圖，圖35B和圖35C是示出電晶體的製造方法的剖面圖；
圖36A是示出電晶體的製造方法的俯視圖，圖36B和圖36C是示出電晶體的製造方法的剖面圖；
圖37A是示出電晶體的製造方法的俯視圖，圖37B和圖37C是示出電晶體的製造方法的剖面圖；
圖38A是示出電晶體的製造方法的俯視圖，圖38B和圖38C是示出電晶體的製造方法的剖面圖；
圖39A是電晶體的俯視圖，圖38B和圖39C是電晶體的剖面圖；
圖40是電晶體的剖面圖；
圖41A是示出電晶體的製造方法的俯視圖，圖41B和圖41C是示出電晶體的製造方法的剖面圖；
圖42A是示出電晶體的製造方法的俯視圖，圖42B和圖42C是示出電晶體的製造方法的剖面圖；
圖43A是示出電晶體的製造方法的俯視圖，圖43B和圖43C是示出電晶體的製造方法的剖面圖；
圖44A是示出電晶體的製造方法的俯視圖，圖44B和圖44C是示出電晶體的製造方法的剖面圖；
圖45A是示出電晶體的製造方法的俯視圖，圖45B和圖45C是示出電晶體的製造方法的剖面圖；
圖46A是示出電晶體的製造方法的俯視圖，圖46B和圖46C是示出電晶體的製造方法的剖面圖；
圖47A是示出電晶體的製造方法的俯視圖，圖47B和圖47C是示出電晶體的製造方法的剖面圖；
圖48A是電晶體的俯視圖，圖48B和圖49C是電晶體的剖面圖；
圖49是電晶體的剖面圖；
圖50A是顯示裝置的方塊圖，圖50B和圖50C是顯示裝置的電路圖；
圖51A、圖51B和圖51C是顯示裝置的電路圖；
圖52A、圖52C和圖52D是顯示裝置的電路圖，圖52B是顯示裝置的時序圖；
圖53A至圖53E是發光元件的結構的圖；
圖54A至圖54E是示出電子裝置的例子的透視圖；
圖55A至圖55G是示出電子裝置的例子的透視圖；
圖56A至圖56D是示出電子裝置的例子的透視圖。

Claims (24)

  1. 一種顯示裝置，包括： 第一電晶體；以及 與該第一電晶體電連接的顯示元件， 其中，該第一電晶體包括第一氧化物、第二氧化物、第一導電體、第二導電體、第三導電體、第一絕緣體及第二絕緣體， 該第一導電體及該第二導電體在該第一氧化物上彼此分離地配置， 該第一絕緣體配置在該第一導電體及該第二導電體上並具有開口， 該開口與該第一導電體與該第二導電體之間重疊， 該第三導電體配置在該開口中， 該第二絕緣體配置在該第一氧化物、該第一導電體、該第二導電體及該第一絕緣體與該第三導電體之間， 並且，該第二氧化物配置在該第一氧化物、該第一導電體、該第二導電體及該第一絕緣體與該第二絕緣體之間。
  2. 一種顯示裝置，包括： 第一電晶體； 與該第一電晶體電連接的顯示元件；以及 結構體， 其中，該第一電晶體包括第一氧化物、第二氧化物、第一導電體、第二導電體、第三導電體、第一絕緣體及第二絕緣體， 該第一導電體及該第二導電體在該第一氧化物上彼此分離地配置， 該第一絕緣體配置在該第一導電體及該第二導電體上並具有開口， 該開口與該第一導電體與該第二導電體之間重疊， 該第三導電體配置在該開口中， 該第二絕緣體配置在該第一氧化物、該第一導電體、該第二導電體及該第一絕緣體與該第三導電體之間， 該第二氧化物配置在該第一氧化物、該第一導電體、該第二導電體及該第一絕緣體與該第二絕緣體之間， 該結構體配置在與包括該顯示元件的層相同的層中， 並且，該結構體具有與該第一電晶體重疊的區域。
  3. 一種顯示裝置，包括： 第一電晶體； 第二電晶體；以及 與該第二電晶體電連接的顯示元件， 其中，該第一電晶體包括第一氧化物、第二氧化物、第一導電體、第二導電體、第三導電體、第一絕緣體及第二絕緣體， 該第一導電體及該第二導電體在該第一氧化物上彼此分離地配置， 該第一絕緣體配置在該第一導電體及該第二導電體上並具有開口， 該開口與該第一導電體與該第二導電體之間重疊， 該第三導電體配置在該開口中， 該第二絕緣體配置在該第一氧化物、該第一導電體、該第二導電體及該第一絕緣體與該第三導電體之間， 該第二氧化物配置在該第一氧化物、該第一導電體、該第二導電體及該第一絕緣體與該第二絕緣體之間， 並且，包括該第一電晶體的層位於包括該顯示元件的層與該第二電晶體所包括的層之間。
  4. 一種顯示裝置，包括： 第一電晶體； 第二電晶體； 與該第二電晶體電連接的顯示元件；以及 遮光膜， 其中，該第一電晶體包括第一氧化物、第二氧化物、第一導電體、第二導電體、第三導電體、第一絕緣體及第二絕緣體， 該第一導電體及該第二導電體在該第一氧化物上彼此分離地配置， 該第一絕緣體配置在該第一導電體及該第二導電體上並具有開口， 該開口與該第一導電體與該第二導電體之間重疊， 該第三導電體配置在該開口中， 該第二絕緣體配置在該第一氧化物、該第一導電體、該第二導電體及該第一絕緣體與該第三導電體之間， 該第二氧化物配置在該第一氧化物、該第一導電體、該第二導電體及該第一絕緣體與該第二絕緣體之間， 包括該第一電晶體的層位於包括該顯示元件的層與該第二電晶體所包括的層之間， 該遮光膜位於該顯示元件的上方， 並且，該遮光膜、該第一電晶體及該第二電晶體具有重疊的區域。
  5. 根據申請專利範圍第3或4項之顯示裝置，其中該第二電晶體在通道形成區域中含有矽且為n通道型。
  6. 根據申請專利範圍第3或4項之顯示裝置，其中該第二電晶體在通道形成區域中含有矽且為p通道型。
  7. 根據申請專利範圍第1至6中任一項之顯示裝置，還包括第三絕緣體，其中該第三絕緣體配置在該第一氧化物、該第一導電體、該第二導電體及該第二氧化物與該第一絕緣體之間，並且該第三絕緣體比該第一絕緣體的氧透過性低。
  8. 根據申請專利範圍第1至6中任一項之顯示裝置，還包括第三絕緣體，其中該第三絕緣體配置在該第一氧化物、該第一導電體及該第二導電體與該第一絕緣體之間，該第三絕緣體比該第一絕緣體的氧透過性低，並且該第二氧化物與該第一絕緣體接觸。
  9. 根據申請專利範圍第1至8中任一項之顯示裝置，還包括第四導電體和第五導電體， 其中該第四導電體配置在該第一導電體與該第一氧化物之間， 該第五導電體配置在該第二導電體與該第一氧化物之間， 該第一導電體的一部分與該第一氧化物的頂面接觸， 該第二導電體的一部分與該第一氧化物的頂面接觸。
  10. 根據申請專利範圍第9項之顯示裝置，其中該第一導電體與該第二導電體的距離比該開口的通道長度方向的長度短。
  11. 一種顯示裝置，包括： 第一電晶體；以及 與該第一電晶體電連接的顯示元件， 其中，該第一電晶體包括第一氧化物、第二氧化物、導電體、第一絕緣體、第二絕緣體、第三絕緣體及第四絕緣體， 該第二氧化物位於該第一氧化物上， 該第一絕緣體位於該第二氧化物上， 該導電體位於該第一絕緣體上， 該第二絕緣體與該第一氧化物的頂面的一部分、該第一氧化物的側面的一部分及該第二氧化物的側面的一部分接觸， 該第三絕緣體位於該第二絕緣體上， 該第二氧化物的一部分及該第一絕緣體的一部分位於該導電體的側面與該第三絕緣體的側面之間， 該第四絕緣體與該第二氧化物的頂面、該第一絕緣體的頂面、該導電體的頂面及該第三絕緣體的頂面接觸， 該第一氧化物包括第一區域、第二區域以及位於該第一區域與該第二區域之間的第三區域， 該導電體以與該第三區域重疊的方式位於該第三區域的上方， 該第二絕緣體與該第一區域及該第二區域接觸， 並且，該第一區域及該第二區域的電阻低於該第三區域的電阻。
  12. 一種顯示裝置，包括： 第一電晶體； 與該第一電晶體電連接的顯示元件；以及 結構體， 其中，該第一電晶體包括第一氧化物、第二氧化物、導電體、第一絕緣體、第二絕緣體、第三絕緣體及第四絕緣體， 該第二氧化物位於該第一氧化物上， 該第一絕緣體位於該第二氧化物上， 該導電體位於該第一絕緣體上， 該第二絕緣體與該第一氧化物的頂面的一部分、該第一氧化物的側面的一部分及該第二氧化物的側面的一部分接觸， 該第三絕緣體位於該第二絕緣體上， 該第二氧化物的一部分及該第一絕緣體的一部分位於該導電體的側面與該第三絕緣體的側面之間， 該第四絕緣體與該第二氧化物的頂面、該第一絕緣體的頂面、該導電體的頂面及該第三絕緣體的頂面接觸， 該第一氧化物包括第一區域、第二區域以及位於該第一區域與該第二區域之間的第三區域， 該導電體以與該第三區域重疊的方式位於該第三區域的上方， 該第二絕緣體與該第一區域及該第二區域接觸， 該第一區域及該第二區域的電阻低於該第三區域的電阻， 該結構體配置在與具有該顯示元件的層相同的層中， 並且，該結構體具有與該第一電晶體重疊的區域。
  13. 一種顯示裝置，包括： 第一電晶體； 第二電晶體；以及 與該第二電晶體電連接的顯示元件， 其中，該第一電晶體包括第一氧化物、第二氧化物、導電體、第一絕緣體、第二絕緣體、第三絕緣體及第四絕緣體， 該第二氧化物位於該第一氧化物上， 該第一絕緣體位於該第二氧化物上， 該導電體位於該第一絕緣體上， 該第二絕緣體與該第一氧化物的頂面的一部分、該第一氧化物的側面的一部分及該第二氧化物的側面的一部分接觸， 該第三絕緣體位於該第二絕緣體上， 該第二氧化物的一部分及該第一絕緣體的一部分位於該導電體的側面與該第三絕緣體的側面之間， 該第四絕緣體與該第二氧化物的頂面、該第一絕緣體的頂面、該導電體的頂面及該第三絕緣體的頂面接觸， 該第一氧化物包括第一區域、第二區域以及位於該第一區域與該第二區域之間的第三區域， 該導電體以與該第三區域重疊的方式位於該第三區域的上方， 該第二絕緣體與該第一區域及該第二區域接觸， 該第一區域及該第二區域的電阻低於該第三區域的電阻， 並且，包括該第一電晶體的層位於包括該顯示元件的層與該第二電晶體所包括的層之間。
  14. 一種顯示裝置，包括： 第一電晶體； 第二電晶體； 與該第二電晶體電連接的顯示元件；以及 遮光膜， 其中，該第一電晶體包括第一氧化物、第二氧化物、導電體、第一絕緣體、第二絕緣體、第三絕緣體及第四絕緣體， 該第二氧化物位於該第一氧化物上， 該第一絕緣體位於該第二氧化物上， 該導電體位於該第一絕緣體上， 該第二絕緣體與該第一氧化物的頂面的一部分、該第一氧化物的側面的一部分及該第二氧化物的側面的一部分接觸， 該第三絕緣體位於該第二絕緣體上， 該第二氧化物的一部分及該第一絕緣體的一部分位於該導電體的側面與該第三絕緣體的側面之間， 該第四絕緣體與該第二氧化物的頂面、該第一絕緣體的頂面、該導電體的頂面及該第三絕緣體的頂面接觸， 該第一氧化物包括第一區域、第二區域以及位於該第一區域與該第二區域之間的第三區域， 該導電體以與該第三區域重疊的方式位於該第三區域的上方， 該第二絕緣體與該第一區域及該第二區域接觸， 該第一區域及該第二區域的電阻低於該第三區域的電阻， 該遮光膜位於該顯示元件的上方， 並且，該遮光膜、該第一電晶體及該第二電晶體具有重疊的區域。
  15. 根據申請專利範圍第13或14項之顯示裝置，其中該第二電晶體在通道形成區域中含有矽且為n通道型。
  16. 根據申請專利範圍第13或14項之顯示裝置，其中該第二電晶體在通道形成區域中含有矽且為p通道型。
  17. 根據申請專利範圍第11至16中任一項之該的顯示裝置，其中該第一區域及該第二區域含有磷和硼中的一種以上。
  18. 根據申請專利範圍第11至17中任一項之該的顯示裝置，其中該第二氧化物與該第一區域的一部分及該第二區域的一部分重疊。
  19. 根據申請專利範圍第11至18中任一項之該的顯示裝置，還包括第五絕緣體， 其中該第五絕緣體與該第二絕緣體的頂面及該第二氧化物的側面的一部分接觸， 該第一氧化物還包括第四區域和第五區域， 該第四區域位於該第一區域與該第三區域之間， 該第五區域位於該第二區域與該第三區域之間， 該第四區域及該第五區域的電阻低於該第三區域的電阻且高於該第一區域及該第二區域的電阻。
  20. 根據申請專利範圍第19項之顯示裝置，其中該第四區域及該第五區域含有磷和硼中的一種以上。
  21. 根據申請專利範圍第19或20項之顯示裝置，其中該第一區域及該第二區域比該第四區域及該第五區域含有更多的磷或硼。
  22. 根據申請專利範圍第19至21中任一項之顯示裝置，其中該第二氧化物與該第四區域的一部分及該第五區域的一部分重疊。
  23. 根據申請專利範圍第1至22中任一項之顯示裝置，其中該顯示元件是液晶元件。
  24. 根據申請專利範圍第1至22中任一項之顯示裝置，其中該顯示元件是發光元件。
TW108103699A 2018-02-08 2019-01-31 顯示裝置 TWI814776B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-021216 2018-02-08
JP2018021216 2018-02-08
JP2018025658 2018-02-16
JP2018-025658 2018-02-16

Publications (2)

Publication Number Publication Date
TW201937254A true TW201937254A (zh) 2019-09-16
TWI814776B TWI814776B (zh) 2023-09-11

Family

ID=67548979

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108103699A TWI814776B (zh) 2018-02-08 2019-01-31 顯示裝置

Country Status (5)

Country Link
US (1) US11417687B2 (zh)
JP (2) JP7186732B2 (zh)
KR (2) KR102579601B1 (zh)
TW (1) TWI814776B (zh)
WO (1) WO2019155318A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825372B (zh) * 2020-05-08 2023-12-11 日商青井電子股份有限公司 半導體裝置
TWI826889B (zh) * 2020-12-30 2023-12-21 荷蘭商Ａｓｍｌ荷蘭公司 清潔檢測系統之設備及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210130724A (ko) 2019-02-22 2021-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 안경형 전자 기기

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0278619B1 (en) * 1987-01-30 1993-12-08 Texas Instruments Incorporated Integrated bipolar and CMOS transistor fabrication process
JP3931138B2 (ja) * 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102637194B1 (ko) 2013-01-16 2024-02-19 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 전자 기기
US9449853B2 (en) * 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
JP6823927B2 (ja) 2015-01-21 2021-02-03 株式会社半導体エネルギー研究所 表示システム
JP6708433B2 (ja) * 2015-02-24 2020-06-10 株式会社半導体エネルギー研究所 半導体装置
TWI718125B (zh) 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2017009738A1 (ja) * 2015-07-14 2017-01-19 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10553690B2 (en) * 2015-08-04 2020-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6850096B2 (ja) 2015-09-24 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法及び電子機器の作製方法
WO2017103723A1 (ja) * 2015-12-15 2017-06-22 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器およびトランジスタの作製方法
US9954003B2 (en) 2016-02-17 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JPWO2017144994A1 (ja) * 2016-02-22 2019-02-14 株式会社半導体エネルギー研究所 トランジスタおよびその作製方法、半導体ウエハならびに電子機器
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10528079B2 (en) 2016-08-26 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Data processing device, display method, input/output method, server system, and computer program
JP2018049267A (ja) 2016-09-16 2018-03-29 株式会社半導体エネルギー研究所 表示システム、電子機器および表示方法
WO2018087625A1 (en) 2016-11-10 2018-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
US10330993B2 (en) 2016-12-23 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2018197987A1 (en) 2017-04-28 2018-11-01 Semiconductor Energy Laboratory Co., Ltd. Imaging display device and electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825372B (zh) * 2020-05-08 2023-12-11 日商青井電子股份有限公司 半導體裝置
TWI826889B (zh) * 2020-12-30 2023-12-21 荷蘭商Ａｓｍｌ荷蘭公司 清潔檢測系統之設備及方法

Also Published As

Publication number Publication date
KR20230133949A (ko) 2023-09-19
JPWO2019155318A1 (ja) 2021-02-25
JP2023024481A (ja) 2023-02-16
JP7186732B2 (ja) 2022-12-09
KR102579601B1 (ko) 2023-09-15
KR20200115539A (ko) 2020-10-07
WO2019155318A1 (ja) 2019-08-15
US11417687B2 (en) 2022-08-16
US20210111196A1 (en) 2021-04-15
TWI814776B (zh) 2023-09-11

Similar Documents

Publication Publication Date Title
JP2023024481A (ja) 表示装置
WO2020194107A1 (ja) 表示装置およびその動作方法
KR20220103040A (ko) 표시 패널, 정보 처리 장치, 및 표시 패널의 제조 방법
WO2021130585A1 (ja) 表示装置、および電子機器
WO2021028755A1 (ja) 表示装置の動作方法
JP2022136007A (ja) トランジスタ、および表示装置
JP2022176125A (ja) 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
TW202409679A (zh) 顯示裝置
US20220320184A1 (en) Display apparatus, display module, electronic device, and method for manufacturing display apparatus
WO2022224091A1 (ja) 表示装置
WO2024033742A1 (ja) シフトレジスタ
WO2023100013A1 (ja) 半導体装置、半導体装置の作製方法
WO2022248962A1 (ja) 表示装置、表示モジュール、及び、電子機器
WO2021070009A1 (ja) 表示装置、および電子機器
WO2022162496A1 (ja) 表示装置の作製方法、表示装置、表示モジュール、及び、電子機器
WO2020222061A1 (ja) 表示装置の動作方法
WO2022153146A1 (ja) 表示装置および電子機器
WO2023073481A1 (ja) 表示装置、及び表示装置の作製方法
WO2022208231A1 (ja) 表示装置
WO2022153145A1 (ja) 表示装置、及び表示装置の作製方法
WO2023073473A1 (ja) 表示装置、及び表示装置の作製方法
WO2022162501A1 (ja) 表示装置
WO2022214904A1 (ja) 表示装置
KR20230156066A (ko) 표시 장치
TW202232796A (zh) 顯示裝置