WO2017103723A1

WO2017103723A1 - トランジスタ、半導体装置、電子機器およびトランジスタの作製方法

Info

Publication number: WO2017103723A1
Application number: PCT/IB2016/057339
Authority: WO
Inventors: 山崎舜平
Original assignee: 株式会社半導体エネルギー研究所
Priority date: 2015-12-15
Filing date: 2016-12-05
Publication date: 2017-06-22

Abstract

特性の変化が少ないトランジスタを提供する。または、しきい値の変化が少ないトランジスタを提供する。第１の導電体と、第１の導電体の上面に接する領域を有する第１の絶縁体と、第１の絶縁体の上面に接する領域を有する第１の酸化物と、第１の酸化物の上面に接する領域を有する第２の酸化物と、第２の酸化物の上面に接する領域を有する第２の導電体と、第２の酸化物の上面に接する領域を有する第３の酸化物と、第３の酸化物の上面に接する領域を有する第２の絶縁体と、第２の絶縁体の上面に接する領域を有する第３の導電体と、を有し、第２の酸化物は、インジウム、亜鉛、および元素Ｍを有し、第２の酸化物の電子親和力は、第１の酸化物の電子親和力より大きく、第３の酸化物の電子親和力より大きく、第２の酸化物のキャリア密度は、第１の酸化物より高く、第３の酸化物より高いトランジスタ。

Description

トランジスタ、半導体装置、電子機器およびトランジスタの作製方法

　本発明は、例えば、半導体、トランジスタ、回路および半導体装置に関する。または、本発明は、例えば、半導体、トランジスタ、回路および半導体装置の製造方法に関する。または、本発明は、例えば、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサ、電子機器に関する。または、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の製造方法に関する。または、トランジスタ、回路、半導体装置、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の駆動方法に関する。

　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。

　なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。

　酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。

　トランジスタのゲート絶縁体として酸化シリコンが用いられる場合がある。ゲート絶縁体に酸化シリコンを用いる場合に、非特許文献１や非特許文献２に述べられているように、トランジスタの半導体とゲート絶縁体との界面におけるゲート絶縁体の欠陥準位が知られている。

特開２０１２−２５７１８７号公報

Ｆａｂｉｅｎ　Ｄｅｖｙｎｃｋ　ｅｔ　ａｌ．，"Ｃｈａｒｇｅ　ｔｒａｎｓｉｔｉｏｎ　ｌｅｖｅｌｓ　ｏｆ　ｃａｒｂｏｎ−，ｏｘｙｇｅｎ−，ａｎｄ　ｈｙｄｒｏｇｅｎ−ｒｅｌａｔｅｄ　ｄｅｆｅｃｔｓ　ａｔ　ｔｈｅ　ＳｉＣ／ＳｉＯ２　ｉｎｔｅｒｆａｃｅ　ｔｈｒｏｕｇｈ　ｈｙｂｒｉｄ　ｆｕｎｃｔｉｏｎａｌｓ"，Ｐｈｙｓｉｃａｌ　Ｒｅｖｉｅｗ　Ｂ，２０１１，Ｖｏｌ．８４，ｐ．２３５３２０．Ｓｈｕｊｉ　Ｍｕｎｅｋｕｎｉ　ｅｔ　ａｌ．，"Ｖａｒｉｏｕｓ　ｔｙｐｅｓ　ｏｆｎｏｎ　ｂｒｉｄｇｉｎｇ　ｏｘｙｇｅｎ　ｈｏｌｅ　ｃｅｎｔｅｒ　ｉｎ　ｈｉｇｈ　ｐｕｒｉｔｙ　ｓｉｌｉｃａ　ｇｌａｓｓ"，Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ，１９９０，Ｖｏｌ．６８，Ｎｏ．３，ｐｐ．１２１２−１２１７．

　本発明の一態様は、特性の変化が少ないトランジスタを提供することを課題の一とする。または、本発明の一態様は、しきい値の変化が少ないトランジスタを提供することを課題の一とする。

　本発明の一態様の回路は、トランジスタを有する。本発明の一態様の回路は、該回路が有するトランジスタの特性の変化が少ない回路を提供することを課題の一とする。または、本発明の一態様の回路は、該回路が有するトランジスタのしきい値の変化が少ない回路を提供することを課題の一とする。

　または、本発明の一態様は、トランジスタの特性の変化が少ない半導体装置を提供することを課題の一とする。または、本発明の一態様は、トランジスタの特性の変化が少ない表示装置を提供することを課題の一とする。または、本発明の一態様は、トランジスタの特性の変化が少ない電子機器を提供することを課題の一とする。

　または、本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い電子機器を提供することを課題の一とする。

　または、本発明の一態様は、新規な回路を提供することを課題の一とする。または、本発明の一態様は、新規な装置を提供することを課題の一とする。または、本発明の一態様は、新規な電子機器を提供することを課題の一とする。

　なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、図面、００などの記載から、自ずと明らかとなるものであり、明細書、図面、００などの記載から、これら以外の課題を抽出することが可能である。

　本発明の一態様は、第１の導電体と、第１の導電体の上面に接する領域を有する第１の絶縁体と、第１の絶縁体の上面に接する領域を有する第１の酸化物と、第１の酸化物の上面に接する領域を有する第２の酸化物と、第２の酸化物の上面に接する領域を有する第２の導電体と、第２の酸化物の上面に接する領域を有する第３の酸化物と、第３の酸化物の上面に接する領域を有する第２の絶縁体と、第２の絶縁体の上面に接する領域を有する第３の導電体と、を有し、第２の酸化物は、インジウム、亜鉛、および元素Ｍを有し、元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、およびマグネシウムから一以上選ばれ、第２の酸化物の電子親和力は、第１の酸化物の電子親和力よりも大きく、第２の酸化物の電子親和力は、第３の酸化物の電子親和力よりも大きく、第２の酸化物のキャリア密度は、第１の酸化物のキャリア密度よりも高く、第２の酸化物のキャリア密度は、第３の酸化物のキャリア密度よりも高いトランジスタである。

　また、上記構成において、第１の酸化物は、インジウム、亜鉛、または元素Ｍのうち一以上の元素を有し、第３の酸化物は、インジウム、亜鉛、および元素Ｍから選ばれる一以上の元素を有することが好ましい。また、上記構成において、第１の酸化物は、第１の部分を有し、第２の酸化物は、第２の部分を有し、第３の酸化物は、第３の部分を有し、第２の部分の窒素濃度は、第１の部分の窒素濃度よりも高く、第２の部分の窒素濃度は、第３の部分の窒素濃度よりも高いことが好ましい。

　また、上記構成において、第２の酸化物は、ｃ軸配向した複数の結晶部を有し、第３の酸化物は、第２の酸化物よりも結晶性が低いことが好ましい。また、上記構成において、第１の酸化物は、ｃ軸配向した複数の結晶部を有することが好ましい。

　また、上記構成において、第２の酸化物のエネルギーギャップは、第１の酸化物および第３の酸化物のエネルギーギャップよりも小さいトランジスタ。また、上記構成において、第１の絶縁体は、２つ以上の層の積層からなることが好ましい。

　または、本発明の一態様は、第１のトランジスタと、第２のトランジスタと、を有し、第２のトランジスタは、第１のトランジスタ上に位置し、第１のトランジスタは、シリコンを有し、第２のトランジスタは、第１の導電体と、第１の導電体の上面に接する領域を有する第１の絶縁体と、第１の絶縁体の上面に接する領域を有する第１の酸化物と、第１の酸化物の上面に接する領域を有する第２の酸化物と、第２の酸化物の上面に接する領域を有する第３の酸化物と、第３の酸化物の上面に接する領域を有する第２の絶縁体と、第２の絶縁体の上面に接する領域を有する第２の導電体と、を有し、第２の酸化物は、インジウム、亜鉛、および元素Ｍを有し、元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、およびマグネシウムから一以上選ばれ、第２の酸化物の電子親和力は、第１の酸化物および第３の酸化物の電子親和力よりも大きく、第２の酸化物のキャリア密度は、第１の酸化物および第３の酸化物のキャリア密度よりも高い半導体装置である。

　また、上記構成において、第１の酸化物および第３の酸化物は、インジウム、亜鉛、および元素Ｍから選ばれる一以上の元素を有することが好ましい。また、上記構成において、第２の酸化物の窒素濃度は、第１の酸化物および第３の酸化物の窒素濃度よりも高いことが好ましい。

　または、本発明の一態様は、上記のいずれか一に記載の半導体装置と、二次電池、操作キー、タッチパネル、またはアンテナと、を有する電子機器である。

　または、本発明の一態様は、トランジスタの作製方法であり、第１の導電体を形成し、第１の導電体上に第１の絶縁体を形成し、第１の絶縁体上に第１の酸化物を形成し、第１の酸化物上にる第２の酸化物を形成し、第２の酸化物上に、第２の導電体を形成し、第２の酸化物および第２の導電体上に、第３の酸化物を形成し、第３の酸化物上に、第２の絶縁体を形成し、第２の絶縁体上に、第２の導電体を形成し、第２の酸化物は、アルゴンガスと、窒素を有するガスと、を用いてスパッタリング法により成膜され、第２の酸化物は、インジウム、亜鉛、および元素Ｍを有し、元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、およびマグネシウムから一以上選ばれ、第２の酸化物の電子親和力は、第１の酸化物および第３の酸化物の電子親和力よりも大きく、第２の酸化物のキャリア密度は、第１の酸化物および第３の酸化物のキャリア密度よりも高いトランジスタの作製方法である。

　本発明の一態様により、特性の変化が少ないトランジスタを提供することができる。また、本発明の一態様により、しきい値の変化が少ないトランジスタを提供することができる。

　本発明の一態様の回路は、トランジスタを有する。本発明の一態様により、該回路が有するトランジスタの特性の変化が少ない回路を提供することができる。また、本発明の一態様により、該回路が有するトランジスタのしきい値の変化が少ない回路を提供することができる。

　また、本発明の一態様により、トランジスタの特性の変化が少ない半導体装置を提供することができる。また、本発明の一態様により、トランジスタの特性の変化が少ない表示装置を提供することができる。また、本発明の一態様により、トランジスタの特性の変化が少ない電子機器を提供することができる。

　また、本発明の一態様により、信頼性の高い半導体装置を提供することができる。また、本発明の一態様により、信頼性の高い表示装置を提供することができる。また、本発明の一態様により、信頼性の高い電子機器を提供することができる。

　また、本発明の一態様により、新規な回路を提供することができる。また、本発明の一態様により、新規な装置を提供することができる。また、本発明の一態様により、新規な電子機器を提供することができる。

　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

本発明に係るトランジスタの上面図および断面図。本発明に係るトランジスタが有する構造のバンド図。本発明に係るトランジスタの上面図および断面図。本発明に係るトランジスタが有する構造のバンド図。本発明に係る酸化物半導体の原子数比の範囲を説明する図。ＩｎＭＺｎＯ_４の結晶を説明する図。実施の形態に係る、半導体装置の断面構造を説明する図。実施の形態に係る、半導体装置の断面構造を説明する図。実施の形態に係る、半導体装置の断面構造を説明する図。実施の形態に係る、半導体装置の断面構造を説明する図。実施の形態に係る、半導体装置の断面構造を説明する図。実施の形態に係る、半導体装置の作製方法例を説明する図。実施の形態に係る、半導体装置の作製方法例を説明する図。実施の形態に係る、半導体装置の作製方法例を説明する図。実施の形態に係る、半導体装置の断面構造を説明する図。実施の形態に係る、半導体装置の断面構造を説明する図。実施の形態に係る、半導体装置の断面構造を説明する図。実施の形態に係る、半導体装置の作製方法例を説明する図。実施の形態に係る、半導体装置の作製方法例を説明する図。実施の形態に係る、半導体装置の作製方法例を説明する図。実施の形態に係る、半導体装置の作製方法例を説明する図。実施の形態に係る、半導体装置の作製方法例を説明する図。実施の形態に係る、半導体装置の断面構造を説明する図。実施の形態に係る、半導体装置の回路図。ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。ａ−ｌｉｋｅ　ＯＳの断面ＴＥＭ像。Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。トランジスタのＩｄ−Ｖｇ特性を示す図。トランジスタのしきい値およびシフト値の変化を示す図。実施の形態に係る、ＣＰＵの構成例。実施の形態に係る、記憶素子の回路図。ＰＬＤの一態様を示すブロック図及び回路図。論理ブロックの一態様を示すブロック図。ＰＬＤの一態様を示すブロック図。撮像装置の一例を説明する図。撮像装置の一例を説明する図。撮像装置の一例を説明する図。画素の構成例を説明する図。画素の構成例を説明する図。撮像装置の一例を示す回路図。撮像装置の構成例を示す断面図。撮像装置の構成例を示す断面図。電子機器の一例を説明する図。

　本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。

　なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。

　なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替えることが可能である。

　また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。

　なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。

　なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。

　また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。

　なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ　ｏｆ　Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。

　なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

　チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

　なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。

　ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

　そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ　Ｃｈａｎｎｅｌ　Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。

　なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。

　なお、本明細書において、ＡがＢより迫り出した形状を有すると記載する場合、上面図または断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端よりも外側にある形状を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記載されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状を有すると読み替えることができる。

　本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。

　また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

　また、本明細書は、以下の実施の形態を適宜組み合わせることが可能である。また、１つの実施の形態や実施例の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。

　本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。

　なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

　本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。

　なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

　そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ　Ｃｈａｎｎｅｌ　Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。

　本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ　ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。

　また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。

　また、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）、及びＣＡＣ（ｃｌｏｕｄ　ａｌｉｇｎｅｄ　ｃｏｍｐｌｅｍｅｎｔａｒｙ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。

　酸化物半導体または金属酸化物の結晶構造の一例について説明する。なお、以下では、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法にて成膜された酸化物半導体を一例として説明する。上記ターゲットを用いて、基板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した酸化物半導体をｓＩＧＺＯと呼称し、上記ターゲットを用いて、基板温度を室温（Ｒ．Ｔ．）として、スパッタリング法により形成した酸化物半導体をｔＩＧＺＯと呼称する。例えば、ｓＩＧＺＯは、ｎｃ（ｎａｎｏ　ｃｒｙｓｔａｌ）及びＣＡＡＣのいずれか一方または双方の結晶構造を有する。また、ｔＩＧＺＯは、ｎｃの結晶構造を有する。なお、ここでいう室温（Ｒ．Ｔ．）とは、基板を意図的に加熱しない場合の温度を含む。

　また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅとは、材料の一部では導電体の機能と、材料の一部では誘電体（または絶縁体）の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電体は、キャリアとなる電子（またはホール）を流す機能を有し、誘電体は、キャリアとなる電子を流さない機能を有する。導電体としての機能と、誘電体としての機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。

　また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電体領域、及び誘電体領域を有する。導電体領域は、上述の導電体の機能を有し、誘電体領域は、上述の誘電体の機能を有する。また、材料中において、導電体領域と、誘電体領域とは、ナノ粒子レベルで分離している場合がある。また、導電体領域と、誘電体領域とは、それぞれ材料中に偏在する場合がある。また、導電体領域は、周辺がぼけてクラウド状に連結して観察される場合がある。

　すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。

　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、導電体領域と、誘電体領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。

（実施の形態１）
　本実施の形態では、本発明の一態様のトランジスタ等について説明する。

　本発明の一態様トランジスタは、本発明の一態様の回路および表示素子等に適用することができる。本発明の一態様の半導体装置は、該回路および表示素子等を有する。本発明の一態様の電子機器は、該半導体装置を有する。また、本発明の一態様の電子機器は、表示装置を有することが好ましい。また、該表示装置は、本発明の一態様の半導体装置を有することが好ましい。

　本発明の一態様のトランジスタは、酸化物半導体を有することが好ましい。また、本発明の一態様のトランジスタは、チャネル領域に酸化物半導体を有することが好ましい。

　トランジスタが有する酸化物半導体は、インジウムおよび亜鉛を有することが好ましい。また、該酸化物半導体は、元素Ｍを有することが好ましい。元素Ｍはアルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。

　酸化物半導体がＩｎを有すると、例えばキャリア移動度（電子移動度）が高くなる。また、酸化物半導体がＺｎを有すると、酸化物半導体の結晶化が起こり易い。また、酸化物半導体がスタビライザーとしての機能を有する元素Ｍを有すると、例えば酸化物半導体のエネルギーギャップが大きくなる。

　本発明の一態様の回路、半導体装置、表示装置および電子機器は、酸化物半導体を有するトランジスタを有することが好ましい。

　本発明の一態様の、酸化物半導体を有するトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。酸化物半導体を有するトランジスタを用いることにより、データを長時間に渡って保持することができる。よって、データの書き込み間隔を長くすることができる。よって、回路、半導体装置、表示装置、電子機器等の消費電力を低減することができる。

　酸化物半導体をチャネル領域に有するトランジスタのオフ電流は例えば、１０^−２１Ａ未満である。例えばチャネル幅が１×１０^６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。

　例えば表示装置において、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。また、酸化物半導体を有するトランジスタを用いることにより、高精細な表示装置を実現することができる場合がある。また、酸化物半導体を有するトランジスタを用いることにより、表示装置の表示品位を高めることができる場合がある。このように、酸化物半導体をチャネル領域に有するトランジスタは、優れた特徴を有する。

　ここで、トランジスタを回路に適用する場合において、回路の動作に伴いトランジスタのソースとドレインの間、およびソースとゲートの間に電圧が印加される。トランジスの特性の変化は、回路の動作不良の要因となる場合がある。また、トランジスタ特性の変化により、回路の消費電力が高くなってしまう場合がある。また、トランジスタ特性の変化により、回路を有する半導体装置、表示装置、および電子機器、の性能が低下する場合がある。よって、回路の動作に伴うトランジスタの特性の変化は小さいほど好ましい。

　トランジスタの特性を評価するパラメータの一つとして、しきい値がある。ここで、本明細書中において、しきい値とは、チャネルが形成されたときのゲート電圧をいう。しきい値は例えば、ゲート電圧（Ｖ_Ｇ）を横軸に、ドレイン電流Ｉ_Ｄの平方根を縦軸にプロットした曲線（Ｖ_Ｇ−√（Ｉ_Ｄ）特性）において、最大傾きである接線を外挿したときの直線とドレイン電流（ゲートとソースとの間の電流）であるＩ_Ｄの平方根が０（Ｉ_Ｄが０Ａ）をの交点におけるゲート電圧（Ｖ_Ｇ）として算出することができる。あるいは、チャネル長をＬ、チャネル幅をＷとし、Ｉ_Ｄ［Ａ］×Ｌ［μｍ］÷Ｗ［μｍ］の値が１×１０^−９［Ａ］となるＶ_Ｇを、しきい値と定義する場合がある。

　本発明の一態様により、ストレス印加後のしきい値変動が小さいトランジスタを提供することができる。特に、本発明の一態様により、例えば４０℃以上の温度においてゲートとソースの間にプラスの電圧を印加（以下、＋ＧＢＴストレスという）した後のしきい値変動が小さいトランジスタを提供することができる。

　また、トランジスタのチャネル領域には、キャリア密度の低い酸化物半導体膜を用いることが好ましい。例えば、酸化物半導体膜のキャリア密度は、１×１０^５ｃｍ^−３以上１×１０^１８ｃｍ^−３未満が好ましく、１×１０^７ｃｍ^−３以上１×１０^１７ｃｍ^−３以下がより好ましく、１×１０^９ｃｍ^−３以上５×１０^１６ｃｍ^−３以下がさらに好ましく、１×１０^１０ｃｍ^−３以上１×１０^１６ｃｍ^−３以下がさらに好ましく、１×１０^１１ｃｍ^−３以上１×１０^１５ｃｍ^−３以下がさらに好ましい。

　なお、高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。

　一方で、酸化物半導体膜のキャリア密度を高めることで、トランジスタの電界効果移動度を高めることができる場合がある。例えば、トランジスタがノーマリーオンとならない範囲においては、酸化物半導体のキャリア密度を高め、トランジスタの電界効果移動度を高めてもよい。なお、酸化物半導体のキャリア密度を高めるためには、当該酸化物半導体をわずかにｎ型にすればよい。別言すると、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称する場合がある。

　例えば、トランジスタのゲートに印加する電圧（Ｖ_Ｇ）が０Ｖを超えて３０Ｖ以下の場合において、酸化物半導体膜のキャリア密度は、１×１０^１６ｃｍ^−３を超えて１×１０^１８ｃｍ^−３未満が好ましく、１×１０^１６ｃｍ^−３を超えて１×１０^１７ｃｍ^−３以下がより好ましい。

　酸化物半導体膜のキャリア密度を高めることにより、酸化物半導体膜の伝導帯に対してフェルミ準位が相対的に高くなる場合がある。これにより、酸化物半導体膜の伝導帯の下端が低くなり、伝導帯下端と、ゲート絶縁膜中のトラップ準位とのエネルギー差が大きくなる場合がある。該エネルギー差が大きくなることにより、ゲート絶縁膜中にトラップされる電荷が少なくなり、例えば＋ＧＢＴストレスの印加のしきい値変化を小さくできる場合があり、好ましい。

　酸化物半導体膜は、成膜直後において酸素欠損を有する場合がある。酸素欠損に水素が結合することにより、酸化物半導体膜のキャリア密度が増加する場合がある。酸化物半導体膜に酸素を供給することにより酸素欠損を減少させることが好ましい。

　ここで例えば、酸化物半導体膜に酸素欠損を僅かに残存させ、該酸化物半導体膜に意図的に酸素以外の元素を添加し、該欠損に該元素が結合することにより「Ｓｌｉｇｈｔｌｙ−ｎ」が作製される場合がある。意図的に添加する元素としては例えば、窒素、水素、ホウ素、炭素、フッ素、リン、硫黄、塩素、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等が挙げられ、特に窒素が好ましい。

　また例えば、酸化物半導体膜に酸素欠損を形成する元素を添加し、水素等と結合させることにより、キャリア密度が増加する場合がある。上記酸素欠損を形成する元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。酸化物半導体膜に酸素欠損を形成する元素を添加する方法としては、例えば、酸化物半導体膜の成膜後、該元素を添加すればよい。

　あるいは、酸化物半導体膜の成膜プロセスにおいて、該元素を有する材料を添加すればよい。

＜酸化物半導体＞
　以下に、本発明に係る酸化物半導体について説明する。

　酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。

　ここで、酸化物半導体が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。

　まず、図５（Ａ）、図５（Ｂ）、および図５（Ｃ）を用いて、本発明に係る酸化物半導体が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図５には、酸素の原子数比については記載しない。また、酸化物半導体が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。

　図５（Ａ）、図５（Ｂ）、および図５（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（αは−１以上１以下）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。

　また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。

　また、図５（Ａ）、（Ｂ）および（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近傍値の酸化物半導体は、スピネル型の結晶構造をとりやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。

図５（Ａ）に示す領域Ａは、酸化物半導体が有する、インジウム、元素Ｍ、および亜鉛の原子数比の好ましい範囲の一例について示している。

　一例として、図６に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ_４の結晶構造を示す。また、図６は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ_４の結晶構造である。なお、図６に示す元素Ｍ、亜鉛および酸素を有する層（以下、（Ｍ、Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。

　ＩｎＭＺｎＯ_４は、層状の結晶構造（層状構造ともいう）をとり、図６に示すように、インジウムを有する層（以下、Ｉｎ層）が１に対し、（Ｍ、Ｚｎ）層が２となる。

　酸化物半導体は、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動度（電子移動度）を高くすることができる。したがって、インジウムの含有率が高い酸化物半導体はインジウムの含有率が低い酸化物半導体と比較してキャリア移動度が高くなるためである。

　一方、酸化物半導体中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびその近傍値である原子数比（例えば図５（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。

　従って、本発明の一態様の酸化物半導体は、キャリア移動度が高く、かつ、粒界が少ない層状構造となりやすい、図５（Ａ）の領域Ａで示される原子数比を有することが好ましい。

特に、図５（Ｂ）に示す領域Ｂでは、領域Ａの中でも、ＣＡＡＣ−ＯＳとなりやすく、キャリア移動度も高い優れた酸化物半導体が得られる。

ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。

なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。

なお、酸化物半導体が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、酸化物半導体の性質が異なる場合がある。例えば、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、酸化物半導体が特定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。

　続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。

　なお、上記酸化物半導体をトランジスタに用いることで、粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。

　酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。

　従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。

　ここで、酸化物半導体中における各不純物の影響について説明する。

　酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

　また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。

　また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

　また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０^２０ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、より好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。

　不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。

＜トランジスタ構造＞
　本発明の一態様のトランジスタは、酸化物半導体２３０を有する。酸化物半導体２３０として、上述の酸化物半導体を用いることができる。

　本発明の一態様のトランジスタの一例として、トランジスタ２００を図１に示す。図１（Ａ）はトランジスタ２００の上面を、図１（Ｂ）は図１（Ａ）に示す一点鎖線Ｘ１−Ｘ２に沿った断面を、図１（Ｃ）は図１（Ａ）に示す一点鎖線Ｙ１−Ｙ２に沿った断面を、それぞれ示す。

　図１（Ｂ）および（Ｃ）に示すトランジスタ２００は、酸化物半導体２３０を有する。また、図１（Ｂ）および（Ｃ）において、酸化物半導体２３０は酸化物半導体２３０ａと、酸化物半導体２３０ａ上の酸化物半導体２３０ｂと、酸化物半導体２３０ｂ上の酸化物半導体２３０ｃの３層構造である。

　酸化物半導体２３０ａ、酸化物半導体２３０ｂ、および酸化物半導体２３０ｃの積層構造に接する絶縁体のバンド図と、導電体２４０ａ、酸化物半導体２３０ｂおよび導電体２４０ｂの関係を示すバンド図とについて、図２を用いて説明する。

　図２（Ａ）は、図１（Ｂ）に示す一点鎖線Ｃ−Ｄにおけるバンド図の一例である。縦軸にはエネルギー（Ｅｎｅｒｇｙ）を示す。一点鎖線Ｃ−Ｄは、導電体２０５ｂ、絶縁体２２４、酸化物半導体２３０ａ、酸化物半導体２３０ｂ、酸化物半導体２３０ｃ、絶縁体２５０、および導電体２６０を有する積層構造の膜厚方向を示す。

　また、図２（Ｂ）は、図１（Ｂ）に示す一点鎖線Ａ−Ｂにおけるバンド図の一例である。縦軸にはエネルギー（Ｅｎｅｒｇｙ）を示す。一点鎖線Ａ−Ｂは、導電体２４０ａ上のプラグと、導電体２４０ａと、酸化物半導体２３０ｂが有する領域３０ａと、酸化物半導体２３０ｂが有する領域３０ｃと、酸化物半導体２３０ｂが有する領域３０ｂと、導電体２４０ｂと、導電体２４０ａ上のプラグと、に沿う領域を示す。ここで領域３０ａは導電体２４０ａとの界面近傍を含む領域であり、領域３０ｂは導電体２４０ｂとの界面近傍を含む領域である。また、領域３０ｃはトランジスタ２００のチャネル領域を含む領域である。

　酸化物半導体２３０ａ、酸化物半導体２３０ｃは、酸化物半導体２３０ｂよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体２３０ｂの伝導帯下端のエネルギー準位と、酸化物半導体２３０ａ、酸化物半導体２３０ｃの伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物半導体２３０ａ、酸化物半導体２３０ｃの電子親和力と、酸化物半導体２３０ｂの電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。

　酸化物半導体２３０ｂは例えば、エネルギーギャップが２ｅＶ以上が好ましく、２．５ｅＶ以上３．０ｅＶ以下がより好ましい。また、酸化物半導体２３０ａおよび酸化物半導体２３０ｃは例えば、エネルギーギャップが２ｅＶ以上が好ましく、２．５ｅＶ以上がより好ましく、エネルギーギャップが２．７ｅＶ以上３．５ｅＶ以下がより好ましい。また、酸化物半導体２３０ａおよび酸化物半導体２３０ｃのエネルギーギャップは、酸化物半導体２３０ｂのエネルギーギャップよりも大きいことが好ましい。例えば、酸化物半導体２３０ａおよび酸化物半導体２３０ｃのエネルギーギャップは、酸化物半導体２３０ｂのエネルギーギャップと比べて、０．１５ｅＶ以上、または０．５ｅＶ以上、または１．０ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。

　また、酸化物半導体２３０ａ、酸化物半導体２３０ｂおよび酸化物半導体２３０ｃの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下である。

　ここで例えば、酸化物半導体２３０ｂのキャリア密度は、１×１０^５ｃｍ^−３以上１×１０^１８ｃｍ^−３未満が好ましく、１×１０^７ｃｍ^−３以上１×１０^１７ｃｍ^−３以下がより好ましく、１×１０^９ｃｍ^−３以上５×１０^１６ｃｍ^−３以下がさらに好ましく、１×１０^１０ｃｍ^−３以上１×１０^１６ｃｍ^−３以下がさらに好ましく、１×１０^１１ｃｍ^−３以上１×１０^１５ｃｍ^−３以下がさらに好ましい。また例えば、トランジスタのゲートに印加する電圧（Ｖｇ）が０Ｖを超えて３０Ｖ以下の場合において、酸化物半導体２３０ｂのキャリア密度は、１×１０^１６ｃｍ^−３を超えて１×１０^１８ｃｍ^−３未満が好ましく、１×１０^１６ｃｍ^−３を超えて１×１０^１７ｃｍ^−３以下がより好ましい。

　酸化物半導体２３０ｂのキャリア密度を高めることにより、先に説明した「Ｓｌｉｇｈｔｌｙ−ｎ」を実現することができる。「Ｓｌｉｇｈｔｌｙ−ｎ」においては、酸化物半導体２３０ｂの伝導帯下端と、ゲート絶縁膜中のトラップ準位とのエネルギー差が大きくなる場合がある。該エネルギー差が大きくなることにより、ゲート絶縁膜中にトラップされる電荷が少なくなり、例えば＋ＧＢＴストレスの印加のしきい値変化を小さくできる場合があり、好ましい。

　また、酸化物半導体２３０ｂのキャリア密度は、酸化物半導体２３０ａおよび酸化物半導体２３０ｃと比較して高いことが好ましい。酸化物半導体２３０ａおよび酸化物半導体２３０ｃとして、高純度真性または実質的に高純度真性である酸化物半導体を用いることが好ましい。例えば、酸化物半導体２３０ａおよび酸化物半導体２３０ｃのキャリア密度は、８×１０^１１／ｃｍ^３未満、好ましくは１×１０^１１／ｃｍ^３未満、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^−９／ｃｍ^３以上とすればよい。

　図２（Ａ）および（Ｂ）に示すように、酸化物半導体２３０ａ、酸化物半導体２３０ｂ、酸化物半導体２３０ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、酸化物半導体２３０ａと酸化物半導体２３０ｂとの界面、または酸化物半導体２３０ｂと酸化物半導体２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。

　具体的には、酸化物半導体２３０ａと酸化物半導体２３０ｂ、酸化物半導体２３０ｂと酸化物半導体２３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物半導体２３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物半導体の場合、酸化物半導体２３０ａ、酸化物半導体２３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物半導体、Ｇａ−Ｚｎ酸化物半導体、酸化ガリウムなどを用いるとよい。

　このとき、キャリアの主たる経路は酸化物半導体２３０ｂとなる。酸化物半導体２３０ａと酸化物半導体２３０ｂとの界面、および酸化物半導体２３０ｂと酸化物半導体２３０ｃとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。

　トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物半導体２３０ａ、酸化物半導体２３０ｃを設けることにより、トラップ準位を酸化物半導体２３０ｂより遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。

　酸化物半導体２３０ａ、酸化物半導体２３０ｃは、酸化物半導体２３０ｂと比較して、導電率が十分に低い材料を用いる。このとき、酸化物半導体２３０ｂ、酸化物半導体２３０ｂと酸化物半導体２３０ａとの界面、および酸化物半導体２３０ｂと酸化物半導体２３０ｃとの界面が、主にチャネル領域として機能する。例えば、酸化物半導体２３０ａ、酸化物半導体２３０ｃには、図５（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物半導体を用いればよい。なお、図５（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、またはその近傍値である原子数比を示している。

　特に、酸化物半導体２３０ｂに領域Ａで示される原子数比の酸化物半導体を用いる場合、酸化物半導体２３０ａおよび酸化物半導体２３０ｃには、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物半導体を用いることが好ましい。また、酸化物半導体２３０ｃとして、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物半導体を用いることが好適である。

　ここで図１等に示すトランジスタ２００において、導電体２６０をトップゲート、導電体２０５をボトムゲートと呼ぶ場合がある。

　ここで、図３に示すように、トランジスタ２００は絶縁体２２４と導電体２０５との間に、導電体２０５上の絶縁体２２０と、絶縁体２２０と絶縁体２２４の間に位置する絶縁体２２２と、を有することが好ましい。また、絶縁体２２２は、電荷捕獲層として機能することが好ましい。電荷捕獲層に電荷を捕獲することにより、トランジスタ２００のしきい値を制御することができる。

　図４（Ａ）は、図３（Ｂ）に示す一点鎖線Ｃ−Ｄにおけるバンド図の一例である。縦軸にはエネルギー（Ｅｎｅｒｇｙ）を示す。一点鎖線Ｃ−Ｄは、導電体２０５ｂ、絶縁体２２４、酸化物半導体２３０ａ、酸化物半導体２３０ｂ、酸化物半導体２３０ｃ、絶縁体２５０、および導電体２６０を有する積層構造の膜厚方向を示す。

　酸化物半導体２３０ｃは、酸化物半導体２３０ｂよりも結晶性が低い場合がある。また、酸化物半導体２３０ｂは、後述するＣＡＡＣ—ＯＳを有することが好ましい。ここで、酸化物半導体２３０ｃよりも外側の絶縁体から、過剰酸素を酸化物半導体２３０ｂへ供給する場合を考える。ここで、酸化物半導体２３０ｃよりも外側の絶縁体とは、酸化物半導体２３０ｃよりも上層の絶縁体を含む。酸化物半導体２３０ｃよりも結晶性を低くすることにより、酸化物半導体２３０ｃの酸素透過性が高くなり、該絶縁体から酸化物半導体２３０ｂへ酸素を供給しやすくなる場合がある。ここで、酸化物半導体２３０ｃは非晶質または後述するａ−ｌｉｋｅ（ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であってもよい。

　酸化物半導体２３０ａは、ＣＡＡＣ−ＯＳを有してもよい。また、酸化物半導体２３０ａは酸化物半導体２３０ｃよりも結晶性が高いことが好ましい。

　また、図４（Ｂ）は、図３（Ｂ）に示す一点鎖線Ａ−Ｂにおけるバンド図の一例である。縦軸にはエネルギー（Ｅｎｅｒｇｙ）を示す。一点鎖線Ａ−Ｂは、導電体２４０ａ上のプラグと、導電体２４０ａと、酸化物半導体２３０ｂが有する領域３０ａと、酸化物半導体２３０ｂが有する領域３０ｃと、酸化物半導体２３０ｂが有する領域３０ｂと、導電体２４０ｂと、導電体２４０ａ上のプラグと、に沿う領域を示す。ここで図４（Ａ）においては絶縁体２２２のエネルギーギャップが絶縁体２２４および絶縁体２２０よりも小さい例を示すが、これに限らない。例えば絶縁体２２２のエネルギーギャップが絶縁体２２４または絶縁体２２０のいずれかよりも大きくてもよい。

＜トランジスタ構造１＞
　以下では、本発明の一態様に係るトランジスタの一例について、図３を用いて説明する。図３（Ａ）、図３（Ｂ）、および図３（Ｃ）は、本発明の一態様に係るトランジスタの上面図および断面図である。図３（Ａ）は上面図であり、図３（Ｂ）は、図３（Ａ）に示す一点鎖線Ｘ１−Ｘ２、図３（Ｃ）は、一点鎖線Ｙ１−Ｙ２に対応する断面図である。なお、図３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。

　トランジスタ２００は、ゲート電極として機能する導電体２０５（導電体２０５ａ、および導電体２０５ｂ）、および導電体２６０と、ゲート絶縁層として機能する絶縁体２２０、絶縁体２２２、絶縁体２２４、および絶縁体２５０と、チャネルが形成される領域を有する酸化物半導体２３０（酸化物半導体２３０ａ、酸化物半導体２３０ｂ、および酸化物半導体２３０ｃ）と、ソースまたはドレインの一方として機能する導電体２４０ａと、ソースまたはドレインの他方として機能する導電体２４０ｂと、過剰酸素を有する絶縁体２８０と、を有する。

　また、酸化物半導体２３０は、酸化物半導体２３０ａと、酸化物半導体２３０ａ上の酸化物半導体２３０ｂと、酸化物半導体２３０ｂ上の酸化物半導体２３０ｃと、を有する。なお、トランジスタ２００をオンさせると、主として酸化物半導体２３０ｂに電流が流れる（チャネルが形成される）。一方、酸化物半導体２３０ａおよび酸化物半導体２３０ｃは、酸化物半導体２３０ｂとの界面近傍（混合領域となっている場合もある）は電流が流れる場合があるものの、そのほかの領域は絶縁体として機能する場合がある。

　なお、図３乃至図に示す半導体装置において、図１に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。

　導電体２０５は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等である。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。

　例えば、導電体２０５ａとして、水素に対するバリア性を有する導電体として、窒化タンタル等を用い、導電体２０５ｂとして、導電性が高いタングステンを積層するとよい。当該組み合わせを用いることで、配線としての導電性を保持したまま、酸化物半導体２３０への水素の拡散を抑制することができる。なお、図３では、導電体２０５ａ、および導電体２０５ｂの２層構造を示したが、当該構成に限定されず、単層でも３層以上の積層構造でもよい。

　絶縁体２２０、および絶縁体２２４は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体であることが好ましい。特に、絶縁体２２４として過剰酸素を含む（化学量論的組成よりも過剰に酸素を含む）絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を、トランジスタ２００を構成する酸化物に接して設けることにより、酸化物中の酸素欠損を補償することができる。なお、絶縁体２２０と絶縁体２２４とは、必ずしも同じ材料を用いて形成しなくともよい。

　絶縁体２２２は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）または（Ｂａ，Ｓｒ）ＴｉＯ_３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。

　なお、絶縁体２２２が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。

　絶縁体２２０及び絶縁体２２４の間に、ｈｉｇｈ−ｋ材料を含む絶縁体２２２を有することで、特定の条件で絶縁体２２２が電子を捕獲し、しきい値電圧を増大させることができる。つまり、絶縁体２２２が負に帯電する場合がある。

　例えば、絶縁体２２０、および絶縁体２２４に、酸化シリコンを用い、絶縁体２２２に、酸化ハフニウム、酸化アルミニウム、酸化タンタルのような電子捕獲準位の多い材料を用いた場合、半導体装置の使用温度、あるいは保管温度よりも高い温度（例えば、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、導電体２０５の電位をソース電極やドレイン電極の電位より高い状態を、１０ミリ秒以上、代表的には１分以上維持することで、トランジスタ２００を構成する酸化物から導電体２０５に向かって、電子が移動する。この時、移動する電子の一部が、絶縁体２２２の電子捕獲準位に捕獲される。

　絶縁体２２２の電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、しきい値電圧がプラス側にシフトする。なお、導電体２０５の電圧の制御によって電子の捕獲する量を制御することができ、それに伴ってしきい値電圧を制御することができる。当該構成を有することで、トランジスタ２００は、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。

　また、電子を捕獲する処理は、トランジスタの作製過程におこなえばよい。例えば、トランジスタのソース導電体あるいはドレイン導電体に接続する導電体の形成後、あるいは、前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、パッケージ後等、工場出荷前のいずれかの段階で行うとよい。

　また、絶縁体２２０、絶縁体２２２、絶縁体２２４の膜厚を適宜調整することで、しきい値電圧を制御することができる。または、非導通時のリーク電流の小さいトランジスタを提供することができる。また、安定した電気特性を有するトランジスタを提供することができる。または、オン電流の大きいトランジスタを提供することができる。または、サブスレッショルドスイング値の小さいトランジスタを提供することができる。または、信頼性の高いトランジスタを提供することができる。

　酸化物半導体２３０ａ、酸化物半導体２３０ｂ、および酸化物半導体２３０ｃは、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）等の金属酸化物で形成される。また、酸化物半導体２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。

　絶縁体２５０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）または（Ｂａ，Ｓｒ）ＴｉＯ_３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。

　また、絶縁体２５０して、絶縁体２２４と同様に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を酸化物半導体２３０に接して設けることにより、酸化物半導体２３０中の酸素欠損を低減することができる。

　また、絶縁体２５０は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの、酸素や水素に対してバリア性のある絶縁膜を用いることができる。このような材料を用いて形成した場合、酸化物半導体２３０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。

　なお、絶縁体２５０は、絶縁体２２０、絶縁体２２２、および絶縁体２２４と同様の積層構造を有していてもよい。絶縁体２５０が、電子捕獲準位に必要な量の電子を捕獲させた絶縁体を有することで、トランジスタ２００は、しきい値電圧をプラス側にシフトすることができる。当該構成を有することで、トランジスタ２００は、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。

　また、図３に示す半導体装置において、酸化物半導体２３０と導電体２６０の間に、絶縁体２５０の他にバリア膜を設けてもよい。もしくは、酸化物半導体２３０ｃにバリア性があるものを用いてもよい。

　例えば、過剰酸素を含む絶縁膜を酸化物半導体２３０に接して設け、さらにバリア膜で包み込むことで、酸化物を化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。また、酸化物半導体２３０への水素等の不純物の侵入を防ぐことができる。

　導電体２４０ａと、および導電体２４０ｂは、一方がソース電極として機能し、他方がドレイン電極として機能する。

　導電体２４０ａと、導電体２４０ｂとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。また、図では単層構造を示したが、２層以上の積層構造としてもよい。

　例えば、チタン膜とアルミニウム膜を積層するとよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。

　また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。

　また、ゲート電極として機能を有する導電体２６０は、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイドを用いてもよい。

　例えば、アルミニウム上にチタン膜を積層する二層構造とするとよい。また、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造としてもよい。

　また、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくは窒化膜を用いてもよい。

　また、導電体２６０は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。

　トランジスタ２００の上方には、絶縁体２８０を設ける。絶縁体２８０には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。つまり、絶縁体２８０には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。特に、トランジスタ２００に酸化物半導体を用いる場合、トランジスタ２００近傍の層間膜などに、酸素過剰領域を有する絶縁体を設けることで、トランジスタ２００の酸素欠損を低減することで、信頼性を向上させることができる。

　過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０^１８ａｔｏｍｓ／ｃｍ^３以上、好ましくは３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。

　例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。

　また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。

＜トランジスタ構造２＞
　図７には、トランジスタ２００に適応できる構造の一例を示す。図７（Ａ）はトランジスタ２００の上面を示す。なお、図の明瞭化のため、図７（Ａ）において一部の膜は省略されている。また、図７（Ｂ）は、図７（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図７（Ｃ）はＹ１−Ｙ２に対応する断面図である。

　なお、図７に示すトランジスタ２００において、図３に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。

　図７に示す構造は、ゲート電極と機能する導電体２６０が、導電体２６０ａ、導電体２６０ｂ、導電体２６０ｃを有する。

　導電体２６０ａは、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法を用いて形成する。特に、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することが好ましい。ＡＬＤ法等により形成することで、絶縁体２５０に対するプラズマによるダメージを減らすことができる。また、被覆性を向上させることができるため好ましい。従って、信頼性が高いトランジスタ２００を提供することができる。

　また、導電体２６０ｂは、タンタル、タングステン、銅、アルミニウムなどの導電性が高い材料を用いて形成する。さらに、導電体２６０ｂ上に形成する導電体２６０ｃは、窒化タングステンなどの酸化しづらい導電体を用いて形成することが好ましい。絶縁体２８０に酸素が脱離する酸化物材料を用いる場合、導電体２６０が、脱離した酸素により酸化することを防止することができる。

　従って、導電体２６０の酸化を抑制し、絶縁体２８０から、脱離した酸素を効率的に酸化物半導体２３０へと供給することができる。

　過剰酸素領域を有する絶縁体２８０と接する面積が大きい導電体２６０ｃに酸化しにくい導電体を用いることで、絶縁体２８０の過剰酸素が導電体２６０に吸収されることを抑制することができる。また、導電体２６０ｂに導電性が高い導電体を用いることで、消費電力が小さいトランジスタ２００を提供することができる。

＜トランジスタ構造３＞
　図８には、トランジスタ２００に適応できる構造の一例を示す。図８（Ａ）はトランジスタ２００の上面を示す。なお、図の明瞭化のため、図８（Ａ）において一部の膜は省略されている。また、図８（Ｂ）は、図８（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図８（Ｃ）はＹ１−Ｙ２に対応する断面図である。

　なお、図８に示すトランジスタ２００において、図３に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。

　図８に示す構造は、ゲート電極として機能する導電体２６０が、導電体２６０ａ、および導電体２６０ｂを有する積層構造である。また、ゲート電極として機能する導電体２６０上に絶縁体２７０を有する。

　また、導電体２６０ｂは、タンタル、タングステン、銅、アルミニウムなどの導電性が高い材料を用いて形成する。

　また、導電体２６０を覆うように、絶縁体２７０を設ける。絶縁体２８０に酸素が脱離する酸化物材料を用いる場合、導電体２６０が、脱離した酸素により酸化することを防止するため、絶縁体２７０は、酸素に対してバリア性を有する物質を用いる。

　例えば、絶縁体２７０には、酸化アルミニウムなどの金属酸化物を用いることができる。また絶縁体２７０は、導電体２６０の酸化を防止する程度に設けられていればよい。例えば、絶縁体２７０の膜厚は、１ｎｍ以上１０ｎｍ以下、好ましくは３ｎｍ以上７ｎｍ以下として設ける。

＜トランジスタ構造４＞
　図９には、トランジスタ２００に適応できる構造の一例を示す。図９（Ａ）はトランジスタ２００の上面を示す。なお、図の明瞭化のため、図９（Ａ）において一部の膜は省略されている。また、図９（Ｂ）は、図９（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図９（Ｃ）はＹ１−Ｙ２に対応する断面図である。

　なお、図９に示すトランジスタ２００において、図３に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。

　図９に示す構造は、ソースまたはドレインとして機能する導電体が積層構造を有する。導電体２４０ａ、および導電体２４０ｂは、酸化物半導体２３０ｂと密着性が高い導電体を用い、導電体２４１ａ、導電体２４１ｂは、導電性が高い材料を用いることが好ましい。また、導電体２４０ａ、および導電体２４０ｂは、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することが好ましい。ＡＬＤ法等により形成することで、被覆性を向上させることができる。

　例えば、酸化物半導体２３０ｂに、インジウムを有する金属酸化物を用いる場合、導電体２４０ａ、および導電体２４０ｂには、窒化チタンなどを用いればよい。また、導電体２４１ａ、および導電体２４１ｂに、タンタル、タングステン、銅、アルミニウムなどの導電性が高い材料を用いることで、信頼性が高く、消費電力が小さいトランジスタ２００を提供することができる。

また、図９（Ｃ）に示すように、トランジスタ２００、チャネル幅方向において、酸化物半導体２３０ｂが導電体２０５、および導電体２６０に覆われている。また、絶縁体２２４が凸部を有することによって、酸化物半導体２３０ｂの側面も導電体２６０で覆うことができる。例えば、絶縁体２２４の凸部の形状を調整することで、酸化物半導体２３０ｂの側面において、導電体２６０の底面が、酸化物半導体２３０ｂの底面よりも、基板側となる構造となることが好ましい。つまり、トランジスタ２００は、導電体２０５および導電体２６０の電界によって、酸化物２３０ｂを電気的に取り囲むことができる構造を有する。このように、導電体の電界によって、酸化物半導体２３０ｂを電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。ｓ−ｃｈａｎｎｅｌ構造のトランジスタ２００は、酸化物半導体２３０ｂ全体（バルク）にチャネルを形成することもできる。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくすることができ、さらに大きいオン電流（トランジスタがオン状態のときにソースとドレインの間に流れる電流）を得ることができる。また、導電体２０５および導電体２６０の電界によって、酸化物半導体２３０ｂに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくすることができる。なお、チャネル幅を小さくすることで、ｓ−ｃｈａｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などを高めることができる。

＜トランジスタ構造５＞
　図１０には、トランジスタ２００に適応できる構造の一例を示す。図１０（Ａ）はトランジスタ２００の上面を示す。なお、図の明瞭化のため、図１０（Ａ）において一部の膜は省略されている。また、図１０（Ｂ）は、図１０（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図１０（Ｃ）はＹ１−Ｙ２に対応する断面図である。

　なお、図１０に示すトランジスタ２００において、図３に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。

　絶縁体２８０に形成された開口部に、酸化物半導体２３０ｃ、絶縁体２５０、導電体２６０が形成されている。また、導電体２４０ａ、導電体２４０ｂ、導電体２４１ａ、および導電体２４１ｂの一方の端部と、絶縁体２８０に形成された開口部の端部が一致している。さらに、導電体２４０ａ、導電体２４０ｂ、導電体２４１ａ、および導電体２４１ｂの三方の端部が、酸化物半導体２３０の端部の一部と一致している。従って、導電体２４０ａ、導電体２４０ｂ、導電体２４１ａ、および導電体２４１ｂは、酸化物半導体２３０または絶縁体２８０の開口部と、同時に整形することができる。そのため、マスクおよび工程を削減することができる。また、歩留まりや生産性を向上させることができる。

　また、導電体２４０ａ、導電体２４０ｂ、酸化物半導体２３０ｃ、および酸化物半導体２３０ｂは、過剰酸素領域を有する絶縁体２８０と、酸化物半導体２３０ｄを介して接する。そのため、酸化物半導体２３０ｂに形成されるチャネル近傍に、浅い準位が生じることが抑制されるため、信頼性が高い半導体装置を提供することができる。

　さらに、図１０に示すトランジスタ２００は、導電体２４０ａ、導電体２４０ｂ、導電体２４１ａ、および導電体２４１ｂと、導電体２６０と、がほとんど重ならない構造を有するため、導電体２６０にかかる寄生容量を小さくすることができる。即ち、動作周波数が高いトランジスタ２００を提供することができる。

＜トランジスタ構造６＞
　図１１には、トランジスタ２００に適応できる構造の一例を示す。図１１（Ａ）はトランジスタ２００の上面を示す。なお、図の明瞭化のため、図１１（Ａ）において一部の膜は省略されている。また、図１１（Ｂ）は、図１１（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図１１（Ｃ）はＹ１−Ｙ２に対応する断面図である。

　なお、図１１に示すトランジスタ２００において、図３に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。

　さらに、図１１に示すトランジスタ２００は、導電体２４０ａ、導電体２４０ｂ、導電体２４１ａ、および導電体２４１ｂと、導電体２６０と、がほとんど重ならない構造を有するため、導電体２６０にかかる寄生容量を小さくすることができる。即ち、動作周波数が高いトランジスタ２００を提供することができる。

＜トランジスタの作製方法＞
　以下に、図３に示したトランジスタの作製方法の一例を図１２乃至図１４を参照して説明する。

　はじめに、基板を準備する（図示しない）。基板として使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが好ましい。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム、ガリウムヒ素、インジウムヒ素、インジウムガリウムヒ素からなる化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板、ＧＯＩ（Ｇｅｒｍａｎｉｕｍ　　ｏｎ　　Ｉｎｓｕｌａｔｏｒ）基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。

　また、基板として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上にトランジスタを直接作製してもよいし、他の作製基板にトランジスタを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体を含むトランジスタとの間に剥離層を設けるとよい。

　次に、絶縁体２１４、絶縁体２１６を形成する。続いて、当該絶縁体２１６上にリソグラフィ法等を用いてレジストマスク２９０を形成し、絶縁体２１４、および絶縁体２１６の不要な部分を除去する（図１２（Ａ））。その後、レジストマスク２９０を除去することにより、開口部を形成することができる。

　ここで、被加工膜の加工方法について説明する。被加工膜を微細に加工する場合には、様々な微細加工技術を用いることができる。例えば、リソグラフィ法等で形成したレジストマスクに対してスリミング処理を施す方法を用いてもよい。また、リソグラフィ法等でダミーパターンを形成し、当該ダミーパターンにサイドウォールを形成した後にダミーパターンを除去し、残存したサイドウォールをレジストマスクとして用いて、被加工膜をエッチングしてもよい。また、被加工膜のエッチングとして、高いアスペクト比を実現するために、異方性のドライエッチングを用いることが好ましい。また、無機膜または金属膜からなるハードマスクを用いてもよい。

　レジストマスクの形成に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ　Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。

　また、レジストマスクとなるレジスト膜を形成する前に、被加工膜とレジスト膜との密着性を改善する機能を有する有機樹脂膜を形成してもよい。当該有機樹脂膜は、例えばスピンコート法などにより、その下方の段差を被覆して表面を平坦化するように形成することができ、当該有機樹脂膜の上方に設けられるレジストマスクの厚さのばらつきを低減できる。また、特に微細な加工を行う場合には、当該有機樹脂膜として、露光に用いる光に対する反射防止膜として機能する材料を用いることが好ましい。このような機能を有する有機樹脂膜としては、例えばＢＡＲＣ（Ｂｏｔｔｏｍ　Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ　Ｃｏａｔｉｎｇ）膜などがある。当該有機樹脂膜は、レジストマスクの除去と同時に除去するか、レジストマスクを除去した後に除去すればよい。

　続いて絶縁体２１４、および絶縁体２１６上に、導電体２０５Ａ、および導電体２０５Ｂを成膜する。導電体１４０Ａ、および導電体２０５Ｂは、スパッタリング法、蒸着法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）などにより成膜することができる。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法が好ましい（図１２（Ｂ））。

　続いて、導電体２０５Ａ、および導電体２０５Ｂの不要な部分を除去する。例えば、エッチバック処理、または、機械的化学的研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）処理などにより、絶縁体２１６が露出するまで、導電体２０５Ａ、および導電体２０５Ｂの一部を除去することで、導電体２０５を形成する（図１２（Ｃ））。この際、絶縁体２１６をストッパ層として使用することもでき、絶縁体２１６が薄くなる場合がある。

　ここで、ＣＭＰ処理とは、被加工物の表面を化学的・機械的な複合作用により平坦化する手法である。より具体的には、研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との機械的研磨の作用により、被加工物の表面を研磨する方法である。

　なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせてもよい。

　次に、絶縁体２２０、絶縁体２２２、および絶縁体２２４を形成する（図１２（Ｄ））。

　絶縁体２２０、絶縁体２２２、および絶縁体２２４は、絶縁体３２０と同様の材料および方法で作製することができる。特に、絶縁体２２２には、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いることが好ましい。

　絶縁体２２０、絶縁体２２２、および絶縁体２２４は、例えば、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、プラズマ励起ＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等を含む）、分子エピキタシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成することができる。特に、当該絶縁体をＣＶＤ法、好ましくはＡＬＤ法等によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法が好ましい。また、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化シリコン膜を用いることもできる。

　なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４は、連続成膜することが好ましい。連続的に成膜することで、絶縁体２２０と絶縁体２２２との界面、および絶縁体２２２と絶縁体２２４との界面に不純物が付着することなく、信頼性が高い絶縁体を形成することができる。

　続いて、酸化物半導体２３０ａとなる酸化物と、酸化物半導体２３０ｂとなる酸化物を順に成膜する。当該酸化物は、大気に触れさせることなく連続して成膜することが好ましい。

　酸化物半導体２３０の成膜方法として、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱ＣＶＤ法等により形成することができる。なお、酸化物半導体への加工には、酸化物半導体上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体の一部をエッチングすること形成することができる。また、印刷法を用いて、素子分離された酸化物半導体を、絶縁体２２４上に直接形成してもよい。

　スパッタリング法で酸化物半導体２３０を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。また、酸化物半導体を形成する場合のスパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。ここで、スパッタリングガスとして、上記酸素欠損を形成する元素を有するガスを用いることにより、酸素欠損が形成される場合がある。該元素として例えば、窒素、一酸化二窒素、等のスパッタリングガスを単体、あるいはアルゴン等の希ガスを混合して用いることにより、「Ｓｌｉｇｈｔｌｙ−ｎ」を作製することができる場合がある。

　なお、酸化物半導体２３０を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、または１５０℃以上４５０℃以下、または２００℃以上３５０℃以下として、酸化物半導体を成膜することで、結晶性を高めることができるため好ましい。

　また、酸化物半導体２３０がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等が好ましい。

　なお、成膜される酸化物半導体の金属元素の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラス・マイナス４０％程度変動することがある。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。また、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：７を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６近傍となる場合がある。

　また、酸化物半導体２３０を形成した後、加熱処理を行い、酸化物半導体の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である。

　加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行うことができる。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。

　該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。

　酸化物半導体を加熱しながら成膜する、または酸化物半導体を形成した後、加熱処理を行うことで、酸化物半導体において、二次イオン質量分析法により得られる水素濃度を５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、または１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、または１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、または５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、または１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とすることができる。

　その後、酸化物半導体２３０ｂとなる酸化物上に、導電体２４０ａ、および導電体２４０ｂとなる導電膜２４０Ａを形成する。続いて、上記と同様の方法によりレジストマスク２９２を形成する（図１２（Ｅ））。

　レジストマスク２９２を用いて、導電膜２４０Ａの不要な部分をエッチングにより除去し、島状の導電層２４０Ｂを形成する（図１３（Ａ））。その後、導電層２４０Ｂをマスクとして酸化物半導体２３０ａ、および酸化物半導体２３０ｂの不要な部分をエッチングにより除去する。その後レジストマスクを除去することにより、島状の酸化物半導体２３０ａ、島状の酸化物半導体２３０ｂ、および島状の導電層２３０Ｂの積層構造を形成することができる（図１３（Ｂ））。

　続いて、加熱処理を行うことが好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。加熱処理により、酸化物半導体２３０ａ、および酸化物半導体２３０ｂの不純物である水素を除去することができる。また、酸化物半導体２３０ａの下方に形成された絶縁体から、酸化物半導体２３０ａ、および酸化物半導体２３０ｂに酸素が供給され、酸化物中の酸素欠損を低減することができる。ここで例えば、より低い温度で加熱処理を行うと、酸化物半導体２３０ｂのキャリア密度をより高めることができる場合がある。

　次に、島状の導電層２３０Ｂ上に上記と同様の方法によりレジストマスク２９４を形成する（図１３（Ｃ））。続いて、導電膜の不要な部分をエッチングにより除去した後、レジストマスク２９４を除去することにより、導電体２４０ａ、および導電体２４０ｂを形成する（図１３（Ｄ））。

　続いて、酸化物半導体２３０ｃ、絶縁体２５０、および導電体２６０となる導電膜２６０Ａを順に成膜する。なお、導電膜２６０Ａを成膜する際に、塩素を含まない成膜ガスを用いて、形成することが好ましい。

　次に、導電膜２６０Ａ上に、上記と同様の方法によりレジストマスク２９６を形成する（図１４（Ｄ））。続いて、導電膜２６０Ａの不要な部分をエッチングにより除去することで、導電体２６０を形成した後、レジストマスク２９６を除去する。

　続いて、導電体２６０上に、絶縁体２８０を形成する。絶縁体２８０は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体である。過剰酸素を含む絶縁体を形成する方法としては、ＣＶＤ法やスパッタリング法における成膜条件を適宜設定して膜中に酸素を多く含ませた酸化シリコン膜や酸化窒化シリコン膜を形成することができる。また、酸化シリコン膜や酸化窒化シリコン膜を形成した後、イオン注入法やイオンドーピング法やプラズマ処理によって酸素を添加してもよい。

　以上の工程により、本発明の一態様のトランジスタ２００を作製することができる。

（実施の形態２）
　本実施の形態では、半導体装置の一形態を、図１５乃至図２４を用いて説明する。

　本発明の一態様である容量素子を使用した、半導体装置（記憶装置）の一例を図１５乃至図２４に示す。なお、図２４（Ａ）は、図１５、および図１６を回路図で表したものである。図２３は、図１５、および図１６に示す半導体装置が形成される領域の端部を示す。

＜半導体装置の回路構成１＞
　図１５、図１６、図２３、および図２４（Ａ）に示す半導体装置は、トランジスタ３００と、トランジスタ２００、および容量素子１００を有している。

　トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを半導体装置（記憶装置）に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ない半導体装置（記憶装置）とすることが可能となるため、消費電力を十分に低減することができる。

　図２４（Ａ）において、配線３００１はトランジスタ３００のソースと電気的に接続され、配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線３００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ２００のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線３００５は容量素子１００の電極の他方と電気的に接続されている。

　図２４（Ａ）に示す半導体装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。

　情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ２００が非導通状態となる電位にして、トランジスタ２００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。

　トランジスタ２００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持される。

　次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖ_ｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖ_ｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶ_ｔｈ＿ＨとＶ_ｔｈ＿Ｌの間の電位Ｖ_０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ_０（＞Ｖ_ｔｈ＿Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ_０（＜Ｖ_ｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。

　また、図２４（Ａ）に示す半導体装置をマトリクス状に配置することで、記憶装置（メモリセルアレイ）を構成することができる。

　なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。ほかのメモリセルの情報を読み出さないためには、ノードＦＧに与えられた電荷によらずトランジスタ３００が「非導通状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。または、ノードＦＧに与えられた電荷によらずトランジスタ３００が「導通状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｌより高い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。

＜半導体装置の回路構成２＞
　図２４（Ｂ）に示す半導体装置は、トランジスタ３００を有さない点で図２４（Ａ）に示した半導体装置と異なる。この場合も図２４（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。

　図２４（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジスタ２００が導通状態になると、浮遊状態である第３の配線３００３と容量素子１００とが導通し、第３の配線３００３と容量素子１００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子１００の電極の一方の電位（または容量素子１００に蓄積された電荷）によって、異なる値をとる。

　例えば、容量素子１００の電極の一方の電位をＶ、容量素子１００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子１００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。

　そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。

　この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトランジスタを用い、トランジスタ２００として第２の半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。

　以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。

　また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリとは異なり書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。

＜半導体装置の構造＞
　本発明の一態様の半導体装置は、図１５に示すようにトランジスタ３００、トランジスタ２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。

　トランジスタ３００は、基板３０１上に設けられ、導電体３０６、絶縁体３０４、基板３０１の一部からなる半導体領域３０２、およびソース領域またはドレイン領域として機能する低抵抗領域３０８ａ、および低抵抗領域３０８ｂを有する。

　トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。

　半導体領域３０２のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３０８ａ、および低抵抗領域３０８ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）としてもよい。

　低抵抗領域３０８ａ、および低抵抗領域３０８ｂは、半導体領域３０２に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。

　ゲート電極として機能する導電体３０６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。

　なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。

　なお、図１に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。また、図２４（Ｂ）に示す回路構成とする場合、トランジスタ３００を設けなくともよい。

　トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。

　絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。

　絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜として機能する。絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。

　絶縁体３２４には、例えば、基板３０１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。

　例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。

　水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ））などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０^１５ａｔｏｍｓ／ｃｍ^２以下、好ましくは５×１０^１５ａｔｏｍｓ／ｃｍ^２以下であればよい。

　なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２４の比誘電率は、絶縁体３２６の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。

　また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６にはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能を有する。なお、後述するが、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。

　各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。

　また、導電体３２８、および導電体３３０は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３２４が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。

　なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３２４と接する構造であることが好ましい。

　また、絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。

　また、導電体３５６は、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。なお、導電体３５６に銅を用いる場合、銅の拡散を抑制する導電体と積層して設けることが好ましい。銅の拡散を抑制する導電体として、例えばタンタル、窒化タンタル等のタンタルを含む合金、ルテニウム、およびルテニウムを含む合金等を用いるとよい。

　また、例えば、絶縁体３５０は、銅の拡散を抑制する、または、酸素、および水素に対するバリア性を有する絶縁体を用いることが好ましい。例えば、銅の拡散を抑制する膜の一例として、窒化シリコンを用いることができる。従って、絶縁体３２４と同様の材料を用いることができる。

　特に、銅の拡散を抑制する絶縁体３５０が有する開口部に接して銅の拡散を抑制する導電体を設け、銅の拡散を抑制する導電体上に銅を積層して設けることが好ましい。当該構成により、配線の周辺に銅が拡散することを抑制することができる。

　絶縁体３５４上には、絶縁体３５８、絶縁体２１０、絶縁体２１２、および絶縁体２１４が、順に積層して設けられている。絶縁体３５８、絶縁体２１０、絶縁体２１２、および絶縁体２１４のいずれかまたは全部を、銅の拡散を抑制する、または酸素や水素に対してバリア性のある物質を用いることが好ましい。

　絶縁体３５８、および絶縁体２１２には、例えば、基板３０１、またはトランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、銅の拡散を抑制する、または、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。

　また、絶縁体２１０は、絶縁体３２０と同様の材料を用いることができる。例えば、絶縁体２１０として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。

　また、例えば、絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。

　特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。

　絶縁体２１４上には、絶縁体２１６を設ける。絶縁体２１６は、絶縁体３２０と同様の材料を用いることができる。例えば、絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。

　また、絶縁体３５８、絶縁体２１０、絶縁体２１２、絶縁体２１４、及び絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。

　特に、絶縁体３５８、絶縁体２１２、および絶縁体２１４と接する領域の導電体２１８は、銅の拡散を抑制する、または、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、銅の拡散を抑制する、または、酸素、水素、および水に対するバリア性を有する層で、完全により分離することができる。つまり、導電体３５６からの銅の拡散を抑制し、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。

　絶縁体２１４の上方には、トランジスタ２００、および絶縁体２８０が設けられている。また、図１５に示すトランジスタ２００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。

　絶縁体２８０上には、絶縁体２８２、絶縁体２８４、および絶縁体１１０が順に積層して設けられている。また、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２８０、絶縁体２８２、絶縁体２８４、および絶縁体１１０には、導電体２４４等が埋め込まれている。また、トランジスタ２００が有する導電体２４０ａおよび導電体２４０ｂ等の導電体上に、上層の導電体と接続する導電体２４５等が設けられる。なお、導電体２４４は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線として機能を有する。導電体２４４は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。

　なお、絶縁体２８２、および絶縁体２８４のいずれか、または両方に、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体２８２には、絶縁体２１４と同様の材料を用いることができる。また、絶縁体２８４には、絶縁体２１２と同様の材料を用いることができる。また、絶縁体１１０には、絶縁体２１０と同様の絶縁体を用いることができる。

　例えば、絶縁体２８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。

　絶縁体２８４には、容量素子１００を設ける領域から、トランジスタ２００が設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。

　従って、トランジスタ２００、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１０、絶縁体２１２、および絶縁体２１４の積層構造と、絶縁体２８２、絶縁体２８４、および絶縁体１１０の積層構造により挟む構成とすることができる。また、絶縁体２１０、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８４は、酸素、または、水素、および水などの不純物の拡散を抑制するバリア性を有する。

　絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１００、またはトランジスタ３００が形成されている層へ拡散することを抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制することができる。

　つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。

　ここで、図２３にスクライブライン近傍の断面図を示す。

　例えば、図２３（Ａ）に示すように、トランジスタ２００を有するメモリセルの外縁に設けられるスクライブライン（図中１点鎖線で示す）と重なる領域近傍において、絶縁体２１２、絶縁体２１４、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０に開口を設ける。また、絶縁体２１２、絶縁体２１４、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０の側面を覆うように、絶縁体２８２、および絶縁体２８４を設ける。従って、該開口において、絶縁体２１２、および絶縁体２１４と、絶縁体２８２とが接する。このとき、絶縁体２１４と絶縁体２８２とを同材料及び同方法を用いて形成することで、密着性を高くすることができる。

　当該構造により、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８４で、トランジスタ２００、および絶縁体２８０を包み込むことができる。絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８４は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体装置をスクライブしても、トランジスタ２００、および絶縁体２８０の側面から、水素又は水が浸入して、トランジスタ２００に拡散することを防ぐことができる。

　また、当該構造により、絶縁体２８０の過剰酸素が絶縁体２８２、および絶縁体２１４の外部に拡散することを防ぐことができる。従って、絶縁体２８０の過剰酸素は、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。

　また、例えば、図２３（Ｂ）に示すように、スクライブライン（図中１点鎖線で示す）を挟むように、絶縁体２１２、絶縁体２１４、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、および絶縁体２８０に開口を設けてもよい。また、開口は、複数形成してもよい。開口を複数設けることで、厳重に密封することができる。従って、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。

　絶縁体１１０の上方には、容量素子１００、および導電体１２４が設けられている。容量素子１００は、絶縁体１１０上に設けられ、導電体１１２と、絶縁体１３０、絶縁体１３２、および絶縁体１３４と、導電体１１６とを有する。なお、導電体１２４は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線として機能を有する。

　導電体１１２は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料である銅やアルミニウム等を用いればよい。

　なお、導電体１２４は、容量素子の電極として機能する導電体１１２と同様の材料を用いて設けることができる。

　導電体１２４、および導電体１１２上に、絶縁体１３０、絶縁体１３２、および絶縁体１３４を設ける。絶縁体１３０、絶縁体１３２、および絶縁体１３４には例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよい。なお、図では３層構造としたが、単層、２層、または４層以上の積層構造としてもよい。

　例えば、絶縁体１３０、および絶縁体１３４には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用い、絶縁体１３２には、酸化アルミニウムなどの高誘電率（ｈｉｇｈ−ｋ）材料と、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いて、積層構造を設けることが好ましい。当該構成により、容量素子１００は、高誘電率（ｈｉｇｈ−ｋ）の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。

　導電体１１２上に、絶縁体１３０、絶縁体１３２、および絶縁体１３４を介して、導電体１１６を設ける。なお、導電体１１６は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料である銅やアルミニウム等を用いればよい。

　例えば、図１５に示すように、絶縁体１３０、絶縁体１３２、および絶縁体１３４を、導電体１１２の上面および側面を覆うように設ける。さらに、導電体１１６を、絶縁体１３０、絶縁体１３２、および絶縁体１３４を介して、導電体１１２の上面および側面を覆うように設ける。

　つまり、導電体１１２の側面においても、容量として機能するため、容量素子の投影面積当たりの容量を増加させることができる。従って、半導体装置の小面積化、高集積化、微細化が可能となる。

　導電体１１６、および絶縁体１１４上には、絶縁体１５０設けられている。絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、容量素子１００を覆う絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。

　以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。

＜変形例＞
　また、本実施の形態の変形例の一例を、図１６に示す。図１６は、図１５と、トランジスタ３００、およびトランジスタ２００の構成が異なる。

　図１６に示すトランジスタ３００はチャネルが形成される半導体領域３０２（基板３０１の一部）が凸形状を有する。また、半導体領域３０２の側面および上面を、絶縁体３０４を介して、導電体３０６が覆うように設けられている。なお、導電体３０６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。

　図１６に示すトランジスタ２００の構造は、図１０で説明した構造である。絶縁体２８０に形成された開口部に、図１０に示す酸化物半導体２３０ｃ、絶縁体２５０、導電体２６０が形成されている。また、導電体２４０ａ、および導電体２４０ｂの一方の端部と、絶縁体２８０に形成された開口部の端部が一致している。さらに、導電体２４０ａ、および導電体２４０ｂの三方の端部が、酸化物半導体２３０の端部の一部と一致している。従って、導電体２４０ａ、および導電体２４０ｂは、酸化物半導体２３０または絶縁体２８０の開口部と、同時に整形することができる。そのため、マスクおよび工程を削減することができる。また、歩留まりや生産性を向上させることができる。

　さらに、図８に示すトランジスタ２００は、導電体２４０ａ、導電体２４０ｂ、および導電体２６０と、がほとんど重ならない構造を有するため、導電体２６０にかかる寄生容量を小さくすることができる。即ち、動作周波数が高いトランジスタ２００を提供することができる。

＜半導体装置の作製方法＞
　続いて、上記構成例で示した半導体装置の作製方法の一例について、図１７乃至図２２を用いて説明する。

　まず、基板３０１を準備する。基板３０１としては、半導体基板を用いる。例えば、単結晶シリコン基板（ｐ型の半導体基板、またはｎ型の半導体基板を含む）、炭化シリコンや窒化ガリウムを材料とした化合物半導体基板などを用いることができる。また、基板３０１として、ＳＯＩ基板を用いてもよい。以下では、基板３０１として単結晶シリコンを用いた場合について説明する。

　続いて、基板３０１に素子分離層を形成する。素子分離層はＬＯＣＯＳ（Ｌｏｃａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）法またはＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）法等を用いて形成すればよい。

　なお、同一基板上にｐ型のトランジスタとｎ型のトランジスタを形成する場合、基板３０１の一部にｎウェルまたはｐウェルを形成してもよい。例えば、ｎ型の基板３０１にｐ型の導電性を付与するホウ素などの不純物元素を添加してｐウェルを形成し、同一基板上にｎ型のトランジスタとｐ型のトランジスタを形成してもよい。

　続いて、基板３０１上に絶縁体３０４となる絶縁体を形成する。例えば、表面窒化処理後に酸化処理を行い、シリコンと窒化シリコン界面を酸化して酸化窒化シリコン膜を形成してもよい。例えばＮＨ_３雰囲気中で７００℃にて熱窒化シリコン膜を表面に形成後に酸素ラジカル酸化を行うことで酸化窒化シリコン膜が得られる。

　当該絶縁体は、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法等を含む）、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、ＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、またはＰＬＤ（Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等で成膜することにより形成してもよい。

　続いて、導電体３０６となる導電膜を成膜する。導電膜としては、タンタル、タングステン、チタン、モリブデン、クロム、ニオブ等から選択された金属、またはこれらの金属を主成分とする合金材料若しくは化合物材料を用いることが好ましい。また、リン等の不純物を添加した多結晶シリコンを用いることができる。また、金属窒化物膜と上記の金属膜の積層構造を用いてもよい。金属窒化物としては、窒化タングステン、窒化モリブデン、窒化チタンを用いることができる。金属窒化物膜を設けることにより、金属膜の密着性を向上させることができ、剥離を防止することができる。なお、導電体３０６の仕事関数を定めることで、トランジスタ３００のしきい値電圧を調整することができるため、導電膜の材料は、トランジスタ３００に求められる特性に応じて、適宜選択するとよい。

　導電膜は、スパッタリング法、蒸着法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）などにより成膜することができる。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。

　続いて、当該導電膜上にリソグラフィ法等を用いてレジストマスクを形成し、当該導電膜の不要な部分を除去する。その後、レジストマスクを除去することにより、導電体３０６を形成することができる。

　導電体３０６の形成後、導電体３０６の側面を覆うサイドウォールを形成してもよい。サイドウォールは、導電体３０６の厚さよりも厚い絶縁体を成膜した後に、異方性エッチングを施し、導電体３０６の側面部分のみ当該絶縁体を残存させることにより形成できる。

　サイドウォールの形成時に絶縁体３０４となる絶縁体も同時にエッチングされることにより、導電体３０６およびサイドウォールの下部に絶縁体３０４が形成される。または、導電体３０６を形成した後に導電体３０６、または導電体３０６を加工するためのレジストマスクをエッチングマスクとして当該絶縁体をエッチングすることにより絶縁体３０４を形成してもよい。この場合、導電体３０６の下部に絶縁体３０４が形成される。または、当該絶縁体に対してエッチングによる加工を行わずに、そのまま絶縁体３０４として用いることもできる。

　続いて、基板３０１の導電体３０６（およびサイドウォール）が設けられていない領域にリンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を添加する。

　続いて、絶縁体３２０を形成した後、上述した導電性を付与する元素の活性化のための加熱処理を行う。

　絶縁体３２０は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよく、積層または単層で設ける。また、酸素と水素を含む窒化シリコン（ＳｉＮＯＨ）を用いると、加熱によって脱離する水素の量を多くすることができるため好ましい。また、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化シリコンを用いることもできる。

　絶縁体３２０は、例えば、スパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、当該絶縁体をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。

　加熱処理は、希ガスや窒素ガスなどの不活性ガス雰囲気下、または減圧雰囲気下にて、例えば、４００℃以上でかつ基板の歪み点未満で行うことができる。

　この段階でトランジスタ３００が形成される。なお、図２４（Ｂ）に示す回路構成とする場合、トランジスタ３００を設けなくともよい。その場合、基板として使用することができる基板に大きな制限はない。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム、ガリウムヒ素、インジウムヒ素、インジウムガリウムヒ素からなる化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板、ＧＯＩ（Ｇｅｒｍａｎｉｕｍ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。

　また、基板として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを直接作製してもよいし、他の作製基板にトランジスタを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体を含むトランジスタとの間に剥離層を設けるとよい。

　続いて、絶縁体３２０上に絶縁体３２２を形成する。絶縁体３２２は、絶縁体３２０と同様の材料および方法で作製することができる。また、絶縁体３２２の上面を、ＣＭＰ法等を用いて、平坦化を行う（図１７（Ａ））。

　続いて、絶縁体３２０、および絶縁体３２２に、リソグラフィ法などを用いて、低抵抗領域３０８ａ、低抵抗領域３０８ｂおよび導電体３０６等に達する開口部を形成する（図１７（Ｂ））。その後、開口部を埋めるように導電膜を形成する（図１７（Ｃ））。導電膜の形成は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。

　続いて、絶縁体３２２の上面が露出するように該導電膜に平坦化処理を施すことにより、導電体３２８ａ、導電体３２８ｂ、および導電体３２８ｃ等を形成する（図１７（Ｄ））。また、明細書中、及び図中において、導電体３２８ａ、導電体３２８ｂ、および導電体３２８ｃは、プラグ、または配線として機能を有し、まとめて導電体３２８と付記する場合もある。なお、本明細書中において、プラグ、または配線として機能を有する場合は、同様に取り扱うものとする。

　続いて、絶縁体３２０上に、ダマシン法などを用いて導電体３３０ａ、導電体３３０ｂ、および導電体３３０ｃを形成する（図１８（Ａ））。

　絶縁体３２４、および絶縁体３２６は絶縁体３２０と同様の材料および方法で作製することができる。

　絶縁体３２４には、例えば、基板３０１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。

　また、絶縁体３２６は、誘電率が低い絶縁体（Ｌｏｗ−ｋ材料）であることが好ましい。例えば、ＣＶＤ法で形成した酸化シリコンを用いることができる。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。

　また、導電体３３０となる導電膜は、導電体３２８と同様の材料および方法で作製することができる。

　なお、導電体３３０を積層構造とする場合、絶縁体３２４と接する導電体として、窒化タンタルなどの、酸素、水素、または水に対してバリア性を有する導電体を用いることが好ましい。例えば、バリア性を有する窒化タンタルは、基板温度２５０℃、塩素を含まない成膜ガスを用いて、ＡＬＤ法により成膜することができる。ＡＬＤ法を用いて形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える導電体を形成することができる。また、酸素、水素、または水に対してバリア性を有する絶縁体３２４と、酸素、水素、または水に対してバリア性を有する導電体が接することで、より強固に酸素、水素、または水の拡散を抑制することができる。

　次に、絶縁体３５２、絶縁体３５４、導電体３６０ａ、導電体３６０ｂ、および導電体３６０ｃを形成する（図１８（Ｂ））。絶縁体３５２、および絶縁体３５４は絶縁体３２０と同様の材料および方法で作製することができる。また、導電体３６０はデュアルダマシン法などを用いて、導電体３２８と同様の材料を用いることができる。

　絶縁体２１０を形成した後、水素または酸素に対してバリア性を有する絶縁体２１２、および絶縁体２１４を形成する。絶縁体２１０、絶縁体２１２、及び絶縁体２１４は、絶縁体３２０と同様の材料および方法で作製することができる。

　例えば、絶縁体２１０には、基板３０１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。

　また、絶縁体２１２は、例えば、水素に対するバリア性を有する膜の一例として、ＡＬＤ法で形成した酸化アルミニウムを用いることができる。ＡＬＤ法を用いて形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える絶縁体を形成することができる。

　また、絶縁体２１４は、例えば、水素に対するバリア性を有する膜の一例として、スパッタリング法で形成した酸化アルミニウムを用いることができる。

　続いて、絶縁体２１４上に絶縁体２１６を形成する。絶縁体２１６は、絶縁体２１０と同様の材料および方法で作製することができる（図１８（Ｃ））。

　次に、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６の積層構造において、導電体３６０ａ、導電体３６０ｂ、および導電体３６０ｃ等と重畳する領域に、凹部を形成する（図１９（Ａ））。なお、該凹部は、少なくとも難エッチング材料を用いた絶縁体に開口部が形成される程度の深さを有することが好ましい。ここで、難エッチング材料とは、金属酸化物などのエッチングが困難な材料を指す。難エッチング材料である金属酸化膜の代表例としては、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム、及びそれらを含むシリケート（ＨｆＳｉ_ｘＯ_ｙ，ＺｒＳｉ_ｘＯ_ｙ等）、並びにそれらの二以上を含む複合酸化物（Ｈｆ_１−ｘＡｌ_ｘＯｙ，Ｚｒ_１−ｘＡｌ_ｘＯ_ｙ等）がある。

　続いて、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６の積層構造に、導電体２０５を形成する領域に開口部を形成するとともに、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６の積層構造に形成された凹部の底部を除去することにより、導電体３６０ａ、導電体３６０ｂ、および導電体３６０ｃに達する開口部を形成する（図１９（Ｂ））。このさい、凹部の上方、例えば絶縁体２１６に形成された開口部を広くすることで、後の工程で形成されるプラグ、または配線に対し、十分な設計マージンを確保することができる。

　その後、開口部を埋めるように導電膜を形成する。導電膜の形成は、導電体３２８と同様の材料および方法で作製することができる。続いて、導電膜に平坦化処理を施すことにより、絶縁体２１６の上面を露出させ、導電体２１８ａ、導電体２１８ｂ、導電体２１８ｃ、および導電体２０５を形成する（図２０（Ａ））。

　次に、トランジスタ２００を形成する。なお、トランジスタ２００の作製方法は、先の実施の形態で説明した作製方法を用いて、形成すればよい。

　続いて、トランジスタ２００上に、絶縁体２８０を形成する。絶縁体２８０は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。また、絶縁体２８０となる絶縁体を形成した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた平坦化処理を行ってもよい（図２０（Ｂ））。

　なお、絶縁体２８０に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁体２８０の成膜を行えばよい。または、成膜後の絶縁体２８０に酸素を導入して酸素を過剰に含有する領域を形成してもよく、双方の手段を組み合わせてもよい。

　また、酸素導入処理の一例として、絶縁体２８０上に、スパッタリング装置を用いて、酸化物を積層する方法がある。例えば、絶縁体２８２を成膜する手段として、スパッタリング装置を用いて、酸素ガス雰囲気下で成膜を行うことで、絶縁体２８２を成膜しながら、絶縁体２８０に酸素を導入することができる（図２１）。なお、図中の矢印は、過剰酸素の導入を示す。

　スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与えられる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。

　プラズマ内のイオンが、電位差Ｅ２−Ｅ０によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着することにより金属酸化物１１１が形成される。また、一部のイオンはターゲットによって反跳し、反跳イオンとして金属酸化物１１１を介して、形成された膜の下部にある絶縁体２８０に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２−Ｅ１によって加速され、成膜表面を衝撃する。この際、イオンの一部のイオンは、絶縁体１１０の内部まで到達する。イオンが絶縁体２８０に取り込まれることにより、イオンが取り込まれた領域が絶縁体２８０に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体２８０に酸素過剰領域が形成される。

　また、絶縁体２８０に、絶縁体２８２を介して、酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入し、酸素を過剰に含有する領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。酸素導入処理を、絶縁体２８２を介して行うことで、絶縁体２８０を保護した状態で、過剰酸素領域を形成することができる。

　また、酸素導入処理として、酸素を含むガスを用いることができる。酸素を含むガスとしては、酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよく、例えば、二酸化炭素と水素とアルゴンの混合ガスを用いることができる。

　続いて、加熱処理を行ってもよい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３５０℃以上４００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。加熱処理は、ランプ加熱によるＲＴＡ装置を用いることもできる。

　加熱処理により、絶縁体２８０に導入された過剰酸素は、絶縁体２８０中を拡散する。ここで、絶縁体２８０は、酸素に対するバリア性を有する絶縁体２８２、および絶縁体２１０により、包まれている。従って、絶縁体２８０に導入された過剰酸素は、外部に放出されることを防ぎ、効率的に酸化物半導体２３０へ供給される。

　また、加熱処理により、絶縁体２８０の水素が移動し、絶縁体２８２に取り込まれる。絶縁体２８２に取り込まれた水素は、絶縁体２８２中の酸素と反応することで、水が生成する場合がある。生成された水は、絶縁体２８２上から放出される。従って、絶縁体２８０の不純物としての水素、及び水を低減することができる。なお、絶縁体２８２に酸化アルミニウムを用いている場合、絶縁体２８２が触媒として機能していると考えられる。

　酸化物半導体２３０へ供給された酸素は、酸化物半導体２３０中の酸素欠損を補償する。従って、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。

　次に、容量素子１００を形成する。まず、絶縁体２８４上に、絶縁体１１０を形成する。絶縁体１１０は、絶縁体２１０と同様の材料および方法で作製することができる。

　次に、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２８０、絶縁体２８２、および絶縁体２８４に、導電体２１８ａ、導電体２１８ｂ、導電体２１８ｃ、およびトランジスタ２００等に達する開口部を形成する。

　その後、開口部を埋めるように導電膜を形成し、導電膜に平坦化処理を施すことにより、絶縁体１０２の上面を露出させ、導電体２４４を形成する。なお、導電膜の形成は、導電体３２８と同様の材料および方法で作製することができる。

　なお、導電体２４４を積層構造とする場合、絶縁体２８４と接する導電体として、窒化タンタルなどの、酸素、水素、または水に対してバリア性を有する導電体を、ＡＬＤ法を用いて成膜することが好ましい。ＡＬＤ法を用いて形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える導電体を形成することができる。また、酸素、水素、または水に対してバリア性を有する絶縁体１０４と、酸素、水素、または水に対してバリア性を有する導電体２４４が接することで、より強固に酸素、水素、または水の拡散を抑制することができる。

　次に、絶縁体１１０上に導電体１１２、および導電体１２４を形成する。なお、導電体３１４、および導電体３１８と同様の材料および方法で作製することができる。導電体１１２、および導電体１２４を形成するときに、絶縁体１１０の上面を、絶縁体１３０、絶縁体１３２、および絶縁体１３４の合計の膜厚よりも大きく除去することが好ましい。例えば、オーバーエッチング処理とすることで、絶縁体１１０の一部も同時に除去することができる。また、オーバーエッチング処理により、導電体１１２等を形成することで、エッチング残渣を残すことなくエッチングすることができる。

　また、当該エッチング処理の途中で、エッチングガスの種類を切り替えることにより、効率よく絶縁体１１０の一部を除去することができる。

　また、例えば、導電体１１２、および導電体１２４を形成した後、導電体１１２をハードマスクとして、絶縁体１１０の一部を除去してもよい。

　また、導電体１１２を形成した後、導電体１１２の表面を、クリーニング処理してもよい。クリーニング処理をすることで、エッチング残渣等を除去することができる。

　続いて、導電体１１２の側面、および上面を覆う絶縁体１３０、絶縁体１３２、および絶縁体１３４を成膜する。絶縁体１３０、絶縁体１３２、および絶縁体１３４には例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよい。

　続いて、絶縁体１３４上に導電体１１６を形成する。なお、導電体１１６の形成は、導電体１１２と同様の材料および方法で作製することができる。

　導電体１１６は、絶縁体１３０、絶縁体１３２、および絶縁体１３４を介して、導電体１１２の側面および上面を覆うように設けられることが好ましい。当該構成により、導電体１１６の側面も容量として機能するため、投影面積当たりの容量が大きな容量素子を形成することができる。

　続いて、容量素子１００を覆う絶縁体１５０を成膜する。絶縁体１５０となる絶縁体は、絶縁体３２０等と同様の材料および方法により形成することができる（図２２）。

　以上の工程により、本発明の一態様の半導体装置を作製することができる。

　上記工程を経て作製することにより、酸化物半導体を有するトランジスタを用いた半導体装置は、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。

（実施の形態３）
　本実施の形態では、本発明の一態様の酸化物半導体の構造について説明する。

＜酸化物半導体の構造＞
　酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。

　また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。

　非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。

　即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ　ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ　ＯＳは、物性的に非晶質酸化物半導体に近い。

＜ＣＡＡＣ−ＯＳ＞
　まずは、ＣＡＡＣ−ＯＳについて説明する。

　ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。

　ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２５（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。

　一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２５（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ_４に対し、２θを５６°近傍に固定してφスキャンした場合、図２５（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。

　次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２５（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ_４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２５（Ｅ）に示す。図２５（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２５（Ｅ）における第１リングは、ＩｎＧａＺｎＯ_４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２５（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。

　また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

　図２６（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ　Ａｂｅｒｒａｔｉｏｎ　Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。

　図２６（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ　Ａｌｉｇｎｅｄ　ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。

　また、図２６（Ｂ）および図２６（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２６（Ｄ）および図２６（Ｅ）は、それぞれ図２６（Ｂ）および図２６（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図２６（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ　Ｆｏｕｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ^−１から５．０ｎｍ^−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ　Ｆａｓｔ　Ｆｏｕｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。

　図２６（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。

　図２６（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。

　以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ　ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ　ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。

　ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。

　なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。

　酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。

　不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０^１１ｃｍ^−３未満、好ましくは１×１０^１１ｃｍ^−３未満、さらに好ましくは１×１０^１０ｃｍ^−３未満であり、１×１０^−９ｃｍ^−３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。

＜ｎｃ−ＯＳ＞
　次に、ｎｃ−ＯＳについて説明する。

　ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。

　また、例えば、ＩｎＧａＺｎＯ_４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図２７（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図２７（Ｂ）に示す。図２７（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。

　また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図２７（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。

　図２７（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｙｃｒｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。

　このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。

　なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ　Ａｌｉｇｎｅｄ　ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ　ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。

　ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。

＜ａ−ｌｉｋｅ　ＯＳ＞
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。

　図２８に、ａ−ｌｉｋｅ　ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図２８（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ　ＯＳの高分解能断面ＴＥＭ像である。図２８（Ｂ）は４．３×１０^８ｅ⁻／ｎｍ^２の電子（ｅ⁻）照射後におけるａ−ｌｉｋｅ　ＯＳの高分解能断面ＴＥＭ像である。図２８（Ａ）および図２８（Ｂ）より、ａ−ｌｉｋｅ　ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。

　鬆を有するため、ａ−ｌｉｋｅ　ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ　ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。

　試料として、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。

　まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。

　なお、ＩｎＧａＺｎＯ_４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ_４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ_４の結晶のａ−ｂ面に対応する。

　図２９は、各試料の結晶部の平均の大きさ（Ａｖｅｒａｇｅ　ｃｒｙｓｔａｌ　ｓｉｚｅ）を２２箇所から３０箇所、調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図２９より、ａ−ｌｉｋｅ　ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量（Ｃｕｍｕｌａｔｉｖｅ　ｅｌｅｃｔｒｏｎ　ｄｏｓｅ）に応じて結晶部が大きくなっていくことがわかる。図２９より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ⁻）の累積照射量が４．２×１０^８ｅ⁻／ｎｍ^２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０^８ｅ⁻／ｎｍ^２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図２９より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０^５ｅ⁻／（ｎｍ^２・ｓ）、照射領域の直径を２３０ｎｍとした。

　このように、ａ−ｌｉｋｅ　ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。

　また、鬆を有するため、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ　ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。

　例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ_４の密度は６．３５７ｇ／ｃｍ^３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ　ＯＳの密度は５．０ｇ／ｃｍ^３以上５．９ｇ／ｃｍ^３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ^３以上６．３ｇ／ｃｍ^３未満である。

　なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。

　以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。

（実施の形態４）
　本実施の形態では、酸化物半導体を有するトランジスタの代表的な特性の一例を示す。

　図８に示すトランジスタ２００を試作し、＋ＧＢＴ（Ｇａｔｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験を行った。トランジスタ２００は、バックゲートして機能する導電体２０５に負電圧を印加しながら＋ＧＢＴストレス試験を行うことで、劣化が抑制できることが確認された。

　Ｓｉウェハ上にトランジスタ２００を試作した。絶縁体２１４、２１６は、厚さ４００ｎｍの酸化シリコンと厚さ３０ｎｍの酸化アルミニウムの積層で成る。酸化シリコンはＳｉウェハを酸化することで形成し、酸化アルミニウムはスパッタリング法を用いて成膜した。

　導電体２０５ａは厚さ２０ｎｍの窒化タンタルと厚さ５ｎｍの窒化チタンの積層で成る。窒化タンタルはスパッタリング法で成膜し、窒化チタンはＡＬＤ法で成膜した。

　導電体２０５ｂはタングステンで成る。タングステンはＣＶＤ法で成膜を行った。タングステンを成膜した後に、ＣＭＰによって導電体２０５ａ及び導電体２０５ｂの表面を平坦化した。

　絶縁体２２０は厚さ１０ｎｍの酸化窒素シリコンで成る。酸化窒化シリコンはＰＥＣＶＤ法で成膜した。

　絶縁体２２２は厚さ２０ｎｍの酸化ハフニウムで成る。酸化ハフニウムはＡＬＤ法で成膜した。

　絶縁体２２４は厚さ３０ｎｍの酸化窒素シリコンで成る。酸化窒化シリコンはＰＥＣＶＤ法で成膜した。

　絶縁体２２４を成膜した後に、４１０℃の熱処理を、酸素雰囲気で１時間行った。

　酸化物半導体２３０ａは、厚さ５ｎｍのＩｎ‐Ｇａ‐Ｚｎ酸化物で成る。酸化物半導体２３０ａの成膜は、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のＩｎ−Ｇａ—Ｚｎ酸化物のターゲットを用いて、ＤＣスパッタリング法で行った。スパッタリング法は、基板温度を２００℃とし、Ａｒと酸素の混合ガスで行った。

　酸化物半導体２３０ｂは、厚さ１５ｎｍのＩｎ‐Ｇａ‐Ｚｎ酸化物で成る。酸化物半導体２３０ｂの成膜は、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のＩｎ−Ｇａ—Ｚｎ酸化物のターゲットを用いて、ＤＣスパッタリング法で行った。スパッタリング法は、基板温度を３００℃とし、Ａｒと酸素の混合ガスで行った。また、酸化物半導体２３０ｂは上記実施の形態で説明したＣＡＡＣ−ＯＳ膜で形成した。

　酸化物半導体２３０ｂを成膜した後に、４００℃の熱処理を、窒素雰囲気と酸素雰囲気で、それぞれ１時間ずつ行った。

　導電体２４０ａ及び導電体２４０ｂは厚さ２０ｎｍのタングステンで成る。タングステンはスッタリング法で成膜した。

　酸化物半導体２３０ｃは、厚さが５ｎｍのＩｎ‐Ｇａ‐Ｚｎ酸化物で成る。酸化物半導体２３０ｃの成膜は、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のＩｎ−Ｇａ—Ｚｎ酸化物のターゲットを用いて、ＤＣスパッタリング法で行った。スパッタリング法は、基板温度を２００℃とし、Ａｒと酸素の混合ガスで行った。

　絶縁体２５０は、厚さ１０ｎｍの酸化窒化シリコンで成る。酸化窒化シリコンはＰＥＣＶＤ法で成膜した。

　導電体２６０は、厚さ１０ｎｍの窒化チタンと厚さ３０ｎｍのタングステンの積層で成る。窒化チタンはＡＬＤ法で成膜し、タングステンはスパッタリング法で成膜した。

　絶縁体２７０は厚さ５ｎｍの酸化アルミニウムで成る。酸化アルミニウムはＡＬＤ法で成膜した。

　絶縁体２８０は酸化窒化シリコンで成る。酸化窒化シリコンはＰＥＣＶＤ法で成膜した。絶縁体２８０を成膜した後にＣＭＰ法で平坦化を行い、厚さ４０ｎｍの酸化アルミニウムをスパッタリング法で成膜した。

　次に試作したトランジスタ２００に対して＋ＧＢＴストレス試験を行った。測定には、チャネル長が６０ｎｍ、チャネル幅が６０ｎｍのトランジスタを用いた。ここでチャネル長は、導電体２４０ａおよび導電体２４０ｂの距離である。結果を図２１及び図２２に示す。なお、図２１及び図２２において、Ｖ_ＦＧはフロントゲート（導電体２６０）に印加された電圧、Ｖ_ＢＧはバックゲート（導電体２０５）に印加された電圧、Ｖ_ｔｈはＶ_Ｄ（ドレイン電圧）＝１．２Ｖ、１２５℃におけるしきい値電圧、Ｖ_{ｓｈｉｆｔ}は、Ｉ_Ｄ（ドレイン電流）＝１０^−１２Ａ、Ｖ_Ｄ＝１．２Ｖ、Ｖ_ＢＧ＝０Ｖ、１２５℃におけるフロントゲートの電圧を表す。

　図３０（Ａ）、（Ｂ）は、それぞれのストレス条件におけるＶ_ＦＧ−Ｉ_Ｄ特性の変動を示している。図３０（Ａ）は、ストレスとしてＶ_ＦＧ＝３．６３Ｖを印加した場合のＶ_ＦＧ−Ｉ_Ｄ特性を示し、図３０（Ｂ）は、ストレスとしてＶ_ＦＧ＝０Ｖを印加した場合のＶ_ＦＧ−Ｉ_Ｄ特性を示している。図３０（Ａ）、（Ｂ）ともに、それぞれの電圧を１２５℃、１時間与え続けた。

　図３０（Ａ）、（Ｂ）は、初期状態、ストレス印加６００秒後、ストレス印加１時間後の３本のＶ_Ｇ—Ｉ_Ｄカーブが、Ｖ_Ｄ＝１．２ＶとＶ_Ｄ＝０．１Ｖについて示されている（合計６本）。また、Ｖ_Ｄ＝１．２Ｖにおける電界効果移動度（μ_ＦＥ）のカーブが、初期状態、６００秒後、１時間後について３本示されている。

　図３０（Ａ）、（Ｂ）のグラフ中に、ストレス印加前後でのＶ_ｔｈの変動量（ΔＶ_ｔｈ）と、Ｖ_{ｓｈｉｆｔ}の変動量（ΔＶ_{ｓｈｉｆｔ}）を示した。

　図３１は、図２１（Ａ）、（Ｂ）に示すΔＶ_{ｓｈｉｆｔ}を棒グラフで示したものである。

　図３１の結果より、フロントゲートに＋３．６３Ｖを印加した状態で＋ＧＢＴストレス試験を行うと、バックゲートに負電圧（Ｖ_ＢＧ＝−５Ｖ、−８Ｖ、−１２Ｖ）を印加した方が、バックゲートに電圧を印加しない（Ｖ_ＢＧ＝０Ｖ）のときよりも、トランジスタの劣化量（ΔＶ_{ｓｈｉｆｔ}）が小さいことが確認された。これは、酸化物半導体のホールの有効質量が大きいことに起因する可能性がある。

　また、フロントゲートに＋３．６３Ｖを印加したいずれの場合においても、ΔＶ_{ｓｈｉｆｔ}はプラスであるのに対して、フロントゲートに電圧を印加せず（Ｖ_ＦＧ＝０Ｖ）、バックゲートに負電圧（Ｖ_ＢＧ＝−８Ｖ、−１２Ｖ）を印加した場合、ΔＶ_{ｓｈｉｆｔ}はマイナスであった。このことより、＋ＧＢＴストレス試験において、バックゲートの電圧は、フロントゲートの電圧による劣化を緩和することが確認された。

　ここで、本実施の形態において作製したトランジスタにおいて、先の実施の形態で示した「Ｓｌｉｇｈｔｌｙ−ｎ」と呼ばれる酸化物半導体を適用することにより、Ｖｔｇ＞０のストレスを印加した場合においても、ΔＶｔｈをさらに小さく抑えられる可能性が示唆される。

（実施の形態５）
　本実施の形態では、少なくとも実施の形態で説明したトランジスタを用いることができ、先の実施の形態で説明した記憶装置を含むＣＰＵについて説明する。

　図３２は、先の実施の形態で説明した記憶装置を少なくとも一部に用いたＣＰＵの一例の構成を示すブロック図である。

　図３２に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ　ｌｏｇｉｃ　ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ　Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェース１１８９（ＲＯＭ　Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図３２に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図３２に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。

　バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。

　ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。

　また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。

　図３２に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。

　図３２に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。

　図３３は、レジスタ１１９６として用いることのできる記憶装置の回路図の一例である。記憶装置１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶装置１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していても良い。トランジスタ１２０９は酸化物半導体層にチャネルが形成されるトランジスタであることが好ましい。トランジスタ１２０９として、先の実施の形態で説明したトランジスタ２００を参照することができる。

　ここで、回路１２０２には、先の実施の形態で説明した記憶装置を用いることができる。記憶装置１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートには接地電位（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする。

　スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３のオン状態またはオフ状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４のオン状態またはオフ状態）が選択される。

　トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、及びトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。

　なお、容量素子１２０７及び容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。

　トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力される。スイッチ１２０３及びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。

　トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図３３では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。

　なお、図３３では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６及び回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。

　また、図３３において、記憶装置１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶装置１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体層で形成されるトランジスタとすることもできる。または、記憶装置１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体層で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることもできる。

　図３３における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。

　本発明の一態様における半導体装置では、記憶装置１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。

　また、酸化物半導体層にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体層にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶装置１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶装置１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。

　また、スイッチ１２０３及びスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。

　また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶装置１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号に応じて、トランジスタ１２１０の状態（オン状態、またはオフ状態）が決まり、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。

　このような記憶装置１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。

　本実施の形態では、記憶装置１２００をＣＰＵに用いる例として説明したが、記憶装置１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌｏｇｉｃ　Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ−ＩＤ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ　Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用可能である。

（実施の形態６）
　本実施の形態では、先の実施の形態に示した半導体装置を用いることが可能なプログラマブルロジックデバイス（ＰＬＤ：Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌｏｇｉｃ　Ｄｅｖｉｃｅ）について説明する。

　ＰＬＤは、適当な規模の論理回路（論理ブロック、プログラマブルロジックエレメント）どうしが配線リソースにより電気的に接続された構成を有しており、各論理ブロックの機能や、論理ブロック間の接続構造を、製造後において変更できることを特徴とする。各論理ブロックの機能と、配線リソースにより構成される論理ブロック間の接続構造とは、コンフィギュレーションデータにより定義され、上記コンフィギュレーションデータは、各論理ブロックが有するレジスタ、または配線リソースが有するレジスタに格納される。以下、コンフィギュレーションデータを格納するためのレジスタを、コンフィギュレーションメモリと呼ぶ。

　図３４（Ａ）にＰＬＤ７５０の構造の一部を、一例として模式的に示す。図３４（Ａ）に示すＰＬＤ７５０は、複数の論理ブロック（ＬＢ）７４０と、複数の論理ブロック７４０のいずれかに接続された配線群７５１と、配線群７５１を構成する配線どうしの接続を制御するスイッチ回路７５２とを有する。配線群７５１とスイッチ回路７５２とが、配線リソース７５３に相当する。

　図３４（Ｂ）に、スイッチ回路７５２の構成例を示す。図３４（Ｂ）に示すスイッチ回路７５２は、配線群７５１に含まれる配線７５５と配線７５６の接続構造を制御する機能を有する。具体的に、スイッチ回路７５２は、トランジスタ７５７乃至トランジスタ７６２を有する。

　トランジスタ７５７は、配線７５５におけるＰｏｉｎｔＡと、配線７５６におけるＰｏｉｎｔＣの電気的な接続を制御する機能を有する。トランジスタ７５８は、配線７５５におけるＰｏｉｎｔＢと、配線７５６におけるＰｏｉｎｔＣの電気的な接続を制御する機能を有する。トランジスタ７５９は、配線７５５におけるＰｏｉｎｔＡと、配線７５６におけるＰｏｉｎｔＤの電気的な接続を制御する機能を有する。トランジスタ７６０は、配線７５５におけるＰｏｉｎｔＢと、配線７５６におけるＰｏｉｎｔＤの電気的な接続を制御する機能を有する。トランジスタ７６１は、配線７５５におけるＰｏｉｎｔＡとＰｏｉｎｔＢの電気的な接続を制御する機能を有する。トランジスタ７６２は、配線７５６におけるＰｏｉｎｔＣとＰｏｉｎｔＤの電気的な接続を制御する機能を有する。

　また、スイッチ回路７５２は、配線群７５１と、ＰＬＤ７５０の端子７５４の、電気的な接続を制御する機能を有する。

　図３５（Ａ）に、論理ブロック７４０の一形態を例示する。図３５（Ａ）に示す論理ブロック７４０は、ＬＵＴ（ルックアップテーブル）７４１と、フリップフロップ７４２と、記憶装置７４３と、を有する。ＬＵＴ７４１は、記憶装置７４３が有するコンフィギュレーションデータに従って、行われる論理演算が定義される。具体的にＬＵＴ７４１は、入力端子７４４に与えられた複数の入力信号の入力値に対する、一の出力値が定まる。そして、ＬＵＴ７４１からは、上記出力値を含む信号が出力される。フリップフロップ７４２は、ＬＵＴ７４１から出力される信号を保持し、信号ＣＬＫに同期して当該信号に対応した出力信号を、第１出力端子７４５及び第２出力端子７４６から出力する。論理ブロック７４０に、先の実施の形態に示す半導体装置を用いることができる。また、論理ブロックが７４０が有する記憶装置に、策の実施の形態に示す記憶装置を用いることができる。

　なお、論理ブロック７４０がさらにマルチプレクサ回路を有し、当該マルチプレクサ回路によって、ＬＵＴ７４１からの出力信号がフリップフロップ７４２を経由するか否かを選択できるようにしても良い。

　また、コンフィギュレーションデータによって、フリップフロップ７４２の種類を定義できる構成にしても良い。具体的には、コンフィギュレーションデータによって、フリップフロップ７４２がＤ型フリップフロップ、Ｔ型フリップフロップ、ＪＫ型フリップフロップ、またはＲＳ型フリップフロップのいずれかの機能を有するようにしても良い。

　また、図３５（Ｂ）に、論理ブロック７４０の別の一形態を例示する。図３５（Ｂ）に示す論理ブロック７４０は、図３５（Ａ）に示した論理ブロック７４０に、ＡＮＤ回路７４７が追加された構成を有している。ＡＮＤ回路７４７には、フリップフロップ７４２からの信号が、正論理の入力として与えられ、配線ＤＬの電位を初期化するための信号ＩＮＩＴ２が、負論理の入力として与えられている。上記構成により、論理ブロック７４０からの出力信号が供給される配線の電位を初期化することができる。よって、論理ブロック７４０間で大量の電流が流れることを未然に防ぎ、ＰＬＤの破損が引き起こされるのを防ぐことができる。

　また、図３５（Ｃ）に、論理ブロック７４０の別の一形態を例示する。図３５（Ｃ）に示す論理ブロック７４０は、図３５（Ａ）に示した論理ブロック７４０に、マルチプレクサ７４８が追加された構成を有している。また、図３５（Ｃ）に示す論理ブロック７４０は、記憶装置７４３ａ及び記憶装置７４３ｂで示される二つの記憶装置７４３を有する。ＬＵＴ７４１は、記憶装置７４３ａが有するコンフィギュレーションデータに従って、行われる論理演算が定義される。また、マルチプレクサ７４８は、ＬＵＴ７４１からの出力信号と、フリップフロップ７４２からの出力信号とが入力されている。そして、マルチプレクサ７４８は、記憶装置７４３ｂに格納されているコンフィギュレーションデータに従って、上記２つの出力信号のいずれか一方を選択し、出力する機能を有する。マルチプレクサ７４８からの出力信号は、第１出力端子７４５及び第２出力端子７４６から出力される。

　図３６に、ＰＬＤ７５０全体の構成を一例として示す。図３６では、ＰＬＤ７５０に、Ｉ／Ｏエレメント７７０、ＰＬＬ（ｐｈａｓｅ　ｌｏｃｋ　ｌｏｏｐ）７７１、ＲＡＭ７７２、乗算器７７３が設けられている。Ｉ／Ｏエレメント７７０は、ＰＬＤ７５０の外部回路からの信号の入力、または外部回路への信号の出力を制御する、インターフェースとしての機能を有する。ＰＬＬ７７１は、信号ＣＬＫを生成する機能を有する。ＲＡＭ７７２は、論理演算に用いられるデータを格納する機能を有する。乗算器７７３は、乗算専用の論理回路に相当する。ＰＬＤ７５０に乗算を行う機能が含まれていれば、乗算器７７３は必ずしも設ける必要はない。

　論理ブロック７４０が有する各種論理回路は、先の実施の形態に示した半導体装置を用いて構成することができる。先の実施の形態に示した半導体装置を用いることで、論理ブロック７４０のトランジスタ数が削減され、ＰＬＤ７５０の消費電力を低減することができる。

（実施の形態７）
　本実施の形態では、本発明の一態様を用いた撮像装置について説明する。

〔撮像装置〕
＜撮像装置６００の構成例＞
　図３７（Ａ）は、撮像装置６００の構成例を示す平面図である。撮像装置６００は、画素部６２１と、第１の回路１２６０、第２の回路１２７０、第３の回路１２８０、および第４の回路１２９０を有する。なお、本明細書等において、第１の回路１２６０乃至第４の回路１２９０などを「周辺回路」もしくは「駆動回路」と呼ぶ場合がある。例えば、第１の回路１２６０は周辺回路の一部と言える。

　図３７（Ｂ）は、画素部６２１の構成例を示す図である。画素部６２１は、ｐ列ｑ行（ｐおよびｑは２以上の自然数）のマトリクス状に配置された複数の画素６２２（撮像素子）を有する。なお、図３７（Ｂ）中のｎは１以上ｐ以下の自然数であり、ｍは１以上ｑ以下の自然数である。

　例えば、画素６２２を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、「２Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置６００を実現することができる。また、例えば、画素６２２を４０９６×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置６００を実現することができる。また、例えば、画素６２２を８１９２×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置６００を実現することができる。表示素子を増やすことで、１６Ｋや３２Ｋの解像度で撮像可能な撮像装置６００を実現することも可能である。

　第１の回路１２６０および第２の回路１２７０は、複数の画素６２２に接続し、複数の画素６２２を駆動するための信号を供給する機能を有する。また、第１の回路１２６０は、画素６２２から出力されたアナログ信号を処理する機能を有していてもよい。また、第３の回路１２８０は、周辺回路の動作タイミングを制御する機能を有していてもよい。例えば、クロック信号を生成する機能を有していてもよい。また、外部から供給されたクロック信号の周波数を変換する機能を有していてもよい。また、第３の回路１２８０は、参照用電位信号（例えば、ランプ波信号など）を供給する機能を有していてもよい。

　周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の１つを有する。また、周辺回路に用いるトランジスタなどは、後述する画素駆動回路６１０を作製するために形成する半導体の一部を用いて形成してもよい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。

　なお、周辺回路は、第１の回路１２６０乃至第４の回路１２９０のうち、少なくとも１つを省略してもよい。例えば、第１の回路１２６０または第４の回路１２９０の一方の機能を、第１の回路１２６０または第４の回路１２９０の他方に付加して、第１の回路１２６０または第４の回路１２９０の一方を省略してもよい。また、例えば、第２の回路１２７０または第３の回路１２８０の一方の機能を、第２の回路１２７０または第３の回路１２８０の他方に付加して、第２の回路１２７０または第３の回路１２８０の一方を省略してもよい。また、例えば、第１の回路１２６０乃至第４の回路１２９０のいずれか１つに、他の周辺回路の機能を付加することで、他の周辺回路を省略してもよい。

　また、図３８に示すように、画素部６２１の外周に沿って第１の回路１２６０乃至第４の回路１２９０を設けてもよい。また、撮像装置６００が有する画素部６２１において画素６２２を傾けて配置してもよい。画素６２２を傾けて配置することにより、行方向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置６００で撮像された画像の品質をより高めることができる。

　また、図３９に示すように、第１の回路１２６０乃至第４の回路１２９０の上方に重ねて画素部６２１を設けてもよい。図３９（Ａ）は第１の回路１２６０乃至第４の回路１２９０の上方に重ねて画素部６２１を形成した撮像装置６００の上面図である。また、図３９（Ｂ）は、図３９（Ａ）に示した撮像装置６００の構成を説明するための斜視図である。

　第１の回路１２６０乃至第４の回路１２９０の上方に重ねて画素部６２１を設けることで、撮像装置６００の大きさに対する画素部６２１の占有面積を大きくすることができる。よって、撮像装置６００の受光感度を向上することができる。また、撮像装置６００のダイナミックレンジを向上することができる。また、撮像装置６００の解像度を向上することができる。また、撮像装置６００で撮影した画像の再現性を向上することができる。また、撮像装置６００集積度を向上することができる。

［カラーフィルタ等］
　撮像装置６００が有する画素６２２を副画素として用いて、複数の画素６２２それぞれに異なる波長域の光を透過するフィルタ（カラーフィルタ）を設けることで、カラー画像表示を実現するための情報を取得することができる。

　図４０（Ａ）は、カラー画像を取得するための画素６２３の一例を示す平面図である。図４０（Ａ）は、赤（Ｒ）の波長域の光を透過するカラーフィルタが設けられた画素６２２（以下、「画素６２２Ｒ」ともいう）、緑（Ｇ）の波長域の光を透過するカラーフィルタが設けられた画素６２２（以下、「画素６２２Ｇ」ともいう）および青（Ｂ）の波長域の光を透過するカラーフィルタが設けられた画素６２２（以下、「画素６２２Ｂ」ともいう）を有する。画素６２２Ｒ、画素６２２Ｇ、画素６２２Ｂをまとめて一つの画素６２３として機能させる。

　なお、画素６２３に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定されず、シアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタを用いてもよい。１つの画素６２３に少なくとも３種類の異なる波長域の光を検出する画素６２２を設けることで、フルカラー画像を取得することができる。

　図４０（Ｂ）は、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設けられた画素６２２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた画素６２２を有する画素６２３を例示している。図４０（Ｃ）は、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた画素６２２に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた画素６２２を有する画素６２３を例示している。１つの画素６２３に４種類以上の異なる波長域の光を検出する画素６２２を設けることで、取得した画像の色の再現性をさらに高めることができる。

　また、画素６２２Ｒ、画素６２２Ｇ、および画素６２２Ｂの画素数比（または受光面積比）は、必ずしも１：１：１である必要は無い。図４０（Ｄ）に示すように、画素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。また、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。

　なお、画素６２３に用いる画素６２２は１つでもよいが、２つ以上が好ましい。例えば、同じ波長域の光を検出する画素６２２を２つ以上設けることで、冗長性を高め、撮像装置６００の信頼性を高めることができる。

　また、フィルタとして可視光の波長以下の波長を有する光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルタを用いることで、赤外光を検出する撮像装置６００を実現することができる。また、フィルタとして可視光の波長以上の波長を有する光を吸収または反射して、紫外光を透過するＵＶ（ＵＶ：Ｕｌｔｒａ　Ｖｉｏｌｅｔ）フィルタを用いることで、紫外光を検出する撮像装置６００を実現することができる。また、フィルタとして、放射線を紫外光や可視光に変換するシンチレータを用いることで、撮像装置６００をＸ線やγ線などを検出する放射線検出器として機能させることもできる。

　また、フィルタとしてＮＤ（ＮＤ：Ｎｅｕｔｒａｌ　Ｄｅｎｓｉｔｙ）フィルター（減光フィルター）を用いると、光電変換素子（受光素子）に多大な光量の光が入射した時に生じる、出力が飽和する現象（以下、「出力飽和」ともいう。）を防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。

　また、前述したフィルタ以外に、画素６２２にレンズを設けてもよい。ここで、図４１の断面図を用いて、画素６２２、フィルタ６２４、レンズ６３５の配置例を説明する。レンズ６３５を設けることで、入射光を光電変換素子に効率よく受光させることができる。具体的には、図４１（Ａ）に示すように、画素６２２に形成したレンズ６３５、フィルタ６２４（フィルタ６２４Ｒ、フィルタ６２４Ｇ、フィルタ６２４Ｂ）、および画素駆動回路６１０等を通して光６６０を光電変換素子６０１に入射させる構造とすることができる。

　ただし、二点鎖線で囲んだ領域に示すように、矢印で示す光６６０の一部が配線群６２６の一部、トランジスタ、および／または容量素子などによって遮光されてしまうことがある。したがって、図４１（Ｂ）に示すように光電変換素子６０１側にレンズ６３５およびフィルタ６２４を形成して、入射光を光電変換素子６０１に効率良く受光させる構造としてもよい。光電変換素子６０１側から光６６０を入射させることで、受光感度の高い撮像装置６００を提供することができる。

　図４２（Ａ）乃至図４２（Ｃ）に、画素部６２１に用いることができる画素駆動回路６１０の一例を示す。図４２（Ａ）に示す画素駆動回路６１０は、トランジスタ６０２、トランジスタ６０４、および容量素子６０６を有し、光電変換素子６０１に接続されている。トランジスタ６０２のソースまたはドレインの一方は光電変換素子６０１と電気的に接続され、トランジスタ６０２のソースまたはドレインの他方はノード６０７（電荷蓄積部）を介してトランジスタ６０４のゲートと電気的に接続されている。

　トランジスタ６０２にはＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは、オフ電流を極めて小さくすることができるため、容量素子６０６を小さくすることができる。または、図４２（Ｂ）に示すように、容量素子６０６を省略することができる。また、トランジスタ６０２としてＯＳトランジスタを用いると、ノード６０７の電位が変動しにくい。よって、ノイズの影響を受けにくい撮像装置を実現することができる。なお、トランジスタ６０４にＯＳトランジスタを用いてもよい。

　光電変換素子６０１には、シリコン基板においてｐｎ型やｐｉｎ型の接合が形成されたダイオード素子を用いることができる。または非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型のダイオード素子などを用いてもよい。または、ダイオード接続のトランジスタを用いてもよい。また、光電効果を利用した可変抵抗などをシリコン、ゲルマニウム、セレンなど用いて形成してもよい。

　また、光電変換素子として、放射線を吸収して電荷を発生させることが可能な材料を用いて形成してもよい。放射線を吸収して電荷を発生させることが可能な材料としては、ヨウ化鉛、ヨウ化水銀、ガリウムヒ素、ＣｄＴｅ、ＣｄＺｎなどがある。

　図４２（Ｃ）に示す画素駆動回路６１０は、トランジスタ６０２、トランジスタ６０３、トランジスタ６０４、トランジスタ６０５、および容量素子６０６を有し、光電変換素子６０１に接続されている。なお、図４２（Ｃ）に示す画素駆動回路６１０は、光電変換素子６０１としてフォトダイオードを用いる場合を示している。トランジスタ６０２のソースまたはドレインの一方は光電変換素子６０１のカソードと電気的に接続され、他方はノード６０７と電気的に接続されている。光電変換素子６０１のアノードは、配線６１１と電気的に接続されている。トランジスタ６０３のソースまたはドレインの一方はノード６０７と電気的に接続され、他方は配線６０８と電気的に接続されている。トランジスタ６０４のゲートはノード６０７と電気的に接続され、ソースまたはドレインの一方は配線６０９と電気的に接続され、他方はトランジスタ６０５のソースまたはドレインの一方と電気的に接続されている。トランジスタ６０５のソースまたはドレインの他方は配線６０８と電気的に接続されている。容量素子６０６の一方の電極はノード６０７と電気的に接続され、他方の電極は配線６１１と電気的に接続される。

　トランジスタ６０２は転送トランジスタとして機能できる。トランジスタ６０２のゲートには、転送信号ＴＸが供給される。トランジスタ６０３はリセットトランジスタとして機能できる。トランジスタ６０３のゲートには、リセット信号ＲＳＴが供給される。トランジスタ６０４は増幅トランジスタとして機能できる。トランジスタ６０５は選択トランジスタとして機能できる。トランジスタ６０５のゲートには、選択信号ＳＥＬが供給される。また、配線６０８にＶＤＤが供給され、配線６１１にはＶＳＳが供給される。

　次に、図４２（Ｃ）に示す画素駆動回路６１０の動作について説明する。まず、トランジスタ６０３をオン状態にして、ノード６０７にＶＤＤを供給する（リセット動作）。その後、トランジスタ６０３をオフ状態にすると、ノード６０７にＶＤＤが保持される。次に、トランジスタ６０２をオン状態とすると、光電変換素子６０１の受光量に応じて、ノード６０７の電位が変化する（蓄積動作）。その後、トランジスタ６０２をオフ状態にすると、ノード６０７の電位が保持される。次に、トランジスタ６０５をオン状態とすると、ノード６０７の電位に応じた電位が配線６０９から出力される（選択動作）。配線６０９の電位を検出することで、光電変換素子６０１の受光量を知ることができる。

　トランジスタ６０２およびトランジスタ６０３には、ＯＳトランジスタを用いることが好ましい。前述した通り、ＯＳトランジスタはオフ電流を極めて小さくすることができるため、容量素子６０６を小さくすることができる。または、容量素子６０６を省略することができる。また、トランジスタ６０２およびトランジスタ６０３としてＯＳトランジスタを用いると、ノード６０７の電位が変動しにくい。よって、ノイズの影響を受けにくい撮像装置を実現することができる。

　図４２（Ａ）乃至図４２（Ｃ）に示したいずれかの画素駆動回路６１０を用いた画素６２２をマトリクス状に配置することで、解像度の高い撮像装置が実現できる。

　例えば、画素駆動回路６１０を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、「２Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置を実現することができる。また、例えば、画素駆動回路６１０を４０９６×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置を実現することができる。また、例えば、画素駆動回路６１０を８１９２×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置を実現することができる。表示素子を増やすことで、１６Ｋや３２Ｋの解像度で撮像可能な撮像装置を実現することも可能である。

　上述したトランジスタを用いた画素６２２の構造例を図４３に示す。図４３は画素６２２の一部の断面図である。

　図４３に示す画素６２２は、基板４００としてｎ型半導体を用いている。また、基板４００中に光電変換素子６０１のｐ型半導体２２２１が設けられている。また、基板４００の一部が、光電変換素子６０１のｎ型半導体１２２３として機能する。

　また、トランジスタ６０４は基板４００上に設けられている。トランジスタ６０４はｎチャネル型のトランジスタとして機能できる。また、基板４００の一部にｐ型半導体のウェル２２２０が設けられている。ウェル２２２０はｐ型半導体２２２１の形成と同様の方法で設けることができる。また、ウェル２２２０とｐ型半導体２２２１は同時に形成することができる。なお、トランジスタ６０４として、例えば上述したトランジスタ２００を用いることができる。

　また、光電変換素子６０１、およびトランジスタ６０４上に絶縁体３２０および絶縁体３２２が形成されている。絶縁体３２０および絶縁体３２２の基板４００（ｎ型半導体１２２３）と重なる領域に開口２２２４が形成され、絶縁体３２０および絶縁体３２２のｐ型半導体２２２１と重なる領域に開口２２２５が形成されている。また、開口２２２４および開口２２２５に、導電体３２８が形成されている。なお、開口２２２４および開口２２２５は、その数や配置に特段の制約は無い。よって、レイアウトの自由度が高い撮像装置を実現できる。

　また、絶縁体３２２の上に、導電体４２１、導電体４２２、および導電体４２９が形成されている。導電体４２１は、開口２２２４に設けられた導電体３２８を介してｎ型半導体１２２３（基板４０１）と電気的に接続されている。また、導電体４２９は、開口２２２５に設けられた導電体３２８を介してｐ型半導体２２２１と電気的に接続されている。導電体４２２は容量素子６０６の一方の電極として機能できる。

　また、導電体４２１、導電体４２９、および導電体４２２を覆って絶縁体５８１が形成されている。導電体４２１、導電体４２２、および導電体４２９は例えば、上述した導電体３３０等と同様の材料および方法により形成することができる。また、絶縁体５８１は例えば、上述した絶縁体３２２等と同様の材料および方法により形成することができる。

　また、絶縁体５８１の上に絶縁体２１４が形成され、絶縁体２１４の上にトランジスタ６０２が形成される。また、絶縁体５８１、２１４および２１６に設けられる開口部を埋めるように形成される導電体２１８は、導電体４２９と電気的に接続されている。電極２７３は、容量素子６０６の他方の電極として機能できる。トランジスタ６０２として例えば、上述したトランジスタ２００を参照することができる。導電体２１８は、複数のプラグおよび導電体を介してトランジスタ６２０が有する導電体２４０ａと接続する。

＜変形例１＞
　図４３とは異なる画素６２２の構成例を図４４に示す。図４４は画素６２２の一部の断面図である。

　図４４に示す画素６２２は、基板４００上にトランジスタ６０４とトランジスタ６０５が設けられている。トランジスタ６０４はｎチャネル型のトランジスタとして機能できる。トランジスタ６０５はｐチャネル型のトランジスタとして機能できる。なお、トランジスタ６０４として、例えば上述したトランジスタ３００を用いることができる。またトランジスタ６０５は例えば、トランジスタ３００の構造を参照し、逆の極性とすればよい。

　絶縁体３２０の上に導電体４１３ａ乃至導電体４１３ｄが形成されている。導電体４１３ａはトランジスタ６０４のソースまたはドレインの一方と電気的に接続され、導電体４１３ｂはトランジスタ６０４のソースまたはドレインの他方と電気的に接続されている。導電体４１３ｃは、トランジスタ６０４のゲートと電気的に接続されている。導電体４１３ｂはトランジスタ６０５のソースまたはドレインの一方と電気的に接続され、導電体４１３ｄはトランジスタ６０５のソースまたはドレインの他方と電気的に接続されている。

　絶縁体３２２の上に絶縁体５８１が形成されている。絶縁体５８１の上に絶縁体２１４が形成されている。絶縁体２１４の上に絶縁体２１６と、トランジスタ６０２と、が形成されている。トランジスタ６０２として例えば、上述したトランジスタ２００を参照することができる。導電体２１８は、複数のプラグおよび導電体を介してトランジスタ６２０が有する導電体２４０ａと接続する。

　また、図４４に示す画素６２２は、絶縁体５９２上に光電変換素子６０１が設けられている。また、光電変換素子６０１上に絶縁体４４２が設けられ、絶縁体４４２上に導電体４８８が設けられている。絶縁体４４２は例えば、上述した絶縁体１５０と同様の材料および方法で形成することができる。

　図４４に示す光電変換素子６０１は、金属材料などで形成された導電体６８６と透光性導電層６８２との間に光電変換層６８１を有する。図４４では、セレン系材料を光電変換層６８１に用いた形態を示している。セレン系材料を用いた光電変換素子６０１は、可視光に対する外部量子効率が高い特性を有する。当該光電変換素子では、アバランシェ現象により入射される光量に対する電子の増幅が大きい高感度のセンサとすることができる。また、セレン系材料は光吸収係数が高いため、光電変換層６８１を薄くしやすい利点を有する。

　セレン系材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレンは、一例として、非晶質セレンを成膜後、熱処理することで得ることができる。なお、結晶セレンの結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきを低減させることができる。また、結晶セレンは、非晶質セレンよりも可視光に対する分光感度や光吸収係数が高い特性を有する。

　なお、光電変換層６８１は単層として図示しているが、セレン系材料の受光面側に正孔注入阻止層として酸化ガリウムまたは酸化セリウムなどを設け、導電体６８６側に電子注入阻止層として酸化ニッケルまたは硫化アンチモンなどを設ける構成とすることもできる。

　また、光電変換層６８１は、銅、インジウム、セレンの化合物（ＣＩＳ）を含む層であってもよい。または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）を含む層であってもよい。ＣＩＳおよびＣＩＧＳでは、セレンの単層と同様にアバランシェ現象が利用できる光電変換素子を形成することができる。

　また、ＣＩＳおよびＣＩＧＳはｐ型半導体であり、接合を形成するためにｎ型半導体の硫化カドミウムや硫化亜鉛等を接して設けてもよい。

　アバランシェ現象を発生させるためには、光電変換素子に比較的高い電圧（例えば、１０Ｖ以上）を印加することが好ましい。ＯＳトランジスタは、Ｓｉトランジスタよりもドレイン耐圧の高い特性を有するため、光電変換素子に比較的高い電圧を印加することが容易である。したがって、ドレイン耐圧の高いＯＳトランジスタと、セレン系材料を光電変換層とした光電変換素子とを組み合わせることで、高感度、かつ信頼性の高い撮像装置とすることができる。

　透光性導電層６８２には、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができる。また、透光性導電層６８２は単層に限らず、異なる膜の積層であっても良い。また、図４４では、透光性導電層６８２と配線４８７が、導電体４８８およびプラグ４８９を介して電気的に接続する構成を図示しているが、透光性導電層６８２と配線４８７が直接接してもよい。

　また、導電体６８６および配線４８７などは、複数の導電層を積層した構成であってもよい。例えば、導電体６８６を導電体６８６ａ、導電体６８６ｂの二層とし、配線４８７を導電体４８７ａ、導電体４８７ｂの二層とすることができる。また、例えば、導電体６８６ａおよび導電体４８７ａを低抵抗の金属等を選択して形成し、導電体６８６ｂおよび導電体４８７ｂを光電変換層６８１とコンタクト特性の良い金属等を選択して形成するとよい。このような構成とすることで、光電変換素子の電気特性を向上させることができる。また、一部の金属は透光性導電層６８２と接触することにより電蝕を起こすことがある。そのような金属を導電体４８７ａに用いた場合でも導電体４８７ｂを介することによって電蝕を防止することができる。

　導電体６８６ｂおよび導電体４８７ｂには、例えば、モリブデンやタングステンなどを用いることができる。また、導電体６８６ａおよび導電体４８７ａには、例えば、アルミニウム、チタン、またはアルミニウムをチタンで挟むような積層を用いることができる。

　また、絶縁体４４２が多層である構成であってもよい。隔壁４７７は、無機絶縁体や絶縁有機樹脂などを用いて形成することができる。また、隔壁４７７は、トランジスタ等に対する遮光のため、および／または１画素あたりの受光部の面積を確定するために黒色等に着色されていてもよい。

　また、光電変換素子６０１には、非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型のダイオード素子などを用いてもよい。当該フォトダイオードは、ｎ型の半導体層、ｉ型の半導体層、およびｐ型の半導体層が順に積層された構成を有している。ｉ型の半導体層には非晶質シリコンを用いることが好ましい。また、ｐ型の半導体層およびｎ型の半導体層には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオードは可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。

　なお、ｐｎ型やｐｉｎ型のダイオード素子は、ｐ型の半導体層が受光面となるように設けることが好ましい。ｐ型の半導体層を受光面とすることで、光電変換素子６０１の出力電流を高めることができる。

　上述したセレン系材料や非晶質シリコンなどを用いて形成した光電変換素子６０１は、成膜工程、リソグラフィ工程、エッチング工程などの一般的な半導体作製工程を用いて作製することができる。

（実施の形態７）
　本発明の一態様に係る半導体装置を用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、自動車電話、携帯電話、携帯情報端末、タブレット型端末、携帯型ゲーム機、パチンコ機などの固定式ゲーム機、電卓、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、非水系二次電池からの電極を用いた電動機や、燃料を用いたエンジンにより推進する移動体なども、電子機器の範疇に含まれる場合がある。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。

　図４５（Ａ）に示す携帯型ゲーム機２９００は、筐体２９０１、表示部２９０３等の表示部、マイクロホン２９０５、スピーカ２９０６、操作キー２９０７等を有する。なお、図３４（Ａ）に示した携帯型ゲーム機は、２つの表示部２９０３と表示部２９０４とを有しているが、表示部の数は、これに限定されない。表示部２９０３は、入力装置としてタッチスクリーンが設けられており、スタイラス等により操作可能となっている。

　図４５（Ｂ）に示す情報端末２９１０は、筐体２９１１に、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作用のボタン２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。

　図４５（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。

　図４５（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作キー２９４４、レンズ２９４５、および接続部２９４６等を有する。操作キー２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。

　図４５（Ｅ）にバングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１、および表示部２９５２等を有する。表示部２９５２は、曲面を有する筐体２９５１に支持されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。

　図４５（Ｆ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作ボタン２９６５、入出力端子２９６６などを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。

　表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作ボタン２９６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作ボタン２９６５の機能を設定することもできる。

　また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無線給電により行ってもよい。

　図４５（Ｇ）に家庭用電気製品の一例として電気冷蔵庫を示す。電気冷蔵庫２９７０は、筐体２９７１、冷蔵室用扉２９７２、および冷凍室用扉２９７３等を有する。

　図４５（Ｈ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。

　本実施の形態に示す電子機器には、上述したトランジスタまたは上述した半導体装置などが搭載されている。

　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。また例えば、本実施の形態に示す電子機器に、他の実施の形態に示す半導体装置を搭載することにより、電子機器の性能を向上させることができる場合がある。または、電子機器の消費電力を小さくすることができる場合がある。

３０ａ　　領域
３０ｂ　　領域
３０ｃ　　領域
１００　　容量素子
１０２　　絶縁体
１０４　　絶縁体
１１０　　絶縁体
１１１　　金属酸化物
１１２　　導電体
１１４　　絶縁体
１１６　　導電体
１２４　　導電体
１３０　　絶縁体
１３２　　絶縁体
１３４　　絶縁体
１４０Ａ　　導電体
１５０　　絶縁体
２００　　トランジスタ
２０５　　導電体
２０５ａ　　導電体
２０５Ａ　　導電体
２０５ｂ　　導電体
２０５Ｂ　　導電体
２１０　　絶縁体
２１２　　絶縁体
２１４　　絶縁体
２１６　　絶縁体
２１８　　導電体
２１８ａ　　導電体
２１８ｂ　　導電体
２１８ｃ　　導電体
２２０　　絶縁体
２２２　　絶縁体
２２４　　絶縁体
２３０　　酸化物半導体
２３０ａ　　酸化物半導体
２３０ｂ　　酸化物半導体
２３０Ｂ　　導電層
２３０ｃ　　酸化物半導体
２３０ｄ　　酸化物半導体
２４０ａ　　導電体
２４０Ａ　　導電膜
２４０ｂ　　導電体
２４０Ｂ　　導電層
２４１ａ　　導電体
２４１ｂ　　導電体
２４４　　導電体
２４５　　導電体
２５０　　絶縁体
２６０　　導電体
２６０ａ　　導電体
２６０Ａ　　導電膜
２６０ｂ　　導電体
２６０ｃ　　導電体
２７０　　絶縁体
２７３　　電極
２８０　　絶縁体
２８２　　絶縁体
２８４　　絶縁体
２９０　　レジストマスク
２９２　　レジストマスク
２９４　　レジストマスク
２９６　　レジストマスク
３００　　トランジスタ
３０１　　基板
３０２　　半導体領域
３０４　　絶縁体
３０６　　導電体
３０８ａ　　低抵抗領域
３０８ｂ　　低抵抗領域
３１４　　導電体
３１８　　導電体
３２０　　絶縁体
３２２　　絶縁体
３２４　　絶縁体
３２６　　絶縁体
３２８　　導電体
３２８ａ　　導電体
３２８ｂ　　導電体
３２８ｃ　　導電体
３３０　　導電体
３３０ａ　　導電体
３３０ｂ　　導電体
３３０ｃ　　導電体
３５０　　絶縁体
３５２　　絶縁体
３５４　　絶縁体
３５６　　導電体
３５８　　絶縁体
３６０　　導電体
３６０ａ　　導電体
３６０ｂ　　導電体
３６０ｃ　　導電体
４００　　基板
４０１　　基板
４１３ａ　　導電体
４１３ｂ　　導電体
４１３ｃ　　導電体
４１３ｄ　　導電体
４２１　　導電体
４２２　　導電体
４２９　　導電体
４４２　　絶縁体
４７７　　隔壁
４８７　　配線
４８７ａ　　導電体
４８７ｂ　　導電体
４８８　　導電体
４８９　　プラグ
５８１　　絶縁体
５９２　　絶縁体
６００　　撮像装置
６０１　　光電変換素子
６０２　　トランジスタ
６０３　　トランジスタ
６０４　　トランジスタ
６０５　　トランジスタ
６０６　　容量素子
６０７　　ノード
６０８　　配線
６０９　　配線
６１０　　画素駆動回路
６１１　　配線
６２０　　トランジスタ
６２１　　画素部
６２２　　画素
６２２Ｂ　　画素
６２２Ｇ　　画素
６２２Ｒ　　画素
６２３　　画素
６２４　　フィルタ
６２４Ｂ　　フィルタ
６２４Ｇ　　フィルタ
６２４Ｒ　　フィルタ
６２６　　配線群
６３５　　レンズ
６６０　　光
６８１　　光電変換層
６８２　　透光性導電層
６８６　　導電体
６８６ａ　　導電体
６８６ｂ　　導電体
７４０　　論理ブロック
７４１　　ＬＵＴ
７４２　　フリップフロップ
７４３　　記憶装置
７４３ａ　　記憶装置
７４３ｂ　　記憶装置
７４４　　入力端子
７４５　　出力端子
７４６　　出力端子
７４７　　ＡＮＤ回路
７４８　　マルチプレクサ
７５０　　ＰＬＤ
７５１　　配線群
７５２　　スイッチ回路
７５３　　配線リソース
７５４　　端子
７５５　　配線
７５６　　配線
７５７　　トランジスタ
７５８　　トランジスタ
７５９　　トランジスタ
７６０　　トランジスタ
７６１　　トランジスタ
７６２　　トランジスタ
７７０　　Ｉ／Ｏエレメント
７７１　　ＰＬＬ
７７２　　ＲＡＭ
７７３　　乗算器
１１８９　　ＲＯＭインターフェース
１１９０　　基板
１１９１　　ＡＬＵ
１１９２　　ＡＬＵコントローラ
１１９３　　インストラクションデコーダ
１１９４　　インタラプトコントローラ
１１９５　　タイミングコントローラ
１１９６　　レジスタ
１１９７　　レジスタコントローラ
１１９８　　バスインターフェース
１１９９　　ＲＯＭ
１２００　　記憶装置
１２０１　　回路
１２０２　　回路
１２０３　　スイッチ
１２０４　　スイッチ
１２０６　　論理素子
１２０７　　容量素子
１２０８　　容量素子
１２０９　　トランジスタ
１２１０　　トランジスタ
１２１３　　トランジスタ
１２１４　　トランジスタ
１２２０　　回路
１２２３　　ｎ型半導体
１２６０　　回路
１２７０　　回路
１２８０　　回路
１２９０　　回路
２２２０　　ウェル
２２２１　　ｐ型半導体
２２２４　　開口
２２２５　　開口
２９００　　携帯型ゲーム機
２９０１　　筐体
２９０２　　筐体
２９０３　　表示部
２９０４　　表示部
２９０５　　マイクロホン
２９０６　　スピーカ
２９０７　　操作キー
２９０８　　スタイラス
２９１０　　情報端末
２９１１　　筐体
２９１２　　表示部
２９１３　　カメラ
２９１４　　スピーカ部
２９１５　　ボタン
２９１６　　外部接続部
２９１７　　マイク
２９２０　　ノート型パーソナルコンピュータ
２９２１　　筐体
２９２２　　表示部
２９２３　　キーボード
２９２４　　ポインティングデバイス
２９４０　　ビデオカメラ
２９４１　　筐体
２９４２　　筐体
２９４３　　表示部
２９４４　　操作キー
２９４５　　レンズ
２９４６　　接続部
２９５０　　情報端末
２９５１　　筐体
２９５２　　表示部
２９６０　　情報端末
２９６１　　筐体
２９６２　　表示部
２９６３　　バンド
２９６４　　バックル
２９６５　　操作ボタン
２９６６　　入出力端子
２９６７　　アイコン
２９７０　　電気冷蔵庫
２９７１　　筐体
２９７２　　冷蔵室用扉
２９７３　　冷凍室用扉
２９８０　　自動車
２９８１　　車体
２９８２　　車輪
２９８３　　ダッシュボード
２９８４　　ライト
３００１　　配線
３００２　　配線
３００３　　配線
３００４　　配線
３００５　　配線

Claims

　第１の導電体と、第１の導電体の上面に接する領域を有する第１の絶縁体と、第１の絶縁体の上面に接する領域を有する第１の酸化物と、前記第１の酸化物の上面に接する領域を有する第２の酸化物と、前記第２の酸化物の上面に接する領域を有する第２の導電体と、前記第２の酸化物の上面に接する領域を有する第３の酸化物と、前記第３の酸化物の上面に接する領域を有する第２の絶縁体と、前記第２の絶縁体の上面に接する領域を有する第３の導電体と、を有し、
　前記第２の酸化物は、インジウム、亜鉛、および元素Ｍを有し、
　前記元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、およびマグネシウムから一以上選ばれ、
　前記第２の酸化物の電子親和力は、前記第１の酸化物の電子親和力よりも大きく、
　前記第２の酸化物の電子親和力は、前記第３の酸化物の電子親和力よりも大きく、
　前記第２の酸化物のキャリア密度は、前記第１の酸化物のキャリア密度よりも高く、
前記第２の酸化物のキャリア密度は、前記第３の酸化物のキャリア密度よりも高いトランジスタ。
　請求項１において、
　前記第１の酸化物は、
　インジウム、亜鉛、または前記元素Ｍのうち一以上の元素を有し、
　前記第３の酸化物は、インジウム、亜鉛、および前記元素Ｍから選ばれる一以上の元素を有するトランジスタ。
　請求項１または請求項２において、
　前記第１の酸化物は、第１の部分を有し、
　前記第２の酸化物は、第２の部分を有し、
　前記第３の酸化物は、第３の部分を有し、
　前記第２の部分の窒素濃度は、前記第１の部分の窒素濃度よりも高く、
　前記第２の部分の窒素濃度は、前記第３の部分の窒素濃度よりも高いトランジスタ。
　請求項１または請求項２において、
　前記第２の酸化物は、ｃ軸配向した複数の結晶部を有し、
　前記第３の酸化物は、前記第２の酸化物よりも結晶性が低いトランジスタ。
　請求項１または請求項２において、
　前記第２の酸化物は、ｃ軸配向した複数の結晶部を有し、
　前記第３の酸化物は、前記第２の酸化物よりも結晶性が低く、
　前記第１の酸化物は、ｃ軸配向した複数の結晶部を有するトランジスタ。
　請求項１または請求項２において、
　前記第２の酸化物のエネルギーギャップは、前記第１の酸化物および前記第３の酸化物のエネルギーギャップよりも小さいトランジスタ。
　請求項１または請求項２において、
　前記第１の絶縁体は、２つ以上の層の積層からなるトランジスタ。
　第１のトランジスタと、第２のトランジスタと、を有し、
　前記第２のトランジスタは、前記第１のトランジスタ上に位置し、
　前記第１のトランジスタは、シリコンを有し、
　前記第２のトランジスタは、第１の導電体と、第１の導電体の上面に接する領域を有する第１の絶縁体と、第１の絶縁体の上面に接する領域を有する第１の酸化物と、前記第１の酸化物の上面に接する領域を有する第２の酸化物と、前記第２の酸化物の上面に接する領域を有する第３の酸化物と、前記第３の酸化物の上面に接する領域を有する第２の絶縁体と、前記第２の絶縁体の上面に接する領域を有する第２の導電体と、を有し、
　前記第２の酸化物は、インジウム、亜鉛、および元素Ｍを有し、
　前記元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、およびマグネシウムから一以上選ばれ、
　前記第２の酸化物の電子親和力は、前記第１の酸化物および前記第３の酸化物の電子親和力よりも大きく、
　前記第２の酸化物のキャリア密度は、前記第１の酸化物および前記第３の酸化物のキャリア密度よりも高い半導体装置。
　請求項８において、
　前記第１の酸化物および前記第３の酸化物は、インジウム、亜鉛、および前記元素Ｍから選ばれる一以上の元素を有する半導体装置。
　請求項８または請求項９において、
　前記第２の酸化物の窒素濃度は、前記第１の酸化物および前記第３の酸化物の窒素濃度よりも高い半導体装置。
　請求項８または請求項９に記載の半導体装置と、
　二次電池、操作キー、タッチパネル、またはアンテナと、
　を有する電子機器。
　トランジスタの作製方法であり、
　第１の導電体を形成し、
　前記第１の導電体上に第１の絶縁体を形成し、
　前記第１の絶縁体上に第１の酸化物を形成し、
　前記第１の酸化物上にる第２の酸化物を形成し、
　前記第２の酸化物上に、第２の導電体を形成し、
　前記第２の酸化物および前記第２の導電体上に、第３の酸化物を形成し、
　前記第３の酸化物上に、第２の絶縁体を形成し、
　前記第２の絶縁体上に、第２の導電体を形成し、
　前記第２の酸化物は、アルゴンガスと、窒素を有するガスと、を用いてスパッタリング法により成膜され、
　前記第２の酸化物は、インジウム、亜鉛、および元素Ｍを有し、
　前記元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、およびマグネシウムから一以上選ばれ、
　前記第２の酸化物の電子親和力は、前記第１の酸化物および前記第３の酸化物の電子親和力よりも大きく、
　前記第２の酸化物のキャリア密度は、前記第１の酸化物および前記第３の酸化物のキャリア密度よりも高いトランジスタの作製方法。
　請求項１２において、
　前記第１の酸化物および前記第３の酸化物は、インジウム、亜鉛、および前記元素Ｍから選ばれる一以上の元素を有するトランジスタの作製方法。
　請求項１２または請求項１３において、
　前記第２の酸化物の窒素濃度は、前記第１の酸化物および前記第３の酸化物の窒素濃度よりも高いトランジスタの作製方法。