JP2015128153A - 半導体装置及びその作製方法 - Google Patents

Abstract

【課題】酸化物半導体膜を用いるトランジスタにおいて、配線などにＣｕを含む金属膜を用いる新規な半導体装置を提供する。【解決手段】酸化物半導体と、酸化物半導体と接するソース電極及びドレイン電極と、酸化物半導体、ソース電極及びドレイン電極上のゲート絶縁膜と、酸化物半導体、ソース電極の一部及びドレイン電極の一部とゲート絶縁膜を介して重なるゲート電極と、を有し、ソース電極及びドレイン電極は、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を含み、ソース電極及び前記ドレイン電極が重畳しない領域の酸化物半導体の膜厚が、ソース電極及びドレイン電極が重畳する領域の酸化物半導体の膜厚よりも薄い。【選択図】図１

Description

本発明は、物、方法、又は製造方法に関する。又は、本発明は、プロセス、マシン、マニュファクチャ、又は組成物（コンポジション・オブ・マター）に関する。また、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法又はそれらの製造方法に関する。特に、本発明の一態様は、酸化物半導体を含む半導体装置、表示装置、又は発光装置に関する。

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する場合がある。

近年、トランジスタを用いる半導体装置（例えばＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）など）において、動作速度の向上が要求されている。トランジスタに接続された配線抵抗も動作速度の向上を妨げる要因として挙げられ、配線抵抗の低下が要求されている。

配線に用いる材料として、銅（Ｃｕ）を用いる研究開発が盛んに行われている。しかしながら、銅（Ｃｕ）は、絶縁膜との密着性が悪いことや、トランジスタの半導体領域に拡散し、トランジスタ特性を悪化させるといった欠点を有する。なお、トランジスタに適用可能な半導体としてシリコン系半導体が広く知られているが、その他の材料として酸化物半導体が注目されている（特許文献１参照）。

また、インジウムを含む酸化物半導体からなる半導体上に形成されるオーミック電極として、Ｃｕ−Ｍｎ合金が開示されている（特許文献２参照）。

特開２００７−１２３８６１号公報 国際公開第２０１２／００２５７３号

特許文献２に記載の構成によると、酸化物半導体上にＣｕ−Ｍｎ合金膜を被着させた後、該Ｃｕ−Ｍｎ合金膜に対し熱処理を行い、酸化物半導体とＣｕ−Ｍｎ合金膜との接合界面にＭｎ酸化物を形成する。該Ｍｎ酸化物は、Ｃｕ−Ｍｎ合金膜中のＭｎが酸化物半導体に向けて拡散し、酸化物半導体を構成する酸素と優先的に結合することで形成される。また、Ｍｎによって還元された酸化物半導体中の領域は酸素欠損となり、キャリア濃度が増加して高導電性を有する。また、酸化物半導体に向けてＭｎが拡散しＣｕ−Ｍｎ合金が純Ｃｕとなることで、電気抵抗の小さいオーミック電極を得ている。

しかしながら、上述の構成においては、オーミック電極を形成した後、オーミック電極からのＣｕの再拡散の影響が考慮されていない。例えば、酸化物半導体上にＣｕ−Ｍｎ合金膜を含む電極を形成したあとに、熱処理を行うことで、酸化物半導体とＣｕ−Ｍｎ合金膜との接合界面にＭｎ酸化物を形成する。該Ｍｎ酸化物が形成されることによって、酸化物半導体に接するＣｕ−Ｍｎ合金膜から酸化物半導体中へ拡散しうるＣｕが抑制できたとしても、Ｃｕ−Ｍｎ合金膜の側面、並びにＣｕ−Ｍｎ合金膜中のＭｎが脱離して純Ｃｕ膜となった膜の側面または表面から酸化物半導体の表面にＣｕが再付着してしまう。

酸化物半導体を用いたトランジスタを用いる場合、酸化物半導体の表面の一部は、チャネルとなり、該チャネル側にＣｕが再付着した場合、トランジスタの信頼性試験の１つであるゲートＢＴストレス試験において、トランジスタ特性が劣化するといった問題があった。

上述の課題に鑑み、本発明の一態様は、酸化物半導体を用いるトランジスタにおいて、配線または信号線などにＣｕを含む金属膜を用いる新規な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、酸化物半導体を用いるトランジスタにおいて、配線または信号線などにＣｕを含む金属膜を用いる半導体装置の作製方法を提供することを課題の一つとする。または、本発明の一態様は、酸化物半導体を用いるトランジスタにおいて、Ｃｕを含む金属膜の形状が良好な新規な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、新規な半導体装置、または新規な半導体装置の作製方法を提供することを課題の一つとする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、上記以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、上記以外の課題を抽出することが可能である。

本発明の一態様は、酸化物半導体と、酸化物半導体と接するソース電極及びドレイン電極と、酸化物半導体、ソース電極及びドレイン電極上のゲート絶縁膜と、酸化物半導体、ソース電極の一部及びドレイン電極の一部とゲート絶縁膜を介して重なるゲート電極と、を有する半導体装置であって、ソース電極及びドレイン電極は、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を含み、ソース電極及びドレイン電極が重畳しない領域の酸化物半導体の膜厚が、ソース電極及びドレイン電極が重畳する領域の酸化物半導体の膜厚よりも薄い。

上記態様において、ソース電極及びドレイン電極は、第１のＣｕ−Ｍｎ合金膜と、第１のＣｕ−Ｍｎ合金膜上のＣｕ膜と、を有する。

上記態様において、ソース電極及びドレイン電極は、Ｃｕ膜上の第２のＣｕ−Ｍｎ合金膜と、を有する。

上記態様において、ソース電極及びドレイン電極の、下面、上面または側面に酸化マンガンを含んでもよい。

本発明の一態様は、酸化物半導体と、酸化物半導体と接するソース電極及びドレイン電極と、酸化物半導体、ソース電極及びドレイン電極上のゲート絶縁膜と、酸化物半導体、ソース電極の一部及びドレイン電極の一部とゲート絶縁膜を介して重なるゲート電極と、を有する半導体装置であって、ゲート電極は、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を含む。

上記態様において、ゲート電極は、第１のＣｕ−Ｍｎ合金膜と、第１のＣｕ−Ｍｎ合金膜上のＣｕ膜と、を有する。

上記態様において、ゲート電極は、Ｃｕ膜上の第２のＣｕ−Ｍｎ合金膜と、を有する。

上記態様において、ゲート電極の、下面、上面または側面に酸化マンガンを含んでもよい。

本発明の一態様は、絶縁表面に形成された導電膜と、導電膜上の絶縁膜と、導電膜と絶縁膜を介して重なる酸化物半導体と、酸化物半導体と接するソース電極及びドレイン電極と、酸化物半導体、ソース電極及びドレイン電極上のゲート絶縁膜と、酸化物半導体、ソース電極の一部及びドレイン電極の一部とゲート絶縁膜を介して重なるゲート電極と、を有する半導体装置であって、導電膜は、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を含む。

上記態様において、導電膜は、第１のＣｕ−Ｍｎ合金膜と、第１のＣｕ−Ｍｎ合金膜上のＣｕ膜と、を有する。

上記態様において、導電膜は、Ｃｕ膜上の第２のＣｕ−Ｍｎ合金膜と、を有する。

上記態様において、導電膜の、下面、上面または側面に酸化マンガンを含んでもよい。

また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。

また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

なお、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。

なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。

本発明の一態様により、酸化物半導体を用いるトランジスタにおいて、配線または信号線などに銅を含む金属膜を用いる新規な半導体装置を提供することができる。または、本発明の一態様により、酸化物半導体を用いるトランジスタにおいて、配線または信号線などに銅を含む金属膜を用いる半導体装置の作製方法を提供することができる。または、本発明の一態様により、酸化物半導体を用いるトランジスタにおいて、銅を含む金属膜の形状が良好な新規な半導体装置を提供することができる。または、本発明の一態様により、生産性が向上された、新規な半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置、または新規な半導体装置の作製方法を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

トランジスタの上面及び断面を説明する図。 トランジスタの断面を説明する図。 トランジスタのバンド構造を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの断面を説明する図。 トランジスタの断面を説明する図。 トランジスタの断面を説明する図。 トランジスタの上面及び断面を説明する図。 トランジスタの上面及び断面を説明する図。 半導体装置の断面及び回路を説明する図。 記憶装置の一例を示す回路図。 表示装置の一例を示す上面図及び回路図。 電子機器の一例を示す外観図。 ＲＦタグの使用例を説明する図。 実施例における断面ＴＥＭ像。 実施例における断面ＴＥＭ像。 トランジスタの断面を説明する図。 トランジスタの断面を説明する図。 半導体装置の断面を説明する図。 トランジスタの上面及び断面を説明する図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、及びＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳ及び単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、以下に説明する実施の形態及び実施例において、同一部分又は同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

本発明の一態様のトランジスタは、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体、または酸化物半導体などをチャネル形成領域に用いることができる。特に、シリコンよりもバンドギャップの大きい酸化物半導体を含んでチャネル形成領域を形成することが好ましい。以下では、特に断りのない限り、一例として、チャネル形成領域に酸化物半導体を含む半導体装置について説明する。

（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について、図を参照して説明する。

＜半導体装置の構成例＞
図１（Ａ）、（Ｂ）、（Ｃ）は、本発明の一態様のトランジスタ１０１の上面図及び断面図である。図１（Ａ）は上面図であり、図１（Ａ）に示す一点鎖線Ａ１−Ａ２方向の断面が図１（Ｂ）に相当する。また、図１（Ａ）に示す一点鎖線Ａ３−Ａ４方向の断面が図１（Ｃ）に相当する。なお、図１（Ａ）、（Ｂ）、（Ｃ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Ａ１−Ａ２方向をチャネル長方向、一点鎖線Ａ３−Ａ４方向をチャネル幅方向と呼称する場合がある。

なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。

ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。

なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。

トランジスタ１０１は、基板１１０上の導電膜１７２と、基板１１０及び導電膜１７２上の絶縁膜１２０と、絶縁膜１２０上に、酸化物半導体１３１、酸化物半導体１３２の順で形成された積層と、当該積層の一部と電気的に接続するソース電極１４０及びドレイン電極１５０と、当該積層の一部、ソース電極１４０の一部、及びドレイン電極１５０の一部を覆う酸化物半導体１３３と、当該積層の一部、ソース電極１４０の一部、ドレイン電極１５０の一部、第３の酸化物半導体１３３と重なるゲート絶縁膜１６０及びゲート電極１７０と、を有する。また、ソース電極１４０は、下から順に、導電膜１４１、導電膜１４２から成る積層構造を含み、ドレイン電極１５０は、下から順に、導電膜１５１、導電膜１５２から成る積層構造を含む。また、ソース電極１４０、ドレイン電極１５０、及びゲート電極１７０上には絶縁膜１８０が設けられていてもよい。また、絶縁膜１８０上に酸化物で形成された絶縁膜１８５が形成されていてもよい。当該絶縁膜は必要に応じて設ければよく、さらにその上部に他の絶縁膜を形成してもよい。なお、酸化物半導体１３１乃至１３３をまとめて、酸化物半導体１３０と呼称する。

なお、ソース電極１４０（及び／又は、ドレイン電極１５０）の、少なくとも一部（又は全部）は、酸化物半導体１３２（及び／又は、酸化物半導体１３１）などの半導体層の、表面、側面、上面、及び／又は、下面の少なくとも一部（又は全部）に設けられている。

または、ソース電極１４０（及び／又は、ドレイン電極１５０）の、少なくとも一部（又は全部）は、酸化物半導体１３２（及び／又は、酸化物半導体１３１）などの半導体層の、表面、側面、上面、及び／又は、下面の少なくとも一部（又は全部）と、接触している。または、ソース電極１４０（及び／又は、ドレイン電極１５０）の、少なくとも一部（又は全部）は、酸化物半導体１３２（及び／又は、酸化物半導体１３１）などの半導体層の少なくとも一部（又は全部）と、接触している。

または、ソース電極１４０（及び／又は、ドレイン電極１５０）の、少なくとも一部（又は全部）は、酸化物半導体１３２（及び／又は、酸化物半導体１３１）などの半導体層の、表面、側面、上面、及び／又は、下面の少なくとも一部（又は全部）と、電気的に接続されている。または、ソース電極１４０（及び／又は、ドレイン電極１５０）の、少なくとも一部（又は全部）は、酸化物半導体１３２（及び／又は、酸化物半導体１３１）などの半導体層の一部（又は全部）と、電気的に接続されている。

または、ソース電極１４０（及び／又は、ドレイン電極１５０）の、少なくとも一部（又は全部）は、酸化物半導体１３２（及び／又は、酸化物半導体１３１）などの半導体層の、表面、側面、上面、及び／又は、下面の少なくとも一部（又は全部）に、近接して配置されている。または、ソース電極１４０（及び／又は、ドレイン電極１５０）の、少なくとも一部（又は全部）は、酸化物半導体１３２（及び／又は、酸化物半導体１３１）などの半導体層の一部（又は全部）に、近接して配置されている。

または、ソース電極１４０（及び／又は、ドレイン電極１５０）の、少なくとも一部（又は全部）は、酸化物半導体１３２（及び／又は、酸化物半導体１３１）などの半導体層の、表面、側面、上面、及び／又は、下面の少なくとも一部（又は全部）の横側に配置されている。または、ソース電極１４０（及び／又は、ドレイン電極１５０）の、少なくとも一部（又は全部）は、酸化物半導体１３２（及び／又は、酸化物半導体１３１）などの半導体層の一部（又は全部）の横側に配置されている。

または、ソース電極１４０（及び／又は、ドレイン電極１５０）の、少なくとも一部（又は全部）は、酸化物半導体１３２（及び／又は、酸化物半導体１３１）などの半導体層の、表面、側面、上面、及び／又は、下面の少なくとも一部（又は全部）の斜め上側に配置されている。または、ソース電極１４０（及び／又は、ドレイン電極１５０）の、少なくとも一部（又は全部）は、酸化物半導体１３２（及び／又は、酸化物半導体１３１）などの半導体層の一部（又は全部）の斜め上側に配置されている。

または、ソース電極１４０（及び／又は、ドレイン電極１５０）の、少なくとも一部（又は全部）は、酸化物半導体１３２（及び／又は、酸化物半導体１３１）などの半導体層の、表面、側面、上面、及び／又は、下面の少なくとも一部（又は全部）の上側に配置されている。または、ソース電極１４０（及び／又は、ドレイン電極１５０）の、少なくとも一部（又は全部）は、酸化物半導体１３２（及び／又は、酸化物半導体１３１）などの半導体層の一部（又は全部）の上側に配置されている。

なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。

本発明の一態様のトランジスタは、チャネル長が１０ｎｍ以上１０００ｎｍ以下、好ましくはチャネル長が２０ｎｍ 以上５００ｎｍ以下、より好ましくはチャネル長が３０ｎｍ以上３００ｎｍ以下のトップゲート型構造である。

また、トランジスタ１０１は、導電膜１７２を第２のゲート電極（バックゲート）として用いることで、更なるオン電流の増加や、しきい値電圧の制御を行うことができる。オン電流を増加させるには、例えば、ゲート電極１７０と導電膜１７２を同電位とし、デュアルゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、ゲート電極１７０とは異なる定電位を導電膜１７２に供給すればよい。

なお、導電膜１７２は、トランジスタ１０１を動作させる上で必要がなければ、省略してもよい。一例として、トランジスタ１０１から導電膜１７２を省いた例を、図２３（Ａ）、（Ｂ）、（Ｃ）に示す。なお、以下の実施の形態で説明するトランジスタについても、同様に、導電膜１７２は必要が無ければ省略してもよい。

トランジスタ１０１において、酸化物半導体１３１、１３２と接する導電膜１４１、１５１には、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を用いると好ましい。酸化物半導体１３１、１３２と接する導電膜１４１、１５１にＣｕ−Ｘ合金膜を用い、加熱処理を行うことで、Ｃｕ−Ｘ合金膜中のＸ（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）が酸化物半導体との界面にＸの酸化膜を形成する場合がある。該酸化膜が形成されることで、Ｃｕ−Ｘ合金膜中のＣｕが、酸化物半導体１３１、１３２に入り込むのを抑制することができる。また、導電膜１４２、１５２には、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、または銀（Ａｇ）等の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜を用いると好ましい。また、導電膜１４２、１５２の膜厚は、導電膜１４１、１５１よりも厚く形成すると、ソース電極１４０及びドレイン電極１５０の導電率が向上するため好ましい。

上記加熱処理は、１００℃以上１０００℃以下、好ましくは２００℃以上６５０℃以下、さらに好ましくは２５０℃以上５００℃以下、さらに好ましくは２５０℃以上３５０℃以下の温度で行ってもよい。また、上記加熱処理は、成膜工程（Ｃｕ−Ｘ合金膜の成膜処理、またはそれ以降の工程で行われる成膜処理を含む）の際に、基板に加える熱で行ってもよい。

ソース電極１４０及びドレイン電極１５０は、引き回し配線等としても機能する。よって、ソース電極１４０及びドレイン電極１５０が、Ｃｕ−Ｘ合金膜と、銅、アルミニウム、金又は銀等の低抵抗材料を含む導電膜と、を含むことで、配線遅延が抑制され高速動作が可能な半導体装置を作製することができる。

一例としては、導電膜１４１、１５１に、Ｃｕ−Ｍｎ合金膜を用い、導電膜１４２、１５２に銅（Ｃｕ）膜を用いる。なお、ここでの銅（Ｃｕ）膜は、純銅（Ｃｕ）を表しており、純度が９９％以上であると好適である。なお、純銅（Ｃｕ）が数％の不純物元素を含む場合もある。また、導電膜１４１、１５１は、例えば、スパッタリング装置を用いて形成することができる。該スパッタリング装置に用いるターゲットとしては、例えば、Ｃｕ：Ｍｎ＝９０：１０［原子％］等の金属ターゲットを用いることができる。

導電膜１４１、１５１にＣｕ−Ｍｎ合金膜を用いることで、絶縁膜１２０と酸化物半導体１３０との密着性を高めることが可能となる。また、ソース電極１４０及びドレイン電極１５０に含まれるＣｕは、Ｃｕ−Ｍｎ合金膜と酸化物半導体１３０との間に形成されるＭｎの酸化物によって、酸化物半導体１３０への拡散が抑制される。また、Ｃｕ−Ｍｎ合金膜を用いることで、ソース電極１４０及びドレイン電極１５０は、酸化物半導体１３０と良好なオーミックコンタクトを取ることが可能となる。

ソース電極１４０及びドレイン電極１５０を上記構成とすることで、酸化物半導体１３０に入り込む銅（Ｃｕ）元素を抑制し、高速動作が可能な半導体装置を提供することができる。

酸化物半導体１３０は、結晶部を含み、該結晶部のｃ軸が酸化物半導体１３０の被形成面の法線ベクトルに平行であると好ましい。酸化物半導体１３０が結晶部を含む構成の場合、ソース電極１４０及びドレイン電極１５０に含まれる銅（Ｃｕ）元素の入り込みを抑制することができる。なお、結晶部を含む酸化物半導体１３０には、後述するＣＡＡＣ−ＯＳを用いると好適である。

図１（Ｂ）に示すように、ソース電極１４０及びドレイン電極１５０が重畳しない領域の酸化物半導体１３２の膜厚が、ソース電極１４０及びドレイン電極１５０が重畳する領域の酸化物半導体１３２の膜厚よりも薄い。このように、ソース電極１４０及びドレイン電極１５０が重畳しない領域の酸化物半導体１３２の膜厚を薄くすることによって、ソース電極１４０及びドレイン電極１５０から拡散して付着した不純物（ここでは、銅（Ｃｕ））を除去することが可能となる。

したがって、酸化物半導体１３２の表面、別言するとトランジスタ１０１のチャネル表面が清浄化され、信頼性が高く、電気特性の低下を抑制し、良好な電気特性を有する半導体装置を提供することが可能となる。

このように、トランジスタのソース電極及びドレイン電極として機能する一対の電極に、Ｃｕ−Ｍｎ合金膜を用い、且つ一対の電極が重畳しない領域の酸化物半導体の膜厚を、一対の電極が重畳する領域の酸化物半導体の膜厚よりも薄い構成とすることで、配線遅延を抑制し、且つ電気特性の良好な半導体装置を実現することができる。

図２（Ａ）は、トランジスタ１０１の断面図において、ソース電極１４０及びドレイン電極１５０に加熱処理を施した場合の断面図である。なお、図２（Ａ）に示す断面図は、導電膜１４１と、酸化物半導体１３０及び絶縁膜１２０との境界において、酸化膜１４５が形成され、導電膜１５１と、酸化物半導体１３０及び絶縁膜１２０との境界において、酸化膜１５５が形成されている点において、図１（Ｂ）に示す断面図と相違する。

酸化物（酸化物半導体１３０及び酸素を含む絶縁膜１２０）とＣｕ−Ｘ合金を含む導電膜（導電膜１４１、１５１）を接して加熱した場合、該酸化物と該導電膜との界面近傍に、Ｃｕ−Ｘ合金中のＸが偏析し酸素と反応して、酸化膜１４５、１５５が形成される。なお、ＸにＭｎを選んだ場合、酸化膜１４５、１５５に含まれる物質としては、例えば、Ｍｎ酸化物や、Ｉｎ−Ｍｎ酸化物（酸化物半導体１３０がＩｎを含む場合）、Ｇａ−Ｍｎ酸化物（酸化物半導体１３０がＧａを含む場合）、Ｉｎ−Ｇａ−Ｍｎ酸化物（酸化物半導体１３０がＩｎとＧａを含む場合）、Ｉｎ−Ｇａ−Ｚｎ−Ｍｎ酸化物（酸化物半導体１３０がＩｎ、Ｇａ及びＺｎを含む場合）、Ｓｉ−Ｍｎ酸化物（絶縁膜１２０がシリコンを含む場合）、Ａｌ−Ｍｎ酸化物（絶縁膜１２０がアルミニウムを含む場合）、またはＨｆ−Ｍｎ酸化物（絶縁膜１２０がハフニウムを含む場合）等が挙げられる。また、Ｃｕ−Ｍｎ合金に含まれていた多くのＭｎは酸素と反応し、酸化膜１４５、１５５を形成するため、酸化膜１４５及び酸化膜１５５に含まれるＭｎの濃度は、導電膜１４１、１４２、１５１、１５２に含まれるＭｎの濃度よりも多い。

酸化膜１４５、１５５は、ソース電極１４０及びドレイン電極１５０に含まれるＣｕが、電極の外に拡散し、酸化物半導体１３０に悪影響を与えることを防ぐ役割をもつ。ソース電極１４０及びドレイン電極１５０を上記構成とすることで、信頼性が高く、且つ導電率が高い半導体装置とすることができる。

図２（Ｂ）はトランジスタ１０１の断面図を示す。図２（Ｂ）に示す断面図は、酸化膜１４５がソース電極１４０を取り囲み、酸化膜１５５がドレイン電極１５０を取り囲んでいる点において、図２（Ａ）の断面図と相違する。酸化膜１４５は、ソース電極１４０の上面、下面及び側面に形成され、酸化膜１５５は、ドレイン電極１５０の上面、下面及び側面に形成されている。図２（Ｂ）は、導電膜１４１、１５１をエッチングで形成する際に、導電膜１４１、１５１に含まれていたＣｕ−Ｘ合金が導電膜１４２、１５２の側面及び上面に付着し、その後の加熱によって、導電膜１４２、１５２の上面及び側面にも、酸化膜１４５、１５５が形成された例を示している。酸化膜１４５、１５５が、Ｃｕを含む電極を取り囲むことで、Ｃｕの拡散をより効果的に防ぐことができる。

以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明する。

＜基板＞
基板１１０は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、トランジスタのゲート電極１７０、ソース電極１４０、及びドレイン電極１５０のうち少なくとも一つは、上記の他のデバイスと電気的に接続されていてもよい。また、基板１１０と導電膜１７２との間に絶縁膜を設けてもよい。

＜絶縁膜＞
絶縁膜１２０は、基板１１０からの不純物の拡散を防止する役割を有するほか、酸化物半導体１３０に酸素を供給する役割を担うことができる。したがって、絶縁膜１２０は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜であることがより好ましい。例えば、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０^１９ａｔｏｍｓ／ｃｍ^３以上である膜とする。なお、上記ＴＤＳ分析時における基板温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。また、上述のように基板１１０に他のデバイスが形成されている場合、または本実施の形態で示すように導電膜１７２が形成されている場合、絶縁膜１２０は、表面が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。

絶縁膜１２０は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いて形成することができる。

＜酸化物半導体＞
酸化物半導体１３０は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）がある。とくに、酸化物半導体１３０としては、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）を用いると好ましい。

ただし、酸化物半導体１３０は、インジウムを含む酸化物に限定されない。酸化物半導体１３０は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。

酸化物半導体１３０がスパッタリング法で作製されたＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体１３０の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

次に、酸化物半導体１３１乃至１３３の積層により構成される酸化物半導体１３０の機能及びその効果について、図３に示すエネルギーバンド構造図を用いて説明する。図３は、図１（Ｃ）にＣ１−Ｃ２の一点鎖線で示した部位のエネルギーバンド構造を示している。また、図３は、トランジスタ１０１のチャネル形成領域のエネルギーバンド構造を示している。

図３中、Ｅｃ１２０、Ｅｃ１３１、Ｅｃ１３２、Ｅｃ１３３、Ｅｃ１６０は、それぞれ、絶縁膜１２０、酸化物半導体１３１、酸化物半導体１３２、酸化物半導体１３３、ゲート絶縁膜１６０の伝導帯下端のエネルギーを示している。

ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。

なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ、電子親和力は約４．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は約５．０ｅＶである。

絶縁膜１２０とゲート絶縁膜１６０は絶縁体であるため、Ｅｃ１２０とＥｃ１６０は、Ｅｃ１３１、Ｅｃ１３２、及びＥｃ１３３よりも真空準位に近い（電子親和力が小さい）。

また、Ｅｃ１３１は、Ｅｃ１３２よりも真空準位に近い。具体的には、Ｅｃ１３１は、Ｅｃ１３２よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。

また、Ｅｃ１３３は、Ｅｃ１３２よりも真空準位に近い。具体的には、Ｅｃ１３３は、Ｅｃ１３２よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。

また、酸化物半導体１３１と酸化物半導体１３２との界面近傍、及び、酸化物半導体１３２と酸化物半導体１３３との界面近傍では、混合領域が形成されるため、伝導帯下端のエネルギーは連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんどない。

従って、当該エネルギーバンド構造を有する積層構造において、電子は酸化物半導体１３２を主として移動することになる。そのため、酸化物半導体１３１と絶縁膜１２０との界面、または、酸化物半導体１３３とゲート絶縁膜１６０との界面に準位が存在したとしても、当該準位は電子の移動にほとんど影響しない。また、酸化物半導体１３１と酸化物半導体１３２との界面、及び酸化物半導体１３３と酸化物半導体１３２との界面に準位が存在しないか、ほとんどないため、当該領域において電子の移動を阻害することもない。従って、上記酸化物半導体の積層構造を有するトランジスタ１０１は、高い電界効果移動度を実現することができる。

なお、図３に示すように、酸化物半導体１３１と絶縁膜１２０の界面、及び酸化物半導体１３３とゲート絶縁膜１６０の界面近傍には、不純物や欠陥に起因したトラップ準位Ｅｔ３００が形成され得るものの、酸化物半導体１３１、１３３があることにより、酸化物半導体１３２と当該トラップ準位とを遠ざけることができる。

特に、本実施の形態に例示するトランジスタ１０１は、チャネル幅方向において、酸化物半導体１３２の上面と側面が酸化物半導体１３３と接し、酸化物半導体１３２の下面が酸化物半導体１３１と接して形成されている（図１（Ｃ）参照。）。このように、酸化物半導体１３２を酸化物半導体１３１、１３３で囲む構成とすることで、上記トラップ準位の影響をさらに低減することができる。

ただし、Ｅｃ１３１またはＥｃ１３３と、Ｅｃ１３２とのエネルギー差が小さい場合、酸化物半導体１３２の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。

従って、Ｅｃ１３１とＥｃ１３２とのエネルギー差、及び、Ｅｃ１３３とＥｃ１３２とのエネルギー差を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、トランジスタの電気特性を良好なものとすることができるため、好ましい。

また、酸化物半導体１３１、１３３のバンドギャップは、酸化物半導体１３２のバンドギャップよりも広いほうが好ましい。

酸化物半導体１３１、１３３には、例えば、Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを酸化物半導体１３２よりも高い原子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合するため、酸素欠損が酸化物半導体に生じることを抑制する機能を有する。すなわち、酸化物半導体１３１、１３３は、酸化物半導体１３２よりも酸素欠損が生じにくいということができる。

なお、酸化物半導体１３１、１３２、１３３が、少なくともインジウム、亜鉛及びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物半導体１３１をＩｎ：Ｍ：Ｚｎ＝ｘ_１：ｙ_１：ｚ_１［原子数比］、酸化物半導体１３２をＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２［原子数比］、酸化物半導体１３３をＩｎ：Ｍ：Ｚｎ＝ｘ_３：ｙ_３：ｚ_３［原子数比］とすると、ｙ_１／ｘ_１及びｙ_３／ｘ_３がｙ_２／ｘ_２よりも大きくなることが好ましい。ｙ_１／ｘ_１及びｙ_３／ｘ_３はｙ_２／ｘ_２よりも１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物半導体１３２において、ｙ_２がｘ_２以上であるとトランジスタの電気特性を安定させることができる。ただし、ｙ_２がｘ_２の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ_２はｘ_２の３倍未満であることが好ましい。

酸化物半導体１３１、１３３のＺｎ及びＯを除いてのＩｎ及びＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また、酸化物半導体１３２のＺｎ及びＯを除いてのＩｎ及びＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。

酸化物半導体１３１、１３３の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物半導体１３２の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物半導体１３２は、酸化物半導体１３１、１３３より厚い方が好ましい。

なお、酸化物半導体をチャネルとするトランジスタに安定した電気特性を付与するためには、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体のキャリア密度が、１×１０^１７／ｃｍ^３未満であること、好ましくは１×１０^１５／ｃｍ^３未満であること、さらに好ましくは１×１０^１３／ｃｍ^３未満であることを指す。

また、酸化物半導体において、水素、窒素、炭素、シリコン、及び主成分以外の金属元素は不純物となる。例えば、水素及び窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは酸化物半導体中で不純物準位の形成に寄与する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。したがって、酸化物半導体１３１、１３２、１３３の層中や、それぞれの界面において不純物濃度を低減させることが好ましい。

酸化物半導体を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析において、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、シリコン濃度を１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。また、水素濃度は、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。また、窒素濃度は、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、酸化物半導体が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物半導体の結晶性を低下させることがある。酸化物半導体の結晶性を低下させないためには、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、シリコン濃度を１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする部分を有していればよい。また、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、炭素濃度を１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする部分を有していればよい。

また、上述のように高純度化された酸化物半導体をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流を１０^−２４Ａ／μｍから１０^−２０Ａ／μｍにまで低減することが可能となる。

本実施の形態に例示するトランジスタ１０１は、酸化物半導体１３２のチャネル幅方向を電気的に取り囲むようにゲート電極１７０が形成されているため、酸化物半導体１３２に対しては垂直方向からのゲート電界に加えて、側面方向からのゲート電界が印加される（図１（Ｃ）参照）。すなわち、酸化物半導体１３２の全体的にゲート電界が印加させることとなり、電流はチャネルとなる酸化物半導体１３２全体に流れるようになり、さらにオン電流を高められる。

＜導電膜＞
ゲート電極１７０及び導電膜１７２は、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、ゲート電極１７０及び導電膜１７２は、一層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。

また、ゲート電極１７０及び導電膜１７２には、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。

＜ゲート絶縁膜＞
ゲート絶縁膜１６０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以上含む絶縁膜を用いることができる。また、ゲート絶縁膜１６０は上記材料の積層であってもよい。なお、ゲート絶縁膜１６０に、ランタン（Ｌａ）、窒素、ジルコニウム（Ｚｒ）などを、不純物として含んでいてもよい。

また、ゲート絶縁膜１６０の積層構造の一例について説明する。ゲート絶縁膜１６０は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、及び酸化シリコンまたは酸化窒化シリコンを含むと好ましい。

酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、等価酸化膜厚に対して物理的な膜厚を大きくできるため、等価酸化膜厚を１０ｎｍ以下または５ｎｍ以下とした場合でも、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実現することができる。

＜保護絶縁膜＞
絶縁膜１８０は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１８０を設けることで、酸化物半導体１３０からの酸素の外部への拡散と、外部から酸化物半導体１３０への水素、水等の入り込みを防ぐことができる。絶縁膜１８０としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。

酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果が高いので絶縁膜１８０に適用するのに好ましい。したがって、酸化アルミニウム膜は、トランジスタの作製工程中及び作製後において、トランジスタの電気特性の変動要因となる水素、水分などの不純物の酸化物半導体１３０への混入防止、酸化物半導体１３０を構成する主成分材料である酸素の酸化物半導体からの放出防止、絶縁膜１２０からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体中に拡散させることもできる。

＜層間絶縁膜＞
また、絶縁膜１８０上には絶縁膜１８５が形成されていることが好ましい。当該絶縁膜には、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以上含む絶縁膜を用いることができる。また、当該酸化物絶縁膜は上記材料の積層であってもよい。

＜作製方法＞
次に、図４乃至図７を参照して、本実施の形態で示すトランジスタ１０１の作製方法を説明する。図４乃至図７において、図面の左側にはトランジスタのチャネル長方向の断面を示し、右側にはチャネル幅方向の断面を示す。

まず、基板１１０上に導電膜を形成し、該導電膜を、フォトリソグラフィ工程及びエッチング工程を用いて加工して導電膜１７２を形成する。（図４（Ａ）参照）。導電膜１７２はスパッタリング法、化学気相堆積（ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、真空蒸着法、パルスレーザ堆積（ＰＬＤ（Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ））法、を用いて形成することができる。又は、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法が代表的であるが、有機金属化学気相堆積（ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法等の熱ＣＶＤ法、又は原子層堆積（ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ））法を用いてもよい。

次に、導電膜１７２上に、絶縁膜を成膜し、ＣＭＰ法を用いて該絶縁膜の表面を平坦化し、絶縁膜１２０を形成する（図４（Ｂ）参照）。絶縁膜１２０は、スパッタリング法、ＰＥＣＶＤ法、熱ＣＶＤ法、真空蒸着法、ＰＬＤ法等を用いて形成することができる。

また、絶縁膜１２０にイオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて酸素を添加してもよい。酸素を添加することによって、絶縁膜１２０から酸化物半導体１３０への酸素の供給をさらに容易にすることができる。

次に、絶縁膜１２０上に酸化物半導体１３１となる第１の酸化物半導体膜１３１ａ、酸化物半導体１３２となる第２の酸化物半導体膜１３２ａをスパッタリング法、ＣＶＤ法、ＭＢＥ法などを用いて成膜する（図４（Ｃ）参照）。

酸化物半導体膜１３２ａの形成後に、第１の加熱処理を行ってもよい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によって、酸化物半導体膜１３１ａ、１３２ａの結晶性を高め、さらに、絶縁膜１２０、及び、酸化物半導体膜１３１ａ、１３２ａから、水素や水などの不純物を除去することができる。なお、第１の加熱処理は、後述する酸化物半導体１３１、１３２を形成した後に行ってもよい。

次に、第１のレジストマスクを酸化物半導体膜１３２ａ上に形成する。レジストマスクは、例えば、電子ビーム露光、液浸露光、ＥＵＶ露光などを用いたフォトリソグラフィ法で形成することが好ましい。このとき、第１のレジストマスクの形成にネガ型のフォトレジスト材料を用いることで露光工程に要する時間を短くすることができる。当該レジストマスクを用いて、酸化物半導体膜１３１ａ、１３２ａを選択的にエッチングし、酸化物半導体１３１、１３２を形成する（図４（Ｄ）参照）。

次に、絶縁膜１２０及び酸化物半導体１３２上に、導電膜１４１ａ、１４２ａを形成する（図５（Ａ）参照）。なお、導電膜１４１ａは、後の工程で導電膜１４１、１５１になり、導電膜１４２ａは、後の工程で導電膜１４２、１５２になる。

導電膜１４１ａとしては、ソース電極１４０及びドレイン電極１５０に用いることのできる列挙した材料の中から選択することで形成できる。本実施の形態においては、導電膜１４１ａとして、Ｃｕ−Ｍｎ合金膜を用いる。なお、該Ｃｕ−Ｍｎ合金膜としては、Ｃｕ−Ｍｎ金属ターゲット（Ｃｕ：Ｍｎ＝９０：１０［原子％］）を用いてスパッタリング法により形成することができる。また、導電膜１４２ａとして、銅（Ｃｕ）膜をスパッタリング法で形成する。導電膜１４２ａは導電膜１４１ａよりも厚く成膜することが好ましい。

次に、導電膜１４２ａ上にレジスト塗布及びパターニングを行い、所望の領域にレジストマスク１４６、１５６を形成する（図５（Ｂ）参照）。

次に、レジストマスク１４６、１５６上からエッチング溶液を塗布し、導電膜１４１ａ、１４２ａをエッチングする（図５（Ｃ）参照）。導電膜１４１ａ、１４２ａをエッチングする際のエッチング溶液としては、例えば、有機酸水溶液と過酸化水素水とを含むエッチング溶液等が挙げられる。

次に、レジストマスク１４６、１５６を除去し、導電膜１４１、１４２を含むソース電極１４０と、導電膜１５１、１５２を含むドレイン電極１５０とを形成する（図６（Ａ）参照）。レジストマスク１４６、１５６の除去方法としては、例えば、レジスト剥離装置を用いて除去することができる。

次に、ソース電極１４０、ドレイン電極１５０、及び、酸化物半導体１３１、１３２上にエッチング溶液を塗布し、ソース電極１４０及びドレイン電極１５０から露出した酸化物半導体１３１、１３２の表面の一部をエッチングする（図６（Ｂ）参照）。このときに、エッチング溶液によっては、絶縁膜１２０も同時にエッチングされる。

エッチング溶液としては、例えば、リン酸、硝酸、フッ化水素酸、塩酸、硫酸、酢酸、シュウ酸などの酸系の薬液を希釈して用いることができる。ただし、エッチング溶液１６４としては、上記の酸系の薬液に限定されない。例えば、エッチング溶液１６４としては、酸化物半導体１３１、１３２に対するエッチングレートよりも、ソース電極１４０及びドレイン電極１５０に対するエッチングレートの方が遅い薬液を用いればよい。具体的には、リン酸と、キレート剤（例えば、エチレンジアミン四酢酸（ＥＤＴＡ））と、芳香族化合物系の防食剤（例えば、ベンゾトリアゾール（ＢＴＡ））を混合した混合溶液を用いることができる。

上記エッチング溶液の処理を行うことによって、酸化物半導体１３１、１３２の表面に付着した導電膜１４１ａ、１４２ａの構成元素の一部を除去することが可能となる。

次に、酸化物半導体１３１、１３２、ソース電極１４０及びドレイン電極１５０上に、酸化物半導体１３３となる第３の酸化物半導体膜１３３ａをスパッタリング法、ＣＶＤ法、ＭＢＥ法などを用いて成膜する。

次に、酸化物半導体膜１３３ａ上にゲート絶縁膜１６０となる絶縁膜１６０ａを形成する。絶縁膜１６０ａは、スパッタリング法、ＰＥＣＶＤ法、熱ＣＶＤ法、真空蒸着法、ＰＬＤ法等を用いて形成することができる。

次に、絶縁膜１６０ａ上にゲート電極１７０となる導電膜１７０ａを形成する。導電膜１７０ａは、スパッタリング法、ＰＥＣＶＤ法、熱ＣＶＤ法、真空蒸着法、ＰＬＤ法等を用いて形成することができる。

次に、導電膜１７０ａ上にレジストマスク１９０を形成する（図６（Ｃ）参照）。そして、当該レジストマスクを用いて、導電膜１７０ａを選択的にエッチングし、ゲート電極１７０を形成する。

続いて、ゲート電極１７０をマスクとして絶縁膜１６０ａを選択的にエッチングし、ゲート絶縁膜１６０を形成する。

続いて、ゲート電極１７０またはゲート絶縁膜１６０をマスクとして酸化物半導体膜１３３ａをエッチングし、酸化物半導体１３３を形成する（図７（Ａ）参照）。

上記、導電膜１７０ａ、絶縁膜１６０ａ、及び、酸化物半導体膜１３３ａのエッチングは各層毎に行ってもよいし、連続で行ってもよい。また、エッチング方法はドライエッチング、ウエットエッチングのどちらを用いてもよく、各層毎に適切なエッチング方法を選択してもよい。

次に、ソース電極１４０、ドレイン電極１５０、及び、ゲート電極１７０上に、絶縁膜１８０及び絶縁膜１８５を形成する（図７（Ｂ）参照）。絶縁膜１８０及び絶縁膜１８５は、スパッタリング法、ＰＥＣＶＤ法、熱ＣＶＤ法、真空蒸着法、ＰＬＤ法等を用いて形成することができる。

また、絶縁膜１８０及び／または絶縁膜１８５にイオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて酸素を添加してもよい。酸素を添加することによって、絶縁膜１８０及び／または絶縁膜１８５から酸化物半導体１３０への酸素の供給をさらに容易にすることができる。

次に、第２の加熱処理を行う。第２の加熱処理は、絶縁膜１８０または絶縁膜１８５成膜後に、１００℃以上１０００℃以下、好ましくは２００℃以上６５０℃以下、さらに好ましくは２５０℃以上５００℃以下、さらに好ましくは２５０℃以上３５０℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。第２の加熱処理により、絶縁膜１２０、絶縁膜１８０、絶縁膜１８５から過剰酸素が放出されやすくなり、酸化物半導体１３０の酸素欠損を低減することができる。

また、例えば、導電膜１４１、１５１にＣｕ−Ｍｎ合金膜を用い、導電膜１４２、１５２にＣｕ膜を用いた場合、第２の加熱処理によって、Ｃｕ−Ｍｎ合金膜のＭｎが、酸化物半導体または酸素を含む絶縁膜との界面にマンガン酸化物を形成する。マンガン酸化物が形成されることで、酸化物半導体１３１、１３２に、Ｃｕが入り込むのを抑制することができる。

以上の工程において、図１に示したトランジスタ１０１を作製することができる。

なお、本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的にはスパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ法やＡＬＤ法などがある。

熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。

また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。

ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。

ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ‐Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジエチル亜鉛を用いることができる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ_３）_３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ_３）_３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ_３）_２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ_２Ｈ_５）_３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ_２Ｈ_５）_２）を用いることもできる。

例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ_３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ_３）_２］_４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。

例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウムＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ_２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ_３）_３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。

例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ_２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。

例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ_６ガスとＢ_２Ｈ_６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ_６ガスとＨ_２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ_２Ｈ_６ガスに代えてＳｉＨ_４ガスを用いてもよい。

例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ‐Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ_３）_３ガスとＯ_３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ_３）_３ガスとＯ_３ガスを同時に導入してＧａ‐Ｏ層を形成し、更にその後Ｚｎ（ＣＨ_３）_２とＯ_３ガスを同時に導入してＺｎ‐Ｏ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ_３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたたＨ_２Ｏガスを用いても良いが、Ｈを含まないＯ_３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ_３）_３ガスにかえて、Ｉｎ（Ｃ_２Ｈ_５）_３ガスを用いても良い。また、Ｇａ（ＣＨ_３）_３ガスにかえて、Ｇａ（Ｃ_２Ｈ_５）_３ガスを用いても良い。また、Ｉｎ（ＣＨ_３）_３ガスにかえて、Ｉｎ（Ｃ_２Ｈ_５）_３ガスを用いても良い。また、Ｚｎ（ＣＨ_３）_２ガスを用いても良い。

なお、本実施の形態は、本明細書で示す他の実施の形態及び実施例と適宜組み合わせることができる。

（実施の形態２）
本実施の形態では、本発明の一態様のトランジスタ１０２及びトランジスタ１０３について、図８を参照して説明する。

図８（Ａ）は本発明の一態様であるトランジスタ１０２のチャネル長方向の断面図である。トランジスタ１０２は、実施の形態１に示したトランジスタ１０１において、ソース電極１４０を導電膜１４１の一層のみで構成し、ドレイン電極１５０を導電膜１５１の一層のみで構成した場合のトランジスタである。

トランジスタ１０１と同様に、トランジスタ１０２の導電膜１４１及び導電膜１５１は、Ｃｕ−Ｘ合金膜を用いると好ましい。

トランジスタ１０２は、ソース電極１４０及びドレイン電極１５０が一層のみで済むため、トランジスタ１０１と比べて、作製工程が単純である。

図８（Ｂ）は本発明の一態様であるトランジスタ１０３のチャネル長方向の断面図である。トランジスタ１０３は、実施の形態１で示したトランジスタ１０１において、ソース電極１４０を、下から順に、導電膜１４１、導電膜１４２、導電膜１４３から成る積層構造とし、ドレイン電極１５０を、下から順に、導電膜１５１、導電膜１５２、導電膜１５３から成る積層構造とした場合のトランジスタである。

トランジスタ１０１と同様に、トランジスタ１０３の導電膜１４１、１５１は、Ｃｕ−Ｘ合金膜を用いると好ましい。また、トランジスタ１０３の導電膜１４２、１５２は、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、または銀（Ａｇ）等の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜を用いると好ましい。

また、導電膜１４３、１５３はＣｕ−Ｘ合金膜とすることが好ましい。導電膜１４３、１５３をＣｕ−Ｘ合金膜とすることで、ソース電極１４０及びドレイン電極１５０は、絶縁膜１８０との密着性を高めることができる。

また、導電膜１４３、１５３は、絶縁膜１８０を形成する際に、導電膜１４２、１５２を保護する機能を有する。その結果、トランジスタ１０３は、トランジスタ１０１よりも、耐熱性が向上し、より高温での作製が可能になる。

図２０（Ａ）は、図８（Ａ）に示したトランジスタ１０２に、加熱処理を施した場合の断面図である。図２０（Ａ）は、酸化膜１４５がソース電極１４０を取り囲み、酸化膜１５５がドレイン電極１５０を取り囲んでいる点で、図８（Ａ）と相違する。酸化膜１４５はソース電極１４０の上面、下面及び側面に形成され、酸化膜１５５はドレイン電極１５０の上面、下面及び側面に形成されている。

図２０（Ｂ）は、図８（Ｂ）に示したトランジスタ１０３に、加熱処理を施した場合の断面図である。図２０（Ｂ）は、酸化膜１４５がソース電極１４０を取り囲み、酸化膜１５５がドレイン電極１５０を取り囲んでいる点で、図８（Ｂ）と相違する。酸化膜１４５はソース電極１４０の上面、下面または側面に形成され、酸化膜１５５はドレイン電極１５０の上面、下面または側面に形成されている。

なお、酸化膜１４５、１５５の詳細については、実施の形態１における、酸化膜１４５、１５５に関する記載を参照する。

酸化膜１４５、１５５は、ソース電極１４０及びドレイン電極１５０に含まれるＣｕが、電極の外に拡散し、酸化物半導体１３０に悪影響を与えることを防ぐ役割をもつ。ソース電極１４０及びドレイン電極１５０を上記構成とすることで、信頼性が高く、且つ導電率が高い半導体装置を提供することができる。

また、本実施の形態に示したトランジスタは、導電膜１７２を第２のゲート電極（バックゲート）として用いるが、トランジスタを動作させる上で必要がなければ、導電膜１７２を省略してもよい。

なお、本実施の形態は、本明細書で示す他の実施の形態及び実施例と適宜組み合わせることができる。

（実施の形態３）
本実施の形態では、本発明の一態様のトランジスタ３０１、トランジスタ３０２及びトランジスタ３０３について、図９を参照して説明する。

図９は、本発明の一態様のトランジスタ３０１、３０２、３０３のチャネル長方向断面図である。トランジスタ３０１、３０２、３０３は、実施の形態１で示したトランジスタ１０１において、ソース電極１４０をソース電極３４０に、ドレイン電極１５０をドレイン電極３５０に、ゲート電極１７０をＣｕ−Ｘ合金膜を含むゲート電極３７０に置き換えた場合のトランジスタである。上記以外の構成において、トランジスタ３０１、３０２、３０３と、トランジスタ１０１は同一である。

ソース電極３４０及びドレイン電極３５０には、アルミニウム、チタン、クロム、ニッケル、モリブデン、タンタル、タングステン、ルテニウムなどを含む導電膜を用いればよい。なお、複数種の導電膜を積層しても構わない。

図９（Ａ）に示すトランジスタ３０１は、ゲート電極３７０の構成を、下から順に、導電膜３７１、導電膜３７２から成る積層構造とした場合のトランジスタである。

トランジスタ３０１において、導電膜３７１には、Ｃｕ−Ｘ合金膜を用いると好ましい。導電膜３７１にＣｕ−Ｘ合金膜を用いることで、ゲート電極３７０とゲート絶縁膜１６０との密着性を高めることが可能となる。また、ゲート絶縁膜１６０が酸化膜の場合、導電膜３７１にＣｕ−Ｘ合金膜を用い、加熱処理を行うことで、Ｃｕ−Ｘ合金膜中のＸがゲート絶縁膜１６０との界面にＸの酸化膜を形成する場合がある。該酸化膜が形成されることで、Ｃｕ−Ｘ合金膜中のＣｕが、ゲート絶縁膜１６０、さらには酸化物半導体１３０に入り込むのを防ぐことができる。酸化物半導体１３０にＣｕが入り込むのを防ぐことで、信頼性の高い半導体装置を提供することができる。また、導電膜３７２には、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、または銀（Ａｇ）等の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜を用いると好ましい。また、導電膜３７２は、導電膜３７１よりも膜厚を厚く形成すると、ゲート電極３７０の導電率が向上するため好ましい。

上記加熱処理は、１００℃以上１０００℃以下、好ましくは２５０℃以上６５０℃以下、さらに好ましくは３００℃以上５００℃以下の温度で行ってもよい。また、上記加熱処理は、成膜工程（Ｃｕ−Ｘ合金膜の成膜処理、またはそれ以降の工程で行われる成膜処理を含む）の際に、基板に加える熱で行ってもよい。

ゲート電極３７０は、配線等としても機能する。よって、ゲート電極３７０が、Ｃｕ−Ｘ合金と、銅、アルミニウム、金又は銀等の低抵抗材料を含むことで、配線遅延が抑制され高速動作が可能な半導体装置を作製することができる。

図９（Ｂ）に示すトランジスタ３０２は、トランジスタ３０１において、ゲート電極３７０を、導電膜３７１の一層のみで作製した場合のトランジスタである。

トランジスタ３０２は、ゲート電極３７０が一層のみで済むため、トランジスタ３０１と比べて、作製工程が単純になる。

トランジスタ３０１と同様に、トランジスタ３０２の導電膜３７１は、Ｃｕ−Ｘ合金膜を用いると好ましい。

図９（Ｃ）に示すトランジスタ３０３は、トランジスタ３０１において、ゲート電極３７０の構成を、下から順に、導電膜３７１、３７２、３７３の積層構造とした場合のトランジスタである。

トランジスタ３０１と同様に、トランジスタ３０３の導電膜３７１は、Ｃｕ−Ｘ合金膜を用いると好ましい。また、トランジスタ３０３の導電膜３７２は、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、または銀（Ａｇ）等の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜を用いると好ましい。

導電膜３７３はＣｕ−Ｘ合金膜とすることが好ましい。導電膜３７３をＣｕ−Ｘ合金膜とすることで、ゲート電極３７０は、絶縁膜１８０との密着性を高めることができる。

また、導電膜３７３は、絶縁膜１８０を形成する際に、導電膜３７２を保護する機能を有する。その結果、トランジスタ３０３は、トランジスタ３０１よりも、耐熱性が向上し、より高温での作製が可能になる。

図２１（Ａ）は、図９（Ａ）に示したトランジスタ３０１の断面図において、ゲート電極３７０に加熱処理を施した場合の断面図である。図２１（Ａ）は、酸化膜３７５がゲート電極３７０を取り囲んでいる点で、図９（Ａ）と相違する。酸化膜３７５はゲート電極３７０の上面、下面または側面に形成されている。

図２１（Ｂ）は、図９（Ｂ）に示したトランジスタ３０２の断面図において、ゲート電極３７０に加熱処理を施した場合の断面図である。図２１（Ｂ）は、酸化膜３７５がゲート電極３７０を取り囲んでいる点で、図９（Ｂ）と相違する。酸化膜３７５はゲート電極３７０の上面、下面または側面に形成されている。

図２１（Ｃ）は、図９（Ｃ）に示したトランジスタ３０３の断面図において、ゲート電極３７０に加熱処理を施した場合の断面図である。図２１（Ｃ）は、酸化膜３７５がゲート電極３７０を取り囲んでいる点で、図９（Ｃ）と相違する。酸化膜３７５はゲート電極３７０の上面、下面または側面に形成されている。

なお、酸化膜３７５の詳細については、実施の形態１における、酸化膜１４５、１５５に関する記載を参照する。

酸化膜３７５は、ゲート電極３７０に含まれるＣｕが、電極の外に拡散し、酸化物半導体１３０に悪影響を与えることを防ぐ役割をもつ。ゲート電極３７０を上記構成とすることで、信頼性が高く、且つ導電率が高い半導体装置を提供することができる。

本実施の形態に示したトランジスタは、導電膜１７２を第２のゲート電極（バックゲート）として用いるが、トランジスタを動作させる上で必要がなければ、導電膜１７２を省略してもよい。

なお、本実施の形態は、本明細書で示す他の実施の形態及び実施例と適宜組み合わせることができる。

（実施の形態４）
本実施の形態では、本発明の一態様のトランジスタ４０１、トランジスタ４０２、及び、トランジスタ４０３について、図１０を参照して説明する。

図１０に示すトランジスタ４０１、４０２、４０３は、実施の形態３で示したトランジスタ３０１において、ゲート電極３７０を実施の形態１で示したゲート電極１７０に置き換え、第２のゲート電極として用いる導電膜１７２をＣｕ−Ｘ合金膜を含む導電膜４７０に置き換えた場合のトランジスタである。

図１０（Ａ）に示すトランジスタ４０１は、導電膜４７０の構成を、下から順に、導電膜４７１、導電膜４７２の積層構造とした場合のトランジスタである。

トランジスタ４０１において、基板１１０と接する導電膜４７１には、Ｃｕ−Ｘ合金膜を用いると好ましい。導電膜４７１にＣｕ−Ｘ合金膜を用いることで、基板１１０との密着性が向上する。また、基板１１０の表面が酸化物を含む場合、加熱処理を行うことで、Ｃｕ−Ｘ合金膜中のＸが基板１１０との界面にＸの酸化膜を形成する場合がある。該酸化膜が形成されることで、Ｃｕ−Ｘ合金膜中のＣｕが、基板１１０に入り込むのを抑制することができる。基板１１０に半導体素子が形成されている場合、基板１１０に侵入したＣｕは、該半導体素子の電気特性を劣化させることがあるので、基板１１０にＣｕが入り込むのを防ぐことは重要である。また、導電膜４７２には、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、または銀（Ａｇ）等の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜を用いると好ましい。また、導電膜４７２は、導電膜４７１よりも膜厚を厚く形成すると、導電膜４７０の導電率が向上するため好ましい。

上記加熱処理は、１００℃以上１０００℃以下、好ましくは２５０℃以上６５０℃以下、さらに好ましくは３００℃以上５００℃以下の温度で行ってもよい。また、上記加熱処理は、成膜工程（Ｃｕ−Ｘ合金膜の成膜処理、またはそれ以降の工程で行われる成膜処理を含む）の際に、基板に加える熱で行ってもよい。

導電膜４７０は、配線等としても機能する。よって、導電膜４７０が、Ｃｕ−Ｘ合金と、銅、アルミニウム、金又は銀等の低抵抗材料を含むことで、配線遅延が抑制され高速動作が可能な半導体装置を作製することができる。

図１０（Ｂ）に示すトランジスタ４０２は、導電膜４７０の構成を導電膜４７１の一層だけとした場合のトランジスタである。

トランジスタ４０２は、導電膜４７０が一層のみで済むため、トランジスタ４０１と比べて、作製工程が単純になるという特徴をもつ。

図１０（Ｃ）に示すトランジスタ４０３は、導電膜４７０の構成を、下から順に、導電膜４７１、導電膜４７２、導電膜４７３から成る積層構造とした場合のトランジスタである。

トランジスタ４０１と同様に、トランジスタ４０３の導電膜４７１は、Ｃｕ−Ｘ合金膜を用いると好ましい。また、トランジスタ４０２の導電膜４７２は、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、または銀（Ａｇ）等の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜を用いると好ましい。

導電膜４７３はＣｕ−Ｘ合金膜とすることが好ましい。導電膜４７３をＣｕ−Ｘ合金膜とすることで、導電膜４７０は、絶縁膜１２０との密着性を高めることができる。

また、導電膜４７３は、絶縁膜１２０を形成する際に、導電膜４７２を保護する機能を有する。その結果、トランジスタ４０３は、トランジスタ４０１よりも、耐熱性が向上し、より高温での作製が可能になる。

本実施の形態に示したトランジスタは、図２１に示したトランジスタ３０１、３０２、３０３と同様に、導電膜４７０に熱を加えることで、導電膜４７０の下面、上面または側面に酸化膜を形成することができる。例えば、導電膜４７１または導電膜４７３がＣｕ−Ｍｎ合金を含む場合、導電膜４７０に熱を加えることで、導電膜４７０の下面、上面または側面にマンガン酸化物を含む酸化膜を形成することができる。該酸化膜は導電膜４７０に含まれるＣｕが、導電膜４７０の外に拡散し、酸化物半導体１３０に悪影響を与えることを防ぐ役割を持つ。

なお、本実施の形態は、本明細書で示す他の実施の形態及び実施例と適宜組み合わせることができる。

（実施の形態５）
本実施の形態では、本発明の一態様であるトランジスタ５０１及びトランジスタ６０１について、図１１及び図１２を参照して説明する。

図１１（Ａ）、（Ｂ）、（Ｃ）は、本発明の一態様のトランジスタ５０１の上面図及び断面図である。図１１（Ａ）は上面図であり、図１１（Ａ）に示す一点鎖線Ｂ１−Ｂ２方向の断面が図１１（Ｂ）に相当する。また、図１１（Ａ）に示す一点鎖線Ｂ３−Ｂ４方向の断面が図１１（Ｃ）に相当する。なお、図１１（Ａ）、（Ｂ）、（Ｃ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Ｂ１−Ｂ２方向をチャネル長方向、一点鎖線Ｂ３−Ｂ４方向をチャネル幅方向と呼称する場合がある。

図１１に示すトランジスタ５０１は、実施の形態１で示したトランジスタ１０１において、三層の積層からなる酸化物半導体１３０を、一層の酸化物半導体で構成される酸化物半導体５３０に置き換えた場合のトランジスタである。トランジスタ５０１は、ソース電極１４０及びドレイン電極１５０にゲート絶縁膜１６０が接している。上記以外の構成は、トランジスタ１０１とトランジスタ５０１で同一である。

酸化物半導体５３０の詳細については、実施の形態１で示した酸化物半導体１３２の記載を参照する。

酸化物半導体５３０は、一層の酸化物半導体で構成されているため、トランジスタ５０１は、トランジスタ１０１と比べて、製造方法が単純である。

なお、本実施の形態は、本明細書で示す他の実施の形態及び実施例と適宜組み合わせることができる。

図１２（Ａ）、（Ｂ）、（Ｃ）は、本発明の一態様のトランジスタ６０１の上面図及び断面図である。図１２（Ａ）は上面図であり、図１２（Ａ）に示す一点鎖線Ｃ１−Ｃ２方向の断面が図１２（Ｂ）に相当する。また、図１２（Ａ）に示す一点鎖線Ｃ３−Ｃ４方向の断面が図１２（Ｃ）に相当する。なお、図１２（Ａ）、（Ｂ）、（Ｃ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Ｃ１−Ｃ２方向をチャネル長方向、一点鎖線Ｃ３−Ｃ４方向をチャネル幅方向と呼称する場合がある。

図１２に示すトランジスタ６０１は、実施の形態１で示したトランジスタ１０１において、酸化物半導体１３０を、酸化物半導体６３０に置き換えた場合のトランジスタである。酸化物半導体６３０は、酸化物半導体６３１、酸化物半導体６３２、酸化物半導体６３３の順の積層で構成されている。トランジスタ１０１と比較した場合、トランジスタ６０１は、酸化物半導体が３層からなるという点で同一であるが、トランジスタ１０１は、酸化物半導体１３３がソース電極１４０及びドレイン電極１５０の上に配置されているのに対し、トランジスタ６０１は酸化物半導体６３３がソース電極１４０及びドレイン電極１５０の下に配置されている点が異なる。上記以外の構成は、トランジスタ１０１とトランジスタ６０１で同一である。

酸化物半導体６３１の詳細については、実施の形態１で示した酸化物半導体１３１の記載を参照し、酸化物半導体６３２の詳細については、実施の形態１で示した酸化物半導体１３２の詳細を参照し、酸化物半導体６３３の詳細については、実施の形態１で示した酸化物半導体１３３の記載を参照すればよい。

トランジスタ６０１は、酸化物半導体６３１、６３２、６３３を、同一の成膜装置内で、途中で大気雰囲気に曝露することなく連続して成膜することができるため、トランジスタ１０１よりも、不純物（水素、窒素、炭素、シリコン、及び主成分以外の金属元素など）が少ない酸化物半導体を形成することができる。

本実施の形態に示したトランジスタは、導電膜１７２を第２のゲート電極（バックゲート）として用いるが、トランジスタを動作させる上で必要がなければ、導電膜１７２を省略してもよい。

なお、本実施の形態は、本明細書で示す他の実施の形態及び実施例と適宜組み合わせることができる。

（実施の形態６）
本実施の形態では、本発明の一態様のトランジスタを利用した半導体装置の一例について図１３を参照して説明する。

［断面構造］
図１３（Ａ）に本発明の一態様の半導体装置の断面図を示す。図１３（Ａ）に示す半導体装置は、基板２００１と、素子分離層２００２と、トランジスタ２２００と、トランジスタ２１００と、複数のプラグ２００３と、複数の配線２００４と、配線２００５と、配線２００６と、絶縁膜２００７と、を有している。また、トランジスタ２２００は、ソースまたはドレインとして機能する不純物領域２２０１と、ゲート絶縁膜２２０２と、ゲート電極２２０３と、側壁絶縁層２２０４と、を有している。なお、一点鎖線より左側がトランジスタのチャネル長方向の断面、右側がチャネル幅方向の断面である

配線２００５は、トランジスタ２１００のソース電極及びドレイン電極と、同じ作製工程で、形成してもよい。

図１３（Ａ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ２２００を有し、上部に第２の半導体材料を用いたトランジスタ２１００を有している。図１３（Ａ）では、トランジスタ２１００として、先の実施の形態１で例示したトランジスタ１０１を適用した例を示している。

第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い。

トランジスタ２２００は、ｎチャネル型のトランジスタまたはｐチャネル型のトランジスタのいずれであってもよく、回路によって適切なトランジスタを用いればよい。

また、トランジスタ２２００は、側壁絶縁層２２０４の下に、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域やエクステンション領域として機能する不純物領域を設けてもよい。特に、トランジスタ２２００をｎチャネル型とする場合は、ホットキャリアによる劣化を抑制するため、ＬＤＤ領域やエクステンション領域を設けることが好ましい。

また、トランジスタ２２００としてシリサイド（サリサイド）を有するトランジスタや、側壁絶縁層２２０４を有さないトランジスタを用いてもよい。シリサイド（サリサイド）を有する構造であると、ソース領域及びドレイン領域がより低抵抗化でき、半導体装置の高速化が可能である。また、低電圧で動作できるため、半導体装置の消費電力を低減することが可能である。

このように、２種類のトランジスタを積層することにより、回路の占有面積が低減され、より高密度に複数の回路を配置することができる。

ここで、下層に設けられるトランジスタ２２００にシリコン系半導体材料を用いた場合、トランジスタ２２００の半導体膜の近傍に設けられる絶縁膜中の水素はシリコンのダングリングボンドを終端し、トランジスタ２２００の信頼性を向上させる効果がある。一方、上層に設けられるトランジスタ２１００に酸化物半導体を用いた場合、トランジスタ２１００の半導体膜の近傍に設けられる絶縁膜中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなるため、トランジスタ２１００の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたトランジスタ２２００の上層に酸化物半導体を用いたトランジスタ２１００を積層して設ける場合、これらの間に水素の拡散を防止する機能を有する絶縁膜２００７を設けることは特に効果的である。絶縁膜２００７により、下層に水素を閉じ込めることでトランジスタ２２００の信頼性が向上することに加え、下層から上層に水素が拡散することが抑制されることでトランジスタ２１００の信頼性も同時に向上させることができる。

絶縁膜２００７としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。

なお、トランジスタ２２００は、プレーナ型のトランジスタだけでなく、様々なタイプのトランジスタとすることができる。例えば、ＦＩＮ（フィン）型、ＴＲＩ−ＧＡＴＥ（トライゲート）型などのトランジスタなどとすることができる。その場合の断面図の例を、図１３（Ｄ）に示す。半導体基板２２１１の上に、絶縁膜２２１２が設けられている。半導体基板２２１１は、先端の細い凸部（フィンともいう）を有する。なお、凸部の上には、絶縁膜が設けられていてもよい。その絶縁膜は、凸部を形成するときに、半導体基板２２１１がエッチングされないようにするためのマスクとして機能するものである。なお、凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端が太い凸部であってもよい。半導体基板２２１１の凸部の上には、ゲート絶縁膜２２１４が設けられ、その上には、ゲート電極２２１３及び側壁絶縁層２２１６が設けられている。半導体基板２２１１には、ソース又はドレインとして機能する不純物領域２２１５が形成されている。なお、ここでは、半導体基板２２１１が、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これに限定されない。例えば、ＳＯＩ基板を加工して、凸部を有する半導体領域を形成しても構わない。

なお、図１３（Ａ）、（Ｄ）において、符号及びハッチングパターンが与えられていない領域は絶縁体で構成された領域を表している。これらの領域には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上の材料を含む絶縁体を用いることができる。また、当該領域には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。

図２２（Ａ）は、図１３（Ａ）の半導体装置において、Ｃｕ−Ｘ合金を含む導電体でプラグ２００３を形成し、その側面に酸化膜２００８が形成された例である。

Ｃｕ−Ｘ合金を含む導電体でプラグ２００３を作製し、熱を加えることで酸化膜２００８が形成される。プラグ２００３が酸化物と接する場合、該酸化物とプラグ２００３との界面近傍に、Ｃｕ−Ｘ合金中のＸが偏析して酸素と反応し、Ｘの酸化膜２００８を形成する。例えば、プラグ２００３がＣｕ−Ｍｎ合金を含む場合、酸化膜２００８はマンガン酸化物を含む。酸化膜２００８はプラグ２００３に含まれるＣｕが、プラグ２００３の外に拡散することを防ぐ役割を持つ。

図２２（Ｂ）は、図２２（Ａ）において、配線２００４をＣｕ−Ｘ合金を含む導電体で形成した例である。プラグ２００３と同様に、配線２００４も熱を加えることで、配線２００４の上面、下面及び側面に、酸化膜２００８が形成される。例えば、配線２００４がＣｕ−Ｍｎ合金を含む場合、酸化膜２００８はマンガン酸化物を含む。酸化膜２００８は配線２００４に含まれるＣｕが、配線の外に拡散することを防ぐ役割を持つ。

なお、図２２（Ａ）、（Ｄ）において、符号及びハッチングパターンが与えられていない領域は絶縁体で構成された領域を表している。これらの領域には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上の材料を含む絶縁体を用いることができる。また、当該領域には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。特に、酸化膜２００８が形成される箇所は、酸素を含む絶縁体と接していることが好ましい。

プラグ２００３または配線２００４を上記構成とすることで、トランジスタ２２００またはトランジスタ２１００に悪影響を与えるＣｕの拡散を抑制し、且つ配線遅延が少ない半導体装置を提供することができる。

［回路構成例］
上記構成において、トランジスタ２１００やトランジスタ２２００の電極の接続構成を異ならせることにより、様々な回路を構成することができる。以下では、本発明の一態様の半導体装置を用いることにより実現できる回路構成の例を説明する。

〔ＣＭＯＳ回路〕
図１３（Ｂ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、且つそれぞれのゲートを接続した、いわゆるＣＭＯＳ回路の構成を示している。

〔アナログスイッチ〕
また、図１３（Ｃ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるアナログスイッチとして機能させることができる。

〔記憶装置の例〕
本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図１４に示す。

図１４（Ａ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３２００と第２の半導体材料を用いたトランジスタ３３００、及び容量素子３４００を有している。なお、トランジスタ３３００としては、上記実施の形態で説明した本発明の一態様のトランジスタを用いることができる。

トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。

図１４（Ａ）において、第１の配線３００１はトランジスタ３２００のソース電極と電気的に接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に接続されている。また、第３の配線３００３はトランジスタ３３００のソース電極またはドレイン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲート電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極は、トランジスタ３３００のソース電極またはドレイン電極の他方、及び容量素子３４００の第１の端子と電気的に接続され、第５の配線３００５は容量素子３４００の第２の端子と電気的に接続されている。

図１４（Ａ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。

情報の書き込み及び保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、及び容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電位にして、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲートに与えられた電荷が保持される（保持）。

トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲートの電荷は長時間にわたって保持される。

次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジスタ３２００のゲートに保持された電荷量に応じて、第２の配線３００２は異なる電位をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖ_ｔｈ＿Ｈは、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖ_ｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３２００を「オン状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶ_ｔｈ＿ＨとＶ_ｔｈ＿Ｌの間の電位Ｖ_０とすることにより、トランジスタ３２００のゲートに与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ_０（＞Ｖ_ｔｈ＿Ｈ）となれば、トランジスタ３２００は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ_０（＜Ｖ_ｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままである。このため、第２の配線３００２の電位を判別することで、保持されている情報を読み出すことができる。

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲートの状態にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｈより小さい電位を第５の配線３００５に与えればよい。または、ゲートの状態にかかわらずトランジスタ３２００が「オン状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｌより大きい電位を第５の配線３００５に与えればよい。

図１４（Ｂ）に示す半導体装置は、トランジスタ３２００を設けていない点で図１４（Ａ）と相違している。この場合も上記と同様の動作により情報の書き込み及び保持動作が可能である。

次に、情報の読み出しについて説明する。トランジスタ３３００がオン状態となると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の第１の端子の電位（あるいは容量素子３４００に蓄積された電荷）によって、異なる値をとる。

例えば、容量素子３４００の第１の端子の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。

そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。

この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトランジスタを駆動回路上に積層して設ける構成とすればよい。

本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。

また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。

なお、本実施の形態は、本明細書で示す他の実施の形態及び実施例と適宜組み合わせることができる。

（実施の形態７）
本実施の形態では、本発明の一態様のトランジスタを利用した表示装置の構成例について説明する。

［構成例］
図１５（Ａ）は、本発明の一態様の表示装置の上面図であり、図１５（Ｂ）は、本発明の一態様の表示装置の画素に液晶素子を適用する場合に用いることができる画素回路を説明するための回路図である。また、図１５（Ｃ）は、本発明の一態様の表示装置の画素に有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図である。

画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。また、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジスタを用いることにより、信頼性の高い表示装置を提供することができる。

アクティブマトリクス型表示装置の上面図の一例を図１５（Ａ）に示す。表示装置の基板７００上には、画素部７０１、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４を有する。画素部７０１には、複数の信号線が信号線駆動回路７０４から延伸して配置され、複数の走査線が第１の走査線駆動回路７０２、及び第２の走査線駆動回路７０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板７００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。

図１５（Ａ）では、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４は、画素部７０１と同じ基板７００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板７００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板７００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、または歩留まりの向上を図ることができる。

〔液晶表示装置〕
また、画素の回路構成の一例を図１５（Ｂ）に示す。ここでは、一例としてＶＡ型液晶表示装置の画素に適用することができる画素回路を示す。

この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極層に印加する信号を、独立して制御できる。

トランジスタ７１６のゲート配線７１２と、トランジスタ７１７のゲート配線７１３には、異なるゲート信号を与えることができるように分離されている。一方、データ線７１４は、トランジスタ７１６とトランジスタ７１７で共通に用いられている。トランジスタ７１６とトランジスタ７１７は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表示装置を提供することができる。

トランジスタ７１６と電気的に接続する第１の画素電極層と、トランジスタ７１７と電気的に接続する第２の画素電極層の形状について説明する。第１の画素電極層と第２の画素電極層の形状は、スリットによって分離されている。第１の画素電極層はＶ字型に広がる形状を有し、第２の画素電極層は第１の画素電極層の外側を囲むように形成される。

トランジスタ７１６のゲート電極はゲート配線７１２と接続され、トランジスタ７１７のゲート電極はゲート配線７１３と接続されている。ゲート配線７１２とゲート配線７１３に異なるゲート信号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミングを異ならせ、液晶の配向を制御できる。

また、容量配線７１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極層または第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。

マルチドメイン構造は、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備える。第１の液晶素子７１８は第１の画素電極層と対向電極層とその間の液晶層とで構成され、第２の液晶素子７１９は第２の画素電極層と対向電極層とその間の液晶層とで構成される。

なお、図１５（Ｂ）に示す画素回路は、これに限定されない。例えば、図１５（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理回路などを追加してもよい。

〔有機ＥＬ表示装置〕
画素の回路構成の他の一例を図１５（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示装置の画素構造を示す。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子及び正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

図１５（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の金属酸化物膜は、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。

適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作について説明する。

画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光素子７２４及び容量素子７２３を有している。スイッチング用トランジスタ７２１は、ゲート電極層が走査線７２６に接続され、第１電極（ソース電極層及びドレイン電極層の一方）が信号線７２５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が駆動用トランジスタ７２２のゲート電極層に接続されている。駆動用トランジスタ７２２は、ゲート電極層が容量素子７２３を介して電源線７２７に接続され、第１電極が電源線７２７に接続され、第２電極が発光素子７２４の第１電極（画素電極）に接続されている。発光素子７２４の第２電極は共通電極７２８に相当する。共通電極７２８は、同一基板上に形成される共通電位線と電気的に接続される。

スイッチング用トランジスタ７２１及び駆動用トランジスタ７２２には他の実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表示装置を提供することができる。

発光素子７２４の第２電極（共通電極７２８）の電位は低電源電位に設定する。なお、低電源電位とは、電源線７２７に供給される高電源電位より低い電位であり、例えばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子７２４の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子７２４に印加することにより、発光素子７２４に電流を流して発光させる。なお、発光素子７２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。

なお、容量素子７２３は駆動用トランジスタ７２２のゲート容量を代用することにより省略できる。駆動用トランジスタ７２２のゲート容量については、チャネル形成領域とゲート電極層との間で容量が形成されていてもよい。

次に、駆動用トランジスタ７２２に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ７２２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を、駆動用トランジスタ７２２に入力する。なお、駆動用トランジスタ７２２を線形領域で動作させるために、電源線７２７の電圧よりも高い電圧を駆動用トランジスタ７２２のゲート電極層にかける。また、信号線７２５には、電源線電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。

アナログ階調駆動を行う場合、駆動用トランジスタ７２２のゲート電極層に発光素子７２４の順方向電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動用トランジスタ７２２が飽和領域で動作するようにビデオ信号を入力し、発光素子７２４に電流を流す。また、駆動用トランジスタ７２２を飽和領域で動作させるために、電源線７２７の電位を、駆動用トランジスタ７２２のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子７２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。

なお、画素回路の構成は、図１５（Ｃ）に示す画素構成に限定されない。例えば、図１５（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論理回路などを追加してもよい。

図１５で例示した回路に上記実施の形態で例示したトランジスタを適用する場合、低電位側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御し、第２のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位など、上記で例示した電位を入力可能な構成とすればよい。

例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することができる。表示素子、表示装置、発光素子または発光装置の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。

なお、本実施の形態は、本明細書で示す他の実施の形態及び実施例と適宜組み合わせることができる。

（実施の形態８）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１６に示す。

図１６（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８等を有する。なお、図１６（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。

図１６（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９１２との間の角度に従って、切り替える構成としても良い。また、第１表示部９１３及び第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。

図１６（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。

図１６（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３等を有する。

図１６（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４及びレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度に従って切り替える構成としても良い。

図１６（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。

なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。

（実施の形態９）
本実施の形態では、本発明の一態様に係るＲＦタグの使用例について図１７を用いながら説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１７（Ａ）参照）、記録媒体（ＤＶＤやビデオテープ、メモリースティック等、図１７（Ｂ）参照）、乗り物類（自転車等、図１７（Ｄ）参照）、包装用容器類（包装紙やボトル等、図１７（Ｃ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図１７（Ｅ）、図１７（Ｆ）参照）等に設けて使用することができる。

本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。

以上のように、本発明の一態様に係わるＲＦタグを本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。

なお、本実施の形態は、本明細書で示す他の実施の形態及び実施例と適宜組み合わせることができる。

（実施の形態１０）
本実施の形態では、本発明の一態様であるトランジスタに使用することができる酸化物半導体膜について説明する。

なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。

また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

＜酸化物半導体の構造について＞
以下では、酸化物半導体の構造について説明する。

酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。

また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。

＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。

ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。

透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図２４（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。

図２４（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２４（Ｂ）に示す。図２４（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。

図２４（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２４（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図２４（Ｂ）及び図２４（Ｃ）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。

ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図２４（Ｄ）参照。）。図２４（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図２４（Ｄ）に示す領域５１６１に相当する。

また、図２５（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２５（Ａ）の領域（１）、領域（２）及び領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２５（Ｂ）、図２５（Ｃ）及び図２５（Ｄ）に示す。図２５（Ｂ）、図２５（Ｃ）及び図２５（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。

次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２６（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。

なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。

一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２６（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ_４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図２６（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸及びｂ軸の配向が不規則であることが確認できる。

次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２７（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ_４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２７（Ｂ）に示す。図２７（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸及びｂ軸は配向性を有さないことがわかる。なお、図２７（Ｂ）における第１リングは、ＩｎＧａＺｎＯ_４の結晶の（０１０）面及び（１００）面などに起因すると考えられる。また、図２７（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。

また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体ということもできる。

酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。

なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。

また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。

また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキャリアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

＜微結晶酸化物半導体＞
次に、微結晶酸化物半導体について説明する。

微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。

ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。

このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。

ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。

＜非晶質酸化物半導体＞
次に、非晶質酸化物半導体について説明する。

非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。

非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。

非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観測される。

非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、例えば、ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質酸化物半導体と呼ぶことはできない。

＜非晶質ライク酸化物半導体＞
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。

ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。

鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。

電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する）、ｎｃ−ＯＳ（試料Ｂと表記する）及びＣＡＡＣ−ＯＳ（試料Ｃと表記する）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。

まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。

なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ_４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ_４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ_４の結晶のａ−ｂ面に対応する。

図２８は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２８より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図２８中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０^８ｅ⁻／ｎｍ^２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０^８ｅ⁻／ｎｍ^２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図２８中の（２）及び（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度及び２．１ｎｍ程度であることがわかる。

このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。

また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ_４の密度は６．３５７ｇ／ｃｍ^３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ^３以上５．９ｇ／ｃｍ^３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ^３以上６．３ｇ／ｃｍ^３未満となる。

なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。

以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。

本実施例においては、本発明の一態様であるトランジスタの酸化物半導体、ソース電極及びドレイン電極として機能する導電膜の断面形状について観察を行った。なお、本実施例において、試料１と試料２の２つの試料について断面形状の観察を行った（図１８及び図１９参照）。以下に本実施例で作製した試料の詳細について説明を行う。

＜試料１＞
まず、基板１６０２を準備した。基板１６０２としては、ガラス基板を用いた。その後、基板１６０２上に酸化物半導体１６０８を成膜した。酸化物半導体１６０８としては、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）の金属酸化物ターゲットとし、流量１００ｓｃｃｍの酸素及び流量１００ｓｃｃｍのアルゴンをスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、２．５ｋＷの交流電力を供給して形成した。また、酸化物半導体１６０８を形成する際の基板温度を１７０℃とした。また、酸化物半導体１６０８の厚さは、３５ｎｍとなるように形成した。

次に、酸化物半導体１６０８上に導電膜を形成した。該導電膜としては、スパッタリング法を用いＣｕ−Ｍｎ合金膜を形成した。

上記Ｃｕ−Ｍｎ合金膜としては、基板温度を室温とし、流量１００ｓｃｃｍのＡｒガスを処理室に供給し、処理室の圧力を０．４Ｐａに制御し、直流（ＤＣ）電源を用いて２０００Ｗの電力をターゲットに供給して、厚さが２００ｎｍとなるように形成した。なお、基板とターゲットとの距離は、３４０ｍｍとした。また、用いたターゲットの組成は、Ｃｕ：Ｍｎ＝９０：１０［原子％］とした。

次に、Ｃｕ−Ｍｎ合金膜上にレジストマスクを形成し、該レジストマスク上からエッチング溶液を塗布し、ウエットエッチング処理を行うことで、導電膜１６１２を形成した。エッチング溶液としては、有機酸水溶液と過酸化水素水を含むエッチング溶液を用いた。

次に、レジストマスクを除去することで、本実施例の試料１を作製した。

＜試料２＞
まず、基板１６０２を準備した。基板１６０２としては、ガラス基板を用いた。その後、基板１６０２上に酸化物半導体１６０８を成膜した。酸化物半導体１６０８としては、先に記載の試料１と同様の作製方法で形成した。

次に、酸化物半導体１６０８上に酸化物半導体１６０９を成膜した。酸化物半導体１６０９としては、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：３：６（原子数比）の金属酸化物ターゲットとし、流量１５０ｓｃｃｍの酸素をスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．３Ｐａに制御し、４．５ｋＷの交流電力を供給して形成した。また、酸化物半導体１６０９を形成する際の基板温度を１７０℃とした。また、酸化物半導体１６０９の厚さは、３５ｎｍとなるように形成した。

次に、酸化物半導体１６０９上に導電膜を形成した。該導電膜としては、スパッタリング法を用いＣｕ−Ｍｎ合金膜を形成した。該Ｃｕ−Ｍｎ合金膜は、先に記載の試料１と同様の作製方法で形成した。

次に、Ｃｕ−Ｍｎ合金膜上にレジストマスクを形成し、該レジストマスク上からエッチング溶液を塗布し、ウエットエッチング処理を行うことで、導電膜１６１２を形成した。エッチング溶液としては、試料１と同様のウエットエッチング溶液を用いた。

次に、導電膜１６１２及び酸化物半導体１６０９上から、ウエットエッチング溶液を塗布し、酸化物半導体１６０９の表面の一部を除去した。該ウエットエッチング溶液としては、リン酸水溶液（リン酸濃度８５％）を水で１／１００に希釈した水溶液を用いた。

次に、導電膜１６１２及び酸化物半導体１６０９上に絶縁膜１６１４と絶縁膜１６１６との積層膜を形成した。

絶縁膜１６１４としては、厚さ５０ｎｍの酸化窒化シリコン膜を形成した。また、絶縁膜１６１６としては、厚さ４００ｎｍの酸化窒化シリコン膜を形成した。なお、絶縁膜１６１４と、絶縁膜１６１６は、大気に曝すことなく、真空中で連続的にＰＥＣＶＤ装置により形成した。また、絶縁膜１６１４と絶縁膜１６１６は同種の材料により形成したため、その界面が明確にわからない場合がある。

なお、絶縁膜１６１４を形成する前に、処理室内にて基板１６０２、酸化物半導体１６０８、酸化物半導体１６０９、及び導電膜１６１２をｉｎ−ｓｉｔｕで加熱処理を行った。該加熱処理の条件としては、流量１００００ｓｃｃｍの窒素ガスを処理室内に供給し、圧力を１７５Ｐａ、基板温度を３５０℃とし、加熱時間を３００ｓｅｃとした。

絶縁膜１６１４としては、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２０Ｐａ、基板温度を２２０℃とし、１００Ｗの高周波電力を平行平板電極に供給し、ＰＥＣＶＤ法により形成した。

絶縁膜１６１６としては、流量１６０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給し、ＰＥＣＶＤ法により形成した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。

以上の工程により、本実施例の試料２を作製した。

試料１の断面観察結果を図１８（Ａ）、（Ｂ）に、試料２の断面観察の結果を図１９（Ａ）、（Ｂ）にそれぞれ示す。断面観察としては、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いた。

なお、図１８（Ａ）、図１９（Ａ）は、位相コントラスト像（ＴＥ像）であり、図１８（Ｂ）、図１９（Ｂ）は、Ｚコントラスト像（ＺＣ像）である。

図１８（Ａ）、（Ｂ）に示すＴＥＭ像の結果より、本実施例で作製した試料１の導電膜１６１２は、酸化物半導体１６０８上で良好な断面形状が得られることが確認された。

また、図１９（Ａ）、（Ｂ）に示すＴＥＭ像の結果より、本実施例で作製した試料２の導電膜１６１２は、酸化物半導体１６０９上で良好な断面形状が得られることが確認された。また、導電膜１６１２及び酸化物半導体１６０９上からのウエットエッチング処理にて、酸化物半導体１６０９の表面の一部がエッチングされ、導電膜１６１２が重畳する酸化物半導体１６０９の膜厚よりも、薄くなっていることが確認された。

以上、本実施例に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１１０ 基板
１２０ 絶縁膜
１３０ 酸化物半導体
１３１ 酸化物半導体
１３１ａ 酸化物半導体膜
１３２ 酸化物半導体
１３２ａ 酸化物半導体膜
１３３ 酸化物半導体
１３３ａ 酸化物半導体膜
１４０ ソース電極
１４１ 導電膜
１４１ａ 導電膜
１４２ 導電膜
１４２ａ 導電膜
１４３ 導電膜
１４５ 酸化膜
１４６ レジストマスク
１５０ ドレイン電極
１５１ 導電膜
１５２ 導電膜
１５３ 導電膜
１５５ 酸化膜
１５６ レジストマスク
１６０ ゲート絶縁膜
１６０ａ 絶縁膜
１６４ エッチング溶液
１７０ ゲート電極
１７０ａ 導電膜
１７２ 導電膜
１８０ 絶縁膜
１８５ 絶縁膜
１９０ レジストマスク
３０１ トランジスタ
３０２ トランジスタ
３０３ トランジスタ
３４０ ソース電極
３５０ ドレイン電極
３７０ ゲート電極
３７１ 導電膜
３７２ 導電膜
３７３ 導電膜
３７５ 酸化膜
４０１ トランジスタ
４０２ トランジスタ
４０３ トランジスタ
４７０ 導電膜
４７１ 導電膜
４７２ 導電膜
４７３ 導電膜
５０１ トランジスタ
５３０ 酸化物半導体
６０１ トランジスタ
６３０ 酸化物半導体
６３１ 酸化物半導体
６３２ 酸化物半導体
６３３ 酸化物半導体
７００ 基板
７０１ 画素部
７０２ 走査線駆動回路
７０３ 走査線駆動回路
７０４ 信号線駆動回路
７１０ 容量配線
７１２ ゲート配線
７１３ ゲート配線
７１４ データ線
７１６ トランジスタ
７１７ トランジスタ
７１８ 液晶素子
７１９ 液晶素子
７２０ 画素
７２１ スイッチング用トランジスタ
７２２ 駆動用トランジスタ
７２３ 容量素子
７２４ 発光素子
７２５ 信号線
７２６ 走査線
７２７ 電源線
７２８ 共通電極
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 接続部
９１６ 操作キー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
１６０２ 基板
１６０８ 酸化物半導体
１６０９ 酸化物半導体
１６１２ 導電膜
１６１４ 絶縁膜
１６１６ 絶縁膜
２００１ 基板
２００２ 素子分離層
２００３ プラグ
２００４ 配線
２００５ 配線
２００６ 配線
２００７ 絶縁膜
２００８ 酸化膜
２１００ トランジスタ
２２００ トランジスタ
２２０１ 不純物領域
２２０２ ゲート絶縁膜
２２０３ ゲート電極
２２０４ 側壁絶縁層
２２１１ 半導体基板
２２１２ 絶縁膜
２２１３ ゲート電極
２２１４ ゲート絶縁膜
２２１５ 不純物領域
２２１６ 側壁絶縁層
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
４０００ ＲＦタグ
５１００ ペレット
５１２０ 基板
５１６１ 領域

Claims (12)

1. 酸化物半導体と、
   前記酸化物半導体と接するソース電極及びドレイン電極と、
   前記酸化物半導体、前記ソース電極及び前記ドレイン電極上のゲート絶縁膜と、
   前記酸化物半導体、前記ソース電極の一部及び前記ドレイン電極の一部と前記ゲート絶縁膜を介して重なるゲート電極と、
   を有し、
   前記ソース電極及び前記ドレイン電極は、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を含み、
   前記ソース電極及び前記ドレイン電極が重畳しない領域の前記酸化物半導体の膜厚が、
   前記ソース電極及び前記ドレイン電極が重畳する領域の前記酸化物半導体の膜厚よりも薄い、ことを特徴とする半導体装置。
2. 請求項１において、
   前記ソース電極及び前記ドレイン電極は、第１のＣｕ−Ｍｎ合金膜と、前記第１のＣｕ−Ｍｎ合金膜上のＣｕ膜と、を有することを特徴とする半導体装置。
3. 請求項２において、
   前記ソース電極及び前記ドレイン電極は、前記Ｃｕ膜上の第２のＣｕ−Ｍｎ合金膜を有することを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一項において、
   前記ソース電極及び前記ドレイン電極の、下面、上面または側面に酸化マンガンを含むことを特徴とする半導体装置。
5. 酸化物半導体と、
   前記酸化物半導体と接するソース電極及びドレイン電極と、
   前記酸化物半導体、前記ソース電極及び前記ドレイン電極上のゲート絶縁膜と、
   前記酸化物半導体、前記ソース電極の一部及び前記ドレイン電極の一部と前記ゲート絶縁膜を介して重なるゲート電極と、
   を有し、
   前記ゲート電極は、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を含む、ことを特徴とする半導体装置。
6. 請求項５において、
   前記ゲート電極は、第１のＣｕ−Ｍｎ合金膜と、前記第１のＣｕ−Ｍｎ合金膜上のＣｕ膜と、を有することを特徴とする半導体装置。
7. 請求項６において、
   前記ゲート電極は、前記Ｃｕ膜上の第２のＣｕ−Ｍｎ合金膜を有することを特徴とする半導体装置。
8. 請求項５乃至請求項７のいずれか一項において、
   前記ゲート電極の、下面、上面または側面に酸化マンガンを含むことを特徴とする半導体装置。
9. 絶縁表面に形成された導電膜と、
   前記導電膜上の絶縁膜と、
   前記導電膜と前記絶縁膜を介して重なる酸化物半導体と、
   前記酸化物半導体と接するソース電極及びドレイン電極と、
   前記酸化物半導体、前記ソース電極及び前記ドレイン電極上のゲート絶縁膜と、
   前記酸化物半導体、前記ソース電極の一部及び前記ドレイン電極の一部と前記ゲート絶縁膜を介して重なるゲート電極と、
   を有し、
   前記導電膜は、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を含む、ことを特徴とする半導体装置。
10. 請求項９において、
    前記導電膜は、第１のＣｕ−Ｍｎ合金膜と、前記第１のＣｕ−Ｍｎ合金膜上のＣｕ膜と、を有することを特徴とする半導体装置。
11. 請求項１０において、
    前記導電膜は、前記Ｃｕ膜上の第２のＣｕ−Ｍｎ合金膜を有することを特徴とする半導体装置。
12. 請求項９乃至請求項１１のいずれか一項において、
    前記導電膜の、下面、上面または側面に酸化マンガンを含む、ことを特徴とする半導体装置。