JP2019125812A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019125812A
JP2019125812A JP2019088202A JP2019088202A JP2019125812A JP 2019125812 A JP2019125812 A JP 2019125812A JP 2019088202 A JP2019088202 A JP 2019088202A JP 2019088202 A JP2019088202 A JP 2019088202A JP 2019125812 A JP2019125812 A JP 2019125812A
Authority
JP
Japan
Prior art keywords
film
transistor
oxide
semiconductor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2019088202A
Other languages
English (en)
Inventor
宮入　秀和
Hidekazu Miyairi
秀和 宮入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019125812A publication Critical patent/JP2019125812A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

【課題】微細化に適した半導体装置を提供すること。【解決手段】第１のトランジスタと、第１のトランジスタの上方に位置する第２のトランジスタと、第１のトランジスタと第２のトランジスタとの間に位置する絶縁膜と、第１のトランジスタと絶縁膜との間に位置する配線と、電極と、を有し、電極と配線とは、互いに重なる領域を有し、絶縁膜は、水または水素の拡散を低減することができる機能を有し、第１のトランジスタのチャネルは、単結晶半導体を有し、第２のトランジスタのチャネルは、酸化物半導体を有し、第２のトランジスタのゲート電極は、電極が有する材料と同じ材料を含む。【選択図】図２

Description

本発明の一態様は、電界効果トランジスタを有する半導体装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発
明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション
・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発
明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明
装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例とし
て挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有している場合がある。
半導体材料を用いてトランジスタを構成する技術が注目されている。該トランジスタは
集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに
広く応用されている。トランジスタに適用可能な半導体材料としてシリコン系半導体材料
が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用い
てトランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。
また、近年では電子機器の高性能化、小型化、または軽量化に伴い、微細化されたトラ
ンジスタなどの半導体素子を高密度に集積した集積回路の要求が高まっている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
本発明の一態様は、微細化に適した半導体装置を提供することを課題の一とする。
または、半導体装置に良好な電気特性を付与することを課題の一とする。または、信頼
性の高い半導体装置を提供することを課題の一とする。または、新規な構成の半導体装置
を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１のトランジスタと、第１のトランジスタの上方に位置する第２
のトランジスタと、第１のトランジスタと第２のトランジスタとの間に位置する絶縁膜と
、第１のトランジスタと絶縁膜との間に位置する配線と、電極と、を有し、電極と配線と
は、互いに重なる領域を有し、絶縁膜は、水または水素の拡散を低減することができる機
能を有し、第１のトランジスタのチャネルは、単結晶半導体を有し、第２のトランジスタ
のチャネルは、酸化物半導体を有し、第２のトランジスタのゲート電極は、電極が有する
材料と同じ材料を含むことを特徴とする半導体装置である。
また、本発明の他の一態様は、第１のトランジスタと、第１のトランジスタの上方に位
置する第２のトランジスタと、第１のトランジスタと第２のトランジスタとの間に位置す
る絶縁膜と、第１のトランジスタと絶縁膜との間に位置する配線と、電極と、を有し、電
極と配線とは、互いに重なる領域を有し、絶縁膜は、水または水素の拡散を低減すること
ができる機能を有し、第１のトランジスタのゲート電極と、配線と、電極と、第２のトラ
ンジスタのソースまたはドレインの一方とは、互いに電気的に接続され、第１のトランジ
スタのチャネルは、単結晶半導体を有し、第２のトランジスタのチャネルは、酸化物半導
体を有し、第２のトランジスタのゲート電極は、電極が有する材料と同じ材料を含むこと
を特徴とする半導体装置である。
また、上記構成において、第２のトランジスタのゲート電極の上面の高さと電極の上面
の高さとが揃っていてもよい。
また、上記構成において、第２のトランジスタと絶縁膜との間に、第２の絶縁膜を有し
、第２の絶縁膜は、化学量論的組成を満たす酸素よりも多くの酸素を含む領域を有すると
好ましい。
また、上記構成において、電極は、複数の膜を有し、第２のトランジスタのゲート電極
は、複数の膜を有すると好ましい。
また、上記構成の電極が有する複数の膜において、配線に接する領域を有する膜は仕事
関数を調整する機能を有することが好ましい。
また、上記構成において、第２のトランジスタは、第２のゲート電極を有し、第２のゲ
ート電極は、配線が有する材料と同じ材料を含んでもよい。
また、本発明の他の一態様は、上記の半導体装置と、表示装置と、を有することを特徴
とする電子機器である。
また、本発明の他の一態様は、チャネルに単結晶半導体を有する第１のトランジスタを
形成し、第１のトランジスタ上に配線を形成し、配線上に第１の絶縁膜を形成し、第１の
絶縁膜上に第２の絶縁膜を形成し、第２の絶縁膜上に酸化物半導体膜を形成し、酸化物半
導体膜上に第１の電極及び第２の電極を形成し、第２の絶縁膜上、第１の電極上及び第２
の電極上にゲート絶縁膜を形成し、ゲート絶縁膜上にマスクを形成し、マスクを用いて配
線に達する開口をゲート絶縁膜、第１の絶縁膜及び第２の絶縁膜に設け、開口を埋めるよ
うに第１の導電膜及び第２の導電膜の積層を形成し、第２の導電膜に平坦化処理を行い、
第１の導電膜及び平坦化処理を行った第２の導電膜をエッチングすることによって、ゲー
ト絶縁膜上に第１のゲート電極及び第３の電極、第１のゲート電極上に第２のゲート電極
、並びに、第３の電極上に第４の電極、を形成し、第１の絶縁膜は、水または水素の拡散
を低減することができる機能を有することを特徴とする半導体装置の作製方法である。
また、上記作製方法において、平坦化処理は、化学機械研磨法であってもよい。
本発明の一態様によれば、微細化に適した半導体装置を提供することができる。
または、半導体装置に良好な電気特性を付与することができる。または、信頼性の高い
半導体装置を提供することができる。または、新規な構成の半導体装置を提供することが
できる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本
発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外
の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細
書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
実施の形態に係る、半導体装置に含まれる積層構造を説明する図。 実施の形態に係る、半導体装置の回路図及び構成例。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、バンド構造を説明する図。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ系酸化物の電子照射による結晶部の変化を示す図。 実施の形態に係る、回路図。 実施の形態に係る、ＲＦタグの構成例。 実施の形態に係る、ＣＰＵの構成例。 実施の形態に係る、記憶素子の回路図。 実施の形態に係る、表示装置の上面図及び回路図。 実施の形態に係る、電子機器。 実施の形態に係る、ＲＦデバイスの使用例。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態
の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様
の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避ける
ために付すものであり、数的に限定するものではない。
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制
御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは
、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓ
ｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ
）を含む。
なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替
えることが可能である。また、「絶縁体」という表記と、「絶縁膜（または絶縁層）」と
いう表記と、を互いに入れ替えることが可能である。また、「導電体」という表記と、「
導電膜（または導電層）」という表記と、を互いに入れ替えることが可能である。また、
「半導体」という表記は、「半導体膜（または半導体層）」という表記と、を互いに入れ
替えることが可能である。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置
されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略
平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。
また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態
をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、
二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。
（実施の形態１）
［積層構造の構成例］
以下では、本発明の一態様の半導体装置に適用することのできる積層構造の例について
説明する。図１は、以下で示す積層構造１０の断面概略図である。
積層構造１０は、第１のトランジスタを含む第１の層１１、第１の絶縁膜２１、第１の
配線層３１、バリア膜４１、第２の配線層３２、第２の絶縁膜２２、及び第２のトランジ
スタを含む第２の層１２が、順に積層された積層構造を有している。
第１の層１１に含まれる第１のトランジスタは、第１の半導体材料を含んで構成される
。また、第２の層１２に含まれる第２のトランジスタは、第２の半導体材料を含んで構成
される。第１の半導体材料と第２の半導体材料は、同一の材料であってもよいが、異なる
半導体材料とすることが好ましい。第１のトランジスタ及び第２のトランジスタは、それ
ぞれ半導体膜、ゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極（またはソース
領域及びドレイン領域）を有する。
例えば、第１の半導体材料、または第２の半導体材料として用いることのできる半導体
としては、例えば、シリコンや炭化ケイ素、ゲルマニウム、ヒ化ガリウム、ガリウムヒ素
リン、窒化ガリウム等の半導体材料、ＩＩＩ−Ｖ族半導体材料の代表的な半導体材料とし
て、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌから選択された一つ以上とＮ、Ｐ、Ａｓ、Ｓｂから選択
された一つ以上を組み合わせた化合物半導体材料、ＩＩ−ＶＩ族半導体材料の代表的な半
導体材料として、Ｍｇ、Ｚｎ、Ｃｄ、Ｈｇから選択された一つ以上とＯ、Ｓ、Ｓｅ、Ｔｅ
から選択された一つ以上を組み合わせた化合物半導体材料、有機半導体材料、または酸化
物半導体材料などが挙げられる。
ここでは、第１の半導体材料として単結晶シリコンを、第２の半導体材料として酸化物
半導体を用いた場合について説明する。
バリア膜４１は、これよりも下層から水及び水素が上層に拡散することを抑制する機能
を有する層である。なお、バリア膜４１はこの上方に設けられる電極または配線と、下方
に設けられる電極または配線とを電気的に接続するための開口やプラグを有していてもよ
い。例えば、第１の配線層３１に含まれる配線または電極と、第２の配線層３２に含まれ
る配線または電極とを電気的に接続するプラグを有する。
第１の配線層３１及び第２の配線層３２に含まれる配線または電極に用いる材料として
は、金属または合金材料のほか、導電性の金属窒化物を用いることができる。また、この
ような材料を含む層を単層で、若しくは２層以上積層して用いてもよい。
第１の絶縁膜２１は第１の層１１と第１の配線層３１とを電気的に絶縁する機能を有す
る。また、第１の絶縁膜２１には、第１の層１１に含まれる第１のトランジスタ、電極ま
たは配線と、第１の配線層３１に含まれる電極または配線とを電気的に接続するための開
口やプラグを有していてもよい。
第２の絶縁膜２２は、第２の層１２と第２の配線層３２とを電気的に絶縁する機能を有
する。また、第２の絶縁膜２２には、第２の層１２に含まれる第２のトランジスタ、電極
または配線と、第２の配線層３２に含まれる電極または配線とを電気的に接続するための
開口やプラグを有していてもよい。
また、第２の絶縁膜２２は、酸化物を含むことが好ましい。特に加熱により一部の酸素
が脱離する酸化物材料を含むことが好ましい。好適には、化学量論的組成を満たす酸素よ
りも多くの酸素を含む酸化物を用いることが好ましい。第２の半導体材料として酸化物半
導体を用いた場合、第２の絶縁膜２２から脱離した酸素が酸化物半導体に供給され、酸化
物半導体中の酸素欠損を低減することが可能となる。その結果、第２のトランジスタの電
気特性の変動を抑制し、信頼性を高めることができる。
ここで、バリア膜４１よりも下層では、水素や水などを出来る限り低減させておくこと
が好ましい。水素や水は酸化物半導体にとって電気特性の変動を引き起こす要因となりう
る。また、バリア膜４１を介して下層から上層へ拡散する水素や水は、バリア膜４１によ
り抑制することができるが、バリア膜４１に設けられる開口やプラグ等を介して水素や水
が上層に拡散してしまう場合がある。
バリア膜４１よりも下層に位置する各層に含まれる水素や水を低減させるため、バリア
膜４１を形成する前、またはバリア膜４１にプラグを形成するための開口を形成した直後
に、バリア膜４１よりも下層に含まれる水素や水を除去するための加熱処理を施すことが
好ましい。半導体装置を構成する導電膜などの耐熱性や、トランジスタの電気特性が劣化
しない程度であれば、加熱処理の温度は高いほど好ましい。具体的には、例えば４５０℃
以上、好ましくは４９０℃以上、より好ましくは５３０℃以上の温度とすればよいが、６
５０℃以上で行ってもよい。不活性ガス雰囲気下または減圧雰囲気下で１時間以上、好ま
しくは５時間以上、より好ましくは１０時間以上の加熱処理を行うことが好ましい。また
、加熱処理の温度は第１の層１１や第１の配線層３１に含まれる配線または電極の材料、
及び第１の絶縁膜２１に設けられるプラグの材料の耐熱性を考慮して決定すればよいが、
例えば当該材料の耐熱性が低い場合には、５５０℃以下、または６００℃以下、または６
５０℃以下、または８００℃以下の温度で行えばよい。また、このような加熱処理は、少
なくとも１回以上行えばよいが、複数回行うとより好ましい。
バリア膜４１より下層に設けられる絶縁膜は、昇温脱離ガス分光法分析（ＴＤＳ分析と
もよぶ）によって測定される、基板表面温度が４００℃での水素分子（ｍ／ｚ＝２）の脱
離量が、３００℃での水素分子の脱離量の１３０％以下が好ましく、１１０％以下である
ことがより好ましい。または、ＴＤＳ分析によって測定される基板表面温度が４５０℃で
の水素分子の脱離量が、３５０℃での水素分子の脱離量の１３０％以下が好ましく、１１
０％以下であることがより好ましい。
また、バリア膜４１自体に含まれる水や水素も低減されていることが好ましい。例えば
バリア膜４１として、ＴＤＳ分析によって測定される基板表面温度が２０℃から６００℃
の範囲における水素分子の脱離量が、２×１０１５個／ｃｍ２未満、好ましくは１×１０
１５個／ｃｍ２未満、より好ましくは５×１０１４個／ｃｍ２未満である材料を用いるこ
とが好ましい。または、ＴＤＳ分析によって測定される基板表面温度が２０℃から６００
℃の範囲における水分子（ｍ／ｚ＝１８）の脱離量が、１×１０１６個／ｃｍ２未満、好
ましくは５×１０１５個／ｃｍ２未満、より好ましくは２×１０１２個／ｃｍ２未満であ
る材料をバリア膜４１に用いることが好ましい。
また、第１の層１１に含まれる第１のトランジスタの半導体膜に単結晶シリコンを用い
た場合では、当該加熱処理は、シリコンの不対結合手（ダングリングボンドともいう）を
水素によって終端化する処理（水素化処理とも呼ぶ）を兼ねることができる。水素化処理
により第１の層１１及び第１の絶縁膜２１に含まれる水素の一部が脱離して第１のトラン
ジスタの半導体膜に拡散し、シリコン中のダングリングボンドを終端させることで、第１
のトランジスタの信頼性を向上させることができる。
バリア膜４１に用いることのできる材料としては、窒化シリコン、窒化酸化シリコン、
酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イッ
トリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウムなどが挙げられ
る。特に、酸化アルミニウムは水や水素に対するバリア性に優れているため好ましい。
バリア膜４１は水や水素を透過しにくい材料の膜のほかに、他の絶縁材料を含む膜を積
層させて用いてもよい。例えば、酸化シリコンまたは酸化窒化シリコンを含む膜、金属酸
化物を含む膜などを積層させて用いてもよい。
また、バリア膜４１は、酸素を透過しにくい材料を用いることが好ましい。上述した材
料は、水素、水に加え酸素に対してもバリア性に優れた材料である。このような材料を用
いることで、第２の絶縁膜２２を加熱した時に放出される酸素がバリア膜４１よりも下層
に拡散することを抑制することができる。その結果、第２の絶縁膜２２から放出され、第
２の層１２中の第２のトランジスタの半導体膜に供給されうる酸素の量を増大させること
ができる。
このように、バリア膜４１よりも下層に位置する各層に含まれる水素や水の濃度を減少
する、または水素や水を除去することでバリア膜４１により水素や水が第２の層１２へ拡
散することを抑制する。また、バリア膜４１は、水素や水の放出を抑制する。そのため、
第２の絶縁膜２２や、第２の層１２に含まれる第２のトランジスタを構成する各層におけ
る水素及び水の含有量を、極めて低いものとすることができる。例えば、第２の絶縁膜２
２、第２のトランジスタの半導体膜、またはゲート絶縁膜に含まれる水素濃度を５×１０
１８ｃｍ−３未満、好ましくは１×１０１８ｃｍ−３未満、さらに好ましくは３×１０１
７ｃｍ−３未満にまで低減することができる。
本発明の一態様の半導体装置に、上記積層構造１０を適用することにより、第１の層１
１に含まれる第１のトランジスタと、第２の層１２に含まれる第２のトランジスタのいず
れにおいても、高い信頼性を両立することが可能となり、極めて信頼性の高い半導体装置
を実現できる。
［構成例］
図２（Ａ）は、本発明の一態様の半導体装置の回路図の一例である。図２（Ａ）に示す
半導体装置は、第１のトランジスタ１１０と、第２のトランジスタ１００と、容量１３０
と、配線ＳＬと、配線ＢＬと、配線ＷＬと、配線ＣＬと、配線ＢＧと、を有する。
第１のトランジスタ１１０は、ソースまたはドレインの一方が配線ＢＬと電気的に接続
し、他方が配線ＳＬと電気的に接続し、ゲートが第２のトランジスタ１００のソースまた
はドレインの一方及び容量１３０の一方の電極と電気的に接続する。第２のトランジスタ
１００は、ソースまたはドレインの他方が配線ＢＬと電気的に接続し、ゲートが配線ＷＬ
と電気的に接続する。容量１３０は、他方の電極が配線ＣＬと電気的に接続する。また、
配線ＢＧは第２のトランジスタ１００の第２のゲートと電気的に接続する。なお、第１の
トランジスタ１１０のゲートと、第２のトランジスタ１００のソースまたはドレインの一
方と、容量１３０の一方の電極の間のノードをノードＦＮと呼ぶ。
図２（Ａ）に示す半導体装置は、第２のトランジスタ１００が導通状態（オン状態）の
時に配線ＢＬの電位に応じた電位を、ノードＦＮに与える。また、第２のトランジスタ１
００が非導通状態（オフ状態）のときに、ノードＦＮの電位を保持する機能を有する。す
なわち、図２（Ａ）に示す半導体装置は、記憶装置のメモリセルとしての機能を有する。
なお、ノードＦＮと電気的に接続する液晶素子や有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅ
ｓｃｅｎｃｅ）素子などの表示素子を有する場合、図２（Ａ）の半導体装置は表示装置の
画素として機能させることもできる。
第２のトランジスタ１００の導通状態、非導通状態の選択は、配線ＷＬまたは配線ＢＧ
に与える電位によって制御することができる。また、配線ＷＬまたは配線ＢＧに与える電
位によって第２のトランジスタ１００のしきい値電圧を制御することができる。第２のト
ランジスタ１００として、オフ電流の小さいトランジスタを用いることによって、非導通
状態におけるノードＦＮの電位を長期間に渡って保持することができる。したがって、半
導体装置のリフレッシュ頻度を低減することができるため、消費電力の小さい半導体装置
を実現することができる。なお、オフ電流の小さいトランジスタの一例として、酸化物半
導体を用いたトランジスタが挙げられる。
なお、配線ＣＬには基準電位や接地電位、または任意の固定電位などの定電位が与えら
れる。このとき、ノードＦＮの電位によって、第２のトランジスタ１００の見かけ上のし
きい値電圧が変動する。見かけ上のしきい値電圧の変動により、第１のトランジスタ１１
０の導通状態、非導通状態が変化することを利用し、ノードＦＮに保持された電位の情報
をデータとして読み出すことができる。
本発明の一態様の半導体装置は、バリア膜よりも下層の水素濃度が十分に低減されてい
る、もしくは、水素の拡散・放出が抑制されているため、その結果、その上層の酸化物半
導体を用いたトランジスタは、極めて低いオフ電流を実現することができる。
図２（Ａ）に示す半導体装置をマトリクス状に配置することで、記憶装置（メモリセル
アレイ）を構成することができる。
図２（Ｂ）に、図２（Ａ）で示した回路を実現可能な半導体装置の断面構成の一例を示
す。
半導体装置は、第１のトランジスタ１１０、第２のトランジスタ１００、及び容量１３
０を有する。第２のトランジスタ１００は第１のトランジスタ１１０の上方に設けられ、
第１のトランジスタ１１０と第２のトランジスタ１００の間にはバリア膜１２０が設けら
れている。
〔第１の層〕
第１のトランジスタ１１０は、半導体基板１１１上に設けられ、半導体基板１１１の一
部からなる半導体膜１１２、ゲート絶縁膜１１４、ゲート電極１１５、及びソース領域ま
たはドレイン領域として機能する低抵抗層１１３ａ及び低抵抗層１１３ｂを有する。
第１のトランジスタ１１０は、ｐチャネル型、ｎチャネル型のいずれでもよいが、回路
構成や駆動方法に応じて適切なトランジスタを用いればよい。
半導体膜１１２のチャネルが形成される領域やその近傍の領域や、ソース領域またはド
レイン領域となる低抵抗層１１３ａ及び低抵抗層１１３ｂ等において、シリコン系半導体
などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇ
ｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、
ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格
子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成
としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、第１のトランジスタ１
１０をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏ
ｒ）としてもよい。
低抵抗層１１３ａ及び低抵抗層１１３ｂは、半導体膜１１２に適用される半導体材料に
加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性
を付与する元素を含む。
ゲート電極１１５は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素
などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材
料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両
立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタング
ステンを用いることが好ましい。
ここで、第１のトランジスタ１１０を含む構成が、上記積層構造１０における第１の層
１１に対応する。
ここで、第１のトランジスタ１１０に換えて図３（Ａ）に示すようなトランジスタ１６
０を用いてもよい。図３（Ａ）の左側にトランジスタ１６０のチャネル長方向の断面を、
右側にチャネル幅方向の断面を示す。図３（Ａ）に示すトランジスタ１６０はチャネルが
形成される半導体膜１１２（半導体基板の一部）が凸形状を有し、その側面及び上面に沿
ってゲート絶縁膜１１４、ゲート電極１１５ａ及びゲート電極１１５ｂが設けられている
。なお、ゲート電極１１５ａは仕事関数を調整する材料を用いてもよい。このようなトラ
ンジスタ１６０は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼
ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁膜
を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を
示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
〔第１の絶縁膜〕
第１のトランジスタ１１０を覆って、絶縁膜１２１、絶縁膜１２２、及び絶縁膜１２３
が順に積層して設けられている。
半導体膜１１２にシリコン系半導体材料を用いた場合、絶縁膜１２２は水素を含むこと
が好ましい。水素を含む絶縁膜１２２を第１のトランジスタ１１０上に設け、加熱処理を
行うことで絶縁膜１２２中の水素により半導体膜１１２中のダングリングボンドが終端さ
れ、第１のトランジスタ１１０の信頼性を向上させることができる。
絶縁膜１２３はその下層に設けられる第１のトランジスタ１１０などによって生じる段
差を平坦化する平坦化膜として機能する。絶縁膜１２３の上面は、平坦性を高めるために
化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ
）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁膜１２１、絶縁膜１２２、絶縁膜１２３には低抵抗層１１３ａや低抵抗層１
１３ｂ等と電気的に接続するプラグ１６１、第１のトランジスタ１１０のゲート電極１１
５と電気的に接続するプラグ１６２等が埋め込まれていてもよい。なお、本明細書等にお
いて、電極と、電極と電気的に接続する配線とが一体物であってもよい。すなわち、配線
の一部が電極として機能する場合や、電極の一部が配線として機能する場合もある。
絶縁膜１２１、絶縁膜１２２、絶縁膜１２３を含む構成が、上記積層構造１０における
第１の絶縁膜２１に相当する。
〔第１の配線層〕
絶縁膜１２３の上部には、配線１３１、配線１３２及び配線１３３等が設けられている
。
配線１３１はプラグ１６１と電気的に接続する。また、配線１３３はプラグ１６２と電
気的に接続する。
ここで、配線１３１、配線１３２及び配線１３３等を含む構成が、上記積層構造１０に
おける第１の配線層３１に相当する。
配線１３１、配線１３２及び配線１３３等の材料としては、金属材料、合金材料、また
は金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタ
ングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを
用いることが好ましい。
また、配線１３１、配線１３２及び配線１３３等は、絶縁膜１２４に埋め込まれるよう
に設けられ、絶縁膜１２４と配線１３１、配線１３２及び配線１３３等の各々の上面は平
坦化されていることが好ましい。
〔バリア膜〕
バリア膜１２０は、絶縁膜１２４、配線１３１、配線１３２及び配線１３３等の上面を
覆って設けられている。バリア膜１２０は、上記積層構造１０におけるバリア膜４１に相
当する。バリア膜１２０の材料としては、上記バリア膜４１についての記載を援用できる
。
また、バリア膜１２０は配線１３２と後述する配線１４１とを電気的に接続するための
開口を有している。
〔第２の配線層〕
バリア膜１２０上に、配線１４１が設けられている。配線１４１を含む構成が、上記積
層構造１０における第２の配線層３２に相当する。
配線１４１は、バリア膜１２０に設けられた開口を介して配線１３２と電気的に接続す
る。配線１４１の一部は後述する第２のトランジスタ１００のチャネル形成領域に重畳し
て設けられ、第２のトランジスタ１００の第２のゲート電極としての機能を有する。
なお、図４（Ａ）に示すように、第２のトランジスタ１００の第２のゲート電極として
、配線１３２を用いる構成としてもよい。
ここで、配線１４１等を構成する材料としては、金属材料、合金材料、または金属酸化
物材料などの導電性材料を用いることができる。特に、耐熱性を要する場合にはタングス
テンやモリブデンなどの高融点材料を用いることが好ましい。また、導電性を考慮すると
、低抵抗な金属材料または合金材料を用いることが好ましく、アルミニウム、クロム、銅
、タンタル、チタンなどの金属材料、または当該金属材料を含む合金材料を単層で、また
は積層して用いてもよい。
また、配線１４１等を構成する材料として、リン、ホウ素、炭素、窒素、または遷移金
属元素などの主成分以外の元素を含む金属酸化物を用いることが好ましい。このような金
属酸化物は、高い導電性を実現できる。例えば、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｚｎ系酸化
物、Ｉｎ−Ｍ−Ｚｎ系酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄまた
はＨｆ）などの金属酸化物に、上述の元素を含ませて導電性を高めた材料を用いることが
できる。さらに、このような金属酸化物は酸素を透過しにくいため、バリア膜１２０に設
けられる開口をこのような材料を含む配線１４１で覆うことで、後述する絶縁膜１２５を
加熱処理したときに放出される酸素が、バリア膜１２０よりも下方へ拡散することを抑制
することができる。その結果、絶縁膜１２５から放出され、第２のトランジスタ１００の
半導体膜へ供給されうる酸素の量を増大させることができる。
なお、図４（Ｂ）に示すように、配線１４１と同時に成膜されて、同時にエッチングさ
れる配線１４１ａ、配線１４１ｂを設けてもよい。配線１４１ａ、配線１４１ｂは、配線
１３１、配線１３３などと接続されている。
〔第２の絶縁膜〕
バリア膜１２０、配線１４１を覆って、絶縁膜１２５が設けられている。ここで絶縁膜
１２５を含む領域が上記積層構造１０における第２の絶縁膜２２に相当する。
絶縁膜１２５の上面は上述した平坦化処理によって平坦化されていることが好ましい。
絶縁膜１２５は、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい
。
加熱により酸素を脱離する酸化物材料として、化学量論的組成を満たす酸素よりも多く
の酸素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの
酸素を含む酸化物膜は、加熱により一部の酸素が脱離する。化学量論的組成を満たす酸素
よりも多くの酸素を含む酸化物膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離
量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ
／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度とし
ては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用い
ることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中におい
て、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、
窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
〔第２の層〕
絶縁膜１２５の上部には、第２のトランジスタ１００が設けられている。第２のトラン
ジスタ１００を含む構成が、上記積層構造１０における第２の層１２に相当する。
第２のトランジスタ１００は、絶縁膜１２５の上面に接する酸化物膜１０１ａと、酸化
物膜１０１ａの上面に接する半導体膜１０２と、半導体膜１０２の上面と接し、半導体膜
１０２と重なる領域で離間する電極１０３ａ及び電極１０３ｂと、半導体膜１０２の上面
に接する酸化物膜１０１ｂと、酸化物膜１０１ｂ上にゲート絶縁膜１０４と、ゲート絶縁
膜１０４及び酸化物膜１０１ｂを介して半導体膜１０２と重なるゲート電極１０５ａ、ゲ
ート電極１０５ｂと、を有する。また、第２のトランジスタ１００を覆って、絶縁膜１０
７、絶縁膜１０８、及び絶縁膜１２６が設けられている。
なお、電極１０３ａ（及び／又は、電極１０３ｂ）の、少なくとも一部（又は全部）は
、半導体膜１０２（及び／又は、酸化物膜１０１ａ）などの半導体膜の、表面、側面、上
面、及び／又は、下面の少なくとも一部（又は全部）に設けられている。
または、電極１０３ａ（及び／又は、電極１０３ｂ）の、少なくとも一部（又は全部）
は、半導体膜１０２（及び／又は、酸化物膜１０１ａ）などの半導体膜の、表面、側面、
上面、及び／又は、下面の少なくとも一部（又は全部）と、接触している。または、電極
１０３ａ（及び／又は、電極１０３ｂ）の、少なくとも一部（又は全部）は、半導体膜１
０２（及び／又は、酸化物膜１０１ａ）などの半導体膜の少なくとも一部（又は全部）と
、接触している。
または、電極１０３ａ（及び／又は、電極１０３ｂ）の、少なくとも一部（又は全部）
は、半導体膜１０２（及び／又は、酸化物膜１０１ａ）などの半導体膜の、表面、側面、
上面、及び／又は、下面の少なくとも一部（又は全部）と、電気的に接続されている。ま
たは、電極１０３ａ（及び／又は、電極１０３ｂ）の、少なくとも一部（又は全部）は、
半導体膜１０２（及び／又は、酸化物膜１０１ａ）などの半導体膜の一部（又は全部）と
、電気的に接続されている。
または、電極１０３ａ（及び／又は、電極１０３ｂ）の、少なくとも一部（又は全部）
は、半導体膜１０２（及び／又は、酸化物膜１０１ａ）などの半導体膜の、表面、側面、
上面、及び／又は、下面の少なくとも一部（又は全部）に、近接して配置されている。ま
たは、電極１０３ａ（及び／又は、電極１０３ｂ）の、少なくとも一部（又は全部）は、
半導体膜１０２（及び／又は、酸化物膜１０１ａ）などの半導体膜の一部（又は全部）に
、近接して配置されている。
または、電極１０３ａ（及び／又は、電極１０３ｂ）の、少なくとも一部（又は全部）
は、半導体膜１０２（及び／又は、酸化物膜１０１ａ）などの半導体膜の、表面、側面、
上面、及び／又は、下面の少なくとも一部（又は全部）の横側に配置されている。または
、電極１０３ａ（及び／又は、電極１０３ｂ）の、少なくとも一部（又は全部）は、半導
体膜１０２（及び／又は、酸化物膜１０１ａ）などの半導体膜の一部（又は全部）の横側
に配置されている。
または、電極１０３ａ（及び／又は、電極１０３ｂ）の、少なくとも一部（又は全部）
は、半導体膜１０２（及び／又は、酸化物膜１０１ａ）などの半導体膜の、表面、側面、
上面、及び／又は、下面の少なくとも一部（又は全部）の斜め上側に配置されている。ま
たは、電極１０３ａ（及び／又は、電極１０３ｂ）の、少なくとも一部（又は全部）は、
半導体膜１０２（及び／又は、酸化物膜１０１ａ）などの半導体膜の一部（又は全部）の
斜め上側に配置されている。
または、電極１０３ａ（及び／又は、電極１０３ｂ）の、少なくとも一部（又は全部）
は、半導体膜１０２（及び／又は、酸化物膜１０１ａ）などの半導体膜の、表面、側面、
上面、及び／又は、下面の少なくとも一部（又は全部）の上側に配置されている。または
、電極１０３ａ（及び／又は、電極１０３ｂ）の、少なくとも一部（又は全部）は、半導
体膜１０２（及び／又は、酸化物膜１０１ａ）などの半導体膜の一部（又は全部）の上側
に配置されている。
半導体膜１０２は、チャネルが形成される領域において、シリコン系半導体などの半導
体を含んでいてもよい。特に、半導体膜１０２は、シリコンよりもバンドギャップの大き
な半導体を含むことが好ましい。好適には、半導体膜１０２は酸化物半導体を含んで構成
される。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を
用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
例えば、上記酸化物半導体として、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ
）を含むことが好ましい。より好ましくは、Ｉｎ−Ｍ−Ｚｎ系酸化物（ＭはＡｌ、Ｔｉ、
Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）で表記される酸化物を含
む。
特に、半導体膜として、複数の結晶部を有し、当該結晶部はｃ軸が半導体膜の被形成面
、または半導体膜の上面に対し垂直に配向し、且つ隣接する結晶部間には粒界を有さない
酸化物半導体膜を用いることが好ましい。
半導体膜としてこのような材料を用いることで、電気特性の変動が抑制され、信頼性の
高いトランジスタを実現できる。
なお、半導体膜に適用可能な酸化物半導体の好ましい形態とその形成方法については、
後の実施の形態で詳細に説明する。
本発明の一態様の半導体装置は、酸化物半導体膜と、該酸化物半導体膜と重なる絶縁膜
との間に、酸化物半導体膜を構成する金属元素のうち、少なくとも一の金属元素を構成元
素として含む酸化物膜を有することが好ましい。これにより、酸化物半導体膜と、該酸化
物半導体膜と重なる絶縁膜との界面にトラップ準位が形成されることを抑制することがで
きる。
すなわち、本発明の一態様は、酸化物半導体膜の少なくともチャネル形成領域における
上面及び底面が、酸化物半導体膜の界面準位形成防止のためのバリア膜として機能する酸
化物膜に接する構成とすることが好ましい。このような構成とすることにより、酸化物半
導体膜中及び界面においてキャリアの生成要因となる酸素欠損の生成及び不純物の混入を
抑制することが可能となるため、酸化物半導体膜を高純度真性化することができる。高純
度真性化とは、酸化物半導体膜を真性または実質的に真性にすることをいう。よって、当
該酸化物半導体膜を含むトランジスタの電気特性の変動を抑制し、信頼性の高い半導体装
置を提供することが可能となる。
なお、本明細書等において実質的に真性という場合、酸化物半導体膜のキャリア密度は
、１×１０１７／ｃｍ３未満、１×１０１５／ｃｍ３未満、または１×１０１３／ｃｍ３
未満である。酸化物半導体膜を高純度真性化することで、トランジスタに安定した電気特
性を付与することができる。
酸化物膜１０１ａは、絶縁膜１２５と半導体膜１０２との間に設けられている。
酸化物膜１０１ｂは、半導体膜１０２とゲート絶縁膜１０４の間に設けられている。よ
り具体的には、酸化物膜１０１ｂは、その下面が電極１０３ａ及び電極１０３ｂの上面、
及びその上面がゲート絶縁膜１０４の下面に接して設けられている。
酸化物膜１０１ａ及び酸化物膜１０１ｂは、それぞれ半導体膜１０２と同一の金属元素
を一種以上含む酸化物を含む。
なお、半導体膜１０２と酸化物膜１０１ａの境界、及び半導体膜１０２と酸化物膜１０
１ｂの境界は不明瞭である場合がある。
例えば、酸化物膜１０１ａ及び酸化物膜１０１ｂは、Ｉｎ若しくはＧａを含み、代表的
には、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｍ−Ｚｎ系酸化物（ＭはＡｌ、
Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、且つ半導体膜１０２より
も伝導帯の下端のエネルギーが真空準位に近い材料を用いる。代表的には、酸化物膜１０
１ａまたは酸化物膜１０１ｂの伝導帯の下端のエネルギーと、半導体膜１０２の伝導帯の
下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、ま
たは０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅ
Ｖ以下とすることが好ましい。
半導体膜１０２を挟むように設けられる酸化物膜１０１ａ及び酸化物膜１０１ｂに、半
導体膜１０２に比べてスタビライザとして機能するＧａの含有量の多い酸化物を用いるこ
とにより、半導体膜１０２からの酸素の放出を抑制することができる。
半導体膜１０２として、例えばＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２の原子
数比のＩｎ−Ｇａ−Ｚｎ系酸化物を用いた場合、酸化物膜１０１ａまたは酸化物膜１０１
ｂとして、例えばＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：６：４
、１：６：８、１：６：１０、または１：９：６などの原子数比のＩｎ−Ｇａ−Ｚｎ系酸
化物を用いることができる。なお、半導体膜１０２、酸化物膜１０１ａ及び酸化物膜１０
１ｂの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を
含む。また、酸化物膜１０１ａと酸化物膜１０１ｂは、組成の同じ材料を用いてもよいし
、異なる組成の材料を用いてもよい。
また、半導体膜１０２としてＩｎ−Ｍ−Ｚｎ系酸化物を用いた場合、半導体膜１０２と
なる半導体膜を成膜するために用いるターゲットは、該ターゲットが含有する金属元素の
原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１としたときに、ｘ１／ｙ１の値が１／３以
上６以下、好ましくは１以上６以下であり、ｚ１／ｙ１が１／３以上６以下、好ましくは
１以上６以下の原子数比の酸化物を用いることが好ましい。なお、ｚ１／ｙ１を６以下と
することで、後述するＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の
原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、３：１：２などがある。
また、酸化物膜１０１ａ、酸化物膜１０１ｂとしてＩｎ−Ｍ−Ｚｎ系酸化物を用いた場
合、酸化物膜１０１ａ、酸化物膜１０１ｂとなる酸化物膜を成膜するために用いるターゲ
ットは、該ターゲットが含有する金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ
２としたときに、ｘ２／ｙ２＜ｘ１／ｙ１であり、ｚ２／ｙ２の値が１／３以上６以下、
好ましくは１以上６以下の原子数比の酸化物を用いることが好ましい。なお、ｚ２／ｙ２
を６以下とすることで、後述するＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの
金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、１：３：６、１：
３：８などがある。
また、酸化物膜１０１ａ及び酸化物膜１０１ｂに、半導体膜１０２に比べて伝導帯の下
端のエネルギーが真空準位に近い材料を用いることにより、半導体膜１０２に主としてチ
ャネルが形成され、半導体膜１０２が主な電流経路となる。このように、チャネルが形成
される半導体膜１０２を、同じ金属元素を含む酸化物膜１０１ａ及び酸化物膜１０１ｂで
挟持することにより、これらの界面準位の生成が抑制され、トランジスタの電気特性にお
ける信頼性が向上する。
なお、これに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果
移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、半導体膜１０２、酸化物膜１０１ａ、酸化物膜
１０１ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距
離、密度等を適切なものとすることが好ましい。
ここで、酸化物膜１０１ａと半導体膜１０２との間には、酸化物膜１０１ａと半導体膜
１０２との混合領域を有する場合がある。また、半導体膜１０２と酸化物膜１０１ｂとの
間には、半導体膜１０２と酸化物膜１０１ｂとの混合領域を有する場合がある。混合領域
は、界面準位密度が低くなる。そのため、酸化物膜１０１ａ、半導体膜１０２及び酸化物
膜１０１ｂの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（
連続接合ともいう。）バンド構造となる。
ここで、バンド構造について説明する。バンド構造は、理解を容易にするため絶縁膜１
２５、酸化物膜１０１ａ、半導体膜１０２、酸化物膜１０１ｂ及びゲート絶縁膜１０４の
伝導帯下端のエネルギー（Ｅｃ）を示す。
図５（Ａ）、図５（Ｂ）に示すように、酸化物膜１０１ａ、半導体膜１０２、酸化物膜
１０１ｂにおいて、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物膜１０
１ａ、半導体膜１０２、酸化物膜１０１ｂを構成する元素が共通することにより、酸素が
相互に拡散しやすい点からも理解される。したがって、酸化物膜１０１ａ、半導体膜１０
２、酸化物膜１０１ｂは組成が異なる層の積層体ではあるが、物性的に連続であるという
こともできる。
主成分を共通として積層された酸化物膜は、各層を単に積層するのではなく連続接合（
ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸構造）
が形成されるように作製する。すなわち、各層の界面にトラップ中心や再結合中心のよう
な欠陥準位を形成するような不純物が存在しないように積層構造を形成する。仮に、積層
された多層膜の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界
面でキャリアがトラップあるいは再結合により消滅してしまう。
なお、図５（Ａ）では、酸化物膜１０１ａと酸化物膜１０１ｂのＥｃが同様である場合
について示したが、それぞれが異なっていてもよい。例えば、酸化物膜１０１ａよりも酸
化物膜１０１ｂのＥｃが高いエネルギーを有する場合、バンド構造の一部は、図５（Ｂ）
のように示される。
図５（Ａ）、図５（Ｂ）より、半導体膜１０２がウェル（井戸）となり、第２のトラン
ジスタ１００において、チャネルが半導体膜１０２に形成されることがわかる。なお、酸
化物膜１０１ａ、半導体膜１０２、酸化物膜１０１ｂは伝導帯下端のエネルギーが連続的
に変化しているため、Ｕ字型井戸（Ｕ Ｓｈａｐｅ Ｗｅｌｌ）とも呼ぶことができる。
また、このような構成で形成されたチャネルを埋め込みチャネルということもできる。
なお、酸化物膜１０１ａ及び酸化物膜１０１ｂと、酸化シリコン膜などの絶縁膜との界
面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物膜１０１ａ及
び酸化物膜１０１ｂがあることにより、半導体膜１０２と当該トラップ準位とを遠ざける
ことができる。ただし、酸化物膜１０１ａまたは酸化物膜１０１ｂのＥｃと、半導体膜１
０２のＥｃとのエネルギー差が小さい場合、半導体膜１０２の電子が該エネルギー差を越
えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜
界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトし
てしまう。
したがって、トランジスタのしきい値電圧の変動を低減するには、酸化物膜１０１ａ及
び酸化物膜１０１ｂのＥｃと、半導体膜１０２のＥｃとの間にエネルギー差を設けること
が必要となる。それぞれの当該エネルギー差は、０．１ｅＶ以上が好ましく、０．１５ｅ
Ｖ以上がより好ましい。
なお、酸化物膜１０１ａ、半導体膜１０２、酸化物膜１０１ｂには、結晶部が含まれる
ことが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタに安定した電気特
性を付与することができる。
また、図５（Ｂ）に示すようなバンド構造において、酸化物膜１０１ｂを設けず、半導
体膜１０２とゲート絶縁膜１０４の間にＩｎ−Ｇａ酸化物（たとえば、原子数比でＩｎ：
Ｇａ＝７：９３）を設けてもよい。
半導体膜１０２は、酸化物膜１０１ａ及び酸化物膜１０１ｂよりも電子親和力の大きい
酸化物を用いる。例えば、半導体膜１０２として、酸化物膜１０１ａ及び酸化物膜１０１
ｂよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．
７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。
なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
ここで、半導体膜１０２の厚さは、少なくとも酸化物膜１０１ａよりも厚く形成するこ
とが好ましい。半導体膜１０２が厚いほど、トランジスタのオン電流を高めることができ
る。また、酸化物膜１０１ａは、半導体膜１０２の界面準位の生成を抑制する効果が失わ
れない程度の厚さであればよい。例えば、半導体膜１０２の厚さは、酸化物膜１０１ａの
厚さに対して、１倍よりも大きく、好ましくは２倍以上、より好ましくは４倍以上、より
好ましくは６倍以上とすればよい。なお、トランジスタのオン電流を高める必要のない場
合にはその限りではなく、酸化物膜１０１ａの厚さを半導体膜１０２の厚さ以上としても
よい。
また、酸化物膜１０１ｂも酸化物膜１０１ａと同様に、半導体膜１０２の界面準位の生
成を抑制する効果が失われない程度の厚さであればよい。例えば、酸化物膜１０１ａと同
等またはそれ以下の厚さとすればよい。酸化物膜１０１ｂが厚いと、ゲート電極による電
界が半導体膜１０２に届きにくくなる恐れがあるため、酸化物膜１０１ｂは薄く形成する
ことが好ましい。例えば、半導体膜１０２の厚さよりも薄くすればよい。なお、これに限
られず、酸化物膜１０１ｂの厚さはゲート絶縁膜１０４の耐圧を考慮して、トランジスタ
を駆動させる電圧に応じて適宜設定すればよい。
ここで、例えば、半導体膜１０２が、構成元素の異なる絶縁膜（例えば酸化シリコン膜
を含む絶縁膜など）と接する場合、これらの界面に界面準位が形成され、該界面準位はチ
ャネルを形成することがある。このような場合、しきい値電圧の異なる第２のトランジス
タが出現し、トランジスタの見かけ上のしきい値電圧が変動することがある。しかしなが
ら、本構成のトランジスタにおいては、半導体膜１０２を構成する金属元素を一種以上含
んで酸化物膜１０１ａを有しているため、酸化物膜１０１ａと半導体膜１０２との界面に
界面準位を形成しにくくなる。よって酸化物膜１０１ａを設けることにより、トランジス
タのしきい値電圧などの電気特性のばらつきや変動を低減することができる。
また、ゲート絶縁膜１０４と半導体膜１０２との界面にチャネルが形成される場合、該
界面で界面散乱がおこり、トランジスタの電界効果移動度が低下する場合がある。しかし
ながら、本構成のトランジスタにおいては、半導体膜１０２を構成する金属元素を一種以
上含んで酸化物膜１０１ｂを有しているため、半導体膜１０２と酸化物膜１０１ｂとの界
面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度を高くすることが
できる。
電極１０３ａ及び電極１０３ｂは、一方がソース電極として機能し、他方がドレイン電
極として機能する。
電極１０３ａは、プラグ１６３ａ、配線１６７ａ、プラグ１６３ｂ及び電極１７０を介
して配線１３１と電気的に接続する。また、電極１０３ｂは、プラグ１６４ａ、配線１６
７ｂ、プラグ１６４ｂ及び電極１７１を介して配線１３３と電気的に接続する。
電極１０３ａ及び電極１０３ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イ
ットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属
、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリ
コンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造
、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニ
ウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タング
ステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜ま
たは窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン
膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そ
のモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、
さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお
、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
ゲート絶縁膜１０４は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン
、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジル
コン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）Ｔ
ｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁膜を単層または積層で用い
ることができる。またはこれらの絶縁膜に例えば酸化アルミニウム、酸化ビスマス、酸化
ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イット
リウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁膜を窒化処理しても良
い。上記の絶縁膜に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用い
てもよい。
また、ゲート絶縁膜１０４として、絶縁膜１２５と同様に、化学量論的組成を満たす酸
素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。
なお、特定の材料をゲート絶縁膜に用いると、特定の条件でゲート絶縁膜に電子を捕獲
せしめて、しきい値電圧を増大させることもできる。例えば、酸化シリコンと酸化ハフニ
ウムの積層膜のように、ゲート絶縁膜の一部に酸化ハフニウム、酸化アルミニウム、酸化
タンタルのような電子捕獲準位の多い材料を用い、より高い温度（半導体装置の使用温度
あるいは保管温度よりも高い温度、あるいは、１２５℃以上４５０℃以下、代表的には１
５０℃以上３００℃以下）の下で、ゲート電極の電位をソース電極やドレイン電極の電位
より高い状態を、１秒以上、代表的には１分以上維持することで、半導体膜からゲート電
極に向かって、電子が移動し、そのうちのいくらかは電子捕獲準位に捕獲される。
このように電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、しきい値電圧
がプラス側にシフトする。ゲート電極の電圧の制御によって電子の捕獲する量を制御する
ことができ、それに伴ってしきい値電圧を制御することができる。また、電子を捕獲せし
める処理は、トランジスタの作製過程におこなえばよい。
例えば、トランジスタのソース電極あるいはドレイン電極に接続する配線の形成後、あ
るいは、前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、ある
いは、パッケージ後等、工場出荷前のいずれかの段階で行うとよい。いずれの場合にも、
その後に１２５℃以上の温度に１時間以上さらされないことが好ましい。
ゲート電極１０５ａ、ゲート電極１０５ｂは、例えばアルミニウム、クロム、銅、タン
タル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分
とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また
、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。
また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケ
ルシリサイド等のシリサイドを用いてもよい。例えば、アルミニウム膜上にチタン膜を積
層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタン
グステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングス
テン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さ
らにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タ
ンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一ま
たは複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極１０５ａ、ゲート電極１０５ｂは、インジウム錫酸化物、酸化タング
ステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チ
タンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸
化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用
することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とする
こともできる。
ゲート電極１０５ａとなる導電膜は、ゲート絶縁膜１０４、酸化物膜１０１ｂ、絶縁膜
１２５及びバリア膜１２０に開口を設ける際のマスクとして用いることができる。また、
該導電膜は、ゲート電極の仕事関数を制御する機能を有している。
また、ゲート電極１０５ａとなる導電膜を用いて電極１７０に接する導電膜１７０ａ、
電極１７１に接する導電膜１７１ａが設けられる。
また、ゲート電極１０５ｂ、電極１７０及び電極１７１は、同一材料、同一工程で形成
される。また、ゲート電極１０５ｂの上面の高さ、電極１７０の上面の高さ及び電極１７
１の上面の高さは揃っている。なお、ここで「揃っている」とは、基準にした上面の高さ
のプラスマイナス２０％以下、好ましくはプラスマイナス１０％以下、より好ましくはプ
ラスマイナス５％以下のずれを含むものとする。
絶縁膜１２６、絶縁膜１０７、絶縁膜１０８、ゲート絶縁膜１０４、酸化物膜１０１ｂ
、絶縁膜１２５及びバリア膜１２０を一括で開口することは開口の深さが深くなってしま
うため加工上困難であるが、本発明の一態様では、開口を分割する（具体的には、ゲート
絶縁膜１０４、酸化物膜１０１ｂ、絶縁膜１２５及びバリア膜１２０に設けられる開口、
及び絶縁膜１２６、絶縁膜１０７及び絶縁膜１０８に設けられる開口）ことで配線や電極
のコンタクト部分の形状の異常を抑制することができる。
また、ゲート電極１０５ａとゲート絶縁膜１０４の間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物
半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ
系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（
ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ
以上の仕事関数を有し、トランジスタのしきい値電圧をプラスにシフトすることができ、
所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系
酸窒化物半導体膜を用いる場合、少なくとも半導体膜１０２より高い窒素濃度、具体的に
は７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。
また、ゲート電極１０５ｂ上に絶縁膜１０６、電極１７０上に絶縁膜１７４、電極１７
１上に絶縁膜１７５が形成される。
絶縁膜１０７は、バリア膜１２０と同様、水や水素が拡散しにくい材料を用いることが
好ましい。また、特に、絶縁膜１０７として酸素を透過しにくい材料を用いることが好ま
しい。
酸素を透過しにくい材料を含む絶縁膜１０７で半導体膜１０２を覆うことで、半導体膜
１０２から絶縁膜１０７よりも上方に酸素が放出されることを抑制することができる。さ
らに、絶縁膜１２５から脱離した酸素を絶縁膜１０７よりも下側に閉じ込めることができ
るため、半導体膜１０２に供給しうる酸素の量を増大させることができる。
また、水や水素を透過しにくい絶縁膜１０７により、外部から酸化物半導体にとっての
不純物である水や水素が混入することを抑制でき、第２のトランジスタ１００の電気特性
の変動が抑制され、信頼性の高いトランジスタを実現できる。
なお、絶縁膜１０７よりも下側に、絶縁膜１２５と同様の、加熱により酸素が脱離する
絶縁膜を設け、ゲート絶縁膜１０４を介して半導体膜１０２の上側からも酸素を供給する
構成としてもよい。
ここで、第２のトランジスタ１００に適用可能なトランジスタの構成例について示す。
図６（Ａ）は以下で例示するトランジスタの上面概略図であり、図６（Ｂ）、図６（Ｃ）
はそれぞれ、図６（Ａ）中の切断線Ａ１−Ａ２、Ｂ１−Ｂ２で切断したときの断面概略図
である。なお、図６（Ｂ）はトランジスタのチャネル長方向の断面に相当し、図６（Ｃ）
はトランジスタのチャネル幅方向の断面に相当する。
図６（Ｃ）に示すように、トランジスタのチャネル幅方向の断面において、ゲート電極
が半導体膜１０２の上面及び側面に面して設けられることで、半導体膜１０２の上面近傍
だけでなく側面近傍にまでチャネルが形成され、実効的なチャネル幅が増大し、オン状態
における電流（オン電流）を高めることができる。特に、半導体膜１０２の幅が極めて小
さい（例えば５０ｎｍ以下、好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下）場
合には、半導体膜１０２の内部にまでチャネルが形成される領域が広がるため、微細化す
るほどオン電流に対する寄与が高まる。
なお、図７（Ａ）、図７（Ｂ）、図７（Ｃ）に示すように、ゲート電極１０５ｂの幅を
狭くしてもよい。その場合、例えば、電極１０３ａ及び電極１０３ｂや、ゲート電極１０
５ｂなどをマスクとして、半導体膜１０２などに、アルゴン、水素、リン、ホウ素などの
不純物を導入することができる。その結果、半導体膜１０２などにおいて、低抵抗領域１
０９ａ、１０９ｂを設けることができる。なお、低抵抗領域１０９ａ、１０９ｂは、必ず
しも、設けなくてもよい。なお、図６だけでなく、他の図面においても、ゲート電極１０
５ｂの幅を狭くすることができる。
図８（Ａ）、図８（Ｂ）に示すトランジスタは、図３で例示したトランジスタと比較し
て、酸化物膜１０１ｂが電極１０３ａ及び電極１０３ｂの下面に接して設けられている点
で主に相違している。
このような構成とすることで、酸化物膜１０１ａ、半導体膜１０２及び酸化物膜１０１
ｂを構成するそれぞれの膜の成膜時において、大気に触れさせることなく連続的に成膜す
ることができるため、各々の界面欠陥を低減することができる。
また、上記では、半導体膜１０２に接して酸化物膜１０１ａ及び酸化物膜１０１ｂを設
ける構成を説明したが、酸化物膜１０１ａまたは酸化物膜１０１ｂの一方、またはその両
方を設けない構成としてもよい。
なお、図８においても、図６と同様に、ゲート電極１０５ｂの幅を狭くすることができ
る。その場合の例を、図９（Ａ）、図９（Ｂ）に示す。なお、図６、図８だけでなく、他
の図面においても、ゲート電極１０５ｂの幅を狭くすることができる。
図１０（Ａ）、図１０（Ｂ）では、酸化物膜１０１ａと酸化物膜１０１ｂを設けない場
合の例を示している。また、図１１（Ａ）、図１１（Ｂ）では、酸化物膜１０１ａを設け
、酸化物膜１０１ｂを設けない場合の例を示している。また、図１２（Ａ）、図１２（Ｂ
）では、酸化物膜１０１ｂを設け、酸化物膜１０１ａを設けない場合の例を示している。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラ
ンジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領
域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）
とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトラ
ンジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つの
トランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書で
は、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小
値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中
で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域に
おける、ソースまたはドレインの幅をいう。なお、一つのトランジスタにおいて、チャネ
ル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル
幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャ
ネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャ
ネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示され
るチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば
、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面
図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくな
る場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面
に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割
合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅
よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実
測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見
積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形
状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である
。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重な
る領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチ
ャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ
Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合
には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明
細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。
なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込み
チャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって
、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求
める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチ
ャネル幅を用いて計算する場合とは異なる値をとる場合がある。
以上が第２のトランジスタ１００についての説明である。
第２のトランジスタ１００を覆う絶縁膜１２６は、その下層の凹凸形状を被覆する平坦
化膜として機能する。また、絶縁膜１０８は、絶縁膜１２６を成膜する際の保護膜として
の機能を有していてもよい。絶縁膜１０８は不要であれば設けなくてもよい。
酸化物膜１０１ｂ、ゲート絶縁膜１０４、絶縁膜１０７、絶縁膜１０８及び絶縁膜１２
６には、電極１０３ａと電気的に接続するプラグ１６３ａ、及びプラグ１６３ｂ、電極１
０３ｂと電気的に接続するプラグ１６４ａ、及びプラグ１６４ｂ等が埋め込まれている。
また、配線１６７ａ及び配線１６７ｂは、絶縁膜１２７に埋め込まれるように設けられ
、絶縁膜１２７と配線１６７ａ及び配線１６７ｂの各々の上面は平坦化されていることが
好ましい。
絶縁膜１３７は、配線１６７ｂと導電膜１３８とが重畳する領域において、容量１３０
の誘電層として機能する。また、絶縁膜１３９は、その下層の凹凸形状を被覆する平坦化
膜として機能する。
ここで、第１のトランジスタ１１０のゲート電極１１５、容量１３０の第１の電極とし
て機能する配線１６７ｂ、及び第２のトランジスタ１００の電極１０３ｂを含むノードが
、図２（Ａ）に示すノードＦＮに相当する。
本発明の一態様の半導体装置は、第１のトランジスタ１１０と、第１のトランジスタの
上方に位置する第２のトランジスタ１００とを有するため、これらを積層して設けること
により素子の占有面積を縮小することができる。さらに、第１のトランジスタ１１０と第
２のトランジスタ１００との間に設けられたバリア膜１２０により、これよりも下層に存
在する水や水素等の不純物が第２のトランジスタ１００側に拡散することを抑制できる。
また、図３（Ｂ）に示すように、水素を含む絶縁膜１２２上に、バリア膜１２０と同様
の材料を含む絶縁膜１４０を設ける構成としてもよい。このような構成とすることで、水
素を含む絶縁膜１２２中に残存した水や水素が上方に拡散することを効果的に抑制するこ
とができる。この場合、絶縁膜１４０を形成する前と、絶縁膜１４０を形成した後であっ
てバリア膜１２０を形成するよりも前に、水や水素を除去するための加熱処理を合計２回
以上行うことが好ましい。
以上が構成例についての説明である。
［作製方法例］
以下では、上記構成例で示した半導体装置の作製方法の一例について、図１３乃至図１
６を用いて説明する。
まず、半導体基板１１１を準備する。半導体基板１１１としては、例えば、単結晶シリ
コン基板（ｐ型の半導体基板、またはｎ型の半導体基板を含む）、炭化シリコンや窒化ガ
リウムなどの化合物半導体基板などを用いることができる。また、半導体基板１１１とし
て、ＳＯＩ基板を用いてもよい。以下では、半導体基板１１１として単結晶シリコンを用
いた場合について説明する。
続いて、半導体基板１１１に素子分離層（図示せず）を形成する。素子分離層はＬＯＣ
ＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法またはＳＴＩ（Ｓｈ
ａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法等を用いて形成すればよい。
同一基板上にｐ型のトランジスタとｎ型のトランジスタを形成する場合、半導体基板１
１１の一部にｎウェルまたはｐウェルを形成してもよい。例えば、ｎ型の半導体基板１１
１にｐ型の導電性を付与するホウ素などの不純物元素を添加してｐウェルを形成し、同一
基板上にｎ型のトランジスタとｐ型のトランジスタを形成してもよい。
続いて、半導体基板１１１上にゲート絶縁膜１１４となる絶縁膜を形成する。例えば、
表面窒化処理後に酸化処理を行い、シリコンと窒化シリコン界面を酸化して酸化窒化シリ
コン膜を形成してもよい。例えばＮＨ３雰囲気中で７００℃にて熱窒化シリコン膜を表面
に形成後に酸素ラジカル酸化を行うことで酸化窒化シリコン膜が得られる。
当該絶縁膜は、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法
、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法等を含む）、ＭＢＥ（Ｍｏ
ｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ
Ｄｅｐｏｓｉｔｉｏｎ）法、またはＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法等で成膜することにより形成してもよい。
続いて、ゲート電極１１５となる導電膜を成膜する。導電膜としては、タンタル、タン
グステン、チタン、モリブデン、クロム、ニオブ等から選択された金属、またはこれらの
金属を主成分とする合金材料若しくは化合物材料を用いることが好ましい。また、リン等
の不純物を添加した多結晶シリコンを用いることができる。また、金属窒化物膜と上記の
金属膜の積層構造を用いてもよい。金属窒化物としては、窒化タングステン、窒化モリブ
デン、窒化チタンを用いることができる。金属窒化物膜を設けることにより、金属膜の密
着性を向上させることができ、剥離を防止することができる。また、ゲート電極１１５の
仕事関数を制御する金属膜を設けてもよい。
導電膜は、スパッタリング法、蒸着法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣ
ＶＤ法等を含む）などにより成膜することができる。また、プラズマによるダメージを減
らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
続いて、当該導電膜上にリソグラフィ法等を用いてレジストマスクを形成し、当該導電
膜の不要な部分を除去する。その後、レジストマスクを除去することにより、ゲート電極
１１５を形成することができる。
ここで、被加工膜の加工方法について説明する。被加工膜を微細に加工する場合には、
様々な微細加工技術を用いることができる。例えば、リソグラフィ法等で形成したレジス
トマスクに対してスリミング処理を施す方法を用いてもよい。また、リソグラフィ法等で
ダミーパターンを形成し、当該ダミーパターンにサイドウォールを形成した後にダミーパ
ターンを除去し、残存したサイドウォールをレジストマスクとして用いて、被加工膜をエ
ッチングしてもよい。また、被加工膜のエッチングとして、高いアスペクト比を実現する
ために、異方性のドライエッチングを用いることが好ましい。また、無機膜または金属膜
からなるハードマスクを用いてもよい。
レジストマスクの形成に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３
６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる
。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。
また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外
光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また
、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または
電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビーム
などのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
また、レジストマスクとなるレジスト膜を形成する前に、被加工膜とレジスト膜との密
着性を改善する機能を有する有機樹脂膜を形成してもよい。当該有機樹脂膜は、例えばス
ピンコート法などにより、その下層の段差を被覆して表面を平坦化するように形成するこ
とができ、当該有機樹脂膜の上層に設けられるレジストマスクの厚さのばらつきを低減で
きる。また、特に微細な加工を行う場合には、当該有機樹脂膜として、露光に用いる光に
対する反射防止膜として機能する材料を用いることが好ましい。このような機能を有する
有機樹脂膜としては、例えばＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ
Ｃｏａｔｉｎｇ）膜などがある。当該有機樹脂膜は、レジストマスクの除去と同時に除
去するか、レジストマスクを除去した後に除去すればよい。
ゲート電極１１５の形成後、ゲート電極１１５の側面を覆うサイドウォールを形成して
もよい。サイドウォールは、ゲート電極１１５の厚さよりも厚い絶縁膜を成膜した後に、
異方性エッチングを施し、ゲート電極１１５の側面部分のみ当該絶縁膜を残存させること
により形成できる。
サイドウォールの形成時にゲート絶縁膜１１４となる絶縁膜も同時にエッチングされる
ことにより、ゲート電極１１５及びサイドウォールの下部にゲート絶縁膜１１４が形成さ
れる。または、ゲート電極１１５を形成した後にゲート電極１１５またはゲート電極１１
５を加工するためのレジストマスクをエッチングマスクとして当該絶縁膜をエッチングす
ることによりゲート絶縁膜１１４を形成してもよい。または、当該絶縁膜に対してエッチ
ングによる加工を行わずに、そのままゲート絶縁膜１１４として用いることもできる。
続いて、半導体基板１１１のゲート電極１１５（及びサイドウォール）が設けられてい
ない領域にリンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を
付与する元素を添加する。この段階における断面概略図が図１３（Ａ）に相当する。
続いて、絶縁膜１２１を形成した後、上述した導電性を付与する元素の活性化のための
第１の加熱処理を行う。
絶縁膜１２１は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シ
リコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミ
ニウムなどを用いればよく、積層または単層で設ける。絶縁膜１２１はスパッタリング法
、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法
またはＰＬＤ法などを用いて形成することができる。特に、当該絶縁膜をＣＶＤ法、好ま
しくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ま
しい。またプラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡ
ＬＤ法が好ましい。
第１の加熱処理は、希ガスや窒素ガスなどの不活性ガス雰囲気下、または減圧雰囲気下
にて、例えば、４００℃以上でかつ基板の歪み点未満で行うことができる。
この段階で第１のトランジスタ１１０が形成される。
続いて、絶縁膜１２２及び絶縁膜１２３を形成する。
絶縁膜１２２は、絶縁膜１２１に用いることのできる材料のほか、酸素と水素を含む窒
化シリコン（ＳｉＮＯＨ）を用いると、加熱によって脱離する水素の量を多くすることが
できるため好ましい。また、絶縁膜１２３は、絶縁膜１２１に用いることのできる材料の
ほか、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシ
ラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化シリ
コンを用いることが好ましい。
絶縁膜１２２及び絶縁膜１２３は、例えば、スパッタリング法、ＣＶＤ法（熱ＣＶＤ法
、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用
いて形成することができる。特に、当該絶縁膜をＣＶＤ法、好ましくはプラズマＣＶＤ法
によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマに
よるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
続いて絶縁膜１２３の上面を、ＣＭＰ法等を用いて平坦化する。
その後、半導体膜１１２中のダングリングボンドを絶縁膜１２２から脱離する水素によ
って終端するための第２の加熱処理を行う。
第２の加熱処理は、上記積層構造の説明で例示した条件で行うことができる。
続いて、絶縁膜１２１、絶縁膜１２２、及び絶縁膜１２３に低抵抗層１１３ａ、低抵抗
層１１３ｂ及びゲート電極１１５等に達する開口を形成する。その後、開口を埋めるよう
に導電膜を形成し、絶縁膜１２３の上面が露出するように、該導電膜に平坦化処理を施す
ことにより、プラグ１６１やプラグ１６２等を形成する。導電膜の形成は、例えばスパッ
タリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法
、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。
続いて、絶縁膜１２３上に導電膜を成膜する。その後上記と同様の方法によりレジスト
マスクを形成し、導電膜の不要な部分をエッチングにより除去する。その後レジストマス
クを除去することにより、配線１３１、配線１３２及び配線１３３を形成することができ
る。
続いて、配線１３１、配線１３２及び配線１３３を覆って絶縁膜を成膜し、各配線の上
面が露出するように平坦化処理を施すことにより、絶縁膜１２４を形成する。この段階に
おける断面概略図が図１３（Ｂ）に相当する。
絶縁膜１２４となる絶縁膜は、絶縁膜１２１等と同様の材料及び方法により形成するこ
とができる。
絶縁膜１２４を形成した後、第３の加熱処理を行うことが好ましい。第３の加熱処理に
より、各層に含まれる水や水素を脱離させることにより、水や水素の含有量を低減するこ
とができる。後述するバリア膜１２０を形成する直前に第３の加熱処理を施し、バリア膜
１２０よりも下層に含まれる水素や水を徹底的に除去した後に、バリア膜１２０を形成す
ることで、後の工程でバリア膜１２０よりも下層側に水や水素が拡散・放出してしまうこ
とを抑制することができる。
第３の加熱処理は、上記積層構造の説明で例示した条件で行うことができる。
続いて、絶縁膜１２４、配線１３１、配線１３２及び配線１３３等上にバリア膜１２０
を形成する（図１３（Ｃ））。
バリア膜１２０は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、
ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成すること
ができる。特に、当該絶縁膜をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜する
と、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減
らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
バリア膜１２０を形成した後に、バリア膜１２０に含まれる水や水素を低減あるいは脱
離ガスを抑制するための加熱処理を行ってもよい。
続いて、バリア膜１２０上に、上記と同様の方法によりレジストマスクを形成し、バリ
ア膜１２０の不要な部分をエッチングにより除去する。その後、レジストマスクを除去す
ることにより、配線１３２に達する開口を形成する。
続いて、バリア膜１２０上に導電膜を形成した後、上記と同様の方法によりレジストマ
スクを形成し、導電膜の不要な部分をエッチングにより除去する。その後、レジストマス
クを除去することにより、配線１４１を形成することができる（図１３（Ｄ））。
続いて、絶縁膜１２５を成膜する。
絶縁膜１２５は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、Ｐ
ＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することが
できる。特に、当該絶縁膜をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると
、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減ら
すには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
絶縁膜１２５に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁膜１２
５の成膜を行えばよい。または、成膜後の絶縁膜１２５に酸素を導入して酸素を過剰に含
有する領域を形成してもよく、双方の手段を組み合わせてもよい。
例えば、成膜後の絶縁膜１２５に酸素（少なくとも酸素ラジカル、酸素原子、酸素イオ
ンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法
としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プ
ラズマ処理などを用いることができる。
酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、
酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。
また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよく、例えば、二酸
化炭素と水素とアルゴンの混合ガスを用いることができる。
また、絶縁膜１２５を形成した後、その上面の平坦性を高めるためにＣＭＰ法等を用い
た平坦化処理を行ってもよい。
続いて、酸化物膜１０１ａとなる酸化物膜と、半導体膜１０２となる半導体膜を順に成
膜する。当該酸化物膜と半導体膜は、大気に触れさせることなく連続して成膜することが
好ましい。
酸化物膜及び半導体膜を成膜後、第４の加熱処理を行うことが好ましい。加熱処理は、
２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス
雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、
加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために
酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。加熱処理は、半導体膜を成膜し
た直後に行ってもよいし、半導体膜を加工して島状の半導体膜１０２を形成した後に行っ
てもよい。加熱処理により、絶縁膜１２５や酸化物膜から半導体膜に酸素が供給され、半
導体膜中の酸素欠損を低減することができる。
その後、半導体膜上にハードマスクとなる導電膜及び上記と同様の方法によりレジスト
マスクを形成し、導電膜の不要な部分をエッチングにより除去する。その後、導電膜をマ
スクとして半導体膜と酸化物膜の不要な部分をエッチングにより除去する。その後レジス
トマスクを除去することにより、島状の導電膜１０３、島状の酸化物膜１０１ａと島状の
半導体膜１０２の積層構造を形成することができる（図１４（Ａ））。
導電膜の形成は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、Ｐ
ＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することが
できる。特に、当該導電膜をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると
、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減ら
すには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
なお、図１４（Ａ）に示すように、酸化物膜及び半導体膜のエッチングの際に、絶縁膜
１２５の一部がエッチングされ、酸化物膜１０１ａ及び半導体膜１０２に覆われていない
領域における絶縁膜１２５が薄膜化することがある。したがって、当該エッチングにより
絶縁膜１２５が消失しないよう、絶縁膜１２５を予め厚く形成しておくことが好ましい。
続いて、導電膜１０３上に上記と同様の方法によりレジストマスクを形成し、導電膜１
０３の不要な部分をエッチングにより除去する。その後、レジストマスクを除去すること
により、電極１０３ａ及び電極１０３ｂを形成することができる。その後、酸化物膜１０
１ｂ及びゲート絶縁膜１０４を形成する（図１４（Ｂ））。
続いて、ゲート絶縁膜１０４上に上記と同様の方法によりレジストマスクを形成し、該
マスクを用いてゲート絶縁膜１０４、酸化物膜１０１ｂ、絶縁膜１２５及びバリア膜１２
０に、配線１３１及び配線１３３等に達する開口を形成する。その後、導電膜１６５を成
膜する（図１４（Ｃ））。なお、導電膜１６５は、後に形成されるゲート電極の仕事関数
を制御する膜として機能する。
続いて、開口を埋めるように導電膜を形成し、導電膜の上面を、ＣＭＰ法等を用いて平
坦化された導電膜１６６を形成する（図１５（Ａ））。
続いて、導電膜１６６上に絶縁膜を成膜し、絶縁膜上に上記と同様の方法によりレジス
トマスクを形成し、絶縁膜の不要な部分をエッチングにより除去し、絶縁膜１０６、絶縁
膜１７４及び絶縁膜１７５が形成される。絶縁膜１０６、絶縁膜１７４及び絶縁膜１７５
をマスクにして導電膜１６５及び導電膜１６６の不要な部分をエッチングにより除去し、
ゲート電極１０５ａ、ゲート電極１０５ｂ、導電膜１７０ａ、電極１７０、導電膜１７１
ａ及び電極１７１が形成される。なお、レジストマスクは、絶縁膜１０６、絶縁膜１７４
及び絶縁膜１７５形成後またはゲート電極１０５ａ、ゲート電極１０５ｂ、導電膜１７０
ａ、電極１７０、導電膜１７１ａ及び電極１７１形成後に除去する、またはエッチング時
に消失する（図１５（Ｂ））。絶縁膜１０６、絶縁膜１７４及び絶縁膜１７５をマスクと
することでエッチング時にレジストマスクが消失してもゲート電極１０５ａ、ゲート電極
１０５ｂ、導電膜１７０ａ、電極１７０、導電膜１７１ａ及び電極１７１を位置精度よく
形成することができる。なお、絶縁膜１０６、絶縁膜１７４及び絶縁膜１７５としては、
例えば、窒化シリコン膜を用いることができる。
なお、このとき、平坦化された導電膜１６６からゲート電極１０５ｂ、電極１７０及び
電極１７１を形成するため、ゲート電極１０５ｂの上面の高さ、電極１７０の上面の高さ
及び電極１７１の上面の高さは揃っている。
また、ゲート電極１０５ａは、仕事関数を制御する機能を有する導電膜で形成されてお
り、トランジスタのしきい値を制御することができる。
なお、本実施の形態では、絶縁膜１０６、絶縁膜１７４及び絶縁膜１７５が設けられて
いるがこれに限られず、絶縁膜１０６、絶縁膜１７４及び絶縁膜１７５を除去してもよい
。また、導電膜１６６上に絶縁膜を形成したがこれに限られず、絶縁膜を形成しない構成
にしてもよい。
この段階で第２のトランジスタ１００が形成される。
続いて、絶縁膜１０７を形成する。絶縁膜１０７は、例えばスパッタリング法、ＣＶＤ
法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰ
ＬＤ法などを用いて形成することができる。特に、当該絶縁膜をＣＶＤ法、好ましくはプ
ラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。ま
た、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法
が好ましい。
絶縁膜１０７の成膜後、第５の加熱処理を行うことが好ましい。加熱処理により、絶縁
膜１２５等から半導体膜１０２に対して酸素を供給し、半導体膜１０２中の酸素欠損を低
減することができる。また、このとき、絶縁膜１２５から脱離した酸素は、バリア膜１２
０及び絶縁膜１０７によってブロックされ、バリア膜１２０よりも下層及び絶縁膜１０７
よりも上層には拡散しないため、当該酸素を効果的に閉じ込めることができる。そのため
半導体膜１０２に供給しうる酸素の量を増大させることができ、半導体膜１０２中の酸素
欠損を効果的に低減することができる。
続いて、絶縁膜１０８及び絶縁膜１２６を順に形成する（図１５（Ｃ））。絶縁膜１０
８及び絶縁膜１２６は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法
、ＰＥＣＶＤ法、ＡＰＣＶＤ（Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法
等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特
に、絶縁膜１０８をＤＣスパッタ法によって成膜すると、バリア性の高い膜を生産性良く
厚く成膜できるため好ましい。また、ＡＬＤ法によって成膜すると、イオンダメージを減
らし、被覆性を良好なものとすることができるため好ましい。また、絶縁膜１２６として
有機樹脂などの有機絶縁材料を用いる場合には、スピンコート法などの塗布法を用いて形
成してもよい。また、絶縁膜１２６を形成した後にその上面に対して平坦化処理を行うこ
とが好ましい。また、熱処理を行い流動化させて平坦化しても良い。また、平坦性をより
良好なものとするために、絶縁膜１２６を形成した後にＣＶＤ法を用いて絶縁膜を積層し
た後にその上面に対して平坦化処理を行うことが好ましい。
続いて、上記と同様の方法により、絶縁膜１２６、絶縁膜１０８、絶縁膜１０７、絶縁
膜１７４、絶縁膜１７５、ゲート絶縁膜１０４及び酸化物膜１０１ｂに開口を設け、電極
１０３ａに達するプラグ１６３ａ、電極１７０に達するプラグ１６３ｂ、電極１０３ｂに
達するプラグ１６４ａ及び電極１７１に達するプラグ１６４ｂを形成する。その後、プラ
グ１６３ａ及びプラグ１６３ｂと接する配線１６７ａ、プラグ１６４ａ及びプラグ１６４
ｂと接する配線１６７ｂを形成する。
続いて、配線１６７ａ及び配線１６７ｂを覆って絶縁膜を成膜し、各配線の上面が露出
するように平坦化処理を施すことにより、絶縁膜１２７を形成する（図１６（Ａ））。
続いて、配線１６７ｂ上に絶縁膜１３７が形成され、絶縁膜１３７上に導電膜１３８が
形成される。この段階で、容量１３０が形成される。容量１３０は、一部が第１の電極と
して機能する配線１６７ｂと、第２の電極として機能する導電膜１３８と、これらに挟持
された絶縁膜１３７によって構成されている。
続いて、絶縁膜１３９を形成する（図１６（Ｂ））。
以上の工程により、本発明の一態様の半導体装置を作製することができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置の半導体膜に好適に用いることのでき
る酸化物半導体について説明する。
酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、酸化物半導体を適切
な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物半導体膜が適用され
たトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流（オフ電流）
を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる
。
適用可能な酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ
）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体
を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザとして、それら
に加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）
、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば
、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、ま
たは複数種が含まれていることが好ましい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸
化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸
化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯ
とも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−
Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚ
ｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ
系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸
化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化
物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物
、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、
Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉ
ｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化
物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外
の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない
）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれ
た一の金属元素または複数の金属元素、若しくは上記のスタビライザとしての元素を示す
。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ
：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２あ
るいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成
の近傍の酸化物を用いるとよい。
酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水
素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジス
タのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成
後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、又は水分を
除去して不純物が極力含まれないように高純度化することが好ましい。
なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から
酸素も同時に減少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水
素化処理）によって増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理
を行うことが好ましい。本明細書等において、酸化物半導体膜に酸素を供給する場合を、
加酸素化処理と記す場合がある、または酸化物半導体膜に含まれる酸素を化学量論的組成
よりも多くする場合を過酸素化処理と記す場合がある。
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素または水分
が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化また
はｉ型に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。
なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく
（ゼロに近く）、キャリア密度が１×１０１７／ｃｍ３以下、１×１０１６／ｃｍ３以下
、１×１０１５／ｃｍ３以下、１×１０１４／ｃｍ３以下、１×１０１３／ｃｍ３以下で
あることをいう。
また、このように、ｉ型又は実質的にｉ型である酸化物半導体膜を備えるトランジスタ
は、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジ
スタがオフ状態のときのドレイン電流を、室温（２５℃程度）にて１×１０−１８Ａ以下
、好ましくは１×１０−２１Ａ以下、さらに好ましくは１×１０−２４Ａ以下、または８
５℃にて１×１０−１５Ａ以下、好ましくは１×１０−１８Ａ以下、さらに好ましくは１
×１０−２１Ａ以下とすることができる。なお、トランジスタがオフ状態とは、ｎチャネ
ル型のトランジスタの場合、ゲート電圧がしきい値電圧よりも十分小さい状態をいう。具
体的には、ゲート電圧がしきい値電圧よりも１Ｖ以上、２Ｖ以上または３Ｖ以上小さけれ
ば、トランジスタはオフ状態となる。
＜酸化物半導体の構造について＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−
ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−
Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこ
ともできる。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一
方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーと
もいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に
起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図１７（Ａ）に
、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。
高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏ
ｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を
、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、
日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行う
ことができる。
図１７（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図１７（Ｂ）に示す
。図１７（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認でき
る。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）
または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図１７（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図１７（Ｃ
）は、特徴的な原子配列を、補助線で示したものである。図１７（Ｂ）および図１７（Ｃ
）より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレッ
トとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。
したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともでき
る。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレ
ット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造
となる（図１７（Ｄ）参照。）。図１７（Ｃ）で観察されたペレットとペレットとの間で
傾きが生じている箇所は、図１７（Ｄ）に示す領域５１６１に相当する。
また、図１８（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣ
ｓ補正高分解能ＴＥＭ像を示す。図１８（Ａ）の領域（１）、領域（２）および領域（３
）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図１８（Ｂ）、図１８（Ｃ）および
図１８（Ｄ）に示す。図１８（Ｂ）、図１８（Ｃ）および図１８（Ｄ）より、ペレットは
、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しか
しながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣ
ＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−Ｏ
Ｓに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１９（Ａ）に示すよ
うに回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａ
ＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向
性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれること
を示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造
解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５
６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析
（φスキャン）を行っても、図１９（Ｂ）に示すように明瞭なピークは現れない。これに
対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφ
スキャンした場合、図１９（Ｃ）に示すように（１１０）面と等価な結晶面に帰属される
ピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは
、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍ
の電子線を入射させると、図２０（Ａ）に示すような回折パターン（制限視野透過電子回
折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４
の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に
略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプロー
ブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２０（Ｂ）に示す。図２
０（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる
。なお、図２０（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面お
よび（１００）面などに起因すると考えられる。また、図２０（Ｂ）における第２リング
は（１１０）面などに起因すると考えられる。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠
陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡ
ＡＣ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−Ｏ
Ｓは、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源と
なる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、
水素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低く
することができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な
酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち
、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡ
ＡＣ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリ
ーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な
酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲さ
れた電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うこと
がある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトラン
ジスタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジ
スタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキ
ャリアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたト
ランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
＜微結晶酸化物半導体＞
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に
含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさ
であることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結
晶であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎ
ｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ−ＯＳは、例えば、高分解
能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡ
Ｃ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−
ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペ
レット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場
合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装
置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示
すピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（
例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行う
と、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレ
ットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回
折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行う
と、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リ
ング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ
−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌ
ｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−Ｏ
Ｓは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、Ｃ
ＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜非晶質酸化物半導体＞
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導
体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが
観測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を
有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒ
ｕｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離ま
で秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。した
がって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非
晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化
物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから
、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質
酸化物半導体と呼ぶことはできない。
＜非晶質ライク酸化物半導体＞
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する場合が
ある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌ
ｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察され
る場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ
（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いず
れの試料もＩｎ−Ｇａ−Ｚｎ系酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば
、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層
を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。こ
れらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度
であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞
の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と
見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２１は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例であ
る。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２１より、ａ−ｌｉ
ｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体
的には、図２１中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程
度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎ
ｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−Ｏ
ＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−
／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、
図２１中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳお
よびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度
であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとん
ど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−
ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比
べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡ
Ｃ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結
晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異な
る単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積も
ることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わ
せる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少な
い種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化
物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
ＣＡＡＣ−ＯＳ膜は、例えば以下の方法により形成することができる。
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲット
を用い、スパッタリング法によって成膜する。
成膜時の基板温度を高めることで、基板到達後にスパッタリング粒子のマイグレーショ
ンが起こる。具体的には、基板温度を１００℃以上７４０℃以下、好ましくは２００℃以
上５００℃以下として成膜する。成膜時の基板温度を高めることで、スパッタリング粒子
が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平ら
な面が基板に付着する。このとき、スパッタリング粒子が正に帯電することで、スパッタ
リング粒子同士が反発しながら基板に付着するため、スパッタリング粒子が偏って不均一
に重なることがなく、厚さの均一なＣＡＡＣ−ＯＳ膜を成膜することができる。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００
体積％とする。
または、ＣＡＡＣ−ＯＳ膜は、以下の方法により形成する。
まず、第１の酸化物半導体膜を１ｎｍ以上１０ｎｍ未満の厚さで成膜する。第１の酸化
物半導体膜はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上
５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０
体積％以上、好ましくは１００体積％として成膜する。
次に、加熱処理を行い、第１の酸化物半導体膜を結晶性の高い第１のＣＡＡＣ−ＯＳ膜
とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０
℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時
間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ま
しくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰
囲気での加熱処理により、第１の酸化物半導体膜の不純物濃度を短時間で低減することが
できる。一方、不活性雰囲気での加熱処理により第１の酸化物半導体膜に酸素欠損が生成
されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減する
ことができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下また
は１Ｐａ以下の減圧下で行ってもよい。減圧下では、第１の酸化物半導体膜の不純物濃度
をさらに短時間で低減することができる。
第１の酸化物半導体膜は、厚さが１ｎｍ以上１０ｎｍ未満であることにより、厚さが１
０ｎｍ以上である場合と比べ、加熱処理によって容易に結晶化させることができる。
次に、第１の酸化物半導体膜と同じ組成である第２の酸化物半導体膜を１０ｎｍ以上５
０ｎｍ以下の厚さで成膜する。第２の酸化物半導体膜はスパッタリング法を用いて成膜す
る。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０
℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成
膜する。
次に、加熱処理を行い、第２の酸化物半導体膜を第１のＣＡＡＣ−ＯＳ膜から固相成長
させることで、結晶性の高い第２のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０
℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時
間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、
不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を
行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第２の酸
化物半導体膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加
熱処理により第２の酸化物半導体膜に酸素欠損が生成されることがある。その場合、酸化
性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１
０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよ
い。減圧下では、第２の酸化物半導体膜の不純物濃度をさらに短時間で低減することがで
きる。
以上のようにして、合計の厚さが１０ｎｍ以上であるＣＡＡＣ−ＯＳ膜を形成すること
ができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様のトランジスタを利用した回路の一例について図面
を参照して説明する。
［回路構成例］
実施の形態１に示した構成において、トランジスタや配線、電極の接続構成を異ならせ
ることにより、様々な回路を構成することができる。以下では、本発明の一態様の半導体
装置を用いることにより実現できる回路構成の例を説明する。
〔ＣＭＯＳ回路〕
図２２（Ａ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型の
トランジスタ２１００を直列に接続し、且つそれぞれのゲートを接続した、いわゆるＣＭ
ＯＳ回路の構成を示している。なお、図中、第２の半導体材料が適用されたトランジスタ
には「ＯＳ」の記号を付して示している。
〔アナログスイッチ〕
また、図２２（Ｂ）に示す回路図は、トランジスタ２１００とトランジスタ２２００の
それぞれのソースとドレインを接続した構成を示している。このような構成とすることで
、いわゆるアナログスイッチとして機能させることができる。
〔記憶装置の例〕
本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の
保持が可能で、且つ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図２
２（Ｃ）に示す。
図２２（Ｃ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３２００と
第２の半導体材料を用いたトランジスタ３３００、及び容量素子３４００を有している。
なお、トランジスタ３３００としては、上記実施の形態で例示したトランジスタを用いる
ことができる。
トランジスタ３３００は、酸化物半導体を有する半導体膜にチャネルが形成されるトラ
ンジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることに
より長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必
要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすること
が可能となるため、消費電力を十分に低減することができる。
図２２（Ｃ）において、第１の配線３００１はトランジスタ３２００のソース電極と電
気的に接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に
接続されている。また、第３の配線３００３はトランジスタ３３００のソース電極または
ドレイン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００の
ゲート電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極、及
びトランジスタ３３００のソース電極またはドレイン電極の他方は、容量素子３４００の
電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と
電気的に接続されている。
図２２（Ｃ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持
可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能で
ある。
情報の書き込み及び保持について説明する。まず、第４の配線３００４の電位を、トラ
ンジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする
。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、及び
容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲート電極には、所
定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（
以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする
。その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電位に
して、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲー
ト電極に与えられた電荷が保持される（保持）。
トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲート
電極の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を
与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジ
スタ３２００のゲート電極に保持された電荷量に応じて、第２の配線３００２は異なる電
位をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２０
０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿
Ｈは、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見
かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは
、トランジスタ３２００を「オン状態」とするために必要な第５の配線３００５の電位を
いうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間
の電位Ｖ０とすることにより、トランジスタ３２００のゲート電極に与えられた電荷を判
別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、
第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「
オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の
電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままで
ある。このため、第２の配線３００２の電位を判別することで、保持されている情報を読
み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読
み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態
にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿
Ｈより小さい電位を第５の配線３００５に与えればよい。または、ゲート電極の状態にか
かわらずトランジスタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌよ
り大きい電位を第５の配線３００５に与えればよい。
図２２（Ｄ）に示す半導体装置は、トランジスタ３２００を設けていない点で主に図２
２（Ｃ）と相違している。この場合も上記と同様の動作により情報の書き込み及び保持動
作が可能である。
次に、情報の読み出しについて説明する。トランジスタ３３００がオン状態となると、
浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３
と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が
変化する。第３の配線３００３の電位の変化量は、容量素子３４００の電極の一方の電位
（あるいは容量素子３４００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第
３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３
の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ
×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量
素子３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、
電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１
）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（
ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこ
とができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用され
たトランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトラ
ンジスタを駆動回路上に積層して設ける構成とすればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電
流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持す
ることが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ
動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することがで
きる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）で
あっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、
素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲー
トへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため
、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導
体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、
信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報
の書き込みが行われるため、高速な動作も容易に実現しうる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態４）
本実施の形態では、上記実施の形態で例示したトランジスタ、または記憶装置を含むＲ
Ｆタグについて、図２３を用いて説明する。
本実施の形態におけるＲＦタグは、内部に記憶回路を有し、記憶回路に必要な情報を記
憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このよ
うな特徴から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う
個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには
極めて高い信頼性が要求される。
ＲＦタグの構成について図２３を用いて説明する。図２３は、ＲＦタグの構成例を示す
ブロック図である。
図２３に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどと
もいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ
８０４を有する。また、ＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回
路８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有してい
る。なお、復調回路８０７に含まれる整流作用を示すトランジスタに逆方向電流を十分に
抑制することが可能な材料、例えば、酸化物半導体が用いられた構成としてもよい。これ
により、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和すること
を防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることが
できる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信
を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信す
る電波方式の３つに大別される。本実施の形態に示すＲＦタグ８００は、そのいずれの方
式に用いることも可能である。
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたア
ンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路
８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整
流、例えば、半波２倍圧整流し、後段に設けられた容量素子により、整流された信号を平
滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側ま
たは出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅
が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しない
ように制御するための回路である。
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するため
の回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していても
よい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８
０９のリセット信号を生成するための回路である。
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成
するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに
応じて変調をおこなうための回路である。
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は
、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域など
を有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を
行うための回路である。
なお、上述の各回路は、必要に応じて、適宜、取捨することができる。
ここで、先の実施の形態で説明した記憶回路を、記憶回路８１０に用いることができる
。本発明の一態様の記憶回路は、電源が遮断された状態であっても情報を保持できるため
、ＲＦタグに好適に用いることができる。さらに本発明の一態様の記憶回路は、データの
書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて著しく小さいため、デー
タの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに
、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制するこ
とができる。
また、本発明の一態様の記憶回路は、不揮発性のメモリとして用いることが可能である
ため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデ
ータを書き込むためのコマンドを別途用意し、ユーザーが自由に書き換えできないように
しておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷するこ
とで、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品に
のみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になるこ
とがなく出荷後の製品に対応した顧客管理が容易となる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態５）
本実施の形態では、少なくとも実施の形態で説明したトランジスタを用いることができ
、先の実施の形態で説明した記憶装置を含むＣＰＵについて説明する。
図２４は、先の実施の形態で説明したトランジスタを少なくとも一部に用いたＣＰＵの
一例の構成を示すブロック図である。
図２４に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅ
ｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラ
クションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントロー
ラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース
１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェ
ース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基
板、ガラス基板などを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、
別チップに設けてもよい。もちろん、図２４に示すＣＰＵは、その構成を簡略化して示し
た一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば
、図２４に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み
、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回
路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビ
ットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクショ
ンデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、イン
タラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントロー
ラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロ
ーラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種
制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御す
るための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログ
ラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマス
ク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のア
ドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう
。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１
９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及び
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号
ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記
各種回路に供給する。
図２４に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジス
タ１１９６のメモリセルとして、先の実施の形態に示したトランジスタを用いることがで
きる。
図２４に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１から
の指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１
１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容
量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持
が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われ
る。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換
えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができ
る。
図２５は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である
。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記
憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理
素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回
路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と
、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダ
クタなどのその他の素子をさらに有していても良い。
ここで、回路１２０２には、先の実施の形態で説明した記憶装置を用いることができる
。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２
０９のゲートには接地電位（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力
され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して
接地される構成とする。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用
いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）
のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の
端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第
２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３
はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２
の端子の間の導通または非導通（つまり、トランジスタ１２１３のオン状態またはオフ状
態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとド
レインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソース
とドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力さ
れる制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、
トランジスタ１２１４のオン状態またはオフ状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極の
うちの一方、及びトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部
分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位
を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ
１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接
続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの
他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一
方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソ
ースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続さ
れる。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方
）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方
）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、
は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対
の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電
源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる
。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配
線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他
方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等
）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０
８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ
線）と電気的に接続される。
なお、容量素子１２０７及び容量素子１２０８は、トランジスタや配線の寄生容量等を
積極的に利用することによって省略することも可能である。
トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力さ
れる。スイッチ１２０３及びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤ
によって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のス
イッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第
２の端子の間は非導通状態となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデー
タに対応する信号が入力される。図２５では、回路１２０１から出力された信号が、トラ
ンジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３
の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は
、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介
して回路１２０１に入力される。
なお、図２５では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースと
ドレインの他方）から出力される信号は、論理素子１２０６及び回路１２２０を介して回
路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子
（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反
転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、
入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合
に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）
から出力される信号を当該ノードに入力することができる。
また、図２５において、記憶素子１２００に用いられるトランジスタのうち、トランジ
スタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１
９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層また
はシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素
子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体膜で形成されるト
ランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以
外にも、チャネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残り
のトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形
成されるトランジスタとすることもできる。
図２５における回路１２０１には、例えばフリップフロップ回路を用いることができる
。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用い
ることができる。
本発明の一態様における半導体装置では、記憶素子１２００に電源電圧が供給されない
間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２
０８によって保持することができる。
また、酸化物半導体膜にチャネルが形成されるトランジスタはオフ電流が極めて小さい
。例えば、酸化物半導体膜にチャネルが形成されるトランジスタのオフ電流は、結晶性を
有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そ
のため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子
１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわ
たり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（
データ）を保持することが可能である。
また、スイッチ１２０３及びスイッチ１２０４を設けることによって、プリチャージ動
作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が
元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジス
タ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再
開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態
（オン状態、またはオフ状態）に変換して、回路１２０２から読み出すことができる。そ
れ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信
号を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなど
の記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐ
ことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復
帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、ま
たは複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力
を抑えることができる。
本実施の形態では、記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子
１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタム
ＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、
ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）デバイスにも応用可能である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態６）
本実施の形態では、本発明の一態様の表示パネルの構成例について説明する。
［構成例］
図２６（Ａ）は、本発明の一態様の表示パネルの上面図であり、図２６（Ｂ）は、本発
明の一態様の表示パネルの画素に液晶素子を適用する場合に用いることができる画素回路
を説明するための回路図である。また、図２６（Ｃ）は、本発明の一態様の表示パネルの
画素に有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路
図である。
画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。ま
た、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャ
ネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同
一基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジス
タを用いることにより、信頼性の高い表示装置を提供することができる。
アクティブマトリクス型表示装置のブロック図の一例を図２６（Ａ）に示す。表示装置
の基板７００上には、画素部７０１、第１の走査線駆動回路７０２、第２の走査線駆動回
路７０３、信号線駆動回路７０４を有する。画素部７０１には、複数の信号線が信号線駆
動回路７０４から延伸して配置され、複数の走査線が第１の走査線駆動回路７０２、及び
第２の走査線駆動回路７０３から延伸して配置されている。なお走査線と信号線との交差
領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装
置の基板７００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接
続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されてい
る。
図２６（Ａ）では、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号
線駆動回路７０４は、画素部７０１と同じ基板７００上に形成される。そのため、外部に
設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板
７００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増
える。同じ基板７００上に駆動回路を設けた場合、その配線間の接続数を減らすことがで
き、信頼性の向上、又は歩留まりの向上を図ることができる。
〔液晶パネル〕
また、画素の回路構成の一例を図２６（Ｂ）に示す。ここでは、ＶＡ型液晶表示パネル
の画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの
画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動で
きるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電
極に印加する信号を、独立して制御できる。
トランジスタ７１６のゲート配線７１２と、トランジスタ７１７のゲート配線７１３に
は、異なるゲート信号を与えることができるように分離されている。一方、データ線とし
て機能するソース電極又はドレイン電極７１４は、トランジスタ７１６とトランジスタ７
１７で共通に用いられている。トランジスタ７１６とトランジスタ７１７は上記実施の形
態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表
示パネルを提供することができる。
トランジスタ７１６と電気的に接続する第１の画素電極と、トランジスタ７１７と電気
的に接続する第２の画素電極形状について説明する。第１の画素電極と第２の画素電極の
形状は、スリットによって分離されている。第１の画素電極はＶ字型に広がる形状を有し
、第２の画素電極は第１の画素電極の外側を囲むように形成される。
トランジスタ７１６のゲート電極はゲート配線７１２と接続され、トランジスタ７１７
のゲート電極はゲート配線７１３と接続されている。ゲート配線７１２とゲート配線７１
３に異なるゲート信号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミン
グを異ならせ、液晶の配向を制御できる。
また、容量配線７１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極また
は第２の画素電極と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備え
る。第１の液晶素子７１８は第１の画素電極と対向電極とその間の液晶層とで構成され、
第２の液晶素子７１９は第２の画素電極と対向電極とその間の液晶層とで構成される。
なお、図２６（Ｂ）に示す画素回路は、これに限定されない。例えば、図２６（Ｂ）に
示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路
などを追加してもよい。
〔有機ＥＬパネル〕
画素の回路構成の他の一例を図２６（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表
示パネルの画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が
、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そし
て、電子及び正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、そ
の励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光
素子は、電流励起型の発光素子と呼ばれる。
図２６（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型の
トランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の金属酸化物膜
は、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該
画素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作につ
いて説明する。
画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光
素子７２４及び容量素子７２３を有している。スイッチング用トランジスタ７２１は、ゲ
ート電極が走査線７２６に接続され、第１電極（ソース電極及びドレイン電極の一方）が
信号線７２５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トラ
ンジスタ７２２のゲート電極に接続されている。駆動用トランジスタ７２２は、ゲート電
極が容量素子７２３を介して電源線７２７に接続され、第１電極が電源線７２７に接続さ
れ、第２電極が発光素子７２４の第１電極（画素電極）に接続されている。発光素子７２
４の第２電極は共通電極７２８に相当する。共通電極７２８は、同一基板上に形成される
共通電位線と電気的に接続される。
スイッチング用トランジスタ７２１及び駆動用トランジスタ７２２は上記実施の形態で
説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表
示パネルを提供することができる。
発光素子７２４の第２電極（共通電極７２８）の電位は低電源電位に設定する。なお、
低電源電位とは、電源線７２７に供給される高電源電位より低い電位であり、例えばＧＮ
Ｄ、０Ｖなどを低電源電位として設定することができる。発光素子７２４の順方向のしき
い値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子７２
４に印加することにより、発光素子７２４に電流を流して発光させる。なお、発光素子７
２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。
なお、容量素子７２３は駆動用トランジスタ７２２のゲート容量を代用することにより
省略できる。駆動用トランジスタ７２２のゲート容量については、チャネル形成領域とゲ
ート電極との間で容量が形成されていてもよい。
次に、駆動用トランジスタ７２２に入力する信号について説明する。電圧入力電圧駆動
方式の場合、駆動用トランジスタ７２２が十分にオンするか、オフするかの二つの状態と
なるようなビデオ信号を、駆動用トランジスタ７２２に入力する。なお、駆動用トランジ
スタ７２２を線形領域で動作させるために、電源線７２７の電圧よりも高い電圧を駆動用
トランジスタ７２２のゲート電極にかける。また、信号線７２５には、電源線電圧に駆動
用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ７２２のゲート電極に発光素子７２
４の順方向電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をか
ける。なお、駆動用トランジスタ７２２が飽和領域で動作するようにビデオ信号を入力し
、発光素子７２４に電流を流す。また、駆動用トランジスタ７２２を飽和領域で動作させ
るために、電源線７２７の電位を、駆動用トランジスタ７２２のゲート電位より高くする
。ビデオ信号をアナログとすることで、発光素子７２４にビデオ信号に応じた電流を流し
、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図２６（Ｃ）に示す画素構成に限定されない。例えば、図２
６（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論
理回路などを追加してもよい。
図２６で例示した回路に上記実施の形態で例示したトランジスタを適用する場合、低電
位側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電
気的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御
し、第２のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位
など、上記で例示した電位を入力可能な構成とすればよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態７）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を
備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓ
ｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いるこ
とができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器
として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメ
ラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディス
プレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディ
オプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入
れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２７に
示す。
図２７（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示
部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０
８等を有する。なお、図２７（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表
示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されな
い。
図２７（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部
９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１
３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられて
いる。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されてお
り、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能であ
る。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体
９１２との間の角度に従って、切り替える構成としても良い。また、第１表示部９１３及
び第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装
置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパ
ネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォ
トセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加すること
ができる。
図２７（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、
キーボード９２３、ポインティングデバイス９２４等を有する。
図２７（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９
３３等を有する。
図２７（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３
、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４及びレンズ
９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられて
いる。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されてお
り、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能であ
る。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４
２との間の角度に従って切り替える構成としても良い。
図２７（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、
ライト９５４等を有する。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態８）
本実施の形態では、本発明の一態様に係るＲＦデバイスの使用例について図２８を用い
ながら説明する。ＲＦデバイスの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券
類、無記名債券類、証書類（運転免許証や住民票等、図２８（Ａ）参照）、記録媒体（Ｄ
ＶＤやビデオテープ等、図２８（Ｂ）参照）、包装用容器類（包装紙やボトル等、図２８
（Ｃ）参照）、乗り物類（自転車等、図２８（Ｄ）参照）、身の回り品（鞄や眼鏡等）、
食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電
子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、
若しくは各物品に取り付ける荷札（図２８（Ｅ）、図２８（Ｆ）参照）等に設けて使用す
ることができる。
本発明の一態様に係るＲＦデバイス４０００は、表面に貼る、または埋め込むことによ
り、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージ
であれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲ
Ｆデバイス４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品
自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、
または証書類等に本発明の一態様に係るＲＦデバイス４０００を設けることにより、認証
機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。ま
た、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器
等に本発明の一態様に係るＲＦデバイスを取り付けることにより、検品システム等のシス
テムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲ
Ｆデバイスを取り付けることにより、盗難などに対するセキュリティ性を高めることがで
きる。
以上のように、本発明の一態様に係わるＲＦデバイスを本実施の形態に挙げた各用途に
用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信
距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて
長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いるこ
とができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
１０ 積層構造
１１ 第１の層
１２ 第２の層
２１ 第１の絶縁膜
２２ 第２の絶縁膜
３１ 第１の配線層
３２ 第２の配線層
４１ バリア膜
１００ 第２のトランジスタ
１０１ａ 酸化物膜
１０１ｂ 酸化物膜
１０２ 半導体膜
１０３ 導電膜
１０３ａ 電極
１０３ｂ 電極
１０４ ゲート絶縁膜
１０５ａ ゲート電極
１０５ｂ ゲート電極
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 絶縁膜
１０９ａ 低抵抗領域
１０９ｂ 低抵抗領域
１１０ 第１のトランジスタ
１１１ 半導体基板
１１２ 半導体膜
１１３ａ 低抵抗層
１１３ｂ 低抵抗層
１１４ ゲート絶縁膜
１１５ ゲート電極
１１５ａ ゲート電極
１１５ｂ ゲート電極
１２０ バリア膜
１２１ 絶縁膜
１２２ 絶縁膜
１２３ 絶縁膜
１２４ 絶縁膜
１２５ 絶縁膜
１２６ 絶縁膜
１２７ 絶縁膜
１３０ 容量
１３１ 配線
１３２ 配線
１３３ 配線
１３７ 絶縁膜
１３８ 導電膜
１３９ 絶縁膜
１４０ 絶縁膜
１４１ 配線
１４１ａ 配線
１４１ｂ 配線
１６０ トランジスタ
１６１ プラグ
１６２ プラグ
１６３ａ プラグ
１６３ｂ プラグ
１６４ａ プラグ
１６４ｂ プラグ
１６５ 導電膜
１６６ 導電膜
１６７ａ 配線
１６７ｂ 配線
１７０ 電極
１７０ａ 導電膜
１７１ 電極
１７１ａ 導電膜
１７４ 絶縁膜
１７５ 絶縁膜
７００ 基板
７０１ 画素部
７０２ 走査線駆動回路
７０３ 走査線駆動回路
７０４ 信号線駆動回路
７１０ 容量配線
７１２ ゲート配線
７１３ ゲート配線
７１４ ドレイン電極
７１６ トランジスタ
７１７ トランジスタ
７１８ 液晶素子
７１９ 液晶素子
７２０ 画素
７２１ スイッチング用トランジスタ
７２２ 駆動用トランジスタ
７２３ 容量素子
７２４ 発光素子
７２５ 信号線
７２６ 走査線
７２７ 電源線
７２８ 共通電極
８００ ＲＦタグ
８０１ 通信器
８０２ アンテナ
８０３ 無線信号
８０４ アンテナ
８０５ 整流回路
８０６ 定電圧回路
８０７ 復調回路
８０８ 変調回路
８０９ 論理回路
８１０ 記憶回路
８１１ ＲＯＭ
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 接続部
９１６ 操作キー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
２１００ トランジスタ
２２００ トランジスタ
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
４０００ ＲＦデバイス
５１２０ 基板

Claims (1)

  1. 第１のトランジスタと、
    前記第１のトランジスタの上方に位置する第２のトランジスタと、
    前記第１のトランジスタと前記第２のトランジスタとの間に位置する第１の絶縁膜と、
    前記第２のトランジスタと前記第１の絶縁膜との間に位置する第２の絶縁膜と、
    前記第１のトランジスタと前記第１の絶縁膜との間に位置する配線と、
    電極と、を有し、
    前記電極と前記配線とは、互いに重なる領域を有し、
    前記第１の絶縁膜は、水または水素の拡散を低減することができる機能を有し、
    前記第１のトランジスタのチャネルは、単結晶半導体を有し、
    前記第２のトランジスタのチャネルは、酸化物半導体を有し、
    前記第２のトランジスタのゲート電極は、前記電極が有する材料と同じ材料を含み、
    前記第２の絶縁膜は、化学量論的組成を満たす酸素より多くの酸素を含む領域をゆうする半導体装置。
JP2019088202A 2014-01-30 2019-05-08 半導体装置 Withdrawn JP2019125812A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014015495 2014-01-30
JP2014015495 2014-01-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015012993A Division JP6526427B2 (ja) 2014-01-30 2015-01-27 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020219741A Division JP7054410B2 (ja) 2014-01-30 2020-12-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2019125812A true JP2019125812A (ja) 2019-07-25

Family

ID=53679777

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2015012993A Expired - Fee Related JP6526427B2 (ja) 2014-01-30 2015-01-27 半導体装置の作製方法
JP2019088202A Withdrawn JP2019125812A (ja) 2014-01-30 2019-05-08 半導体装置
JP2020219741A Active JP7054410B2 (ja) 2014-01-30 2020-12-29 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015012993A Expired - Fee Related JP6526427B2 (ja) 2014-01-30 2015-01-27 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020219741A Active JP7054410B2 (ja) 2014-01-30 2020-12-29 半導体装置

Country Status (4)

Country Link
US (1) US20150214256A1 (ja)
JP (3) JP6526427B2 (ja)
KR (1) KR102325158B1 (ja)
TW (1) TWI662653B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015060133A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102320576B1 (ko) * 2013-12-27 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9831238B2 (en) 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
WO2015182000A1 (en) 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US9647129B2 (en) 2014-07-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2016125044A1 (en) 2015-02-06 2016-08-11 Semiconductor Energy Laboratory Co., Ltd. Device, manufacturing method thereof, and electronic device
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
TWI777164B (zh) 2015-03-30 2022-09-11 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US10978489B2 (en) 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6917700B2 (ja) 2015-12-02 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
WO2017103737A1 (en) 2015-12-18 2017-06-22 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, data processing device, and method for manufacturing display panel
JP6853663B2 (ja) * 2015-12-28 2021-03-31 株式会社半導体エネルギー研究所 半導体装置
CN108886021B (zh) * 2016-02-12 2023-07-25 株式会社半导体能源研究所 半导体装置及其制造方法
JP6968567B2 (ja) * 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102626961B1 (ko) * 2016-07-27 2024-01-17 엘지디스플레이 주식회사 하이브리드 타입의 박막 트랜지스터 및 이를 이용한 유기발광 표시장치
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20180061723A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치
EP3688813A4 (en) * 2017-09-28 2021-06-23 INTEL Corporation MONOLITHIC INTEGRATION OF A THIN FILM TRANSISTOR ON A COMPLEMENTARY TRANSISTOR
US10381315B2 (en) * 2017-11-16 2019-08-13 Samsung Electronics Co., Ltd. Method and system for providing a reverse-engineering resistant hardware embedded security module
US11209877B2 (en) 2018-03-16 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Electrical module, display panel, display device, input/output device, data processing device, and method of manufacturing electrical module
US11189490B2 (en) 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
TWI690060B (zh) 2019-04-25 2020-04-01 元太科技工業股份有限公司 記憶體結構及其製造方法
KR20210085604A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013236068A (ja) * 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013236072A (ja) * 2012-04-13 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
KR20220136513A (ko) * 2009-12-04 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101720072B1 (ko) 2009-12-11 2017-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
JP5705559B2 (ja) 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
JP5727892B2 (ja) * 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
TWI525619B (zh) * 2011-01-27 2016-03-11 半導體能源研究所股份有限公司 記憶體電路
JP5886128B2 (ja) 2011-05-13 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
JP5892852B2 (ja) 2011-05-20 2016-03-23 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
US9112037B2 (en) 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5826716B2 (ja) * 2012-06-19 2015-12-02 株式会社東芝 半導体装置及びその製造方法
US9564604B2 (en) * 2012-10-18 2017-02-07 Nippon Kayaku Kabushiki Kaisha Fused polycyclic aromatic compounds, organic semiconductor material and thin film including the same, and method for producing an organic semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013236068A (ja) * 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013236072A (ja) * 2012-04-13 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20150214256A1 (en) 2015-07-30
KR102325158B1 (ko) 2021-11-10
JP7054410B2 (ja) 2022-04-13
TWI662653B (zh) 2019-06-11
JP2021052213A (ja) 2021-04-01
JP2015164181A (ja) 2015-09-10
KR20150091003A (ko) 2015-08-07
TW201532197A (zh) 2015-08-16
JP6526427B2 (ja) 2019-06-05

Similar Documents

Publication Publication Date Title
JP6728452B2 (ja) 半導体装置
JP7054410B2 (ja) 半導体装置
JP6967643B2 (ja) 半導体装置
JP7455935B2 (ja) 半導体装置
JP6545954B2 (ja) 半導体装置
JP7247303B2 (ja) 半導体装置
JP2016105473A (ja) 半導体装置および電子機器
JP2016001722A (ja) 半導体装置及び該半導体装置を含む電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200324

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201006

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20201229