JP2015195327A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015195327A
JP2015195327A JP2014113373A JP2014113373A JP2015195327A JP 2015195327 A JP2015195327 A JP 2015195327A JP 2014113373 A JP2014113373 A JP 2014113373A JP 2014113373 A JP2014113373 A JP 2014113373A JP 2015195327 A JP2015195327 A JP 2015195327A
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide semiconductor
semiconductor film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014113373A
Other languages
English (en)
Other versions
JP2015195327A5 (ja
Inventor
山崎 舜平
Shunpei Yamazaki
舜平 山崎
早川 昌彦
Masahiko Hayakawa
昌彦 早川
慎平 松田
Shimpei Matsuda
慎平 松田
大介 松林
Daisuke Matsubayashi
大介 松林
Original Assignee
株式会社半導体エネルギー研究所
Semiconductor Energy Lab Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013119146 priority Critical
Priority to JP2013119146 priority
Priority to JP2014004227 priority
Priority to JP2014004227 priority
Priority to JP2014054449 priority
Priority to JP2014054449 priority
Application filed by 株式会社半導体エネルギー研究所, Semiconductor Energy Lab Co Ltd filed Critical 株式会社半導体エネルギー研究所
Priority to JP2014113373A priority patent/JP2015195327A/ja
Publication of JP2015195327A publication Critical patent/JP2015195327A/ja
Publication of JP2015195327A5 publication Critical patent/JP2015195327A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3241Matrix-type displays
    • H01L27/3244Active matrix displays
    • H01L27/326Active matrix displays special geometry or disposition of pixel-elements
    • H01L27/3262Active matrix displays special geometry or disposition of pixel-elements of TFT

Abstract

【課題】電気特性(例えば、オン電流、電界効果移動度、周波数特性等)の優れたトランジスタを有する半導体装置を提供する。または、信頼性の高いトランジスタを有する半導体装置を提供する。【解決手段】第1のゲート電極及び第2のゲート電極の間に酸化物半導体膜が設けられるチャネルエッチ型のトランジスタであって、トランジスタのチャネル幅方向において、前記第1のゲート電極及び前記第2のゲート電極は、第1のゲート絶縁膜及び第2のゲート絶縁膜に設けられる開口部において接続すると共に、第1のゲート絶縁膜及び第2のゲート絶縁膜を介して酸化物半導体膜を囲む構造を有する。さらに、トランジスタのチャネル長が0.5μm以上6.5μm以下である。【選択図】図1

Description

酸化物半導体膜を有するトランジスタを備えた半導体装置及びその作製方法に関する。なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

基板上に形成された半導体薄膜を用いてトランジスタ(薄膜トランジスタ(TFT)ともいう。)を構成する技術が注目されている。該トランジスタは、集積回路(IC)や画像表示装置(表示装置)のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。

例えば、トランジスタの活性層として、インジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を含む酸化物半導体を用いたトランジスタが開示されている(特許文献1参照。)。

また、酸化物半導体層を、積層構造とすることで、キャリアの移動度を向上させる技術が開示されている(特許文献2、特許文献3参照)。

特開2006−165528号公報 特開2011−138934号公報 特開2011−124360号公報

本発明の一態様は、電気特性(例えば、オン電流、電界効果移動度、周波数特性等)の優れたトランジスタを有する半導体装置を提供する。または、信頼性の高いトランジスタを有する半導体装置を提供する。または、新規な半導体装置などを提供する。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、第1のゲート電極及び第2のゲート電極の間に酸化物半導体膜が設けられるチャネルエッチ型のトランジスタであって、チャネル長方向に垂直な断面において、第1のゲート電極及び第2のゲート電極は、第1のゲート絶縁膜及び第2のゲート絶縁膜に設けられる開口部において接続すると共に、第1のゲート絶縁膜及び第2のゲート絶縁膜を介して酸化物半導体膜を囲む構造を有する。さらに、トランジスタのチャネル長が0.5μm以上6.5μm以下、好ましくは1μmより大きく6μm未満、より好ましくは1μmより大きく4μm以下、より好ましくは1μmより大きく3.5μm以下、より好ましくは1μmより大きく2.5μm以下である。

本発明の一態様は、第1のゲート電極及び第2のゲート電極の間に酸化物半導体膜が設けられるチャネルエッチ型のトランジスタであって、トランジスタのチャネル幅方向において、第1のゲート電極及び第2のゲート電極は、第1のゲート絶縁膜及び第2のゲート絶縁膜に設けられる開口部において接続すると共に、チャネル幅方向において、酸化物半導体膜の側面は第1のゲート電極及び第2のゲート電極と重なる。さらに、トランジスタのチャネル長が0.5μm以上6.5μm以下、好ましくは1μmより大きく6μm未満、より好ましくは1μmより大きく4μm以下、より好ましくは1μmより大きく3.5μm以下、より好ましくは1μmより大きく2.5μm以下である。

なお、トランジスタのチャネル幅方向において、酸化物半導体膜の一方の側面及び他方の側面の外側において、第1のゲート電極及び第2のゲート電極が接続してもよい。

または、トランジスタのチャネル幅方向において、酸化物半導体膜の一方の側面の外側において、第1のゲート電極及び第2のゲート電極が接続し、他方の側面の外側において、第1のゲート電極及び第2のゲート電極が第1のゲート絶縁膜または/及び第2のゲート絶縁膜を介して対向してもよい。

または、トランジスタのチャネル幅方向において、第2のゲート絶縁膜を介して、酸化物半導体膜の一方の側面及び他方の側面と第2のゲート電極が位置してもよい。

本発明の一態様は、第1のゲート電極と、第1のゲート電極と重なる酸化物半導体膜と、第1のゲート電極及び酸化物半導体膜の間の第1の窒化物絶縁膜と、酸化物半導体膜に接する一対の電極と、酸化物半導体膜と接する酸化物絶縁膜と、第1の窒化物絶縁膜及び酸化物絶縁膜と接する第2の窒化物絶縁膜と、第2の窒化物絶縁膜上であって、酸化物半導体膜と重なる第2のゲート電極と、を有するチャネルエッチ型のトランジスタであって、第1の窒化物絶縁膜及び第2の窒化物絶縁膜の間に、酸化物半導体膜及び酸化物絶縁膜が設けられる。さらに、チャネル長方向に垂直な断面において、第1のゲート電極及び第2のゲート電極は、第1の窒化物絶縁膜及び第2の窒化物絶縁膜に設けられる開口部において接続すると共に、第1の窒化物絶縁膜及び第2の窒化物絶縁膜を介して酸化物半導体膜を囲む。さらに、トランジスタのチャネル長が0.5μm以上6.5μm以下、好ましくは1μmより大きく6μm未満、より好ましくは1μmより大きく4μm以下、より好ましくは1μmより大きく3.5μm以下、より好ましくは1μmより大きく2.5μm以下である。

本発明の一態様は、第1のゲート電極と、第1のゲート電極と重なる酸化物半導体膜と、第1のゲート電極及び酸化物半導体膜の間の第1の窒化物絶縁膜と、酸化物半導体膜に接する一対の電極と、酸化物半導体膜と接する酸化物絶縁膜と、第1の窒化物絶縁膜及び酸化物絶縁膜と接する第2の窒化物絶縁膜と、第2の窒化物絶縁膜上であって、酸化物半導体膜と重なる第2のゲート電極と、を有するチャネルエッチ型のトランジスタであって、第1の窒化物絶縁膜及び第2の窒化物絶縁膜の間に、酸化物半導体膜及び酸化物絶縁膜が設けられる。さらに、第1のゲート電極及び第2のゲート電極は接続する。さらに、トランジスタのチャネル幅方向において、酸化物半導体膜の側面は、第1のゲート電極及び第2のゲート電極と重なる。さらに、トランジスタのチャネル長が0.5μm以上6.5μm以下、好ましくは1μmより大きく6μm未満、より好ましくは1μmより大きく4μm以下、より好ましくは1μmより大きく3.5μm以下、より好ましくは1μmより大きく2.5μm以下である。

なお、トランジスタのチャネル幅方向において、酸化物半導体膜の一方の側面及び他方の側面の外側において、第1のゲート電極及び第2のゲート電極が接続してもよい。

または、トランジスタのチャネル幅方向において、酸化物半導体膜の一方の側面の外側において、第1のゲート電極及び第2のゲート電極が接続し、他方の側面の外側において、第1のゲート電極及び第2のゲート電極が第1の窒化物絶縁膜及び第2の窒化物絶縁膜を介して対向してもよい。

または、トランジスタのチャネル幅方向において、第2のゲート絶縁膜を介して、酸化物半導体膜の一方の側面及び他方の側面と第2のゲート電極が位置してもよい。

また、上記トランジスタは、ノーマリーオフ特性を有する。

また、上記酸化物半導体膜は、複数の結晶部を有し、複数の結晶部において、c軸配向性を有し、かつc軸が酸化物半導体膜の上面の法線ベクトルに平行な方向を向いている。

本発明の一態様により、電気特性(例えば、オン電流、電界効果移動度、周波数特性等)の優れたトランジスタを有する半導体装置を提供することができる。または、本発明の一態様により、信頼性の高いトランジスタを有する半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置などを提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

トランジスタの一形態を説明する上面図及び断面図。 計算に用いたトランジスタのモデルを説明する図。 計算によって得られた飽和移動度のチャネル長依存性を説明する図。 計算によって得られたオン電流のチャネル長依存性を説明する図。 計算によって得られたトランジスタのId−Vg特性及び酸化物半導体膜中の電流分布を説明する図。 計算によって得られたトランジスタのId−Vg特性及びシリコン膜中の電流分布を説明する図。 計算に用いた電子トラップ及び計算によって得られた飽和移動度のチャネル長依存性を説明する図。 計算に用いたトランジスタの構造と、計算により得られた電界効果移動度及びオン電流を説明する図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタのバンド構造を説明する図。 半導体装置の一形態を説明するブロック図及び回路図。 回路記号とトランジスタの構成を説明する図。 半導体装置の一形態を説明する上面図。 半導体装置の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。 実施例に係る、トランジスタのId−Vg特性。 実施例に係る、トランジスタのId−Vg特性。 実施例に係る、トランジスタのId−Vg特性。 実施例に係る、トランジスタのゲートBTストレス試験結果。 実施例に係る、トランジスタのゲートBTストレス試験結果。 実施例に係る、トランジスタのゲートBTストレス試験結果。 トランジスタのオフ状態及びオン状態におけるキャリアの流れを説明する図。 Vd=10V、Vbg=5Vの飽和領域における酸化物半導体膜中のキャリアの様子を説明する図。 トランジスタに含まれる容量結合を説明する回路図。 計算に用いたトランジスタのL長方向の断面模式図を説明する図。 トランジスタのId−Vg特性と飽和移動度を説明する図。

(実施の形態1)
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を参照して説明する。

図1(A)乃至図1(C)に、半導体装置が有するトランジスタ10の上面図及び断面図を示す。図1(A)はトランジスタ10の上面図であり、図1(B)は、図1(A)の一点鎖線A−B間の断面図であり、図1(C)は、図1(A)の一点鎖線C−D間の断面図である。なお、図1(A)では、明瞭化のため、基板11及び絶縁膜などを省略している。

図1(B)及び図1(C)に示すトランジスタ10は、チャネルエッチ型のトランジスタであり、基板11上に設けられるゲート電極13と、基板11及びゲート電極13上に形成されるゲート絶縁膜15と、ゲート絶縁膜15を介して、ゲート電極13と重なる酸化物半導体膜17と、酸化物半導体膜17に接する一対の電極19、20と、ゲート絶縁膜15、酸化物半導体膜17、及び一対の電極19、20上のゲート絶縁膜28と、ゲート絶縁膜28上のゲート電極31とを有する。ゲート絶縁膜28は、酸化物絶縁膜23、酸化物絶縁膜25、及び窒化物絶縁膜27を有する。また、ゲート電極31は、ゲート絶縁膜15及びゲート絶縁膜28に設けられた開口部42、43においてゲート電極13と接続する。また、一対の電極19、20の一方、ここでは電極20に接続する電極32が、窒化物絶縁膜27上に形成される。なお、電極32は画素電極として機能する。

本実施の形態に示すトランジスタ10は、チャネル長が0.5μm以上6.5μm以下、好ましくは1μmより大きく6μm未満、より好ましくは1μmより大きく4μm以下、より好ましくは1μmより大きく3.5μm以下、より好ましくは1μmより大きく2.5μm以下である。また、トランジスタ10は、チャネル幅方向において、ゲート電極13及びゲート電極31の間に、ゲート絶縁膜15及びゲート絶縁膜28を介して酸化物半導体膜17が設けられている。また、ゲート電極31は図1(A)に示すように、上面から見て、ゲート絶縁膜28を介して酸化物半導体膜17の端部と重なる。

ゲート絶縁膜15及びゲート絶縁膜28には複数の開口部を有する。代表的には、図1(B)に示すように、一対の電極19、20の一方を露出する開口部41を有する。また、図1(C)に示すように、チャネル幅方向において、酸化物半導体膜17を挟む開口部42、43を有する。即ち、酸化物半導体膜17の側面の外側に開口部42、43を有する。開口部41において、一対の電極19、20の一方、ここでは電極20と電極32が接続する。また、開口部42、43において、ゲート電極13及びゲート電極31が接続する。即ち、チャネル長方向に垂直な断面において、ゲート電極13及びゲート電極31は、ゲート絶縁膜15及びゲート絶縁膜28を介して酸化物半導体膜17を囲む。また、チャネル幅方向において、ゲート絶縁膜28を介して酸化物半導体膜17の側面と開口部42、43に設けられたゲート電極31が位置する。

なお、図1(C)に示すように、チャネル幅方向において、酸化物半導体膜17の側面と開口部42、43におけるゲート電極31との距離dは、ゲート絶縁膜15の膜厚t1及びゲート絶縁膜28の膜厚t2の合計膜厚の1倍以上7.5倍以下とする。酸化物半導体膜17の側面と開口部42、43におけるゲート電極31との距離dが、ゲート絶縁膜15の膜厚t1及びゲート絶縁膜28の膜厚t2の合計膜厚の1倍以上の場合、図1(D)の電気力線35で示すように、ゲート電極31の電界が酸化物半導体膜17の側面またはその近傍に影響するため、酸化物半導体膜17の側面またはその近傍における寄生チャネルの発生を抑制することができる。一方、酸化物半導体膜17の側面と開口部42、43におけるゲート電極31との距離dが、ゲート絶縁膜15の膜厚t1及びゲート絶縁膜28の膜厚t2の合計膜厚の7.5倍以下の場合、トランジスタの面積をより小さくすることができる。

酸化物半導体膜17は、少なくともIn若しくはZnを含む金属酸化物膜で形成され、代表的には、In−Ga酸化物膜、In−Zn酸化物膜、In−M−Zn酸化物膜(MはAl、Ga、Y、Zr、La、Ce、またはNd)等で形成される。

なお、酸化物半導体膜17がIn−M−Zn酸化物であるとき、ZnおよびOを除いてのInおよびMの原子数比率は、Inが25atomic%より大きく、Mが75atomic%未満、さらに好ましくはInが34atomic%より大きく、Mが66atomic%未満とする。

酸化物半導体膜17は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ10のオフ電流を低減することができる。

酸化物半導体膜17の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。

酸化物半導体膜17がIn−M−Zn酸化物(MはAl、Ga、Y、Zr、La、Ce、またはNd)の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2が好ましい。なお、成膜される酸化物半導体膜17の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。

酸化物半導体膜17としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜17は、キャリア密度が1×1017個/cm以下、好ましくは1×1015個/cm以下、より好ましくは1×1013個/cm以下、より好ましくは1×1011個/cm以下の酸化物半導体膜を用いる。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果移動度等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜17のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

なお、酸化物半導体膜17として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性(ノーマリーオフ特性ともいう。)になりやすい。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さく、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。

酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。

このため、酸化物半導体膜17は酸素欠損と共に、水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜17において、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる水素濃度を、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、より好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、より好ましくは5×1017atoms/cm以下、より好ましくは1×1016atoms/cm以下とする。この結果、トランジスタ10は、しきい値電圧がプラスとなる電気特性(ノーマリーオフ特性ともいう。)を有する。

酸化物半導体膜17において、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜17において酸素欠損が増加し、n型化してしまう。このため、酸化物半導体膜17におけるシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。この結果、トランジスタ10は、しきい値電圧がプラスとなる電気特性(ノーマリーオフ特性ともいう。)を有する。

また、酸化物半導体膜17において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜17のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。この結果、トランジスタ10は、しきい値電圧がプラスとなる電気特性(ノーマリーオフ特性ともいう。)を有する。

また、酸化物半導体膜17に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、5×1018atoms/cm以下にすることが好ましい。

また、酸化物半導体膜17は、後述するCAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)を用いることが好ましい。CAAC−OS構造は、多結晶構造、後述する微結晶構造、または非晶質構造と比較して最も欠陥準位密度が低い。

なお、酸化物半導体膜17をCAAC−OS膜で形成することで、チャネル長の小さい、代表的には0.5μm以上6.5μm以下、好ましくは1μmより大きく6μm未満、より好ましくは1μmより大きく4μm以下、より好ましくは1μmより大きく3.5μm以下、より好ましくは1μmより大きく2.5μm以下であるチャネルエッチ型のトランジスタを作製することが可能であるため、好ましい。

なお、酸化物半導体膜17が、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。

酸化物半導体膜を有するトランジスタは、蓄積型のトランジスタである。ここで、酸化物半導体膜を有するトランジスタのオフ状態及びオン状態におけるキャリアの流れについて、図37に示す模式図を用いて説明する。また、図37(A)及び図37(B)は、チャネル長方向の断面図であり、図37(C)は、チャネル幅方向の断面図である。

図37において、酸化物半導体膜を有するトランジスタは、ゲート電極GE_1と、ゲート電極GE_1上のゲート絶縁膜GI_1と、ゲート絶縁膜GI_1上の酸化物半導体膜OSと、酸化物半導体膜OS上の電極S、Dと、酸化物半導体膜OS及び電極S、D上のゲート絶縁膜GI_2と、ゲート絶縁膜GI_2上のゲート電極GE_2とを有する。酸化物半導体膜OSは、チャネル領域iと、電極Sまたは電極Dに接する低抵抗領域nとを有する。ゲート電極GE_1及びゲート電極GE_2は、図37(C)に示すように、接続されている。

トランジスタがオフ状態の場合、図37(A)に示すように、ゲート電極GE_1、GE_2に負の電圧が印加されるため、酸化物半導体膜OSのチャネル領域iから電子が排斥され、チャネル領域iは完全に空乏化する。この結果、トランジスタのオフ電流が極めて小さくなる。

一方、トランジスタがオン状態の場合、図37(B)に示すように、電極Sと接する低抵抗領域nから電極Dと接する低抵抗領域nへ電子が蓄積され、矢印で示すように電流パスが形成される。図37(C)に示すように、ゲート電極GE_1及びゲート電極GE_2を同電位とし、且つ酸化物半導体膜OSの側面がゲート電極GE_2と対向することで、さらには、チャネル長方向に垂直な断面において、ゲート電極GE_1及びゲート電極GE_2が、ゲート絶縁膜GI_1及びゲート絶縁膜GI_2を介して酸化物半導体膜OSを囲むことで、図37(B)に示すように、酸化物半導体膜OSにおいてキャリアが、ゲート絶縁膜GI_1、GI_2と酸化物半導体膜OSとの界面のみでなく、酸化物半導体膜OS中の広い範囲において流れる。このため、トランジスタにおけるキャリアの移動量が増加する。この結果、トランジスタのオン電流が大きくなると共に、電界効果移動度が高くなり、代表的には電界効果移動度が10cm/V・s以上、さらには20cm/V・s以上となる。なお、ここでの電界効果移動度は、酸化物半導体膜の物性値としての移動度の近似値ではなく、トランジスタの飽和領域における電界効果移動度である。なお、トランジスタのチャネル長(L長ともいう。)を0.5μm以上6.5μm以下、好ましくは1μmより大きく6μm未満、より好ましくは1μmより大きく4μm以下、より好ましくは1μmより大きく3.5μm以下、より好ましくは1μmより大きく2.5μm以下とすることで、電界効果移動度の増加が顕著である。また、チャネル長が0.5μm以上6.5μm以下のように小さいことで、チャネル幅も小さくすることが可能である。このため、図37(C)に示すように、ゲート電極GE_1及びゲート電極GE_2との接続部となるための領域を設けても、トランジスタの面積を縮小することが可能である。

また、トランジスタの電気特性であるゲート電圧−ドレイン電流特性(以下、Vd−Id特性ともいう。)において、ソース電極及びドレイン電極間の電圧がゲート電圧より大きくなると、より正確にはドレイン電圧がゲート電圧−しきい値電圧(Vd>Vg−Vth)より大きくなると、ドレイン電流が飽和する。ドレイン電流が飽和する領域は、飽和領域と呼ばれる。

Single Gate構造のトランジスタのように、酸化物半導体膜OSの一方の面のみにゲート電極を有する構造のトランジスタは、高いドレイン電圧によって、ドレイン電極近傍の酸化物半導体膜OSに電荷密度が増加してしまう。しかしながら、本実施の形態に示すトランジスタは、Dual Gate駆動であり、ゲート絶縁膜を介して酸化物半導体膜OSの上下において、電気的に短絡した二つのゲート電極を有する。このため、ゲート電極の制御性が高く、ドレイン電極近傍の酸化物半導体膜OSにおける電荷密度の増加を抑制することができる。この結果、Dual Gate駆動のトランジスタは、Single Gate構造のトランジスタと比べて、飽和領域におけるドレイン電流Idの飽和性が高い。即ち、飽和領域において、ドレイン電圧が変動してもドレイン電流が大きく変動しない。

また、図1に示すように、エッチング等で加工された酸化物半導体膜17の側面またはその近傍においては、加工におけるダメージにより欠陥が形成されると共に、不純物付着などにより汚染される。このため、トランジスタにおいてゲート電極13及びゲート電極31の一方のみ形成される場合、酸化物半導体膜17が真性または実質的に真性であっても、電界などのストレスが与えられることによって酸化物半導体膜17の側面またはその近傍は活性化され、n型(低抵抗領域)となりやすい。また、当該n型の側面またはその近傍が、図1(A)の破線33、34のように、一対の電極19、20の間に設けられると、n型の領域がキャリアのパスとなってしまい、寄生チャネルが形成される。この結果、ドレイン電流はしきい値電圧近傍でこぶを有する電気特性を示し、且つしきい値電圧はマイナスシフトする。しかしながら、図1(C)に示すように、同電位であるゲート電極13及びゲート電極31を有し、チャネル幅方向において、ゲート絶縁膜28を介してゲート電極31と酸化物半導体膜17の側面が位置するトランジスタにおいて、ゲート電極31の電界が酸化物半導体膜17の側面にも影響する。この結果、酸化物半導体膜17の側面またはその近傍における寄生チャネルの発生が抑制される。この結果、ドレイン電流がしきい値近傍でこぶを有することのない、電気特性の優れたトランジスタとなる。

ここで、チャネルエッチ型のトランジスタとチャネル保護型のトランジスタとを比較する。酸化物半導体膜を挟んで2つのゲート電極を有するチャネル保護型のトランジスタは、第1のゲート電極上に第1のゲート絶縁膜が形成され、第1のゲート絶縁膜上に酸化物半導体膜が形成される。酸化物半導体膜上にチャネル保護膜が形成され、該チャネル保護膜上に酸化物半導体膜と接する一対の電極が形成される。さらに、チャネル保護膜及び一対の電極上に第2のゲート絶縁膜が形成され、第2のゲート絶縁膜上に第2のゲート電極が形成される。

チャネル保護膜は、一対の電極を形成する際のエッチング工程において、プラズマに曝され、ダメージを受ける。このため、チャネル保護膜には欠陥が形成されやすい。この結果、酸化物半導体膜を流れるキャリアがチャネル保護膜の欠陥に捕獲されてしまい、トランジスタの電気特性が動作時間と共に変動してしまい、信頼性が低い。しかしながら、本実施の形態に示すトランジスタ10は、チャネルエッチ型であり、ゲート絶縁膜28において、酸化物半導体膜17及びゲート電極31が対向する領域は、エッチングの雰囲気に曝されない。このため、トランジスタ10は、ゲート絶縁膜28の欠陥が少なく、信頼性の高いトランジスタである。

また、チャネル保護型のトランジスタにおいて、一対の電極と重なる酸化物半導体膜の領域では、一対の電極が第2のゲート電極の電界を遮蔽してしまう。このため、第2のゲート電極の電界が酸化物半導体膜に均一に影響しない。この結果、第2のゲート電極の電界により誘起されて酸化物半導体膜を流れるキャリア量が減少してしまう。しかしながら、本実施の形態に示すトランジスタ10は、チャネルエッチ型のトランジスタであり、ゲート電極31の電界が、酸化物半導体膜17のバックチャネルに均一に影響する。さらには、酸化物半導体膜17の側面においてもゲート電極31の電界の影響を受ける。これらの結果、酸化物半導体膜17の広い範囲においてキャリアが流れるため、トランジスタの電界効果移動度が上昇すると共に、オン電流が増大する。

また、チャネル保護型のトランジスタは、酸化物半導体膜と一対の電極それぞれとを接続させるため、一対の電極それぞれの一方の端部をチャネル保護膜上に位置させる。また、一対の電極それぞれの一方の端部は、酸化物半導体膜と一対の電極それぞれとの接続領域よりも内側に位置する。これらのため、フォトマスクの位置ずれを考慮すると、酸化物半導体膜と一対の電極それぞれの接続領域の間隔を広く設計する必要がある。一方、チャネルエッチ型のトランジスタは、酸化物半導体膜に一対の電極それぞれの一方の端部が直接接続するため、チャネルエッチ型のトランジスタは、チャネル保護型のトランジスタと比較して、一対の電極間の距離を小さくすることが容易である。このため、トランジスタ10は、チャネル長を0.5μm以上6.5μm以下、好ましくは1μmより大きく6μm未満、より好ましくは1μmより大きく4μm以下、より好ましくは1μmより大きく3.5μm以下、より好ましくは1μmより大きく2.5μm以下とすることができる。

また、ゲート電極13及びゲート電極31を有することで、それぞれが外部からの電界を遮蔽する機能を有するため、基板11及びゲート電極13の間、ゲート電極31上に存在する固定電荷が酸化物半導体膜17に影響しない。この結果、ストレス試験(例えば、ゲート電極にマイナスの電位を印加する−GBT(Gate Bias−Temperature)ストレス試験)の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。

なお、BTストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化(即ち、経年変化)を、短時間で評価することができる。特に、BTストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。BTストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。

また、酸化物半導体膜17上に設けられるゲート絶縁膜28において、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が含まれることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、TDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm以上、好ましくは3.0×1020atoms/cm以上である酸化物絶縁膜である。なお、上記TDS分析時における基板温度としては、100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。

ゲート絶縁膜28において、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が含まれると、ゲート絶縁膜28に含まれる酸素の一部を酸化物半導体膜17に移動させ、酸化物半導体膜17に含まれる酸素欠損を低減することが可能である。

酸化物半導体膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、時間経過やストレス試験による、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。

しかしながら、本実施の形態に示すトランジスタ10は、酸化物半導体膜17上に設けられるゲート絶縁膜28に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が含まれることで、ゲート絶縁膜28に含まれる酸素を酸化物半導体膜17に移動させ、酸化物半導体膜17の酸素欠損を低減することが可能である。また、ゲート絶縁膜28は、エッチング雰囲気に曝されていないため、欠陥が少ない。これらの結果、ノーマリーオフ特性を有するトランジスタとなる。また、時間経過やストレス試験において、トランジスタの電気特性、代表的には動作時間に対するしきい値電圧の変動量を低減することができる。さらには、ストレス試験を繰り返しても、しきい値電圧の変動を低減することができる。

以下に、トランジスタ10の構成の詳細について説明する。

基板11の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板11として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板11として用いてもよい。なお、基板11として、ガラス基板を用いる場合、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800mm)、第10世代(2950mm×3400mm)等の大面積基板を用いることで、大型の表示装置を作製することができる。

また、基板11として、可撓性基板を用い、可撓性基板上に直接、トランジスタ10を形成してもよい。または、基板11とトランジスタ10の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板11より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ10は耐熱性の劣る基板や可撓性の基板にも転載できる。

ゲート電極13は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極13は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。

また、ゲート電極13は、インジウム錫酸化物(ITO)、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。

ゲート絶縁膜15は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはGa−Zn系金属酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。

また、ゲート絶縁膜15として、ハフニウムシリケート(HfSiO)、窒素が添加されたハフニウムシリケート(HfSi)、窒素が添加されたハフニウムアルミネート(HfAl)、酸化ハフニウム、酸化イットリウムなどのhigh−k材料を用いることでトランジスタのゲートリークを低減できる。

ゲート絶縁膜15の厚さは、5nm以上400nm以下、より好ましくは10nm以上300nm以下、より好ましくは50nm以上250nm以下とするとよい。

一対の電極19、20は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。

ゲート絶縁膜28は、酸化物半導体膜17に接する酸化物絶縁膜23、酸化物絶縁膜23に接する酸化物絶縁膜25、酸化物絶縁膜25に接する窒化物絶縁膜27を有する。ゲート絶縁膜28は、少なくとも、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することが好ましい。ここでは、酸化物絶縁膜23として、酸素を透過する酸化物絶縁膜を形成し、酸化物絶縁膜25として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成し、窒化物絶縁膜27として、水素及び酸素をブロックする窒化物絶縁膜を形成する。なお、ここでは、ゲート絶縁膜28を3層構造としたが、適宜1層、2層、または4層以上とすることができる。なお、これらの場合、少なくとも、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することが好ましい。

酸化物絶縁膜23は、酸素を透過する酸化物絶縁膜である。このため、酸化物絶縁膜23上に設けられる、酸化物絶縁膜25から脱離する酸素を、酸化物絶縁膜23を介して酸化物半導体膜17に移動させることができる。また、酸化物絶縁膜23は、後に形成する酸化物絶縁膜25を形成する際の、酸化物半導体膜17へのダメージ緩和膜としても機能する。

酸化物絶縁膜23としては、厚さが5nm以上150nm以下、好ましくは5nm以上50nm以下の酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。

また、酸化物絶縁膜23は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が3×1017spins/cm以下であることが好ましい。これは、酸化物絶縁膜23に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁膜23における酸素の透過量が減少してしまうためである。

また、酸化物絶縁膜23と酸化物半導体膜17との界面における欠陥量が少ないことが好ましく、代表的には、ESR測定により、酸化物半導体膜17の欠陥に由来するg=1.93に現れる信号のスピン密度が1×1017spins/cm以下、さらには検出下限以下であることが好ましい。

なお、酸化物絶縁膜23においては、外部から酸化物絶縁膜23に入った酸素が全て酸化物絶縁膜23の外部に移動する場合がある。または、外部から酸化物絶縁膜23に入った酸素の一部が、酸化物絶縁膜23にとどまる場合もある。また、外部から酸化物絶縁膜23に酸素が入ると共に、酸化物絶縁膜23に含まれる酸素が酸化物絶縁膜23の外部へ移動することで、酸化物絶縁膜23において酸素の移動が生じる場合もある。

酸化物絶縁膜23に接するように酸化物絶縁膜25が形成されている。酸化物絶縁膜25は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、TDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm以上、好ましくは3.0×1020atoms/cm以上である酸化物絶縁膜である。なお、上記TDS分析時における基板温度としては、100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。

酸化物絶縁膜25としては、厚さが30nm以上500nm以下、好ましくは50nm以上400nm以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。

また、酸化物絶縁膜25は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が1.5×1018spins/cm未満、更には1×1018spins/cm以下であることが好ましい。なお、酸化物絶縁膜25は、酸化物絶縁膜23と比較して酸化物半導体膜17から離れているため、酸化物絶縁膜23より、欠陥密度が多くともよい。

窒化物絶縁膜27は、少なくとも、水素及び酸素のブロッキング効果を有する。さらに、好ましくは、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する。ゲート絶縁膜28に窒化物絶縁膜27を設けることで、酸化物半導体膜17からの酸素の外部への拡散と、外部から酸化物半導体膜17への水素、水等の侵入を防ぐことができる。

窒化物絶縁膜27としては、厚さが50nm以上300nm以下、好ましくは100nm以上200nm以下の、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。

なお、窒化物絶縁膜27の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。

ゲート電極31及び電極32は、透光性を有する導電膜を用いる。透光性を有する導電膜は、インジウム錫酸化物、インジウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化ケイ素を含むインジウム錫酸化物等がある。

<Dual Gate駆動による電流駆動力の向上について>
酸化物半導体膜を挟んで対向するゲート電極が接続し、同電位であるDual Gate駆動のトランジスタにおいて、チャネル長Lを小さくすることにより、電流駆動力が向上することについて説明する。

<<理想的なモデルにおける飽和移動度について>>
はじめに、界面準位や界面散乱などの効果を考慮しない、理想的なモデルについてシミュレーションで検討を行った。図2に、計算で用いたトランジスタのモデルを示す。なお、計算にはデバイスシミュレーションソフト Atlas(Silvaco社製)を用いた。

図2に示すトランジスタは、ゲート電極GE_1上にゲート絶縁膜GI_1が形成され、ゲート絶縁膜GI_1上に酸化物半導体膜OSが形成される。ゲート絶縁膜GI_1及び酸化物半導体膜OS上にソース電極S及びドレイン電極Dが形成される。酸化物半導体膜OS、ソース電極S及びドレイン電極D上にゲート絶縁膜GI_2が形成される。ゲート絶縁膜GI_2上にゲート電極GE_2が形成される。また、ゲート電極GE_1及びゲート電極GE_2は、ゲート絶縁膜GI_1及びゲート絶縁膜GI_2に形成される開口部(図示しない。)において、接続される。

計算に用いた条件を表1に示す。

ゲート電極GE_1及びゲート電極GE_2は接続されているため、常に等電位である。また、当該モデルは二次元シミュレーションを用いているため、チャネル幅方向の効果については考慮されない。また、ドレイン電圧(Vd)が10VのときのId−Vg特性の値を数式1に代入することよって飽和移動度μFEを算出した。なお、ここでは、飽和領域の電界効果移動度を飽和移動度として説明する。なお、計算によって得られる飽和移動度の最大値は、飽和領域(ゲート電圧(Vg)<ドレイン電圧(Vd)+しきい値電圧(Vth))における電流駆動力の指標であって、酸化物半導体膜の物性値としての移動度の近似値とは異なる。

なお、数式1において、Wはトランジスタのチャネル幅であり、CBottomは、ゲート電極GE_1及び酸化物半導体膜OSの間の単位面積あたりの容量値である。

Dual Gate駆動のトランジスタの計算結果を図3(A)に示し、ゲート電極GE_2を有さないSingle Gate駆動のトランジスタの計算結果を図3(B)に示す。

図3より、Dual Gate駆動のトランジスタ、及びSingle Gate駆動のトランジスタそれぞれにおいて、鋭いピークを有する飽和移動度が得られた。また、L長が短いほど飽和移動度のピーク値が高くなっている。

ここで、チャネル長Lが短くなるにつれ飽和移動度が向上しているが、これがトランジスタの電流駆動力の向上に相当するかについて、以下に説明する。

理想的なモデルのシミュレーションから得られた結果において、ゲート電圧がVg=Vth+5のときとVg=Vth+10のときにおける、オン電流をL長に対してプロットしたグラフを図4に示す。図4の上段は、オン電流を示し、図4の下段は、オン電流×チャネル長を示す。なお、図4において、左欄はドレイン電圧(Vd)が1Vのときの計算結果であり、右欄はドレイン電圧(Vd)が10Vのときの計算結果である。

図4に示すオン電流は、チャネル長(L)に反比例している。これは、オン電流はチャネル長(L)に反比例するためである。

オン電流が完全にチャネル長に反比例するのであれば、オン電流×チャネル長の値は、チャネル長に依存せず一定値となる。図4において、ドレイン電圧(Vd)が1Vの場合は、オン電流×チャネル長の値は、チャネル長(L)に対して一定値となっている。一方、ドレイン電圧(Vd)が10Vの場合は、チャネル長(L)が短くなるにつれ、オン電流×チャネル長の値が増加している。これは、ドレイン電圧(Vd)が10Vの場合は、実効チャネル長(後述において説明する)が、図2において定められるチャネル長(ソース電極Sとドレイン電極Dの間の距離)よりも短くなっていることを表している。

<<バルク電流の理論>>
以下、理想的なモデルのトランジスタの飽和移動度において、低いゲート電圧でピークが生じる原因について説明する。

図2に示すトランジスタにおいて、酸化物半導体膜OSに含まれる電子密度は、酸化物半導体膜OSの膜厚方向に一定の値n(y)で表されると仮定する。yは酸化物半導体膜OS内のチャネル長方向の任意の位置を表している。酸化物半導体膜OSの膜厚方向におけるポテンシャルφは数式2に示され、一定となる。ただし、ゲート電極GE_1のゲート電圧Vg_1及びゲート電極GE_2のゲート電圧Vg_2が同電位であり、ゲート電極GE_1側及びゲート電極GE_2側におけるフラットバンド電圧を共に、フラットバンド電圧VFBと仮定する。

このとき、蓄積型である酸化物半導体膜を有するトランジスタにおいて、ドレイン電流Idは、数式3に示すようなバルク電流Ibulkのみで近似的に与えられる。

なお、数式3において、tは酸化物半導体膜の膜厚、μは酸化物半導体膜の電子移動度、kはボルツマン定数、Tは絶対温度、Leffは実効チャネル長である。なお、ここでは、チャネル長はソース電極及びドレイン電極の間隔のことであり、実効チャネル長とは酸化物半導体膜において、ソース電極下から広がるn領域と、ドレイン電極下から広がるn領域の間の距離を表す。特に、チャネル長が短い場合あるいはドレイン電圧が高い場合、実効チャネル長はチャネル長よりも短くなる。

なお、n(0)は、上述の実効チャネル長で定められる領域のソース電極側端部における電子密度であり、数式4で表させる。また、n(Leff)は、上述の実効チャネル長で定められる領域のドレイン電極側端部における電子密度であり、数式5で表される。なお、数式4及び数式5において、Nは酸化物半導体膜のチャネル領域のドナー密度であり、qは素電荷である。

Vd>Vg−Vth、且つVg>Vthの飽和領域の場合、ドレイン電圧VdはVg−Vthに置き換えられるので、数式3は数式6となる。

数式6で得られるドレイン電流Idに対して、飽和移動度μFE satを計算すると数式7となる。

数式7において、VgをVthとすると、分母が0になり、飽和移動度μFEsatは無限大に発散する。この性質が、図3に示されるような飽和移動度における、低いゲート電圧Vgでのピークの原因である。すなわち、酸化物半導体膜OSの内部を流れるバルク電流がドレイン電流の主要因であればあるほど、図3のチャネル長が2μmのときの飽和移動度のように、よりはっきりとしたピークが表れる。

また、飽和移動度が大きくなる他の要因の一つとして、実効チャネル長Leffがチャネル長Lに比べて短くなることが考えられる。例えば、酸化物半導体膜OSにおいて、ソース電極S及びドレイン電極Dと接する領域近傍において、n領域が広がることにより、実効チャネル長Leffがチャネル長Lより短くなる。この影響は、数式7に示す飽和移動度μFE satのL/Leffに対する比例関係からも明らかである。

<<酸化物半導体膜中の電流密度>>
バルク電流が飽和移動度に影響することは、蓄積型のデバイスである酸化物半導体膜を有するトランジスタに特有の現象であり、半導体膜としてシリコン膜を有するトランジスタのような、反転型のデバイスではバルク電流の影響が少ない。

次に、デバイスシミュレーションによって得られた電流密度分布をプロットしたグラフを図5(B)及び図5(C)に示す。図5(A)は、ドレイン電圧を10Vとして計算で得られたId−Vg特性を示し、図5(B)及び図5(C)は、図2に示す酸化物半導体膜のA1−A2の断面方向の電流密度分布を示す。図5(B)は飽和領域(Vg=0.5V)、図5(C)は線形領域(Vg=15V)における電流密度分布を示す。なお、計算に用いたトランジスタのチャネル長L/チャネル幅Wは2μm/50μmであり、ドレイン電圧Vdを10Vとした。

図5(B)より、飽和領域(低いゲート電圧Vg)では、酸化物半導体膜OS中にほぼ一様に電流密度が分布している。一方で、図5(C)に示すように、線形領域(高いゲート電圧Vg)では、酸化物半導体膜OSの表面付近を流れる電流が支配的になっている。図5(B)に示すように飽和領域では、酸化物半導体膜OS中において電流密度がほぼ一様に分布していることから、飽和移動度にピークが生じている原因の一つは、バルク電流であることが分かる。

一方、デバイスシミュレーションによって得られた、反転型デバイスの半導体膜の電流密度分布を図6(B)及び図6(C)に示す。図6は、図2に示すトランジスタの酸化物半導体膜OSを、n−p−n接合を含む半導体膜(シリコン)に置き換えた場合の計算結果である。半導体膜のチャネル領域には、1×17/cmの密度をもつアクセプタ型不純物を仮定した。

図6(A)は、ドレイン電圧を10Vとして計算で得られたId−Vg特性を示し、図6(B)及び図6(C)は、図2に示す半導体膜のA1−A2の断面方向の電流密度分布を示す。図6(B)は飽和領域(Vg=0.5V)、図6(C)は線形領域(Vg=15V)における電流密度分布である。なお、計算に用いたトランジスタのチャネル長L/チャネル幅Wは2μm/50μmであり、ドレイン電圧Vdを10Vとした。

蓄積型デバイスである酸化物半導体膜を有するトランジスタと異なり、反転型デバイスである半導体膜を有するトランジスタは、図6(B)に示すように、しきい値電圧近傍においても、半導体膜の表面を流れる電流が多くなっており、バルク電流の寄与は蓄積型デバイスと比べると小さい。

以上のことから、蓄積型デバイスである酸化物半導体膜を有するトランジスタにおいて、理想的なモデルでは、バルク電流によって飽和移動度に鋭いピークが生じることが分かる。

なお、チャネル長Lが短くなるほど、バルク電流によって生じた飽和移動度のピーク値が高くなる原因として、酸化物半導体膜OSにおいて、ソース電極S及びドレイン電極Dと接する領域近傍において、n領域が広がることにより、実効チャネル長Leffがチャネル長Lより短くなることが考えられる。また、チャネル長Lが小さいと、ソース電極S及びドレイン電極Dの影響で酸化物半導体膜OSの伝導帯下端のエネルギー(Ec)が低くなり、伝導帯下端のエネルギーとフェルミエネルギーが近づく現象(CBL効果(Conduction band lowering effect))により、実効チャネル長Leffがチャネル長Lより短くなることが考えられる。飽和移動度は、数式7に示したように、実効チャネル長Leffが小さくなることで、L/Leffに比例して大きくなる。この効果は、チャネル長Lが小さいほど顕著に生じるので、チャネル長Lが小さいほど飽和移動度が向上していると考えられる。

<<浅い電子トラップ準位を仮定したモデル>>
次に、実際のトランジスタの飽和移動度に近似させるために、理想的なモデルのトランジスタにおいて、ゲート絶縁膜GI_1及び酸化物半導体膜OSの界面に、電子をトラップすると負に帯電するアクセプタ型の準位、即ち浅い電子トラップ準位を仮定して計算した結果を図7に示す。

図7(A)に、ゲート絶縁膜GI_1及び酸化物半導体膜OSの界面に仮定した電子トラップ準位のDOS(density of states)を示す。

次に、Dual Gate駆動のトランジスタ及びSingle Gate駆動のトランジスタそれぞれの飽和移動度を計算した。Dual Gate駆動のトランジスタの計算結果を図7(B)に示し、Single Gate駆動のトランジスタの計算結果を図7(C)に示す。

図7(B)及び図7(C)より、Dual Gate駆動のトランジスタ及びSingle Gate駆動のトランジスタの飽和移動度において、理想的なモデルで得られたような鋭いピークが現れなかった。また、図7(C)より、Single Gate駆動のトランジスタでは、チャネル長Lにあまり依存せず、飽和移動度のピーク値はおよそ5前後であった。一方、Dual Gate駆動のトランジスタでは、チャネル長Lが小さくなるほど、飽和移動度のピーク値が高くなり、その値は15乃至20弱となった。この結果は、後述する実施例の結果と同じ傾向である。

このことから、Dual Gate駆動のトランジスタにおいて、チャネル長Lを小さくする程、飽和移動度が上昇することが分かる。

<Dual Gate駆動におけるチャネルエッチ型のトランジスタ及びチャネル保護型のトランジスタの比較>
ここで、チャネルエッチ型のトランジスタ及びチャネル保護型のトランジスタ、それぞれの電界効果移動度及びオン電流について比較する。なお、ここでは、酸化物半導体膜を挟んで対向するゲート電極が接続し、同電位であるDual Gate駆動のトランジスタの電界効果移動度(μFE)及びオン電流(Ion)について、比較する。

チャネルエッチ型のトランジスタ及びチャネル保護型のトランジスタの電気特性について計算した。図8(A)に、計算で用いたチャネル保護型のトランジスタの構造を示す。なお、計算にはデバイスシミュレーションソフト Atlas(Silvaco社製)を用いた。

チャネル保護型のトランジスタは、ゲート電極GE_1上にゲート絶縁膜GI_1が形成され、ゲート絶縁膜GI_1上に酸化物半導体膜OSが形成される。ゲート絶縁膜GI_1及び酸化物半導体膜OS上にソース電極S及びドレイン電極Dが形成される。なお、ソース電極S及びドレイン電極Dの端部と酸化物半導体膜OSの間にはチャネル保護膜CSが形成される。酸化物半導体膜OS、ソース電極S及びドレイン電極D、並びにチャネル保護膜CS上にゲート絶縁膜GI_2が形成される。ゲート絶縁膜GI_2上にゲート電極GE_2が形成される。また、ゲート電極GE_1及びゲート電極GE_2は、ゲート絶縁膜GI_1及びゲート絶縁膜GI_2に形成される開口部(図示しない。)において、接続する。

チャネルエッチ型のトランジスタは、チャネル保護膜CSが設けられず、ソース電極S及びドレイン電極Dの端部が、酸化物半導体膜OSに接する構造である。

計算に用いた条件を表2に示す。

図8(A)は、Dual Gate駆動のトランジスタを示すが、比較例として、ゲート電極GE_2を有さない、Single Gate駆動のトランジスタに関しても、Dual Gate駆動のトランジスタと同様の計算を行った。

チャネル保護型のトランジスタにおいて、チャネル保護膜CSを介して、酸化物半導体膜OSとソース電極Sまたはドレイン電極Dとが重畳する領域の長さをSovとする。また、ソース電極S及びドレイン電極Dにおいて、チャネル保護膜CSを介して酸化物半導体膜OSと重畳する領域をSov領域とする。Sovと電界効果移動度との関係を計算した結果を図8(B)に示し、Sovとオン電流との関係を計算した結果を図8(C)に示す。

また、チャネルエッチ型のトランジスタにおいては、Sovを0μmとして、電界効果移動度及びオン電流を計算した。また、計算結果をそれぞれ図8(B)及び図8(C)に示す。

なお、図8(B)は、ドレイン電圧Vdを1Vとしたときの電界効果移動度の計算結果である。また、図8(C)は、ドレイン電圧Vdを1V、ゲート電圧Vgを10Vとしたときのオン電流の計算結果である。

図8(B)に示すように、チャネルエッチ型のトランジスタ(Sovが0μm)では、Single Gate駆動のトランジスタと比較して、Dual Gate駆動のトランジスタの電界効果移動度は約2倍になっている。一方、チャネル保護型のトランジスタでは、Dual Gate駆動のトランジスタの電界効果移動度は、Sovの長さが大きくなるに従って減少している。

また、図8(C)に示すように、チャネルエッチ型のトランジスタ(Sovが0μm)では、Single Gate駆動のトランジスタと比較して、Dual Gate駆動のトランジスタのオン電流は約2倍になっている。一方、チャネル保護型のトランジスタでは、Dual Gate駆動のトランジスタのオン電流は、Sovの長さが大きくなるに従って減少している。

チャネル保護型のトランジスタでは、ソース電極S及びドレイン電極DにおけるSov領域がゲート電極GE_2の電界を遮蔽する。このため、酸化物半導体膜OSにおいて、ゲート電極GE_2の電圧によりキャリアの密度を制御ができない領域が広がる。この結果、Sovの長さが大きくなるにつれ、電界効果移動度が低減し、オン電流が小さくなると考えられる。以上のことから、チャネル保護型のトランジスタと比較して、チャネルエッチ型のトランジスタの方が、Dual Gate駆動における電界効果移動度の上昇効果及び電流増幅効果が高い。

<Single Gate駆動のトランジスタのモデル>
はじめに、実測のSingle Gate駆動のトランジスタのモデルについて説明する。図38(A)に、ドレイン電極Dの電圧をVd=10Vとし、ゲート電極GE_1の電圧VGE_1=5Vとした場合の、飽和領域における酸化物半導体膜OS中のキャリアの様子を示す。

図38(A)に示すトランジスタは、飽和領域のため、チャネルにはピンチオフ点が存在する。このとき、ゲート電極GE_1の電圧によって電子が誘起された領域、即ちチャネルAでは、ゲート電極GE_1の正電荷は、チャネルA中の電子と容量結合する。一方、ピンチオフ点からドレイン電極Dの間の領域(以下、空乏領域という。)では、電気力が酸化物半導体膜OSを通り抜けてゲート絶縁膜GI_2の表面に到達する、と考えられる。その結果、空気中の負に帯電した電荷がゲート絶縁膜GI_2表面に吸着し、ゲート電極GE_1の正電荷と容量結合すると考えられる。

これらの結果、ドレイン近傍の空乏領域では、ゲート電極GE_1の電圧がゲート絶縁膜GI_1とゲート絶縁膜GI_2に分配されてしまい(図39参照。)、ゲート電極GE_1によるチャネルの制御性が低下してしまう、と考えられる。

次に、図38(B)にゲート電極GE_2を設けたモデルを示す。図38(B)に示すモデルにおいて、ゲート電極GE_2の電圧VGE_2=0Vとして計算することで、近似的に吸着電荷の存在を想定した。

ゲート電極GE_2の電圧を0Vと固定したモデルにおいて、電子が誘起された領域、即ちチャネルAでは、ゲート電極GE_1から生じた電界は、チャネルA中の電子によって遮蔽される。一方、空乏領域では、ゲート電極GE_1から生じた電界により、ゲート電極GE_2中に負電荷が誘起される。ゲート電極GE_2が存在せず、吸着電荷がゲート絶縁膜GI_2表面に吸着する場合においても、チャネルAでは、ゲート電極GE_1の電界がチャネルA中の電子に遮蔽されるため、ゲート絶縁膜GI_2表面に負電荷は吸着せず、空乏領域のみ負電荷が吸着すると考えられる。つまり、ゲート電極GE_2の電圧を0Vとした今回のモデルでも、吸着電荷の影響をある程度は再現できているものと考えられる。

<上記モデルを用いたシミュレーション>
次に、synopsys社のSentaurusを用いて2次元系で計算を行った。図40に、今回計算に用いたトランジスタのL長方向の断面模式図を示す。トランジスタの構造はSingle Gate駆動のトランジスタであり、酸化物半導体膜OSの電子移動度を10cm/Vsとした。表3に、計算に用いた主なパラメータを示す。また、ここでは、トラップ準位を仮定していない理想系での計算を行った。

図41(A)に、ゲート電極GE_2の電圧を0VとしたSingle Gate駆動のトランジスタのモデルによるId−Vg特性と飽和移動度を示す。また、図41(B)に、Dual Gate駆動のトランジスタと、Single Gate駆動のトランジスタ、それぞれのモデルのId−Vg特性及び飽和移動度を示す。図41において、横軸はゲート電圧、左縦軸はドレイン電流、右縦軸は飽和移動度を示す。

図41(A)より、理想系にも関わらず、ゲート電極GE_2の電圧を0Vとしたモデルでは飽和移動度が、一点破線で示す設定値である10cm/Vsより低くなっている。これは、上述した通り、空乏領域で生じる容量結合の影響が原因と考えられる。そのため図41(B)に示すように、破線で示すDual Gate駆動は、実線で示すシングルゲート駆動のトランジスタと比較して、飽和移動度が2倍以上に上昇したように見える。

したがって、吸着電荷の影響を考慮した上記のモデルによって、Single Gate駆動のトランジスタの移動度の傾向が再現できることが分かった。

以上のことから、Single Gate駆動のトランジスタでは、空乏領域においてゲート電極GE_1の正電荷がゲート絶縁膜GI_2表面の吸着電荷と容量結合している可能性がある。このため、Single Gate駆動のトランジスタと比べて、Dual Gate駆動のトランジスタは、飽和移動度が2倍以上に増加すると考えられる。

次に、図1に示すトランジスタ10の作製方法について、図9乃至図12を用いて説明する。なお、図9乃至図12において、A−Bに示すチャネル長方向の断面図及びC−Dに示すチャネル幅方向の断面図を用いて、トランジスタ10の作製方法を説明する。

図9(A)に示すように、基板11上に、のちにゲート電極13となる導電膜12を形成する。

ここでは、基板11としてガラス基板を用いる。

導電膜12は、スパッタリング法、CVD法、蒸着法等により形成する。

ここでは、導電膜12として、厚さ100nmのタングステン膜をスパッタリング法により形成する。

次に、導電膜12上に第1のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜12の一部をエッチングして、ゲート電極13を形成する。この後、マスクを除去する(図9(B)参照。)。

導電膜12の一部をエッチングする方法としては、ウエットエッチング法、ドライエッチング法等があり、これらの一方または両方を用いることができる。

ここでは、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて導電膜12をドライエッチングして、ゲート電極13を形成する。

なお、ゲート電極13は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。

次に、図9(C)に示すように、基板11及びゲート電極13上に、のちにゲート絶縁膜15となる絶縁膜14を形成し、絶縁膜14上に、のちに酸化物半導体膜17となる酸化物半導体膜16を形成する。

絶縁膜14は、スパッタリング法、CVD法、蒸着法等で形成する。

絶縁膜14として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

絶縁膜14として酸化ガリウム膜を形成する場合、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いて形成することができる。

酸化物半導体膜16は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等を用いて形成することができる。

スパッタリング法で酸化物半導体膜16を形成する場合、プラズマを発生させるための電源装置は、RF電源装置、AC電源装置、DC電源装置等を適宜用いることができる。

スパッタリングガスは、希ガス(代表的にはアルゴン)、酸素ガス、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。

また、ターゲットは、形成する酸化物半導体膜16の組成にあわせて、適宜選択すればよい。

高純度真性または実質的に高純度真性である酸化物半導体膜16を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下、より好ましくは−120℃以下にまで高純度化したガスを用いることで酸化物半導体膜16に水分等が取り込まれることを可能な限り防ぐことができる。

ここでは、In−Ga−Zn酸化物ターゲット(In:Ga:Zn=3:1:2)を用いたスパッタリング法により、酸化物半導体膜16として厚さ35nmのIn−Ga−Zn酸化物膜を形成する。

次に、酸化物半導体膜16上に、第2のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜16の一部をエッチングすることで、素子分離された酸化物半導体膜17を形成する。この後、マスクを除去する(図9(D)参照。)。

酸化物半導体膜16の一部をエッチングする方法としては、ウエットエッチング法、ドライエッチング法等があり、これらの一方または両方を用いることができる。

ここでは、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて酸化物半導体膜16をウエットエッチングして、酸化物半導体膜17を形成する。

なお、この後、150℃以上基板歪み点未満、好ましくは200℃以上450℃以下、更に好ましくは300℃以上450℃以下の加熱処理を行ってもよい。この結果、酸化物半導体膜17に含まれる水素、水等の含有量を低減することが可能であり、酸化物半導体膜17に含まれる不純物を低減することが可能である。

次に、図10(A)に示すように、のちに一対の電極19、20となる導電膜18を形成する。

導電膜18は、スパッタリング法、CVD法、蒸着法等で形成する。

ここでは、厚さ50nmのタングステン膜及び厚さ300nmの銅膜を順にスパッタリング法により積層し、導電膜18を形成する。

次に、導電膜18上に第3のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜18をエッチングして、一対の電極19、20を形成する。この後、マスクを除去する(図10(B)参照。)。

ここでは、当該マスクを用いてタングステン膜及び銅膜をエッチングして、一対の電極19、20を形成する。なお、はじめに、ウエットエッチング法を用いて銅膜をエッチングし、次に、SFを用いたドライエッチング法により、タングステン膜をエッチングすることで、該エッチングにおいて、銅膜の表面にフッ化物が形成される。該フッ化物により、銅膜からの銅元素の拡散が低減され、酸化物半導体膜17における銅濃度を低減することができる。

次に、図11(A)に示すように、酸化物半導体膜17及び一対の電極19、20上に、後に酸化物絶縁膜23となる酸化物絶縁膜22、及び後に酸化物絶縁膜25となる酸化物絶縁膜24を形成する。

なお、酸化物絶縁膜22を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜24を形成することが好ましい。酸化物絶縁膜22を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜24を連続的に形成することで、酸化物絶縁膜22及び酸化物絶縁膜24における界面の大気成分由来の不純物濃度を低減することができると共に、酸化物絶縁膜24に含まれる酸素を酸化物半導体膜17に移動させることが可能であり、酸化物半導体膜17の酸素欠損量を低減することができる。

酸化物絶縁膜22としては、プラズマCVD装置の真空排気された処理室内に載置された基板を280℃以上400℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を20Pa以上250Pa以下、さらに好ましくは100Pa以上250Pa以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

酸化物絶縁膜22の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

上記条件を用いることで、酸化物絶縁膜22として酸素を透過する酸化物絶縁膜を形成することができる。また、酸化物絶縁膜22を設けることで、後に形成する酸化物絶縁膜25の形成工程において、酸化物半導体膜17へのダメージ低減が可能である。

当該成膜条件において、基板温度を上記温度とすることで、シリコン及び酸素の結合力が強くなる。この結果、酸化物絶縁膜22として、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、25℃において0.5重量%のフッ酸に対するエッチング速度が10nm/分以下、好ましくは8nm/分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

また、加熱をしながら酸化物絶縁膜22を形成するため、酸化物半導体膜17に水素、水等が含まれる場合、当該工程において酸化物半導体膜17に含まれる水素、水等を脱離させることができる。酸化物半導体膜17に含まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。酸化物絶縁膜22の成膜工程において基板が加熱されているため、酸素及び水素の結合により生成された水は、酸化物半導体膜17から脱離する。即ち、プラズマCVD法によって酸化物絶縁膜22を形成することで、酸化物半導体膜17に含まれる水及び水素の含有量を低減することができる。

また、酸化物絶縁膜22を形成する工程において加熱するため、酸化物半導体膜17が露出された状態での加熱時間が少なく、加熱処理による酸化物半導体膜からの酸素の脱離量を低減することができる。即ち、酸化物半導体膜17中に含まれる酸素欠損量を低減することができる。

さらには、処理室の圧力を100Pa以上250Pa以下とすることで、酸化物絶縁膜23に含まれる水の含有量が少なくなるため、トランジスタ10の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。

また、処理室の圧力を100Pa以上250Pa以下とすることで、酸化物絶縁膜22を成膜する際に、酸化物半導体膜17へのダメージを低減することが可能であり、酸化物半導体膜17に含まれる酸素欠損量を低減することができる。特に、酸化物絶縁膜22または後に形成される酸化物絶縁膜24の成膜温度を高くする、代表的には220℃より高い温度とすることで、酸化物半導体膜17に含まれる酸素の一部が脱離し、酸素欠損が形成されやすい。また、トランジスタの信頼性を高めるため、後に形成する酸化物絶縁膜24の欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの結果、酸化物半導体膜17の酸素欠損を低減することが困難な場合がある。しかしながら、処理室の圧力を100Pa以上250Pa以下とし、酸化物絶縁膜22の成膜時における酸化物半導体膜17へのダメージを低減することで、酸化物絶縁膜24からの少ない酸素脱離量でも酸化物半導体膜17中の酸素欠損を低減することが可能である。

なお、シリコンを含む堆積性気体に対する酸化性気体量を100倍以上とすることで、酸化物絶縁膜22に含まれる水素含有量を低減することが可能である。この結果、酸化物半導体膜17に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑制することができる。

ここでは、酸化物絶縁膜22として、流量30sccmのシラン及び流量4000sccmの一酸化二窒素を原料ガスとし、処理室の圧力を200Pa、基板温度を220℃とし、27.12MHzの高周波電源を用いて150Wの高周波電力を平行平板電極に供給したプラズマCVD法により、厚さ50nmの酸化窒化シリコン膜を形成する。当該条件により、酸素が透過する酸化窒化シリコン膜を形成することができる。

酸化物絶縁膜24としては、プラズマCVD装置の真空排気された処理室内に載置された基板を180℃以上280℃以下、さらに好ましくは200℃以上240℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下、さらに好ましくは100Pa以上200Pa以下とし、処理室内に設けられる電極に0.17W/cm以上0.5W/cm以下、さらに好ましくは0.25W/cm以上0.35W/cm以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。

酸化物絶縁膜24の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

酸化物絶縁膜24の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜25中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、酸化物半導体膜17上に酸化物絶縁膜22が設けられている。このため、酸化物絶縁膜24の形成工程において、酸化物絶縁膜22が酸化物半導体膜17の保護膜となる。この結果、酸化物半導体膜17へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜24を形成することができる。

ここでは、酸化物絶縁膜24として、流量200sccmのシラン及び流量4000sccmの一酸化二窒素を原料ガスとし、反応室の圧力を200Pa、基板温度を220℃とし、27.12MHzの高周波電源を用いて1500Wの高周波電力を平行平板電極に供給したプラズマCVD法により、厚さ400nmの酸化窒化シリコン膜を形成する。なお、プラズマCVD装置は電極面積が6000cmである平行平板型のプラズマCVD装置であり、供給した電力を単位面積あたりの電力(電力密度)に換算すると0.25W/cmである。

次に、加熱処理を行う。該加熱処理の温度は、代表的には、150℃以上400℃以下、好ましくは300℃以上400℃以下、好ましくは320℃以上370℃以下とする。

該加熱処理は、電気炉、RTA装置等を用いることができる。RTA装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。

加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。

当該加熱処理により、酸化物絶縁膜24に含まれる酸素の一部を酸化物半導体膜17に移動させ、酸化物半導体膜17に含まれる酸素欠損量をさらに低減することができる。

また、酸化物絶縁膜22及び酸化物絶縁膜24に水、水素等が含まれる場合、水、水素等をブロッキングする機能を有する窒化物絶縁膜26を形成した後で加熱処理を行うと、酸化物絶縁膜22及び酸化物絶縁膜24に含まれる水、水素等が、酸化物半導体膜17に移動し、酸化物半導体膜17に欠陥が生じてしまう。しかしながら、当該加熱処理を窒化物絶縁膜26の形成前に行うことにより、酸化物絶縁膜22及び酸化物絶縁膜24に含まれる水、水素等を脱離させることが可能であり、トランジスタ10の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。

なお、加熱しながら酸化物絶縁膜24を、酸化物絶縁膜22上に形成することで、酸化物半導体膜17に酸素を移動させ、酸化物半導体膜17に含まれる酸素欠損を低減することが可能であるため、当該加熱処理を行わなくともよい。

ここでは、窒素及び酸素雰囲気で、350℃、1時間の加熱処理を行う。

また、一対の電極19、20を形成する際、導電膜のエッチングによって、酸化物半導体膜17はダメージを受け、酸化物半導体膜17のバックチャネル(酸化物半導体膜17において、ゲート電極13と対向する面と反対側の面)側に酸素欠損が生じる。しかし、酸化物絶縁膜24に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を低減することができる。これによりトランジスタ10の信頼性を向上させることができる。

次に、スパッタリング法、CVD法等により、のちに窒化物絶縁膜27となる窒化物絶縁膜26を形成する。

なお、窒化物絶縁膜26をプラズマCVD法で形成する場合、プラズマCVD装置の真空排気された処理室内に載置された基板を300℃以上400℃以下、さらに好ましくは320℃以上370℃以下にとすることで、緻密な窒化物絶縁膜を形成できるため好ましい。

窒化物絶縁膜26としてプラズマCVD法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を5以上50以下、好ましくは10以上50以下とすることが好ましい。

ここでは、プラズマCVD装置の反応室に、流量50sccmのシラン、流量5000sccmの窒素、及び流量100sccmのアンモニアを原料ガスとし、処理室の圧力を100Pa、基板温度を350℃とし、27.12MHzの高周波電源を用いて1000Wの高周波電力を平行平板電極に供給したプラズマCVD法により、窒化物絶縁膜26として、厚さ50nmの窒化シリコン膜を形成する。なお、プラズマCVD装置は電極面積が6000cmである平行平板型のプラズマCVD装置であり、供給した電力を単位面積あたりの電力(電力密度)に換算すると1.7×10−1W/cmである。

以上の工程により、酸化物絶縁膜22、酸化物絶縁膜24、及び窒化物絶縁膜26を形成することができる。

次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、150℃以上400℃以下、好ましくは300℃以上400℃以下、好ましくは320℃以上370℃以下とする。

次に、窒化物絶縁膜26上に第4のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて、絶縁膜14、酸化物絶縁膜22、酸化物絶縁膜24、及び窒化物絶縁膜26のそれぞれ一部をエッチングして、ゲート絶縁膜15と、酸化物絶縁膜23、酸化物絶縁膜25、及び窒化物絶縁膜27で構成されるゲート絶縁膜28とを形成する。なお、ゲート絶縁膜28には、図11(B)のA−Bに示すように、開口部41を有する。また、ゲート絶縁膜15及びゲート絶縁膜28には、図11(B)のC−Dに示すように、開口部42、43を有する。

次に、図12(A)に示すように、後にゲート電極31及び電極32となる導電膜30を形成する。

導電膜30は、スパッタリング法、CVD法、蒸着法等により形成する。

ここでは、スパッタリング法により導電膜30として厚さ100nmのITO膜を形成する。

次に、導電膜30上に第5のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜30の一部をエッチングして、ゲート電極31及び電極32を形成する。この後、マスクを除去する。

なお、図12(B)に示すように、チャネル幅方向において、ゲート絶縁膜15及びゲート絶縁膜28に設けられる開口部に設けられるゲート電極31と酸化物半導体膜17の側面が、ゲート絶縁膜28を介して位置するように、ゲート電極31を形成する。

以上の工程により、トランジスタ10を作製することができる。

本実施の形態に示すトランジスタは、チャネル幅方向において、ゲート絶縁膜15及びゲート絶縁膜28に設けられる開口部42、43に設けられるゲート電極31と酸化物半導体膜17の側面がゲート絶縁膜28を介して位置することで、ゲート電極31の電界の影響により、酸化物半導体膜17の側面またはその近傍における寄生チャネルの発生が抑制される。この結果、ドレイン電流がしきい値近傍でこぶを有することのない、電気特性の優れたトランジスタとなる。また、酸化物半導体膜17の側面においても、ゲート電極31の電界の影響を受け、酸化物半導体膜17の広い範囲においてキャリアが流れるため、トランジスタの電界効果移動度が上昇すると共に、オン電流が増大する。

また、チャネル領域として機能する酸化物半導体膜に重畳して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成することで、当該酸化物絶縁膜の酸素を酸化物半導体膜に移動させることができる。この結果、酸化物半導体膜に含まれる酸素欠損の含有量を低減することが可能であり、信頼性の高いトランジスタとなる。

上記より、酸化物半導体膜を有するトランジスタを備えた半導体装置において電気特性の優れた半導体装置を得ることができる。また、酸化物半導体膜を有するトランジスタを備えた半導体装置において、信頼性の高い半導体装置を得ることができる。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。

<変形例1>
図1と異なる構造のトランジスタについて、図13を用いて説明する。図13に示すトランジスタ50は、チャネル幅方向において、酸化物半導体膜17の一方の側面の外側において、ゲート電極13及びゲート電極51が接続するが、酸化物半導体膜17の他方の側面の外側において、ゲート絶縁膜15及びゲート絶縁膜28を介して、ゲート電極13及びゲート電極51が対向する点が、実施の形態1に示す他のトランジスタと異なる。

図13(A)乃至図13(C)に、半導体装置が有するトランジスタ50の上面図及び断面図を示す。図13(A)はトランジスタ50の上面図であり、図13(B)は、図13(A)の一点鎖線A−B間の断面図であり、図13(C)は、図13(A)の一点鎖線C−D間の断面図である。なお、図13(A)では、明瞭化のため、基板11及び絶縁膜などを省略している。

図13(B)及び図13(C)に示すトランジスタ50は、チャネルエッチ型のトランジスタであり、基板11上に設けられるゲート電極13と、基板11及びゲート電極13上に形成されるゲート絶縁膜15と、ゲート絶縁膜15を介して、ゲート電極13と重なる酸化物半導体膜17と、酸化物半導体膜17に接する一対の電極19、20と、ゲート絶縁膜15、酸化物半導体膜17、及び一対の電極19、20上のゲート絶縁膜28と、ゲート絶縁膜28上のゲート電極51とを有する。ゲート絶縁膜28は、酸化物絶縁膜23、酸化物絶縁膜25、及び窒化物絶縁膜27を有する。ゲート電極51は、ゲート絶縁膜15及びゲート絶縁膜28に設けられた開口部42において、ゲート電極13に接続する。また、一対の電極19、20の一方、ここでは電極20に接続する電極32がゲート絶縁膜28上に形成される。なお、電極32は画素電極として機能する。

ゲート電極51は、実施の形態1に示すゲート電極31と同様の材料及び作製方法を適宜用いて形成することができる。また、ゲート電極51は、電極32と同時に形成することができる。

本実施の形態に示すトランジスタ50は、チャネル長が0.5μm以上6.5μm以下、好ましくは1μmより大きく6μm未満、より好ましくは1μmより大きく4μm以下、より好ましくは1μmより大きく3.5μm以下、より好ましくは1μmより大きく2.5μm以下である。トランジスタ50は、ゲート電極13及びゲート電極51の間に酸化物半導体膜17が設けられている。また、ゲート電極51は図13(A)に示すように、上面から見て、ゲート絶縁膜28を介して酸化物半導体膜17の端部と重なる。

また、ゲート絶縁膜15及びゲート絶縁膜28には複数の開口部を有する。代表的には、図13(B)に示すように、一対の電極19、20の一方を露出する開口部41を有する。また、図13(C)に示すように、酸化物半導体膜17の一方の側面の外側においては、ゲート絶縁膜15及びゲート絶縁膜28に設けられた開口部42を有する。該開口部42において、ゲート電極51はゲート電極13と接続する。また、開口部42に設けられるゲート電極51と酸化物半導体膜17の側面がゲート絶縁膜28を介して位置する。また、酸化物半導体膜17の他方の側面の外側においては、ゲート電極51はゲート電極13と接続しない。また、ゲート電極51端部は、酸化物半導体膜17の側面の外側に位置する。

なお、図13(C)に示すように、チャネル幅方向において、ゲート絶縁膜15及びゲート絶縁膜28の界面にゲート電極51を投影した際の端部と、酸化物半導体膜17の側面との距離dは、ゲート絶縁膜15の膜厚t1及びゲート絶縁膜28の膜厚t2の合計膜厚の1倍以上7.5倍以下とすることが好ましい。距離dが、ゲート絶縁膜15の膜厚t1及びゲート絶縁膜28の膜厚t2の合計膜厚の1倍以上の場合、ゲート電極51の電界が酸化物半導体膜17の側面またはその近傍に影響するため、酸化物半導体膜17の側面またはその近傍における寄生チャネルの発生を抑制することができる。一方、距離dがゲート絶縁膜15の膜厚t1及びゲート絶縁膜28の膜厚t2の合計膜厚の7.5倍以下の場合、トランジスタの面積を小さくすることができる。

次に、トランジスタ50の作製工程について説明する。

図9乃至図11(A)の工程を経て、基板11上にゲート電極13、絶縁膜14、酸化物半導体膜17、一対の電極19、20、酸化物絶縁膜22、酸化物絶縁膜24、及び窒化物絶縁膜26を形成する。なお、当該工程においては、第1のフォトマスク乃至第3のフォトマスクを用いたフォトリソグラフィ工程を行う。

次に、第4のフォトマスクを用いたフォトリソグラフィ工程により窒化物絶縁膜26上にマスクを形成した後、絶縁膜14、酸化物絶縁膜22、酸化物絶縁膜24、及び窒化物絶縁膜26の一部をエッチングして、図13(A)乃至図13(C)に示す開口部41、42を形成する。

次に、図12(A)に示す工程と同様に、導電膜30を形成する。次に、第5のフォトマスクを用いたフォトリソグラフィ工程により導電膜30上にマスクを形成した後、導電膜30の一部をエッチングして、図13(A)乃至図13(C)に示すゲート電極51及び電極32を形成する。

以上の工程により、トランジスタ50を作製することができる。

<変形例2>
図1及び図13と異なる構造のトランジスタについて、図14を用いて説明する。図14に示すトランジスタ60は、ゲート電極13及びゲート電極64が、導電膜62を介して接続している点が、実施の形態1に示す他のトランジスタと異なる。

図14(A)乃至図14(C)に、半導体装置が有するトランジスタ60の上面図及び断面図を示す。図14(A)はトランジスタ60の上面図であり、図14(B)は、図14(A)の一点鎖線A−B間の断面図であり、図14(C)は、図14(A)の一点鎖線C−D間の断面図である。なお、図14(A)では、明瞭化のため、基板11及び絶縁膜などを省略している。

図14(B)及び図14(C)に示すトランジスタ60は、チャネルエッチ型のトランジスタであり、基板11上に設けられるゲート電極13と、基板11及びゲート電極13上に形成されるゲート絶縁膜15と、ゲート絶縁膜15を介して、ゲート電極13と重なる酸化物半導体膜17と、酸化物半導体膜17に接する一対の電極19、20と、ゲート絶縁膜15、酸化物半導体膜17、及び一対の電極19、20上のゲート絶縁膜28と、ゲート絶縁膜28上に形成されるゲート電極64とを有する。ゲート絶縁膜28は、酸化物絶縁膜23、酸化物絶縁膜25、及び窒化物絶縁膜27を有する。ゲート電極64は、導電膜62を介して、ゲート電極13に接続する。また、一対の電極19、20の一方、ここでは電極20に接続する電極32がゲート絶縁膜28上に形成される。なお、電極32は画素電極として機能する。

導電膜62は、実施の形態1に示す一対の電極19、20と同様の材料及び作製方法を適宜用いて形成することができる。また、導電膜62は、一対の電極19、20と同時に形成される。ゲート電極64は、実施の形態1に示すゲート電極31と同様の材料及び作製方法を適宜用いて形成することができる。また、ゲート電極64は、電極32と同時に形成することができる。

本実施の形態に示すトランジスタ60は、チャネル長が0.5μm以上6.5μm以下、好ましくは1μmより大きく6μm未満、より好ましくは1μmより大きく4μm以下、より好ましくは1μmより大きく3.5μm以下、より好ましくは1μmより大きく2.5μm以下である。また、トランジスタ60は、ゲート電極13及びゲート電極64の間に酸化物半導体膜17が設けられている。また、ゲート電極64は図14(A)に示すように、上面から見て、ゲート絶縁膜28を介して酸化物半導体膜17の端部と重なる。

また、ゲート絶縁膜15及びゲート絶縁膜28は複数の開口部を有する。代表的には、図14(B)に示すように、一対の電極19、20の一方を露出する開口部41を有する。また、図14(C)に示すように、ゲート絶縁膜15に設けられた開口部61、及びゲート絶縁膜28に設けられた開口部63を有する。開口部61において、導電膜62がゲート電極13と接続する。また、開口部63において、ゲート電極64は導電膜62と接続する。即ち、導電膜62を介してゲート電極13及びゲート電極64は電気的に接続する。また、ゲート絶縁膜28を介して、ゲート電極13及びゲート電極64と同電位である導電膜62と酸化物半導体膜17の側面が位置する。

なお、トランジスタ60は、図14(C)に示すようにチャネル幅方向において、酸化物半導体膜17の一方の側面の外側のみにおいて、ゲート電極13及びゲート電極64が導電膜62を介して接続するが、酸化物半導体膜17の両方の側面の外側において、ゲート電極13及びゲート電極64が導電膜62を介して接続してもよい。

次に、トランジスタ60の作製工程について説明する。

図9の工程を経て、基板11上に、ゲート電極13、絶縁膜14、及び酸化物半導体膜17を形成する。当該工程においては、第1のフォトマスク及び第2のフォトマスクを用いたフォトリソグラフィ工程を行う。

次に、第3のフォトマスクを用いたフォトリソグラフィ工程により絶縁膜14上にマスクを形成した後、絶縁膜14の一部をエッチングして、図14(A)及び図14(B)に示す開口部61を形成する。

次に、図10(A)及び図10(B)に示す工程と同様に、第4のフォトマスクを用いたフォトリソグラフィ工程により導電膜18上にマスクを形成した後、導電膜18の一部をエッチングして、一対の電極19、20、及び導電膜62を形成する。

次に、図11(A)に示す工程と同様に、酸化物絶縁膜22、酸化物絶縁膜24、及び窒化物絶縁膜26を形成する。次に、第5のフォトマスクを用いたフォトリソグラフィ工程により窒化物絶縁膜26上にマスクを形成した後、窒化物絶縁膜26の一部をエッチングして、図14(A)及び図14(B)に示す開口部41、63を形成する。

次に、図12(A)に示す工程と同様に、導電膜30を形成する。次に、第6のフォトマスクを用いたフォトリソグラフィ工程により導電膜30上にマスクを形成した後、導電膜30の一部をエッチングして、図14(A)乃至図14(C)に示すゲート電極64及び電極32を形成する。

以上の工程により、トランジスタ60を作製することができる。

<変形例3>
図1、図13、及び図14と異なる構造のトランジスタについて、図15を用いて説明する。図15に示すトランジスタ70は、一対の電極19、20の一方に接続する電極32がゲート絶縁膜15上に形成される。また、酸化物半導体膜17及び一対の電極19、20上にトランジスタごとに分離されたゲート絶縁膜74を有する点が、実施の形態1に示す他のトランジスタと異なる。

図15(A)乃至図15(C)に、半導体装置が有するトランジスタ70の上面図及び断面図を示す。図15(A)はトランジスタ70の上面図であり、図15(B)は、図15(A)の一点鎖線A−B間の断面図であり、図15(C)は、図15(A)の一点鎖線C−D間の断面図である。なお、図15(A)では、明瞭化のため、基板11及び絶縁膜などを省略している。

図15(B)及び図15(C)に示すトランジスタ70は、チャネルエッチ型のトランジスタであり、基板11上に設けられるゲート電極13と、基板11及びゲート電極13上に形成されるゲート絶縁膜15と、ゲート絶縁膜15を介して、ゲート電極13と重なる酸化物半導体膜17と、酸化物半導体膜17に接する一対の電極19、20と、ゲート絶縁膜15、酸化物半導体膜17、及び一対の電極19、20上のゲート絶縁膜74と、ゲート絶縁膜74及びゲート絶縁膜15上のゲート電極76とを有する。ゲート絶縁膜74は、酸化物絶縁膜71、酸化物絶縁膜72、及び窒化物絶縁膜73を有する。ゲート電極76は、窒化物絶縁膜15aに設けられた開口部75においてゲート電極13と接続する。また、一対の電極19、20の一方、ここでは電極20に接続する電極77がゲート絶縁膜15上に形成される。なお、電極77は画素電極として機能する。

ゲート絶縁膜15は、窒化物絶縁膜15a及び酸化物絶縁膜15bで形成される。酸化物絶縁膜15bは、酸化物半導体膜17、一対の電極19、20、及び酸化物絶縁膜71と重複する領域に形成される。また、酸化物絶縁膜71は、実施の形態1に示す酸化物絶縁膜23と同様の材料及び作製方法を適宜用いて形成することができる。また、酸化物絶縁膜72は、実施の形態1に示す酸化物絶縁膜25と同様の材料及び作製方法を適宜用いて形成することができる。窒化物絶縁膜73は、実施の形態1に示す窒化物絶縁膜27と同様の材料及び作製方法を適宜用いて形成することができる。また、ゲート電極76及び電極77は、実施の形態1に示すゲート電極31及び電極32と同様の材料及び作製方法を適宜用いて形成することができる。

また、酸化物絶縁膜71、酸化物絶縁膜72、及び窒化物絶縁膜73で構成されるゲート絶縁膜74は、トランジスタごとに分離されており、且つ酸化物半導体膜17と重畳する。具体的には、図15(B)に示すチャネル長方向において、一対の電極19、20上にゲート絶縁膜74の端部が位置し、図15(C)に示すチャネル幅方向において、酸化物半導体膜17の外側にゲート絶縁膜74の端部が位置する。また、図15(C)に示すチャネル幅方向において、ゲート絶縁膜74を介してゲート電極76と酸化物半導体膜17の側面が位置する。なお、ゲート絶縁膜74の端部は、チャネル長方向において、一対の電極19、20上に設けられず、ゲート絶縁膜15上に設けられてもよい。この場合、電極77は、ゲート絶縁膜74上に形成され、且つゲート絶縁膜74の開口部において、一対の電極19、20の一方と接続する。

本実施の形態に示すトランジスタ70は、チャネル長が0.5μm以上6.5μm以下、好ましくは1μmより大きく6μm未満、より好ましくは1μmより大きく4μm以下、より好ましくは1μmより大きく3.5μm以下、より好ましくは1μmより大きく2.5μm以下である。また、トランジスタ70は、チャネル幅方向において、ゲート電極13及びゲート電極76の間に、ゲート絶縁膜15及びゲート絶縁膜74を介して酸化物半導体膜17が設けられている。また、ゲート電極76は、図15(A)に示すように、上面から見て、ゲート絶縁膜74を介して酸化物半導体膜17の端部と重なる。

なお、図15(C)に示すようにチャネル幅方向において、酸化物半導体膜17の一方の側面の外側のみにおいて、ゲート電極13及びゲート電極76が接続するが、酸化物半導体膜17の両方の側面の外側において、ゲート電極13及びゲート電極76が接続してもよい。

次に、トランジスタ70の作製方法について説明する。

トランジスタ70は、図9乃至図11(A)に示す工程を経て、基板11上に、ゲート電極13、絶縁膜14、酸化物半導体膜17、一対の電極19、20、酸化物絶縁膜22、酸化物絶縁膜24、及び窒化物絶縁膜26を形成する。当該工程においては、第1のフォトマスク乃至第3のフォトマスクを用いたフォトリソグラフィ工程を行う。

次に、図11(B)に示す工程において、第4のフォトマスクを用いたフォトリソグラフィ工程により、窒化物絶縁膜26上にマスクを形成した後、酸化物絶縁膜22、酸化物絶縁膜24、及び窒化物絶縁膜26の一部をエッチングして、トランジスタごとに分離されたゲート絶縁膜74を形成することができる。なお、絶縁膜14が窒化物絶縁膜及び酸化物絶縁膜で積層される場合、酸化物絶縁膜23のエッチングと共に、絶縁膜14の一部もエッチングされる。この結果、図15(B)に示すように、窒化物絶縁膜15a及び酸化物絶縁膜15bを有するゲート絶縁膜15が形成される。即ち、段差を有するゲート絶縁膜15が形成される。

この後、図12に示す工程を経て、ゲート電極76及び電極77を形成する。

以上の工程により、トランジスタ70を作製することができる。

(実施の形態2)
実施の形態1と異なる半導体装置及びその作製方法について図面を参照して説明する。本実施の形態では、酸化物半導体膜に含まれる酸素欠損がより低減されたトランジスタを図16を用いて説明する。

図16(A)乃至図16(C)に、半導体装置が有するトランジスタ80の上面図及び断面図を示す。図16(A)はトランジスタ80の上面図であり、図16(B)は、図16(A)の一点鎖線A−B間の断面図であり、図16(C)は、図16(A)の一点鎖線C−D間の断面図である。なお、図16(A)では、明瞭化のため、基板11及び絶縁膜などを省略している。

図16(B)及び図16(C)に示すトランジスタ80は、チャネルエッチ型のトランジスタであり、基板11上に設けられるゲート電極13と、基板11及びゲート電極13上に形成されるゲート絶縁膜15と、ゲート絶縁膜15を介して、ゲート電極13と重なる酸化物半導体膜17と、酸化物半導体膜17に接する一対の電極19、20と、ゲート絶縁膜15、酸化物半導体膜17、及び一対の電極19、20上のゲート絶縁膜88と、ゲート絶縁膜88上のゲート電極91とを有する。ゲート絶縁膜88は、酸化物絶縁膜83、酸化物絶縁膜85、及び窒化物絶縁膜87を有する。ゲート電極91は、ゲート絶縁膜15及び窒化物絶縁膜87に設けられた開口部94においてゲート電極13と接続する。また、一対の電極19、20の一方、ここでは電極20に接続する電極92が、窒化物絶縁膜27上に形成される。電極92は窒化物絶縁膜87に設けられた開口部93において、電極20と接続する。なお、電極92は画素電極として機能する。

また、ゲート絶縁膜15は、窒化物絶縁膜15a及び酸化物絶縁膜15bで形成される。酸化物絶縁膜15bは、酸化物半導体膜17、一対の電極19、20、及び酸化物絶縁膜83と重複する領域に形成される。

窒化物絶縁膜15aとして、窒化シリコン膜を用いて形成する。また、酸化物絶縁膜15bは、実施の形態1に示すゲート絶縁膜15において列挙した酸化物を適宜用いることができる。また、窒化物絶縁膜15a及び酸化物絶縁膜15bはそれぞれ、絶縁膜14に列挙した作製方法を適宜用いることができる。また、酸化物絶縁膜83は、実施の形態1に示す酸化物絶縁膜23と同様の材料及び作製方法を適宜用いて形成することができる。また、酸化物絶縁膜85は、実施の形態1に示す酸化物絶縁膜25と同様の材料及び作製方法を適宜用いて形成することができる。窒化物絶縁膜87は、実施の形態1に示す窒化物絶縁膜27と同様の材料及び作製方法を適宜用いて形成することができる。また、ゲート電極91及び電極92は、実施の形態1に示すゲート電極31及び電極32と同様の材料及び作製方法を適宜用いて形成することができる。

また、酸化物絶縁膜83及び酸化物絶縁膜85は、トランジスタごとに分離されており、且つ酸化物半導体膜17と重畳する。具体的には、図16(B)に示すチャネル長方向において、一対の電極19、20上に酸化物絶縁膜83及び酸化物絶縁膜85の端部が位置し、図16(C)に示すチャネル幅方向において、酸化物半導体膜17の外側に酸化物絶縁膜83及び酸化物絶縁膜85の端部が位置する。また、窒化物絶縁膜87は、酸化物絶縁膜83及び酸化物絶縁膜85の上面及び側面を覆うように形成され、窒化物絶縁膜15aと接する。なお、酸化物絶縁膜83及び酸化物絶縁膜85の端部は、チャネル長方向において、一対の電極19、20に設けられず、窒化物絶縁膜15a上に設けられてもよい。

また、図16(C)に示すチャネル幅方向において、酸化物絶縁膜83及び酸化物絶縁膜85の側面を介して、ゲート電極91と酸化物半導体膜17の側面が位置する。

本実施の形態に示すトランジスタ80は、チャネル長が0.5μm以上6.5μm以下、好ましくは1μmより大きく6μm未満、より好ましくは1μmより大きく4μm以下、より好ましくは1μmより大きく3.5μm以下、より好ましくは1μmより大きく2.5μm以下である。また、トランジスタ80は、チャネル幅方向において、ゲート電極13及びゲート電極91の間に、ゲート絶縁膜15及びゲート絶縁膜88を介して酸化物半導体膜17が設けられている。また、ゲート電極91は図15(A)に示すように、上面から見て、ゲート絶縁膜88を介して酸化物半導体膜17の端部と重なる。

図16(C)に示すように、酸化物半導体膜17の一方の側面の外側においては、ゲート絶縁膜15及び窒化物絶縁膜87に設けられた開口部94において、ゲート電極91はゲート電極13と接続する。また、酸化物絶縁膜83、85の側面を介して、ゲート電極91と酸化物半導体膜17の側面が位置する。また、酸化物半導体膜17の他方の側面の外側においては、ゲート電極91はゲート電極13と接続しない。また、ゲート電極91端部は、酸化物半導体膜17の側面の外側に位置する。

なお、トランジスタ80は、図16(C)に示すようにチャネル幅方向において、酸化物半導体膜17の一方の側面の外側のみにおいて、ゲート電極13及びゲート電極91が接続するが、酸化物半導体膜17の両方の側面の外側において、ゲート電極13及びゲート電極91が接続してもよい。

本実施の形態に示すトランジスタ80において、酸化物半導体膜17及び酸化物絶縁膜85が、窒化物絶縁膜15a及び窒化物絶縁膜87で、周囲を囲まれている。窒化物絶縁膜15a及び窒化物絶縁膜87は、酸素の拡散係数が低く、酸素に対するバリア性を有するため、酸化物絶縁膜85に含まれる酸素の一部を効率よく酸化物半導体膜17に移動させることが可能であり、酸化物半導体膜17の酸素欠損量を減らすことが可能である。また、窒化物絶縁膜15a及び窒化物絶縁膜87は、水、水素等の拡散係数が低く、水、水素等に対するバリア性を有するため、外部から酸化物半導体膜17への水、水素等の拡散を防ぐことが可能である。これらの結果、トランジスタ80は、信頼性の高いトランジスタとなる。

次に、トランジスタ80の作製工程について説明する。

トランジスタ80は、図9乃至図10(B)に示す工程と同様の工程を経て、基板11上に、ゲート電極13、窒化物絶縁膜14a、酸化物絶縁膜14b、酸化物半導体膜17、一対の電極19、20を形成する。当該工程においては、第1のフォトマスク乃至第3のフォトマスクを用いたフォトリソグラフィ工程を行う。

次に、図17(A)に示すように、酸化物絶縁膜22及び酸化物絶縁膜24を形成する。次に、加熱処理を行って、酸化物絶縁膜24に含まれる酸素の一部を酸化物半導体膜17に移動させ、酸化物半導体膜17に含まれる酸素欠損量を低減することができる。

次に、第4のフォトマスクを用いたフォトリソグラフィ工程により、酸化物絶縁膜24上にマスクを形成した後、酸化物絶縁膜22及び酸化物絶縁膜24の一部をエッチングして、トランジスタごとに分離された酸化物絶縁膜83及び酸化物絶縁膜85を形成する。なお、酸化物絶縁膜23のエッチングと共に、酸化物絶縁膜14bの一部もエッチングされる。この結果、図17(B)に示すように、窒化物絶縁膜14aが露出される。即ち、段差を有するゲート絶縁膜15が形成される。

次に、図18(A)に示す窒化物絶縁膜86を形成する。当該工程において、C−Dに示すチャネル幅方向において、窒化物絶縁膜14a及び窒化物絶縁膜86が接する。即ち、酸化物半導体膜17及び酸化物絶縁膜85が、窒化物絶縁膜15a及び窒化物絶縁膜86で周囲を囲まれている。

次に、第5のフォトマスクを用いたフォトリソグラフィ工程により、窒化物絶縁膜86上にマスクを形成した後、窒化物絶縁膜86の一部をエッチングして、開口部93を形成する。また、窒化物絶縁膜14a及び窒化物絶縁膜86の一部をエッチングして、開口部94を形成すると共に、窒化物絶縁膜15a及び窒化物絶縁膜87を形成する(図18(B)参照)。

この後、図19(A)に示すように、後にゲート電極91及び電極92となる導電膜90を形成する。導電膜90は、実施の形態1に示す導電膜30と同様に形成することができる。

次に、導電膜90上に第6のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜90の一部をエッチングして、ゲート電極91及び電極92を形成する。この後、マスクを除去する(図19(B)参照。)。

なお、図19(B)に示すように、チャネル幅方向において、酸化物半導体膜17との側面と酸化物絶縁膜83及び酸化物絶縁膜85の側面を介して位置するように、ゲート電極91を形成する。

この後、加熱処理を行ってもよい。酸化物絶縁膜85は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜で形成される。また、窒化物絶縁膜15a及び窒化物絶縁膜87は酸素に対するバリア性が高い。これらのため、当該加熱処理において、酸化物絶縁膜85に含まれる酸素の外部への拡散を低減することができる。また、酸化物半導体膜17に含まれる酸素の外部への拡散を低減することができる。この結果、酸化物半導体膜17の酸素欠損を低減することができる。さらに、窒化物絶縁膜15a及び窒化物絶縁膜87は、水素、水等に対するバリア性が高く、外部からの酸化物半導体膜17への水素、水等の拡散を低減することができる。このため、酸化物半導体膜17の水素、水等を低減することができる。この結果、信頼性の高いトランジスタを作製することができる。

以上の工程により、トランジスタ80を作製することができる。

(実施の形態3)
実施の形態1及び実施の形態2に示すトランジスタにおいて、必要に応じて、基板11及びゲート電極13の間に下地絶縁膜を設けることができる。下地絶縁膜の材料としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、下地絶縁膜の材料として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板11から不純物、代表的にはアルカリ金属、水、水素等の酸化物半導体膜17への拡散を抑制することができる。

下地絶縁膜は、スパッタリング法、CVD法等により形成することができる。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。

(実施の形態4)
本実施の形態では、実施の形態1のトランジスタ10を用いて、酸化物半導体膜17及び一対の電極19、20と異なる形態について、図20を用いて説明する。なお、他のトランジスタに適宜本実施の形態を適用することができる。

トランジスタに設けられる一対の電極19、20として、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の酸素と結合しやすい導電材料を用いることができる。この結果、酸化物半導体膜17に含まれる酸素と一対の電極19、20に含まれる導電材料とが結合し、酸化物半導体膜17において、酸素欠損領域が形成される。また、酸化物半導体膜17に一対の電極19、20を形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、図20に示すように、酸化物半導体膜17において、一対の電極19、20と接する領域近傍に、低抵抗領域21a、21bが形成される。低抵抗領域21a、21bは、一対の電極19、20に接し、且つゲート絶縁膜15と、一対の電極19、20の間に形成される。低抵抗領域21a、21bは、導電性が高いため、酸化物半導体膜17と一対の電極19、20との接触抵抗を低減することが可能であり、トラン