JP2021141332A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021141332A
JP2021141332A JP2021075868A JP2021075868A JP2021141332A JP 2021141332 A JP2021141332 A JP 2021141332A JP 2021075868 A JP2021075868 A JP 2021075868A JP 2021075868 A JP2021075868 A JP 2021075868A JP 2021141332 A JP2021141332 A JP 2021141332A
Authority
JP
Japan
Prior art keywords
semiconductor
transistor
oxide
film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2021075868A
Other languages
English (en)
Inventor
由幸 小林
Yoshiyuki Kobayashi
由幸 小林
慎平 松田
Shimpei Matsuda
慎平 松田
舜平 山崎
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021141332A publication Critical patent/JP2021141332A/ja
Priority to JP2023004849A priority Critical patent/JP2023038278A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】安定な電気特性をもつ半導体装置を提供する。【解決手段】第１乃至第３酸化物半導体層と、ゲート電極と、ゲート絶縁層と、を有するトランジスタであって、第２酸化物半導体層は、第１酸化物半導体層と、第３酸化物半導体層との間に設けられている部分を有し、ゲート絶縁層は第３酸化物半導体層の上面と接する領域を有し、ゲート電極と、前述の部分の上面とは、ゲート絶縁層を介して、互いに重なる領域を有し、ゲート電極と、前述の部分のチャネル幅方向の側面とは、ゲート絶縁層を介して、互いに面する領域を有し、第２酸化物半導体層は、厚さが２ｎｍ以上８ｎｍ未満の領域を有し、第２酸化物半導体層は、チャネル幅方向の長さが６０ｎｍ未満である。【選択図】図１

Description

本発明は、物、方法、又は製造方法に関する。又は、本発明は、プロセス、マシン、マニ
ュファクチャ、又は組成物（コンポジション・オブ・マター）に関する。また、本発明の
一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法又
はそれらの製造方法に関する。特に、本発明の一態様は、酸化物半導体を含む半導体装置
、記憶装置、電源回路、表示装置、又は発光装置に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。表示装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する
場合がある。
半導体材料を用いてトランジスタを構成する技術が注目されている。該トランジスタは集
積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広
く応用されている。トランジスタに適用可能な半導体材料としてシリコン系半導体材料が
広く知られているが、その他の材料として酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ：ＯＳ）が注目されている。以下、チャネルに酸化物半導体を用いたトランジ
スタをＯＳトランジスタと呼ぶ。
ＯＳトランジスタに適用可能な酸化物半導体として、例えば、酸化亜鉛、またはＩｎ−Ｇ
ａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が開示されている（特許文
献１及び特許文献２参照）。
また、酸化物半導体で、ドレイン電極がソース電極を同心円状に取り囲むＣｏｒｂｉｎｏ
ＴＦＴを作成した場合、トランジスタのＶｄ（ドレイン電圧）‐Ｉｄ（ドレイン電流）
特性において、飽和領域でドレイン電圧が一定になる、良好な飽和特性が得られることが
報告されている（非特許文献１）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
Ｍ．Ｍａｔｉｖｅｎｇａ ｅｔ ａｌ．，"Ｃｏｒｂｉｎｏ ＴＦＴｓ ｆｏｒ Ｌａｒｇｅ−Ａｒｅａ ＡＭＯＬＥＤ Ｄｉｓｐｌａｙｓ"， ＳＩＤ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，４９．２（２０１４），ｐｐ．７０５‐７０８
本発明の一態様は、飽和領域においてドレイン電流が一定となるトランジスタを提供する
ことを課題の一とする。また、本発明の一態様は、オン電流の高いトランジスタを提供す
ることを課題の一とする。また、本発明の一態様は、安定な電気特性をもつトランジスタ
を提供することを課題の一とする。また、本発明の一態様は、新規な半導体装置を提供す
ることを課題の一とする。
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発
明の一形態の課題となり得る。
本発明の一態様は、第１乃至第３酸化物半導体層と、ゲート電極と、ゲート絶縁層と、を
有するトランジスタであって、第２酸化物半導体層は、第１酸化物半導体層と、第３酸化
物半導体層との間に設けられている部分を有し、ゲート絶縁層は第３酸化物半導体層の上
面と接する領域を有し、ゲート電極と、部分の上面とは、ゲート絶縁層を介して、互いに
重なる領域を有し、ゲート電極と、部分のチャネル幅方向の側面とは、ゲート絶縁層を介
して、互いに面する領域を有し、第２酸化物半導体層は、厚さが２ｎｍ以上８ｎｍ未満の
領域を有し、第２酸化物半導体層は、チャネル幅方向の長さが６０ｎｍ未満である。
本発明の一態様は、第１乃至第３酸化物半導体層と、第１導電膜と、第２導電膜と、第１
絶縁膜と、第２絶縁膜と、を有するトランジスタであって、第２酸化物半導体層は、第１
酸化物半導体層と、第３酸化物半導体層との間に設けられている部分を有し、第１絶縁膜
は第３酸化物半導体層の上面と接する領域を有し、第１導電膜と、部分の上面とは、第１
絶縁膜を介して、互いに重なる領域を有し、第１導電膜と、部分のチャネル幅方向の側面
とは、第１絶縁膜を介して、互いに面する領域を有し、第２絶縁膜は第１酸化物半導体層
の下面と接する領域を有し、第２導電膜と、部分とは、第２絶縁膜を介して、互いに重な
る領域を有し、第２酸化物半導体層は、厚さが２ｎｍ以上８ｎｍ未満の領域を有し、第２
酸化物半導体層は、チャネル幅方向の長さが６０ｎｍ未満である。
上記態様において、トランジスタのチャネル長は１０ｎｍ以上、１μｍ未満が好ましい。
上記態様において、第１乃至第３酸化物半導体層は、インジウム、亜鉛、Ｍ（ＭはＡｌ、
Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を含むことが好ましい。
上記態様において、第１および第３の酸化物半導体層は、Ｉｎに対するＭの原子数比が、
第２の酸化物半導体層よりも大きいことが好ましい。
本発明の一態様は、上記態様に記載のトランジスタと、マイクロフォン、スピーカ、表示
部、および操作キーのうちの少なくとも１つと、を有する電子機器である。
本発明の一態様により、飽和領域においてドレイン電流が一定となるトランジスタを提供
することが可能になる。また、本発明の一態様により、オン電流の高いトランジスタを提
供することが可能になる。また、本発明の一態様により、安定な電気特性をもつトランジ
スタを提供することが可能になる。また、本発明の一態様により、新規な半導体装置を提
供することが可能になる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
トランジスタの構成例を示す上面図および断面図。 トランジスタの構成例を示す断面図およびバンド図。 トランジスタの構成例を示す上面図および断面図。 トランジスタの構成例を示す上面図および断面図。 トランジスタの構成例を示す上面図および断面図。 トランジスタの構成例を示す上面図および断面図。 トランジスタの構成例を示す上面図および断面図。 トランジスタの構成例を示す上面図および断面図。 トランジスタの構成例を示す断面図。 トランジスタの構成例を示す断面図。 トランジスタの構成例を示す断面図。 トランジスタの構成例を示す断面図。 トランジスタの作製方法を説明する断面図。 トランジスタの作製方法を説明する断面図。 半導体装置の構成例を示す断面図および回路図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す断面図。 記憶装置の一例を示す回路図。 ＣＰＵの一例を示すブロック図。 電子機器の一例を示す図。 ＲＦタグの一例を示す図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図。 デバイスシミュレーションを行った酸化物半導体トランジスタのデバイス構造を説明する図。 デバイスシミュレーションで得られたＶｄ−Ｉｄ特性の酸化物半導体層の膜厚依存性を示す図。 デバイスシミュレーションで得られたチャネル長方向の酸化物半導体層の電子密度分布を示す図。 デバイスシミュレーションで得られたＶｄ−Ｉｄ特性のチャネル幅依存性を示す図。 デバイスシミュレーションを行った酸化物半導体トランジスタのデバイス構造を説明する図。 デバイスシミュレーションで得られたＶｄ−Ｉｄ特性の第２のゲート絶縁層の膜厚依存性を示す図。 試作したトランジスタのＶｄ−Ｉｄ特性を示す図。 試作したトランジスタのチャネル長変調係数のチャネル長依存性を示す図。 試作したトランジスタのチャネル長変調係数のチャネル長依存性を示す図。 試作したトランジスタのＶｄ−Ｉｄ特性を示す図。 試作したトランジスタのチャネル長変調係数のＬ／Ｗ依存性を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同
一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の
機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明
瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない
。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるた
めに付すものであり、数的に限定するものではない。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」とし
ての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密
に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と
言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体
」と言い換えることができる場合がある。
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御
するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、
ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉ
ｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）
を含む。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを
採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることが
ある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替
えて用いることができるものとする。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様であるトランジスタの一例について説明する。
〈トランジスタの構成例１〉
図１（Ａ）乃至図１（Ｄ）は、トランジスタ１００の上面図および断面図である。図１（
Ａ）は上面図であり、図１（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図１（Ｂ）に相
当し、図１（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図１（Ｃ）に相当し、図１（Ａ
）に示す一点鎖線Ｘ３−Ｘ４方向の断面が図１（Ｄ）に相当する。なお、図１（Ａ）乃至
図１（Ｄ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示して
いる。また、一点鎖線Ｙ１−Ｙ２方向をチャネル長方向、一点鎖線Ｘ１−Ｘ２方向をチャ
ネル幅方向と呼称する場合がある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラン
ジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域
、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）と
ドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトラン
ジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのト
ランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では
、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値
または平均値とする。
図１（Ａ）、（Ｂ）に示すチャネル長Ｌは、トランジスタ１００のチャネル長を表す。
図１（Ａ）、（Ｃ）に示すチャネル幅Ｗは、トランジスタ１００のチャネル幅（見かけ上
のチャネル幅、囲い込みチャネル幅）を表す。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で
電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域にお
ける、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジ
スタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのト
ランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では
、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値
または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に
形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合
が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よ
りも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる
領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャ
ネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗ
ｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合に
は、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細
書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。な
お、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチ
ャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、
値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
トランジスタ１００は、基板６４０と、基板６４０上の絶縁膜６５２と、絶縁膜６５２上
に、半導体６６１、半導体６６２の順で形成された積層と、半導体６６２の上面と接する
導電膜６７１および導電膜６７２と、半導体６６１、半導体６６２、導電膜６７１および
導電膜６７２と接する半導体６６３と、半導体６６３上の絶縁膜６５３および導電膜６７
３と、導電膜６７３および絶縁膜６５３上の絶縁膜６５４と、絶縁膜６５４上の絶縁膜６
５５を有する。なお、半導体６６１、半導体６６２および半導体６６３をまとめて、半導
体６６０と呼称する。
導電膜６７１は、トランジスタ１００のソース電極としての機能を有する。導電膜６７２
は、トランジスタ１００のドレイン電極としての機能を有する。
導電膜６７３は、トランジスタ１００のゲート電極としての機能を有する。
絶縁膜６５３は、トランジスタ１００のゲート絶縁層としての機能を有する。
図１（Ｃ）に示すように、半導体６６２の側面は、導電膜６７３に囲まれている。上記構
成をとることで、導電膜６７３の電界によって、半導体６６２を電気的に取り囲むことが
できる（導電膜（ゲート電極）の電界によって、半導体を電気的に取り囲むトランジスタ
の構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
）。そのため、半導体６６２の全体（バルク）にチャネルが形成される場合がある。ｓ−
ｃｈａｎｎｅｌ構造は、トランジスタのソース−ドレイン間に大電流を流すことができ、
導通時の電流（オン電流）を高くすることができる。また、ｓ−ｃｈａｎｎｅｌ構造は、
高周波でも動作可能なトランジスタを提供することができる。
ｓ−ｃｈａｎｎｅｌ構造は、高いオン電流が得られるため、ＬＳＩ（Ｌａｒｇｅ Ｓｃａ
ｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）など微細化されたトランジスタが要求される半導体装置
に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導
体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、
トランジスタは、チャネル長が好ましくは１０ｎｍ以上、１μｍ未満、さらに好ましくは
１０ｎｍ以上、１００ｎｍ未満、さらに好ましくは１０ｎｍ以上、６０ｎｍ未満、さらに
好ましくは１０ｎｍ以上、３０ｎｍ未満の領域を有する。
ｓ−ｃｈａｎｎｅｌ構造は、高いオン電流が得られるため、高周波での動作が要求される
トランジスタに適した構造といえる。該トランジスタを有する半導体装置は、高周波で動
作可能な半導体装置とすることが可能となる。
また、ｓ−ｃｈａｎｎｅｌ構造は、高いオン電流が得られるため、電力制御用のトランジ
スタに適した構造といえる。ｓ−ｃｈａｎｎｅｌ構造を電力制御用のトランジスタに用い
る場合は、高耐圧が要求されるため、チャネル長が長い方が好ましい。例えば、トランジ
スタは、チャネル長が好ましくは１μｍ以上、さらに好ましくは１０μｍ以上、さらに好
ましくは１００μｍ以上の領域を有することが好ましい。
絶縁膜６５２は、酸化物を含むことが好ましい。特に加熱により一部の酸素が脱離する酸
化物材料を含むことが好ましい。好適には、化学量論的組成を満たす酸素よりも多くの酸
素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素
を含む酸化物膜は、加熱により一部の酸素が脱離する。絶縁膜６５２から脱離した酸素は
酸化物半導体である半導体６６０に供給され、酸化物半導体中の酸素欠損を低減すること
が可能となる。その結果、トランジスタの電気特性の変動を抑制し、信頼性を高めること
ができる。
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、例えば、ＴＤＳ（Ｔｈ
ｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に
換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０
×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時にお
ける膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下
の範囲が好ましい。
絶縁膜６５４は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングで
きる機能を有する。絶縁膜６５４を設けることで、半導体６６０からの酸素の外部への拡
散と、外部から半導体６６０への水素、水等の入り込みを防ぐことができる。
〈〈半導体の説明〉〉
次に、半導体６６１、半導体６６２、半導体６６３などに適用可能な半導体について説明
する。
トランジスタ１００は、非導通状態においてソースとドレインとの間を流れる電流（オフ
電流）が低いことが好適である。ここでは、オフ電流が低いとは、室温において、ソース
とドレインとの間の電圧を３Ｖとし、チャネル幅１μｍあたりの規格化されたオフ電流が
１０×１０−２１Ａ以下であることをいう。このようにオフ電流が低いトランジスタとし
ては、半導体に酸化物半導体を有するトランジスタが挙げられる。
半導体６６２は、例えば、インジウム（Ｉｎ）を含む酸化物半導体である。半導体６６２
は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半
導体６６２は、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム（Ａｌ）
、ガリウム（Ｇａ）またはスズ（Ｓｎ）などとする。そのほかの元素Ｍに適用可能な元素
としては、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（
Ｎｉ）、ゲルマニウム（Ｇｅ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、モリブデ
ン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈ
ｆ）、タンタル（Ｔａ）、タングステン（Ｗ）などがある。ただし、元素Ｍとして、前述
の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネ
ルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素
である。または、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機
能を有する元素である。また、半導体６６２は、亜鉛（Ｚｎ）を含むと好ましい。酸化物
半導体は、亜鉛を含むと結晶化しやすくなる場合がある。
ただし、半導体６６２は、インジウムを含む酸化物半導体に限定されない。半導体６６２
は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を
含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであって
も構わない。
半導体６６２は、例えば、エネルギーギャップが大きい酸化物を用いる。半導体６６２の
エネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ
以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
半導体６６２は、後述するＣＡＡＣ−ＯＳ膜を有することが好ましい。
例えば、半導体６６１および半導体６６３は、半導体６６２を構成する酸素以外の元素一
種以上、または二種以上から構成される酸化物半導体である。半導体６６２を構成する酸
素以外の元素一種以上、または二種以上から半導体６６１および半導体６６３が構成され
るため、半導体６６１と半導体６６２との界面、および半導体６６２と半導体６６３との
界面において、界面準位が形成されにくい。
なお、半導体６６１がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍ
ｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％
より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％よ
り高いとする。半導体６６１をスパッタリング法で成膜する場合、上記の組成を満たすス
パッタリングターゲットを用いることが好ましい。例えば、スパッタリングターゲットの
原子数比はＩｎ：Ｍ：Ｚｎ＝１：３：２が好ましい。
また、半導体６６２がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍ
ｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉ
ｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ
％未満とする。半導体６６２をスパッタリング法で成膜する場合、上記の組成を満たすス
パッタリングターゲットを用いることが好ましい。例えば、スパッタリングターゲットの
原子数比は、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ
：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が
好ましい。特に、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：
２：４．１を用いる場合、成膜される半導体６６２の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４
：２：３近傍となる場合がある。
また、半導体６６３がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍ
ｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％
より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％よ
り高くする。なお、半導体６６３は、半導体６６１と同種の酸化物を用いても構わない。
ただし、半導体６６１または／および半導体６６３がインジウムを含まなくても構わない
場合がある。例えば、半導体６６１または／および半導体６６３が酸化ガリウムであって
も構わない。
次に、半導体６６１、半導体６６２、および半導体６６３の積層により構成される半導体
６６０の機能およびその効果について、図２（Ｂ）に示すエネルギーバンド構造図を用い
て説明する。図２（Ａ）は、図１（Ｂ）に示すトランジスタ１００のチャネル部分を拡大
した図で、図２（Ｂ）は、図２（Ａ）にＡ１−Ａ２の鎖線で示した部位のエネルギーバン
ド構造を示している。また、図２（Ｂ）は、トランジスタ１００のチャネル形成領域のエ
ネルギーバンド構造を示している。
図２（Ｂ）中、Ｅｃ６５２、Ｅｃ６６１、Ｅｃ６６２、Ｅｃ６６３、Ｅｃ６５３は、それ
ぞれ、絶縁膜６５２、半導体６６１、半導体６６２、半導体６６３、絶縁膜６５３の伝導
帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真
空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネ
ルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータを
用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光
分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏ
ｓｃｏｐｙ）装置を用いて測定できる。
絶縁膜６５２と絶縁膜６５３は絶縁体であるため、Ｅｃ６５３とＥｃ６５２は、Ｅｃ６６
１、Ｅｃ６６２、およびＥｃ６６３よりも真空準位に近い（電子親和力が小さい）。
半導体６６２は、半導体６６１および半導体６６３よりも電子親和力の大きい酸化物を用
いる。例えば、半導体６６２として、半導体６６１および半導体６６３よりも電子親和力
の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに
好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は
、真空準位と伝導帯下端のエネルギーとの差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する
。そのため、半導体６６３がインジウムガリウム酸化物を含むと好ましい。ガリウム原子
割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに
好ましくは９０％以上とする。
このとき、ゲート電圧を印加すると、半導体６６１、半導体６６２、半導体６６３のうち
、電子親和力の大きい半導体６６２にチャネルが形成される。
ここで、半導体６６１と半導体６６２との間には、半導体６６１と半導体６６２との混合
領域を有する場合がある。また、半導体６６２と半導体６６３との間には、半導体６６２
と半導体６６３との混合領域を有する場合がある。混合領域は、界面準位密度が低くなる
。そのため、半導体６６１、半導体６６２および半導体６６３の積層体は、それぞれの界
面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造とな
る。
このとき、電子は、半導体６６１中および半導体６６３中ではなく、半導体６６２中を主
として移動する。上述したように、半導体６６１および半導体６６２の界面における界面
準位密度、半導体６６２と半導体６６３との界面における界面準位密度を低くすることに
よって、半導体６６２中で電子の移動が阻害されることが少なく、トランジスタのオン電
流を高くすることができる。
トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることが
できる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定
される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害
される。
トランジスタのオン電流を高くするためには、例えば、半導体６６２の上面または下面（
被形成面、ここでは半導体６６１）の、１μｍ×１μｍの範囲における二乗平均平方根（
ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは０．６ｎｍ
未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。
また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ未満、好ま
しくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未
満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともいう。）
が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好ましくは
７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ−Ｖは、エスアイアイ・ナノテクノ
ロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５００などを用いて測定するこ
とができる。
または、例えば、チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移
動は阻害される。
例えば、半導体６６２が酸素欠損（ＶＯとも表記。）を有する場合、酸素欠損のサイトに
水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイトに水
素が入り込んだ状態をＶＯＨと表記する場合がある。ＶＯＨは電子を散乱するため、トラ
ンジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよ
りも酸素が入る方が安定する。したがって、半導体６６２中の酸素欠損を低減することで
、トランジスタのオン電流を高くすることができる場合がある。
例えば、半導体６６２のある深さにおいて、または、半導体６６２のある領域において、
二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔ
ｒｏｍｅｔｒｙ）で測定される水素濃度は、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ま
しくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／
ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
半導体６６２の酸素欠損を低減するために、例えば、絶縁膜６５２に含まれる過剰酸素を
、半導体６６１を介して半導体６６２まで移動させる方法などがある。この場合、半導体
６６１は、酸素透過性を有する層（酸素を透過させる層）であることが好ましい。
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、半導体６６２の全体にチャ
ネルが形成される。したがって、半導体６６２が厚いほどチャネル領域は大きくなる。即
ち、半導体６６２が厚いほど、トランジスタのオン電流を高くすることができる。
一方で、半導体６６２の膜厚を厚くするほど、チャネル長が１μｍ未満の短チャネルトラ
ンジスタのＶｄ−Ｉｄ特性において、チャネル長変調効果により、トランジスタが飽和特
性を示さず、ドレイン電圧に応じて、ドレイン電流が増大してしまうという問題が確認さ
れている。
トランジスタが良好な飽和特性を得るために、半導体６６２は、例えば２ｎｍ以上、２０
ｎｍ未満、好ましくは２ｎｍ以上、１０ｎｍ未満、さらに好ましくは２ｎｍ以上、８ｎｍ
未満、さらに好ましくは２ｎｍ以上、５ｎｍ未満、さらに好ましくは２ｎｍ以上、３ｎｍ
未満の厚さの領域を有していればよい。
また、トランジスタが良好な飽和特性を得るために、トランジスタは、チャネル幅の長さ
が、例えば、１００ｎｍ未満、好ましくは８０ｎｍ未満、さらに好ましくは６０ｎｍ未満
、さらに好ましくは４０ｎｍ未満の領域を有していればよい。
また、トランジスタのオン電流を高くするためには、半導体６６３の厚さは小さいほど好
ましい。半導体６６３は、例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好まし
くは３ｎｍ以下の領域を有していればよい。一方、半導体６６３は、チャネルの形成され
る半導体６６２へ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が
入り込まないようブロックする機能を有する。そのため、半導体６６３は、ある程度の厚
さを有することが好ましい。半導体６６３は、例えば、０．３ｎｍ以上、好ましくは１ｎ
ｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有していればよい。また、半導体６
６３は、絶縁膜６５２などから放出される酸素の外方拡散を抑制するために、酸素をブロ
ックする性質を有すると好ましい。
また、信頼性を高くするためには、半導体６６１は厚く、半導体６６３は薄いことが好ま
しい。半導体６６１は、例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好まし
くは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有していればよい。半導
体６６１の厚さを、厚くすることで、隣接する絶縁体と半導体６６１との界面からチャネ
ルの形成される半導体６６２までの距離を離すことができる。ただし、半導体装置の生産
性が低下する場合があるため、半導体６６１は、例えば、２００ｎｍ以下、好ましくは１
２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有していればよい。
例えば、半導体６６２と半導体６６１との間に、例えば、ＳＩＭＳ分析において、１×１
０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さら
に好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
また、半導体６６２と半導体６６３との間に、ＳＩＭＳにおいて、１×１０１９ａｔｏｍ
ｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２
×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
また、半導体６６２の水素濃度を低減するために、半導体６６１および半導体６６３の水
素濃度を低減すると好ましい。半導体６６１および半導体６６３は、ＳＩＭＳにおいて、
２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下
、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８
ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、半導体６６２の窒素濃度
を低減するために、半導体６６１および半導体６６３の窒素濃度を低減すると好ましい。
半導体６６１および半導体６６３は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ
３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８
ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素
濃度となる領域を有する。
上述の３層構造は一例である。例えば、半導体６６１または半導体６６３のない２層構造
としても構わない。または、半導体６６１の上もしくは下、または半導体６６３上もしく
は下に、半導体６６１、半導体６６２および半導体６６３として例示した半導体のいずれ
か一を有する４層構造としても構わない。または、半導体６６１の上、半導体６６１の下
、半導体６６３の上、半導体６６３の下のいずれか二箇所以上に、半導体６６１、半導体
６６２および半導体６６３として例示した半導体のいずれか一を有するｎ層構造（ｎは５
以上の整数）としても構わない。
以上、半導体６６１、半導体６６２及び半導体６６３を上述の構成にすることで、トラン
ジスタ１００は高いオン電流と安定な電気特性を得ることができる。
〈トランジスタの構成例２〉
次に、図１のトランジスタ１００と異なる構成例について、図３（Ａ）乃至（Ｄ）を用い
て説明する。
トランジスタ１００は、１つのゲート電極が設けられている場合の例であるが、本発明の
一態様は、これに限定されない。トランジスタに複数のゲート電極が設けられていてもよ
い。図３（Ａ）乃至（Ｄ）に示すトランジスタ１１０は、第２のゲート電極として、導電
膜６７４が設けられている。図３（Ａ）は上面図であり、図３（Ａ）に示す一点鎖線Ｙ１
−Ｙ２方向の断面が図３（Ｂ）に相当し、図３（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断
面が図３（Ｃ）に相当し、図３（Ａ）に示す一点鎖線Ｘ３−Ｘ４方向の断面が図３（Ｄ）
に相当する。なお、図３（Ａ）乃至（Ｄ）では、図の明瞭化のために一部の要素を拡大、
縮小、または省略して図示している。
図３は、基板６４０と絶縁膜６５２との間に、絶縁膜６５１、導電膜６７４及び絶縁膜６
５６を有している点で、図１と異なる。
絶縁膜６５１は、基板６４０と導電膜６７４を電気的に分離させる機能を有する。
導電膜６７４は、第２のゲート電極としての機能を有する。導電膜６７４は、一定の電位
が供給されていてもよいし、導電膜６７３と同じ電位や、同じ信号が供給されていてもよ
い。
絶縁膜６５６は、絶縁膜６５２に含まれる酸素が、導電膜６７４に含まれる金属と結びつ
き、絶縁膜６５２に含まれる酸素が減少することを防ぐ機能を有する。
トランジスタ１１０は、第２のゲート電極として機能する導電膜６７４を設けることで、
半導体６６２中の上下にチャネルを形成することができるようになるため、オン電流を増
大させることができる。また、トランジスタ１１０は、Ｖｄ−Ｉｄ特性において、良好な
飽和特性が得られるため、安定な電気特性を得ることができる。
〈トランジスタの構成例３〉
次に、図３のトランジスタ１１０と異なる構成例について、図４（Ａ）乃至（Ｄ）を用い
て説明する。
図４（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１２０の上面図であり、
図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し
、図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当
する。
図４に示すトランジスタ１２０は、その上面図において、ソース及びドレインの一方とし
て機能する導電膜６７１が、ソース及びドレインの他方として機能する導電膜６７２を同
心円状に取り囲んでいる点で、トランジスタ１１０と異なる。
図４（Ｄ）はトランジスタ１２０が有する半導体６６２の上面図である。図４（Ｄ）に示
すように、半導体６６２は導電膜６７１と重なる領域６６２ａおよび導電膜６７２と重な
る領域６６２ｂを有する。領域６６２ａと領域６６２ｂとは、それぞれ、他方の領域と対
向する端部を有する。上面からみたときに、領域６６２ｂの端部の長さは領域６６２ａの
端部の長さよりも短い。
また、導電膜６７１を外部の端子と電気的に接続するために、導電膜６７１上に導電膜６
７５が形成され、導電膜６７５上にプラグ６８１が形成され、プラグ６８１上に導電膜６
３１が形成されている。
また、導電膜６７２を外部の端子と電気的に接続するために、導電膜６７２上に導電膜６
７６が形成され、導電膜６７６上にプラグ６８２が形成され、プラグ６８２上に導電膜６
３３が形成されている。
また、導電膜６７３を外部の端子と電気的に接続するために、導電膜６７３上にプラグ６
８３が形成され、プラグ６８３上に導電膜６３２が形成されている。
導電膜６７５および導電膜６７６、導電膜６３１乃至導電膜６３３、プラグ６８１乃至プ
ラグ６８３は、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、ア
ルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル
（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）の
低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電
膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステ
ンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅など
の低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸
素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する
機能を持つので好ましい。
また、絶縁膜６５５は、その上面が平坦化処理されていてもよい。
トランジスタ１２０は、上記以外の構成については、トランジスタ１１０と同様であり、
詳細な説明は省略する。
トランジスタ１２０において、導電膜６７１は、ドレイン電極として機能し、導電膜６７
２は、ソース電極として機能することが好ましい。このように、ドレイン電極がソース電
極を取り囲む構成にすることで、トランジスタ１２０は、チャネル長変調効果の影響を受
けにくく、Ｖｄ−Ｉｄ特性において、良好な飽和特性を示し、安定な電気特性を得ること
ができる。
図４（Ｂ）乃至（Ｄ）において、Ｌ２はトランジスタ１２０のチャネル長である。トラン
ジスタ１２０のチャネル長Ｌ２も、図１に示すトランジスタ１００と同様、半導体６６２
の上面における導電膜６７１の端部と導電膜６７２の端部との間の距離をいう。別言する
と、チャネル長Ｌ２は、導電膜６７１の端部と導電膜６７２の端部との間の距離である。
トランジスタ１２０をＬＳＩなどの高集積化された半導体装置に適用する場合、Ｌ２は、
例えば１０ｎｍ以上、１μｍ未満、好ましくは１０ｎｍ以上、１００ｎｍ未満、さらに好
ましくは１０ｎｍ以上、６０ｎｍ未満、さらに好ましくは１０ｎｍ以上、３０ｎｍ未満で
ある。
また、トランジスタ１２０を電力制御用の装置など、高耐圧が要求される半導体装置に適
用する場合、Ｌ２は、例えば１μｍ以上、好ましくは１０μｍ以上、さらに好ましくは１
００μｍ以上である。
〈トランジスタの構成例４〉
次に、図４のトランジスタ１２０と異なる構成例について、図５（Ａ）乃至（Ｄ）を用い
て説明する。
図５（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１３０の上面図であり、
図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し
、図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当
する。
図５に示すトランジスタ１３０は、その上面図において、ソース及びドレインの一方とし
て機能する導電膜６７１が、ソース及びドレインの他方として機能する導電膜６７２を四
角形に取り囲んでいる点で、トランジスタ１２０と異なる。それ以外の構成については、
トランジスタ１３０は、トランジスタ１２０と同様であり、詳細な説明は省略する。
図５（Ｄ）はトランジスタ１３０が有する半導体６６２の上面図である。図５（Ｄ）に示
すように、半導体６６２は導電膜６７１と重なる領域６６２ａおよび導電膜６７２と重な
る領域６６２ｂを有する。領域６６２ａと領域６６２ｂとは、それぞれ、他方の領域と対
向する端部を有する。上面からみたときに、領域６６２ｂの端部の長さは領域６６２ａの
端部の長さよりも短い。
トランジスタ１３０において、導電膜６７１は、ドレイン電極として機能し、導電膜６７
２は、ソース電極として機能することが好ましい。このように、ドレイン電極がソース電
極を取り囲む構成にすることで、トランジスタ１３０は、チャネル長変調効果の影響を受
けにくく、Ｖｄ−Ｉｄ特性において、良好な飽和特性を示し、安定な電気特性を得ること
ができる。
図５（Ｂ）乃至（Ｄ）において、Ｌ３はトランジスタ１３０のチャネル長である。トラン
ジスタ１３０のチャネル長Ｌ３も、図１に示すトランジスタ１００と同様、半導体６６２
の上面における導電膜６７１の端部と導電膜６７２の端部との間の距離をいう。別言する
と、チャネル長Ｌ３は、導電膜６７１の端部と導電膜６７２の端部との間の距離である。
トランジスタ１３０をＬＳＩなどの高集積化された半導体装置に適用する場合、Ｌ３は、
例えば１０ｎｍ以上、１μｍ未満、好ましくは１０ｎｍ以上、１００ｎｍ未満、さらに好
ましくは１０ｎｍ以上、６０ｎｍ未満、さらに好ましくは１０ｎｍ以上、３０ｎｍ未満で
ある。
また、トランジスタ１３０を電力制御用の装置など、高耐圧が要求される半導体装置に適
用する場合、Ｌ３は、例えば１μｍ以上、好ましくは１０μｍ以上、さらに好ましくは１
００μｍ以上である。
〈トランジスタの構成例５〉
次に、図３のトランジスタ１１０と異なる構成例について、図６（Ａ）乃至（Ｄ）を用い
て説明する。
図６（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１４０の上面図であり、
図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し
、図６（Ｃ）は、図６（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当
する。図６（Ｄ）は半導体６６２の上面図である。
図６に示すトランジスタ１４０は、その上面図において、ソース及びドレインの一方とし
て機能する導電膜６７１と、ソース及びドレインの他方として機能する導電膜６７２とが
、互いに向かい合い、扇形を形成している点で、図３のトランジスタ１１０と異なる。
また、図６（Ｄ）に示すように、半導体６６２は、導電膜６７１と重なる領域６６２ａ、
および導電膜６７２と重なる領域６６２ｂを有し、領域６６２ａと領域６６２ｂとは、そ
れぞれ、他方の領域と対向する端部を有し、上面から見たときに、領域６６２ａの端部の
長さが領域６６２ｂの端部の長さよりも短い。この点が、図３に示すトランジスタ１１０
と異なる。それ以外の構成については、トランジスタ１４０は、トランジスタ１１０と同
様であり、詳細な説明は省略する。
トランジスタ１４０において、導電膜６７１は、ソース電極として機能し、導電膜６７２
は、ドレイン電極として機能することが好ましい。上記構成にすることで、トランジスタ
１４０は、チャネル長変調効果の影響を受けにくく、Ｖｄ−Ｉｄ特性において、良好な飽
和特性を示し、安定な電気特性を得ることができる。
図６（Ａ）、（Ｄ）において、Ｌ４はトランジスタ１４０のチャネル長である。トランジ
スタ１４０のチャネル長Ｌ４も、図１に示すトランジスタ１００と同様、半導体６６２の
上面における導電膜６７１の端部と導電膜６７２の端部との間の距離をいう。別言すると
、チャネル長Ｌ４は、導電膜６７１の端部と導電膜６７２の端部との間の距離である。
トランジスタ１４０をＬＳＩなどの高集積化された半導体装置に適用する場合、Ｌ４は、
例えば１０ｎｍ以上、１μｍ未満、好ましくは１０ｎｍ以上、１００ｎｍ未満、さらに好
ましくは１０ｎｍ以上、６０ｎｍ未満、さらに好ましくは１０ｎｍ以上、３０ｎｍ未満で
ある。
また、トランジスタ１４０を電力制御用の装置など、高耐圧が要求される半導体装置に適
用する場合、Ｌ４は、例えば１μｍ以上、好ましくは１０μｍ以上、さらに好ましくは１
００μｍ以上である。
〈トランジスタの構成例６〉
次に、図６のトランジスタ１４０と異なる構成例について、図７（Ａ）乃至（Ｄ）を用い
て説明する。
図７（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１５０の上面図であり、
図７（Ｂ）は、図７（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し
、図７（Ｃ）は、図７（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当
する。図７（Ｄ）は、半導体６６２の上面図である。
図７に示すトランジスタ１５０は、その上面図において、導電膜６７１の端部及び導電膜
６７２の端部がある曲率を持っている点で、図６に示すトランジスタ１４０と異なる。ま
た、導電膜６７３及び導電膜６７４は、上記曲率と同じ曲率で曲がっている。トランジス
タ１５０は、上記以外の構成については、トランジスタ１４０と同様であり、詳細な説明
は省略する。
トランジスタ１５０において、導電膜６７１は、ソース電極として機能し、導電膜６７２
は、ドレイン電極として機能することが好ましい。上記構成にすることで、トランジスタ
１５０は、チャネル長変調効果の影響を受けにくく、Ｖｄ−Ｉｄ特性において、良好な飽
和特性を示し、安定な電気特性を得ることができる。
図７（Ａ）、（Ｄ）において、Ｌ５はトランジスタ１５０のチャネル長である。トランジ
スタ１５０のチャネル長Ｌ５も、図１に示すトランジスタ１００と同様、半導体６６２の
上面における導電膜６７１の端部と導電膜６７２の端部との間の距離をいう。別言すると
、チャネル長Ｌ５は、導電膜６７１の端部と導電膜６７２の端部との間の距離である。
トランジスタ１５０をＬＳＩなどの高集積化された半導体装置に適用する場合、Ｌ５は、
例えば１０ｎｍ以上、１μｍ未満、好ましくは１０ｎｍ以上、１００ｎｍ未満、さらに好
ましくは１０ｎｍ以上、６０ｎｍ未満、さらに好ましくは１０ｎｍ以上、３０ｎｍ未満で
ある。
また、トランジスタ１５０を電力制御用の装置など、高耐圧が要求される半導体装置に適
用する場合、Ｌ５は、例えば１μｍ以上、好ましくは１０μｍ以上、さらに好ましくは１
００μｍ以上である。
〈トランジスタの構成例７〉
次に、図３のトランジスタ１１０と異なる構成例について、図８（Ａ）乃至（Ｄ）を用い
て説明する。
図８（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１６０の上面図であり、
図８（Ｂ）は、図８（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し
、図８（Ｃ）は、図８（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当
する。図８（Ｄ）は、半導体６６２の上面図である。
図８に示すトランジスタ１６０は、その上面図において、ソース及びドレインの一方とし
て機能する導電膜６７１と、ソース及びドレインの他方として機能する導電膜６７２とが
、互いに向かい合い、台形を形成している点で、図３のトランジスタ１１０と異なる。
また、図８（Ｄ）に示すように、半導体６６２は、導電膜６７１と重なる領域６６２ａ、
および導電膜６７２と重なる領域６６２ｂを有し、領域６６２ａと領域６６２ｂとは、そ
れぞれ、他方の領域と対向する端部を有し、上面から見たときに、領域６６２ａの端部の
長さが領域６６２ｂの端部の長さよりも短い。この点が、図３に示すトランジスタ１１０
と異なる。それ以外の構成については、トランジスタ１６０は、トランジスタ１１０と同
様であり、詳細な説明は省略する。
トランジスタ１６０において、導電膜６７１は、ソース電極として機能し、導電膜６７２
は、ドレイン電極として機能することが好ましい。上記構成にすることで、トランジスタ
１６０は、チャネル長変調効果の影響を受けにくく、Ｖｄ−Ｉｄ特性において、良好な飽
和特性を示し、安定な電気特性を得ることができる。
図８（Ａ）、（Ｄ）において、Ｌ６はトランジスタ１６０のチャネル長である。トランジ
スタ１６０のチャネル長Ｌ６も、図１に示すトランジスタ１００と同様、半導体６６２の
上面における導電膜６７１の端部と導電膜６７２の端部との間の距離をいう。別言すると
、チャネル長Ｌ６は、導電膜６７１の端部と導電膜６７２の端部との間の距離である。
トランジスタ１６０をＬＳＩなどの高集積化された半導体装置に適用する場合、Ｌ６は、
例えば１０ｎｍ以上、１μｍ未満、好ましくは１０ｎｍ以上、１００ｎｍ未満、さらに好
ましくは１０ｎｍ以上、６０ｎｍ未満、さらに好ましくは１０ｎｍ以上、３０ｎｍ未満で
ある。
また、トランジスタ１６０を電力制御用の装置など、高耐圧が要求される半導体装置に適
用する場合、Ｌ６は、例えば１μｍ以上、好ましくは１０μｍ以上、さらに好ましくは１
００μｍ以上である。
〈トランジスタの構成例８〉
本実施の形態で示したトランジスタは、導電膜６７３をエッチングで形成する際に、半導
体６６３及び絶縁膜６５３を、同時にエッチングしてもよい。一例を図９（Ａ）、（Ｂ）
に示す。
図９（Ａ）は、図３（Ｂ）、図６（Ｂ）、図７（Ｂ）、及び図８（Ｂ）において、導電膜
６７３の下のみに、半導体６６３及び絶縁膜６５３が存在する場合である。
図９（Ｂ）は、図４（Ｂ）及び図５（Ｂ）において、導電膜６７３の下のみに、半導体６
６３及び絶縁膜６５３が存在する場合である。
〈トランジスタの構成例９〉
本実施の形態で示したトランジスタは、導電膜６７１及び導電膜６７２が、半導体６６１
の側面及び半導体６６２の側面と接していてもよい。一例を図１０（Ａ）、（Ｂ）に示す
。
図１０（Ａ）は、図３（Ｂ）、図６（Ｂ）、図７（Ｂ）、及び図８（Ｂ）において、導電
膜６７１及び導電膜６７２が、半導体６６１の側面及び半導体６６２の側面と接している
場合である。
図１０（Ｂ）は、図４（Ｂ）及び図５（Ｂ）において、導電膜６７１が、半導体６６１の
側面及び半導体６６２の側面と接している場合である。
〈トランジスタの構成例１０〉
本実施の形態で示したトランジスタは、導電膜６７１が、導電膜６７１ａ及び導電膜６７
１ｂの積層構造としてもよい。また、導電膜６７２が、導電膜６７２ａ及び導電膜６７２
ｂの積層構造としてもよい。一例として、図１１（Ａ）、（Ｂ）に示す。
図１１（Ａ）は、図３（Ｂ）、図６（Ｂ）、図７（Ｂ）、及び図８（Ｂ）において、導電
膜６７１が、導電膜６７１ａ及び導電膜６７１ｂの積層構造とし、導電膜６７２が、導電
膜６７２ａ及び導電膜６７２ｂの積層構造とした場合である。
図１１（Ｂ）は、図４（Ｂ）及び図５（Ｂ）において、導電膜６７１が、導電膜６７１ａ
及び導電膜６７１ｂの積層構造とし、導電膜６７２が、導電膜６７２ａ及び導電膜６７２
ｂの積層構造とした場合である。
導電膜６７１ｂおよび導電膜６７２ｂとしては、例えば、透明導電体、酸化物半導体、窒
化物半導体または酸化窒化物半導体を用いればよい。導電膜６７１ｂおよび導電膜６７２
ｂとしては、例えば、インジウム、スズおよび酸素を含む膜、インジウムおよび亜鉛を含
む膜、インジウム、タングステンおよび亜鉛を含む膜、スズおよび亜鉛を含む膜、亜鉛お
よびガリウムを含む膜、亜鉛およびアルミニウムを含む膜、亜鉛およびフッ素を含む膜、
亜鉛およびホウ素を含む膜、スズおよびアンチモンを含む膜、スズおよびフッ素を含む膜
またはチタンおよびニオブを含む膜などを用いればよい。または、これらの膜が水素、炭
素、窒素、シリコン、ゲルマニウムまたはアルゴンを含んでも構わない。
導電膜６７１ｂおよび導電膜６７２ｂは、可視光線を透過する性質を有しても構わない。
または、導電膜６７１ｂおよび導電膜６７２ｂは、可視光線、紫外線、赤外線もしくはＸ
線を、反射もしくは吸収することで透過させない性質を有しても構わない。このような性
質を有することで、迷光によるトランジスタの電気特性の変動を抑制できる場合がある。
また、導電膜６７１ｂおよび導電膜６７２ｂは、半導体６６２などとの間にショットキー
障壁を形成しない層を用いると好ましい場合がある。こうすることで、トランジスタのオ
ン特性を向上させることができる。
導電膜６７１ａおよび導電膜６７２ａとしては、例えば、ホウ素、窒素、酸素、フッ素、
シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、
亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウ
ム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で
用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、
銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび
酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
なお、導電膜６７１ｂおよび導電膜６７２ｂは、導電膜６７１ａおよび導電膜６７２ａよ
りも高抵抗の膜を用いると好ましい場合がある。また、導電膜６７１ｂおよび導電膜６７
２ｂは、トランジスタのチャネルよりも低抵抗の膜を用いると好ましい場合がある。例え
ば、導電膜６７１ｂおよび導電膜６７２ｂの抵抗率を、０．１Ωｃｍ以上１００Ωｃｍ以
下、０．５Ωｃｍ以上５０Ωｃｍ以下、または１Ωｃｍ以上１０Ωｃｍ以下とすればよい
。導電膜６７１ｂおよび導電膜６７２ｂの抵抗率を上述の範囲とすることにより、チャネ
ルとドレインとの境界部における電界集中を緩和することができる。そのため、トランジ
スタの電気特性の変動を低減することができる。また、ドレインから生じる電界に起因し
たパンチスルー電流を低減することができる。そのため、チャネル長の短いトランジスタ
においても、飽和特性を良好にすることができる。なお、ソースとドレインとが入れ替わ
らない回路構成であれば、導電膜６７１ｂおよび導電膜６７２ｂのいずれか一方のみ（例
えば、ドレイン側）を配置するほうが好ましい場合がある。
〈トランジスタの構成例１１〉
図１１（Ａ）、（Ｂ）で示したトランジスタは、導電膜６７１ｂ及び導電膜６７２ｂが
半導体６６１及び半導体６６２の側面と接していてもよい。一例として、図１２（Ａ）、
（Ｂ）に示す。
図１２（Ａ）は、図１１（Ａ）において、導電膜６７１ｂ及び導電膜６７２ｂが半導体６
６１及び半導体６６２の側面と接している場合である。
図１２（Ｂ）は、図１１（Ｂ）において、導電膜６７１ｂが半導体６６１及び半導体６６
２の側面と接している場合である。
〈トランジスタの作製方法〉
以下では、上記構成例で示したトランジスタのうち、図３、図６、図７、及び図８に示す
トランジスタの作製方法について、図１３及び図１４で説明を行う。なお、図１３及び図
１４の左側には、トランジスタのチャネル長方向の断面図（図３、図６、図７、及び図８
における、一点鎖線Ｘ１−Ｘ２方向の断面図）を示し、図１３及び図１４の右側には、ト
ランジスタのチャネル幅方向の断面図（図３、図６、図７、及び図８における、一点鎖線
Ｙ１−Ｙ２方向の断面図）を示している。
また、図３、図６、図７、及び図８以外の本実施の形態に示すトランジスタについても、
以下に記す作製方法を参照することで、容易に作製することができる。
まず、基板６４０上に、絶縁膜６５１ａを成膜し、導電膜６７４を形成した後、絶縁膜６
５１ｂを成膜する（図１３（Ａ））。
基板６４０としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい
。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコ
ニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体
基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリ
コン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウ
ムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域
を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板
などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板など
がある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さ
らには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または
絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある
。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子
としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板６４０として、可とう性基板を用いてもよい。なお、可とう性基板上にトラン
ジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トラン
ジスタを剥離し、可とう性基板である基板６４０に転置する方法もある。その場合には、
非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板６４０として
、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板６４０が
伸縮性を有してもよい。また、基板６４０は、折り曲げや引っ張りをやめた際に、元の形
状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板６
４０の厚さは、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ
以下、さらに好ましくは１５μｍ以上３００μｍ以下とする。基板６４０を薄くすると、
半導体装置を軽量化することができる。また、基板６４０を薄くすることで、ガラスなど
を用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に
戻る性質を有する場合がある。そのため、落下などによって基板６４０上の半導体装置に
加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができ
る。
可とう性基板である基板６４０としては、例えば、金属、合金、樹脂もしくはガラス、ま
たはそれらの繊維などを用いることができる。可とう性基板である基板６４０は、線膨張
率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板６４０とし
ては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１
０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリ
オレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、
アクリル、ポリテトラフルオロエチレン（ＰＴＦＥ）などがある。特に、アラミドは、線
膨張率が低いため、可とう性基板である基板６４０として好適である。
絶縁膜６５１ａ及び絶縁膜６５１ｂに用いる材料として、酸化シリコン、窒化シリコン、
酸化窒化シリコンまたは窒化酸化シリコンを含む材料を用いることが好ましい。または、
酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イッ
トリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物
を用いる事ができる。なお、本明細書中において、酸化窒化物とは、その組成として窒素
よりも酸素の含有量が多い材料を指し、窒化酸化物とは、その組成として、酸素よりも窒
素の含有量が多い材料を示す。
また、絶縁膜６５１ａ及び絶縁膜６５１ｂとして、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−
Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反
応させて形成した段差被覆性の良い酸化シリコンを用いてもよい。
絶縁膜６５１ａ及び絶縁膜６５１ｂは、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇ
ａｎｉｃ ＣＶＤ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法等を
含む）、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＡＬＤ（Ａｔｏ
ｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓ
ｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等で成膜してもよい。特に、当該絶縁膜をＣＶＤ法、好
ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好
ましい。またプラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいは
ＡＬＤ法が好ましい。
また、基板６４０に半導体基板を用いた場合、熱酸化膜で絶縁膜６５１ａを形成してもよ
い。
導電膜６７４は、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、
アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケ
ル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）
、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ストロンチウム（Ｓｒ）の
低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電
膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステ
ンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅など
の低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸
素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する
機能を持つので好ましい。
導電膜６７４の形成は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法
、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成するこ
とができる。
次に、絶縁膜６５１ｂの表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏ
ｌｉｓｈｉｎｇ）法で平坦化する（図１３（Ｂ）参照）。
また、絶縁膜６５１ｂとして平坦化膜を用いてもよい。その場合は、必ずしもＣＭＰ法等
で平坦化しなくともよい。平坦化膜の形成には、例えば常圧ＣＶＤ法や、塗布法などを用
いることができる。常圧ＣＶＤ法を用いて形成できる膜としては例えば、ＢＰＳＧ（Ｂｏ
ｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等が挙げられる。また
、塗布法を用いて形成できる膜としては例えば、ＨＳＱ（水素シルセスキオキサン）等が
挙げられる。
なお、以降では、絶縁膜６５１ａ及び絶縁膜６５１ｂをまとめて絶縁膜６５１と記載する
ことにする。
次に、絶縁膜６５６、絶縁膜６５２、半導体６６１及び半導体６６２を成膜する（図１３
（Ｃ）参照）。
絶縁膜６５６及び絶縁膜６５２は、スパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶ
Ｄ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法、またはＰＬＤ法等で成膜してもよ
い。
絶縁膜６５６は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効
果を有することが好ましい。絶縁膜６５６としては、例えば、窒化物絶縁膜を用いること
ができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウ
ム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等
のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化
アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリ
ウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
絶縁膜６５２は、半導体６６０に酸素を供給することができる酸化物を含むことが好まし
い。例えば、絶縁膜６５２として、酸化シリコンまたは酸化窒化シリコンを含む材料を用
いることが好ましい。または、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム
、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化
窒化ハフニウム等の金属酸化物を用いることもできる。
絶縁膜６５２に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁膜６５２
の成膜を行えばよい。または、成膜後の絶縁膜６５２に酸素を導入して酸素を過剰に含有
する領域を形成してもよく、双方の手段を組み合わせてもよい。
例えば、成膜後の絶縁膜６５２に酸素（少なくとも酸素ラジカル、酸素原子、酸素イオン
のいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法と
しては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラ
ズマ処理などを用いることができる。
酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、例
えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる
。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。または、水
素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよ
い。
また、絶縁膜６５２を成膜した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた
平坦化処理を行ってもよい。
半導体６６１と半導体６６２とは、大気に触れさせることなく連続して成膜することが好
ましい。半導体６６１及び半導体６６２は、スパッタリング法、ＣＶＤ法（熱ＣＶＤ法、
ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用い
て成膜すればよい。
半導体６６１及び半導体６６２に用いることができる材料は、図１の半導体６６１及び半
導体６６２の記載を参照すればよい。
なお、半導体６６１及び半導体６６２として、Ｉｎ−Ｇａ−Ｚｎ酸化物層をＭＯＣＶＤ法
によって成膜する場合、原料ガスとしてトリメチルインジウム、トリメチルガリウム及び
ジメチル亜鉛などを用いればよい。なお、上記原料ガスの組み合わせに限定されず、トリ
メチルインジウムに代えてトリエチルインジウムなどを用いてもよい。また、トリメチル
ガリウムに代えてトリエチルガリウムなどを用いてもよい。また、ジメチル亜鉛に代えて
ジエチル亜鉛などを用いてもよい。
ここで、半導体６６１を形成した後に、半導体６６１に酸素を導入してもよい。例えば、
成膜後の半導体６６１に酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれ
かを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、
イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理
などを用いることができる。
酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、例
えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる
。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。または、水
素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよ
い。
半導体６６１及び半導体６６２を成膜後、加熱処理を行うことが好ましい。加熱処理は、
２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス
雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、
加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために
酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。加熱処理は、半導体膜を成膜し
た直後に行ってもよいし、半導体膜を加工して島状の半導体６６１及び半導体６６２を形
成した後に行ってもよい。加熱処理により、絶縁膜６５２や酸化物膜から半導体に酸素が
供給され、半導体中の酸素欠損を低減することができる。
その後、レジストマスクを形成し、不要な部分をエッチングにより除去する。その後レジ
ストマスクを除去することにより、島状の半導体６６１及び島状の半導体６６２の積層構
造を形成することができる（図１３（Ｄ）参照）。なお、半導体膜のエッチングの際に、
絶縁膜６５２の一部がエッチングされ、半導体６６１及び半導体６６２に覆われていない
領域における絶縁膜６５２が薄膜化することがある。したがって、当該エッチングにより
絶縁膜６５２が消失しないよう、予め厚く形成しておくことが好ましい。
なお、半導体膜のエッチング条件によっては、レジストがエッチング時に消失してしまう
場合があるため、エッチングの耐性が高い材料、例えば無機膜または金属膜からなるいわ
ゆるハードマスクを用いてもよい。ここでハードマスク６７８として、導電膜を用いる例
を示す。ハードマスク６７８を用いて半導体膜を加工し、半導体６６１及び半導体６６２
を形成する例を示す。（図１３（Ｅ）参照）。
ハードマスク６７８として、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金
（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ
）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバル
ト（Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ストロンチウム
（Ｓｒ）の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物
を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立する
タングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウ
ムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用
いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散
を抑制する機能を持つので好ましい。
また、ハードマスク６７８には、酸化イリジウム、酸化ルテニウム、ストロンチウムルテ
ナイトなど、貴金属を含む導電性酸化物を用いることが好ましい。これらの導電性酸化物
は、酸化物半導体と接しても酸化物半導体から酸素を奪うことが少なく、酸化物半導体の
酸素欠損を作りにくい。
ハードマスク６７８の形成は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣ
ＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成
することができる。
次に、レジストマスクを形成し、エッチングにより、ハードマスク６７８を、導電膜６７
１及び導電膜６７２に加工する（図１４（Ａ）参照）。ここで、ハードマスク６７８のエ
ッチングの際に、半導体６６２や絶縁膜６５２の上部の一部がエッチングされ、導電膜６
７１及び導電膜６７２と重ならない部分が薄膜化することがある。したがって、半導体６
６２の厚さを、エッチングされる深さを考慮して予め厚く形成しておくことが好ましい。
次に、半導体６６３及び絶縁膜６５３を成膜する。その後、レジストマスクを形成し、エ
ッチングにより加工し、その後レジストマスクを除去する（図１４（Ｂ）参照）。
次に導電膜６７３を成膜し、レジストマスクを形成し、エッチングにより該導電膜６７３
を加工し、その後レジストマスクを除去してゲート電極を形成する（図１４（Ｃ）参照）
。
半導体６６３、絶縁膜６５３及び導電膜６７３は、スパッタリング法、ＣＶＤ法（熱ＣＶ
Ｄ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法など
を用いて成膜すればよい。特に、ＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜す
ると、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減
らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
半導体６６３及び絶縁膜６５３は、導電膜６７３形成後にエッチングしてもよい。エッチ
ングは、例えばレジストマスクを用いて行えばよい。または、形成した導電膜６７３をマ
スクとして絶縁膜６５３及び半導体６６３をエッチングしてもよい。
また半導体６６３を形成した後に、半導体６６３に酸素を導入してもよい。例えば、成膜
後の半導体６６３に酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを
含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオ
ン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理など
を用いることができる。
酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、例
えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる
。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。または、水
素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよ
い。
半導体６６３に用いることができる材料は、図１の半導体６６３の記載を参照すればよい
。
絶縁膜６５３には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリ
コン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イット
リウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タ
ンタルを一種以上含む絶縁膜を用いることができる。また、絶縁膜６５３は上記材料の積
層であってもよい。なお、絶縁膜６５３に、ランタン（Ｌａ）、窒素、ジルコニウム（Ｚ
ｒ）などを、不純物として含んでいてもよい。
また、絶縁膜６５３の積層構造の一例について説明する。絶縁膜６５３は、例えば、酸素
、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化
シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがっ
て、酸化シリコンを用いた場合と比べて、絶縁膜６５３の膜厚を大きくできるため、トン
ネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジ
スタを実現することができる。
次に、絶縁膜６５４を形成する。絶縁膜６５４は、酸素、水素、水、アルカリ金属、アル
カリ土類金属等のブロッキングできる機能を有する。絶縁膜６５４は、例えばスパッタリ
ング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、Ａ
ＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、当該絶縁膜をＣＶＤ法
、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるた
め好ましい。またプラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法ある
いはＡＬＤ法が好ましい。
絶縁膜６５４は酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果
を有することが好ましい。絶縁膜６５４としては、例えば、窒化物絶縁膜を用いることが
できる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム
、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等の
ブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化ア
ルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウ
ム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過さ
せない遮断効果が高いので絶縁膜６５４に適用するのに好ましい。また、酸化アルミニウ
ム膜に含まれる酸素を半導体６６０に拡散させることもできる。
絶縁膜６５４の成膜後、加熱処理を行うことが好ましい。この加熱処理により、絶縁膜６
５２等から半導体６６０に対して酸素を供給し、半導体６６０中の酸素欠損を低減するこ
とができる。またこのとき、絶縁膜６５２から脱離した酸素は、絶縁膜６５６及び絶縁膜
６５４によってブロックされるため、当該酸素を効果的に閉じ込めることができる。その
ため半導体６６０に供給しうる酸素の量を増大させることができ、半導体６６０中の酸素
欠損を効果的に低減することができる。
続いて、絶縁膜６５５を形成する。絶縁膜６５５は、例えばスパッタリング法、ＣＶＤ法
（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬ
Ｄ法などを用いて形成することができる。特に、ＣＶＤ法、好ましくはプラズマＣＶＤ法
によって成膜すると、被覆性を良好なものとすることができるため好ましい。またプラズ
マによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい
。また絶縁膜６５５として有機樹脂などの有機絶縁材料を用いる場合には、スピンコート
法などの塗布法を用いて形成してもよい。また、絶縁膜６５５を形成した後にその上面に
対して平坦化処理を行うことが好ましい。
絶縁膜６５５には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化
シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲ
ルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化
ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。
また、絶縁膜６５５には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン
樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。また、絶縁膜
６５５は上記材料の積層であってもよい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様のトランジスタを利用した回路の一例について図面を
参照して説明する。
〈半導体装置の断面図〉
図１５（Ａ）に本発明の一態様の半導体装置の断面図を示す。図１５（Ａ）に示す半導体
装置は、基板２００１と、トランジスタ２２００と、トランジスタ２１００と、素子分離
層２００２と、絶縁膜２００３と、導電膜２００４と、導電膜２００５と、導電膜２００
６と、プラグ２００７と、プラグ２００８と、プラグ２００９と、を有している。また、
トランジスタ２２００は、ソース領域又はドレイン領域として機能する不純物領域２２０
１と、ゲート電極２２０３と、ゲート絶縁層２２０４と、側壁絶縁層２２０５と、を有し
ている。
図１５（Ａ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ２２０
０を有し、上部に第２の半導体材料を用いたトランジスタ２１００を有している。図１５
（Ａ）では、第２の半導体材料を用いたトランジスタ２１００として、実施の形態１で例
示したトランジスタを適用した例を示している。なお、一点鎖線より左側がトランジスタ
２１００及びトランジスタ２２００のチャネル長方向の断面、右側がトランジスタ２１０
０及びトランジスタ２２００のチャネル幅方向の断面である。
第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが好ましい
。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン、ゲルマニウム
、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素など）とし、第２の半導体
材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコン
などを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたト
ランジスタは、オフ電流が低い。
トランジスタ２２００は、ｎチャネル型のトランジスタまたはｐチャネル型のトランジス
タのいずれであってもよく、回路によって適切なトランジスタを用いればよい。また、酸
化物半導体を用いた本発明の一態様のトランジスタを用いるほかは、用いる材料や構造な
ど、半導体装置の具体的な構成をここで示すものに限定する必要はない。
また、トランジスタ２２００は、側壁絶縁層２２０５の下に、ＬＤＤ（Ｌｉｇｈｔｌｙ
Ｄｏｐｅｄ Ｄｒａｉｎ）領域やエクステンション領域として機能する不純物領域を設け
てもよい。特に、トランジスタ２２００をｎチャネル型とする場合は、ホットキャリアに
よる劣化を抑制するため、ＬＤＤ領域やエクステンション領域を設けることが好ましい。
また、トランジスタ２２００としてシリサイド（サリサイド）を有するトランジスタや、
側壁絶縁層２２０５を有さないトランジスタを用いてもよい。シリサイド（サリサイド）
を有する構造であると、ソース領域およびドレイン領域がより低抵抗化でき、半導体装置
の高速化が可能である。また、低電圧で動作できるため、半導体装置の消費電力を低減す
ることが可能である。
このように、２種類のトランジスタを積層することにより、回路の占有面積が低減され、
より高密度に複数の回路を配置することができる。
基板２００１としては、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導
体基板、シリコンゲルマニウムからなる化合物半導体基板や、ＳＯＩ（Ｓｉｌｉｃｏｎ
ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。半導体基板を用いて形成さ
れたトランジスタは、高速動作が容易である。なお、基板２００１としてｐ型の単結晶シ
リコン基板を用いた場合、基板２００１の一部にｎ型を付与する不純物元素を添加してｎ
型のウェルを形成し、ｎ型のウェルが形成された領域にｐ型のトランジスタを形成するこ
とも可能である。ｎ型を付与する不純物元素としては、リン（Ｐ）、砒素（Ａｓ）等を用
いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）等を用いることが
できる。
また、基板２００１は絶縁基板または金属基板上に半導体膜を設けたものでもよい。該絶
縁基板として、例えば、ガラス基板、石英基板、プラスチック基板、可撓性基板、貼り合
わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどが挙げられる。該金属基板
として、例えば、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、
タングステン基板、タングステン・ホイルを有する基板などが挙げられる。ガラス基板の
一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライ
ムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ
）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表さ
れるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフ
ィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩
化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイ
ミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。
なお、ある基板を用いて半導体素子を形成し、その後、別の基板に半導体素子を転置して
もよい。半導体素子が転置される基板の一例としては、上述した基板に加え、紙基板、セ
ロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、
布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）
若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）
、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいト
ランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱
性の付与、軽量化、又は薄型化を図ることができる。
トランジスタ２２００は、素子分離層２００２により、基板２００１に形成される他のト
ランジスタと分離されている。素子分離層２００２は、酸化アルミニウム、酸化窒化アル
ミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、
酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上
含む絶縁体を用いることができる。
ここで、下層に設けられるトランジスタ２２００にシリコン系半導体材料を用いた場合、
トランジスタ２２００の半導体層の近傍に設けられる絶縁層中の水素はシリコンのダング
リングボンドを終端し、トランジスタ２２００の信頼性を向上させる効果がある。一方、
上層に設けられるトランジスタ２１００に酸化物半導体を用いた場合、トランジスタ２１
００の半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体中にキャリアを生成
する要因の一つとなるため、トランジスタ２１００の信頼性を低下させる要因となる場合
がある。したがって、シリコン系半導体材料を用いたトランジスタ２２００の上層に酸化
物半導体を用いたトランジスタ２１００を積層して設ける場合、これらの間に水素の拡散
を防止する機能を有する絶縁膜２００３を設けることは特に効果的である。絶縁膜２００
３により、下層に水素を閉じ込めることでトランジスタ２２００の信頼性が向上すること
に加え、下層から上層に水素が拡散することが抑制されることでトランジスタ２１００の
信頼性も同時に向上させることができる。
絶縁膜２００３としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウ
ム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸
化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
導電膜２００４乃至導電膜２００６は、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（
Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タン
タル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ
）、コバルト（Ｃｏ）の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分
とする化合物を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電
性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また
、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−
Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガン
がＣｕの拡散を抑制する機能を持つので好ましい。
プラグ２００７乃至プラグ２００９は、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（
Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タン
タル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ
）、コバルト（Ｃｏ）の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分
とする化合物を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電
性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また
、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−
Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガン
がＣｕの拡散を抑制する機能を持つので好ましい。
なお、図１５（Ａ）において、符号及びハッチングパターンが与えられていない領域は絶
縁体で構成された領域を表している。これらの領域には、酸化アルミニウム、窒化酸化ア
ルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、
窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム
、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以
上含む絶縁体を用いることができる。また、当該領域には、ポリイミド樹脂、ポリアミド
樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用
いることもできる。
ここで、トランジスタ２２００に換えて図１５（Ｄ）及び図１５（Ｅ）に示すトランジス
タ７０４を用いてもよい。図１５（Ｅ）には、一点鎖線Ｅ−Ｆによる図１５（Ｄ）の断面
を示す。半導体基板７３０上に形成されたトランジスタ７０４は、チャネルが形成される
半導体層７５６と、不純物領域７５１と、不純物領域７５５と、ゲート絶縁層７５３と、
ゲート電極７５２と、側壁絶縁層７５４と、素子分離層７３１を有している。半導体層７
５６は凸形状を有し、その側面及び上面に沿ってゲート絶縁層７５３及びゲート電極７５
２が設けられている。このようなトランジスタは半導体基板の凸部を利用していることか
らＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するため
のマスクとして機能する絶縁膜を有していてもよい。また、ここでは半導体基板７３０の
一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半
導体層を形成してもよい。
図１５（Ａ）に示す半導体装置において、第１の半導体材料をチャネルに持つトランジス
タでＣＭＯＳ回路を構成してもよい。図１６に、第１の半導体材料をチャネルにもつトラ
ンジスタ２２００及びトランジスタ２３００で、ＣＭＯＳ回路を構成した場合の半導体装
置の断面図を示す。
トランジスタ２３００は、ソース領域又はドレイン領域として機能する不純物領域２３０
１と、ゲート電極２３０３と、ゲート絶縁層２３０４と、側壁絶縁層２３０５と、を有し
ている。また、トランジスタ２３００は、側壁絶縁層２３０５の下に、ＬＤＤ領域として
機能する不純物領域２３０２を設けてもよい。図１６のその他の構成要素については、図
１５（Ａ）の記載を参照すればよい。
トランジスタ２２００と、トランジスタ２３００とは、互いに異なる極性のトランジスタ
であることが好ましい。例えば、トランジスタ２２００がＰＭＯＳトランジスタの場合、
トランジスタ２３００は、ＮＭＯＳトランジスタであることが好ましい。
また、図１５（Ａ）及び図１６に示す半導体装置に、例えばフォトダイオードなどの光電
変換素子を設けてもよい。
フォトダイオードは、単結晶半導体や多結晶半導体を用いて形成してもよい。単結晶半導
体や多結晶半導体を用いたフォトダイオードは、光の検出感度が高いため好ましい。
図１７（Ａ）は、基板２００１にフォトダイオード２４００を設けた場合の断面図を示し
ている。フォトダイオード２４００は、アノード及びカソードの一方としての機能を有す
る導電層２４０１と、アノード及びカソードの他方としての機能を有する導電層２４０２
と、導電層２４０２とプラグ２００７とを電気的に接続させる導電層２４０３と、を有す
る。導電層２４０１乃至２４０３は、基板２００１に不純物を注入することで作製しても
良い。
図１７（Ａ）は、基板２００１の厚さ方向に電流が流れるようにフォトダイオード２４０
０を設けているが、基板２００１に対して横方向に電流が流れるようにフォトダイオード
２４００を設けてもよい。
図１７（Ｂ）は、トランジスタ２１００の上層にフォトダイオード２５００を設けた場合
の半導体装置の断面図である。フォトダイオード２５００は、アノード及びカソードの一
方としての機能を有する導電層２５０１と、アノード及びカソードの他方としての機能を
有する導電層２５０２と、半導体層２５０３と、を有している。また、フォトダイオード
２５００は、プラグ２５０４を介して、導電膜２００６と電気的に接続されている。
図１７（Ｂ）において、フォトダイオード２５００をトランジスタ２１００と同じ階層に
設けてもよい。また、フォトダイオード２５００をトランジスタ２２００とトランジスタ
２１００の間の階層に設けてもよい。
図１７（Ａ）及び図１７（Ｂ）のその他の構成要素に関する詳細は、図１５（Ａ）及び図
１６の記載を参照すればよい。
また、フォトダイオード２４００又はフォトダイオード２５００を、放射線を吸収して電
荷を発生させることが可能な材料を用いて形成してもよい。放射線を吸収して電荷を発生
させることが可能な材料としては、セレン、ヨウ化鉛、ヨウ化水銀、ガリウムヒ素、Ｃｄ
Ｔｅ、ＣｄＺｎ等がある。
例えば、フォトダイオード２４００又はフォトダイオード２５００にセレンを用いると、
可視光や、紫外光に加えて、Ｘ線や、ガンマ線といった幅広い波長帯域にわたって光吸収
係数を有する光電変換素子を実現できる。
次に、図１５（Ａ）の構成において、トランジスタ２１００やトランジスタ２２００の電
極の接続構成を異ならせることにより、様々な回路を構成することができる。以下では、
本発明の一態様の半導体装置を用いることにより実現できる回路構成の例を説明する。
〈ＣＭＯＳ回路〉
図１５（Ｂ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のト
ランジスタ２１００を直列に接続し、且つそれぞれのゲートを接続した、いわゆるＣＭＯ
Ｓ回路の構成を示している。
〈アナログスイッチ〉
また図１５（Ｃ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれ
ぞれのソースとドレインを接続した構成を示している。このような構成とすることで、い
わゆるアナログスイッチとして機能させることができる。
〈記憶装置〉
本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の保
持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図１８
に示す。
図１８（Ａ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３２００と第
２の半導体材料を用いたトランジスタ３３００、および容量素子３４００を有している。
なお、トランジスタ３３００としては、実施の形態１で説明したトランジスタを用いるこ
とができる。
トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトラン
ジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることによ
り長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要
としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが
可能となるため、消費電力を十分に低減することができる。
図１８（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的に
接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続されて
いる。また、第３の配線３００３はトランジスタ３３００のソース及びドレインの一方と
電気的に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続
されている。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソ
ース及びドレインの他方は、容量素子３４００の第１の端子と電気的に接続され、第５の
配線３００５は容量素子３４００の第２の端子と電気的に接続されている。
図１８（Ａ）に示す半導体装置では、トランジスタ３２００のゲートの電位が保持可能と
いう特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トラ
ンジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする
。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および容
量素子３４００に与えられる。すなわち、トランジスタ３２００のゲートには、所定の電
荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌ
ｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その
後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電位にして、
トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲートに与
えられた電荷が保持される（保持）。
トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲートの
電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与
えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジス
タ３２００のゲートに保持された電荷量に応じて、第２の配線３００２は異なる電位をと
る。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲ
ートにＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トラ
ンジスタ３２００のゲートにＬｏｗレベル電荷が与えられている場合の見かけのしきい値
Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ
３２００を「オン状態」とするために必要な第５の配線３００５の電位をいうものとする
。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とす
ることにより、トランジスタ３２００のゲートに与えられた電荷を判別できる。例えば、
書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５
の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「オン状態」となる。
Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔ
ｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままである。このため、第
２の配線３００２の電位を判別することで、保持されている情報を読み出すことができる
。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。このように情報を読み出さない場合には、ゲートの状態にかか
わらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより
小さい電位を第５の配線３００５に与えればよい。または、ゲートの状態にかかわらずト
ランジスタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電
位を第５の配線３００５に与えればよい。
図１８（Ｂ）に示す半導体装置は、トランジスタ３２００を設けていない点で図１８（Ａ
）と相違している。この場合も上記と同様の動作により情報の書き込み及び保持動作が可
能である。
次に、図１８（Ｂ）に示す半導体装置の情報の読み出しについて説明する。トランジスタ
３３００がオン状態となると、浮遊状態である第３の配線３００３と容量素子３４００と
が導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果
、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素
子３４００の第１の端子の電位（または容量素子３４００に蓄積された電荷）によって、
異なる値をとる。
例えば、容量素子３４００の第１の端子の電位をＶ、容量素子３４００の容量をＣ、第３
の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の
電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×
ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素
子３４００の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電
位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）
／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（Ｃ
Ｂ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこと
ができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用された
トランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトラン
ジスタを駆動回路上に積層して設ける構成とすればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動
作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができ
る。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であ
っても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。
本実施の形態に示す記憶装置は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎ
ｇ Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カス
タムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳ
Ｉ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグにも応用可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１で説明したトランジスタを用いることができ、実施の形
態２で説明した記憶装置を含むＣＰＵについて説明する。
図１９は、先の実施の形態で説明したトランジスタを少なくとも一部に用いたＣＰＵの一
例の構成を示すブロック図である。
図１９に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔ
ｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラク
ションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ
１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１
１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェ
ース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基
板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は
、別チップに設けてもよい。もちろん、図１９に示すＣＰＵは、その構成を簡略化して示
した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例え
ば、図１９に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含
み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算
回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４
ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成す
る内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
図１９に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ
１１９６のメモリセルとして、実施の形態１に示したトランジスタ、または、実施の形態
２に示した記憶装置を用いることができる。
図１９に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの
指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１
９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量
素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が
選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる
。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換え
が行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる
。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態４）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いること
ができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器と
して、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ
、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプ
レイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオ
プレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ
払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２０に示
す。
図２０（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイクロフォン９０５、スピーカ９０６、操作キー９０７、スタイラス９０８等
を有する。なお、図２０（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部
９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図２０（Ｂ）は、携帯電話機であり、筐体９１１、表示部９１６、操作ボタン９１４、外
部接続ポート９１３、スピーカ９１７、マイク９１２などを備えている。図２０（Ｂ）に
示す携帯電話機は、指などで表示部９１６に触れることで、情報を入力することができる
。また、電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指などで表示部９
１６に触れることにより行うことができる。また、操作ボタン９１４の操作により、電源
のＯＮ、ＯＦＦ動作や、表示部９１６に表示される画像の種類を切り替えることができる
。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
図２０（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キ
ーボード９２３、ポインティングデバイス９２４等を有する。
図２０（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３
３等を有する。
図２０（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、
操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ
９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられて
いる。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されてお
り、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能であ
る。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４
２との間の角度に従って切り替える構成としても良い。
図２０（Ｆ）は自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト
９５４等を有する。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせる
ことができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を備えることができるＲＦタグの使用例
について図２１を用いながら説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣
、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図２１（Ａ）参照
）、記録媒体（ＤＶＤやビデオテープ等、図２１（Ｂ）参照）、包装用容器類（包装紙や
ボトル等、図２１（Ｃ）参照）、乗り物類（自転車等、図２１（Ｄ）参照）、身の回り品
（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む
医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯
電話）等の物品、若しくは各物品に取り付ける荷札（図２１（Ｅ）、図２１（Ｆ）参照）
等に設けて使用することができる。
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物
品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれ
ば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ
４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザ
イン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書
類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設けるこ
とができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器
類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一
態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図る
ことができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグを取り付ける
ことにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係わるＲＦタグを本実施の形態に挙げた各用途に用いる
ことにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を
長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期
間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることがで
きる。
次に、本発明の一態様の半導体装置を備えることができる表示装置の使用例について説明
する。一例としては、表示装置は、画素を有する。画素は、例えば、トランジスタや表示
素子を有する。または、表示装置は、画素を駆動する駆動回路を有する。駆動回路は、例
えば、トランジスタを有する。例えば、これらのトランジスタとして、他の実施の形態で
述べたトランジスタを採用することができる。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な
素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置は、例えば、Ｅ
Ｌ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子
、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、
トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子イ
ンク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（
ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子
、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッタ
ー）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーショ
ン）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレク
トロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた
表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用
により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良
い。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出
素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）
又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ
Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表
示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディ
スプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ
）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装
置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型
液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極とし
ての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミ
ニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲ
ＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減す
ることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
（実施の形態６）
本実施の形態では、半導体６６２に適用可能な、酸化物半導体膜の構造について説明する
。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平
行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二
つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられ
る。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半
導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉ
ｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−Ｏ
Ｓ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であっ
て不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離
秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔ
ｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない
（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物
半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周期
構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、
物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分
解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方
、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーとも
いう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起
因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図２２（Ａ）に、
試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高
分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ
Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、
特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日
本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うこ
とができる。
図２２（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２２（Ｂ）に示す。
図２２（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる
。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）ま
たは上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図２２（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２２（Ｃ）
は、特徴的な原子配列を、補助線で示したものである。図２２（Ｂ）および図２２（Ｃ）
より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレット
とペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。し
たがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる
。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙ
ｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレッ
ト５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造と
なる（図２２（Ｄ）参照。）。図２２（Ｃ）で観察されたペレットとペレットとの間で傾
きが生じている箇所は、図２２（Ｄ）に示す領域５１６１に相当する。
また、図２３（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ
補正高分解能ＴＥＭ像を示す。図２３（Ａ）の領域（１）、領域（２）および領域（３）
を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２３（Ｂ）、図２３（Ｃ）および図
２３（Ｄ）に示す。図２３（Ｂ）、図２３（Ｃ）および図２３（Ｄ）より、ペレットは、
金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかし
ながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡ
ＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ
に対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２４（Ａ）に示すよう
に回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺ
ｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性
を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを
示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解
析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎ
ｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉｎ
ＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６
°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（
φスキャン）を行っても、図２４（Ｂ）に示すように明瞭なピークは現れない。これに対
し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφス
キャンした場合、図２４（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピ
ークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、
ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの
電子線を入射させると、図２５（Ａ）に示すような回折パターン（制限視野透過電子回折
パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の
結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、
ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ
径が３００ｎｍの電子線を入射させたときの回折パターンを図２５（Ｂ）に示す。図２５
（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、
ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。
なお、図２５（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面およ
び（１００）面などに起因すると考えられる。また、図２５（Ｂ）における第２リングは
（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結
晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をする
とＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合があ
る。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリ
ア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとな
る場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体であ
る。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と
呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を
有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確
な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、
１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお
、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化
物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を
明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと
起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼
ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体
と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ
線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検
出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎ
ｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観
測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプロ
ーブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎ
ｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い
領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される
場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−
ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる
。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため
、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高
分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認す
ることのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ
ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（
試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれ
の試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、
ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を
６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これ
らの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度で
あり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の
間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見
なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２６は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である
。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２６より、ａ−ｌｉｋ
ｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的
には、図２６中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度
の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ
２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ
およびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／
ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図
２６中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよ
びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度で
あることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど
見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−Ｏ
Ｓと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べ
て密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ
−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶
の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もる
ことができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせ
る割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない
種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、
ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルの一例について説明する。
図２７（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成膜
室内の模式図である。
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを介
してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複数
のマグネットによって磁場が生じている。マグネットの磁場を利用して成膜速度を高める
スパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（タ
ーゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好まし
くは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸
素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１
Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで
、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確
認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が形
成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１が
生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａ
ｒ＋）などである。
ここで、ターゲット５１３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結
晶粒には劈開面が含まれる。図２８（Ａ）に、一例として、ターゲット５１３０に含まれ
るＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図２８（Ａ）は、ｂ軸に平行な方向から
ＩｎＧａＺｎＯ４の結晶を観察した場合の構造である。図２８（Ａ）より、近接する二つ
のＧａ−Ｚｎ−Ｏ層において、それぞれの層における酸素原子同士が近距離に配置されて
いることがわかる。そして、酸素原子が負の電荷を有することにより、近接する二つのＧ
ａ−Ｚｎ−Ｏ層の間には斥力が生じる。その結果、ＩｎＧａＺｎＯ４の結晶は、近接する
二つのＧａ−Ｚｎ−Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５１０１は、電界によってターゲット５１３０側に加
速され、やがてターゲット５１３０と衝突する。このとき、劈開面から平板状またはペレ
ット状のスパッタ粒子であるペレット５１００ａおよびペレット５１００ｂが剥離し、叩
き出される。なお、ペレット５１００ａおよびペレット５１００ｂは、イオン５１０１の
衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状
のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面を
有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよび
ペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット５
１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例え
ば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角
形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、
ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのな
いペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレッ
ト５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ
以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上３ｎｍ以下、好ましく
は１．２ｎｍ以上２．５ｎｍ以下とする。ペレット５１００は、上述の図２６中の（１）
で説明した初期核に相当する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５１
３０にイオン５１０１を衝突させると、図２８（Ｂ）に示すように、Ｇａ−Ｚｎ−Ｏ層、
Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層を有するペレット５１００が剥離する。図２８
（Ｃ）に、剥離したペレット５１００をｃ軸に平行な方向から観察した構造を示す。ペレ
ット５１００は、二つのＧａ−Ｚｎ−Ｏ層（パン）と、Ｉｎ−Ｏ層（具）と、を有するナ
ノサイズのサンドイッチ構造と呼ぶこともできる。
ペレット５１００は、プラズマを通過する際に、側面が負または正に帯電する場合がある
。ペレット５１００は、例えば、側面に位置する酸素原子が負に帯電する可能性がある。
側面が同じ極性の電荷を有することにより、電荷同士の反発が起こり、平板状またはペレ
ット状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが、Ｉｎ−Ｇａ−Ｚｎ
酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。ま
たは、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電する
可能性がある。また、ペレット５１００は、プラズマを通過する際に、プラズマ中のイン
ジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長する場合
がある。上述の図２６中の（２）と（１）の大きさの違いが、プラズマ中での成長分に相
当する。ここで、基板５１２０が室温程度である場合、基板５１２０上におけるペレット
５１００の成長が起こりにくいためｎｃ−ＯＳとなる（図２７（Ｂ）参照。）。室温程度
で成膜できることから、基板５１２０が大面積である場合でもｎｃ−ＯＳの成膜が可能で
ある。なお、ペレット５１００をプラズマ中で成長させるためには、スパッタリング法に
おける成膜電力を高くすることが有効である。成膜電力を高くすることで、ペレット５１
００の構造を安定にすることができる。
図２７（Ａ）および図２７（Ｂ）に示すように、例えば、ペレット５１００は、プラズマ
中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５１
００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づく
と、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向き
の磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５１
３０間には、電位差が与えられるため、基板５１２０からターゲット５１３０に向かう方
向に電流が流れる。したがって、ペレット５１００は、基板５１２０の上面において、磁
場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミングの
左手の法則によって理解できる。
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上面
を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが磁
場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に、基板５
１２０の上面を移動するために十分な力を与えるには、基板５１２０の上面において、基
板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ま
しくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板
５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板５１２０の上
面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上
、より好ましくは５倍以上となる領域を設けるとよい。
このとき、マグネットと基板５１２０とが相対的に移動すること、または回転することに
よって、基板５１２０の上面における水平磁場の向きは変化し続ける。したがって、基板
５１２０の上面において、ペレット５１００は、様々な方向から力を受け、様々な方向へ
移動することができる。
また、図２７（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１００
と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペレ
ット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の移
動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかのペ
レット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１０
０の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の酸
素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。なお、基板
５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃未
満、または１７０℃以上４００℃未満とすればよい。したがって、基板５１２０が大面積
である場合でもＣＡＡＣ−ＯＳの成膜は可能である。
また、ペレット５１００は、基板５１２０上で加熱されることにより、原子が再配列し、
イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５１
００は、ほとんど単結晶となる。ペレット５１００がほとんど単結晶となることにより、
ペレット５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸縮
はほとんど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶粒
界などの欠陥を形成し、クレバス化することがない。
また、ＣＡＡＣ−ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく、
ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような配
列をしている。また、ペレット５１００同士の間には結晶粒界を有さない。そのため、成
膜時の加熱、成膜後の加熱または曲げなどで、ＣＡＡＣ−ＯＳに縮みなどの変形が生じた
場合でも、局部応力を緩和する、または歪みを逃がすことが可能である。したがって、可
とう性を有する半導体装置に用いることに適した構造である。なお、ｎｃ−ＯＳは、ペレ
ット５１００（ナノ結晶）が無秩序に積み重なったような配列となる。
ターゲット５１３０をイオン５１０１でスパッタした際に、ペレット５１００だけでなく
、酸化亜鉛などが剥離する場合がある。酸化亜鉛はペレット５１００よりも軽量であるた
め、先に基板５１２０の上面に到達する。そして、０．１ｎｍ以上１０ｎｍ以下、０．２
ｎｍ以上５ｎｍ以下、または０．５ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成する
。図２９に断面模式図を示す。
図２９（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレット
５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、互
いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０５
ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０
５ａの別の側面において、酸化亜鉛とともにターゲットから剥離した複数の粒子５１０３
が、基板５１２０からの加熱により結晶化し、領域５１０５ａ１を形成する。なお、複数
の粒子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図２９（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと一体化
し、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット５
１０５ｂの別の側面と接するように配置する。
次に、図２９（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２上
およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５１
０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さらに
ペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
そして、図２９（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１０
５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレッ
ト５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側面
において、酸化亜鉛とともにターゲット５１３０から剥離した複数の粒子５１０３が基板
５１２０からの加熱により結晶化し、領域５１０５ｄ１を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において成
長が起こることで、基板５１２０上にＣＡＡＣ−ＯＳが形成される。したがって、ＣＡＡ
Ｃ−ＯＳは、ｎｃ−ＯＳよりも一つ一つのペレットが大きくなる。上述の図２６中の（３
）と（２）の大きさの違いが、堆積後の成長分に相当する。
また、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成され
る場合がある。一つの大きなペレットは、単結晶構造を有する。例えば、ペレットの大き
さが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または
２０ｎｍ以上５０ｎｍ以下となる場合がある。このとき、微細なトランジスタに用いる酸
化物半導体において、チャネル形成領域が一つの大きなペレットに収まる場合がある。即
ち、単結晶構造を有する領域をチャネル形成領域として用いることができる。また、ペレ
ットが大きくなることで、単結晶構造を有する領域をトランジスタのチャネル形成領域、
ソース領域およびドレイン領域として用いることができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成さ
れることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考えら
れる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であ
ることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、ＣＡＡ
Ｃ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜
が可能である。例えば、基板５１２０の上面（被形成面）の構造が非晶質構造（例えば非
晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、ＣＡＡＣ−ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、そ
の形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上面
が原子レベルで平坦な場合、ペレット５１００はａ−ｂ面と平行な平面である平板面を下
に向けて並置する。ペレット５１００の厚さが均一である場合、厚さが均一で平坦、かつ
高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なる
ことで、ＣＡＡＣ−ＯＳを得ることができる。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット５１０
０が凹凸に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５１
２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット５１００間に隙間が生じやすい場
合がある。ただし、この場合でも、ペレット５１００間で分子間力が働き、凹凸があって
もペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても
高い結晶性を有するＣＡＡＣ−ＯＳとすることができる。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのない
ペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合
、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合が
ある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性
を有するＣＡＡＣ−ＯＳを得ることができる。
本実施例では、実施の形態１で示した酸化物半導体トランジスタ（ＯＳトランジスタ）の
電気特性等についてデバイスシミュレーションを行った。
デバイスシミュレーションソフトＳｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅ（ｓｙｎｏｐｓｙｓ
社）を使って、３Ｄ構造のトランジスタの電気特性等を計算した。図３０にトランジスタ
の構造を示す。ここでは、計算に用いたトランジスタをトランジスタＭＯＳ１と呼ぶこと
とする。図３０（Ａ）はトランジスタＭＯＳ１の鳥瞰図である。図３０（Ｂ）、（Ｃ）、
（Ｄ）は、それぞれ、図３０（Ａ）を平面Ｃ１１、Ｃ１２、およびＣ１３で切った断面図
である。具体的には、図３０（Ｂ）はチャネル長方向のトランジスタＭＯＳ１の断面図で
あり、図３０（Ｃ）はチャネル幅方向のトランジスタＭＯＳ１の断面図であり、図３０（
Ｄ）はソース電極またはドレイン電極を含む部位のチャネル幅方向のトランジスタＭＯＳ
１の断面図である。図３０に示すように、トランジスタＭＯＳ１はｓ−ｃｈａｎｎｅｌ構
造であり、３層構造の酸化物半導体膜を有する。
ＧＥ、ＳＥ、ＤＥは、それぞれ、ゲート電極、ソース電極、ドレイン電極である。ＧＩは
ゲート絶縁層である。層Ｐ１、層Ｐ２は絶縁層である。層Ｐ１は、トランジスタＭＯＳ１
の下地絶縁層であり、層Ｐ１の凸部に層Ｓ１が設けられている。ＨＰ１は、凸部の高さで
ある。層Ｓ１、層Ｓ２、層Ｓ３は酸化物半導体層であり、トランジスタＭＯＳ１のアイラ
ンドを構成する。層Ｓ２のソース電極、ドレイン電極と重畳する領域には、それぞれ、ド
ナー密度の高い領域（ｎ＋）が形成されている。Ｈｎ＋は領域ｎ＋の厚さである。
Ｌはチャネル長であり、ソース電極端部とドレイン電極端部との間の距離である。Ｗはチ
ャネル幅である。Ｌｏｓはチャネル長方向のアイランドの長さ、具体的には層Ｓ１の長さ
である。Ｌｏｖは、ゲート電極がソース電極またはドレイン電極と重畳している領域のチ
ャネル長方向の長さである。ＨＧＥは、ゲート電極が層Ｓ２の下面から深さ方向にせり出
している領域の長さである。ＨＧＥが正の値をとることで、トランジスタＭＯＳ１はｓ−
ｃｈａｎｎｅｌ構造とみなすことができる。また、図３０の例では、ＨＧＥは、ＨＰ１と
層Ｓ１の厚さとの和からゲート絶縁層ＧＩの膜厚を引いた値となる。
下記表に、計算に用いた条件を示す。
Figure 2021141332
計算により、トランジスタＭＯＳ１のＶｄ−Ｉｄ特性、および層Ｓ２の電子密度分布のそ
れぞれの層Ｓ２の膜厚（ＴＳ２）依存性を検証した。
図３１に、ＴＳ２を変化させた場合のＶｄ−Ｉｄ特性の計算結果を示す。チャネル幅Ｗ＝
４０ｎｍ、チャネル長Ｌ＝６０ｎｍとし、ＴＳ２が３ｎｍ、５ｎｍ、８ｎｍ、１０ｎｍ、
および１５ｎｍの場合のＶｄ−Ｉｄ特性を求めた。また、ＴＳ２の各値に対して、ゲート
電圧Ｖｇが１Ｖ、および３Ｖの場合のＶｄ−Ｉｄ特性を求めた。
さらに、図３１のそれぞれのＶｄ−Ｉｄ特性から、チャネル長変調係数（λ）を、以下の
数式（１）に従い算出した（表２）。具体的には、Ｖｄ＝２．８ＶとＶｄ＝３．０Ｖでの
ドレイン電流の変化量からδＩｄ／δＶｄを算出し、Ｖｄ＝２．９Ｖにおけるドレイン電
流の逆数（１／Ｉｄ）を前述の値に乗じて、λを算出した。λの値が小さいほど、チャネ
ル長変調効果の影響が小さく、Ｖｄ−Ｉｄ特性において、良好な飽和特性を示す。
λ＝δＩｄ／δＶｄ×１／Ｉｄ （１）
Figure 2021141332
図３１及び表２の結果より、層Ｓ２が薄くなるほど、トランジスタＭＯＳ１の飽和特性が
改善されることを示している。特に、ＴＳ２が８ｎｍ未満において、λが小さくなり、飽
和特性の改善が確認された。
Ｖｄ−Ｉｄ特性の膜厚ＴＳ２依存性の理由を調べるため、チャネル長方向の層Ｓ２の電子
密度分布を計算した。ゲート電圧は１Ｖ、ソース電圧は０Ｖ、ドレイン電圧は３Ｖである
。膜厚ＴＳ２が３ｎｍ、１０ｎｍの場合の層Ｓ２の電子密度分布をそれぞれ求めた。図３
２（Ａ）、（Ｂ）に計算結果を示す。図３２（Ａ）はＴＳ２＝３ｎｍの場合の電子密度を
示し、図３２（Ｂ）はＴＳ２＝１０ｎｍの場合の電子密度を示す。なお、図３２（Ａ）、
（Ｂ）において、電子密度が示されているのは層Ｓ２のみである。
図３２（Ａ）、（Ｂ）に示すように、層Ｓ２が薄い方がドレイン端の電子密度が高く、層
Ｓ２が厚い方がチャネル深部の電子密度が低くなっている。つまり、図３２（Ａ）、（Ｂ
）は、層Ｓ２が薄いほどピンチオフ点がチャネルに侵入しにくくなり、チャネルに対する
ドレイン電界の影響が小さくなっていることを示している。これが、トランジスタＭＯＳ
１のＶｄ−Ｉｄ特性が層Ｓ２の膜厚依存性を有する理由の１つである。したがって、層Ｓ
２を薄くするほど、チャネル長変調の影響を低減できるので、トランジスタＭＯＳ１の飽
和特性を改善することが可能である。
図３３に、チャネル幅Ｗを変化させた場合のＶｄ−Ｉｄ特性の計算結果を示す。チャネル
長Ｌを６０ｎｍとし、層Ｓ２の膜厚ＴＳ２を３ｎｍとし、Ｗを４０ｎｍ、６０ｎｍ、８０
ｎｍとした場合のＶｄ−Ｉｄ特性をそれぞれ計算した。各Ｗの値に対して、ゲート電圧Ｖ
ｇが１Ｖ、および３ＶでのＶｄ−Ｉｄ特性をそれぞれ求めた。
さらに、図３３に示すそれぞれのＶｄ−Ｉｄ特性から、チャネル長変調係数（λ）を算出
した（表３）。表３のλは表２と同じ方法で算出を行った。
Figure 2021141332
図３３及び表３は、チャネル幅Ｗが小さくなるほど、飽和特性が改善されることを示して
いる。この理由としては、例えば、チャネル幅が小さくなることで、チャネル側面のゲー
ト電位によるキャリア制御性が増し、チャネルに対するドレイン電界の影響が小さくなっ
たことが挙げられる。特に、チャネル幅が６０ｎｍ未満において、λが小さくなり、飽和
特性の改善がみられた。
次に、図３４に示すトランジスタＭＯＳ２を仮定し計算を行った。図３４（Ａ）はトラン
ジスタＭＯＳ２の鳥瞰図である。図３４（Ｂ）乃至（Ｄ）は、それぞれ、図３４（Ａ）を
平面Ｃ１１、Ｃ１２、およびＣ１３で切った断面図である。具体的には、図３４（Ｂ）は
チャネル長方向のトランジスタＭＯＳ２の断面図であり、図３４（Ｃ）はチャネル幅方向
のトランジスタＭＯＳ２の断面図であり、図３４（Ｄ）はソース電極またはドレイン電極
を含む部位のチャネル幅方向のトランジスタＭＯＳ２の断面図である。
トランジスタＭＯＳ２は、層Ｐ１の下に、第２のゲート電極として機能するＧＥ２が設け
られている点で、トランジスタＭＯＳ１と異なる。また、トランジスタＭＯＳ２では、層
Ｐ１は第２のゲート絶縁層に相当し、層Ｐ１の厚さ（ＴＰ１）は、第２のゲート絶縁層の
膜厚に相当する。
チャネル長（Ｌ）は６０ｎｍ、チャネル幅（Ｗ）は６０ｎｍ、層Ｓ１の厚さは５ｎｍ、層
Ｓ２の厚さ（ＴＳ２）は３ｎｍ、ＨＰ１の高さは１０ｎｍ、ＨＧＥの高さは５ｎｍ、ＧＥ
２の仕事関数は５．０ｅＶとした。その他、計算で仮定した条件は、表１を参照すればよ
い。
図３５に、ＴＰ１を変化させた場合のＶｄ−Ｉｄ特性の計算結果を示す。第１のゲート電
極であるＧＥに印加する電圧（Ｖｇ１）と、第２のゲート電極であるＧＥ２に印加する電
圧（Ｖｇ２）とは、両者とも３Ｖを仮定し、Ｖｄ−Ｉｄ特性を計算した。
さらに、図３５に示すそれぞれのＶｄ−Ｉｄ特性に対して、チャネル長変調係数（λ）を
算出した（表４）。表４のλは表２と同じ方法で算出を行った。
Figure 2021141332
図３５の結果より、トランジスタＭＯＳ２は、層Ｐ１を薄くするほど、オン電流を増大さ
せることができる。また、表４より、トランジスタＭＯＳ２は、層Ｐ１を薄くするほど、
チャネル長変調効果の影響を受けにくく、Ｖｄ−Ｉｄ特性において、良好な飽和特性を示
すことがわかる。
本実施例では、層Ｓ２の薄膜化とチャネル幅Ｗの縮小は、それぞれ、チャネル長変調の影
響の低減に有効であり、トランジスタＭＯＳ１の飽和特性を改善できることが示された。
また、第２のゲート電極ＧＥ２を設けることで、オン電流が増大し、且つ、飽和特性も改
善できることが示された。
本実施例では、実施の形態１で示した酸化物半導体トランジスタ（ＯＳトランジスタ）を
試作し、トランジスタの飽和特性について測定を行った。
図１に示すトランジスタ１００と同じ構成のトランジスタを試作し、トランジスタ特性を
測定した。
図１の絶縁膜６５２として、ＰＥＣＶＤ法で成膜された酸化窒化シリコン膜を用いた。ま
た、絶縁膜６５２を成膜した後に、イオン注入法にて、絶縁膜６５２に酸素の導入を行っ
た。
図１の半導体６６１乃至６６３には、スパッタリング法で成膜された酸化物半導体を用い
た。なお、以降では半導体６６１をＳ１、半導体６６２をＳ２、半導体６６３をＳ３と呼
ぶ場合がある。
半導体６６１（Ｓ１）は、膜厚が２０ｎｍのＩｎ‐Ｇａ‐Ｚｎ酸化物で成る。半導体６６
１の成膜は、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のＩｎ−Ｇａ―Ｚｎ酸化物のター
ゲットを用いて、ＤＣスパッタリング法で行った。スパッタリング法は、基板温度を２０
０℃とし、Ａｒと酸素の混合ガスで行った。
半導体６６２（Ｓ２）はＩｎ‐Ｇａ‐Ｚｎ酸化物で成る。半導体６６２の成膜は、原子数
比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１のＩｎ−Ｇａ―Ｚｎ酸化物のターゲットを用いて
、ＤＣスパッタリング法で行った。スパッタリング法は、基板温度を３００℃とし、Ａｒ
と酸素の混合ガスで行った。また、半導体６６２は、実施の形態６で説明したＣＡＡＣ−
ＯＳ膜で形成した。
また、半導体６６１、６６２を形成した後に、４５０℃の熱処理を、窒素雰囲気と酸素雰
囲気で、それぞれ１時間ずつ行った。
半導体６６３（Ｓ３）は、膜厚が５ｎｍのＩｎ‐Ｇａ‐Ｚｎ酸化物で成る。半導体６６３
の成膜は、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のＩｎ−Ｇａ―Ｚｎ酸化物のターゲ
ットを用いて、ＤＣスパッタリング法で行った。スパッタリング法は、基板温度を２００
℃とし、Ａｒと酸素の混合ガスで行った。
絶縁膜６５３として、厚さ１０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ（Ｐｌａｓｍａ
Ｅｎｈａｎｃｅｄ ＣＶＤ）法を用いて成膜した。
絶縁膜６５４は、ＡＬＤ法で成膜した厚さ１０ｎｍの酸化アルミニウムと、スパッタリン
グ法で成膜した厚さ２０ｎｍの酸化アルミニウムの積層で成る。先述のスパッタリング法
は、酸化アルミニウムのターゲットを用いて、Ａｒと酸素の混合ガスによるＲＦスパッタ
リング法で行った。
試作したトランジスタのＶｄ−Ｉｄ特性を図３６に示す。図３６は、チャネル長（Ｌ）を
２７ｎｍ、５７ｎｍ、９７ｎｍ、２９７ｎｍとし、半導体６６２の膜厚（Ｓ２膜厚）を１
５ｎｍ、１０ｎｍ、５ｎｍとしたときの、それぞれのトランジスタ特性を示している。Ｖ
ｄ−Ｉｄ特性は、ゲート電圧を０Ｖから２Ｖまで０．２Ｖ刻みで与え、ドレイン電圧を０
Ｖから２０Ｖまで掃引したときのドレイン電流を測定した。なお、図３６に示すトランジ
スタのチャネル幅（Ｗ）は、全て３７ｎｍである。
図３７は、本実施例で試作したトランジスタのチャネル長変調係数（λ）のチャネル長依
存性を示している。図３７（Ａ）は、Ｓ２＝１５ｎｍのときのチャネル長変調係数、図３
７（Ｂ）は、Ｓ２＝１０ｎｍのときのチャネル長変調係数、図３７（Ｃ）はＳ２＝５ｎｍ
のときのチャネル長変調係数をそれぞれ示している。また、図中には、データから算出し
た近似曲線（累積近似曲線）を挿入した。チャネル長変調係数は、ゲート電圧が２Ｖにお
けるＶｄ−Ｉｄ特性からδＩｄ／δＶｄを算出し、δＩｄ／δＶｄの最小値と、δＩｄ／
δＶｄが最小になるときのＩｄを式（１）に代入することで算出した。
図３８は、図３７（Ａ）乃至（Ｃ）に示す近似曲線を、１つのグラフにまとめたものであ
る。
図３６乃至図３８の結果より、チャネル長が短くなるにつれて、トランジスタの飽和特性
が悪化し、チャネル長変調係数が増大する様子が確認されたが、Ｓ２膜厚を薄くすること
で、チャネル長変調係数の増大が抑えられ、飽和特性が改善する様子も確認された。
本実施例では、実施の形態１で示した酸化物半導体トランジスタ（ＯＳトランジスタ）を
試作し、トランジスタの飽和特性について測定を行った。実施例２と同様、図１に示すト
ランジスタ１００と同じ構成のトランジスタを試作し、トランジスタ特性を測定した。
図１に示す半導体６６２（Ｓ２）は厚さ１５ｎｍのＩｎ‐Ｇａ‐Ｚｎ酸化物で成る。半導
体６６２の成膜は、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のＩｎ−Ｇａ―Ｚｎ酸化物
のターゲットを用いて、ＤＣスパッタリング法で行った。スパッタリング法は、基板温度
を３００℃とし、Ａｒと酸素の混合ガスで行った。また、半導体６６２は、実施の形態６
で説明したＣＡＡＣ−ＯＳ膜で形成した。
本実施例で試作したトランジスタのその他の詳細は、実施例２の記載を参照すればよい。
図３９は、本実施例で試作したトランジスタのチャネル長（Ｌ）またはチャネル幅（Ｗ）
が、それぞれ５００ｎｍ、１００ｎｍ、４０ｎｍのときのＶｄ−Ｉｄ特性を示している。
Ｖｄ−Ｉｄ特性の測定条件は、図３６の記載を参照すればよい。
図４０は、本実施例で試作したトランジスタのチャネル長変調係数（λ）のサイズ依存性
を示している。図４０（Ａ）は縦軸の範囲を０から１１［１／Ｖ］までとした場合、図４
０（Ｂ）は縦軸の範囲を０から０．６［１／Ｖ］までとした場合のグラフをそれぞれ示し
ている。チャネル長変調係数の算出方法は、図３７の記載を参照すればよい。同一基板面
内に同じサイズのトランジスタを３つ作製し（トランジスタＡ、トランジスタＢ、トラン
ジスタＣ）、それぞれについて測定を行った。
図３９及び図４０より、トランジスタのチャネル幅を狭めるほど、チャネル長変調係数が
小さくなり、トランジスタの飽和特性が改善するようすが確認された。このことは、特に
、チャネル長が１００ｎｍ以下の場合において顕著に確認された。
１００ トランジスタ
１１０ トランジスタ
１２０ トランジスタ
１３０ トランジスタ
１４０ トランジスタ
１５０ トランジスタ
１６０ トランジスタ
６３１ 導電膜
６３２ 導電膜
６３３ 導電膜
６４０ 基板
６５１ 絶縁膜
６５１ａ 絶縁膜
６５１ｂ 絶縁膜
６５２ 絶縁膜
６５３ 絶縁膜
６５４ 絶縁膜
６５５ 絶縁膜
６５６ 絶縁膜
６６０ 半導体
６６１ 半導体
６６２ 半導体
６６２ａ 領域
６６２ｂ 領域
６６３ 半導体
６７１ 導電膜
６７１ａ 導電膜
６７１ｂ 導電膜
６７２ 導電膜
６７２ａ 導電膜
６７２ｂ 導電膜
６７３ 導電膜
６７４ 導電膜
６７５ 導電膜
６７６ 導電膜
６７８ ハードマスク
６８１ プラグ
６８２ プラグ
６８３ プラグ
７０４ トランジスタ
７３０ 半導体基板
７３１ 素子分離層
７５１ 不純物領域
７５２ ゲート電極
７５３ ゲート絶縁層
７５４ 側壁絶縁層
７５５ 不純物領域
７５６ 半導体層
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカ
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ マイク
９１３ 外部接続ポート
９１４ 操作ボタン
９１６ 表示部
９１７ スピーカ
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
２００１ 基板
２００２ 素子分離層
２００３ 絶縁膜
２００４ 導電膜
２００５ 導電膜
２００６ 導電膜
２００７ プラグ
２００８ プラグ
２００９ プラグ
２１００ トランジスタ
２２００ トランジスタ
２２０１ 不純物領域
２２０３ ゲート電極
２２０４ ゲート絶縁層
２２０５ 側壁絶縁層
２３００ トランジスタ
２３０１ 不純物領域
２３０２ 不純物領域
２３０３ ゲート電極
２３０４ ゲート絶縁層
２３０５ 側壁絶縁層
２４００ フォトダイオード
２４０１ 導電層
２４０２ 導電層
２４０３ 導電層
２５００ フォトダイオード
２５０１ 導電層
２５０２ 導電層
２５０３ 半導体層
２５０４ プラグ
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
４０００ ＲＦタグ
５１００ ペレット
５１００ａ ペレット
５１００ｂ ペレット
５１０１ イオン
５１０２ 酸化亜鉛層
５１０３ 粒子
５１０５ａ ペレット
５１０５ａ１ 領域
５１０５ａ２ ペレット
５１０５ｂ ペレット
５１０５ｃ ペレット
５１０５ｄ ペレット
５１０５ｄ１ 領域
５１０５ｅ ペレット
５１２０ 基板
５１３０ ターゲット
５１６１ 領域

Claims (6)

  1. 第１乃至第３酸化物半導体層と、
    ゲート電極と、
    ゲート絶縁層と、を有し、
    前記第２酸化物半導体層は、前記第１酸化物半導体層と、前記第３酸化物半導体層との間に設けられている部分を有し、
    前記ゲート絶縁層は前記第３酸化物半導体層の上面と接する領域を有し、
    前記ゲート電極と、前記部分の上面とは、前記ゲート絶縁層を介して、互いに重なる領域を有し、
    前記ゲート電極と、前記部分のチャネル幅方向の側面とは、前記ゲート絶縁層を介して、互いに面する領域を有し、
    前記第２酸化物半導体層は、厚さが２ｎｍ以上８ｎｍ未満の領域を有し、
    前記第２酸化物半導体層は、チャネル幅方向の長さが６０ｎｍ未満であることを特徴とするトランジスタ。
  2. 第１乃至第３酸化物半導体層と、
    第１導電膜と、
    第２導電膜と、
    第１絶縁膜と、
    第２絶縁膜と、を有し、
    前記第２酸化物半導体層は、前記第１酸化物半導体層と、前記第３酸化物半導体層との間に設けられている部分を有し、
    前記第１絶縁膜は前記第３酸化物半導体層の上面と接する領域を有し、
    前記第１導電膜と、前記部分の上面とは、前記第１絶縁膜を介して、互いに重なる領域を有し、
    前記第１導電膜と、前記部分のチャネル幅方向の側面とは、前記第１絶縁膜を介して、互いに面する領域を有し、
    前記第２絶縁膜は前記第１酸化物半導体層の下面と接する領域を有し、
    前記第２導電膜と、前記部分とは、前記第２絶縁膜を介して、互いに重なる領域を有し、
    前記第２酸化物半導体層は、厚さが２ｎｍ以上８ｎｍ未満の領域を有し、
    前記第２酸化物半導体層は、チャネル幅方向の長さが６０ｎｍ未満であることを特徴とするトランジスタ。
  3. 請求項１または請求項２において、
    チャネル長が１０ｎｍ以上、１μｍ未満であるトランジスタ。
  4. 請求項１乃至３の何れか１項において、
    前記第１乃至前記第３酸化物半導体層は、インジウム、亜鉛、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を含むトランジスタ。
  5. 請求項４において、
    前記第１および前記第３の酸化物半導体層は、Ｉｎに対するＭの原子数比が、前記第２の酸化物半導体層よりも大きいトランジスタ。
  6. 請求項１乃至５の何れか一項に記載のトランジスタと、
    マイクロフォン、スピーカ、表示部、および操作キーのうちの少なくとも１つと、を有する電子機器。
JP2021075868A 2014-07-11 2021-04-28 半導体装置 Withdrawn JP2021141332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023004849A JP2023038278A (ja) 2014-07-11 2023-01-17 トランジスタ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014143110 2014-07-11
JP2014143110 2014-07-11
JP2019169948A JP6878539B2 (ja) 2014-07-11 2019-09-19 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019169948A Division JP6878539B2 (ja) 2014-07-11 2019-09-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023004849A Division JP2023038278A (ja) 2014-07-11 2023-01-17 トランジスタ

Publications (1)

Publication Number Publication Date
JP2021141332A true JP2021141332A (ja) 2021-09-16

Family

ID=55068223

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2015137944A Active JP6591809B2 (ja) 2014-07-11 2015-07-09 トランジスタ
JP2019169948A Active JP6878539B2 (ja) 2014-07-11 2019-09-19 半導体装置
JP2021075868A Withdrawn JP2021141332A (ja) 2014-07-11 2021-04-28 半導体装置
JP2023004849A Pending JP2023038278A (ja) 2014-07-11 2023-01-17 トランジスタ

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2015137944A Active JP6591809B2 (ja) 2014-07-11 2015-07-09 トランジスタ
JP2019169948A Active JP6878539B2 (ja) 2014-07-11 2019-09-19 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023004849A Pending JP2023038278A (ja) 2014-07-11 2023-01-17 トランジスタ

Country Status (3)

Country Link
US (2) US9461179B2 (ja)
JP (4) JP6591809B2 (ja)
KR (1) KR102392498B1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102400212B1 (ko) * 2014-03-28 2022-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
US9722090B2 (en) 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
US9461179B2 (en) * 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
US9812587B2 (en) * 2015-01-26 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20170031620A (ko) * 2015-09-11 2017-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6827328B2 (ja) 2016-01-15 2021-02-10 株式会社半導体エネルギー研究所 半導体装置及び電子機器
WO2017125795A1 (ja) * 2016-01-22 2017-07-27 株式会社半導体エネルギー研究所 トランジスタ、撮像装置
US10115741B2 (en) 2016-02-05 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR20230168285A (ko) 2016-02-12 2023-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
US10014325B2 (en) * 2016-03-10 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10741587B2 (en) * 2016-03-11 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method the same
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
WO2017153862A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Composite and transistor
KR102330605B1 (ko) * 2016-06-22 2021-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20190032414A (ko) 2016-07-26 2019-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
US10504925B2 (en) 2016-08-08 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10797123B2 (en) * 2017-10-13 2020-10-06 Samsung Display Co., Ltd. Display panel and method of fabricating the same
KR102467064B1 (ko) * 2018-03-13 2022-11-15 삼성디스플레이 주식회사 표시패널 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094494A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013089613A (ja) * 2011-10-13 2013-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013179286A (ja) * 2012-02-07 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013243352A (ja) * 2012-04-27 2013-12-05 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR20110056542A (ko) * 2008-09-12 2011-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN101853882B (zh) 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
WO2011096276A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8709920B2 (en) 2011-02-24 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI565078B (zh) * 2011-03-25 2017-01-01 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
SG11201504734VA (en) * 2011-06-17 2015-07-30 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
TWI569446B (zh) * 2011-12-23 2017-02-01 半導體能源研究所股份有限公司 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
US20130187150A1 (en) * 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI644437B (zh) 2012-09-14 2018-12-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6283191B2 (ja) 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
KR102279459B1 (ko) 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
KR102248765B1 (ko) 2012-11-30 2021-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI624949B (zh) * 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
US9349593B2 (en) * 2012-12-03 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
TWI690085B (zh) 2013-05-16 2020-04-01 日商半導體能源研究所股份有限公司 半導體裝置
KR20240052069A (ko) 2013-05-20 2024-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
US9461179B2 (en) * 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094494A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013089613A (ja) * 2011-10-13 2013-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013179286A (ja) * 2012-02-07 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013243352A (ja) * 2012-04-27 2013-12-05 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置

Also Published As

Publication number Publication date
US9799775B2 (en) 2017-10-24
JP6591809B2 (ja) 2019-10-16
US20160013321A1 (en) 2016-01-14
KR102392498B1 (ko) 2022-04-29
JP2023038278A (ja) 2023-03-16
JP2019216278A (ja) 2019-12-19
KR20160007390A (ko) 2016-01-20
US9461179B2 (en) 2016-10-04
US20170005202A1 (en) 2017-01-05
JP2016028423A (ja) 2016-02-25
JP6878539B2 (ja) 2021-05-26

Similar Documents

Publication Publication Date Title
JP6878539B2 (ja) 半導体装置
JP6644523B2 (ja) トランジスタ、メモリ、及び電子機器
JP6517030B2 (ja) 半導体装置
JP6899424B2 (ja) 半導体装置
JP6498063B2 (ja) 半導体装置、記憶装置、レジスタ回路、表示装置及び電子機器
US9887297B2 (en) Semiconductor device comprising oxide semiconductor layer in which thickness of the oxide semiconductor layer is greater than or equal to width of the oxide semiconductor layer
JP6608648B2 (ja) 半導体装置及びその作製方法
JP6438727B2 (ja) 半導体装置および半導体装置の作製方法
JP2016048783A (ja) 半導体装置及びその電流測定方法
TW201532248A (zh) 半導體裝置
JP6457235B2 (ja) 半導体装置
JP2020004980A (ja) 半導体装置
JP6956820B2 (ja) 半導体装置
US20190067487A1 (en) Semiconductor device, manufacturing method thereof, and electronic device
JP2016119465A (ja) 結晶性半導体膜の作成方法、および半導体装置
JP2016092084A (ja) 半導体装置、半導体装置の作製方法、モジュールおよび電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221025

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20230118