WO2019155318A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2019155318A1
WO2019155318A1 PCT/IB2019/050660 IB2019050660W WO2019155318A1 WO 2019155318 A1 WO2019155318 A1 WO 2019155318A1 IB 2019050660 W IB2019050660 W IB 2019050660W WO 2019155318 A1 WO2019155318 A1 WO 2019155318A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulator
conductor
oxide
transistor
region
Prior art date
Application number
PCT/IB2019/050660
Other languages
English (en)
French (fr)
Inventor
山崎舜平
楠紘慈
及川欣聡
吉住健輔
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to US16/965,053 priority Critical patent/US11417687B2/en
Priority to KR1020207023783A priority patent/KR102579601B1/ko
Priority to KR1020237031194A priority patent/KR20230133949A/ko
Priority to JP2019571122A priority patent/JP7186732B2/ja
Publication of WO2019155318A1 publication Critical patent/WO2019155318A1/ja
Priority to JP2022190081A priority patent/JP2023024481A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Definitions

  • One embodiment of the present invention relates to a display device and a method for manufacturing the display device.
  • One embodiment of the present invention relates to a transistor and a method for manufacturing the transistor.
  • one embodiment of the present invention is not limited to the above technical field.
  • Technical fields of one embodiment of the present invention disclosed in this specification and the like include semiconductor devices, display devices, light-emitting devices, power storage devices, memory devices, electronic devices, lighting devices, input devices, input / output devices, and driving methods thereof , Or a method for producing them, can be mentioned as an example.
  • a semiconductor device refers to any device that can function by utilizing semiconductor characteristics.
  • An oxide semiconductor using a metal oxide has attracted attention as a semiconductor material applicable to a transistor.
  • a plurality of oxide semiconductor layers are stacked, and among the plurality of oxide semiconductor layers, the oxide semiconductor layer serving as a channel contains indium and gallium, and the proportion of indium is the proportion of gallium.
  • a semiconductor device is disclosed in which the field effect mobility (which may be simply referred to as mobility or ⁇ FE) is increased by increasing the field effect mobility.
  • a metal oxide that can be used for a semiconductor layer can be formed by a sputtering method or the like, it can be used for a semiconductor layer of a transistor included in a large display device.
  • a transistor using a metal oxide has higher field-effect mobility than that in the case of using amorphous silicon; therefore, a highly functional display device provided with a driver circuit can be realized.
  • wearable display devices are becoming widespread.
  • the wearable display device include a head-mounted display (HMD: Head Mounted Display) and a glasses-type display device.
  • HMD Head Mounted Display
  • HUD Head-Up Display
  • a display device such as a head-mounted display (HMD) where the display surface is close to the user
  • the user can easily see the pixels and feel the graininess strongly, so that the AR and VR are immersive and realistic. May fade. Therefore, a display device including fine pixels so that the user cannot see the pixels is desired.
  • HMD head-mounted display
  • an object of one embodiment of the present invention is to provide a display device with high definition. Another object is to provide a display device with low power consumption. Another object of one embodiment of the present invention is to provide a display device with high reliability. Another object of one embodiment of the present invention is to provide a novel display device.
  • One embodiment of the present invention is a display device including a first transistor and a display element electrically connected to the first transistor.
  • the first transistor includes a first oxide, a second oxide, a first conductor, a second conductor, a third conductor, a first insulator, and a second And an insulator.
  • the first conductor and the second conductor are spaced apart from each other on the first oxide.
  • the first insulator is disposed on the first conductor and the second conductor, and has an opening, and the opening overlaps between the first conductor and the second conductor. .
  • the third conductor is disposed in the opening, and the second insulator includes the first oxide, the first conductor, the second conductor, the first insulator, and the third conductor.
  • the second oxide is between the first oxide, the first conductor, the second conductor and the first insulator, and the second insulator. Placed in.
  • One embodiment of the present invention is a display device including a first transistor, a display element electrically connected to the first transistor, and a structure body.
  • the first transistor includes a first oxide, a second oxide, a first conductor, a second conductor, a third conductor, a first insulator, and a second And an insulator.
  • the first conductor and the second conductor are spaced apart from each other on the first oxide.
  • the first insulator is disposed on the first conductor and the second conductor, and has an opening, and the opening overlaps between the first conductor and the second conductor. .
  • the third conductor is disposed in the opening.
  • the second insulator is disposed between the first oxide, the first conductor, the second conductor, the first insulator, and the third conductor.
  • the second oxide is disposed between the first oxide, the first conductor, the second conductor, the first insulator, and the second insulator.
  • the structure body is provided in the same layer as the layer including the display element, and the structure body has a region overlapping with the first transistor.
  • One embodiment of the present invention is a display device including a first transistor, a second transistor, and a display element electrically connected to the second transistor.
  • the first transistor includes a first oxide, a second oxide, a first conductor, a second conductor, a third conductor, a first insulator, and a second And an insulator.
  • the first conductor and the second conductor are spaced apart from each other on the first oxide.
  • the first insulator is disposed on the first conductor and the second conductor, and has an opening, and the opening overlaps between the first conductor and the second conductor. .
  • the third conductor is disposed in the opening.
  • the second insulator is disposed between the first oxide, the first conductor, the second conductor, the first insulator, and the third conductor.
  • the second oxide is disposed between the first oxide, the first conductor, the second conductor, the first insulator, and the second insulator.
  • the layer including the first transistor is located between the layer including the display element and the layer included in the second transistor.
  • One embodiment of the present invention is a display device including a first transistor, a second transistor, a display element electrically connected to the second transistor, and a light-blocking film.
  • the first transistor includes a first oxide, a second oxide, a first conductor, a second conductor, a third conductor, a first insulator, and a second And an insulator.
  • the first conductor and the second conductor are spaced apart from each other on the first oxide.
  • the first insulator is disposed on the first conductor and the second conductor, and has an opening, and the opening overlaps between the first conductor and the second conductor. .
  • the third conductor is disposed in the opening.
  • the second insulator is disposed between the first oxide, the first conductor, the second conductor, the first insulator, and the third conductor.
  • the second oxide is disposed between the first oxide, the first conductor, the second conductor, the first insulator, and the second insulator.
  • the layer having the first transistor is located between the layer having the display element and the layer having the second transistor, and the light-shielding film is located above the display element, the light-shielding film, the first transistor, and The second transistor has an overlapping region.
  • the second transistor preferably includes silicon in a channel formation region.
  • the second transistor can be an n-channel transistor.
  • the second transistor can be a p-channel transistor.
  • the above display device further includes a third insulator, and the third insulator includes a first oxide, a first conductor, a second conductor, and a second oxide,
  • the third insulator is preferably lower in oxygen permeability than the first insulator.
  • the display device further includes a third insulator, and the third insulator includes a first oxide, a first conductor, a second conductor, a first insulator, The third insulator is preferably lower in oxygen permeability than the first insulator, and the second oxide is preferably in contact with the first insulator.
  • the above display device further includes a fourth conductor and a fifth conductor, and the fourth conductor is disposed between the first conductor and the first oxide.
  • 5 is disposed between the second conductor and the first oxide, and a part of the first conductor is in contact with the upper surface of the first oxide, and one conductor of the second conductor is formed. The part is preferably in contact with the upper surface of the first oxide.
  • the distance between the first conductor and the second conductor is preferably shorter than the length of the opening in the channel length direction.
  • One embodiment of the present invention is a display device including a first transistor and a display element electrically connected to the first transistor.
  • the first transistor includes a first oxide, a second oxide, a conductor, a first insulator, a second insulator, a third insulator, and a fourth insulator. And having.
  • the second oxide is located on the first oxide, the first insulator is located on the second oxide, and the conductor is located on the first insulator.
  • the second insulator is in contact with part of the top surface of the first oxide, part of the side surface of the first oxide, and part of the side surface of the second oxide.
  • the third insulator is located on the second insulator, and a part of the second oxide and a part of the first insulator are a side surface of the conductor and a side surface of the third insulator. Located between and. The fourth insulator is in contact with the top surface of the second oxide, the top surface of the first insulator, the top surface of the conductor, and the top surface of the third insulator.
  • the first oxide includes a first region, a second region, and a third region located between the first region and the second region, and the conductor is a third region.
  • the second insulator is positioned above the third region so as to overlap with the first region, the second insulator is in contact with the first region and the second region, and the resistance of the first region and the second region Is lower than the resistance of the third region.
  • One embodiment of the present invention is a display device including a first transistor, a display element electrically connected to the first transistor, and a structure body.
  • the first transistor includes a first oxide, a second oxide, a conductor, a first insulator, a second insulator, a third insulator, and a fourth insulator. And having.
  • the second oxide is located on the first oxide, the first insulator is located on the second oxide, and the conductor is located on the first insulator.
  • the second insulator is in contact with part of the top surface of the first oxide, part of the side surface of the first oxide, and part of the side surface of the second oxide.
  • the third insulator is located on the second insulator, and a part of the second oxide and a part of the first insulator are a side surface of the conductor and a side surface of the third insulator. Located between and. The fourth insulator is in contact with the top surface of the second oxide, the top surface of the first insulator, the top surface of the conductor, and the top surface of the third insulator.
  • the first oxide includes a first region, a second region, and a third region located between the first region and the second region, and the conductor is a third region.
  • the second insulator is positioned above the third region so as to overlap with the first region, the second insulator is in contact with the first region and the second region, and the resistance of the first region and the second region Is lower than the resistance of the third region, the structure is provided in the same layer as the layer including the display element, and the structure includes a region overlapping with the first transistor.
  • One embodiment of the present invention is a display device including a first transistor, a second transistor, and a display element electrically connected to the second transistor.
  • the first transistor includes a first oxide, a second oxide, a conductor, a first insulator, a second insulator, a third insulator, and a fourth insulator. And having.
  • the second oxide is located on the first oxide, the first insulator is located on the second oxide, and the conductor is located on the first insulator.
  • the second insulator is in contact with part of the top surface of the first oxide, part of the side surface of the first oxide, and part of the side surface of the second oxide.
  • the third insulator is located on the second insulator, and a part of the second oxide and a part of the first insulator are a side surface of the conductor and a side surface of the third insulator. Located between and. The fourth insulator is in contact with the top surface of the second oxide, the top surface of the first insulator, the top surface of the conductor, and the top surface of the third insulator.
  • the first oxide includes a first region, a second region, and a third region located between the first region and the second region
  • the conductor includes a third region Positioned above the third region so as to overlap with the region, the second insulator is in contact with the first region and the second region, and the resistance of the first region and the second region is
  • the layer having the first transistor lower than the resistance of the third region is located between the layer having the display element and the layer having the second transistor.
  • One embodiment of the present invention is a display device including a first transistor, a second transistor, a display element electrically connected to the second transistor, and a light-blocking film.
  • the first transistor includes a first oxide, a second oxide, a conductor, a first insulator, a second insulator, a third insulator, and a fourth insulator. And having.
  • the second oxide is located on the first oxide, the first insulator is located on the second oxide, and the conductor is located on the first insulator.
  • the second insulator is in contact with part of the top surface of the second oxide, part of the side surface of the first oxide, and part of the side surface of the second oxide.
  • the third insulator is located on the second insulator, and a part of the second oxide and a part of the first insulator are a side surface of the conductor and a side surface of the third insulator. Located between and. The fourth insulator is in contact with the top surface of the second oxide, the top surface of the first insulator, the top surface of the conductor, and the top surface of the third insulator.
  • the first oxide includes a first region, a second region, and a third region located between the first region and the second region
  • the conductor includes a third region Positioned above the third region so as to overlap with the region, the second insulator is in contact with the first region and the second region, and the resistance of the first region and the second region is
  • the light shielding film is lower than the resistance of the third region, the light shielding film is located above the display element, and the light shielding film, the first transistor, and the second transistor have a region where they overlap.
  • the second transistor preferably includes silicon in a channel formation region.
  • the second transistor can be an n-channel transistor.
  • the second transistor can be a p-channel transistor.
  • the first region and the second region have one or more of phosphorus and boron.
  • the first region and the second region have more hydrogen than the third region.
  • the second oxide overlap with part of the first region and part of the second region.
  • the above display device further includes a fifth insulator, and the fifth insulator is in contact with the top surface of the first insulator and a part of the side surface of the second oxide, and the first oxide.
  • the object further includes a fourth region and a fifth region, the fourth region is located between the first region and the third region, and the fifth region is the second region.
  • the resistance of the fourth region and the fifth region is lower than the resistance of the third region and the resistance of the first region and the second region. Higher is preferable.
  • the fourth region and the fifth region include one or more of phosphorus and boron.
  • the first region and the second region have more phosphorus or boron than the fourth region and the fifth region.
  • the first region, the second region, the fourth region, and the fifth region have more hydrogen than the third region.
  • the first region and the second region have more hydrogen than the fourth region and the fifth region.
  • the second oxide overlap with a part of the fourth region and a part of the fifth region.
  • the first oxide and the second oxide preferably include In, an element M (M is Al, Ga, Y, or Sn), and Zn.
  • the atomic ratio of In to the element M in the first oxide is preferably larger than the atomic ratio of In to the element M in the second oxide.
  • the display device further includes a third oxide, and the third oxide is disposed below the first oxide.
  • the first oxide, the second oxide, and the third oxide each include In, an element M (M is Al, Ga, Y, or Sn), and Zn. It is preferable.
  • the atomic ratio of In to the element M in the first oxide is preferably larger than the atomic ratio of In to the element M in the second oxide and the third oxide.
  • the display element can be a liquid crystal element.
  • the display element can be a light emitting element.
  • a display device with high definition can be provided.
  • a display device with low power consumption can be provided.
  • a highly reliable display device can be provided.
  • a novel display device can be provided.
  • FIG. 4A is a top view of a transistor.
  • FIGS. 4B and 4C are cross-sectional views of transistors.
  • FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 4A is a top view of a transistor.
  • FIGS. 4B and 4C are cross-sectional views of transistors.
  • FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 4A is a top view of a transistor.
  • FIGS. 4B and 4C are cross-sectional views of transistors.
  • FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing
  • FIGS. 4A is a top view of a transistor.
  • FIGS. 4B and 4C are cross-sectional views of transistors.
  • FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 4A is a top view of a transistor.
  • FIGS. 4B and 4C are cross-sectional views of transistors.
  • FIG. 14 is a cross-sectional view of a transistor.
  • FIGS. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing
  • FIGS. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing
  • FIGS. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 4A is a top view of a transistor.
  • FIGS. 4B and 4C are cross-sectional views of transistors.
  • FIG. 14 is a cross-sectional view of a transistor.
  • FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing
  • FIGS. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. FIG. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing
  • FIGS. 6A is a top view illustrating a method for manufacturing a transistor.
  • FIGS. 3B and 3C are cross-sectional views illustrating a method for manufacturing a transistor.
  • FIGS. FIG. 4A is a top view of a transistor.
  • FIGS. 4B and 4C are cross-sectional views of transistors.
  • FIG. 14 is a cross-sectional view of a transistor.
  • the functions of the source and drain of a transistor may be interchanged when the polarity of the transistor or the direction of current changes in circuit operation.
  • the terms “source” and “drain” can be used interchangeably.
  • “electrically connected” includes a case of being connected via “something having an electric action”.
  • the “thing having some electric action” is not particularly limited as long as it can exchange electric signals between connection targets.
  • “thing having some electric action” includes electrodes, wiring, switching elements such as transistors, resistance elements, inductors, capacitors, and other elements having various functions.
  • film and “layer” can be interchanged.
  • conductive layer and “insulating layer” may be interchangeable with the terms “conductive film” and “insulating film”.
  • off-state current refers to drain current when a transistor is off (also referred to as a non-conduction state or a cutoff state).
  • the off state is a state where the voltage V gs between the gate and the source is lower than the threshold voltage V th in the n-channel transistor (in the case of the p-channel transistor, higher than V th ) unless otherwise specified.
  • a display panel which is one embodiment of a display device has a function of displaying (outputting) an image or the like on a display surface. Therefore, the display panel is one mode of the output device.
  • a display panel substrate is attached with a connector such as FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package), or the substrate is integrated with a COG (Chip On Glass) method.
  • a connector such as FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package)
  • COG Chip On Glass
  • a display panel module is mounted with a connector such as FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package)
  • COG Chip On Glass
  • the touch panel which is one embodiment of the display device has a function of displaying an image or the like on the display surface, and a touched object such as a finger or a stylus touching, pressing, or approaching the display surface. And a function as a touch sensor to detect. Accordingly, the touch panel is an embodiment of an input / output device.
  • the touch panel can also be called, for example, a display panel with a touch sensor (or display device) or a display panel with a touch sensor function (or display device).
  • the touch panel can be configured to include a display panel and a touch sensor panel.
  • the display panel may have a function as a touch sensor inside or on the surface.
  • a connector or IC mounted on a touch panel substrate may be referred to as a touch panel module, a display module, or simply a touch panel.
  • the display device which is one embodiment of the present invention includes a first transistor and a display element which is electrically connected to the first transistor.
  • the first transistor includes a first oxide, a second oxide, a first conductor, a second conductor, a third conductor, a first insulator, and a second And an insulator.
  • the first conductor and the second conductor are spaced apart from each other on the first oxide.
  • the first insulator is disposed on the first conductor and the second conductor, and has an opening, and the opening overlaps between the first conductor and the second conductor. .
  • the third conductor is disposed in the opening.
  • the second insulator is disposed between the first oxide, the first conductor, the second conductor, the first insulator, and the third conductor.
  • the second oxide is disposed between the first oxide, the first conductor, the second conductor, the first insulator, and the second insulator.
  • the display device which is one embodiment of the present invention includes a first transistor and a display element which is electrically connected to the first transistor.
  • the first transistor includes a first oxide, a second oxide, a conductor, a first insulator, a second insulator, a third insulator, and a fourth insulator. And having.
  • the second oxide is located on the first oxide, and the first insulator is located on the second oxide.
  • the conductor is located on the first insulator.
  • the second insulator is in contact with part of the top surface of the first oxide, part of the side surface of the first oxide, and part of the side surface of the second oxide.
  • the third insulator is located on the second insulator.
  • the fourth insulator is in contact with the top surface of the second oxide, the top surface of the first insulator, the top surface of the conductor, and the top surface of the third insulator.
  • the first oxide includes a first region, a second region, and a third region located between the first region and the second region.
  • the conductor is located above the third region so as to overlap with the third region.
  • the second insulator is in contact with the first region and the second region, and the resistance of the first region and the second region is lower than the resistance of the third region.
  • an area occupied by a transistor in a pixel is reduced, and an extremely high-definition image can be displayed. Therefore, it can be suitably used for devices in which the distance between the display surface and the user is short, in particular, portable electronic devices, wearable electronic devices (wearable devices), electronic book terminals, and the like. Further, it can be suitably used for virtual reality (VR) devices, augmented reality (AR) devices, and the like. In addition, a display device with low power consumption can be obtained. Further, a highly reliable display device can be obtained.
  • FIG. 1 is a top view of a display device 700 which is one embodiment of the present invention.
  • the display device 700 includes a first substrate 701 and a second substrate 705 attached with a sealant 712.
  • the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 are provided over the first substrate 701. It is done.
  • the pixel portion 702 is provided with a plurality of display elements.
  • an FPC terminal portion 708 to which an FPC 716 (FPC: Flexible printed circuit) is connected is provided in a portion of the first substrate 701 that does not overlap with the second substrate 705.
  • FPC Flexible printed circuit
  • Various signals and the like are supplied to the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 by the FPC 716 through the FPC terminal portion 708 and the signal line 710.
  • a plurality of gate driver circuit units 706 may be provided. Further, the gate driver circuit portion 706 and the source driver circuit portion 704 may be in the form of an IC chip separately formed and packaged on a semiconductor substrate or the like. The IC chip can be mounted on the first substrate 701 or the FPC 716.
  • Examples of the display element provided in the pixel portion 702 include a liquid crystal element and a light emitting element.
  • a liquid crystal element a transmissive liquid crystal element, a reflective liquid crystal element, a transflective liquid crystal element, or the like can be used.
  • the light emitting element include self-luminous light emitting elements such as LEDs (Light Emitting Diode), OLEDs (Organic LEDs), QLEDs (Quantum-dot LEDs), and semiconductor lasers.
  • a shutter type or optical interference type MEMS (Micro Electro Mechanical Systems) element a display element using a microcapsule type, an electrophoretic method, an electrowetting method, an electronic powder fluid (registered trademark) method, or the like is used. You can also.
  • FIGS. 2 and 3 are cross-sectional views taken along one-dot chain line QR shown in FIG. 2 shows a configuration using a liquid crystal element as a display element, and FIG. 3 shows a configuration using a light emitting element.
  • QR Electro Luminescence
  • the display device illustrated in FIGS. 2 and 3 includes a lead wiring portion 711, a pixel portion 702, a source driver circuit portion 704, and an FPC terminal portion 708.
  • the lead wiring portion 711 includes a signal line 710.
  • the pixel portion 702 includes a transistor 750 and a capacitor 790.
  • the source driver circuit portion 704 includes a transistor 752. 2 and 3 illustrate cross sections of the transistor 750 and the transistor 752 in the channel length direction.
  • an insulator 280, an insulator 274, and an insulator 281 are provided over the transistor 750.
  • a conductor 301a, a conductor 301b, a conductor 305a, and a conductor 305b are embedded in the insulator 280, the insulator 274, and the insulator 281.
  • the conductor 301a is electrically connected to one of a source and a drain of the transistor 750, and the conductor 301b is electrically connected to the other of the source and the drain of the transistor 750.
  • the conductor 305a is electrically connected to one of a source and a drain of the transistor 752, and the conductor 305b is electrically connected to the other of the source and the drain of the transistor 752.
  • the heights of the upper surfaces of the conductor 301a, the conductor 301b, the conductor 305a, and the conductor 305b and the height of the upper surface of the insulator 281 can be approximately the same.
  • An insulator 361 is provided over the conductor 301a, the conductor 301b, the conductor 305a, the conductor 305b, and the insulator 281.
  • a conductor 311, a conductor 313, a conductor 331, a capacitor 790, a conductor 333, a conductor 335, a signal line 710, a conductor 315, a conductor 317, and a conductor 337 are embedded in the insulator 361.
  • the conductor 311 is electrically connected to the conductor 301a.
  • the conductor 331 is electrically connected to the conductor 301b through the conductor 313.
  • the conductor 311 and the conductor 313 are electrically connected to the transistor 750 and function as wirings.
  • the conductor 333 and the conductor 335 are electrically connected to the capacitor 790.
  • the conductor 315 is electrically connected to the conductor 305a.
  • the conductor 337 is electrically connected to the conductor 305b through the conductor 317.
  • the conductors 315 and 317 are electrically connected to the transistor 752 and function as wirings.
  • the heights of the upper surfaces of the conductor 331, the conductor 333, the conductor 335, and the conductor 337 and the height of the upper surface of the insulator 361 can be made substantially the same.
  • An insulator 363 is provided over the conductor 331, the conductor 333, the conductor 335, the conductor 337, and the insulator 361.
  • a conductor 341, a conductor 343, a conductor 347, a conductor 353, a conductor 355, and a conductor 357 are embedded in the insulator 363.
  • the conductor 351 is electrically connected to the conductor 331 through the conductor 341.
  • the conductor 353, the conductor 355, and the conductor 357 are electrically connected to the conductor 337 through the conductor 347.
  • the heights of the upper surfaces of the conductor 351, the conductor 353, the conductor 355, and the conductor 357 and the height of the upper surface of the insulator 363 can be approximately the same.
  • the insulator 214, the insulator 216, the insulator 222, the insulator 224, the insulator 254, the insulator 244, the insulator 280, the insulator 274, the insulator 281, the insulator 361, and the insulator 363 function as an interlayer film.
  • And may function as a planarizing film covering the concave and convex shapes below each.
  • the upper surface of the insulator 363 may be planarized by a planarization process using a chemical mechanical polishing (CMP) method or the like in order to improve planarity.
  • CMP chemical mechanical polishing
  • a conductive layer 772 is provided over the conductor 351 and the insulator 363.
  • the conductive layer 772 is electrically connected to the transistor 750 through the conductor 301b, the conductor 313, the conductor 331, the conductor 341, and the conductor 351.
  • the conductive layer 772 functions as a pixel electrode of the display element.
  • the height of the upper surface of the conductor 351 and the height of the upper surface of the insulator 363 can be made substantially the same, and the upper surface of the insulator 363 is formed with high flatness. Therefore, the conductive layer 772 formed over the conductor 351 and the insulator 363 is formed with high flatness. Since the flatness of the conductive layer 772 is high, light emitted from the display element can be extracted efficiently and a display device with high luminance can be obtained. In addition, a display device with low power consumption can be obtained.
  • connection electrode 760 is provided over the conductor 353, the conductor 355, the conductor 357, and the insulator 363.
  • the connection electrode 760 is electrically connected to the transistor 752 through the conductor 353, the conductor 355, the conductor 357, and the like.
  • FIGS. 2 and 3 illustrate the conductor 353, the conductor 355, and the conductor 357 as conductors functioning as plugs between the connection electrode 760 and the conductor 353; Is not limited to this. There may be one or two conductors functioning as a plug. Moreover, it is good also as four or more. By providing a plurality of conductors functioning as plugs, the contact resistance can be reduced.
  • the FPC terminal portion 708 includes a connection electrode 760, an anisotropic conductive film 780, and an FPC 716.
  • the connection electrode 760 is electrically connected to a terminal included in the FPC 716 through an anisotropic conductive film 780.
  • the transistor used in this embodiment can be formed using a metal oxide functioning as an oxide semiconductor (hereinafter also referred to as an oxide semiconductor) in a channel formation region.
  • the transistor includes an oxide semiconductor film which is highly purified and suppresses formation of oxygen vacancies.
  • the transistor can have low off-state current. Therefore, the holding time of an electric signal such as an image signal can be extended, and the writing interval can be set longer in the power-on state. Therefore, since the frequency of the refresh operation can be reduced, there is an effect of reducing power consumption.
  • the transistor used in this embodiment can be driven at high speed because relatively high field-effect mobility can be obtained.
  • the switching transistor in the pixel portion and the driver transistor used in the driver circuit portion can be formed over the same substrate. That is, a configuration in which a drive circuit formed of a silicon wafer or the like is not applied is possible, and the number of parts of the display device can be reduced.
  • a high-quality image can be provided by using a transistor that can be driven at high speed.
  • the transistor 750 included in the pixel portion 702 and the transistor 752 included in the source driver circuit portion 704 may have different structures. For example, a structure in which a top-gate transistor is applied to one of them and a bottom-gate transistor is applied to the other may be employed. Note that the gate driver circuit portion 706 is similar to the source driver circuit portion 704.
  • the capacitor element 790 includes a lower electrode 321 and an upper electrode 325.
  • An insulator 323 is provided between the lower electrode 321 and the upper electrode 325. That is, the capacitor 790 has a stacked structure in which an insulator 323 that functions as a dielectric film is sandwiched between a pair of electrodes.
  • 2 and 3 illustrate examples in which the capacitor 790 is provided over the insulator 381, but one embodiment of the present invention is not limited thereto.
  • the capacitor 790 may be provided over an insulator different from the insulator 381.
  • An insulator 361 is provided over the capacitor 790.
  • a conductor 333 and a conductor 335 are embedded in the insulator 361.
  • the conductor 333 and the conductor 335 are electrically connected to the capacitor 790.
  • the heights of the upper surfaces of the conductor 333 and the conductor 335 and the height of the upper surface of the insulator 361 can be approximately the same.
  • An insulator 363 is provided over the conductor 333, the conductor 335, and the insulator 361.
  • a conductor 343 is embedded in the insulator 363.
  • the conductor 343 is electrically connected to the capacitor 790 through the conductor 333 and the conductor 335, and functions as a wiring.
  • an insulator 363 is provided over the conductor 343. 2 and 3 illustrate the conductor 333 and the conductor 335 as conductors functioning as plugs, one embodiment of the present invention is not limited thereto. There may be one conductor functioning as a plug, or three or more conductors. By providing a plurality of conductors functioning as plugs, the contact resistance can be reduced.
  • a conductive film to be the lower electrode 321, an insulating film to be the insulator 323, and a conductive film to be the upper electrode 325 are formed over the insulator 381.
  • the upper electrode 325 is formed.
  • the capacitor 790 can be manufactured by forming the insulator 323 and the lower electrode 321.
  • the upper electrode 325 may be formed, then the insulator 323 may be formed, and then the lower electrode 321 may be formed.
  • the upper electrode 325 and the insulator 323 may be formed, and then the lower electrode 321 may be formed.
  • a low-resistance material such as a material containing copper element for the signal line 710 because there is little signal delay due to wiring resistance and display on a large screen is possible.
  • the conductor 301a, the conductor 301b, the conductor 305a, and the conductor 305b are formed in the same layer and have the same type of material.
  • the conductor 311, the conductor 313, the lower electrode 321, the signal line 710, the conductor 315, and the conductor 317 are formed in the same layer and have the same kind of material.
  • the conductor 331, the conductor 333, the conductor 335, and the conductor 337 are formed in the same layer and have the same kind of material.
  • the conductor 341, the conductor 343, and the conductor 347 are formed in the same layer and have the same kind of material.
  • the conductor 351, the conductor 353, the conductor 355, and the conductor 357 are formed in the same layer and have the same kind of material. Further, the conductive layer 772 and the connection electrode 760 are formed in the same layer and have the same kind of material. With such a configuration, the process can be simplified. These may be formed in different layers. Moreover, each may have a different kind of material.
  • an insulator substrate, a semiconductor substrate, or a conductor substrate may be used.
  • the insulator substrate include a glass substrate, a quartz substrate, a sapphire substrate, a stabilized zirconia substrate (such as a yttria stabilized zirconia substrate), and a resin substrate.
  • the semiconductor substrate include a semiconductor substrate made of silicon or germanium, or a compound semiconductor substrate made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, or gallium oxide.
  • there is a semiconductor substrate having an insulator region inside the above-described semiconductor substrate for example, an SOI (Silicon On Insulator) substrate.
  • the conductor substrate examples include a graphite substrate, a metal substrate, an alloy substrate, and a conductive resin substrate.
  • a substrate having a metal nitride examples include a substrate having a metal oxide, and the like.
  • a substrate in which a conductor or a semiconductor is provided on an insulator substrate examples include a substrate in which a conductor or an insulator is provided on a semiconductor substrate, a substrate in which a semiconductor or an insulator is provided on a conductor substrate, and the like.
  • a substrate in which an element is provided may be used.
  • the element provided on the substrate include a capacitor element, a resistor element, a switch element, a light emitting element, and a memory element.
  • first substrate 701 and the second substrate 705 a flexible substrate such as a plastic substrate can be used, for example.
  • a flexible substrate is used as the first substrate 701
  • an insulating layer having a barrier property against water or hydrogen is preferably provided between the first substrate 701 and the transistor 750 and the like.
  • a structure body 778 is provided between the first substrate 701 and the second substrate 705.
  • the structure body 778 is a columnar spacer and is provided to control the distance (cell gap) between the first substrate 701 and the second substrate 705.
  • a spherical spacer may be used as the structure body 778.
  • the structure body 778 is preferably provided in the same layer as the layer including the liquid crystal element 775.
  • the structure body 778 is preferably provided above the light-emitting element 782.
  • the transistor 750 and the transistor 752 preferably have a region overlapping with the structure body 778.
  • the region where the transistor 750 and the structure 778 overlap with each other application of unnecessary pressure to the transistor when pressure is applied to the display device can be suppressed, so that a display device with high mechanical strength can be obtained.
  • the transistor 750 and the structure 778 overlap with each other, application of unnecessary pressure to the transistor when pressure is applied to the display device can be suppressed, so that a display device with high mechanical strength can be obtained.
  • variation in electrical characteristics of the transistor can be suppressed, so that a highly reliable display device can be obtained.
  • a light shielding film 738 On the second substrate 705 side, a light shielding film 738, a colored film 736, and an insulating film 734 in contact with these are provided.
  • the light-blocking film 738 has a function of blocking light emitted from an adjacent region.
  • the light-blocking film 738 has a function of blocking external light from reaching the transistor 750 and the like.
  • the light shielding film 738 is preferably disposed above the liquid crystal element 775.
  • the light-shielding film 738 is preferably provided above the light-emitting element 782.
  • a display device 700 illustrated in FIG. 2 includes a liquid crystal element 775.
  • the liquid crystal element 775 includes a conductive layer 772, a conductive layer 774, and a liquid crystal layer 776 therebetween.
  • the conductive layer 774 is provided on the second substrate 705 side and functions as a common electrode.
  • the conductive layer 772 is electrically connected to a source electrode or a drain electrode included in the transistor 750.
  • the conductive layer 772 is formed over the insulator 363 and functions as a pixel electrode.
  • the conductive layer 772 can be formed using a material that is transparent to visible light or a reflective material.
  • a material that is transparent to visible light or a reflective material for example, an oxide material containing indium, zinc, tin, or the like is preferably used.
  • the reflective material for example, a material containing aluminum, silver, or the like may be used.
  • the display device 700 is a reflective liquid crystal display device.
  • a transmissive liquid crystal display device is obtained.
  • a polarizing plate is provided on the viewing side.
  • a transmissive liquid crystal display device a pair of polarizing plates is provided so as to sandwich a liquid crystal element.
  • an alignment film in contact with the liquid crystal layer 776 may be provided.
  • an optical member optical substrate
  • a polarizing member such as a polarizing member, a retardation member, and an antireflection member
  • a light source such as a backlight and a sidelight
  • the liquid crystal layer 776 includes a thermotropic liquid crystal, a low molecular liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal (PDLC: Polymer Dispersed Liquid Crystal), a polymer network type liquid crystal (PNLC: Polymer Network Liquid Crystal), and a ferroelectric liquid crystal.
  • PDLC Polymer Dispersed Liquid Crystal
  • PNLC Polymer Network Liquid Crystal
  • An antiferroelectric liquid crystal or the like can be used.
  • a liquid crystal exhibiting a blue phase for which an alignment film is unnecessary may be used.
  • a TN (Twisted Nematic) mode a VA (Vertical Alignment) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching-Mode), and an ASM (Axially Symmetrically-symmetrical).
  • a mode an OCB (Optical Compensated Birefringence) mode, an ECB (Electrically Controlled Birefringence) mode, a guest host mode, and the like can be used.
  • a scattering liquid crystal using a polymer dispersed liquid crystal, a polymer network liquid crystal, or the like can be used for the liquid crystal layer 776.
  • black and white display may be performed without providing the colored film 736, or color display may be performed using the colored film 736.
  • a time division display method (also referred to as a field sequential driving method) that performs color display based on a continuous additive color mixing method may be applied.
  • a structure in which the coloring film 736 is not provided can be employed.
  • the time-division display method for example, there is no need to provide sub-pixels exhibiting the respective colors of R (red), G (green), and B (blue). There are advantages such as increasing the degree.
  • a display device 700 illustrated in FIG. 3 includes a light-emitting element 782.
  • the light-emitting element 782 includes a conductive layer 772, an EL layer 786, and a conductive film 788.
  • the EL layer 786 includes an organic compound or an inorganic compound such as a quantum dot.
  • Examples of materials that can be used for the organic compound include fluorescent materials and phosphorescent materials.
  • Examples of materials that can be used for the quantum dots include colloidal quantum dot materials, alloy type quantum dot materials, core / shell type quantum dot materials, and core type quantum dot materials.
  • the light-emitting element 782 includes a light-transmitting conductive film 788 and is a top emission light-emitting element. Note that the light-emitting element 782 may have a bottom emission structure in which light is emitted to the conductive layer 772 side or a dual emission structure in which light is emitted to both the conductive layer 772 and the conductive film 788.
  • the colored film 736 is provided at a position overlapping with the light emitting element 782, and the light shielding film 738 is provided at a position overlapping with the insulating film 730, the lead wiring portion 711, and the source driver circuit portion 704. Further, the coloring film 736 and the light shielding film 738 are covered with an insulating film 734. A space between the light emitting element 782 and the insulating film 734 is filled with a sealing film 732. Note that in the case where the EL layer 786 is formed in an island shape for each pixel or in a stripe shape for each pixel column, that is, formed by separate coating, the coloring film 736 may not be provided.
  • an input device may be provided in the display device 700 illustrated in FIGS.
  • Examples of the input device include a touch sensor.
  • various methods such as a capacitance method, a resistance film method, a surface acoustic wave method, an infrared method, an optical method, and a pressure-sensitive method can be used as a sensor method. Or two or more of these may be used in combination.
  • the structure of the touch panel is a so-called in-cell touch panel in which the input device is formed inside a pair of substrates, a so-called on-cell touch panel in which the input device is formed on the display device 700, or a display device 700.
  • FIGS. 4 and 5 are cross-sectional views taken along one-dot chain line QR shown in FIG.
  • FIG. 4 shows a configuration using a liquid crystal element as a display element
  • FIG. 5 shows a configuration using a light emitting element.
  • the display device 700A shown in FIGS. 4 and 5 is mainly different from the display device 700 shown in FIGS. 2 and 3 in the following points.
  • the display device 700A includes a transistor 750A instead of the transistor 750, and includes a transistor 754A instead of the transistor 754.
  • the transistors 750 and 754 and the transistors 750A and 754A have different transistor structures. A detailed description of the transistor will be described later.
  • FIGS. 6 to 9 are cross-sectional views taken along one-dot chain line QR shown in FIG.
  • the pixel portion 702 includes a transistor 750 and a capacitor 790.
  • the source driver circuit portion 704 includes a transistor 441.
  • a display device 700 illustrated in FIG. 6 is different from the display device illustrated in FIG. 2 in that a transistor included in the pixel portion 702 and a transistor included in the source driver circuit portion 704 are formed in different layers.
  • FIG. 6 illustrates cross sections of the transistor 750 and the transistor 441 in the channel length direction. Since the above description can be referred to for the transistor 750 and the capacitor 790, detailed description thereof is omitted.
  • the transistor 441 is provided over the substrate 402 and functions as a conductor 443 functioning as a gate electrode, an insulator 445 functioning as a gate insulator, a semiconductor region 447 including part of the substrate 402, and a source region or a drain region. It has a low resistance region 449a and a low resistance region 449b.
  • the transistor 441 may be either a p-channel type or an n-channel type. Note that FIG. 6 illustrates the case where a single crystal semiconductor substrate (eg, a single crystal silicon substrate) is used as the substrate 402. In the case where high speed operation is required for the source driver circuit, a single crystal semiconductor substrate is preferably used as the substrate 402.
  • the transistor 441 is electrically isolated from other transistors (not shown) by the element isolation layer 403.
  • the element isolation layer 403 can be formed by a LOCOS (Local Oxidation of Silicon) method, an STI (Shallow Trench Isolation) method, or the like.
  • a semiconductor region 447 (a part of the substrate 402) where a channel is formed has a convex shape.
  • the conductor 443 is provided to cover the side surface and the upper surface of the semiconductor region 447 with an insulator 445 interposed therebetween.
  • the conductor 443 may be formed using a material that adjusts a work function.
  • Such a transistor 441 is also referred to as a fin-type transistor because it uses a convex portion of a semiconductor substrate.
  • an insulator functioning as a mask for forming the convex portion may be provided in contact with the upper portion of the convex portion.
  • the transistor 441 illustrated in FIGS. 6A and 6B is an example and is not limited to the structure, and an appropriate transistor may be used depending on a circuit configuration or a driving method.
  • the transistor 441 may be a planar transistor.
  • the transistor 441 may be a transistor including a thin semiconductor layer. By using a transistor including a thin semiconductor layer, a transistor with a large area such as a large glass substrate can be easily formed.
  • the thin semiconductor layer for example, an organic semiconductor such as polycrystalline silicon, amorphous silicon, microcrystalline silicon, single crystal silicon, or pentacene, an oxide semiconductor, or the like can be used.
  • an insulator 405, an insulator 407, an insulator 409, and an insulator 411 are provided over a substrate 402.
  • a conductor 451 is embedded in the insulator 405, the insulator 407, the insulator 409, and the insulator 411.
  • the conductor 451 is electrically connected to one of a source and a drain of the transistor 441.
  • the height of the upper surface of the conductor 451 and the height of the upper surface of the insulator 411 can be approximately the same.
  • An insulator 413 and an insulator 214 are provided over the conductor 451 and the insulator 411.
  • a conductor 453 is embedded in the insulator 413 and the insulator 214.
  • the conductor 453 is electrically connected to the conductor 451.
  • the height of the upper surface of the conductor 453 and the height of the upper surface of the insulator 214 can be approximately the same.
  • An insulator 216 is provided over the conductor 453 and the insulator 214.
  • a conductor 455 is embedded in the insulator 216.
  • the conductor 455 is electrically connected to the conductor 453.
  • the height of the upper surface of the conductor 455 and the height of the upper surface of the insulator 216 can be approximately the same.
  • the insulator 222, the insulator 224, the insulator 254, the insulator 244, the insulator 280, the insulator 274, and the insulator 281 are provided over the conductor 453 and the insulator 216.
  • a conductor 305 is embedded in the insulator 222, the insulator 224, the insulator 254, the insulator 244, the insulator 280, the insulator 274, and the insulator 281.
  • the conductor 305 is electrically connected to the conductor 455.
  • the height of the upper surface of the conductor 305 and the height of the upper surface of the insulator 281 can be approximately the same.
  • An insulator 361 is provided over the conductor 305 and the insulator 281.
  • a conductor 317 and a conductor 337 are embedded in the insulator 361.
  • the conductor 337 is electrically connected to the conductor 305 through the conductor 317.
  • the height of the upper surface of the conductor 337 and the height of the upper surface of the insulator 361 can be approximately the same.
  • the insulator 405, the insulator 407, the insulator 409, the insulator 411, and the insulator 413 may function as an interlayer film and may function as a planarization film that covers the concave and convex shapes below each.
  • the top surface of the insulator 411 may be planarized by a planarization process using a chemical mechanical polishing (CMP) method or the like in order to improve planarity.
  • CMP chemical mechanical polishing
  • an insulator that can be used for the insulator 216 or the like can be used.
  • FIG. 6 shows an example in which the conductor 301a, the conductor 301b, and the conductor 305 are formed in the same layer and have the same type of material. With such a configuration, the process can be simplified. Note that the conductor 301a, the conductor 301b, and the conductor 305 may be formed in different layers. In addition, the conductor 301a, the conductor 301b, and the conductor 305 may include different types of materials.
  • the transistor 750 and the transistor 441 preferably have a region overlapping with the light-blocking film 738. With the region where the transistor 750 and the light-blocking film 738 overlap, it is possible to suppress external light from reaching the transistor 750 and the like. By suppressing light reaching the transistor, variation in electrical characteristics of the transistor can be suppressed, so that a highly reliable display device can be obtained.
  • the display device 700A includes a transistor 750A instead of the transistor 750.
  • the transistor 750 and the transistor 750A have different transistor structures. A detailed description of the transistor will be described later.
  • the pixel portion 702 includes a transistor 421, a transistor 754, and a capacitor 790.
  • the source driver circuit portion 704 includes a transistor 441.
  • the display device illustrated in FIG. 8 is different from the display device illustrated in FIG. 3 in that the transistor included in the pixel portion 702 and the transistor included in the source driver circuit portion 704 are formed in different layers.
  • FIG. 8 illustrates cross sections of the transistor 421, the transistor 754, and the transistor 441 in the channel length direction. Since the above description can be referred to for the transistor 441, the transistor 754, and the capacitor 790, detailed description thereof is omitted.
  • the transistor 421 is provided over the substrate 402 and functions as a conductor 423 functioning as a gate electrode, an insulator 425 functioning as a gate insulator, a semiconductor region 427 including a part of the substrate 402, and a source region or a drain region. It has a low resistance region 429a and a low resistance region 429b.
  • the transistor 441 may be either a p-channel type or an n-channel type.
  • the transistor 441 may be a planar transistor.
  • the transistor 441 may be a transistor including a thin semiconductor layer.
  • an insulator 405, an insulator 407, an insulator 409, and an insulator 411 are provided over a substrate 402.
  • a conductor 431 is embedded in the insulator 405, the insulator 407, the insulator 409, and the insulator 411.
  • the conductor 431 is electrically connected to one of a source and a drain of the transistor 421.
  • the height of the upper surface of the conductor 431 and the height of the upper surface of the insulator 411 can be approximately the same.
  • An insulator 413 and an insulator 214 are provided over the conductor 451 and the insulator 411.
  • a conductor 433 is embedded in the insulator 413 and the insulator 214.
  • the conductor 433 is electrically connected to the conductor 431.
  • the height of the upper surface of the conductor 433 and the height of the upper surface of the insulator 214 can be approximately the same.
  • An insulator 216 is provided over the conductor 433 and the insulator 214.
  • a conductor 435 is embedded in the insulator 216.
  • the conductor 435 is electrically connected to the conductor 433.
  • the height of the upper surface of the conductor 435 and the height of the upper surface of the insulator 216 can be approximately the same.
  • the insulator 222, the insulator 224, the insulator 254, the insulator 244, the insulator 280, the insulator 274, and the insulator 281 are provided over the conductor 433 and the insulator 216.
  • a conductor 309 is embedded in the insulator 222, the insulator 224, the insulator 254, the insulator 244, the insulator 280, the insulator 274, and the insulator 281.
  • the conductor 309 is electrically connected to the conductor 455.
  • the height of the upper surface of the conductor 309 and the height of the upper surface of the insulator 281 can be approximately the same.
  • An insulator 361 is provided over the conductor 309 and the insulator 281.
  • a conductor 319 and a conductor 331 are embedded in the insulator 361.
  • the conductor 331 is electrically connected to the conductor 313 through the conductor 319.
  • the height of the upper surface of the conductor 331 and the height of the upper surface of the insulator 361 can be approximately the same.
  • FIG. 8 shows an example in which the conductor 431 and the conductor 451 are formed in the same layer and have the same kind of material.
  • the conductor 433 and the conductor 453 are formed in the same layer and have the same kind of material
  • the conductor 435 and the conductor 455 are formed in the same layer and have the same kind of material.
  • the conductor 301a, the conductor 301b, the conductor 313, and the conductor 305 are formed in the same layer and have the same kind of material.
  • the conductor 311, the conductor 313, the conductor 319, the lower electrode 321, the signal line 710, and the conductor 317 are formed in the same layer and have the same kind of material. With such a configuration, the process can be simplified. These may be formed in different layers. Moreover, you may have a different kind of material, respectively.
  • the transistor 754 and the transistor 421 have overlapping regions.
  • the area occupied by the transistor in the pixel is reduced, so that the pixel can be reduced.
  • a high-definition display device can be obtained.
  • the transistor 754, the transistor 421, and the transistor 441 preferably have a region overlapping with the light-blocking film 738.
  • the region where the transistor 754 and the light-blocking film 738 overlap with each other external light can be prevented from reaching the transistor 754 and the like.
  • variation in electrical characteristics of the transistor can be suppressed, so that a highly reliable display device can be obtained.
  • the display device 700A shown in FIG. 9 is mainly different from the display device 700 shown in FIG. 8 in the following points.
  • the display device 700A includes a transistor 754A instead of the transistor 754.
  • the transistor 754 and the transistor 754A have different transistor structures. A detailed description of the transistor will be described later.
  • 10A, 10B, and 10C are a top view and a cross-sectional view of the transistor 200 that can be used in the display device which is one embodiment of the present invention, and the periphery of the transistor 200.
  • the transistor 200 can be used as a transistor included in the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706.
  • FIG. 10A is a top view of the transistor 200.
  • FIG. 10B and 10C are cross-sectional views of the transistor 200.
  • FIG. 10B is a cross-sectional view taken along dashed-dotted line A1-A2 in FIG. 10A and also a cross-sectional view in the channel length direction of the transistor 200.
  • 10C is a cross-sectional view taken along dashed-dotted line A3-A4 in FIG. 10A and is a cross-sectional view in the channel width direction of the transistor 200.
  • the display device 700 illustrated in FIGS. 2, 3, 6, and 8 includes a transistor 750, a transistor 752, and a transistor 754 as the transistor 200 illustrated in FIGS. 10A, 10B, and 10C. The example which applied is shown.
  • the transistor 200 includes an oxide 230a disposed on a substrate (not shown), an oxide 230b disposed on the oxide 230a, and an oxide 230b.
  • the conductor 260 disposed in the opening, the oxide 230b, the conductor 242a, the conductor 242b, the insulator 280, and the insulator 250 disposed between the conductor 260 and the oxide 230b.
  • the upper surface of the conductor 260 is substantially the same as the upper surfaces of the insulator 250, the insulator 254, the insulator 244, the oxide 230 c, and the insulator 280. It is preferable to agree.
  • the oxide 230a, the oxide 230b, and the oxide 230c may be collectively referred to as the oxide 230.
  • the conductor 242a and the conductor 242b may be collectively referred to as a conductor 242.
  • the side surfaces of the conductors 242a and 242b on the conductor 260 side have a substantially vertical shape.
  • the transistor 200 illustrated in FIGS. 10A and 10B is not limited thereto, and the angle formed between the side surfaces and the bottom surfaces of the conductors 242a and 242b is 10 ° to 80 °, preferably 30 ° to 60 °. It is good.
  • the opposing side surfaces of the conductor 242a and the conductor 242b may have a plurality of surfaces.
  • the insulator 244 and the insulator 254 are interposed between the insulator 224, the oxide 230a, the oxide 230b, the conductor 242a, the conductor 242b, and the oxide 230c. Is preferably arranged.
  • the insulator 254 includes a side surface of the oxide 230c, a top surface and a side surface of the conductor 242a, a top surface and a side surface of the conductor 242b, the oxide 230a, and It is preferable to be in contact with the side surface of the oxide 230b and the top surface of the insulator 224.
  • the insulator 254 is preferably in contact with the side surface of the insulator 241 (the insulator 241a and the insulator 241b).
  • the insulator 244 is preferably provided in contact with the upper surface of the insulator 254.
  • the transistor 200 a structure in which a layer where a channel is formed (hereinafter also referred to as a channel formation region) and three layers of an oxide 230a, an oxide 230b, and an oxide 230c are stacked is shown.
  • the present invention is not limited to this.
  • a structure in which a two-layer structure of the oxide 230b and the oxide 230c or a stacked structure of four or more layers may be provided may be employed.
  • the conductor 260 is illustrated as a two-layer structure, but the present invention is not limited to this.
  • the conductor 260 may have a single layer structure or a stacked structure of three or more layers.
  • each of the oxide 230a, the oxide 230b, and the oxide 230c may have a stacked structure of two or more layers.
  • the oxide 230c has a stacked structure including a first oxide and a second oxide over the first oxide
  • the first oxide has a composition similar to that of the oxide 230b.
  • the second oxide preferably has a composition similar to that of the oxide 230a.
  • the conductor 260 functions as a gate electrode of the transistor, and the conductor 242a and the conductor 242b function as a source electrode or a drain electrode, respectively.
  • the conductor 260 is formed so as to be embedded in the opening of the insulator 280 and the region sandwiched between the conductors 242a and 242b.
  • the arrangement of the conductor 260, the conductor 242a, and the conductor 242b is selected in a self-aligned manner with respect to the opening of the insulator 280. That is, in the transistor 200, the gate electrode can be disposed in a self-aligned manner between the source electrode and the drain electrode. Accordingly, the conductor 260 can be formed without providing a margin for alignment, so that the area occupied by the transistor 200 can be reduced. Thereby, a display apparatus can be made into high definition. Further, the display device can have a narrow frame.
  • the conductor 260 may include a conductor 260a provided inside the insulator 250 and a conductor 260b provided so as to be embedded inside the conductor 260a. preferable.
  • the transistor 200 includes an insulator 214 disposed over a substrate (not shown), an insulator 216 disposed over the insulator 214, and a conductor disposed so as to be embedded in the insulator 216. 205, an insulator 216, an insulator 222 disposed over the conductor 205, and an insulator 224 disposed over the insulator 222. It is preferable that the oxide 230 a be disposed over the insulator 224.
  • an insulator 274 that functions as an interlayer film and an insulator 281 are preferably provided over the transistor 200.
  • the insulator 274 is preferably provided in contact with the top surfaces of the conductor 260, the insulator 250, the insulator 254, the insulator 244, the oxide 230c, and the insulator 280.
  • the insulator 222, the insulator 254, the insulator 244, and the insulator 274 preferably have a function of suppressing diffusion of hydrogen (for example, at least one of a hydrogen atom and a hydrogen molecule).
  • the insulator 222, the insulator 254, the insulator 244, and the insulator 274 preferably have lower hydrogen permeability than the insulator 224, the insulator 250, and the insulator 280.
  • the insulator 222, the insulator 254, the insulator 244, and the insulator 274 preferably have a function of suppressing diffusion of oxygen (for example, at least one of oxygen atoms and oxygen molecules).
  • the insulator 222, the insulator 254, the insulator 244, and the insulator 274 preferably have lower oxygen permeability than the insulator 224, the insulator 250, and the insulator 280.
  • the insulator 224, the oxide 230, and the insulator 250 are separated from the insulator 280 and the insulator 281 by the insulator 254, the insulator 244, and the insulator 274. Therefore, impurities such as hydrogen contained in the insulator 280 and the insulator 281 and excess oxygen can be prevented from entering the insulator 224, the oxide 230a, the oxide 230b, and the insulator 250.
  • a conductor 240 (a conductor 240a and a conductor 240b) that is electrically connected to the transistor 200 and functions as a plug is provided.
  • an insulator 241 (the insulator 241a and the insulator 241b) is provided in contact with a side surface of the conductor 240 functioning as a plug. That is, the insulator 241 is provided in contact with the inner walls of the openings of the insulator 254, the insulator 244, the insulator 280, the insulator 274, and the insulator 281.
  • the first conductor of the conductor 240 may be provided in contact with the side surface of the insulator 241, and the second conductor of the conductor 240 may be further provided inside.
  • the height of the upper surface of the conductor 240 and the height of the upper surface of the insulator 281 can be approximately the same.
  • the transistor 200 has a structure in which the first conductor of the conductor 240 and the second conductor of the conductor 240 are stacked, the present invention is not limited to this.
  • the conductor 240 may be provided as a single layer or a stacked structure of three or more layers. When a structure has a laminated structure, an ordinal number may be given in the order of formation to be distinguished.
  • a metal oxide functioning as an oxide semiconductor (hereinafter also referred to as an oxide semiconductor) is used for the oxide 230 (the oxide 230a, the oxide 230b, and the oxide 230c) including a channel formation region. It is preferable to use it.
  • the metal oxide serving as the channel formation region of the oxide 230 a metal oxide having a band gap of 2 eV or more, preferably 2.5 eV or more is preferably used. Since the transistor 200 using an oxide semiconductor with a wide band gap for a channel formation region has extremely small leakage current (off-state current) in a non-conduction state, a display device with low power consumption can be provided.
  • the oxide 230 includes an In-M-Zn oxide (the element M is aluminum, gallium, yttrium, tin, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium) It is preferable to use a metal oxide such as neodymium, hafnium, tantalum, tungsten, or magnesium.
  • the element M may be aluminum, gallium, yttrium, or tin.
  • indium oxide, zinc oxide, In—Ga oxide, In—Zn oxide, Ga—Zn oxide, or gallium oxide may be used as the oxide 230.
  • the thickness of the region that does not overlap with the conductor 242 may be smaller than the thickness of the region that overlaps with the conductor 242. This is formed by removing a part of the upper surface of the oxide 230b when forming the conductor 242a and the conductor 242b.
  • a region with low resistance may be formed in the vicinity of the interface with the conductive film. In this manner, by removing the low resistance region located between the conductors 242a and 242b on the top surface of the oxide 230b, formation of a channel in the region can be prevented.
  • a display device having a small size transistor and high definition can be provided.
  • a display device having a transistor with high on-state current and high luminance can be provided.
  • a display device having a fast operation and a fast operation can be provided.
  • a highly reliable display device including a transistor with stable electric characteristics can be provided.
  • a display device having a transistor with low off-state current and low power consumption can be provided.
  • the conductor 205 is disposed so as to overlap with the oxide 230 and the conductor 260.
  • the conductor 205 is preferably provided so as to be embedded in the insulator 216.
  • the flatness of the upper surface of the conductor 205 is preferably improved.
  • the average surface roughness (Ra) of the upper surface of the conductor 205 may be 1 nm or less, preferably 0.5 nm or less, more preferably 0.3 nm or less. Accordingly, the flatness of the insulator 224 formed over the conductor 205 can be improved, and the crystallinity of the oxide 230a, the oxide 230b, and the oxide 230c can be improved.
  • the conductor 260 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 205 may function as a second gate (also referred to as a bottom gate) electrode.
  • Vth of the transistor 200 can be controlled by changing the potential applied to the conductor 205 independently of the potential applied to the conductor 260 without being interlocked.
  • Vth of the transistor 200 can be made higher than 0 V and off-state current can be reduced. Therefore, when a negative potential is applied to the conductor 205, the drain current when the potential applied to the conductor 260 is 0 V can be made smaller than when a negative potential is not applied.
  • the conductor 205 is preferably provided larger than the channel formation region in the oxide 230.
  • the conductor 205 is preferably extended also in a region outside the end portion intersecting with the channel width direction of the oxide 230. That is, it is preferable that the conductor 205 and the conductor 260 overlap with each other with an insulator outside the side surface in the channel width direction of the oxide 230.
  • the channel formation region of the oxide 230 is electrically isolated by the electric field of the conductor 260 functioning as the first gate electrode and the electric field of the conductor 205 functioning as the second gate electrode. Can be surrounded.
  • the conductor 205 is extended to function as wiring.
  • the present invention is not limited to this, and a conductor functioning as a wiring may be provided below the conductor 205.
  • One conductor 205 is not necessarily provided for each transistor.
  • the conductor 205 may be shared by a plurality of transistors.
  • the conductor 205 is preferably formed using a conductive material mainly containing tungsten, copper, or aluminum. Note that although the conductor 205 is illustrated as a single layer, it may have a stacked structure, for example, a stack of titanium, titanium nitride, and the above conductive material.
  • a function of suppressing diffusion of impurities such as a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, a nitrogen oxide molecule (N 2 O, NO, NO 2, and the like) or a copper atom under the conductor 205
  • a conductor having (the above-mentioned impurities are hardly transmitted) may be used.
  • a conductor having a function of suppressing diffusion of oxygen for example, at least one of oxygen atoms and oxygen molecules.
  • the function of suppressing diffusion of impurities or oxygen is a function of suppressing diffusion of any one or all of the impurities and oxygen.
  • the conductivity of the conductor 205 can be suppressed from being reduced.
  • the conductor having a function of suppressing oxygen diffusion for example, tantalum, tantalum nitride, ruthenium, or ruthenium oxide is preferably used. Therefore, the first conductor of the conductor 205 may be a single layer or a stack of the above conductive materials.
  • the insulator 214 preferably functions as a barrier insulating film which suppresses impurities such as water or hydrogen from entering the transistor 200 from the substrate side. Therefore, the insulator 214 has a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitric oxide molecules (N 2 O, NO, NO 2, and the like) and copper atoms. (It is difficult for the impurities to permeate.) It is preferable to use an insulating material. Alternatively, it is preferable to use an insulating material having a function of suppressing diffusion of oxygen (for example, at least one of an oxygen atom and an oxygen molecule) (the oxygen hardly transmits).
  • the insulator 214 it is preferable to use aluminum oxide or silicon nitride as the insulator 214.
  • impurities such as water or hydrogen from the substrate side to the transistor 200 side with respect to the insulator 214 can be suppressed.
  • diffusion of oxygen contained in the insulator 224 and the like to the substrate side with respect to the insulator 214 can be suppressed.
  • the insulator 216, the insulator 280, and the insulator 281 that function as an interlayer film preferably have a lower dielectric constant than that of the insulator 214.
  • parasitic capacitance generated between the wirings can be reduced.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide added with fluorine, silicon oxide added with carbon, carbon, and nitrogen were added. Silicon oxide, silicon oxide having holes, or the like may be used as appropriate.
  • the insulator 216 may have a laminated structure.
  • an insulator similar to the insulator 214 may be provided at least in a portion in contact with the side surface of the conductor 205.
  • the conductor 205 can be prevented from being oxidized by oxygen contained in the insulator 216.
  • the conductor 205 can suppress absorption of oxygen contained in the insulator 216.
  • the insulator 222 and the insulator 224 have a function as a gate insulator.
  • the insulator 224 in contact with the oxide 230 desorbs oxygen by heating.
  • oxygen released by heating may be referred to as excess oxygen.
  • the insulator 224 may be formed using silicon oxide, silicon oxynitride, or the like as appropriate.
  • an oxide material from which part of oxygen is released by heating is preferably used as the insulator 224.
  • the oxide that desorbs oxygen by heating means that the amount of desorbed oxygen in terms of oxygen atom is 1.0 ⁇ 10 18 atoms / cm 3 or more, preferably 1 in TDS (Thermal Desorption Spectroscopy) analysis.
  • the oxide film is 0.0 ⁇ 10 19 atoms / cm 3 or more, more preferably 2.0 ⁇ 10 19 atoms / cm 3 or more, or 3.0 ⁇ 10 20 atoms / cm 3 or more.
  • the surface temperature of the film at the time of the TDS analysis is preferably in the range of 100 ° C. to 700 ° C., or 100 ° C. to 400 ° C.
  • the insulator 224 may have a region where the thickness of the region that does not overlap with the insulator 254 and does not overlap with the oxide 230b is smaller than the thickness of other regions. is there.
  • the thickness of a region that does not overlap with the insulator 254 and does not overlap with the oxide 230b is preferably a thickness that can sufficiently diffuse the oxygen.
  • the insulator 222 preferably functions as a barrier insulating film for suppressing impurities such as water or hydrogen from entering the transistor 200 from the substrate side, like the insulator 214.
  • the insulator 222 preferably has lower hydrogen permeability than the insulator 224.
  • the insulator 222 preferably has a function of suppressing the diffusion of oxygen (for example, at least one of oxygen atoms, oxygen molecules, and the like) (the oxygen is difficult to permeate).
  • the insulator 222 preferably has lower oxygen permeability than the insulator 224.
  • the insulator 222 has a function of suppressing diffusion of oxygen and impurities, which is preferable because oxygen included in the oxide 230 can be prevented from diffusing to the substrate side.
  • the conductor 205 can be prevented from reacting with the oxygen included in the insulator 224 and the oxide 230.
  • an insulator containing one or both oxides of aluminum and hafnium which are insulating materials may be used.
  • the insulator containing one or both of aluminum and hafnium aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • the insulator 222 suppresses release of oxygen from the oxide 230 and entry of impurities such as hydrogen from the peripheral portion of the transistor 200 into the oxide 230. Acts as a layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon insulator, silicon oxynitride, or silicon nitride may be stacked over the above insulator.
  • the insulator 222 is made of, for example, aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ) or (Ba, Sr) TiO 3 (BST). Insulators may be used in a single layer or stacked layers. As transistor miniaturization and higher integration progress, problems such as leakage current may occur due to thinning of the gate insulator. By using a high-k material for the insulator functioning as a gate insulator, the gate potential during transistor operation can be reduced while maintaining the physical film thickness.
  • the insulator 222 and the insulator 224 may have a stacked structure of two or more layers. In that case, it is not limited to the laminated structure which consists of the same material, The laminated structure which consists of a different material may be sufficient. For example, an insulator similar to the insulator 224 may be provided below the insulator 222.
  • the oxide 230 includes an oxide 230a, an oxide 230b on the oxide 230a, and an oxide 230c on the oxide 230b.
  • the oxide 230a under the oxide 230b, diffusion of impurities from the structure formed below the oxide 230a to the oxide 230b can be suppressed.
  • the oxide 230c over the oxide 230b, diffusion of impurities from the structure formed above the oxide 230c to the oxide 230b can be suppressed.
  • the oxide 230 preferably has a stacked structure of oxides having different atomic ratios of metal atoms. Specifically, in the metal oxide used for the oxide 230a, the atomic ratio of the element M in the constituent element is larger than the atomic ratio of the element M in the constituent element in the metal oxide used for the oxide 230b. It is preferable. In the metal oxide used for the oxide 230a, the atomic ratio of the element M to In is preferably larger than the atomic ratio of the element M to In in the metal oxide used for the oxide 230b. In the metal oxide used for the oxide 230b, the atomic ratio of In to the element M is preferably larger than the atomic ratio of In to the element M in the metal oxide used for the oxide 230a. As the oxide 230c, a metal oxide that can be used for the oxide 230a or the oxide 230b can be used.
  • the oxide 230a, the oxide 230b, and the oxide 230c preferably have crystallinity, and in particular, CAAC-OS is preferably used.
  • An oxide having crystallinity such as a CAAC-OS has a dense structure with few impurities and defects (such as oxygen vacancies) and high crystallinity. Accordingly, extraction of oxygen from the oxide 230b due to the source electrode or the drain electrode can be suppressed. Accordingly, even when heat treatment is performed, extraction of oxygen from the oxide 230b can be reduced, so that the transistor 200 is stable with respect to a high temperature (so-called thermal budget) in the manufacturing process.
  • the energy at the lower end of the conduction band of the oxide 230a and the oxide 230c is higher than the energy at the lower end of the conduction band of the oxide 230b.
  • the electron affinity of the oxide 230a and the oxide 230c is preferably smaller than the electron affinity of the oxide 230b.
  • the oxide 230c is preferably a metal oxide that can be used for the oxide 230a.
  • the atomic ratio of the element M in the constituent element is larger than the atomic ratio of the element M in the constituent element in the metal oxide used for the oxide 230b. It is preferable.
  • the atomic ratio of the element M to In is preferably larger than the atomic ratio of the element M to In in the metal oxide used for the oxide 230b.
  • the atomic ratio of In to the element M is preferably larger than the atomic ratio of In to the element M in the metal oxide used for the oxide 230c.
  • the energy level at the lower end of the conduction band changes gently.
  • the energy level at the lower end of the conduction band at the junction of the oxide 230a, the oxide 230b, and the oxide 230c is continuously changed or continuously joined.
  • the defect state density of the mixed layer formed at the interface between the oxide 230a and the oxide 230b and the interface between the oxide 230b and the oxide 230c is preferably low.
  • the oxide 230a and the oxide 230b, and the oxide 230b and the oxide 230c have a common element (main component) in addition to oxygen, so that a mixed layer with a low density of defect states is formed. can do.
  • the oxide 230b is an In—Ga—Zn oxide
  • an In—Ga—Zn oxide, a Ga—Zn oxide, a gallium oxide, or the like may be used as the oxide 230a and the oxide 230c.
  • the oxide 230c may have a stacked structure.
  • a stacked structure of gallium oxide can be used.
  • a stacked structure of an In—Ga—Zn oxide and an oxide containing no In may be used as the oxide 230c.
  • the oxide 230c has a stacked structure
  • the main path of the carrier is the oxide 230b.
  • the oxide 230a and the oxide 230c have the above structure, the density of defect states at the interface between the oxide 230a and the oxide 230b and the interface between the oxide 230b and the oxide 230c can be reduced. Therefore, the influence on carrier conduction due to interface scattering is reduced, and the transistor 200 can obtain a high on-state current and a high frequency characteristic. Note that in the case where the oxide 230c has a stacked structure, in addition to the effect of reducing the defect state density at the interface between the oxide 230b and the oxide 230c, the constituent element of the oxide 230c is It is expected to suppress diffusion to the surface.
  • the oxide 230c has a stacked structure and an oxide not containing In is positioned above the stacked structure, In that can be diffused to the insulator 250 side can be suppressed. Since the insulator 250 functions as a gate insulator, when In is diffused, transistor characteristics are deteriorated. Therefore, with the oxide 230c having a stacked structure, a highly reliable display device can be provided.
  • a metal oxide that functions as an oxide semiconductor is preferably used.
  • a metal oxide having a band gap of 2 eV or more, preferably 2.5 eV or more is preferably used. In this manner, off-state current of a transistor can be reduced by using a metal oxide having a large band gap. By using such a transistor, a display device with low power consumption can be provided.
  • a conductor 242 (conductor 242a and conductor 242b) functioning as a source electrode and a drain electrode is provided over the oxide 230b.
  • the conductor 242 include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, It is preferable to use a metal element selected from lanthanum, an alloy containing the above metal element as a component, or an alloy combining the above metal elements.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, or the like is used. It is preferable. Also, tantalum nitride, titanium nitride, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, and oxide containing lanthanum and nickel are difficult to oxidize. A conductive material or a material that maintains conductivity even when oxygen is absorbed is preferable.
  • the oxygen concentration may be reduced in the vicinity of the conductor 242 of the oxide 230.
  • a metal compound layer including a metal contained in the conductor 242 and a component of the oxide 230 may be formed in the vicinity of the conductor 242 of the oxide 230. In such a case, the carrier density increases in a region near the conductor 242 of the oxide 230, and the region becomes a low-resistance region.
  • the region between the conductors 242a and 242b is formed so as to overlap with the opening of the insulator 280. Accordingly, the conductor 260 can be disposed in a self-aligned manner between the conductor 242a and the conductor 242b.
  • the insulator 250 functions as a gate insulator.
  • the insulator 250 is preferably provided in contact with the upper surface of the oxide 230c.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, or silicon oxide having a hole is used. be able to.
  • silicon oxide and silicon oxynitride are preferable because they are stable against heat.
  • the concentration of impurities such as water or hydrogen in the insulator 250 is reduced.
  • the thickness of the insulator 250 is preferably greater than or equal to 1 nm and less than or equal to 20 nm.
  • a metal oxide may be provided between the insulator 250 and the conductor 260.
  • the metal oxide preferably suppresses oxygen diffusion from the insulator 250 to the conductor 260. Thus, oxidation of the conductor 260 due to oxygen in the insulator 250 can be suppressed.
  • the metal oxide may function as a part of the gate insulator. Therefore, when silicon oxide, silicon oxynitride, or the like is used for the insulator 250, the metal oxide is preferably a metal oxide that is a high-k material with a high relative dielectric constant.
  • the gate insulator has a stacked structure of the insulator 250 and the metal oxide, a stacked structure having high relative dielectric constant and stability against heat can be obtained. Therefore, it is possible to reduce the gate potential applied during transistor operation while maintaining the physical film thickness of the gate insulator.
  • an equivalent oxide thickness (EOT: Equivalent Oxide Thickness) of an insulator functioning as a gate insulator can be reduced.
  • a metal oxide containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, or the like is used. it can.
  • the conductor 260 is shown as a two-layer structure in FIG. 10, but may have a single-layer structure or a laminated structure of three or more layers.
  • the conductor 260a has a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitric oxide molecules (N 2 O, NO, NO 2, etc.) and copper atoms. It is preferable to use a conductor having the same. Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (for example, at least one of oxygen atoms and oxygen molecules).
  • the conductor 260a has a function of suppressing diffusion of oxygen, it is possible to prevent the conductivity of the conductor 260b from being oxidized by the oxygen contained in the insulator 250 and the conductivity from being lowered.
  • tantalum, tantalum nitride, ruthenium, or ruthenium oxide is preferably used as the conductive material having a function of suppressing oxygen diffusion.
  • the conductor 260b be made of a conductive material mainly containing tungsten, copper, or aluminum.
  • a conductor having high conductivity is preferably used.
  • a conductive material containing tungsten, copper, or aluminum as a main component can be used.
  • the conductor 260b may have a stacked structure, for example, a stacked structure of titanium, titanium nitride, and the conductive material.
  • the side surface of the oxide 230 is a conductor. It is arranged so as to cover with 260. Accordingly, the electric field of the conductor 260 functioning as the first gate electrode is easily applied to the side surface of the oxide 230. Thus, the on-state current of the transistor 200 can be increased and the frequency characteristics can be improved.
  • the insulator 254 preferably functions as a barrier insulating film which prevents impurities such as water or hydrogen from entering the transistor 200 from the insulator 280 side, like the insulator 214 and the like.
  • the insulator 254 preferably has lower hydrogen permeability than the insulator 224.
  • the insulator 254 includes a side surface of the oxide 230c, a top surface and a side surface of the conductor 242a, a top surface and a side surface of the conductor 242b, and a side surface of the oxide 230a.
  • the oxide 230b is preferably in contact with the side surface of the oxide 230b and the top surface of the insulator 224.
  • hydrogen contained in the insulator 280 can enter the oxide 230 from the top surface or the side surface of the conductor 242a, the conductor 242b, the oxide 230a, the oxide 230b, and the insulator 224. Can be suppressed.
  • the insulator 254 preferably has a function of suppressing diffusion of oxygen (for example, at least one of oxygen atoms and oxygen molecules) (the oxygen is difficult to permeate).
  • the insulator 254 preferably has lower oxygen permeability than the insulator 280 or the insulator 224.
  • the insulator 254 is preferably formed using a sputtering method.
  • oxygen can be added in the vicinity of the region of the insulator 224 that is in contact with the insulator 254. Accordingly, oxygen can be supplied from the region into the oxide 230 through the insulator 224.
  • the insulator 254 has a function of suppressing diffusion of oxygen upward, whereby oxygen can be prevented from diffusing from the oxide 230 to the insulator 280.
  • the insulator 222 has a function of suppressing diffusion of oxygen downward, whereby oxygen can be prevented from diffusing from the oxide 230 to the substrate side. In this manner, oxygen is supplied to the channel formation region of the oxide 230. Accordingly, oxygen vacancies in the oxide 230 can be reduced, and the transistor can be prevented from being normally on.
  • an insulator containing one or both of aluminum and hafnium may be formed.
  • the insulator including one or both of aluminum and hafnium aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • the insulator 244 preferably functions as a barrier insulating film which prevents impurities such as water or hydrogen from entering the transistor 200 from the insulator 280 side, like the insulator 214 and the like.
  • the insulator 244 preferably has lower hydrogen permeability than the insulator 224.
  • the insulator 244 is preferably disposed so as to be in contact with the insulator 254. With such a structure, hydrogen contained in the insulator 280 can be prevented from entering the oxide 230 from the side surfaces of the conductor 260, the oxide 230c, and the insulator 250.
  • the insulator 280 can be the insulator 254 or the insulator 244.
  • the insulator 244 preferably has a function of suppressing the diffusion of oxygen (for example, at least one of oxygen atoms and oxygen molecules) (the oxygen is difficult to permeate).
  • the insulator 244 preferably has lower oxygen permeability than the insulator 224.
  • an insulator containing aluminum nitride may be used.
  • a nitride insulator satisfying a composition formula of AlNx (x is a real number greater than 0 and equal to or less than 2, preferably x is greater than 0.5 and equal to or less than 1.5) is preferably used.
  • a film having excellent insulating properties and excellent thermal conductivity can be obtained, so that heat dissipation of heat generated when the transistor 200 is driven can be improved.
  • the insulator 244 can be formed using aluminum titanium nitride, titanium nitride, or the like.
  • the film by using a sputtering method because the film can be formed without using a highly oxidizing gas such as oxygen or ozone as the film forming gas.
  • a highly oxidizing gas such as oxygen or ozone as the film forming gas.
  • silicon nitride, silicon nitride oxide, or the like can be used.
  • an insulator containing one or both of aluminum and hafnium may be formed.
  • the insulator including one or both of aluminum and hafnium aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • the insulator 244 is preferably formed using an ALD (Atomic Layer Deposition) method. Since the ALD method is a film-forming method with good coverage, it is possible to prevent step breakage and the like from being formed due to the unevenness of the insulator 244.
  • the insulator 280 is provided over the insulator 224, the oxide 230, and the conductor 242 with the insulator 244 and the insulator 254 interposed therebetween.
  • the insulator 280 silicon oxide, silicon oxynitride, silicon nitride oxide, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, silicon oxide having a hole, or the like is used. It is preferable to have.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • a material such as silicon oxide, silicon oxynitride, or silicon oxide having a hole is preferable because a region containing oxygen that is released by heating can be easily formed.
  • the concentration of impurities such as water or hydrogen in the insulator 280 is reduced. Further, the upper surface of the insulator 280 may be planarized.
  • the insulator 274 preferably functions as a barrier insulating film that suppresses impurities such as water or hydrogen from entering the insulator 280 from above, like the insulator 214 and the like.
  • a barrier insulating film that suppresses impurities such as water or hydrogen from entering the insulator 280 from above, like the insulator 214 and the like.
  • an insulator that can be used for the insulator 214, the insulator 254, and the like may be used, for example.
  • an insulator 281 that functions as an interlayer film is preferably provided over the insulator 274.
  • the insulator 281 preferably has reduced concentration of impurities such as water or hydrogen in the film.
  • the conductor 240a and the conductor 240b are disposed in openings formed in the insulator 281, the insulator 274, the insulator 280, and the insulator 244.
  • the conductor 240a and the conductor 240b are provided to face each other with the conductor 260 interposed therebetween. Note that the top surfaces of the conductors 240a and 240b may be flush with the top surface of the insulator 281.
  • an insulator 241a is provided in contact with the inner walls of the openings of the insulator 281, the insulator 274, the insulator 280, the insulator 244, and the insulator 254, and a first conductor of the conductor 240a is in contact with the side surface thereof. Is formed.
  • a conductor 242a is located at least at a part of the bottom of the opening, and the conductor 240a is in contact with the conductor 242a.
  • the insulator 241b is provided in contact with the inner walls of the openings of the insulator 281, the insulator 274, the insulator 280, the insulator 244, and the insulator 254, and the first conductor of the conductor 240b is in contact with the side surface thereof.
  • the body is formed.
  • the conductor 242b is located at least at a part of the bottom of the opening, and the conductor 240b is in contact with the conductor 242b.
  • the conductive material 240a and the conductive material 240b are preferably formed using a conductive material containing tungsten, copper, or aluminum as a main component.
  • the conductor 240a and the conductor 240b may have a stacked structure.
  • the conductor in contact with the oxide 230a, the oxide 230b, the conductor 242, the insulator 244, the insulator 254, the insulator 280, the insulator 274, and the insulator 281 includes It is preferable to use the above-described conductor having a function of suppressing diffusion of impurities such as water or hydrogen.
  • impurities such as water or hydrogen.
  • tantalum, tantalum nitride, titanium, titanium nitride, ruthenium, or ruthenium oxide is preferably used.
  • the conductive material having a function of suppressing diffusion of impurities such as water or hydrogen may be used in a single layer or a stacked layer.
  • oxygen added to the insulator 280 can be prevented from being absorbed by the conductor 240a and the conductor 240b.
  • impurities such as water or hydrogen from an upper layer than the insulator 281 can be prevented from entering the oxide 230 through the conductor 240a and the conductor 240b.
  • an insulator that can be used for the insulator 244 or the like may be used. Since the insulator 241a and the insulator 241b are provided in contact with the insulator 254 and the insulator 244, an impurity such as water or hydrogen enters the oxide 230 through the conductor 240a and the conductor 240b. Can be suppressed. In addition, oxygen contained in the insulator 280 can be prevented from being absorbed by the conductors 240a and 240b.
  • an ALD method or a CVD (Chemical Vapor Deposition) method can be used for the formation of the insulators 241a and 241b.
  • a conductor functioning as a wiring may be disposed in contact with the upper surface of the conductor 240a and the upper surface of the conductor 240b.
  • a conductive material containing tungsten, copper, or aluminum as a main component is preferably used.
  • the conductor may have a stacked structure, for example, a stack of titanium, titanium nitride, and the conductive material.
  • the conductor may be formed so as to be embedded in an opening provided in the insulator.
  • the resistivity is 1.0 ⁇ 10 13 ⁇ cm or more and 1.0 ⁇ 10 15 ⁇ cm or less, preferably 5.0 ⁇ 10 13 ⁇ cm or more and 5.0 ⁇ 10 14 so as to cover the conductor. It is preferable to provide an insulator of ⁇ cm or less. By providing an insulator having the above-described resistivity on the conductor, the insulator disperses charges accumulated between the wiring of the transistor 200A, the conductor, and the like while maintaining insulation. It is preferable because it can suppress poor characteristics and electrostatic breakdown of the transistor due to the charge and an electronic device including the transistor.
  • Insulator examples include an insulating oxide, nitride, oxynitride, nitride oxide, metal oxide, metal oxynitride, and metal nitride oxide.
  • the transistor when the transistor is miniaturized and highly integrated, problems such as leakage current may occur due to thinning of the gate insulator.
  • a high-k material for the insulator functioning as a gate insulator the voltage during transistor operation can be reduced while maintaining the physical film thickness.
  • a parasitic capacitance generated between wirings can be reduced by using a material having a low relative dielectric constant for the insulator functioning as an interlayer film. Therefore, the material may be selected according to the function of the insulator.
  • Insulators having a high relative dielectric constant include gallium oxide, hafnium oxide, zirconium oxide, oxides containing aluminum and hafnium, oxynitrides containing aluminum and hafnium, oxides containing silicon and hafnium, silicon and hafnium.
  • an oxynitride having silicon, or a nitride having silicon and hafnium are examples of gallium oxide, hafnium oxide, zirconium oxide, oxides containing aluminum and hafnium, oxynitrides containing aluminum and hafnium, oxides containing silicon and hafnium, silicon and hafnium.
  • Insulators having a low dielectric constant include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, For example, silicon oxide having a hole or resin may be used.
  • a transistor including an oxide semiconductor is an insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen (the insulator 214, the insulator 222, the insulator 254, the insulator 244, the insulator 274, and the like).
  • the electrical characteristics of the transistor can be stabilized by enclosing it with.
  • the insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, and zirconium.
  • An insulator containing lanthanum, neodymium, hafnium, or tantalum may be used in a single layer or a stacked layer.
  • an insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen
  • a metal oxide such as tantalum oxide, or a metal nitride such as aluminum nitride, aluminum nitride titanium, titanium nitride, silicon nitride oxide, or silicon nitride can be used.
  • the insulator functioning as a gate insulator is preferably an insulator having a region containing oxygen that is desorbed by heating.
  • the oxide 230 By using a structure in which silicon oxide or silicon oxynitride including a region containing oxygen which is released by heating is in contact with the oxide 230, oxygen vacancies in the oxide 230 can be compensated.
  • Conductor aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, lanthanum It is preferable to use a metal element selected from the above, an alloy including the above-described metal element as a component, an alloy combining the above-described metal elements, or the like.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, or the like is used. It is preferable. Also, tantalum nitride, titanium nitride, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, and oxide containing lanthanum and nickel are difficult to oxidize.
  • a conductive material or a material that maintains conductivity even when oxygen is absorbed is preferable.
  • a semiconductor with high electrical conductivity typified by polycrystalline silicon containing an impurity element such as phosphorus, or silicide such as nickel silicide may be used.
  • a plurality of conductive layers formed of the above materials may be stacked.
  • a stacked structure in which the above-described material containing a metal element and a conductive material containing oxygen may be combined.
  • a stacked structure in which the above-described material containing a metal element and a conductive material containing nitrogen are combined may be employed.
  • a stacked structure of a combination of the above-described material containing a metal element, a conductive material containing oxygen, and a conductive material containing nitrogen may be employed.
  • the conductor functioning as the gate electrode has a stacked structure in which the above-described material containing a metal element and the conductive material containing oxygen are combined. Is preferred.
  • a conductive material containing oxygen is preferably provided on the channel formation region side.
  • a conductive material containing oxygen and a metal element contained in a metal oxide in which a channel is formed as a conductor functioning as a gate electrode it is preferable to use a conductive material containing oxygen and a metal element contained in a metal oxide in which a channel is formed as a conductor functioning as a gate electrode.
  • the above-described conductive material containing a metal element and nitrogen may be used.
  • a conductive material containing nitrogen such as titanium nitride or tantalum nitride may be used.
  • Indium tin oxide may be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • a metal oxide functioning as an oxide semiconductor (hereinafter also referred to as an oxide semiconductor) is preferably used.
  • an oxide semiconductor a metal oxide functioning as an oxide semiconductor
  • the metal oxide applicable to the oxide 230 which concerns on this invention is demonstrated.
  • the oxide semiconductor preferably contains at least indium or zinc. In particular, it is preferable to contain indium and zinc. In addition to these, it is preferable that aluminum, gallium, yttrium, tin, or the like is contained. Further, one or more selected from boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, or the like may be included.
  • the oxide semiconductor is an In-M-Zn oxide containing indium, an element M, and zinc is considered.
  • the element M is aluminum, gallium, yttrium, tin, or the like.
  • Other elements applicable to the element M include boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, and magnesium.
  • the element M may be a combination of a plurality of the aforementioned elements.
  • metal oxides containing nitrogen may be collectively referred to as metal oxides.
  • a metal oxide containing nitrogen may be referred to as a metal oxynitride.
  • composition of metal oxide A structure of a CAC (Cloud-Aligned Composite) -OS that can be used for the transistor disclosed in one embodiment of the present invention is described below.
  • CAAC c-axis aligned crystal
  • CAC Cloud-Aligned Composite
  • CAC-OS or CAC-metal oxide has a conductive function in a part of the material and an insulating function in a part of the material, and the whole material has a function as a semiconductor.
  • the conductive function is a function of flowing electrons (or holes) serving as carriers
  • the insulating function is an electron serving as carriers. It is a function that does not flow.
  • a function of switching (a function of turning on / off) can be imparted to CAC-OS or CAC-metal oxide by causing the conductive function and the insulating function to act complementarily. In CAC-OS or CAC-metal oxide, by separating each function, both functions can be maximized.
  • CAC-OS or CAC-metal oxide has a conductive region and an insulating region.
  • the conductive region has the above-described conductive function
  • the insulating region has the above-described insulating function.
  • the conductive region and the insulating region may be separated at the nanoparticle level.
  • the conductive region and the insulating region may be unevenly distributed in the material, respectively.
  • the conductive region may be observed with the periphery blurred and connected in a cloud shape.
  • the conductive region and the insulating region are dispersed in the material with a size of 0.5 nm to 10 nm, preferably 0.5 nm to 3 nm, respectively. There is.
  • CAC-OS or CAC-metal oxide is composed of components having different band gaps.
  • CAC-OS or CAC-metal oxide includes a component having a wide gap caused by an insulating region and a component having a narrow gap caused by a conductive region.
  • the carrier when the carrier flows, the carrier mainly flows in the component having the narrow gap.
  • the component having a narrow gap acts in a complementary manner to the component having a wide gap, and the carrier flows through the component having the wide gap in conjunction with the component having the narrow gap. Therefore, when the CAC-OS or the CAC-metal oxide is used for a channel formation region of a transistor, high current driving force, that is, high on-state current and high field-effect mobility can be obtained in the on-state of the transistor.
  • CAC-OS or CAC-metal oxide can also be called a matrix composite material (metal matrix composite) or a metal matrix composite material (metal matrix composite).
  • An oxide semiconductor is classified into a single crystal oxide semiconductor and a non-single-crystal oxide semiconductor.
  • the non-single-crystal oxide semiconductor include a CAAC-OS (c-axis aligned crystal oxide semiconductor), a polycrystalline oxide semiconductor, an nc-OS (nanocrystalline oxide semiconductor), and a pseudo-amorphous oxide semiconductor (a-like oxide semiconductor).
  • OS amorphous-like oxide semiconductor) and amorphous oxide semiconductor.
  • the CAAC-OS has a c-axis orientation and a crystal structure in which a plurality of nanocrystals are connected in the ab plane direction and has a strain.
  • the strain refers to a portion where the orientation of the lattice arrangement changes between a region where the lattice arrangement is aligned and a region where another lattice arrangement is aligned in a region where a plurality of nanocrystals are connected.
  • Nanocrystals are based on hexagons, but are not limited to regular hexagons and may be non-regular hexagons.
  • a lattice arrangement such as a pentagon and a heptagon in the distortion.
  • a clear crystal grain boundary also referred to as a grain boundary
  • the formation of crystal grain boundaries is suppressed by the distortion of the lattice arrangement. This is because the CAAC-OS can tolerate distortion due to the fact that the arrangement of oxygen atoms is not dense in the ab plane direction and the bond distance between atoms changes due to substitution of metal elements. This is probably because of this.
  • the CAAC-OS includes a layered crystal in which a layer containing indium and oxygen (hereinafter referred to as In layer) and a layer including elements M, zinc, and oxygen (hereinafter referred to as (M, Zn) layers) are stacked.
  • In layer a layer containing indium and oxygen
  • M, Zn elements M, zinc, and oxygen
  • indium and the element M can be replaced with each other, and when the element M in the (M, Zn) layer is replaced with indium, it can also be expressed as an (In, M, Zn) layer. Further, when indium in the In layer is replaced with the element M, it can also be expressed as an (In, M) layer.
  • CAAC-OS is an oxide semiconductor with high crystallinity.
  • CAAC-OS cannot confirm a clear crystal grain boundary, it can be said that a decrease in electron mobility due to the crystal grain boundary hardly occurs.
  • the CAAC-OS can be said to be an oxide semiconductor with few impurities and defects (such as oxygen vacancies). Therefore, the physical properties of the oxide semiconductor including a CAAC-OS are stable. Therefore, an oxide semiconductor including a CAAC-OS is resistant to heat and has high reliability.
  • Nc-OS has periodicity in atomic arrangement in a minute region (for example, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
  • the nc-OS has no regularity in crystal orientation between different nanocrystals. Therefore, orientation is not seen in the whole film. Therefore, the nc-OS may not be distinguished from an a-like OS or an amorphous oxide semiconductor depending on an analysis method.
  • the a-like OS is an oxide semiconductor having a structure between the nc-OS and the amorphous oxide semiconductor.
  • the a-like OS has a void or a low density region. That is, the a-like OS has lower crystallinity than the nc-OS and the CAAC-OS.
  • Oxide semiconductors have various structures and have different characteristics.
  • the oxide semiconductor of one embodiment of the present invention may include two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, an nc-OS, and a CAAC-OS.
  • the oxide semiconductor for a transistor, a transistor with high field-effect mobility can be realized. In addition, a highly reliable transistor can be realized.
  • an oxide semiconductor with low carrier density is preferably used.
  • the impurity concentration in the oxide semiconductor film may be decreased and the defect level density may be decreased.
  • a low impurity concentration and a low density of defect states are referred to as high purity intrinsic or substantially high purity intrinsic.
  • the oxide semiconductor has a carrier density of less than 8 ⁇ 10 11 / cm 3 , preferably less than 1 ⁇ 10 11 / cm 3 , more preferably less than 1 ⁇ 10 10 / cm 3 , and 1 ⁇ 10 ⁇ 9 / What is necessary is just to be cm 3 or more.
  • a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has a low defect level density and thus may have a low trap level density.
  • the charge trapped in the trap level of the oxide semiconductor takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel formation region is formed in an oxide semiconductor with a high trap state density may have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metal, alkaline earth metal, iron, nickel, silicon, and the like.
  • the concentration of silicon or carbon in the oxide semiconductor and the concentration of silicon or carbon in the vicinity of the interface with the oxide semiconductor are 2 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide semiconductor contains an alkali metal or an alkaline earth metal
  • a defect level is formed and carriers may be generated in some cases. Therefore, a transistor including an oxide semiconductor containing an alkali metal or an alkaline earth metal is likely to be normally on. Therefore, it is preferable to reduce the concentration of alkali metal or alkaline earth metal in the oxide semiconductor.
  • the concentration of alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • nitrogen in the oxide semiconductor is preferably reduced as much as possible.
  • the nitrogen concentration in the oxide semiconductor is less than 5 ⁇ 10 19 atoms / cm 3 in SIMS, preferably 5 ⁇ 10 18. atoms / cm 3 or less, more preferably 1 ⁇ 10 18 atoms / cm 3 or less, and even more preferably 5 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide semiconductor reacts with oxygen bonded to a metal atom to become water, so that an oxygen vacancy may be formed in some cases.
  • an oxygen vacancy may be formed in some cases.
  • electrons serving as carriers may be generated.
  • a part of hydrogen may be combined with oxygen bonded to a metal atom to generate electrons as carriers. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to be normally on. For this reason, it is preferable that hydrogen in the oxide semiconductor be reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms / cm 3 , preferably less than 1 ⁇ 10 19 atoms / cm 3 , more preferably 5 ⁇ 10 18 atoms / cm 3. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • Stable electrical characteristics can be provided by using an oxide semiconductor in which impurities are sufficiently reduced for a channel formation region of a transistor.
  • oxygen deficiency is an example of a defect that leads to poor electrical characteristics of the transistor.
  • the threshold voltage is likely to fluctuate in the negative direction, which tends to be normally on. This is because donors due to oxygen vacancies contained in the metal oxide are generated and the carrier concentration increases.
  • various problems such as an operation failure easily occurring during operation or a high power consumption during non-operation occur.
  • the metal oxide there are oxygen atoms that are weakly bonded to metal atoms and tend to be oxygen deficient.
  • the metal oxide is an In—Ga—Zn oxide
  • a zinc atom and an oxygen atom tend to form a weak bond (also referred to as a weak Zn—O bond).
  • the weak Zn—O bond is a bond between a zinc atom and an oxygen atom that is bonded at such a high strength as to be broken by a high-temperature treatment performed during the manufacturing process or an electrical stress applied during a stress test. The resulting bond.
  • the bond is cut by heat treatment or current stress, and oxygen vacancies are formed. Formation of oxygen vacancies lowers the stability of the transistor, such as resistance to heat treatment and resistance in stress tests.
  • the bond between the zinc atom and the oxygen atom may be weak.
  • zinc atoms have weak bonds with oxygen atoms. Therefore, the more oxygen atoms are bonded to one zinc atom, the more easily the zinc atom is deficient in oxygen atoms. That is, it is presumed that the bond generated between the zinc atom and the oxygen atom is weaker than the bond with other metals.
  • impurities in the metal oxide when impurities are present in the metal oxide, it is presumed that a weak Zn—O bond is likely to be formed.
  • impurities in the metal oxide include water molecules and hydrogen. The presence of water molecules or hydrogen in the metal oxide may cause a hydrogen atom to bond with an oxygen atom constituting the metal oxide (also referred to as OH bond).
  • an oxygen atom bonded to a hydrogen atom When the In—Ga—Zn oxide is a single crystal, the oxygen atoms constituting the metal oxide are bonded to four metal atoms constituting the metal oxide.
  • an oxygen atom bonded to a hydrogen atom may be bonded to two or three metal atoms. By reducing the number of metal atoms bonded to oxygen atoms, the oxygen atoms are easily lost. Note that when a zinc atom is bonded to an oxygen atom forming an OH bond, the bond between the oxygen atom and the zinc atom is presumed to be weak.
  • weak Zn—O bonds may be formed in a strain existing in a region where a plurality of nanocrystals are connected. Nanocrystals are based on hexagons but have lattice arrangements such as pentagons and heptagons in the strain. In this strain, since the bond distance between atoms is not uniform, it is estimated that a weak Zn—O bond is formed.
  • the oxygen atoms and zinc atoms constituting the weak Zn—O bond By reducing the oxygen atoms and zinc atoms constituting the weak Zn—O bond, formation of oxygen vacancies due to heat treatment or current stress can be suppressed, and the stability of the transistor can be improved. Note that when only the oxygen atoms constituting the weak Zn—O bond are reduced and the zinc atoms constituting the weak Zn—O bond are not reduced, supplying the oxygen atom in the vicinity of the zinc atom causes the weak Zn—O bond to regenerate. May be formed. Therefore, it is preferable to reduce zinc atoms and oxygen atoms constituting weak Zn—O bonds.
  • Vacuum baking is a heat treatment performed in a vacuum atmosphere.
  • the vacuum atmosphere is maintained by exhausting with a turbo molecular pump or the like.
  • the pressure in the treatment chamber may be 1 ⁇ 10 ⁇ 2 Pa or less, preferably 1 ⁇ 10 ⁇ 3 Pa or less.
  • the temperature of the substrate at the time of heat treatment may be 300 ° C. or higher, preferably 400 ° C. or higher.
  • oxygen atoms and zinc atoms constituting weak Zn-O bonds can be reduced.
  • the atoms constituting the metal oxide are rearranged so that four metals are rearranged. More oxygen atoms are bonded to the atoms. Therefore, oxygen atoms and zinc atoms constituting a weak Zn—O bond can be reduced, and the weak Zn—O bond can be prevented from being re-formed.
  • FIGS. 11 to 16 (A) in each drawing shows a top view. Further, (B) in each drawing is a cross-sectional view corresponding to the portion indicated by the one-dot chain line of A1-A2 shown in (A), and is also a cross-sectional view in the channel length direction of the transistor 200. Further, (C) in each drawing is a cross-sectional view corresponding to the portion indicated by the one-dot chain line of A3-A4 in (A), and is also a cross-sectional view in the channel width direction of the transistor 200. Note that in the top view of each figure (A), some elements are omitted for the sake of clarity.
  • a substrate (not shown) is prepared, and an insulator 214 is formed on the substrate.
  • the insulator 214 is formed using a sputtering method, a chemical vapor deposition (CVD) method, a molecular beam epitaxy (MBE) method, a pulsed laser deposition (PLD) method, an ALD method, or the like. Can be done.
  • the CVD method can be classified into a plasma CVD (PECVD: Plasma Enhanced CVD) method using plasma, a thermal CVD (TCVD: Thermal CVD) method using heat, a photo CVD (Photo CVD) method using light, and the like.
  • PECVD Plasma Enhanced CVD
  • TCVD Thermal CVD
  • Photo CVD Photo CVD
  • MCVD Metal CVD
  • MOCVD Metal Organic CVD
  • the plasma CVD method can obtain a high-quality film at a relatively low temperature.
  • the thermal CVD method is a film formation method that can reduce plasma damage to an object to be processed because plasma is not used.
  • a wiring, an electrode, an element (a transistor, a capacitor, or the like) included in the display device may be charged up by receiving electric charge from plasma.
  • a wiring, an electrode, an element, or the like included in the display device may be destroyed by the accumulated charge.
  • plasma damage during film formation does not occur, so that a film with few defects can be obtained.
  • the ALD method utilizes the self-controllability that is the nature of atoms and can deposit atoms one layer at a time, so it is possible to form a very thin film, and to form a structure with a high aspect ratio. There are effects such as film formation with few defects such as holes, film formation with excellent coverage, and film formation at low temperature.
  • the ALD method also includes a film forming method PEALD (Plasma Enhanced ALD) method using plasma. Use of plasma may be preferable because it enables film formation at a lower temperature.
  • some precursors used in the ALD method include impurities such as carbon. Therefore, a film provided by the ALD method may contain a larger amount of impurities such as carbon than a film provided by another film formation method.
  • the quantification of impurities can be performed using X-ray photoelectron spectroscopy (XPS: X-ray Photoelectron Spectroscopy).
  • the CVD method and the ALD method are film forming methods in which a film is formed by a reaction on the surface of an object to be processed, unlike a film forming method in which particles emitted from a target or the like are deposited. Therefore, it is a film forming method that is not easily affected by the shape of the object to be processed and has good step coverage.
  • the ALD method has excellent step coverage and excellent thickness uniformity, and thus is suitable for covering the surface of an opening having a high aspect ratio.
  • the ALD method since the ALD method has a relatively low film formation rate, it may be preferable to use it in combination with another film formation method such as a CVD method with a high film formation rate.
  • the composition of the obtained film can be controlled by the flow rate ratio of the source gases.
  • a film having an arbitrary composition can be formed depending on the flow rate ratio of the source gases.
  • a film whose composition is continuously changed can be formed by changing the flow rate ratio of the source gas while forming the film.
  • an aluminum oxide film is formed as the insulator 214 by a sputtering method.
  • the insulator 214 may have a multilayer structure.
  • an aluminum oxide film may be formed by a sputtering method, and the aluminum oxide film may be formed on the aluminum oxide by an ALD method.
  • an aluminum oxide film may be formed by an ALD method, and an aluminum oxide film may be formed on the aluminum oxide by a sputtering method.
  • a conductive film to be the conductor 205 is formed over the insulator 214.
  • the conductive film to be the conductor 205 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the conductive film to be the conductor 205 can be a multilayer film. In this embodiment, tungsten is formed as the conductive film to be the conductor 205.
  • the conductive film to be the conductor 205 is processed using a lithography method to form the conductor 205.
  • a resist is exposed through a mask.
  • a resist mask is formed by removing or leaving the exposed region using a developer.
  • a conductor, a semiconductor, an insulator, or the like can be processed into a desired shape by etching through the resist mask.
  • the resist mask may be formed by exposing the resist using KrF excimer laser light, ArF excimer laser light, EUV (Extreme Ultraviolet) light, or the like.
  • an immersion technique may be used in which exposure is performed by filling a liquid (for example, water) between the substrate and the projection lens.
  • an electron beam or an ion beam may be used.
  • a mask is not necessary when an electron beam or an ion beam is used.
  • the resist mask can be removed by performing a dry etching process such as ashing, performing a wet etching process, performing a wet etching process after the dry etching process, or performing a dry etching process after the wet etching process.
  • a hard mask made of an insulator or a conductor may be used instead of the resist mask.
  • an insulating film or a conductive film that is a hard mask material is formed over the conductive film that is to be the conductor 205, a resist mask is formed thereover, and the hard mask material is etched to have a desired shape.
  • a hard mask can be formed. Etching of the conductive film to be the conductor 205 may be performed after removing the resist mask, or may be performed with the resist mask remaining. In the latter case, the resist mask may disappear during etching. The hard mask may be removed by etching after the conductive film to be the conductor 205 is etched. On the other hand, when the material of the hard mask does not affect the subsequent process or can be used in the subsequent process, it is not always necessary to remove the hard mask.
  • a capacitively coupled plasma (CCP) etching apparatus having parallel plate electrodes can be used as the dry etching apparatus.
  • the capacitively coupled plasma etching apparatus having parallel plate electrodes may be configured to apply a high frequency power source to one of the parallel plate electrodes.
  • a configuration in which a plurality of different high-frequency power sources are applied to one electrode of the parallel plate electrode may be employed.
  • mold electrode may be sufficient.
  • mold electrode may be sufficient.
  • a dry etching apparatus having a high-density plasma source can be used.
  • an inductively coupled plasma (ICP) etching apparatus can be used as the dry etching apparatus having a high-density plasma source.
  • an insulating film to be the insulator 216 is formed over the insulator 214 and the conductor 205.
  • An insulating film to be the insulator 216 is formed so as to be in contact with the top surface and the side surface of the conductor 205.
  • the insulating film to be the insulator 216 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • silicon oxide is formed by a CVD method as the insulating film to be the insulator 216.
  • the thickness of the insulating film to be the insulator 216 is preferably greater than or equal to the thickness of the conductor 205.
  • the thickness of the conductor 205 is 1, the thickness of the insulating film to be the insulator 216 is 1 or more and 3 or less.
  • the thickness of the conductor 205 is 150 nm, and the thickness of the insulating film to be the insulator 216 is 350 nm.
  • the insulator 216 and the conductor 205 having a flat upper surface can be formed (see FIG. 11).
  • the crystallinity of the CAAC-OS for forming the oxide 230b and the oxide 230c can be improved.
  • the method for manufacturing the insulator 216 and the conductor 205 is not limited to the above.
  • an insulating film to be the insulator 216 may be formed over the insulator 214, an opening may be provided in the insulating film, and the conductor 205 may be formed to be embedded in the opening.
  • the insulator 222 is formed over the insulator 216 and the conductor 205.
  • an insulator including one or both of aluminum and hafnium may be formed.
  • the insulator including one or both of aluminum and hafnium aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • An insulator including one or both of aluminum and hafnium has a barrier property against oxygen, hydrogen, and water. Since the insulator 222 has a barrier property against hydrogen and water, diffusion of hydrogen and water contained in a structure provided around the transistor 200 to the inside of the transistor 200 through the insulator 222 is suppressed. In addition, generation of oxygen vacancies in the oxide 230 can be suppressed.
  • the insulator 222 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • an insulating film to be the insulator 224 is formed over the insulator 222.
  • the insulating film to be the insulator 224 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • heat treatment is preferably performed.
  • the heat treatment may be performed at 250 ° C to 650 ° C, preferably 300 ° C to 500 ° C, more preferably 320 ° C to 450 ° C.
  • the heat treatment is performed in a nitrogen or inert gas atmosphere or an atmosphere containing an oxidizing gas at 10 ppm or more, 1% or more, or 10% or more.
  • the heat treatment may be performed in a reduced pressure state.
  • the heat treatment may be performed in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas in order to supplement the desorbed oxygen after heat treatment in a nitrogen or inert gas atmosphere. Good.
  • the heat treatment after the insulator 224 is formed, treatment is performed at a temperature of 400 ° C. for one hour in a nitrogen atmosphere.
  • impurities such as water and hydrogen contained in the insulator 224 can be removed.
  • the heat treatment can also be performed at a timing after the insulator 222 is formed.
  • plasma treatment including oxygen may be performed in a reduced pressure state.
  • an apparatus having a power source that generates high-density plasma using microwaves for example.
  • a power source for applying RF Radio Frequency
  • high-density plasma high-density oxygen radicals can be generated.
  • RF Radio Frequency
  • oxygen radicals generated by the high-density plasma can be efficiently guided into the insulator 224. it can.
  • plasma treatment containing oxygen may be performed to supplement the desorbed oxygen. Note that impurities such as water and hydrogen contained in the insulator 224 can be removed by appropriately selecting the conditions for the plasma treatment. In that case, heat treatment may not be performed.
  • an oxide film 230A to be the oxide 230a, an oxide film 230B to be the oxide 230b, and a conductive film 242A to be the conductor 242 are sequentially formed over the insulator 224 (see FIG. 11).
  • the oxide film is preferably formed continuously without being exposed to the atmospheric environment. By forming the film without opening to the atmosphere, impurities or moisture from the atmospheric environment can be prevented from adhering to the oxide film 230A and the oxide film 230B, and the vicinity of the interface between the oxide film 230A and the oxide film 230B can be prevented. Can be kept clean.
  • the oxide film 230A, the oxide film 230B, and the conductive film 242A can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the oxide film 230A and the oxide film 230B are formed by a sputtering method
  • oxygen or a mixed gas of oxygen and a rare gas is used as a sputtering gas.
  • excess oxygen in the oxide film to be formed can be increased.
  • the above oxide film is formed by a sputtering method
  • the above In-M-Zn oxide target or the like can be used.
  • a direct current (DC) power source or an alternating current (AC) power source such as a radio frequency (RF) power source is connected to the target, and necessary power can be applied according to the electric conductivity of the target.
  • DC direct current
  • AC alternating current
  • RF radio frequency
  • part of oxygen contained in the sputtering gas may be supplied to the insulator 224 when the oxide film 230A is formed. Therefore, the proportion of oxygen contained in the sputtering gas for the oxide film 230A may be 70% or more, preferably 80% or more, more preferably 100%.
  • an oxygen-deficient oxide semiconductor is formed when the proportion of oxygen contained in the sputtering gas is 1% to 30%, preferably 5% to 20%. It is formed.
  • a transistor using an oxygen-deficient oxide semiconductor for a channel formation region can have a relatively high field-effect mobility. Further, by performing film formation while heating the substrate, the crystallinity of the oxide film can be improved. Note that one embodiment of the present invention is not limited to this.
  • the oxide film 230B to be the oxide 230b is formed by a sputtering method, if the ratio of oxygen contained in the sputtering gas exceeds 30% and is 100% or less, preferably 70% or more and 100% or less, oxygen excess A type oxide semiconductor is formed.
  • a transistor using an oxygen-excess type oxide semiconductor for a channel formation region can have relatively high reliability.
  • the sputtering gas be highly purified in forming the oxide film 230A and the oxide film 230B.
  • the oxygen gas or the rare gas used as the sputtering gas a gas highly purified to have a dew point of ⁇ 60 ° C. or lower, preferably ⁇ 100 ° C. or lower is used.
  • the oxide film 230A and the oxide film 230B are formed by a sputtering method
  • the insulator 222, the insulator 224, the oxide film 230A, and the oxide film 230B be formed without being exposed to the atmosphere.
  • a multi-chamber film deposition apparatus may be used.
  • heat treatment may be performed.
  • the heat treatment conditions described above can be used for the heat treatment.
  • impurities such as water and hydrogen in the oxide film 230A and the oxide film 230B can be removed.
  • the processing is continuously performed for one hour at a temperature of 400 ° C. in an oxygen atmosphere.
  • the oxide film 230A, the oxide film 230B, and the conductive film 242A are processed into an island shape to form the oxide 230a, the oxide 230b, and the conductor layer 242B. Note that in this step, the thickness of the region of the insulator 224 that does not overlap with the oxide 230a may be reduced (see FIG. 12).
  • the oxide 230a, the oxide 230b, and the conductor layer 242B are formed so that at least a part thereof overlaps with the conductor 205.
  • the oxide 230a, the oxide 230b, the conductor layer 242B, and the top surface of the insulator 222 may have a low angle.
  • the angle formed between the side surfaces of the oxides 230a and 230b and the upper surface of the insulator 222 is preferably greater than or equal to 60 ° and less than 70 °.
  • the side surfaces of the oxide 230a, the oxide 230b, and the conductor layer 242B may be substantially perpendicular to the top surface of the insulator 222. Since the side surfaces of the oxide 230a, the oxide 230b, and the conductor layer 242B are substantially perpendicular to the upper surface of the insulator 222, when the plurality of transistors 200 are provided, the area can be reduced and the density can be increased. Become.
  • a curved surface is provided between the side surface of the conductor layer 242B and the upper surface of the conductor layer 242B. That is, it is preferable that the end of the side surface and the end of the upper surface are curved (hereinafter also referred to as a round shape).
  • the curved surface has a radius of curvature of 3 nm to 10 nm, preferably 5 nm to 6 nm, at the end of the conductor layer 242B. By not having a corner at the end, the coverage of the film in the subsequent film forming process is improved.
  • the oxide film 230A, the oxide film 230B, and the conductive film 242A may be processed by a lithography method.
  • a dry etching method or a wet etching method can be used. Processing by the dry etching method is suitable for fine processing.
  • impurities due to an etching gas or the like may adhere to or diffuse on the surface or inside of the oxide 230a and the oxide 230b.
  • impurities include fluorine and chlorine.
  • ⁇ Clean to remove the above impurities.
  • the cleaning method include wet cleaning using a cleaning liquid, plasma processing using plasma, cleaning by heat treatment, and the like, and the above cleaning may be performed in an appropriate combination.
  • cleaning may be performed using an aqueous solution obtained by diluting oxalic acid, phosphoric acid, hydrofluoric acid, or the like with carbonated water or pure water.
  • aqueous solution obtained by diluting oxalic acid, phosphoric acid, hydrofluoric acid, or the like with carbonated water or pure water.
  • ultrasonic cleaning using pure water or carbonated water may be performed.
  • ultrasonic cleaning using pure water or carbonated water is performed.
  • heat treatment may be performed.
  • the heat treatment conditions the above-described heat treatment conditions can be used.
  • a dummy gate film to be a dummy gate layer 262A is formed over the insulator 224, the oxide 230a, the oxide 230b, and the conductor layer 242B.
  • the dummy gate film to be the dummy gate layer 262A is processed and used as a dummy gate.
  • a dummy gate is a temporary gate electrode. That is, a dummy gate film to be the dummy gate layer 262A is processed to form a temporary gate electrode, and the dummy gate is removed in a later process, and a gate electrode made of a conductive film or the like is formed instead. Therefore, it is preferable to use a film that can be easily processed and removed easily as the dummy gate film to be the dummy gate layer 262A.
  • the dummy gate film to be the dummy gate layer 262A can be formed by sputtering, CVD, MBE, PLD, ALD, or the like.
  • an insulator, a semiconductor, or a conductor can be used.
  • silicon such as polysilicon, microcrystalline silicon, or amorphous silicon, or a metal film such as aluminum, titanium, or tungsten may be used.
  • a film containing carbon, an SOG (Spin On Glass), a resin film, or the like may be formed using a coating method.
  • photoresist, polyester, polyolefin, polyamide (nylon, aramid, etc.), polyimide, polycarbonate, acrylic, or the like can be given.
  • the surface of the dummy gate film can be flattened.
  • microfabrication is facilitated, and removal is also easy.
  • the dummy gate film to be the dummy gate layer 262A can be a multilayer film using different film types.
  • the dummy gate film serving as the dummy gate layer 262A can be a film having a two-layer structure in which a conductive film and a resin film are formed over the conductive film.
  • the conductive film may function as a stopper film for CMP processing in a later CMP process.
  • the end point of the CMP process may be detected, and processing variations may be reduced.
  • the dummy gate layer 262A is formed by etching the dummy gate film to be the dummy gate layer 262A by lithography (see FIG. 13).
  • the dummy gate layer 262A is formed so that at least a part thereof overlaps with the conductor 205 and the oxide 230.
  • an insulating film 254A is formed so as to cover the oxide 230a, the oxide 230b, the conductor layer 242B, and the dummy gate layer 262A. Subsequently, an insulating film 244A may be formed over the insulating film 254A (see FIG. 13).
  • the insulating film 254A and the insulating film 244A can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulating film 254A is preferably an insulating film having a function of suppressing diffusion of impurities such as hydrogen and oxygen.
  • an aluminum oxide film is preferably formed by a sputtering method. By forming an aluminum oxide film with a gas containing oxygen by a sputtering method, oxygen can be injected into the insulator 224. That is, the insulator 224 can have excess oxygen.
  • an insulating film having a function of suppressing diffusion of impurities such as hydrogen and oxygen is preferably used.
  • the insulating film 244A having a uniform thickness can be formed even in the step portion formed by the dummy gate layer 262A or the like.
  • a dense thin film can be formed by using the ALD method. Since a dense thin film having excellent coverage can be formed in this manner, for example, even if a defect such as a void or a pinhole occurs in the insulating film 254A, it can be covered with the insulating film 244A.
  • the insulating film 244A may be formed as the insulating film 244A.
  • the flow rate of nitrogen gas with respect to the total flow rate of the deposition gas is 30% to 100%, preferably 40% or more 100% or less, more preferably 50% or more and 100% or less.
  • the insulating film 244A aluminum oxide may be formed while heating the substrate at a high temperature.
  • the substrate heating temperature at the time of forming the insulating film 244A may be 200 ° C. or higher, preferably 250 ° C. or higher, more preferably 350 ° C. or higher.
  • the insulating film 254A by forming an aluminum oxide film using the ALD method as the insulating film 254A, it is possible to prevent the dummy gate layer 262A from being deformed when the insulating film 244A is formed at the above temperature. .
  • fluorine may be added after formation of one or both of the insulating film 244A and the insulating film 254A. Fluorine is added to one or both of the insulating film 244A and the insulating film 254A by performing plasma treatment in an atmosphere containing a fluorine-based gas (for example, CF 4 ) or by doping a gas containing fluorine. ,It can be carried out.
  • a fluorine-based gas for example, CF 4
  • excess oxygen contained in the insulator 224 can be prevented from diffusing outward, and impurities such as water and hydrogen can be prevented from entering the insulator 224 from the outside. Note that the formation of the insulating film 244A can be omitted.
  • an insulating film to be the insulator 280 is formed over the insulating film 244A.
  • the insulating film to be the insulator 280 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulating film to be the insulator 280, the dummy gate layer 262A, the insulating film 254A, and a part of the insulating film 244A are removed until a part of the dummy gate layer 262A is exposed, and the insulator 280 and the dummy gate 262 are removed. Then, an insulator 254 and an insulator 244 are formed (see FIG. 14). It is preferable to use a CMP process to form the insulator 280, the dummy gate 262, the insulator 254, and the insulator 244.
  • the dummy gate layer 262A is, for example, a film having a two-layer structure in which a conductive film and a resin film are formed over the conductive film. May function as.
  • the conductive film can detect the end point of the CMP process, and the variation in height of the dummy gate 262 can be reduced.
  • the upper surface of the dummy gate 262 substantially coincides with the upper surfaces of the insulator 254, the insulator 244, and the insulator 280.
  • the dummy gate 262 is removed, and an opening 263 is formed (see FIG. 15).
  • the dummy gate 262 can be removed by wet etching, dry etching, ashing, or the like. Alternatively, a combination of a plurality of the above processes may be performed as appropriate. For example, a wet etching process is performed after the ashing process. By removing the dummy gate 262, a part of the surface of the conductor layer 242B is exposed from the opening 263.
  • the removal can be performed using wet etching or dry etching. In this embodiment mode, dry etching is used. Use of dry etching is preferable because fine processing can be performed.
  • part of the top surface of the oxide 230b exposed from between the conductors 242a and 242b may be removed.
  • the conductor 242a and the conductor 242b are formed using the insulator 280, the insulator 244, and the insulator 254 as a mask. Accordingly, the insulator 280, the insulator 244, and the opening 263 formed in the insulator 254 overlap with a region between the conductor 242a and the conductor 242b. Thereby, the conductor 260 can be disposed in a self-aligned manner between the conductors 242a and 242b in a later step.
  • heat treatment is preferably performed before the formation of the oxide film 230C.
  • the heat treatment may be performed at 100 ° C. or more and 400 ° C. or less, for example, 200 ° C. Alternatively, it is preferably performed at the same temperature as the deposition temperature of the oxide film 230C.
  • the film formation temperature includes not only the substrate temperature during film formation but also the case of the set temperature of the film formation apparatus.
  • the temperature of the heat treatment is preferably 300 ° C.
  • the heat treatment is preferably performed under reduced pressure, and may be performed in a vacuum atmosphere, for example.
  • the vacuum atmosphere is maintained by exhausting with a turbo molecular pump or the like.
  • the pressure in the processing chamber may be 1 ⁇ 10 ⁇ 2 Pa or less, preferably 1 ⁇ 10 ⁇ 3 Pa or less.
  • an oxide film 230 ⁇ / b> C is formed so as to be embedded in the opening 263.
  • the oxide film 230C be continuously formed after the heat treatment without being exposed to the atmosphere.
  • impurities such as moisture, hydrogen, and carbon adsorbed on the surfaces of the oxide 230a and the oxide 230b are removed, and the moisture concentration and hydrogen in the oxide 230a and the oxide 230b are removed. The concentration can be reduced.
  • the impurity removed by the heat treatment includes an impurity having a bond of hydrogen and carbon, an impurity having a bond of hydrogen and oxygen, and the like.
  • impurities such as hydrogen can be prevented from re-entering the oxide 230.
  • a similar heat treatment may be performed before the formation of an insulating film 250A described later.
  • the oxide film 230C can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • An oxide film to be the oxide film 230C may be formed using a film formation method similar to that for the oxide film 230A or the oxide film 230B in accordance with characteristics required for the oxide film 230C.
  • As the oxide film 230C an In—Ga—Zn oxide or an oxide containing no In can be used.
  • As the oxide not containing In a Ga—Zn oxide, gallium oxide, or the like can be used.
  • a stacked structure of an In—Ga—Zn oxide and an oxide containing no In may be used as the oxide film 230C.
  • the oxide film 230C may have a stacked structure including a first oxide film and a second oxide film on the first oxide film, and is similar to the target used for forming the oxide film 230B.
  • the first oxide film may be formed using a target
  • the second oxide film may be formed using a target similar to the target used for forming the oxide film 230A.
  • the oxide film 230C is preferably formed while heating the substrate. At this time, by setting the substrate temperature to 300 ° C. or higher, oxygen vacancies in the oxide film 230B and the oxide film 230C can be reduced. Further, for example, the film may be formed at the same temperature as that of an insulating film 250A described later. Further, by forming the film while heating the substrate, the crystallinity of the oxide film 230C and the oxide 230b can be improved.
  • the oxide film 230C when the oxide film 230C is formed, part of oxygen contained in the sputtering gas may be supplied to the oxide 230a and the oxide 230b. Therefore, the ratio of oxygen contained in the sputtering gas for the oxide film 230C may be 70% or more, preferably 80% or more, more preferably 100%. Further, by performing film formation while heating the substrate, the crystallinity of the oxide film can be improved.
  • heat treatment is preferably performed before the formation of the insulating film 250A.
  • the heat treatment may be performed at 100 ° C. or more and 400 ° C. or less, for example, 200 ° C. Alternatively, it is preferably performed at the same temperature as the deposition temperature of the insulating film 250A.
  • the film formation temperature includes not only the substrate temperature during film formation but also the case of the set temperature of the film formation apparatus.
  • the temperature of the heat treatment is preferably 350 ° C.
  • the heat treatment is preferably performed under reduced pressure, and may be performed in a vacuum atmosphere, for example.
  • the vacuum atmosphere is maintained by exhausting with a turbo molecular pump or the like.
  • the pressure in the processing chamber may be 1 ⁇ 10 ⁇ 2 Pa or less, preferably 1 ⁇ 10 ⁇ 3 Pa or less.
  • an insulating film 250A is formed.
  • the insulating film 250A can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • silicon oxynitride is preferably formed by a CVD method.
  • the insulating film 250A is preferably formed using silicon oxide, hafnium oxide, gallium oxide, or the like by an ALD method.
  • a stacked film of silicon oxide and gallium oxide over silicon oxide may be used as the insulating film 250A. Note that the film formation temperature at the time of forming the insulating film 250A is 300 ° C.
  • the insulating film 250A by forming the insulating film 250A at 350 ° C., an insulator with few impurities can be formed.
  • oxygen can be introduced into the insulating film 250A by exciting oxygen with a microwave to generate high-density oxygen plasma and exposing the insulating film 250A to the oxygen plasma.
  • heat treatment may be performed.
  • the heat treatment conditions described above can be used for the heat treatment. Through the heat treatment, the moisture concentration and the hydrogen concentration of the insulating film 250A can be reduced.
  • a conductive film 260Aa and a conductive film 260Ab are formed.
  • the conductive films 260Aa and 260Ab can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a CVD method it is preferable to use a CVD method.
  • the conductive film 260Aa is formed using an ALD method
  • the conductive film 260Ab is formed using a CVD method (see FIG. 15).
  • the oxide film 230C, the insulating film 250A, the conductive film 260Aa, and the conductive film 260Ab are polished by CMP until the insulator 280 is exposed, whereby the oxide 230c, the insulator 250, and the conductor 260 (the conductor 260a) are polished. And a conductor 260b) are formed (see FIG. 16).
  • heat treatment may be performed.
  • the heat treatment conditions described above can be used for the heat treatment.
  • the moisture concentration and the hydrogen concentration of the insulator 280 can be reduced.
  • heat treatment is preferably performed before the formation of the insulating film to be the insulator 274.
  • the heat treatment may be performed at 100 ° C. or more and 400 ° C. or less, for example, 200 ° C. Or it is preferable to carry out at the same temperature as the film-forming temperature of this insulating film.
  • the film formation temperature includes not only the substrate temperature during film formation but also the case of the set temperature of the film formation apparatus.
  • the temperature of the heat treatment is preferably 250 ° C.
  • the heat treatment is preferably performed under reduced pressure, and may be performed in a vacuum atmosphere, for example.
  • the vacuum atmosphere is maintained by exhausting with a turbo molecular pump or the like.
  • the pressure in the processing chamber may be 1 ⁇ 10 ⁇ 2 Pa or less, preferably 1 ⁇ 10 ⁇ 3 Pa or less.
  • an insulating film to be the insulator 274 is formed over the insulator 280 (see FIG. 16).
  • the insulating film to be the insulator 274 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • an aluminum oxide film is preferably formed by a sputtering method, for example. By forming an aluminum oxide film by a sputtering method, diffusion of hydrogen included in the insulator 280 to the oxide 230 may be suppressed in some cases.
  • heat treatment may be performed.
  • the heat treatment conditions described above can be used for the heat treatment.
  • the moisture concentration and the hydrogen concentration of the insulator 280 can be reduced.
  • an insulating film to be the insulator 281 may be formed over the insulator 274.
  • the insulating film to be the insulator 281 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like (see FIG. 16).
  • openings that reach the conductor 242a and the conductor 242b are formed in the insulator 254, the insulator 244, the insulator 280, the insulator 274, and the insulator 281.
  • the opening may be formed using a lithography method.
  • an insulating film to be the insulator 241 is formed, and the insulating film is anisotropically etched to form the insulator 241.
  • the insulating film can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • an insulating film having a function of suppressing permeation of oxygen is preferably used.
  • a silicon nitride film may be formed by using an ALD method or a CVD method.
  • a precursor containing silicon and halogen or a precursor of aminosilanes can be used.
  • a precursor containing silicon and halogen SiCl 4 , SiH 2 Cl 2 , Si 2 Cl 6 , Si 3 Cl 8, or the like can be used.
  • monovalent, divalent, or trivalent aminosilanes can be used as precursors for aminosilanes.
  • ammonia or hydrazine can be used as the nitriding gas.
  • the anisotropic etching may be performed by, for example, a dry etching method.
  • the conductive film to be the conductor 240a and the conductor 240b preferably has a stacked structure including a conductor having a function of suppressing diffusion of impurities such as water and hydrogen.
  • a stack of tantalum nitride, titanium nitride, or the like and tungsten, molybdenum, copper, or the like can be used.
  • the conductive film to be the conductor 240 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a part of the conductive film to be the conductor 240a and the conductor 240b is removed, and the insulator 281 is exposed.
  • the conductive film remains only in the opening, whereby the conductor 240a and the conductor 240b having a flat upper surface can be formed (see FIG. 10).
  • part of the insulator 281 may be removed by the CMP treatment.
  • the transistor 200 illustrated in FIG. 10 can be manufactured. As illustrated in FIGS. 11 to 16, the transistor 200 can be manufactured using the method for manufacturing the transistor described in this embodiment.
  • a display device having a small size transistor and high definition can be provided.
  • a display device having a transistor with high on-state current and high luminance can be provided.
  • a display device having a fast operation and a fast operation can be provided.
  • a highly reliable display device including a transistor with stable electric characteristics can be provided.
  • a display device having a transistor with low off-state current and low power consumption can be provided.
  • FIGS. 17 and 18 are a top view and a cross-sectional view of the transistor 200A that can be used in the display device which is one embodiment of the present invention, and the periphery of the transistor 200A.
  • the transistor 200A can be used as a transistor included in the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706.
  • FIG. 18 illustrates a manufacturing method of the transistor 200A.
  • (A) in each figure shows a top view.
  • FIG. 17B is a cross-sectional view corresponding to the portion indicated by the dashed-dotted line A1-A2 in FIG.
  • FIG. 17A is also a cross-sectional view in the channel length direction of the transistor 200A.
  • FIG. 17C is a cross-sectional view corresponding to the portion indicated by the dashed-dotted line A3-A4 in FIG. 17A, and is also a cross-sectional view in the channel width direction of the transistor 200A.
  • FIG. 17C is a cross-sectional view corresponding to the portion indicated by the dashed-dotted line A3-A4 in FIG. 17A, and is also a cross-sectional view in the channel width direction of the transistor 200A.
  • the transistor 200A illustrated in FIG. 17 does not include the insulator 244.
  • the insulator 254 includes the insulator 224, the oxide 230a, the oxide 230b, the conductor 242a, the conductor 242b, the insulator 280, 10 is different from the transistor 200 shown in FIG. That is, in the transistor 200A illustrated in FIG. 17, the side surface of the oxide 230c is in contact with the insulator 280.
  • the side surfaces of the conductors 242a and 242b on the conductor 260 side have a tapered shape.
  • an angle formed between the side surface and the bottom surface of the conductor 242a and the conductor 242b may be 10 ° to 80 °, preferably 30 ° to 60 °. Accordingly, the contribution of the electric field of the conductor 260 can be increased also in the region of the oxide 230 in the vicinity of the conductor 242a and the conductor 242b, and the on-state current and frequency characteristics of the transistor 200A can be improved. Note that the transistor 200A illustrated in FIG.
  • the side surfaces of the conductor 242a and the conductor 242b may be substantially perpendicular to the bottom surface. Further, the opposing side surfaces of the conductor 242a and the conductor 242b may have a plurality of surfaces.
  • the transistor 200A illustrated in FIG. 17 can be manufactured without forming the dummy gate 262, and thus the manufacturing process of the transistor can be simplified, which is preferable.
  • the transistor 200A illustrated in FIG. 17 is similar to the method for manufacturing the transistor 200 illustrated in FIG. 10 until the oxide 230a, the oxide 230b, and the conductor layer 242B are formed. Therefore, the manufacturing method of the transistor 200 according to FIGS. 11 and 12 can be referred to.
  • an insulating film to be the insulator 254 is formed over the insulator 224, the oxide 230a, the oxide 230b, and the conductor layer 242B.
  • an insulating film to be the insulator 280 is formed over the insulating film to be the insulator 254.
  • the insulating film to be the insulator 280 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • CMP treatment is performed on the insulating film to be the insulator 280 to form the insulator 280 having a flat upper surface.
  • part of the insulator 280, part of the insulating film to be the insulator 254, and part of the conductor layer 242B are removed, so that an opening 264 reaching the oxide 230b is formed (see FIG. 18). .
  • the opening is preferably formed so as to overlap with the oxide 230a, the oxide 230b, and the conductor 205.
  • the conductor 242a, the conductor 242b, and the insulator 254 are formed.
  • part of the top surface of the oxide 230b exposed from between the conductors 242a and 242b may be removed.
  • the wet etching method may be used to form the opening 264, but it is preferable to use the dry etching method from the viewpoint that fine processing is possible.
  • the opening 264 is preferably formed by forming a hard mask over the insulator 280.
  • the hard mask may use a conductor or an insulator.
  • the part of the insulator 280, the part of the insulating film to be the insulator 254, and the part of the conductor may be processed under different conditions.
  • a part of the insulator 280 is processed by a dry etching method
  • a part of an insulating film to be the insulator 254 is processed by a wet etching method
  • a part of the conductor layer 242B is processed by a dry etching method. Good.
  • FIGS. 19A, 19B, and 19C are a top view and a cross-sectional view of the transistor 200B that can be used in the display device which is one embodiment of the present invention and the periphery of the transistor 200B.
  • the transistor 200B can be used as a transistor included in the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706. Further, a manufacturing method of the transistor 200B is illustrated in FIGS. Further, in FIGS. 19 to 24, (A) in each figure shows a top view.
  • FIG. 19B is a cross-sectional view corresponding to the portion indicated by the dashed-dotted line A1-A2 in FIG.
  • FIG. 19A is also a cross-sectional view in the channel length direction of the transistor 200B.
  • FIG. 19C is a cross-sectional view corresponding to the portion indicated by the dashed-dotted line A3-A4 in FIG. 19A, and is also a cross-sectional view in the channel width direction of the transistor 200B.
  • FIG. 19C is a cross-sectional view corresponding to the portion indicated by the dashed-dotted line A3-A4 in FIG. 19A, and is also a cross-sectional view in the channel width direction of the transistor 200B.
  • the conductor 243a is disposed between the conductor 242a and the oxide 230b and the conductor 243b is disposed between the conductor 242b and the oxide 230b.
  • the conductor 242a (conductor 242b) is provided in contact with the top surface of the conductor 243a (conductor 243b), the side surface on the conductor 260 side, and the top surface of the oxide 230b.
  • the conductor 243 a conductor that can be used for the conductor 242 may be used.
  • the conductor 243 preferably has a thickness that is at least thicker than the conductor 242.
  • the distance between the conductor 242a and the conductor 242b is shorter than the length in the channel length direction of the opening 263 formed in the insulator 280, the insulator 244, and the insulator 254. Different from the transistor 200 shown in FIG.
  • the contribution of the electric field of the conductor 260 can be increased also in a region in the vicinity of the conductor 242a and the conductor 242b of the oxide 230. Accordingly, the substantial channel length of the transistor 200 can be shortened, and the on-state current and frequency characteristics can be improved.
  • the conductor 243a (conductor 243b) is preferably provided so as to overlap with the conductor 240a (conductor 240b).
  • the conductor 243a (conductor 243b) is provided at the bottom of the opening, and thus the oxide 230b is overetched. Can be prevented.
  • the side surfaces of the conductors 242a and 242b on the conductor 260 side have a substantially vertical shape.
  • the transistor 200B illustrated in FIG. 19 is not limited thereto, and the angle formed between the side surfaces and the bottom surfaces of the conductors 242a and 242b is 10 ° to 80 °, preferably 30 ° to 60 °. It is good.
  • the opposing side surfaces of the conductor 242a and the conductor 242b may have a plurality of surfaces.
  • the transistor 200B illustrated in FIG. 19 is similar to the method for manufacturing the transistor illustrated in FIG. 10 until the oxide film 230B to be the oxide 230b is formed. Therefore, the method for manufacturing the transistor according to FIG. 11 can be referred to.
  • a conductive film to be the conductor layer 243A is formed on the oxide film 230B.
  • the conductive film to be the conductor layer 243A can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the conductor layer 243A is shaped to have an opening, but this embodiment is not limited to this. In this step, it is only necessary to remove a portion corresponding to the region between the conductors 243a and 243b from the conductive film to be the conductor layer 243A.
  • the conductive film to be the conductor layer 243A may be divided into an island-shaped conductor corresponding to the conductor 243a and an island-shaped conductor corresponding to the conductor 243b.
  • the processing of the conductive film to be the conductor layer 243A may be performed using a lithography method.
  • a dry etching method or a wet etching method can be used. Processing by the dry etching method is suitable for fine processing.
  • a conductive film 242A is formed over the oxide 230b and the conductor layer 243A.
  • the insulating film 244A aluminum oxide may be formed while heating the substrate at a high temperature.
  • the substrate heating temperature at the time of forming the insulating film 244A may be 200 ° C. or higher, preferably 250 ° C. or higher, more preferably 350 ° C. or higher.
  • the insulating film 254A by forming an aluminum oxide film using the ALD method as the insulating film 254A, it is possible to prevent the dummy gate layer 262A from being deformed when the insulating film 244A is formed at the above temperature. .
  • fluorine may be added after formation of one or both of the insulating film 244A and the insulating film 254A. Fluorine is added to one or both of the insulating film 244A and the insulating film 254A by performing plasma treatment in an atmosphere containing a fluorine-based gas (for example, CF 4 ) or by doping a gas containing fluorine. ,It can be carried out.
  • a fluorine-based gas for example, CF 4
  • an insulating film to be the insulator 280 is formed over the insulating film 244A.
  • the insulating film to be the insulator 280 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulating film to be the insulator 280, the dummy gate layer 262A, the insulating film 254A, and a part of the insulating film 244A are removed until a part of the dummy gate layer 262A is exposed, and the insulator 280 and the dummy gate 262 are removed.
  • the insulator 254 and the insulator 244 are formed. It is preferable to use a CMP process to form the insulator 280, the dummy gate 262, the insulator 254, and the insulator 244.
  • the method for manufacturing the transistor according to FIG. 14 can be referred to.
  • the dummy gate 262 is removed, and an opening 263 is formed (see FIG. 15).
  • the dummy gate 262 can be removed by wet etching, dry etching, ashing, or the like. Alternatively, a combination of a plurality of the above processes may be performed as appropriate. For example, a wet etching process is performed after the ashing process. By removing the dummy gate 262, a part of the surface of the conductor layer 242B is exposed from the opening 263.
  • a dummy film 265 is formed over the insulator 280, the insulator 244, the insulator 254, and the conductor layer 242B (see FIG. 22).
  • the dummy film 265 needs to be formed on the sidewall of the opening 263, and the distance between the conductor 242a and the conductor 242b, that is, the substantial channel length is determined by the thickness of the dummy film. Therefore, the dummy film 265 is preferably formed using an ALD method with high coverage and relatively easy fine adjustment of the film thickness.
  • the thickness of the dummy film 265 may be set as appropriate in accordance with the electrical characteristics required for the transistor 200B. For example, by setting the film thickness to 5 nm, the channel length can be substantially reduced by 10 nm. Note that since the dummy film 265 is finally removed, it is preferable to use a film that can be easily finely processed and easily removed.
  • anisotropic etching is performed on the dummy film 265 to leave only a portion in contact with the side wall of the opening 263 of the dummy film 265.
  • the conductor layer 242B is etched using the remaining dummy film 265 as a mask to form the conductor 242a and the conductor 242b (see FIG. 23). Note that the etching of the dummy film 265 and the etching of the conductor layer 242B may be performed continuously. In addition, part of the top surface of the oxide 230b exposed between the conductors 242a and 242b may be removed.
  • the conductor 242a and the conductor 242b are formed using the remaining dummy film 265 as a mask. Accordingly, the insulator 280, the insulator 244, and the opening 263 formed in the insulator 254 overlap with a region between the conductor 242a and the conductor 242b. Thereby, the conductor 260 can be disposed in a self-aligned manner between the conductors 242a and 242b in a later step.
  • the remaining dummy film 265 is selectively removed using isotropic etching (see FIG. 24).
  • isotropic etching for example, wet etching or etching using a reactive gas may be used. In this manner, the distance between the conductors 242a and 242b can be shorter than the length of the opening 263 in the channel length direction.
  • 25A, 25B, and 25C are a top view and a cross-sectional view of the transistor 200C that can be used for the display device which is one embodiment of the present invention and the periphery of the transistor 200C.
  • the transistor 200C can be used as a transistor included in the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706.
  • a method for manufacturing the transistor 200C is illustrated in FIGS. In FIGS. 25 to 27, (A) in each figure shows a top view.
  • FIG. 25B is a cross-sectional view corresponding to the portion indicated by the dashed-dotted line A1-A2 in FIG. 25A and also a cross-sectional view in the channel length direction of the transistor 200C.
  • FIG. 25B is a cross-sectional view corresponding to the portion indicated by the dashed-dotted line A1-A2 in FIG. 25A and also a cross-sectional view in the channel length direction of the transistor 200C.
  • 25C is a cross-sectional view corresponding to the portion indicated by the dashed-dotted line A3-A4 in FIG. 25A, and is also a cross-sectional view in the channel width direction of the transistor 200C.
  • the top view of (A) in each figure some elements are omitted for clarity of the figure.
  • the transistor 200C illustrated in FIG. 25 does not include the insulator 244.
  • the insulator 254 includes the insulator 224, the oxide 230a, the oxide 230b, the conductor 242a, the conductor 242b, the insulator 280, Is different from the transistor 200B shown in FIG. That is, in the transistor 200C illustrated in FIG. 25, the side surface of the oxide 230c is in contact with the insulator 280.
  • the side surfaces of the conductors 242a and 242b on the conductor 260 side have a substantially vertical shape.
  • the transistor 200C illustrated in FIG. 25 is not limited thereto, and the angle formed between the side surfaces and the bottom surfaces of the conductors 242a and 242b is 10 ° to 80 °, preferably 30 ° to 60 °. It is good.
  • the opposing side surfaces of the conductor 242a and the conductor 242b may have a plurality of surfaces.
  • the transistor 200C illustrated in FIG. 25 can be manufactured without forming the dummy gate 262, so that the transistor manufacturing process can be simplified, which is preferable.
  • the transistor 200C illustrated in FIG. 25 is similar to the manufacturing method of the transistor 200B illustrated in FIG. 19 until the oxide 230a, the oxide 230b, the conductor 242a, the conductor 242b, and the conductor layer 242B are formed. Therefore, the method for manufacturing the transistor according to FIGS. 11, 12, and 20 can be referred to.
  • an insulating film to be the insulator 254 is formed over the insulator 224, the oxide 230a, the oxide 230b, the conductor 242a, the conductor 242b, and the conductor layer 242B.
  • an insulating film to be the insulator 280 is formed over the insulating film to be the insulator 254.
  • the insulating film to be the insulator 280 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • CMP treatment is performed on the insulating film to be the insulator 280 to form the insulator 280 having a flat upper surface.
  • part of the insulator 280, part of the insulating film to be the insulator 254, and part of the conductor layer 242B are removed, so that an opening 264a reaching the oxide 230b is formed (see FIG. 26). .
  • the opening is preferably formed so as to overlap with the oxide 230a, the oxide 230b, and the conductor 205.
  • the conductor 242a, the conductor 242b, and the insulator 254 are formed.
  • part of the top surface of the oxide 230b exposed from between the conductors 242a and 242b may be removed.
  • the wet etching method may be used to form the opening 264, but it is preferable to use the dry etching method from the viewpoint that fine processing is possible.
  • the opening 264 is preferably formed by forming a hard mask over the insulator 280.
  • the hard mask may use a conductor or an insulator.
  • the part of the insulator 280, the part of the insulating film to be the insulator 254, and the part of the conductor may be processed under different conditions.
  • a part of the insulator 280 is processed by a dry etching method
  • a part of an insulating film to be the insulator 254 is processed by a wet etching method
  • a part of the conductor layer 242B is processed by a dry etching method. Good.
  • the opening 264a of the insulator 280 is side-etched to form the opening 264b (see FIG. 27).
  • isotropic etching such as wet etching or etching using a reactive gas may be used.
  • the conductor 242a (conductor 242b) can be protruded 5 nm from the side wall of the opening 264b by retreating the side wall of the opening 264b by 5 nm from the opening 264a. In this manner, the distance between the conductor 242a and the conductor 242b can be shorter than the length of the opening 264b in the channel length direction.
  • ⁇ Modification Example 2-1 of Transistor> 28A, 28B, and 28C are a top view and a cross-sectional view of the transistor 200D that can be used for the display device which is one embodiment of the present invention and the periphery of the transistor 200D.
  • the transistor 200D can be used as a transistor included in the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706.
  • FIG. 28A is a top view of the transistor 200D.
  • 28B and 28C are cross-sectional views of the transistor 200D.
  • FIG. 28B is a cross-sectional view taken along dashed-dotted line A1-A2 in FIG. 28A and also a cross-sectional view in the channel length direction of the transistor 200D.
  • FIG. 28C is a cross-sectional view taken along dashed-dotted line A3-A4 in FIG. 28A and is a cross-sectional view in the channel width direction of the transistor 200D.
  • FIG. 29 is an enlarged view of the oxide 230b and the vicinity thereof in FIG.
  • the display device 700A illustrated in FIGS. 4, 5, 7, and 9 includes a transistor 750A, a transistor 752A, and a transistor 754A as transistors 200D illustrated in FIGS. 28A, 28B, and 28C. The example which applied is shown.
  • the transistor 200D includes an oxide 230a disposed on a substrate (not shown), an oxide 230b disposed on the oxide 230a, and a top surface of the oxide 230b. And an insulator 280 which is formed over the oxide 230b and overlapped between the layers 253a and 253b and a conductor disposed in the opening. 260, the oxide 230b, and the insulator 280, and the insulator 250 disposed between the conductors 260, and the oxide 230b, the insulator 280, and the insulator 250. And an oxide 230c.
  • the upper surface of the conductor 260 is preferably substantially aligned with the upper surfaces of the insulator 250, the oxide 230 c, and the insulator 280.
  • the layer 253a and the layer 253b may be collectively referred to as a layer 253.
  • the insulator 254 is preferably provided between the insulator 224, the oxide 230a, the oxide 230b, and the insulator 280.
  • the insulator 254 includes an upper surface and a side surface of the layer 253a, an upper surface and a side surface of the layer 253b, a side surface of the oxide 230a and the oxide 230b, and an insulating material. It is preferable to contact the upper surface of the body 224.
  • the insulator 254 is preferably in contact with the side surface of the insulator 241 (the insulator 241a and the insulator 241b).
  • the conductor 260 functions as a gate electrode of the transistor, and the layers 253a and 253b function as a source region or a drain region, respectively.
  • the conductor 260 is formed so as to be embedded in the opening of the insulator 280 and the insulator 254 and the region sandwiched between the layers 253a and 253b.
  • the arrangement of the conductor 260, the layers 253a, and 253b is selected in a self-aligned manner with respect to the openings of the insulator 280 and the insulator 254. That is, in the transistor 200D, the gate electrode can be disposed in a self-aligned manner between the source electrode and the drain electrode. Therefore, since the conductor 260 can be formed without providing an alignment margin, the area occupied by the transistor 200D can be reduced. Thereby, a display apparatus can be made into high definition. Further, the display device can have a narrow frame.
  • an insulator 274 and an insulator 281 functioning as an interlayer film be disposed over the transistor 200D.
  • the insulator 274 is preferably provided in contact with the top surfaces of the conductor 260, the insulator 250, the oxide 230c, and the insulator 280.
  • the insulator 222, the insulator 254, and the insulator 274 preferably have a function of suppressing diffusion of hydrogen (for example, at least one of a hydrogen atom and a hydrogen molecule).
  • the insulator 222, the insulator 254, and the insulator 274 preferably have lower hydrogen permeability than the insulator 224, the insulator 250, and the insulator 280.
  • the insulator 222, the insulator 254, and the insulator 274 preferably have a function of suppressing diffusion of oxygen (for example, at least one of oxygen atoms and oxygen molecules).
  • the insulator 222, the insulator 254, and the insulator 274 preferably have lower oxygen permeability than the insulator 224, the insulator 250, and the insulator 280.
  • the insulator 224, the oxide 230a, the oxide 230b, and the insulator 250 are separated from the insulator 280 and the insulator 281 by the insulator 254, the oxide 230c, and the insulator 274.
  • impurities such as hydrogen contained in the insulator 280 and the insulator 281 and excess oxygen can be prevented from entering the insulator 224, the oxide 230a, the oxide 230b, and the insulator 250.
  • a conductor 240 (conductor 240a and conductor 240b) that is electrically connected to the transistor 200D and functions as a plug is preferably provided.
  • an insulator 241 (the insulator 241a and the insulator 241b) is provided in contact with a side surface of the conductor 240 functioning as a plug. That is, the insulator 241 is provided in contact with the inner walls of the openings of the insulator 254, the insulator 280, the insulator 274, and the insulator 281.
  • a metal oxide functioning as an oxide semiconductor (hereinafter also referred to as an oxide semiconductor) is formed over the oxide 230 (the oxide 230a, the oxide 230b, and the oxide 230c) including the channel formation region. It is preferable to use it.
  • the oxide 230 may be added with an element that forms oxygen vacancies or an element that combines with oxygen vacancies, whereby the carrier density may increase and the resistance may be lowered.
  • Typical examples of such an element include boron and phosphorus.
  • hydrogen, carbon, nitrogen, fluorine, sulfur, chlorine, titanium, rare gas, and the like can be used.
  • rare gases include helium, neon, argon, krypton, and xenon.
  • the oxide 230 includes aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, and strontium. Any one or more metal elements selected from metal elements such as lanthanum may be added. Among the elements described above, boron and phosphorus are preferable as the added element. For the addition of boron and phosphorus, equipment of an amorphous silicon or low-temperature polysilicon production line can be used, so that capital investment can be suppressed. The concentration of the element may be measured using secondary ion mass spectrometry (SIMS) or the like.
  • SIMS secondary ion mass spectrometry
  • the layer 253 is a layer formed by adding the above element to the oxide 230. As shown in FIGS. 28B and 29, the layers 253a and 253b are formed to face each other with the conductor 260 interposed therebetween, and the top surface thereof is preferably in contact with the insulator 254 and the oxide 230c. In top view, it is preferable that the side surfaces of the layers 253 a and 253 b on the conductor 260 side substantially coincide with the side surfaces of the conductor 260, or a part of the layers 253 a and 253 b overlap with the conductor 260.
  • the concentration of the element in the layer 253 is preferably equal to or higher than the concentration of the element in a portion where the layer 253 of the oxide 230 is not formed.
  • the amount of oxygen vacancies included in the layer 253 is preferably equal to or higher than the amount of oxygen vacancies in the portion where the layer 253 of the oxide 230 is not formed.
  • the layer 253 has a higher carrier density and lower resistance than a portion of the oxide 230 where the layer 253 is not formed.
  • a region overlapping with the conductor 260 is a region 234
  • a region overlapping with the insulator 254 is a region 231 (region 231 a and region 231 b)
  • a region between the region 234 and the region 231 is a region 232 ( Region 232a and region 232b).
  • the region 234 is located between the region 231a and the region 231b
  • the region 232a is located between the region 231a and the region 234
  • the region 232b is located between the region 231b and the region 234.
  • the region 231 has a higher carrier density and a lower resistance than the region 234.
  • the region 232 is a region having a high carrier density and low resistance compared to the region 234, and a region having a low carrier density and high resistance compared to the region 231.
  • the region 232 may have the same carrier density as the region 231 and may have the same resistance. Therefore, the region 234 functions as a channel formation region of the transistor 200D, the region 231 functions as a source region or a drain region, and the region 232 functions as a junction region.
  • an offset region is prevented from being formed between the channel formation region of the oxide 230 and the source or drain region, and the effective channel length is larger than the width of the conductor 260. It can be suppressed. Accordingly, the on-state current of the transistor 200D can be increased and the S value can be improved.
  • the conductor 240 functioning as a plug can be connected to the region 231 without providing a source electrode and a drain electrode formed of metal. it can.
  • the source electrode and the drain electrode formed of metal are provided in contact with the oxide 230, the source electrode and the drain electrode formed of metal are oxidized when high-temperature heat treatment is performed in the manufacturing process or a later process of the transistor 200D.
  • the on-state current and S value of the transistor 200D may be deteriorated.
  • a transistor exhibiting favorable on-state current and S value can be obtained even when high-temperature heat treatment is performed in a manufacturing process or a post-process of the transistor 200D.
  • a process in which a high temperature of about 750 ° C. to 800 ° C. is applied can be performed after the transistor 200D is manufactured.
  • an element that forms an oxygen vacancy is added to the layer 253 and heat treatment is performed, so that hydrogen contained in the region 234 functioning as a channel formation region is captured by the oxygen vacancy contained in the layer 253.
  • it is possible Accordingly, stable electrical characteristics can be given to the transistor 200D, and the reliability of the transistor 200D can be improved.
  • the layer 253 is formed in the vicinity of the interface between the oxide 230b, the insulator 254, and the oxide 230c in the film thickness direction of the oxide 230b, but the present invention is not limited to this.
  • the layer 253 may have substantially the same thickness as the oxide 230b, or may be formed on the oxide 230a.
  • the layer 253 is formed in the region 231 and the region 232; however, the present invention is not limited to this. For example, it may be formed only in the region 231, may be formed in the region 231 and a part of the region 232, or may be formed in the region 231, the region 232, and a part of the region 234. It may be formed.
  • concentrations of metal elements detected in each region and impurity elements such as hydrogen and nitrogen are not limited to stepwise changes in each region, but also continuously change in each region (also referred to as gradation). May be. That is, the closer to the channel formation region, the lower the concentration of the metal element and impurity elements such as hydrogen and nitrogen.
  • the insulator 224 preferably has a smaller thickness in a region that does not overlap with the oxide 230b than a thickness in other regions.
  • the lower end portion of the conductor 260 can be positioned on the lower side, so that the electric field of the conductor 260 functioning as the first gate electrode acts on the side surface of the oxide 230. It becomes easy to let you.
  • the on-state current of the transistor 200D can be increased.
  • the insulator 224 may be provided in an island shape so as to overlap with the oxide 230b and the oxide 230a.
  • the region between the layers 253a and 253b is formed so as to overlap with the opening of the insulator 280. Accordingly, the conductor 260 can be disposed in a self-aligned manner between the layers 253a and 253b.
  • a metal oxide that can be used as the oxide 230 may be provided between the insulator 250 and the conductor 260a. At this time, the metal oxide functions as a gate electrode similarly to the conductor 260.
  • oxygen can be supplied to at least one of the insulator 250 and the oxide 230, which is preferable.
  • the conductor 260 can be prevented from being oxidized by oxygen contained in the insulator 250 or the insulator 280. .
  • oxygen contained in the insulator 250 can be suppressed from being absorbed by the conductor 260.
  • a region of the oxide 230b that does not overlap with the layer 253, in other words, the side surface of the oxide 230 in the channel formation region of the oxide 230 is formed on the conductor 260. It is arranged so as to cover with. Accordingly, the electric field of the conductor 260 functioning as the first gate electrode is easily applied to the side surface of the oxide 230. Thus, the on-state current of the transistor 200D can be increased.
  • the insulator 254 preferably functions as a barrier insulating film which prevents impurities such as water or hydrogen from entering the transistor 200D from the insulator 280 side, like the insulator 214 and the like.
  • the insulator 254 preferably has lower hydrogen permeability than the insulator 224.
  • the insulator 254 includes a part of a side surface of the oxide 230c, a top surface and a side surface of the layer 253a, and a top surface and a side surface of the layer 253b.
  • the upper surface of 230 b is preferably in contact with part of the side surface, part of the side surface, the side surface of the oxide 230 a, and the upper surface of the insulator 224.
  • hydrogen contained in the insulator 280 can be prevented from entering the oxide 230 from the top or side surfaces of the oxide 230a, the oxide 230b, and the insulator 224.
  • the insulator 254 may have a stacked structure.
  • the second insulator may be formed using the ALD method over the first insulator formed using the sputtering method.
  • the first insulator and the second insulator may be made of the same material selected from the materials described above, or may be made of different materials.
  • aluminum oxide formed by a sputtering method may be used as the first insulator
  • aluminum oxide formed by an ALD method may be used as the second insulator.
  • a film formed by the ALD method has high coverage, and a film having high uniformity can be formed even on a step portion formed of a structure such as the oxide 230.
  • the insulator 280 is separated from the insulator 224 and the oxide 230 by covering the insulator 224 and the oxide 230 with the insulator 254 having a barrier property against hydrogen.
  • intrusion of impurities such as hydrogen from the outside of the transistor 200D can be suppressed, so that favorable electrical characteristics and reliability can be given to the transistor 200D.
  • an insulator containing aluminum nitride may be used.
  • a nitride insulator satisfying the composition formula of AlNx x is a real number greater than 0 and less than or equal to 2, preferably x is greater than 0.5 and less than or equal to 1.5
  • the insulator 254 can be formed using aluminum titanium nitride, titanium nitride, or the like.
  • the film by using a sputtering method because the film can be formed without using a highly oxidizing gas such as oxygen or ozone as the film forming gas.
  • a highly oxidizing gas such as oxygen or ozone as the film forming gas.
  • silicon nitride, silicon nitride oxide, or the like can be used.
  • the insulator 254 may have a function as a protective film when the layers 253a and 253b are formed.
  • the surface of the oxide 230 is not directly exposed to ions or plasma by providing the insulator 254 as a protective film. This is preferable because damage to the oxide 230 in formation of the layers 253a and 253b can be suppressed.
  • the damage of the oxide 230 refers to the formation of excessive oxygen vacancies in the oxide 230, excessive decrease in crystallinity of the oxide 230, or the like.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, or oxide having a void Silicon or the like can be used as the insulator 254.
  • the insulator 280 is provided over the insulator 224 and the oxide 230 with the insulator 254 interposed therebetween.
  • the conductor 240a and the conductor 240b are disposed in openings formed in the insulator 281, the insulator 274, the insulator 280, and the insulator 254.
  • the conductor 240a and the conductor 240b are provided to face each other with the conductor 260 interposed therebetween. Note that the top surfaces of the conductors 240a and 240b may be flush with the top surface of the insulator 281.
  • an insulator 241a is provided in contact with the inner walls of the openings of the insulator 281, the insulator 274, the insulator 280, and the insulator 254, and a first conductor of the conductor 240a is formed in contact with the side surface.
  • the layer 253a is located at least at a part of the bottom of the opening, and the conductor 240a is in contact with the layer 253a.
  • the insulator 241b is provided in contact with the inner walls of the openings of the insulator 281, the insulator 274, the insulator 280, and the insulator 254, and the first conductor of the conductor 240b is formed in contact with the side surface thereof.
  • the layer 253b is located at least at a part of the bottom of the opening, and the conductor 240b is in contact with the layer 253b.
  • the conductor in contact with the oxide 230a, the oxide 230b, the insulator 254, the insulator 280, the insulator 274, and the insulator 281 includes the above-described water or hydrogen. It is preferable to use a conductor having a function of suppressing diffusion of impurities.
  • FIG. 28 shows a top view.
  • (B) in each drawing is a cross-sectional view corresponding to a portion indicated by a one-dot chain line in A1-A2 in (A), and is also a cross-sectional view in the channel length direction of the transistor 200D.
  • (C) in each drawing is a cross-sectional view corresponding to the portion indicated by the one-dot chain line of A3-A4 in (A), and is also a cross-sectional view in the channel width direction of the transistor 200D.
  • ⁇ transistor manufacturing method 1> can be referred to for a component denoted by the same reference numeral as that of the transistor 200 in ⁇ Transistor manufacturing method 1>.
  • the transistor 200D illustrated in FIG. 28 is similar to the method for manufacturing the transistor 200 illustrated in FIG. 10 until the insulator 224 is formed. Therefore, the manufacturing method of the transistor 200 according to FIGS. 11A to 11C can be referred to.
  • an oxide film 230A to be the oxide 230a and an oxide film 230B to be the oxide 230b are sequentially formed over the insulator 224 (see FIG. 30).
  • heat treatment may be performed.
  • the heat treatment conditions described above can be used for the heat treatment.
  • the oxide film 230A and the oxide film 230B are processed into an island shape to form an oxide 230a and an oxide 230b. Note that in this step, the thickness of the region of the insulator 224 that does not overlap with the oxide 230a may be reduced (see FIG. 31).
  • the oxide 230 a and the oxide 230 b are formed so that at least a part thereof overlaps with the conductor 205.
  • a curved surface is provided between the side surface of the oxide 230b and the upper surface of the oxide 230b. That is, it is preferable that the end of the side surface and the end of the upper surface are curved (hereinafter also referred to as a round shape).
  • the curved surface has a radius of curvature of 3 nm to 10 nm, preferably 5 nm to 6 nm, for example, at the end of the oxide 230b layer. By not having a corner at the end, the coverage of the film in the subsequent film forming process is improved.
  • cleaning is performed to remove impurities attached or diffused by processing such as dry etching.
  • cleaning method include wet cleaning using a cleaning liquid, plasma processing using plasma, cleaning by heat treatment, and the like, and the above cleaning may be performed in an appropriate combination.
  • heat treatment may be performed.
  • the above-described heat treatment conditions can be used.
  • heat treatment is preferably performed before the insulating film 254A is formed.
  • the heat treatment may be performed at 100 ° C. or more and 400 ° C. or less, for example, 200 ° C.
  • it is preferably performed at the same temperature as the deposition temperature of the insulating film 254A.
  • the film formation temperature includes not only the substrate temperature during film formation but also the case of the set temperature of the film formation apparatus.
  • the temperature of the heat treatment is preferably 200 ° C.
  • the heat treatment is preferably performed under reduced pressure, and may be performed in a vacuum atmosphere, for example.
  • the vacuum atmosphere is maintained by exhausting with a turbo molecular pump or the like.
  • the pressure in the processing chamber may be 1 ⁇ 10 ⁇ 2 Pa or less, preferably 1 ⁇ 10 ⁇ 3 Pa or less.
  • an insulating film 254A to be the insulator 254 is formed so as to cover the oxide 230a and the oxide 230b (see FIG. 32).
  • the insulating film 254A can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulating film 254A is preferably an insulating film having a function of suppressing diffusion of impurities such as hydrogen and oxygen.
  • an aluminum oxide film is preferably formed by a sputtering method. By forming an aluminum oxide film with a gas containing oxygen by a sputtering method, oxygen can be injected into the insulator 224. That is, the insulator 224 can have excess oxygen.
  • the insulating film 254A aluminum oxide may be deposited while heating the substrate at a high temperature.
  • the substrate heating temperature at the time of forming the insulating film 254A may be 200 ° C. or higher, preferably 250 ° C. or higher, more preferably 350 ° C. or higher.
  • the insulating film 254A may have a stacked structure.
  • a dummy gate film to be a dummy gate layer 262A is formed on the insulating film 254A.
  • the dummy gate layer 262A is formed by etching the dummy gate film to be the dummy gate layer 262A by lithography (see FIG. 33).
  • the dummy gate layer 262A is formed so that at least a part thereof overlaps with the conductor 205 and the oxide 230.
  • a dopant 257 is added to the oxide 230b using the dummy gate layer 262A as a mask (see FIG. 33).
  • the layer 253a and the layer 253b including the dopant 257 are formed in a region of the oxide 230b that does not overlap with the dummy gate layer 262A.
  • FIG. 33 illustrates a state where the dopant 257 is diffused and added to a region overlapping with the dummy gate layer 262A of the oxide 230b.
  • part of the layers 253a and 253b is also formed in a region overlapping with the dummy gate layer 262A.
  • the distance between the layer 253a and the layer 253b, that is, the channel length can be controlled by the length of the dummy gate layer 262A in the channel length direction.
  • an ion implantation method in which an ionized source gas is added by mass separation an ion doping method in which an ionized source gas is added without mass separation, a plasma immersion ion implantation method, or the like is used. be able to.
  • mass separation the ionic species to be added and the concentration thereof can be strictly controlled.
  • mass separation is not performed, high-concentration ions can be added in a short time.
  • an ion doping method in which atomic or molecular clusters are generated and ionized may be used.
  • the dopant may be referred to as an ion, a donor, an acceptor, an impurity, an element, or the like.
  • an element that forms the above-described oxygen vacancies or an element that binds to oxygen vacancies may be used.
  • an element typically, boron or phosphorus can be given.
  • hydrogen, carbon, nitrogen, fluorine, sulfur, chlorine, titanium, rare gas, or the like may be used.
  • rare gases include helium, neon, argon, krypton, and xenon.
  • metals such as aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, lanthanum, etc. Any one or more metal elements selected from the elements may be added.
  • boron and phosphorus are preferable as the dopant 257. When boron or phosphorus is used as the dopant 257, equipment for an amorphous silicon or low-temperature polysilicon production line can be used, so that capital investment can be suppressed.
  • the dopant 257 is added substantially perpendicularly to the upper surface of the insulator 214.
  • the present invention is not limited to this, and the dopant 257 may be added while being inclined with respect to the upper surface of the insulator 214.
  • the layers 253a and 253b can be easily formed in part of a region overlapping with the dummy gate layer 262A.
  • the dopant 257 is added to the oxide 230 through the insulating film 254A. With this manufacturing method, the dopant 257 is also added to the insulating film 254A. That is, both the oxide 230 and the insulating film 254A have an element contained in the dopant 257. In the case where the insulating film 254A contains excess oxygen, the dopant 257 may be able to suppress the diffusion of excess oxygen to the outside.
  • the conductor 260 formed in a later step can be disposed in a self-aligned manner between the layers 253a and 253b.
  • an insulating film 280A is formed over the insulating film 254A and the dummy gate layer 262A (see FIG. 34).
  • the insulating film 280A can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulating film 280A and a part of the dummy gate layer 262A are removed until a part of the dummy gate layer 262A is exposed to form the insulator 280 and the dummy gate 262 (see FIG. 35).
  • a CMP process is preferably used for forming the insulator 280 and the dummy gate 262.
  • the dummy gate layer 262A is, for example, a film having a two-layer structure in which a conductive film and a resin film are formed over the conductive film. May function as.
  • the conductive film can detect the end point of the CMP process, and the variation in height of the dummy gate 262 can be reduced.
  • the upper surface of the dummy gate 262 and the upper surface of the insulator 280 substantially coincide with each other.
  • the dummy gate 262 and a part of the insulating film 254A overlapping with the dummy gate 262 are removed to form an opening 263 (see FIG. 36).
  • the removal of the dummy gate 262 and the insulating film 254A can be performed by wet etching, dry etching, ashing, or the like. Alternatively, a combination of a plurality of the above processes may be performed as appropriate. For example, a wet etching process is performed after the ashing process.
  • the insulator 254 is formed by removing part of the insulating film 254A. By removing the dummy gate 262 and the insulating film 254A, part of the surface of the oxide 230b is exposed from the opening 263. At this time, part of the surface of the layer 253 may be exposed from the opening 263.
  • heat treatment is preferably performed before the formation of the oxide film 230C.
  • the heat treatment may be performed at 100 ° C. or more and 400 ° C. or less, for example, 200 ° C. Alternatively, it is preferably performed at the same temperature as the deposition temperature of the oxide film 230C.
  • the film formation temperature includes not only the substrate temperature during film formation but also the case of the set temperature of the film formation apparatus.
  • the temperature of the heat treatment is preferably 300 ° C.
  • the heat treatment is preferably performed under reduced pressure, and may be performed in a vacuum atmosphere, for example.
  • the vacuum atmosphere is maintained by exhausting with a turbo molecular pump or the like.
  • the pressure in the processing chamber may be 1 ⁇ 10 ⁇ 2 Pa or less, preferably 1 ⁇ 10 ⁇ 3 Pa or less.
  • an oxide film 230 ⁇ / b> C is formed so as to be embedded in the opening 263.
  • heat treatment is preferably performed before the formation of the insulating film 250A.
  • the heat treatment conditions described above can be used for the heat treatment.
  • an insulating film 250A is formed. Since the above description can be referred to for the formation of the insulating film 250A, a detailed description thereof is omitted.
  • heat treatment may be performed.
  • the heat treatment conditions described above can be used for the heat treatment.
  • a conductive film 260Aa and a conductive film 260Ab are formed (see FIG. 37).
  • the oxide film 230C, the insulating film 250A, the conductive film 260Aa, and the conductive film 260Ab are polished by CMP until the insulator 280 is exposed, whereby the oxide 230c, the insulator 250, and the conductor 260 (the conductor 260a) are polished. And a conductor 260b) are formed (see FIG. 38).
  • heat treatment may be performed.
  • the heat treatment conditions described above can be used for the heat treatment.
  • an insulating film to be the insulator 274 is formed over the insulator 280 (see FIG. 38). Since the above description can be referred to for the formation of the insulator 274, detailed description thereof is omitted.
  • heat treatment may be performed.
  • the heat treatment conditions described above can be used for the heat treatment.
  • an insulator to be the insulator 281 may be formed over the insulator 274.
  • the insulating film to be the insulator 281 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like (see FIG. 38).
  • openings reaching the layers 253a and 253b are formed in the insulator 254, the insulator 280, the insulator 274, and the insulator 281.
  • the opening may be formed using a lithography method.
  • an insulating film to be the insulator 241 is formed, and the insulating film is anisotropically etched to form the insulator 241.
  • a part of the conductive film to be the conductor 240a and the conductor 240b is removed, and the insulator 281 is exposed.
  • the conductive film remains only in the opening, whereby the conductor 240a and the conductor 240b having a flat upper surface can be formed (see FIG. 28).
  • part of the insulator 281 may be removed by the CMP treatment.
  • the transistor 200D illustrated in FIG. 28 can be manufactured.
  • FIG. 39A, 39B, and 39C are a top view and a cross-sectional view of the transistor 200E that can be used in the display device which is one embodiment of the present invention and the periphery of the transistor 200E.
  • the transistor 200E can be used as a transistor included in the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706.
  • FIG. 39A is a top view of the transistor 200E.
  • FIG. 39B is a cross-sectional view taken along dashed-dotted line A1-A2 in FIG. 39A and also a cross-sectional view in the channel length direction of the transistor 200E.
  • FIG. 39C is a cross-sectional view taken along dashed-dotted line A3-A4 in FIG. 39A and is a cross-sectional view in the channel width direction of the transistor 200E. Note that in the top view of FIG. 39A, some elements are omitted for clarity.
  • FIG. 40 is an enlarged view of the oxide 230b and its vicinity in FIG.
  • the transistor 200E includes an oxide 230a disposed on a substrate (not shown), an oxide 230b disposed on the oxide 230a, and an upper surface of the oxide 230b.
  • the insulating layer 280 which is disposed over the oxide 230b and overlapped between the layer 252a and the layer 252b and the insulating layer 280 which is formed over the layer 252a and the layer 252b are disposed in the opening. Disposed between the conductor 260, the oxide 230b, and the insulator 280, the insulator 250 disposed between the conductor 260, the oxide 230b, the insulator 280, and the insulator 250 Oxide 230c.
  • the top surface of the conductor 260 may substantially coincide with the top surfaces of the insulator 250, the insulator 244, the oxide 230c, and the insulator 280.
  • the layer 253a is preferably formed in a region of the layer 252a that does not overlap with the oxide 230c.
  • the layer 253b is preferably formed in a region of the layer 252b that does not overlap with the oxide 230c. Note that the layer 252a and the layer 252b may be collectively referred to as a layer 252.
  • the insulator 244 and the insulator 254 are preferably provided between the insulator 224, the oxide 230a, the oxide 230b, the oxide 230c, and the insulator 280.
  • the insulator 254 includes a side surface of the oxide 230c, a top surface and a side surface of the layer 252a, a top surface and a side surface of the layer 252b, the oxide 230a, and the oxide. It is preferable to be in contact with the side surface of 230b and the upper surface of the insulator 224.
  • the insulator 244 is preferably provided in contact with the upper surface of the insulator 254 and the side surface of the oxide 230c.
  • the insulator 254 is preferably in contact with the side surface of the insulator 241 (the insulator 241a and the insulator 241b).
  • the conductor 260 functions as a gate electrode of the transistor, and the layers 252a and 253a, and the layers 252b and 253b function as a source region or a drain region, respectively.
  • the conductor 260 is formed so as to be embedded in the opening of the insulator 280 and the region sandwiched between the layers 252a and 252b.
  • the arrangement of the conductor 260, the layer 252 a, and the layer 252 b is selected in a self-aligned manner with respect to the opening of the insulator 280. That is, in the transistor 200E, the gate electrode can be disposed in a self-aligned manner between the source electrode and the drain electrode.
  • the insulator 274 functioning as an interlayer film is preferably disposed in contact with the top surfaces of the conductor 260, the insulator 250, the insulator 244, the oxide 230c, and the insulator 280.
  • the insulator 254 and the insulator 244 preferably have a function of suppressing diffusion of hydrogen (for example, at least one of a hydrogen atom and a hydrogen molecule).
  • the insulator 254 and the insulator 244 preferably have lower hydrogen permeability than the insulator 224, the insulator 250, and the insulator 280.
  • the insulator 254 and the insulator 244 preferably have a function of suppressing diffusion of oxygen (for example, at least one of an oxygen atom and an oxygen molecule).
  • the insulator 254 and the insulator 244 preferably have lower oxygen permeability than the insulator 224, the insulator 250, and the insulator 280.
  • the insulator 224, the oxide 230, and the insulator 250 are separated from the insulator 280 and the insulator 281 by the insulator 254, the insulator 244, and the insulator 274. Therefore, impurities such as hydrogen contained in the insulator 280 and the insulator 281 and excess oxygen can be prevented from entering the insulator 224, the oxide 230, and the insulator 250.
  • a conductor 240 (a conductor 240a and a conductor 240b) that is electrically connected to the transistor 200E and functions as a plug is preferably provided.
  • an insulator 241 (the insulator 241a and the insulator 241b) is provided in contact with the side surface of the conductor 240. That is, the insulator 241 is provided in contact with the inner walls of the openings of the insulator 254, the insulator 244, the insulator 280, the insulator 274, and the insulator 281.
  • the oxide 230 may be added with an element that forms oxygen vacancies or an element that combines with oxygen vacancies, whereby the carrier density may increase and the resistance may be lowered.
  • the element described in the above ⁇ Method for manufacturing transistor> can be used.
  • the layer 252 is a layer formed by adding the above element to the oxide 230. As shown in FIGS. 39B and 40, the layers 252a and 252b are formed to face each other with the conductor 260 interposed therebetween, and the top surface thereof is preferably in contact with the insulator 254 and the oxide 230c. In top view, it is preferable that the side surfaces of the layers 252a and 252b on the conductor 260 side substantially coincide with the side surfaces of the conductor 260, or a part of the layers 252a and 252b overlap with the conductor 260.
  • the concentration of the element in the layer 252 is preferably equal to or higher than the concentration of the element in the portion where the layers 252 and 253 of the oxide 230 are not formed.
  • the amount of oxygen vacancies included in the layer 252 is preferably equal to or higher than the amount of oxygen vacancies in the portion where the layers 252 and 253 of the oxide 230 are not formed. Accordingly, the layer 252 has a higher carrier density and lower resistance than a portion of the oxide 230 where the layers 252 and 253 are not formed.
  • the layer 253 is a layer formed by adding the above element to part of the layer 252. As shown in FIGS. 39B and 40, the top surface of the layer 253 is preferably in contact with the insulator 254.
  • the concentration of the element in the layer 253 is preferably equal to or higher than the concentration of the element in the layer 252.
  • the amount of oxygen vacancies included in the layer 253 is preferably equal to or higher than the amount of oxygen vacancies included in the layer 252. Accordingly, the layer 253 has a higher carrier density and lower resistance than the layer 252.
  • a region overlapping with the conductor 260 is a region 234, a region overlapping with the layer 253 is a region 231 (region 231 a and region 231 b), a region overlapping with the layer 252 and not overlapping with the layer 253 is A region 232 (region 232a and region 232b) is assumed.
  • the region 234 is located between the region 231a and the region 231b, the region 232a is located between the region 231a and the region 234, and the region 232b is located between the region 231b and the region 234.
  • the region 231 has a higher carrier density and a lower resistance than the region 234.
  • the region 232 is a region having a high carrier density and low resistance compared to the region 234, and a region having a low carrier density and high resistance compared to the region 231. Therefore, the region 234 functions as a channel formation region of the transistor 200E, the region 231 functions as a source region or a drain region, and the region 232 functions as a junction region.
  • the layer 252 is formed in the vicinity of the interface between the oxide 230b and the insulator 254 in the film thickness direction of the oxide 230b.
  • the present invention is not limited to this.
  • the layer 252 may have substantially the same thickness as the oxide 230b, or may be formed on the oxide 230a.
  • the layer 252 is formed in the region 231 and the region 232, but the present invention is not limited to this. For example, it may be formed only in the region 231, may be formed in the region 231 and a part of the region 232, or may be formed in the region 231, the region 232, and a part of the region 234. It may be formed.
  • the region between the layer 252a and the layer 252b is formed so as to overlap with the opening of the insulator 280. Accordingly, the conductor 260 can be disposed in a self-aligned manner between the layers 252a and 252b.
  • the insulator 244 preferably functions as a barrier insulating film which suppresses entry of impurities such as water or hydrogen into the transistor 200E from the insulator 280 side, similarly to the insulator 214 and the like.
  • the insulator 244 preferably has lower hydrogen permeability than the insulator 224.
  • the insulator 244 is preferably disposed so as to be in contact with the top surface of the insulator 254 and the side surface of the oxide 230c. With such a structure, hydrogen contained in the insulator 280 can be prevented from entering the oxide 230 from the side surfaces of the conductor 260, the oxide 230c, and the insulator 250.
  • the insulator 280 can be formed using the insulator 224, the oxide 230, and the like. , And the insulator 250. Accordingly, intrusion of impurities such as hydrogen from the outside of the transistor 200E can be suppressed, so that favorable electrical characteristics and reliability can be given to the transistor 200E.
  • the insulator 244 preferably has a function of suppressing the diffusion of oxygen (for example, at least one of oxygen atoms and oxygen molecules) (the oxygen is difficult to permeate).
  • the insulator 244 preferably has lower oxygen permeability than the insulator 224.
  • insulator 244 a material that can be used for the insulator 254 can be used.
  • insulator 244 for example, an insulator containing aluminum nitride may be used.
  • the insulator 244 can be formed using aluminum titanium nitride, titanium nitride, or the like. Alternatively, silicon nitride, silicon nitride oxide, or the like can be used.
  • the insulator 244 is preferably formed using an ALD method. Since the ALD method is a film-forming method with good coverage, it is possible to prevent step breakage and the like from being formed due to the unevenness of the insulator 254.
  • the insulator 280 is provided over the insulator 224 and the oxide 230 with the insulator 244 and the insulator 254 interposed therebetween.
  • the conductor 240a and the conductor 240b are disposed in openings formed in the insulator 281, the insulator 274, the insulator 280, and the insulator 244.
  • an insulator 241a is provided in contact with the inner walls of the openings of the insulator 281, the insulator 274, the insulator 280, the insulator 244, and the insulator 254, and a first conductor of the conductor 240a is in contact with the side surface thereof. Is formed.
  • the layer 253a is located at least at a part of the bottom of the opening, and the conductor 240a is in contact with the layer 253a.
  • the insulator 241b is provided in contact with the inner walls of the openings of the insulator 281, the insulator 274, the insulator 280, the insulator 244, and the insulator 254, and the first conductor of the conductor 240b is in contact with the side surface thereof.
  • the body is formed.
  • the layer 253b is located at least at a part of the bottom of the opening, and the conductor 240b is in contact with the layer 253b.
  • a transistor including an oxide semiconductor is an insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen (the insulator 214, the insulator 222, the insulator 254, the insulator 244, the insulator 274, and the like).
  • the electrical characteristics of the transistor can be stabilized by enclosing it with.
  • FIGS. 41 to 47 A manufacturing method of the transistor 200E illustrated in FIG. 39 will be described with reference to FIGS.
  • (A) in each drawing shows a top view.
  • (B) in each drawing is a cross-sectional view corresponding to the portion indicated by the one-dot chain line of A1-A2 shown in (A), and is also a cross-sectional view in the channel length direction of the transistor 200E.
  • (C) in each drawing is a cross-sectional view corresponding to the portion indicated by the one-dot chain line of A3-A4 in (A), and is also a cross-sectional view in the channel width direction of the transistor 200E. Note that in the top view of each figure (A), some elements are omitted for the sake of clarity.
  • the transistor 200E illustrated in FIG. 39 is similar to the method for manufacturing the transistor 200D illustrated in FIG. 28 until the oxide 230a and the oxide 230b are formed. Therefore, the method for manufacturing the transistor 200D according to FIGS. 30 and 31 can be referred to.
  • a dummy gate film to be the dummy gate layer 262A is formed over the insulator 224, the oxide 230a, and the oxide 230b. Since the above description can be referred to for the formation of the dummy gate film to be the dummy gate layer 262A, detailed description thereof is omitted.
  • the dummy gate layer 262A is formed by etching the dummy gate film to be the dummy gate layer 262A by lithography (see FIG. 41).
  • the dummy gate layer 262A is formed so that at least a part thereof overlaps with the conductor 205 and the oxide 230.
  • dopant 256 is added to oxide 230b using dummy gate layer 262A as a mask (see FIG. 41). Accordingly, the layer 252a and the layer 252b including the dopant 256 are formed in a region of the oxide 230b that does not overlap with the dummy gate layer 262A. Thus, the distance between the layer 252a and the layer 252b, that is, the channel length can be controlled by the length of the dummy gate layer 262A in the channel length direction.
  • the description of the addition method of the dopant 257 shown in ⁇ Method for manufacturing transistor> can be referred to, and thus detailed description thereof is omitted.
  • the dopant 256 is added substantially perpendicularly to the upper surface of the insulator 214.
  • the present invention is not limited to this, and the dopant 256 may be added while being inclined with respect to the upper surface of the insulator 214.
  • the layer 252a and the layer 252b can be formed in part of the region overlapping with the dummy gate layer 262A in some cases.
  • an insulating film 254A is formed to cover the oxide 230a, the oxide 230b, and the dummy gate layer 262A (see FIG. 42). Since the above description can be referred to for the formation of the insulating film 254A, detailed description thereof is omitted.
  • a dopant 257 is added to the oxide 230b using the portions of the dummy gate layer 262A and the insulating film 254A that are in contact with the dummy gate layer 262A as a mask (see FIG. 42).
  • the layer 253a and the layer 253b including the dopant 257 are formed in a region of the oxide 230b that does not overlap with the mask.
  • the length in the channel length direction of a portion of the layer 252 where the layer 253 is not formed is controlled by the thickness of the insulating film 254A. be able to.
  • a method for adding the dopant 257 As a method for adding the dopant 257, a method similar to the method for adding the dopant 256 can be used. At this time, it is preferable to give sufficient energy so that the dopant 257 can penetrate a portion of the insulating film 254A that is not in contact with the dummy gate layer 262A.
  • the dopant 257 as in the case of the dopant 256, an element that forms the above-described oxygen vacancies, an element that bonds to oxygen vacancies, or the like may be used.
  • the dopant 257 is added substantially perpendicularly to the upper surface of the insulator 214.
  • the present invention is not limited to this, and the dopant 257 may be added while being inclined with respect to the upper surface of the insulator 214.
  • the layer 253a and the layer 253b can be formed in part of a region overlapping with a portion in contact with the dummy gate layer 262A of the insulating film 254A by adding a dopant so as to be inclined with respect to the upper surface of the insulator 214 There is.
  • the dopant 257 is added to the oxide 230 through the insulating film 254A. With this manufacturing method, the dopant 257 is also added to the insulating film 254A. That is, both the oxide 230 and the insulating film 254A have an element contained in the dopant 257. In the case where the insulating film 254A contains excess oxygen, the dopant 257 may be able to suppress the diffusion of excess oxygen to the outside.
  • the dopant 257 is added after the insulating film 254A is formed; however, the present invention is not limited to this.
  • the dopant 257 may be added after formation of an insulating film 244A described later.
  • the layer including the dopant 257 in a region not overlapping with the dummy gate layer 262A of the oxide 230b, the portion of the insulating film 254A extending in the substrate vertical direction, and the portion of the insulating film 244A extending in the substrate vertical direction. 253a and layer 253b are formed.
  • the conductor 260 formed in a later step is disposed in a self-aligned manner between the layer 252a and the layer 253a and the layer 252b and the layer 253b. be able to.
  • the insulating film 244A is formed over the insulating film 254A (see FIG. 43).
  • the insulating film 244A can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • an insulating film having a function of suppressing diffusion of impurities such as hydrogen and oxygen is preferably used.
  • the insulating film 244A having a uniform thickness can be formed even in the step portion formed by the dummy gate layer 262A or the like.
  • a dense thin film can be formed by using the ALD method. Since a dense thin film having excellent coverage can be formed in this manner, for example, even if a defect such as a void or a pinhole occurs in the insulating film 254A, it can be covered with the insulating film 244A.
  • the insulating film 244A may be formed as the insulating film 244A.
  • the flow rate of nitrogen gas with respect to the total flow rate of the deposition gas is 30% to 100%, preferably 40% or more 100% or less, more preferably 50% or more and 100% or less.
  • excess oxygen contained in the insulator 224 can be prevented from diffusing outward, and impurities such as water and hydrogen can be prevented from entering the insulator 224 from the outside. Note that the formation of the insulating film 244A can be omitted in some cases.
  • an insulating film to be the insulator 280 is formed over the insulating film 244A.
  • the insulating film to be the insulator 280, the dummy gate layer 262A, the insulating film 254A, and a part of the insulating film 244A are removed until a part of the dummy gate layer 262A is exposed, and the insulator 280 and the dummy gate 262 are removed. Then, an insulator 254B and an insulator 244 are formed (see FIG. 44). It is preferable to use a CMP process for forming the insulator 280, the dummy gate 262, the insulator 254B, and the insulator 244.
  • the dummy gate layer 262A is, for example, a film having a two-layer structure in which a conductive film and a resin film are formed over the conductive film. May function as.
  • the conductive film can detect the end point of the CMP process, and the variation in height of the dummy gate 262 can be reduced.
  • the upper surface of the dummy gate 262 substantially coincides with the upper surfaces of the insulator 254B, the insulator 244, and the insulator 280.
  • the dummy gate 262 is removed, and an opening 263 is formed (see FIG. 45).
  • the dummy gate 262 can be removed by wet etching, dry etching, ashing, or the like. Alternatively, a combination of a plurality of the above processes may be performed as appropriate. For example, a wet etching process is performed after the ashing process. By removing the dummy gate 262, a part of the surface of the oxide 230b is exposed from the opening 263.
  • a portion of the insulator 254B that is in contact with the dummy gate 262 is selectively removed using isotropic etching to form the insulator 254 (see FIG. 45).
  • isotropic etching for example, wet etching or etching using a reactive gas may be used.
  • the insulator 244 preferably functions as an etching stopper.
  • the insulator 280 can be prevented from being etched.
  • part of the surface of the layer 252 may be exposed from the opening 263 in some cases.
  • heat treatment is preferably performed before the formation of the oxide film 230C. Since the above description can be referred to for the heat treatment, detailed description thereof is omitted.
  • an oxide film 230 ⁇ / b> C is formed so as to be embedded in the opening 263. Since the above description can be referred to for the formation of the oxide film 230C, detailed description thereof is omitted.
  • heat treatment is preferably performed before the formation of the insulating film 250A. Since the above description can be referred to for the heat treatment, detailed description thereof is omitted.
  • an insulating film 250A is formed. Since the above description can be referred to for the formation of the insulating film 250A, a detailed description thereof is omitted.
  • a conductive film 260Aa and a conductive film 260Ab are formed (see FIG. 46). Since the above description can be referred to for the formation of the conductive films 260Aa and 260Ab, detailed description thereof is omitted.
  • the oxide film 230C, the insulating film 250A, the conductive film 260Aa, and the conductive film 260Ab are polished by CMP until the insulator 280 is exposed, whereby the oxide 230c, the insulator 250, and the conductor 260 (the conductor 260a) are polished. And a conductor 260b) are formed (see FIG. 47).
  • an insulating film to be the insulator 274 is formed over the insulator 280 (see FIG. 47). Since the above description can be referred to for the formation of the insulating film to be the insulator 274, detailed description thereof is omitted.
  • an insulator to be the insulator 281 may be formed over the insulator 274 (see FIG. 47). Since the above description can be referred to for formation of the insulating film to be the insulator 281, detailed description is omitted.
  • openings that reach the layers 253a and 253b are formed in the insulator 254, the insulator 244, the insulator 280, the insulator 274, and the insulator 281.
  • the opening may be formed using a lithography method.
  • an insulating film to be the insulator 241 is formed, and the insulating film is anisotropically etched to form the insulator 241. Since the above description can be referred to for the formation of the insulating film to be the insulator 241 and the formation of the insulator 241, detailed description thereof is omitted.
  • conductive films to be the conductors 240a and 240b are formed. Since the above description can be referred to for the formation of the conductive film to be the conductor 240a and the conductor 240b, detailed description thereof is omitted.
  • a part of the conductive film to be the conductor 240a and the conductor 240b is removed, and the insulator 281 is exposed.
  • the conductive film remains only in the opening, whereby the conductor 240a and the conductor 240b having a flat upper surface can be formed (see FIG. 39).
  • part of the insulator 281 may be removed by the CMP treatment.
  • the transistor 200E illustrated in FIG. 39 can be manufactured.
  • FIG. 48A, FIG. 48B, and FIG. 48C are a top view and a cross-sectional view of a transistor 200F that can be used in a display device that is one embodiment of the present invention, and the periphery of the transistor 200F.
  • the transistor 200F can be used as a transistor included in the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706.
  • FIG. 48A is a top view of the transistor 200F.
  • FIG. 48B is a cross-sectional view taken along the dashed-dotted line A1-A2 in FIG. 48A and also a cross-sectional view in the channel length direction of the transistor 200F.
  • FIG. 48A is a top view of the transistor 200F.
  • FIG. 48B is a cross-sectional view taken along the dashed-dotted line A1-A2 in FIG. 48A and also a cross-sectional view in the channel length direction of the transistor 200F.
  • FIG. 48C is a cross-sectional view taken along dashed-dotted line A3-A4 in FIG. 48A and also a cross-sectional view in the channel width direction of the transistor 200F. Note that in the top view of FIG. 48A, some elements are omitted for clarity.
  • FIG. 49 is an enlarged view of the oxide 230b and the vicinity thereof in FIG.
  • FIG. 48 and FIG. 49 is different from the transistor 200E in FIG. 39 in that part of the layer 252a and part of the layer 252b overlap with the conductor 260. As illustrated in FIG. 49, part of the layer 252a and part of the layer 252b are formed in the region 232a and the region 232b and overlap with the conductor 260.
  • an offset region is more reliably prevented from being formed between the channel formation region of the oxide 230 and the source region or the drain region. It can be suppressed that the channel length becomes larger than the width of the conductor 260. Accordingly, the on-state current of the transistor 200F can be increased and the S value can be improved.
  • the length of the portion of the layer 252 where the layer 253 is not formed is controlled by the thickness of the insulating film 254A. be able to. Therefore, in the case where part of the layer 252a and part of the layer 252b overlap with the conductor 260, the thickness of the insulating film 254A may be increased. For example, the thickness of the insulating film 254A may be larger than the sum of the thicknesses of the oxide film 230C and the insulating film 250A.
  • the display device illustrated in FIG. 50A includes a pixel portion 502, a driver circuit portion 504, a protection circuit 506, and a terminal portion 507. Note that the protection circuit 506 may be omitted.
  • the transistor of one embodiment of the present invention can be applied to the transistors included in the pixel portion 502 and the driver circuit portion 504.
  • the transistor of one embodiment of the present invention may also be applied to the protective circuit 506.
  • the pixel unit 502 includes a plurality of pixel circuits 501 for driving a plurality of display elements arranged in X rows and Y columns (X and Y are each independently a natural number of 2 or more).
  • the driving circuit unit 504 includes driving circuits such as a gate driver 504a that outputs scanning signals to the gate lines GL_1 to GL_X and a source driver 504b that supplies data signals to the data lines DL_1 to DL_Y.
  • the gate driver 504a may have at least a shift register.
  • the source driver 504b is configured by using a plurality of analog switches, for example. Further, the source driver 504b may be configured using a shift register or the like.
  • the terminal portion 507 is a portion where a terminal for inputting a power source, a control signal, an image signal, and the like from an external circuit to the display device is provided.
  • the protection circuit 506 is a circuit that brings the wiring and another wiring into a conductive state when a potential outside a certain range is applied to the wiring to which the protection circuit 506 is connected.
  • the protection circuit 506 illustrated in FIG. 50A includes, for example, a scanning line GL that is a wiring between the gate driver 504a and the pixel circuit 501, or a data line DL that is a wiring between the source driver 504b and the pixel circuit 501. Connected to various wirings.
  • the gate driver 504a and the source driver 504b may be provided over the same substrate as the pixel portion 502, or a substrate on which a gate driver circuit or a source driver circuit is separately formed (for example, a single crystal semiconductor film, A driving circuit board formed of a crystalline semiconductor film) may be mounted on the board by COG or TAB (Tape Automated Bonding).
  • the plurality of pixel circuits 501 illustrated in FIG. 50A can have a structure illustrated in FIGS. 50B and 50C, for example.
  • a pixel circuit 501 illustrated in FIG. 50B includes a liquid crystal element 570, a transistor 550, and a capacitor 560.
  • a data line DL_n, a scanning line GL_m, a potential supply line VL, and the like are connected to the pixel circuit 501.
  • One potential of the pair of electrodes of the liquid crystal element 570 is appropriately set according to the specification of the pixel circuit 501.
  • the alignment state of the liquid crystal element 570 is set by written data. Note that a common potential (common potential) may be applied to one of the pair of electrodes of the liquid crystal element 570 included in each of the plurality of pixel circuits 501. Further, a different potential may be applied to one of the pair of electrodes of the liquid crystal element 570 of the pixel circuit 501 in each row.
  • the pixel circuit 501 illustrated in FIG. 50C includes a transistor 552, a transistor 554, a capacitor 562, and a light-emitting element 572.
  • a data line DL_n, a scanning line GL_m, a potential supply line VL_a, a potential supply line VL_b, and the like are connected to the pixel circuit 501.
  • one of the potential supply line VL_a and the potential supply line VL_b is supplied with the high power supply potential VDD, and the other is supplied with the low power supply potential VSS.
  • the light emission luminance from the light emitting element 572 is controlled by controlling the current flowing through the light emitting element 572 in accordance with the potential applied to the gate of the transistor 554.
  • FIG. 51A illustrates an example in which an n-channel transistor is used as the transistor 554 in the pixel circuit 501 illustrated in FIG.
  • a pixel circuit 501 illustrated in FIG. 51A includes a transistor 552, a transistor 554a, a capacitor 562, and a light-emitting element 572a.
  • the transistor 552 is an n-channel transistor
  • the transistor 554a is an n-channel transistor.
  • the transistor 552 the transistor including an oxide semiconductor in the channel formation region described in the above embodiment can be used, and the transistor including silicon in the channel formation region can be used as the transistor 554a.
  • a transistor including an oxide semiconductor in the channel formation region described in the above embodiment can be used as the transistor 552 and the transistor 554a. With such a structure, an area occupied by a transistor in a pixel is reduced, and an extremely high-definition image can be displayed.
  • one of the source and the drain of the transistor 552 is electrically connected to the data line DL_n.
  • the other of the source and the drain of the transistor 552 is electrically connected to one electrode of the capacitor 562 and the gate of the transistor 554a.
  • the other electrode of the capacitor 562 is electrically connected to the potential supply line VL_a.
  • a gate of the transistor 552 is electrically connected to the scan line GL_m.
  • One of a source and a drain of the transistor 554a is electrically connected to the potential supply line VL_a.
  • the other of the source and the drain of the transistor 554a is electrically connected to one electrode of the light-emitting element 572a.
  • the other electrode of the light-emitting element 572a is electrically connected to the potential supply line VL_b.
  • a low power supply potential VSS is applied to the potential supply line VL_a, and a high power supply potential VDD is applied to the potential supply line VL_b.
  • FIG. 51B A structure different from the pixel circuit 501 illustrated in FIG. 51A is illustrated in FIG.
  • one of the source and the drain of the transistor 552 is electrically connected to the data line DL_n.
  • the other of the source and the drain of the transistor 552 is electrically connected to one electrode of the capacitor 562 and the gate of the transistor 554a.
  • a gate of the transistor 552 is electrically connected to the scan line GL_m.
  • One of a source and a drain of the transistor 554a is electrically connected to the potential supply line VL_a.
  • the other of the source and the drain of the transistor 554a is electrically connected to the other electrode of the capacitor 562 and one electrode of the light-emitting element 572a.
  • the other electrode of the light-emitting element 572a is electrically connected to the potential supply line VL_b.
  • a high power supply potential VDD is applied to the potential supply line VL_a, and a low power supply potential VSS is applied to the potential supply line VL_b.
  • FIG. 51C illustrates an example in which a p-channel transistor is used as the transistor 554 in the pixel circuit 501 illustrated in FIG.
  • a pixel circuit 501 illustrated in FIG. 51C includes a transistor 552, a transistor 554b, a capacitor 562, and a light-emitting element 572a.
  • the transistor 552 is an n-channel transistor
  • the transistor 554b is a p-channel transistor.
  • the transistor including an oxide semiconductor in the channel formation region described in the above embodiment can be used as the transistor 552, and the transistor including silicon in the channel formation region can be used as the transistor 554b.
  • one of the source and the drain of the transistor 552 is electrically connected to the data line DL_n.
  • the other of the source and the drain of the transistor 552 is electrically connected to one electrode of the capacitor 562 and the gate of the transistor 554b.
  • the other electrode of the capacitor 562 is electrically connected to the potential supply line VL_a.
  • a gate of the transistor 552 is electrically connected to the scan line GL_m.
  • One of a source and a drain of the transistor 554b is electrically connected to the potential supply line VL_a.
  • the other of the source and the drain of the transistor 554a is electrically connected to one electrode of the light-emitting element 572a.
  • the other electrode of the light-emitting element 572a is electrically connected to the potential supply line VL_b.
  • a high power supply potential VDD is applied to the potential supply line VL_a, and a low power supply potential VSS is applied to the potential supply line VL_b.
  • FIG. 52A shows a circuit diagram of the pixel circuit 400.
  • the pixel circuit 400 includes a transistor M1, a transistor M2, a capacitor C1, and a circuit 401.
  • the pixel circuit 400 is connected to the wiring S1, the wiring S2, the wiring G1, and the wiring G2.
  • the transistor M1 has a gate connected to the wiring G1, one of a source and a drain connected to the wiring S1, and the other connected to one electrode of the capacitor C1.
  • a gate is connected to the wiring G2
  • one of a source and a drain is connected to the wiring S2
  • the other is connected to the other electrode of the capacitor C1 and the circuit 401.
  • the circuit 401 is a circuit including at least one display element.
  • Various elements can be used as the display element, but typically, a light-emitting element such as an organic light-emitting element or an LED element, a liquid crystal element, a MEMS element, or the like can be used.
  • a node connecting the transistor M1 and the capacitor C1 is N1
  • a node connecting the transistor M2 and the circuit 401 is N2.
  • the pixel circuit 400 can hold the potential of the node N1 by turning off the transistor M1. Further, by turning off the transistor M2, the potential of the node N2 can be held. Further, by writing a predetermined potential to the node N1 through the transistor M1 in a state where the transistor M2 is turned off, the potential of the node N2 according to the displacement of the potential of the node N1 by capacitive coupling through the capacitor C1. Can be changed.
  • the transistor to which the oxide semiconductor exemplified in the above embodiment is applied can be applied to one or both of the transistor M1 and the transistor M2. Therefore, the potential of the node N1 and the node N2 can be held for a long time with an extremely low off-state current. Note that in the case where the period for holding the potential of each node is short (specifically, when the frame frequency is 30 Hz or more), a transistor using a semiconductor such as silicon may be used.
  • FIG. 52B is a timing chart relating to the operation of the pixel circuit 400.
  • various resistances such as wiring resistance, parasitic capacitances such as transistors and wirings, and threshold voltages of transistors is not considered here.
  • one frame period is divided into a period T1 and a period T2.
  • the period T1 is a period for writing a potential to the node N2
  • the period T2 is a period for writing a potential to the node N1.
  • Period T1 a potential for turning on the transistor is applied to both the wiring G1 and the wiring G2. Further, the supply voltage V ref is a fixed potential to the wiring S1, and supplies a first data potential V w to the wiring S2.
  • the potential V ref is applied to the node N1 from the wiring S1 through the transistor M1. Further, the node N2, the first data potential V w via the transistor M2 is given. Therefore, a state where the potential difference V w -V ref is held in the capacitor C1.
  • a potential for turning on the transistor M1 is supplied to the wiring G1
  • a potential for turning off the transistor M2 is supplied to the wiring G2.
  • the second data potential V data is supplied to the wiring S1.
  • a predetermined constant potential may be applied to the wiring S2, or it may be floating.
  • the second data potential V data is supplied to the node N1 through the transistor M1.
  • the capacitive coupling by the capacitor C1 the potential of the node N2 is changed by the potential dV according to the second data potential V data. That is, the circuit 401, so that the potential obtained by adding the first data potential V w and the potential dV is input.
  • dV is shown to be a positive value, but it may be a negative value. That is, the potential V data may be lower than the potential V ref .
  • the potential dV is substantially determined by the capacitance value of the capacitor C ⁇ b> 1 and the capacitance value of the circuit 401.
  • the potential dV is a potential close to the second data potential V data .
  • the pixel circuit 400 can generate a potential to be supplied to the circuit 401 including the display element by combining two kinds of data signals, gradation correction can be performed in the pixel circuit 400. Become.
  • the pixel circuit 400 can generate a potential exceeding the maximum potential that can be supplied to the wiring S1 and the wiring S2.
  • a light emitting element high dynamic range (HDR) display or the like can be performed.
  • HDR high dynamic range
  • liquid crystal element when a liquid crystal element is used, overdrive driving or the like can be realized.
  • a pixel circuit 400LC illustrated in FIG. 52C includes a circuit 401LC.
  • the circuit 401LC includes a liquid crystal element LC and a capacitor C2.
  • one electrode is connected to one electrode of the node N2 and the capacitor C2, and the other electrode is connected to a wiring to which a potential Vcom2 is applied.
  • the other electrode of the capacitor C2 is connected to a wiring to which the potential Vcom1 is applied.
  • the capacity C2 functions as a holding capacity. Note that the capacitor C2 can be omitted if unnecessary.
  • the pixel circuit 400LC can supply a high voltage to the liquid crystal element LC, for example, high-speed display can be realized by overdrive driving, and a liquid crystal material having a high driving voltage can be applied.
  • the gradation can be corrected according to the operating temperature, the deterioration state of the liquid crystal element LC, or the like.
  • a pixel circuit 400EL illustrated in FIG. 52D includes a circuit 401EL.
  • the circuit 401EL includes a light emitting element EL, a transistor M3, and a capacitor C2.
  • a gate is connected to one electrode of the node N2 and the capacitor C2, one of a source and a drain is connected to a wiring to which the potential VH is applied, and the other is connected to one electrode of the light-emitting element EL.
  • the other electrode of the capacitor C2 is connected to a wiring to which the potential Vcom is applied.
  • the other electrode is connected to a wiring to which a potential VL is applied.
  • the transistor M3 has a function of controlling a current supplied to the light emitting element EL.
  • the capacitor C2 functions as a holding capacitor. The capacitor C2 can be omitted if unnecessary.
  • the pixel circuit 400EL can flow a large current to the light-emitting element EL by applying a high potential to the gate of the transistor M3, for example, HDR display can be realized. Further, by supplying a correction signal to the wiring S1 or the wiring S2, variations in electrical characteristics of the transistor M3 and the light-emitting element EL can be corrected.
  • circuit is not limited to the circuits illustrated in FIGS. 52C and 52D, and a structure in which a transistor, a capacitor, or the like is additionally added may be employed.
  • FIG. 53A illustrates a light-emitting element in which an EL layer is interposed between a pair of electrodes. Specifically, an EL layer 1103 including a light-emitting layer is sandwiched between a first electrode 1101 and a second electrode 1102.
  • 53B includes a plurality of (two layers in FIG. 53B) EL layers (1103a and 1103b) between a pair of electrodes, and the charge generation layer 1104 is sandwiched between the EL layers.
  • 1 illustrates a light-emitting element having a stacked structure (tandem structure). Such a light-emitting element having a tandem structure can realize a light-emitting device that can be driven at a low voltage and has low power consumption.
  • the charge generation layer 1104 injects electrons into one EL layer (1103a or 1103b) when a voltage is applied to the first electrode 1101 and the second electrode 1102, and the other EL layer (1103b or 1103a).
  • the charge generation layer 1104 preferably has a property of transmitting visible light in terms of light extraction efficiency (specifically, the visible light transmittance to the charge generation layer 1104 is 40% or more). In addition, the charge generation layer 1104 functions even when it has lower conductivity than the first electrode 1101 and the second electrode 1102.
  • FIG. 53C illustrates a stacked structure of the EL layer 1103.
  • the EL layer 1103 is formed over the first electrode 1101 with a hole injection layer 1111, a hole transport layer 1112, The light emitting layer 1113, the electron transport layer 1114, and the electron injection layer 1115 are sequentially stacked.
  • each EL layer is sequentially stacked from the anode side as described above. Note that when the first electrode 1101 is a cathode and the second electrode 1102 is an anode, the stacking order is reversed.
  • Each of the light-emitting layers 1113 included in the EL layers (1103, 1103a, and 1103b) includes a light-emitting substance and a plurality of substances as appropriate in combination, so that fluorescent light emission or phosphorescence light emission having a desired light emission color can be obtained. be able to.
  • the light-emitting layer 1113 may have a stacked structure having different emission colors. Note that in this case, different materials may be used for the light-emitting substance and other substances used for the stacked light-emitting layers. Alternatively, different emission colors may be obtained from the plurality of EL layers (1103a and 1103b) illustrated in FIG. In this case as well, the light-emitting substance and other substances used for each light-emitting layer may be different materials.
  • the light emission obtained from the EL layers (1103, 1103a, 1103b) may be resonated between both electrodes to enhance the light emission obtained.
  • a micro optical resonator (microcavity) structure is formed by using the first electrode 1101 as a reflective electrode and the second electrode 1102 as a semi-transmissive / semi-reflective electrode, and an EL layer.
  • the light emission obtained from 1103 can be strengthened.
  • the film of the transparent conductive film Optical adjustment can be performed by controlling the thickness. Specifically, the interelectrode distance between the first electrode 1101 and the second electrode 1102 is near m ⁇ / 2 (where m is a natural number) with respect to the wavelength ⁇ of light obtained from the light emitting layer 1113. It is preferable to adjust as follows.
  • an optical distance from the first electrode 1101 to a region (light emitting region) where the desired light can be obtained from the light emitting layer 1113, and The optical distance from the second electrode 1102 to the region (light emitting region) where desired light can be obtained from the light emitting layer 1113 is adjusted to be close to (2m ′ + 1) ⁇ / 4 (where m ′ is a natural number). It is preferable to do this.
  • the light emitting region herein refers to a recombination region between holes and electrons in the light emitting layer 1113.
  • the spectrum of specific monochromatic light obtained from the light emitting layer 1113 can be narrowed, and light emission with good color purity can be obtained.
  • the optical distance between the first electrode 1101 and the second electrode 1102 is strictly the total thickness from the reflective region of the first electrode 1101 to the reflective region of the second electrode 1102. it can.
  • the optical distance between the first electrode 1101 and the light emitting layer from which desired light can be obtained is the optical distance between the reflective region in the first electrode 1101 and the light emitting region in the light emitting layer from which desired light can be obtained. It can be said that it is a distance.
  • the arbitrary position of the first electrode 1101 can be set as the reflection region and the desired region. It is assumed that the above-described effect can be sufficiently obtained by assuming an arbitrary position of the light emitting layer from which light is obtained as a light emitting region.
  • the light-emitting element illustrated in FIG. 53C has a microcavity structure, light with different wavelengths (monochromatic light) can be extracted even if the EL layer is common. Accordingly, it is not necessary to perform separate coloring (for example, RGB) for obtaining different emission colors, and high definition can be achieved. A combination with a colored layer (color filter) is also possible. In addition, since it is possible to increase the light emission intensity in the front direction of the specific wavelength, it is possible to reduce power consumption.
  • the first electrode 1101 and the second electrode 1102 is a light-transmitting electrode (a transparent electrode, a semi-transmissive / semi-reflective electrode, or the like).
  • the transparent electrode has a visible light transmittance of 40% or more.
  • the visible light reflectance of the semi-transmissive / semi-reflective electrode is 20% to 80%, preferably 40% to 70%.
  • These electrodes preferably have a resistivity of 1 ⁇ 10 ⁇ 2 ⁇ cm or less.
  • the reflectance of visible light of the reflective electrode is 40% or more and 100% or less. Preferably, it is 70% or more and 100% or less.
  • the electrode preferably has a resistivity of 1 ⁇ 10 ⁇ 2 ⁇ cm or less.
  • First electrode and second electrode> As materials for forming the first electrode 1101 and the second electrode 1102, the following materials can be used in appropriate combination as long as the functions of both electrodes in the element structure described above can be satisfied.
  • a metal, an alloy, an electrically conductive compound, a mixture thereof, and the like can be used as appropriate.
  • the positive electrode of the EL layer 1103 is formed over the first electrode 1101.
  • a hole injection layer 1111 and a hole transport layer 1112 are sequentially stacked by a vacuum deposition method. As shown in FIG. 53, in the case where the EL layer 1103 having a stacked structure as illustrated in FIG. 53C and the first electrode 1101 is an anode, the positive electrode of the EL layer 1103 is formed over the first electrode 1101.
  • a hole injection layer 1111 and a hole transport layer 1112 are sequentially stacked by a vacuum deposition method. As shown in FIG.
  • the first electrode 1101 when a plurality of EL layers (1103a, 1103b) having a stacked structure are stacked with the charge generation layer 1104 interposed therebetween and the first electrode 1101 is an anode, the first electrode
  • the first electrode In addition to sequentially stacking the hole injection layer 1111a and the hole transport layer 1112a of the EL layer 1103a on the substrate 1101 by vacuum deposition, the EL layer 1103a and the charge generation layer 1104 are sequentially stacked and then generated. Similarly, a hole injection layer 1111b and a hole transport layer 1112b of the EL layer 1103b are sequentially stacked over the layer 1104.
  • the hole injection layer (1111, 1111a, 1111b) is a layer for injecting holes into the EL layers (1103, 1103a, 1103b) from the first electrode 1101 serving as an anode or the charge generation layer (1104).
  • a layer containing a material having a high hole injection property is a layer for injecting holes into the EL layers (1103, 1103a, 1103b) from the first electrode 1101 serving as an anode or the charge generation layer (1104).
  • Examples of the material having a high hole injection property include transition metal oxides such as molybdenum oxide and vanadium oxide.
  • phthalocyanine compounds such as phthalocyanine (abbreviation: H 2 Pc) and copper phthalocyanine (abbreviation: CuPc) can be used.
  • an aromatic amine compound such as 4,4 ′, 4 ′′ -tris (N, N-diphenylamino) triphenylamine (abbreviation: TDATA), which is a low molecular compound, or the like can be used.
  • poly (N-vinylcarbazole) (abbreviation: PVK), poly (4-vinyltriphenylamine) (abbreviation: PVTPA), which are high molecular compounds (oligomer, dendrimer, polymer, or the like)
  • PVK poly(N-vinylcarbazole)
  • PVTPA poly (4-vinyltriphenylamine)
  • PEDOT poly(styrenesulfonic acid)
  • a composite material including a hole transporting material and an acceptor material can be used as a material having a high hole injecting property.
  • electrons are extracted from the hole transporting material by the acceptor material and holes are generated in the hole injection layer (1111, 1111a, 1111b), and the hole transporting layer (1112, 1112a, 1112b) is passed through. Holes are injected into the light emitting layer (1113, 1113a, 1113b).
  • the hole injection layer (1111, 1111a, 1111b) may be formed as a single layer made of a composite material including a hole transporting material and an acceptor material (electron accepting material).
  • the material and the acceptor material (electron-accepting material) may be stacked in separate layers.
  • the hole transport layer (1112, 1112a, 1112b) is configured to transfer holes injected from the first electrode 1101 or the charge generation layer 1104 by the hole injection layer (1111, 1111a, 1111b) to the light emitting layer (1113, 1113a, 1113b).
  • the hole transport layers (1112, 1112a, and 1112b) are layers including a hole transport material.
  • a hole transporting material used for the hole transporting layer (1112, 1112a, 1112b) a material having a HOMO level which is the same as or close to the HOMO level of the hole injection layer (1111, 1111a, 1111b) should be used. Is preferred.
  • an oxide of a metal belonging to Groups 4 to 8 in the periodic table can be used.
  • Specific examples include molybdenum oxide and vanadium oxide.
  • molybdenum oxide is especially preferable because it is stable in the air, has a low hygroscopic property, and is easy to handle.
  • organic acceptors such as quinodimethane derivatives and chloranil derivatives can be used.
  • a condensed aromatic ring having a plurality of heteroatoms such as 2,3,6,7,10,11-hexacyano-1,4,5,8,9,12-hexaazatriphenylene (abbreviation: HAT-CN).
  • a compound to which an electron withdrawing group is bonded is preferable because it is thermally stable.
  • Radialene derivatives having an electron withdrawing group are preferable because of their very high electron accepting properties.
  • the hole transporting material used for the hole injection layer (1111, 1111a, 1111b) and the hole transporting layer (1112, 1112a, 1112b) has a hole mobility of 1 ⁇ 10 ⁇ 6 cm 2 / Vs or more. Substances are preferred. Note that other than these substances, any substance that has a property of transporting more holes than electrons can be used.
  • a material having a high hole transporting property such as a ⁇ -electron rich heteroaromatic compound (for example, a compound having a carbazole skeleton or a compound having a furan skeleton) or a compound having an aromatic amine skeleton is preferable.
  • a high molecular compound such as poly (N-vinylcarbazole) (abbreviation: PVK) can also be used.
  • the hole transporting material is not limited to the above, and a hole injection layer (1111, 1111a, 1111b) and a hole transporting layer may be used as a hole transporting material by combining one or more known various materials. (1112, 1112a, 1112b). Note that each of the hole transport layers (1112, 1112a, and 1112b) may be formed of a plurality of layers. That is, for example, a first hole transport layer and a second hole transport layer may be laminated.
  • a light-emitting layer 1113a is formed over the hole-transport layer 1112a of the EL layer 1103a by a vacuum evaporation method.
  • a light emitting layer 1113b is formed by a vacuum evaporation method over the hole transport layer 1112b of the EL layer 1103b.
  • the light emitting layers (1113, 1113a, 1113b) are layers containing a light emitting substance.
  • a substance exhibiting a luminescent color such as blue, purple, blue-violet, green, yellow-green, yellow, orange, or red is appropriately used.
  • a structure exhibiting different light emission colors for example, white light emission obtained by combining light emission colors having complementary colors
  • a stacked structure in which one light emitting layer includes different light emitting materials may be used.
  • the light emitting layer (1113, 1113a, 1113b) may have one or more organic compounds (host material, assist material) in addition to the light emitting substance (guest material).
  • a light-emitting substance that can be used for the light-emitting layers (1113, 1113a, and 1113b), and a light-emitting substance that changes singlet excitation energy into light emission in the visible light region or triplet excitation energy that emits light in the visible light region.
  • a luminescent material can be used. Examples of the light emitting substance include the following.
  • Examples of the light-emitting substance that converts singlet excitation energy into light emission include substances that emit fluorescence (fluorescent materials).
  • fluorescent materials include fluorescence (fluorescent materials).
  • Examples include quinoxaline derivatives, quinoxaline derivatives, pyridine derivatives, pyrimidine derivatives, phenanthrene derivatives, and naphthalene derivatives.
  • a pyrene derivative is preferable because of its high emission quantum yield.
  • Examples of the light-emitting substance that changes triplet excitation energy into light emission include phosphorescent substances (phosphorescent materials) and thermally activated delayed fluorescence (TADF) materials that exhibit thermally activated delayed fluorescence. .
  • phosphorescent substances phosphorescent materials
  • TADF thermally activated delayed fluorescence
  • phosphorescent materials include organometallic complexes, metal complexes (platinum complexes), and rare earth metal complexes. Since these exhibit different emission colors (emission peaks) for each substance, they are appropriately selected and used as necessary.
  • Examples of phosphorescent materials that exhibit blue or green color and whose emission spectrum peak wavelength is 450 nm or more and 570 nm or less include the following substances.
  • an organometallic complex having a 4H-triazole skeleton tris [3-methyl-1- (2-methylphenyl) -5-phenyl-1H-1, 2,4-triazolate] iridium (III) (abbreviation: [Ir (Mptz1-mp) 3 ])-like organometallic complex having a 1H-triazole skeleton, fac-tris [1- (2,6-diisopropylphenyl)
  • Examples of the phosphorescent material which exhibits green or yellow and has an emission spectrum peak wavelength of 495 nm or more and 590 nm or less include the following substances.
  • an organometallic complex having a pyrimidine skeleton such as tris (4-methyl-6-phenylpyrimidinato) iridium (III) (abbreviation: [Ir (mppm) 3 ]), (acetylacetonato) bis
  • An organometallic complex having a pyrazine skeleton such as 5-dimethyl-2-phenylpyrazinato) iridium (III) (abbreviation: [Ir (mppr-Me) 2 (acac)]), tris (2-phenylpyridinato
  • An organometallic complex having a pyridine skeleton such as —N, C 2 ′ ) iridium (III) (abbreviation: [Ir (ppy) 3 ]), bis (2,4-diphenyl
  • Examples of the phosphorescent material which exhibits yellow or red and has an emission spectrum peak wavelength of 570 nm or more and 750 nm or less include the following substances.
  • an organometallic having a pyrimidine skeleton such as (diisobutyrylmethanato) bis [4,6-bis (3-methylphenyl) pyrimidinato] iridium (III) (abbreviation: [Ir (5 mdppm) 2 (divm)])
  • organometallic complexes having a pyrazine skeleton such as (acetylacetonato) bis (2,3,5-triphenylpyrazinato) iridium (III) (abbreviation: [Ir (tppr) 2 (acac)])
  • Tris (1-phenylisoquinolinato-N, C 2 ′ ) iridium (III) abbreviation: [Ir (piq) 3 ]
  • organic compound (host material, assist material) used for the light emitting layer (1113, 1113a, 1113b) a substance having an energy gap larger than that of the light emitting substance (guest material) may be selected and used. Good.
  • a positive hole transport material mentioned above and the material mentioned as an electron transport material mentioned later can also be used as such an organic compound (host material, assist material).
  • the light-emitting substance is a fluorescent material
  • anthracene derivatives and tetracene derivatives are also suitable.
  • an organic compound having a triplet excitation energy larger than the triplet excitation energy (energy difference between the ground state and the triplet excited state) of the light-emitting substance may be selected as the host material.
  • condensed polycyclic aromatic compounds such as anthracene derivatives, phenanthrene derivatives, pyrene derivatives, chrysene derivatives and dibenzo [g, p] chrysene derivatives are also suitable.
  • a compound that forms an exciplex mixed with a phosphorescent material it is preferable to use a compound that forms an exciplex mixed with a phosphorescent material.
  • ExTET Exciplex-Triple Energy Transfer
  • various organic compounds can be used in appropriate combination.
  • a compound that easily receives holes (hole transporting material) and a compound that easily receives electrons (electrons) A combination with a transportable material) is particularly preferred.
  • TADF material is a material that can up-convert triplet excited state to singlet excited state with a little thermal energy (interverse crossing) and efficiently emits light (fluorescence) from singlet excited state. is there.
  • the energy difference between the triplet excited level and the singlet excited level is 0 eV or more and 0.2 eV or less, preferably 0 eV or more and 0.1 eV or less.
  • delayed fluorescence in the TADF material refers to light emission having a remarkably long lifetime while having a spectrum similar to that of normal fluorescence. The lifetime is 10 ⁇ 6 seconds or longer, preferably 10 ⁇ 3 seconds or longer.
  • TADF material examples include fullerene and derivatives thereof, acridine derivatives such as proflavine, and eosin.
  • metal-containing porphyrins including magnesium (Mg), zinc (Zn), cadmium (Cd), tin (Sn), platinum (Pt), indium (In), palladium (Pd), and the like can be given.
  • TADF materials include 2- (biphenyl-4-yl) -4,6-bis (12-phenylindolo [2,3-a] carbazol-11-yl) -1,3,5-triazine (A heterocyclic compound having a ⁇ -electron rich heteroaromatic ring and a ⁇ -electron deficient heteroaromatic ring such as PIC-TRZ) can be used.
  • a substance in which a ⁇ -electron rich heteroaromatic ring and a ⁇ -electron deficient heteroaromatic ring are directly bonded increases both the donor property of the ⁇ -electron rich heteroaromatic ring and the acceptor property of the ⁇ -electron insufficient heteroaromatic ring. This is particularly preferable because the energy difference between the singlet excited state and the triplet excited state becomes small.
  • TADF material when using a TADF material, it can also be used in combination with another organic compound.
  • the light emitting layer (1113, 1113a, 1113b) can be formed by appropriately using the above materials.
  • the above materials can be used for forming the light emitting layer (1113, 1113a, 1113b) by combining with a low molecular material or a high molecular material.
  • an electron-transport layer 1114a is formed over the light-emitting layer 1113a of the EL layer 1103a. Further, after the EL layer 1103a and the charge generation layer 1104 are formed, the electron transport layer 1114b is formed over the light-emitting layer 1113b of the EL layer 1103b.
  • the electron transport layer (1114, 1114a, 1114b) is a layer for transporting electrons injected from the second electrode 1102 to the light emitting layer (1113, 1113a, 1113b) by the electron injection layer (1115, 1115a, 1115b).
  • the electron transport layers (1114, 1114a, and 1114b) are layers containing an electron transport material.
  • the electron transporting material used for the electron transporting layer (1114, 1114a, 1114b) is preferably a substance having an electron mobility of 1 ⁇ 10 ⁇ 6 cm 2 / Vs or higher. Note that other than these substances, any substance that has a property of transporting more electrons than holes can be used.
  • a metal complex having a quinoline skeleton in addition to a metal complex having a quinoline skeleton, a metal complex having a benzoquinoline skeleton, a metal complex having an oxazole skeleton, a metal complex having a thiazole skeleton, etc., an oxadiazole derivative, a triazole derivative, an imidazole derivative, ⁇ -electron deficiency including oxazole derivatives, thiazole derivatives, phenanthroline derivatives, quinoline derivatives with quinoline ligands, benzoquinoline derivatives, quinoxaline derivatives, dibenzoquinoxaline derivatives, pyridine derivatives, bipyridine derivatives, pyrimidine derivatives, and other nitrogen-containing heteroaromatic compounds
  • a material having a high electron transporting property such as a type heteroaromatic compound can be used.
  • a high molecular compound such as poly (2,5-pyridinediyl) (abbre
  • the electron transport layer (1114, 1114a, 1114b) is not limited to a single layer, and may have a structure in which two or more layers made of the above substances are stacked.
  • an electron injection layer 1115a is formed over the electron transport layer 1114a of the EL layer 1103a by a vacuum evaporation method. Thereafter, an EL layer 1103a and a charge generation layer 1104 are formed, and the electron transport layer 1114b of the EL layer 1103b is formed. Then, an electron injection layer 1115b is formed thereon by a vacuum evaporation method.
  • the electron injection layers (1115, 1115a, 1115b) are layers containing a substance having a high electron injection property.
  • the electron injection layer (1115, 1115a, 1115b) includes an alkali metal such as lithium fluoride (LiF), cesium fluoride (CsF), calcium fluoride (CaF 2 ), lithium oxide (LiO x ), or the like.
  • Earth metals or their compounds can be used.
  • a rare earth metal compound such as erbium fluoride (ErF 3 ) can be used.
  • electride may be used for the electron injection layer (1115, 1115a, 1115b). Examples of the electride include a substance obtained by adding a high concentration of electrons to a mixed oxide of calcium and aluminum.
  • the substance which comprises the electron carrying layer (1114, 1114a, 1114b) mentioned above can also be used.
  • a composite material obtained by mixing an organic compound and an electron donor (donor) may be used for the electron injection layer (1115, 1115a, 1115b).
  • a composite material is excellent in electron injecting property and electron transporting property because electrons are generated in the organic compound by the electron donor.
  • the organic compound is preferably a material excellent in transporting the generated electrons.
  • the electron transport material metal complex used for the electron transport layer (1114, 1114a, 1114b) described above, for example.
  • the electron donor may be any substance that exhibits an electron donating property to the organic compound.
  • alkali metals, alkaline earth metals, and rare earth metals are preferable, and lithium, cesium, magnesium, calcium, erbium, ytterbium, and the like can be given.
  • Alkali metal oxides and alkaline earth metal oxides are preferable, and lithium oxide, calcium oxide, barium oxide, and the like can be given.
  • a Lewis base such as magnesium oxide can also be used.
  • an organic compound such as tetrathiafulvalene (abbreviation: TTF) can be used.
  • the optical distance between the second electrode 1102 and the light-emitting layer 1113b depends on the light emitted from the light-emitting layer 1113b. It is preferable to form it to be less than 1 ⁇ 4 of the wavelength ⁇ . In this case, adjustment can be performed by changing the film thickness of the electron-transport layer 1114b or the electron-injection layer 1115b.
  • the charge generation layer 1104 has an electron in the EL layer 1103a when a voltage is applied between the first electrode (anode) 1101 and the second electrode (cathode) 1102. And has a function of injecting holes into the EL layer 1103b.
  • the charge generation layer 1104 may have a structure in which an electron acceptor is added to a hole transporting material or a structure in which an electron donor (donor) is added to an electron transporting material. Good.
  • both these structures may be laminated
  • F 4 -TCNQ 7,7,8,8-tetracyano-2,3,5,6-tetrafluoroquinodimethane
  • chloranil chloranil
  • oxides of metals belonging to Groups 4 to 8 in the periodic table can be given.
  • an alkali metal, an alkaline earth metal, a rare earth metal, a metal belonging to Groups 2 and 13 in the periodic table, or an oxide or carbonate thereof can be used.
  • An organic compound such as tetrathianaphthacene may be used as an electron donor.
  • a vacuum process such as an evaporation method or a solution process such as a spin coating method or an inkjet method can be used.
  • each functional layer (hole injection layer (1111, 1111a, 1111b), hole transport layer (1112, 1112a, 1112b)) included in the EL layer (1103, 1103a, 1103b) of the light-emitting element described in this embodiment mode.
  • the light emitting layer (1113, 1113a, 1113b), the electron transport layer (1114, 1114a, 1114b), the electron injection layer (1115, 1115a, 1115b)) and the charge generation layer 1104 are not limited to the materials described above. Other materials can be used in combination as long as they can satisfy the functions of the respective layers.
  • high molecular compounds oligomers, dendrimers, polymers, etc.
  • medium molecular compounds compounds in the middle region between low molecules and polymers: molecular weight 400 to 4000
  • inorganic compounds quantum dot materials, etc.
  • quantum dot material a colloidal quantum dot material, an alloy type quantum dot material, a core / shell type quantum dot material, a core type quantum dot material, or the like can be used.
  • FIG. 54 (A) is a diagram showing the appearance of the camera 8000 with the viewfinder 8100 attached.
  • the camera 8000 includes a housing 8001, a display portion 8002, operation buttons 8003, a shutter button 8004, and the like.
  • the camera 8000 is attached with a detachable lens 8006.
  • the camera 8000 is configured such that the lens 8006 can be removed from the housing 8001 and replaced, but the lens 8006 and the housing 8001 may be integrated.
  • the camera 8000 can take an image by pressing a shutter button 8004.
  • the display portion 8002 has a function as a touch panel and can capture an image by touching the display portion 8002.
  • the housing 8001 of the camera 8000 has a mount having electrodes, and can be connected to a stroboscope or the like in addition to the finder 8100.
  • the finder 8100 includes a housing 8101, a display portion 8102, a button 8103, and the like.
  • the housing 8101 has a mount that engages with the mount of the camera 8000, and the finder 8100 can be attached to the camera 8000.
  • the mount includes an electrode, and an image received from the camera 8000 via the electrode can be displayed on the display portion 8102.
  • the button 8103 has a function as a power button.
  • a button 8103 can be used to switch display on the display portion 8102 on and off.
  • the display device of one embodiment of the present invention can be applied to the display portion 8002 of the camera 8000 and the display portion 8102 of the finder 8100.
  • the camera 8000 and the viewfinder 8100 are separate electronic devices and can be attached and detached.
  • a finder including a display device is incorporated in the housing 8001 of the camera 8000. Also good.
  • FIG. 54 (B) is a diagram showing the appearance of the head mounted display 8200.
  • the head mounted display 8200 includes a mounting portion 8201, a lens 8202, a main body 8203, a display portion 8204, a cable 8205, and the like.
  • a battery 8206 is built in the mounting portion 8201.
  • the cable 8205 supplies power from the battery 8206 to the main body 8203.
  • the main body 8203 includes a wireless receiver and the like, and can display video information such as received image data on the display portion 8204. Further, it is possible to use the user's line of sight as an input means by capturing the movement of the user's eyeball or eyelid with a camera provided in the main body 8203 and calculating the coordinates of the user's line of sight based on the information. it can.
  • the mounting portion 8201 may be provided with a plurality of electrodes at positions where the user touches the mounting portion 8201.
  • the main body 8203 may have a function of recognizing the user's line of sight by detecting a current flowing through the electrode in accordance with the movement of the user's eyeball. Moreover, you may have a function which monitors a user's pulse by detecting the electric current which flows into the said electrode.
  • the mounting portion 8201 may have various sensors such as a temperature sensor, a pressure sensor, and an acceleration sensor, and may have a function of displaying the user's biological information on the display portion 8204. Further, the movement of the user's head or the like may be detected, and the video displayed on the display unit 8204 may be changed in accordance with the movement.
  • the display device of one embodiment of the present invention can be applied to the display portion 8204.
  • FIG. 54 (C), 54 (D), and 54 (E) are views showing the appearance of the head mounted display 8300.
  • FIG. The head mounted display 8300 includes a housing 8301, a display portion 8302, a band-shaped fixture 8304, and a pair of lenses 8305.
  • the user can visually recognize the display on the display portion 8302 through the lens 8305.
  • the display portion 8302 is preferably arranged curved. By arranging the display portion 8302 to be curved, the user can feel a high sense of realism.
  • a structure in which one display portion 8302 is provided is described in this embodiment mode, the present invention is not limited thereto, and for example, a structure in which two display portions 8302 are provided may be employed. In this case, if one display unit is arranged in one eye of the user, three-dimensional display using parallax or the like can be performed.
  • the display device of one embodiment of the present invention can be applied to the display portion 8302. Since the display device according to one embodiment of the present invention has extremely high definition, even when the display device is enlarged using the lens 8305 as illustrated in FIG. High video can be displayed.
  • FIGS. 55A to 55G examples of electronic devices different from the electronic devices illustrated in FIGS. 54A to 54E are illustrated in FIGS. 55A to 55G.
  • An electronic device illustrated in FIGS. 55A to 55G includes a housing 9000, a display portion 9001, a speaker 9003, operation keys 9005 (including a power switch or an operation switch), a connection terminal 9006, a sensor 9007 (force , Displacement, position, velocity, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration , Including a function of measuring odor or infrared light), a microphone 9008, and the like.
  • the electronic devices illustrated in FIGS. 55A to 55G have various functions. For example, a function for displaying various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function for displaying a calendar, date or time, a function for controlling processing by various software (programs), Wireless communication function, function for connecting to various computer networks using the wireless communication function, function for transmitting or receiving various data using the wireless communication function, and reading and displaying programs or data recorded on the recording medium It can have a function of displaying on the section. Note that the functions of the electronic devices illustrated in FIGS. 55A to 55G are not limited to these, and can have various functions. Although not illustrated in FIGS.
  • the electronic device may have a plurality of display portions.
  • the electronic device is equipped with a camera, etc., to capture still images, to capture moving images, to store captured images on a recording medium (externally or built into the camera), and to display captured images on the display unit And the like.
  • FIGS. 55A to 55G Details of the electronic devices illustrated in FIGS. 55A to 55G will be described below.
  • FIG. 55A is a perspective view showing the television device 9100.
  • the television device 9100 can incorporate a display portion 9001 having a large screen, for example, 50 inches or more, or 100 inches or more.
  • FIG. 55B is a perspective view showing the portable information terminal 9101.
  • the portable information terminal 9101 has one or a plurality of functions selected from, for example, a telephone, a notebook, an information browsing device, or the like. Specifically, it can be used as a smartphone.
  • the portable information terminal 9101 may include a speaker 9003, a connection terminal 9006, a sensor 9007, and the like.
  • the portable information terminal 9101 can display characters and image information on the plurality of surfaces.
  • three operation buttons 9050 also referred to as operation icons or simply icons
  • information 9051 indicated by a broken-line rectangle can be displayed on another surface of the display portion 9001.
  • a display for notifying an incoming call such as an e-mail, SNS (social networking service), a telephone call, a title such as an e-mail or SNS, a sender name such as an e-mail or SNS, a date and time, and a time , Battery level, antenna reception strength and so on.
  • an operation button 9050 or the like may be displayed instead of the information 9051 at a position where the information 9051 is displayed.
  • FIG. 55C is a perspective view showing the portable information terminal 9102.
  • the portable information terminal 9102 has a function of displaying information on three or more surfaces of the display portion 9001.
  • information 9052, information 9053, and information 9054 are displayed on different planes.
  • the user of the portable information terminal 9102 can check the display (information 9053 here) in a state where the portable information terminal 9102 is stored in the chest pocket of clothes.
  • the telephone number or name of the caller of the incoming call is displayed at a position where it can be observed from above portable information terminal 9102.
  • the user can check the display and determine whether to receive a call without taking out the portable information terminal 9102 from the pocket.
  • FIG. 55D is a perspective view showing a wristwatch-type portable information terminal 9200.
  • the portable information terminal 9200 can execute various applications such as a mobile phone, electronic mail, text browsing and creation, music playback, Internet communication, and computer games.
  • the display portion 9001 is provided with a curved display surface, and can perform display along the curved display surface.
  • the portable information terminal 9200 can execute short-range wireless communication with a communication standard. For example, it is possible to talk hands-free by communicating with a headset capable of wireless communication.
  • the portable information terminal 9200 includes a connection terminal 9006 and can directly exchange data with other information terminals via a connector. Charging can also be performed through the connection terminal 9006. Note that the charging operation may be performed by wireless power feeding without using the connection terminal 9006.
  • FIG. 55E, 55F, and 55G are perspective views showing a foldable portable information terminal 9201.
  • FIG. FIG. 55E is a perspective view of a state in which the portable information terminal 9201 is expanded
  • FIG. 55F is a state in the middle of changing from one of the expanded state or the folded state of the portable information terminal 9201 to the other.
  • FIG. 55G is a perspective view of the portable information terminal 9201 folded.
  • the portable information terminal 9201 is excellent in portability in the folded state, and in the expanded state, the portable information terminal 9201 is excellent in display listability due to a seamless wide display area.
  • a display portion 9001 included in the portable information terminal 9201 is supported by three housings 9000 connected by a hinge 9055.
  • the portable information terminal 9201 By bending between the two housings 9000 via the hinge 9055, the portable information terminal 9201 can be reversibly deformed from the expanded state to the folded state.
  • the portable information terminal 9201 can be bent with a curvature radius of 1 mm to 150 mm.
  • the electronic device described in this embodiment includes a display portion for displaying some information. Note that the semiconductor device of one embodiment of the present invention can also be applied to an electronic device that does not include a display portion.
  • the electronic device exemplified below includes the display device of one embodiment of the present invention in the display portion. Therefore, the electronic device has a high resolution. In addition, the electronic device can achieve both high resolution and a large screen.
  • full high-definition video, 4K2K, 8K4K, 16K8K, or higher-resolution video can be displayed on the display portion of the electronic device of one embodiment of the present invention.
  • the screen size of the display unit may be 20 inches or more diagonal, 30 inches or more, 50 inches or more, 60 inches or more, or 70 inches or more.
  • Examples of electronic devices include relatively large screens such as television devices, desktop or notebook personal computers, monitors for computers, digital signage (digital signage), and large game machines such as pachinko machines.
  • a digital camera, a digital video camera, a digital photo frame, a mobile phone, a portable game machine, a portable information terminal, a sound reproduction device, and the like can be given.
  • the electronic device or the lighting device of one embodiment of the present invention can be incorporated along a curved surface of an inner wall or an outer wall of a house or a building, or an interior or exterior of an automobile.
  • the electronic device of one embodiment of the present invention may have an antenna. By receiving a signal with an antenna, video, information, and the like can be displayed on the display unit.
  • the antenna may be used for non-contact power transmission.
  • the electronic device of one embodiment of the present invention includes a sensor (force, displacement, position, velocity, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, sound, time, hardness, electric field, current, It may have a function of measuring voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, or infrared).
  • the electronic device of one embodiment of the present invention can have various functions. For example, a function for displaying various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function for displaying a calendar, date or time, a function for executing various software (programs), and wireless communication It can have a function, a function of reading a program or data recorded in a recording medium, and the like.
  • FIG. 56A shows an example of a television device.
  • a display portion 7500 is incorporated in a housing 7101.
  • a structure in which the housing 7101 is supported by a stand 7103 is shown.
  • the display device of one embodiment of the present invention can be applied to the display portion 7500.
  • Operation of the television device 7100 illustrated in FIG. 56A can be performed with an operation switch included in the housing 7101 or a separate remote controller 7111.
  • the display portion 7500 may be provided with a touch sensor, and may be operated by touching the display portion 7500 with a finger or the like.
  • the remote controller 7111 may include a display unit that displays information output from the remote controller 7111. Channels and volume can be operated with an operation key or a touch panel included in the remote controller 7111, and an image displayed on the display portion 7500 can be operated.
  • the television device 7100 is provided with a receiver, a modem, and the like.
  • a general television broadcast can be received by the receiver.
  • information communication is performed in one direction (from the sender to the receiver) or in two directions (between the sender and the receiver or between the receivers). It is also possible.
  • FIG. 56B shows a laptop personal computer 7200.
  • a laptop personal computer 7200 includes a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, and the like.
  • a display portion 7500 is incorporated in the housing 7211.
  • the display device of one embodiment of the present invention can be applied to the display portion 7500.
  • FIG. 56C and FIG. 56D show an example of digital signage (digital signage).
  • a digital signage 7300 illustrated in FIG. 56C includes a housing 7301, a display portion 7500, a speaker 7303, and the like. Furthermore, an LED lamp, operation keys (including a power switch or an operation switch), connection terminals, various sensors, a microphone, and the like can be provided.
  • FIG. 56D shows a digital signage 7400 attached to a columnar column 7401.
  • the digital signage 7400 includes a display portion 7500 provided along the curved surface of the pillar 7401.
  • the display device of one embodiment of the present invention can be applied to the display portion 7500.
  • the wider the display unit 7500 the more information can be provided at one time.
  • the wider the display portion 7500 the easier it is to be noticed by humans.
  • the advertising effect of advertisement can be enhanced.
  • a touch panel By applying a touch panel to the display unit 7500, it is preferable that not only an image or a moving image is displayed on the display unit 7500, but also the user can operate intuitively. In addition, when it is used for providing information such as route information or traffic information, usability can be improved by an intuitive operation.
  • the digital signage 7300 or the digital signage 7400 can be linked by wireless communication with an information terminal 7311 or an information terminal 7411 such as a smartphone possessed by the user.
  • an information terminal 7311 or an information terminal 7411 such as a smartphone possessed by the user.
  • advertisement information displayed on the display unit 7500 can be displayed on the screen of the information terminal 7311 or the information terminal 7411.
  • the display of the display unit 7500 can be switched.
  • the digital signage 7300 or the digital signage 7400 can execute a game using the screen of the information terminal 7311 or the information terminal 7411 as an operation means (controller). Thereby, an unspecified number of users can participate and enjoy the game at the same time.

Abstract

要約書 精細度が高い表示装置を提供する。 消費電力が低い表示装置を提供する。 信頼性が高い表示装置を提 供する。 第１のトランジスタと、 第１のトランジスタと電気的に接続される表示素子と、 を有する表示装置で ある。第１のトランジスタは、第１の酸化物と、第２の酸化物と、第１の導電体と、第２の導電体と、 第３の導電体と、第１の絶縁体と、第２の絶縁体と、を有する。第１の導電体および第２の導電体は、 第１の酸化物の上に、 互いに離隔して配置される。 第１の絶縁体は、 第１の導電体および第２の導電 体の上に配置され、 かつ開口を有し、 該当開口は、 第１の導電体と第２の導電体の間に重畳する。 第 ３の導電体は、開口の中に配置される。第２の絶縁体は、第１の酸化物、第１の導電体、第２の導電 体及び第１の絶縁体と、第３の導電体と、の間に配置される。第２の酸化物は、第１の酸化物、第１ の導電体、第２の導電体及び第１の絶縁体と、第２の絶縁体と、の間に配置される。

Description

表示装置
　本発明の一態様は、表示装置、及び表示装置の作製方法に関する。本発明の一態様は、トランジスタ、及びトランジスタの作製方法に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
　トランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、またはμＦＥと言う場合がある）を高めた半導体装置が開示されている。
　半導体層に用いることのできる金属酸化物は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、多結晶シリコンや非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられる。また、金属酸化物を用いたトランジスタは、非晶質シリコンを用いた場合に比べて高い電界効果移動度を有するため、駆動回路を設けた高機能の表示装置を実現できる。
　また、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）又は仮想現実（ＶＲ：Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）用の表示装置として、ウェアラブル型の表示装置や、据え置き型の表示装置が普及しつつある。ウェアラブル型の表示装置としては、例えば、ヘッドマウントディスプレイ（ＨＭＤ：Ｈｅａｄ　Ｍｏｕｎｔｅｄ　Ｄｉｓｐｌａｙ）や眼鏡型の表示装置等がある。据え置き型の表示装置としては、例えば、ヘッドアップディスプレイ（ＨＵＤ：Ｈｅａｄ−Ｕｐ　Ｄｉｓｐｌａｙ）等がある。
特開２０１４−７３９９号公報
　ヘッドマウントディスプレイ（ＨＭＤ）等、表示面と使用者の距離が近い表示装置においては使用者が画素を視認しやすく、粒状感を強く感じてしまうことから、ＡＲやＶＲの没入感や臨場感が薄れる場合がある。そのようなことから、使用者に画素を視認されないように精細な画素を備える表示装置が望まれる。
　上記に鑑み、本発明の一態様は、精細度が高い表示装置を提供することを課題の一とする。または、消費電力が低い表示装置を提供することを課題の一とする。または、本発明の一態様は、信頼性が高い表示装置を提供することを課題の一とする。または、本発明の一態様は、新規な表示装置を提供することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
　本発明の一態様は、第１のトランジスタと、第１のトランジスタと電気的に接続される表示素子と、を有する表示装置である。第１のトランジスタは、第１の酸化物と、第２の酸化物と、第１の導電体と、第２の導電体と、第３の導電体と、第１の絶縁体と、第２の絶縁体と、を有する。第１の導電体および第２の導電体は、第１の酸化物の上に、互いに離隔して配置される。第１の絶縁体は、第１の導電体および第２の導電体の上に配置され、かつ開口を有し、該当開口は、第１の導電体と第２の導電体の間に重畳する。第３の導電体は、開口の中に配置され、第２の絶縁体は、第１の酸化物、第１の導電体、第２の導電体及び第１の絶縁体と、第３の導電体と、の間に配置され、第２の酸化物は、第１の酸化物、第１の導電体、第２の導電体及び第１の絶縁体と、第２の絶縁体と、の間に配置される。
　また、本発明の一態様は、第１のトランジスタと、第１のトランジスタと電気的に接続される表示素子と、構造体と、を有する表示装置である。第１のトランジスタは、第１の酸化物と、第２の酸化物と、第１の導電体と、第２の導電体と、第３の導電体と、第１の絶縁体と、第２の絶縁体と、を有する。第１の導電体および第２の導電体は、第１の酸化物の上に、互いに離隔して配置される。第１の絶縁体は、第１の導電体および第２の導電体の上に配置され、かつ開口を有し、該当開口は、第１の導電体と第２の導電体の間に重畳する。第３の導電体は、開口の中に配置される。第２の絶縁体は、第１の酸化物、第１の導電体、第２の導電体及び第１の絶縁体と、第３の導電体と、の間に配置される。第２の酸化物は、第１の酸化物、第１の導電体、第２の導電体及び第１の絶縁体と、第２の絶縁体と、の間に配置される。構造体は、表示素子を有する層と同じ層に配置され、構造体は、第１のトランジスタと重なる領域を有する。
　また、本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第２のトランジスタと電気的に接続される表示素子と、を有する表示装置である。第１のトランジスタは、第１の酸化物と、第２の酸化物と、第１の導電体と、第２の導電体と、第３の導電体と、第１の絶縁体と、第２の絶縁体と、を有する。第１の導電体および第２の導電体は、第１の酸化物の上に、互いに離隔して配置される。第１の絶縁体は、第１の導電体および第２の導電体の上に配置され、かつ開口を有し、該当開口は、第１の導電体と第２の導電体の間に重畳する。第３の導電体は、開口の中に配置される。第２の絶縁体は、第１の酸化物、第１の導電体、第２の導電体及び第１の絶縁体と、第３の導電体と、の間に配置される。第２の酸化物は、第１の酸化物、第１の導電体、第２の導電体及び第１の絶縁体と、第２の絶縁体と、の間に配置される。第１のトランジスタを有する層は、表示素子を有する層と、第２のトランジスタが有する層との間に位置する。
　また、本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第２のトランジスタと電気的に接続される表示素子と、遮光膜と、を有する表示装置である。第１のトランジスタは、第１の酸化物と、第２の酸化物と、第１の導電体と、第２の導電体と、第３の導電体と、第１の絶縁体と、第２の絶縁体と、を有する。第１の導電体および第２の導電体は、第１の酸化物の上に、互いに離隔して配置される。第１の絶縁体は、第１の導電体および第２の導電体の上に配置され、かつ開口を有し、該当開口は、第１の導電体と第２の導電体の間に重畳する。第３の導電体は、開口の中に配置される。第２の絶縁体は、第１の酸化物、第１の導電体、第２の導電体及び第１の絶縁体と、第３の導電体と、の間に配置される。第２の酸化物は、第１の酸化物、第１の導電体、第２の導電体及び第１の絶縁体と、第２の絶縁体と、の間に配置される。第１のトランジスタを有する層は、表示素子を有する層と、第２のトランジスタが有する層との間に位置し、遮光膜は、表示素子の上方に位置し、遮光膜、第１のトランジスタ及び第２のトランジスタは、重なる領域を有する。
　前述の表示装置において、第２のトランジスタは、チャネル形成領域にシリコンを有すると好ましい。
　また、前述の表示装置において、第２のトランジスタは、ｎチャネル型とすることができる。
　また、前述の表示装置において、第２のトランジスタは、ｐチャネル型とすることができる。
　前述の表示装置において、さらに第３の絶縁体を有し、第３の絶縁体は、第１の酸化物、第１の導電体、第２の導電体、および第２の酸化物と、第１の絶縁体と、の間に配置され、第３の絶縁体は、第１の絶縁体より酸素透過性が低いと好ましい。
　前述の表示装置において、さらに第３の絶縁体を有し、第３の絶縁体は、第１の酸化物、第１の導電体、および第２の導電体と、第１の絶縁体と、の間に配置され、第３の絶縁体は、第１の絶縁体より酸素透過性が低く、第２の酸化物は、第１の絶縁体に接すると好ましい。
　前述の表示装置において、さらに第４の導電体と、第５の導電体と、を有し、第４の導電体は、第１の導電体と第１の酸化物の間に配置され、第５の導電体は、第２の導電体と第１の酸化物の間に配置され、第１の導電体の一部は、第１の酸化物の上面に接し、第２の導電体の一部は、第１の酸化物の上面に接すると好ましい。
　前述の表示装置において、第１の導電体と第２の導電体の距離は、開口のチャネル長方向の長さより短いと好ましい。
　また、本発明の一態様は、第１のトランジスタと、第１のトランジスタと電気的に接続される表示素子と、を有する表示装置である。第１のトランジスタは、第１の酸化物と、第２の酸化物と、導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、第４の絶縁体と、を有する。第２の酸化物は、第１の酸化物上に位置し、第１の絶縁体は、第２の酸化物上に位置し、導電体は、第１の絶縁体上に位置する。第２の絶縁体は、第１の酸化物の上面の一部、第１の酸化物の側面の一部、及び第２の酸化物の側面の一部と接する。第３の絶縁体は、第２の絶縁体上に位置し、第２の酸化物の一部、及び第１の絶縁体の一部は、導電体の側面と、第３の絶縁体の側面との間に位置する。第４の絶縁体は、第２の酸化物の上面、第１の絶縁体の上面、導電体の上面、及び第３の絶縁体の上面と接する。第１の酸化物は、第１の領域と、第２の領域と、第１の領域と第２の領域との間に位置する第３の領域と、を有し、導電体は、第３の領域と重畳するように、第３の領域の上方に位置し、第２の絶縁体は、第１の領域、および第２の領域と接し、第１の領域、及び第２の領域の抵抗は、第３の領域の抵抗より低い。
　また、本発明の一態様は、第１のトランジスタと、第１のトランジスタと電気的に接続される表示素子と、構造体と、を有する表示装置である。第１のトランジスタは、第１の酸化物と、第２の酸化物と、導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、第４の絶縁体と、を有する。第２の酸化物は、第１の酸化物上に位置し、第１の絶縁体は、第２の酸化物上に位置し、導電体は、第１の絶縁体上に位置する。第２の絶縁体は、第１の酸化物の上面の一部、第１の酸化物の側面の一部、及び第２の酸化物の側面の一部と接する。第３の絶縁体は、第２の絶縁体上に位置し、第２の酸化物の一部、及び第１の絶縁体の一部は、導電体の側面と、第３の絶縁体の側面との間に位置する。第４の絶縁体は、第２の酸化物の上面、第１の絶縁体の上面、導電体の上面、及び第３の絶縁体の上面と接する。第１の酸化物は、第１の領域と、第２の領域と、第１の領域と第２の領域との間に位置する第３の領域と、を有し、導電体は、第３の領域と重畳するように、第３の領域の上方に位置し、第２の絶縁体は、第１の領域、および第２の領域と接し、第１の領域、及び第２の領域の抵抗は、第３の領域の抵抗より低く、構造体は、表示素子を有する層と同じ層に配置され、構造体は、第１のトランジスタと重なる領域を有する。
　また、本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第２のトランジスタと電気的に接続される表示素子と、を有する表示装置である。第１のトランジスタは、第１の酸化物と、第２の酸化物と、導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、第４の絶縁体と、を有する。第２の酸化物は、第１の酸化物上に位置し、第１の絶縁体は、第２の酸化物上に位置し、導電体は、第１の絶縁体上に位置する。第２の絶縁体は、第１の酸化物の上面の一部、第１の酸化物の側面の一部、及び第２の酸化物の側面の一部と接する。第３の絶縁体は、第２の絶縁体上に位置し、第２の酸化物の一部、及び第１の絶縁体の一部は、導電体の側面と、第３の絶縁体の側面との間に位置する。第４の絶縁体は、第２の酸化物の上面、第１の絶縁体の上面、導電体の上面、及び第３の絶縁体の上面と接する。第１の酸化物は、第１の領域と、第２の領域と、第１の領域と第２の領域と間に位置する第３の領域と、を有し、導電体は、第３の領域と重畳するように、第３の領域の上方に位置し、第２の絶縁体は、第１の領域、および第２の領域と接し、第１の領域、及び第２の領域の抵抗は、第３の領域の抵抗より低く、第１のトランジスタを有する層は、表示素子を有する層と、第２のトランジスタが有する層との間に位置する。
　また、本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第２のトランジスタと電気的に接続される表示素子と、遮光膜と、を有する表示装置である。第１のトランジスタは、第１の酸化物と、第２の酸化物と、導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、第４の絶縁体と、を有する。第２の酸化物は、第１の酸化物上に位置し、第１の絶縁体は、第２の酸化物上に位置し、導電体は、第１の絶縁体上に位置する。第２の絶縁体は、第２の酸化物の上面の一部、第１の酸化物の側面の一部、及び第２の酸化物の側面の一部と接する。第３の絶縁体は、第２の絶縁体上に位置し、第２の酸化物の一部、及び第１の絶縁体の一部は、導電体の側面と、第３の絶縁体の側面との間に位置する。第４の絶縁体は、第２の酸化物の上面、第１の絶縁体の上面、導電体の上面、及び第３の絶縁体の上面と接する。第１の酸化物は、第１の領域と、第２の領域と、第１の領域と第２の領域と間に位置する第３の領域と、を有し、導電体は、第３の領域と重畳するように、第３の領域の上方に位置し、第２の絶縁体は、第１の領域、および第２の領域と接し、第１の領域、及び第２の領域の抵抗は、第３の領域の抵抗より低く、遮光膜は、表示素子の上方に位置し、遮光膜、第１のトランジスタ及び第２のトランジスタは、重なる領域を有する。
　また、前述の表示装置において、第２のトランジスタは、チャネル形成領域にシリコンを有すると好ましい。
　また、前述の表示装置において、第２のトランジスタは、ｎチャネル型とすることができる。
　また、前述の表示装置において、第２のトランジスタは、ｐチャネル型とすることができる。
　また、前述の表示装置において、第１の領域、および第２の領域は、リン、およびホウ素のいずれか一以上を有すると好ましい。
　また、前述の表示装置において、第１の領域、および第２の領域は、第３の領域よりも、水素を多く有すると好ましい。
　また、前述の表示装置において、第２の酸化物は、第１の領域の一部、および第２の領域の一部と重畳すると好ましい。
　前述の表示装置において、さらに、第５の絶縁体を有し、第５の絶縁体は、第１の絶縁体の上面、および第２の酸化物の側面の一部と接し、第１の酸化物は、さらに第４の領域と、第５の領域と、を有し、第４の領域は、第１の領域と第３の領域との間に位置し、第５の領域は、第２の領域と第３の領域との間に位置し、第４の領域、及び第５の領域の抵抗は、第３の領域の抵抗より低く、かつ第１の領域、及び第２の領域の抵抗より高いと好ましい。
　また、前述の表示装置において、第４の領域、および第５の領域は、リン、およびホウ素のいずれか一以上を有すると好ましい。
　また、前述の表示装置において、第１の領域および第２の領域は、第４の領域および第５の領域よりも、リン、またはホウ素を多く有すると好ましい。
　前述の表示装置において、第１の領域、第２の領域、第４の領域、および第５の領域は、第３の領域よりも、水素を多く有すると好ましい。
　また、前述の表示装置において、第１の領域および第２の領域は、第４の領域および第５の領域よりも、水素を多く有すると好ましい。
　また、前述の表示装置において、第２の酸化物は、第４の領域の一部、および第５の領域の一部と重畳すると好ましい。
　前述の表示装置において、第１の酸化物および第２の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有すると好ましい。
　前述の表示装置において、第１の酸化物における元素Ｍに対するＩｎの原子数比は、第２の酸化物おける元素Ｍに対するＩｎの原子数比より大きいと好ましい。
　前述の表示装置において、さらに第３の酸化物を有し、第３の酸化物は、第１の酸化物の下に配置されると好ましい。
　前述の表示装置において、第１の酸化物、第２の酸化物、および第３の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有すると好ましい。
　前述の表示装置において、第１の酸化物における元素Ｍに対するＩｎの原子数比は、第２の酸化物および第３の酸化物における元素Ｍに対するＩｎの原子数比より大きいと好ましい。
　前述の表示装置において、表示素子は液晶素子とすることができる。
　前述の表示装置において、表示素子は発光素子とすることができる。
　本発明の一態様により、精細度が高い表示装置を提供できる。また、本発明の一態様により、消費電力が低い表示装置を提供できる。また、本発明の一態様により、信頼性が高い表示装置を提供できる。また、本発明の一態様により、新規な表示装置を提供できる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
表示装置の上面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 （Ａ）トランジスタの上面図。（Ｂ）、（Ｃ）トランジスタの断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの上面図。（Ｂ）、（Ｃ）トランジスタの断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの上面図。（Ｂ）、（Ｃ）トランジスタの断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの上面図。（Ｂ）、（Ｃ）トランジスタの断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの上面図。（Ｂ）、（Ｃ）トランジスタの断面図。 トランジスタの断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの上面図。（Ｂ）、（Ｃ）トランジスタの断面図。 トランジスタの断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの作製方法を示す上面図。（Ｂ）、（Ｃ）トランジスタの作製方法を示す断面図。 （Ａ）トランジスタの上面図。（Ｂ）、（Ｃ）トランジスタの断面図。 トランジスタの断面図。 （Ａ）表示装置のブロック図。（Ｂ）、（Ｃ）表示装置の回路図。 （Ａ）、（Ｂ）、（Ｃ）表示装置の回路図。 （Ａ）、（Ｃ）、（Ｄ）表示装置の回路図。（Ｂ）表示装置のタイミングチャート。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）発光素子の構造を説明する図。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）電子機器の例を示す斜視図。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）、（Ｇ）電子機器の例を示す斜視図。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）電子機器の例を示す斜視図。
　以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　また、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。
　また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
　また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
　また、本明細書等において、トランジスタが有するソースとドレインの機能は、トランジスタの極性や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、ソースやドレインの用語は、入れ替えて用いることができるものとする。
　また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
　また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」や「絶縁層」という用語は、「導電膜」や「絶縁膜」という用語に相互に交換することが可能な場合がある。
　また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い（ｐチャネル型トランジスタでは、Ｖｔｈよりも高い）状態をいう。
　本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
　また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
　なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を表示する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、または近づくことなどを検出するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。
　タッチパネルは、例えばタッチセンサ付き表示パネル（または表示装置）、タッチセンサ機能つき表示パネル（または表示装置）とも呼ぶことができる。タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる。または、表示パネルの内部または表面にタッチセンサとしての機能を有する構成とすることもできる。
　また、本明細書等では、タッチパネルの基板に、コネクターやＩＣが実装されたものを、タッチパネルモジュール、表示モジュール、または単にタッチパネルなどと呼ぶ場合がある。
（実施の形態１）
　本実施の形態では、本発明の一態様である表示装置及びその作製方法について説明する。
　本発明の一態様である表示装置は、第１のトランジスタと、第１のトランジスタと電気的に接続される表示素子と、を有する。第１のトランジスタは、第１の酸化物と、第２の酸化物と、第１の導電体と、第２の導電体と、第３の導電体と、第１の絶縁体と、第２の絶縁体と、を有する。第１の導電体および第２の導電体は、第１の酸化物の上に、互いに離隔して配置される。第１の絶縁体は、第１の導電体および第２の導電体の上に配置され、かつ開口を有し、該当開口は、第１の導電体と第２の導電体の間に重畳する。第３の導電体は、該開口の中に配置される。第２の絶縁体は、第１の酸化物、第１の導電体、第２の導電体及び第１の絶縁体と、第３の導電体と、の間に配置される。第２の酸化物は、第１の酸化物、第１の導電体、第２の導電体及び第１の絶縁体と、第２の絶縁体と、の間に配置される。
　また、本発明の一態様である表示装置は、第１のトランジスタと、第１のトランジスタと電気的に接続される表示素子と、を有する。第１のトランジスタは、第１の酸化物と、第２の酸化物と、導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、第４の絶縁体と、を有する。第２の酸化物は、第１の酸化物上に位置し、第１の絶縁体は、第２の酸化物上に位置する。導電体は、第１の絶縁体上に位置する。第２の絶縁体は、第１の酸化物の上面の一部、第１の酸化物の側面の一部、及び第２の酸化物の側面の一部と接する。第３の絶縁体は、第２の絶縁体上に位置する。また、第２の酸化物の一部、及び第１の絶縁体の一部は、導電体の側面と、第３の絶縁体の側面との間に位置する。第４の絶縁体は、第２の酸化物の上面、第１の絶縁体の上面、導電体の上面、及び第３の絶縁体の上面と接する。また、第１の酸化物は、第１の領域と、第２の領域と、第１の領域と第２の領域との間に位置する第３の領域と、を有する。導電体は、第３の領域と重畳するように、第３の領域の上方に位置する。第２の絶縁体は、第１の領域、および第２の領域と接し、第１の領域、及び第２の領域の抵抗は、第３の領域の抵抗より低い。
　このような構成とすることで、トランジスタが画素内で占める面積が小さくなり、極めて高精細な画像を表示することができる。そのため、表示面と使用者の距離が近い機器、特に携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、及び電子書籍端末などに好適に用いることができる。また、仮想現実（ＶＲ：Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）機器や、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）機器などにも好適に用いることができる。また、消費電力が低い表示装置とすることができる。また、信頼性が高い表示装置とすることができる。
＜構成例１＞
　図１に、本発明の一態様である表示装置７００の上面図を示す。表示装置７００は、シール材７１２により貼りあわされた第１の基板７０１と第２の基板７０５を有する。また第１の基板７０１、第２の基板７０５、及びシール材７１２で封止される領域において、第１の基板７０１上に画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６が設けられる。また画素部７０２には、複数の表示素子が設けられる。
　また、第１の基板７０１の第２の基板７０５と重ならない部分に、ＦＰＣ７１６（ＦＰＣ：Ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔ）が接続されるＦＰＣ端子部７０８が設けられている。ＦＰＣ７１６によって、ＦＰＣ端子部７０８及び信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６のそれぞれに各種信号等が供給される。
　ゲートドライバ回路部７０６は、複数設けられていてもよい。また、ゲートドライバ回路部７０６及びソースドライバ回路部７０４は、それぞれ半導体基板等に別途形成され、パッケージされたＩＣチップの形態であってもよい。当該ＩＣチップは、第１の基板７０１上、またはＦＰＣ７１６に実装することができる。
　画素部７０２に設けられる表示素子としては、液晶素子、発光素子などが挙げられる。液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用いることができる。また、発光素子としては、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、ＯＬＥＤ（Ｏｒｇａｎｉｃ　ＬＥＤ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　ＬＥＤ）、半導体レーザなどの、自発光性の発光素子が挙げられる。また、シャッター方式または光干渉方式のＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）素子や、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、または電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。
　表示素子として液晶素子及びＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いる構成について、図２及び図３を用いて説明する。なお、図２及び図３は、それぞれ図１に示す一点鎖線Ｑ−Ｒにおける断面図である。図２は、表示素子として液晶素子を用いた構成であり、図３は、発光素子を用いた構成である。
＜表示装置の共通部分に関する説明＞
　図２及び図３に示す表示装置は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。引き回し配線部７１１は、信号線７１０を有する。画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。ソースドライバ回路部７０４は、トランジスタ７５２を有する。図２及び図３では、トランジスタ７５０、およびトランジスタ７５２のチャネル長方向の断面を示している。
　図２及び図３に示すように、トランジスタ７５０上に絶縁体２８０、絶縁体２７４及び絶縁体２８１が設けられる。絶縁体２８０、絶縁体２７４及び絶縁体２８１中に導電体３０１ａ、導電体３０１ｂ、導電体３０５ａ及び導電体３０５ｂが埋設されている。導電体３０１ａは、トランジスタ７５０のソース又はドレインの一方と電気的に接続され、導電体３０１ｂは、トランジスタ７５０のソース又はドレインの他方と電気的に接続される。導電体３０５ａは、トランジスタ７５２のソース又はドレインの一方と電気的に接続され、導電体３０５ｂは、トランジスタ７５２のソース又はドレインの他方と電気的に接続される。ここで、導電体３０１ａ、導電体３０１ｂ、導電体３０５ａ及び導電体３０５ｂの上面の高さと、絶縁体２８１の上面の高さは同程度にできる。
　導電体３０１ａ、導電体３０１ｂ、導電体３０５ａ、導電体３０５ｂ及び絶縁体２８１上に絶縁体３６１が設けられる。絶縁体３６１中に導電体３１１、導電体３１３、導電体３３１、容量素子７９０、導電体３３３、導電体３３５、信号線７１０、導電体３１５、導電体３１７及び導電体３３７が埋設されている。導電体３１１は、導電体３０１ａと電気的に接続される。導電体３３１は、導電体３１３を介して導電体３０１ｂと電気的に接続される。導電体３１１及び導電体３１３はトランジスタ７５０と電気的に接続され、配線としての機能を有する。導電体３３３及び導電体３３５は、容量素子７９０と電気的に接続される。導電体３１５は、導電体３０５ａと電気的に接続される。導電体３３７は、導電体３１７を介して導電体３０５ｂと電気的に接続される。導電体３１５及び導電体３１７はトランジスタ７５２と電気的に接続され、配線としての機能を有する。ここで、導電体３３１、導電体３３３、導電体３３５及び導電体３３７の上面の高さと、絶縁体３６１の上面の高さは同程度にできる。
　導電体３３１、導電体３３３、導電体３３５、導電体３３７及び絶縁体３６１上に絶縁体３６３が設けられる。絶縁体３６３中に導電体３４１、導電体３４３、導電体３４７、導電体３５３、導電体３５５及び導電体３５７が埋設されている。導電体３５１は、導電体３４１を介して導電体３３１と電気的に接続される。導電体３５３、導電体３５５及び導電体３５７は、導電体３４７を介して導電体３３７と電気的に接続される。ここで、導電体３５１、導電体３５３、導電体３５５及び導電体３５７の上面の高さと、絶縁体３６３の上面の高さは同程度にできる。
　絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２５４、絶縁体２４４、絶縁体２８０、絶縁体２７４、絶縁体２８１、絶縁体３６１及び絶縁体３６３は、層間膜として機能し、それぞれの下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３６３の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。
　導電体３５１及び絶縁体３６３上に導電層７７２が設けられる。導電層７７２は、導電体３０１ｂ、導電体３１３、導電体３３１、導電体３４１及び導電体３５１を介してトランジスタ７５０と電気的に接続される。導電層７７２は、表示素子の画素電極としての機能を有する。ここで、導電体３５１の上面の高さと、絶縁体３６３の上面の高さは同程度にでき、また、絶縁体３６３の上面は平坦性が高く形成される。したがって、導電体３５１及び絶縁体３６３上に形成される導電層７７２は、平坦性が高く形成される。導電層７７２の平坦性が高いことにより、表示素子から射出される光を効率良く取り出すことができ、輝度の高い表示装置とすることができる。また、消費電力の低い表示装置とすることができる。
　導電体３５３、導電体３５５、導電体３５７及び絶縁体３６３上に接続電極７６０が設けられる。接続電極７６０は、導電体３５３、導電体３５５、導電体３５７等を介してトランジスタ７５２と電気的に接続される。なお、図２及び図３では接続電極７６０と導電体３５３の間のプラグとして機能する導電体として、導電体３５３、導電体３５５及び導電体３５７の３つを示しているが本発明の一態様はこれに限られない。プラグとして機能する導電体を１つとしてもよいし、２つとしてもよい。また、４つ以上としてもよい。プラグとして機能する導電体を複数設けることで、接触抵抗を小さくできる。
　ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して電気的に接続される。
　本実施の形態で用いるトランジスタは、チャネル形成領域に酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることができる。該トランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くできる。よって、画像信号等の電気信号の保持時間を長くでき、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくできるため、消費電力を低減する効果を奏する。
　また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、シリコンウェハ等により形成された駆動回路を適用しない構成も可能であり、表示装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
　トランジスタ７５０及びトランジスタ７５２の詳細は、後述する。
　なお、画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２とは、異なる構造のトランジスタを用いてもよい。例えば、いずれか一方にトップゲート型のトランジスタを適用し、他方にボトムゲート型のトランジスタを適用した構成としてもよい。なお、上記ゲートドライバ回路部７０６についてもソースドライバ回路部７０４と同様である。
　図２及び図３に示すように、容量素子７９０は下部電極３２１と、上部電極３２５と、を有する。また、下部電極３２１と上部電極３２５との間には、絶縁体３２３が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁体３２３が挟持された積層型の構造である。なお、図２及び図３では絶縁体３８１上に容量素子７９０を設ける例を示しているが、本発明の一態様はこれに限られない。絶縁体３８１と異なる絶縁体上に、容量素子７９０を設けてもよい。
　容量素子７９０上に絶縁体３６１が設けられる。絶縁体３６１中に導電体３３３及び導電体３３５が埋設されている。導電体３３３及び導電体３３５は、容量素子７９０と電気的に接続される。ここで、導電体３３３及び導電体３３５の上面の高さと、絶縁体３６１の上面の高さは同程度にできる。
　導電体３３３、導電体３３５及び絶縁体３６１上に絶縁体３６３が設けられる。絶縁体３６３中に導電体３４３が埋設されている。導電体３４３は、導電体３３３及び導電体３３５を介して容量素子７９０と電気的に接続され、配線としての機能を有する。また、導電体３４３上に絶縁体３６３が設けられる。なお、図２及び図３ではプラグとして機能する導電体として、導電体３３３及び導電体３３５の２つを示しているが本発明の一態様はこれに限られない。プラグとして機能する導電体を１つとしてもよいし、３つ以上としてもよい。プラグとして機能する導電体を複数設けることで、接触抵抗を小さくできる。
　容量素子７９０の作製方法の一例について説明する。まず、絶縁体３８１上に、下部電極３２１となる導電膜と、絶縁体３２３となる絶縁膜と、上部電極３２５となる導電膜とを形成する。次に、上部電極３２５を形成する。次に、絶縁体３２３及び下部電極３２１を形成することで、容量素子７９０を作製できる。または、上部電極３２５を形成し、次に絶縁体３２３を形成し、次に下部電極３２１を形成してもよい。または、上部電極３２５及び絶縁体３２３を形成し、次に下部電極３２１を形成してもよい。
　信号線７１０は、銅元素を含む材料等の低抵抗な材料を用いると、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となるため好ましい。
　図２及び図３において、導電体３０１ａ、導電体３０１ｂ、導電体３０５ａ及び導電体３０５ｂは同じ層に形成され、同じ種類の材料を有する例を示している。また、導電体３１１、導電体３１３、下部電極３２１、信号線７１０、導電体３１５及び導電体３１７は同じ層に形成され、同じ種類の材料を有する例を示している。また、導電体３３１、導電体３３３、導電体３３５及び導電体３３７は同じ層に形成され、同じ種類の材料を有する例を示している。また、導電体３４１、導電体３４３及び導電体３４７は同じ層に形成され、同じ種類の材料を有する例を示している。また、導電体３５１、導電体３５３、導電体３５５及び導電体３５７は同じ層に形成され、同じ種類の材料を有する例を示している。また、導電層７７２及び接続電極７６０は同じ層に形成され、同じ種類の材料を有する例を示している。このような構成とすることで、工程を簡略にすることができる。なお、これらはそれぞれ異なる層に形成されてもよい。また、それぞれは異なる種類の材料を有してもよい。
　第１の基板７０１及び第２の基板７０５として、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
　また、第１の基板７０１及び第２の基板７０５としては、例えばプラスチック基板等の可撓性を有する基板を用いることができる。第１の基板７０１に可撓性を有する基板を用いる場合には、第１の基板７０１とトランジスタ７５０等との間に、水や水素に対するバリア性を有する絶縁層を設けることが好ましい。
　第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。図２に示すように、構造体７７８は、液晶素子７７５を有する層と同じ層に配置されると好ましい。また、図３に示すように、構造体７７８は、発光素子７８２の上方に配置されると好ましい。
　図２及び図３に示すように、トランジスタ７５０及びトランジスタ７５２は、構造体７７８と重なる領域を有することが好ましい。トランジスタ７５０等と構造体７７８が重なる領域を有することで、表示装置に圧力が加えられた場合に該トランジスタに不要な圧力が加わることを抑制でき、機械的強度の高い表示装置とすることができる。また、トランジスタに不要な圧力が加わることを抑制することで、トランジスタの電気特性の変動を抑制でき、信頼性の高い表示装置とすることができる。
　第２の基板７０５側には、遮光膜７３８と、着色膜７３６と、これらに接する絶縁膜７３４と、が設けられる。遮光膜７３８は、隣接する領域から発せられる光を遮る機能を有する。または、遮光膜７３８は、外光がトランジスタ７５０等に達するのを遮る機能を有する。図２に示すように、遮光膜７３８は、液晶素子７７５の上方に配置されると好ましい。また、図３に示すように、遮光膜７３８は、発光素子７８２の上方に配置されると好ましい。
＜液晶素子を用いる表示装置の構成例＞
　図２に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電層７７２、導電層７７４、及びこれらの間に液晶層７７６を有する。導電層７７４は、第２の基板７０５側に設けられ、共通電極としての機能を有する。また、導電層７７２は、トランジスタ７５０が有するソース電極またはドレイン電極と電気的に接続される。導電層７７２は、絶縁体３６３上に形成され、画素電極として機能する。
　導電層７７２には、可視光に対して透光性の材料、または反射性の材料を用いることができる。透光性の材料としては、例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。反射性の材料としては、例えば、アルミニウム、銀等を含む材料を用いるとよい。
　導電層７７２に反射性の材料を用いると、表示装置７００は反射型の液晶表示装置となる。一方、導電層７７２に透光性の材料を用いると、透過型の液晶表示装置となる。反射型の液晶表示装置の場合、視認側に偏光板を設ける。一方、透過型の液晶表示装置の場合、液晶素子を挟むように一対の偏光板を設ける。
　また、図２には図示しないが、液晶層７７６と接する配向膜を設ける構成としてもよい。また、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）、及びバックライト、サイドライトなどの光源を適宜設けることができる。
　液晶層７７６には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ　Ｎｅｔｗｏｒｋ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。
　また、液晶素子のモードとしては、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｃｏｎｔｒｏｌｌｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモードなどを用いることができる。
　また、液晶層７７６に高分子分散型液晶や、高分子ネットワーク型液晶などを用いた、散乱型の液晶を用いることもできる。このとき、着色膜７３６を設けずに白黒表示を行う構成としてもよいし、着色膜７３６を用いてカラー表示を行う構成としてもよい。
　また、液晶素子の駆動方法として、継時加法混色法に基づいてカラー表示を行う、時間分割表示方式（フィールドシーケンシャル駆動方式ともいう）を適用してもよい。その場合、着色膜７３６を設けない構成とすることができる。時間分割表示方式を用いた場合、例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のそれぞれの色を呈する副画素を設ける必要がないため、画素の開口率を向上させることや、精細度を高められるなどの利点がある。
＜発光素子を用いる表示装置＞
　図３に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電層７７２、ＥＬ層７８６、及び導電膜７８８を有する。ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
　有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。
　図３に示す表示装置７００には、絶縁体３６３上に導電層７７２の一部を覆う絶縁膜７３０が設けられる。ここで、発光素子７８２は透光性の導電膜７８８を有し、トップエミッション型の発光素子である。なお、発光素子７８２は、導電層７７２側に光を射出するボトムエミッション構造や、導電層７７２及び導電膜７８８の双方に光を射出するデュアルエミッション構造としてもよい。
　また、着色膜７３６は発光素子７８２と重なる位置に設けられ、遮光膜７３８は絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、ＥＬ層７８６を画素毎に島状または画素列毎に縞状に形成する、すなわち塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
＜表示装置に入力装置を設ける構成例＞
　また、図２及び図３に示す表示装置７００に入力装置を設けてもよい。当該入力装置としては、例えば、タッチセンサ等が挙げられる。
　例えばセンサの方式としては、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。または、これら２つ以上を組み合わせて用いてもよい。
　なお、タッチパネルの構成は、入力装置を一対の基板の内側に形成する、所謂インセル型のタッチパネル、入力装置を表示装置７００上に形成する、所謂オンセル型のタッチパネル、または表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルなどがある。
＜構成例２＞
　図２及び図３に示した表示装置７００と異なる構成について、図４及び図５を用いて説明する。なお、図４及び図５は、それぞれ図１に示す一点鎖線Ｑ−Ｒにおける断面図である。図４は、表示素子として液晶素子を用いた構成であり、図５は、発光素子を用いた構成である。
　図４及び図５に示す表示装置７００Ａは、図２及び図３に示した表示装置７００と比較して、以下の点で主に相違している。表示装置７００Ａは、トランジスタ７５０に代えてトランジスタ７５０Ａを有し、トランジスタ７５４に代えてトランジスタ７５４Ａを有する。トランジスタ７５０及びトランジスタ７５４と、トランジスタ７５０Ａ及びトランジスタ７５４Ａとはトランジスタの構成が異なる。トランジスタの詳細な説明については、後述する。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
　先の実施の形態で示した表示装置と、異なる構成の例について説明する。以下では、先の実施の形態と重複する部分は説明を省略する場合がある。また、以下で示す図面において、先の実施の形態と同様の機能を有する部分についてはハッチングパターンを同じくし、符号を付さない場合もある。
　表示素子として液晶素子を用いる構成について、図６及び図７を用いて説明する。表示素子として発光素子を用いる構成について、図８及び図９を用いて説明する。なお、図６乃至図９は、それぞれ図１に示す一点鎖線Ｑ−Ｒにおける断面図である。
＜変形例１＞
　表示素子として液晶素子を用いる構成について、図６及び図７を用いて説明する。図６に示す表示装置７００において、画素部７０２はトランジスタ７５０及び容量素子７９０を有する。ソースドライバ回路部７０４はトランジスタ４４１を有する。図６に示す表示装置７００は、画素部７０２が有するトランジスタと、ソースドライバ回路部７０４が有するトランジスタが、異なる層に形成されている点で、図２に示した表示装置と異なる。図６では、トランジスタ７５０、およびトランジスタ４４１のチャネル長方向の断面を示している。トランジスタ７５０及び容量素子７９０は、先の記載を参照できるため、詳細な説明は省略する。
　トランジスタ４４１は、基板４０２上に設けられ、ゲート電極として機能する導電体４４３、ゲート絶縁体として機能する絶縁体４４５、基板４０２の一部からなる半導体領域４４７、およびソース領域またはドレイン領域として機能する低抵抗領域４４９ａ、および低抵抗領域４４９ｂを有する。トランジスタ４４１は、ｐチャネル型又はｎチャネル型のいずれでもよい。なお、図６では、基板４０２として単結晶半導体基板（例えば、単結晶シリコン基板）を用いる場合を示している。ソースドライバ回路に高速動作が求められる場合は、基板４０２として単結晶半導体基板を用いることが好ましい。トランジスタ４４１は、素子分離層４０３によって他のトランジスタ（図示しない。）と電気的に分離される。素子分離層４０３の形成は、ＬＯＣＯＳ（Ｌｏｃａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）法や、ＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）法などを用いることができる。
　ここで、図６に示すトランジスタ４４１はチャネルが形成される半導体領域４４７（基板４０２の一部）が凸形状を有する。また、半導体領域４４７の側面および上面を、絶縁体４４５を介して、導電体４４３が覆うように設けられている。なお、導電体４４３は仕事関数を調整する材料を用いてもよい。このようなトランジスタ４４１は半導体基板の凸部を利用していることからフィン型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
　なお、図６に示すトランジスタ４４１は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、トランジスタ４４１は、プレーナー型トランジスタであってもよい。また、トランジスタ４４１は、薄膜の半導体層を有するトランジスタであってもよい。薄膜の半導体層を有するトランジスタを用いることで、大型ガラス基板のような大面積の基板にも容易に形成することができる。また、薄膜の半導体層としては、例えば、多結晶シリコン、非晶質シリコン、微結晶シリコン、単結晶シリコン、ペンタセン等の有機半導体、または酸化物半導体等を用いることができる。
　図６に示すように、基板４０２上に絶縁体４０５、絶縁体４０７、絶縁体４０９及び絶縁体４１１が設けられる。絶縁体４０５、絶縁体４０７、絶縁体４０９及び絶縁体４１１中に導電体４５１が埋設されている。導電体４５１は、トランジスタ４４１のソース又はドレインの一方と電気的に接続される。ここで、導電体４５１の上面の高さと、絶縁体４１１の上面の高さは同程度にできる。
　導電体４５１及び絶縁体４１１上に絶縁体４１３及び絶縁体２１４が設けられる。絶縁体４１３及び絶縁体２１４中に導電体４５３が埋設されている。導電体４５３は、導電体４５１と電気的に接続される。ここで、導電体４５３の上面の高さと、絶縁体２１４の上面の高さは同程度にできる。
　導電体４５３及び絶縁体２１４上に絶縁体２１６が設けられる。絶縁体２１６中に導電体４５５が埋設されている。導電体４５５は、導電体４５３と電気的に接続される。ここで、導電体４５５の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。
　導電体４５３及び絶縁体２１６上に絶縁体２２２、絶縁体２２４、絶縁体２５４、絶縁体２４４、絶縁体２８０、絶縁体２７４及び絶縁体２８１が設けられる。絶縁体２２２、絶縁体２２４、絶縁体２５４、絶縁体２４４、絶縁体２８０、絶縁体２７４及び絶縁体２８１中に導電体３０５が埋設されている。導電体３０５は、導電体４５５と電気的に接続される。ここで、導電体３０５の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。
　導電体３０５及び絶縁体２８１上に絶縁体３６１が設けられる。絶縁体３６１中に導電体３１７及び導電体３３７が埋設されている。導電体３３７は、導電体３１７を介して導電体３０５と電気的に接続される。ここで、導電体３３７の上面の高さと、絶縁体３６１の上面の高さは同程度にできる。
　絶縁体４０５、絶縁体４０７、絶縁体４０９、絶縁体４１１及び絶縁体４１３は、層間膜として機能し、それぞれの下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体４１１の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。絶縁体４０５、絶縁体４０７、絶縁体４０９、絶縁体４１１及び絶縁体４１３は、絶縁体２１６等に用いることができる絶縁体を用いることができる。
　図６において、導電体３０１ａ、導電体３０１ｂ及び導電体３０５は同じ層に形成され、同じ種類の材料を有する例を示している。このような構成とすることで、工程を簡略にすることができる。なお、導電体３０１ａ、導電体３０１ｂ及び導電体３０５はそれぞれ異なる層に形成されてもよい。また、導電体３０１ａ、導電体３０１ｂ及び導電体３０５はそれぞれ異なる種類の材料を有してもよい。
　図６に示すように、トランジスタ７５０及びトランジスタ４４１は、遮光膜７３８と重なる領域を有することが好ましい。トランジスタ７５０等と遮光膜７３８が重なる領域を有することで、トランジスタ７５０等に外光が達するのを抑制できる。トランジスタに達する光を抑制することで、トランジスタの電気特性の変動を抑制でき、信頼性の高い表示装置とすることができる。
　図６に示した表示装置７００と異なる構成について、図７を用いて説明する。
　図７に示す表示装置７００Ａは、図６に示した表示装置７００と比較して、以下の点で主に相違している。表示装置７００Ａは、トランジスタ７５０に代えてトランジスタ７５０Ａを有する。トランジスタ７５０と、トランジスタ７５０Ａとはトランジスタの構成が異なる。トランジスタの詳細な説明については、後述する。
＜変形例２＞
　表示素子として発光素子を用いる構成について、図８及び図９を用いて説明する。図８に示す表示装置において、画素部７０２はトランジスタ４２１、トランジスタ７５４及び容量素子７９０を有する。ソースドライバ回路部７０４はトランジスタ４４１を有する。図８に示す表示装置は、画素部７０２が有するトランジスタと、ソースドライバ回路部７０４が有するトランジスタが、異なる層に形成されている点で、図３に示した表示装置と異なる。図８では、トランジスタ４２１、トランジスタ７５４、およびトランジスタ４４１のチャネル長方向の断面を示している。トランジスタ４４１、トランジスタ７５４及び容量素子７９０は、先の記載を参照できるため、詳細な説明は省略する。
　トランジスタ４２１は、基板４０２上に設けられ、ゲート電極として機能する導電体４２３、ゲート絶縁体として機能する絶縁体４２５、基板４０２の一部からなる半導体領域４２７、およびソース領域またはドレイン領域として機能する低抵抗領域４２９ａ、および低抵抗領域４２９ｂを有する。トランジスタ４４１は、ｐチャネル型又はｎチャネル型のいずれでもよい。
　ここで、図８ではトランジスタ４４１としてフィン型トランジスタを例示したが、本発明の一態様はこれに限られない。図８に示すトランジスタ４４１は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、トランジスタ４４１は、プレーナー型トランジスタであってもよい。また、トランジスタ４４１は、薄膜の半導体層を有するトランジスタであってもよい。
　図８に示すように、基板４０２上に絶縁体４０５、絶縁体４０７、絶縁体４０９及び絶縁体４１１が設けられる。絶縁体４０５、絶縁体４０７、絶縁体４０９及び絶縁体４１１中に導電体４３１が埋設されている。導電体４３１は、トランジスタ４２１のソース又はドレインの一方と電気的に接続される。ここで、導電体４３１の上面の高さと、絶縁体４１１の上面の高さは同程度にできる。
　導電体４５１及び絶縁体４１１上に絶縁体４１３及び絶縁体２１４が設けられる。絶縁体４１３及び絶縁体２１４中に導電体４３３が埋設されている。導電体４３３は、導電体４３１と電気的に接続される。ここで、導電体４３３の上面の高さと、絶縁体２１４の上面の高さは同程度にできる。
　導電体４３３及び絶縁体２１４上に絶縁体２１６が設けられる。絶縁体２１６中に導電体４３５が埋設されている。導電体４３５は、導電体４３３と電気的に接続される。ここで、導電体４３５の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。
　導電体４３３及び絶縁体２１６上に絶縁体２２２、絶縁体２２４、絶縁体２５４、絶縁体２４４、絶縁体２８０、絶縁体２７４及び絶縁体２８１が設けられる。絶縁体２２２、絶縁体２２４、絶縁体２５４、絶縁体２４４、絶縁体２８０、絶縁体２７４及び絶縁体２８１中に導電体３０９が埋設されている。導電体３０９は、導電体４５５と電気的に接続される。ここで、導電体３０９の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。
　導電体３０９及び絶縁体２８１上に絶縁体３６１が設けられる。絶縁体３６１中に導電体３１９及び導電体３３１が埋設されている。導電体３３１は、導電体３１９を介して導電体３１３と電気的に接続される。ここで、導電体３３１の上面の高さと、絶縁体３６１の上面の高さは同程度にできる。
　図８において、導電体４３１及び導電体４５１は同じ層に形成され、同じ種類の材料を有する例を示している。また、導電体４３３及び導電体４５３は同じ層に形成され、同じ種類の材料を有する例を示しているまた、導電体４３５及び導電体４５５は同じ層に形成され、同じ種類の材料を有する例を示している。また、導電体３０１ａ、導電体３０１ｂ、導電体３１３及び導電体３０５は同じ層に形成され、同じ種類の材料を有する例を示している。また、導電体３１１、導電体３１３、導電体３１９、下部電極３２１、信号線７１０及び導電体３１７は同じ層に形成され、同じ種類の材料を有する例を示している。このような構成とすることで、工程を簡略にすることができる。なお、これらはそれぞれ異なる層に形成されてもよい。また、それぞれ異なる種類の材料を有してもよい。
　図８に示すように、トランジスタ７５４と、トランジスタ４２１は重なる領域を有する。トランジスタ７５４と、トランジスタ４２１が重なる領域を有することで、トランジスタが画素内で占める面積が小さくなり、画素を小さくすることができる。また、高精細な表示装置とすることができる。
　図８に示すように、トランジスタ７５４、トランジスタ４２１及びトランジスタ４４１は、遮光膜７３８と重なる領域を有することが好ましい。トランジスタ７５４等と遮光膜７３８が重なる領域を有することで、トランジスタ７５４等に外光が達するのを抑制できる。トランジスタに達する光を抑制することで、トランジスタの電気特性の変動を抑制でき、信頼性の高い表示装置とすることができる。
　図８に示した表示装置７００と異なる構成について、図９を用いて説明する。
　図９に示す表示装置７００Ａは、図８に示した表示装置７００と比較して、以下の点で主に相違している。表示装置７００Ａは、トランジスタ７５４に代えてトランジスタ７５４Ａを有する。トランジスタ７５４と、トランジスタ７５４Ａとはトランジスタの構成が異なる。トランジスタの詳細な説明については、後述する。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
　本実施の形態では、本発明の一態様である表示装置に用いることができるトランジスタ及びその作製方法について説明する。
＜トランジスタの構成例＞
　図１０（Ａ）、図１０（Ｂ）、および図１０（Ｃ）は、本発明の一態様である表示装置に用いることができるトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６が有するトランジスタに、トランジスタ２００を適用することができる。
　図１０（Ａ）は、トランジスタ２００の上面図である。また、図１０（Ｂ）、および図１０（Ｃ）は、トランジスタ２００の断面図である。ここで、図１０（Ｂ）は、図１０（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１０（Ｃ）は、図１０（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、図１０（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
　図２、図３、図６及び図８に示す表示装置７００は、トランジスタ７５０、トランジスタ７５２及びトランジスタ７５４として、図１０（Ａ）、図１０（Ｂ）、および図１０（Ｃ）に示すトランジスタ２００を適用した例を示している。
［トランジスタ２００］
　図１０に示すように、トランジスタ２００は、基板（図示しない。）の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に、互いに離隔して配置された導電体２４２ａ、および導電体２４２ｂと、導電体２４２ａおよび導電体２４２ｂ上に配置され、導電体２４２ａと導電体２４２ｂの間に重畳して開口が形成された絶縁体２８０と、開口の中に配置された導電体２６０と、酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、および絶縁体２８０と、導電体２６０と、の間に配置された絶縁体２５０と、酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、および絶縁体２８０と、絶縁体２５０と、の間に配置された酸化物２３０ｃと、を有する。ここで、図１０（Ｂ）及び図１０（Ｃ）に示すように、導電体２６０の上面は、絶縁体２５０、絶縁体２５４、絶縁体２４４、酸化物２３０ｃ、および絶縁体２８０の上面と略一致することが好ましい。なお、以下において、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃをまとめて酸化物２３０という場合がある。また、導電体２４２ａおよび導電体２４２ｂをまとめて導電体２４２という場合がある。
　図１０に示すトランジスタ２００では、導電体２４２ａおよび導電体２４２ｂの導電体２６０側の側面が、概略垂直な形状を有している。なお、図１０に示すトランジスタ２００は、これに限られるものではなく、導電体２４２ａおよび導電体２４２ｂの側面と底面がなす角が、１０°以上８０°以下、好ましくは、３０°以上６０°以下としてもよい。また、導電体２４２ａおよび導電体２４２ｂの対向する側面が、複数の面を有していてもよい。
　また、図１０に示すように、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、および酸化物２３０ｃと、絶縁体２８０と、の間に絶縁体２４４および絶縁体２５４が配置されることが好ましい。ここで、絶縁体２５４は、図１０（Ｂ）及び図１０（Ｃ）に示すように、酸化物２３０ｃの側面、導電体２４２ａの上面と側面、導電体２４２ｂの上面と側面、酸化物２３０ａおよび酸化物２３０ｂの側面、ならびに絶縁体２２４の上面に接することが好ましい。絶縁体２５４は、さらに絶縁体２４１（絶縁体２４１ａ、および絶縁体２４１ｂ）の側面に接することが好ましい。絶縁体２４４は絶縁体２５４の上面に接して配置されることが好ましい。
　なお、トランジスタ２００では、チャネルが形成される領域（以下、チャネル形成領域ともいう。）と、その近傍において、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂと酸化物２３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ２００では、導電体２６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体２６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃのそれぞれが２層以上の積層構造を有していてもよい。
　例えば、酸化物２３０ｃが第１の酸化物と、第１の酸化物上の第２の酸化物からなる積層構造を有する場合、第１の酸化物は、酸化物２３０ｂと同様の組成を有し、第２の酸化物は、酸化物２３０ａと同様の組成を有することが好ましい。
　ここで、導電体２６０は、トランジスタのゲート電極として機能し、導電体２４２ａおよび導電体２４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体２６０は、絶縁体２８０の開口、および導電体２４２ａと導電体２４２ｂに挟まれた領域に埋め込まれるように形成される。ここで、導電体２６０、導電体２４２ａおよび導電体２４２ｂの配置は、絶縁体２８０の開口に対して、自己整合的に選択される。つまり、トランジスタ２００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体２６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ２００の占有面積の縮小を図ることができる。これにより、表示装置を高精細にすることができる。また、表示装置を狭額縁にすることができる。
　また、図１０に示すように、導電体２６０は、絶縁体２５０の内側に設けられた導電体２６０ａと、導電体２６０ａの内側に埋め込まれるように設けられた導電体２６０ｂと、を有することが好ましい。
　また、トランジスタ２００は、基板（図示しない。）の上に配置された絶縁体２１４と、絶縁体２１４の上に配置された絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、を有することが好ましい。絶縁体２２４の上に酸化物２３０ａが配置されることが好ましい。
　また、トランジスタ２００の上に、層間膜として機能する絶縁体２７４、および絶縁体２８１が配置されることが好ましい。ここで、絶縁体２７４は、導電体２６０、絶縁体２５０、絶縁体２５４、絶縁体２４４、酸化物２３０ｃ、および絶縁体２８０の上面に接して配置されることが好ましい。
　絶縁体２２２、絶縁体２５４、絶縁体２４４、および絶縁体２７４は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、絶縁体２５４、絶縁体２４４、および絶縁体２７４は、絶縁体２２４、絶縁体２５０、および絶縁体２８０より水素透過性が低いことが好ましい。また、絶縁体２２２、絶縁体２５４、絶縁体２４４および絶縁体２７４は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、絶縁体２５４、絶縁体２４４および絶縁体２７４は、絶縁体２２４、絶縁体２５０、および絶縁体２８０より酸素透過性が低いことが好ましい。
　ここで、絶縁体２２４、酸化物２３０、および絶縁体２５０は、絶縁体２８０および絶縁体２８１と、絶縁体２５４、絶縁体２４４および絶縁体２７４によって離隔されている。ゆえに、絶縁体２８０および絶縁体２８１に含まれる水素などの不純物や、過剰な酸素が、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、および絶縁体２５０に混入するのを抑制することができる。
　また、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４０（導電体２４０ａ、および導電体２４０ｂ）が設けられることが好ましい。なお、プラグとして機能する導電体２４０の側面に接して絶縁体２４１（絶縁体２４１ａ、および絶縁体２４１ｂ）が設けられる。つまり、絶縁体２５４、絶縁体２４４、絶縁体２８０、絶縁体２７４、および絶縁体２８１の開口の内壁に接して絶縁体２４１が設けられる。また、絶縁体２４１の側面に接して導電体２４０の第１の導電体が設けられ、さらに内側に導電体２４０の第２の導電体が設けられる構成にしてもよい。ここで、導電体２４０の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２４０の第１の導電体および導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
　また、トランジスタ２００は、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、酸化物２３０のチャネル形成領域となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。バンドギャップの大きい酸化物半導体をチャネル形成領域に用いたトランジスタ２００は、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消費電力の表示装置を提供できる。
　例えば、酸化物２３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。また、酸化物２３０として、酸化インジウム、酸化亜鉛、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、または酸化ガリウムを用いてもよい。
　また、図１０（Ｂ）に示すように、酸化物２３０ｂは、導電体２４２と重ならない領域の膜厚が、導電体２４２と重なる領域の膜厚より薄くなる場合がある。これは、導電体２４２ａおよび導電体２４２ｂを形成する際に、酸化物２３０ｂの上面の一部を除去することにより形成される。酸化物２３０ｂの上面には、導電体２４２となる導電膜を成膜した際に、当該導電膜との界面近傍に抵抗の低い領域が形成される場合がある。このように、酸化物２３０ｂの上面の導電体２４２ａと導電体２４２ｂの間に位置する、抵抗の低い領域を除去することにより、当該領域にチャネルが形成されることを防ぐことができる。
　本発明の一態様により、サイズが小さいトランジスタを有し、精細度が高い表示装置を提供することができる。または、オン電流が大きいトランジスタを有し、輝度が高い表示装置を提供することができる。または、動作が速いトランジスタを有し、動作が速い表示装置を提供することができる。または、電気特性が安定したトランジスタを有し、信頼性が高い表示装置を提供することができる。または、オフ電流が小さいトランジスタを有し、消費電力が低い表示装置を提供することができる。
　本発明の一態様である表示装置に用いることができるトランジスタ２００の詳細な構成について説明する。
　導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。また、導電体２０５は、絶縁体２１６に埋め込まれて設けることが好ましい。ここで、導電体２０５の上面の平坦性を良好にすることが好ましい。例えば、導電体２０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体２０５の上に形成される、絶縁体２２４の平坦性を良好にし、酸化物２３０ａ、酸化物２３０ｂおよび酸化物２３０ｃの結晶性の向上を図ることができる。
　ここで、導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のＶｔｈを制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
　また、導電体２０５は、酸化物２３０におけるチャネル形成領域よりも、大きく設けるとよい。特に、図１０（Ｃ）に示すように、導電体２０５は、酸化物２３０のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
　上記構成を有することで、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、酸化物２３０のチャネル形成領域を電気的に取り囲むことができる。
　また、図１０（Ｃ）に示すように、導電体２０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電体を設ける構成にしてもよい。また、導電体２０５は、必ずしも各トランジスタに一個ずつ設ける必要はない。例えば、導電体２０５を複数のトランジスタで共有する構成にしてもよい。
　また、導電体２０５は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５を単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
　また、導電体２０５の下に水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電体を用いてもよい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電体を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一またはすべての拡散を抑制する機能とする。
　導電体２０５の下に、酸素の拡散を抑制する機能を有する導電体を用いることにより、導電体２０５が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電体としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５の第１の導電体としては、上記導電性材料を単層または積層とすればよい。
　絶縁体２１４は、水または水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
　例えば、絶縁体２１４として、酸化アルミニウムまたは窒化シリコンなどを用いることが好ましい。これにより、水または水素などの不純物が絶縁体２１４よりも基板側からトランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１４よりも基板側に、拡散するのを抑制することができる。
　また、層間膜として機能する絶縁体２１６、絶縁体２８０、および絶縁体２８１は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、絶縁体２８０、および絶縁体２８１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを適宜用いればよい。
　また、絶縁体２１６を積層構造にしてもよい。例えば、絶縁体２１６において、少なくとも導電体２０５の側面と接する部分に、絶縁体２１４と同様の絶縁体を設ける構成にしてもよい。このような構成にすることで、絶縁体２１６に含まれる酸素によって、導電体２０５が酸化されることを抑制できる。あるいは、導電体２０５により、絶縁体２１６に含まれる酸素が吸収されるのを抑制することができる。
　絶縁体２２２および絶縁体２２４は、ゲート絶縁体としての機能を有する。
　ここで、酸化物２３０と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体２２４は、酸化シリコンまたは酸化窒化シリコンなどを適宜用いればよい。酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
　絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
　また、図１０（Ｃ）に示すように、絶縁体２２４は、絶縁体２５４と重ならず、且つ酸化物２３０ｂと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体２２４において、絶縁体２５４と重ならず、且つ酸化物２３０ｂと重ならない領域の膜厚は、上記酸素を十分に拡散できる膜厚であることが好ましい。
　絶縁体２２２は、絶縁体２１４などと同様に、水または水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２２２は、絶縁体２２４より水素透過性が低いことが好ましい。絶縁体２２２、絶縁体２５４、絶縁体２４４、および絶縁体２７４によって、絶縁体２２４、酸化物２３０、および絶縁体２５０などを囲むことにより、外方から水または水素などの不純物がトランジスタ２００に侵入することを抑制することができる。
　さらに、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２２２は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物２３０が有する酸素が、基板側へ拡散することを低減できるので、好ましい。また、導電体２０５が、絶縁体２２４や、酸化物２３０が有する酸素と反応することを抑制することができる。
　絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の混入を抑制する層として機能する。
　または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
　また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などを含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
　なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体２２２の下に絶縁体２２４と同様の絶縁体を設ける構成にしてもよい。
　酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
　なお、酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
　酸化物２３０ａ、酸化物２３０ｂおよび酸化物２３０ｃは、結晶性を有することが好ましく、特に、ＣＡＡＣ−ＯＳを用いることが好ましい。ＣＡＡＣ−ＯＳなどの結晶性を有する酸化物は、不純物や欠陥（酸素欠損など）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物２３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物２３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ２００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
　また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。この場合、酸化物２３０ｃは、酸化物２３０ａに用いることができる金属酸化物を用いることが好ましい。具体的には、酸化物２３０ｃに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ｃに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ｃに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
　ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
　具体的には、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物２３０ａおよび酸化物２３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いてもよい。また、酸化物２３０ｃを積層構造としてもよい。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上のＧａ−Ｚｎ酸化物との積層構造、またはＩｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ−Ｇａ−Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、酸化物２３０ｃとして用いてもよい。
　具体的には、酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または３：１：２［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化ガリウムとの積層構造などが挙げられる。
　このとき、キャリアの主たる経路は酸化物２３０ｂとなる。酸化物２３０ａ、酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流、および高い周波数特性を得ることができる。なお、酸化物２３０ｃを積層構造とした場合、上述の酸化物２３０ｂと、酸化物２３０ｃとの界面における欠陥準位密度を低くする効果に加え、酸化物２３０ｃが有する構成元素が、絶縁体２５０側に拡散するのを抑制することが期待される。より具体的には、酸化物２３０ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、絶縁体２５０側に拡散しうるＩｎを抑制することができる。絶縁体２５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、酸化物２３０ｃを積層構造とすることで、信頼性の高い表示装置を提供することが可能となる。
　酸化物２３０は、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物２３０のチャネル形成領域となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。このようなトランジスタを用いることで、低消費電力の表示装置を提供できる。
　酸化物２３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体２４２（導電体２４２ａ、および導電体２４２ｂ）が設けられる。導電体２４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
　酸化物２３０と接するように上記導電体２４２を設けることで、酸化物２３０の導電体２４２近傍において、酸素濃度が低減する場合がある。また、酸化物２３０の導電体２４２近傍において、導電体２４２に含まれる金属と、酸化物２３０の成分とを含む金属化合物層が形成される場合がある。このような場合、酸化物２３０の導電体２４２近傍の領域において、キャリア密度が増加し、当該領域は、低抵抗領域となる。
　ここで、導電体２４２ａと導電体２４２ｂの間の領域は、絶縁体２８０の開口に重畳して形成される。これにより、導電体２４２ａと導電体２４２ｂの間に導電体２６０を自己整合的に配置することができる。
　絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対して安定であるため好ましい。
　絶縁体２５０は、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
　また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素拡散を抑制することが好ましい。これにより、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。
　また、当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と当該金属酸化物との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ　ｏｘｉｄｅ　ｔｈｉｃｋｎｅｓｓ）の薄膜化が可能となる。
　具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
　導電体２６０は、図１０では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
　導電体２６０ａは、上述の、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
　また、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
　また、図１０（Ａ）及び図１０（Ｃ）に示すように、酸化物２３０ｂの導電体２４２と重ならない領域、言い換えると、酸化物２３０のチャネル形成領域において、酸化物２３０の側面が導電体２６０で覆うように配置されている。これにより、第１のゲート電極としての機能する導電体２６０の電界を、酸化物２３０の側面に作用させやすくなる。よって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。
　絶縁体２５４は、絶縁体２１４などと同様に、水または水素などの不純物が、絶縁体２８０側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２５４は、絶縁体２２４より水素透過性が低いことが好ましい。さらに、図１０（Ｂ）及び図１０（Ｃ）に示すように、絶縁体２５４は、酸化物２３０ｃの側面、導電体２４２ａの上面と側面、導電体２４２ｂの上面と側面、酸化物２３０ａの側面、酸化物２３０ｂの側面、ならびに絶縁体２２４の上面に接することが好ましい。このような構成にすることで、絶縁体２８０に含まれる水素が、導電体２４２ａ、導電体２４２ｂ、酸化物２３０ａ、酸化物２３０ｂおよび絶縁体２２４の上面または側面から酸化物２３０に侵入するのを抑制することができる。
　さらに、絶縁体２５４は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２５４は、絶縁体２８０または絶縁体２２４より酸素透過性が低いことが好ましい。
　絶縁体２５４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体２５４を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体２２４の絶縁体２５４と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体２２４を介して酸化物２３０中に酸素を供給することができる。ここで、絶縁体２５４が、上方への酸素の拡散を抑制する機能を有することで、酸素が酸化物２３０から絶縁体２８０へ拡散することを防ぐことができる。また、絶縁体２２２が、下方への酸素の拡散を抑制する機能を有することで、酸素が酸化物２３０から基板側へ拡散することを防ぐことができる。このようにして、酸化物２３０のチャネル形成領域に酸素が供給される。これにより、酸化物２３０の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
　絶縁体２５４としては、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
　絶縁体２４４は、絶縁体２１４などと同様に、水または水素などの不純物が、絶縁体２８０側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２４４は、絶縁体２２４より水素透過性が低いことが好ましい。さらに、図１０（Ｂ）及び図１０（Ｃ）に示すように、絶縁体２４４は、絶縁体２５４に接するように配置されることが好ましい。この様な構成とすることで、絶縁体２８０に含まれる水素が、導電体２６０、酸化物２３０ｃおよび絶縁体２５０の側面から酸化物２３０に侵入するのを抑制することができる。
　このように、水素に対してバリア性を有する絶縁体２５４および絶縁体２４４によって、絶縁体２２４、絶縁体２５０、および酸化物２３０を覆うことで、絶縁体２８０は、絶縁体２５４または絶縁体２４４によって、絶縁体２２４、酸化物２３０、および絶縁体２５０と離隔されている。これにより、トランジスタ２００の外方から水素などの不純物が浸入することを抑制できるので、トランジスタ２００に良好な電気特性および信頼性を与えることができる。
　さらに、絶縁体２４４は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２４４は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２４４が、酸素の拡散を抑制する機能を有することで、導電体２６０が、絶縁体２８０が有する酸素と反応することを抑制することができる。
　絶縁体２４４としては、例えば、窒化アルミニウムを含む絶縁体を用いればよい。絶縁体２４４として、組成式がＡｌＮｘ（ｘは０より大きく２以下の実数、好ましくは、ｘは０．５より大きく１．５以下の実数）を満たす窒化物絶縁体を用いることが好ましい。これにより、絶縁性に優れ、且つ熱伝導性に優れた膜とすることができるため、トランジスタ２００を駆動したときに生じる熱の放熱性を高めることができる。また、絶縁体２４４として、窒化アルミニウムチタン、窒化チタンなどを用いることもできる。この場合、スパッタリング法を用いて成膜することで、成膜ガスに酸素またはオゾンなどの酸化性の強いガスを用いずに成膜することができるので、好ましい。また、窒化シリコンまたは窒化酸化シリコンなどを用いることもできる。
　また、絶縁体２４４としては、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。この場合、絶縁体２４４は、ＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜されることが好ましい。ＡＬＤ法は、被覆性の良好な成膜法なので、絶縁体２４４の凹凸によって、段切れなどが形成されるのを防ぐことができる。
　絶縁体２８０は、絶縁体２４４および絶縁体２５４を介して、絶縁体２２４、酸化物２３０、および導電体２４２上に設けられる。例えば、絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
　絶縁体２８０中の水または水素などの不純物濃度が低減されていることが好ましい。また、絶縁体２８０の上面は、平坦化されていてもよい。
　絶縁体２７４は、絶縁体２１４などと同様に、水または水素などの不純物が、上方から絶縁体２８０に混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体２７４としては、例えば、絶縁体２１４、絶縁体２５４等に用いることができる絶縁体を用いればよい。
　また、絶縁体２７４の上に、層間膜として機能する絶縁体２８１を設けることが好ましい。絶縁体２８１は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
　また、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２４４に形成された開口に、導電体２４０ａおよび導電体２４０ｂを配置する。導電体２４０ａおよび導電体２４０ｂは、導電体２６０を挟んで対向して設ける。なお、導電体２４０ａおよび導電体２４０ｂの上面の高さは、絶縁体２８１の上面と、同一平面上としてもよい。
　なお、絶縁体２８１、絶縁体２７４、絶縁体２８０、絶縁体２４４および絶縁体２５４の開口の内壁に接して、絶縁体２４１ａが設けられ、その側面に接して導電体２４０ａの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ａが位置しており、導電体２４０ａが導電体２４２ａと接する。同様に、絶縁体２８１、絶縁体２７４、絶縁体２８０、絶縁体２４４および絶縁体２５４の開口の内壁に接して、絶縁体２４１ｂが設けられ、その側面に接して導電体２４０ｂの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ｂが位置しており、導電体２４０ｂが導電体２４２ｂと接する。
　導電体２４０ａおよび導電体２４０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａおよび導電体２４０ｂは積層構造としてもよい。
　また、導電体２４０を積層構造とする場合、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２、絶縁体２４４、絶縁体２５４、絶縁体２８０、絶縁体２７４、絶縁体２８１と接する導電体には、上述の、水または水素などの不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の拡散を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８０に添加された酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのを防ぐことができる。また、絶縁体２８１より上層から水または水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に混入するのを抑制することができる。
　絶縁体２４１ａおよび絶縁体２４１ｂとしては、例えば、絶縁体２４４等に用いることができる絶縁体を用いればよい。絶縁体２４１ａおよび絶縁体２４１ｂは、絶縁体２５４および絶縁体２４４に接して設けられるので、絶縁体２８０などから水または水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に混入するのを抑制することができる。また、絶縁体２８０に含まれる酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのを防ぐことができる。
　絶縁体２４１ａおよび絶縁体２４１ｂの形成には、ＡＬＤ法やＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を用いることができる。
　また、図示しないが、導電体２４０ａの上面、および導電体２４０ｂの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
　また、図示しないが、当該導電体を覆うように、抵抗率が１．０×１０１３Ωｃｍ以上１．０×１０１５Ωｃｍ以下、好ましくは５．０×１０１３Ωｃｍ以上５．０×１０１４Ωｃｍ以下の絶縁体を設けることが好ましい。当該導電体上に上記のような抵抗率を有する絶縁体を設けることで、当該絶縁体は、絶縁性を維持しつつ、トランジスタ２００Ａ、当該導電体等の配線間に蓄積される電荷を分散し、該電荷によるトランジスタや、該トランジスタを有する電子機器の特性不良や静電破壊を抑制することができ、好ましい。
＜トランジスタの構成材料＞
　トランジスタに用いることができる構成材料について説明する。
＜＜絶縁体＞＞
　絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
　例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
　また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
　また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
　また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体（絶縁体２１４、絶縁体２２２、絶縁体２５４、絶縁体２４４、および絶縁体２７４など）で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、または酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコンまたは窒化シリコンなどの金属窒化物を用いることができる。
　また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
＜＜導電体＞＞
　導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
　また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
　なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
　特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
＜＜金属酸化物＞＞
　酸化物２３０として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
　酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
　ここでは、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
　なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構成］
　以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
　なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
　ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
　すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
［金属酸化物の構造］
　酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
　ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
　ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
　また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
　ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
　酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
［酸化物半導体を有するトランジスタ］
　続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
　なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
　また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
　従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
［不純物］
　ここで、酸化物半導体中における各不純物の影響について説明する。
　酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
　不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
［真空ベークの効果］
　ここでは、金属酸化物に含まれる、弱いＺｎ−Ｏ結合について説明し、該結合を構成する酸素原子および亜鉛原子を低減する方法の一例について示す。
　金属酸化物を用いたトランジスタにおいて、トランジスタの電気特性の不良に繋がる欠陥の一例として酸素欠損がある。例えば、膜中に酸素欠損が含まれている金属酸化物を用いたトランジスタは、閾値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、金属酸化物に含まれる酸素欠損に起因したドナーが生成され、キャリア濃度が増加するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。
　また、モジュールを作製するための接続配線を形成する工程における熱処理により、閾値電圧の変動、寄生抵抗の増大、などのトランジスタの電気特性の劣化、該電気特性の劣化に伴う電気特性のばらつきの増大、などの問題がある。これらの問題は、製造歩留りの低下に直結するため、対策の検討は重要である。また、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができるストレス試験でも電気特性の劣化が生じる。該電気特性の劣化は、製造の過程で行われる高温処理、またはストレス試験時に与えられる電気的なストレスによって金属酸化物中で酸素欠損が形成されることに起因すると推測される。
　金属酸化物中には、金属原子との結合が弱く、酸素欠損となりやすい酸素原子が存在する。特に、金属酸化物がＩｎ−Ｇａ−Ｚｎ酸化物である場合は、亜鉛原子と酸素原子とが弱い結合（弱いＺｎ−Ｏ結合、ともいう）を形成しやすい。ここで、弱いＺｎ−Ｏ結合とは、製造の過程で行われる高温処理、またはストレス試験時に与えられる電気的なストレスによって切断される程度の強さで結合した、亜鉛原子と酸素原子の間に生じる結合である。弱いＺｎ−Ｏ結合が金属酸化物中に存在すると、熱処理または電流ストレスによって、該結合が切断され、酸素欠損が形成される。酸素欠損が形成されることにより、熱処理に対する耐性、ストレス試験における耐性などといった、トランジスタの安定性が低下する。
　一つの亜鉛原子に複数の酸素原子が結合している場合において、該亜鉛原子と酸素原子との結合（Ｚｎ−Ｏ結合）は弱い場合がある。ガリウム原子と比べて、亜鉛原子は、酸素原子との結合が弱い。したがって、一つの亜鉛原子に結合している酸素原子が多いほど、該亜鉛原子は酸素原子を欠損しやすい。すなわち、亜鉛原子と酸素原子との間に生じる結合は、その他の金属との結合よりも弱いと推測される。
　また、金属酸化物中に不純物が存在する場合、弱いＺｎ−Ｏ結合が形成されやすいと推測される。金属酸化物中の不純物としては、例えば、水分子や水素がある。金属酸化物中に水分子や水素が存在することで、水素原子が、金属酸化物を構成する酸素原子と結合する（ＯＨ結合ともいう。）場合がある。金属酸化物を構成する酸素原子は、Ｉｎ−Ｇａ−Ｚｎ酸化物が単結晶である場合、金属酸化物を構成する金属原子４つと結合している。しかしながら、水素原子と結合した酸素原子は、２つまたは３つの金属原子と結合している場合がある。酸素原子に結合している金属原子の数が減少することで、該酸素原子は欠損しやすくなる。なお、ＯＨ結合を形成している酸素原子に亜鉛原子が結合している場合、該酸素原子と該亜鉛原子との結合は弱いと推測される。
　また、弱いＺｎ−Ｏ結合は、複数のナノ結晶が連結する領域に存在する歪みに形成される場合がある。ナノ結晶は六角形を基本とするが、該歪みにおいて、五角形、および七角形などの格子配列を有する。該歪みでは、原子間の結合距離が一様でないため、弱いＺｎ−Ｏ結合が形成されていると推測される。
　また、弱いＺｎ−Ｏ結合は、金属酸化物の結晶性が低い場合に形成されやすいと推測される。金属酸化物の結晶性が高い場合、金属酸化物を構成する亜鉛原子は、酸素原子４つまたは５つと結合している。しかし、金属酸化物の結晶性が低くなると、亜鉛原子と結合する酸素原子の数が減少する傾向がある。亜鉛原子に結合する酸素原子の数が減少すると、該亜鉛原子は欠損しやすくなる。すなわち、亜鉛原子と酸素原子との間に生じる結合は、単結晶で生じる結合よりも弱いと推測される。
　上記の弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減することで、熱処理または電流ストレスによる酸素欠損の形成を抑制し、トランジスタの安定性を向上させることができる。なお、弱いＺｎ−Ｏ結合を構成する酸素原子のみを低減し、弱いＺｎ−Ｏ結合を構成する亜鉛原子が減少しない場合、該亜鉛原子近傍に酸素原子を供給すると、弱いＺｎ−Ｏ結合が再形成される場合がある。したがって、弱いＺｎ−Ｏ結合を構成する亜鉛原子および酸素原子を低減することが好ましい。
　弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減する方法の一つとして、金属酸化物を成膜した後、真空ベークを実施する方法が挙げられる。真空ベークとは、真空雰囲気下で行う加熱処理のことである。真空雰囲気は、ターボ分子ポンプ等で排気を行うことで維持される。なお、処理室の圧力は、１×１０−２Ｐａ以下、好ましくは１×１０−３Ｐａ以下とすればよい。また、加熱処理時の基板の温度は、３００℃以上、好ましくは４００℃以上とすればよい。
　真空ベークを実施することで、弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減することができる。また、真空ベークによって金属酸化物に熱が与えられるため、弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減した後、金属酸化物を構成する原子が再配列することで、４つの金属原子と結合している酸素原子が増える。したがって、弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減するとともに、弱いＺｎ−Ｏ結合が再形成されるのを抑制することができる。
　また、金属酸化物中に不純物が存在する場合、真空ベークを実施することで、金属酸化物中の水分子または水素を放出し、ＯＨ結合を低減することができる。金属酸化物中のＯＨ結合が減少することで、４つの金属原子と結合している酸素原子の割合が増える。また、水分子または水素が放出される際、金属酸化物を構成する原子が再配列することで、４つの金属原子と結合している酸素原子が増える。したがって、弱いＺｎ−Ｏ結合が再形成されるのを抑制することができる。
　以上のように、金属酸化物を成膜した後、真空ベークを実施することで、弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減することができる。したがって、該工程により、トランジスタの安定性を向上することができる。また、トランジスタの安定性が向上することで、材料や形成方法の選択の自由度が高くなる。
＜トランジスタの作製方法１＞
　次に、本発明の一態様である表示装置に用いることができるトランジスタ２００について、作製方法を図１１乃至図１６を用いて説明する。また、図１１乃至図１６において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、（Ａ）に示すＡ１−Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、各図の（Ｃ）は、（Ａ）にＡ３−Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
　まず、基板（図示しない。）を準備し、当該基板上に絶縁体２１４を成膜する。絶縁体２１４の成膜は、スパッタリング法、化学気相成長（ＣＶＤ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ法などを用いて行うことができる。
　なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ　ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ　ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ　ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法に分けることができる。
　プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、表示装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、表示装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、表示装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
　また、ＡＬＤ法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、および低温での成膜が可能、などの効果がある。また、ＡＬＤ法には、プラズマを利用した成膜方法ＰＥＡＬＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＡＬＤ）法も含まれる。プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
　ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
　ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、トランジスタの生産性を高めることができる場合がある。
　本実施の形態では、絶縁体２１４として、スパッタリング法によって酸化アルミニウムを成膜する。また、絶縁体２１４は、多層構造としてもよい。例えば、スパッタリング法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、ＡＬＤ法によって酸化アルミニウムを成膜する構造としてもよい。または、ＡＬＤ法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
　次に絶縁体２１４上に、導電体２０５となる導電膜を成膜する。導電体２０５となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。また、導電体２０５となる導電膜は、多層膜とすることができる。本実施の形態では、導電体２０５となる導電膜としてタングステンを成膜する。
　次に、リソグラフィー法を用いて、導電体２０５となる導電膜を加工し、導電体２０５を形成する。
　なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ　Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことができる。
　また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電体２０５となる導電膜上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電体２０５となる導電膜のエッチングは、レジストマスクを除去してから行ってもよいし、レジストマスクを残したまま行ってもよい。後者の場合、エッチング中にレジストマスクが消失することがある。導電体２０５となる導電膜のエッチング後にハードマスクをエッチングにより除去してもよい。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
　ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）エッチング装置などを用いることができる。
　次に、絶縁体２１４上、導電体２０５上に絶縁体２１６となる絶縁膜を成膜する。絶縁体２１６となる絶縁膜は、導電体２０５の上面、および側面と接するように形成する。絶縁体２１６となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１６となる絶縁膜として、ＣＶＤ法によって酸化シリコンを成膜する。
　ここで、絶縁体２１６となる絶縁膜の膜厚は、導電体２０５の膜厚以上とすることが好ましい。例えば、導電体２０５の膜厚を１とすると、絶縁体２１６となる絶縁膜の膜厚は、１以上３以下とする。本実施の形態では、導電体２０５の膜厚を１５０ｎｍとし、絶縁体２１６となる絶縁膜の膜厚を３５０ｎｍとする。
　次に、絶縁体２１６となる絶縁膜にＣＭＰ処理を行うことで、絶縁体２１６となる絶縁膜の一部を除去し、導電体２０５の表面を露出させる。これにより、上面が平坦な、絶縁体２１６と、導電体２０５を形成することができる（図１１参照。）。絶縁体２１６と導電体２０５の上面の平坦性を向上させることにより、酸化物２３０ｂ、酸化物２３０ｃを形成するＣＡＡＣ−ＯＳの結晶性を向上させることができる。
　なお、絶縁体２１６および導電体２０５の作製方法は上記に限られるものではない。例えば、絶縁体２１４の上に絶縁体２１６となる絶縁膜を成膜し、当該絶縁膜に開口を設け、当該開口に埋め込むように導電体２０５を形成してもよい。
　次に、絶縁体２１６、および導電体２０５上に絶縁体２２２を成膜する。絶縁体２２２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水が、絶縁体２２２を通じてトランジスタ２００の内側へ拡散することが抑制され、酸化物２３０中の酸素欠損の生成を抑制することができる。
　絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
　次に、絶縁体２２２上に絶縁体２２４となる絶縁膜を成膜する。絶縁体２２４となる絶縁膜成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
　続いて、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
　本実施の形態では、加熱処理として、絶縁体２２４の成膜後に窒素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２２４に含まれる水、水素などの不純物を除去することなどができる。また、加熱処理は、絶縁体２２２の成膜後などのタイミングで行うこともできる。
　ここで、絶縁体２２４に過剰酸素領域を形成するために、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体２２４内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体２２４に含まれる水、水素などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。
　次に、絶縁体２２４上に、酸化物２３０ａとなる酸化膜２３０Ａ、酸化物２３０ｂとなる酸化膜２３０Ｂ、および導電体２４２となる導電膜２４２Ａを順に成膜する（図１１参照。）。なお、上記酸化膜は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜２３０Ａ、および酸化膜２３０Ｂ上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜２３０Ａと酸化膜２３０Ｂとの界面近傍を清浄に保つことができる。
　酸化膜２３０Ａ、酸化膜２３０Ｂおよび導電膜２４２Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
　例えば、酸化膜２３０Ａ、および酸化膜２３０Ｂをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ−Ｍ−Ｚｎ酸化物ターゲットなどを用いることができる。また、ターゲットには、直流（ＤＣ）電源または、高周波（ＲＦ）電源などの交流（ＡＣ）電源が接続され、ターゲットの電気伝導度に応じて、必要な電力を印加することができる。
　特に、酸化膜２３０Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４に供給される場合がある。したがって、酸化膜２３０Ａのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
　また、酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。ただし、本発明の一態様はこれに限定されない。酸化物２３０ｂとなる酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を、３０％を超えて１００％以下、好ましくは７０％以上１００％以下として成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。
　本実施の形態では、酸化膜２３０Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［原子数比］（２：２：１［原子数比］）、あるいは１：３：４［原子数比］のターゲットを用いて成膜する。また、酸化膜２３０Ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。
　また、酸化膜２３０Ａ及び酸化膜２３０Ｂの成膜において、スパッタリングガスを高純度化することが好ましい。例えば、スパッタリングガスとして用いる酸素ガスや希ガスは、露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いる。高純度化されたスパッタリングガスを用いて成膜することで、酸化物２３０に水分等が取り込まれることを可能な限り防ぐことができる。
　また、スパッタリング法で酸化膜２３０Ａ及び酸化膜２３０Ｂを成膜する場合、スパッタリング装置が有する成膜室内の水分を可能な限り除去することが好ましい。例えば、クライオポンプのような吸着式の真空排気ポンプを用いて、成膜室内を高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、成膜室内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下とすることが好ましく、５×１０−５Ｐａ以下とすることがより好ましい。
　ここで、絶縁体２２２、絶縁体２２４、酸化膜２３０Ａ、および酸化膜２３０Ｂを、大気に暴露することなく成膜すると好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。
　次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。加熱処理によって、酸化膜２３０Ａ、および酸化膜２３０Ｂ中の水、水素などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
　次に、酸化膜２３０Ａ、酸化膜２３０Ｂおよび導電膜２４２Ａを島状に加工して、酸化物２３０ａ、酸化物２３０ｂおよび導電体層２４２Ｂを形成する。なお、当該工程において、絶縁体２２４の酸化物２３０ａと重ならない領域の膜厚が薄くなることがある（図１２参照。）。
　ここで、酸化物２３０ａ、酸化物２３０ｂおよび導電体層２４２Ｂは、少なくとも一部が導電体２０５と重なるように形成する。また、酸化物２３０ａ、酸化物２３０ｂおよび導電体層２４２Ｂと絶縁体２２２の上面のなす角が低い角度になる構成にしてもよい。その場合、酸化物２３０ａ、および酸化物２３０ｂの側面と絶縁体２２２の上面のなす角は６０°以上７０°未満が好ましい。この様な形状とすることで、これより後の工程において、絶縁体２５４などの被覆性が向上し、鬆などの欠陥を低減することができる。または、酸化物２３０ａ、酸化物２３０ｂおよび導電体層２４２Ｂの側面は、絶縁体２２２の上面に対し、概略垂直にしてもよい。酸化物２３０ａ、酸化物２３０ｂおよび導電体層２４２Ｂの側面が、絶縁体２２２の上面に対し、概略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。
　また、導電体層２４２Ｂの側面と導電体層２４２Ｂの上面との間に、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい（以下、ラウンド状ともいう）。湾曲面は、例えば、導電体層２４２Ｂ層の端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とする。端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。
　なお、酸化膜２３０Ａ、酸化膜２３０Ｂおよび導電膜２４２Ａの加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
　また、ドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物２３０ａ、および酸化物２３０ｂなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
　上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理、または熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
　ウェット洗浄としては、シュウ酸、リン酸、またはフッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。本実施の形態では、純水または炭酸水を用いた超音波洗浄を行う。
　続いて、加熱処理を行ってもよい。加熱処理の条件は、前述の加熱処理の条件を用いることができる。
　次に、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂおよび導電体層２４２Ｂの上に、ダミーゲート層２６２Ａとなるダミーゲート膜を成膜する。
　ダミーゲート層２６２Ａとなるダミーゲート膜は、加工してダミーゲートとして使用する。ダミーゲートとは、仮のゲート電極のことである。つまり、ダミーゲート層２６２Ａとなるダミーゲート膜を加工することで、仮のゲート電極を形成し、後の工程において該ダミーゲートを除去し、代わりに導電膜等によるゲート電極を形成する。従って、ダミーゲート層２６２Ａとなるダミーゲート膜は微細加工が容易であり、かつ、除去も容易な膜を用いることが好ましい。
　ダミーゲート層２６２Ａとなるダミーゲート膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、絶縁体、半導体、または導電体を用いることができる。具体的には、ポリシリコン、微結晶シリコン、アモルファスシリコンなどのシリコン、アルミニウム、チタン、タングステンなどの金属膜などを用いればよい。または、塗布法を用いて、炭素を含む膜、ＳＯＧ（Ｓｐｉｎ　Ｏｎ　Ｇｌａｓｓ）、樹脂膜などを形成してもよい。例えば、フォトレジスト、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。炭素を含む膜、ＳＯＧ、樹脂膜を塗布法によって形成することで、ダミーゲート膜の表面を平坦にすることができる。このように、ダミーゲート膜の表面を平坦にすることで、微細加工が容易となり、さらに、除去も容易である。
　また、ダミーゲート層２６２Ａとなるダミーゲート膜は、異なる膜種を用いて多層膜とすることもできる。例えば、ダミーゲート層２６２Ａとなるダミーゲート膜を導電膜と該導電膜上に樹脂膜を形成する２層構造の膜とすることができる。ダミーゲート膜をこのような構造とすることで、例えば、後のＣＭＰ工程において、該導電膜がＣＭＰ処理のストッパ膜として機能する場合がある。または、ＣＭＰ処理の終点検出が可能となる場合があり、加工ばらつきの低減が可能となる場合がある。
　次に、リソグラフィー法によって、ダミーゲート層２６２Ａとなるダミーゲート膜をエッチングし、ダミーゲート層２６２Ａを形成する（図１３参照。）。ダミーゲート層２６２Ａは、少なくとも一部が、導電体２０５および酸化物２３０と重なるように形成する。
　次に、酸化物２３０ａ、酸化物２３０ｂ、導電体層２４２Ｂおよびダミーゲート層２６２Ａを覆うように、絶縁膜２５４Ａを成膜する。続いて、絶縁膜２５４Ａの上に絶縁膜２４４Ａを成膜してもよい（図１３参照。）。絶縁膜２５４Ａおよび絶縁膜２４４Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。
　絶縁膜２５４Ａは、水素などの不純物や、酸素の拡散を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、スパッタリング法によって、酸化アルミニウム膜を成膜することが好ましい。スパッタリング法によって、酸素を含むガスを用いて酸化アルミニウム膜を成膜することによって、絶縁体２２４中へ酸素を注入することができる。つまり、絶縁体２２４は過剰酸素を有することができる。
　絶縁膜２４４Ａは、水素などの不純物や、酸素の拡散を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ＡＬＤ法によって、酸化アルミニウム膜を成膜することが好ましい。被覆性に優れたＡＬＤ法を用いることで、ダミーゲート層２６２Ａなどにより形成された段差部においても、均一な厚さを有する絶縁膜２４４Ａを形成することができる。また、ＡＬＤ法を用いることで、緻密な薄膜を成膜することができる。このように被覆性に優れ、緻密な薄膜を成膜することが出来るので、例えば、絶縁膜２５４Ａにボイドやピンホールなどの欠陥が生じても、絶縁膜２４４Ａによって覆うことができる。
　また、絶縁膜２４４Ａとして、窒化アルミニウム、窒化シリコン、窒化酸化シリコンなどを、成膜してもよい。例えば、絶縁膜２４４Ａとして、アルミニウムターゲットを用いた反応性スパッタリングで、窒化アルミニウム膜を成膜する場合、成膜ガスの全流量に対する窒素ガスの流量を３０％以上１００％以下、好ましくは４０％以上１００％以下、より好ましくは５０％以上１００％以下とすることが好ましい。
　また、絶縁膜２４４Ａとして、高温で基板加熱を行いながら、酸化アルミニウムを成膜してもよい。絶縁膜２４４Ａ成膜時の基板加熱温度は、２００℃以上、好ましくは２５０℃以上、より好ましくは３５０℃以上にすればよい。このとき、絶縁膜２５４ＡとしてＡＬＤ法を用いて酸化アルミニウムを成膜しておくことにより、上記の温度で絶縁膜２４４Ａを成膜したときに、ダミーゲート層２６２Ａが変形することを防ぐことができる。
　また、絶縁膜２４４Ａまたは絶縁膜２５４Ａのいずれか一方または両方の成膜後に、フッ素の添加を行ってもよい。絶縁膜２４４Ａまたは絶縁膜２５４Ａのいずれか一方または両方へのフッ素の添加は、フッ素系のガス（例えば、ＣＦ４など）を含む雰囲気でプラズマ処理を行う、またはフッ素を含むガスをドーピングすることで、行うことができる。絶縁膜２４４Ａまたは絶縁膜２５４Ａのいずれか一方または両方へフッ素を添加することにより、当該膜中に含まれる水素を、フッ素によって終端化またはゲッタリングすることが期待できる。
　以上により、絶縁体２２４に含まれる過剰酸素が外方へ拡散することを防止し、また外方から水や水素のような不純物の絶縁体２２４への侵入を防止することができる。尚、絶縁膜２４４Ａの成膜は省略することができる。
　次に、絶縁膜２４４Ａ上に、絶縁体２８０となる絶縁膜を成膜する。絶縁体２８０となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
　次に、絶縁体２８０となる絶縁膜、ダミーゲート層２６２Ａ、絶縁膜２５４Ａ、および絶縁膜２４４Ａの一部を、ダミーゲート層２６２Ａの一部が露出するまで除去し、絶縁体２８０、ダミーゲート２６２、絶縁体２５４および絶縁体２４４を形成する（図１４参照。）。絶縁体２８０、ダミーゲート２６２、絶縁体２５４および絶縁体２４４の形成にはＣＭＰ処理を用いることが好ましい。
　また、上述のようにダミーゲート層２６２Ａを、例えば、導電膜と該導電膜上に樹脂膜を形成する２層構造の膜とすることで、ＣＭＰ工程において、該導電膜がＣＭＰ処理のストッパ膜として機能する場合がある。または、該導電膜がＣＭＰ処理の終点検出が可能となる場合があり、ダミーゲート２６２の高さのばらつきの低減が可能となる場合がある。図１４（Ｂ）に示すように、ダミーゲート２６２の上面と、絶縁体２５４、絶縁体２４４および絶縁体２８０の上面が略一致する。
　次に、ダミーゲート２６２を除去し、開口２６３を形成する（図１５参照。）。ダミーゲート２６２の除去は、ウェットエッチング、ドライエッチング、またはアッシングなどを用いて行うことができる。または、適宜、上記の処理を複数組み合わせて行ってもよい。例えば、アッシング処理の後に、ウェットエッチング処理を行うなどがある。ダミーゲート２６２を除去することにより、開口２６３から導電体層２４２Ｂの表面の一部が露出する。
　次に、導電体層２４２Ｂの開口２６３から露出している部分を除去することで、酸化物２３０ｂの表面の一部が露出し、導電体２４２ａおよび導電体２４２ｂを形成することができる。当該除去は、ウェットエッチングまたはドライエッチングを用いて行うことができる。本実施の形態ではドライエッチングを用いる。ドライエッチングを用いることで微細加工ができるので好ましい。ここで、導電体２４２ａと導電体２４２ｂの間から露出した、酸化物２３０ｂの上面の一部が除去される場合がある。
　このとき、絶縁体２８０、絶縁体２４４、および絶縁体２５４をマスクとして用いて、導電体２４２ａ、および導電体２４２ｂを形成する。よって、絶縁体２８０、絶縁体２４４、および絶縁体２５４に形成された開口２６３は、導電体２４２ａと導電体２４２ｂの間の領域に重畳することになる。これにより、後の工程において、導電体２４２ａと導電体２４２ｂの間に導電体２６０を自己整合的に配置することができる。
　次に、酸化膜２３０Ｃの成膜前に加熱処理を行うことが好ましい。加熱処理は、１００℃以上４００℃以下で行えばよく、例えば２００℃で行えばよい。あるいは、酸化膜２３０Ｃの成膜温度と同じ温度で行うことが好ましい。ここで、成膜温度とは、成膜中の基板温度に限らず、成膜装置の設定温度の場合を含む。例えば、酸化膜２３０Ｃを３００℃で成膜する場合、当該加熱処理の温度は３００℃とすることが好ましい。当該加熱処理は、減圧下で行うことが好ましく、例えば、真空雰囲気で行ってもよい。真空雰囲気は、ターボ分子ポンプ等で排気を行うことで維持される。真空雰囲気では、処理室の圧力は、１×１０−２Ｐａ以下、好ましくは１×１０−３Ｐａ以下とすればよい。
　次に、開口２６３に埋め込むように、酸化膜２３０Ｃを成膜する。
　また、当該加熱処理後、大気に暴露することなく、連続して酸化膜２３０Ｃの成膜を行うことが好ましい。例えば、マルチチャンバー方式の成膜装置を用いて、加熱処理と成膜処理を異なるチャンバーで、連続して行うことが好ましい。このような処理を行うことによって、酸化物２３０ａおよび酸化物２３０ｂの表面などに吸着している水分、水素、炭素などの不純物を除去し、さらに酸化物２３０ａおよび酸化物２３０ｂ中の水分濃度および水素濃度を低減させることができる。当該加熱処理により除去される不純物には、水素と炭素の結合を有する不純物や、水素と酸素の結合を有する不純物なども含まれる。さらに、外気に曝さず連続で加熱処理と成膜を行うことで、水素などの不純物が酸化物２３０に再侵入することを防ぐことができる。また、後述する絶縁膜２５０Ａの成膜前にも同様の加熱処理を行ってもよい。
　酸化膜２３０Ｃの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。酸化膜２３０Ｃに求める特性に合わせて、酸化膜２３０Ａ、または酸化膜２３０Ｂと同様の成膜方法を用いて、酸化膜２３０Ｃとなる酸化膜を成膜すればよい。酸化膜２３０Ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物や、Ｉｎを含まない酸化物を用いることができる。Ｉｎを含まない酸化物として、Ｇａ−Ｚｎ酸化物や、酸化ガリウムなどを用いることができる。また、酸化膜２３０Ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物とＩｎを含まない酸化物の積層構造を用いてもよい。酸化膜２３０Ｃとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、４：２：４．１［原子数比］］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］のターゲットを用いて成膜することができる。
　また、酸化膜２３０Ｃは、第１の酸化膜と、第１の酸化膜上の第２の酸化膜からなる積層構造を有していてもよく、酸化膜２３０Ｂの形成に用いたターゲットと同様のターゲットを用いて第１の酸化膜を形成し、酸化膜２３０Ａの形成に用いたターゲットと同様のターゲットを用いて第２の酸化膜を形成してもよい。
　酸化膜２３０Ｃの成膜は、基板を加熱しながら行うことが好ましい。このとき、基板温度を３００℃以上にすることで、酸化膜２３０Ｂおよび酸化膜２３０Ｃ中の酸素欠損を低減することができる。また、例えば、後述する絶縁膜２５０Ａの成膜温度と同じ温度で成膜してもよい。また、基板を加熱しながら成膜することで、酸化膜２３０Ｃおよび酸化物２３０ｂの結晶性の向上を図ることができる。
　特に、酸化膜２３０Ｃの成膜時に、スパッタリングガスに含まれる酸素の一部が酸化物２３０ａおよび酸化物２３０ｂに供給される場合がある。したがって、酸化膜２３０Ｃのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。
　次に、絶縁膜２５０Ａの成膜前に加熱処理を行うことが好ましい。加熱処理は、１００℃以上４００℃以下で行えばよく、例えば２００℃で行えばよい。あるいは、絶縁膜２５０Ａの成膜温度と同じ温度で行うことが好ましい。ここで、成膜温度とは、成膜中の基板温度に限らず、成膜装置の設定温度の場合を含む。例えば、絶縁膜２５０Ａを３５０℃で成膜する場合、当該加熱処理の温度は３５０℃とすることが好ましい。当該加熱処理は、減圧下で行うことが好ましく、例えば、真空雰囲気で行ってもよい。真空雰囲気は、ターボ分子ポンプ等で排気を行うことで維持される。真空雰囲気では、処理室の圧力は、１×１０−２Ｐａ以下、好ましくは１×１０−３Ｐａ以下とすればよい。
　次に、絶縁膜２５０Ａを成膜する。絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。絶縁膜２５０Ａとして、ＣＶＤ法により、酸化窒化シリコンを成膜することが好ましい。または、絶縁膜２５０Ａとしては、ＡＬＤ法を用いて、酸化シリコン、酸化ハフニウム、または酸化ガリウムなどを成膜することが好ましい。例えば、絶縁膜２５０Ａとして、酸化シリコンと、酸化シリコン上の酸化ガリウムの積層膜を用いてもよい。なお、絶縁膜２５０Ａを成膜する際の成膜温度は、３００℃以上４５０℃未満、好ましくは３００℃以上４００℃未満、特に３５０℃前後とすることが好ましい。例えば、絶縁膜２５０Ａを、３５０℃で成膜することで、不純物が少ない絶縁体を成膜することができる。
　なお、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させ、当該酸素プラズマに絶縁膜２５０Ａを曝すことで、絶縁膜２５０Ａへ酸素を導入することができる。
　また、加熱処理を行ってもよい。加熱処理は、前述の加熱処理条件を用いることができる。当該加熱処理によって、絶縁膜２５０Ａの水分濃度および水素濃度を低減させることができる。
　次に、導電膜２６０Ａａおよび導電膜２６０Ａｂを成膜する。導電膜２６０Ａａおよび導電膜２６０Ａｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、ＣＶＤ法を用いることが好ましい。本実施の形態では、ＡＬＤ法を用いて、導電膜２６０Ａａを成膜し、ＣＶＤ法を用いて導電膜２６０Ａｂを成膜する（図１５参照。）。
　次に、ＣＭＰ処理によって、酸化膜２３０Ｃ、絶縁膜２５０Ａ、導電膜２６０Ａａおよび導電膜２６０Ａｂを絶縁体２８０が露出するまで研磨することによって、酸化物２３０ｃ、絶縁体２５０および導電体２６０（導電体２６０ａおよび導電体２６０ｂ）を形成する（図１６参照。）。
　次に加熱処理を行ってもよい。加熱処理は、前述の加熱処理条件を用いることができる。当該加熱処理によって、絶縁体２８０の水分濃度および水素濃度を低減させることができる。または、絶縁体２７４となる絶縁膜の成膜前に加熱処理を行うことが好ましい。加熱処理は、１００℃以上４００℃以下で行えばよく、例えば２００℃で行えばよい。
あるいは、該絶縁膜の成膜温度と同じ温度で行うことが好ましい。ここで、成膜温度とは、成膜中の基板温度に限らず、成膜装置の設定温度の場合を含む。例えば、該絶縁膜を２５０℃で成膜する場合、当該加熱処理の温度は２５０℃とすることが好ましい。当該加熱処理は、減圧下で行うことが好ましく、例えば、真空雰囲気で行ってもよい。真空雰囲気は、ターボ分子ポンプ等で排気を行うことで維持される。真空雰囲気では、処理室の圧力は、１×１０−２Ｐａ以下、好ましくは１×１０−３Ｐａ以下とすればよい。
　次に、絶縁体２８０上に、絶縁体２７４となる絶縁膜を形成する（図１６参照。）。絶縁体２７４となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２７４となる絶縁膜としては、例えば、スパッタリング法によって、酸化アルミニウム膜を成膜することが好ましい。スパッタリング法によって、酸化アルミニウム膜を成膜することによって、絶縁体２８０が有する水素を酸化物２３０へ拡散することを抑制することができる場合がある。
　次に加熱処理を行ってもよい。加熱処理は、前述の加熱処理条件を用いることができる。当該加熱処理によって、絶縁体２８０の水分濃度および水素濃度を低減させることができる。
　次に絶縁体２７４上に、絶縁体２８１となる絶縁膜を成膜してもよい。絶縁体２８１となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる（図１６参照。）。
　次に、絶縁体２５４、絶縁体２４４、絶縁体２８０、絶縁体２７４および絶縁体２８１に、導電体２４２ａおよび導電体２４２ｂに達する開口を形成する。当該開口の形成は、リソグラフィー法を用いて行えばよい。
　次に、絶縁体２４１となる絶縁膜を成膜し、当該絶縁膜を異方性エッチングして絶縁体２４１を形成する。当該絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２４１となる絶縁膜としては、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ＡＬＤ法によって、酸化アルミニウム膜を成膜することが好ましい。また、ＡＬＤ法やＣＶＤ法を用いて、窒化シリコン膜を成膜してもよい。ＡＬＤ法を用いて窒化シリコン膜を成膜する場合、シリコンおよびハロゲンを含むプリカーサや、アミノシラン類のプリカーサを用いることができる。シリコンおよびハロゲンを含むプリカーサとして、ＳｉＣｌ４、ＳｉＨ２Ｃｌ２、Ｓｉ２Ｃｌ６、Ｓｉ３Ｃｌ８等を用いることができる。また、アミノシラン類のプリカーサとして、１価、２価、または３価のアミノシラン類を用いることができる。また、窒化ガスとしてアンモニアや、ヒドラジンを用いることができる。また、異方性エッチングは、例えばドライエッチング法などを行えばよい。開口の側壁部をこのような構成とすることで、外方からの酸素の透過を抑制し、次に形成する導電体２４０ａおよび導電体２４０ｂの酸化を防止することができる。また、導電体２４０ａおよび導電体２４０ｂから、水、水素などの不純物が外部に拡散することを防ぐことができる。
　次に、導電体２４０ａおよび導電体２４０ｂとなる導電膜を成膜する。導電体２４０ａおよび導電体２４０ｂとなる導電膜は、水、水素など不純物の拡散を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅など、と、の積層とすることができる。導電体２４０となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
　次に、ＣＭＰ処理を行うことで、導電体２４０ａおよび導電体２４０ｂとなる導電膜の一部を除去し、絶縁体２８１を露出する。その結果、上記開口のみに、当該導電膜が残存することで上面が平坦な導電体２４０ａおよび導電体２４０ｂを形成することができる（図１０参照。）。なお、当該ＣＭＰ処理により、絶縁体２８１の一部が除去する場合がある。
　以上により、図１０に示すトランジスタ２００を作製することができる。図１１乃至図１６に示すように、本実施の形態に示すトランジスタの作製方法を用いることで、トランジスタ２００を作製することができる。
　本発明の一態様により、サイズが小さいトランジスタを有し、精細度が高い表示装置を提供することができる。または、オン電流が大きいトランジスタを有し、輝度が高い表示装置を提供することができる。または、動作が速いトランジスタを有し、動作が速い表示装置を提供することができる。または、電気特性が安定したトランジスタを有し、信頼性が高い表示装置を提供することができる。または、オフ電流が小さいトランジスタを有し、消費電力が低い表示装置を提供することができる。
　以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
　先に示したものとは異なるトランジスタ、およびトランジスタの作製方法の一例について説明する。なお、以降に示す各トランジスタにおいて、＜トランジスタの構成例＞に示したトランジスタ（図１０参照。）を構成する構造と同機能を有する構造には、同符号を付記する。なお、各トランジスタの構成材料については＜トランジスタの構成例＞で詳細に説明した材料を用いることができる。
＜トランジスタの変形例１−１＞
　図１７（Ａ）、図１７（Ｂ）、および図１７（Ｃ）は、本発明の一態様である表示装置に用いることができるトランジスタ２００Ａ、およびトランジスタ２００Ａ周辺の上面図および断面図である。画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６が有するトランジスタに、トランジスタ２００Ａを適用することができる。また、トランジスタ２００Ａについて、作製方法を図１８に示す。また、図１７及び図１８において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、図１７（Ａ）に示すＡ１−Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００Ａのチャネル長方向の断面図でもある。また、各図の（Ｃ）は、図１７（Ａ）にＡ３−Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００Ａのチャネル幅方向の断面図でもある。各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
　図１７に示すトランジスタ２００Ａは、絶縁体２４４を有しておらず、絶縁体２５４が、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２ａ、および導電体２４２ｂと、絶縁体２８０と、の間に配置される点において、図１０に示すトランジスタ２００と異なる。つまり、図１７に示すトランジスタ２００Ａでは、酸化物２３０ｃの側面が絶縁体２８０と接する構成になっている。
　また、図１７に示すトランジスタ２００Ａでは、導電体２４２ａおよび導電体２４２ｂの導電体２６０側の側面が、テーパー形状を有している。ここで、導電体２４２ａおよび導電体２４２ｂの当該側面と底面がなす角は、１０°以上８０°以下、好ましくは、３０°以上６０°以下にすればよい。これにより、酸化物２３０の導電体２４２ａおよび導電体２４２ｂ近傍の領域にも、導電体２６０の電界の寄与を大きくし、トランジスタ２００Ａのオン電流および周波数特性の向上を図ることができる。なお、図１７に示すトランジスタ２００Ａは、これに限られるものではなく、導電体２４２ａおよび導電体２４２ｂの側面が底面に対して概略垂直でもよい。また、導電体２４２ａおよび導電体２４２ｂの対向する側面が、複数の面を有していてもよい。
　図１７に示すトランジスタ２００Ａは、ダミーゲート２６２を形成せずに作製することができるのでトランジスタの作製工程を簡略化することができて好ましい。
　図１７に示すトランジスタ２００Ａは、酸化物２３０ａ、酸化物２３０ｂおよび導電体層２４２Ｂを形成するまでは、図１０に示すトランジスタ２００の作製方法と同様である。よって、図１１および図１２に係るトランジスタ２００の作製方法を参酌することができる。
　次に、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂおよび導電体層２４２Ｂの上に、絶縁体２５４となる絶縁膜を成膜する。
　次に、絶縁体２５４となる絶縁膜上に、絶縁体２８０となる絶縁膜を成膜する。絶縁体２８０となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。次に、絶縁体２８０となる絶縁膜にＣＭＰ処理を行い、上面が平坦な絶縁体２８０を形成する。
　次に、絶縁体２８０の一部、絶縁体２５４となる絶縁膜の一部、および導電体層２４２Ｂの一部を除去して、酸化物２３０ｂに達する開口２６４を形成する（図１８参照。）。該開口は、酸化物２３０ａ、酸化物２３０ｂ、および導電体２０５と重なるように形成することが好ましい。開口２６４を形成することで、導電体２４２ａ、導電体２４２ｂ、および絶縁体２５４が形成される。ここで、導電体２４２ａと導電体２４２ｂの間から露出した、酸化物２３０ｂの上面の一部が除去される場合がある。
　開口２６４の形成には、ウェットエッチング法を用いてもよいが、微細加工が可能な点からドライエッチング法を用いるほうが好ましい。また、開口２６４の形成は、絶縁体２８０上にハードマスクを形成して行うことが好ましい。当該ハードマスクは、導電体を用いてもよいし、絶縁体を用いてもよい。
　また、絶縁体２８０の一部、絶縁体２５４となる絶縁膜の一部、および導電体の一部の加工は、それぞれ異なる条件で加工してもよい。例えば、絶縁体２８０の一部をドライエッチング法で加工し、絶縁体２５４となる絶縁膜の一部をウェットエッチング法で加工し、導電体層２４２Ｂの一部をドライエッチング法で加工してもよい。
　図１７に示すトランジスタ２００Ａの作製方法の、以降の工程については、図１０に示すトランジスタ２００の作製方法と同様である。よって、図１５および図１６に係るトランジスタ２００の作製方法を参酌することができる。
＜トランジスタの変形例１−２＞
　図１９（Ａ）、図１９（Ｂ）、および図１９（Ｃ）は、本発明の一態様である表示装置に用いることができるトランジスタ２００Ｂ、およびトランジスタ２００Ｂ周辺の上面図および断面図である。画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６が有するトランジスタに、トランジスタ２００Ｂを適用することができる。また、トランジスタ２００Ｂについて、作製方法を図２０乃至図２４に示す。また、図１９乃至図２４において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、図１９（Ａ）に示すＡ１−Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００Ｂのチャネル長方向の断面図でもある。また、各図の（Ｃ）は、図１９（Ａ）にＡ３−Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００Ｂのチャネル幅方向の断面図でもある。各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
　図１９に示すトランジスタ２００Ｂは、導電体２４２ａと酸化物２３０ｂの間に導電体２４３ａが配置され、導電体２４２ｂと酸化物２３０ｂの間に導電体２４３ｂが配置される点において、図１０に示すトランジスタ２００と異なる。ここで、導電体２４２ａ（導電体２４２ｂ）は、導電体２４３ａ（導電体２４３ｂ）の上面および導電体２６０側の側面と、酸化物２３０ｂの上面に接して設けられている。ここで、導電体２４３は、導電体２４２に用いることができる導電体を用いればよい。さらに、導電体２４３の膜厚は、少なくとも導電体２４２より厚いことが好ましい。
　また、図１９に示すトランジスタ２００Ｂは、導電体２４２ａと導電体２４２ｂの距離が、絶縁体２８０、絶縁体２４４、および絶縁体２５４に形成される開口２６３のチャネル長方向の長さより短い点において、図１０に示すトランジスタ２００と異なる。
　図１９に示すトランジスタ２００Ｂは、上記のような構成を有することにより、酸化物２３０の導電体２４２ａおよび導電体２４２ｂ近傍の領域にも、導電体２６０の電界の寄与を大きくすることができる。これにより、トランジスタ２００の実質的なチャネル長を短くし、オン電流および周波数特性の向上を図ることができる。
　また、導電体２４３ａ（導電体２４３ｂ）は、導電体２４０ａ（導電体２４０ｂ）と重畳して設けられることが好ましい。このような構成にすることで、導電体２４０ａ（導電体２４０ｂ）を埋め込む開口を形成するエッチングにおいて、当該開口の底部に導電体２４３ａ（導電体２４３ｂ）が設けられるので、酸化物２３０ｂがオーバーエッチングされるのを防ぐことができる。
　また、図１９に示すトランジスタ２００Ｂでは、導電体２４２ａおよび導電体２４２ｂの導電体２６０側の側面が、概略垂直な形状を有している。なお、図１９に示すトランジスタ２００Ｂは、これに限られるものではなく、導電体２４２ａおよび導電体２４２ｂの側面と底面がなす角が、１０°以上８０°以下、好ましくは、３０°以上６０°以下としてもよい。また、導電体２４２ａおよび導電体２４２ｂの対向する側面が、複数の面を有していてもよい。
　図１９に示すトランジスタ２００Ｂは、酸化物２３０ｂとなる酸化膜２３０Ｂを成膜するまでは、図１０に示すトランジスタの作製方法と同様である。よって、図１１に係るトランジスタの作製方法を参酌することができる。
　次に、酸化膜２３０Ｂの上に、導電体層２４３Ａとなる導電膜を成膜する。導電体層２４３Ａとなる導電膜の成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
　次に、導電体層２４３Ａとなる導電膜の一部を除去して、導電体層２４３Ａを形成する（図２０参照。）。図２０では、導電体層２４３Ａが開口を有する形状にしたが、本実施の形態はこれに限られるものではない。本工程では、導電体層２４３Ａとなる導電膜から、導電体２４３ａと導電体２４３ｂの間の領域に当たる部分を除去できればよい。例えば、導電体層２４３Ａとなる導電膜を、導電体２４３ａに対応する島状の導電体と、導電体２４３ｂに対応する島状の導電体と、に分割してもよい。
　導電体層２４３Ａとなる導電膜の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
　次に、酸化物２３０ｂおよび導電体層２４３Ａの上に導電膜２４２Ａを成膜する。導電膜２４２Ａの成膜は、図１２に係るトランジスタの作製方法を参酌することができる。
　以降、ダミーゲート層２６２Ａを形成し、絶縁膜２５４Ａおよび絶縁膜２４４Ａを成膜する（図２１参照。）までは、図１０に示すトランジスタの作製方法と同様である。よって、図１２および図１３に係るトランジスタの作製方法を参酌することができる。
　例えば、絶縁膜２４４Ａとして、高温で基板加熱を行いながら、酸化アルミニウムを成膜してもよい。絶縁膜２４４Ａ成膜時の基板加熱温度は、２００℃以上、好ましくは２５０℃以上、より好ましくは３５０℃以上にすればよい。このとき、絶縁膜２５４ＡとしてＡＬＤ法を用いて酸化アルミニウムを成膜しておくことにより、上記の温度で絶縁膜２４４Ａを成膜したときに、ダミーゲート層２６２Ａが変形することを防ぐことができる。
　また、絶縁膜２４４Ａまたは絶縁膜２５４Ａのいずれか一方または両方の成膜後に、フッ素の添加を行ってもよい。絶縁膜２４４Ａまたは絶縁膜２５４Ａのいずれか一方または両方へのフッ素の添加は、フッ素系のガス（例えば、ＣＦ４など）を含む雰囲気でプラズマ処理を行う、またはフッ素を含むガスをドーピングすることで、行うことができる。絶縁膜２４４Ａまたは絶縁膜２５４Ａのいずれか一方または両方へフッ素を添加することにより、当該膜中に含まれる水素を、フッ素によって終端化またはゲッタリングすることが期待できる。
　次に、絶縁膜２４４Ａ上に、絶縁体２８０となる絶縁膜を成膜する。絶縁体２８０となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
　次に、絶縁体２８０となる絶縁膜、ダミーゲート層２６２Ａ、絶縁膜２５４Ａ、および絶縁膜２４４Ａの一部を、ダミーゲート層２６２Ａの一部が露出するまで除去し、絶縁体２８０、ダミーゲート２６２、絶縁体２５４および絶縁体２４４を形成する。絶縁体２８０、ダミーゲート２６２、絶縁体２５４および絶縁体２４４の形成にはＣＭＰ処理を用いることが好ましい。詳細については、図１４に係るトランジスタの作製方法を参酌することができる。
　次に、ダミーゲート２６２を除去し、開口２６３を形成する（図１５参照。）。ダミーゲート２６２の除去は、ウェットエッチング、ドライエッチング、またはアッシングなどを用いて行うことができる。または、適宜、上記の処理を複数組み合わせて行ってもよい。例えば、アッシング処理の後に、ウェットエッチング処理を行うなどがある。ダミーゲート２６２を除去することにより、開口２６３から導電体層２４２Ｂの表面の一部が露出する。
　次に、絶縁体２８０、絶縁体２４４、絶縁体２５４、および導電体層２４２Ｂの上に、ダミー膜２６５を成膜する（図２２参照。）。ダミー膜２６５は開口２６３の側壁に成膜される必要があり、ダミー膜の厚さによって、導電体２４２ａと導電体２４２ｂの距離、つまり実質的なチャネル長が決まる。このため、ダミー膜２６５は、被覆性が高く、膜厚の微調整が比較的容易なＡＬＤ法を用いて成膜することが好ましい。ダミー膜２６５の膜厚は、トランジスタ２００Ｂに求められる電気特性に合わせて適宜設定すればよいが、例えば、５ｎｍに設定することで、チャネル長を実質的に１０ｎｍ縮めることができる。なお、ダミー膜２６５は、最終的には除去されるので、微細加工が容易であり、かつ、除去も容易な膜を用いることが好ましい。
　次に、ダミー膜２６５に異方性エッチングを行い、ダミー膜２６５の開口２６３の側壁に接する部分のみを残存させる。さらに、残存したダミー膜２６５をマスクとして用いて、導電体層２４２Ｂをエッチングすることで、導電体２４２ａ、および導電体２４２ｂを形成する（図２３参照。）。なお、ダミー膜２６５のエッチングと導電体層２４２Ｂのエッチングは連続して行ってもよい。また、導電体２４２ａと導電体２４２ｂの間から露出した、酸化物２３０ｂの上面の一部が除去される場合がある。
　このとき、残存したダミー膜２６５をマスクとして用いて、導電体２４２ａ、および導電体２４２ｂを形成する。よって、絶縁体２８０、絶縁体２４４、および絶縁体２５４に形成された開口２６３は、導電体２４２ａと導電体２４２ｂの間の領域に重畳することになる。これにより、後の工程において、導電体２４２ａと導電体２４２ｂの間に導電体２６０を自己整合的に配置することができる。
　次に、残存したダミー膜２６５を、等方性エッチングを用いて、選択的に除去する（図２４参照。）。等方性エッチングとしては、例えば、ウェットエッチングまたは、反応性ガスを用いたエッチングを用いればよい。このようにして、導電体２４２ａと導電体２４２ｂの距離を、開口２６３のチャネル長方向の長さより短くすることができる。
　図１９に示すトランジスタの作製方法の、以降の工程については、図１０に示すトランジスタの作製方法と同様である。よって、図１５および図１６に係るトランジスタの作製方法を参酌することができる。
＜トランジスタの変形例１−３＞
　図２５（Ａ）、図２５（Ｂ）、および図２５（Ｃ）は、本発明の一態様である表示装置に用いることができるトランジスタ２００Ｃ、およびトランジスタ２００Ｃ周辺の上面図および断面図である。画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６が有するトランジスタに、トランジスタ２００Ｃを適用することができる。また、トランジスタ２００Ｃについて、作製方法を図２６及び図２７に示す。また、図２５乃至図２７において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、図２５（Ａ）に示すＡ１−Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００Ｃのチャネル長方向の断面図でもある。また、各図の（Ｃ）は、図２５（Ａ）にＡ３−Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００Ｃのチャネル幅方向の断面図でもある。各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
　図２５に示すトランジスタ２００Ｃは、絶縁体２４４を有しておらず、絶縁体２５４が、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２ａ、および導電体２４２ｂと、絶縁体２８０と、の間に配置される点において、図１９に示すトランジスタ２００Ｂと異なる。つまり、図２５に示すトランジスタ２００Ｃでは、酸化物２３０ｃの側面が絶縁体２８０と接する構成になっている。
　また、図２５に示すトランジスタ２００Ｃでは、導電体２４２ａおよび導電体２４２ｂの導電体２６０側の側面が、概略垂直な形状を有している。なお、図２５に示すトランジスタ２００Ｃは、これに限られるものではなく、導電体２４２ａおよび導電体２４２ｂの側面と底面がなす角が、１０°以上８０°以下、好ましくは、３０°以上６０°以下としてもよい。また、導電体２４２ａおよび導電体２４２ｂの対向する側面が、複数の面を有していてもよい。
　図２５に示すトランジスタ２００Ｃは、ダミーゲート２６２を形成せずに作製することができるのでトランジスタの作製工程を簡略化することができて好ましい。
　図２５に示すトランジスタ２００Ｃは、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂおよび導電体層２４２Ｂを形成するまでは、図１９に示すトランジスタ２００Ｂの作製方法と同様である。よって、図１１、図１２、および図２０に係るトランジスタの作製方法を参酌することができる。
　次に、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂおよび導電体層２４２Ｂの上に、絶縁体２５４となる絶縁膜を成膜する。
　次に、絶縁体２５４となる絶縁膜上に、絶縁体２８０となる絶縁膜を成膜する。絶縁体２８０となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。次に、絶縁体２８０となる絶縁膜にＣＭＰ処理を行い、上面が平坦な絶縁体２８０を形成する。
　次に、絶縁体２８０の一部、絶縁体２５４となる絶縁膜の一部、および導電体層２４２Ｂの一部を除去して、酸化物２３０ｂに達する開口２６４ａを形成する（図２６参照。）。該開口は、酸化物２３０ａ、酸化物２３０ｂ、および導電体２０５と重なるように形成することが好ましい。開口２６４を形成することで、導電体２４２ａ、導電体２４２ｂ、および絶縁体２５４が形成される。ここで、導電体２４２ａと導電体２４２ｂの間から露出した、酸化物２３０ｂの上面の一部が除去される場合がある。
　開口２６４の形成には、ウェットエッチング法を用いてもよいが、微細加工が可能な点からドライエッチング法を用いるほうが好ましい。また、開口２６４の形成は、絶縁体２８０上にハードマスクを形成して行うことが好ましい。当該ハードマスクは、導電体を用いてもよいし、絶縁体を用いてもよい。
　また、絶縁体２８０の一部、絶縁体２５４となる絶縁膜の一部、および導電体の一部の加工は、それぞれ異なる条件で加工してもよい。例えば、絶縁体２８０の一部をドライエッチング法で加工し、絶縁体２５４となる絶縁膜の一部をウェットエッチング法で加工し、導電体層２４２Ｂの一部をドライエッチング法で加工してもよい。
　次に、絶縁体２８０の開口２６４ａをサイドエッチングして、開口２６４ｂを形成する（図２７参照。）。絶縁体２８０のサイドエッチングには、ウェットエッチングまたは、反応性ガスを用いたエッチングなどの、等方性エッチングを用いればよい。例えば、開口２６４ｂの側壁を開口２６４ａより５ｎｍ後退させることで、導電体２４２ａ（導電体２４２ｂ）を開口２６４ｂの側壁より５ｎｍ突出させることができる。このようにして、導電体２４２ａと導電体２４２ｂの距離を、開口２６４ｂのチャネル長方向の長さより短くすることができる。
　図２５に示すトランジスタの作製方法の、以降の工程については、図１０に示すトランジスタの作製方法と同様である。よって、図１５および図１６に係るトランジスタの作製方法を参酌することができる。
＜トランジスタの変形例２−１＞
　図２８（Ａ）、図２８（Ｂ）および図２８（Ｃ）は、本発明の一態様である表示装置に用いることができるトランジスタ２００Ｄ、およびトランジスタ２００Ｄ周辺の上面図および断面図である。画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６が有するトランジスタに、トランジスタ２００Ｄを適用することができる。
　図２８（Ａ）は、トランジスタ２００Ｄの上面図である。図２８（Ｂ）および図２８（Ｃ）は、トランジスタ２００Ｄの断面図である。ここで、図２８（Ｂ）は、図２８（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｄのチャネル長方向の断面図でもある。また、図２８（Ｃ）は、図２８（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｄのチャネル幅方向の断面図でもある。なお、図２８（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。また、図２９は、図２８（Ｂ）における酸化物２３０ｂおよびその近傍の拡大図である。
　図４、図５、図７及び図９に示す表示装置７００Ａは、トランジスタ７５０Ａ、トランジスタ７５２Ａ及びトランジスタ７５４Ａとして、図２８（Ａ）、図２８（Ｂ）、および図２８（Ｃ）に示すトランジスタ２００Ｄを適用した例を示している。
　図２８に示すように、トランジスタ２００Ｄは、基板（図示しない。）の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、酸化物２３０ｂの上面に互いに離隔して形成された層２５３ａおよび層２５３ｂと、酸化物２３０ｂ上に配置され、層２５３ａと層２５３ｂの間に重畳して開口が形成された絶縁体２８０と、開口の中に配置された導電体２６０と、酸化物２３０ｂ、および絶縁体２８０と、導電体２６０と、の間に配置された絶縁体２５０と、酸化物２３０ｂ、および絶縁体２８０と、絶縁体２５０と、の間に配置された酸化物２３０ｃと、を有する。ここで、図２８（Ｂ）および図２８（Ｃ）に示すように、導電体２６０の上面は、絶縁体２５０、酸化物２３０ｃ、および絶縁体２８０の上面と略一致することが好ましい。
　なお、以下において、層２５３ａおよび層２５３ｂをまとめて層２５３という場合がある。
　また、図２８に示すように、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂと、絶縁体２８０と、の間に絶縁体２５４が配置されることが好ましい。ここで、絶縁体２５４は、図２８（Ｂ）及び図２８（Ｃ）に示すように、層２５３ａの上面と側面、層２５３ｂの上面と側面、酸化物２３０ａおよび酸化物２３０ｂの側面、ならびに絶縁体２２４の上面に接することが好ましい。絶縁体２５４は、さらに絶縁体２４１（絶縁体２４１ａ、および絶縁体２４１ｂ）の側面に接することが好ましい。
　ここで、導電体２６０は、トランジスタのゲート電極として機能し、層２５３ａおよび層２５３ｂは、それぞれソース領域またはドレイン領域として機能する。上記のように、導電体２６０は、絶縁体２８０および絶縁体２５４の開口、および層２５３ａと層２５３ｂに挟まれた領域に埋め込まれるように形成される。ここで、導電体２６０、層２５３ａおよび層２５３ｂの配置は、絶縁体２８０および絶縁体２５４の開口に対して、自己整合的に選択される。つまり、トランジスタ２００Ｄにおいて、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体２６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ２００Ｄの占有面積の縮小を図ることができる。これにより、表示装置を高精細にすることができる。また、表示装置を狭額縁にすることができる。
　また、トランジスタ２００Ｄの上に、層間膜として機能する絶縁体２７４、および絶縁体２８１が配置されることが好ましい。ここで、絶縁体２７４は、導電体２６０、絶縁体２５０、酸化物２３０ｃ、および絶縁体２８０の上面に接して配置されることが好ましい。
　絶縁体２２２、絶縁体２５４、および絶縁体２７４は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、絶縁体２５４、および絶縁体２７４は、絶縁体２２４、絶縁体２５０、および絶縁体２８０より水素透過性が低いことが好ましい。また、絶縁体２２２、絶縁体２５４および絶縁体２７４は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、絶縁体２５４および絶縁体２７４は、絶縁体２２４、絶縁体２５０、および絶縁体２８０より酸素透過性が低いことが好ましい。
　ここで、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、および絶縁体２５０は、絶縁体２８０および絶縁体２８１から、絶縁体２５４、酸化物２３０ｃ、および絶縁体２７４によって離隔されている。ゆえに、絶縁体２８０および絶縁体２８１に含まれる水素などの不純物や、過剰な酸素が、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、および絶縁体２５０に、混入するのを抑制することができる。
　また、トランジスタ２００Ｄと電気的に接続し、プラグとして機能する導電体２４０（導電体２４０ａ、および導電体２４０ｂ）が設けられることが好ましい。なお、プラグとして機能する導電体２４０の側面に接して絶縁体２４１（絶縁体２４１ａ、および絶縁体２４１ｂ）が設けられる。つまり、絶縁体２５４、絶縁体２８０、絶縁体２７４、および絶縁体２８１の開口の内壁に接して絶縁体２４１が設けられる。
　また、トランジスタ２００Ｄは、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
　ここで、酸化物２３０は、酸素欠損を形成する元素、または酸素欠損と結合する元素を添加されることで、キャリア密度が増大し、低抵抗化する場合がある。このような元素としては、代表的にはホウ素やリンが挙げられる。また、ホウ素やリン以外にも、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いることができる。また、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。また、酸化物２３０は、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を添加してもよい。上述した中でも、添加される元素は、ホウ素、及びリンが好ましい。ホウ素およびリンの添加には、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、設備投資を抑制することができる。上記元素の濃度は、二次イオン質量分析法（ＳＩＭＳ）などを用いて測定すればよい。
　層２５３は、酸化物２３０に上記の元素が添加されて形成された層である。図２８（Ｂ）および図２９に示すように、層２５３ａおよび層２５３ｂは、導電体２６０を挟んで対向して形成されており、上面が絶縁体２５４および酸化物２３０ｃと接することが好ましい。上面視において、層２５３ａおよび層２５３ｂの導電体２６０側の側面は、導電体２６０の側面と略一致する、または、層２５３ａおよび層２５３ｂの一部が導電体２６０と重畳する、ことが好ましい。ここで、層２５３の上記元素の濃度は、酸化物２３０の層２５３が形成されていない部分の上記元素の濃度と、同等、またはそれよりも高いことが好ましい。また、層２５３に含まれる酸素欠損の量は、酸化物２３０の層２５３が形成されていない部分の酸素欠損の量と、同等、またはそれよりも高いことが好ましい。これにより、層２５３は、酸化物２３０の層２５３が形成されていない部分と比較して、キャリア密度が大きく、抵抗が低くなる。
　酸化物２３０において、導電体２６０と重畳する領域を領域２３４とし、絶縁体２５４と重畳する領域を領域２３１（領域２３１ａ、および領域２３１ｂ）とし、領域２３４と領域２３１の間の領域を領域２３２（領域２３２ａ、および領域２３２ｂ）とする。図２９に示すように、領域２３４は、領域２３１ａと領域２３１ｂの間に位置し、領域２３２ａは領域２３１ａと領域２３４の間に位置し、領域２３２ｂは領域２３１ｂと領域２３４の間に位置する。ここで、領域２３１は、領域２３４と比較して、キャリア密度が高く、低抵抗な領域である。また、領域２３２は、領域２３４と比較して、キャリア密度が高く、低抵抗な領域であり、領域２３１と比較して、キャリア密度が低く、高抵抗な領域である。または、領域２３２は、領域２３１と同等なキャリア密度を有し、同等な抵抗を有していてもよい。よって、領域２３４はトランジスタ２００Ｄのチャネル形成領域として機能し、領域２３１はソース領域またはドレイン領域として機能し、領域２３２は接合領域として機能する。
　このような構成にすることで、酸化物２３０のチャネル形成領域とソース領域またはドレイン領域との間に、オフセット領域が形成されるのを防ぎ、実効的なチャネル長が導電体２６０の幅より大きくなるのを抑制することができる。これにより、トランジスタ２００Ｄのオン電流を大きく、Ｓ値を良好にすることができる。
　酸化物２３０にソース領域またはドレイン領域として機能する領域２３１を形成することで、金属で形成されたソース電極およびドレイン電極を設けることなく、領域２３１にプラグとして機能する導電体２４０を接続することができる。酸化物２３０に接して金属で形成されたソース電極およびドレイン電極を設けると、トランジスタ２００Ｄの作製工程または後工程において、高温の熱処理を行った場合、金属で形成されたソース電極およびドレイン電極が酸化し、トランジスタ２００Ｄのオン電流、Ｓ値が劣化する場合がある。しかしながら、本実施の形態に示すトランジスタでは、金属で形成されたソース電極およびドレイン電極を設ける必要がない。よって、トランジスタ２００Ｄの作製工程または後工程において高温の熱処理を行っても、良好なオン電流、Ｓ値を示すトランジスタとすることができる。例えば、本実施の形態に示すトランジスタでは、トランジスタ２００Ｄの作製後に、７５０℃以上８００℃以下程度の高温がかかるプロセスを行うことができる。
　また、上記のように、層２５３に酸素欠損を形成する元素を添加して、熱処理を行うことで、チャネル形成領域として機能する領域２３４に含まれる水素を、層２５３に含まれる酸素欠損で捕獲できる場合がある。これにより、トランジスタ２００Ｄに安定な電気特性を与え、トランジスタ２００Ｄの信頼性の向上を図ることができる。
　なお、図２９では、層２５３が、酸化物２３０ｂの膜厚方向において、酸化物２３０ｂと絶縁体２５４、および酸化物２３０ｃの界面近傍に形成されているが、これに限られない。例えば、層２５３は、酸化物２３０ｂの膜厚と概略同じ厚さを有していてもよいし、酸化物２３０ａにも、形成されていてもよい。また、図２９では、層２５３が領域２３１、および領域２３２に形成されているが、これに限らない。例えば、領域２３１のみに形成されていてもよいし、領域２３１と、領域２３２の一部と、に形成されていてもよいし、領域２３１と、領域２３２と、領域２３４の一部と、に形成されていてもよい。
　また、酸化物２３０において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される金属元素、ならびに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう。）していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、ならびに水素、および窒素などの不純物元素の濃度が減少していればよい。
　また、図２８（Ｃ）に示すように、絶縁体２２４は、酸化物２３０ｂと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなることが好ましい。このような構成にすることで、導電体２６０の下端部をより下側に位置させることができるので、第１のゲート電極としての機能する導電体２６０の電界を、酸化物２３０の側面に作用させやすくなる。よって、トランジスタ２００Ｄのオン電流を増大させることができる。また、絶縁体２２４を、酸化物２３０ｂおよび酸化物２３０ａと重畳させて、島状に設ける構成にしてもよい。
　層２５３ａと層２５３ｂの間の領域は、絶縁体２８０の開口に重畳して形成される。これにより、層２５３ａと層２５３ｂの間に導電体２６０を自己整合的に配置することができる。
　また、絶縁体２５０と導電体２６０ａの間に、酸化物２３０として用いることができる金属酸化物を設けてもよい。このとき、該金属酸化物は、導電体２６０と同様にゲート電極として機能する。金属酸化物を設けることにより、絶縁体２５０、および酸化物２３０の少なくとも一方に酸素を供給することができ、好ましい。また、該金属酸化物として、酸素の透過を抑制する機能を有する金属酸化物を用いることにより、絶縁体２５０、または絶縁体２８０に含まれる酸素によって、導電体２６０が酸化されることを抑制できる。あるいは、絶縁体２５０に含まれる酸素が、導電体２６０に吸収されることを抑制できる。
　また、図２８（Ａ）及び図２８（Ｃ）に示すように、酸化物２３０ｂの層２５３と重ならない領域、言い換えると、酸化物２３０のチャネル形成領域において、酸化物２３０の側面を導電体２６０で覆うように配置されている。これにより、第１のゲート電極としての機能する導電体２６０の電界を、酸化物２３０の側面に作用させやすくなる。よって、トランジスタ２００Ｄのオン電流を増大させることができる。
　絶縁体２５４は、絶縁体２１４などと同様に、水または水素などの不純物が、絶縁体２８０側からトランジスタ２００Ｄに混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２５４は、絶縁体２２４より水素透過性が低いことが好ましい。さらに、図２８（Ｂ）及び図２８（Ｃ）に示すように、絶縁体２５４は、酸化物２３０ｃの側面の一部、層２５３ａの上面と側面、層２５３ｂの上面と側面、すなわち、酸化物２３０ｂの上面の一部と、側面の一部、酸化物２３０ａの側面、ならびに絶縁体２２４の上面に接することが好ましい。このような構成にすることで、絶縁体２８０に含まれる水素が、酸化物２３０ａ、酸化物２３０ｂおよび絶縁体２２４の上面または側面から酸化物２３０に侵入するのを抑制することができる。
　また、絶縁体２５４は、積層構造としてもよい。絶縁体２５４を積層構造とする場合、スパッタリング法を用いて形成された第１の絶縁体上にＡＬＤ法を用いて第２の絶縁体を形成してもよい。このとき、第１の絶縁体と、第２の絶縁体は上述した材料から選ばれた、同じ材料を用いてもよいし、異なる材料を用いてもよい。例えば、第１の絶縁体として、スパッタリング法により形成された酸化アルミニウムを用い、第２の絶縁体として、ＡＬＤ法により形成された酸化アルミニウムを用いてもよい。ＡＬＤ法により形成される膜は被覆性が高く、酸化物２３０などの構造体による段差部にも高い均一性を有する膜を形成することができる。また、スパッタリング法により形成された第１の絶縁膜における成膜不良を補てんすることができ、好ましい。
　このように、水素に対してバリア性を有する絶縁体２５４によって、絶縁体２２４、および酸化物２３０を覆うことで、絶縁体２８０は、絶縁体２２４、および酸化物２３０と離隔されている。これにより、トランジスタ２００Ｄの外方から水素などの不純物が浸入することを抑制できるので、トランジスタ２００Ｄに良好な電気特性および信頼性を与えることができる。
　また、絶縁体２５４としては、例えば、窒化アルミニウムを含む絶縁体を用いればよい。絶縁体２５４として、組成式がＡｌＮｘ（ｘは０より大きく２以下の実数、好ましくは、ｘは０．５より大きく１．５以下の実数）を満たす窒化物絶縁体を用いることが好ましい。これにより、絶縁性に優れ、且つ熱伝導性に優れた膜とすることができるため、トランジスタ２００Ｄを駆動したときに生じる熱の放熱性を高めることができる。また、絶縁体２５４として、窒化アルミニウムチタン、窒化チタンなどを用いることもできる。この場合、スパッタリング法を用いて成膜することで、成膜ガスに酸素またはオゾンなどの酸化性の強いガスを用いずに成膜することができるので、好ましい。また、窒化シリコンまたは窒化酸化シリコンなどを用いることもできる。
　また、後述するが、絶縁体２５４は、層２５３ａ、および層２５３ｂを形成する際の保護膜としての機能を有してもよい。層２５３ａ、および層２５３ｂの形成にイオンインプランテーション法やイオンドーピング法を用いる場合、保護膜として絶縁体２５４を設けることで、酸化物２３０の表面がイオンやプラズマに直接曝されることが無く、層２５３ａ、および層２５３ｂの形成における酸化物２３０のダメージを抑制できるため、好ましい。ここで、酸化物２３０のダメージとは、酸化物２３０中における、過度の酸素欠損の形成や、過度の酸化物２３０の結晶性の低下などをいう。例えば、絶縁体２５４として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを用いることができる。
　絶縁体２８０は、絶縁体２５４を介して、絶縁体２２４、および酸化物２３０上に設けられる。
　また、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２５４に形成された開口に、導電体２４０ａおよび導電体２４０ｂを配置する。導電体２４０ａおよび導電体２４０ｂは、導電体２６０を挟んで対向して設ける。なお、導電体２４０ａおよび導電体２４０ｂの上面の高さは、絶縁体２８１の上面と、同一平面上としてもよい。
　なお、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２５４の開口の内壁に接して、絶縁体２４１ａが設けられ、その側面に接して導電体２４０ａの第１の導電体が形成されている。当該開口の底部の少なくとも一部には層２５３ａが位置しており、導電体２４０ａが層２５３ａと接する。同様に、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２５４の開口の内壁に接して、絶縁体２４１ｂが設けられ、その側面に接して導電体２４０ｂの第１の導電体が形成されている。当該開口の底部の少なくとも一部には層２５３ｂが位置しており、導電体２４０ｂが層２５３ｂと接する。
　また、導電体２４０を積層構造とする場合、酸化物２３０ａ、酸化物２３０ｂ、絶縁体２５４、絶縁体２８０、絶縁体２７４、絶縁体２８１と接する導電体には、上述の、水または水素などの不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。
＜トランジスタの作製方法２＞
　次に、図２８に示す、本発明の一態様に係るトランジスタ２００Ｄについて、作製方法を図３０乃至図３８を用いて説明する。また、図３０乃至図３８において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、（Ａ）にＡ１−Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００Ｄのチャネル長方向の断面図でもある。また、各図の（Ｃ）は、（Ａ）にＡ３−Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００Ｄのチャネル幅方向の断面図でもある。なお、各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。また、＜トランジスタの作製方法１＞に示すトランジスタ２００と同符号を付記した構成要素は、＜トランジスタの作製方法１＞を参酌することができる。
　図２８に示すトランジスタ２００Ｄは、絶縁体２２４を形成するまでは、図１０に示すトランジスタ２００の作製方法と同様である。よって、図１１に係るトランジスタ２００の作製方法を参酌することができる。
　次に、絶縁体２２４上に、酸化物２３０ａとなる酸化膜２３０Ａ、および酸化物２３０ｂとなる酸化膜２３０Ｂを順に成膜する（図３０参照。）。
　次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。
　次に、酸化膜２３０Ａ、および酸化膜２３０Ｂを島状に加工して、酸化物２３０ａ、および酸化物２３０ｂを形成する。なお、当該工程において、絶縁体２２４の酸化物２３０ａと重ならない領域の膜厚が薄くなることがある（図３１参照。）。
　ここで、酸化物２３０ａ、および酸化物２３０ｂは、少なくとも一部が導電体２０５と重なるように形成する。
　また、酸化物２３０ｂの側面と酸化物２３０ｂの上面との間に、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい（以下、ラウンド状ともいう）。湾曲面は、例えば、酸化物２３０ｂ層の端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とする。端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。
　また、ドライエッチングなどの処理によって付着または拡散した不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理、または熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
　続いて、加熱処理を行ってもよい。加熱処理の条件は、前述の加熱処理の条件を用いることができる。または、絶縁膜２５４Ａの成膜前に加熱処理を行うことが好ましい。加熱処理は、１００℃以上４００℃以下で行えばよく、例えば２００℃で行えばよい。あるいは、絶縁膜２５４Ａの成膜温度と同じ温度で行うことが好ましい。ここで、成膜温度とは、成膜中の基板温度に限らず、成膜装置の設定温度の場合を含む。例えば、絶縁膜２５４Ａを２００℃で成膜する場合、当該加熱処理の温度は２００℃とすることが好ましい。当該加熱処理は、減圧下で行うことが好ましく、例えば、真空雰囲気で行ってもよい。真空雰囲気は、ターボ分子ポンプ等で排気を行うことで維持される。真空雰囲気では、処理室の圧力は、１×１０−２Ｐａ以下、好ましくは１×１０−３Ｐａ以下とすればよい。
　次に、酸化物２３０ａ、および酸化物２３０ｂを覆って、絶縁体２５４となる絶縁膜２５４Ａを成膜する（図３２参照。）。絶縁膜２５４Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。
　絶縁膜２５４Ａは、水素などの不純物や、酸素の拡散を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、スパッタリング法によって、酸化アルミニウム膜を成膜することが好ましい。スパッタリング法によって、酸素を含むガスを用いて酸化アルミニウム膜を成膜することによって、絶縁体２２４中へ酸素を注入することができる。つまり、絶縁体２２４は過剰酸素を有することができる。また、絶縁膜２５４Ａとして、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、窒化アルミニウムを含む絶縁体、窒化アルミニウムチタン、窒化チタン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを用いることができる。
　また、絶縁膜２５４Ａとして、高温で基板加熱を行いながら、酸化アルミニウムを成膜してもよい。絶縁膜２５４Ａ成膜時の基板加熱温度は、２００℃以上、好ましくは２５０℃以上、より好ましくは３５０℃以上にすればよい。
　また、絶縁膜２５４Ａは、積層構造としてもよい。
　次に、絶縁膜２５４Ａの上に、ダミーゲート層２６２Ａとなるダミーゲート膜を成膜する。
　次に、リソグラフィー法によって、ダミーゲート層２６２Ａとなるダミーゲート膜をエッチングし、ダミーゲート層２６２Ａを形成する（図３３参照。）。ダミーゲート層２６２Ａは、少なくとも一部が、導電体２０５および酸化物２３０と重なるように形成する。
　次に、ダミーゲート層２６２Ａをマスクとして、酸化物２３０ｂにドーパント２５７を添加する（図３３参照。）。これにより、酸化物２３０ｂのダミーゲート層２６２Ａと重畳していない領域に、ドーパント２５７を含む、層２５３ａおよび層２５３ｂが形成される。なお、図３３において、ドーパント２５７が、酸化物２３０ｂのダミーゲート層２６２Ａと重畳する領域に拡散して添加される様子を示している。このため、層２５３ａおよび層２５３ｂの一部は、ダミーゲート層２６２Ａと重畳する領域にも形成されている。このように、ダミーゲート層２６２Ａのチャネル長方向の長さによって、層２５３ａと層２５３ｂの間の距離、つまりチャネル長を制御することができる。
　ドーパント２５７の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。質量分離を行う場合、添加するイオン種およびその濃度を厳密に制御することができる。一方、質量分離を行わない場合、短時間で高濃度のイオンを添加することができる。また、原子または分子のクラスターを生成してイオン化するイオンドーピング法を用いてもよい。なお、ドーパントを、イオン、ドナー、アクセプター、不純物または元素などと言い換えてもよい。
　ドーパント２５７としては、上述の酸素欠損を形成する元素、または酸素欠損と結合する元素などを用いればよい。このような元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。また、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。また、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を添加してもよい。上述した中でもドーパント２５７としては、ホウ素、及びリンが好ましい。ホウ素、リンをドーパント２５７として用いる場合、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、設備投資を抑制することができる。
　また、図３３では、ドーパント２５７を絶縁体２１４の上面に略垂直に添加しているが、これに限られず、ドーパント２５７の添加を絶縁体２１４の上面に対して傾斜させて行ってもよい。絶縁体２１４の上面に対して傾斜させてドーパントを添加させることにより、ダミーゲート層２６２Ａと重畳する領域の一部に層２５３ａおよび層２５３ｂを形成することが容易になる。
　また、本実施の形態の作成方法では、ドーパント２５７は、絶縁膜２５４Ａを介して酸化物２３０に添加される。当該作成方法とすることで、絶縁膜２５４Ａにもドーパント２５７が添加される。すなわち、酸化物２３０、及び絶縁膜２５４Ａの双方がドーパント２５７に含まれる元素を有する。また、絶縁膜２５４Ａが過剰酸素を有する場合、ドーパント２５７によって、外部への過剰酸素の拡散を抑制できる場合がある。
　以上のように、層２５３を形成することにより、後の工程で形成する導電体２６０を、層２５３ａと層２５３ｂの間に自己整合的に配置することができる。
　次に、絶縁膜２５４Ａ、およびダミーゲート層２６２Ａ上に、絶縁膜２８０Ａを成膜する（図３４参照。）。絶縁膜２８０Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
　次に、絶縁膜２８０Ａ、およびダミーゲート層２６２Ａの一部を、ダミーゲート層２６２Ａの一部が露出するまで除去し、絶縁体２８０、およびダミーゲート２６２を形成する（図３５参照。）。絶縁体２８０、およびダミーゲート２６２の形成にはＣＭＰ処理を用いることが好ましい。
　また、上述のようにダミーゲート層２６２Ａを、例えば、導電膜と該導電膜上に樹脂膜を形成する２層構造の膜とすることで、ＣＭＰ工程において、該導電膜がＣＭＰ処理のストッパ膜として機能する場合がある。または、該導電膜がＣＭＰ処理の終点検出が可能となる場合があり、ダミーゲート２６２の高さのばらつきの低減が可能となる場合がある。図３５（Ｂ）に示すように、ダミーゲート２６２の上面と、絶縁体２８０の上面が略一致する。
　次に、ダミーゲート２６２、およびダミーゲート２６２と重畳する絶縁膜２５４Ａの一部を除去し、開口２６３を形成する（図３６参照。）。ダミーゲート２６２、および絶縁膜２５４Ａの除去は、ウェットエッチング、ドライエッチング、またはアッシングなどを用いて行うことができる。または、適宜、上記の処理を複数組み合わせて行ってもよい。例えば、アッシング処理の後に、ウェットエッチング処理を行うなどがある。絶縁膜２５４Ａの一部を除去することにより、絶縁体２５４を形成する。ダミーゲート２６２、および絶縁膜２５４Ａを除去することにより、開口２６３から酸化物２３０ｂの表面の一部が露出する。このとき、開口２６３から層２５３の表面の一部が露出する場合がある。
　次に、酸化膜２３０Ｃの成膜前に加熱処理を行うことが好ましい。加熱処理は、１００℃以上４００℃以下で行えばよく、例えば２００℃で行えばよい。あるいは、酸化膜２３０Ｃの成膜温度と同じ温度で行うことが好ましい。ここで、成膜温度とは、成膜中の基板温度に限らず、成膜装置の設定温度の場合を含む。例えば、酸化膜２３０Ｃを３００℃で成膜する場合、当該加熱処理の温度は３００℃とすることが好ましい。当該加熱処理は、減圧下で行うことが好ましく、例えば、真空雰囲気で行ってもよい。真空雰囲気は、ターボ分子ポンプ等で排気を行うことで維持される。真空雰囲気では、処理室の圧力は、１×１０−２Ｐａ以下、好ましくは１×１０−３Ｐａ以下とすればよい。
　次に、開口２６３に埋め込むように、酸化膜２３０Ｃを成膜する。
　次に、絶縁膜２５０Ａの成膜前に加熱処理を行うことが好ましい。加熱処理は、上述した加熱処理条件を用いることができる。
　次に、絶縁膜２５０Ａを成膜する。絶縁膜２５０Ａの成膜については先の記載を参照できるため、詳細な説明は省略する。
　また、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。
　次に、導電膜２６０Ａａおよび導電膜２６０Ａｂを成膜する（図３７参照。）。
　次に、ＣＭＰ処理によって、酸化膜２３０Ｃ、絶縁膜２５０Ａ、導電膜２６０Ａａおよび導電膜２６０Ａｂを絶縁体２８０が露出するまで研磨することによって、酸化物２３０ｃ、絶縁体２５０および導電体２６０（導電体２６０ａおよび導電体２６０ｂ）を形成する（図３８参照。）。
　次に加熱処理を行っても良い。加熱処理は、上述した加熱処理条件を用いることができる。
　次に、絶縁体２８０上に、絶縁体２７４となる絶縁膜を形成する（図３８参照。）。絶縁体２７４の成膜については先の記載を参照できるため、詳細な説明は省略する。
　次に加熱処理を行っても良い。加熱処理は、上述した加熱処理条件を用いることができる。
　次に絶縁体２７４上に、絶縁体２８１となる絶縁体を成膜してもよい。絶縁体２８１となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる（図３８参照。）。
　次に、絶縁体２５４、絶縁体２８０、絶縁体２７４および絶縁体２８１に、層２５３ａおよび層２５３ｂに達する開口を形成する。当該開口の形成は、リソグラフィー法を用いて行えばよい。
　次に、絶縁体２４１となる絶縁膜を成膜し、当該絶縁膜を異方性エッチングして絶縁体２４１を形成する。
　次に、導電体２４０ａおよび導電体２４０ｂとなる導電膜を成膜する。
　次に、ＣＭＰ処理を行うことで、導電体２４０ａおよび導電体２４０ｂとなる導電膜の一部を除去し、絶縁体２８１を露出する。その結果、上記開口のみに、当該導電膜が残存することで上面が平坦な導電体２４０ａおよび導電体２４０ｂを形成することができる（図２８参照。）。なお、当該ＣＭＰ処理により、絶縁体２８１の一部が除去する場合がある。
　以上により、図２８に示すトランジスタ２００Ｄを作製することができる。
　先の＜トランジスタの変形例２＞で示したものとは異なるトランジスタ、およびトランジスタの作製方法の一例について説明する。
＜トランジスタの変形例２−２＞
　図３９（Ａ）、図３９（Ｂ）、および図３９（Ｃ）は、本発明の一態様である表示装置に用いることができるトランジスタ２００Ｅ、およびトランジスタ２００Ｅ周辺の上面図および断面図である。画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６が有するトランジスタに、トランジスタ２００Ｅを適用することができる。図３９（Ａ）は、トランジスタ２００Ｅの上面図である。図３９（Ｂ）は、図３９（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｅのチャネル長方向の断面図でもある。また、図３９（Ｃ）は、図３９（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｅのチャネル幅方向の断面図でもある。なお、図３９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。また、図４０は、図３９（Ｂ）における酸化物２３０ｂおよびその近傍の拡大図である。
　図３９に示すように、トランジスタ２００Ｅは、基板（図示しない。）の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、酸化物２３０ｂの上面に、互いに離隔して形成された層２５２ａ、および層２５２ｂと、酸化物２３０ｂ上に配置され、層２５２ａと層２５２ｂの間に重畳して開口が形成された絶縁体２８０と、開口の中に配置された導電体２６０と、酸化物２３０ｂ、および絶縁体２８０と、導電体２６０と、の間に配置された絶縁体２５０と、酸化物２３０ｂ、および絶縁体２８０と、絶縁体２５０と、の間に配置された酸化物２３０ｃと、を有する。ここで、図３９（Ｂ）及び図３９（Ｃ）に示すように、導電体２６０の上面は、絶縁体２５０、絶縁体２４４、酸化物２３０ｃ、および絶縁体２８０の上面と略一致することが好ましい。また、層２５２ａの、酸化物２３０ｃと重畳しない領域に層２５３ａが形成されることが好ましい。また、層２５２ｂの、酸化物２３０ｃと重畳しない領域に層２５３ｂが形成されることが好ましい。なお、層２５２ａおよび層２５２ｂをまとめて層２５２という場合がある。
　また、図３９に示すように、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃと、絶縁体２８０と、の間に絶縁体２４４および絶縁体２５４が配置されることが好ましい。ここで、絶縁体２５４は、図３９（Ｂ）及び図３９（Ｃ）に示すように、酸化物２３０ｃの側面、層２５２ａの上面と側面、層２５２ｂの上面と側面、酸化物２３０ａおよび酸化物２３０ｂの側面、ならびに絶縁体２２４の上面に接することが好ましい。絶縁体２４４は絶縁体２５４の上面、および酸化物２３０ｃの側面に接して配置されることが好ましい。絶縁体２５４は、さらに絶縁体２４１（絶縁体２４１ａ、および絶縁体２４１ｂ）の側面に接することが好ましい。
　ここで、導電体２６０は、トランジスタのゲート電極として機能し、層２５２ａおよび層２５３ａ、ならびに層２５２ｂおよび層２５３ｂは、それぞれソース領域またはドレイン領域として機能する。上記のように、導電体２６０は、絶縁体２８０の開口、および層２５２ａと層２５２ｂに挟まれた領域に埋め込まれるように形成される。ここで、導電体２６０、層２５２ａおよび層２５２ｂの配置は、絶縁体２８０の開口に対して、自己整合的に選択される。つまり、トランジスタ２００Ｅにおいて、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。
　また、層間膜として機能する絶縁体２７４は、導電体２６０、絶縁体２５０、絶縁体２４４、酸化物２３０ｃ、および絶縁体２８０の上面に接して配置されることが好ましい。
　絶縁体２５４及び絶縁体２４４は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２５４及び絶縁体２４４は、絶縁体２２４、絶縁体２５０、および絶縁体２８０より水素透過性が低いことが好ましい。また、絶縁体２５４および絶縁体２４４は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２５４および絶縁体２４４は、絶縁体２２４、絶縁体２５０および絶縁体２８０より酸素透過性が低いことが好ましい。
　ここで、絶縁体２２４、酸化物２３０、および絶縁体２５０は、絶縁体２８０および絶縁体２８１から、絶縁体２５４、絶縁体２４４および絶縁体２７４によって離隔されている。ゆえに、絶縁体２８０および絶縁体２８１に含まれる水素などの不純物や、過剰な酸素が、絶縁体２２４、酸化物２３０、および絶縁体２５０に、混入するのを抑制することができる。
　また、トランジスタ２００Ｅと電気的に接続し、プラグとして機能する導電体２４０（導電体２４０ａ、および導電体２４０ｂ）が設けられることが好ましい。なお、導電体２４０の側面に接して絶縁体２４１（絶縁体２４１ａ、および絶縁体２４１ｂ）が設けられる。つまり、絶縁体２５４、絶縁体２４４、絶縁体２８０、絶縁体２７４、および絶縁体２８１の開口の内壁に接して、絶縁体２４１が設けられる。
　ここで、酸化物２３０は、酸素欠損を形成する元素、または酸素欠損と結合する元素を添加されることで、キャリア密度が増大し、低抵抗化する場合がある。このような元素としては、先の＜トランジスタの作製方法＞に示した元素を用いることができる。
　層２５２は、酸化物２３０に上記の元素が添加されて形成された層である。図３９（Ｂ）および図４０に示すように、層２５２ａおよび層２５２ｂは、導電体２６０を挟んで対向して形成されており、上面が絶縁体２５４および酸化物２３０ｃと接することが好ましい。上面視において、層２５２ａおよび層２５２ｂの導電体２６０側の側面は、導電体２６０の側面と略一致する、または、層２５２ａおよび層２５２ｂの一部が導電体２６０と重畳する、ことが好ましい。ここで、層２５２の上記元素の濃度は、酸化物２３０の層２５２および層２５３が形成されていない部分の上記元素の濃度と、同等、またはそれよりも高いことが好ましい。また、層２５２に含まれる酸素欠損の量は、酸化物２３０の層２５２および層２５３が形成されていない部分の酸素欠損の量と、同等、またはそれよりも高いことが好ましい。これにより、層２５２は、酸化物２３０の層２５２および層２５３が形成されていない部分と比較して、キャリア密度が大きく、抵抗が低くなる。
　層２５３は、層２５２の一部にさらに上記の元素が添加されて形成された層である。図３９（Ｂ）および図４０に示すように、層２５３は上面が絶縁体２５４と接することが好ましい。ここで、層２５３の上記元素の濃度は、層２５２の上記元素の濃度と、同等、またはそれよりも高いことが好ましい。また、層２５３に含まれる酸素欠損の量は、層２５２に含まれる酸素欠損の量と、同等、またはそれよりも高いことが好ましい。これにより、層２５３は、層２５２と比較して、キャリア密度が大きく、抵抗が低くなる。
　酸化物２３０において、導電体２６０と重畳する領域を領域２３４とし、層２５３と重畳する領域を領域２３１（領域２３１ａ、および領域２３１ｂ）とし、層２５２と重畳し、かつ層２５３と重畳しない領域を領域２３２（領域２３２ａ、および領域２３２ｂ）とする。図４０に示すように、領域２３４は、領域２３１ａと領域２３１ｂの間に位置し、領域２３２ａは領域２３１ａと領域２３４の間に位置し、領域２３２ｂは領域２３１ｂと領域２３４の間に位置する。ここで、領域２３１は、領域２３４と比較して、キャリア密度が高く、低抵抗な領域である。また、領域２３２は、領域２３４と比較して、キャリア密度が高く、低抵抗な領域であり、領域２３１と比較して、キャリア密度が低く、高抵抗な領域である。よって、領域２３４はトランジスタ２００Ｅのチャネル形成領域として機能し、領域２３１はソース領域またはドレイン領域として機能し、領域２３２は接合領域として機能する。
　また、上記のように、層２５２および層２５３に酸素欠損を形成する元素を添加して、熱処理を行うことで、チャネル形成領域として機能する領域２３４に含まれる水素を、層２５２および層２５３に含まれる酸素欠損で捕獲できる場合がある。これにより、トランジスタ２００Ｅに安定な電気特性を与え、信頼性の向上を図ることができる。
　なお、図４０では、層２５２が、酸化物２３０ｂの膜厚方向において、酸化物２３０ｂと絶縁体２５４の界面近傍に形成されているが、これに限られない。例えば、層２５２は、酸化物２３０ｂの膜厚と概略同じ厚さを有していてもよいし、酸化物２３０ａにも、形成されていてもよい。また、図４０では、層２５２が領域２３１、および領域２３２に形成されているが、これに限らない。例えば、領域２３１のみに形成されていてもよいし、領域２３１と、領域２３２の一部と、に形成されていてもよいし、領域２３１と、領域２３２と、領域２３４の一部と、に形成されていてもよい。
　層２５２ａと層２５２ｂの間の領域は、絶縁体２８０の開口に重畳して形成される。これにより、層２５２ａと層２５２ｂの間に導電体２６０を自己整合的に配置することができる。
　絶縁体２５４については先の記載を参照できるため、詳細な説明は省略する。
　絶縁体２４４は、絶縁体２１４などと同様に、水または水素などの不純物が、絶縁体２８０側からトランジスタ２００Ｅに混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２４４は、絶縁体２２４より水素透過性が低いことが好ましい。さらに、図３９（Ｂ）及び図３９（Ｃ）に示すように、絶縁体２４４は、絶縁体２５４の上面、および酸化物２３０ｃの側面に接するように配置されることが好ましい。この様な構成とすることで、絶縁体２８０に含まれる水素が、導電体２６０、酸化物２３０ｃおよび絶縁体２５０の側面から酸化物２３０に侵入するのを抑制することができる。
　このように、水素に対してバリア性を有する絶縁体２５４および絶縁体２４４によって、絶縁体２２４、絶縁体２５０、および酸化物２３０を覆うことで、絶縁体２８０は、絶縁体２２４、酸化物２３０、および絶縁体２５０と離隔されている。これにより、トランジスタ２００Ｅの外方から水素などの不純物が浸入することを抑制できるので、トランジスタ２００Ｅに良好な電気特性および信頼性を与えることができる。
　さらに、絶縁体２４４は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２４４は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２４４が、酸素の拡散を抑制する機能を有することで、導電体２６０が、絶縁体２８０が有する酸素と反応することを抑制することができる。
　絶縁体２４４としては、絶縁体２５４に用いることができる材料を用いることができる。絶縁体２４４としては、例えば、窒化アルミニウムを含む絶縁体を用いればよい。また、絶縁体２４４として、窒化アルミニウムチタン、窒化チタンなどを用いることもできる。また、窒化シリコンまたは窒化酸化シリコンなどを用いることもできる。
　また、絶縁体２４４は、ＡＬＤ法を用いて成膜されることが好ましい。ＡＬＤ法は、被覆性の良好な成膜法なので、絶縁体２５４の凹凸によって、段切れなどが形成されるのを防ぐことができる。
　絶縁体２８０は、絶縁体２４４および絶縁体２５４を介して、絶縁体２２４、および酸化物２３０上に設けられる。
　また、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２４４に形成された開口に、導電体２４０ａおよび導電体２４０ｂを配置する。
　なお、絶縁体２８１、絶縁体２７４、絶縁体２８０、絶縁体２４４および絶縁体２５４の開口の内壁に接して、絶縁体２４１ａが設けられ、その側面に接して導電体２４０ａの第１の導電体が形成されている。当該開口の底部の少なくとも一部には層２５３ａが位置しており、導電体２４０ａが層２５３ａと接する。同様に、絶縁体２８１、絶縁体２７４、絶縁体２８０、絶縁体２４４および絶縁体２５４の開口の内壁に接して、絶縁体２４１ｂが設けられ、その側面に接して導電体２４０ｂの第１の導電体が形成されている。当該開口の底部の少なくとも一部には層２５３ｂが位置しており、導電体２４０ｂが層２５３ｂと接する。
　また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体（絶縁体２１４、絶縁体２２２、絶縁体２５４、絶縁体２４４、および絶縁体２７４など）で囲うことによって、トランジスタの電気特性を安定にすることができる。
　図３９に示すトランジスタ２００Ｅについて、作製方法を図４１乃至図４７を用いて説明する。また、図４１乃至図４７において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、（Ａ）に示すＡ１−Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００Ｅのチャネル長方向の断面図でもある。また、各図の（Ｃ）は、（Ａ）にＡ３−Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００Ｅのチャネル幅方向の断面図でもある。なお、各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。図３９に示すトランジスタ２００Ｅは、酸化物２３０ａ及び酸化物２３０ｂを形成するまでは、図２８に示すトランジスタ２００Ｄの作製方法と同様である。よって、図３０および図３１に係るトランジスタ２００Ｄの作製方法を参酌することができる。
　次に、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂの上に、ダミーゲート層２６２Ａとなるダミーゲート膜を成膜する。ダミーゲート層２６２Ａとなるダミーゲート膜の成膜については先の記載を参照できるため、詳細な説明は省略する。
　次に、リソグラフィー法によって、ダミーゲート層２６２Ａとなるダミーゲート膜をエッチングし、ダミーゲート層２６２Ａを形成する（図４１参照。）。ダミーゲート層２６２Ａは、少なくとも一部が、導電体２０５および酸化物２３０と重なるように形成する。
　次に、ダミーゲート層２６２Ａをマスクとして、酸化物２３０ｂにドーパント２５６を添加する（図４１参照。）。これにより、酸化物２３０ｂのダミーゲート層２６２Ａと重畳していない領域に、ドーパント２５６を含む、層２５２ａおよび層２５２ｂが形成される。このように、ダミーゲート層２６２Ａのチャネル長方向の長さによって、層２５２ａと層２５２ｂの間の距離、つまりチャネル長を制御することができる。
　ドーパント２５６の添加方法については、＜トランジスタの作製方法＞に示したドーパント２５７の添加方法の記載を参照できるため、詳細な説明は省略する。
　また、図４１では、ドーパント２５６を絶縁体２１４の上面に略垂直に添加しているが、これに限られず、ドーパント２５６の添加を絶縁体２１４の上面に対して傾斜させて行ってもよい。絶縁体２１４の上面に対して傾斜させてドーパントを添加させることにより、ダミーゲート層２６２Ａと重畳する領域の一部にも層２５２ａおよび層２５２ｂを形成することができる場合がある。
　次に、酸化物２３０ａ、酸化物２３０ｂ、およびダミーゲート層２６２Ａを覆って、絶縁膜２５４Ａを成膜する（図４２参照。）。絶縁膜２５４Ａの成膜については先の記載を参照できるため、詳細な説明は省略する。
　次に、ダミーゲート層２６２Ａおよび絶縁膜２５４Ａのダミーゲート層２６２Ａと接する部分をマスクとして、酸化物２３０ｂにドーパント２５７を添加する（図４２参照。）。これにより、酸化物２３０ｂの該マスクと重畳していない領域に、ドーパント２５７を含む、層２５３ａおよび層２５３ｂが形成される。このように、絶縁膜２５４Ａの膜厚によって、層２５２の中で層２５３が形成されていない部分（図４０に示す領域２３２ａおよび領域２３２ｂに相当する。）のチャネル長方向の長さを制御することができる。
　ドーパント２５７の添加方法は、上記のドーパント２５６の添加方法と同様の方法を用いることができる。このとき、ドーパント２５７が、絶縁膜２５４Ａのダミーゲート層２６２Ａと接していない部分を貫通できるように、十分なエネルギーを与えることが好ましい。また、ドーパント２５７としては、ドーパント２５６と同様に、上述の酸素欠損を形成する元素、または酸素欠損と結合する元素などを用いればよい。
　また、図４２では、ドーパント２５７を絶縁体２１４の上面に略垂直に添加しているが、これに限られず、ドーパント２５７の添加を絶縁体２１４の上面に対して傾斜させて行ってもよい。絶縁体２１４の上面に対して傾斜させてドーパントを添加させることにより、絶縁膜２５４Ａのダミーゲート層２６２Ａと接する部分と重畳する領域の一部にも層２５３ａおよび層２５３ｂを形成することができる場合がある。
　また、本実施の形態の作成方法では、ドーパント２５７は、絶縁膜２５４Ａを介して酸化物２３０に添加される。当該作成方法とすることで、絶縁膜２５４Ａにもドーパント２５７が添加される。すなわち、酸化物２３０、及び絶縁膜２５４Ａの双方がドーパント２５７に含まれる元素を有する。また、絶縁膜２５４Ａが過剰酸素を有する場合、ドーパント２５７によって、外部への過剰酸素の拡散を抑制できる場合がある。
　なお、本実施の形態においては、ドーパント２５７の添加を絶縁膜２５４Ａの成膜後に行ったが、これに限られるものではない。例えば、後述する絶縁膜２４４Ａの成膜後にドーパント２５７の添加を行ってもよい。これにより、酸化物２３０ｂのダミーゲート層２６２Ａ、絶縁膜２５４Ａの基板垂直方向に延伸する部分、および絶縁膜２４４Ａの基板垂直方向に延伸する部分と重畳していない領域に、ドーパント２５７を含む、層２５３ａおよび層２５３ｂが形成される。
　以上のように、層２５２および層２５３を形成することにより、後の工程で形成する導電体２６０を、層２５２ａおよび層２５３ａと、層２５２ｂおよび層２５３ｂと、の間に自己整合的に配置することができる。
　次に、絶縁膜２５４Ａの上に絶縁膜２４４Ａを成膜する（図４３参照。）。絶縁膜２４４Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。
　絶縁膜２４４Ａは、水素などの不純物や、酸素の拡散を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ＡＬＤ法によって、酸化アルミニウム膜を成膜することが好ましい。被覆性に優れたＡＬＤ法を用いることで、ダミーゲート層２６２Ａなどにより形成された段差部においても、均一な厚さを有する絶縁膜２４４Ａを形成することができる。また、ＡＬＤ法を用いることで、緻密な薄膜を成膜することができる。このように被覆性に優れ、緻密な薄膜を成膜することが出来るので、例えば、絶縁膜２５４Ａにボイドやピンホールなどの欠陥が生じても、絶縁膜２４４Ａによって覆うことができる。
　また、絶縁膜２４４Ａとして、窒化アルミニウム、窒化シリコン、窒化酸化シリコンなどを、成膜してもよい。例えば、絶縁膜２４４Ａとして、アルミニウムターゲットを用いた反応性スパッタリングで、窒化アルミニウム膜を成膜する場合、成膜ガスの全流量に対する窒素ガスの流量を３０％以上１００％以下、好ましくは４０％以上１００％以下、より好ましくは５０％以上１００％以下とすることが好ましい。
　以上により、絶縁体２２４に含まれる過剰酸素が外方へ拡散することを防止し、また外方から水や水素のような不純物の絶縁体２２４への侵入を防止することができる。尚、絶縁膜２４４Ａの成膜は省略することができる場合がある。
　次に、絶縁膜２４４Ａ上に、絶縁体２８０となる絶縁膜を成膜する。
　次に、絶縁体２８０となる絶縁膜、ダミーゲート層２６２Ａ、絶縁膜２５４Ａ、および絶縁膜２４４Ａの一部を、ダミーゲート層２６２Ａの一部が露出するまで除去し、絶縁体２８０、ダミーゲート２６２、絶縁体２５４Ｂおよび絶縁体２４４を形成する（図４４参照。）。絶縁体２８０、ダミーゲート２６２、絶縁体２５４Ｂおよび絶縁体２４４の形成にはＣＭＰ処理を用いることが好ましい。
　また、上述のようにダミーゲート層２６２Ａを、例えば、導電膜と該導電膜上に樹脂膜を形成する２層構造の膜とすることで、ＣＭＰ工程において、該導電膜がＣＭＰ処理のストッパ膜として機能する場合がある。または、該導電膜がＣＭＰ処理の終点検出が可能となる場合があり、ダミーゲート２６２の高さのばらつきの低減が可能となる場合がある。図４４（Ｂ）に示すように、ダミーゲート２６２の上面と、絶縁体２５４Ｂ、絶縁体２４４および絶縁体２８０の上面が略一致する。
　次に、ダミーゲート２６２を除去し、開口２６３を形成する（図４５参照。）。ダミーゲート２６２の除去は、ウェットエッチング、ドライエッチング、またはアッシングなどを用いて行うことができる。または、適宜、上記の処理を複数組み合わせて行ってもよい。例えば、アッシング処理の後に、ウェットエッチング処理を行うなどがある。ダミーゲート２６２を除去することにより、開口２６３から酸化物２３０ｂの表面の一部が露出する。
　次に、絶縁体２５４Ｂのダミーゲート２６２と接していた部分を、等方性エッチングを用いて、選択的に除去し、絶縁体２５４を形成する（図４５参照。）。ここで、上面視において、絶縁体２５４の側面と、絶縁体２４４の側面は概略一致することが好ましく、これらの側面が、開口２６３の側壁になる。等方性エッチングとしては、例えば、ウェットエッチングまたは、反応性ガスを用いたエッチングを用いればよい。絶縁体２５４Ｂの一部をエッチングする際に、絶縁体２４４は、エッチングストッパーとして機能することが好ましい。これにより、絶縁体２５４Ｂの一部をエッチングしたときに、絶縁体２８０までエッチングされるのを防ぐことができる。絶縁体２５４Ｂの一部を除去することにより、開口２６３から層２５２の表面の一部が露出する場合がある。
　次に、酸化膜２３０Ｃの成膜前に加熱処理を行うことが好ましい。該加熱処理については先の記載を参照できるため、詳細な説明は省略する。
　次に、開口２６３に埋め込むように、酸化膜２３０Ｃを成膜する。酸化膜２３０Ｃの成膜については先の記載を参照できるため、詳細な説明は省略する。
　次に、絶縁膜２５０Ａの成膜前に加熱処理を行うことが好ましい。該加熱処理については先の記載を参照できるため、詳細な説明は省略する。
　次に、絶縁膜２５０Ａを成膜する。絶縁膜２５０Ａの成膜については先の記載を参照できるため、詳細な説明は省略する。
　次に、導電膜２６０Ａａおよび導電膜２６０Ａｂを成膜する（図４６参照。）。導電膜２６０Ａａおよび導電膜２６０Ａｂの成膜については先の記載を参照できるため、詳細な説明は省略する。
　次に、ＣＭＰ処理によって、酸化膜２３０Ｃ、絶縁膜２５０Ａ、導電膜２６０Ａａおよび導電膜２６０Ａｂを絶縁体２８０が露出するまで研磨することによって、酸化物２３０ｃ、絶縁体２５０および導電体２６０（導電体２６０ａおよび導電体２６０ｂ）を形成する（図４７参照。）。
　次に、絶縁体２８０上に、絶縁体２７４となる絶縁膜を形成する（図４７参照。）。絶縁体２７４となる絶縁膜の成膜については先の記載を参照できるため、詳細な説明は省略する。
　次に絶縁体２７４上に、絶縁体２８１となる絶縁体を成膜してもよい（図４７参照。）。絶縁体２８１となる絶縁膜の成膜については先の記載を参照できるため、詳細な説明は省略する。
　次に、絶縁体２５４、絶縁体２４４、絶縁体２８０、絶縁体２７４および絶縁体２８１に、層２５３ａおよび層２５３ｂに達する開口を形成する。当該開口の形成は、リソグラフィー法を用いて行えばよい。
　次に、絶縁体２４１となる絶縁膜を成膜し、当該絶縁膜を異方性エッチングして絶縁体２４１を形成する。絶縁体２４１となる絶縁膜を成膜、及び絶縁体２４１の形成については先の記載を参照できるため、詳細な説明は省略する。
　次に、導電体２４０ａおよび導電体２４０ｂとなる導電膜を成膜する。導電体２４０ａおよび導電体２４０ｂとなる導電膜の成膜については先の記載を参照できるため、詳細な説明は省略する。
　次に、ＣＭＰ処理を行うことで、導電体２４０ａおよび導電体２４０ｂとなる導電膜の一部を除去し、絶縁体２８１を露出する。その結果、上記開口のみに、当該導電膜が残存することで上面が平坦な導電体２４０ａおよび導電体２４０ｂを形成することができる（図３９参照。）。なお、当該ＣＭＰ処理により、絶縁体２８１の一部が除去する場合がある。
　以上により、図３９に示すトランジスタ２００Ｅを作製することができる。
＜トランジスタの変形例２−３＞
　図４８（Ａ）、図４８（Ｂ）、および図４８（Ｃ）は、本発明の一態様である表示装置に用いることができるトランジスタ２００Ｆ、およびトランジスタ２００Ｆ周辺の上面図および断面図である。画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６が有するトランジスタに、トランジスタ２００Ｆを適用することができる。図４８（Ａ）は、トランジスタ２００Ｆの上面図である。また、図４８（Ｂ）は、図４８（Ａ）に示すＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｆのチャネル長方向の断面図でもある。また、図４８（Ｃ）は、図４８（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｆのチャネル幅方向の断面図でもある。なお、図４８（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。また、図４９は、図４８（Ｂ）における酸化物２３０ｂおよびその近傍の拡大図である。
　図４８及び図４９に示すトランジスタ２００Ｆは、層２５２ａの一部、および層２５２ｂの一部が導電体２６０と重畳している点において、図３９に示すトランジスタ２００Ｅと異なる。図４９に示すように、層２５２ａの一部、および層２５２ｂの一部は、領域２３２ａ及び領域２３２ｂに形成されており、導電体２６０と重畳している。層２５２の導電体２６０と重畳する部分を形成することで、酸化物２３０のチャネル形成領域とソース領域またはドレイン領域との間に、オフセット領域が形成されるのをより確実に防ぎ、実効的なチャネル長が導電体２６０の幅より大きくなるのを抑制することができる。これにより、トランジスタ２００Ｆのオン電流を大きくし、Ｓ値を良好にすることができる。
　上記の通り、絶縁膜２５４Ａの膜厚によって、層２５２の中で層２５３が形成されていない部分（図４９に示す領域２３２ａおよび領域２３２ｂに相当する。）のチャネル長方向の長さを制御することができる。よって、層２５２ａの一部、および層２５２ｂの一部を導電体２６０と重畳させる場合、絶縁膜２５４Ａの膜厚を大きくすればよい。例えば、絶縁膜２５４Ａの膜厚を、酸化膜２３０Ｃと絶縁膜２５０Ａの膜厚の和より大きくすればよい。
　以上、本実施の形態に示す構成、構造、方法などは、他の実施の形態など示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
　本実施の形態では、本発明の一態様である表示装置について、説明する。
　図５０（Ａ）に示す表示装置は、画素部５０２と、駆動回路部５０４と、保護回路５０６と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
　画素部５０２や駆動回路部５０４が有するトランジスタに、本発明の一態様のトランジスタを適用することができる。また保護回路５０６にも、本発明の一態様のトランジスタを適用してもよい。
　画素部５０２は、Ｘ行Ｙ列（Ｘ、Ｙはそれぞれ独立に２以上の自然数）に配置された複数の表示素子を駆動する複数の画素回路５０１を有する。
　駆動回路部５０４は、ゲート線ＧＬ＿１乃至ＧＬ＿Ｘに走査信号を出力するゲートドライバ５０４ａ、データ線ＤＬ＿１乃至ＤＬ＿Ｙにデータ信号を供給するソースドライバ５０４ｂなどの駆動回路を有する。ゲートドライバ５０４ａは、少なくともシフトレジスタを有する構成とすればよい。またソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
　端子部５０７は、外部の回路から表示装置に電源、制御信号、及び画像信号等を入力するための端子が設けられた部分をいう。
　保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。図５０（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬ、またはソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬ等の各種配線に接続される。
　また、ゲートドライバ５０４ａとソースドライバ５０４ｂは、それぞれ画素部５０２と同じ基板上に設けられていてもよいし、ゲートドライバ回路またはソースドライバ回路が別途形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）をＣＯＧやＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）によって基板に実装する構成としてもよい。
　また、図５０（Ａ）に示す複数の画素回路５０１は、例えば、図５０（Ｂ）及び図５０（Ｃ）に示す構成とすることができる。
　図５０（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、走査線ＧＬ＿ｍ、電位供給線ＶＬ等が接続されている。
　液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
　また、図５０（Ｃ）に示す画素回路５０１は、トランジスタ５５２と、トランジスタ５５４と、容量素子５６２と、発光素子５７２と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、走査線ＧＬ＿ｍ、電位供給線ＶＬ＿ａ、電位供給線ＶＬ＿ｂ等が接続されている。
　なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。トランジスタ５５４のゲートに与えられる電位に応じて、発光素子５７２に流れる電流が制御されることにより、発光素子５７２からの発光輝度が制御される。
　図５０（Ｃ）に示した画素回路５０１中のトランジスタ５５４として、ｎチャネル型のトランジスタを用いる例を、図５１（Ａ）に示す。図５１（Ａ）に示す画素回路５０１は、トランジスタ５５２と、トランジスタ５５４ａと、容量素子５６２と、発光素子５７２ａと、を有する。トランジスタ５５２はｎチャネル型のトランジスタ、トランジスタ５５４ａはｎチャネル型のトランジスタである。例えば、トランジスタ５５２として、先の実施の形態に示したチャネル形成領域に酸化物半導体を有するトランジスタを適用し、トランジスタ５５４ａとしてチャネル形成領域にシリコンを有するトランジスタを適用できる。
　また、例えば、トランジスタ５５２及びトランジスタ５５４ａとして、先の実施の形態に示したチャネル形成領域に酸化物半導体を有するトランジスタを適用できる。このような構成とすることで、トランジスタが画素内で占める面積が小さくなり、極めて高精細な画像を表示することができる。
　図５１（Ａ）に示す画素回路５０１において、トランジスタ５５２のソースまたはドレインの一方は、データ線ＤＬ＿ｎと電気的に接続される。トランジスタ５５２のソースまたはドレインの他方は、容量素子５６２の一方の電極、およびトランジスタ５５４ａのゲートと電気的に接続される。容量素子５６２の他方の電極は、電位供給線ＶＬ＿ａと電気的に接続される。トランジスタ５５２のゲートは、走査線ＧＬ＿ｍと電気的に接続される。トランジスタ５５４ａのソースまたはドレインの一方は、電位供給線ＶＬ＿ａと電気的に接続される。トランジスタ５５４ａのソースまたはドレインの他方は、発光素子５７２ａの一方の電極と電気的に接続される。発光素子５７２ａの他方の電極は、電位供給線ＶＬ＿ｂと電気的に接続される。電位供給線ＶＬ＿ａには低電源電位ＶＳＳが与えられ、電位供給線ＶＬ＿ｂには高電源電位ＶＤＤが与えられる。
　図５１（Ａ）に示す画素回路５０１と異なる構成を図５１（Ｂ）に示す。図５１（Ｂ）に示す画素回路５０１において、トランジスタ５５２のソースまたはドレインの一方は、データ線ＤＬ＿ｎと電気的に接続される。トランジスタ５５２のソースまたはドレインの他方は、容量素子５６２の一方の電極、およびトランジスタ５５４ａのゲートと電気的に接続される。トランジスタ５５２のゲートは、走査線ＧＬ＿ｍと電気的に接続される。トランジスタ５５４ａのソースまたはドレインの一方は、電位供給線ＶＬ＿ａと電気的に接続される。トランジスタ５５４ａのソースまたはドレインの他方は、容量素子５６２の他方の電極、および発光素子５７２ａの一方の電極と電気的に接続される。発光素子５７２ａの他方の電極は、電位供給線ＶＬ＿ｂと電気的に接続される。電位供給線ＶＬ＿ａには高電源電位ＶＤＤが与えられ、電位供給線ＶＬ＿ｂには低電源電位ＶＳＳが与えられる。
　図５０（Ｃ）に示した画素回路５０１中のトランジスタ５５４として、ｐチャネル型のトランジスタを用いる例を、図５１（Ｃ）に示す。図５１（Ｃ）に示す画素回路５０１は、トランジスタ５５２と、トランジスタ５５４ｂと、容量素子５６２と、発光素子５７２ａと、を有する。トランジスタ５５２はｎチャネル型のトランジスタ、トランジスタ５５４ｂはｐチャネル型のトランジスタである。例えば、トランジスタ５５２として、先の実施の形態に示したチャネル形成領域に酸化物半導体を有するトランジスタを適用し、トランジスタ５５４ｂとして、チャネル形成領域にシリコンを有するトランジスタを適用できる。
　図５１（Ｃ）に示す画素回路５０１において、トランジスタ５５２のソースまたはドレインの一方は、データ線ＤＬ＿ｎと電気的に接続される。トランジスタ５５２のソースまたはドレインの他方は、容量素子５６２の一方の電極、およびトランジスタ５５４ｂのゲートと電気的に接続される。容量素子５６２の他方の電極は、電位供給線ＶＬ＿ａと電気的に接続される。トランジスタ５５２のゲートは、走査線ＧＬ＿ｍと電気的に接続される。トランジスタ５５４ｂのソースまたはドレインの一方は、電位供給線ＶＬ＿ａと電気的に接続される。トランジスタ５５４ａのソースまたはドレインの他方は、発光素子５７２ａの一方の電極と電気的に接続される。発光素子５７２ａの他方の電極は、電位供給線ＶＬ＿ｂと電気的に接続される。電位供給線ＶＬ＿ａには高電源電位ＶＤＤが与えられ、電位供給線ＶＬ＿ｂには低電源電位ＶＳＳが与えられる。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
　画素に表示される階調を補正するためのメモリを備える画素回路と、これを有する表示装置について説明する。先の実施の形態で例示したトランジスタは、以下で例示する画素回路に用いられるトランジスタに適用することができる。
＜回路構成＞
　図５２（Ａ）に、画素回路４００の回路図を示す。画素回路４００は、トランジスタＭ１、トランジスタＭ２、容量Ｃ１、及び回路４０１を有する。また画素回路４００には、配線Ｓ１、配線Ｓ２、配線Ｇ１、及び配線Ｇ２が接続される。
　トランジスタＭ１は、ゲートが配線Ｇ１と、ソース及びドレインの一方が配線Ｓ１と、他方が容量Ｃ１の一方の電極と、それぞれ接続する。トランジスタＭ２は、ゲートが配線Ｇ２と、ソース及びドレインの一方が配線Ｓ２と、他方が容量Ｃ１の他方の電極、及び回路４０１と、それぞれ接続する。
　回路４０１は、少なくとも一の表示素子を含む回路である。表示素子としては様々な素子を用いることができるが、代表的には有機発光素子やＬＥＤ素子などの発光素子、液晶素子、またはＭＥＭＳ素子等を適用することができる。
　トランジスタＭ１と容量Ｃ１とを接続するノードをＮ１、トランジスタＭ２と回路４０１とを接続するノードをＮ２とする。
　画素回路４００は、トランジスタＭ１をオフ状態とすることで、ノードＮ１の電位を保持することができる。また、トランジスタＭ２をオフ状態とすることで、ノードＮ２の電位を保持することができる。また、トランジスタＭ２をオフ状態とした状態で、トランジスタＭ１を介してノードＮ１に所定の電位を書き込むことで、容量Ｃ１を介した容量結合により、ノードＮ１の電位の変位に応じてノードＮ２の電位を変化させることができる。
　ここで、トランジスタＭ１、トランジスタＭ２のうちの一方または両方に、前述の実施の形態で例示した、酸化物半導体が適用されたトランジスタを適用することができる。そのため極めて低いオフ電流により、ノードＮ１及びノードＮ２の電位を長期間に亘って保持することができる。なお、各ノードの電位を保持する期間が短い場合（具体的には、フレーム周波数が３０Ｈｚ以上である場合等）には、シリコン等の半導体を適用したトランジスタを用いてもよい。
＜駆動方法例＞
　続いて、図５２（Ｂ）を用いて、画素回路４００の動作方法の一例を説明する。図５２（Ｂ）は、画素回路４００の動作に係るタイミングチャートである。なおここでは説明を容易にするため、配線抵抗などの各種抵抗や、トランジスタや配線などの寄生容量、及びトランジスタのしきい値電圧などの影響は考慮しない。
　図５２（Ｂ）に示す動作では、１フレーム期間を期間Ｔ１と期間Ｔ２とに分ける。期間Ｔ１はノードＮ２に電位を書き込む期間であり、期間Ｔ２はノードＮ１に電位を書き込む期間である。
〔期間Ｔ１〕
　期間Ｔ１では、配線Ｇ１と配線Ｇ２の両方に、トランジスタをオン状態にする電位を与える。また、配線Ｓ１には固定電位である電位Ｖｒｅｆを供給し、配線Ｓ２には第１データ電位Ｖｗを供給する。
　ノードＮ１には、トランジスタＭ１を介して配線Ｓ１から電位Ｖｒｅｆが与えられる。また、ノードＮ２には、トランジスタＭ２を介して第１データ電位Ｖｗが与えられる。したがって、容量Ｃ１には電位差Ｖｗ−Ｖｒｅｆが保持された状態となる。
〔期間Ｔ２〕
　続いて期間Ｔ２では、配線Ｇ１にはトランジスタＭ１をオン状態とする電位を与え、配線Ｇ２にはトランジスタＭ２をオフ状態とする電位を与える。また、配線Ｓ１には第２データ電位Ｖｄａｔａを供給する。配線Ｓ２には所定の定電位を与える、またはフローティングとしてもよい。
　ノードＮ１には、トランジスタＭ１を介して第２データ電位Ｖｄａｔａが与えられる。このとき、容量Ｃ１による容量結合により、第２データ電位Ｖｄａｔａに応じてノードＮ２の電位が電位ｄＶだけ変化する。すなわち、回路４０１には、第１データ電位Ｖｗと電位ｄＶを足した電位が入力されることとなる。なお、図５２（Ｂ）ではｄＶが正の値であるように示しているが、負の値であってもよい。すなわち、電位Ｖｄａｔａが電位Ｖｒｅｆより低くてもよい。
　ここで、電位ｄＶは、容量Ｃ１の容量値と、回路４０１の容量値によって概ね決定される。容量Ｃ１の容量値が回路４０１の容量値よりも十分に大きい場合、電位ｄＶは第２データ電位Ｖｄａｔａに近い電位となる。
　このように、画素回路４００は、２種類のデータ信号を組み合わせて表示素子を含む回路４０１に供給する電位を生成することができるため、画素回路４００内で階調の補正を行うことが可能となる。
　また画素回路４００は、配線Ｓ１及び配線Ｓ２に供給可能な最大電位を超える電位を生成することも可能となる。例えば発光素子を用いた場合では、ハイダイナミックレンジ（ＨＤＲ）表示等を行うことができる。また、液晶素子を用いた場合では、オーバードライブ駆動等を実現できる。
＜適用例＞
〔液晶素子を用いた例〕
　図５２（Ｃ）に示す画素回路４００ＬＣは、回路４０１ＬＣを有する。回路４０１ＬＣは、液晶素子ＬＣと、容量Ｃ２とを有する。
　液晶素子ＬＣは、一方の電極がノードＮ２及び容量Ｃ２の一方の電極と、他方の電極が電位Ｖｃｏｍ２が与えられる配線と接続する。容量Ｃ２は、他方の電極が電位Ｖｃｏｍ１が与えられる配線と接続する。
　容量Ｃ２は保持容量として機能する。なお、容量Ｃ２は不要であれば省略することができる。
　画素回路４００ＬＣは、液晶素子ＬＣに高い電圧を供給することができるため、例えばオーバードライブ駆動により高速な表示を実現すること、駆動電圧の高い液晶材料を適用することなどができる。また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、使用温度や液晶素子ＬＣの劣化状態等に応じて階調を補正することもできる。
〔発光素子を用いた例〕
　図５２（Ｄ）に示す画素回路４００ＥＬは、回路４０１ＥＬを有する。回路４０１ＥＬは、発光素子ＥＬ、トランジスタＭ３、及び容量Ｃ２を有する。
　トランジスタＭ３は、ゲートがノードＮ２及び容量Ｃ２の一方の電極と、ソース及びドレインの一方が電位ＶＨが与えられる配線と、他方が発光素子ＥＬの一方の電極と、それぞれ接続される。容量Ｃ２は、他方の電極が電位Ｖｃｏｍが与えられる配線と接続する。発光素子ＥＬは、他方の電極が電位ＶＬが与えられる配線と接続する。
　トランジスタＭ３は、発光素子ＥＬに供給する電流を制御する機能を有する。容量Ｃ２は保持容量として機能する。容量Ｃ２は不要であれば省略することができる。
　なお、ここでは発光素子ＥＬのアノード側がトランジスタＭ３と接続する構成を示しているが、カソード側にトランジスタＭ３を接続してもよい。そのとき、電位ＶＨと電位ＶＬの値を適宜変更することができる。
　画素回路４００ＥＬは、トランジスタＭ３のゲートに高い電位を与えることで、発光素子ＥＬに大きな電流を流すことができるため、例えばＨＤＲ表示などを実現することができる。また、また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、トランジスタＭ３や発光素子ＥＬの電気特性のばらつきの補正を行うこともできる。
　なお、図５２（Ｃ）及び図５２（Ｄ）で例示した回路に限られず、別途トランジスタや容量などを追加した構成としてもよい。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
　本実施の形態では、本発明の一態様である表示装置に用いることができる発光素子について説明する。
≪発光素子の基本的な構造≫
　図５３（Ａ）には、一対の電極間にＥＬ層を挟んでなる発光素子を示す。具体的には、第１の電極１１０１と第２の電極１１０２との間に発光層を含むＥＬ層１１０３が挟まれた構造を有する。
　図５３（Ｂ）には、一対の電極間に複数（図５３（Ｂ）では、２層）のＥＬ層（１１０３ａ、１１０３ｂ）を有し、ＥＬ層の間に電荷発生層１１０４を挟んでなる積層構造（タンデム構造）の発光素子を示す。このようなタンデム構造の発光素子は、低電圧駆動が可能で消費電力が低い発光装置を実現することができる。
　なお、電荷発生層１１０４は、第１の電極１１０１と第２の電極１１０２に電圧を印加したときに、一方のＥＬ層（１１０３ａまたは１１０３ｂ）に電子を注入し、他方のＥＬ層（１１０３ｂまたは１１０３ａ）に正孔を注入する機能を有する。従って、図５３（Ｂ）において、第１の電極１１０１に第２の電極１１０２よりも電位が高くなるように電圧を印加すると、電荷発生層１１０４からＥＬ層１１０３ａに電子が注入され、ＥＬ層１１０３ｂに正孔が注入される。
　電荷発生層１１０４は、光の取り出し効率の点から、可視光に対して透光性を有する（具体的には、電荷発生層１１０４に対する可視光の透過率が、４０％以上）ことが好ましい。また、電荷発生層１１０４は、第１の電極１１０１や第２の電極１１０２よりも低い導電率であっても機能する。
　図５３（Ｃ）には、ＥＬ層１１０３の積層構造について示す。図５３（Ｃ）において、第１の電極１１０１が陽極として機能する場合、ＥＬ層１１０３は、第１の電極１１０１上に、正孔（ホール）注入層１１１１、正孔（ホール）輸送層１１１２、発光層１１１３、電子輸送層１１１４、電子注入層１１１５が順次積層された構造を有する。図５３（Ｂ）に示すタンデム構造のように複数のＥＬ層を有する場合も、各ＥＬ層が、陽極側から上記のように順次積層される構造とする。なお、第１の電極１１０１が陰極で、第２の電極１１０２が陽極の場合は、積層順は逆になる。
　ＥＬ層（１１０３、１１０３ａ、１１０３ｂ）に含まれる発光層１１１３は、それぞれ発光物質や複数の物質を適宜組み合わせて有しており、所望の発光色を呈する蛍光発光や燐光発光が得られる構成とすることができる。また、発光層１１１３を発光色の異なる積層構造としてもよい。なお、この場合、積層された各発光層に用いる発光物質やその他の物質は、それぞれ異なる材料を用いればよい。また、図５３（Ｂ）に示す複数のＥＬ層（１１０３ａ、１１０３ｂ）から、それぞれ異なる発光色が得られる構成としてもよい。この場合も各発光層に用いる発光物質やその他の物質を異なる材料とすればよい。
　また、発光素子において、ＥＬ層（１１０３、１１０３ａ、１１０３ｂ）で得られた発光を両電極間で共振させることにより、得られる発光を強める構成としてもよい。例えば、図５３（Ｃ）において、第１の電極１１０１を反射電極とし、第２の電極１１０２を半透過・半反射電極とすることにより微小光共振器（マイクロキャビティ）構造を形成し、ＥＬ層１１０３から得られる発光を強めることができる。
　なお、発光素子の第１の電極１１０１が、反射性を有する導電性材料と透光性を有する導電性材料（透明導電膜）との積層構造からなる反射電極である場合、透明導電膜の膜厚を制御することにより光学調整を行うことができる。具体的には、発光層１１１３から得られる光の波長λに対して、第１の電極１１０１と、第２の電極１１０２との電極間距離がｍλ／２（ただし、ｍは自然数）近傍となるように調整するのが好ましい。
　また、発光層１１１３から得られる所望の光（波長：λ）を増幅させるために、第１の電極１１０１から発光層１１１３の所望の光が得られる領域（発光領域）までの光学距離と、第２の電極１１０２から発光層１１１３の所望の光が得られる領域（発光領域）までの光学距離と、をそれぞれ（２ｍ’＋１）λ／４（ただし、ｍ’は自然数）近傍となるように調節するのが好ましい。なお、ここでいう発光領域とは、発光層１１１３における正孔（ホール）と電子との再結合領域を示す。
　このような光学調整を行うことにより、発光層１１１３から得られる特定の単色光のスペクトルを狭線化させ、色純度の良い発光を得ることができる。
　但し、上記の場合、第１の電極１１０１と第２の電極１１０２との光学距離は、厳密には第１の電極１１０１における反射領域から第２の電極１１０２における反射領域までの総厚ということができる。しかし、第１の電極１１０１や第２の電極１１０２における反射領域を厳密に決定することは困難であるため、第１の電極１１０１と第２の電極１１０２の任意の位置を反射領域と仮定することで充分に上述の効果を得ることができるものとする。また、第１の電極１１０１と、所望の光が得られる発光層との光学距離は、厳密には第１の電極１１０１における反射領域と、所望の光が得られる発光層における発光領域との光学距離であるということができる。しかし、第１の電極１１０１における反射領域や、所望の光が得られる発光層における発光領域を厳密に決定することは困難であるため、第１の電極１１０１の任意の位置を反射領域、所望の光が得られる発光層の任意の位置を発光領域と仮定することで充分に上述の効果を得ることができるものとする。
　図５３（Ｃ）に示す発光素子が、マイクロキャビティ構造を有する場合、ＥＬ層が共通であっても異なる波長の光（単色光）を取り出すことができる。従って、異なる発光色を得るための塗り分け（例えば、ＲＧＢ）が不要となり、高精細化が可能となる。また、着色層（カラーフィルタ）との組み合わせも可能である。また、特定波長の正面方向の発光強度を強めることが可能なため、低消費電力化を図ることができる。
　なお、第１の電極１１０１と第２の電極１１０２の少なくとも一方は、透光性を有する電極（透明電極、半透過・半反射電極など）とする。透光性を有する電極が透明電極の場合、透明電極の可視光の透過率は、４０％以上とする。また、半透過・半反射電極の場合、半透過・半反射電極の可視光の反射率は、２０％以上８０％以下、好ましくは４０％以上７０％以下とする。また、これらの電極は、抵抗率が１×１０−２Ωｃｍ以下とするのが好ましい。
　また、第１の電極１１０１と第２の電極１１０２の一方が、反射性を有する電極（反射電極）である場合、反射性を有する電極の可視光の反射率は、４０％以上１００％以下、好ましくは７０％以上１００％以下とする。また、この電極は、抵抗率が１×１０−２Ωｃｍ以下とするのが好ましい。
≪発光素子の具体的な構造および作製方法≫
　次に、発光素子の具体的な構造および作製方法について説明する。なお、図５３（Ａ）乃至図５３（Ｄ）において、符号が共通である場合は説明も共通とする。
＜第１の電極および第２の電極＞
　第１の電極１１０１および第２の電極１１０２を形成する材料としては、上述した素子構造における両電極の機能が満たせるのであれば、以下に示す材料を適宜組み合わせて用いることができる。例えば、金属、合金、電気伝導性化合物、およびこれらの混合物などを適宜用いることができる。
　図５３に示す発光素子において、図５３（Ｃ）のように積層構造を有するＥＬ層１１０３を有し、第１の電極１１０１が陽極である場合、第１の電極１１０１上にＥＬ層１１０３の正孔注入層１１１１、正孔輸送層１１１２が真空蒸着法により順次積層形成される。また、図５３（Ｄ）のように、積層構造を有する複数のＥＬ層（１１０３ａ、１１０３ｂ）が電荷発生層１１０４を挟んで積層され、第１の電極１１０１が陽極である場合、第１の電極１１０１上にＥＬ層１１０３ａの正孔注入層１１１１ａ、正孔輸送層１１１２ａが真空蒸着法により順次積層形成されるだけでなく、ＥＬ層１１０３ａ、電荷発生層１１０４が順次積層形成された後、電荷発生層１１０４上にＥＬ層１１０３ｂの正孔注入層１１１１ｂ、正孔輸送層１１１２ｂが同様に順次積層形成される。
＜正孔注入層および正孔輸送層＞
　正孔注入層（１１１１、１１１１ａ、１１１１ｂ）は、陽極である第１の電極１１０１や電荷発生層（１１０４）からＥＬ層（１１０３、１１０３ａ、１１０３ｂ）に正孔（ホール）を注入する層であり、正孔注入性の高い材料を含む層である。
　正孔注入性の高い材料としては、モリブデン酸化物やバナジウム酸化物等の遷移金属酸化物が挙げられる。この他、フタロシアニン（略称：Ｈ２Ｐｃ）や銅フタロシアニン（略称：ＣｕＰｃ）等のフタロシアニン系の化合物、等を用いることができる。また、低分子化合物である、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）等の芳香族アミン化合物、等を用いることができる。また、高分子化合物（オリゴマー、デンドリマー、ポリマー等）である、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）、ポリ（４−ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）等を用いることができる。または、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（略称：ＰＥＤＯＴ／ＰＳＳ）等の酸を添加した高分子系化合物、等を用いることもできる。
　また、正孔注入性の高い材料としては、正孔輸送性材料とアクセプター性材料（電子受容性材料）を含む複合材料を用いることもできる。この場合、アクセプター性材料により正孔輸送性材料から電子が引き抜かれて正孔注入層（１１１１、１１１１ａ、１１１１ｂ）で正孔が発生し、正孔輸送層（１１１２、１１１２ａ、１１１２ｂ）を介して発光層（１１１３、１１１３ａ、１１１３ｂ）に正孔が注入される。なお、正孔注入層（１１１１、１１１１ａ、１１１１ｂ）は、正孔輸送性材料とアクセプター性材料（電子受容性材料）を含む複合材料からなる単層で形成しても良いが、正孔輸送性材料とアクセプター性材料（電子受容性材料）とをそれぞれ別の層で積層して形成してもよい。
　正孔輸送層（１１１２、１１１２ａ、１１１２ｂ）は、正孔注入層（１１１１、１１１１ａ、１１１１ｂ）によって、第１の電極１１０１や電荷発生層１１０４から注入された正孔を発光層（１１１３、１１１３ａ、１１１３ｂ）に輸送する層である。なお、正孔輸送層（１１１２、１１１２ａ、１１１２ｂ）は、正孔輸送性材料を含む層である。正孔輸送層（１１１２、１１１２ａ、１１１２ｂ）に用いる正孔輸送性材料は、特に正孔注入層（１１１１、１１１１ａ、１１１１ｂ）のＨＯＭＯ準位と同じ、あるいは近いＨＯＭＯ準位を有するものを用いることが好ましい。
　正孔注入層（１１１１、１１１１ａ、１１１１ｂ）に用いるアクセプター性材料としては、元素周期表における第４族乃至第８族に属する金属の酸化物を用いることができる。具体的には、酸化モリブデン、酸化バナジウム等が挙げられる。中でも特に、酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。その他、キノジメタン誘導体やクロラニル誘導体などの有機アクセプターを用いることができる。特に、２，３，６，７，１０，１１−ヘキサシアノ−１，４，５，８，９，１２−ヘキサアザトリフェニレン（略称：ＨＡＴ−ＣＮ）のように複素原子を複数有する縮合芳香環に電子吸引基が結合している化合物が、熱的に安定であり好ましい。また、電子吸引基（特にフルオロ基のようなハロゲン基やシアノ基）を有する［３］ラジアレン誘導体は、電子受容性が非常に高いため好ましい。
　正孔注入層（１１１１、１１１１ａ、１１１１ｂ）および正孔輸送層（１１１２、１１１２ａ、１１１２ｂ）に用いる正孔輸送性材料としては、１×１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質が好ましい。なお、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いることができる。
　正孔輸送性材料としては、π電子過剰型複素芳香族化合物（例えばカルバゾール骨格を有する化合物やフラン骨格を有する化合物）や芳香族アミン骨格を有する化合物等の正孔輸送性の高い材料が好ましい。さらに、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）などの高分子化合物を用いることもできる。
　但し、正孔輸送性材料は、上記に限られることなく公知の様々な材料を１種または複数種組み合わせて正孔輸送性材料として正孔注入層（１１１１、１１１１ａ、１１１１ｂ）および正孔輸送層（１１１２、１１１２ａ、１１１２ｂ）に用いることができる。なお、正孔輸送層（１１１２、１１１２ａ、１１１２ｂ）は、各々複数の層から形成されていてもよい。すなわち、例えば第１の正孔輸送層と第２の正孔輸送層とが積層されていてもよい。
　図５３（Ｄ）に示す発光素子において、ＥＬ層１１０３ａの正孔輸送層１１１２ａ上に発光層１１１３ａが真空蒸着法により形成される。また、ＥＬ層１１０３ａおよび電荷発生層１１０４が形成された後、ＥＬ層１１０３ｂの正孔輸送層１１１２ｂ上に発光層１１１３ｂが真空蒸着法により形成される。
＜発光層＞
　発光層（１１１３、１１１３ａ、１１１３ｂ）は、発光物質を含む層である。なお、発光物質としては、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、赤色などの発光色を呈する物質を適宜用いる。また、複数の発光層（１１１３ａ、１１１３ｂ）に異なる発光物質を用いることにより異なる発光色を呈する構成（例えば、補色の関係にある発光色を組み合わせて得られる白色発光）とすることができる。さらに、一つの発光層が異なる発光物質を有する積層構造であってもよい。
　また、発光層（１１１３、１１１３ａ、１１１３ｂ）は、発光物質（ゲスト材料）に加えて、１種または複数種の有機化合物（ホスト材料、アシスト材料）を有していてもよい。
　発光層（１１１３、１１１３ａ、１１１３ｂ）に用いることができる発光物質としては、特に限定は無く、一重項励起エネルギーを可視光領域の発光に変える発光物質、または三重項励起エネルギーを可視光領域の発光に変える発光物質を用いることができる。なお、上記発光物質としては、例えば、以下のようなものが挙げられる。
　一重項励起エネルギーを発光に変える発光物質としては、蛍光を発する物質（蛍光材料）が挙げられ、例えば、ピレン誘導体、アントラセン誘導体、トリフェニレン誘導体、フルオレン誘導体、カルバゾール誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ジベンゾキノキサリン誘導体、キノキサリン誘導体、ピリジン誘導体、ピリミジン誘導体、フェナントレン誘導体、ナフタレン誘導体などが挙げられる。特にピレン誘導体は発光量子収率が高いので好ましい。
　また、三重項励起エネルギーを発光に変える発光物質としては、例えば、燐光を発する物質（燐光材料）や熱活性化遅延蛍光を示す熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　ａｃｔｉｖａｔｅｄ　ｄｅｌａｙｅｄ　ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料が挙げられる。
　燐光材料としては、有機金属錯体、金属錯体（白金錯体）、希土類金属錯体等が挙げられる。これらは、物質ごとに異なる発光色（発光ピーク）を示すため、必要に応じて適宜選択して用いる。
　青色または緑色を呈し、発光スペクトルのピーク波長が４５０ｎｍ以上５７０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。例えば、トリス｛２−［５−（２−メチルフェニル）−４−（２，６−ジメチルフェニル）−４Ｈ−１，２，４−トリアゾール−３−イル−κＮ２］フェニル−κＣ｝イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｔｚ−ｄｍｐ）３］）のような４Ｈ−トリアゾール骨格を有する有機金属錯体、トリス［３−メチル−１−（２−メチルフェニル）−５−フェニル−１Ｈ−１，２，４−トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｍｐｔｚ１−ｍｐ）３］）のような１Ｈ−トリアゾール骨格を有する有機金属錯体、ｆａｃ−トリス［１−（２，６−ジイソプロピルフェニル）−２−フェニル−１Ｈ−イミダゾール］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒｐｍｉ）３］）のようなイミダゾール骨格を有する有機金属錯体、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）テトラキス（１−ピラゾリル）ボラート（略称：ＦＩｒ６）のように電子吸引基を有するフェニルピリジン誘導体を配位子とする有機金属錯体等が挙げられる。
　緑色または黄色を呈し、発光スペクトルのピーク波長が４９５ｎｍ以上５９０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。例えば、トリス（４−メチル−６−フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｍ）３］）のようなピリミジン骨格を有する有機金属錯体、（アセチルアセトナト）ビス（３，５−ジメチル−２−フェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｒ−Ｍｅ）２（ａｃａｃ）］）のようなピラジン骨格を有する有機金属錯体、トリス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｐｙ）３］）のようなピリジン骨格を有する有機金属錯体、ビス（２，４−ジフェニル−１，３−オキサゾラト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｄｐｏ）２（ａｃａｃ）］）などの有機金属錯体の他、トリス（アセチルアセトナト）（モノフェナントロリン）テルビウム（ＩＩＩ）（略称：［Ｔｂ（ａｃａｃ）３（Ｐｈｅｎ）］）のような希土類金属錯体が挙げられる。
　黄色または赤色を呈し、発光スペクトルのピーク波長が５７０ｎｍ以上７５０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。例えば、（ジイソブチリルメタナト）ビス［４，６−ビス（３−メチルフェニル）ピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（５ｍｄｐｐｍ）２（ｄｉｂｍ）］）のようなピリミジン骨格を有する有機金属錯体、（アセチルアセトナト）ビス（２，３，５−トリフェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔｐｐｒ）２（ａｃａｃ）］）のようなピラジン骨格を有する有機金属錯体や、トリス（１−フェニルイソキノリナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｉｑ）３］）、ビス（１−フェニルイソキノリナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｉｑ）２（ａｃａｃ）］）のようなピリジン骨格を有する有機金属錯体、２，３，７，８，１２，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈ−ポルフィリン白金（ＩＩ）（略称：［ＰｔＯＥＰ］）のような白金錯体、トリス（１，３−ジフェニル−１，３−プロパンジオナト）（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：［Ｅｕ（ＤＢＭ）３（Ｐｈｅｎ）］）のような希土類金属錯体が挙げられる。
　発光層（１１１３、１１１３ａ、１１１３ｂ）に用いる有機化合物（ホスト材料、アシスト材料）としては、発光物質（ゲスト材料）のエネルギーギャップより大きなエネルギーギャップを有する物質を、一種もしくは複数種選択して用いればよい。なお、上述した正孔輸送性材料として挙げたものや、後述する電子輸送性材料として挙げられる材料をこのような有機化合物（ホスト材料、アシスト材料）として用いることもできる。
　発光物質が蛍光材料である場合、ホスト材料としては一重項励起状態のエネルギー準位が大きく、三重項励起状態のエネルギー準位が小さい有機化合物を用いるのが好ましい。例えば、アントラセン誘導体やテトラセン誘導体なども好適である。
　発光物質が燐光材料である場合、ホスト材料としては発光物質の三重項励起エネルギー（基底状態と三重項励起状態とのエネルギー差）よりも三重項励起エネルギーの大きい有機化合物を選択すれば良い。例えば、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、クリセン誘導体、ジベンゾ［ｇ，ｐ］クリセン誘導体等の縮合多環芳香族化合物なども好適である。
　また、発光層（１１１３、１１１３ａ、１１１３ｂ）に複数の有機化合物を用いる場合、励起錯体を形成する化合物を燐光発光物質と混合して用いることが好ましい。なお、このような構成とすることにより、励起錯体から発光物質へのエネルギー移動であるＥｘＴＥＴ（Ｅｘｃｉｐｌｅｘ−Ｔｒｉｐｌｅｔ　Ｅｎｅｒｇｙ　Ｔｒａｎｓｆｅｒ）を用いた発光を得ることができる。この場合、様々な有機化合物を適宜組み合わせて用いることができるが、効率よく励起錯体を形成するためには、正孔を受け取りやすい化合物（正孔輸送性材料）と、電子を受け取りやすい化合物（電子輸送性材料）とを組み合わせることが特に好ましい。
　ＴＡＤＦ材料とは、三重項励起状態をわずかな熱エネルギーによって一重項励起状態にアップコンバート（逆項間交差）が可能で、一重項励起状態からの発光（蛍光）を効率よく呈する材料のことである。また、熱活性化遅延蛍光が効率良く得られる条件としては、三重項励起準位と一重項励起準位のエネルギー差が０ｅＶ以上０．２ｅＶ以下、好ましくは０ｅＶ以上０．１ｅＶ以下であることが挙げられる。また、ＴＡＤＦ材料における遅延蛍光とは、通常の蛍光と同様のスペクトルを持ちながら、寿命が著しく長い発光をいう。その寿命は、１０−６秒以上、好ましくは１０−３秒以上である。
　ＴＡＤＦ材料としては、例えば、フラーレンやその誘導体、プロフラビン等のアクリジン誘導体、エオシン等が挙げられる。また、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、スズ（Ｓｎ）、白金（Ｐｔ）、インジウム（Ｉｎ）、もしくはパラジウム（Ｐｄ）等を含む金属含有ポルフィリンが挙げられる。その他のＴＡＤＦ材料としては、２−（ビフェニル−４−イル）−４，６−ビス（１２−フェニルインドロ［２，３−ａ］カルバゾール−１１−イル）−１，３，５−トリアジン（ＰＩＣ−ＴＲＺ）等のπ電子過剰型複素芳香環及びπ電子不足型複素芳香環を有する複素環化合物を用いることができる。なお、π電子過剰型複素芳香環とπ電子不足型複素芳香環とが直接結合した物質は、π電子過剰型複素芳香環のドナー性とπ電子不足型複素芳香環のアクセプター性が共に強くなり、一重項励起状態と三重項励起状態のエネルギー差が小さくなるため、特に好ましい。
　なお、ＴＡＤＦ材料を用いる場合、他の有機化合物と組み合わせて用いることもできる。
　上記の材料を適宜用いることにより、発光層（１１１３、１１１３ａ、１１１３ｂ）を形成することができる。また、上記の材料は、低分子材料や高分子材料と組み合わせることにより発光層（１１１３、１１１３ａ、１１１３ｂ）の形成に用いることができる。
　図５３（Ｄ）に示す発光素子においては、ＥＬ層１１０３ａの発光層１１１３ａ上に電子輸送層１１１４ａが形成される。また、ＥＬ層１１０３ａおよび電荷発生層１１０４が形成された後、ＥＬ層１１０３ｂの発光層１１１３ｂ上に電子輸送層１１１４ｂが形成される。
＜電子輸送層＞
　電子輸送層（１１１４、１１１４ａ、１１１４ｂ）は、電子注入層（１１１５、１１１５ａ、１１１５ｂ）によって、第２の電極１１０２から注入された電子を発光層（１１１３、１１１３ａ、１１１３ｂ）に輸送する層である。なお、電子輸送層（１１１４、１１１４ａ、１１１４ｂ）は、電子輸送性材料を含む層である。電子輸送層（１１１４、１１１４ａ、１１１４ｂ）に用いる電子輸送性材料は、１×１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質が好ましい。なお、正孔よりも電子の輸送性の高い物質であれば、これら以外のものを用いることができる。
　電子輸送性材料としては、キノリン骨格を有する金属錯体、ベンゾキノリン骨格を有する金属錯体、オキサゾール骨格を有する金属錯体、チアゾール骨格を有する金属錯体等の他、オキサジアゾール誘導体、トリアゾール誘導体、イミダゾール誘導体、オキサゾール誘導体、チアゾール誘導体、フェナントロリン誘導体、キノリン配位子を有するキノリン誘導体、ベンゾキノリン誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ピリジン誘導体、ビピリジン誘導体、ピリミジン誘導体、その他含窒素複素芳香族化合物を含むπ電子不足型複素芳香族化合物等の電子輸送性の高い材料を用いることができる。また、ポリ（２，５−ピリジンジイル）（略称：ＰＰｙ）のような高分子化合物を用いることもできる。
　また、電子輸送層（１１１４、１１１４ａ、１１１４ｂ）は、単層のものだけでなく、上記物質からなる層が２層以上積層した構造であってもよい。
　次に、図５３（Ｄ）に示す発光素子において、ＥＬ層１１０３ａの電子輸送層１１１４ａ上に電子注入層１１１５ａが真空蒸着法により形成される。その後、ＥＬ層１１０３ａおよび電荷発生層１１０４が形成され、ＥＬ層１１０３ｂの電子輸送層１１１４ｂまで形成された後、上に電子注入層１１１５ｂが真空蒸着法により形成される。
＜電子注入層＞
　電子注入層（１１１５、１１１５ａ、１１１５ｂ）は、電子注入性の高い物質を含む層である。電子注入層（１１１５、１１１５ａ、１１１５ｂ）には、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ２）、リチウム酸化物（ＬｉＯｘ）等のようなアルカリ金属、アルカリ土類金属、またはそれらの化合物を用いることができる。また、フッ化エルビウム（ＥｒＦ３）のような希土類金属化合物を用いることができる。また、電子注入層（１１１５、１１１５ａ、１１１５ｂ）にエレクトライドを用いてもよい。エレクトライドとしては、例えば、カルシウムとアルミニウムの混合酸化物に電子を高濃度添加した物質等が挙げられる。なお、上述した電子輸送層（１１１４、１１１４ａ、１１１４ｂ）を構成する物質を用いることもできる。
　また、電子注入層（１１１５、１１１５ａ、１１１５ｂ）に、有機化合物と電子供与体（ドナー）とを混合してなる複合材料を用いてもよい。このような複合材料は、電子供与体によって有機化合物に電子が発生するため、電子注入性および電子輸送性に優れている。この場合、有機化合物としては、発生した電子の輸送に優れた材料であることが好ましく、具体的には、例えば上述した電子輸送層（１１１４、１１１４ａ、１１１４ｂ）に用いる電子輸送性材料（金属錯体や複素芳香族化合物等）を用いることができる。電子供与体としては、有機化合物に対し電子供与性を示す物質であればよい。具体的には、アルカリ金属やアルカリ土類金属や希土類金属が好ましく、リチウム、セシウム、マグネシウム、カルシウム、エルビウム、イッテルビウム等が挙げられる。また、アルカリ金属酸化物やアルカリ土類金属酸化物が好ましく、リチウム酸化物、カルシウム酸化物、バリウム酸化物等が挙げられる。また、酸化マグネシウムのようなルイス塩基を用いることもできる。また、テトラチアフルバレン（略称：ＴＴＦ）等の有機化合物を用いることもできる。
　なお、図５３（Ｄ）に示す発光素子において、発光層１１１３ｂから得られる光を増幅させる場合には、第２の電極１１０２と、発光層１１１３ｂとの光学距離が、発光層１１１３ｂが呈する光の波長λの１／４未満となるように形成するのが好ましい。この場合、電子輸送層１１１４ｂまたは電子注入層１１１５ｂの膜厚を変えることにより、調整することができる。
＜電荷発生層＞
　図５３（Ｄ）に示す発光素子において、電荷発生層１１０４は、第１の電極（陽極）１１０１と第２の電極（陰極）１１０２との間に電圧を印加したときに、ＥＬ層１１０３ａに電子を注入し、ＥＬ層１１０３ｂに正孔を注入する機能を有する。なお、電荷発生層１１０４は、正孔輸送性材料に電子受容体（アクセプター）が添加された構成であっても、電子輸送性材料に電子供与体（ドナー）が添加された構成であってもよい。また、これらの両方の構成が積層されていてもよい。なお、上述した材料を用いて電荷発生層１１０４を形成することにより、ＥＬ層が積層された場合における駆動電圧の上昇を抑制することができる。
　電子受容体としては、７，７，８，８−テトラシアノ−２，３，５，６−テトラフルオロキノジメタン（略称：Ｆ４−ＴＣＮＱ）、クロラニル等を挙げることができる。また元素周期表における第４族乃至第８族に属する金属の酸化物を挙げることができる。
　電子供与体としては、アルカリ金属またはアルカリ土類金属または希土類金属または元素周期表における第２、第１３族に属する金属およびその酸化物、炭酸塩を用いることができる。また、テトラチアナフタセンのような有機化合物を電子供与体として用いてもよい。
　なお、本実施の形態で示す発光素子の作製には、蒸着法などの真空プロセスや、スピンコート法やインクジェット法などの溶液プロセスを用いることができる。
　なお、本実施の形態で示す発光素子のＥＬ層（１１０３、１１０３ａ、１１０３ｂ）を構成する各機能層（正孔注入層（１１１１、１１１１ａ、１１１１ｂ）、正孔輸送層（１１１２、１１１２ａ、１１１２ｂ）、発光層（１１１３、１１１３ａ、１１１３ｂ）、電子輸送層（１１１４、１１１４ａ、１１１４ｂ）、電子注入層（１１１５、１１１５ａ、１１１５ｂ））や電荷発生層１１０４は、上述した材料に限られることはなく、それ以外の材料であっても各層の機能を満たせるものであれば組み合わせて用いることができる。一例としては、高分子化合物（オリゴマー、デンドリマー、ポリマー等）、中分子化合物（低分子と高分子の中間領域の化合物：分子量４００~４０００）、無機化合物（量子ドット材料等）等を用いることができる。また、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。
　本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができるものとする。
（実施の形態７）
　本実施の形態では、本発明の一態様である表示装置を備える電子機器について説明する。
　図５４（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
　カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
　ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体８００１が一体となっていてもよい。
　カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
　カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
　ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
　筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
　ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
　カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。
　なお、図５４（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。
　図５４（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
　ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
　ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視線の座標を算出することにより、使用者の視線を入力手段として用いることができる。
　また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視線を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。
　表示部８２０４に、本発明の一態様の表示装置を適用することができる。
　図５４（Ｃ）、図５４（Ｄ）及び図５４（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
　使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。
　なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の表示装置は、極めて精細度が高いため、図５４（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より臨場感の高い映像を表示することができる。
　次に、図５４（Ａ）乃至図５４（Ｅ）に示す電子機器と、異なる電子機器の一例を図５５（Ａ）乃至図５５（Ｇ）に示す。
　図５５（Ａ）乃至図５５（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
　図５５（Ａ）乃至図５５（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。なお、図５５（Ａ）乃至図５５（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図５５（Ａ）乃至図５５（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
　図５５（Ａ）乃至図５５（Ｇ）に示す電子機器の詳細について、以下説明を行う。
　図５５（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、又は１００インチ以上の表示部９００１を組み込むことが可能である。
　図５５（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコン又は単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。又は、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
　図５５（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
　図５５（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
　図５５（Ｅ）、図５５（Ｆ）及び図５５（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図５５（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図５５（Ｆ）が携帯情報端末９２０１を展開した状態又は折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図５５（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
　本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有する。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態８）
　本実施の形態では、本発明の一態様である表示装置を備える電子機器について説明する。
　以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。従って、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
　本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、又はそれ以上の解像度を有する映像を表示させることができる。また、表示部の画面サイズとしては、対角２０インチ以上、対角３０インチ以上、対角５０インチ以上、対角６０インチ以上、又は対角７０インチ以上とすることもできる。
　電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
　本発明の一態様の電子機器又は照明装置は、家屋もしくはビルの内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことができる。
　本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
　本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）を有していてもよい。
　本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。
　図５６（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７５００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
　表示部７５００に、本発明の一態様の表示装置を適用することができる。
　図５６（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。又は、表示部７５００にタッチセンサを備えていてもよく、指等で表示部７５００に触れることで操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キー又はタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７５００に表示される映像を操作することができる。
　なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
　図５６（Ｂ）に、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７５００が組み込まれている。
　表示部７５００に、本発明の一態様の表示装置を適用することができる。
　図５６（Ｃ）及び図５６（Ｄ）に、デジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）の一例を示す。
　図５６（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７５００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、又は操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
　また、図５６（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７５００を有する。
　図５６（Ｃ）及び図５６（Ｄ）において、表示部７５００に、本発明の一態様の表示装置を適用することができる。
　表示部７５００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７５００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
　表示部７５００にタッチパネルを適用することで、表示部７５００に画像又は動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
　また、図５６（Ｃ）及び図５６（Ｄ）に示すように、デジタルサイネージ７３００又はデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１又は情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７５００に表示される広告の情報を、情報端末機７３１１又は情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１又は情報端末機７４１１を操作することで、表示部７５００の表示を切り替えることができる。
　また、デジタルサイネージ７３００又はデジタルサイネージ７４００に、情報端末機７３１１又は情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
２１４、２１６、２２２、２２４、２４４、２５４、２８０、２７４、２８１：絶縁体、３０１ａ、３０１ｂ、３０５ａ、３０５ｂ、３１１、３１３、３１５、３１７：導電体、３２１：下部電極、３２３：絶縁体、３２５：上部電極、３３１、３３３、３３５、３３７、３４１、３４３、３４７、３５１、３５３、３５５、３５７：導電体、３６１、３６３：絶縁体、４２１、４４１：トランジスタ、７００、７００Ａ：表示装置、７０１、７０５：基板、７０２：画素部、７０４：ソースドライバ回路部、７０８：ＦＰＣ端子部、７１１：引き回し配線部、７１２：シール材、７１６：ＦＰＣ、７３０：絶縁膜、７３２：封止膜、７３４：絶縁膜、７３６：着色膜、７５０、７５０Ａ、７５２、７５２Ａ、７５４、７５４Ａ：トランジスタ、７６０：接続電極、７７２：導電層、７７５：液晶素子、７７８：構造体、７８０：異方性導電膜、７８２：発光素子、７８６：ＥＬ層、７８８：導電膜、７９０：容量素子

Claims (24)

  1. 　第１のトランジスタと、前記第１のトランジスタと電気的に接続される表示素子と、を有し、
    　前記第１のトランジスタは、第１の酸化物と、第２の酸化物と、第１の導電体と、第２の導電体と、第３の導電体と、第１の絶縁体と、第２の絶縁体と、を有し、
    　前記第１の導電体および前記第２の導電体は、前記第１の酸化物の上に、互いに離隔して配置され、
    　前記第１の絶縁体は、前記第１の導電体および前記第２の導電体の上に配置され、かつ開口を有し、
    　前記開口は、前記第１の導電体と前記第２の導電体の間に重畳し、
    　前記第３の導電体は、前記開口の中に配置され、
    　前記第２の絶縁体は、前記第１の酸化物、前記第１の導電体、前記第２の導電体及び前記第１の絶縁体と、前記第３の導電体と、の間に配置され、
    　前記第２の酸化物は、前記第１の酸化物、前記第１の導電体、前記第２の導電体及び前記第１の絶縁体と、前記第２の絶縁体と、の間に配置される表示装置。
  2. 　第１のトランジスタと、前記第１のトランジスタと電気的に接続される表示素子と、構造体と、を有し、
    　前記第１のトランジスタは、第１の酸化物と、第２の酸化物と、第１の導電体と、第２の導電体と、第３の導電体と、第１の絶縁体と、第２の絶縁体と、を有し、
    　前記第１の導電体および前記第２の導電体は、前記第１の酸化物の上に、互いに離隔して配置され、
    　前記第１の絶縁体は、前記第１の導電体および前記第２の導電体の上に配置され、かつ開口を有し、
    　前記開口は、前記第１の導電体と前記第２の導電体の間に重畳し
    　前記第３の導電体は、前記開口の中に配置され、
    　前記第２の絶縁体は、前記第１の酸化物、前記第１の導電体、前記第２の導電体及び前記第１の絶縁体と、前記第３の導電体と、の間に配置され、
    　前記第２の酸化物は、前記第１の酸化物、前記第１の導電体、前記第２の導電体及び前記第１の絶縁体と、前記第２の絶縁体と、の間に配置され、
    　前記構造体は、前記表示素子を有する層と同じ層に配置され、
    　前記構造体は、前記第１のトランジスタと重なる領域を有する表示装置。
  3. 　第１のトランジスタと、第２のトランジスタと、前記第２のトランジスタと電気的に接続される表示素子と、を有し、
    　前記第１のトランジスタは、第１の酸化物と、第２の酸化物と、第１の導電体と、第２の導電体と、第３の導電体と、第１の絶縁体と、第２の絶縁体と、を有し、
    　前記第１の導電体および前記第２の導電体は、前記第１の酸化物の上に、互いに離隔して配置され、
    　前記第１の絶縁体は、前記第１の導電体および前記第２の導電体の上に配置され、かつ開口を有し、
    　前記開口は、前記第１の導電体と前記第２の導電体の間に重畳し、
    　前記第３の導電体は、前記開口の中に配置され、
    　前記第２の絶縁体は、前記第１の酸化物、前記第１の導電体、前記第２の導電体及び前記第１の絶縁体と、前記第３の導電体と、の間に配置され、
    　前記第２の酸化物は、前記第１の酸化物、前記第１の導電体、前記第２の導電体及び前記第１の絶縁体と、前記第２の絶縁体と、の間に配置され、
    　前記第１のトランジスタを有する層は、前記表示素子を有する層と、前記第２のトランジスタが有する層との間に位置する表示装置。
  4. 　第１のトランジスタと、第２のトランジスタと、前記第２のトランジスタと電気的に接続される表示素子と、遮光膜と、を有し、
    　前記第１のトランジスタは、第１の酸化物と、第２の酸化物と、第１の導電体と、第２の導電体と、第３の導電体と、第１の絶縁体と、第２の絶縁体と、を有し、
    　前記第１の導電体および前記第２の導電体は、前記第１の酸化物の上に、互いに離隔して配置され、
    　前記第１の絶縁体は、前記第１の導電体および前記第２の導電体の上に配置され、かつ開口を有し、
    　前記開口は、前記第１の導電体と前記第２の導電体の間に重畳し、
    　前記第３の導電体は、前記開口の中に配置され、
    　前記第２の絶縁体は、前記第１の酸化物、前記第１の導電体、前記第２の導電体及び前記第１の絶縁体と、前記第３の導電体と、の間に配置され、
    　前記第２の酸化物は、前記第１の酸化物、前記第１の導電体、前記第２の導電体及び前記第１の絶縁体と、前記第２の絶縁体と、の間に配置され、
    　前記第１のトランジスタを有する層は、前記表示素子を有する層と、前記第２のトランジスタが有する層との間に位置し、
    　前記遮光膜は、前記表示素子の上方に位置し、
    　前記遮光膜、前記第１のトランジスタ及び前記第２のトランジスタは、重なる領域を有する表示装置。
  5. 　請求項３又は請求項４において、
    　前記第２のトランジスタは、チャネル形成領域にシリコンを有し、かつｎチャネル型である表示装置。
  6. 　請求項３又は請求項４において、
    　前記第２のトランジスタは、チャネル形成領域にシリコンを有し、かつｐチャネル型である表示装置。
  7. 　請求項１乃至請求項６のいずれか一において、
    　さらに第３の絶縁体を有し、
    　前記第３の絶縁体は、前記第１の酸化物、前記第１の導電体、前記第２の導電体、および前記第２の酸化物と、前記第１の絶縁体と、の間に配置され、
    　前記第３の絶縁体は、前記第１の絶縁体より酸素透過性が低い表示装置。
  8. 　請求項１乃至請求項６のいずれか一において、
    　さらに第３の絶縁体を有し、
    　前記第３の絶縁体は、前記第１の酸化物、前記第１の導電体、および前記第２の導電体と、前記第１の絶縁体と、の間に配置され、
    　前記第３の絶縁体は、前記第１の絶縁体より酸素透過性が低く、
    　前記第２の酸化物は、前記第１の絶縁体に接する表示装置。
  9. 　請求項１乃至請求項８のいずれか一において、
    　さらに第４の導電体と、第５の導電体と、を有し、
    　前記第４の導電体は、前記第１の導電体と前記第１の酸化物の間に配置され、
    　前記第５の導電体は、前記第２の導電体と前記第１の酸化物の間に配置され、
    　前記第１の導電体の一部は、前記第１の酸化物の上面に接し、
    　前記第２の導電体の一部は、前記第１の酸化物の上面に接する表示装置。
  10. 　請求項９において、
    　前記第１の導電体と前記第２の導電体の距離は、前記開口のチャネル長方向の長さより短い表示装置。
  11. 　第１のトランジスタと、前記第１のトランジスタと電気的に接続される表示素子と、を有し、
    　前記第１のトランジスタは、第１の酸化物と、第２の酸化物と、導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、第４の絶縁体と、を有し、
    　前記第２の酸化物は、前記第１の酸化物上に位置し、
    　前記第１の絶縁体は、前記第２の酸化物上に位置し、
    　前記導電体は、前記第１の絶縁体上に位置し、
    　前記第２の絶縁体は、前記第１の酸化物の上面の一部、前記第１の酸化物の側面の一部、及び前記第２の酸化物の側面の一部と接し、
    　前記第３の絶縁体は、前記第２の絶縁体上に位置し、
    　前記第２の酸化物の一部、及び前記第１の絶縁体の一部は、前記導電体の側面と、前記第３の絶縁体の側面との間に位置し、
    　前記第４の絶縁体は、前記第２の酸化物の上面、前記第１の絶縁体の上面、前記導電体の上面、及び前記第３の絶縁体の上面と接し、
    　前記第１の酸化物は、第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間に位置する第３の領域と、を有し、
    　前記導電体は、前記第３の領域と重畳するように、前記第３の領域の上方に位置し、
    　前記第２の絶縁体は、前記第１の領域、および前記第２の領域と接し、
    　前記第１の領域、及び前記第２の領域の抵抗は、前記第３の領域の抵抗より低い表示装置。
  12. 　第１のトランジスタと、前記第１のトランジスタと電気的に接続される表示素子と、構造体と、を有し、
    　前記第１のトランジスタは、第１の酸化物と、第２の酸化物と、導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、第４の絶縁体と、を有し、
    　前記第２の酸化物は、前記第１の酸化物上に位置し、
    　前記第１の絶縁体は、前記第２の酸化物上に位置し、
    　前記導電体は、前記第１の絶縁体上に位置し、
    　前記第２の絶縁体は、前記第１の酸化物の上面の一部、前記第１の酸化物の側面の一部、及び前記第２の酸化物の側面の一部と接し、
    　前記第３の絶縁体は、前記第２の絶縁体上に位置し、
    　前記第２の酸化物の一部、及び前記第１の絶縁体の一部は、前記導電体の側面と、前記第３の絶縁体の側面との間に位置し、
    　前記第４の絶縁体は、前記第２の酸化物の上面、前記第１の絶縁体の上面、前記導電体の上面、及び前記第３の絶縁体の上面と接し、
    　前記第１の酸化物は、第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間に位置する第３の領域と、を有し、
    　前記導電体は、前記第３の領域と重畳するように、前記第３の領域の上方に位置し、
    　前記第２の絶縁体は、前記第１の領域、および前記第２の領域と接し、
    　前記第１の領域、及び前記第２の領域の抵抗は、前記第３の領域の抵抗より低く、
    　前記構造体は、前記表示素子を有する層と同じ層に配置され、
    　前記構造体は、前記第１のトランジスタと重なる領域を有する表示装置。
  13. 　第１のトランジスタと、第２のトランジスタと、前記第２のトランジスタと電気的に接続される表示素子と、を有し、
    　前記第１のトランジスタは、第１の酸化物と、第２の酸化物と、導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、第４の絶縁体と、を有し、
    　前記第２の酸化物は、前記第１の酸化物上に位置し、
    　前記第１の絶縁体は、前記第２の酸化物上に位置し、
    　前記導電体は、前記第１の絶縁体上に位置し、
    　前記第２の絶縁体は、前記第１の酸化物の上面の一部、前記第１の酸化物の側面の一部、及び前記第２の酸化物の側面の一部と接し、
    　前記第３の絶縁体は、前記第２の絶縁体上に位置し、
    　前記第２の酸化物の一部、及び前記第１の絶縁体の一部は、前記導電体の側面と、前記第３の絶縁体の側面との間に位置し、
    　前記第４の絶縁体は、前記第２の酸化物の上面、前記第１の絶縁体の上面、前記導電体の上面、及び前記第３の絶縁体の上面と接し、
    　前記第１の酸化物は、第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間に位置する第３の領域と、を有し、
    　前記導電体は、前記第３の領域と重畳するように、前記第３の領域の上方に位置し、
    　前記第２の絶縁体は、前記第１の領域、および前記第２の領域と接し、
    　前記第１の領域、及び前記第２の領域の抵抗は、前記第３の領域の抵抗より低く、
    　前記第１のトランジスタを有する層は、前記表示素子を有する層と、前記第２のトランジスタが有する層との間に位置する表示装置。
  14. 　第１のトランジスタと、第２のトランジスタと、前記第２のトランジスタと電気的に接続される表示素子と、遮光膜と、を有し、
    　前記第１のトランジスタは、第１の酸化物と、第２の酸化物と、導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、第４の絶縁体と、を有し、
    　前記第２の酸化物は、前記第１の酸化物上に位置し、
    　前記第１の絶縁体は、前記第２の酸化物上に位置し、
    　前記導電体は、前記第１の絶縁体上に位置し、
    　前記第２の絶縁体は、前記第１の酸化物の上面の一部、前記第１の酸化物の側面の一部、及び前記第２の酸化物の側面の一部と接し、
    　前記第３の絶縁体は、前記第２の絶縁体上に位置し、
    　前記第２の酸化物の一部、及び前記第１の絶縁体の一部は、前記導電体の側面と、前記第３の絶縁体の側面との間に位置し、
    　前記第４の絶縁体は、前記第２の酸化物の上面、前記第１の絶縁体の上面、前記導電体の上面、及び前記第３の絶縁体の上面と接し、
    　前記第１の酸化物は、第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間に位置する第３の領域と、を有し、
    　前記導電体は、前記第３の領域と重畳するように、前記第３の領域の上方に位置し、
    　前記第２の絶縁体は、前記第１の領域、および前記第２の領域と接し、
    　前記第１の領域、及び前記第２の領域の抵抗は、前記第３の領域の抵抗より低く、
    　前記遮光膜は、前記表示素子の上方に位置し、
    　前記遮光膜、前記第１のトランジスタ及び前記第２のトランジスタは、重なる領域を有する表示装置。
  15. 　請求項１３又は請求項１４において、
    　前記第２のトランジスタは、チャネル形成領域にシリコンを有し、かつｎチャネル型である表示装置。
  16. 　請求項１３又は請求項１４において、
    　前記第２のトランジスタは、チャネル形成領域にシリコンを有し、かつｐチャネル型である表示装置。
  17. 　請求項１１乃至請求項１６のいずれか一において、
    　前記第１の領域、および前記第２の領域は、リン、およびホウ素のいずれか一以上を有する表示装置。
  18. 　請求項１１乃至請求項１７のいずれか一において、
    　前記第２の酸化物は、前記第１の領域の一部、および前記第２の領域の一部と重畳する表示装置。
  19. 　請求項１１乃至請求項１８のいずれか一において、
    　さらに、第５の絶縁体を有し、
    　前記第５の絶縁体は、前記第２の絶縁体の上面、および前記第２の酸化物の側面の一部と接し、
    　前記第１の酸化物は、さらに第４の領域と、第５の領域と、を有し、
    　前記第４の領域は、前記第１の領域と前記第３の領域との間に位置し、
    　前記第５の領域は、前記第２の領域と前記第３の領域との間に位置し、
    　前記第４の領域、及び前記第５の領域の抵抗は、前記第３の領域の抵抗より低く、かつ前記第１の領域、及び前記第２の領域の抵抗より高い表示装置。
  20. 　請求項１９において、
    　前記第４の領域、および前記第５の領域は、リン、およびホウ素のいずれか一以上を有する表示装置。
  21. 　請求項１９又は請求項２０において、
    　前記第１の領域および前記第２の領域は、前記第４の領域および前記第５の領域よりも、リン、またはホウ素を多く有する表示装置。
  22. 　請求項１９乃至請求項２１のいずれか一において、
    　前記第２の酸化物は、前記第４の領域の一部、および前記第５の領域の一部と重畳する表示装置。
  23. 　請求項１乃至請求項２２のいずれか一において、
    　前記表示素子は、液晶素子である表示装置。
  24. 　請求項１乃至請求項２２のいずれか一において、
    　前記表示素子は、発光素子である表示装置。
PCT/IB2019/050660 2018-02-08 2019-01-28 表示装置 WO2019155318A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US16/965,053 US11417687B2 (en) 2018-02-08 2019-01-28 Display device
KR1020207023783A KR102579601B1 (ko) 2018-02-08 2019-01-28 표시 장치
KR1020237031194A KR20230133949A (ko) 2018-02-08 2019-01-28 표시 장치
JP2019571122A JP7186732B2 (ja) 2018-02-08 2019-01-28 表示装置
JP2022190081A JP2023024481A (ja) 2018-02-08 2022-11-29 表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018021216 2018-02-08
JP2018-021216 2018-02-08
JP2018025658 2018-02-16
JP2018-025658 2018-11-26

Publications (1)

Publication Number Publication Date
WO2019155318A1 true WO2019155318A1 (ja) 2019-08-15

Family

ID=67548979

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2019/050660 WO2019155318A1 (ja) 2018-02-08 2019-01-28 表示装置

Country Status (5)

Country Link
US (1) US11417687B2 (ja)
JP (2) JP7186732B2 (ja)
KR (2) KR20230133949A (ja)
TW (1) TWI814776B (ja)
WO (1) WO2019155318A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020000892T5 (de) 2019-02-22 2021-11-25 Semiconductor Energy Laboratory Co., Ltd. Brillenartiges elektronisches Gerät
JP6967627B2 (ja) * 2020-05-08 2021-11-17 アオイ電子株式会社 半導体装置
KR20230121844A (ko) * 2020-12-30 2023-08-21 에이에스엠엘 네델란즈 비.브이. 검사 시스템을 세정하기 위한 장치 및 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013145878A (ja) * 2011-12-14 2013-07-25 Semiconductor Energy Lab Co Ltd 半導体装置、及び当該半導体装置を用いた表示装置
WO2014112279A1 (ja) * 2013-01-16 2014-07-24 ソニー株式会社 固体撮像素子および電子機器
JP2016157937A (ja) * 2015-02-24 2016-09-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016167584A (ja) * 2015-03-03 2016-09-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2017063192A (ja) * 2015-09-24 2017-03-30 株式会社半導体エネルギー研究所 半導体装置の作製方法、電子機器の作製方法、半導体装置、表示装置、記憶装置および電子機器
JP2017147445A (ja) * 2016-02-17 2017-08-24 株式会社半導体エネルギー研究所 半導体装置、電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0278619B1 (en) * 1987-01-30 1993-12-08 Texas Instruments Incorporated Integrated bipolar and CMOS transistor fabrication process
JP3931138B2 (ja) * 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9449853B2 (en) * 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
JP6823927B2 (ja) 2015-01-21 2021-02-03 株式会社半導体エネルギー研究所 表示システム
WO2017009738A1 (ja) * 2015-07-14 2017-01-19 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10553690B2 (en) * 2015-08-04 2020-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2017103723A1 (ja) * 2015-12-15 2017-06-22 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器およびトランジスタの作製方法
WO2017144994A1 (ja) * 2016-02-22 2017-08-31 株式会社半導体エネルギー研究所 トランジスタおよびその作製方法、半導体ウエハならびに電子機器
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10528079B2 (en) 2016-08-26 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Data processing device, display method, input/output method, server system, and computer program
JP2018049267A (ja) 2016-09-16 2018-03-29 株式会社半導体エネルギー研究所 表示システム、電子機器および表示方法
WO2018087625A1 (en) 2016-11-10 2018-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
US10330993B2 (en) 2016-12-23 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2018197987A1 (en) 2017-04-28 2018-11-01 Semiconductor Energy Laboratory Co., Ltd. Imaging display device and electronic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013145878A (ja) * 2011-12-14 2013-07-25 Semiconductor Energy Lab Co Ltd 半導体装置、及び当該半導体装置を用いた表示装置
WO2014112279A1 (ja) * 2013-01-16 2014-07-24 ソニー株式会社 固体撮像素子および電子機器
JP2016157937A (ja) * 2015-02-24 2016-09-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016167584A (ja) * 2015-03-03 2016-09-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2017063192A (ja) * 2015-09-24 2017-03-30 株式会社半導体エネルギー研究所 半導体装置の作製方法、電子機器の作製方法、半導体装置、表示装置、記憶装置および電子機器
JP2017147445A (ja) * 2016-02-17 2017-08-24 株式会社半導体エネルギー研究所 半導体装置、電子機器

Also Published As

Publication number Publication date
JP7186732B2 (ja) 2022-12-09
TWI814776B (zh) 2023-09-11
US20210111196A1 (en) 2021-04-15
KR20200115539A (ko) 2020-10-07
KR20230133949A (ko) 2023-09-19
TW201937254A (zh) 2019-09-16
JP2023024481A (ja) 2023-02-16
JPWO2019155318A1 (ja) 2021-02-25
US11417687B2 (en) 2022-08-16
KR102579601B1 (ko) 2023-09-15

Similar Documents

Publication Publication Date Title
JP2023024481A (ja) 表示装置
KR20220103040A (ko) 표시 패널, 정보 처리 장치, 및 표시 패널의 제조 방법
WO2021130585A1 (ja) 表示装置、および電子機器
JP2022136007A (ja) トランジスタ、および表示装置
TW202409679A (zh) 顯示裝置
WO2023100013A1 (ja) 半導体装置、半導体装置の作製方法
WO2022248962A1 (ja) 表示装置、表示モジュール、及び、電子機器
WO2023073473A1 (ja) 表示装置、及び表示装置の作製方法
WO2022208231A1 (ja) 表示装置
WO2024033742A1 (ja) シフトレジスタ
WO2023073481A1 (ja) 表示装置、及び表示装置の作製方法
WO2022162501A1 (ja) 表示装置
WO2022224091A1 (ja) 表示装置
US20220320184A1 (en) Display apparatus, display module, electronic device, and method for manufacturing display apparatus
WO2022153145A1 (ja) 表示装置、及び表示装置の作製方法
WO2022214904A1 (ja) 表示装置
WO2022162496A1 (ja) 表示装置の作製方法、表示装置、表示モジュール、及び、電子機器
WO2022175781A1 (ja) 表示装置、表示モジュール、及び電子機器
WO2022224073A1 (ja) 表示装置、及び表示装置の作製方法
WO2023281344A1 (ja) 表示装置
WO2023203417A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2022189908A1 (ja) 表示装置
WO2021070009A1 (ja) 表示装置、および電子機器
KR20240035551A (ko) 표시 장치 및 표시 장치의 제작 방법
TW202232796A (zh) 顯示裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19750475

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019571122

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20207023783

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19750475

Country of ref document: EP

Kind code of ref document: A1