TW202343590A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202343590A
TW202343590A TW112113641A TW112113641A TW202343590A TW 202343590 A TW202343590 A TW 202343590A TW 112113641 A TW112113641 A TW 112113641A TW 112113641 A TW112113641 A TW 112113641A TW 202343590 A TW202343590 A TW 202343590A
Authority
TW
Taiwan
Prior art keywords
transistor
conductive layer
layer
terminal
electrically connected
Prior art date
Application number
TW112113641A
Other languages
English (en)
Inventor
楠紘慈
川島進
宍戸英明
熱海知昭
齋藤元晴
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202343590A publication Critical patent/TW202343590A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一種新穎的半導體裝置。提供一種包括縱向通道型電晶體的單極性半導體裝置。藉由將在縱向通道型電晶體的閘極源極間寄生電容和閘極汲極間寄生電容中電容值大的寄生電容用於自舉電容，實現佔有面積小的半導體裝置。藉由作為縱向通道型電晶體的半導體層使用氧化物半導體，源極與汲極間的絕緣耐壓變高，可以使通道長度變短。此外，在高溫環境下也可以實現穩定工作。

Description

半導體裝置
本說明書等所公開的發明的一個實施方式係關於一種物體、方法或製造方法。另外，本說明書等所公開的發明的一個實施方式係關於一種製程（process）、機器（machine）、產品（manufacture）或者組合物（composition of matter）。尤其是，本發明係關於一種半導體裝置及半導體裝置的製造方法。
本發明的一個實施方式不侷限於上述技術領域。作為本說明書等所公開的本發明的一個實施方式的技術領域的例子，可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、輸入裝置（例如，觸控感測器等）、輸入輸出裝置（例如，觸控面板等）、這些裝置的驅動方法或這些裝置的製造方法。
在本說明書等中，半導體裝置是指利用半導體特性的裝置以及包括半導體元件（電晶體、二極體、光電二極體等）的電路及包括該電路的裝置等。此外，半導體裝置是指能夠利用半導體特性而發揮作用的所有裝置。例如，作為半導體裝置的例子，有積體電路、具備積體電路的晶片、封裝中容納有晶片的電子構件。此外，記憶體裝置、顯示裝置、發光裝置、照明設備以及電子裝置等本身是半導體裝置，並且有時都包括半導體裝置。
近年來，隨著電子裝置的小型化和輕量化，對高密度地集成有電晶體等的積體電路的要求提高。作為高密度地集成電晶體的一個方法，對電晶體的微型化及佔有面積的減小進行開發。
作為可用於電晶體的半導體材料，使用金屬氧化物的氧化物半導體受到矚目。例如，專利文獻1公開了如下半導體裝置：層疊有多個氧化物半導體層，在該多個氧化物半導體層中，被用作通道的氧化物半導體層包含銦及鎵，並且使銦的比率比鎵的比率高，而場效移動率（有時，簡稱為移動率或μFE）得到提高的半導體裝置。
[專利文獻1]日本專利申請公開第2014-7399號公報
本發明的一個實施方式的目的之一是提供一種佔有面積小的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種功耗低的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。
注意，這些目的的記載並不妨礙其他目的的存在。注意，本發明的一個實施方式並不需要實現所有上述目的。注意，可以從說明書、圖式、申請專利範圍等的記載得知並衍生上述以外的目的。
（1）本發明的一個實施方式是一種半導體裝置，第一電晶體的源極和汲極中的一個與第一端子電連接，第一電晶體的閘極與第二端子電連接，第一電晶體的源極和汲極中的另一個與第二電晶體的閘極電連接，第二電晶體的源極和汲極中的一個與第三端子電連接，第二電晶體的源極和汲極中的另一個與第四端子及第三電晶體的源極和汲極中的一個電連接，第三電晶體的閘極與第五端子電連接，第三電晶體的源極和汲極中的另一個與第六端子電連接，第二電晶體包括第一層上的第一導電層、第一導電層上的第一絕緣層、第一絕緣層上的第二導電層以及第一絕緣層及第二導電層中的開口。該開口與第一導電層重疊。在開口中，第二電晶體包括具有與第一導電層接觸的區域、與第一絕緣層接觸的區域及與第二導電層接觸的區域的半導體層，第二電晶體包括覆蓋半導體層的第二絕緣層，第二電晶體在第二絕緣層上包括具有與半導體層重疊的區域的第三導電層，第一導電層與第三端子電連接，第二導電層與第四端子電連接，第三導電層與第一電晶體的源極和汲極中的另一個電連接。
在（1）中，例如，第五端子被供應第一輸入信號，第一端子被供應第一輸入信號的反轉信號，第四端子被供應輸出信號，第二端子及第三端子被供應第一信號，第六端子被供應第二信號。此外，第二信號的電位比第一信號低即可。
（2）本發明的另一個實施方式是一種半導體裝置，第一電晶體的源極和汲極中的一個與第一端子及第三電晶體的源極和汲極中的一個電連接，第一電晶體的源極和汲極中的另一個與第二端子及第二電晶體的源極和汲極中的一個電連接，第三電晶體的源極和汲極中的另一個與第四電晶體的源極和汲極中的一個及第一電晶體的閘極電連接，第二電晶體的源極和汲極中的另一個與第三端子及第四電晶體的源極和汲極中的另一個電連接，第二電晶體的閘極與第四端子及第四電晶體的閘極電連接，第一電晶體包括第一層上的第一導電層、第一導電層上的第一絕緣層、第一絕緣層上的第二導電層以及第一絕緣層及第二導電層中的開口。該開口與第一導電層重疊。在開口中，第一電晶體包括具有與第一導電層接觸的區域、與第一絕緣層接觸的區域及與第二導電層接觸的區域的半導體層，第一電晶體包括覆蓋半導體層的第二絕緣層，第一電晶體在第二絕緣層上包括具有與半導體層重疊的區域的第三導電層，第一導電層與第一端子電連接，第二導電層與第二端子電連接，第三導電層與第三電晶體的源極和汲極中的另一個電連接。
在（2）中，例如，第一端子被供應第一信號，第三端子被供應第二信號，第四端子被供應輸入信號，第二端子被供應輸出信號。此外，第二信號的電位比第一信號低即可。
（3）本發明的另一個實施方式是一種半導體裝置，第一電晶體的源極和汲極中的一個與第一端子電連接，第一電晶體的閘極與第二端子電連接，第一電晶體的源極和汲極中的另一個與第二電晶體的閘極電連接，第二電晶體的源極和汲極中的一個與第三端子電連接，第二電晶體的源極和汲極中的另一個與第四端子及第三電晶體的源極和汲極中的一個電連接，第三電晶體的閘極與第五端子電連接，第三電晶體的源極和汲極中的另一個與第四電晶體的源極和汲極中的一個電連接，第四電晶體的閘極與第六端子電連接，第四電晶體的源極和汲極中的另一個與第七端子電連接，第五電晶體的源極和汲極中的一個與第八端子電連接，第五電晶體的閘極與第九端子電連接，第五電晶體的源極和汲極中的另一個與第六電晶體的閘極電連接，第六電晶體的源極和汲極中的一個與第十端子電連接，第六電晶體的源極和汲極中的另一個與第四端子及第三電晶體的源極和汲極中的一個電連接，第二電晶體包括第一層上的第一導電層、第一導電層上的第一絕緣層、第一絕緣層上的第二導電層以及第一絕緣層及第二導電層中的第一開口。該第一開口包括與第一導電層重疊。在第一開口中，第二電晶體包括具有與第一導電層接觸的區域、與第一絕緣層接觸的區域及與第二導電層接觸的區域的第一半導體層，第一半導體層被第二絕緣層覆蓋，在第二絕緣層上包括具有與第一半導體層重疊的區域的第三導電層，第一導電層與第三端子電連接，第二導電層與第四端子電連接，第三導電層與第一電晶體的源極和汲極中的另一個電連接，第六電晶體包括第一層上的第四導電層、第四導電層上的第一絕緣層、第一絕緣層上的第五導電層、第一絕緣層及第五導電層中的第二開口，該第二開口與第四導電層重疊。在第二開口中，第六電晶體包括具有與第四導電層接觸的區域、與第一絕緣層接觸的區域及與第五導電層接觸的區域的第二半導體層，第二半導體層被第二絕緣層覆蓋，第六電晶體在第二絕緣層上包括具有與第二半導體層重疊的區域的第六導電層，第四導電層與第十端子電連接，第五導電層與第四端子電連接，第六導電層與第五電晶體的源極和汲極中的另一個電連接。
在（3）中，例如，第二端子、第三端子、第九端子及第十端子被供應第一信號，第七端子被供應第二信號，第五端子被供應第一輸入信號，第一端子被供應第一輸入信號的反轉信號，第六端子被供應第二輸入信號，第八端子被供應第二輸入信號的反轉信號，第四端子被供應輸出信號。第二信號的電位比第一信號低即可。
（4）本發明的另一個實施方式是一種半導體裝置，第一電晶體的源極和汲極中的一個及閘極與第一端子電連接，第一電晶體的源極和汲極中的另一個與第二電晶體的閘極電連接，第二電晶體的源極和汲極中的一個與第二端子電連接，第二電晶體的源極和汲極中的另一個與第三端子及第三電晶體的源極和汲極中的一個電連接，第三電晶體的閘極與第四端子電連接，第三電晶體的源極和汲極中的另一個與第四電晶體的源極和汲極中的一個電連接，第四電晶體的閘極與第五端子電連接，第四電晶體的源極和汲極中的另一個與第六端子電連接，第二電晶體包括第一層上的第一導電層、第一導電層上的第一絕緣層、第一絕緣層上的第二導電層以及第一絕緣層及第二導電層中的開口，該開口與第一導電層重疊，在開口中，第二電晶體包括具有與第一導電層接觸的區域、與第一絕緣層接觸的區域及與第二導電層接觸的區域的半導體層，半導體層被第二絕緣層覆蓋，第二電晶體在第二絕緣層上包括具有與半導體層重疊的區域的第三導電層，第一導電層與第二端子電連接，第二導電層與第三端子電連接，第三導電層與第一電晶體的源極和汲極中的另一個電連接。
在（4）中，例如，第一端子及第二端子被供應第一信號，第六端子被供應第二信號，第四端子被供應第一輸入信號，第五端子被供應第二輸入信號，第三端子被供應輸出信號。第二信號的電位比第一信號低即可。
（5）本發明的另一個實施方式是一種半導體裝置，第一電晶體的源極和汲極中的一個與第一端子電連接，第一電晶體的閘極與第二端子電連接，第一電晶體的源極和汲極中的另一個與第二電晶體的閘極電連接，第二電晶體的汲極與第三端子電連接，第二電晶體的源極與第四電晶體的汲極電連接，第三電晶體的源極和汲極中的一個與第四端子電連接，第三電晶體的閘極與第五端子電連接，第三電晶體的源極和汲極中的另一個與第四電晶體的閘極電連接，第四電晶體的源極與第五電晶體的汲極、第六電晶體的汲極及第六端子電連接，第五電晶體的閘極與第七端子電連接，第五電晶體的源極與第八端子電連接，第六電晶體的閘極與第九端子電連接，第六電晶體的源極與第十端子電連接，第二電晶體包括第一層上的第一導電層、第一導電層上的第一絕緣層、第一絕緣層上的第二導電層以及第一絕緣層及第二導電層中的第一開口，該第一開口與第一導電層重疊，在第一開口中，第二電晶體包括具有與第一導電層接觸的區域、與第一絕緣層接觸的區域及與第二導電層接觸的區域的第一半導體層，第一半導體層被第二絕緣層覆蓋，第二電晶體在第二絕緣層上包括具有與第一半導體層重疊的區域的第三導電層，第一導電層與第三端子電連接，第二導電層與第四電晶體的汲極電連接，第三導電層與第一電晶體的源極和汲極中的另一個電連接，第四電晶體包括第一層上的第四導電層、第四導電層上的第一絕緣層、第一絕緣層上的第五導電層及第一絕緣層及第五導電層中的第二開口。該開口與第四導電層重疊。在第二開口中，第四電晶體包括具有與第四導電層接觸的區域、與第一絕緣層接觸的區域及與第五導電層接觸的區域的第二半導體層，第二半導體層被第二絕緣層覆蓋，第四電晶體在第二絕緣層上包括具有與第二半導體層重疊的區域的第六導電層，第五導電層與第五電晶體的汲極電連接，第六導電層與第三電晶體的源極和汲極中的另一個電連接。
在（5）中，例如，第二端子、第三端子及第五端子被供應第一信號，第一端子、第四端子、第八端子及第十端子被供應第二信號，第七端子被供應第一輸入信號，第一端子被供應第一輸入信號的反轉信號，第九端子被供應第二輸入信號，第四端子被供應第二輸入信號的反轉信號，第六端子被供應輸出信號。第二信號的電位比第一信號低即可。
（6）本發明的另一個實施方式是一種半導體裝置，第一電晶體的源極和汲極中的一個及閘極與第一端子電連接，第一電晶體的源極和汲極中的另一個與第二電晶體的閘極電連接，第二電晶體的汲極與第二端子電連接，第二電晶體的源極與第三電晶體的汲極、第四電晶體的汲極及第三端子電連接，第三電晶體的閘極與第四端子電連接，第三電晶體的源極與第五端子電連接，第四電晶體的閘極與第六端子電連接，第四電晶體的源極與第七端子電連接，第二電晶體包括第一層上的第一導電層、第一導電層上的第一絕緣層、第一絕緣層上的第二導電層及第一絕緣層及第二導電層中的開口，該開口與第一導電層重疊。在開口中，第二電晶體包括具有與第一導電層接觸的區域、與第一絕緣層接觸的區域及與第二導電層接觸的區域的半導體層，半導體層被第二絕緣層覆蓋，第二電晶體在第二絕緣層上包括具有與半導體層重疊的區域的第三導電層，第一導電層與第二端子電連接，第二導電層與第三端子電連接，第三導電層與第一電晶體的源極和汲極中的另一個電連接。
在（6）中，例如，第一端子及第二端子被供應第一信號，第五端子及第七端子被供應第二信號，第四端子被供應第一輸入信號，第六端子被供應第二輸入信號，第三端子被供應輸出信號。第二信號的電位比第一信號低即可。
（1）、（2）、（4）及（6）中的半導體層較佳為包含氧化物半導體。此外，（3）及（5）中的第一半導體層及第二半導體層的每一個較佳為包含氧化物半導體。氧化物半導體較佳為包含銦和鋅中的一個或兩個。第一絕緣層較佳為在含矽及氮的兩層絕緣層之間包括含矽及氧的絕緣層。此外，作為上述第一層，也可以使用絕緣基板或絕緣層。
根據本發明的一個實施方式，可以提供一種佔有面積小的半導體裝置。另外，可以提供一種功耗低的半導體裝置。另外，可以提供一種可靠性高的半導體裝置。此外，可以提供一種新穎的半導體裝置。
注意，這些效果的記載並不妨礙其他效果的存在。注意，本發明的一個實施方式並不需要具有所有上述效果。注意，可以從說明書、圖式、申請專利範圍等的記載得知並衍生上述以外的效果。
參照圖式對實施方式進行詳細說明。注意，本發明不侷限於以下說明，而所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。注意，在下面說明的發明結構中，在不同的圖式中共同使用相同的符號來顯示相同的部分或具有相同功能的部分，而有時省略反復說明。
此外，為了便於理解，有時在圖式等中示出的各組件的位置、大小及範圍等並不表示其實際的位置、大小及範圍等。因此，所公開的發明不一定侷限於圖式等所公開的位置、大小及範圍等。例如，在實際的製程中，有時由於蝕刻等處理而層及光阻遮罩等非意圖性地被減薄，但是為了便於理解發明有時省略記載。
另外，在本說明書等中，當在利用光微影法形成光阻遮罩之後進行蝕刻製程（去除製程）時，在沒有特別說明的情況下，在蝕刻製程結束之後去除該光阻遮罩。
另外，尤其在平面圖（也稱為俯視圖）及立體圖等中，為了便於對發明的理解，有時省略部分組件的記載。另外，有時省略部分隱藏線等的記載。
本說明書等中的“第一”、“第二”等序數詞是為了避免組件的混淆而附加的，其並不表示製程順序或者層疊順序等某種順序或次序。注意，關於本說明書等中不附加有序數詞的術語，為了避免組件的混淆，在申請專利範圍中有時對該術語附加序數詞。注意，本說明書等中附加的序數詞與在申請專利範圍中附加的序數詞有時不同。注意，關於本說明書等中附加有序數詞的術語，在申請專利範圍等中有時省略其序數詞。
在本說明書等中，“電極”、“佈線”及“端子”不限定組件的功能。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”及“佈線”還包括多個“電極”及“佈線”被設置為一體的情況等。此外，例如，有時將“端子”用作“佈線”或“電極”的一部分，反之亦然。再者，“端子”還包括多個“電極”、“佈線”、“端子”等被形成為一體的情況等。因此，例如，“電極”可以為“佈線”或“端子”的一部分，例如，“端子”可以為“佈線”或“電極”的一部分。另外，“電極”、“佈線”及“端子”等有時可以置換為“區域”等。
在本說明書等中，信號的供應是指對佈線等供應規定電位的情況。因此，有時可以將“信號”換稱為“電位”。此外，有時可以將“電位”換稱為“信號”。“信號”可以為變動電位或固定電位。例如，也可以為電源電位。
另外，根據情況或狀態，可以互相調換“膜”和“層”。例如，有時可以將“導電層”變換為“導電膜”。此外，有時可以將“絕緣膜”變換為“絕緣層”。
在本說明書等中，“電容器”例如可以為具有高於0F的靜電電容值的電路元件、具有高於0F的靜電電容值的佈線的區域、寄生電容或電晶體的閘極電容。此外，有時可以將“電容器”、“寄生電容”或“閘極電容”換稱為“電容”。相對於此，有時可以將“電容”換稱為“電容器”、“寄生電容”或“閘極電容”。此外，“電容”（包括三端子以上的“電容”）具有包括絕緣體及夾著該絕緣體的一對導電體的結構。因此，可以將“電容”的“一對導電體”換稱為“一對電極”、“一對導電區域”、“一對區域”或“一對端子”。此外，有時將“一對端子中的一個”稱為“一個端子”或“第一端子”。此外，有時將“一對端子中的另一個”稱為“另一個端子”或“第二端子”。靜電電容值例如可以為0.05fF以上且10pF以下。此外，例如，還可以為1pF以上且10μF以下。
另外，在使用極性不同的電晶體的情況或電路工作的電流方向變化的情況等下，電晶體的“源極”及“汲極”的功能有時被互相調換。因此，在本說明書等中，可以互相調換使用“源極”和“汲極”。
在本說明書等中，“閘極”是指閘極電極及閘極佈線的一部分或全部。閘極佈線是指用來電連接至少一個電晶體的閘極電極與其他電極或其他佈線的佈線。
在本說明書等中，“源極”是指源極區域、源極電極及源極佈線的一部分或全部。源極區域是指半導體層中的電阻率為一定值以下的區域。源極電極是指包括連接到源極區域的部分的導電層。源極佈線是指用來電連接至少一個電晶體的源極電極與其他電極或其他佈線的佈線。
在本說明書等中，“汲極”是指汲極區域、汲極電極及汲極佈線的一部分或全部。汲極區域是指半導體層中的電阻率為一定值以下的區域。汲極電極是指包括連接到汲極區域的部分的導電層。汲極佈線是指用來電連接至少一個電晶體的汲極電極與其他電極或其他佈線的佈線。
另外，在沒有特別的說明的情況下，本說明書等所示的電晶體為增強型（常關閉型）場效應電晶體。另外，在本說明書等所示的電晶體為n通道型電晶體且沒有特別的說明的情況下，該電晶體的臨界電壓（也稱為“Vth”）大於0V。另外，在本說明書等所示的電晶體為p通道型電晶體且沒有特別的說明的情況下，該電晶體的臨界電壓（也稱為“Vth”）為0V以下。此外，當沒有特別說明時，相同的導電型的多個電晶體的Vth都相等。
此外，在本說明書等中，在沒有特別說明的情況下，關態電流（off-state current）是指電晶體處於關閉狀態（也稱為“非導通狀態”或“遮斷狀態”）時流在源極與汲極間的電流（“汲極電流”或“Id”）。在沒有特別說明的情況下，在n通道型電晶體中，關閉狀態是指以源極基準時的閘極與源極間的電位差（也稱為“閘極電壓”或“Vg”）低於臨界電壓的狀態，在p通道型電晶體中，關閉狀態是指Vg高於臨界電壓的狀態。例如，有時n通道型電晶體的關態電流是指Vg低於Vth時的汲極電流。
在本說明書等中，有時將關態電流記為洩漏電流。在本說明書等中，關態電流例如有時指在電晶體處於關閉狀態時流在源極與汲極間的電流。
在本說明書等中，在沒有特別說明的情況下，通態電流是指電晶體處於開啟狀態（也稱為“導通狀態”）時的Id。在沒有特別說明的情況下，在n通道型電晶體中開啟狀態是指Vg為臨界電壓以上的狀態，在p通道型電晶體中開啟狀態是指Vg為臨界電壓以下的狀態。例如，n通道型電晶體的通態電流有時是指Vg為Vth以上時的汲極電流。
此外，在本說明書等中，高電源電位VDD（以下，也簡單地稱為“VDD”或“電位H”）是指比低電源電位VSS高的電位的電源電位。此外，低電源電位VSS（以下，也簡單地稱為“VSS”或“電位L”）是指比高電源電位VDD低的電位的電源電位。此外，也可以將接地電位GND（以下，簡稱為“GND”）用作VDD或VSS。例如，當VDD為GND時VSS為比GND低的電位，當VSS為GND時VDD為比GND高的電位。在本說明書等中，除非特別敘述，以VSS為參考電位。
此外，“電壓”一般是指某個電位與參考電位（例如，接地電位或源極電位等）之間的電位差。另外，“電位”是相對的，對佈線等供應的電位有時根據參考電位而變化。因此，有時也可以互換“電壓”與“電位”的稱謂。
另外，在本說明書等中，為了方便起見，有時使用“上”、“下”、“上方”或“下方”等表示配置的詞句以參照圖式說明組件的位置關係。此外，組件的位置關係根據描述各結構的方向適當地改變。因此，不侷限於說明書等中所說明的詞句，根據情況可以適當地換詞句。例如，如果是“位於導電體的頂面的絕緣體”的表述，藉由將所示的圖式的方向旋轉180度，則可以換稱為“位於導電體的下面的絕緣體”。
此外，“上”及“下”這樣的術語不限定於組件的位置關係為“正上”或“正下”且直接接觸的情況。例如，如果是“絕緣層A上的電極B”的表述，則不一定必須在絕緣層A上直接接觸地形成有電極B，也可以包括在絕緣層A與電極B之間包括其他組件的情況。
在本說明書等中，“重疊”等詞語不限定組件的疊層順序等的狀態。例如，“與絕緣層A重疊的電極B”不侷限於“在絕緣層A上形成有電極B”的狀態，還包括“在絕緣層A下形成有電極B”的狀態或“在絕緣層A的右側（或左側）形成有電極B”的狀態等。
在本說明書等中，“相鄰”及“接近”等詞語不限定組件直接接觸的狀態。例如，如果是“與絕緣層A相鄰的電極B”的表述，則不一定必須是絕緣層A與電極B直接接觸而形成的情況，也可以包括在絕緣層A與電極B之間包括其他組件的情況。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
另外，在本說明書等中，除非特別敘述，計數值或計量值“同一”、“相同”、“相等”或“均勻”等的情況包括±20%的變動作為誤差。
在本說明書等中，物件的端部為錐形形狀是指在其端部的區域中被形成面（底面）與側面（表面）所成的角度大於0度且小於90度且具有從端部厚度連續增加的剖面形狀。另外，錐角是指物件的端部的底面（被形成面）與側面（表面）所成的角。
此外，有時在根據本說明書的圖式等中附上表示X方向、Y方向以及Z方向的箭頭。在本說明書等中，“X方向”是指沿著X軸的方向，除了明確指出的情況以外，有時不區分正方向和反方向。“Y方向”及“Z方向”也與“X方向”相同。另外，X方向、Y方向以及Z方向是彼此交叉的方向。更明確而言，X方向、Y方向以及Z方向是彼此正交的方向。在本說明書等中，有時將X方向、Y方向和Z方向中的一個稱為“第一方向”。此外，有時將其他另一個稱為“第二方向”。另外，有時將剩下的一個稱為“第三方向”。
在本說明書等中，在多個組件使用同一符號並且需要區分它們時，有時對符號附加“A”、“b”、“_1”、“[n]”、“[m，n]”等用於識別的符號。例如，有時將EL層172分為EL層172R、EL層172G、EL層172B及EL層172W而進行圖示。
實施方式1 以下說明根據本發明的一個實施方式的電晶體10。圖1A是電晶體10的平面圖。圖1B是沿著圖1A中的A1-A2的點劃線所示的部分的剖面圖。圖1C是電晶體10的立體圖。圖1D是電晶體10的等效電路圖。為了容易理解電晶體10的結構，圖1A及圖1C省略電晶體10的組件的記載的一部分。例如，在圖1A及圖1C中，省略圖1B所示的絕緣層117等的記載。
圖2A及圖2B是圖1B所示的電晶體10的放大圖。此外，圖2C是從Z方向看開口112時的圖。
在電晶體10中，在基板101上包括絕緣層102，在絕緣層102上包括導電層108。此外，在導電層108上包括絕緣層109，在絕緣層109上包括絕緣層110，在絕緣層110上包括絕緣層111。此外，在絕緣層111上包括導電層113。
在與導電層108的一部分重疊的區域，導電層113、絕緣層111、絕緣層110及絕緣層109中設置有開口112（參照圖1B及圖2A）。此外，在開口112包括半導體層114。半導體層114具有與開口112的底部重疊的區域及與開口112的側面重疊的區域。半導體層114具有與絕緣層111的側面接觸的區域、與絕緣層110的側面接觸的區域以及與絕緣層109的側面接觸的區域。此外，半導體層114的一部分與導電層113電連接，半導體層114的其他一部分與導電層108電連接。
在絕緣層111、導電層113及半導體層114上包括絕緣層115，在絕緣層115上包括導電層116。此外，在絕緣層115及導電層116上包括絕緣層117。絕緣層115具有隔著半導體層114與開口112的側面重疊的區域。導電層116以覆蓋半導體層114的方式設置。因此，導電層116具有超過半導體層114的端部延伸的區域。此外，導電層116具有隔著絕緣層115及半導體層114與開口112的側面重疊的區域。
導電層108被用作電晶體10的源極電極和汲極電極中的一個。此外，導電層113被用作電晶體10的源極電極和汲極電極中的另一個。例如，在導電層108被用作電晶體10的汲極電極時，導電層113被用作電晶體10的源極電極。
半導體層114被用作電晶體10的形成通道的半導體層，絕緣層115被用作閘極絕緣層，導電層116被用作閘極電極。因此，電晶體10設置在包括開口112的區域。
電晶體10在Z方向上配置源極電極及汲極電極。因此，電晶體10的源極及汲極都配置在不同的高度。換言之，電晶體10的源極及汲極都配置在Z方向上的不同位置。有時將這種電晶體也稱為“縱向通道型電晶體”、“縱向型通道電晶體”、“縱向型電晶體”或“VFET（Vertical Field Effect Transistor）”。在縱向通道型電晶體中，流過Id的方向包括Z方向（縱向方向）。例如，縱向通道型電晶體的電晶體10中，半導體層114的被形成面的導電層108頂面與流過Id的方向而成的角度為5度以上且110度以下、10度以上且90度以下、30度以上且90度以下或60度以上且90度以下。
縱向通道型電晶體由於源極電極及汲極電極配置在Z方向上，所以可以減小電晶體的佔有面積。藉由作為半導體裝置使用縱向通道型電晶體，可以明顯減小半導體裝置的佔有面積。
在此，說明可用於根據本發明的一個實施方式的電晶體10或半導體裝置的材料。
[基板] 對於用於基板101的材料沒有太大的限制。可以根據目的來考慮是否需要具有透光性及能夠承受加熱處理程度的耐熱性等而決定。例如，可以使用如硼矽酸鋇玻璃和硼矽酸鋁玻璃等玻璃基板、陶瓷基板、石英基板、藍寶石基板等絕緣基板。另外，也可以使用半導體基板、撓性基板、貼合薄膜、基材薄膜等。
例如，作為半導體基板，可以舉出由矽或鍺等構成的半導體基板，或者作為其材料使用碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等的化合物半導體基板等。另外，半導體基板可以為單晶半導體或多晶半導體。
作為將根據本發明的一個實施方式的電晶體10等用於顯示裝置時的基板，例如可以使用第六代（1500mm×1850mm）、第七代（1870mm×2200mm）、第八代（2200mm×2400mm）、第九代（2400mm×2800mm）、第十代（2950mm×3400mm）等面積大的玻璃基板。由此，可以製造大型顯示裝置。藉由基板被大型化，由於從一個基板可以製造更多的顯示裝置，所以可以降低製造成本。
作為撓性基板、貼合薄膜、基材薄膜的材料，例如可以使用如下材料：聚對苯二甲酸乙二醇酯（PET）或聚萘二甲酸乙二醇酯（PEN）等聚酯、聚丙烯腈、丙烯酸樹脂、聚醯亞胺、聚甲基丙烯酸甲酯、聚碳酸酯（PC）、聚醚碸（PES）、聚醯胺（尼龍、芳香族聚醯胺等）、聚矽氧烷、環烯烴樹脂、聚苯乙烯、聚醯胺-醯亞胺、聚氨酯、聚氯乙烯、聚偏二氯乙烯、聚丙烯、聚四氟乙烯（PTFE）、ABS樹脂以及纖維素奈米纖維等。
藉由作為基板使用上述材料，可以提供包括在電晶體10中的輕量的半導體裝置。此外，藉由作為基板使用上述材料，可以提供耐衝擊性高的半導體裝置。此外，藉由作為基板使用上述材料，可以提供不易破損的半導體裝置。
用作基板的撓性基板的線性膨脹係數越低越能夠抑制其因環境而發生變形，所以是較佳的。例如，用作基板的具有撓性的基板可以使用線性膨脹係數為1×10 -3/K以下、5×10 -5/K以下或1×10 -5/K以下的材料。尤其是，芳香族聚醯胺的線性膨脹係數較低，因此適合用於撓性基板。
[導電層] 作為能夠用於電晶體10的閘極電極、源極電極及汲極電極、構成半導體裝置的各種佈線及電極等的導電層的導電材料，可以使用選自鋁（Al）、鉻（Cr）、銅（Cu）、銀（Ag）、金（Au）、鉑（Pt）、鉭（Ta）、鎳（Ni）、鈦（Ti）、鉬（Mo）、鎢（W）、鉿（Hf）、釩（V）、鈮（Nb）、錳（Mn）、鎂（Mg）、鋯（Zr）、鈹（Be）等中的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等。此外，也可以使用以包含磷等雜質元素的多晶矽為代表的半導體以及鎳矽化物等矽化物。對導電材料的形成方法沒有特別的限制，可以使用蒸鍍法、原子層沉積（ALD：Atomic Layer Deposition）法、CVD（Chemical Vapor Deposition：化學氣相沉積）法、濺射法、旋塗法等各種形成方法。
另外，作為導電材料，也可以使用Cu-X合金（X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti）。使用Cu-X合金形成的層可以以濕蝕刻製程進行加工，從而可以抑制製造成本。此外，作為導電材料，也可以使用包含選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種的元素的鋁合金。
作為能夠用於導電層的導電材料，可以使用包含氧的導電材料諸如銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。此外，也可以使用包含氮化鈦、氮化鉭、氮化鎢等包含氮的導電材料。另外，導電層也可以採用適當地組合包含氧的導電材料、包含氮的導電材料、包含上述金屬元素的材料的疊層結構。
例如，導電層可以採用包含矽的鋁層的單層結構、在鋁層上層疊鈦層的兩層結構、在氮化鈦層上層疊鈦層的兩層結構、在氮化鈦層上層疊鎢層的兩層結構、在氮化鉭層上層疊鎢層的兩層結構以及依次層疊鈦層、鋁層和鈦層的三層結構等。
另外，也可以層疊多個由上述導電材料形成的導電層。例如，導電層也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。
例如，導電層也可以採用依次層疊包含銦和鋅中的至少一個及氧的導電層、包含銅的導電層以及包含銦和鋅中的至少一個及氧的導電層的三層結構。此時，較佳為在包含銅的導電層的側面也由包含銦和鋅中的至少一個及氧的導電層覆蓋。另外，例如，作為導電層也可以採用層疊多個包含銦和鋅中的至少一個及氧的導電層。
[絕緣層] 作為各絕緣層採用選自如下絕緣材料的單層或疊層：氮化鋁、氧化鋁、氮氧化鋁、氧氮化鋁、氧化鎂、氮化矽、氧化矽、氮氧化矽、氧氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭、鋁矽酸鹽等。另外，也可以使用混合氧化物材料、氮化物材料、氧氮化物材料和氮氧化物材料中的多種而成的材料。
對絕緣材料的形成方法沒有特別的限制，可以使用蒸鍍法、ALD法、CVD法、濺射法、旋塗法等各種形成方法。
在本說明書等中，氮氧化物是指含氮量大於含氧量的材料。另外，氧氮化物是指含氧量大於含氮量的材料。另外，各元素的含量例如可以使用拉塞福背散射光譜學法（RBS：Rutherford Backscattering Spectrometry）等來測量。
例如，絕緣層102及絕緣層117較佳為使用不易使雜質透過的絕緣材料形成。例如，可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣材料的單層或疊層。例如，作為不易使雜質透過的絕緣材料的一個例子，可以舉出氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭、氮化矽等。
藉由作為絕緣層102使用不易使雜質透過的絕緣材料，可以抑制從基板101一側的雜質擴散而可以提高電晶體10的可靠性。就是說，可以提高包括電晶體10的半導體裝置的可靠性。藉由作為絕緣層117使用不易使雜質透過的絕緣材料，可以抑制來自絕緣層117的上方的雜質擴散而可以提高電晶體10的可靠性。就是說，可以提高包括電晶體10的半導體裝置的可靠性。
另外，作為絕緣層也可以使用用作平坦化層的絕緣層。作為用作平坦化層的絕緣層的材料，可以舉出丙烯酸樹脂、聚醯亞胺、環氧樹脂、聚醯胺、聚醯亞胺醯胺、矽氧烷樹脂、苯并環丁烯類樹脂、酚醛樹脂及這些樹脂的前驅物等。除了上述有機材料以外，也可以使用低介電常數材料（low-k材料）、矽氧烷樹脂、PSG（磷矽玻璃）、BPSG（硼磷矽玻璃）等。另外，也可以層疊多個由這些材料形成的絕緣層。
另外，矽氧烷樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。矽氧烷樹脂也可以使用有機基（例如烷基或芳基）或氟基作為取代基。此外，有機基也可以包括氟基。
另外，也可以對絕緣層等的表面進行CMP（CMP:Chemical Mechanical Polishing）處理。藉由進行CMP處理可以減少絕緣層等的表面的凹凸，從而可以提高之後形成的絕緣層及導電層的覆蓋性。
[半導體層] 作為半導體層114，可以單獨或組合地使用單晶半導體、多晶半導體、微晶半導體或非晶半導體等。作為半導體材料，例如可以使用矽或鍺等。此外，也可以使用矽鍺、碳化矽、砷化鎵、氮化物半導體等化合物半導體。作為化合物半導體可以使用具有半導體特性的有機物或具有半導體特性的金屬氧化物（也稱為氧化物半導體）。注意，這些半導體材料也可以包含雜質作為摻雜物。
氧化物半導體的能帶間隙為2eV以上，因此在被形成通道的半導體層中使用金屬氧化物之一的氧化物半導體的電晶體（也稱為“OS電晶體”）的關態電流極小。由此，可以降低包括OS電晶體的半導體裝置的功耗。另外，OS電晶體即使在高溫環境下也穩定地工作，特性變動較少。例如，即使在高溫環境下，關態電流也幾乎不增加。明確而言，即使在室溫以上且200℃以下的環境溫度下，關態電流也幾乎不增加。此外，即使在高溫環境下，通態電流也不容易下降。因此，包括OS電晶體的半導體裝置即使在高溫環境下也穩定地工作並具有高可靠性。
在本實施方式等中，作為電晶體10使用OS電晶體。OS電晶體由於源極與汲極間的絕緣耐壓高，所以可以縮短通道長度。因此，可以增大通態電流。OS電晶體適合於縱向通道型電晶體。
作為可用於OS電晶體的半導體層的金屬氧化物，例如可以舉出銦氧化物、鎵氧化物及鋅氧化物。金屬氧化物較佳為至少包含銦（In）或鋅（Zn）｡此外，金屬氧化物較佳為包含選自銦、元素M和鋅中的兩個或三個。注意，元素M為與氧的鍵合能高的金屬元素或半金屬元素，例如，為與氧的鍵合能比銦高的金屬元素或半金屬元素。
作為元素M，明確而言可以舉出，鋁、鎵、錫、釔、鈦、釩、鉻、錳、鐵、鈷、鎳、鋯、鉬、鉿、鉭、鎢、鑭、鈰、釹、鎂、鈣、鍶、鋇、硼、矽、鍺及銻等。金屬氧化物所包含的元素M較佳為上述元素中的任一種或多種，更佳為選自鋁、鎵、錫和釔中的一種或多種，進一步較佳為鎵。注意，在本說明書等中，有時將金屬元素及半金屬元素總稱為“金屬元素”，有時本說明書等所記載的“金屬元素”包括半金屬元素。
例如，可以使用銦鋅氧化物（In-Zn氧化物）、銦錫氧化物（In-Sn氧化物）、銦鈦氧化物（In-Ti氧化物）、銦鎵氧化物（In-Ga氧化物）、銦鎵鋁氧化物（In-Ga-Al氧化物）、銦鎵錫氧化物（In-Ga-Sn氧化物）、鎵鋅氧化物（Ga-Zn氧化物，也記為GZO）、鋁鋅氧化物（Al-Zn氧化物，也記為AZO）、銦鋁鋅氧化物（In-Al-Zn氧化物，也記為IAZO）、銦錫鋅氧化物（In-Sn-Zn氧化物）、銦鈦鋅氧化物（In-Ti-Zn氧化物）、銦鎵鋅氧化物（In-Ga-Zn氧化物，也記為IGZO）、銦鎵錫鋅氧化物（In-Ga-Sn-Zn氧化物，也記為IGZTO）、銦鎵鋁鋅氧化物（In-Ga-Al-Zn氧化物，也記為IGAZO或IAGZO）等。或者，可以使用含矽的銦錫氧化物、鎵錫氧化物（Ga-Sn氧化物）、鋁錫氧化物（Al-Sn氧化物）等。
藉由提高包含在金屬氧化物中的相對於所有金屬元素的原子數的總和的銦的原子數的比率，可以提高電晶體的場效移動率。
金屬氧化物也可以代替銦或者除了銦以外包含週期數大的金屬元素中的一種或多種。金屬氧化物有金屬元素的軌域的重疊越大金屬氧化物中的載子傳導越大的傾向。因此，藉由包含週期數大的金屬元素，有時可以提高電晶體的場效移動率。作為週期數大的金屬元素，可以舉出屬於第五週期的金屬元素及屬於第六週期的金屬元素等。作為該金屬元素，明確而言，可以舉出釔、鋯、銀、鎘、錫、銻、鋇、鉛、鉍、鑭、鈰、鐠、釹、鉕、釤及銪等。注意，鑭、鈰、鐠、釹、鉕、釤及銪被稱為輕稀土元素。
金屬氧化物也可以包含非金屬元素的一種或多種。藉由金屬氧化物包含非金屬元素，有時可以提高電晶體的場效移動率。作為非金屬元素，例如可以舉出碳、氮、磷、硫、硒、氟、氯、溴及氫等。
藉由提高包含在金屬氧化物中的主要成分元素中相對於金屬元素的原子數的總和的鋅的原子數的比例，成為結晶性高的金屬氧化物，由此可以抑制金屬氧化物中的雜質的擴散。因此，電晶體的電特性的變動得到抑制且可以提高可靠性。
藉由提高包含在金屬氧化物中的主要成分元素中相對於金屬元素的原子數的總和的元素M的原子數的比例，可以抑制在金屬氧化物中形成氧空位。因此，起因於氧空位的載子生成得到抑制，由此可以實現關態電流小的電晶體。此外，電晶體的電特性的變動得到抑制，由此可以提高可靠性。
根據用於半導體層的金屬氧化物的組成而電晶體的電特性及可靠性不同。因此，藉由根據電晶體所需的電特性及可靠性使金屬氧化物的組成不同，可以實現兼具優異的電特性及高可靠性的半導體裝置。
在作為OS電晶體的半導體層使用In-Zn氧化物的情況下，較佳為使用銦的原子數比為鋅的原子數比以上的金屬氧化物。例如，可以使用金屬元素的原子數比為In：Zn=1：1、In：Zn=2：1、In：Zn=3：1、In：Zn=4：1、In：Zn=5：1、In：Zn=7：1、In：Zn=10：1或其附近的金屬氧化物。
在作為OS電晶體的半導體層使用In-Sn氧化物的情況下，較佳為使用銦的原子數比為錫的原子數比以上的金屬氧化物。例如，可以使用金屬元素的原子數比為In：Sn=1：1、In：Sn=2：1、In：Sn=3：1、In：Sn=4：1、In：Sn=5：1、In：Sn=7：1、In：Sn=10：1或其附近的金屬氧化物。
在作為OS電晶體的半導體層使用In-Sn-Zn氧化物的情況下，可以使用銦的原子數比高於錫的原子數比的金屬氧化物。再者，較佳為使用鋅的原子數比高於錫的原子數比的金屬氧化物。例如，可以使用金屬元素的原子數比為In：Sn：Zn=2：1：3、In：Sn：Zn=3：1：2、In：Sn：Zn=4：2：3、In：Sn：Zn=4：2：4.1、In：Sn：Zn=5：1：3、In：Sn：Zn=5：1：6、In：Sn：Zn=5：1：7、In：Sn：Zn=5：1：8、In：Sn：Zn=6：1：6、In：Sn：Zn=10：1：3、In：Sn：Zn=10：1：6、In：Sn：Zn=10：1：7、In：Sn：Zn=10：1：8、In：Sn：Zn=5：2：5、In：Sn：Zn=10：1：10、In：Sn：Zn=20：1：10、In：Sn：Zn=40：1：10或其附近的金屬氧化物。
在作為OS電晶體的半導體層使用In-Al-Zn氧化物時，可以使用銦的原子數比高於鋁的原子數比的金屬氧化物。再者，較佳為使用鋅的原子數比高於鋁的原子數比的金屬氧化物。例如，可以使用金屬元素的原子數比為In：Al：Zn=2：1：3、In：Al：Zn=3：1：2、In：Al：Zn=4：2：3、In：Al：Zn=4：2：4.1、In：Al：Zn=5：1：3、In：Al：Zn=5：1：6、In：Al：Zn=5：1：7、In：Al：Zn=5：1：8、In：Al：Zn=6：1：6、In：Al：Zn=10：1：3、In：Al：Zn=10：1：6、In：Al：Zn=10：1：7、In：Al：Zn=10：1：8、In：Al：Zn=5：2：5、In：Al：Zn=10：1：10、In：Al：Zn=20：1：10、In：Al：Zn=40：1：10或其附近的金屬氧化物。
在作為OS電晶體的半導體層使用In-Ga-Zn氧化物時，可以使用相對於金屬元素的原子數的銦的原子數比高於鎵的原子數比的金屬氧化物。再者，更佳為使用鋅的原子數比高於鎵的原子數比的金屬氧化物。例如，可以使用金屬元素的原子數比為In：Ga：Zn=2：1：3、In：Ga：Zn=3：1：2、In：Ga：Zn=4：2：3、In：Ga：Zn=4：2：4.1、In：Ga：Zn=5：1：3、In：Ga：Zn=5：1：6、In：Ga：Zn=5：1：7、In：Ga：Zn=5：1：8、In：Ga：Zn=6：1：6、In：Ga：Zn=10：1：3、In：Ga：Zn=10：1：6、In：Ga：Zn=10：1：7、In：Ga：Zn=10：1：8、In：Ga：Zn=5：2：5、In：Ga：Zn=10：1：10、In：Ga：Zn=20：1：10、In：Ga：Zn=40：1：10或其附近的金屬氧化物。
在作為OS電晶體的半導體層使用In-M-Zn氧化物時，可以使用相對於金屬元素的原子數的銦的原子數比高於元素M的原子數比的金屬氧化物。再者，更佳為使用鋅的原子數比高於元素M的原子數比的金屬氧化物。例如，可以使用金屬元素的原子數比為In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：3、In：M：Zn=4：2：4.1、In：M：Zn=5：1：3、In：M：Zn=5：1：6、In：M：Zn=5：1：7、In：M：Zn=5：1：8、In：M：Zn=6：1：6、In：M：Zn=10：1：3、In：M：Zn=10：1：6、In：M：Zn=10：1：7、In：M：Zn=10：1：8、In：M：Zn=5：2：5、In：M：Zn=10：1：10、In：M：Zn=20：1：10、In：M：Zn=40：1：10或其附近的金屬氧化物。
注意，在作為元素M包含多個金屬元素時，該金屬元素的原子數比的總計可以為元素M的原子數比。例如，在採用作為元素M包含鎵及鋁的In-Ga-Al-Zn氧化物時，鎵的原子數比和鋁的原子數比的總計可以為元素M的原子數比。此外，銦、元素M及鋅的原子數比較佳為在上述範圍內。
較佳為使用如下金屬氧化物：包含在金屬氧化物中的主要成分元素中的相對於金屬元素的原子數的總和的銦的原子數的比率為30原子%以上且100原子%以下，較佳為30原子%以上且95原子%以下，更佳為35原子%以上且95原子%以下，更佳為35原子%以上且90原子%以下，更佳為40原子%以上且90原子%以下，更佳為45原子%以上且90原子%以下，更佳為50原子%以上且80原子%以下，更佳為60原子%以上且80原子%以下，更佳為70原子%以上且80原子%以下。例如，在作為半導體層使用In-M-Zn氧化物的情況下，相對於銦、元素M及鋅的原子數的總計的銦的原子數的比率較佳為在上述範圍內。
如上所述，當提高包含在金屬氧化物中的主要成分元素中相對於金屬元素的原子數的總和的銦的原子數的比例時，可以提高電晶體的場效移動率。藉由使用該電晶體，可以製造能夠高速工作的電路。再者，可以縮小電路的佔有面積。例如，在將該電晶體用於大型顯示裝置或高清晰的顯示裝置的情況下，在佈線數增加時也可以降低各佈線的信號延遲，由此可以抑制顯示不均勻。此外，由於可以縮小電路的佔有面積，所以可以減小顯示裝置的邊框。
金屬氧化物的組成的分析例如可以使用能量色散X射線分析法（EDX：Energy Dispersive X-ray spectroscopy）、X射線光電子能譜法（XPS：X-ray Photoelectron Spectroscopy）、電感耦合電漿質譜分析法（ICP-MS：Inductively Coupled Plasma-Mass Spectrometry）或電感耦合電漿原子發射光譜法（ICP-AES：Inductively Coupled Plasma-Atomic Emission Spectrometry）。或者，也可以組合多個上述方法而分析。注意，含有率低的元素有時受分析精度的影響實際上的含有率與分析所得的含有率不同。例如，當元素M的含有率低時，有時分析所得的元素M的含有率低於實際上的含有率。
金屬氧化物可以適當地利用濺射法或原子層沉積法形成。注意，在利用濺射法形成金屬氧化物的情況下，有時靶材的原子數比與該金屬氧化物的原子數比不同。尤其是，金屬氧化物中的鋅的原子數比有時小於靶材中的鋅的原子數比。明確而言，該鋅的原子數比有時為靶材中的鋅的原子數比的40%以上且90%以下左右。
這裡，說明電晶體的可靠性。作為評價電晶體的可靠性的指標之一，有保持對閘極施加電場的狀態的GBT（Gate Bias Temperature：閘極偏置）應力測試。其中，相對於源極電位及汲極電位，對閘極施加正電位（正偏壓）的狀態下在高溫下保持的測試稱為PBTS（Positive Bias Temperature Stress）測試，對閘極施加負電位（負偏壓）的狀態下在高溫下保持的測試稱為NBTS（Negative Bias Temperature Stress）測試。此外，將在照射光的狀態下進行的PBTS測試及NBTS測試分別稱為PBTIS（Positive Bias Temperature Illumination Stress）測試及NBTIS（Negative Bias Temperature Illumination Stress）測試。
在n通道型電晶體中，使電晶體開啟狀態時對閘極施加正電位，因此PBTS測試的臨界電壓的變動量為作為電晶體的可靠性指標要著眼的重要因素之一。
藉由在半導體層中使用不包含鎵或鎵的含有率低的金屬氧化物，可以實現對於正偏壓施加的可靠性高的電晶體。也就是說，可以實現PBTS測試中的臨界電壓的變動量小的電晶體。此外，在使用含鎵的金屬氧化物時，鎵的含有率較佳為比銦的含有率低。由此，可以實現可靠性高的電晶體。
作為PBTS測試中的臨界電壓的變動的原因之一，可以舉出在半導體層和閘極絕緣層的介面或介面附近的缺陷態。缺陷態密度越大，PBTS測試中的劣化越顯著。藉由降低半導體層的與閘極絕緣層接觸的區域的鎵的含有率，可以抑制該缺陷態的生成。
作為藉由使用不包含鎵或鎵含有率低的金屬氧化物作為半導體層可以抑制PBTS測試中的臨界電壓的變動的理由例如為如下。包含在金屬氧化物中的鎵與其他金屬元素（例如銦或鋅）相比更容易抽吸氧。因此，可推測在包含較多的鎵的金屬氧化物與閘極絕緣層的介面，藉由鎵與閘極絕緣層中的過量氧鍵合，容易產生載子（這裡是電子）陷阱位點（trap site）。因此，當對閘極施加正電位時，在半導體層與閘極絕緣層的介面載子被俘獲，臨界電壓會變動。
更明確而言，在作為半導體層使用In-Ga-Zn氧化物的情況下，可以將銦的原子數比高於鎵的原子數比的金屬氧化物用於半導體層。更佳為使用鋅的原子數比大於鎵的原子數比的金屬氧化物。換言之，將金屬元素的原子數比滿足In＞Ga且Zn＞Ga的金屬氧化物用於半導體層。
例如，OS電晶體的半導體層可以使用金屬元素的原子數比為In：Ga：Zn=2：1：3、In：Ga：Zn=3：1：2、In：Ga：Zn=4：2：3、In：Ga：Zn=4：2：4.1、In：Ga：Zn=5：1：3、In：Ga：Zn=5：1：6、In：Ga：Zn=5：1：7、In：Ga：Zn=5：1：8、In：Ga：Zn=6：1：6、In：Ga：Zn=10：1：3、In：Ga：Zn=10：1：6、In：Ga：Zn=10：1：7、In：Ga：Zn=10：1：8、In：Ga：Zn=5：2：5、In：Ga：Zn=10：1：10、In：Ga：Zn=20：1：10、In：Ga：Zn=40：1：10或其附近的金屬氧化物。
OS電晶體的半導體層較佳為使用如下金屬氧化物：相對於所包含的金屬元素的原子數的鎵的原子數的比率高於0原子%且為50原子%以下，較佳為0.1原子%以上且40原子%以下，更佳為0.1原子%以上且35原子%以下，更佳為0.1原子%以上且30原子%以下，更佳為0.1原子%以上且25原子%以下，更佳為0.1原子%以上且20原子%以下，更佳為0.1原子%以上且15原子%以下，更佳為0.1原子%以上且10原子%以下。藉由降低半導體層中的鎵的含有率，可以實現對於PBTS測試的耐性高的電晶體。注意，藉由在金屬氧化物中含有鎵，具有不容易在金屬氧化物中產生氧空位（V O：Oxygen Vacancy）的效果。
作為OS電晶體的半導體層，也可以使用不包含鎵的金屬氧化物。例如，可以將In-Zn氧化物用於半導體層。此時，當提高包含在金屬氧化物中的相對於金屬元素的原子數的銦的原子數比時，可以提高電晶體的場效移動率。另一方面，當提高包含在金屬氧化物中的相對於金屬元素的原子數的鋅的原子數比時，金屬氧化物具有高結晶性，因此電晶體的電特性的變動得到抑制，可以提高可靠性。此外，作為半導體層也可以使用氧化銦等不包含鎵及鋅的金屬氧化物。藉由使用不包含鎵的金屬氧化物，尤其是可以使PBTS測試中的臨界電壓的變動極為小。
例如，可以作為半導體層使用包含銦及鋅的氧化物。此時，可以使用例如金屬元素的原子數比為In：Zn=2：3、In：Zn=4：1或其附近的金屬氧化物。
注意，以鎵為例進行說明，但也可以應用於使用元素M代替鎵的情況。作為半導體層較佳為使用銦的原子數比高於元素M的原子數比的金屬氧化物。此外，較佳為使用鋅的原子數比高於元素M的原子數比的金屬氧化物。
藉由作為半導體層使用元素M的含有率低的金屬氧化物，可以實現對於正偏壓施加具有高可靠性的電晶體。藉由將該電晶體用作需要對於正偏壓施加具有高可靠性的電晶體，可以實現具有高可靠性的半導體裝置。
接著，說明對於光的電晶體的可靠性。
由於光入射到電晶體，有時電晶體的電特性變動。尤其較佳的是，用於光有可能入射的區域的電晶體在光照射下的電特性變動小且對於光具有高可靠性。對於光的可靠性例如可以藉由NBTIS測試中的臨界電壓的變動量進行評價。
藉由提高用於半導體層的金屬氧化物的元素M的含有率，可以實現對於光具有高可靠性的電晶體。也就是說，可以實現NBTIS測試中的臨界電壓的變動量小的電晶體。明確而言，元素M的原子數比為銦的原子數比以上的金屬氧化物的能帶間隙更大，可以使電晶體的NBTIS測試中的臨界電壓的變動量減少。半導體層所包含的金屬氧化物的能帶間隙較佳為2.0eV以上，更佳為2.5eV以上，更佳為3.0eV以上，更佳為3.2eV以上，更佳為3.3eV以上，更佳為3.4eV以上，更佳為3.5eV以上。
例如，半導體層可以使用金屬元素的原子數比為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=1：3：2、In：M：Zn=1：3：3、In：M：Zn=1：3：4或其附近的金屬氧化物。
半導體層尤其可以適當地使用如下金屬氧化物：相對於所包含的金屬元素的原子數的元素M的原子數的比率為20原子%以上且70原子%以下，較佳為30原子%以上且70原子%以下，更佳為30原子%以上且60原子%以下，更佳為40原子%以上且60原子%以下，更佳為50原子%以上且60原子%以下。
在作為半導體層使用In-Ga-Zn氧化物時，可以使用相對於金屬元素的原子數的銦的原子數比為鎵的原子數比以下的金屬氧化物。例如，可以使用金屬元素的原子數比為In：Ga：Zn=1：1：1、In：Ga：Zn=1：1：1.2、In：Ga：Zn=1：3：2、In：Ga：Zn=1：3：3、In：Ga：Zn=1：3：4或其附近的金屬氧化物。
半導體層尤其較佳為使用如下金屬氧化物：相對於所包含的金屬元素的原子數的鎵的原子數的比率為20原子%以上且60原子%以下，較佳為20原子%以上且50原子%以下，更佳為30原子%以上且50原子%以下，更佳為40原子%以上且60原子%以下，更佳為50原子%以上且60原子%以下。
藉由對半導體層使用元素M的含有率高的金屬氧化物，可以實現對於光具有高可靠性的電晶體。藉由將該電晶體用作需要對於光具有高可靠性的電晶體，可以實現具有高可靠性的半導體裝置。
半導體層也可以具有包括兩個以上的金屬氧化物層的疊層結構。半導體層所包括的兩個以上的金屬氧化物層的組成也可以彼此相同或大致相同。藉由採用組成相同的金屬氧化物層的疊層結構，例如可以使用相同的濺射靶材形成，因此可以降低製造成本。
半導體層所包括的兩個以上的金屬氧化物層的組成也可以彼此不同。例如，可以適當地使用In：M：Zn=1：3：4[原子數比]或其附近的組成的第一金屬氧化物層以及設置於該第一金屬氧化物層上的In：M：Zn=1：1：1[原子數比]或其附近的組成的第二金屬氧化物層的疊層結構。此外，作為元素M特別較佳為使用鎵或鋁。例如，可以使用選自銦氧化物、銦鎵氧化物和IGZO中的任一個及IAZO、IAGZO和ITZO（註冊商標）中的任一個的疊層結構等。
作為半導體層較佳為使用具有結晶性的金屬氧化物層。例如，可以使用具有CAAC（c-axis aligned crystal）結構、多晶結構、微晶（nc：nano-crystal）結構等的金屬氧化物層。藉由將具有結晶性的金屬氧化物層用於半導體層，可以降低半導體層中的缺陷態密度，由此可以實現可靠性高的顯示裝置。
用於半導體層的金屬氧化物層的結晶性越高，越可以降低半導體層中的缺陷態密度。另一方面，藉由使用結晶性低的金屬氧化物層，可以實現能夠流過大電流的電晶體。
在利用濺射法形成金屬氧化物層時，形成時的基板溫度（載物台的溫度）越高，越可以形成結晶性高的金屬氧化物層。此外，相對於在形成時使用的沉積氣體整體的氧氣體的流量比率（以下，也稱為氧流量比）越高，越可以形成結晶性高的金屬氧化物層。
OS電晶體的半導體層也可以具有結晶性不同的兩個以上的金屬氧化物層的疊層結構。例如，可以具有第一金屬氧化物層及設置在該第一金屬氧化物層上的第二金屬氧化物層的疊層結構，第二金屬氧化物層可以包括其結晶性比第一金屬氧化物層高的區域。或者，第二金屬氧化物層可以包括其結晶性比第一金屬氧化物層低的區域。半導體層所包括的兩個以上的金屬氧化物層的組成也可以彼此相同或大致相同。藉由採用組成相同的金屬氧化物層的疊層結構，例如可以使用相同的濺射靶材形成，因此可以降低製造成本。例如，藉由使用相同的濺射靶材使氧流量比不同，可以形成結晶性不同的兩個以上的金屬氧化物層的疊層結構。
本實施方式所示的電晶體10根據設置在導電層113與導電層108之間的絕緣層的厚度決定通道長度L。因此，可以以高精度製造通道長度L短的電晶體。此外，也可以降低多個電晶體10間的特性不均勻。因此，包括電晶體10的半導體裝置的工作穩定，可以提高可靠性。此外，在特性不均勻降低時，半導體裝置的電路設計彈性得到提高，因此也可以降低工作電壓。由此，可以降低半導體裝置的功耗。
在半導體層114使用氧化物半導體時，絕緣層109及絕緣層111較佳為使用含氫的材料。藉由含氫的絕緣層與氧化物半導體接觸，該絕緣層接觸的區域的氧化物半導體中的氧空位增加，載子濃度增高。因此，該區域可以被用作源極區域或汲極區域。作為含氫的絕緣層，例如可以使用含矽、氮及氫的材料。明確而言，可以使用含氫的氮化矽或含氫的氮氧化矽等。
在半導體層114使用氧化物半導體時，作為與半導體層114接觸的導電層108及與半導體層114接觸的導電層113，較佳為使用氧化物半導體的氧空位增加的導電材料。例如，使用含氮的導電材料即可。例如，使用含鈦或鉭以及氮的導電材料即可。另外，也可以以與含氮的導電材料重疊的方式設置其他導電材料。此外，作為導電層108及導電層113，也可以使用銦錫氧化物（In-Sn氧化物，也稱為“ITO”）、含矽的銦錫氧化物（In-Si-Sn氧化物，也稱為“ITSO”）、銦鋅氧化物（In-Zn氧化物）或含鎢的銦鋅氧化物（In-W-Zn氧化物）等含氧的導電材料。
另一方面，絕緣層110較佳為使用氫得到降低且含氧的材料。例如，使用含矽及氧的材料即可。明確而言，使用氧化矽或氧氮化矽等。由於在氧化物半導體中氫為雜質元素，所以在作為氧化物半導體的半導體層114與氫得到降低且含氧的絕緣層110接觸時，與半導體層114的絕緣層110接觸的區域的載子濃度得到降低。另外，該區域的氧空位得到降低，電晶體10的特性穩定，由此可靠性得到提高。
在半導體層114使用氧化物半導體時，絕緣層110較佳為包含過量氧。在本說明書等中，過量氧是指藉由加熱脫離的氧。此外，在絕緣層110使用含過量氧的材料時，絕緣層109及絕緣層111較佳為使用不易使氧透過的材料。作為不易使氧透過的材料，例如可以使用包含鋁和鉿中的一個或兩個的氧化物、矽的氮化物等。藉由絕緣層109及絕緣層111使用不易使氧透過的材料，包含在絕緣層110中的過量氧不容易脫離到下層或上層。因此，可以對氧化物半導體供應充分的氧。例如，在含矽及氮的兩層絕緣層（絕緣層109、絕緣層111）之間包括含矽及氧的絕緣層（絕緣層110）即可。
在半導體層114使用氧化物半導體且絕緣層109及絕緣層111使用含氫的材料時，半導體層114的與導電層113接觸的區域及半導體層114的與絕緣層111接觸的區域被用作源極（源極區域）和汲極（汲極區域）中的一個。此外，半導體層114的與導電層108接觸的區域及半導體層114的與絕緣層109接觸的區域被用作源極（源極區域）和汲極（汲極區域）中的另一個。因此，根據絕緣層110的厚度t決定電晶體10的通道長度L（參照圖2A）。
絕緣層109及絕緣層111也可以使用不包含氫或者氫極少的材料。例如，也可以使用氫極少的氮化矽或氫極少的氮氧化矽等。此時，半導體層114的與絕緣層109接觸的區域及半導體層114的與絕緣層111接觸的區域的載子濃度不變高。因此，半導體層114的與導電層113接觸的區域被用作源極（源極區域）和汲極（汲極區域）中的一個。此外，半導體層114的與導電層108接觸的區域被用作源極（源極區域）和汲極（汲極區域）中的另一個。此時，絕緣層109、絕緣層110及絕緣層111的厚度總和的厚度ts為電晶體10的通道長度L（參照圖2A）。
在本實施方式中，在導電層108與導電層113之間包括三層絕緣層（絕緣層109、絕緣層110、絕緣層111），但在導電層108與導電層113之間的絕緣層的層數不侷限於此。在導電層108與導電層113之間的絕緣層也可以為一層或兩層或者四層以上。
藉由半導體層114設置在開口112中，開口112的周長p為電晶體10的通道寬度W（參照圖2C）。周長p例如根據絕緣層110的厚度t的一半（t/2）的位置或厚度ts的一半（ts/2）的位置求出即可。注意，根據需要，也可以將開口112的任意的位置的周長設定為通道寬度W。例如，也可以將開口112的最下部的周長p設定為通道寬度W或者將開口112的最上部的周長p設定為通道寬度W。
在圖2C中，以圓形示出從Z方向看的開口112的輪廓（平面形狀），但不侷限於此。例如，從Z方向看的開口112的輪廓也可以為橢圓形（參照圖2D）或矩形（參照圖2E）。注意，圖2E示出角部彎曲的矩形。此外，例如，從Z方向看的開口112的輪廓也可以為包括直線部和曲線部中的一個或兩個的形狀（參照圖2F）。
在根據本發明的一個實施方式的電晶體10中，在閘極與源極間產生的寄生電容的電容值與在閘極與汲極間產生的寄生電容的電容值不同。明確而言，在導電層113與導電層116之間產生的電容（電容器C1）與在導電層108與導電層116之間產生的電容（電容器C2）中，電容器C1的電容值比電容器C2的電容值大（參照圖1D及圖2B）。
圖3A及圖3B示出與圖1A同樣的平面圖。在從Z方向看根據本發明的一個實施方式的電晶體10時，導電層116以在開口112的周邊部圍繞開口112的方式與導電層113重疊，並在開口112的底部與導電層113重疊。
在圖3A中，對在從Z方向看時用作電容器C1的區域附上陰影線。導電層113與導電層116隔著半導體層114及絕緣層115彼此重疊的區域被用作電容器C1（參照圖2B及圖3A）。注意，在圖3A中省略絕緣層115的記載。
在圖3B中，對在從Z方向看時用作電容器C2的區域附上陰影線。在開口112的底部，導電層108與導電層116的隔著半導體層114及絕緣層115彼此重疊的區域被用作電容器C2（參照圖2B及圖3B）。注意，在圖3B中省略絕緣層115的記載。
從圖3A及圖3B可知用作電容器C2的區域的面積比用作電容器C1的區域的面積大。藉由用作電容器C2的區域的面積比用作電容器C1的區域的面積大，電容器C1的電容值比電容器C2大。
在為了改變電容器C2的電容值改變導電層108與導電層116的重疊面積時，改變開口112的形狀，由此開口112的周長p變化。由於周長p的變化直接影響到電晶體10的電特性，所以電容器C2的電容值的調整很困難。
另一方面，導電層116與導電層113的重疊面積的調整很容易，而且也不容易對電晶體10的電特性產生影響。例如，藉由增加導電層116與導電層113的重疊面積，可以增大電容器C1的電容值。
如圖4A的剖面圖所示，也可以在絕緣層110中設置接近半導體層114的導電層131。此外，導電層131以不與半導體層114接觸的方式設置。此外，導電層131較佳為以圍繞半導體層114的方式設置。藉由導電層131不與半導體層114接觸而以接近半導體層114的方式設置，導電層131可以被用作電晶體10的背閘極電極。因此，圖4A所示的電晶體10被用作包括背閘極（背閘極電極）的電晶體。此外，圖4B是圖4A所示的電晶體10的等效電路圖。
在此，說明背閘極電極。一般而言，背閘極電極由導電層形成，並以半導體層的通道形成區域由閘極電極與背閘極電極夾住的方式配置。因此，背閘極電極具有與閘極電極同樣的功能。背閘極電極的電位也可以與閘極電極相等，也可以是GND電位或任意電位。藉由使閘極電極與背閘極電極電連接，可以增大電晶體的通態電流。此外，藉由背閘極電極的電位不與閘極電極相等而獨立改變，可以改變電晶體的臨界電壓。
藉由將多個電晶體10並聯連接，可以增大外觀上的電晶體10的通道寬度W。藉由增大通道寬度W，電晶體10處於開啟狀態時的源極與汲極間的電阻值變小，可以增大開啟狀態時的Id。
圖5A是包括電晶體10a及電晶體10b的電晶體10的平面圖。圖5B是沿著圖5A中的A1-A2的點劃線所示的部分的剖面圖。圖5C是包括電晶體10a及電晶體10b的電晶體10的立體圖。圖5D是包括電晶體10a及電晶體10b的電晶體10的等效電路圖。為了容易理解電晶體10的結構，在圖5A及圖5C中省略電晶體10的組件的記載的一部分。
電晶體10a及電晶體10b具有與參照圖1A至圖1D及圖2A至圖2F說明的電晶體10同樣的結構。電晶體10a設置在包括開口112a的區域，電晶體10b設置在包括開口112b的區域。開口112a及開口112b可以與開口112同樣地形成。
導電層108的一部分被用作電晶體10a的源極電極和汲極電極中的一個，導電層108的其他一部分被用作電晶體10b的源極電極和汲極電極中的一個。另外，導電層113的一部分被用作電晶體10a的源極電極和汲極電極中的另一個，導電層113的其他一部分被用作電晶體10b的源極電極和汲極電極中的另一個。另外，導電層116的一部分被用作電晶體10a的閘極電極，導電層116的其他一部分被用作電晶體10b的閘極電極。
在說明圖5D的等效電路圖時，電晶體10a的源極和汲極中的一個與電晶體10b的源極和汲極中的一個電連接，電晶體10a的源極和汲極中的另一個與電晶體10b的源極和汲極中的另一個電連接。此外，電晶體10a的閘極與電晶體10b的閘極電連接。因此，電晶體10a及電晶體10b的開啟狀態與關閉狀態同時切換，並被用作一個電晶體10。
＜邏輯電路＞ 電晶體10可以用於各種電路。對使用電晶體10的邏輯電路的結構例子進行說明。
＜反相器電路＞ 作為使用電晶體10的邏輯電路的結構例子，說明用作反相器電路（也稱為“NOT電路”或“反轉電路”）的半導體裝置100A的結構例子。半導體裝置100A是根據本發明的一個實施方式的半導體裝置。
圖6是半導體裝置100A的平面圖。圖7A是沿著圖6中的A1-A2-A3的點劃線所示的部分的剖面圖。圖7B是沿著圖6中的A4-A2-A3的點劃線所示的部分的剖面圖。圖8A及圖8B是半導體裝置100A的等效電路圖。圖8C示出反相器電路的電路符號。
首先，參照圖8A的等效電路圖說明半導體裝置100A的電路結構。
半導體裝置100A包括電晶體10[1]、電晶體10[2]、電晶體10[3]以及電容器Cb。此外，半導體裝置100A包括兩個輸入端子（端子INB、端子IN）及一個輸出端子（端子OUT）（參照圖8A）。端子IN被輸入電位H或電位L，端子INB被輸入端子IN的反轉信號。
在本說明書等中，供應到端子IN及端子INB的信號也稱為“輸入信號”。端子IN及端子INB的電位也稱為“輸入電位”。供應到端子OUT的信號也稱為“輸出信號”。端子OUT的電位也稱為“輸出電位”。
如圖8A的等效電路所示，電晶體10[1]的源極和汲極中的一個與端子INB電連接。此外，電晶體10[1]的閘極與導電層116[1]電連接。另外，電晶體10[1]的源極和汲極中的另一個與電容器Cb的一個端子及電晶體10[2]的閘極電連接。電晶體10[1]的源極和汲極中的另一個、電容器Cb的一個端子及電晶體10[2]的閘極電連接的區域被用作節點FN。
電晶體10[2]的源極和汲極中的一個與導電層108[2]電連接。電晶體10[2]的源極和汲極中的另一個與電容器Cb的另一個端子、端子OUT及電晶體10[3]的源極和汲極中的一個電連接。此外，電晶體10[3]的源極和汲極中的另一個與導電層193電連接。另外，電晶體10[3]的閘極與導電層116[3]電連接。
在半導體裝置100A中，輸入到端子IN的信號的反轉信號從端子OUT輸出。因此，在圖8C中省略端子INB的記載。
半導體裝置100A是只由n通道型電晶體構成的單極性反相器電路。由於在半導體裝置100A的結構中不使用p通道型電晶體，所以可以降低製造成本。此外，由於不需要形成p通道型電晶體的製程，所以製造期間縮短，良率也得到提高。注意，根據需要半導體裝置100A也可以使用p通道型電晶體。
接著，說明半導體裝置100A的疊層結構例子。半導體裝置100A在絕緣層102上包括導電層108[1]、導電層108[2]及導電層108[3]（參照圖7A及圖7B）。導電層108[1]、導電層108[2]及導電層108[3]可以與上述導電層108同樣地形成。另外，在絕緣層111上包括導電層113[1]、導電層113[2]及導電層113[3]。導電層113[1]、導電層113[2]及導電層113[3]可以與上述導電層113同樣地形成。
半導體裝置100A在與導電層108[1]重疊的區域包括開口112[1]，在與導電層108[2]重疊的區域包括開口112[2]，在與導電層108[3]重疊的區域包括開口112[3]。開口112[1]、開口112[2]及開口112[3]可以與上述開口112同樣地形成。
半導體裝置100A在導電層113[1]及導電層108[1]上包括具有與開口112[1]重疊的區域的半導體層114[1]，在絕緣層115上包括具有與半導體層114[1]重疊的區域的導電層116[1]。另外，半導體裝置100A在導電層113[2]及導電層108[2]上包括具有與開口112[2]重疊的區域的半導體層114[2]，在絕緣層115上包括具有與半導體層114[2]重疊的區域的導電層116[2]。此外，半導體裝置100A在導電層113[3]及導電層108[3]上包括具有與開口112[3]重疊的區域的半導體層114[3]，在絕緣層115上包括具有與半導體層114[3]重疊的區域的導電層116[3]。
半導體層114[1]、半導體層114[2]及半導體層114[3]可以與上述半導體層114同樣地形成。導電層116[1]、導電層116[2]及導電層116[3]可以與導電層116同時形成。
電晶體10[1]包括導電層108[1]、半導體層114[1]、導電層113[1]及導電層116[1]構成。電晶體10[2]包括導電層108[2]、半導體層114[2]、導電層113[2]及導電層116[2]構成。電晶體10[3]包括導電層108[3]、半導體層114[3]、導電層113[3]及導電層116[3]構成。電晶體10[1]、電晶體10[2]及電晶體10[3]具有與電晶體10同樣的結構。此外，電晶體10[1]、電晶體10[2]及電晶體10[3]也可以使用包括背閘極的電晶體。
半導體裝置100A在與導電層108[1]重疊的區域在絕緣層115、絕緣層111、絕緣層110及絕緣層109中設置開口121。在開口121中導電層116[2]與導電層108[1]電連接。
藉由導電層116[2]與導電層108[1]電連接，可以使用電晶體10[2]的電容器C1作為電容器Cb。藉由作為電容器Cb使用電晶體10[2]的電容器C1，不需要另行設置電容器Cb，因此可以實現佔有面積小的半導體裝置（參照圖7A及圖8B）。因此，較佳為使導電層116[2]與導電層108[1]電連接。
半導體裝置100A在與導電層108[3]重疊的區域在絕緣層115、絕緣層111、絕緣層110及絕緣層109中設置開口122。在開口122中，導電層113[2]與導電層108[3]電連接。
半導體裝置100A在絕緣層117上包括絕緣層187。絕緣層187較佳為被用作減少因形成在下層的電晶體、電容器、佈線等所導致的步階的平坦化層。作為平坦化層，較佳為有機絕緣膜。此外，也可以在絕緣層187使用無機材料或有機材料形成之後對絕緣層187進行利用CMP處理等的平坦化處理。
半導體裝置100A在絕緣層187上包括導電層191、導電層192及導電層193。導電層191、導電層192及導電層193可以用與其他導電層同樣的材料及方法形成。
半導體裝置100A在與導電層113[1]重疊的區域、與導電層113[2]重疊的區域及與導電層113[3]重疊的區域的每一個在絕緣層187、絕緣層117及絕緣層115中形成開口。
導電層191在與導電層113[1]重疊的開口中與導電層113[1]電連接。導電層192在與導電層113[2]重疊的開口中與導電層113[2]電連接。導電層193在與導電層113[3]重疊的開口中與導電層113[3]電連接。
在半導體裝置100A中，導電層191被用作端子INB，導電層192被用作端子OUT，導電層116[3]被用作端子IN。
在圖8A及圖8B的電路圖所示的半導體裝置100A中，作為電容器Cb使用電晶體10[2]的電容器C1。由此，重要的是作為電晶體10[2]使用根據本發明的一個實施方式的電晶體（縱向通道型電晶體）。因此，電晶體10[2]以外的電晶體也可以由具有其他結構的電晶體構成。注意，為了實現佔有面積得到減小的半導體裝置，較佳為在半導體裝置100A中多使用根據本發明的一個實施方式的電晶體。因此，較佳為作為半導體裝置100A所包括的所有電晶體使用根據本發明的一個實施方式的電晶體。
接著，說明半導體裝置100A的工作例子。圖9是說明半導體裝置100A的工作例子的時序圖。圖10A、圖10B、圖11A及圖11B是說明半導體裝置100A的工作例子的電路圖。
在圖式等中，為了表示佈線及電極等的電位，有時在與佈線及電極相鄰的位置附上表示電位H的“H”或者表示電位L的“L”。此外，有時對發生電位變化的佈線及電極以帶框的形式附上“H”或“L”。此外，在電晶體處於關閉狀態下，有時在該電晶體上重疊地附上符號“×”。此外，有時附上表示電流流過的箭頭。
導電層116[1]及導電層108[2]被供應電位H（VDD），導電層193（導電層113[3]）被供應電位L（VSS）。作為初始狀態（時刻T1之前的狀態），端子INB（導電層191及導電層113[1]）被供應電位H，端子IN（導電層116[3]）被供應電位L。因此，端子OUT（導電層192及導電層113[2]）具有電位H。
在時刻T1（參照圖9、圖10A），端子INB被供應電位L，端子IN被供應電位H。在端子INB被供應電位L時，節點FN的電位成為電位L，電晶體10[2]成為關閉狀態。此外，在端子IN被供應電位H時，電晶體10[3]成為開啟狀態，所以端子OUT的電位成為電位L。
在時刻T2（參照圖9、圖10B），在端子INB被供應電位H且端子IN被供應電位L時，電晶體10[3]成為關閉狀態。此外，節點FN的電位成為比電位H低電晶體10[1]的Vth的電位（電位H-Vth）。這裡，電位H-Vth的值為Vth以上。因此，電晶體10[2]成為開啟狀態，端子OUT的電位上升。在時刻T2，由於節點FN的電位（電晶體10[2]的閘極電位）為電位H-Vth，所以端子OUT的電位成為電位H-Vth-Vth。
端子OUT與節點FN藉由電容器Cb連接（電容耦合）。因此，隨著端子OUT的電位上升，節點FN的電位也上升。在節點FN的電位上升時，電晶體10[1]成為關閉狀態，節點FN成為浮動狀態。電容器Cb被用作自舉電容。藉由端子OUT與節點FN由電容器Cb進行電容耦合，節點FN的電位上升至電位H-Vth+電位H（2×電位H-Vth）（時刻T2a。參照圖9、圖11A）。由於該電位為比電位H+Vth高的電位，所以端子OUT的電位可以為電位H。
在時刻T3（參照圖9、圖11B），在端子INB被供應電位L且端子IN被供應電位H時，電晶體10[2]成為關閉狀態，電晶體10[3]成為開啟狀態，端子OUT被供應電位L。
如上所述，根據本發明的一個實施方式的半導體裝置100A具有將輸入到端子IN的信號的反轉信號輸出到端子OUT的功能。此外，藉由根據本發明的一個實施方式的半導體裝置100A包括用作自舉電容的電容器Cb，可以確實地將端子OUT的電位設定為電位H。因此，根據本發明的一個實施方式的半導體裝置100A具有放大因傳送損失等衰減的輸入信號的振幅而輸出的功能。
藉由構成半導體裝置100A的電晶體使用電晶體10，可以減小半導體裝置100A的佔有面積。此外，藉由構成半導體裝置100A的電晶體使用電晶體10，可以使用電容器C1作為電容器Cb。因此，不需要另行設置電容器Cb，可以進一步減小半導體裝置100A的佔有面積。
根據本發明的一個實施方式的半導體裝置100A包括用作輸入端子的端子IN及端子INB，藉由端子INB被輸入端子IN的反轉信號，電晶體10[2]和電晶體10[3]中的一個成為關閉狀態。因此，可以明顯減少導電層108[2]與導電層193間流過的電流（也稱為“貫通電流”）。由此，可以實現功耗低的半導體裝置100A。
為了更確實地使半導體裝置100A工作，在節點FN與導電層116[1]間產生的寄生電容的電容值較佳為比電容器Cb的電容值小。因此，在電晶體10[1]中，較佳的是，電容器C1配置在端子INB與導電層116[1]之間，電容器C2配置在節點FN與導電層116[1]之間（參照圖12A）。因此，導電層116[2]較佳為與導電層108[1]電連接。此外，導電層113[1]較佳為與導電層191電連接。
在電晶體10[3]中，電容器C1與電容器C2也可以調換。注意，在電晶體10[3]中導電層193一側被用作源極，端子OUT一側被用作汲極。因此，為了更確實地保持電晶體10[3]的開啟狀態及關閉狀態，較佳的是，電容器C1配置在源極一側且電容器C2配置在汲極一側。因此，導電層116[2]較佳為與導電層108[3]電連接。此外，導電層113[3]較佳為與導電層193電連接。
圖12B示出半導體裝置100A的變形例子的半導體裝置100Aa的等效電路圖。半導體裝置100Aa在電晶體10[3]中在端子OUT一側配置電容器C1且在導電層193一側配置電容器C2。
圖13是半導體裝置100Aa的平面圖。圖14A是沿著圖13中的A1-A2-A3的點劃線所示的部分的剖面圖。圖14B是沿著圖13中的A4-A2-A3的點劃線所示的部分的剖面圖。
半導體裝置100Aa包括導電層113[2]與導電層108[3]重疊的區域，在該區域中形成電晶體10[3]。在半導體裝置100A中為了使導電層113[2]與導電層108[3]電連接，導電層113[2]在與導電層108[3]重疊的區域設置開口122，半導體裝置100Aa不需要使導電層113[2]與導電層108[3]電連接，所以不需要形成開口122。因此，可以使半導體裝置100Aa的佔有面積比半導體裝置100A小。
半導體裝置100Aa在與導電層108[3]重疊的區域在絕緣層115、絕緣層111、絕緣層110及絕緣層109中設置開口127。開口127可以在與開口121相同的製程中形成。此外，在絕緣層115上設置覆蓋開口127的導電層132。導電層132可以使用與導電層116相同的材料以及相同的製程形成。導電層132在開口127的底部與導電層108[3]電連接。此外，在半導體裝置100Aa中，導電層193在與導電層132重疊的開口中與導電層132電連接。
使用半導體裝置100Aa示出的技術思想也可以用於後述的半導體裝置100B及半導體裝置100C等。
電晶體10[1]、電晶體10[2]及電晶體10[3]的每一個也可以由並聯連接的多個電晶體構成。圖15示出半導體裝置100A的電路結構例子。
圖15示出電晶體10[1]由並聯連接的e個（e為2以上的整數）電晶體10（電晶體10[1]1、電晶體10[1]2至電晶體10[1]e）構成的例子。此外，圖15示出電晶體10[2]由並聯連接的f個（f為2以上的整數）電晶體10（電晶體10[2]1、電晶體10[2]2至電晶體10[2]f）構成的例子。另外，圖15示出電晶體10[3]由並聯連接的g個（g為2以上的整數）電晶體10（電晶體10[3]1、電晶體10[3]2至電晶體10[3]g）構成的例子。此外，e、f及g都既可以為相同的數位，又可以為不同的數位。此外，e、f和g中的兩個也可以為相同的數位。
藉由增加包括在電晶體10[1]中的電晶體的並列數，可以提高半導體裝置100A的工作速度。就是說，可以縮短從端子IN被輸入信號（電位）到對應於該信號的信號從端子OUT輸出的時間（延遲時間）。
根據本發明的一個實施方式的半導體裝置100A為具有高輸入阻抗及低輸出阻抗的半導體裝置。藉由增加電晶體10[2]的並列數，可以進一步降低從半導體裝置100A的端子OUT輸出電位H時的輸出阻抗。此外，藉由增加電晶體10[3]的並列數，可以進一步降低從半導體裝置100A的端子OUT輸出電位L時的輸出阻抗。
也可以將根據本發明的一個實施方式的電晶體10用於圖16A至圖16C的每一個所示的反相器電路。圖16A至圖16C所示的反相器電路包括一個輸入端子（端子IN）及一個輸出端子（端子OUT）。
圖16A所示的反相器電路具有與半導體裝置100A的電晶體10[2]及電晶體10[3]的連接結構相似的結構。在圖16A所示的反相器電路中，電晶體10[2]的閘極及源極和汲極中的一個與導電層108[2]電連接，源極和汲極中的另一個與端子OUT及電晶體10[3]的源極和汲極中的一個電連接。此外，電晶體10[3]的源極和汲極中的另一個與導電層193電連接，電晶體10[3]的閘極與端子IN電連接。
在圖16A所示的反相器電路中，在端子IN被供應電位L時，供應到端子OUT的電位成為比電位H低電晶體10[2]的Vth的電位。此外，在端子IN被供應電位H時，在導電層108[2]與導電層193間容易產生貫通電流。注意，圖16A所示的反相器電路可以減少構成反相器電路的電晶體的數量。此外，藉由作為包括在圖16A所示的反相器電路中的電晶體使用根據本發明的一個實施方式的縱向通道型電晶體，可以實現佔有面積小的反相器電路。
在半導體裝置100A中可以允許輸出電位的降低時，也可以將電晶體10[2]的電容器C2設置在電晶體10[2]的源極一側（端子OUT一側）且將電容器C1設置在電晶體10[2]的汲極一側。此時，導電層108[2]與導電層192（端子OUT）電連接，導電層113[2]被供應電位H（VDD）。注意，該技術思想除了半導體裝置100A以外還可以用於半導體裝置100Aa以及後述的半導體裝置100B及半導體裝置100C等。
圖16B所示的反相器電路具有圖8A所示的半導體裝置100A所包括的電晶體10[1]的源極和汲極中的一個與電晶體10[1]的閘極電連接且不設置端子INB的結構。明確而言，導電層191（或導電層113[1]）與導電層116[1]電連接。
圖16B所示的反相器電路在端子IN被供應電位H時在導電層108[2]與導電層193間容易產生貫通電流。另一方面，藉由包括自舉電容（電容器Cb），在端子IN被供應電位L時可以確實地從端子OUT輸出電位H。此外，由於其輸入端子的數量比圖8A所示的半導體裝置100A少，所以可以實現佔有面積更小的反相器電路。
圖16C所示的反相器電路具有從圖16B所示的半導體裝置100A刪掉電晶體10[1]而附加圖16A所示的反相器電路的結構。在圖16C所示的反相器電路中，電晶體10[2]的源極和汲極中的一個與導電層108[2]、電晶體10[4]的源極和汲極中的一個及電晶體10[4]的閘極電連接。此外，電晶體10[2]的閘極與電容器Cb的一個端子、電晶體10[4]的源極和汲極中的另一個及電晶體10[5]的源極和汲極中的一個電連接。另外，電晶體10[5]的源極和汲極中的另一個與電晶體10[3]的源極和汲極中的另一個及導電層193電連接。此外，電晶體10[3]的閘極及電晶體10[5]的閘極與端子IN電連接。
作為包括在圖16C所示的反相器電路中的電晶體，較佳為使用根據本發明的一個實施方式的縱向通道型電晶體。較佳為至少作為圖16C所示的反相器電路的電晶體10[2]使用根據本發明的一個實施方式的縱向通道型電晶體。明確而言，以在電晶體10[2]的源極和汲極中的一個與閘極之間配置電容器C2且在電晶體10[2]的源極和汲極中的另一個與閘極之間配置電容器C1的方式配置根據本發明的一個實施方式的電晶體即可。
藉由其電容值比電容器C2大的電容器C1配置在電晶體10[2]的源極和汲極中的另一個與閘極之間，可以使用電容器C1作為電容器Cb。因此，不需要另行設置電容器Cb，可以實現佔有面積小的反相器電路。
圖16C所示的反相器電路在端子IN被供應電位H時在導電層108[2]與導電層193間容易產生貫通電流。另一方面，藉由包括自舉電容（電容器Cb），在端子IN被供應電位L時可以確實地從端子OUT輸出電位H。
＜NAND電路＞ 作為使用電晶體10的邏輯電路的結構例子，說明用作NAND電路（也稱為“與非電路”）的半導體裝置100B的結構例子。半導體裝置100B是根據本發明的一個實施方式的半導體裝置。
圖17是半導體裝置100B的平面圖。圖18A是沿著圖17中的A1-A2-A3的點劃線所示的部分的剖面圖。圖18B是沿著圖17中的A4-A5的點劃線所示的部分的剖面圖。圖19是沿著圖17中的A2-A6的點劃線所示的部分的剖面圖。圖21A及圖21B是半導體裝置100B的等效電路圖。圖22A示出NAND電路的電路符號。此外，圖22B是示出輸入到端子IN1及端子IN2的信號與輸出到端子OUT信號的組合的圖。圖22C示出NAND電路、NOT電路及AND電路的電路符號。
首先，參照圖21A的等效電路圖說明半導體裝置100B的電路結構例子。
半導體裝置100B包括電晶體10[1]、電晶體10[2]、電晶體10[3]、電晶體10[4]、電晶體10[5]及電晶體10[6]以及電容器Cba及電容器Cbb。此外，半導體裝置100B包括四個輸入端子（端子IN1、端子IN1B、端子IN2、端子IN2B）及一個輸出端子（端子OUT）（參照圖21A）。端子IN1被輸入電位H或電位L，端子IN1B被輸入端子IN1的反轉信號。此外，端子IN2被輸入電位H或電位L，端子IN2B被輸入端子IN2的反轉信號。
在本說明書等中，與端子IN及端子INB同樣地，將供應到端子IN1、端子IN1B、端子IN2及端子IN2B的信號也稱為“輸入信號”。
電晶體10[1]的源極和汲極中的一個與端子IN1B電連接。此外，電晶體10[1]的閘極與導電層116[1]電連接。另外，電晶體10[1]的源極和汲極中的另一個與電容器Cba的一個端子及電晶體10[2]的閘極電連接。電晶體10[1]的源極和汲極中的另一個、電容器Cba的一個端子及電晶體10[2]的閘極電連接的區域被用作節點FNa。
電晶體10[2]的源極和汲極中的一個與導電層108[2]電連接。電晶體10[2]的源極和汲極中的另一個與電容器Cba的另一個端子、端子OUT及電晶體10[3]的源極和汲極中的一個電連接。另外，電晶體10[3]的源極和汲極中的另一個與電晶體10[4]的源極和汲極中的一個電連接。此外，電晶體10[4]的源極和汲極中的另一個與導電層193電連接。另外，電晶體10[3]的閘極與端子IN1電連接，電晶體10[4]的閘極與端子IN2電連接。
電晶體10[5]的源極和汲極中的一個與端子IN2B電連接。此外，電晶體10[5]的閘極與導電層116[5]電連接。另外，電晶體10[5]的源極和汲極中的另一個與電容器Cbb的一個端子及電晶體10[6]的閘極電連接。電晶體10[5]的源極和汲極中的另一個、電容器Cbb的一個端子及電晶體10[6]的閘極電連接的區域被用作節點FNb。
電晶體10[6]的源極和汲極中的一個與導電層108[6]電連接。電晶體10[6]的源極和汲極中的另一個與電容器Cbb的另一個端子、端子OUT及電晶體10[3]的源極和汲極中的一個電連接。
半導體裝置100B根據輸入到端子IN1及端子IN2的信號的組合決定輸出到端子OUT的信號。因此，示出半導體裝置100B的電路符號的圖22A及圖22C中省略端子IN1B及端子IN2B的記載。
如圖22B所示，在半導體裝置100B中，在端子IN1及端子IN2被輸入電位H時，電位L輸出到端子OUT。此外，在端子IN1及端子IN2中的一個或兩個被輸入電位L時，電位H輸出到端子OUT。
藉由作為NAND電路的半導體裝置100B的端子OUT與作為NOT電路的半導體裝置100A的端子IN連接，可以實現AND電路（參照圖22C）。
如圖21A所示，半導體裝置100B是只由n通道型電晶體構成的單極性NAND電路。由於在半導體裝置100B的結構中不使用p通道型電晶體，所以可以降低製造成本。此外，由於不需要形成p通道型電晶體的製程，所以製造期間得到縮短，而且良率也得到提高。注意，根據需要半導體裝置100B也可以使用p通道型電晶體。
接著，參照圖17至圖19說明半導體裝置100B的平面結構例子及疊層結構例子。
半導體裝置100B在絕緣層102上包括導電層108[1]、導電層108[2]、導電層108[3]、導電層108[4]、導電層108[5]及導電層108[6]（參照圖18A、圖18B及圖19）。導電層108[1]至導電層108[6]可以與上述導電層108同樣地形成。此外，在絕緣層111上包括導電層113[1]、導電層113[2]、導電層113[3]、導電層113[4]及導電層113[5]。導電層113[1]至導電層113[5]可以與上述導電層113同樣地形成。
半導體裝置100B在與導電層108[1]重疊的區域包括開口112[1]，在與導電層108[2]重疊的區域包括開口112[2]，在與導電層108[3]重疊的區域包括開口112[3]，在與導電層108[4]重疊的區域包括開口112[4]，在與導電層108[5]重疊的區域包括開口112[5]，在與導電層108[6]重疊的區域包括開口112[6]。開口112[1]至開口112[6]可以與上述開口112同樣地形成。
半導體裝置100B在導電層113[1]及導電層108[1]上包括具有與開口112[1]重疊的區域的半導體層114[1]，在絕緣層115上包括具有與半導體層114[1]重疊的區域的導電層116[1]。半導體裝置100B在導電層113[2]及導電層108[2]上包括具有與開口112[2]重疊的區域的半導體層114[2]，在絕緣層115上包括具有與半導體層114[2]重疊的區域的導電層116[2]。
半導體裝置100B在導電層113[3]及導電層108[3]上包括具有與開口112[3]重疊的區域的半導體層114[3]，在絕緣層115上包括具有與半導體層114[3]重疊的區域的導電層116[3]。半導體裝置100B在導電層113[4]及導電層108[4]上包括具有與開口112[4]重疊的區域的半導體層114[4]，在絕緣層115上包括具有與半導體層114[4]重疊的區域的導電層116[4]。
半導體裝置100B在導電層113[5]及導電層108[5]上包括具有與開口112[5]重疊的區域的半導體層114[5]，在絕緣層115上包括具有與半導體層114[5]重疊的區域的導電層116[5]。此外，半導體裝置100B在導電層113[2]及導電層108[6]上包括具有與開口112[6]重疊的區域的半導體層114[6]，在絕緣層115上包括具有與半導體層114[6]重疊的區域的導電層116[6]。
半導體層114[1]至半導體層114[6]可以與上述半導體層114同樣地形成。導電層116[1]至導電層116[6]可以與上述導電層116同樣地形成。
半導體裝置100B在與導電層108[1]重疊的區域在絕緣層115、絕緣層111、絕緣層110及絕緣層109中設置開口121（參照圖17及圖18A）。在開口121中，導電層116[2]與導電層108[1]電連接。
半導體裝置100B在與導電層108[2]重疊的區域在絕緣層115、絕緣層111、絕緣層110及絕緣層109中設置開口125（參照圖17及圖18A）。在開口125中，導電層116[7]與導電層108[2]電連接。
半導體裝置100B在與導電層108[5]重疊的區域在絕緣層115、絕緣層111、絕緣層110及絕緣層109中設置開口124（參照圖17及圖18B）。在開口124中，導電層116[6]與導電層108[5]電連接。
半導體裝置100B在與導電層108[3]重疊的區域在絕緣層111、絕緣層110及絕緣層109中設置開口122（參照圖17及圖19）。在開口122中，導電層113[2]與導電層108[3]電連接。
半導體裝置100B在與導電層108[4]重疊的區域在絕緣層111、絕緣層110及絕緣層109中設置開口123（參照圖17及圖19）。在開口123中，導電層113[3]與導電層108[4]電連接。
藉由導電層116[2]與導電層108[1]電連接，可以使用電晶體10[2]的電容器C1作為電容器Cba。藉由作為電容器Cba使用電晶體10[2]的電容器C1，不需要另行設置電容器Cba，因此，可以實現佔有面積小的半導體裝置（參照圖18A）。因此，較佳為使導電層116[2]與導電層108[1]電連接。
藉由導電層116[6]與導電層108[5]電連接，可以使用電晶體10[6]的電容器C1作為電容器Cbb。藉由作為電容器Cbb使用電晶體10[6]的電容器C1，不需要另行設置電容器Cbb，因此可以實現佔有面積小的半導體裝置（參照圖18B）。因此較佳為使導電層116[6]與導電層108[5]電連接。
半導體裝置100B與半導體裝置100A同樣地在絕緣層117上包括絕緣層187。絕緣層187較佳為被用作減少因形成在下層的電晶體、電容器、佈線等產生的步階的平坦化層。
半導體裝置100B在絕緣層187上包括導電層191、導電層192、導電層193及導電層194（參照圖18A、圖18B及圖19）。導電層191至導電層194可以使用與其他導電層同樣的材料及方法形成。
半導體裝置100B在與導電層113[1]重疊的區域、與導電層113[2]重疊的區域、與導電層113[4]重疊的區域及與導電層113[5]重疊的區域的每一個在絕緣層187、絕緣層117及絕緣層115中形成開口。
導電層191在與導電層113[1]重疊的開口中與導電層113[1]電連接。導電層192在與導電層113[2]重疊的開口中與導電層113[2]電連接。導電層193在與導電層113[4]重疊的開口中與導電層113[4]電連接。導電層194在與導電層113[5]重疊的開口中與導電層113[5]電連接。
在半導體裝置100B中，導電層191被用作端子IN1B，導電層116[3]被用作端子IN1。此外，導電層194被用作端子IN2B，導電層116[4]被用作端子IN2，導電層192被用作端子OUT。
圖20是圖17所示的平面結構的變形例子。在圖20的平面結構中，導電層116[1]兼作導電層116[5]及導電層116[7]。此外，在圖20的平面結構中，導電層108[2]兼作導電層108[6]。
沿著圖20中的A1-A2-A3的點劃線所示的部分的剖面圖相當於圖18A所示的剖面圖。此時，將圖18A所示的導電層116[7]換稱為導電層116[1]即可。此外，沿著圖20中的A4-A5的點劃線所示的部分的剖面圖相當於圖18B所示的剖面圖。此時，將圖18B所示的導電層116[5]換稱為導電層116[1]即可。另外，將圖18B所示的導電層108[6]換稱為導電層108[2]即可。另外，沿著圖20中的A2-A6的點劃線所示的部分的剖面圖相當於圖19所示的剖面圖。
藉由使用一個導電層作為導電層116[1]、導電層116[5]及導電層116[7]，可以進一步減小半導體裝置100B的佔有面積。藉由使用一個導電層作為導電層108[2]及導電層108[6]，可以進一步減小半導體裝置100B的佔有面積。
在圖21A及圖21B的電路圖所示的半導體裝置100B中，作為電容器Cba使用電晶體10[2]的電容器C1。由此，重要的是作為電晶體10[2]使用根據本發明的一個實施方式的電晶體（縱向通道型電晶體）。此外，作為電容器Cbb使用電晶體10[6]的電容器C1。由此，重要的是作為電晶體10[6]使用根據本發明的一個實施方式的電晶體（縱向通道型電晶體）。
因此，電晶體10[2]及電晶體10[6]以外的電晶體也可以由具有其他結構的電晶體構成。注意，為了實現佔有面積得到減小的半導體裝置，較佳為在半導體裝置100B中多使用根據本發明的一個實施方式的電晶體。因此，較佳為作為半導體裝置100B所包括的所有電晶體使用根據本發明的一個實施方式的電晶體。
接著，說明半導體裝置100B的工作例子。圖23是說明半導體裝置100B的工作例子的時序圖。圖24A、圖24B、圖25A及圖25B是說明半導體裝置100B的工作例子的電路圖。
導電層116[1]、導電層116[7]（導電層108[2]）、導電層116[5]及導電層108[6]被供應電位H（VDD），導電層193（導電層113[4]）被供應電位L（VSS）。作為初始狀態（時刻T1之前的狀態），端子IN1（導電層116[3]）被供應電位H（端子IN1B（導電層191及導電層113[1]）被供應電位L），端子IN2（導電層116[4]）被供應電位H（端子IN2B（導電層194及導電層113[5]）被供應電位L）。因此，端子OUT（導電層192及導電層113[2]）的電位為電位H。
在時刻T1（參照圖23及圖24A），在端子IN1被供應電位H（端子IN1B被供應電位L）時，電晶體10[3]成為開啟狀態。此外，節點FNa的電位成為電位L，電晶體10[2]成為關閉狀態。另外，在時刻T1，在端子IN2被供應電位H（端子IN2B被供應電位L）時，電晶體10[4]成為開啟狀態。另外，節點FNb的電位成為電位L，電晶體10[6]成為關閉狀態。由於電晶體10[2]及電晶體10[6]成為關閉狀態且電晶體10[3]及電晶體10[4]成為開啟狀態，所以端子OUT的電位成為電位L。
在時刻T2（參照圖23及圖24B），在端子IN2B被供應電位H（端子IN2被供應電位L）時，電晶體10[4]成為關閉狀態。此外，節點FNb的電位成為比電位H低電晶體10[5]的Vth的電位（電位H-Vth）。這裡，電位H-Vth的值為Vth以上。因此，電晶體10[6]成為開啟狀態，端子OUT的電位上升。在時刻T2，由於節點FNb的電位（電晶體10[6]的閘極電位）為電位H-Vth，所以端子OUT的電位成為電位H-Vth-Vth。
端子OUT與節點FNb藉由電容器Cbb連接（電容耦合）。因此，隨著端子OUT的電位上升，節點FNb的電位也上升。在節點FNb的電位上升時，電晶體10[5]成為關閉狀態，節點FNb成為浮動狀態。電容器Cbb被用作自舉電容。藉由端子OUT與節點FNb由電容器Cbb進行電容耦合，節點FNb的電位上升至電位H-Vth+電位H（2×電位H-Vth）（時刻T2a。參照圖23及圖25A）。由於該電位為比電位H+Vth高的電位，所以端子OUT的電位可以為電位H。
在時刻T3在端子IN1被供應電位L且端子IN2被供應電位H時，藉由電晶體10[2]端子OUT被供應電位H。在時刻T4在端子IN1及端子IN2都被供應電位L時，端子OUT被供應電位H。
在時刻T5在端子IN1及端子IN2都被供應電位H時，電晶體10[2]及電晶體10[6]成為關閉狀態，電晶體10[3]及電晶體10[4]成為開啟狀態，端子OUT被供應電位L（參照圖23及圖25B）。
如上所述，根據本發明的一個實施方式的半導體裝置100B具有根據輸入到端子IN1及端子IN2的信號的組合決定輸出到端子OUT的信號的功能。或者，也可以說半導體裝置100B具有根據輸入到端子IN1B及端子IN2B的信號的組合決定輸出到端子OUT的信號的功能。此外，藉由根據本發明的一個實施方式的半導體裝置100B包括用作自舉電容的電容器Cba及電容器Cbb，可以確實地將端子OUT的電位設定為電位H。
藉由構成半導體裝置100B的電晶體使用電晶體10，可以減小半導體裝置100B的佔有面積。此外，藉由構成半導體裝置100B的電晶體使用電晶體10，可以使用電容器C1作為電容器Cba及電容器Cbb。因此，不需要另行設置電容器Cba及電容器Cbb，可以進一步減小半導體裝置100B的佔有面積。
藉由根據本發明的一個實施方式的半導體裝置100B包括用作輸入端子的端子IN1及端子IN1B且端子IN1B被輸入端子IN1的反轉信號，可以明顯減少導電層116[7]（導電層108[2]）與導電層193（導電層113[4]）間的貫通電流。此外，藉由包括用作輸入端子的端子IN2及端子IN2B且端子IN2B被輸入端子IN2的反轉信號，可以明顯減少導電層108[6]與導電層193（導電層113[4]）間的貫通電流。因此，可以實現功耗得到降低的半導體裝置100B。
為了更確實地使半導體裝置100B工作，在節點FNa與導電層116[1]間產生的寄生電容的電容值較佳為比電容器Cba的電容值少。因此，在電晶體10[1]中，電容器C1較佳為配置在端子IN1B與導電層116[1]之間，電容器C2較佳為配置在節點FNa與導電層116[1]之間（參照圖26）。因此，導電層116[2]較佳為與導電層108[1]電連接。另外，導電層113[1]較佳為與導電層191電連接。
同樣地，在節點FNb與導電層116[5]間產生的寄生電容的電容值較佳為比電容器Cbb的電容值少。因此，在電晶體10[5]中，較佳的是，電容器C1配置在端子IN2B與導電層116[5]之間，電容器C2配置在節點FNb與導電層116[5]之間。因此，導電層116[6]較佳為與導電層108[5]電連接。此外，導電層113[5]較佳為與導電層194電連接。
在電晶體10[3]中，電容器C1及電容器C2也可以調換。注意，在電晶體10[3]中電晶體10[4]一側被用作源極，端子OUT一側被用作汲極。為了更確實地保持電晶體10[3]的開啟狀態及關閉狀態，較佳的是，電容器C1配置在源極一側，電容器C2配置在汲極一側。因此，導電層113[3]較佳為與導電層108[4]電連接。此外，導電層108[3]較佳為與導電層113[2]電連接。
在電晶體10[4]中，電容器C1與電容器C2也可以調換。注意，在電晶體10[4]中導電層193一側被用作源極，電晶體10[3]一側被用作汲極。為了更確實地保持電晶體10[4]的開啟狀態及關閉狀態，較佳的是，電容器C1配置在源極一側且電容器C2配置在汲極一側。因此，導電層113[4]較佳為與導電層193電連接。此外，導電層108[4]較佳為與導電層113[3]電連接。
藉由作為電容器Cba使用電晶體10[2]的電容器C1，電晶體10[2]的電容器C2配置在導電層108[2]與節點FNa之間。藉由作為電容器Cbb使用電晶體10[6]的電容器C1，電晶體10[6]的電容器C2配置在導電層108[6]與節點FNb之間。
如參照圖15說明的半導體裝置100A的電路結構例子那樣，電晶體10[1]至電晶體10[6]的一部分或全部也可以由並聯連接的多個電晶體構成。
此外，也可以將根據本發明的一個實施方式的電晶體10用於圖27A所示的NAND電路。圖27A所示的NAND電路包括兩個輸入端子（端子IN1、端子IN2）及一個輸出端子（端子OUT）。
圖27A所示的NAND電路具有從半導體裝置100B刪掉電晶體10[5]及電晶體10[6]而電晶體10[1]的源極和汲極中的一個與電晶體10[1]的閘極電連接的結構。
圖27A所示的NAND電路在端子IN1和端子IN2都被供應電位H時容易在導電層108[2]與導電層193間產生貫通電流。另一方面，藉由包括自舉電容（電容器Cba），在端子IN1和端子IN2中的一者或兩者被供應電位L時可以確實地從端子OUT輸出電位H。此外，由於與圖21A所示的半導體裝置100B相比構成電路的電晶體數少，所以可以實現佔有面積小的NAND電路。
作為包括在圖27A所示的NAND電路中的電晶體，較佳為使用根據本發明的一個實施方式的縱向通道型電晶體。藉由使用根據本發明的一個實施方式的縱向通道型電晶體，可以實現佔有面積小的NAND電路。
加上，較佳為至少作為圖27A所示的NAND電路的電晶體10[2]使用根據本發明的一個實施方式的縱向通道型電晶體。明確而言，如圖27B所示，以在電晶體10[2]的源極和汲極中的一個與閘極之間配置電容器C2且在電晶體10[2]的源極和汲極中的另一個與閘極之間配置電容器C1的方式配置根據本發明的一個實施方式的電晶體即可。
藉由其電容值比電容器C2大的電容器C1配置在電晶體10[2]的源極和汲極中的另一個與閘極之間，可以使用電容器C1作為電容器Cba。因此，不需要另行設置電容器Cba，可以實現佔有面積小的NAND電路。
＜NOR電路＞ 作為使用電晶體10的邏輯電路的結構例子，說明用作NOR電路（也稱為“或非電路”）的半導體裝置100C的結構例子。半導體裝置100C是根據本發明的一個實施方式的半導體裝置。
圖28是半導體裝置100C的平面圖。圖29A是沿著圖28中的A1-A2的點劃線所示的部分的剖面圖。圖29B是沿著圖28中的A3-A4的點劃線所示的部分的剖面圖。圖30A是沿著圖28中的A5-A6的點劃線所示的部分的剖面圖。圖30B是沿著圖28中的A7-A8的點劃線所示的部分的剖面圖。圖31是沿著圖28中的A9-A10的點劃線所示的部分的剖面圖。圖33A及圖33B是半導體裝置100B的等效電路圖。圖34A是NOR電路的電路符號。此外，圖34B是示出輸入到端子IN1及端子IN2的信號與輸出到端子OUT的信號的組合的圖。圖34C示出NOR電路、NOT電路及OR電路的電路符號。
首先，參照圖33A的等效電路圖說明半導體裝置100C的電路結構例子。
半導體裝置100C包括電晶體10[1]、電晶體10[2]、電晶體10[3]、電晶體10[4]、電晶體10[5]及電晶體10[6]以及電容器Cba及電容器Cbb。此外，半導體裝置100C包括四個輸入端子（端子IN1、端子IN1B、端子IN2、端子IN2B）及一個輸出端子（端子OUT）（參照圖33A）。端子IN1被輸入電位H或電位L，端子IN1B被輸入端子IN1的反轉信號。此外，端子IN2被輸入電位H或電位L，端子IN2B被輸入端子IN2的反轉信號。
電晶體10[1]的源極和汲極中的一個與端子IN1B電連接。電晶體10[1]的閘極與導電層116[1]電連接。電晶體10[1]的源極和汲極中的另一個與電容器Cba的一個端子及電晶體10[2]的閘極電連接。電晶體10[1]的源極和汲極中的另一個、電容器Cba的一個端子及電晶體10[2]的閘極電連接的區域被用作節點FNa。
電晶體10[2]的源極和汲極中的一個與導電層108[2]電連接。電晶體10[2]的源極和汲極中的另一個與電容器Cba的另一個端子及電晶體10[4]的源極和汲極中的一個電連接。
電晶體10[3]的源極和汲極中的一個與端子IN2B電連接。此外，電晶體10[3]的閘極與導電層116[3]電連接。另外，電晶體10[3]的源極和汲極中的另一個與電容器Cbb的一個端子及電晶體10[4]的閘極電連接。電晶體10[3]的源極和汲極中的另一個、電容器Cbb的一個端子及電晶體10[4]的閘極電連接的區域被用作節點FNb。
電晶體10[4]的源極和汲極中的另一個與電容器Cbb的另一個端子、端子OUT及電晶體10[5]的源極和汲極中的一個電連接。電晶體10[5]的閘極與端子IN1電連接，源極和汲極中的另一個與導電層196電連接。
電晶體10[6]的閘極與端子IN2電連接，源極和汲極中的一個與端子OUT、電晶體10[4]的源極和汲極中的另一個及電容器Cbb的另一個端子電連接。電晶體10[6]的源極和汲極中的另一個與導電層198電連接。
半導體裝置100C根據輸入到端子IN1及端子IN2的信號的組合決定輸出到端子OUT的信號。因此，示出半導體裝置100C的電路符號的圖34A及圖34C中省略端子IN1B及端子IN2B的記載。
如圖34B所示，在半導體裝置100C中，在端子IN1和端子IN2中的一個或兩個被輸入電位H時，電位L輸出到端子OUT。此外，在端子IN1及端子IN2都被輸入電位L時，電位H輸出到端子OUT。
藉由作為NOR電路的半導體裝置100C的端子OUT與作為NOT電路的半導體裝置100A的端子IN連接，可以實現OR電路（參照圖34C）。
如圖33A所示，半導體裝置100C是只由n通道型電晶體構成的單極性NOR電路。由於在半導體裝置100C的結構中不使用p通道型電晶體，所以可以降低製造成本。此外，由於不需要形成p通道型電晶體的製程，所以製造期間得到縮短，而且良率也得到提高。注意，根據需要半導體裝置100C也可以使用p通道型電晶體。
接著，參照圖28至圖31說明半導體裝置100C的平面結構例子及疊層結構例子。
半導體裝置100C在絕緣層102上包括導電層108[1]、導電層108[2]、導電層108[3]、導電層108[4]、導電層108[5]及導電層108[6]（參照圖29A、圖29B、圖30A、圖30B及圖31）。導電層108[1]至導電層108[6]可以與上述導電層108同樣地形成。此外，在絕緣層111上包括導電層113[1]至導電層113[7]。導電層113[1]至導電層113[7]可以與上述導電層113同樣地形成。
半導體裝置100C在與導電層108[1]重疊的區域包括開口112[1]，在與導電層108[2]重疊的區域包括開口112[2]，在與導電層108[3]重疊的區域包括開口112[3]，在與導電層108[4]重疊的區域包括開口112[4]，在與導電層108[5]重疊的區域包括開口112[5]，在與導電層108[6]重疊的區域包括開口112[6]。開口112[1]至開口112[6]可以與上述開口112同樣地形成。
半導體裝置100C在導電層113[1]及導電層108[1]上包括具有與開口112[1]重疊的區域的半導體層114[1]，在絕緣層115上包括具有與半導體層114[1]重疊的區域的導電層116[1]。此外，半導體裝置100C在導電層113[2]及導電層108[2]上包括具有與開口112[2]重疊的區域的半導體層114[2]，在絕緣層115上包括具有與半導體層114[2]重疊的區域的導電層116[2]。
半導體裝置100C在導電層113[3]及導電層108[3]上包括具有與開口112[3]重疊的區域的半導體層114[3]，在絕緣層115上包括具有與半導體層114[3]重疊的區域的導電層116[3]。此外，半導體裝置100C在導電層113[4]及導電層108[4]上包括具有與開口112[4]重疊的區域的半導體層114[4]，在絕緣層115上包括具有與半導體層114[4]重疊的區域的導電層116[4]。
半導體裝置100C在導電層113[5]及導電層108[5]上包括具有與開口112[5]重疊的區域的半導體層114[5]，在絕緣層115上包括具有與半導體層114[5]重疊的區域的導電層116[5]。另外，半導體裝置100C在導電層113[6]及導電層108[6]上包括具有與開口112[6]重疊的區域的半導體層114[6]，在絕緣層115上包括具有與半導體層114[6]重疊的區域的導電層116[6]。
半導體層114[1]至半導體層114[6]可以與上述半導體層114同樣地形成。導電層116[1]至導電層116[6]可以與上述導電層116同樣地形成。
半導體裝置100C在與導電層108[1]重疊的區域在絕緣層115、絕緣層111、絕緣層110及絕緣層109中設置開口121（參照圖28及圖29A）。在開口121中，導電層116[2]與導電層108[1]電連接。
半導體裝置100C在與導電層108[2]重疊的區域在絕緣層111、絕緣層110及絕緣層109中設置開口122。在開口122中，導電層113[7]與導電層108[2]電連接（參照圖28及圖30A）。
半導體裝置100C在與導電層108[3]重疊的區域在絕緣層115、絕緣層111、絕緣層110及絕緣層109中設置開口123（參照圖28及圖29B）。在開口123中，導電層116[4]與導電層108[3]電連接。
半導體裝置100C在與導電層108[4]重疊的區域在絕緣層111、絕緣層110及絕緣層109中設置開口124。在開口124中，導電層113[2]與導電層108[4]電連接（參照圖28及圖30A）。
半導體裝置100C在與導電層108[5]重疊的區域在絕緣層111、絕緣層110及絕緣層109中設置開口125。在開口125中，導電層113[4]與導電層108[5]電連接（參照圖28及圖30B）。
半導體裝置100C在與導電層108[6]重疊的區域在絕緣層111、絕緣層110及絕緣層109中設置開口126。在開口126中，導電層113[4]與導電層108[6]電連接（參照圖28及圖30B）。導電層108[5]與導電層108[6]藉由導電層113[4]電連接。
藉由導電層116[2]與導電層108[1]電連接，可以使用電晶體10[2]的電容器C1作為電容器Cba。藉由作為電容器Cba使用電晶體10[2]的電容器C1，不需要另行設置電容器Cba，因此可以實現佔有面積小的半導體裝置（參照圖29A）。因此較佳為使導電層116[2]與導電層108[1]電連接。
藉由導電層116[4]與導電層108[3]電連接，可以使用電晶體10[4]的電容器C1作為電容器Cbb。藉由作為電容器Cbb使用電晶體10[4]的電容器C1，不需要另行設置電容器Cbb，因此可以實現佔有面積小的半導體裝置（參照圖29B）。因此較佳為使導電層116[4]與導電層108[3]電連接。
半導體裝置100C與半導體裝置100A及半導體裝置100B同樣地在絕緣層117上包括絕緣層187。絕緣層187較佳為被用作減少因形成在下層的電晶體、電容器、佈線等產生的步階的平坦化層。
半導體裝置100C在絕緣層187上包括導電層191至導電層198（參照圖28、圖29A、圖29B、圖30A、圖30B及圖31）。導電層191至導電層198可以用與其他導電層同樣的材料及方法形成。
半導體裝置100C在與導電層113[1]重疊的區域、與導電層113[3]重疊的區域、與導電層113[4]重疊的區域、與導電層113[5]重疊的區域、與導電層113[6]重疊的區域及與導電層113[7]重疊的區域的每一個在絕緣層187、絕緣層117及絕緣層115中形成開口。
半導體裝置100C在與導電層116[5]重疊的區域及與導電層116[6]重疊的區域的每一個在絕緣層187及絕緣層117中形成開口。
導電層191在與導電層113[1]重疊的開口中與導電層113[1]電連接。導電層192在與導電層113[4]重疊的開口中與導電層113[4]電連接。導電層193在與導電層113[7]重疊的開口中與導電層113[7]電連接。
導電層194在與導電層113[3]重疊的開口中與導電層113[3]電連接。導電層195在與導電層116[5]重疊的開口中與導電層116[5]電連接。導電層196在與導電層113[5]重疊的開口中與導電層113[5]電連接。
導電層197在與導電層116[6]重疊的開口中與導電層116[6]電連接。導電層198在與導電層113[6]重疊的開口中與導電層113[6]電連接。
在半導體裝置100C中，導電層191被用作端子IN1B，導電層194被用作端子IN2B，導電層195被用作端子IN1，導電層197被用作端子IN2，導電層192被用作端子OUT。
圖32是圖28所示的平面結構的變形例子。沿著圖32中的A1-A2的點劃線所示的部分的剖面圖相當於圖29A所示的剖面圖。此外，沿著圖32中的A3-A4的點劃線所示的部分的剖面圖相當於圖29B所示的剖面圖。沿著圖32中的A5-A6的點劃線所示的部分的剖面圖相當於圖30A所示的剖面圖。沿著圖32中的A7-A8的點劃線所示的部分的剖面圖相當於圖30B所示的剖面圖。沿著圖32中的A9-A10的點劃線所示的部分的剖面圖相當於圖31所示的剖面圖。
在圖33A及圖33B的電路圖所示的半導體裝置100C中，作為電容器Cba使用電晶體10[2]的電容器C1。由此，重要的是作為電晶體10[2]使用根據本發明的一個實施方式的電晶體（縱向通道型電晶體）。另外，作為電容器Cbb使用電晶體10[4]的電容器C1。由此，重要的是作為電晶體10[4]使用根據本發明的一個實施方式的電晶體（縱向通道型電晶體）。
因此，電晶體10[2]及電晶體10[4]以外的電晶體也可以由具有其他結構的電晶體構成。注意，為了實現佔有面積得到減小的半導體裝置，較佳為在半導體裝置100C中多使用根據本發明的一個實施方式的電晶體。因此，較佳為作為半導體裝置100C所包括的所有電晶體使用根據本發明的一個實施方式的電晶體。
接著，說明半導體裝置100C的工作例子。圖35是說明半導體裝置100C的工作例子的時序圖。圖36A、圖36B、圖37A及圖37B是說明半導體裝置100C的工作例子的電路圖。
在半導體裝置100C中，導電層116[1]、導電層113[7]（導電層193及導電層108[2]）及導電層116[3]被供應電位H（VDD），導電層196（導電層113[5]）及導電層198（導電層113[6]）被供應電位L（VSS）。
作為初始狀態（時刻T1之前的狀態），端子IN1（導電層195及導電層116[5]）被供應電位L（端子IN1B被供應電位H），端子IN2被供應電位L（端子IN2B被供應電位H）。因此，端子OUT為電位H。
在時刻T1（參照圖35及圖36A），在端子IN1被供應電位H（端子IN1B被供應電位L）時，電晶體10[5]成為開啟狀態。此外，節點FNa的電位成為電位L，電晶體10[2]成為關閉狀態。另外，在時刻T1，在端子IN2被供應電位H（端子IN2B被供應電位L）時，電晶體10[6]成為開啟狀態。此外，節點FNb的電位成為電位L，電晶體10[4]成為關閉狀態。由於電晶體10[2]及電晶體10[4]成為關閉狀態且電晶體10[5]及電晶體10[6]成為開啟狀態，所以端子OUT的電位成為電位L。
在時刻T2（參照圖35及圖36B），在端子IN1被供應電位L（端子IN1B被供應電位H）時，電晶體10[5]成為關閉狀態。此外，節點FNa的電位成為比電位H低電晶體10[1]的Vth的電位（電位H-Vth）。這裡，電位H-Vth的值為Vth以上。因此，電晶體10[2]成為開啟狀態，電晶體10[2]的源極和汲極中的另一個的電位上升。在時刻T2，節點FNa的電位（電晶體10[2]的閘極電位）成為電位H-Vth，電晶體10[2]的源極和汲極中的另一個的電位成為電位H-Vth-Vth。
在時刻T2，在端子IN2被供應電位L（端子IN2B被供應電位H）時，電晶體10[6]成為關閉狀態。此外，節點FNb的電位成為比電位H低電晶體10[3]的Vth的電位（電位H-Vth）。這裡，電位H-Vth的值為Vth以上。因此，電晶體10[4]成為開啟狀態，端子OUT的電位上升。在時刻T2，由於節點FNb的電位（電晶體10[6]的閘極電位）為電位H-Vth，所以端子OUT的電位成為電位H-Vth-Vth。
電晶體10[2]的源極和汲極中的另一個與節點FNa藉由電容器Cba連接（電容耦合）。因此，隨著電晶體10[2]的源極和汲極中的另一個的電位上升，節點FNa的電位也上升。在節點FNa的電位上升時，電晶體10[1]成為關閉狀態，節點FNa成為浮動狀態。電容器Cba被用作自舉電容。藉由電晶體10[2]的源極和汲極中的另一個與節點FNa由電容器Cba進行電容耦合，節點FNa的電位上升至電位H-Vth+電位H（2×電位H-Vth）（時刻T2a。參照圖35及圖37A）。由於該電位為比電位H+Vth高的電位，所以電晶體10[2]的源極和汲極中的另一個的電位可以為電位H。
端子OUT與節點FNb藉由電容器Cbb連接（電容耦合）。因此，隨著端子OUT的電位上升，節點FNb的電位也上升。在節點FNb的電位上升時，電晶體10[3]成為關閉狀態，節點FNb成為浮動狀態。電容器Cbb被用作自舉電容。藉由端子OUT與節點FNb由電容器Cbb進行電容耦合，節點FNb的電位上升至電位H-Vth+電位H（2×電位H-Vth）。由於該電位為比電位H+Vth高的電位，所以端子OUT的電位可以為電位H。
在時刻T3，在端子IN2被供應電位H（端子IN2B被供應電位L）時，電晶體10[6]成為開啟狀態。此外，節點FNb的電位成為電位L，電晶體10[4]成為關閉狀態。藉由電晶體10[6]端子OUT與導電層113[6]成為導通狀態，端子OUT被供應電位L（參照圖35及圖37B）。
如上所述，根據本發明的一個實施方式的半導體裝置100C具有根據輸入到端子IN1及端子IN2的信號的組合決定輸出到端子OUT的信號的功能。或者，也可以說半導體裝置100C具有根據輸入到端子IN1B及端子IN2B的信號的組合決定輸出到端子OUT的信號的功能。此外，藉由根據本發明的一個實施方式的半導體裝置100C包括用作自舉電容的電容器Cba及電容器Cbb，可以確實地將端子OUT的電位設定為電位H。
藉由構成半導體裝置100C的電晶體使用電晶體10，可以減小半導體裝置100C的佔有面積。此外，藉由構成半導體裝置100C的電晶體使用電晶體10，可以使用電容器C1作為電容器Cba及電容器Cbb。因此，不需要另行設置電容器Cba及電容器Cbb，可以進一步減小半導體裝置100C的佔有面積。
藉由根據本發明的一個實施方式的半導體裝置100C包括用作輸入端子的端子IN1及端子IN1B且端子IN1B被輸入端子IN1的反轉信號，可以明顯減少導電層113[7]（導電層108[2]）與導電層196（導電層113[5]）間的貫通電流。此外，藉由包括用作輸入端子的端子IN2及端子IN2B且端子IN2B被輸入端子IN2的反轉信號，可以明顯減少導電層113[7]（導電層108[2]）與導電層193（導電層113[6]）間的貫通電流。因此，可以實現功耗得到降低的半導體裝置100C。
為了更確實地使半導體裝置100C工作，在節點FNa與導電層116[1]間產生的寄生電容的電容值較佳為比電容器Cba的電容值少。因此，在電晶體10[1]中，電容器C1配置在端子IN1B與導電層116[1]之間，電容器C2較佳為配置在節點FNa與導電層116[1]之間（參照圖38）。因此，導電層116[2]較佳為與導電層108[1]電連接（參照圖29A）。另外，導電層113[1]較佳為與導電層191電連接。
同樣地，在節點FNb與導電層116[3]間產生的寄生電容的電容值較佳為比電容器Cbb的電容值少。因此，在電晶體10[3]中，較佳的是，電容器C1配置在端子IN2B與導電層116[3]之間，電容器C2配置在節點FNb與導電層116[3]之間。因此，導電層116[4]較佳為與導電層108[3]電連接（參照圖29B）。此外，導電層113[3]較佳為與導電層194電連接。
在電晶體10[5]中，電容器C1及電容器C2也可以調換。注意，在電晶體10[5]中電晶體10[4]一側被用作汲極，導電層196一側被用作源極。為了更確實地保持電晶體10[5]的開啟狀態及關閉狀態，較佳的是，電容器C1配置在源極一側，電容器C2配置在汲極一側。因此，導電層113[4]較佳為與導電層108[5]電連接。此外，導電層196較佳為與導電層113[5]電連接。
在電晶體10[6]中，電容器C1與電容器C2也可以調換。注意，在電晶體10[6]中電晶體10[4]一側被用作汲極，導電層198一側被用作源極。為了更確實地保持電晶體10[6]的開啟狀態及關閉狀態，較佳的是，電容器C1配置在源極一側，電容器C2配置在汲極一側。因此，導電層113[4]較佳為與導電層108[6]電連接（參照圖30B）。此外，導電層198較佳為與導電層113[6]電連接。
藉由作為電容器Cba使用電晶體10[2]的電容器C1，電晶體10[2]的電容器C2配置在導電層108[2]與節點FNa之間。藉由作為電容器Cbb使用電晶體10[6]的電容器C1，電晶體10[6]的電容器C2配置在導電層108[6]與節點FNb之間。
如參照圖15說明的半導體裝置100A的電路結構例子那樣，電晶體10[1]至電晶體10[6]的一部分或全部也可以由並聯連接的多個電晶體構成。
此外，也可以將根據本發明的一個實施方式的電晶體10用於圖39A所示的NOR電路。圖39A所示的NOR電路包括兩個輸入端子（端子IN1、端子IN2）及一個輸出端子（端子OUT）。
圖39A所示的NOR電路具有從半導體裝置100C刪掉電晶體10[3]及電晶體10[4]而電晶體10[1]的源極和汲極中的一個與電晶體10[1]的閘極電連接的結構。此外，導電層113[2]、導電層108[5]、導電層108[6]及導電層192電連接（未圖示）。
圖39A所示的NOR電路在端子IN1被供應電位H時在導電層108[2]與導電層196間容易產生貫通電流。另一方面，藉由包括自舉電容（電容器Cba），在端子IN1被供應電位L時可以確實地從端子OUT輸出電位H。此外，由於與半導體裝置100C相比構成電路的電晶體數少，所以可以實現佔有面積小的NOR電路。
作為包括在圖39A所示的NOR電路中的電晶體，較佳為使用根據本發明的一個實施方式的縱向通道型電晶體。藉由使用根據本發明的一個實施方式的縱向通道型電晶體，可以實現佔有面積小的NOR電路。
加上，較佳為至少作為圖39A所示的NOR電路的電晶體10[2]使用根據本發明的一個實施方式的縱向通道型電晶體。明確而言，如圖39B所示，也可以以在電晶體10[2]的源極和汲極中的一個與閘極之間配置電容器C2且在電晶體10[2]的源極和汲極中的另一個與閘極之間配置電容器C1的方式配置根據本發明的一個實施方式的電晶體。
藉由其電容值比電容器C2大的電容器C1配置在電晶體10[2]的源極和汲極中的另一個與閘極之間，可以使用電容器C1作為電容器Cba。因此，不需要另行設置電容器Cba，可以實現佔有面積小的NOR電路。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式2 在本實施方式中，說明可用於上述實施方式中說明的OS電晶體的金屬氧化物（下面稱為氧化物半導體）。
用於OS電晶體的金屬氧化物較佳為至少包含銦或鋅，更佳為包含銦及鋅。例如，金屬氧化物較佳為包含銦、M（M為選自鎵、鋁、釔、錫、矽、硼、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂和鈷中的一種或多種）及鋅。尤其是，M較佳為選自鎵、鋁、釔、銻和錫中的一種或多種，更佳為鎵。
金屬氧化物可以藉由濺射法、有機金屬化學氣相沉積（MOCVD：Metal Organic Chemical Vapor Deposition）法等化學氣相沉積法或ALD法等形成。
以下，作為金屬氧化物的一個例子說明包含銦（In）、鎵（Ga）及鋅（Zn）的氧化物。注意，有時將包含銦（In）、鎵（Ga）及鋅（Zn）的氧化物稱為In-Ga-Zn氧化物。
＜結晶結構的分類＞ 作為氧化物半導體的結晶結構，可以舉出非晶（包括completely amorphous）、CAAC（c-axis-aligned crystalline）、nc（nanocrystalline）、CAC（cloud-aligned composite）、單晶（single crystal）及多晶（poly crystal）等。
可以使用X射線繞射（XRD：X-Ray Diffraction）譜對膜或基板的結晶結構進行評價。例如，可以使用藉由GIXD（Grazing-Incidence XRD）測量測得的XRD譜進行評價。此外，將GIXD法也稱為薄膜法或Seemann-Bohlin法。以下，有時將GIXD測量所得的XRD譜簡單地記為XRD譜。
例如，石英玻璃基板的XRD譜的峰形狀大致為左右對稱。另一方面，具有結晶結構的In-Ga-Zn氧化物膜的XRD譜的峰形狀不是左右對稱。XRD譜的峰形狀不是左右對稱說明膜中或基板中存在結晶。換言之，除非XRD譜的峰形狀左右對稱，否則不能說膜或基板處於非晶狀態。
此外，可以使用藉由奈米束電子繞射法（NBED：Nano Beam Electron Diffraction）觀察的繞射圖案（也稱為奈米束電子繞射圖案）對膜或基板的結晶結構進行評價。例如，在石英玻璃基板的繞射圖案中觀察到光暈，可以確認石英玻璃處於非晶狀態。此外，以室溫沉積的In-Ga-Zn氧化物膜的繞射圖案中觀察到斑點狀的圖案而沒有觀察到光暈。因此可以推測，以室溫沉積的In-Ga-Zn氧化物處於既不是單晶或多晶也不是非晶態的中間態，難以得出該In-Ga-Zn氧化物膜是非晶態的結論。
〔氧化物半導體的結構〕 此外，在注目於氧化物半導體的結構的情況下，有時氧化物半導體的分類與上述分類不同。例如，氧化物半導體可以分類為單晶氧化物半導體和除此之外的非單晶氧化物半導體。作為非單晶氧化物半導體，例如可以舉出上述CAAC-OS及nc-OS。此外，在非單晶氧化物半導體中包含多晶氧化物半導體、a-like OS（amorphous-like oxide semiconductor）及非晶氧化物半導體等。
在此，對上述CAAC-OS、nc-OS及a-like OS的詳細內容進行說明。
[CAAC-OS] CAAC-OS是包括多個結晶區域的氧化物半導體，該多個結晶區域的c軸配向於特定的方向。此外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法線方向、或者CAAC-OS膜的表面的法線方向。此外，結晶區域是具有原子排列的週期性的區域。注意，在將原子排列看作晶格排列時結晶區域也是晶格排列一致的區域。再者，CAAC-OS具有在a-b面方向上多個結晶區域連接的區域，有時該區域具有畸變。此外，畸變是指在多個結晶區域連接的區域中，晶格排列一致的區域和其他晶格排列一致的區域之間的晶格排列的方向變化的部分。換言之，CAAC-OS是指c軸配向並在a-b面方向上沒有明顯的配向的氧化物半導體。
此外，上述多個結晶區域的每一個由一個或多個微小結晶（最大徑小於10nm的結晶）構成。在結晶區域由一個微小結晶構成的情況下，該結晶區域的最大徑小於10nm。此外，結晶區域由多個微小結晶構成的情況下，有時該結晶區域的最大徑為幾十nm左右。
此外，在In-Ga-Zn氧化物中，CAAC-OS有具有層疊有含有銦（In）及氧的層（以下，In層）、含有鎵（Ga）、鋅（Zn）及氧的層（以下，（Ga，Zn）層）的層狀結晶結構（也稱為層狀結構）的趨勢。此外，銦和鎵可以彼此置換。因此，有時（Ga，Zn）層包含銦。此外，有時In層包含鎵。注意，有時In層包含鋅。該層狀結構例如在高解析度TEM（Transmission Electron Microscope）影像中被觀察作為晶格影像。
例如，當對CAAC-OS膜使用XRD裝置進行結構分析時，在使用θ/2θ掃描的Out-of-plane XRD測量中，在2θ=31°或其附近檢測出表示c軸配向的峰。注意，表示c軸配向的峰的位置（2θ值）有時根據構成CAAC-OS的金屬元素的種類或組成等變動。
此外，例如，在CAAC-OS膜的電子繞射圖案中觀察到多個亮點（斑點）。此外，在以透過樣本的入射電子束的斑點（也稱為直接斑點）為對稱中心時，某一個斑點和其他斑點被觀察在點對稱的位置。
在從上述特定的方向觀察結晶區域的情況下，雖然該結晶區域中的晶格排列基本上是六方晶格，但是單位晶格並不侷限於正六角形，有是非正六角形的情況。此外，在上述畸變中，有時具有五角形、七角形等晶格排列。此外，在CAAC-OS的畸變附近觀察不到明確的晶界（grain boundary）。也就是說，晶格排列的畸變抑制晶界的形成。這可能是由於CAAC-OS因為a-b面方向上的氧原子的排列的低密度或因金屬原子被取代而使原子間的鍵合距離產生變化等而能夠包容畸變。
此外，確認到明確的晶界的結晶結構被稱為所謂的多晶。晶界成為再結合中心而載子被俘獲，因而有可能導致電晶體的通態電流的降低以及場效移動率的降低等。因此，確認不到明確的晶界的CAAC-OS是對電晶體的半導體層提供具有優異的結晶結構的結晶性氧化物之一。注意，為了構成CAAC-OS，較佳為包含Zn的結構。例如，與In氧化物相比，In-Zn氧化物及In-Ga-Zn氧化物能夠進一步抑制晶界的發生，所以是較佳的。
CAAC-OS是結晶性高且確認不到明確的晶界的氧化物半導體。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。此外，氧化物半導體的結晶性有時因雜質的混入及/或缺陷的生成等而降低，因此可以說CAAC-OS是雜質及缺陷（氧空位等）少的氧化物半導體。因此，包含CAAC-OS的氧化物半導體的物理性質穩定。因此，包含CAAC-OS的氧化物半導體具有高耐熱性及高可靠性。此外，CAAC-OS對製程中的高溫度（所謂熱積存：thermal budget）也很穩定。由此，藉由在OS電晶體中使用CAAC-OS，可以擴大製程的彈性。
[nc-OS] 在nc-OS中，微小的區域（例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域）中的原子排列具有週期性。換言之，nc-OS具有微小的結晶。此外，例如，該微小的結晶的尺寸為1nm以上且10nm以下，尤其為1nm以上且3nm以下，將該微小的結晶稱為奈米晶。此外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS及非晶氧化物半導體沒有差別。例如，在對nc-OS膜使用XRD裝置進行結構分析時，在使用θ/2θ掃描的Out-of-plane XRD測量中，檢測不出表示結晶性的峰。此外，在對nc-OS膜進行使用其束徑比奈米晶大（例如，50nm以上）的電子束的電子繞射（也稱為選區電子繞射）時，觀察到類似光暈圖案的繞射圖案。另一方面，在對nc-OS膜進行使用其束徑近於或小於奈米晶的尺寸（例如1nm以上且30nm以下）的電子束的電子繞射（也稱為奈米束電子繞射）的情況下，有時得到在以直接斑點為中心的環狀區域內觀察到多個斑點的電子繞射圖案。
[a-like OS] a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。a-like OS包含空洞或低密度區域。也就是說，a-like OS的結晶性比nc-OS及CAAC-OS的結晶性低。此外，a-like OS的膜中的氫濃度比nc-OS及CAAC-OS的膜中的氫濃度高。
[氧化物半導體的構成] 接著，說明上述CAC-OS的詳細內容。此外，CAC-OS與材料構成有關。
[CAC-OS] CAC-OS例如是指包含在金屬氧化物中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且3nm以下或近似的尺寸。注意，在下面也將在金屬氧化物中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域混合的狀態稱為馬賽克狀或補丁（patch）狀，該區域的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且3nm以下或近似的尺寸。
再者，CAC-OS是指其材料分開為第一區域與第二區域而成為馬賽克狀且該第一區域分佈於膜中的結構（下面也稱為雲狀）。就是說，CAC-OS是指具有該第一區域和該第二區域混合的結構的複合金屬氧化物。
在此，將相對於構成In-Ga-Zn氧化物中的CAC-OS的金屬元素的In、Ga及Zn的原子數比的每一個記為[In]、[Ga]及[Zn]。例如，在In-Ga-Zn氧化物中的CAC-OS中，第一區域是其[In]大於CAC-OS膜的組成中的[In]的區域。此外，第二區域是其[Ga]大於CAC-OS膜的組成中的[Ga]的區域。此外，例如，第一區域是其[In]大於第二區域中的[In]且其[Ga]小於第二區域中的[Ga]的區域。此外，第二區域是其[Ga]大於第一區域中的[Ga]且其[In]小於第一區域中的[In]的區域。
明確而言，上述第一區域是以銦氧化物或銦鋅氧化物等為主要成分的區域。此外，上述第二區域是以鎵氧化物或鎵鋅氧化物等為主要成分的區域。換言之，可以將上述第一區域稱為以In為主要成分的區域。此外，可以將上述第二區域稱為以Ga為主要成分的區域。
注意，有時觀察不到上述第一區域和上述第二區域的明確的邊界。
此外，In-Ga-Zn氧化物中的CAC-OS是指如下構成：在包含In、Ga、Zn及O的材料構成中，部分主要成分為Ga的區域與部分主要成分為In的區域無規律地以馬賽克狀存在。因此，可推測，CAC-OS具有金屬元素不均勻地分佈的結構。
CAC-OS例如可以藉由在對基板不進行意圖性的加熱的條件下利用濺射法來形成。在利用濺射法形成CAC-OS的情況下，作為沉積氣體，可以使用選自惰性氣體（典型的是氬）、氧氣體和氮氣體中的任一種或多種。此外，沉積時的沉積氣體的總流量中的氧氣體的流量比越低越好。例如，使沉積時的沉積氣體的總流量中的氧氣體的流量比為0%以上且低於30%，較佳為0%以上且10%以下。
例如，在In-Ga-Zn氧化物中的CAC-OS中，根據藉由能量色散型X射線分析法（EDX：Energy Dispersive X-ray spectroscopy）取得的EDX面分析（mapping）影像，可確認到具有以In為主要成分的區域（第一區域）及以Ga為主要成分的區域（第二區域）不均勻地分佈而混合的結構。
在此，第一區域是具有比第二區域高的導電性的區域。就是說，當載子流過第一區域時，呈現作為金屬氧化物的導電性。因此，當第一區域以雲狀分佈在金屬氧化物中時，可以實現高場效移動率（μ）。
另一方面，第二區域是具有比第一區域高的絕緣性的區域。就是說，當第二區域分佈在金屬氧化物中時，可以抑制洩漏電流。
因此，在將CAC-OS用於電晶體的情況下，藉由起因於第一區域的導電性和起因於第二區域的絕緣性的互補作用，可以使CAC-OS具有開關功能（控制導通/關閉的功能）。換言之，在CAC-OS的材料的一部分中具有導電性的功能且在另一部分中具有絕緣性的功能，在材料的整體中具有半導體的功能。藉由使導電性的功能和絕緣性的功能分離，可以最大限度地提高各功能。因此，藉由將CAC-OS用於電晶體，可以實現大通態電流（I on）、高場效移動率（μ）及良好的切換工作。
此外，使用CAC-OS的電晶體具有高可靠性。因此，CAC-OS最適合於顯示裝置等各種半導體裝置。
氧化物半導體具有各種結構及各種特性。本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、CAC-OS、nc-OS和CAAC-OS中的兩種以上。
＜具有氧化物半導體的電晶體＞ 接著，說明將上述氧化物半導體用於電晶體的情況。
藉由將上述氧化物半導體用於電晶體，可以實現場效移動率高的電晶體。此外，可以實現可靠性高的電晶體。
尤其是，作為形成通道的半導體層，較佳為使用包含銦（In）、鎵（Ga）及鋅（Zn）的氧化物（也記載為IGZO）。或者，作為半導體層，也可以使用包含銦（In）、鋁（Al）及鋅（Zn）的氧化物（也記載為IAZO）。或者，作為半導體層，也可以使用包含銦（In）、鋁（Al）、鎵（Ga）及鋅（Zn）的氧化物（也記載為IAGZO）。
較佳為將載子濃度低的氧化物半導體用於電晶體。例如，氧化物半導體中的載子濃度為1×10 17cm -3以下，較佳為1×10 15cm -3以下，更佳為1×10 13cm -3以下，進一步較佳為1×10 11cm -3以下，更進一步較佳為低於1×10 10cm -3，且為1×10 -9cm -3以上。在降低氧化物半導體膜中的載子濃度的情況下，可以降低該氧化物半導體膜中的雜質濃度來降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為高純度本質或實質上高純度本質。此外，有時將載子濃度低的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。
因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。
被氧化物半導體的陷阱態俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體中形成通道形成區域的電晶體的電特性不穩定。
因此，為了使電晶體的電特性穩定，降低氧化物半導體中的雜質濃度是有效的。為了降低氧化物半導體中的雜質濃度，較佳為還降低附近膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。注意，氧化物半導體中的雜質例如是指構成氧化物半導體的主要成分之外的元素。例如，濃度小於0.1原子%的元素可以說是雜質。
＜雜質＞ 在此，說明氧化物半導體中的各雜質的影響。
在氧化物半導體包含第14族元素之一的矽或碳時，在氧化物半導體中形成缺陷態。因此，將氧化物半導體中的矽或碳的濃度（藉由二次離子質譜（SIMS：Secondary Ion Mass Spectrometry）測得的濃度）設定為2×10 18atoms/cm 3以下，較佳為2×10 17atoms/cm 3以下。
當氧化物半導體包含鹼金屬或鹼土金屬時，有時形成缺陷態而形成載子。因此，使用包含鹼金屬或鹼土金屬的氧化物半導體的電晶體容易具有常開啟特性。因此，使藉由SIMS測得的氧化物半導體中的鹼金屬或鹼土金屬的濃度為1×10 18atoms/cm 3以下，較佳為2×10 16atoms/cm 3以下。
當氧化物半導體包含氮時，容易產生作為載子的電子，使載子濃度增高，而n型化。其結果是，在將包含氮的氧化物半導體用於半導體的電晶體容易具有常開啟特性。或者，在氧化物半導體包含氮時，有時形成陷阱態。其結果，有時電晶體的電特性不穩定。因此，將利用SIMS測得的氧化物半導體中的氮濃度設定為低於5×10 19atoms/cm 3，較佳為5×10 18atoms/cm 3以下，更佳為1×10 18atoms/cm 3以下，進一步較佳為5×10 17atoms/cm 3以下。
包含在氧化物半導體中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧空位。當氫進入該氧空位時，有時產生作為載子的電子。此外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為儘可能地減少氧化物半導體中的氫。明確而言，將利用SIMS測得的氧化物半導體中的氫濃度設定為低於1×10 20atoms/cm 3，較佳為低於1×10 19atoms/cm 3，更佳為低於5×10 18atoms/cm 3，進一步較佳為低於1×10 18atoms/cm 3。
藉由將雜質被充分降低的氧化物半導體用於電晶體的通道形成區域，可以使電晶體具有穩定的電特性。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式3 在本實施方式中，對可用於根據本發明的一個實施方式的電晶體10及半導體裝置100（半導體裝置100A、半導體裝置100Aa、半導體裝置100B及半導體裝置100C）等的顯示裝置200的結構例子進行說明。
圖40A示出顯示裝置200的立體圖。顯示裝置200具有貼合基板152與基板101的結構。在圖40A中，以虛線表示基板152。
顯示裝置200包括顯示部235、連接部140、第一驅動電路部231、第二驅動電路部232及佈線165等。圖40A示出顯示裝置200中安裝有IC（積體電路）178及FPC179的例子。因此，也可以將圖40A所示的結構稱為包括顯示裝置200、IC及FPC的顯示模組。
連接部140設置在顯示部235的外側。連接部140可以沿著顯示部235的一個邊或多個邊設置。連接部140的個數也可以為一個或多個。圖40A示出以圍繞顯示部的四個邊的方式設置連接部140的例子。在連接部140中，發光器件的共用電極與導電層電連接，可以對共用電極供電。
佈線165具有對顯示部235、第一驅動電路部231及第二驅動電路部232供應信號及電力的功能。該信號及電力從外部經由FPC179輸入到佈線165或者從IC178輸入到佈線165。
圖40A示出藉由COG（Chip On Glass：晶粒玻璃接合）方式或COF（Chip On Film：薄膜覆晶封裝）方式等在基板101上設置IC178的例子。IC178例如可以包括掃描線驅動電路或信號線驅動電路等。注意，顯示裝置200及顯示模組不一定必須設置有IC。另外，也可以將IC利用COF方式等安裝於FPC。
顯示部235包括配置為m行（m為1以上的整數）n列（n為1以上的整數）的矩陣狀的多個像素230。另外，多個像素230例如被分類為像素230a、像素230b及像素230c。像素230a、像素230b及像素230c具有呈現互不相同的光的功能。例如，像素230a、像素230b和像素230c也可以分別具有呈現紅色（R）光的功能、呈現綠色（G）光的功能和呈現藍色（B）光的功能。或者，例如，像素230a、像素230b和像素230c也可以分別具有呈現黃色（Y）光的功能、呈現青色（C）光的功能和呈現洋紅色（M）光的功能。
藉由使用一個像素230a、一個像素230b及一個像素230c構成一個像素240，可以實現全彩色顯示。因此，像素230被用作子像素。另外，在圖40A所示的顯示裝置200中，示出以條紋排列配置用作子像素的像素230的例子。構成一個像素240的子像素的數量不侷限於三個，也可以為四個以上。例如，也可以包括呈現R、G、B、白色（W）的光的四個子像素。或者，也可以包括呈現R、G、B、Y的四種光的四個子像素。
圖40B是說明顯示裝置200的方塊圖。顯示裝置200包括顯示部235、第一驅動電路部231及第二驅動電路部232。在圖40B中，將第1行第n列的像素230記載為像素230[1，n]，將第m行第1列的像素230記載為像素230[m，1]，將第m行第n列的像素230記載為像素230[m，n]。另外，有時將顯示部235中的任意像素230記載為像素230[r，s]。r為1以上且m以下的整數，s為1以上且n以下的整數。
第一驅動電路部231所包括的電路例如被用作掃描線驅動電路。第二驅動電路部232所包括的電路例如被用作信號線驅動電路。注意，在隔著顯示部235與第一驅動電路部231相對的位置也可以設置某個電路。在隔著顯示部235與第二驅動電路部232相對的位置也可以設置某個電路。注意，在本說明書等中，有時將第一驅動電路部231及第二驅動電路部232所包括的電路總稱為週邊驅動電路233。
作為週邊驅動電路233，可以使用移位暫存器電路、位準轉換器電路、反相器電路、閂鎖電路、類比開關電路、多工器電路、解多工器電路、邏輯電路等各種電路。在週邊驅動電路233中，可以使用根據本發明的一個實施方式的電晶體10及半導體裝置100等。注意，週邊驅動電路中的電晶體也可以使用與像素230中的電晶體相同的製程形成。
另外，顯示裝置200包括彼此大致平行地配置且其電位被第一驅動電路部231中的電路控制的m個佈線236；以及彼此大致平行地配置且其電位被第二驅動電路部232中的電路控制的n個佈線237。
在圖40B中，示出佈線236和佈線237連接到像素230的例子。但是，佈線236和佈線237是一個例子，連接到像素230的佈線不侷限於佈線236和佈線237。
＜像素電路的結構例子＞ 圖41A至圖41D、圖42A至圖42D、圖43A及圖43B示出像素230的結構例子。像素230包括像素電路51（像素電路51A、像素電路51B、像素電路51C、像素電路51D、像素電路51E、像素電路51F、像素電路51G、像素電路51H、像素電路51I或像素電路51J）及發光元件61。
本實施方式等所說明的發光元件（也稱為發光器件）是指有機EL元件（也被稱為OLED（Organic Light Emitting Diode：有機發光二極體））等自發光型發光器件。另外，電連接到像素電路的發光元件可以為LED（Light Emitting Diode：發光二極體）、微型LED、QLED（Quantum-dot Light Emitting Diode：量子點發光二極體）、半導體雷射器等自發光型發光元件。
圖41A所示的像素電路51A是包括電晶體52A、電晶體52B及電容器53的2Tr1C型像素電路。
電晶體52A的源極和汲極中的一個與佈線SL電連接，電晶體52A的閘極與佈線GL電連接。電晶體52A的源極和汲極中的一個與電晶體52B的閘極及電容器53的一個端子電連接。電晶體52B的源極和汲極中的一個與佈線ANO電連接。電晶體52B的源極和汲極中的另一個與電容器53的另一個端子及發光元件61的陽極電連接。發光元件61的陰極與佈線VCOM電連接。電晶體52A的源極和汲極中的另一個、電晶體52B的閘極及電容器53的一個端子電連接的區域被用作節點ND。
佈線GL相當於佈線236，佈線SL相當於佈線237。佈線VCOM是供應用來給發光元件61提供電流的電位的佈線。電晶體52A具有根據佈線GL的電位控制佈線SL和電晶體52B的閘極之間的導通狀態或非導通狀態的功能。例如，將VDD供應到佈線ANO，將VSS供應到佈線VCOM。
藉由使電晶體52A處於開啟狀態，影像信號從佈線SL供應到節點ND。然後，藉由使電晶體52A處於關閉狀態，影像信號保持在節點ND中。為了確實保持供應到節點ND的影像信號，較佳為作為電晶體52A使用關態電流小的電晶體。例如，作為電晶體52A較佳為使用OS電晶體。
電晶體52B具有控制流過發光元件61的電流量的功能。電容器53具有保持電晶體52B的閘極電位的功能。發光元件61所發射的光的強度根據供應到電晶體52B的閘極（節點ND）的影像信號被控制。
圖41B所示的像素電路51B是包括電晶體52A、電晶體52B、電晶體52C及電容器53的3Tr1C型像素電路。圖41B所示的像素電路51B具有對圖41A所示的像素電路51A追加電晶體52C而成的結構。
電晶體52C的源極和汲極中的一個與電晶體52B的源極和汲極中的另一個電連接。電晶體52C的閘極與佈線GL電連接。電晶體52C的源極和汲極中的另一個與佈線V0電連接。例如，佈線V0被供應參考電位。
電晶體52C具有根據佈線GL的電位控制電晶體52B的源極和汲極中的另一個和佈線V0之間的導通狀態或非導通狀態的功能。佈線V0是用來供應參考電位的佈線。當作為電晶體52B使用n通道型電晶體時，可以由經過電晶體52C供應的佈線V0的參考電位抑制電晶體52B的閘極-源極間電位的不均勻。
此外，可以使用佈線V0取得可用於像素參數的設定的電流值。更明確而言，佈線V0可以被用作將流過電晶體52B的電流或流過發光元件61的電流輸出到外部的監控線。輸出到佈線V0的電流可以由源極隨耦電路等轉換為電壓並輸出到外部。或者，可以由A/D轉換器等轉換為數位信號並輸出到外部。
圖41C所示的像素電路51C是上述像素電路51A的電晶體52A及電晶體52B採用包括背閘極且該背閘極與閘極電連接的電晶體時的例子。此外，圖41D所示的像素電路51D是像素電路51B採用該電晶體時的例子。由此，可以增大電晶體能夠流過的電流。注意，在此示出所有電晶體採用閘極與背閘極電連接的電晶體，但是不侷限於此。此外，也可以採用包括閘極及背閘極且它們與不同佈線電連接的電晶體。例如，藉由使用閘極和背閘極中的一個與源極電連接的電晶體，可以提高可靠性。
圖42A所示的像素電路51E具有對圖41B所示的像素電路51B追加電晶體52D的結構。圖42A所示的像素電路51E是包括電晶體52A、電晶體52B、電晶體52C、電晶體52D及電容器53的4Tr1C型像素電路。
電晶體52D的源極和汲極中的一個與節點ND電連接，源極和汲極中的另一個與佈線V0電連接。
像素電路51E與佈線GL1、佈線GL2及佈線GL3電連接。佈線GL1與電晶體52A的閘極電連接，佈線GL2與電晶體52C的閘極電連接，佈線GL3與電晶體52D的閘極電連接。注意，在本實施方式等中，有時將佈線GL1、佈線GL2及佈線GL3總稱為佈線GL。因此，佈線GL不侷限於一個，有時為多個。
藉由同時使電晶體52C及電晶體52D處於導通狀態，電晶體52B的源極及閘極成為相同電位，所以可以使電晶體52B處於非導通狀態。由此，可以強制性地遮斷流過發光元件61的電流。這種像素電路是在使用交替地設置顯示期間及關燈期間的顯示方法時較佳的。
圖42B所示的像素電路51F是對上述像素電路51E追加電容器53A的例子。電容器53A被用作儲存電容器。圖42A所示的像素電路51E是4Tr1C型像素電路。此外，圖42B所示的像素電路51F是4Tr2C型像素電路。
圖42C所示的像素電路51G及圖42D所示的像素電路51H分別是上述像素電路51E或像素電路51F使用包括背閘極的電晶體時的例子。電晶體52A、電晶體52C、電晶體52D採用閘極與背閘極電連接的電晶體，電晶體52B採用閘極和背閘極中的一個與源極電連接的電晶體。
圖43A所示的像素電路51I是包括電晶體52A、電晶體52B、電晶體52C、電晶體52D、電晶體52E、電晶體52F及電容器53的6Tr1C型像素電路。
電晶體52A的源極和汲極中的一個與佈線SL電連接，電晶體52A的閘極與佈線GL1電連接。電晶體52D的源極和汲極中的一個與佈線ANO電連接，電晶體52D的閘極與佈線GL2電連接。電晶體52D的源極和汲極中的另一個與電晶體52B的源極和汲極中的一個電連接。電晶體52B的源極和汲極中的另一個與電晶體52A的源極和汲極中的另一個以及電晶體52F的源極和汲極中的一個電連接。電晶體52F的閘極與佈線GL3電連接。
電晶體52E的源極和汲極中的一個與電晶體52D的源極和汲極中的另一個以及電晶體52B的源極和汲極中的一個電連接。電晶體52E的源極和汲極中的另一個與電晶體52B的閘極以及電容器53的一個端子電連接。電容器53的另一個端子與電晶體52F的源極和汲極中的另一個、發光元件61的陽極及電晶體52C的源極和汲極中的一個電連接。電晶體52E的閘極及電晶體52C的閘極與佈線GL4電連接。電晶體52C的源極和汲極中的另一個與佈線V0電連接。電晶體52E的源極和汲極中的另一個、電晶體52B的閘極以及電容器53的一個端子電連接的區域被用作節點ND。
如圖43B所示，也可以作為像素電路51J所包括的電晶體使用包括背閘極的電晶體。電晶體52A、電晶體52C、電晶體52D、電晶體52E及電晶體52F採用閘極與背閘極電連接的電晶體，電晶體52B採用背閘極與源極和汲極中的另一個電連接的電晶體。
作為電晶體52A、電晶體52C、電晶體52D、電晶體52E及電晶體52F，可以使用根據本發明的一個實施方式的電晶體10。
藉由將根據本發明的一個實施方式的電晶體10用於顯示裝置的像素電路，可以縮小像素電路的佔有面積。因此，可以提高顯示裝置的清晰度。例如，可以實現清晰度為1000ppi以上、較佳為2000ppi以上、更佳為3000ppi以上、進一步較佳為4000ppi以上、還較佳為5000ppi以上、再進一步較佳為6000ppi以上且10000ppi以下、9000ppi以下或8000ppi以下的顯示裝置。
另外，藉由縮小像素電路的佔有面積，可以增加顯示裝置的像素數（提高解析度）。例如，可以實現HD（像素數為1280×720）、FHD（像素數為1920×1080）、WQHD（像素數為2560×1440）、WQXGA（像素數為2560×1600）、4K2K（像素數為3840×2160）或8K4K（像素數為7680×4320）等解析度極高的顯示裝置。
因此，藉由將根據本發明的一個實施方式的電晶體10用於顯示裝置的像素電路，可以提高顯示裝置的顯示品質。另外，在使用EL元件的底發射型顯示裝置中可以提高像素的開口率。開口率高的像素可以以與開口率較低的像素相比更低的電流密度實現具有與開口率較低的像素相同的亮度的發光。因此，可以提高顯示裝置的可靠性。
＜像素佈局＞ 使用圖44A至圖44G及圖45A至圖45K主要說明與圖40A不同的像素佈局。子像素的排列沒有特別的限制，可以採用各種像素佈局。作為子像素的排列，例如可以舉出條紋排列、S條紋排列、矩陣排列、Delta排列、拜耳排列、Pentile排列等。
注意，圖40A、圖44A至圖44G及圖45A至圖45K所示的子像素的平面形狀相當於發光區域的平面形狀。
另外，作為子像素的平面形狀，例如可以舉出三角形、四角形（包括矩形、正方形）、五角形等多角形、角部圓的上述多角形形狀、橢圓形或圓形等。
子像素（像素230）所包括的像素電路51既可以與發光區域重疊配置，又可以配置在發光區域的外側。
圖44A所示的像素240採用S條紋排列。圖44A所示的像素240由像素230a、像素230b、像素230c的三種子像素構成。
圖44B所示的像素240包括具有角部呈圓形的近似梯形的平面形狀的像素230a、具有角部呈圓形的近似梯形的平面形狀的像素230b以及具有角部呈圓形的近似四角形或近似六角形的平面形狀的像素230c。另外，像素230a的發光面積大於像素230b。如此，各子像素的形狀及尺寸可以分別獨立決定。例如，包括可靠性高的發光器件的子像素的尺寸可以更小。
圖44C所示的像素240A及像素240B採用Pentile排列。圖44C示出交替配置包括像素230a及像素230b的像素240A及包括像素230b及像素230c的像素240B的例子。
圖44D至圖44F所示的像素240A及像素240B採用Delta排列。像素240A在上面的行（第一行）包括兩個子像素（像素230a及像素230b），在下面的行（第二行）包括一個子像素（像素230c）。像素240B在上面的行（第一行）包括一個子像素（像素230c），在下面的行（第二行）包括兩個子像素（像素230a及像素230b）。
圖44D是各子像素具有帶圓角的近似四角形的平面形狀的例子，圖44E是各子像素具有圓形平面形狀的例子，圖44F是各子像素具有帶圓角的近似六角形的平面形狀的例子。
在圖44F中，各子像素配置在排列為最緊密的六角形區域的內側。各子像素以在著眼於其中一個子像素時被六個子像素圍繞的方式配置。此外，以呈現相同顏色的光的子像素不相鄰的方式設置。例如，各子像素以在著眼於像素230a時交替地配置的三個像素230b和三個像素230c圍繞像素230a的方式設置。
圖44G示出各顏色的子像素配置為鋸齒形狀的例子。明確而言，在俯視時，在列方向上排列的兩個子像素（例如，像素230a與像素230b或者像素230b與像素230c）的上邊的位置錯開。
在圖44A至圖44G所示的各像素中，例如較佳的是，作為像素230a使用發射紅色光的子像素R，作為像素230b使用發射綠色光的子像素G，並且作為像素230c使用發射藍色光的子像素B。注意，子像素的結構不侷限於此，可以適當地決定子像素所發射的顏色及排列順序。例如，也可以作為像素230b使用發射紅色光的子像素R，作為像素230a使用發射綠色光的子像素G。
在光微影法中，被加工的圖案越微細越不能忽視光的繞射所帶來的影響，所以在藉由曝光轉移光罩的圖案時其保真度下降，難以將光阻遮罩加工為所希望的形狀。因此，即使光罩的圖案為矩形，也易於形成帶圓角的圖案。因此，子像素的平面形狀有時呈帶圓角的多角形形狀、橢圓形或圓形等。
並且，在使用光阻遮罩將EL層加工為島狀時，形成在EL層上的光阻膜需要以低於EL層的耐熱溫度的溫度固化。因此，根據EL層的材料的耐熱溫度及光阻劑材料的固化溫度而有時光阻膜的固化不充分。固化不充分的光阻膜在被加工時有時呈遠離所希望的形狀的形狀。其結果是，EL層的平面形狀有時呈帶圓角的多角形形狀、橢圓形或圓形等。例如，當要形成平面形狀為正方形的光阻遮罩時，有時形成圓形平面形狀的光阻遮罩而EL層的平面形狀呈圓形。
為了使EL層的平面形狀呈所希望的形狀，也可以利用以設計圖案與轉移圖案一致的方式預先校正遮罩圖案的技術（OPC（Optical Proximity Correction:光學鄰近效應修正）技術）。明確而言，在OPC技術中，對遮罩圖案上的圖形角部等追加校正用圖案。
如圖45A至圖45I所示，像素可以包括四種子像素。
圖45A至圖45C所示的像素240採用條紋排列。
圖45A是各子像素具有矩形平面形狀的例子，圖45B是各子像素具有連接兩個半圓與矩形的平面形狀的例子，圖45C是各子像素具有橢圓形平面形狀的例子。
圖45D至圖45F所示的像素240採用矩陣排列。
圖45D是各子像素具有正方形的平面形狀的例子，圖45E是各子像素具有角部呈圓形的近似正方形的平面形狀的例子，圖45F是各子像素具有圓形平面形狀的例子。
圖45G及圖45H示出一個像素240使用配置為兩行三列的子像素構成的例子。
圖45G所示的像素240在像素240的上面的行（第一行）包括三個子像素（像素230a、像素230b、像素230c）且在下面的行（第二行）包括一個子像素（像素230d）。換言之，像素240在左列（第一列）包括像素230a，在中間列（第二列）包括像素230b，在右列（第三列）包括像素230c，並包括橫跨這三個列的像素230d。
圖45H所示的像素240在上面的行（第一行）包括三個子像素（像素230a、像素230b、像素230c）且在下面的行（第二行）包括三個像素230d。換言之，像素240在像素240的左列（第一列）包括像素230a及像素230d，在中間列（第二列）包括像素230b及像素230d，在右列（第三列）包括像素230c及像素230d。如圖45H所示，藉由採用上面的行和下面的行的子像素的配置對齊的結構，可以高效地去除製造程序中可能產生的粉塵等。因此，可以提供顯示品質高的顯示裝置。
圖45I示出一個像素240使用配置為三行兩列的子像素構成的例子。
圖45I所示的像素240在像素240的上面的行（第一行）包括像素230a，在中間行（第二行）包括像素230b，包括橫跨第一行至第二行的像素230c，在下面的行（第三行）包括一個子像素（像素230d）。換言之，像素240在像素240的左列（第一列）包括像素230a及像素230b，在右列（第二列）包括像素230c，並包括橫跨這兩個列的像素230d。
圖45A至圖45I所示的像素240由像素230a、像素230b、像素230c、像素230d這四個子像素構成。
像素230a、像素230b、像素230c、像素230d可以包括發射彼此不同顏色的光的發光器件。作為像素230a、像素230b、像素230c、像素230d，可以舉出：R、G、B、白色（W）的四種顏色的子像素；R、G、B、Y的四種顏色的子像素；以及R、G、B、紅外光（IR）的子像素；等。
在圖45A至圖45I所示的各像素240中，例如作為像素230a可以使用發射紅色光的子像素R，作為像素230b可以使用發射綠色光的子像素G，作為像素230c可以使用發射藍色光的子像素B，作為像素230d可以使用發射白色光的子像素W、發射黃色光的子像素Y或發射近紅外光的子像素IR。在採用上述結構時，在圖45G及圖45H所示的像素240中，R、G、B的佈局為條紋排列，所以可以提高顯示品質。另外，在圖45I所示的像素240中，R、G、B的佈局為所謂的S條紋排列，所以可以提高顯示品質。
另外，像素240也可以包括具有受光元件（也稱為受光器件）的子像素。
在圖45A至圖45I所示的各像素240中，像素230a至像素230d中的任一個都可以為包括受光器件的子像素。
在圖45A至圖45I所示的各像素240中，例如，作為像素230a可以使用發射紅色光的子像素R，作為像素230b可以使用發射綠色光的子像素G，作為像素230c可以使用發射藍色光的子像素B，作為像素230d可以使用包括受光器件的子像素S。在採用上述結構時，在圖45G及圖45H所示的像素240中，R、G、B的佈局為條紋排列，所以可以提高顯示品質。另外，在圖45I所示的像素240中，R、G、B的佈局為所謂的S條紋排列，所以可以提高顯示品質。
包括受光器件的子像素S所檢測的光的波長沒有特別的限制。子像素S可以檢測可見光和紅外光中的一者或兩者。
如圖45J及圖45K所示，一個像素240也可以包括五種子像素。
圖45J示出一個像素240使用配置為兩行三列的子像素構成的例子。
圖45J所示的像素240在像素240的上面的行（第一行）包括三個子像素（像素230a、像素230b、像素230c）且在下面的行（第二行）包括兩個子像素（像素230d、像素230e）。換言之，像素240在像素240的左列（第一列）包括像素230a、像素230d，在中間列（第二列）包括像素230b，在右列（第三列）包括子像素230c，並包括橫跨第二列至第三列的像素230e。
圖45K示出一個像素240使用配置為三行兩列的子像素構成的例子。
圖45K所示的像素240在像素240的上面的行（第一行）包括像素230a，在中間行（第二行）包括像素230b，包括橫跨第一行至第二行的像素230c，在下面的行（第三行）包括兩個子像素（像素230d、像素230e）。換言之，像素240在左列（第一列）包括像素230a、像素230b、像素230d，在右列（第二列）包括像素230c、像素230e。
在圖45J及圖45K所示的各像素240中，例如較佳為作為像素230a使用發射紅色光的子像素R，作為像素230b使用發射綠色光的子像素G，作為像素230c使用發射藍色光的子像素B。在採用上述結構時，在圖45J所示的像素240中，RGB的佈局為條紋排列，所以可以提高顯示品質。另外，在圖45K所示的像素240中，RGB的佈局為所謂的S條紋排列，所以可以提高顯示品質。
在圖45J及圖45K所示的各像素240中，例如作為像素230d和像素230e中的至少一方也可以使用包括受光器件的子像素S。當在像素230d和像素230e的兩者中使用受光器件時，受光器件的結構也可以互不相同。例如，所檢測的光的波長區域的至少一部分也可以彼此不同。明確而言，像素230d和像素230e中的一方可以包括主要檢測可見光的受光器件，另一方可以包括主要檢測紅外光的受光器件。
另外，在圖45J及圖45K所示的各像素240中，例如也可以作為像素230d和像素230e中的一方使用包括受光器件的子像素S且另一方使用包括可用作光源的發光器件的子像素。例如，也可以作為像素230d和像素230e中的一方使用發射紅外光的子像素IR且另一方使用包括檢測紅外光的受光器件的子像素S。
在包括子像素R、G、B、IR、S的像素中，可以使用子像素R、G、B顯示影像並使用子像素IR作為光源而由子像素S檢測子像素IR所發射的紅外光的反射光。
如上所述，在本發明的一個實施方式的顯示裝置中，作為像素240可以採用各種子像素（像素230）的佈局。另外，也可以採用在像素240中包括發光器件和受光器件的兩者的結構。在此情況下，也可以採用各種佈局。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式4 在本實施方式中，對可用作發光元件61的發光器件進行說明。
如圖46A所示，發光器件在一對電極（下部電極761及上部電極762）間包括EL層763。EL層763可以由層780、發光層771及層790等多個層構成。
發光層771至少包含發光物質（也稱為發光材料）。
在下部電極761及上部電極762分別為陽極及陰極的情況下，層780包括含有電洞注入性高的物質的層（電洞注入層）、含有電洞傳輸性高的物質的層（電洞傳輸層）和含有電子阻擋性高的物質的層（電子障壁層）中的一個或多個。另外，層790包括含有電子注入性高的物質的層（電子注入層）、含有電子傳輸性高的物質的層（電子傳輸層）和含有電洞阻擋性高的物質的層（電洞障壁層）中的一個或多個。在下部電極761及上部電極762分別為陰極及陽極的情況下，層780和層790的結構與上述反轉。
包括設置在一對電極間的層780、發光層771及層790的結構可以被用作單一的發光單元，在本說明書中將圖46A的結構稱為單結構。
圖46B示出圖46A所示的發光器件所包括的EL層763的變形例子。明確而言，圖46B所示的發光器件包括下部電極761上的層781、層781上的層782、層782上的發光層771、發光層771上的層791、層791上的層792及層792上的上部電極762。
在下部電極761及上部電極762分別為陽極及陰極的情況下，例如，層781、層782、層791及層792可以分別為電洞注入層、電洞傳輸層、電子傳輸層及電子注入層。另外，在下部電極761及上部電極762分別為陰極及陽極的情況下，層781、層782、層791及層792可以分別為電子注入層、電子傳輸層、電洞傳輸層及電洞注入層。藉由採用上述層結構，可以將載子高效地注入到發光層771，由此可以提高發光層771內的載子的再結合的效率。
此外，如圖46C及圖46D所示，層780與層790之間設置有多個發光層（發光層771、772、773）的結構也是單結構的變形例子。注意，雖然圖46C及圖46D示出包括三層發光層的例子，但具有單結構的發光器件中的發光層可以為兩層，也可以為四層以上。另外，具有單結構的發光器件也可以在兩個發光層之間包括緩衝層。緩衝層例如可以使用載子傳輸層（電洞傳輸層及電子傳輸層）。
另外，如圖46E及圖46F所示，在本說明書中多個發光單元（發光單元763a及發光單元763b）隔著電荷產生層785（也稱為中間層）串聯連接的結構被稱為串聯結構。另外，也可以將串聯結構稱為疊層結構。藉由採用串聯結構，可以實現能夠以高亮度發光的發光器件。此外，串聯結構由於與單結構相比可以降低為了得到相同的亮度的電流，所以可以提高可靠性。
圖46D及圖46F示出顯示裝置包括重疊於發光器件的層764的例子。圖46D示出層764重疊於圖46C所示的發光器件的例子，圖46F示出層764重疊於圖46E所示的發光器件的例子。在圖46D及圖46F中，上部電極762使用透過可見光的導電膜以將光提取到上部電極762一側。
作為層764可以使用顏色轉換層和濾色片（彩色層）中的一者或兩者。
在圖46C及圖46D中，也可以將發射相同顏色的光的發光物質，甚至為相同發光物質用於發光層771、發光層772及發光層773。例如，也可以將發射藍色光的發光物質用於發光層771、發光層772及發光層773。關於呈現藍色光的子像素，可以提取發光器件所發射的藍色光。另外，關於呈現紅色光的子像素及呈現綠色光的子像素，藉由作為圖46D所示的層764設置顏色轉換層，可以使發光器件所發射的藍色光轉換為更長波長的光而提取為紅色光或綠色光。另外，作為層764較佳為使用顏色轉換層和彩色層的兩者。發光器件所發射的光的一部分有時不經顏色轉換層的轉換而透過。藉由經由彩色層提取透過顏色轉換層的光，可以由彩色層吸收所希望的顏色光之外的光而提高子像素所呈現的光的色純度。
在圖46C及圖46D中，也可以將發射不同顏色的光的發光物質用於發光層771、發光層772及發光層773。在發光層771、發光層772及發光層773各自所發射的光處於補色關係時，可以得到白色發光。例如，具有單結構的發光器件較佳為包括含有發射藍色光的發光物質的發光層以及含有發射比藍色波長長的可見光的發光物質的發光層。
作為圖46D所示的層764，也可以設置濾色片。藉由白色光透過濾色片，可以得到所希望的顏色的光。
例如，在具有單結構的發光器件包括三層發光層的情況下，較佳為包括含有發射紅色（R）光的發光物質的發光層、含有發射綠色（G）光的發光物質的發光層以及發射藍色（B）光的發光物質的發光層。作為發光層的疊層順序，可以採用從陽極一側依次層疊R、G、B的順序或從陽極一側依次層疊R、B、G的順序等。此時，也可以在R與G或B之間設置緩衝層。
例如在具有單結構的發光器件包括兩層發光層的情況下，較佳為採用包括含有發射藍色（B）光的發光物質的發光層以及含有發射黃色（Y）光的發光物質的發光層的結構。有時將該結構稱為BY單結構。
發射白色光的發光器件較佳為包含兩種以上的發光物質。為了得到白色發光，以兩個以上的發光物質的各發光處於補色關係的方式選擇發光物質即可。例如，藉由使第一發光層的發光顏色與第二發光層的發光顏色處於補色關係，可以得到在發光器件整體上以白色發光的發光器件。此外，包括三個以上的發光層的發光器件也是同樣的。
注意，圖46C、圖46D中的層780及層790也可以分別獨立地採用圖46B所示的由兩層以上的層而成的疊層結構。
在圖46E及圖46F中，也可以將發射相同顏色的光的發光物質，甚至為相同發光物質用於發光層771及發光層772。例如，在呈現各顏色的光的子像素所包括的發光器件中，也可以將發射藍色光的發光物質用於發光層771及發光層772。關於呈現藍色光的子像素，可以提取發光器件所發射的藍色光。另外，關於呈現紅色光的子像素及呈現綠色光的子像素，藉由作為圖46F所示的層764設置顏色轉換層，可以使發光器件所發射的藍色光轉換為更長波長的光而提取為紅色光或綠色光。另外，作為層764較佳為使用顏色轉換層和彩色層的兩者。
另外，在將圖46E或圖46F所示的結構的發光器件用於呈現各顏色的子像素時，也可以根據子像素使用不同發光物質。明確而言，在呈現紅色光的子像素所包括的發光器件中，也可以將發射紅色光的發光物質用於發光層771及發光層772。同樣地，在呈現綠色光的子像素所包括的發光器件中，也可以將發射綠色光的發光物質用於發光層771及發光層772。在呈現藍色光的子像素所包括的發光器件中，也可以將發射藍色光的發光物質用於發光層771及發光層772。可以說，具有這種結構的顯示裝置使用具有串聯結構的發光器件並具有SBS（Side By Side）結構。由此，具有串聯結構及SBS結構的兩者的優點。由此，可以實現高亮度發光而實現可靠性高的發光器件。
另外，在圖46E及圖46F中，也可以將發射不同顏色的光的發光物質用於發光層771及發光層772。在發光層771所發射的光和發光層772所發射的光處於補色關係時，可以得到白色發光。作為圖46F所示的層764也可以設置濾色片。藉由白色光透過濾色片，可以得到所希望的顏色的光。
注意，雖然圖46E及圖46F示出發光單元763a包括一層發光層771且發光單元763b包括一層發光層772的例子，但不侷限於此。發光單元763a及發光單元763b各自也可以包括兩層以上的發光層。
雖然圖46E及圖46F例示出包括兩個發光單元的發光器件，但不侷限於此。發光器件也可以包括三個以上的發光單元。注意，也可以將包括兩個發光單元的結構及包括三個發光單元的結構分別稱為兩級串聯結構及三級串聯結構。
在圖46E及圖46F中，發光單元763a包括層780a、發光層771及層790a，發光單元763b包括層780b、發光層772及層790b。
在下部電極761及上部電極762分別為陽極及陰極的情況下，層780a及層780b各自包括電洞注入層、電洞傳輸層和電子障壁層中的一個或多個。另外，層790a及層790b各自包括電子注入層、電子傳輸層和電洞障壁層中的一個或多個。在下部電極761及上部電極762分別為陰極及陽極的情況下，層780a和層790a的結構與上述反轉，層780b和層790b的結構也與上述反轉。
在下部電極761及上部電極762分別為陽極及陰極的情況下，例如，層780a包括電洞注入層及電洞注入層上的電洞傳輸層，而且還可以包括電洞傳輸層上的電子障壁層。另外，層790a包括電子傳輸層，而且還可以包括發光層771與電子傳輸層之間的電洞障壁層。另外，層780b包括電洞傳輸層，而且還可以包括電洞傳輸層上的電子障壁層。另外，層790b包括電子傳輸層及電子傳輸層上的電子注入層，而且還可以包括發光層772與電子傳輸層之間的電洞障壁層。在下部電極761及上部電極762分別為陰極及陽極的情況下，例如，層780a包括電子注入層及電子注入層上的電子傳輸層，而且還可以包括電子傳輸層上的電洞障壁層。另外，層790a包括電洞傳輸層，而且還可以包括發光層771與電洞傳輸層之間的電子障壁層。另外，層780b包括電子傳輸層，而且還可以包括電子傳輸層上的電洞障壁層。另外，層790b包括電洞傳輸層及電洞傳輸層上的電洞注入層，而且還可以包括發光層772與電洞傳輸層之間的電子障壁層。
當製造具有串聯結構的發光器件時，兩個發光單元隔著電荷產生層785層疊。電荷產生層785至少具有電荷產生區域。電荷產生層785具有在對一對電極間施加電壓時向兩個發光單元中的一方注入電子且向另一方注入電洞的功能。
作為串聯結構的發光元件的一個例子，可以舉出圖47A至圖47C所示的結構。
圖47A示出包括三個發光單元的結構。在圖47A中，多個發光單元（發光單元763a、發光單元763b及發光單元763c）隔著電荷產生層785彼此串聯連接。另外，發光單元763a包括層780a、發光層771及層790a，發光單元763b包括層780b、發光層772及層790b，發光單元763c包括層780c、發光層773及層790c。注意，層780c可以採用可用於層780a及層780b的結構，層790c可以採用可用於層790a及層790b的結構。
在圖47A中，發光層771、發光層772及發光層773較佳為包含發射相同顏色的光的發光物質。明確而言，可以採用如下結構：發光層771、發光層772及發光層773都包含紅色（R）發光物質的結構（所謂R＼R＼R三級串聯結構）；發光層771、發光層772及發光層773都包含綠色（G）發光物質的結構（所謂G＼G＼G三級串聯結構）；或者發光層771、發光層772及發光層773都包含藍色（B）發光物質的結構（所謂B＼B＼B三級串聯結構）。注意，“a＼b”表示包含發射a的光的發光物質的發光單元上隔著電荷產生層設置有包含發射b的光的發光物質的發光單元，a、b表示顏色。
在圖47A中，也可以將發射不同顏色的光的發光物質用於發光層771、發光層772和發光層773中的一部分或全部。作為發光層771、發光層772和發光層773的發光顏色的組合，例如可以舉出其中任兩個為藍色（B）且剩下一個為黃色（Y）的結構以及其中任一個為紅色（R），另一個為綠色（G）且剩下一個為藍色（B）的結構。
注意，作為各自發射相同顏色的發光物質不侷限於上述結構。例如，如圖47B所示，也可以採用層疊包括多個發光層的發光單元的串聯型發光元件。在圖47B中，兩個發光單元（發光單元763a及發光單元763b）隔著電荷產生層785串聯連接。另外，發光單元763a包括層780a、發光層771a、發光層771b、發光層771c以及層790a，發光單元763b包括層780b、發光層772a、發光層772b、發光層772c以及層790b。
在圖47B中，關於發光層771a、發光層771b及發光層771c，選擇各自處於補色關係的發光物質，來使發光單元763a具有能夠實現白色發光（W）的結構。另外，關於發光層772a、發光層772b及發光層772c，也選擇各自處於補色關係的發光物質，來使發光單元763b具有能夠實現白色發光（W）的結構。也就是說，圖47B所示的結構是W＼W兩級串聯結構。注意，對處於不色關係的發光物質的疊層順序沒有特別的限制。實施者可以適當地選擇最合適的疊層順序。雖然未圖示，但也可以採用W＼W＼W三級串聯結構或四級以上的串聯結構。
另外，在使用具有串聯結構的發光器件的情況下，可以舉出：包括發射黃色（Y）光的發光單元及發射藍色（B）光的發光單元的B＼Y或Y＼B兩級串聯結構；包括發射紅色（R）光及綠色（G）光的發光單元及發射藍色（B）光的發光單元的R·G＼B或B＼R·G兩級串聯結構；依次包括發射藍色（B）光的發光單元、發射黃色（Y）光的發光單元及發射藍色（B）光的發光單元的B＼Y＼B三級串聯結構；依次包括發射藍色（B）光的發光單元、發射黃綠色（YG）光的發光單元及發射藍色（B）光的發光單元的B＼YG＼B三級串聯結構；以及依次包括發射藍色（B）光的發光單元、發射綠色（G）光的發光單元及發射藍色（B）光的發光單元的B＼G＼B三級串聯結構等。注意，“a·b”表示一個發光單元包含發射a的光的發光物質及發射b的光的發光物質。
如圖47C所示，也可以組合包括一個發光層的發光單元和包括多個發光層的發光單元。
明確而言，在圖47C所示的結構中，多個發光單元（發光單元763a、發光單元763b及發光單元763c）隔著電荷產生層785彼此串聯連接。另外，發光單元763a包括層780a、發光層771及層790a，發光單元763b包括層780b、發光層772a、發光層772b、發光層772c及層790b，發光單元763c包括層780c、發光層773及層790c。
例如，在圖47C所示的結構中可以採用B＼R·G·YG＼B三級串聯結構，其中發光單元763a為發射藍色（B）光的發光單元，發光單元763b為發射紅色（R）光、綠色（G）光及黃綠色（YG）光的發光單元，並且發光單元763c為發射藍色（B）光的發光單元。
例如，作為發光單元的疊層數及顏色順序，可以舉出從陽極一側層疊B和Y的兩級結構、層疊B和發光單元X的兩級結構、層疊B、Y和B的三級結構、層疊B、X和B的三級結構，作為發光單元X中的發光層的疊層數及顏色順序，可以採用從陽極一側層疊R和Y的兩層結構、層疊R和G的兩層結構、層疊G和R的兩層結構、層疊G、R和G的三層結構或層疊R、G和R的三層結構等。另外，也可以在兩個發光層之間設置其他層。
接著，說明可用於發光器件的材料。
作為下部電極761和上部電極762中的提取光一側的電極使用透過可見光的導電膜。另外，作為不提取光一側的電極較佳為使用反射可見光的導電膜。另外，在顯示裝置包括發射紅外光的發光器件時，較佳為作為提取光一側的電極使用透過可見光及紅外光的導電膜且作為不提取光一側的電極使用反射可見光及紅外光的導電膜。
另外，不提取光一側的電極也可以使用透過可見光的導電膜。在此情況下，較佳為在反射層與EL層763間配置該電極。換言之，EL層763的發光也可以被該反射層反射而從顯示裝置提取。
作為形成發光器件的一對電極的材料，可以適當地使用金屬、合金、導電化合物及它們的混合物等。作為該材料，具體地可以舉出鋁、鎂、鈦、鉻、錳、鐵、鈷、鎳、銅、鎵、鋅、銦、錫、鉬、鉭、鎢、鈀、金、鉑、銀、釔及釹等金屬以及適當地組合它們的合金。另外，作為該材料，可以舉出銦錫氧化物（也稱為In-Sn氧化物）、含有矽的銦錫氧化物（In-Si-Sn氧化物）、銦鋅氧化物（In-Zn氧化物）及含有氧化鎢的銦鋅氧化物（In-W-Zn氧化物）等。另外，作為該材料，可以舉出含銀合金，諸如鋁、鎳和鑭的合金（Al-Ni-La）等含鋁合金（鋁合金）、銀和鎂的合金及銀、鈀和銅的合金（Ag-Pd-Cu，也記作APC）等。作為該材料，可以舉出以上沒有列舉的屬於元素週期表中第1族或第2族的元素（例如，鋰、銫、鈣、鍶）、銪、鐿等稀土金屬、適當地組合它們的合金以及石墨烯等。
發光器件較佳為採用光學微腔諧振器（微腔）結構。因此，發光器件所包括的一對電極中的一方較佳為包括對可見光具有透過性及反射性的電極（半透過-半反射電極），另一方較佳為包括對可見光具有反射性的電極（反射電極）。在發光器件具有微腔結構時，可以使從發光層得到的發光在兩個電極間諧振，並且可以提高從發光器件發射的光。
具有可見光透過性的電極的光穿透率為40%以上。例如，在將具有可見光透過性的電極用於發光器件時，較佳為使用可見光（波長為400nm以上且小於750nm的光）的穿透率為40%以上的電極。半透過-半反射電極的對可見光的反射率為10%以上且95%以下，較佳為30%以上且80%以下。反射電極對可見光的反射率為40%以上且100%以下，較佳為70%以上且100%以下。另外，這些電極的電阻率較佳為1×10 -2Ωcm以下。
發光器件至少包括發光層。另外，作為發光層以外的層，發光器件還可以包括包含電洞注入性高的物質、電洞傳輸性高的物質、電洞阻擋材料、電子傳輸性高的物質、電子阻擋材料、電子注入性高的物質或雙極性的材料（電子傳輸性及電洞傳輸性高的物質）等的層。例如，發光器件除了發光層以外還可以包括電洞注入層、電洞傳輸層、電洞障壁層、電荷產生層、電子障壁層、電子傳輸層和電子注入層中的一層以上。
發光器件可以使用低分子化合物或高分子化合物，還可以包含無機化合物。構成發光器件的層可以藉由蒸鍍法（包括真空蒸鍍法）、轉印法、印刷法、噴墨法或塗佈法等方法形成。
發光層包含一種或多種發光物質。作為發光物質，適當地使用呈現藍色、紫色、藍紫色、綠色、黃綠色、黃色、橙色或紅色等發光顏色的物質。此外，作為發光物質，也可以使用發射近紅外光的物質。
作為發光物質，可以舉出螢光材料、磷光材料、TADF材料及量子點材料等。
作為螢光材料，例如可以舉出芘衍生物、蒽衍生物、聯伸三苯衍生物、茀衍生物、咔唑衍生物、二苯并噻吩衍生物、二苯并呋喃衍生物、二苯并喹㗁啉衍生物、喹㗁啉衍生物、吡啶衍生物、嘧啶衍生物、菲衍生物及萘衍生物等。
作為磷光材料，例如可以舉出具有4H-三唑骨架、1H-三唑骨架、咪唑骨架、嘧啶骨架、吡嗪骨架、吡啶骨架的有機金屬錯合物（尤其是銥錯合物）、以具有拉電子基團的苯基吡啶衍生物為配體的有機金屬錯合物（尤其是銥錯合物）、鉑錯合物、稀土金屬錯合物等。
發光層除了發光物質（客體材料）以外還可以包含一種或多種有機化合物（主體材料、輔助材料等）。作為一種或多種有機化合物，可以使用電洞傳輸性高的物質（電洞傳輸材料）和電子傳輸性高的物質（電子傳輸材料）中的一者或兩者。作為電洞傳輸材料，可以使用下述可用於電洞傳輸層的電洞傳輸性高的材料。作為電子傳輸材料，可以使用下述可用於電子傳輸層的電子傳輸性高的材料。此外，作為一種或多種有機化合物，也可以使用雙極性材料或TADF材料。
例如，發光層較佳為包含磷光材料、容易形成激態錯合物的電洞傳輸材料及電子傳輸材料的組合。藉由採用這樣的結構，可以高效地得到利用從激態錯合物到發光物質（磷光材料）的能量轉移的ExTET（Exciplex-Triplet Energy Transfer：激態錯合物-三重態能量轉移）的發光。藉由選擇形成發射與發光物質的最低能量一側的吸收帶的波長重疊的光的激態錯合物的組合，可以使能量轉移變得順利，從而高效地得到發光。藉由採用上述結構，可以同時實現發光器件的高效率、低電壓驅動以及長壽命。
電洞注入層是將電洞從陽極注入到電洞傳輸層的包含電洞注入性高的材料的層。作為電洞注入性高的材料，可以舉出芳香胺化合物以及包含電洞傳輸材料及受體材料（電子受體材料）的複合材料等。
作為電洞傳輸材料，可以使用下述可用於電洞傳輸層的電洞傳輸性高的材料。
作為受體材料，例如可以使用屬於元素週期表中的第4族至第8族的金屬的氧化物。明確而言，可以舉出氧化鉬、氧化釩、氧化鈮、氧化鉭、氧化鉻、氧化鎢、氧化錳及氧化錸。特別較佳為使用氧化鉬，因為其在大氣中也穩定，吸濕性低，並且容易處理。另外，也可以使用含有氟的有機受體材料。除了上述以外，也可以使用醌二甲烷衍生物、四氯苯醌衍生物及六氮雜聯伸三苯衍生物等有機受體材料。
例如，作為電洞注入性高的材料也可以使用包含電洞傳輸材料及上述屬於元素週期表中第4族至第8族的金屬的氧化物（典型的是氧化鉬）的材料。
電洞傳輸層是將從陽極藉由電洞注入層注入的電洞傳輸到發光層的層。電洞傳輸層是包含電洞傳輸材料的層。作為電洞傳輸材料，較佳為採用電洞移動率為1×10 -6cm 2/Vs以上的物質。注意，只要電洞傳輸性比電子傳輸性高，就可以使用上述以外的物質。作為電洞傳輸材料，較佳為使用富π電子型雜芳族化合物（例如咔唑衍生物、噻吩衍生物、呋喃衍生物等）或者芳香胺（包含芳香胺骨架的化合物）等電洞傳輸性高的材料。
電子障壁層以接觸於發光層的方式設置。電子障壁層是具有電洞傳輸性並包含能夠阻擋電子的材料的層。可以將上述電洞傳輸材料中的具有電子阻擋性的材料用於電子障壁層。
電子障壁層具有電洞傳輸性，所以也可以被稱為電洞傳輸層。另外，電洞傳輸層中的具有電子阻擋性的層也可以被稱為電子障壁層。
電子傳輸層是將從陰極藉由電子注入層注入的電子傳輸到發光層的層。電子傳輸層是包含電子傳輸材料的層。作為電子傳輸材料，較佳為採用電子移動率為1×10 -6cm 2/Vs以上的物質。注意，只要電子傳輸性比電洞傳輸性高，就可以使用上述以外的物質。作為電子傳輸材料，可以使用具有喹啉骨架的金屬錯合物、具有苯并喹啉骨架的金屬錯合物、具有㗁唑骨架的金屬錯合物或具有噻唑骨架的金屬錯合物等，還可以使用㗁二唑衍生物、三唑衍生物、咪唑衍生物、㗁唑衍生物、噻唑衍生物、啡啉衍生物、具有喹啉配體的喹啉衍生物、苯并喹啉衍生物、喹㗁啉衍生物、二苯并喹㗁啉衍生物、吡啶衍生物、聯吡啶衍生物、嘧啶衍生物或含氮雜芳族化合物等缺π電子型雜芳族化合物等電子傳輸性高的材料。
電洞障壁層以接觸於發光層的方式設置。電洞障壁層是具有電子傳輸性並包含能夠阻擋電洞的材料的層。可以將上述電子傳輸材料中的具有電洞阻擋性的材料用於電洞障壁層。
電洞障壁層具有電子傳輸性，所以也可以被稱為電子傳輸層。另外，電子傳輸層中的具有電洞阻擋性的層也可以被稱為電洞障壁層。
電子注入層是將電子從陰極注入到電子傳輸層的包含電子注入性高的材料的層。作為電子注入性高的材料，可以使用鹼金屬、鹼土金屬或者它們的化合物。作為電子注入性高的材料，也可以使用包含電子傳輸材料及施體材料（電子施體材料）的複合材料。
較佳的是，電子注入性高的材料的最低未佔有分子軌域（LUMO：Lowest Unoccupied Molecular Orbital）能階與用於陰極的材料的功函數值之差小（具體的是0.5eV以下）。
電子注入層例如可以使用鋰、銫、鐿、氟化鋰（LiF）、氟化銫（CsF）、氟化鈣（CaF x，X為任意數）、8-（羥基喔啉）鋰（簡稱：Liq）、2-（2-吡啶基）苯酚鋰（簡稱：LiPP）、2-（2-吡啶基）-3-羥基吡啶（pyridinolato）鋰（簡稱：LiPPy）、4-苯基-2-（2-吡啶基）苯酚鋰（簡稱：LiPPP）、鋰氧化物（LiO x）或碳酸銫等鹼金屬、鹼土金屬或它們的化合物。另外，電子注入層也可以具有兩層以上的疊層結構。作為該疊層結構，例如可以舉出作為第一層使用氟化鋰且作為第二層設置鐿的結構。
電子注入層也可以包含電子傳輸材料。例如，可以將具有非共用電子對並具有缺電子型雜芳環的化合物用於電子傳輸材料。明確而言，可以使用具有吡啶環、二嗪環（嘧啶環、吡嗪環、嗒𠯤環）以及三嗪環中的至少一個的化合物。
具有非共用電子對的有機化合物的LUMO能階較佳為-3.6eV以上且-2.3eV以下。一般來說，可以使用CV（循環伏安法）、光電子能譜法、吸收光譜法或逆光電子能譜法等估計有機化合物的最高佔據分子軌域（HOMO：Highest Occupied Molecular Orbital）能階及LUMO能階。
例如，可以將4，7-二苯基-1，10-啡啉（簡稱：BPhen）、2，9-二（萘-2-基）-4，7-二苯基-1，10-啡啉（簡稱：NBPhen）、二喹㗁啉并[2，3-a：2’，3’-c]吩嗪（簡稱：HATNA）、2，4，6-三[3’-（吡啶-3-基）聯苯-3-基]-1，3，5-三嗪（簡稱：TmPPPyTz）等用於具有非共用電子對的有機化合物。此外，與BPhen相比，NBPhen具有高玻璃化轉變點（Tg），從而具有高耐熱性。
如上所述，電荷產生層至少具有電荷產生區域。電荷產生區域較佳為包括受體材料，例如較佳為包括可應用於上述電洞注入層的電洞傳輸材料及受體材料。
電荷產生層較佳為包括含有電子注入性高的材料的層。該層也可以被稱為電子注入緩衝層。電子注入緩衝層較佳為設置在電荷產生區域與電子傳輸層間。藉由設置電子注入緩衝層，可以緩和電荷產生區域與電子傳輸層間的注入能障，所以將產生在電荷產生區域中的電子容易注入到電子傳輸層中。
電子注入緩衝層較佳為包含鹼金屬或鹼土金屬，例如可以包含鹼金屬的化合物或鹼土金屬的化合物。明確而言，電子注入緩衝層較佳為包含含有鹼金屬和氧的無機化合物或者含有鹼土金屬和氧的無機化合物，更佳為包含含有鋰和氧的無機化合物（氧化鋰（Li 2O）等）。除此之外，作為電子注入緩衝層可以適當地使用可應用於上述電子注入層的材料。
電荷產生層較佳為包括含有電子傳輸性高的材料的層。該層也可以被稱為電子中繼層。電子中繼層較佳為設置在電荷產生區域與電子注入緩衝層間。在電荷產生層不包括電子注入緩衝層時，電子中繼層較佳為設置在電荷產生區域與電子傳輸層間。電子中繼層具有防止電荷產生區域與電子注入緩衝層（或電子傳輸層）的相互作用並順利地傳遞電子的功能。
作為電子中繼層，較佳為使用酞青銅（II）（簡稱：CuPc）等酞青類材料或者具有金屬-氧鍵合和芳香配體的金屬錯合物。
注意，有時根據剖面形狀或特性等不能明確地區別上述電荷產生區域、電子注入緩衝層及電子中繼層。
另外，電荷產生層也可以包括施體材料代替受體材料。例如，作為電荷產生層也可以包括含有可應用於上述電子注入層的電子傳輸材料和施體材料的層。
在層疊發光單元時，藉由在兩個發光單元間設置電荷產生層，可以抑制驅動電壓的上升。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式5 在本實施方式中說明發光元件61的形成方法的一個例子。
圖48A示出發光元件61的平面示意圖。圖48A是發光元件61的俯視示意圖。發光元件61包括呈現紅色的多個發光元件61R、呈現綠色的多個發光元件61G及呈現藍色的多個發光元件61B。在圖48A中為了便於區別各發光元件，在各發光元件的發光區內附上符號“R”、“G”、“B”。另外，圖48A示出採用具有紅色（R）、綠色（G）及藍色（B）這三個發光顏色的結構作為一個例子，但不侷限於此。例如，也可以採用具有四個以上的顏色的結構。
發光元件61R、發光元件61G及發光元件61B都被配置為矩陣狀。圖48A示出所謂的條紋配置，即在一個方向上配置同一個顏色的發光元件的配置，但發光元件的配置方法不侷限於此。
作為發光元件61R、發光元件61G及發光元件61B，較佳為使用OLED（Organic Light Emitting Diode：有機發光二極體）或QOLED（Quantum-dot Organic Light Emitting Diode：量子點有機發光二極體）等有機EL器件。作為EL元件所包含的發光物質，可以舉出發射螢光的物質（螢光材料）、發射磷光的物質（磷光材料）、無機化合物（量子點材料等）、呈現熱活化延遲螢光的物質（熱活化延遲螢光（Thermally activated delayed fluorescence：TADF）材料）等。
圖48B為對應於圖48A中的點劃線A1-A2的剖面示意圖。圖48B示出發光元件61R、發光元件61G及發光元件61B的剖面。發光元件61R、發光元件61G及發光元件61B都設置在絕緣體363上並包括被用作像素電極的導電體171及被用作共用電極的導電體173。作為絕緣體363，可以使用無機絕緣膜和有機絕緣膜中的一者或兩者。作為絕緣體363，較佳為使用無機絕緣膜。作為無機絕緣膜，例如可以舉出氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鉿膜等氧化物絕緣膜及氮化物絕緣膜。
發光元件61R在用作像素電極的導電體171與用作共用電極的導電體173之間包括EL層172R。EL層172R包含發射至少在紅色波長區域具有峰的光的發光物質。發光元件61G中的EL層172G包含發射至少在綠色波長區域具有峰的光的發光物質。發光元件61B中的EL層172B包含發射至少在藍色波長區域具有峰的光的發光物質。
除了包含發光物質的層（發光層）以外，EL層172R、EL層172G及EL層172B各自還可以包括電子注入層、電子傳輸層、電洞注入層及電洞傳輸層中的一個以上。
每個發光元件都設置有被用作像素電極的導電體171。另外，被用作共用電極的導電體173為各發光元件共同使用的一連續的層。被用作像素電極的導電體171和被用作共用電極的導電體173中的任一個使用對可見光具有透光性的導電膜，另一個使用具有反射性的導電膜。藉由使被用作像素電極的導電體171具有透光性而被用作共用電極的導電體173具有反射性，可以製造底面發射型（底部發射結構）顯示裝置，與此相反，藉由使被用作像素電極的導電體171具有反射性而被用作共用電極的導電體173具有透光性，可以製造頂面發射型（頂部發射結構）顯示裝置。注意，藉由使被用作像素電極的導電體171和被用作共用電極的導電體173都具有透光性，也可以製造雙面發射型（雙面發射結構）顯示裝置。
例如，在發光元件61R具有頂部發射結構時，來自發光元件61R的光175R被發射到導電體173一側。在發光元件61G具有頂部發射結構時，來自發光元件61G的光175G被發射到導電體173一側。在發光元件61B具有頂部發射結構時，來自發光元件61B的光175B被發射到導電體173一側。
以覆蓋被用作像素電極的導電體171的端部的方式設置絕緣體272。絕緣體272的端部較佳為錐形形狀。絕緣體272可以使用與可用於絕緣體363的材料同樣的材料。
絕緣體272是為了防止相鄰的發光元件61之間非意圖地電短路並從發光元件61非意圖地發光而設置的。此外，絕緣體272還具有當使用金屬遮罩形成EL層172時不使金屬遮罩與導電體171接觸的功能。
EL層172R、EL層172G及EL層172B各自包括與用作像素電極的導電體171的頂面接觸的區以及與絕緣體272的表面接觸的區。另外，EL層172R、EL層172G及EL層172B的端部位於絕緣體272上。
如圖48B所示，在顏色不同的發光元件之間，在兩個EL層之間設置間隙。如此，較佳為以互不接觸的方式設置EL層172R、EL層172G及EL層172B。由此，可以適當地防止電流流過相鄰的兩個EL層而產生非意圖性發光（也稱為串擾）。因此，可以提高對比度並實現顯示品質高的顯示裝置。
可以利用使用金屬遮罩等陰影遮罩的真空蒸鍍法等分開形成EL層172R、EL層172G及EL層172B。另外，也可以藉由光微影法分開製造上述EL層。藉由利用光微影法，可以實現在使用金屬遮罩時難以實現的高清晰度的顯示裝置。再者，由於降低相鄰的EL層間的洩漏電流，可以實現非常鮮明且對比度高的顯示品質高的顯示裝置。
例如，在利用金屬遮罩的形成方法中，難以實現小於10μm的相鄰的發光元件61間的距離，但是藉由利用光微影法，可以將該距離縮小到8μm以下、3μm以下、2μm以下或1μm以下。在此，相鄰的發光元件61間的距離可以根據相鄰的兩個像素電極的端部至端部的距離規定。或者，相鄰的發光元件61間的距離可以根據相鄰的兩個EL層的端部至端部的距離規定。
注意，在本說明書等中，有時將使用金屬遮罩或FMM（Fine Metal Mask，高精細金屬遮罩）製造的器件稱為MM（Metal Mask）結構的器件。另外，在本說明書等中，有時將不使用金屬遮罩或FMM製造的器件稱為MML（Metal Mask Less）結構的器件。
藉由如此縮小相鄰的發光元件61間的間隔，可以大幅度地減小有可能存在於兩個發光元件間的非光發光區域的面積，而可以使開口率接近於100%。例如，也可以實現50%以上、60%以上、70%以上、80%以上、甚至為90%以上且低於100%的開口率。
另外，關於EL層本身的圖案（也稱為特徵尺寸）也可以與使用金屬遮罩的情況相比顯著地減少。另外，例如在使用金屬遮罩分別形成EL層的情況下，EL層的中央及端部的厚度不同，所以相對於EL層的面積的能夠被用作發光區域的有效面積變小。另一方面，在上述製造方法中藉由進行沉積為均勻厚度的膜進行加工來形成EL層，所以可以使EL層的厚度均勻，即使採用微細圖案也可以使其幾乎所有區域用作發光區域。因此，藉由上述製造方法，可以兼具有高清晰度和高開口率。
利用FMM形成的有機膜大多為越靠近端部厚度越小的錐角極小（例如大於0度且小於30度）的膜。因此，利用FMM形成的有機膜的側面與頂面連續地連接，而難以明確地確認出側面。另一方面，本發明的一個實施方式包括不利用FMM加工而成的EL層，所以具有明確的側面。尤其是，在本發明的一個實施方式中，較佳為具有EL層的錐角為30度以上且120度以下的部分，較佳為具有60度以上且120度以下的部分。
以覆蓋發光發光元件61R、發光元件61G及發光元件61B的方式在被用作共用電極的導電體173上設置保護層271。保護層271具有防止水等雜質從上方擴散到各發光元件的功能。
保護層271例如可以採用至少包括無機絕緣膜的單層結構或疊層結構。作為無機絕緣膜，例如可以舉出氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鉿膜等氧化物膜或氮化物膜。另外，作為保護層271也可以使用銦鎵氧化物、銦鎵鋅氧化物（IGZO）等半導體材料。另外，保護層271利用ALD法、CVD法及濺射法形成即可。注意，作為保護層271例示出具有包括無機絕緣膜的結構，但不侷限於此。例如，保護層271也可以具有無機絕緣膜和有機絕緣膜的疊層結構。
在本說明書中，氮氧化物是指氮含量大於氧含量的化合物。另外，氧氮化物是指氧含量大於氮含量的化合物。此外，例如可以使用拉塞福背散射光譜學法（RBS：Rutherford Backscattering Spectrometry）等來測定各元素的含量。
當保護層271使用銦鎵鋅氧化物時，可以利用濕蝕刻法或乾蝕刻法進行加工。例如，當保護層271使用IGZO時，可以使用草酸、磷酸或混合藥液（例如，磷酸、醋酸、硝酸和水的混合藥液（也稱為混合酸鋁蝕刻劑））等藥液。該混合酸鋁蝕刻劑可以以磷酸：醋酸：硝酸：水=53.3：6.7：3.3：36.7及其附近的體積比進行配製。
此外，也可以將圖48B所示的結構稱為SBS結構。
圖48C示出與上述結構不同的例子。明確而言，在圖48C中包括呈現白色光的發光元件61W。發光元件61W在被用作像素電極的導電體171與被用作共用電極的導電體173之間包括呈現白色光的EL層172W。
作為EL層172W，例如可以採用層疊有以各自的發光顏色成為補色關係的方式選擇的兩個以上的發光層的結構。另外，也可以使用在發光層之間夾著電荷產生層的疊層型EL層。
圖48C並列地示出三個發光元件61W。左邊的發光元件61W的上部設置有彩色層264R。彩色層264R被用作使紅色光透過的帶通濾光片。同樣地，中間的發光元件61W的上部設置有使綠色光透過的彩色層264G，右邊的發光元件61W的上部設置有使藍色光透過的彩色層264B。由此，可以使顯示裝置顯示彩色影像。
在此，在相鄰的兩個發光元件61W之間，EL層172W與被用作共用電極的導電體173彼此分開。由此，可以防止在相鄰的兩個發光元件61W中電流藉由EL層172W流過而產生非意圖性發光。特別是在作為EL層172W使用兩個發光層之間設有電荷產生層的疊層型EL層時具有如下問題：當清晰度越高，即相鄰的像素間的距離越小時，串擾的影響越明顯，而對比度降低。因此，藉由採用這種結構，可以實現兼具高清晰度和高對比的顯示裝置。
較佳為利用光微影法分開EL層172W及被用作共用電極的導電體173。由此，可以縮小發光元件之間的間隙，例如與使用金屬遮罩等陰影遮罩時相比，可以實現具有高開口率的顯示裝置。
注意，底部發射結構的發光元件中在被用作像素電極的導電體171與絕緣體363之間設置彩色層即可。
圖48D示出與上述結構不同的例子。明確而言，在圖48D中，發光元件61R、發光元件61G與發光元件61B之間沒有設置絕緣體272。藉由採用該結構，可以實現開口率較高的顯示裝置。另外，由於不設置絕緣體272而減小發光元件61的凹凸，所以顯示裝置的視角得到提高。明確而言，可以將視角設為150度以上且小於180度，較佳為160度以上且小於180度。
另外，保護層271覆蓋EL層172R、EL層172G及EL層172B的側面。藉由採用該結構，可以抑制有可能從EL層172R、EL層172G及EL層172B的側面進入的雜質（典型的是水等）。另外，相鄰的發光元件61之間的洩漏電流得到降低，所以彩度及對比度得到提高且功耗得到降低。
另外，在圖48D所示的結構中，導電體171、EL層172R及導電體173的頂面形狀一致或大致一致。這種結構可以在形成導電體171、EL層172R及導電體173之後利用光阻遮罩等一齊形成。這種製程由於將導電體173用作遮罩對EL層172R及導電體173進行加工，因此也可以被稱為自對準構圖。注意，在此對EL層172R進行說明，但EL層172G及EL層172B也可以採用同樣的結構。
另外，在圖48D中，保護層271上還設置有保護層273。例如，藉由利用能夠沉積覆蓋性較高的膜的裝置（典型的是ALD裝置等）形成保護層271且利用沉積其覆蓋性比保護層271低的膜的裝置（典型的是濺射裝置）形成保護層273，可以在保護層271與保護層273之間設置區275。換言之，區275位於EL層172R與EL層172G之間以及EL層172G與EL層172B之間。
區275例如包含選自空氣、氮、氧、二氧化碳和第18族元素（典型的為氦、氖、氬、氪、氙等）等中的任一個或多個。另外，區275有時例如包含在沉積保護層273時使用的氣體。例如，在利用濺射法沉積保護層273時，區275有時包含上述第18族元素中的任一個或多個。注意，在區275包含氣體時，可以利用氣相層析法等進行氣體的識別等。或者，在利用濺射法沉積保護層273時，保護層273的膜中也有時包含在進行濺射時使用的氣體。在此情況下，當利用能量色散型X射線分析（EDX分析）等分析保護層273時有時檢測出氬等元素。
另外，在區275的折射率比保護層271的折射率低時，EL層172R、EL層172G或EL層172B所發射的光在保護層271與區275的介面反射。由此，有時可以抑制EL層172R、EL層172G或EL層172B所發射的光入射到相鄰的像素。由此，可以抑制從相鄰的像素混入不同發光顏色，而可以提高顯示裝置的顯示品質。
此外，在採用圖48D所示的結構時，可以使發光元件61R與發光元件61G間的區或者發光元件61G與發光元件61B間的區（以下，簡單地稱為發光元件間的距離）變窄。明確而言，可以將發光元件間的距離設為1μm以下，較佳為500nm以下，更佳為200nm以下、100nm以下、90nm以下、70nm以下、50nm以下、30nm以下、20nm以下、15nm以下或者10nm以下。換言之，具有EL層172R的側面與EL層172G的側面的間隔或者EL層172G的側面與EL層172B的側面的間隔為1μm以下的區，較佳為0.5μm（500nm）以下的區，更佳為100nm以下的區。
另外，例如，在區275包含氣體時，可以在進行發光元件間的元件分離的同時抑制來自各發光元件的光的混合或串擾等。
另外，區275可以為空間，也可以被填充劑填充。作為填充劑，可以舉出環氧樹脂、丙烯酸樹脂、矽酮樹脂、酚醛樹脂、聚醯亞胺、PVC（聚氯乙烯）樹脂、PVB（聚乙烯醇縮丁醛）樹脂、EVA（乙烯-乙酸乙烯酯）樹脂等。另外，作為填充劑也可以使用光阻劑。被用作填充劑的光阻劑既可以是正型光阻劑，又可以是負型光阻劑。
圖49A示出與上述結構不同的例子。明確而言，圖49A所示的結構的與圖48D所示的結構不同之處在於絕緣體363的結構。在對發光元件61R、發光元件61G及發光元件61B進行加工時絕緣體363的頂面的一部分被削掉而具有凹部。該凹部中形成保護層271。換言之，在從剖面看時具有保護層271的底面位於導電體171的底面的下方的區。藉由具有該區，可以適當地抑制可從下方進入到發光元件61R、發光元件61G及發光元件61B的雜質（典型的是水等）。此外，上述凹部可在藉由濕蝕刻等去除可在發光元件61R、發光元件61G及發光元件61B的加工中附著於各發光元件的側面的雜質（也稱為殘渣物）時形成。藉由在去除上述殘渣物之後以保護層271覆蓋各發光元件的側面，可以實現可靠性高的顯示裝置。
另外，圖49B示出與上述結構不同的例子。明確而言，圖49B所示的結構除了圖49A所示的結構之外還包括絕緣體276及微透鏡陣列277。絕緣體276被用作黏合層。另外，在絕緣體276的折射率比微透鏡陣列277的折射率低時，微透鏡陣列277可以聚集發光元件61R、發光元件61G及發光元件61B所發射的光。由此，可以提高顯示裝置的光提取效率。尤其在用戶從顯示裝置的顯示面的正面看該顯示面時，可以看到明亮的影像，所以這是較佳的。此外，作為絕緣體276，可以使用紫外線硬化型黏合劑等光硬化型黏合劑、反應硬化型黏合劑、熱固性黏合劑、厭氧黏合劑等各種硬化型黏合劑。作為這些黏合劑，可以舉出環氧樹脂、丙烯酸樹脂、矽酮樹脂、酚醛樹脂、聚醯亞胺、PVC（聚氯乙烯）樹脂、PVB（聚乙烯醇縮丁醛）樹脂、EVA（乙烯-乙酸乙烯酯）樹脂等。尤其是，較佳為使用環氧樹脂等透濕性低的材料。此外，也可以使用兩液混合型樹脂。此外，也可以使用黏合薄片等。
另外，圖49C示出與上述結構不同的例子。明確而言，圖49C所示的結構包括三個發光元件61W而代替圖49A所示的結構中的發光元件61R、發光元件61G及發光元件61B。另外，在三個發光元件61W的上方包括絕緣體276，並在絕緣體276的上方包括彩色層264R、彩色層264G及彩色層264B。明確而言，重疊於左側的發光元件61W的位置上設置有透過紅色光的彩色層264R，重疊於中央的發光元件61W的位置上設置有透過綠色光的彩色層264G，重疊於右側的發光元件61W的位置上設置有透過藍色光的彩色層264B。由此，半導體裝置可以顯示彩色影像。圖49C所示的結構也是圖48C所示的結構的變形例子。
另外，圖49D示出與上述結構不同的例子。明確而言，在圖49D所示的結構中，保護層271以鄰接於導電體171及EL層172的側面的方式設置。另外，導電體173設置為各發光元件共同使用的一連續的層。另外，在圖49D所示的結構中，區275較佳為被填充劑填充。
藉由使發光元件61具有光學微腔諧振器（微腔）結構，可以提高發光顏色的色純度。在使發光元件61具有微腔結構時，將導電體171與導電體173間的距離d和EL層172的折射率n的積（光學距離）設定為波長λ的二分之一的m倍（m為1以上的整數），即可。距離d可以由數學式1求出。
d=m×λ/（2×n） ・・・ 數學式1。
根據數學式1，在微腔結構的發光元件61中基於所發射的光的波長（發光顏色）來決定距離d。距離d相當於EL層172的厚度。因此，EL層172G有時以比EL層172B厚的方式設置，EL層172R有時以比EL層172G厚的方式設置。
注意，嚴格地說，距離d是被用作反射電極的導電體171中的反射區至被用作具有所發的光的透射性及反射性的電極（半透射-半反射電極）的導電體173中的反射區的距離。例如，在導電體171是銀與透明導電膜的ITO（Indium Tin Oxide）的疊層且ITO位於EL層172一側的情況下，藉由調整ITO的厚度可以設定對應於發光顏色的距離d。就是說，即使EL層172R、EL層172G及EL層172B的厚度都相同，也藉由改變該ITO的厚度可以得到適合於發光顏色的距離d。
然而，有時難以嚴格地決定導電體171及導電體173中的反射區的位置。此時，假設為，藉由將導電體171及導電體173中的任意位置假設為反射區可以充分得到微腔效應。
發光元件61由電洞注入層、電洞傳輸層、發光層、電子傳輸層、電子注入層等構成。將在其他實施方式中說明發光元件61的詳細的結構例子。為了提高微腔結構的光提取效率，較佳為將被用作反射電極的導電體171至發光層的光學距離設為λ/4的奇數倍。為了實現該光學距離，較佳為調整構成發光元件61的各層的厚度。
另外，在從導電體173一側發射光時，導電體173的反射率較佳為比其穿透率高。導電體173的光透射率較佳為2%以上且50%以下，更佳為2%以上且30%以下，進一步較佳為2%以上且10%以下。藉由降低導電體173的穿透率（提高其反射率），可以提高微腔效應。
圖50A示出與上述結構不同的例子。明確而言，在圖50A所示的結構中，在各發光元件61R、發光元件61G及發光元件61B中EL層172都超過導電體171的端部延伸。例如，在發光元件61R中EL層172R超過導電體171的端部延伸。另外，在發光元件61G中EL層172G超過導電體171的端部延伸。另外，在發光元件61B中EL層172B超過導電體171的端部延伸。
另外，在各發光元件61R、發光元件61G及發光元件61B中，EL層172和保護層271具有隔著絕緣體270重疊的區。另外，在相鄰的發光元件61之間的區中，絕緣體278設置在保護層271上。
作為絕緣體278，可以舉出環氧樹脂、丙烯酸樹脂、矽酮樹脂、酚醛樹脂、聚醯亞胺、PVC（聚氯乙烯）樹脂、PVB（聚乙烯醇縮丁醛）樹脂、EVA（乙烯-乙酸乙烯酯）樹脂等。另外，作為絕緣體278也可以使用光阻劑。被用作絕緣體278的光阻劑既可以是正型光阻劑，又可以是負型光阻劑。
另外，發光元件61R、發光元件61G、發光元件61B及絕緣體278上設置有共用層174，共用層174上設置有導電體173。共用層174具有接觸於EL層172R的區、接觸於EL層172G的區以及接觸於EL層172B的區。發光元件61R、發光元件61G和發光元件61B共同使用共用層174。
作為共用層174可以採用電洞注入層、電洞傳輸層、電洞障壁層、電子障壁層、電子傳輸層和電子注入層中的一個以上。例如，共用層174也可以是載子注入層（電洞注入層或電子注入層）。另外，共用層174也可以說是EL層172的一部分。此外，根據需要設置共用層174即可。當設置共用層174時，作為EL層172所包括的層也可以不設置具有與共用層174相同的功能的層。
另外，導電體173上設置有保護層273，保護層273上設置有絕緣體276。
另外，圖50B示出與上述結構不同的例子。明確而言，圖50B所示的結構包括三個發光元件61W而代替圖50A所示的結構中的發光元件61R、發光元件61G及發光元件61B。另外，在三個發光元件61W的上方包括絕緣體276，並在絕緣體276的上方包括彩色層264R、彩色層264G及彩色層264B。明確而言，重疊於左側的發光元件61W的位置上設置有透過紅色光的彩色層264R，重疊於中央的發光元件61W的位置上設置有透過綠色光的彩色層264G，重疊於右側的發光元件61W的位置上設置有透過藍色光的彩色層264B。由此，半導體裝置可以顯示彩色影像。圖50B所示的結構也是圖49C所示的結構的變形例子。
另外，如圖50C所示，也可以在絕緣體363上設置發光元件61R、發光元件61G及受光元件71。藉由在發光元件61中使用被用作光電轉換層的活性層182（也稱為“受光層”）代替EL層172，可以實現圖50C所示的受光元件71。活性層182具有電阻值根據入射光的波長及強度變化的功能。活性層182可以使用與EL層172同樣的物質形成。此外，作為活性層182也可以使用矽等無機材料。
受光元件71具有檢測從顯示裝置的外部經過保護層273、導電體173及共用層174入射的光Lin的功能。另外，也可以以與受光元件71重疊的方式在入射光Lin一側設置透過任意波長區域的光的彩色層。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式6 在本實施方式中，對可以適用本發明的一個實施方式的半導體裝置的電子裝置進行說明。
可以將本發明的一個實施方式的半導體裝置用於電子裝置的顯示部。由此，可以實現顯示品質高的電子裝置。或者，可以實現極高精密度的電子裝置。或者，可以實現可靠性高的電子裝置。
作為使用根據本發明的一個實施方式的半導體裝置等的電子裝置，可以舉出電視機、顯示器等顯示裝置、照明設備、桌上型或膝上型個人電腦、文字處理機、再現儲存在DVD（Digital Versatile Disc：數位影音光碟）等記錄介質中的靜態影像或動態影像的影像再現裝置、可攜式CD播放機、收音機、磁帶錄音機、頭戴式耳機立體音響、立體音響、座鐘、掛鐘、無線電話子機、無線電收發機、車載電話、行動電話、可攜式資訊終端、平板終端、可攜式遊戲機、彈珠機等固定型遊戲機、計算器、電子筆記本、電子書閱讀器終端、電子翻譯器、聲音輸入器、攝影機、數位靜態照相機、電動刮刀、微波爐等高頻加熱裝置、電鍋、電動洗衣機、電動吸塵器、熱水器、電扇、吹風機、空調設備諸如空調器、加濕器、除濕器等、餐具洗滌機、餐具乾燥機、乾衣機、烘被機、電冰箱、電冷凍箱、電冷凍冷藏箱、DNA保存用冰凍器、手電筒、鏈鋸等工具、煙探測器、透析裝置等醫療設備等。再者，還可以舉出工業設備諸如引導燈、號誌燈、傳送帶、電梯、電扶梯、工業機器人、蓄電系統、用於電力均勻化、智慧電網的蓄電裝置等。另外，藉由使用燃料的發動機或利用來自蓄電體的電力的電動機推進的移動體等也有時包括在電子裝置的範疇內。作為上述移動體，例如可以舉出電動汽車（EV）、兼具內燃機和電動機的混合動力汽車（HV）、插電式混合動力汽車（PHV）、使用履帶代替這些的車輪的履帶式車輛、包括電動輔助自行車的帶有發動機的自行車、摩托車、電動輪椅、高爾夫球車、小型或大型船舶、潛水艇、直升機、飛機、火箭、人造衛星、太空探測器、行星探測器、太空船等。
根據本發明的一個實施方式的電子裝置也可以包括二次電池（電池），較佳為藉由非接觸電力傳送對該二次電池充電。
作為二次電池，例如，可以舉出鋰離子二次電池、鎳氫電池、鎳鎘電池、有機自由基電池、鉛蓄電池、空氣二次電池、鎳鋅電池、銀鋅電池等。
根據本發明的一個實施方式的電子裝置也可以包括天線。藉由由天線接收信號，可以在顯示部上顯示影像及資料等。另外，在電子裝置包括天線及二次電池時，可以將天線用於非接觸電力傳送。
根據本發明的一個實施方式的電子裝置也可以包括感測器（該感測器具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線）。
根據本發明的一個實施方式的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊（靜態影像、動態影像、文字影像等）顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；執行各種軟體（程式）的功能；進行無線通訊的功能；讀出儲存在存儲介質中的程式或資料的功能；等。
此外，包括多個顯示部的電子裝置可以具有在顯示部的一部分主要顯示影像資訊而在顯示部的其他部分主要顯示文本資訊的功能，或者具有藉由將考慮了視差的影像顯示於多個顯示部上來顯示三維影像的功能等。並且，具有影像接收部的電子裝置可以具有如下功能：拍攝靜態影像；拍攝動態影像；對所拍攝的影像進行自動或手工校正；將所拍攝的影像存儲在記錄介質（外部或內置於電子裝置中）中；將所拍攝的影像顯示在顯示部上；等。另外，本發明的一個實施方式的電子裝置所具有的功能不侷限於此，該電子裝置可以具有各種功能。
使用根據本發明的一個實施方式的半導體裝置的顯示裝置可以顯示高清晰的影像。由此，尤其可以適當地用於攜帶式電子裝置、穿戴式電子裝置以及電子書閱讀器等。例如，可以適當地用於VR（Virtual Reality）設備或AR（Augmented Reality）設備等。
圖51A是安裝有取景器8100的照相機8000的外觀圖。
照相機8000包括外殼8001、顯示部8002、操作按鈕8003、快門按鈕8004等。另外，照相機8000安裝有可裝卸的鏡頭8006。在照相機8000中，鏡頭8006和外殼也可以被形成為一體。
照相機8000藉由按下快門按鈕8004或者觸摸用作觸控面板的顯示部8002，可以進行攝像。
外殼8001包括具有電極的嵌入器，除了可以與取景器8100連接以外，還可以與閃光燈裝置等連接。
取景器8100包括外殼8101、顯示部8102以及按鈕8103等。
外殼8101藉由嵌合到照相機8000的嵌入器裝到照相機8000。取景器8100可以將從照相機8000接收的影像等顯示到顯示部8102上。
按鈕8103被用作電源按鈕等。
根據本發明的一個實施方式的半導體裝置可以用於照相機8000的顯示部8002及取景器8100的顯示部8102。此外，也可以在照相機8000中內置有取景器8100。
圖51B是頭戴顯示器8200的外觀圖。
頭戴顯示器8200包括安裝部8201、透鏡8202、主體8203、顯示部8204以及電纜8205等。此外，在安裝部8201中內置有電池8206。
藉由電纜8205，將電力從電池8206供應到主體8203。主體8203具備無線接收器等，能夠將所接收的影像資訊等顯示到顯示部8204上。此外，主體8203具有照相機，由此可以作為輸入方法利用使用者的眼球或眼瞼的動作的資訊。
此外，也可以對安裝部8201的被使用者接觸的位置設置多個電極，以檢測出根據使用者的眼球的動作而流過電極的電流，由此實現識別使用者的視線的功能。此外，還可以具有根據流過該電極的電流監視使用者的脈搏的功能。安裝部8201也可以具有溫度感測器、壓力感測器、加速度感測器等各種感測器，也可以具有將使用者的生物資訊顯示在顯示部8204上的功能或與使用者的頭部的動作同步地使顯示在顯示部8204上的影像變化的功能等。
可以將使用根據本發明的一個實施方式的半導體裝置的顯示裝置用於顯示部8204。
圖51C至圖51E是頭戴顯示器8300的外觀圖。頭戴顯示器8300包括外殼8301、顯示部8302、帶狀固定工具8304以及一對透鏡8305。
使用者可以藉由透鏡8305看到顯示部8302上的顯示。較佳的是，彎曲配置顯示部8302。因為使用者可以感受高真實感。此外，藉由透鏡8305分別看到顯示在顯示部8302的不同區域上的影像，從而可以進行利用視差的三維顯示等。此外，本發明的一個實施方式不侷限於設置有一個顯示部8302的結構，也可以設置兩個顯示部8302以對使用者的一對眼睛分別配置一個顯示部。
可以將使用根據本發明的一個實施方式的半導體裝置的顯示裝置用於顯示部8302。使用根據本發明的一個實施方式的半導體裝置的顯示裝置還可以實現極高的清晰度。例如，如圖51E所示，即使使用透鏡8305對顯示進行放大觀看，像素也不容易被使用者看到。就是說，可以利用顯示部8302使使用者看到現實感更高的影像。
圖51F是護目鏡型頭戴顯示器8400的外觀圖。頭戴顯示器8400包括一對外殼8401、安裝部8402及緩衝構件8403。一對外殼8401內各自設置有顯示部8404及透鏡8405。藉由使一對顯示部8404顯示互不相同的影像，可以進行利用視差的三維顯示。
使用者可以藉由透鏡8405看到顯示部8404上的顯示。透鏡8405具有焦點調整機構，該焦點調整機構可以根據使用者的視力調整透鏡8405的位置。顯示部8404較佳為正方形或橫向長的矩形。由此，可以提高真實感。
安裝部8402較佳為具有塑性及彈性以可以根據使用者的臉尺寸調整並沒有掉下來。另外，安裝部8402的一部分較佳為具有被用作骨傳導耳機的振動機構。由此，只要安裝就可以享受影像及聲音，而不需耳機、揚聲器等音響設備。此外，也可以具有藉由無線通訊將聲音資料輸出到外殼8401內的功能。
安裝部8402及緩衝構件8403是與使用者的臉（額頭、臉頰等）接觸的部分。藉由使緩衝構件8403與使用者的臉密接，可以防止漏光，從而可以進一步提高沉浸感。緩衝構件8403較佳為使用柔軟的材料以在使用者裝上頭戴顯示器8400時與使用者的臉密接。例如，可以使用橡膠、矽酮橡膠、聚氨酯、海綿等材料。另外，當作為緩衝構件8403使用用布或皮革（天然皮革或合成皮革）等覆蓋海綿等的表面的構件時，在使用者的臉和緩衝構件8403之間不容易產生空隙，從而可以適當地防止漏光。另外，在使用這種材料時，不僅讓使用者感覺親膚，而且當在較冷的季節等裝上的情況下不讓使用者感到寒意，所以是較佳的。在緩衝構件8403或安裝部8402等接觸於使用者的皮膚的構件採用可拆卸的結構時，容易進行清洗及交換，所以是較佳的。
圖52A示出電視機的一個例子。在電視機7100中，外殼7101中組裝有顯示部7000。在此示出利用支架7103支撐外殼7101的結構。
可以對顯示部7000應用使用根據本發明的一個實施方式的半導體裝置的顯示裝置。
可以藉由利用外殼7101所具備的操作開關及另外提供的遙控器7111進行圖52A所示的電視機7100的操作。或者，也可以在顯示部7000中具備觸控感測器，也可以藉由用指頭等觸摸顯示部7000進行電視機7100的操作。此外，也可以在遙控器7111中具備顯示從該遙控器7111輸出的資訊的顯示部。藉由利用遙控器7111所具備的操作鍵或觸控面板，可以進行頻道及音量的操作，並可以對顯示在顯示部7000上的影像進行操作。
此外，電視機7100具備接收機及數據機等。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通訊網路，從而進行單向（從發送者到接收者）或雙向（發送者和接收者之間或接收者之間等）的資訊通訊。
圖52B示出膝上型個人電腦的一個例子。膝上型個人電腦7200包括外殼7211、鍵盤7212、指向裝置7213、外部連接埠7214等。在外殼7211中組裝有顯示部7000。
可以對顯示部7000應用使用根據本發明的一個實施方式的半導體裝置的顯示裝置。
圖52C和圖52D示出數位看板的一個例子。
圖52C所示的數位看板7300包括外殼7301、顯示部7000及揚聲器7303等。此外，還可以包括LED燈、操作鍵（包括電源開關或操作開關）、連接端子、各種感測器、麥克風等。
圖52D示出設置於圓柱狀柱子7401上的數位看板7400。數位看板7400包括沿著柱子7401的曲面設置的顯示部7000。
在圖52C和圖52D中，可以對顯示部7000應用使用根據本發明的一個實施方式的半導體裝置的顯示裝置。
顯示部7000越大，一次能夠提供的資訊量越多。顯示部7000越大，越容易吸引人的注意，例如可以提高廣告宣傳效果。
藉由將觸控面板用於顯示部7000，不僅可以在顯示部7000上顯示靜態影像或動態影像，使用者還能夠直覺性地進行操作，所以是較佳的。此外，在用於提供路線資訊或交通資訊等資訊的用途時，可以藉由直覺性的操作提高易用性。
如圖52C和圖52D所示，數位看板7300或數位看板7400較佳為可以藉由無線通訊與使用者所攜帶的智慧手機等資訊終端設備7311或資訊終端設備7411聯動。例如，顯示在顯示部7000上的廣告資訊可以顯示在資訊終端設備7311或資訊終端設備7411的螢幕上。此外，藉由操作資訊終端設備7311或資訊終端設備7411，可以切換顯示部7000的顯示。
此外，可以在數位看板7300或數位看板7400上以資訊終端設備7311或資訊終端設備7411的螢幕為操作單元（控制器）執行遊戲。由此，不特定多個使用者可以同時參加遊戲，享受遊戲的樂趣。
圖52E所示的資訊終端7550包括外殼7551、顯示部7552、麥克風7557、揚聲器部7554、相機7553及操作開關7555等。可以將使用根據本發明的一個實施方式的半導體裝置的顯示裝置用於顯示部7552。顯示部7552被用作觸控面板。另外，資訊終端7550在外殼7551的內側具有天線、電池等。資訊終端7550例如可以被用作智慧手機、行動電話、平板資訊終端、平板電腦或電子書閱讀器終端等。
圖52F示出手錶型資訊終端的一個例子。資訊終端7660包括外殼7661、顯示部7662、錶帶7663、帶扣7664、操作開關7665、輸入輸出端子7666等。另外，資訊終端7660在外殼7661的內側具有天線、電池等。資訊終端7660可以執行行動電話、電子郵件、文章的閱讀及編寫、音樂播放、網路通訊、電腦遊戲等各種應用程式。
此外，顯示部7662具備觸控感測器，可以用指頭或觸控筆等觸控螢幕幕來進行操作。例如，藉由觸摸顯示於顯示部7662的圖示7667，可以啟動應用程式。操作開關7665除了時刻設定之外，還可以具有電源開關、無線通訊的開關、靜音模式的設置及取消、省電模式的設置及取消等各種功能。例如，藉由利用組裝在資訊終端7660中的作業系統，也可以設定操作開關7665的功能。
另外，可攜式資訊終端7660可以執行被通訊標準化的近距離無線通訊。例如，藉由與可無線通訊的耳麥通訊，可以進行免提通話。此外，資訊終端7660具備輸入輸出端子7666，可以藉由輸入輸出端子7666與其他資訊終端發送和接收資料。另外，也可以藉由輸入輸出端子7666進行充電。另外，充電操作也可以利用無線供電進行，而不藉由輸出輸入端子7666。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
101:基板 102:絕緣層 108:導電層 109:絕緣層 110:絕緣層 111:絕緣層 112:開口 113:導電層 114:半導體層 115:絕緣層 116:導電層 117:絕緣層 121:開口 122:開口
[圖1A]是電晶體的平面圖。[圖1B]是電晶體的剖面圖。[圖1C]是電晶體的立體圖。[圖1D]是電晶體的等效電路圖。 [圖2A]及[圖2B]是電晶體的剖面圖。[圖2C]至[圖2F]是開口的平面圖。 [圖3A]及[圖3B]是電晶體的平面圖。 [圖4A]是電晶體的剖面圖。[圖4B]是電晶體的等效電路圖。 [圖5A]是電晶體的平面圖。[圖5B]是電晶體的剖面圖。[圖5C]是電晶體的立體圖。[圖5D]是電晶體的等效電路圖。 [圖6]是半導體裝置的平面圖。 [圖7A]及[圖7B]是半導體裝置的剖面圖。 [圖8A]及[圖8B]是半導體裝置的電路圖。[圖8C]是反相器電路的電路符號。 [圖9]是用來說明半導體裝置的工作例子的時序圖。 [圖10A]及[圖10B]是用來說明半導體裝置的工作例子的電路圖。 [圖11A]及[圖11B]是用來說明半導體裝置的工作例子的電路圖。 [圖12A]及[圖12B]是半導體裝置的電路圖。 [圖13]是半導體裝置的平面圖。 [圖14A]及[圖14B]是半導體裝置的剖面圖。 [圖15]是半導體裝置的電路圖。 [圖16A]至[圖16C]是半導體裝置的電路圖。 [圖17]是半導體裝置的平面圖。 [圖18A]及[圖18B]是半導體裝置的剖面圖。 [圖19]是半導體裝置的剖面圖。 [圖20]是半導體裝置的平面圖。 [圖21A]及[圖21B]是半導體裝置的電路圖。 [圖22A]及[圖22C]是NAND電路的電路符號。[圖22B]是示出輸入信號與輸出信號的組合的圖。 [圖23]是用來說明半導體裝置的工作例子的時序圖。 [圖24A]及[圖24B]是用來說明半導體裝置的工作例子的電路圖。 [圖25A]及[圖25B]是用來說明半導體裝置的工作例子的電路圖。 [圖26]是半導體裝置的電路圖。 [圖27A]及[圖27B]是半導體裝置的電路圖。 [圖28]是半導體裝置的平面圖。 [圖29A]及[圖29B]是半導體裝置的剖面圖。 [圖30A]及[圖30B]是半導體裝置的剖面圖。 [圖31]是半導體裝置的剖面圖。 [圖32]是半導體裝置的平面圖。 [圖33A]及[圖33B]是半導體裝置的電路圖。 [圖34A]及[圖34C]是NOR電路的電路符號。[圖34B]是示出輸入信號與輸出信號的組合的圖。 [圖35]是用來說明半導體裝置的工作例子的時序圖。 [圖36A]及[圖36B]是用來說明半導體裝置的工作例子的電路圖。 [圖37A]及[圖37B]是用來說明半導體裝置的工作例子的電路圖。 [圖38]是半導體裝置的電路圖。 [圖39A]及[圖39B]是半導體裝置的電路圖。 [圖40A]是顯示裝置的立體圖。[圖40B]是顯示裝置的方塊圖。 [圖41A]至[圖41D]是像素電路的電路圖。 [圖42A]至[圖42D]是像素電路的電路圖。 [圖43A]及[圖43B]是像素電路的電路圖。 [圖44A]至[圖44G]是示出像素的一個例子的圖。 [圖45A]至[圖45K]是示出像素的一個例子的圖。 [圖46A]至[圖46F]是示出發光器件的結構例子的圖。 [圖47A]至[圖47C]是示出發光器件的結構例子的圖。 [圖48A]至[圖48D]是說明發光器件的結構例子的圖。 [圖49A]至[圖49D]是示出發光器件的結構例子的圖。 [圖50A]至[圖50C]是說明發光器件的結構例子的圖。 [圖51A]至[圖51F]是示出電子裝置的一個例子的圖。 [圖52A]至[圖52F]是示出電子裝置的一個例子的圖。
10:電晶體
102:絕緣層
108:導電層
109:絕緣層
110:絕緣層
111:絕緣層
113:導電層
114:半導體層
115:絕緣層
116:導電層

Claims (12)

  1. 一種包括第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體及第六電晶體的半導體裝置， 其中，該第一電晶體的源極和汲極中的一個與第一端子電連接， 該第一電晶體的閘極與第二端子電連接， 該第一電晶體的該源極和該汲極中的另一個與該第二電晶體的閘極電連接， 該第二電晶體的汲極與第三端子電連接， 該第二電晶體的源極與該第四電晶體的汲極電連接， 該第三電晶體的源極和汲極中的一個與第四端子電連接， 該第三電晶體的閘極與第五端子電連接， 該第三電晶體的該源極和該汲極中的另一個與該第四電晶體的閘極電連接， 該第四電晶體的源極與該第五電晶體的汲極、該第六電晶體的汲極及第六端子電連接， 該第五電晶體的閘極與第七端子電連接， 該第五電晶體的該源極與第八端子電連接， 該第六電晶體的閘極與第九端子電連接， 該第六電晶體的源極與第十端子電連接， 該第二電晶體包括： 第一層上的第一導電層； 該第一導電層上的第一絕緣層； 該第一絕緣層上的第二導電層； 該第一絕緣層及該第二導電層中的第一開口，該第一開口與該第一導電層重疊； 在該第一開口中具有與該第一導電層接觸的區域、與該第一絕緣層接觸的區域以及與該第二導電層接觸的區域的第一半導體層，該第一半導體層被第二絕緣層覆蓋；以及 具有與該第一半導體層重疊的區域的第三導電層，該第三導電層位於該第二絕緣層上， 該第一導電層與該第三端子電連接， 該第二導電層與該第四電晶體的該汲極電連接， 該第三導電層與該第一電晶體的該源極和該汲極中的另一個電連接， 該第四電晶體包括： 該第一層上的第四導電層； 該第四導電層上的該第一絕緣層； 該第一絕緣層上的第五導電層； 在該第一絕緣層及該第五導電層中的第二開口，該第二開口與該第四導電層重疊； 在該第二開口中具有與該第四導電層接觸的區域、與該第一絕緣層接觸的區域以及與該第五導電層接觸的區域的第二半導體層，該第二半導體層被該第二絕緣層覆蓋；以及 具有與該第二半導體層重疊的區域的第六導電層，該第六導電層位於該第二絕緣層上， 該第五導電層與該第五電晶體的該汲極電連接， 並且，該第六導電層與該第三電晶體的該源極和該汲極中的另一個電連接。
  2. 如請求項1之半導體裝置， 其中該第二端子、該第三端子及該第五端子被供應第一信號， 該第一端子、該第四端子、該第八端子及該第十端子被供應第二信號， 該第七端子被供應第一輸入信號， 該第一端子被供應該第一輸入信號的反轉信號， 該第九端子被供應第二輸入信號， 該第四端子被供應該第二輸入信號的反轉信號， 該第六端子被供應輸出信號， 並且該第二信號的電位比該第一信號的電位低。
  3. 如請求項1之半導體裝置， 其中該第一半導體層及該第二半導體層的每一個包含氧化物半導體。
  4. 如請求項3之半導體裝置， 其中該氧化物半導體包含銦和鋅中的至少一個。
  5. 如請求項1之半導體裝置， 其中該第一絕緣層在含矽及氮的兩層絕緣層之間包括含矽及氧的絕緣層。
  6. 如請求項1之半導體裝置， 其中該第一層為絕緣基板或絕緣層。
  7. 一種包括第一電晶體、第二電晶體、第三電晶體及第四電晶體的半導體裝置， 其中，該第一電晶體的源極和汲極中的一個及該第一電晶體的閘極與第一端子電連接， 該第一電晶體的該源極和該汲極中的另一個與該第二電晶體的閘極電連接， 該第二電晶體的汲極與第二端子電連接， 該第二電晶體的源極與該第三電晶體的汲極、該第四電晶體的汲極及第三端子電連接， 該第三電晶體的閘極與第四端子電連接， 該第三電晶體的源極與第五端子電連接， 該第四電晶體的閘極與第六端子電連接， 該第四電晶體的源極與第七端子電連接， 該第二電晶體包括： 第一層上的第一導電層； 該第一導電層上的第一絕緣層； 該第一絕緣層上的第二導電層； 該第一絕緣層及該第二導電層中的開口，該開口與該第一導電層重疊； 在該開口中具有與該第一導電層接觸的區域、與該第一絕緣層接觸的區域以及與該第二導電層接觸的區域的半導體層，該半導體層被第二絕緣層覆蓋；以及 具有與該半導體層重疊的區域的第三導電層，該第三導電層位於該第二絕緣層上， 該第一導電層與該第二端子電連接， 該第二導電層與該第三端子電連接， 並且，該第三導電層與該第一電晶體的該源極和該汲極中的另一個電連接。
  8. 如請求項7之半導體裝置， 其中該第一端子及該第二端子被供應第一信號， 該第五端子及該第七端子被供應第二信號， 該第四端子被供應第一輸入信號， 該第六端子被供應第二輸入信號， 該第三端子被供應輸出信號， 並且該第二信號的電位比該第一信號的電位低。
  9. 如請求項7之半導體裝置， 其中該半導體層包含氧化物半導體。
  10. 如請求項9之半導體裝置， 其中該氧化物半導體包含銦和鋅中的至少一個。
  11. 如請求項7之半導體裝置， 其中該第一絕緣層在含矽及氮的兩層絕緣層之間包括含矽及氧的絕緣層。
  12. 如請求項7之半導體裝置， 其中該第一層為絕緣基板或絕緣層。
TW112113641A 2022-04-15 2023-04-12 半導體裝置 TW202343590A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2022067469 2022-04-15
JP2022-067469 2022-04-15
JP2022-075586 2022-04-29
JP2022075586 2022-04-29
JP2022086755 2022-05-27
JP2022-086755 2022-05-27

Publications (1)

Publication Number Publication Date
TW202343590A true TW202343590A (zh) 2023-11-01

Family

ID=88191607

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112113641A TW202343590A (zh) 2022-04-15 2023-04-12 半導體裝置

Country Status (5)

Country Link
US (1) US20230335605A1 (zh)
JP (1) JP2023157870A (zh)
KR (1) KR20230148100A (zh)
DE (1) DE102023109306A1 (zh)
TW (1) TW202343590A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024069340A1 (ja) * 2022-09-30 2024-04-04 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102388690B1 (ko) 2012-05-31 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2022067469A (ja) 2020-10-20 2022-05-06 ニッタ化工品株式会社 空気ばね
KR102635493B1 (ko) 2020-11-04 2024-02-07 세메스 주식회사 본딩 설비에서 다이를 이송하기 위한 장치 및 방법
JP7332910B2 (ja) 2020-11-30 2023-08-24 サミー株式会社 ぱちんこ遊技機

Also Published As

Publication number Publication date
DE102023109306A1 (de) 2023-10-19
JP2023157870A (ja) 2023-10-26
KR20230148100A (ko) 2023-10-24
US20230335605A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
TWI748456B (zh) 顯示裝置的製造方法及電子裝置的製造方法
TWI728288B (zh) 顯示裝置、電子裝置與顯示裝置及電子裝置的製造方法
TW202343590A (zh) 半導體裝置
US20240038777A1 (en) Semiconductor device and method for manufacturing the semiconductor device
JP2023093390A (ja) 表示装置、及び電子機器
WO2022123383A1 (ja) 表示装置の作製方法
US20240057428A1 (en) Method for manufacturing display device, display device, display module, and electronic device
WO2023067456A1 (ja) 表示装置、及び電子機器
WO2023166379A1 (ja) 半導体装置
WO2024033742A1 (ja) シフトレジスタ
WO2022249001A1 (ja) 半導体装置、表示装置、及び電子機器
US20240054955A1 (en) Display device
CN116913926A (zh) 半导体装置
WO2022153138A1 (ja) 表示装置、表示装置の作製方法、及び電子機器
US20240065074A1 (en) Method for manufacturing display device, display device, display module, and electronic device
WO2022123387A1 (ja) 表示装置および電子機器
US20240074240A1 (en) Method for manufacturing display device, display device, display module, and electronic device
US20240188378A1 (en) Method for manufacturing display device, display device, display module, and electronic device
WO2022167893A1 (ja) 半導体装置
WO2023037203A1 (ja) 半導体装置
US20240065026A1 (en) Display device and method for manufacturing display device
WO2022248963A1 (ja) 半導体装置
WO2023175436A1 (ja) 半導体装置
WO2023218280A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2022162501A1 (ja) 表示装置