JP2023093390A - 表示装置、及び電子機器 - Google Patents

表示装置、及び電子機器 Download PDF

Info

Publication number
JP2023093390A
JP2023093390A JP2022203197A JP2022203197A JP2023093390A JP 2023093390 A JP2023093390 A JP 2023093390A JP 2022203197 A JP2022203197 A JP 2022203197A JP 2022203197 A JP2022203197 A JP 2022203197A JP 2023093390 A JP2023093390 A JP 2023093390A
Authority
JP
Japan
Prior art keywords
transistor
switch
terminal
wiring
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022203197A
Other languages
English (en)
Inventor
肇 木村
Hajime Kimura
達則 井上
Tatsunori Inoue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023093390A publication Critical patent/JP2023093390A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】表示品位の高い表示装置を提供する。【解決手段】画素と、回路と、を有する表示装置である。画素は、発光デバイスと、駆動トランジスタと、第１スイッチと、第２スイッチと、第１容量と、を有する。回路は、第３スイッチと、第４スイッチと、第５スイッチと、第２容量と、を有する。第１スイッチの第１端子は、第１容量の第１端子と、駆動トランジスタのソース又はドレインの一方と、発光デバイスのアノードと、に電気的に接続されている。駆動トランジスタのゲートは、第２スイッチの第１端子と、第１容量の第２端子と、に電気的に接続されている。第１スイッチの第２端子は、第３スイッチの第１端子と、第２容量の第１端子と、に電気的に接続されている。第２容量の第２端子は、第４スイッチの第１端子と、第５スイッチの第１端子と、に電気的に接続されている。【選択図】図１

Description

本発明の一態様は、表示装置、及び電子機器に関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、駆動方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、信号処理装置、プロセッサ、電子機器、システム、それらの駆動方法、それらの製造方法、又はそれらの検査方法を一例として挙げることができる。
近年、ＶＲ（仮想現実）、ＡＲ（拡張現実）などのＸＲ（Ｅｘｔｅｎｄｅｄ Ｒｅａｌｉｔｙ又はＣｒｏｓｓ Ｒｅａｌｉｔｙ）向けの電子機器、スマートフォンなどの携帯電話、タブレット型情報端末、ノート型ＰＣ（パーソナルコンピュータ）等が有する表示装置において、様々な面で改良が進められている。例えば、画面解像度が高い、色再現性（ＮＴＳＣ比）が高い、駆動回路が小さい、又は消費電力が低い、表示装置の開発が行われている。
特に、表示装置の画素密度（精細度）、及び色再現性を高くすることで、表示される画像が鮮明となり、現実感を高めることができる。また、特許文献１には、有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）材料が含まれる発光デバイスを備えた、高画素数、高精細の表示装置が開示されている。
国際公開第２０１９／２２０２７８号
特に、有機ＥＬ材料が含まれる発光デバイスを有する表示装置の精細度を高くすることで、発光デバイスが形成されている領域（発光面）の面積は小さくなる。発光デバイスの領域（発光面）の面積が小さくなったとき、発光デバイスが発光するために必要な電流の量は小さくなるが、許容電流の量も小さくなる。つまり、発光デバイスの表示装置の精細度を高くすることで、発光デバイスに流すことができる電流量の範囲が狭まるため、発光デバイスの輝度の調整には、細かい電流量を制御する必要がある。
本発明の一態様は、発光デバイスに流れる電流の量を細かく制御することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、精細度が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、表示品位が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、新規の表示装置を提供することを課題の一とする。又は、本発明の一態様は、上述した表示装置を含む電子機器を提供することを課題の一とする。
なお、本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお、他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した課題、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した課題、及び他の課題の全てを解決する必要はない。
（１）
本発明の一態様は、画素と、回路と、を有する、表示装置である。画素は、発光デバイスと、駆動トランジスタと、第１スイッチと、第２スイッチと、第１容量と、を有する。また、回路は、第３スイッチと、第４スイッチと、第５スイッチと、第２容量と、駆動回路と、を有する。第１スイッチの第１端子は、第１容量の第１端子と、駆動トランジスタのソース又はドレインの一方と、発光デバイスのアノードと、に電気的に接続されている。また、駆動トランジスタのゲートは、第２スイッチの第１端子と、第１容量の第２端子と、に電気的に接続されている。また、第１スイッチの第２端子は、第３スイッチの第１端子と、第２容量の第１端子と、に電気的に接続されている。また、第２容量の第２端子は、第４スイッチの第１端子と、第５スイッチの第１端子と、に電気的に接続されている。また、第５スイッチの第２端子は、駆動回路に電気的に接続されている。駆動回路は、第５スイッチの第２端子に、画像データ信号を送信する機能を有する。
（２）
又は、本発明の一態様は、上記（１）において、第１スイッチは、ｎチャネル型の第１トランジスタを有し、第２スイッチは、ｎチャネル型の第２トランジスタを有する構成としてもよい。特に、第１トランジスタのソース又はドレインの一方は、第１スイッチの第１端子に電気的に接続され、第１トランジスタのソース又はドレインの他方は、第１スイッチの第２端子に電気的に接続されていることが好ましい。また、第２トランジスタのソース又はドレインの一方は、第２スイッチの第１端子に電気的に接続され、第２トランジスタのソース又はドレインの他方は、第２スイッチの第２端子に電気的に接続されていることが好ましい。
（３）
又は、本発明の一態様は、上記（１）の構成と異なる、画素と、回路と、を有する、表示装置である。画素は、発光デバイスと、駆動トランジスタと、第１スイッチと、第２スイッチと、第６スイッチと、第７スイッチと、第１容量と、第３容量と、を有する。また、回路は、第３スイッチと、第４スイッチと、第５スイッチと、第２容量と、駆動回路と、を有する。また、駆動トランジスタは、第１ゲートと、第２ゲートと、を有する。また、第１スイッチの第１端子は、第６スイッチの第１端子と、第１容量の第１端子と、第３容量の第１端子と、駆動トランジスタのソース又はドレインの一方と、発光デバイスのアノードと、に電気的に接続されている。また、駆動トランジスタの第１ゲートは、第２スイッチの第１端子と、第６スイッチの第２端子と、第１容量の第２端子と、に電気的に接続されている。また、第３容量の第２端子は、駆動トランジスタの第２ゲートと、第７スイッチの第１端子と、に電気的に接続されている。また、第１スイッチの第２端子は、第３スイッチの第１端子と、第２容量の第１端子と、に電気的に接続されている。また、第２容量の第２端子は、第４スイッチの第１端子と、第５スイッチの第１端子と、に電気的に接続されている。また、第５スイッチの第２端子は、駆動回路に電気的に接続されている。駆動回路は、第５スイッチの第２端子に、画像データ信号を送信する機能を有する。
（４）
又は、本発明の一態様は、上記（３）において、第１スイッチは、ｎチャネル型の第１トランジスタを有し、第２スイッチは、ｎチャネル型の第２トランジスタを有し、第６スイッチは、ｎチャネル型の第６トランジスタを有し、第７スイッチは、ｎチャネル型の第７トランジスタを有する構成としてもよい。特に、第１トランジスタのソース又はドレインの一方は、第１スイッチの第１端子に電気的に接続され、第１トランジスタのソース又はドレインの他方は、第１スイッチの第２端子に電気的に接続されていることが好ましい。また、第２トランジスタのソース又はドレインの一方は、第２スイッチの第１端子に電気的に接続され、第２トランジスタのソース又はドレインの他方は、第２スイッチの第２端子に電気的に接続されていることが好ましい。また、第６トランジスタのソース又はドレインの一方は、第６スイッチの第１端子に電気的に接続され、第６トランジスタのソース又はドレインの他方は、第６スイッチの第２端子に電気的に接続されていることが好ましい。また、第７トランジスタのソース又はドレインの一方は、第７スイッチの第１端子に電気的に接続され、第７トランジスタのソース又はドレインの他方は、第７スイッチの第２端子に電気的に接続されていることが好ましい。
（５）
又は、本発明の一態様は、上記（１）乃至（４）のいずれか一において、第３スイッチは、ｎチャネル型の第３トランジスタを有し、第４スイッチは、ｎチャネル型の第４トランジスタを有し、第５スイッチは、ｎチャネル型の第５トランジスタを有する構成としてもよい。特に、第３トランジスタのソース又はドレインの一方は、第３スイッチの第１端子に電気的に接続され、第３トランジスタのソース又はドレインの他方は、第３スイッチの第２端子に電気的に接続されていることが好ましい。また、第４トランジスタのソース又はドレインの一方は、第４スイッチの第１端子に電気的に接続され、第４トランジスタのソース又はドレインの他方は、第４スイッチの第２端子に電気的に接続されていることが好ましい。また、第５トランジスタのソース又はドレインの一方は、第５スイッチの第１端子に電気的に接続され、第５トランジスタのソース又はドレインの他方は、第５スイッチの第２端子に電気的に接続されていることが好ましい。
（６）
又は、本発明の一態様は、上記（１）乃至（５）のいずれか一において、発光デバイスは、有機ＥＬデバイスを有する構成としてもよい。
（７）
又は、本発明の一態様は、上記（１）乃至（６）のいずれか一の表示装置と、筐体と、を有する、電子機器である。
本発明の一態様によって、発光デバイスに流れる電流の量を細かく制御することができる表示装置を提供することができる。又は、本発明の一態様によって、精細度が高い表示装置を提供することができる。又は、本発明の一態様によって、表示品位が高い表示装置を提供することができる。又は、本発明の一態様によって、新規の表示装置を提供することができる。又は、本発明の一態様によって、上述した表示装置を含む電子機器を提供することができる。
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
図１は、表示装置の構成例を示す回路図である。 図２は、表示装置の構成例を示すブロック図である。 図３（Ａ）乃至図３（Ｃ）は、表示装置の動作方法例を示すタイミングチャートである。 図４は、トランジスタのソース－ドレイン間電流とゲート－ソース間電圧の特性を示す図である。 図５（Ａ）乃至図５（Ｃ）は、回路に入力される画像データ信号と、当該回路から出力された画像データ信号と、の電位の関係を示す図である。 図６は、表示装置の動作方法例を示すタイミングチャートである。 図７（Ａ）及び図７（Ｂ）は、回路のレイアウト例を示す平面図である。 図８（Ａ）乃至図８（Ｃ）は、表示装置に含まれる画素の構成例を示す回路図である。 図９は、表示装置の構成例を示す回路図である。 図１０は、表示装置の動作方法例を示すタイミングチャートである。 図１１は、表示装置の構成例を示す回路図である。 図１２は、表示装置の構成例を示す回路図である。 図１３（Ａ）及び図１３（Ｂ）は、表示装置の動作方法例を示すタイミングチャートである。 図１４は、表示装置の構成例を示す回路図である。 図１５は、表示装置の構成例を示す回路図である。 図１６（Ａ）及び図１６（Ｂ）は、表示装置の動作方法例を示すタイミングチャートである。 図１７は、表示装置の構成例を示す回路図である。 図１８は、表示装置の構成例を示す回路図である。 図１９は、表示装置の動作方法例を示すタイミングチャートである。 図２０は、表示装置の構成例を示す回路図である。 図２１は、表示装置の構成例を示す回路図である。 図２２は、表示装置の構成例を示す回路図である。 図２３は、表示装置の構成例を示す回路図である。 図２４は、表示装置の構成例を示す回路図である。 図２５は、表示装置の構成例を示す回路図である。 図２６（Ａ）乃至図２６（Ｃ）は、表示装置の動作方法例を示すタイミングチャートである。 図２７は、表示装置の動作方法例を示すタイミングチャートである。 図２８（Ａ）乃至図２８（Ｃ）は、回路に入力される画像データ信号と、当該回路から出力された画像データ信号と、の電位の関係を示す図である。 図２９は、回路のレイアウト例を示す平面図である。 図３０（Ａ）及び図３０（Ｂ）は、表示装置に含まれている回路の構成例を示す回路図である。 図３１は、表示装置の構成例を示す回路図である。 図３２は、表示装置の構成例を示す回路図である。 図３３は、表示装置の構成例を示す回路図である。 図３４は、表示装置の動作方法例を示すタイミングチャートである。 図３５は、表示装置の構成例を示す回路図である。 図３６は、表示装置の構成例を示す回路図である。 図３７は、表示装置の構成例を示す回路図である。 図３８は、表示装置の構成例を示す回路図である。 図３９は、表示装置の構成例を示す回路図である。 図４０は、表示装置の構成例を示す回路図である。 図４１は、表示装置の構成例を示す回路図である。 図４２は、表示装置の構成例を示す回路図である。 図４３は、表示装置の構成例を示す回路図である。 図４４は、表示装置の構成例を示す回路図である。 図４５は、表示装置の構成例を示す回路図である。 図４６は、表示装置の構成例を示す回路図である。 図４７は、表示装置の構成例を示す回路図である。 図４８（Ａ）乃至図４８（Ｃ）は、表示装置の構成例を示す断面模式図である。 図４９（Ａ）は、表示装置の表示部の一例を示す平面模式図であり、図４９（Ｂ）は、表示装置の駆動回路領域の一例を示す平面模式図である。 図５０（Ａ）及び図５０（Ｂ）は、表示装置の構成例を示す平面模式図である。 図５１（Ａ）及び図５１（Ｂ）は、表示装置の構成例を示すブロック図である。 図５２は、表示装置の構成例を示す断面模式図である。 図５３（Ａ）乃至図５３（Ｃ）は、表示装置の構成例の一部の領域を示す断面模式図である。 図５４は、表示装置の構成例を示す断面模式図である。 図５５は、表示装置の構成例を示す断面模式図である。 図５６は、表示装置の構成例を示す断面模式図である。 図５７は、表示装置の構成例を示す断面模式図である。 図５８は、表示装置の構成例を示す断面模式図である。 図５９（Ａ）は、表示装置の構成例を示す断面模式図であり、図５９（Ｂ）及び図５９（Ｃ）は、トランジスタの構成例を示す断面図である。 図６０は、表示装置の構成例を示す断面模式図である。 図６１は、表示装置の構成例を示す断面模式図である。 図６２は、表示装置の構成例を示す断面模式図である。 図６３（Ａ）は、表示装置の構成例を示す断面模式図であり、図６３（Ｂ）は、発光デバイスの構成例を示す断面模式図である。 図６４は、表示装置の構成例を示す断面模式図である。 図６５（Ａ）乃至図６５（Ｄ）は、ＬＥＤパッケージの構成例を示す断面模式図である。 図６６（Ａ）及び図６６（Ｂ）は、ＬＥＤパッケージの構成例を示す平面模式図である。 図６７（Ａ）は、表示装置の構成例を示す断面模式図であり、図６７（Ｂ）は、表示装置に備わる基板と当該基板上の発光ダイオードの構成例を示す断面模式図である。 図６８（Ａ）乃至図６８（Ｆ）は、発光デバイスの構成例を示す図である。 図６９（Ａ）乃至図６９（Ｃ）は、発光デバイスの構成例を示す図である。 図７０（Ａ）は、表示装置に含まれる画素回路の構成例を示す回路図であり、図７０（Ｂ）は、表示装置に含まれる画素回路の構成例を示す斜視模式図である。 図７１（Ａ）乃至図７１（Ｇ）は、画素の一例を示す平面図である。 図７２（Ａ）乃至図７２（Ｆ）は、画素の一例を示す平面図である。 図７３（Ａ）乃至図７３（Ｈ）は、画素の一例を示す平面図である。 図７４（Ａ）乃至図７４（Ｄ）は、画素の一例を示す平面図である。 図７５（Ａ）乃至図７５（Ｇ）は、画素の一例を示す平面図である。 図７６（Ａ）は、トランジスタの構成例を示す平面模式図であり、図７６（Ｂ）、及び図７６（Ｃ）は、トランジスタの構成例を示す断面模式図である。 図７７（Ａ）及び図７７（Ｂ）は、表示モジュールの構成例を示す図である。 図７８（Ａ）乃至図７８（Ｆ）は、電子機器の構成例を示す図である。 図７９（Ａ）乃至図７９（Ｄ）は、電子機器の構成例を示す図である。 図８０（Ａ）乃至図８０（Ｃ）は、電子機器の構成例を示す図である。 図８１（Ａ）乃至図８１（Ｈ）は、電子機器の構成例を示す図である。
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（例えば、トランジスタ、ダイオード、又はフォトダイオード）を含む回路、同回路を有する装置をいう。また、半導体装置とは、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップ、及びパッケージにチップを収納した電子部品のそれぞれは半導体装置の一例である。また、例えば、記憶装置、表示装置、発光装置、照明装置、及び電子機器は、それ自体が半導体装置である場合があり、半導体装置を有している場合がある。
また、本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に開示されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、又は層）であるとする。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示デバイス、発光デバイス、又は負荷）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。
なお、ＸとＹとの間に、素子と電源線（例えば、ＶＤＤ（高電源電位）、ＶＳＳ（低電源電位）、ＧＮＤ（接地電位）、又は所望の電位を与える配線）との両方が配置されている場合には、ＸとＹとが電気的に接続されている、とは規定しないものとする。なお、ＸとＹとの間に電源線のみが配置されている場合には、ＸとＹとの間に別の素子がないため、ＸとＹとは、直接接続されている、ということになる。よって、ＸとＹとの間に、電源線のみが配置されている場合には、「ＸとＹとは、電気的に接続されている」ともいえる。しかし、ＸとＹとの間に、素子と電源線の両方が配置されている場合には、Ｘと電源線とが（素子を介して）電気的に接続されており、Ｙと電源線とが電気的に接続されている、ということになるが、ＸとＹとは、電気的に接続されている、とは規定されない。なお、ＸとＹとの間に、トランジスタのゲートとソースとを介している場合には、ＸとＹとが電気的に接続されている、とは規定しないものとする。なお、ＸとＹとの間に、トランジスタのゲートとドレインとを介している場合には、ＸとＹとが電気的に接続されている、とは規定しないものとする。つまり、トランジスタの場合には、ＸとＹとの間に、トランジスタのドレインとソースとを介している場合には、ＸとＹとが電気的に接続されている、と規定するものとする。なお、ＸとＹとの間に、容量素子が配置されている場合には、ＸとＹとが電気的に接続されている、と規定する場合と規定しない場合がある。例えば、デジタル回路又はロジック回路の構成において、ＸとＹとの間に、容量素子が配置されている場合には、ＸとＹとが電気的に接続されている、とは規定しない場合がある。一方、例えば、アナログ回路の構成において、ＸとＹとの間に、容量素子が配置されている場合には、ＸとＹとが電気的に接続されている、と規定する場合がある。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（例えば、インバータ、ＮＡＮＤ回路、又はＮＯＲ回路）、信号変換回路（例えば、デジタルアナログ変換回路、アナログデジタル変換回路、又はガンマ補正回路）、電位レベル変換回路（例えば、昇圧回路若しくは降圧回路といった電源回路、又は信号の電位レベルを変えるレベルシフタ回路）、電圧源、電流源、切り替え回路、増幅回路（例えば、信号振幅若しくは電流量などを大きくできる回路、オペアンプ、差動増幅回路、ソースフォロワ回路、又はバッファ回路）、信号生成回路、記憶回路、又は制御回路）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と、を含むものとする。
また、例えば、「ＸとＹとトランジスタのソース（第１端子、又は第２端子の一方に言い換える場合がある）とドレイン（第１端子、又は第２端子の他方に言い換える場合がある）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース、トランジスタのドレイン、Ｙの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソースは、Ｘと電気的に接続され、トランジスタのドレインはＹと電気的に接続され、Ｘ、トランジスタのソース、トランジスタのドレイン、Ｙは、この順序で電気的に接続されている」と表現することができる。又は、「Ｘは、トランジスタのソースとドレインとを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース、トランジスタのドレイン、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソースと、ドレインとを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、又は層）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書等において、「抵抗素子」とは、例えば、０Ωよりも高い抵抗値を有する回路素子、又は０Ωよりも高い抵抗値を有する配線とすることができる。そのため、本明細書等において、「抵抗素子」は、抵抗値を有する配線、ソース－ドレイン間に電流が流れるトランジスタ、ダイオード、又はコイルを含むものとする。そのため、「抵抗素子」という用語は、「抵抗」、「負荷」、又は「抵抗値を有する領域」という用語に言い換えることができる場合がある。逆に「抵抗」、「負荷」、又は「抵抗値を有する領域」という用語は、「抵抗素子」という用語に言い換えることができる場合がある。抵抗値としては、例えば、好ましくは１ｍΩ以上１０Ω以下、より好ましくは５ｍΩ以上５Ω以下、更に好ましくは１０ｍΩ以上１Ω以下とすることができる。また、例えば、１Ω以上１×１０９Ω以下としてもよい。
また、本明細書等において、「容量素子」とは、例えば、０Ｆよりも高い静電容量の値を有する回路素子、０Ｆよりも高い静電容量の値を有する配線の領域、寄生容量、又はトランジスタのゲート容量とすることができる。また、「容量素子」、「寄生容量」、又は「ゲート容量」という用語は、「容量」という用語に言い換えることができる場合がある。逆に、「容量」という用語は、「容量素子」、「寄生容量」、又は「ゲート容量」という用語に言い換えることができる場合がある。また、「容量」（３端子以上の「容量」を含む）は、絶縁体と、当該絶縁体を挟んだ一対の導電体と、を含む構成となっている。そのため、「容量」の「一対の導電体」という用語は、「一対の電極」、「一対の導電領域」、「一対の領域」、又は「一対の端子」に言い換えることができる。また、「一対の端子の一方」、及び「一対の端子の他方」という用語は、それぞれ第１端子、及び第２端子と呼称する場合がある。なお、静電容量の値としては、例えば、０．０５ｆＦ以上１０ｐＦ以下とすることができる。また、例えば、１ｐＦ以上１０μＦ以下としてもよい。
また、本明細書等において、トランジスタは、ゲート、ソース、及びドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子である。ソース又はドレインとして機能する２つの端子は、トランジスタの入出力端子である。２つの入出力端子は、トランジスタの導電型（ｎチャネル型又はｐチャネル型）及びトランジスタの３つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソース、又はドレインという用語は、互いに言い換えることができる場合がある。また、本明細書等では、トランジスタの接続関係を説明する際、「ソース又はドレインの一方」（又は第１電極、又は第１端子）、「ソース又はドレインの他方」（又は第２電極、又は第２端子）という表記を用いる。なお、トランジスタの構造によっては、上述した３つの端子に加えて、バックゲートを有する場合がある。この場合、本明細書等において、トランジスタのゲート又はバックゲートの一方を第１ゲートと呼称し、トランジスタのゲート又はバックゲートの他方を第２ゲートと呼称することがある。更に、同じトランジスタにおいて、「ゲート」と「バックゲート」の用語は互いに入れ換えることができる場合がある。また、トランジスタが、３以上のゲートを有する場合は、本明細書等においては、それぞれのゲートを第１ゲート、第２ゲート、第３ゲートなどと呼称することがある。
例えば、本明細書等において、トランジスタの一例としては、ゲート電極が２個以上のマルチゲート構造のトランジスタを用いることができる。マルチゲート構造にすると、チャネル形成領域が直列に接続されるため、複数のトランジスタが直列に接続された構造となる。よって、マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上（信頼性の向上）を図ることができる。または、マルチゲート構造により、飽和領域で動作する時に、ドレインとソースとの間の電圧が変化しても、ドレインとソースとの間の電流があまり変化せず、傾きがフラットである電圧・電流特性を得ることができる。傾きがフラットである電圧・電流特性を利用すると、理想的な電流源回路、又は非常に高い抵抗値をもつ能動負荷を実現することができる。その結果、特性のよい差動回路又はカレントミラー回路などを実現することができる。
また、本明細書等において、「発光デバイス」、及び「受光デバイス」といった回路素子は、「アノード」、及び「カソード」と呼ばれる極性を有する場合がある。「発光デバイス」の場合、順バイアスをかける（「カソード」に対する正電位を「アノード」に印加する）ことにより、「発光デバイス」を発光させることができる場合がある。また、「受光デバイス」の場合、ゼロバイアス、又は逆バイアスをかけて（「カソード」に対する負電位を「アノード」に印加して）、かつ光を「受光デバイス」に照射することにより、「アノード」－「カソード」間に電流が発生することがある。上述したとおり、「アノード」及び「カソード」は、「発光デバイス」、「受光デバイス」などの回路素子における入出力端子として扱われることがある。本明細書等では、「発光デバイス」、「受光デバイス」などの回路素子における、「アノード」、「カソード」のそれぞれを端子（第１端子、第２端子など）と呼称する場合がある。例えば、「アノード」又は「カソード」の一方を第１端子と呼称し、「アノード」又は「カソード」の他方を第２端子と呼称する場合がある。
また、回路図上では、単一の回路素子が図示されている場合でも、当該回路素子が複数の回路素子を有する場合がある。例えば、回路図上に１個の抵抗が記載されている場合は、２個以上の抵抗が直列に電気的に接続されている場合を含むものとする。また、例えば、回路図上に１個の容量が記載されている場合は、２個以上の容量が並列に電気的に接続されている場合を含むものとする。また、例えば、回路図上に１個のトランジスタが記載されている場合は、２個以上のトランジスタが直列に電気的に接続され、かつそれぞれのトランジスタのゲート同士が電気的に接続されている場合を含むものとする。また、同様に、例えば、回路図上に１個のスイッチが記載されている場合は、当該スイッチが２個以上のトランジスタを有し、２個以上のトランジスタが直列、又は並列に電気的に接続され、それぞれのトランジスタのゲート同士が電気的に接続されている場合を含むものとする。
また、本明細書等において、ノードは、回路構成、及びデバイス構造に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
また、本明細書等において、「電圧」と「電位」は、適宜言い換えることができる。「電圧」は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、「電圧」を「電位」に言い換えることができる。なお、グラウンド電位は必ずしも０Ｖを意味するとは限らない。また、電位は相対的なものであり、基準となる電位が変わることによって、配線に与えられる電位、回路などに印加される電位、回路などから出力される電位なども変化する。
また、本明細書等において、「高レベル電位」、及び「低レベル電位」という用語は、特定の電位を意味するものではない。例えば、２本の配線において、両方とも「高レベル電位を供給する配線として機能する」と記載されていた場合、両方の配線が与えるそれぞれの高レベル電位は、互いに等しくなくてもよい。また、同様に、２本の配線において、両方とも「低レベル電位を供給する配線として機能する」と記載されていた場合、両方の配線が与えるそれぞれの低レベル電位は、互いに等しくなくてもよい。
また、「電流」とは、電荷の移動現象（電気伝導）のことであり、例えば、「正の荷電体の電気伝導が起きている」という記載は、「その逆向きに負の荷電体の電気伝導が起きている」と換言することができる。そのため、本明細書等において、「電流」とは、特に断らない限り、キャリアの移動に伴う電荷の移動現象（電気伝導）をいうものとする。ここでいうキャリアとしては、例えば、電子、正孔、アニオン、カチオン、及び錯イオンが挙げられ、電流の流れる系（例えば、半導体、金属、電解液、及び真空中）によってキャリアが異なる。また、配線等における「電流の向き」は、正電荷となるキャリアが移動する方向とし、正の電流量で記載する。換言すると、負電荷となるキャリアが移動する方向は、電流の向きと逆の方向となり、負の電流量で表現される。そのため、本明細書等において、電流の正負（又は電流の向き）について断りがない場合、「素子Ａから素子Ｂに電流が流れる」の記載は「素子Ｂから素子Ａに電流が流れる」に言い換えることができるものとする。また、「素子Ａに電流が入力される」の記載は「素子Ａから電流が出力される」に言い換えることができるものとする。
また、本明細書等において、「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
また、本明細書等において、「上に」及び「下に」といった配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書等で説明した語句に限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現は、示している図面の向きを１８０度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。
また、「上」又は「下」といった用語は、構成要素の位置関係が直上又は直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。また、同様に、例えば、「絶縁層Ａの上方の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。また、同様に、例えば、「絶縁層Ａの下方の電極Ｂ」の表現であれば、絶縁層Ａの下に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、本明細書等において、マトリクス状に配置された構成要素、及びその位置関係を説明するために、「行」及び「列」といった語句を使用する場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書等で説明した語句に限定されず、状況に応じて適切に言い換えることができる。例えば、「行方向」という表現は、示している図面の向きを９０度回転することによって、「列方向」と言い換えることができる場合がある。
また、本明細書等において、マトリクス状に配置された構成要素を電気的に接続する配線は、行方向又は列方向に延設することができる。例えば、本明細書等で、「配線Ａが行方向に延設している」と説明している場合、配線Ａは列方向にも延設できる場合がある。逆も同様に、「配線Ａが列方向に延設している」と説明している場合、配線Ａは行方向にも延設できる場合がある。つまり、マトリクス状に配置された構成要素を電気的に接続する配線が延設される方向は、本明細書等に記載している方向に限定されず、行方向又は列方向とすることができる場合がある。
また、本明細書等において、「膜」及び「層」といった語句は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、及び「層」といった語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」、又は「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
また、本明細書等において「電極」、「配線」、及び「端子」といった用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」又は「配線」といった用語は、複数の「電極」、又は「配線」が一体となって形成されている場合なども含む。また、例えば、「端子」は「配線」、又は「電極」の一部として用いられることがあり、その逆もまた同様である。更に、「端子」の用語は、「電極」、「配線」、及び「端子」から選ばれた二以上が一体となって形成されている場合なども含む。そのため、例えば、「電極」は「配線」又は「端子」の一部とすることができ、また、例えば、「端子」は「配線」又は「電極」の一部とすることができる。また、「電極」、「配線」、又は「端子」という用語は、場合によって、「領域」という用語に置き換える場合がある。
また、本明細書等において、「配線」、「信号線」、及び「電源線」といった用語は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」又は「電源線」といった用語を、「配線」という用語に変更することが可能な場合がある。「電源線」といった用語は、「信号線」という用語に変更することが可能な場合がある。また、その逆も同様で「信号線」といった用語は、「電源線」という用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、又は、状況に応じて、「信号」という用語に変更することが可能な場合がある。また、その逆も同様で、「信号」といった用語は、「電位」という用語に変更することが可能な場合がある。
また、本明細書等では、半導体装置の動作方法を説明するため、タイミングチャートを用いる場合がある。また、本明細書等に用いるタイミングチャートは、理想的な動作方法例を示したものであり、当該タイミングチャートに記載されている、期間、信号（例えば、電位、又は電流）の大きさ、及びタイミングは、特に断りがない場合は限定されない。本明細書等において、タイミングチャートにおける各配線（ノードを含む）に入力される信号（例えば、電位又は電流）の大きさ、及びタイミングは、変更を行うことができる。例えば、タイミングチャートに２つの期間が等間隔に記載されていたとしても、２つの期間の長さは互いに異なる場合がある。また、例えば、２つの期間において、一方の期間が長く、かつ他方の期間が短く記載されていたとしても、両者の期間の長さは等しくてもよい場合があり、又は、一方の期間が短くかつ他方の期間が長くしてもよい場合がある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物が含まれている場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が、増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有するトランジスタのチャネル形成領域を構成し得る場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼称することができる。また、ＯＳトランジスタと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
また、本明細書等において、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体の欠陥準位密度が高くなること、キャリア移動度が低下すること、又は結晶性が低下すること、が起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素と、第２族元素と、第１３族元素と、第１４族元素と、第１５族元素と、主成分以外の遷移金属とがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、及び窒素がある。具体的には、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、及び第１５族元素（但し、酸素、水素は含まない）がある。
本明細書等において、スイッチとは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。そのため、スイッチは、制御端子とは別に、電流を流す端子を２つ、又は３つ以上有する場合がある。一例としては、電気的なスイッチ、機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、及びダイオード接続のトランジスタ）、又はこれらを組み合わせた論理回路などがある。なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、例えば、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態、又はソース電極とドレイン電極との間に電流を流すことができる状態、をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
機械的なスイッチの一例としては、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システムズ）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
また、本明細書等において、メタルマスク、またはＦＭＭ（ファインメタルマスク、高精細なメタルマスク）を用いて作製されるデバイスをＭＭ（メタルマスク）構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、またはＦＭＭを用いることなく作製されるデバイスをＭＭＬ（メタルマスクレス）構造のデバイスと呼称する場合がある。
なお、本明細書等において、各色の発光デバイス（ここでは青（Ｂ）、緑（Ｇ）、及び赤（Ｒ））で、発光層を作り分ける、または発光層を塗り分ける構造をＳＢＳ（Ｓｉｄｅ Ｂｙ Ｓｉｄｅ）構造と呼ぶ場合がある。また、本明細書等において、白色光を発することのできる発光デバイスを白色発光デバイスと呼ぶ場合がある。なお、白色発光デバイスは、着色層（例えば、カラーフィルタ）と組み合わせることで、フルカラー表示の表示装置とすることができる。
また、発光デバイスは、シングル構造と、タンデム構造とに大別することができる。シングル構造のデバイスは、一対の電極間に１つの発光ユニットを有し、当該発光ユニットは、１以上の発光層を含む構成とすることが好ましい。２つの発光層を用いて白色発光を得る場合、２つの発光層の各々の発光色が補色の関係となるような発光層を選択すればよい。例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることで、発光デバイス全体として白色発光する構成を得ることができる。また、３つ以上の発光層を用いて白色発光を得る場合、３つ以上の発光層のそれぞれの発光色があわさることで発光デバイス全体として白色発光することができる構成とすればよい。
タンデム構造のデバイスは、一対の電極間に２つ以上の複数の発光ユニットを有し、各発光ユニットは、１つ以上の発光層を含む構成とすることが好ましい。白色発光を得るには、複数の発光ユニットの発光層からの光を合わせて白色発光が得られる構成とすればよい。なお、白色発光が得られる構成については、シングル構造の構成と同様である。なお、タンデム構造のデバイスにおいて、複数の発光ユニットの間には、電荷発生層などの中間層を設けると好適である。
また、上述の白色発光デバイス（シングル構造またはタンデム構造）と、ＳＢＳ構造の発光デバイスと、を比較した場合、ＳＢＳ構造の発光デバイスは、白色発光デバイスよりも消費電力を低くすることができる。消費電力を低く抑えたい場合は、ＳＢＳ構造の発光デバイスを用いると好適である。一方で、白色発光デバイスは、製造プロセスがＳＢＳ構造の発光デバイスよりも簡単であるため、製造コストを低くすることができる、又は製造歩留まりを高くすることができるため、好適である。
本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「略平行」又は「概略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」又は「概略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書等において、各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。
本明細書に記載の実施の形態について図面を参照しながら説明している。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
また、本明細書の図面において、各実施の形態に係る構成を説明するため、平面図を用いる場合がある。平面図とは、一例として、構成を鉛直方向から視た面を示す図、又は構成を水平方向に切断した面（切り口）を示す図である。また、平面図にかくれ線（例えば破線）が記載されていることで、構成に含まれている複数の要素の位置関係、又は当該複数の要素の重なりの関係を示すことができる。なお、本明細書等において、「平面図」という用語は、「平面模式図」、「投影図」、「上面図」、又は「下面図」という用語に置き換えることができるものとする。また、状況によっては、構成を水平方向に切断した面（切り口）でなく、水平方向とは異なる方向に切断した面（切り口）を平面図と呼ぶ場合がある。
また、本明細書の図面において、各実施の形態に係る構成を説明するため、断面図を用いる場合がある。断面図とは、一例として、構成を水平方向から視た面を示す図、又は構成を鉛直方向に切断した面（切り口）を示す図である。なお、本明細書等において、「断面図」という用語は、「断面模式図」、「正面図」、又は「側面図」という用語に置き換えることができるものとする。また、状況によっては、構成を鉛直方向に切断した面（切り口）でなく、鉛直方向とは異なる方向に切断した面（切り口）を断面図と呼ぶ場合がある。
本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“＿１”、“［ｎ］”、“［ｍ，ｎ］”等の識別用の符号を付記して記載する場合がある。また、図面等において、符号に“＿１”、“［ｎ］”、“［ｍ，ｎ］”等の識別用の符号を付記している場合、本明細書等において区別する必要が無いときには、識別用の符号を記載しない場合がある。
また、本明細書の図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置について説明する。
＜表示装置の構成例１＞
図２には、本発明の一態様の表示装置を示している。表示装置ＤＳＰ０は、一例として、画素アレイＡＬＰと、行ドライバ回路ＲＷＤと、列ドライバ回路ＣＬＭと、を有する。
画素アレイＡＬＰは、一例として、ｍ×ｎ個（ｍは１以上の整数とし、ｎは１以上の整数とする）の画素ＰＸを有する。複数の画素ＰＸは、画素アレイＡＬＰ内において、ｍ行ｎ列のマトリクス状に配置されている。なお、図２には、複数の画素ＰＸとして、画素ＰＸ［１，１］と、画素ＰＸ［ｍ，１］と、画素ＰＸ［１，ｎ］と、画素ＰＸ［ｍ，ｎ］と、画素ＰＸ［ｉ，ｊ］（ｉは１以上ｍ以下の整数とし、ｊは１以上ｎ以下の整数とする）を抜粋して示している。
画素ＰＸは、表示画素としての機能を有する。表示画素は、一例として、液晶表示デバイス、発光デバイスの一方又は双方が適用された画素とすることができる。また、発光デバイスとしては、例えば、有機ＥＬ素子（ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ））、無機ＥＬ素子、ＬＥＤ（マイクロＬＥＤ含む）、ＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、及び半導体レーザが挙げられる。なお、本実施の形態では、画素ＰＸには、有機ＥＬ材料が含まれる発光デバイスが適用されたものとして説明する。特に高輝度発光が可能な発光デバイスから発光される光の輝度としては、例えば、５００ｃｄ／ｍ２以上、好ましくは１０００ｃｄ／ｍ２以上１００００ｃｄ／ｍ２以下、さらに好ましくは２０００ｃｄ／ｍ２以上５０００ｃｄ／ｍ２以下とすることができる。
また、画素アレイＡＬＰには、一例として、配線ＧＬ［１］乃至配線ＧＬ［ｍ］のそれぞれが行方向に延設されている。また、画素アレイＡＬＰには、一例として、配線ＳＬ［１］乃至配線ＳＬ［ｎ］のそれぞれが列方向に延設されている。
画素ＰＸ［ｉ，ｊ］は、一例として、配線ＧＬ［ｉ］と、配線ＳＬ［ｊ］と、に電気的に接続されている。
配線ＳＬ［ｊ］は、一例として、画素ＰＸ［ｉ，ｊ］に対して、画像データ信号を送信する配線として機能する。
なお、図２には、画素アレイにおいて１列につき１本の配線ＳＬが延設されているように図示しているが、１列に延設される配線ＳＬの数は、１本に限定されない。つまり、画素アレイＡＬＰの１列に延設される配線ＳＬの本数は２本以上としてもよい。
配線ＧＬ［ｉ］は、一例として、画像データ信号の供給先となる画素ＰＸ［ｉ，ｊ］を選択するための選択信号を送信する配線として機能する。また、配線ＧＬ［ｉ］は、一例として、画素ＰＸ［ｉ，ｊ］に含まれている駆動トランジスタのしきい値電圧を補正するために、画素ＰＸ［ｉ，ｊ］を選択するための選択信号を送信する配線としても機能してもよい。また、配線ＧＬ［ｉ］は、画素ＰＸ［ｉ，ｊ］に含まれているスイッチのオン状態とオフ状態との切り替えを行う制御信号（デジタル電位）を送信するための配線としても機能してもよい。
なお、図２には、画素アレイにおいて１行につき１本の配線ＧＬが延設されているように図示しているが、１行に延設される配線ＧＬの数は、１本に限定されない。つまり、画素アレイＡＬＰの１行に延設される配線ＧＬの本数は２本以上としてもよい。例えば、１行に延設される配線ＧＬの数は、画素ＰＸの回路構成に応じて定めることができ、画素ＰＸの回路構成によっては、配線ＧＬの本数は２本以上としてもよい。
行ドライバ回路ＲＷＤは、一例として、駆動回路ＧＤを有する。
駆動回路ＧＤは、一例として、配線ＧＬ［１］乃至配線ＧＬ［ｍ］に電気的に接続されている。
駆動回路ＧＤは、一例として、画像データ信号の供給先となる、画素アレイＡＬＰの１行目乃至ｍ行目から選ばれた一を選択して、選択された行に配置されている複数の画素ＰＸに対して、選択信号を送信する機能を有する。このため、駆動回路ＧＤには、デマルチプレクサが備わっていてもよい。なお、当該選択信号としては、例えば、アナログ電位、デジタル電位（高レベル電位又は低レベル電位）、又はパルス電位とすることができる。また、駆動回路ＧＤは、画像データ信号の供給先となる画素ＰＸを選択するだけでなく、画素ＰＸに含まれているトランジスタのしきい値電圧の補正を行うための選択信号を送信する機能を有してもよい。
列ドライバ回路ＣＬＭは、一例として、駆動回路ＳＤと、回路ＣＤ［１］乃至回路ＣＤ［ｎ］と、を有する。
また、回路ＣＤ［１］乃至回路ＣＤ［ｎ］のそれぞれは、駆動回路ＳＤに電気的に接続されている。また、回路ＣＤ［ｊ］は、一例として、配線ＳＬ［ｊ］に電気的に接続されている。
駆動回路ＳＤは、一例として、画素アレイＡＬＰに含まれる画素ＰＸに対して、画像データ信号を送信する機能を有する。また、画像データ信号の送信方法によっては、駆動回路ＳＤには、デマルチプレクサが備わっていてもよい。なお、当該画像データ信号としては、例えば、アナログ電位、デジタル電位（高レベル電位又は低レベル電位）、又はパルス電位とすることができる。
回路ＣＤ［ｊ］は、一例として、駆動回路ＳＤから入力された画像データ信号をレベルシフトして、レベルシフトされた画像データ信号を配線ＳＬ［ｊ］に送信する機能を有する。
次に、画素ＰＸ、及び回路ＣＤの構成例について、説明する。図１に示す表示装置ＤＳＰ３Ａは、図２の表示装置ＤＳＰ０の一例であって、図１には、画素アレイＡＬＰに含まれる複数の画素ＰＸのうちの１個と、その画素ＰＸに電気的に接続されている、行ドライバ回路ＲＷＤの駆動回路ＧＤと、列ドライバ回路ＣＬＭの回路ＣＤ及び駆動回路ＳＤと、を抜粋して示している。
図１の表示装置ＤＳＰ３Ａにおいて、画素ＰＸは、一例として、トランジスタＭ２と、スイッチＳＷ１と、スイッチＳＷ６と、容量Ｃ１と、発光デバイスＬＤと、を有する。また、回路ＣＤは、スイッチＳＷ１１と、スイッチＳＷ１２と、スイッチＳＷ１３と、容量Ｃ２と、を有する。特に、トランジスタＭ２は、画素ＰＸにおける駆動トランジスタとして機能する。
トランジスタＭ２には、一例として、ＯＳトランジスタを適用することが好ましい。特に、ＯＳトランジスタのチャネル形成領域に含まれる金属酸化物としては、例えば、インジウム酸化物、ガリウム酸化物、及び亜鉛酸化物が挙げられる。また、金属酸化物は、インジウムと、元素Ｍと、亜鉛と、の中から選ばれる一種または複数種を有することが好ましい。なお、元素Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、コバルト、及びマグネシウムから選ばれた一種または複数種である。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、及びスズから選ばれた一種または複数種であることが好ましい。
特に、半導体層に用いる金属酸化物には、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物（ＩＧＺＯとも記す）を用いることが好ましい。または、インジウム、スズ、及び亜鉛を含む酸化物（ＩＴＺＯ（登録商標）とも記す）を用いることが好ましい。または、インジウム、ガリウム、スズ、及び亜鉛を含む酸化物を用いることが好ましい。または、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び亜鉛（Ｚｎ）を含む酸化物（ＩＡＺＯとも記す）を用いることが好ましい。または、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物（ＩＡＧＺＯとも記す）を用いることが好ましい。なお、ＯＳトランジスタについては、実施の形態５で詳述する。
また、トランジスタＭ２には、ＯＳトランジスタ以外のトランジスタを適用してもよい。例えば、トランジスタＭ２には、チャネル形成領域にシリコンを有するトランジスタ（以後、Ｓｉトランジスタと呼称する。）を適用することができる。また、シリコンとしては、例えば、単結晶シリコン、非晶質シリコン（水素化アモルファスシリコンという場合がある）、微結晶シリコン、または多結晶シリコン（低温多結晶シリコンを含む）を用いることができる。
また、トランジスタＭ２には、ＯＳトランジスタ、Ｓｉトランジスタ以外では、例えば、ゲルマニウムがチャネル形成領域に含まれているトランジスタ、セレン化亜鉛、硫化カドミウム、ヒ化ガリウム、リン化インジウム、窒化ガリウム、又はシリコンゲルマニウムといった化合物半導体がチャネル形成領域に含まれているトランジスタ、カーボンナノチューブがチャネル形成領域に含まれるトランジスタ、又は有機半導体がチャネル形成領域に含まれるトランジスタを用いることができる。
なお、図１に図示しているトランジスタＭ２は、ｎチャネル型トランジスタとしているが、状況に応じて、又は、場合によって、ｐチャネル型トランジスタとしてもよい。また、ｎチャネル型トランジスタをｐチャネル型トランジスタに置き換えた場合、画素ＰＸが正常に動作するように、画素ＰＸに入力される電位を適切に変更する必要がある。なお、これについては、図１だけでなく、明細書の他の箇所に記載されているトランジスタ、又は他の図面に図示されているトランジスタについても同様である。また、本実施の形態では、トランジスタＭ２をｎチャネル型トランジスタとして、画素ＰＸの構成、及び動作を説明する。
また、トランジスタＭ２は、ソース－ドレイン間電圧でなく、ゲート－ソース間電圧に応じた電流をソース－ドレイン間に流す動作をすることが好ましい。つまり、トランジスタＭ２は、オン状態のときには、飽和領域で動作することが好ましい。トランジスタＭ２を飽和領域で動作させることによって、トランジスタＭ２に流れる電流の量をゲート－ソース間電圧によって定めることができる。また、トランジスタＭ２を飽和領域で動作させることによって、トランジスタＭ２のソース－ドレイン間電圧が変化しても、ドレイン電流が大きく変化しない。つまり、トランジスタＭ２に流れる電流の量をゲート－ソース間電圧によって定めることによって、トランジスタＭ２は、発光デバイスＬＤのアノード－カソード間に、安定した電流を流すことができる。また、状況によっては、トランジスタＭ２は、オン状態のときには、線形領域で動作してもよい。又は、トランジスタＭ２は、サブスレッショルド領域で動作してもよい。
なお、上述したトランジスタの説明は、トランジスタＭ２だけでなく、他の明細書の個所に記載されているトランジスタ、及び図面で記載しているトランジスタについても同様に適用できるものとする。
スイッチＳＷ１と、スイッチＳＷ６と、スイッチＳＷ１１と、スイッチＳＷ１２と、スイッチＳＷ１３と、のそれぞれには、例えば、アナログスイッチ、及びトランジスタといった電気的なスイッチを適用することができる。特に、スイッチＳＷ１と、スイッチＳＷ６と、スイッチＳＷ１１と、スイッチＳＷ１２と、スイッチＳＷ１３と、には、電気的なスイッチとして、上述したトランジスタが用いられることが好ましく、ＯＳトランジスタが用いられることがより好ましい。なお、スイッチＳＷ１と、スイッチＳＷ６と、スイッチＳＷ１１と、スイッチＳＷ１２と、スイッチＳＷ１３と、に電気的なスイッチを用いる場合、当該電気的なスイッチには、ＯＳトランジスタ以外としては、トランジスタＭ２に適用できるトランジスタを用いることができる。具体的には、当該トランジスタとしては、Ｓｉトランジスタとすることができる。また、スイッチＳＷ１、スイッチＳＷ６と、スイッチＳＷ１１と、スイッチＳＷ１２と、スイッチＳＷ１３と、には、例えば、機械的なスイッチを適用してもよい。
なお、本明細書等では、図１に示すスイッチＳＷ１と、スイッチＳＷ６と、スイッチＳＷ１１と、スイッチＳＷ１２と、スイッチＳＷ１３と、のそれぞれは、制御端子に高レベル電位が与えられているときにオン状態になり、制御端子に低レベル電位が与えられているときにオフ状態になるものとする。
図１において、発光デバイスＬＤは、一例として、有機ＥＬ素子を有する自発光型の発光デバイスとする。なお、画素ＰＸに適用できる発光デバイスＬＤの構成については、実施の形態４で詳述する。
画素ＰＸにおいて、スイッチＳＷ１の第１端子は、トランジスタＭ２の第１端子と、発光デバイスＬＤのアノードと、容量Ｃ１の第１端子と、に電気的に接続され、スイッチＳＷ１の第２端子は、配線ＳＬに電気的に接続され、スイッチＳＷ１の制御端子は、配線ＧＬ１に電気的に接続されている。また、トランジスタＭ２のゲートは、容量Ｃ１の第２端子と、スイッチＳＷ６の第１端子と、に電気的に接続され、トランジスタＭ２の第２端子は、配線ＶＥ２に電気的に接続されている。また、スイッチＳＷ６の第２端子は、配線ＶＥ６に電気的に接続され、スイッチＳＷ６の制御端子は、配線ＧＬ６に電気的に接続されている。また、発光デバイスＬＤのカソードは、配線ＶＥ０に電気的に接続されている。
なお、本実施の形態では、トランジスタＭ２のゲートと、容量Ｃ１の第２端子と、スイッチＳＷ６の第１端子と、の電気的な接続点をノードＮ１と呼称する。また、スイッチＳＷ１の第１端子と、トランジスタＭ２の第１端子と、容量Ｃ１の第１端子と、発光デバイスＬＤのアノードと、の電気的な接続点をノードＮ２と呼称する。
回路ＣＤにおいて、容量Ｃ２の第１端子は、配線ＳＬと、スイッチＳＷ１３の第１端子と、に電気的に接続され、容量Ｃ２の第２端子は、スイッチＳＷ１１の第１端子と、スイッチＳＷ１２の第１端子と、に電気的に接続されている。また、スイッチＳＷ１３の第１端子は、配線ＶＥ４に電気的に接続され、スイッチＳＷ１３の制御端子は、配線ＳＷＬ１３に電気的に接続されている。また、スイッチＳＷ１１の第２端子は、配線ＶＥ３に電気的に接続され、スイッチＳＷ１１の制御端子は、配線ＳＷＬ１１に電気的に接続されている。また、スイッチＳＷ１２の第２端子は、駆動回路ＳＤに電気的に接続され、スイッチＳＷ１２の制御端子は、配線ＳＷＬ１２に電気的に接続されている。
なお、本実施の形態では、スイッチＳＷ１１の第１端子と、スイッチＳＷ１２の第１端子と、容量Ｃ２の第２端子と、の電気的な接続点をノードＮ３と呼称する。
配線ＶＥ０、配線ＶＥ２、配線ＶＥ３、配線ＶＥ４、及び配線ＶＥ６のそれぞれは、一例として、定電位を与える配線として機能する。つまり、配線ＶＥ０、配線ＶＥ２、配線ＶＥ３、配線ＶＥ４、及び配線ＶＥ６のそれぞれは、電源線として機能してもよい。配線ＶＥ０、配線ＶＥ２、配線ＶＥ３、配線ＶＥ４、及び配線ＶＥ６のそれぞれが与える定電位は、互いに等しくてもよく、又は互いに異なっていてもよい。又は、配線ＶＥ０、配線ＶＥ２、配線ＶＥ３、配線ＶＥ４、及び配線ＶＥ６のそれぞれが与える電位の一部は、等しく、残りは異なる電位であってもよい。また、配線ＶＥ０、配線ＶＥ２、配線ＶＥ３、配線ＶＥ４、及び配線ＶＥ６から選ばれた一以上は、定電位ではなく、パルス電位を与える配線として機能してもよい。
特に、図１の画素ＰＸにおいて、配線ＶＥ０は、発光デバイスＬＤのカソードに対して電位を与える配線として機能することが好ましい。また、配線ＶＥ２は、発光デバイスＬＤのアノードに対して電位を与える配線として機能することが好ましい。
なお、図１の画素ＰＸにおいて、発光デバイスＬＤのカソードは配線ＶＥ０に電気的に接続され、発光デバイスＬＤのアノードは、トランジスタＭ２を介して配線ＶＥ２に電気的に接続されている構成となっているが、発光デバイスＬＤのアノードは配線ＶＥ０に電気的に接続され、発光デバイスＬＤのカソードは、配線ＶＥ２に電気的に接続されている構成としてもよい。つまり、前者の発光デバイスＬＤの構成を順積み構成とした場合、本発明の一態様の表示装置に係る画素の発光デバイスは、逆積み構成としてもよい。この場合、配線ＶＥ０は、発光デバイスＬＤのアノードに対して電位を与える配線として機能し、配線ＶＥ２は、発光デバイスＬＤのカソードに対して電位を与える配線として機能する。
発光デバイスＬＤを有機ＥＬ素子とした場合、アノードとして機能する下部電極上に、一例として、有機ＥＬ材料である正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層をこの順で形成し、電子注入層上にカソードとして機能する上部電極を形成することで、発光デバイスＬＤを作製することができる（本明細書では、この有機ＥＬ材料の積層順を順積み構成又は逆積み構成の一方という）。なお、上記段落のとおり、発光デバイスＬＤのアノードとカソードを入れ換える場合は、下部電極上に、電子注入層、電子輸送層、発光層、正孔輸送層、及び正孔注入層をこの順に形成し、正孔注入層上に上部電極を形成すればよい（本明細書では、この有機ＥＬ材料の積層順を順積み構成又は逆積み構成の他方という）。この場合、下部電極はカソードとして機能し、上部電極は、アノードとして機能する。
配線ＧＬ１及び配線ＧＬ６は、図２の配線ＧＬ［１］乃至配線ＧＬ［ｍ］の１本に相当する。つまり、図１に示す画素ＰＸの回路構成の場合、画素アレイＡＬＰの１行に延設される配線ＧＬの本数は２本となる。
配線ＳＷＬ１１は、スイッチＳＷ１１のオン状態とオフ状態との切り替えを行う制御信号（デジタル電位）を送信するための配線として機能する。また、同様に、配線ＳＷＬ１２は、スイッチＳＷ１２のオン状態とオフ状態との切り替えを行う制御信号（デジタル電位）を送信するための配線として機能する。また、同様に、配線ＳＷＬ１３は、スイッチＳＷ１３のオン状態とオフ状態との切り替えを行う制御信号（デジタル電位）を送信するための配線として機能する。
＜＜表示装置の動作方法例１＞＞
次に、図１の表示装置ＤＳＰ３Ａの動作方法の一例について説明する。
図３（Ａ）乃至図３（Ｃ）は、表示装置ＤＳＰ３Ａの動作方法の一例を示すタイミングチャートである。具体的には、図３（Ａ）のタイミングチャートには、期間Ｔ３１乃至期間Ｔ３６のそれぞれにおける、配線ＧＬ１、配線ＧＬ６、配線ＳＷＬ１１、配線ＳＷＬ１２、配線ＳＷＬ１３、及びノードＮ３の電位の変化を示している。また、図３（Ｂ）、及び図３（Ｃ）には、期間Ｔ３１乃至期間Ｔ３６のそれぞれにおける、ノードＮ１及びノードＮ２の電位の変化を示している。また、図３（Ｂ）及び図３（Ｃ）において、ノードＮ１の電位変化は実線で示し、ノードＮ２の電位変化は一点鎖線で示している。なお、図３（Ｂ）のタイミングチャートは、トランジスタＭ２のしきい値電圧が０Ｖよりも小さい場合を示し、図３（Ｃ）のタイミングチャートは、トランジスタＭ２のしきい値電圧が０Ｖよりも大きい場合を示している。
なお、図３（Ａ）において、Ｈｉｇｈは高レベル電位を示し、Ｌｏｗは低レベル電位を示している。
配線ＶＥ３には、定電位として、Ｖｒｅｆが与えられているものとする。また、配線ＶＥ４には、定電位として、Ｖｉｎｉｔが与えられているものとする。なお、Ｖｒｅｆは、Ｖｉｎｉｔよりも高い電位とすることが好ましい。本動作方法例では、Ｖｒｅｆは、特に断らない限りは、Ｖｉｎｉｔよりも高い電位として説明する。
また、配線ＶＥ２には、定電位として、ＶＡＮが与えられているものとする。また、配線ＶＥ０には、定電位として、ＶＣＴが与えられているものとする。また、ＶＡＮは、ＶＣＴよりも高い電位とする。なお、ＶＡＮは、Ｖｉｎｉｔよりも高い電位とする。
また、Ｖｉｎｉｔ－ＶＣＴの電圧は、発光デバイスＬＤが発光しない電圧とする。つまり、発光デバイスＬＤのしきい値電圧をＶｔｈｅとしたとき、Ｖｉｎｉｔ－ＶＣＴ＜Ｖｔｈｅとなるように、Ｖｉｎｉｔ、ＶＣＴが設定されていることが好ましい。又は、ＶｉｎｉｔとＶＣＴとを互いに等しい電位として、発光デバイスＬＤのアノード－カソード間を０Ｖにしてもよい。又は、ＶｉｎｉｔをＶＣＴよりも低い電位として、発光デバイスＬＤのアノード－カソード間に逆バイアスの電圧（アノードの電位よりもカソードの電位が高い状態）を印加してもよい。
また、トランジスタＭ２のしきい値電圧をＶｔｈとする。なお、Ｖｔｈは、Ｖｒｅｆ－Ｖｉｎｉｔよりも低い電圧とする。
また、配線ＶＥ６には、定電位として、Ｖｒｅｆが与えられているものとする。つまり、配線ＶＥ６に与えられる定電位は、配線ＶＥ３に与えられる定電位と等しいことが好ましい。また、そのため、配線ＶＥ３及び配線ＶＥ６は、互いに電気的に接続されている構成とすることが好ましい。又は、配線ＶＥ３及び配線ＶＥ６は、同一の配線である構成とすることが好ましい（この場合、配線ＶＥ３と配線ＶＥ６は互いに符号を入れ換えて説明することができる）。なお、状況によっては、配線ＶＥ６に与えられる定電位は、配線ＶＥ３に与えられる定電位と異なっていてもよい。
なお、Ｖｒｅｆは、一例として、発光デバイスＬＤが発光しない程度の電位とすることが好ましい。具体的には、トランジスタＭ２のゲートの電位がＶｒｅｆであり、かつトランジスタＭ２がオン状態であっても、発光デバイスＬＤのアノード－カソード間電圧は、発光デバイスＬＤのしきい値電圧Ｖｔｈｅよりも低くなることが好ましい。
例えば、トランジスタＭ２がオン状態であり、かつトランジスタＭ２のソース（第１端子）の電位をＶＸとしたとき、トランジスタＭ２のゲート－ソース間電圧Ｖｒｅｆ－ＶＸは、Ｖｔｈよりも高くなる。換言すると、トランジスタＭ２のソース（第１端子）の電位ＶＸは、ＶＸ＜Ｖｒｅｆ－Ｖｔｈを満たしている。また、このとき、発光デバイスＬＤのアノード－カソード間電圧はＶＸ－ＶＣＴとなり、発光デバイスＬＤが発光しない条件としては、ＶＸ－ＶＣＴ＜Ｖｔｈｅとなればよい。換言すると、トランジスタＭ２のソース（第１端子）の電位ＶＸは、ＶＸ＜ＶＣＴ＋Ｖｔｈｅを満たせばよい。
ここで、例えば、ＶｒｅｆとＶＣＴとを互いに等しい電位とした場合、ＶＸ＜Ｖｒｅｆ－Ｖｔｈ、及びＶＸ＜ＶＣＴ＋Ｖｔｈｅより、－Ｖｔｈ＜Ｖｔｈｅが成り立つ。したがって、ＶｒｅｆとＶＣＴとが互いに等しい場合、－Ｖｔｈ＜Ｖｔｈｅが成り立つことで、Ｖｒｅｆは、発光デバイスＬＤが発光しない程度の電位とすることができる。なお、本動作方法例では、特に断らない限りは、ＶｒｅｆとＶＣＴとを互いに等しい電位とする。
［期間Ｔ３１よりも前］
期間Ｔ３１よりも前において、配線ＧＬ１、配線ＧＬ６、配線ＳＷＬ１１、配線ＳＷＬ１２、及び配線ＳＷＬ１３のそれぞれには、低レベル電位が与えられている。これにより、スイッチＳＷ１、スイッチＳＷ６、スイッチＳＷ１１、スイッチＳＷ１２、及びスイッチＳＷ１３のそれぞれの制御端子には、低レベル電位が与えられるため、これらのスイッチのそれぞれは、オフ状態となっている。
また、期間Ｔ３１よりも前において、ノードＮ１及びノードＮ２のそれぞれの電位は、特に限定されないものとする。例えば、図３（Ｂ）及び図３（Ｃ）の、後述する期間Ｔ３１では、ノードＮ１の電位は上昇している例を示しているが、期間Ｔ３１よりも前のノードＮ１の電位は、期間Ｔ３１において低下するような電位としてもよい。また、例えば、図３（Ｂ）及び図３（Ｃ）の、後述する期間Ｔ３１では、ノードＮ２の電位は低下している例を示しているが、期間Ｔ３１よりも前のノードＮ２の電位は、期間Ｔ３１において上昇するような電位としてもよい。
また、期間Ｔ３１よりも前において、ノードＮ３の電位は不定としている。そのため、図３（Ａ）のタイミングチャートの期間Ｔ３１よりも前におけるノードＮ３の電位を、ハッチングとして図示している。
［期間Ｔ３１］
期間Ｔ３１では、配線ＧＬ１、配線ＧＬ６、配線ＳＷＬ１１、及び配線ＳＷＬ１３に高レベル電位が与えられている。これにより、スイッチＳＷ１、スイッチＳＷ６、スイッチＳＷ１１、及びスイッチＳＷ１３のそれぞれの制御端子には、高レベル電位が与えられるため、これらのスイッチのそれぞれはオン状態となる。
スイッチＳＷ１及びスイッチＳＷ１３のそれぞれがオン状態となっているため、トランジスタＭ２の第１端子、容量Ｃ１の第１端子、及び発光デバイスＬＤのアノードのそれぞれと、配線ＶＥ４と、の間が導通状態となる。このため、トランジスタＭ２の第１端子、容量Ｃ１の第１端子、及び発光デバイスＬＤのアノード（ノードＮ２）には配線ＶＥ４からの電位Ｖｉｎｉｔが与えられる（図３（Ｂ）及び図３（Ｃ）参照）。
また、スイッチＳＷ６がオン状態となっているため、トランジスタＭ２のゲート、及び容量Ｃ１の第２端子（ノードＮ１）のそれぞれと配線ＶＥ６との間が導通状態となる。このため、トランジスタＭ２のゲート、及び容量Ｃ１の第２端子（ノードＮ１）には、配線ＶＥ６からの電位Ｖｒｅｆが与えられる（図３（Ｂ）及び図３（Ｃ）参照）。
このとき、発光デバイスＬＤのアノード－カソード間の電圧は、Ｖｉｎｉｔ－ＶＣＴとなる。上述したとおり、発光デバイスＬＤのアノード－カソード間の電圧がＶｉｎｉｔ－ＶＣＴであるとき、発光デバイスＬＤは発光しない（発光デバイスＬＤのアノード－カソード間には電流が流れない）。
トランジスタＭ２のゲートの電位はＶｒｅｆとなり、トランジスタＭ２の第１端子の電位はＶｉｎｉｔとなり、トランジスタＭ２の第２端子の電位はＶＡＮＯとなるため、トランジスタＭ２のゲート－ソース間電圧は、Ｖｒｅｆ－Ｖｉｎｉｔとなる。ゲート－ソース間電圧Ｖｒｅｆ－Ｖｉｎｉｔは、Ｖｔｈよりも高い電圧であるため、トランジスタＭ２はオン状態となる。また、発光デバイスＬＤのアノード－カソード間には電流が流れないものとすると、トランジスタＭ２とスイッチＳＷ１とスイッチＳＷ１３とを介する、配線ＶＥ４と配線ＶＥ２との間で電流が流れる。
また、スイッチＳＷ１３がオン状態となっているため、容量Ｃ２の第１端子と、配線ＶＥ４と、の間が導通状態となる。このため、容量Ｃ２の第１端子には配線ＶＥ４からの電位Ｖｉｎｉｔが与えられる。
また、スイッチＳＷ１１がオン状態となっているため、容量Ｃ２の第２端子、及びスイッチＳＷ１２の第１端子のそれぞれと配線ＶＥ３との間が導通状態となる。このため、容量Ｃ２の第２端子、及びスイッチＳＷ１２の第１端子（ノードＮ３）には、配線ＶＥ３からの電位Ｖｒｅｆが与えられる（図３（Ａ）参照）。
このとき、容量Ｃ２の第１端子－第２端子間の電圧は、Ｖｒｅｆ－Ｖｉｎｉｔとなる。
なお、図３（Ａ）のタイミングチャートの期間Ｔ３１では、同じタイミングで配線ＧＬ１、配線ＧＬ６、配線ＳＷＬ１１、及び配線ＳＷＬ１３のそれぞれに高レベル電位が入力されているが、期間Ｔ３１内であれば、配線ＧＬ１、配線ＧＬ６、配線ＳＷＬ１１、及び配線ＳＷＬ１３のそれぞれに高レベル電位が入力されるタイミングは、互いに異なっていてもよい。
［期間Ｔ３２］
期間Ｔ３２では、配線ＳＷＬ１３に低レベル電位が与えられている。これにより、スイッチＳＷ１３の制御端子には、低レベル電位が与えられるため、スイッチＳＷ１３は、オフ状態となる。このため、トランジスタＭ２の第１端子と、配線ＶＥ４との間が非導通状態となる。
スイッチＳＷ１３がオフ状態になる直前では、トランジスタＭ２のゲート－ソース間電圧Ｖｒｅｆ－Ｖｉｎｉｔは、トランジスタＭ２のしきい値電圧Ｖｔｈよりも大きいため、トランジスタＭ２はオン状態となっている。スイッチＳＷ１３がオフ状態になることで、配線ＶＥ４からトランジスタＭ２の第１端子への電位Ｖｉｎｉｔの印加が無くなるため、ノードＮ２に供給された負電荷は、トランジスタＭ２の第１端子－第２端子間を介して、配線ＶＥ２に放電される。換言すると、スイッチＳＷ１３がオフ状態になることで、トランジスタＭ２とスイッチＳＷ１とスイッチＳＷ１３とを介する、配線ＶＥ２－配線ＶＥ４間に電流が流れなくなるため、ノードＮ２には、配線ＶＥ２からの正電荷が供給される。これにより、ノードＮ２の電位が上昇する。
ノードＮ２の電位が上昇することで、トランジスタＭ２のゲート－ソース間電圧も低くなる。トランジスタＭ２のゲート－ソース間電圧が、トランジスタＭ２のしきい値電圧Ｖｔｈまで低くなることで、トランジスタＭ２はオフ状態となり、配線ＶＥ２からノードＮ２への正電荷の供給が止まる。つまり、ノードＮ２の電位が、ＶｉｎｉｔからＶｒｅｆ－Ｖｔｈに達したとき、トランジスタＭ２がオフ状態となる。トランジスタＭ２がオフ状態となっているため、ノードＮ２の電位は、Ｖｒｅｆ－Ｖｔｈから変化しない（図３（Ｂ）及び図３（Ｃ）参照）。
また、このとき、発光デバイスＬＤのアノード－カソード間の電圧は、（Ｖｒｅｆ－Ｖｔｈ）－ＶＣＴとなる。また、Ｖｒｅｆ＝ＶＣＴとしているため、発光デバイスＬＤのアノード－カソード間の電圧は、－Ｖｔｈとなる。－Ｖｔｈが発光デバイスＬＤのしきい値電圧Ｖｔｈｅよりも低いとき（－Ｖｔｈ＜Ｖｔｈｅを満たすとき）、発光デバイスＬＤは発光しない。
また、発光デバイスＬＤのアノード－カソード間の電圧－Ｖｔｈが、発光デバイスＬＤのしきい値電圧Ｖｔｈｅよりも低いとき、発光デバイスＬＤのアノード－カソード間には電流は流れないものとする。これに加えて、トランジスタＭ２がオフ状態、スイッチＳＷ１３がオフ状態となっているため、ノードＮ２及び配線ＳＬはフローティング状態となる。
［期間Ｔ３３］
期間Ｔ３３では、配線ＳＷＬ１１に低レベル電位が与えられている。これにより、スイッチＳＷ１１の制御端子には、低レベル電位が与えられるため、スイッチＳＷ１１はオフ状態となる。
スイッチＳＷ１１がオフ状態となっているため、容量Ｃ２の第２端子及びスイッチＳＷ１２の第１端子のそれぞれと配線ＶＥ３との間が非導通状態となる。このとき、ノードＮ３はフローティング状態となる。
［期間Ｔ３４］
期間Ｔ３４では、配線ＳＷＬ１２に高レベル電位が与えられている。これにより、スイッチＳＷ１２の制御端子には、高レベル電位が与えられるため、スイッチＳＷ１２はオン状態となる。
特に、スイッチＳＷ１２がオン状態になったとき、駆動回路ＳＤは、スイッチＳＷ１２を介して、容量Ｃ２の第２端子（ノードＮ３）に対して、画素ＰＸに表示する画像に応じた画像データ信号を送信するものとする。なお、当該画像データ信号は電位Ｖｄａｔａとする。また、ＶｄａｔａはＶｒｅｆよりも低い電位とする。
このため、ノードＮ３の電位はＶｒｅｆからＶｄａｔａに変化する。また、配線ＳＬ及びノードＮ２は、フローティング状態となっているため、ノードＮ３の電位変化に伴う容量Ｃ２における容量結合により、配線ＳＬ及びノードＮ２の電位も変化する。配線ＳＬ及びノードＮ２の電位の変化量は、例えば、容量Ｃ１の静電容量、容量Ｃ２の静電容量、トランジスタＭ２のゲート容量、スイッチＳＷ１に係る寄生容量、スイッチＳＷ１３に係る寄生容量、発光デバイスＬＤに係る寄生容量、及び配線ＳＬに係る寄生容量によって決まる。本動作方法例では、簡易的に説明するため、配線ＳＬ及びノードＮ２の電位の変化量は、容量Ｃ１の静電容量及び容量Ｃ２の静電容量によって定められるものとして説明する。
容量Ｃ１の静電容量をＣ１とし、容量Ｃ２の静電容量をＣ２として、ノードＮ３の電位がＶｒｅｆからＶｄａｔａに変化したとき、配線ＳＬ及びノードＮ２の電位には、変化量として、ΔＶｄａｔａ＝（Ｖｄａｔａ－Ｖｒｅｆ）×Ｃ２／（Ｃ１＋Ｃ２）が与えられる。そのため、配線ＳＬ及びノードＮ２の電位は、Ｖｒｅｆ－Ｖｔｈ＋ΔＶｄａｔａとなる。なお、図３（Ｂ）及び図３（Ｃ）では、ＶＴＣ＝Ｖｒｅｆ－Ｖｔｈ＋ΔＶｄａｔａとしている。また、前述したとおり、Ｖｄａｔａは、Ｖｒｅｆよりも低い電位であるため、ΔＶｄａｔａ＜０であることに注意されたい。
一方、容量Ｃ１の第２端子（ノードＮ１）には、期間Ｔ３４よりも前から、配線ＶＥ６からの電位Ｖｒｅｆが与えられているため、ノードＮ３の電位がＶｒｅｆからＶｄａｔａへ変化する期間であっても、容量Ｃ１の第２端子（ノードＮ１）の電位はＶｒｅｆのまま変化しない。
上記より、期間Ｔ３４におけるトランジスタＭ２のゲート－ソース間電圧をＶｄｒｖ１とすると、Ｖｄｒｖ１＝（ノードＮ１の電位）－（ノードＮ２の電位）＝Ｖｔｈ－ΔＶｄａｔａとなる。－ΔＶｄａｔａ＞０であるため、容量Ｃ１の第１端子－第２端子間に保持される電圧Ｖｄｒｖ１は、画素ＰＸに表示する画像に応じた電位－ΔＶｄａｔａと、トランジスタＭ２のしきい値電圧Ｖｔｈとの和となる。
ところで、トランジスタＭ２のゲート－ソース間電圧Ｖｄｒｖ１は、トランジスタＭ２のしきい値電圧Ｖｔｈよりも大きくなるため、トランジスタＭ２はオン状態となり、配線ＶＥ２からトランジスタＭ２を介してノードＮ２に電流が流れる。ここで、トランジスタＭ２が飽和領域で動作する場合を考える。トランジスタＭ２の第１端子－第２端子間に流れる電流の量は、トランジスタＭ２のゲート－ソース間電圧ＶＧＳに応じて決まる。具体的には、飽和領域で動作するトランジスタのソース－ドレイン間に流れる電流の量Ｉは、トランジスタのゲート－ソース間電圧ＶＧＳとトランジスタのしきい値電圧Ｖｔｈの差の２乗に比例するため、Ｉ＝ｋμ（ＶＧＳ－Ｖｔｈ）２が成り立つ。但し、ｋはトランジスタの構造に依存する比例定数であり、μはトランジスタの電界効果移動度である。上記の式のＶＧＳに、トランジスタＭ２のゲート－ソース間電圧Ｖｄｒｖ１を代入することで、Ｉ＝ｋμ（－ΔＶｄａｔａ）２＝ｋμ（ΔＶｄａｔａ）２となり、トランジスタＭ２に流れる電流の量Ｉは、しきい値電圧Ｖｔｈに依存せず、ΔＶｄａｔａによって定められる。
また、期間Ｔ３４では、発光デバイスＬＤのアノード－カソード間の電圧は、Ｖｔｈｅよりも低いため、発光デバイスＬＤは発光しない（発光デバイスＬＤのアノード－カソード間に電流は流れない）。このため、配線ＳＬ及びノードＮ２には、配線ＶＥ２からトランジスタＭ２を介して正電荷が供給されるため、ノードＮ２の電位が上昇する。なお、期間Ｔ３４において、容量Ｃ１の第２端子と配線ＶＥ６との間は導通状態となっており、また、容量Ｃ２の第２端子と駆動回路ＳＤとの間が導通状態となっているため、ノードＮ２の電位の変化によって、ノードＮ１及びノードＮ３のそれぞれの電位は変化しない。
期間Ｔ３４でのノードＮ２の電位の上昇によって、トランジスタＭ２の電界効果移動度の補正が行われる。具体的には、期間Ｔ３４でスイッチＳＷ１２がオン状態になってから、後述する期間Ｔ３５でスイッチＳＷ１、スイッチＳＷ６、及びスイッチＳＷ１２がオフ状態になるまでの間にノードＮ２の電位が上昇して、トランジスタＭ２のゲート－ソース間電圧Ｖｄｒｖ１が低くなる。図３（Ｂ）及び図３（Ｃ）では、ノードＮ２の電位がＶＴＣ＝Ｖｒｅｆ－Ｖｔｈ＋ΔＶｄａｔａになったあとに、ノードＮ２の電位がΔＶμだけ上昇してＶＴＣ＋ΔＶμとなり、トランジスタＭ２のゲート－ソース間電圧がＶｄｒｖ１からＶｄｒｖ２に低下した例を示している。ただし、ΔＶμは、Ｖｒｅｆ－Ｖｔｈ＞ＶＴＣ＋ΔＶμ、つまり、－ΔＶｄａｔａ＞ΔＶμ＞０を満たす電位とする。つまりトランジスタＭ２のゲート－ソース間電圧が低下して、トランジスタＭ２のソース－ドレイン間に流れる電流の量が小さくなることで、トランジスタＭ２の電界効果移動度の補正が行われる。
なお、本動作方法例では、期間Ｔ３４でスイッチＳＷ１２がオン状態になってから、後述する期間Ｔ３５でスイッチＳＷ１、スイッチＳＷ６、及びスイッチＳＷ１２がオフ状態になるまでを、電界効果移動度の補正期間と呼称する。
例えば、トランジスタＭ２の電界効果移動度がμＡである場合と、μＡよりも小さいμＢである場合を考える。このとき、トランジスタＭ２のソース－ドレイン間電流Ｉｄｓとゲート－ソース間電圧ＶＧＳの特性は、図４に示すとおりとなる。具体的には、同じゲート－ソース間電圧では、電界効果移動度がμＡであるトランジスタＭ２のソース－ドレイン間電流のほうが、電界効果移動度がμＢであるトランジスタＭ２のソース－ドレイン間電流よりも大きくなる。なお、図４では、ゲート－ソース間電圧がＶｄｒｖ１であるとき、電界効果移動度がμＡであるトランジスタＭ２のソース－ドレイン間電流をＩｄｓ１Ａとし、電界効果移動度がμＢであるトランジスタＭ２のソース－ドレイン間電流をＩｄｓ１Ｂとしている。
電界効果移動度の補正期間中における、電界効果移動度がμＡであるトランジスタＭ２のソース－ドレイン間に流れる電流の量は、電界効果移動度がμＢであるトランジスタＭ２のソース－ドレイン間に流れる電流の量よりも大きくなる。このため、電界効果移動度の補正期間中において、ノードＮ２の電位の変化量は、電界効果移動度がμＢであるトランジスタＭ２の場合よりも、電界効果移動度がμＡであるトランジスタＭ２の場合のほうが大きくなる。このため、電界効果移動度がμＡであるトランジスタＭ２のゲート－ソース間電圧の低下幅は、電界効果移動度がμＢであるトランジスタＭ２のゲート－ソース間電圧の低下幅よりも大きくなる。なお、図４では、電界効果移動度がμＡであるトランジスタＭ２のゲート－ソース間電圧の低下幅をΔＶμＡとし、電界効果移動度がμＢであるトランジスタＭ２のゲート－ソース間電圧の低下幅をΔＶμＢとしている。
電界効果移動度がμＡであるトランジスタＭ２の場合において、ゲート－ソース間電圧がＶｄｒｖ１からＶｄｒｖ２Ａまで低下したものとし、また、電界効果移動度がμＢであるトランジスタＭ２の場合において、ゲート－ソース間電圧がＶｄｒｖ１からＶｄｒｖ２Ｂまで低下したものとする。つまり、Ｖｄｒｖ１－ΔＶμＡ＝Ｖｄｒｖ２Ａ、及びＶｄｒｖ１－ΔＶμＢ＝Ｖｄｒｖ２Ｂが成り立つ。また、図４に示すとおり、電界効果移動度がμＡであるトランジスタＭ２の場合において、ゲート－ソース間電圧がＶｄｒｖ２Ａのときのソース－ドレイン間電流をＩｄｓ２Ａとし、電界効果移動度がμＢであるトランジスタＭ２の場合において、ゲート－ソース間電圧がＶｄｒｖ２Ｂのときのソース－ドレイン間電流をＩｄｓ２Ｂとする。
電界効果移動度がμＡであるトランジスタＭ２のゲート－ソース間電圧の低下幅ΔＶμＡは、電界効果移動度がμＢであるトランジスタＭ２のゲート－ソース間電圧の低下幅ΔＶμＢよりも大きいため、ゲート－ソース間電圧がＶｄｒｖ２のときのＩｄｓ２ＡとＩｄｓ２Ｂの電流量の差ΔＩｄｓ１は、ゲート－ソース間電圧がＶｄｒｖ１のときのＩｄｓ１ＡとＩｄｓ１Ｂの電流量の差ΔＩｄｓ２よりも小さくなる。
複数の画素ＰＸに含まれているトランジスタＭ２のそれぞれの電界効果移動度にばらつきがあっても、上述したとおり、電界効果移動度の補正期間を設けることによって、電界効果移動度のばらつきによる、トランジスタＭ２のソース－ドレイン間電流の量のばらつきを低減することができる。
［期間Ｔ３５］
期間Ｔ３５では、配線ＧＬ１、配線ＧＬ６、及び配線ＳＷＬ１２に低レベル電位が与えられている。これにより、スイッチＳＷ１、スイッチＳＷ６、及びスイッチＳＷ１２のそれぞれの制御端子には、低レベル電位が与えられるため、スイッチＳＷ１、スイッチＳＷ６、及びスイッチＳＷ１２のそれぞれは、オフ状態となる。
スイッチＳＷ１がオフ状態となっているため、トランジスタＭ２の第１端子、容量Ｃ１の第１端子、及び発光デバイスＬＤのアノードのそれぞれ（ノードＮ２）と、配線ＳＬとの間が非導通状態となる。また、スイッチＳＷ６がオフ状態となっているため、トランジスタＭ２のゲート及び容量Ｃ１の第２端子のそれぞれと、配線ＶＥ６との間が非導通状態となる。また、スイッチＳＷ１２がオフ状態となっているため、容量Ｃ２の第２端子、及びスイッチＳＷ１１の第１端子のそれぞれと、駆動回路ＳＤとの間が非導通状態となる。
また、トランジスタＭ２のゲート－ソース間電圧はＶｄｒｖ２＝Ｖｒｅｆ－ＶＴＣ－ΔＶμ＝Ｖｔｈ－ΔＶｄａｔａ－ΔＶμである。－ΔＶｄａｔａ＞ΔＶμ＞０であるため、Ｖｄｒｖ２は、トランジスタＭ２のしきい値電圧Ｖｔｈよりも大きくなり、トランジスタＭ２は、オン状態となっている。
このため、トランジスタＭ２及び発光デバイスＬＤを介して、配線ＶＥ２－配線ＶＥ０間に電流が流れる。
このとき、配線ＶＥ２－配線ＶＥ０間の電圧ＶＡＮ－ＶＣＴは、トランジスタＭ２と、発光デバイスＬＤと、で分圧される。本動作方法例では、期間Ｔ３５の動作によって、トランジスタＭ２の第１端子（ノードＮ２）の電位は、ＶＴＣ＋ΔＶμからＶＳに昇圧されるものとする（図３（Ｂ）及び図３（Ｃ）参照）。
また、トランジスタＭ２の第１端子（ノードＮ２）の電位がＶＴＣ＋ΔＶμからＶＳに昇圧することにより、容量Ｃ１の容量結合によって、トランジスタＭ２のゲート（ノードＮ１）の電位も変化する。本動作方法例では、期間Ｔ３５の動作によって、トランジスタＭ２のゲート（ノードＮ１）の電位は、ＶｒｅｆからＶＧに昇圧されるものとする（図３（Ｂ）及び図３（Ｃ）参照）。
なお、上述した容量Ｃ１の容量結合による、ノードＮ１の電位の変化量は、容量Ｃ１の静電容量、トランジスタＭ２のゲート容量、及びスイッチＳＷ６に係る寄生容量によって決まる。なお、本動作方法例では、簡易的に説明するため、ここでのノードＮ１の電位の変化量は、ノードＮ２の電位の変化量と等しいものとする。つまり、ノードＮ２の電位の変化量をΔＶＣ（＝ＶＳ－（ＶＴＣ＋ΔＶμ））としたとき、ノードＮ１の電位の変化量もΔＶＣとなる。これは、ノードＮ１の周辺における容量結合係数が１である場合に相当する。
また、ノードＮ１では、ΔＶＣ＝ＶＧ－Ｖｒｅｆとなるため、この式にノードＮ２の電位の変化量ΔＶＣ＝ＶＳ－ＶＴＣ－ΔＶμを代入すると、ＶＧ－ＶＳ＝Ｖｒｅｆ－ＶＴＣ－ΔＶμ＝Ｖｔｈ－ΔＶｄａｔａ－ΔＶμ＝Ｖｄｒｖ２が得られる。つまり、期間Ｔ３５におけるスイッチＳＷ１、スイッチＳＷ６、及びスイッチＳＷ１２のそれぞれをオフ状態にする直前と、オフ状態にした後のトランジスタＭ２のゲート－ソース間電圧は、互いに等しい。
上記より、期間Ｔ３１乃至期間Ｔ３５までの動作を行うことで、トランジスタＭ２は、トランジスタＭ２のしきい値電圧Ｖｔｈが補正され、かつトランジスタＭ２の電界効果移動度が補正された電流を生成することができる。
また、発光デバイスＬＤのアノードの電位がＶＳとなるので、発光デバイスＬＤのアノード－カソード間の電圧は、ＶＳ－ＶＣＴとなる。また、発光デバイスＬＤのアノード－カソード間には、トランジスタＭ２のソース－ドレイン間に流れる電流（Ｉ＝ｋμ（ＶＧ－ＶＳ－Ｖｔｈ）２＝ｋμ（ΔＶｄａｔａ＋ΔＶμ）２）が流れるため、発光デバイスＬＤは発光する。発光デバイスＬＤが有機ＥＬ素子である場合、発光デバイスＬＤの発光輝度は、発光デバイスＬＤのアノード－カソード間に流れる電流の量によって決まる。つまり、発光デバイスＬＤの発光輝度は、駆動回路ＳＤから入力される画像データ信号Ｖｄａｔａによって定められる。
ところで、駆動回路ＳＤから出力された画像データ信号Ｖｄａｔａは、回路ＣＤを介することで、Ｖｉｎｉｔ＋Ｋ×（Ｖｄａｔａ－Ｖｒｅｆ）に変化する。つまり、Ｖｉｎｉｔ＋Ｋ×（Ｖｄａｔａ－Ｖｒｅｆ）が画素ＰＸに入力される。なお、Ｋ＝Ｃ２／（Ｃ１＋Ｃ２）としている。ここで、画素の階調レベルの最小値をＶｄａｔａ＿ｍｉｎとし、画素の階調レベルの最大値をＶｄａｔａ＿ｍａｘとして、画像データ信号Ｖｄａｔａが複数の電位Ｖｄａｔａ＿ｍｉｎ乃至Ｖｄａｔａ＿ｍａｘのいずれか一をとる場合を考える。Ｖｄａｔａ＿ｍｉｎ乃至Ｖｄａｔａ＿ｍａｘの複数の電位のそれぞれは、回路ＣＤを介して画素ＰＸに入力されることによって、Ｖｉｎｉｔ＋Ｋ×（Ｖｄａｔａ＿ｍｉｎ－Ｖｒｅｆ）乃至Ｖｉｎｉｔ＋Ｋ×（Ｖｄａｔａ＿ｍａｘ－Ｖｒｅｆ）に変化する。なお、本明細書では、画像データ信号を回路ＣＤを介して別の電位に変化させることを、電位変換（レベルシフト）と呼称する。
ＶｒｅｆがＶｉｎｉｔよりも高い場合、駆動回路ＳＤから出力される画像データ信号Ｖｄａｔａ＿ｍｉｎ乃至Ｖｄａｔａ＿ｍａｘのそれぞれと、回路ＣＤを介して画素ＰＸに入力されるＶｉｎｉｔ＋Ｋ×（Ｖｄａｔａ＿ｍｉｎ－Ｖｒｅｆ）乃至Ｖｉｎｉｔ＋Ｋ×（Ｖｄａｔａ＿ｍａｘ－Ｖｒｅｆ）の関係は、図５（Ａ）のとおりとなる。つまり、駆動回路ＳＤから出力される画像データ信号が、回路ＣＤを介して画素ＰＸに入力されることによって、画像データ信号の電位範囲が狭くなり、かつ画像データ信号の電位の刻み幅も低くなる。これにより、画素ＰＸに入力される画像データ信号の電位を細かく変化させることができるため、トランジスタＭ２のソース－ドレイン間に流れる電流の量を細かく変化させることができる。
また、配線ＶＥ６が与える電位をＶｒｅｆとし、配線ＶＥ３が与える電位をＶｒｅｆＡとし、かつＶｒｅｆＡがＶｉｎｉｔよりも低く、ＶｒｅｆがＶｉｎｉｔよりも高い場合、駆動回路ＳＤから出力される画像データ信号Ｖｄａｔａ＿ｍｉｎ乃至Ｖｄａｔａ＿ｍａｘのそれぞれと、回路ＣＤを介して画素ＰＸに入力されるＶｉｎｉｔ＋Ｋ×（Ｖｄａｔａ＿ｍｉｎ－ＶｒｅｆＡ）乃至Ｖｉｎｉｔ＋Ｋ×（Ｖｄａｔａ＿ｍａｘ－ＶｒｅｆＡ）の関係は、図５（Ｂ）のとおりとなる。また、画像データ信号の電位の刻み幅を低くして、トランジスタＭ２のソース－ドレイン間に流れる電流の量を細かく変化させることができる点については、図５（Ａ）と同様である。
また、配線ＶＥ６が与える電位をＶｒｅｆとし、配線ＶＥ３が与える電位をＶｒｅｆＡとし、かつＶｒｅｆＡとＶｉｎｉｔとが互いに等しく、ＶｒｅｆがＶｉｎｉｔよりも高い場合、駆動回路ＳＤから出力される画像データ信号Ｖｄａｔａ＿ｍｉｎ乃至Ｖｄａｔａ＿ｍａｘのそれぞれと、回路ＣＤを介して画素ＰＸに入力されるＶｉｎｉｔ＋Ｋ×（Ｖｄａｔａ＿ｍｉｎ－ＶｒｅｆＡ）乃至Ｖｉｎｉｔ＋Ｋ×（Ｖｄａｔａ＿ｍａｘ－ＶｒｅｆＡ）の関係は、図５（Ｃ）のとおりとなる。また、画像データ信号の電位の刻み幅を低くして、トランジスタＭ２のソース－ドレイン間に流れる電流の量を細かく変化させることができる点については、図５（Ａ）及び図５（Ｂ）と同様である。
なお、図３（Ａ）のタイミングチャートの期間Ｔ３５では、配線ＧＬ１、配線ＧＬ６、及び配線ＳＷＬ１２のそれぞれには低レベル電位が、同じタイミングで入力されているが、期間Ｔ３５内であれば、配線ＧＬ１、配線ＧＬ６、及び配線ＳＷＬ１２のそれぞれに電位が入力されるタイミングは、互いに異なっていてもよい。
［期間Ｔ３６］
期間Ｔ３６では、配線ＧＬ１及び配線ＳＷＬ１３のそれぞれに高レベル電位が与えられている。これにより、スイッチＳＷ１及びスイッチＳＷ１３のそれぞれの制御端子には、高レベル電位が与えられるため、スイッチＳＷ１及びスイッチＳＷ１３のそれぞれはオン状態となる。
スイッチＳＷ１がオン状態となっているため、トランジスタＭ２の第１端子、容量Ｃ１の第１端子、及び発光デバイスＬＤのアノードのそれぞれと、配線ＳＬとの間が導通状態となる。また、スイッチＳＷ１３がオン状態となっているため、配線ＳＬ及び容量Ｃ２の第１端子のそれぞれと、配線ＶＥ４との間が導通状態となる。このため、容量Ｃ１の第１端子とトランジスタＭ２の第１端子と発光デバイスＬＤのアノード（ノードＮ２）には、配線ＶＥ４からの電位Ｖｉｎｉｔが与えられる。
このとき、発光デバイスＬＤのアノード－カソード間の電圧は、Ｖｉｎｉｔ－ＶＣＴとなる。上述したとおり、発光デバイスＬＤのアノード－カソード間の電圧がＶｉｎｉｔ－ＶＣＴであるとき、発光デバイスＬＤは発光しない（発光デバイスＬＤのアノード－カソード間には電流が流れない）。
つまり、期間Ｔ３６の動作を行うことで、発光デバイスＬＤの発光を停止することができる。
上述した期間Ｔ３１乃至期間Ｔ３６の動作を行うことによって、画素ＰＸのトランジスタＭ２は、トランジスタＭ２のしきい値電圧Ｖｔｈに依存せず、かつトランジスタＭ２の電界効果移動度を補正した電流を出力することができ、当該電流を発光デバイスＬＤに供給することができる。
表示装置の画素アレイに含まれている複数の画素の駆動トランジスタのそれぞれのしきい値電圧及び電界効果移動度は、当該表示装置の作製工程、及び作製環境によって、ばらつく可能性がある。つまり、同じ画像データ信号を異なる画素に供給しても、それぞれの画素のトランジスタのしきい値電圧及び電界効果移動度の一方又は両方が異なる場合は、それぞれのトランジスタに流れる電流の量も異なり、それぞれの画素の発光デバイスの発光輝度が異なることがある。結果として、発光デバイスの発光輝度にムラが生じてしまうため、表示装置の画像の表示品位が低下してしまう。
一方で、本発明の一態様として、表示装置ＤＳＰ３Ａを用いることで、画素ＰＸのトランジスタＭ２は、トランジスタＭ２のしきい値電圧Ｖｔｈに依存せず、かつ電界効果移動度を補正した電流を生成することができるため、画素アレイＡＬＰのそれぞれの画素ＰＸに含まれている発光デバイスの発光輝度のムラの発生を防ぐことができる。このため、表示装置ＤＳＰ３Ａを用いることにより、従来よりも表示品位を高めることができる。
また、上述した期間Ｔ３１乃至期間Ｔ３６の動作を行うことによって、表示装置ＤＳＰ３Ａの画素ＰＸの発光デバイスＬＤに流れる電流の量をより細かく制御することができる。
表示装置の精細度が高くなる場合、画素アレイに含まれている複数の画素の発光デバイスが形成されている領域（発光面）の面積は小さくなる。発光デバイスの領域（発光面）の面積が小さくなったとき、発光デバイスが発光するために必要な電流の量は小さくなるが、許容電流の量も小さくなる。そのため、発光デバイスの発光の輝度を正確に調整するためには、微少な電流の制御が必要になる。
本発明の一態様として、表示装置ＤＳＰ３Ａを用いることで、発光デバイスＬＤに流れる電流の量を細かく制御することができるため、画素ＰＸの発光デバイスＬＤの発光の輝度を細かく調整することができる。そのため、表示装置ＤＳＰ３Ａを用いることで、画像の階調を細かく設定することができるため、従来よりも表示品位を高めることができる。また、表示装置ＤＳＰ３Ａの回路構成において、発光デバイスＬＤに流れる電流の量を小さくすることができるため、過電流によって発光デバイスＬＤが壊れることを防ぐことができる。
＜＜表示装置の動作方法例２＞＞
図３（Ａ）乃至図３（Ｃ）では、表示装置ＤＳＰ３Ａの画素アレイＡＬＰに含まれる１つの画素ＰＸに関する動作について説明した。ここでは、表示装置ＤＳＰ３Ａにおける画素アレイＡＬＰの全体の動作について説明する。
なお、表示装置ＤＳＰ０に表示装置ＤＳＰ３Ａの構成を適用しているため、表示装置ＤＳＰ０の回路ＣＤ［１］乃至回路ＣＤ［ｎ］には、図１の回路ＣＤが適用されているものとする。また、画素ＰＸ［１，１］乃至画素ＰＸ［ｍ，ｎ］のそれぞれには、図１の画素ＰＸが適用されているものとする。
図６は、表示装置ＤＳＰ０の画素アレイＡＬＰに含まれる複数の画素ＰＸへの画像データの書き込み方法の一例を示したタイミングチャートである。
図６のタイミングチャートは、期間Ｕ１から期間Ｕ７までの間、及びその近傍の期間における、ノードＮ３［１］、ノードＮ３［２］、ノードＮ３［ｎ］、配線ＧＬ１［１］、配線ＧＬ１［２］、及び配線ＧＬ１［ｍ］の電位の変化と、容量Ｃ１［１，１］、容量Ｃ１［１，２］、容量Ｃ１［１，ｎ］、容量Ｃ１［２，１］、容量Ｃ１［２，２］、容量Ｃ１［２，ｎ］、容量Ｃ１［ｍ，１］、容量Ｃ１［ｍ，２］、及び容量Ｃ１［ｍ，ｎ］のそれぞれの第１端子－第２端子間に保持される画像データの変化と、を示している。
なお、ノードＮ３［１］は、表示装置ＤＳＰ０における回路ＣＤ［１］に含まれるノードＮ３に相当する。同様に、ノードＮ３［２］は、表示装置ＤＳＰ０における回路ＣＤ［２］（図２に図示しない）に含まれるノードＮ３に相当し、ノードＮ３［ｎ］は、表示装置ＤＳＰ０における回路ＣＤ［ｎ］に含まれるノードＮ３に相当する。
また、配線ＧＬ１［１］は、表示装置ＤＳＰ０の画素アレイＡＬＰにおいて１行目に延設されている、図１の配線ＧＬ１に相当する。同様に、配線ＧＬ１［２］は、表示装置ＤＳＰ０の画素アレイＡＬＰにおいて２行目に延設されている、図１の配線ＧＬ１に相当し、配線ＧＬ１［ｍ］は、表示装置ＤＳＰ０の画素アレイＡＬＰにおいてｍ行目に延設されている、図１の配線ＧＬ１に相当する。
また、容量Ｃ１［１，１］は、表示装置ＤＳＰ０の画素アレイＡＬＰに含まれる画素ＰＸ［１，１］が有する、図１の容量Ｃ１に相当する。同様に、容量Ｃ１［１，２］は、表示装置ＤＳＰ０の画素アレイＡＬＰに含まれる画素ＰＸ［１，２］（図２に図示しない）が有する、図１の容量Ｃ１に相当し、容量Ｃ１［１，ｎ］は、表示装置ＤＳＰ０の画素アレイＡＬＰに含まれる画素ＰＸ［１，ｎ］が有する、図１の容量Ｃ１に相当する。以後、容量Ｃ１［ｉ，ｊ］という表記は、表示装置ＤＳＰ０の画素アレイＡＬＰに含まれる画素ＰＸ［ｉ，ｊ］が有する、図１の容量Ｃ１に相当するものとして扱う。
また、図６のタイミングチャートにおける期間Ｕ１、期間Ｕ３、及び期間Ｕ６のそれぞれでは、所定の行に位置している複数の画素ＰＸに対して、図３（Ａ）のタイミングチャートの期間Ｔ３１乃至期間Ｔ３３の動作が行われるものとする。また、図６のタイミングチャートにおける期間Ｕ２、期間Ｕ４、及び期間Ｕ７のそれぞれでは、所定の行に位置している複数の画素ＰＸに対して、図３（Ａ）のタイミングチャートの期間Ｔ３４乃至期間Ｔ３６の動作が行われるものとする。
期間Ｕ１より前では、容量Ｃ１［１，１］には電圧Ｖｄｒｖ２［１，１］＿０が保持され、容量Ｃ１［１，２］には電圧Ｖｄｒｖ２［１，２］＿０が保持され、容量Ｃ１［１，ｎ］には電圧Ｖｄｒｖ２［１，ｎ］＿０が保持され、容量Ｃ１［２，１］には電圧Ｖｄｒｖ２［２，１］＿０が保持され、容量Ｃ１［２，２］には電圧Ｖｄｒｖ２［２，２］＿０が保持され、容量Ｃ１［２，ｎ］には電圧Ｖｄｒｖ２［２，ｎ］＿０が保持され、容量Ｃ１［ｍ，１］には電圧Ｖｄｒｖ２［ｍ，１］＿０が保持され、容量Ｃ１［ｍ，２］には電圧Ｖｄｒｖ２［ｍ，２］＿０が保持され、容量Ｃ１［ｍ，ｎ］には電圧Ｖｄｒｖ２［ｍ，ｎ］＿０が保持されている。なお、Ｖｄｒｖ２［ｉ，ｊ］は、画素ＰＸ［ｉ，ｊ］における、図３（Ｂ）のタイミングチャートのＶｄｒｖ２に相当する。
また、期間Ｕ１より前では、配線ＧＬ１［１］乃至配線ＧＬ１［ｍ］のそれぞれには低レベル電位が入力されている。これにより、画素アレイＡＬＰの全ての画素ＰＸのスイッチＳＷ１の制御端子のそれぞれに低レベル電位が与えられるため、全ての画素ＰＸのスイッチＳＷ１はオフ状態となる。また、この動作により、画素アレイＡＬＰの全ての画素ＰＸの発光デバイスＬＤのアノード－カソード間に電流が流れるため、発光デバイスＬＤは発光する。
期間Ｕ１では、画素アレイＡＬＰの１行目に位置している画素ＰＸ［１，１］乃至画素ＰＸ［１，ｎ］において、図３（Ａ）のタイミングチャートの期間Ｔ３１乃至期間Ｔ３３の動作が行われる。これにより、ノードＮ３［１］乃至ノードＮ３［ｎ］のそれぞれの電位は、Ｖｒｅｆとなる。
また、期間Ｕ１では、配線ＧＬ１［１］には高レベル電位が入力されている。これにより、画素アレイＡＬＰの１行目に配置されている画素ＰＸ［１，１］乃至画素ＰＸ［１，ｎ］のスイッチＳＷ１の制御端子のそれぞれに高レベル電位が与えられるため、画素ＰＸ［１，１］乃至画素ＰＸ［１，ｎ］のそれぞれのスイッチＳＷ１はオン状態となる。また、この動作により、画素ＰＸ［１，１］乃至画素ＰＸ［１，ｎ］のそれぞれの発光デバイスＬＤのアノード－カソード間には電流が流れなくなるため、これらの発光デバイスＬＤは非発光となる。
また、図３（Ａ）のタイミングチャートの期間Ｔ３１乃至期間Ｔ３３の動作によって、期間Ｕ１より前において、画素ＰＸ［１，１］乃至画素ＰＸ［１，ｎ］のそれぞれに含まれている、容量Ｃ１［１，１］乃至容量Ｃ１［１，ｎ］のそれぞれに保持されている電圧Ｖｄｒｖ２［１，１］＿０乃至Ｖｄｒｖ２［１，ｎ］＿０が初期化されて、容量Ｃ１［１，１］乃至容量Ｃ１［１，ｎ］のそれぞれにトランジスタＭ２のしきい値電圧の補正用の電圧が書き込まれる。なお、図６の期間Ｕ１の容量Ｃ１［１，１］、容量Ｃ１［１，２］、及び容量Ｃ１［１，ｎ］には、補正用の電圧を記載していない。
期間Ｕ２では、画素アレイＡＬＰの１行目に位置している画素ＰＸ［１，１］乃至画素ＰＸ［１，ｎ］において、図３（Ａ）のタイミングチャートの期間Ｔ３４乃至期間Ｔ３６の動作が行われる。このとき、一例として、ノードＮ３［１］乃至ノードＮ３［ｎ］のそれぞれには、画素ＰＸ［１，１］乃至画素ＰＸ［１，ｎ］に書き込まれる画像データに応じた信号として、電位Ｖｄ［１，１］＿１乃至Ｖｄ［１，ｎ］＿１が入力される。なお、Ｖｄ［１，１］＿１乃至Ｖｄ［１，ｎ］＿１は、図３（Ａ）乃至図３（Ｃ）の説明のＶｄａｔａに相当する。
また、図３（Ａ）のタイミングチャートの期間Ｔ３４乃至期間Ｔ３６の動作によって、画素ＰＸ［１，１］乃至画素ＰＸ［１，ｎ］のそれぞれに含まれている、容量Ｃ１［１，１］乃至容量Ｃ１［１，ｎ］のそれぞれの第１端子には、Ｖｄ［１，１］＿１乃至Ｖｄ［１，ｎ］＿１がレベルシフトされた電位が入力される。これにより、容量Ｃ１［１，１］乃至容量Ｃ１［１，ｎ］のそれぞれには、画像データに応じた電位としてＶｄｒｖ２［１，１］＿１乃至Ｖｄｒｖ２［１，ｎ］＿１が保持される。
その後、配線ＧＬ１［１］には低レベル電位が入力されている。これにより、画素アレイＡＬＰの１行目に配置されている画素ＰＸ［１，１］乃至画素ＰＸ［１，ｎ］のスイッチＳＷ１の制御端子のそれぞれに低レベル電位が与えられるため、画素ＰＸ［１，１］乃至画素ＰＸ［１，ｎ］のそれぞれのスイッチＳＷ１はオフ状態となる。また、この動作により、画素ＰＸ［１，１］乃至画素ＰＸ［１，ｎ］のそれぞれの発光デバイスＬＤのアノード－カソード間には電流が流れるため、これらの発光デバイスＬＤは、当該電流の量に応じた輝度の光を発する。なお、当該電流の量は、図３（Ａ）乃至図３（Ｃ）の説明のとおり、トランジスタＭ２のゲート－ソース間電圧、つまり容量Ｃ１に保持されている電圧に応じて決まる。つまり、画素ＰＸ［１，１］の発光デバイスＬＤは、電圧Ｖｄｒｖ２［１，１］＿１に応じた輝度の光を発し、画素ＰＸ［１，２］の発光デバイスＬＤは、電圧Ｖｄｒｖ２［１，２］＿１に応じた輝度の光を発し、画素ＰＸ［１，ｎ］の発光デバイスＬＤは、電圧Ｖｄｒｖ２［１，ｎ］＿１に応じた輝度の光を発する。
期間Ｕ３では、画素アレイＡＬＰの２行目に位置している画素ＰＸ［２，１］乃至画素ＰＸ［２，ｎ］において、図３（Ａ）のタイミングチャートの期間Ｔ３１乃至期間Ｔ３３の動作が行われる。これにより、ノードＮ３［１］乃至ノードＮ３［ｎ］のそれぞれの電位は、Ｖｒｅｆとなる。
また、期間Ｕ３では、配線ＧＬ１［２］には高レベル電位が入力されている。これにより、画素アレイＡＬＰの２行目に配置されている画素ＰＸ［２，１］乃至画素ＰＸ［２，ｎ］のスイッチＳＷ１の制御端子のそれぞれに高レベル電位が与えられるため、画素ＰＸ［２，１］乃至画素ＰＸ［２，ｎ］のそれぞれのスイッチＳＷ１はオン状態となる。また、この動作により、画素ＰＸ［２，１］乃至画素ＰＸ［２，ｎ］のそれぞれの発光デバイスＬＤのアノード－カソード間には電流が流れなくなるため、これらの発光デバイスＬＤは非発光となる。
また、図３（Ａ）のタイミングチャートの期間Ｔ３１乃至期間Ｔ３３の動作によって、期間Ｕ３より前において、画素ＰＸ［２，１］乃至画素ＰＸ［２，ｎ］のそれぞれに含まれている、容量Ｃ１［２，１］乃至容量Ｃ１［２，ｎ］のそれぞれに保持されている電圧Ｖｄｒｖ２［２，１］＿０乃至Ｖｄｒｖ２［２，ｎ］＿０が初期化されて、容量Ｃ１［２，１］乃至容量Ｃ１［２，ｎ］のそれぞれにトランジスタＭ２のしきい値電圧の補正用の電圧が書き込まれる。なお、図６の期間Ｕ３の容量Ｃ１［２，１］、容量Ｃ１［２，２］、及び容量Ｃ１［２，ｎ］には、補正用の電圧を記載していない。
期間Ｕ４では、画素アレイＡＬＰの２行目に位置している画素ＰＸ［２，１］乃至画素ＰＸ［２，ｎ］において、図３（Ａ）のタイミングチャートの期間Ｔ３４乃至期間Ｔ３６の動作が行われる。このとき、一例として、ノードＮ３［１］乃至ノードＮ３［ｎ］のそれぞれには、画素ＰＸ［２，１］乃至画素ＰＸ［２，ｎ］に書き込まれる画像データに応じた信号として、電位Ｖｄ［２，１］＿１乃至Ｖｄ［２，ｎ］＿１が入力される。なお、Ｖｄ［２，１］＿１乃至Ｖｄ［２，ｎ］＿１は、図３（Ａ）乃至図３（Ｃ）の説明のＶｄａｔａに相当する。
また、図３（Ａ）のタイミングチャートの期間Ｔ３４乃至期間Ｔ３６の動作によって、画素ＰＸ［２，１］乃至画素ＰＸ［２，ｎ］のそれぞれに含まれている、容量Ｃ１［２，１］乃至容量Ｃ１［２，ｎ］のそれぞれの第１端子には、Ｖｄ［２，１］＿１乃至Ｖｄ［２，ｎ］＿１がレベルシフトされた電位が入力される。これにより、容量Ｃ１［２，１］乃至容量Ｃ１［２，ｎ］のそれぞれには、画像データに応じた電位としてＶｄｒｖ２［２，１］＿１乃至Ｖｄｒｖ２［２，ｎ］＿１が保持される。
その後、配線ＧＬ１［２］には低レベル電位が入力されている。これにより、画素アレイＡＬＰの２行目に配置されている画素ＰＸ［２，１］乃至画素ＰＸ［２，ｎ］のスイッチＳＷ１の制御端子のそれぞれに低レベル電位が与えられるため、画素ＰＸ［２，１］乃至画素ＰＸ［２，ｎ］のそれぞれのスイッチＳＷ１はオフ状態となる。また、この動作により、画素ＰＸ［２，１］乃至画素ＰＸ［２，ｎ］のそれぞれの発光デバイスＬＤのアノード－カソード間には電流が流れるため、これらの発光デバイスＬＤは、当該電流の量に応じた輝度の光を発する。なお、当該電流の量は、図３（Ａ）乃至図３（Ｃ）の説明のとおり、トランジスタＭ２のゲート－ソース間電圧、つまり容量Ｃ１に保持されている電圧に応じて決まる。つまり、画素ＰＸ［２，１］の発光デバイスＬＤは、電圧Ｖｄｒｖ２［２，１］＿１に応じた輝度の光を発し、画素ＰＸ［２，２］の発光デバイスＬＤは、電圧Ｖｄｒｖ２［２，２］＿１に応じた輝度の光を発し、画素ＰＸ［２，ｎ］の発光デバイスＬＤは、電圧Ｖｄｒｖ２［２，ｎ］＿１に応じた輝度の光を発する。
期間Ｕ５では、期間Ｕ１及び期間Ｕ２（期間Ｕ３及び期間Ｕ４）と同様に、３行目乃至ｍ－１行目の各行において、画素ＰＸに対して画像データが書き込まれる。なお、期間Ｕ５での画素ＰＸへの画像データの書き込みは、行毎に逐次的に行われる。
期間Ｕ６では、画素アレイＡＬＰのｍ行目に位置している画素ＰＸ［ｍ，１］乃至画素ＰＸ［ｍ，ｎ］において、図３（Ａ）のタイミングチャートの期間Ｔ３１乃至期間Ｔ３３の動作が行われる。これにより、ノードＮ３［１］乃至ノードＮ３［ｎ］のそれぞれの電位は、Ｖｒｅｆとなる。
また、期間Ｕ６では、配線ＧＬ１［ｍ］には高レベル電位が入力されている。これにより、画素アレイＡＬＰのｍ行目に配置されている画素ＰＸ［ｍ，１］乃至画素ＰＸ［ｍ，ｎ］のスイッチＳＷ１の制御端子のそれぞれに高レベル電位が与えられるため、画素ＰＸ［ｍ，１］乃至画素ＰＸ［ｍ，ｎ］のそれぞれのスイッチＳＷ１はオン状態となる。また、この動作により、画素ＰＸ［ｍ，１］乃至画素ＰＸ［ｍ，ｎ］のそれぞれの発光デバイスＬＤのアノード－カソード間には電流が流れなくなるため、これらの発光デバイスＬＤは非発光となる。
また、図３（Ａ）のタイミングチャートの期間Ｔ３１乃至期間Ｔ３３の動作によって、期間Ｕ６より前において、画素ＰＸ［ｍ，１］乃至画素ＰＸ［ｍ，ｎ］のそれぞれに含まれている、容量Ｃ１［ｍ，１］乃至容量Ｃ１［ｍ，ｎ］のそれぞれに保持されている電圧Ｖｄｒｖ２［ｍ，１］＿０乃至Ｖｄｒｖ２［ｍ，ｎ］＿０が初期化されて、容量Ｃ１［１，１］乃至容量Ｃ１［１，ｎ］のそれぞれにトランジスタＭ２のしきい値電圧の補正用の電圧が書き込まれる。なお、図６の期間Ｕ６の容量Ｃ１［ｍ，１］、容量Ｃ１［ｍ，２］、及び容量Ｃ１［ｍ，ｎ］には、補正用の電圧を記載していない。
期間Ｕ７では、画素アレイＡＬＰのｍ行目に位置している画素ＰＸ［ｍ，１］乃至画素ＰＸ［ｍ，ｎ］において、図３（Ａ）のタイミングチャートの期間Ｔ３４乃至期間Ｔ３６の動作が行われる。このとき、一例として、ノードＮ３［１］乃至ノードＮ３［ｎ］のそれぞれには、画素ＰＸ［ｍ，１］乃至画素ＰＸ［ｍ，ｎ］に書き込まれる画像データに応じた信号として、電位Ｖｄ［ｍ，１］＿１乃至Ｖｄ［ｍ，ｎ］＿１が入力される。なお、Ｖｄ［ｍ，１］＿１乃至Ｖｄ［ｍ，ｎ］＿１は、図３（Ａ）乃至図３（Ｃ）の説明のＶｄａｔａに相当する。
また、図３（Ａ）のタイミングチャートの期間Ｔ３４乃至期間Ｔ３６の動作によって、画素ＰＸ［ｍ，１］乃至画素ＰＸ［ｍ，ｎ］のそれぞれに含まれている、容量Ｃ１［ｍ，１］乃至容量Ｃ１［ｍ，ｎ］のそれぞれの第１端子には、Ｖｄ［ｍ，１］＿１乃至Ｖｄ［ｍ，ｎ］＿１がレベルシフトされた電位が入力される。これにより、容量Ｃ１［ｍ，１］乃至容量Ｃ１［ｍ，ｎ］のそれぞれには、画像データに応じた電位としてＶｄｒｖ２［ｍ，１］＿１乃至Ｖｄｒｖ２［ｍ，ｎ］＿１が保持される。
その後、配線ＧＬ１［ｍ］には低レベル電位が入力されている。これにより、画素アレイＡＬＰのｍ行目に配置されている画素ＰＸ［ｍ，１］乃至画素ＰＸ［ｍ，ｎ］のスイッチＳＷ１の制御端子のそれぞれに低レベル電位が与えられるため、画素ＰＸ［ｍ，１］乃至画素ＰＸ［ｍ，ｎ］のそれぞれのスイッチＳＷ１はオフ状態となる。また、この動作により、画素ＰＸ［ｍ，１］乃至画素ＰＸ［ｍ，ｎ］のそれぞれの発光デバイスＬＤのアノード－カソード間には電流が流れるため、これらの発光デバイスＬＤは、当該電流の量に応じた輝度の光を発する。なお、当該電流の量は、図３（Ａ）乃至図３（Ｃ）の説明のとおり、トランジスタＭ２のゲート－ソース間電圧、つまり容量Ｃ１に保持されている電圧に応じて決まる。つまり、画素ＰＸ［ｍ，１］の発光デバイスＬＤは、電圧Ｖｄｒｖ２［ｍ，１］＿１に応じた輝度の光を発し、画素ＰＸ［ｍ，２］の発光デバイスＬＤは、電圧Ｖｄｒｖ２［ｍ，２］＿１に応じた輝度の光を発し、画素ＰＸ［ｍ，ｎ］の発光デバイスＬＤは、電圧Ｖｄｒｖ２［ｍ，ｎ］＿１に応じた輝度の光を発する。
上記のとおり、期間Ｕ１乃至期間Ｕ７の動作を行うことによって、表示装置ＤＳＰ３Ａの構成を適用した表示装置ＤＳＰ０は、画像を表示することができる。また、期間Ｕ１乃至期間Ｕ７の動作を繰り返す度に、表示装置ＤＳＰ０に表示される画像を更新することができる。
また、上述した表示装置ＤＳＰ０の動作方法は、本発明の一態様の表示装置に係る動作方法に限定されない。例えば、本発明の一態様の表示装置に係る動作方法は、図２の表示装置ＤＳＰ０が、１フレーム期間中において、画素ＰＸに含まれるスイッチのオン状態・オフ状態の制御、及び画素ＰＸに与えられる電圧の制御の一方又は両方によって、画素ＰＸの発光デバイスをパルス状に発光させて、画像を表示する方法としてもよい。逆に言えば、図２の表示装置ＤＳＰ０は、１フレーム期間内において、画素ＰＸの発光デバイスが発光している以外の期間では、画素ＰＸの発光デバイスを発光させないことができる。つまり、表示装置ＤＳＰ０は、１フレーム期間中に、画像の表示と黒表示を行う動作（Ｄｕｔｙ駆動と呼ばれる）を行うことができる。
また、図２の表示装置ＤＳＰ０に動画を表示させる場合、表示装置ＤＳＰ０のフレーム周波数は、３０Ｈｚ以上、６０Ｈｚ以上、１２０Ｈｚ以上、１６５Ｈｚ以上、又は２４０Ｈｚ以上とすればよい。また、図２の表示装置ＤＳＰ０に静止画を表示させる場合、表示装置ＤＳＰ０のフレーム周波数は、１０Ｈｚ以下、５Ｈｚ以下、１Ｈｚ以下、０．５Ｈｚ以下、又は０．１Ｈｚ以下とすればよい。
＜＜表示装置のレイアウト例＞＞
図７（Ａ）及び図７（Ｂ）のそれぞれは、図１の表示装置ＤＳＰ３Ａの一部の回路構成の一例を示したレイアウト図（平面図）である。また、図７（Ａ）は、回路ＣＤのレイアウト図を示し、図７（Ｂ）は、画素ＰＸのレイアウト図を示している。
図７（Ａ）のレイアウト図では、図１の回路ＣＤに含まれているスイッチＳＷ１１には、トランジスタＭ１１を適用し、また、図１の回路ＣＤに含まれているスイッチＳＷ１２には、トランジスタＭ１２を適用し、また、図１の回路ＣＤに含まれているスイッチＳＷ１３には、トランジスタＭ１３を適用している。また、図７（Ｂ）のレイアウト図では、図１の画素ＰＸに含まれているスイッチＳＷ１には、トランジスタＭ１を適用し、また、図１の画素ＰＸに含まれているスイッチＳＷ６には、トランジスタＭ６を適用している。
また、図７（Ａ）及び図７（Ｂ）のそれぞれにおいて、回路ＣＤ及び画素ＰＸは、導電体ＧＥＭと、導電体ＳＤＭＢと、導電体ＳＤＭＴと、半導体ＳＭＣと、導電体ＰＬＧと、を有する。なお、図７（Ａ）及び図７（Ｂ）のそれぞれには、回路ＣＤ及び画素ＰＸに含まれている絶縁体を図示していない。
半導体ＳＭＣは、一例として、導電体ＧＥＭの下方に位置している。また、導電体ＧＥＭは、一例として、導電体ＳＤＭＢの下方に位置している。また、導電体ＳＤＭＢは、一例として、導電体ＳＤＭＴの下方に位置している。つまり、図７（Ａ）、及び図７（Ｂ）において、回路ＣＤ、及び画素ＰＸは、半導体ＳＭＣ、導電体ＧＥＭ、導電体ＳＤＭＢ、及び導電体ＳＤＭＴの順に形成されている。
導電体ＧＥＭの一部は、一例として、トランジスタＭ１、トランジスタＭ２、トランジスタＭ６、トランジスタＭ１１乃至トランジスタＭ１３のそれぞれのゲート（第１ゲートと呼称する場合がある）として機能する。
半導体ＳＭＣ、導電体ＧＥＭ、導電体ＳＤＭＢ、及び導電体ＳＤＭＴのそれぞれは、例えば、フォトリソグラフィ法を用いて形成することができる。具体的には、例えば、導電体ＧＥＭを形成する場合には、導電体ＧＥＭとなる導電材料をスパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、及びＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法から選ばれた一以上の方法を用いて形成し、その後に、フォトリソグラフィ法によって所望のパターンを形成すればよい。また、半導体ＳＭＣ、導電体ＳＤＭＢ、及び導電体ＳＤＭＴについても、上記と同様の方法により形成を行うことができる。
また、半導体ＳＭＣと導電体ＧＥＭとの間、導電体ＧＥＭと導電体ＳＤＭＢの間、及び導電体ＳＤＭＢと導電体ＳＤＭＴの間には、絶縁体が設けられていてもよい。特に、半導体ＳＭＣと導電体ＧＥＭとの間に設けられる絶縁体は、ゲート絶縁膜（第１のゲート絶縁膜、フロントゲート絶縁膜と呼称する場合がある）として機能する場合がある。
また、半導体ＳＭＣと導電体ＳＤＭＢとの間、半導体ＳＭＣと導電体ＳＤＭＴとの間、及び導電体ＧＥＭと導電体ＳＤＭＴとの間のそれぞれには、配線又はプラグとして機能する導電体ＰＬＧが設けられている。導電体ＰＬＧは、例えば、上記の絶縁体に開口部を形成し、当該開口部に導電体ＰＬＧとなる導電材料を埋めることにより、形成される。なお、導電体ＰＬＧの形成後には、導電体ＰＬＧ及び周辺の絶縁体のそれぞれの膜面の高さを揃えるために、化学機械研磨法などを用いた平坦化処理によって平坦化がなされていてもよい。
図７（Ａ）、及び図７（Ｂ）のそれぞれに図示している、トランジスタＭ１、トランジスタＭ２、トランジスタＭ６、及びトランジスタＭ１１乃至トランジスタＭ１３のそれぞれは、一例として、半導体ＳＭＣと、導電体ＧＥＭと、絶縁体と、導電体ＰＬＧと、のそれぞれの一部を有する。
また、図７（Ａ）に示す容量Ｃ２、及び図７（Ｂ）に示す容量Ｃ１のそれぞれは、導電体ＳＤＭＢと、導電体ＳＤＭＴと、のそれぞれの一部を有する。また、具体的には、容量Ｃ１及び容量Ｃ２のそれぞれは、導電体ＳＤＭＢと、導電体ＳＤＭＴと、のそれぞれの一部が互いに重なる領域を有する。つまり、容量Ｃ１及び容量Ｃ２のそれぞれにおいて、導電体ＳＤＭＢの一部は、一対の電極の一方として機能し、導電体ＳＤＭＴの一部は、一対の電極の他方として機能する。なお、容量Ｃ１及び容量Ｃ２に含まれる導電体ＳＤＭＢと導電体ＳＤＭＴとの間には、誘電率が高い絶縁体が設けられていることが好ましい。
また、図７（Ｂ）に図示している導電体ＥＣは、一例として、導電体ＳＤＭＢ上に形成されている。導電体ＥＣは、導電体ＳＤＭＴの上方に位置している発光デバイスＬＤ（図７（Ｂ）に図示しない）のアノードと、導電体ＳＤＭＢと、を互いに電気的に接続するための配線、又はプラグとして機能する。
なお、本発明の一態様の表示装置に係るレイアウト図は、図７（Ａ）及び図７（Ｂ）に限定されない。本発明の一態様の表示装置に係るレイアウト図は、適宜変更がなされた図７（Ａ）又は図７（Ｂ）としてもよい。
＜＜表示装置の変更例＞＞
なお、上記で説明した本発明の一態様の表示装置に係る画素は、図１に示す画素ＰＸに限定されない。本発明の一態様の表示装置は、適宜変更がなされた図１の画素ＰＸの構成としてもよい。
図１の画素ＰＸの変更例を、図８（Ａ）に示す。図８（Ａ）に示す画素ＰＸは、トランジスタＭ２がバックゲートを有する点で、図１の画素ＰＸと異なっている。
具体的には、図８（Ａ）に図示しているトランジスタＭ２は、一例としては、チャネルの上下にゲートを有する構造のトランジスタとしており、トランジスタＭ２は、第１ゲートと第２ゲートとを有する。便宜上、一例として、第１ゲートをゲート（フロントゲートと記載する場合がある。）、第２ゲートをバックゲートとして区別するように記載しているが、第１ゲートと第２ゲートは互いに入れ替えることができる。そのため、本明細書等において、「ゲート」という語句は「バックゲート」という語句と入れ替えて記載することができる。同様に、「バックゲート」という語句は「ゲート」という語句と入れ替えて記載することができる。具体例としては、「ゲートは第１配線に電気的に接続され、バックゲートは第２配線に電気的に接続されている」という接続構成は、「バックゲートは第１配線に電気的に接続され、ゲートは第２配線に電気的に接続されている」という接続構成として置き換えることができる。
また、本発明の一態様の表示装置に係る画素ＰＸは、トランジスタのバックゲートの接続構成に依らない。図８（Ａ）に図示されているトランジスタＭ２には、バックゲートが図示され、当該バックゲートの接続構成については図示されていないが、当該バックゲートの電気的な接続先は、設計の段階で決めることができる。例えば、バックゲートを有するトランジスタにおいて、そのトランジスタのオン電流を高めるために、ゲートとバックゲートとを電気的に接続してもよい。つまり、トランジスタＭ２のゲートとバックゲートとを電気的に接続してもよい。また、例えば、バックゲートを有するトランジスタにおいて、そのトランジスタのしきい値電圧を変動させるため、または、そのトランジスタのオフ電流を小さくするために、外部回路に電気的に接続されている配線を設けて、当該外部回路によってトランジスタのバックゲートに固定電位、又は可変電位を与えてもよい。なお、これについては、図８（Ａ）だけでなく、明細書の他の箇所に記載されているトランジスタ、及び他の図面に図示されているトランジスタについても同様である。
また、図８（Ａ）の画素ＰＸでは、トランジスタＭ２のゲートが、スイッチＳＷ６の第１端子と、容量Ｃ１の第２端子と、に電気的に接続されている構成となっているが、図８（Ｂ）に示すとおり、画素ＰＸは、トランジスタＭ２のゲートでなく、トランジスタＭ２のバックゲートが、スイッチＳＷ６の第１端子と、容量Ｃ１の第２端子と、に電気的に接続されている構成としてもよい。
また、上述したとおり、図１に示す画素ＰＸに含まれているスイッチＳＷ１と、スイッチＳＷ６と、には、トランジスタといった電気的なスイッチを適用することができる。具体的には、画素ＰＸは、図８（Ｃ）に示すとおり、スイッチＳＷ１がトランジスタＭ１を有し、スイッチＳＷ６がトランジスタＭ６を有する構成とすることができる。なお、トランジスタＭ１及びトランジスタＭ６のそれぞれには、トランジスタＭ２に適用できるトランジスタを用いることができる。
上記のとおり、図１の表示装置ＤＳＰ３Ａは、画素ＰＸ内の容量Ｃ１と、画素ＰＸ外の容量Ｃ２によって、画像データ信号の電位変換を行っている。ところで、例えば、容量Ｃ１に、トランジスタＭ２のしきい値電圧の補正をするための電圧を書き込んでいる場合、ノードＮ１の電位変化によって、ノードＮ２の電位は、ノードＮ１の電位変化にＣ１／（Ｃ１＋Ｃ２）を乗じた電位が加わるため、容量Ｃ１に書き込まれているトランジスタＭ２のしきい値電圧の補正をするための電圧がずれてしまうことがある（ノードＮ１の電位変化がノードＮ２の電位変化と同じ場合、容量Ｃ１に書き込まれているトランジスタＭ２のしきい値電圧の補正をするための電圧はずれない）。しかし、図１の表示装置ＤＳＰ３Ａは、図３（Ｂ）及び図３（Ｃ）のタイミングチャートより、ノードＮ１の電位は、期間Ｔ３１、期間Ｔ３５、及び期間Ｔ３６以外では変化せず、また、期間Ｔ３５、及び期間Ｔ３６では、容量Ｃ２の第１端子（配線ＳＬ）と容量Ｃ１の第１端子との間は非導通状態となっているため、ノードＮ２の電位変化による、ノードＮ１の電位変化は、容量Ｃ１の影響を受けない。つまり、ノードＮ２の電位が変化する場合、ノードＮ１の電位の変化量は、ノードＮ２の電位の変化量とほぼ同じとなる。
＜表示装置の構成例２＞
次に、図１の表示装置ＤＳＰ３Ａとは異なる、図２の表示装置ＤＳＰ０の一例を図９に示す。図９に示す表示装置ＤＳＰ３Ｂは、図１の表示装置ＤＳＰ３Ａの変更例であって、トランジスタＭ２の第１端子、容量Ｃ１の第１端子、及びスイッチＳＷ１の第１端子とのそれぞれと、発光デバイスＬＤのアノードとの間に、スイッチＳＷ７が設けられている点で、図１の表示装置ＤＳＰ３Ａと異なっている。
スイッチＳＷ７の第１端子は、スイッチＳＷ１の第１端子と、容量Ｃ１の第１端子と、トランジスタＭ２の第１端子と、に電気的に接続されている。また、スイッチＳＷ７の第２端子は、発光デバイスＬＤのアノードに電気的に接続されている。また、スイッチＳＷ７の制御端子は、配線ＧＬ７に電気的に接続されている。
図９の表示装置ＤＳＰ３Ｂにおいて、配線ＧＬ７は、配線ＧＬ１と配線ＧＬ６と共に、図２の配線ＧＬ［１］乃至配線ＧＬ［ｍ］の１本に相当する。つまり、図９に示す画素ＰＸの回路構成の場合、画素アレイＡＬＰの１行に延設される配線ＧＬの本数は３本となる。
＜＜表示装置の動作方法例３＞＞
次に、図９の表示装置ＤＳＰ３Ｂの動作方法の一例について説明する。
図１０は、表示装置ＤＳＰ３Ｂの動作方法の一例を示すタイミングチャートである。具体的には、図１０のタイミングチャートは、図３（Ａ）のタイミングチャートの変更例であって、図３（Ａ）のタイミングチャートに、配線ＧＬ７の電位の変化も加えて示したものである。そのため、表示装置ＤＳＰ３Ｂの、配線ＧＬ７の電位の変化以外の動作については、図３（Ａ）乃至図３（Ｃ）のタイミングチャートの説明を参照することができる。
期間Ｔ３１乃至期間Ｔ３４、及び期間Ｔ３６において、配線ＧＬ７には、低レベル電位が与えられている。これにより、スイッチＳＷ７の制御端子には、低レベル電位が与えられるため、スイッチＳＷ７はオフ状態となっている。
つまり、期間Ｔ３１乃至期間Ｔ３４、及び期間Ｔ３６では、スイッチＳＷ１の第１端子、容量Ｃ１の第１端子、及びトランジスタＭ２の第１端子（ノードＮ２）のそれぞれと、発光デバイスＬＤのアノードとの間が非導通状態となるため、発光デバイスＬＤのアノードにはノードＮ２の電位が与えられない。また、スイッチＳＷ７がオフ状態となっているため、配線ＶＥ２から、トランジスタＭ２を介して、発光デバイスＬＤのアノードに電流は供給されない。このため、発光デバイスＬＤは発光しない。
また、期間Ｔ３５において、配線ＧＬ７には高レベル電位が与えられている。これにより、スイッチＳＷ７の制御端子には高レベル電位が与えられるため、スイッチＳＷ７はオン状態となっている。
つまり、期間Ｔ３５では、トランジスタＭ２の第１端子と発光デバイスＬＤのアノードとの間が導通状態となるため、配線ＶＥ２からトランジスタＭ２を介して発光デバイスＬＤのアノードに電流が供給される。このため、発光デバイスＬＤが発光する。なお当該電流は、図３（Ａ）乃至図３（Ｃ）の説明のとおり、トランジスタＭ２のゲート－ソース間電圧に応じて決まる。
上述したとおり、表示装置ＤＳＰ３Ｂを用いることによって、発光デバイスＬＤに電流を供給するか否かを選択することができる。これにより、例えば、期間Ｔ３１乃至期間Ｔ３４において、トランジスタＭ２のしきい値電圧及び電界効果移動度のそれぞれの補正を行うとき、ノードＮ２の電位と配線ＶＥ０が与える電位との差が、発光デバイスＬＤのしきい値電圧Ｖｔｈｅよりも高くなるような動作、及び条件であっても、スイッチＳＷ７をオフ状態にすることで、発光デバイスＬＤのアノード－カソード間に電流が流れることを防ぐことができる。つまり、表示装置ＤＳＰ３ＢのトランジスタＭ２のしきい値電圧及び電界効果移動度のそれぞれを補正する期間Ｔ３１乃至期間Ｔ３４において、発光デバイスＬＤのアノード－カソード間に電流が流れることによるノードＮ２の電位の変化を防ぎ、かつ発光デバイスＬＤの発光を防ぐことができる。
＜表示装置の構成例３＞
次に、図１の表示装置ＤＳＰ３Ａ及び図９の表示装置ＤＳＰ３Ｂとは異なる、図２の表示装置ＤＳＰ０の一例を図１１に示す。図１１に示す表示装置ＤＳＰ３Ｃは、図１の表示装置ＤＳＰ３Ａの変更例であって、トランジスタＭ２の第２端子と配線ＶＥ２との間に、スイッチＳＷ８が設けられている点で、図１の表示装置ＤＳＰ３Ａと異なっている。
スイッチＳＷ８の第１端子は、トランジスタＭ２の第２端子に電気的に接続されている。また、スイッチＳＷ８の第２端子は、配線ＶＥ２に電気的に接続されている。また、スイッチＳＷ８の制御端子は、配線ＧＬ８に電気的に接続されている。
図１１の表示装置ＤＳＰ３Ｃにおいて、配線ＧＬ８は、配線ＧＬ１と配線ＧＬ６と共に、図２の配線ＧＬ［１］乃至配線ＧＬ［ｍ］の１本に相当する。つまり、図１１に示す画素ＰＸの回路構成の場合、画素アレイＡＬＰの１行に延設される配線ＧＬの本数は３本となる。
なお、本発明の一態様の表示装置は、図１１の表示装置ＤＳＰ３Ｃの構成に限定されない。本発明の一態様の表示装置の構成は、適宜変更がなされていてもよい。例えば、図１１の表示装置ＤＳＰ３Ｃは、図１２に示す表示装置ＤＳＰ３ＣＡの構成に変更してもよい。図１２の表示装置ＤＳＰ３ＣＡは、図１１の表示装置ＤＳＰ３Ｃの変更例であって、スイッチＳＷ１の第１端子、容量Ｃ１の第１端子、及び発光デバイスＬＤのアノードと、トランジスタＭ２の第１端子と、の間にスイッチＳＷ８が設けられている点で、表示装置ＤＳＰ３Ｃと異なっている。
＜＜表示装置の動作方法例４＞＞
次に、図１１の表示装置ＤＳＰ３Ｃの動作方法の一例について説明する。なお、当該動作方法は、図１２の表示装置ＤＳＰ３ＣＡが行う動作方法とすることができる。
図１３（Ａ）は、表示装置ＤＳＰ３Ｃの動作方法の一例を示すタイミングチャートである。具体的には、図１３（Ａ）のタイミングチャートは、図３（Ａ）のタイミングチャートの変更例であって、図３（Ａ）のタイミングチャートに、配線ＧＬ８の電位の変化も加えて示したものである。そのため、表示装置ＤＳＰ３Ｃの、配線ＧＬ８の電位の変化以外の動作については、図３（Ａ）乃至図３（Ｃ）のタイミングチャートの説明を参照することができる。
期間Ｔ３１、期間Ｔ３３、期間Ｔ３４、及び期間Ｔ３６において、配線ＧＬ８には、低レベル電位が与えられている。これにより、スイッチＳＷ８の制御端子には、低レベル電位が与えられるため、スイッチＳＷ８はオフ状態となっている。
つまり、期間Ｔ３１、期間Ｔ３３、及び期間Ｔ３６では、配線ＶＥ２とトランジスタＭ２の第２端子との間が非導通状態となるため、トランジスタＭ２の第２端子には配線ＶＥ２の電位ＶＡＮＯが与えられない。
また、期間Ｔ３２、期間Ｔ３４、及び期間Ｔ３５において、配線ＧＬ８には、高レベル電位が与えられている。これにより、スイッチＳＷ８の制御端子には、高レベル電位が与えられるため、スイッチＳＷ８はオン状態となっている。
つまり、期間Ｔ３２、期間Ｔ３４、及び期間Ｔ３５では、配線ＶＥ２とトランジスタＭ２の第２端子との間が導通状態となるため、トランジスタＭ２の第２端子には配線ＶＥ２の電位ＶＡＮＯが与えられる。
上述したとおり、表示装置ＤＳＰ３Ｃでは、トランジスタＭ２のしきい値電圧Ｖｔｈを容量Ｃ１に保持する期間Ｔ３２、トランジスタＭ２の電界効果移動度を補正する期間Ｔ３４、及び発光デバイスＬＤを発光させる期間Ｔ３５以外では、配線ＶＥ２からの電位ＶＡＮＯをトランジスタＭ２の第２端子への供給を防ぐことができる。これにより、例えば、期間Ｔ３１、期間Ｔ３３、及び期間Ｔ３６における、配線ＶＥ２からトランジスタＭ２の第２端子へのリーク電流を低減することができる。
表示装置ＤＳＰ３Ｃの動作方法は、図１３（Ａ）のタイミングチャートではなく、図１３（Ｂ）のタイミングチャートを適用してもよい。図１３（Ｂ）のタイミングチャートは、図１３（Ａ）のタイミングチャートの変更例であって、期間Ｔ３４において配線ＧＬ８に低レベル電位が与えられている点で、図１３（Ａ）と異なっている。
図１３（Ｂ）に示すとおり、期間Ｔ３４において配線ＧＬ８に低レベル電位が与えられることによって、スイッチＳＷ８がオフ状態となる。期間Ｔ３４において、画素ＰＸの容量Ｃ１の第１端子－第２端子間の電圧がＶｄｒｖ１となったとき（画素ＰＸに駆動回路ＳＤからの画像データ信号が供給されたとき）、トランジスタＭ２はオン状態となるが、スイッチＳＷ８がオフ状態となることで、トランジスタＭ２の第１端子－第２端子間に電流は流れなくなる。つまり、画素ＰＸのトランジスタＭ２の電界効果移動度の補正を行わない場合は、表示装置ＤＳＰ０に表示装置ＤＳＰ３Ｃの構成を適用して、図１３（Ｂ）のタイミングチャートの動作を行えばよい。
また、表示装置ＤＳＰ３Ｃの動作方法と同様に、表示装置ＤＳＰ３ＣＡの動作方法は、図１３（Ａ）のタイミングチャートではなく、図１３（Ｂ）のタイミングチャートを適用してもよい。このため、表示装置ＤＳＰ０に表示装置ＤＳＰ３ＣＡの構成を適用した場合でも、画素ＰＸのトランジスタＭ２の電界効果移動度の補正を行わない動作を選択することができる。
＜表示装置の構成例４＞
次に、表示装置ＤＳＰ３Ａ、表示装置ＤＳＰ３Ｂ、表示装置ＤＳＰ３Ｃ、及び表示装置ＤＳＰ３ＣＡとは異なる、図２の表示装置ＤＳＰ０の一例を図１４に示す。図１４に示す表示装置ＤＳＰ３Ｄは、図１の表示装置ＤＳＰ３Ａの変更例であって、トランジスタＭ２の第１端子、容量Ｃ１の第１端子、及びスイッチＳＷ１の第１端子のそれぞれと、発光デバイスＬＤのアノードとの間に、スイッチＳＷ７が設けられている点と、トランジスタＭ２の第２端子と配線ＶＥ２との間に、スイッチＳＷ８が設けられている点と、で図１の表示装置ＤＳＰ３Ａと異なっている。
トランジスタＭ２の第１端子、容量Ｃ１の第１端子、及びスイッチＳＷ１の第１端子とのそれぞれと、発光デバイスＬＤのアノードとの間に、スイッチＳＷ７が設けられている点については、図９の表示装置ＤＳＰ３Ｂの説明を参照することができる。また、トランジスタＭ２の第２端子と配線ＶＥ２との間に、スイッチＳＷ８が設けられている点については、図１１の表示装置ＤＳＰ３Ｃの説明を参照することができる。
つまり、図１４に示すとおり、画素ＰＸにスイッチＳＷ７が設けられることによって、表示装置ＤＳＰ３Ｄは、図９の表示装置ＤＳＰ３Ｂと同様に、トランジスタＭ２のしきい値電圧及び電界効果移動度のそれぞれを補正する期間において、発光デバイスＬＤの発光を防ぐことができる。また、図１４に示すとおり、画素ＰＸにスイッチＳＷ８が設けられることによって、表示装置ＤＳＰ３Ｄは、図１１の表示装置ＤＳＰ３Ｃと同様に、トランジスタＭ２のしきい値電圧Ｖｔｈを容量Ｃ１に保持する期間、トランジスタＭ２の電界効果移動度を補正する期間、及び発光デバイスＬＤが発光する期間以外において、配線ＶＥ２からの電位をトランジスタＭ２の第２端子への供給を防ぐことができる。また、表示装置ＤＳＰ３Ｄは、表示装置ＤＳＰ３Ｃと同様に、画素ＰＸのトランジスタＭ２の電界効果移動度の補正を行わない動作を選択することができる。
なお、本発明の一態様の表示装置は、図１４の表示装置ＤＳＰ３Ｄの構成に限定されない。本発明の一態様の表示装置の構成は、適宜変更がなされていてもよい。例えば、図１４の表示装置ＤＳＰ３Ｄは、図１５に示す表示装置ＤＳＰ３ＤＡの構成に変更してもよい。図１５の表示装置ＤＳＰ３ＤＡは、図１４の表示装置ＤＳＰ３Ｄの変更例であって、スイッチＳＷ１の第１端子、及び容量Ｃ１の第１端子と、トランジスタＭ２の第１端子と、の間にスイッチＳＷ８が設けられている点で、表示装置ＤＳＰ３Ｄと異なっている。
図１５の表示装置ＤＳＰ３ＤＡにおいて、スイッチＳＷ８の第１端子は、スイッチＳＷ１の第１端子と、容量Ｃ１の第２端子と、スイッチＳＷ７の第１端子と、に電気的に接続され、スイッチＳＷ８の第２端子は、トランジスタＭ２の第１端子に電気的に接続されている。
＜＜表示装置の動作方法例５＞＞
次に、図１４の表示装置ＤＳＰ３Ｄの動作方法の一例について説明する。なお、当該動作方法は、図１５の表示装置ＤＳＰ３ＤＡが行う動作方法とすることができる。
図１６（Ａ）は、表示装置ＤＳＰ３Ｄの動作方法の一例を示すタイミングチャートである。具体的には、図１６（Ａ）のタイミングチャートは、図３（Ａ）のタイミングチャートの変更例であって、図３（Ａ）のタイミングチャートに、配線ＧＬ７及び配線ＧＬ８の電位の変化も加えて示したものである。そのため、表示装置ＤＳＰ３Ｄの、配線ＧＬ７及び配線ＧＬ８の電位の変化以外の動作については、図３（Ａ）乃至図３（Ｃ）のタイミングチャートの説明を参照することができる。また、配線ＧＬ７の電位の変化については、図１０のタイミングチャートの説明を参照することができる。また、配線ＧＬ８の電位の変化については、図１３（Ａ）及び図１３（Ｂ）のタイミングチャートの説明を参照することができる。
表示装置ＤＳＰ３Ｄ及び表示装置ＤＳＰ３ＤＡは、図１６（Ａ）のタイミングチャートに示す動作方法例を行うことで、トランジスタＭ２のしきい値電圧及び電界効果移動度のそれぞれを補正する期間において、発光デバイスＬＤの発光を防ぐことができ、かつトランジスタＭ２のしきい値電圧Ｖｔｈを容量Ｃ１に保持する期間、トランジスタＭ２の電界効果移動度を補正する期間、及び発光デバイスＬＤが発光する期間以外において、配線ＶＥ２からの電位をトランジスタＭ２の第２端子への供給を防ぐことができる。
表示装置ＤＳＰ３Ｄ及び表示装置ＤＳＰ３ＤＡの動作方法は、図１６（Ａ）のタイミングチャートではなく、図１６（Ｂ）のタイミングチャートを適用してもよい。図１６（Ｂ）のタイミングチャートは、図１６（Ａ）のタイミングチャートの変更例であって、期間Ｔ３１において配線ＧＬ８に高レベル電位が与えられている点で、図１６（Ａ）と異なっている。
図１６（Ｂ）に示すとおり、期間Ｔ３１において配線ＧＬ８に高レベル電位が与えられることによって、スイッチＳＷ８がオン状態となる。期間Ｔ３１では、トランジスタＭ２のゲート－ソース間電圧がＶｒｅｆ－Ｖｉｎｉｔとなり、Ｖｒｅｆ－ＶｉｎｉｔはトランジスタＭ２のしきい値電圧Ｖｔｈよりも高くなる場合がある。つまり、トランジスタＭ２がオン状態となる場合がある。しかし、期間Ｔ３１において、スイッチＳＷ７はオフ状態となっているため、スイッチＳＷ８及びトランジスタＭ２のそれぞれがオン状態であっても、発光デバイスＬＤのアノード－カソード間に電流が流れず、結果として、発光デバイスＬＤは発光しない。
表示装置ＤＳＰ３Ｃ及び表示装置ＤＳＰ３ＣＡと比較すると、表示装置ＤＳＰ３Ｃ及び表示装置ＤＳＰ３ＣＡでは、スイッチＳＷ７が設けられていないため、期間Ｔ３１においてスイッチＳＷ８がオフ状態でないと、トランジスタＭ２を介して発光デバイスＬＤのアノード－カソード間に電流が流れてしまい、発光デバイスＬＤが発光する恐れがある。
図１４の表示装置ＤＳＰ３Ｄ及び図１５の表示装置ＤＳＰ３ＤＡのとおり、スイッチＳＷ７及びスイッチＳＷ８を設けた場合、図１６（Ａ）及び図１６（Ｂ）のタイミングチャートの期間Ｔ３１では、スイッチＳＷ８はオン状態であってもよく、オフ状態であってもよい。
＜表示装置の構成例５＞
次に、表示装置ＤＳＰ３Ａ、表示装置ＤＳＰ３Ｂ、表示装置ＤＳＰ３Ｃ、表示装置ＤＳＰ３Ｄ、表示装置ＤＳＰ３ＣＡ、及び表示装置ＤＳＰ３ＤＡとは異なる、図２の表示装置ＤＳＰ０の一例を図１７に示す。図１７に示す表示装置ＤＳＰ３Ｅは、図１４の表示装置ＤＳＰ３Ｄの変更例であって、発光デバイスＬＤに並列に電気的に接続されるようにスイッチＳＷ９が設けられている点で、表示装置ＤＳＰ３Ｄと異なっている。
スイッチＳＷ９の第１端子は、発光デバイスＬＤのアノードと、スイッチＳＷ７の第２端子と、に電気的に接続されている。また、スイッチＳＷ９の第２端子は、発光デバイスＬＤのアノードと、配線ＶＥ０と、に電気的に接続されている。また、スイッチＳＷ９の制御端子は、配線ＧＬ９に電気的に接続されている。
図１７の表示装置ＤＳＰ３Ｅにおいて、配線ＧＬ９は、配線ＧＬ１と配線ＧＬ６と配線ＧＬ７と配線ＧＬ８と共に、図２の配線ＧＬ［１］乃至配線ＧＬ［ｍ］の１本に相当する。つまり、図１７に示す画素ＰＸの回路構成の場合、画素アレイＡＬＰの１行に延設される配線ＧＬの本数は５本となる。
なお、本発明の一態様の表示装置は、図１７の表示装置ＤＳＰ３Ｅの構成に限定されない。本発明の一態様の表示装置の構成は、適宜変更がなされていてもよい。例えば、図１７の表示装置ＤＳＰ３Ｅは、図１８に示す表示装置ＤＳＰ３ＥＡの構成に変更してもよい。図１８の表示装置ＤＳＰ３ＥＡは、図１７の表示装置ＤＳＰ３Ｅの変更例であって、スイッチＳＷ１の第１端子、容量Ｃ１の第１端子、及びスイッチＳＷ７の第１端子と、トランジスタＭ２の第１端子と、の間にスイッチＳＷ８が設けられている点で、表示装置ＤＳＰ３Ｅと異なっている。
＜＜表示装置の動作方法例６＞＞
次に、図１７の表示装置ＤＳＰ３Ｅの動作方法の一例について説明する。なお、当該動作方法は、図１８の表示装置ＤＳＰ３ＥＡが行う動作方法とすることができる。
図１９は、表示装置ＤＳＰ３Ｅの動作方法の一例を示すタイミングチャートである。具体的には、図１９のタイミングチャートは、図１６（Ａ）のタイミングチャートの変更例であって、図１６（Ａ）のタイミングチャートに、配線ＧＬ９の電位の変化も加えて示したものである。そのため、表示装置ＤＳＰ３Ｅの、配線ＧＬ９の電位の変化以外の動作については、図１６（Ａ）のタイミングチャートの説明を参照することができる。
期間Ｔ３５において、配線ＧＬ９には、低レベル電位が与えられている。これにより、スイッチＳＷ９の制御端子には、低レベル電位が与えられるため、スイッチＳＷ９はオフ状態となっている。
つまり、期間Ｔ３５では、配線ＶＥ０と発光デバイスＬＤのカソードのそれぞれと、発光デバイスＬＤのアノードとの間が非導通状態となるため、発光デバイスＬＤのアノードにはスイッチＳＷ９を介して配線ＶＥ０からの電位ＶＣＴが供給されない。一方で、期間Ｔ３５では、スイッチＳＷ７及びスイッチＳＷ８のそれぞれがオン状態であるため、発光デバイスＬＤのアノードには、配線ＶＥ２からの電流が流れる。そのため、発光デバイスＬＤは発光する。
期間Ｔ３１乃至期間Ｔ３４、及び期間Ｔ３６において、配線ＧＬ９には、高レベル電位が与えられている。これにより、スイッチＳＷ９の制御端子には、高レベル電位が与えられるため、スイッチＳＷ９はオン状態となっている。
つまり、期間Ｔ３１乃至期間Ｔ３４、及び期間Ｔ３６では、配線ＶＥ０と発光デバイスＬＤのカソードのそれぞれと、発光デバイスＬＤのアノードとの間が導通状態となるため、発光デバイスＬＤのアノード－カソード間電圧が０Ｖとなる。また、スイッチＳＷ７がオフ状態となっているため、スイッチＳＷ７を介してノードＮ２と発光デバイスＬＤのアノードとの間に電流は流れない。
特に、期間Ｔ３１乃至期間Ｔ３４、及び期間Ｔ３６は、元々、発光デバイスＬＤが発光しない期間であるが、これらの期間でスイッチＳＷ９をオン状態にすることによって、発光デバイスＬＤのアノードに蓄積されている電荷を、スイッチＳＷ９を介して、配線ＶＥ０に排出することができる。つまり、発光デバイスＬＤが発光しない期間において、表示装置ＤＳＰ３Ｅ及び表示装置ＤＳＰ３ＥＡは、スイッチＳＷ９が設けられていない表示装置（例えば、表示装置ＤＳＰ３Ａ、表示装置ＤＳＰ３Ｂ、表示装置ＤＳＰ３Ｃ、表示装置ＤＳＰ３Ｄ、表示装置ＤＳＰ３ＣＡ、及び表示装置ＤＳＰ３ＤＡ）よりも速く、発光デバイスＬＤのアノードに蓄積されている電荷を放電することができる。これにより、発光デバイスＬＤの発光状態をより早く消光状態に移行することができる。
＜表示装置の構成例６＞
次に、表示装置ＤＳＰ３Ａ、表示装置ＤＳＰ３Ｂ、表示装置ＤＳＰ３Ｃ、表示装置ＤＳＰ３Ｄ、表示装置ＤＳＰ３Ｅ、表示装置ＤＳＰ３ＣＡ、表示装置ＤＳＰ３ＤＡ、及び表示装置ＤＳＰ３ＥＡとは異なる、図２の表示装置ＤＳＰ０の一例を図２０に示す。図２０に示す表示装置ＤＳＰ３Ｆは、図１の表示装置ＤＳＰ３Ａの変更例であって、画素ＰＸにスイッチＳＷ１３Ｉ及び容量Ｃ２Ｉが設けられている点と、回路ＣＤにスイッチＳＷ１３及び容量Ｃ２が設けられていない点と、で表示装置ＤＳＰ３Ａと異なっている。
このため、表示装置ＤＳＰ３Ｆの説明において、表示装置ＤＳＰ３Ａの内容と共通している部分については、表示装置ＤＳＰ３Ａの説明を参照することができる。
表示装置ＤＳＰ３Ｆにおいて、スイッチＳＷ１３Ｉの第１端子は、スイッチＳＷ１の第１端子と、容量Ｃ１の第１端子と、トランジスタＭ２の第１端子と、発光デバイスＬＤのアノードと、に電気的に接続されている。また、スイッチＳＷ１３Ｉの第２端子は、配線ＶＥ４に電気的に接続されている。また、スイッチＳＷ１３Ｉの制御端子は、配線ＧＬ１３に電気的に接続されている。
また、容量Ｃ２Ｉの第１端子は、スイッチＳＷ１の第２端子に電気的に接続されている。また、容量Ｃ２Ｉの第２端子は、配線ＳＬに電気的に接続されている。
また、スイッチＳＷ１１の第１端子は、配線ＳＬと、スイッチＳＷ１２の第１端子と、に電気的に接続されている。
配線ＧＬ１３は、配線ＧＬ１及び配線ＧＬ６と共に、図２の配線ＧＬ［１］乃至配線ＧＬ［ｍ］の１本に相当する。つまり、図２０に示す画素ＰＸの回路構成の場合、画素アレイＡＬＰの１行に延設される配線ＧＬの本数は３本となる。
なお、表示装置ＤＳＰ３Ｆでは、スイッチＳＷ１の第１端子と、スイッチＳＷ１３Ｉの第１端子と、容量Ｃ１の第１端子と、トランジスタＭ２の第１端子と、発光デバイスＬＤのアノードと、の電気的な接続点をノードＮ２と呼称する。また、スイッチＳＷ１１の第１端子と、スイッチＳＷ１２の第１端子と、容量Ｃ２Ｉの第２端子と、の電気的な接続点をノードＮ３と呼称する。なお、本構成例の表示装置ＤＳＰ３Ｆの場合、ノードＮ３を配線ＳＬに置き換えて説明できる場合がある。
表示装置ＤＳＰ３Ｆにおいて、スイッチＳＷ１３Ｉは、表示装置ＤＳＰ３ＡのスイッチＳＷ１３に相当し、容量Ｃ２Ｉは、表示装置ＤＳＰ３Ａの容量Ｃ２に相当する。また、配線ＧＬ１３は、配線ＳＷＬ１３に相当する。つまり、表示装置ＤＳＰ３Ｆは、表示装置ＤＳＰ３Ａにおいて回路ＣＤに含まれているスイッチＳＷ１３及び容量Ｃ２のそれぞれを、スイッチＳＷ１３Ｉ及び容量Ｃ２Ｉとして画素ＰＸに設けた構成となっている。このため、表示装置ＤＳＰ３Ｆの動作方法は、表示装置ＤＳＰ３Ａの動作方法において、スイッチＳＷ１３をスイッチＳＷ１３Ｉに置き換え、容量Ｃ２を容量Ｃ２Ｉに置き換え、配線ＳＷＬ１３を配線ＧＬ１３に置き換えて説明することができる場合がある。
表示装置ＤＳＰ３Ｆは、表示装置ＤＳＰ３Ａと同様の動作方法を行うことで、画素ＰＸのトランジスタＭ２のしきい値電圧及び電界効果移動度のそれぞれを補正して、画素ＰＸに画像を表示することができる。
なお、本発明の一態様の表示装置の構成は、表示装置ＤＳＰ３Ｆの構成に限定されない。本発明の一態様の表示装置は、適宜変更がなされた図２０の表示装置ＤＳＰ３Ｆの構成としてもよい。
図２０の表示装置ＤＳＰ３Ｆの変更例を、図２１に示す。図２１に示す表示装置ＤＳＰ３Ｇは、スイッチＳＷ１の第２端子が容量Ｃ２Ｉの第１端子ではなく配線ＳＬに電気的に接続されている点と、スイッチＳＷ１の第１端子が発光デバイスＬＤのアノードではなく容量Ｃ２Ｉの第２端子に電気的に接続されている点と、容量Ｃ２Ｉの第１端子が発光デバイスＬＤのアノードに電気的に接続されている点と、で図２０の表示装置ＤＳＰ３Ｆと異なっている。
つまり、表示装置ＤＳＰ３Ｆは、配線ＳＬから配線ＶＥ０までの間の電気的な経路には、容量Ｃ２Ｉ、スイッチＳＷ１、及び発光デバイスＬＤが順に設けられている構成となっており、表示装置ＤＳＰ３Ｇは、配線ＳＬから配線ＶＥ０までの間の電気的な経路には、スイッチＳＷ１、容量Ｃ２Ｉ、及び発光デバイスＬＤが順に設けられている構成となっている。
なお、本実施の形態では、図２０の表示装置ＤＳＰ３Ｆにおいて、スイッチＳＷ１の第１端子と、容量Ｃ２Ｉの第２端子と、の間の電気的な接続点をノードＮ４と呼称する。
また、表示装置ＤＳＰ３Ｇにおいて、スイッチＳＷ１３Ｉは、表示装置ＤＳＰ３ＡのスイッチＳＷ１３に相当し、容量Ｃ２Ｉは、表示装置ＤＳＰ３Ａの容量Ｃ２に相当する。また、配線ＧＬ１３は、配線ＳＷＬ１３に相当する。また、ノードＮ４は、表示装置ＤＳＰ３ＡのノードＮ３に相当する。つまり、表示装置ＤＳＰ３ＧＡは、表示装置ＤＳＰ３Ａにおいて回路ＣＤに含まれているスイッチＳＷ１３及び容量Ｃ２のそれぞれを、スイッチＳＷ１３Ｉ及び容量Ｃ２Ｉとして画素ＰＸに設けた構成となっている。このため、表示装置ＤＳＰ３ＧＡの動作方法は、表示装置ＤＳＰ３Ａの動作方法において、スイッチＳＷ１３をスイッチＳＷ１３Ｉに置き換え、容量Ｃ２を容量Ｃ２Ｉに置き換え、ノードＮ４をノードＮ３に置き換え、配線ＳＷＬ１３を配線ＧＬ１３に置き換えて説明することができる場合がある。
表示装置ＤＳＰ３Ｇも、表示装置ＤＳＰ３Ａと同様の動作方法を行うことで、画素ＰＸのトランジスタＭ２のしきい値電圧及び電界効果移動度のそれぞれを補正して、画素ＰＸに画像を表示することができる。
図２１の表示装置ＤＳＰ３Ｇの変更例を、図２２に示す。図２２に示す表示装置ＤＳＰ３ＧＡは、画素ＰＸにスイッチＳＷ１１Ｉが設けられている点と、回路ＣＤにスイッチＳＷ１１が設けられていない点と、で表示装置ＤＳＰ３Ｇと異なっている。つまり、図２２に示す表示装置ＤＳＰ３ＧＡは、画素ＰＸにスイッチＳＷ１１ＩとスイッチＳＷ１３Ｉと容量Ｃ２Ｉとが設けられている点と、回路ＣＤにスイッチＳＷ１１とスイッチＳＷ１３と容量Ｃ２とが設けられていない点と、で表示装置ＤＳＰ３Ａと異なっている。
表示装置ＤＳＰ３ＧＡにおいて、スイッチＳＷ１１Ｉの第１端子は、スイッチＳＷ１の第１端子と、容量Ｃ２Ｉの第２端子と、に電気的に接続されている。また、スイッチＳＷ１１Ｉの第２端子は、配線ＶＥ３に電気的に接続されている。また、スイッチＳＷ１１Ｉの制御端子は、配線ＧＬ１１に電気的に接続されている。
また、容量Ｃ２Ｉの第１端子は、スイッチＳＷ１３Ｉの第１端子と、容量Ｃ１の第１端子と、トランジスタＭ２の第１端子と、発光デバイスＬＤのアノードと、に電気的に接続されている。また、スイッチＳＷ１の第２端子は、配線ＳＬに電気的に接続されている。
また、スイッチＳＷ１２の第１端子は、配線ＳＬに電気的に接続されている。
配線ＧＬ１１は、配線ＧＬ１、配線ＧＬ６、及び配線ＧＬ１３と共に、図２の配線ＧＬ［１］乃至配線ＧＬ［ｍ］の１本に相当する。つまり、図２２に示す画素ＰＸの回路構成の場合、画素アレイＡＬＰの１行に延設される配線ＧＬの本数は４本となる。
表示装置ＤＳＰ３ＧＡにおいて、スイッチＳＷ１３Ｉは、表示装置ＤＳＰ３ＡのスイッチＳＷ１３に相当し、容量Ｃ２Ｉは、表示装置ＤＳＰ３Ａの容量Ｃ２に相当する。また、配線ＧＬ１３は、配線ＳＷＬ１３に相当する。また、スイッチＳＷ１１Ｉは、表示装置ＤＳＰ３ＡのスイッチＳＷ１１に相当する。また、配線ＧＬ１１は、配線ＳＷＬ１１に相当する。また、ノードＮ４は、表示装置ＤＳＰ３ＡのノードＮ３に相当する。つまり、表示装置ＤＳＰ３ＧＡは、表示装置ＤＳＰ３Ａにおいて回路ＣＤに含まれているスイッチＳＷ１１、スイッチＳＷ１３及び容量Ｃ２のそれぞれを、スイッチＳＷ１１Ｉ、スイッチＳＷ１３Ｉ及び容量Ｃ２Ｉとして画素ＰＸに設けた構成となっている。このため、表示装置ＤＳＰ３ＧＡの動作方法は、表示装置ＤＳＰ３Ａの動作方法において、スイッチＳＷ１１をスイッチＳＷ１１Ｉに置き換え、スイッチＳＷ１３をスイッチＳＷ１３Ｉに置き換え、容量Ｃ２を容量Ｃ２Ｉに置き換え、ノードＮ３をノードＮ４に置き換え、配線ＳＷＬ１３を配線ＧＬ１３に置き換え、配線ＳＷＬ１１を配線ＧＬ１１に置き換えて説明することができる場合がある。
表示装置ＤＳＰ３ＧＡは、表示装置ＤＳＰ３Ａと同様の動作方法を行うことで、画素ＰＸのトランジスタＭ２のしきい値電圧及び電界効果移動度のそれぞれを補正して、画素ＰＸに画像を表示することができる。
また、表示装置ＤＳＰ３Ａの動作方法例で説明したとおり、配線ＶＥ３と配線ＶＥ６のそれぞれが与える電位は互いに等しくすることができる。この場合、配線ＶＥ３と配線ＶＥ６は、１本の配線としてまとめてもよい。一例として、図２３には、表示装置ＤＳＰ３ＧＡにおいて、配線ＶＥ３と配線ＶＥ６を１本の配線ＶＥ３にまとめた構成の表示装置ＤＳＰ３ＧＢを示している。
図２２の表示装置ＤＳＰ３ＧＡと、図２３の表示装置ＤＳＰ３ＧＢと、は異なる、表示装置ＤＳＰ３Ｇの別の変更例を、図２４に示す。図２４に示す表示装置ＤＳＰ３ＧＣは、図２２の表示装置ＤＳＰ３ＧＢの更なる変更例であって、回路ＣＤにスイッチＳＷ１２が設けられていない点で表示装置ＤＳＰ３ＧＢと異なっている。つまり、図２４に示す表示装置ＤＳＰ３ＧＣは、画素ＰＸにスイッチＳＷ１１Ｉ、スイッチＳＷ１２Ｉ、スイッチＳＷ１３Ｉ、及び容量Ｃ２Ｉが設けられている点と、列ドライバ回路ＣＬＭに回路ＣＤが設けられていない点と、で表示装置ＤＳＰ３Ａと異なっている。
なお、便宜上、表示装置ＤＳＰ３ＧＣでは、表示装置ＤＳＰ３ＧＡのスイッチＳＷ１をスイッチＳＷ１２Ｉと表記し、また、表示装置ＤＳＰ３ＧＡの配線ＧＬ１を配線ＧＬ１２と表記している。
表示装置ＤＳＰ３ＧＣにおいて、駆動回路ＳＤは、配線ＳＬに電気的に接続され、配線ＳＬは、スイッチＳＷ１２Ｉの第２端子に電気的に接続されている。
表示装置ＤＳＰ３ＧＣは、表示装置ＤＳＰ３ＧＡにおいて、回路ＣＤに設けられているスイッチＳＷ１２と画素ＰＸに設けられているスイッチＳＷ１とを、スイッチＳＷ１２Ｉとして兼用した構成となっている。このため、表示装置ＤＳＰ３ＧＡは、図２４の表示装置ＤＳＰ３ＧＣのとおり、回路ＣＤ内にスイッチＳＷ１２を設けない構成に変更することができる。
表示装置ＤＳＰ３ＧＣの動作方法は、表示装置ＤＳＰ３Ａの動作方法において、スイッチＳＷ１１をスイッチＳＷ１１Ｉに置き換え、スイッチＳＷ１３をスイッチＳＷ１３Ｉに置き換え、容量Ｃ２を容量Ｃ２Ｉに置き換え、ノードＮ３をノードＮ４に置き換え、配線ＳＷＬ１３を配線ＧＬ１３に置き換え、配線ＳＷＬ１１を配線ＧＬ１１に置き換え、配線ＳＷＬ１２を配線ＧＬ１２に置き換えて説明することができる場合がある。なお、表示装置ＤＳＰ３Ａの配線ＧＬ１が与える信号については、表示装置ＤＳＰ３ＧＣでは考えなくてもよい。
本実施の形態で説明したとおり、図１の表示装置ＤＳＰ３Ａとその変更例は、画素ＰＸ内の容量Ｃ１と、画素ＰＸ外の容量Ｃ２と、によって、画像データ信号の電位変換を行っている。これにより、発光デバイスＬＤに流れる電流の量を細かく制御することができる。また、電流の量を細かく制御できるため、発光デバイスの領域（発光面）の面積を小さくすることができ、その結果、表示装置の精細度を高くすることができる。また、図１の表示装置ＤＳＰ３Ａとその変更例は、画素ＰＸへの画像データの書き込みの前にトランジスタＭ２のしきい値電圧の補正と、画像データの書き込み時の後にトランジスタＭ２の電界効果移動度の補正と、を行うことができる。発光デバイスＬＤの発光輝度はアノード－カソード間に流れる電流の量によって決まるため、上述した補正を行うことによって、発光デバイスＬＤに適切な量の電流を流すことができ、表示装置の表示品位を高めることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、上記で説明した表示装置ＤＳＰ３Ａとは異なる、本発明の一態様の表示装置について説明する。
＜表示装置の構成例１＞
図２５には、実施の形態１で説明した図２の表示装置ＤＳＰ０に適用できる、画素ＰＸと、回路ＣＤと、のそれぞれの構成例を示している。図２５は表示装置ＤＳＰ４Ａを示し、図１と同様に、画素アレイＡＬＰに含まれる複数の画素ＰＸのうちの１個と、その画素ＰＸに電気的に接続されている、行ドライバ回路ＲＷＤの駆動回路ＧＤと、列ドライバ回路ＣＬＭの回路ＣＤ及び駆動回路ＳＤと、を抜粋して示している。
図２５の表示装置ＤＳＰ４Ａにおいて、画素ＰＸは、一例として、トランジスタＭ２と、スイッチＳＷ１と、スイッチＳＷ６と、スイッチＳＷＡと、スイッチＳＷＢと、容量Ｃ１と、容量Ｃ３と、発光デバイスＬＤと、を有する。また、回路ＣＤは、スイッチＳＷ１１と、スイッチＳＷ１２と、スイッチＳＷ１３と、容量Ｃ２と、を有する。
なお、図２５に示しているトランジスタＭ２は、図１に示しているトランジスタＭ２に適用できるトランジスタを用いることができる。但し、図２５のトランジスタＭ２は、バックゲートを有する点で、図１のトランジスタＭ２と異なっている。
また、図２５に示しているスイッチＳＷ１、スイッチＳＷ６、スイッチＳＷＡ、スイッチＳＷＢ、スイッチＳＷ１１、スイッチＳＷ１２、及びスイッチＳＷ１３には、図１に示しているスイッチＳＷ１、スイッチＳＷ６、スイッチＳＷ１１、スイッチＳＷ１２、及びスイッチＳＷ１３に適用できるスイッチを用いることができる。
また、本明細書等では、図２５に示すスイッチＳＷ１、スイッチＳＷ６、スイッチＳＷＡ、スイッチＳＷＢ、スイッチＳＷ１１、スイッチＳＷ１２、及びスイッチＳＷ１３のそれぞれは、制御端子に高レベル電位が与えられているときにオン状態になり、制御端子に低レベル電位が与えられているときにオフ状態になるものとする。
発光デバイスＬＤについては、実施の形態１で説明した発光デバイスＬＤの記載を参照することができる。
画素ＰＸにおいて、スイッチＳＷ１の第１端子は、スイッチＳＷＡの第１端子と、トランジスタＭ２の第１端子と、容量Ｃ１の第１端子と、容量Ｃ３の第１端子と、発光デバイスＬＤのアノードと、に電気的に接続され、スイッチＳＷ１の第２端子は、配線ＳＬに電気的に接続され、スイッチＳＷ１の制御端子は、配線ＧＬ１に電気的に接続されている。また、スイッチＳＷＡの第２端子は、スイッチＳＷ６の第１端子と、トランジスタＭ２のゲートと、容量Ｃ１の第２端子と、に電気的に接続され、スイッチＳＷＡの制御端子は、配線ＧＬＡに電気的に接続されている。また、スイッチＳＷ６の第２端子は、配線ＶＥ６に電気的に接続され、スイッチＳＷ６の制御端子は、配線ＧＬ６に電気的に接続されている。また、トランジスタＭ２の第２端子は、配線ＶＥ２に電気的に接続され、トランジスタＭ２のバックゲートは、容量Ｃ３の第２端子と、スイッチＳＷＢの第１端子と、に電気的に接続されている。また、スイッチＳＷＢの第２端子は、配線ＶＥ５に電気的に接続され、スイッチＳＷＢの制御端子は、配線ＧＬＢに電気的に接続されている。また、発光デバイスＬＤのカソードは、配線ＶＥ０に電気的に接続されている。
なお、本実施の形態では、スイッチＳＷ１の第１端子と、スイッチＳＷＡの第１端子と、トランジスタＭ２の第１端子と、容量Ｃ１の第１端子と、容量Ｃ３の第１端子と、発光デバイスＬＤのアノードと、の電気的な接続点をノードＮ２と呼称する。また、トランジスタＭ２のゲートと、容量Ｃ１の第２端子と、スイッチＳＷＡの第２端子と、スイッチＳＷ６の第１端子と、の電気的な接続点をノードＮ１と呼称する。また、トランジスタＭ２のバックゲートと、容量Ｃ３の第２端子と、スイッチＳＷＢの第１端子と、の電気的な接続点をノードＮＢと呼称する。
回路ＣＤにおいて、容量Ｃ２の第１端子は、配線ＳＬと、スイッチＳＷ１３の第１端子と、に電気的に接続され、容量Ｃ２の第２端子は、スイッチＳＷ１１の第１端子と、スイッチＳＷ１２の第１端子と、に電気的に接続されている。また、スイッチＳＷ１１の第２端子は、配線ＶＥ３に電気的に接続され、スイッチＳＷ１１の制御端子は、配線ＳＷＬ１１に電気的に接続されている。また、スイッチＳＷ１２の第２端子は、駆動回路ＳＤに電気的に接続され、スイッチＳＷ１２の制御端子は、配線ＳＷＬ１２に電気的に接続されている。また、スイッチＳＷ１３の第２端子は、配線ＶＥ４に電気的に接続され、スイッチＳＷ１３の制御端子は、配線ＳＷＬ１３に電気的に接続されている。
なお、本実施の形態では、スイッチＳＷ１１の第１端子と、スイッチＳＷ１２の第１端子と、容量Ｃ２の第２端子と、の電気的な接続点をノードＮ３と呼称する。
配線ＶＥ０、及び配線ＶＥ２乃至配線ＶＥ６のそれぞれは、一例として、定電位を与える配線として機能する。つまり、配線ＶＥ０、及び配線ＶＥ２乃至配線ＶＥ６のそれぞれは、電源線として機能してもよい。配線ＶＥ０、及び配線ＶＥ２乃至配線ＶＥ６のそれぞれが与える定電位は、互いに等しくてもよく、又は互いに異なっていてもよい。又は、配線ＶＥ０、及び配線ＶＥ２乃至配線ＶＥ６のそれぞれが与える電位の一部は、等しく、残りは異なる電位であってもよい。また、配線ＶＥ０、及び配線ＶＥ２乃至配線ＶＥ６は、定電位ではなく、パルス電位を与える配線として機能してもよい。
特に、図２５の画素ＰＸにおいて、配線ＶＥ０は、発光デバイスＬＤのカソードに対して電位を与える配線として機能することが好ましい。また、配線ＶＥ２は、発光デバイスＬＤのアノードに対して電位を与える配線として機能することが好ましい。
なお、図２５の画素ＰＸに備わる発光デバイスＬＤでは、アノードがトランジスタＭ２の第１端子と、スイッチＳＷ１の第１端子と、スイッチＳＷＡの第１端子と、容量Ｃ１の第１端子と、容量Ｃ３の第１端子と、に電気的に接続され、カソードが配線ＶＥ０に電気的に接続されているが、アノードに配線ＶＥ０が電気的に接続され、カソードにトランジスタＭ２の第１端子と、スイッチＳＷ１の第１端子と、スイッチＳＷＡの第１端子と、容量Ｃ１の第１端子と、容量Ｃ３の第１端子と、が電気的に接続されてもよい。この場合、配線ＶＥ０は、発光デバイスＬＤのアノードに対して電位を与える配線として機能し、配線ＶＥ２は、発光デバイスＬＤのカソードに対して電位を与える配線として機能する。
配線ＧＬ１、配線ＧＬ６、配線ＧＬＡ、及び配線ＧＬＢは、図２の配線ＧＬ［１］乃至配線ＧＬ［ｍ］の１本に相当する。つまり、図２５に示す画素ＰＸの回路構成の場合、画素アレイＡＬＰの１行に延設される配線ＧＬの本数は４本となる。
配線ＳＷＬ１１、配線ＳＷＬ１２、及び配線ＳＷＬ１３のそれぞれは、図１に示す配線ＳＷＬ１１、配線ＳＷＬ１２、及び配線ＳＷＬ１３の説明を参照することができる。
＜＜表示装置の動作方法例１＞＞
次に、図２５の表示装置ＤＳＰ４Ａの動作方法の一例について説明する。
図２６（Ａ）乃至図２６（Ｃ）は、表示装置ＤＳＰ４Ａの動作方法の一例を示すタイミングチャートである。具体的には、図２６（Ａ）のタイミングチャートには、期間Ｔ４１乃至期間Ｔ４８のそれぞれにおける、配線ＧＬ１、配線ＧＬ６、配線ＧＬＡ、配線ＧＬＢ、配線ＳＷＬ１１、配線ＳＷＬ１２、配線ＳＷＬ１３、及びノードＮ３の電位の変化を示している。また、図２６（Ｂ）には、期間Ｔ４１乃至期間Ｔ４８のそれぞれにおける、ノードＮ１、及びノードＮ２の電位の変化を示し、図２６（Ｃ）には、期間Ｔ４１乃至期間Ｔ４８のそれぞれにおける、ノードＮ２及びノードＮＢの電位の変化を示している。また、図２６（Ｂ）及び図２６（Ｃ）において、ノードＮ１の電位変化は実線で示し、ノードＮ２の電位変化は一点鎖線で示し、ノードＮＢの電位変化は二点鎖線で示している。
なお、図２６（Ａ）において、Ｈｉｇｈは高レベル電位を示し、Ｌｏｗは低レベル電位を示している。
配線ＶＥ３には、定電位として、Ｖｒｅｆが与えられているものとする。また、配線ＶＥ４には、定電位として、Ｖｉｎｉｔが与えられているものとする。なお、Ｖｒｅｆは、Ｖｉｎｉｔよりも高い電位とすることが好ましい。本動作方法例では、Ｖｒｅｆは、特に断らない限りは、Ｖｉｎｉｔよりも高い電位として説明する。
また、配線ＶＥ２には、定電位として、ＶＡＮが与えられているものとする。また、配線ＶＥ０には、定電位として、ＶＣＴが与えられているものとする。また、ＶＡＮは、ＶＣＴよりも高い電位とする。なお、ＶＡＮは、Ｖｉｎｉｔよりも高い電位とする。
また、Ｖｉｎｉｔ－ＶＣＴの電圧は、発光デバイスＬＤが発光しない電圧とする。つまり、発光デバイスＬＤのしきい値電圧をＶｔｈｅとしたとき、Ｖｉｎｉｔ－ＶＣＴ＜Ｖｔｈｅとなるように、Ｖｉｎｉｔ、ＶＣＴが設定されていることが好ましい。又は、ＶｉｎｉｔとＶＣＴとを互いに等しい電位として、発光デバイスＬＤのアノード－カソード間を０Ｖにしてもよい。又は、ＶｉｎｉｔをＶＣＴよりも低い電位として、発光デバイスＬＤのアノード－カソード間に逆バイアスの電圧（アノードの電位よりもカソードの電位が高い状態）を印加してもよい。
また、トランジスタＭ２のしきい値電圧をＶｔｈとする。なお、Ｖｔｈは、Ｖｒｅｆ－Ｖｉｎｉｔよりも低い電圧とする。
配線ＶＥ５には、定電位として、Ｖｒｅｆ２が与えられているものとする。なお、Ｖｒｅｆ２は、トランジスタＭ２のバックゲート－ソース間電圧がＶｒｅｆ２－Ｖｉｎｉｔであるとき、トランジスタＭ２のしきい値電圧が０Ｖよりも低くなる電位とすることが好ましい。なお、本動作方法例では、特に断らない限りは、Ｖｒｅｆ２は、トランジスタＭ２のバックゲート－ソース間電圧がＶｒｅｆ２－Ｖｉｎｉｔであるとき、トランジスタＭ２のしきい値電圧が０Ｖよりも低くなる電位とする。
また、配線ＶＥ６には、定電位として、Ｖｒｅｆが与えられているものとする。つまり、配線ＶＥ６に与えられる定電位は、配線ＶＥ３に与えられる定電位と等しいことが好ましい。また、そのため、配線ＶＥ３及び配線ＶＥ６は、互いに電気的に接続されている構成とすることが好ましい。又は、配線ＶＥ３及び配線ＶＥ６は、同一の配線である構成とすることが好ましい（この場合、配線ＶＥ３と配線ＶＥ６は互いに符号を入れ換えて説明することができる）。なお、状況によっては、配線ＶＥ６に与えられる定電位は、配線ＶＥ３に与えられる定電位と異なっていてもよい。
なお、Ｖｒｅｆは、一例として、発光デバイスＬＤが発光しない程度の電位とすることが好ましい。具体的には、トランジスタＭ２のゲートの電位がＶｒｅｆであり、かつトランジスタＭ２がオン状態であっても、発光デバイスＬＤのアノード－カソード間電圧は、発光デバイスＬＤのしきい値電圧Ｖｔｈｅよりも低くなることが好ましい。
例えば、トランジスタＭ２がオン状態であり、かつトランジスタＭ２のソース（第１端子）の電位をＶＸとしたとき、トランジスタＭ２のゲート－ソース間電圧Ｖｒｅｆ－ＶＸは、Ｖｔｈよりも高くなる。換言すると、トランジスタＭ２のソース（第１端子）の電位ＶＸは、ＶＸ＜Ｖｒｅｆ－Ｖｔｈを満たしている。また、このとき、発光デバイスＬＤのアノード－カソード間電圧はＶＸ－ＶＣＴとなり、発光デバイスＬＤが発光しない条件としては、ＶＸ－ＶＣＴ＜Ｖｔｈｅとなればよい。換言すると、トランジスタＭ２のソース（第１端子）の電位ＶＸは、ＶＸ＜ＶＣＴ＋Ｖｔｈｅを満たせばよい。
ここで、例えば、ＶｒｅｆとＶＣＴとを互いに等しい電位とした場合、ＶＸ＜Ｖｒｅｆ－Ｖｔｈ、及びＶＸ＜ＶＣＴ＋Ｖｔｈｅより、－Ｖｔｈ＜Ｖｔｈｅが成り立つ。したがって、ＶｒｅｆとＶＣＴとが互いに等しい場合、－Ｖｔｈ＜Ｖｔｈｅが成り立つことで、Ｖｒｅｆは、発光デバイスＬＤが発光しない程度の電位とすることができる。なお、本動作方法例では、特に断らない限りは、ＶｒｅｆとＶＣＴとを互いに等しい電位とする。
配線ＶＥ５には、定電位として、Ｖｒｅｆ２が与えられているものとする。なお、Ｖｒｅｆ２は、トランジスタＭ２のバックゲート－ソース間電圧がＶｒｅｆ２－Ｖｉｎｉｔであるとき、トランジスタＭ２のしきい値電圧Ｖｔｈが０Ｖよりも低くなるような電位とすることが好ましい。
なお、Ｖｒｅｆ２は、一例として、発光デバイスＬＤが発光しない程度の電位とすることが好ましい。具体的には、トランジスタＭ２のバックゲートの電位がＶｒｅｆ２であり、かつトランジスタＭ２のしきい値電圧Ｖｔｈが０Ｖよりも低い状態であっても、発光デバイスＬＤのアノード－カソード間電圧は、発光デバイスＬＤのしきい値電圧Ｖｔｈｅよりも低くなることが好ましい。
例えば、Ｖｒｅｆ２は、ＶＣＴと互いに等しい電位としてもよい。又は、Ｖｒｅｆ２は、Ｖｒｅｆ及びＶＣＴと互いに等しい電位としてもよい。
［期間Ｔ４１よりも前］
期間Ｔ４１よりも前において、配線ＧＬ１、配線ＧＬ６、配線ＧＬＡ、配線ＧＬＢ、配線ＳＷＬ１１、配線ＳＷＬ１２、及び配線ＳＷＬ１３のそれぞれには、低レベル電位が与えられている。そのため、スイッチＳＷ１、スイッチＳＷ６、スイッチＳＷＡ、スイッチＳＷＢ、スイッチＳＷ１１、スイッチＳＷ１２、及びスイッチＳＷ１３のそれぞれの制御端子には、低レベル電位が与えられるため、これらのスイッチのそれぞれは、オフ状態となっている。
また、期間Ｔ４１よりも前において、ノードＮ３の電位は不定としている。そのため、図２６（Ａ）のタイミングチャートの期間Ｔ４１よりも前におけるノードＮ３の電位を、ハッチングとして図示している。
また、トランジスタＭ２のゲート－ソース間電圧が、トランジスタＭ２のしきい値電圧Ｖｔｈよりも高い場合、トランジスタＭ２及び発光デバイスＬＤを介して、配線ＶＥ２－配線ＶＥ０間で電流が流れる。このため、期間Ｔ４１よりも前では、発光デバイスＬＤは発光していることがある。
［期間Ｔ４１］
期間Ｔ４１では、配線ＧＬ１、配線ＧＬＡ、配線ＧＬＢ、配線ＳＷＬ１１、及び配線ＳＷＬ１３に高レベル電位が与えられている。これにより、スイッチＳＷ１、スイッチＳＷＡ、スイッチＳＷＢ、スイッチＳＷ１１、及びスイッチＳＷ１３のそれぞれの制御端子には、高レベル電位が与えられるため、これらのスイッチのそれぞれは、オン状態となる。
スイッチＳＷ１、スイッチＳＷ１３、及びスイッチＳＷＡのそれぞれがオン状態となっているため、トランジスタＭ２の第１端子、トランジスタＭ２のゲート、容量Ｃ１の第１端子、容量Ｃ１の第２端子、容量Ｃ３の第１端子、及び発光デバイスＬＤのアノードのそれぞれと配線ＶＥ４との間が導通状態となる。このため、トランジスタＭ２のゲート、及び容量Ｃ１の第２端子（ノードＮ１）と、トランジスタＭ２の第１端子、容量Ｃ１の第１端子、容量Ｃ３の第１端子、及び発光デバイスＬＤのアノード（ノードＮ２）と、には配線ＶＥ４からの電位Ｖｉｎｉｔが与えられる（図２６（Ｂ）及び図２６（Ｃ）参照）。
また、スイッチＳＷＢがオン状態となっているため、トランジスタＭ２のバックゲート、及び容量Ｃ３の第２端子のそれぞれと配線ＶＥ５との間が導通状態となる。このため、トランジスタＭ２のバックゲート及び容量Ｃ３の第２端子（ノードＮＢ）には、配線ＶＥ５からの電位Ｖｒｅｆ２が与えられる（図２６（Ｃ）参照）。
また、このとき、発光デバイスＬＤのアノードには、配線ＶＥ４からの電位Ｖｉｎｉｔが与えられているため、発光デバイスＬＤのアノード－カソード間の電圧は、Ｖｉｎｉｔ－ＶＣＴとなる。上述したとおり、発光デバイスＬＤのアノード－カソード間の電圧がＶｉｎｉｔ－ＶＣＴであるとき、発光デバイスＬＤは、発光しない（発光デバイスＬＤのアノード－カソード間には電流が流れない）。
スイッチＳＷＡがオン状態となっているため、トランジスタＭ２の第１端子とトランジスタＭ２のゲートとの間は導通状態となっている。このため、トランジスタＭ２のゲート－ソース間電圧は０Ｖである。また、トランジスタＭ２のバックゲート－ソース間電圧は、Ｖｒｅｆ２－Ｖｉｎｉｔとなっているため、トランジスタＭ２のしきい値電圧Ｖｔｈは０Ｖよりも低くなる。このため、トランジスタＭ２はオン状態となる。また、トランジスタＭ２がオン状態となることで、トランジスタＭ２とスイッチＳＷ１とスイッチＳＷ１３とを介する、配線ＶＥ２と配線ＶＥ４との間で電流が流れる。
また、スイッチＳＷ１１がオン状態となっているため、容量Ｃ２の第２端子、及びスイッチＳＷ１２の第１端子のそれぞれと配線ＶＥ３との間が導通状態となる。このため、容量Ｃ２の第２端子、及びスイッチＳＷ１２の第１端子（ノードＮ３）には、配線ＶＥ３からの電位Ｖｒｅｆが与えられる（図２６（Ａ）参照）。
このとき、容量Ｃ２の第１端子－第２端子間の電圧は、Ｖｒｅｆ－Ｖｉｎｉｔとなる。
なお、図２６（Ａ）のタイミングチャートの期間Ｔ４１では、同じタイミングで配線ＧＬ１、配線ＧＬＡ、配線ＧＬＢ、配線ＳＷＬ１１、及び配線ＳＷＬ１３のそれぞれに高レベル電位が入力されているが、期間Ｔ４１内であれば、配線ＧＬ１、配線ＧＬＡ、配線ＧＬＢ、配線ＳＷＬ１１、及び配線ＳＷＬ１３のそれぞれに高レベル電位が入力されるタイミングは、互いに異なっていてもよい。
［期間Ｔ４２］
期間Ｔ４２では、配線ＳＷＬ１３に低レベル電位が与えられている。これにより、スイッチＳＷ１３の制御端子には、低レベル電位が与えられるため、スイッチＳＷ１３は、オフ状態となる。このため、トランジスタＭ２の第１端子、トランジスタＭ２のゲート、容量Ｃ１の第１端子、容量Ｃ１の第２端子、容量Ｃ３の第１端子、及び発光デバイスＬＤのアノードのそれぞれ（ノードＮ２）と、配線ＶＥ４と、の間が非導通状態となる。
ところで、上述したとおり、スイッチＳＷ１３がオフ状態になる直前では、トランジスタＭ２のゲート、及びトランジスタＭ２の第１端子のそれぞれの電位はＶｉｎｉｔとなっているため、トランジスタＭ２のゲート－ソース間電圧は、０Ｖとなる。また、トランジスタＭ２のしきい値電圧Ｖｔｈが０Ｖよりも低くなっているため、トランジスタＭ２はオン状態となる。
期間Ｔ４２において、スイッチＳＷ１３がオフ状態になることで、配線ＶＥ４からトランジスタＭ２の第１端子、及びトランジスタＭ２のゲートへの電位Ｖｉｎｉｔの印加が無くなるため、ノードＮ１及びノードＮ２に供給された負電荷は、トランジスタＭ２の第１端子－第２端子間を介して、配線ＶＥ２に放電される。換言すると、スイッチＳＷ１３がオフ状態になることで、トランジスタＭ２とスイッチＳＷ１とスイッチＳＷ１３を介する、配線ＶＥ２－配線ＶＥ４間に電流が流れなくなるため、ノードＮ１及びノードＮ２には、配線ＶＥ２からの正電荷が供給される。これにより、ノードＮ１及びノードＮ２のそれぞれの電位が上昇する。
ノードＮ１、及びノードＮ２のそれぞれの電位が上昇することで、トランジスタＭ２のバックゲート－ソース間電圧が低くなる。トランジスタＭ２のバックゲート－ソース間電圧の低下によって、トランジスタＭ２のしきい値電圧ＶｔｈがトランジスタＭ２のゲート－ソース間電圧である０Ｖに達したとき、トランジスタＭ２はオフ状態となり、配線ＶＥ２からの正電荷の充電（配線ＶＥ２への負電荷の放電）が止まる。このときのバックゲート－ソース間電圧をΔＶＢとする。また、スイッチＳＷＢはオン状態となっており、ノードＮＢの電位はＶｒｅｆ２であるため、このときのノードＮ１及びノードＮ２のそれぞれの電位はＶｒｅｆ２－ΔＶＢとなる。また、トランジスタＭ２がオフ状態になったとき、配線ＶＥ２からノードＮ１及びノードＮ２への正電荷の充電（ノードＮ１及びノードＮ２から配線ＶＥ２への負電荷の放電）が止まるため、ノードＮ１及びノードＮ２のそれぞれの電位は、Ｖｒｅｆ２－ΔＶＢから変化しない（図２６（Ｂ）及び図２６（Ｃ）参照）。また、トランジスタＭ２がオフ状態となることで、ノードＮ１及びノードＮ２は、フローティング状態となる。
［期間Ｔ４３］
期間Ｔ４３では、配線ＧＬＢに低レベル電位が与えられている。これにより、スイッチＳＷＢの制御端子には低レベル電位が与えられるため、スイッチＳＷＢはオフ状態となる。
スイッチＳＷＢがオフ状態となっているため、容量Ｃ３の第２端子、及びトランジスタＭ２のバックゲートのそれぞれと、配線ＶＥ５との間が非導通状態となる。このとき、ノードＮＢは、フローティング状態となる。また、これにより、容量Ｃ３の第１端子－第２端子間の電圧ΔＶＢを保持することができる。
［期間Ｔ４４］
期間Ｔ４４では、配線ＧＬ６に高レベル電位が与えられている。これにより、スイッチＳＷ６の制御端子には高レベル電位が与えられるため、スイッチＳＷ６はオン状態となる。
スイッチＳＷ６がオン状態となっているため、トランジスタＭ２の第１端子、トランジスタＭ２のゲート、容量Ｃ１の第１端子、容量Ｃ１の第２端子、容量Ｃ３の第１端子、及び発光デバイスＬＤのアノードのそれぞれ（ノードＮ１及びノードＮ２）と、配線ＶＥ６と、の間が導通状態となる。このため、トランジスタＭ２のゲート、及び容量Ｃ１の第２端子（ノードＮ１）と、トランジスタＭ２の第１端子、容量Ｃ１の第１端子、容量Ｃ３の第１端子、及び発光デバイスＬＤのアノード（ノードＮ２）には配線ＶＥ６からの電位Ｖｒｅｆが与えられる（図２６（Ｂ）及び図２６（Ｃ）参照）。つまり、ノードＮ１、ノードＮ２、及び配線ＳＬのそれぞれの電位がＶｒｅｆ２－ΔＶＢからＶｒｅｆに変化する。
また、トランジスタＭ２のバックゲート及び容量Ｃ３の第２端子のそれぞれ（ノードＮＢ）は、フローティング状態となっているため、容量Ｃ３における容量結合により、ノードＮ２の電位変化に伴って、ノードＮＢの電位も変化する。なお、容量Ｃ３の容量結合による、ノードＮＢの電位の変化量は、容量Ｃ３の静電容量、トランジスタＭ２のゲート容量、及びスイッチＳＷＢに係る寄生容量によって決まる。なお、本動作方法例では、簡易的に説明するため、ここでのノードＮＢの電位の変化量は、ノードＮ２の電位の変化量と等しいものとする。つまり、ノードＮ２の電位の変化量はＶｒｅｆ－（Ｖｒｅｆ２－ΔＶＢ）であるため、ノードＮＢの電位の変化量もＶｒｅｆ－（Ｖｒｅｆ２－ΔＶＢ）となる。これは、ノードＮＢの周辺における容量結合係数が１である場合に相当する。また、図２６（Ｂ）及び図２６（Ｃ）では、ΔＶＲＤＹ＝Ｖｒｅｆ－（Ｖｒｅｆ２－ΔＶＢ）としている。上記より、ノードＮＢの電位は、Ｖｒｅｆ２からＶｒｅｆ＋ΔＶＢに変化する。
また、上述したとおり、ノードＮＢの電位の変化量は、ノードＮ２の電位の変化量と等しくしているため、ノードＮＢ及びノードＮ２のそれぞれの電位の変化の前後において、トランジスタＭ２のバックゲート－ソース間電圧はΔＶＢのまま変化しない。つまり、期間Ｔ４４において、ノードＮＢ及びノードＮ２のそれぞれの電位の変化によって、トランジスタＭ２のしきい値電圧Ｖｔｈは変化しない。
ところで、期間Ｔ４４において、スイッチＳＷ１及びスイッチＳＷ６のそれぞれがオン状態となっているため、容量Ｃ２の第１端子と配線ＶＥ６との間が導通状態となる。このため、配線ＳＬ及び容量Ｃ２の第１端子には配線ＶＥ６からの電位Ｖｒｅｆが与えられる。つまり、配線ＳＬ及び容量Ｃ２の第１端子の電位がＶｒｅｆ２－ΔＶＢからＶｒｅｆに変化する。一方、容量Ｃ２の第２端子（ノードＮ３）には、期間Ｔ４４よりも前から、配線ＶＥ３からの電位Ｖｒｅｆが与えられているため、配線ＳＬ及び容量Ｃ２の第１端子のそれぞれの電位がＶｒｅｆ２－ΔＶＢからＶｒｅｆへ変化する期間であっても、容量Ｃ２の第２端子（ノードＮ３）の電位はＶｒｅｆのまま変化しない。このため、容量Ｃ３の第１端子－第２端子間の電圧は０Ｖとなる。
なお、期間Ｔ４４において、トランジスタＭ２の第１端子とトランジスタＭ２のゲートとの間は導通状態となっているため、ゲート－ソース間電圧は、期間Ｔ４３から引き続き０Ｖとなる。また、トランジスタＭ２のしきい値電圧Ｖｔｈは０Ｖとなっているため、期間Ｔ４４でのトランジスタＭ２はオフ状態となっている。
［期間Ｔ４５］
期間Ｔ４５では、配線ＧＬＡ及び配線ＳＷＬ１１のそれぞれに低レベル電位が与えられている。これにより、スイッチＳＷＡ及びスイッチＳＷ１１のそれぞれの制御端子には低レベル電位が与えられるため、スイッチＳＷＡ及びスイッチＳＷ１１のそれぞれはオフ状態となる。
スイッチＳＷＡがオフ状態となっているため、トランジスタＭ２のゲート及び容量Ｃ１の第２端子のそれぞれ（ノードＮ１）と、トランジスタＭ２の第１端子、容量Ｃ１の第１端子、容量Ｃ３の第１端子、及び発光デバイスＬＤのアノードのそれぞれ（ノードＮ２）との間が非導通状態となる。なお、このとき、スイッチＳＷ６はオン状態であるため、トランジスタＭ２のゲート及び容量Ｃ１の第２端子のそれぞれ（ノードＮ１）には、期間Ｔ４４から引き続き、配線ＶＥ６からの電位Ｖｒｅｆが与えられる。
また、期間Ｔ４５では、スイッチＳＷ１３はオフ状態となっている。また、発光デバイスＬＤのアノード－カソード間の電圧がＶｒｅｆ－ＶＣＴ（＝０）であるため、発光デバイスＬＤのアノード－カソード間には電流が流れない（発光デバイスＬＤが発光しない）。このため、トランジスタＭ２の第１端子、容量Ｃ１の第１端子、容量Ｃ３の第１端子、及び発光デバイスＬＤのアノードのそれぞれ（ノードＮ２）と、配線ＳＬと、は、フローティング状態となる。
また、スイッチＳＷ１１がオフ状態となっているため、容量Ｃ２の第２端子、及びスイッチＳＷ１２の第１端子のそれぞれと、配線ＶＥ３との間が非導通状態となる。このとき、ノードＮ３は、フローティング状態となる。
［期間Ｔ４６］
期間Ｔ４６では、配線ＧＬ１２に高レベル電位が与えられている。これにより、スイッチＳＷ１２の制御端子には高レベル電位が与えられるため、スイッチＳＷ１２はオン状態となる。
特に、スイッチＳＷ１２がオン状態になったとき、駆動回路ＳＤは、スイッチＳＷ１２を介して、容量Ｃ２の第２端子（ノードＮ３）に対して、画素ＰＸに表示する画像に応じた画像データ信号を送信するものとする。なお、当該画像データ信号は、電位Ｖｄａｔａとする。また、ＶｄａｔａはＶｒｅｆよりも低い電位とする。
このため、ノードＮ３の電位はＶｒｅｆからＶｄａｔａに変化する。また、配線ＳＬ、及びノードＮ２は、フローティング状態となっているため、容量Ｃ２における容量結合により、ノードＮ３の電位変化に伴って、配線ＳＬ及びノードＮ２の電位も変化する。配線ＳＬ、及びノードＮ２の電位の変化量は、例えば、容量Ｃ１の静電容量、容量Ｃ２の静電容量、容量Ｃ３の静電容量、トランジスタＭ２のゲート容量、スイッチＳＷ１に係る寄生容量、スイッチＳＷＢに係る寄生容量、スイッチＳＷ１３に係る寄生容量、発光デバイスＬＤに係る寄生容量、及び配線ＳＬに係る寄生容量によって決まる。本動作方法例では、簡易的に説明するため、配線ＳＬ、及びノードＮ２の電位の変化量は、容量Ｃ１の静電容量、容量Ｃ２の静電容量、容量Ｃ３の静電容量によって定められるものとして説明する。
ノードＮ３の電位がＶｒｅｆからＶｄａｔａに変化したとき、配線ＳＬ及びノードＮ２の電位には、変化量として、ΔＶｄａｔａ＝Ｊ×（Ｖｄａｔａ－Ｖｒｅｆ）が与えられる。なお、Ｊは、容量Ｃ１の静電容量Ｃ１、容量Ｃ２の静電容量Ｃ２、容量Ｃ３の静電容量Ｃ３に応じて定められる定数であって、例えば、ノードＮ１、ノードＮ３、及びノードＮＢのそれぞれがフローティング状態でないとき、Ｊ＝Ｃ２／（Ｃ１＋Ｃ２＋Ｃ３）となる。また、例えば、ノードＮＢのみがフローティング状態であるとき、Ｊ＝Ｃ２／（Ｃ１＋Ｃ２）となる。そのため、配線ＳＬ及びノードＮ２の電位は、Ｖｒｅｆ＋ΔＶｄａｔａとなる。なお、図２６（Ｂ）及び図２６（Ｃ）では、ＶＴＣ＝Ｖｒｅｆ＋ΔＶｄａｔａとしている。また、前述したとおり、Ｖｄａｔａは、Ｖｒｅｆよりも低い電位であるため、ΔＶｄａｔａ＜０であることに注意されたい。
一方、容量Ｃ１の第２端子（ノードＮ１）には、期間Ｔ４６よりも前から、配線ＶＥ６からの電位Ｖｒｅｆが与えられているため、ノードＮ３の電位がＶｒｅｆからＶｄａｔａへ変化する期間であっても、容量Ｃ１の第２端子（ノードＮ１）の電位はＶｒｅｆのまま変化しない。
上記より、期間Ｔ４６におけるトランジスタＭ２のゲート－ソース間電圧をＶｄｒｖ１とすると、Ｖｄｒｖ１＝（ノードＮ１の電位）－（ノードＮ２の電位）＝－ΔＶｄａｔａとなる。なお、－ΔＶｄａｔａ＞０であるため、Ｖｄｒｖ１＞０である。
なお、トランジスタＭ２のバックゲート及び容量Ｃ３の第２端子のそれぞれ（ノードＮＢ）は、フローティング状態となっているため、ノードＮ２の電位が変化することで、容量Ｃ３の容量結合によってノードＮＢの電位も変化する。なお、期間Ｔ４４の説明のとおり、ノードＮＢの電位の変化量は、ノードＮ２の電位の変化量と等しいものとしているため（ノードＮＢの周辺における容量結合係数を１としているため）、結果として、トランジスタＭ２のバックゲート－ソース間電圧はΔＶＢのまま変化しない（トランジスタＭ２のしきい値電圧Ｖｔｈが０Ｖから変化しない）。具体的には、ノードＮ２の電位がＶｒｅｆからＶｒｅｆ＋ΔＶｄａｔａに変化したとき、ノードＮＢの電位は、Ｖｒｅｆ＋ΔＶＢからＶｒｅｆ＋ΔＶＢ＋ΔＶｄａｔａに変化する。
ところで、トランジスタＭ２のゲート－ソース間電圧はＶｄｒｖ１であり、トランジスタＭ２のしきい値電圧Ｖｔｈは０Ｖであるため、Ｖｄｒｖ１＞Ｖｔｈとなって、トランジスタＭ２はオン状態となる。これにより、配線ＶＥ２からトランジスタＭ２を介してノードＮ２に電流が流れる。ここで、トランジスタＭ２が飽和領域で動作する場合を考える。トランジスタＭ２の第１端子－第２端子間に流れる電流の量は、トランジスタＭ２のゲート－ソース間電圧ＶＧＳに応じて決まる。具体的には、飽和領域で動作するトランジスタのソース－ドレイン間に流れる電流の量Ｉは、トランジスタのゲート－ソース間電圧ＶＧＳとトランジスタのしきい値電圧Ｖｔｈの差の２乗に比例するため、Ｉ＝ｋμ（ＶＧＳ－Ｖｔｈ）２が成り立つ。但し、ｋはトランジスタの構造に依存する比例定数であり、μはトランジスタの電界効果移動度である。上記の式のＶＧＳにトランジスタＭ２のゲート－ソース間電圧Ｖｄｒｖ１を代入し、かつＶｔｈに０Ｖを代入することで、Ｉ＝ｋμ（－ΔＶｄａｔａ）２＝ｋμ（ΔＶｄａｔａ）２となり、トランジスタＭ２に流れる電流の量Ｉは、しきい値電圧Ｖｔｈに依存せず、ΔＶｄａｔａによって定められる。
また、期間Ｔ４６では、発光デバイスＬＤのアノード－カソード間の電圧は、Ｖｔｈｅよりも低いため、発光デバイスＬＤは発光しない（発光デバイスＬＤのアノード－カソード間に電流は流れない）。このため、配線ＳＬ及びノードＮ２には、配線ＶＥ２からトランジスタＭ２を介して正電荷が供給されるため、ノードＮ２の電位が上昇する。
なお、期間Ｔ４６において、容量Ｃ１の第２端子と配線ＶＥ６との間は導通状態となっており、また、容量Ｃ２の第２端子と駆動回路ＳＤとの間が導通状態となっているため、ノードＮ２の電位の変化によって、ノードＮ１、及びノードＮ３のそれぞれの電位は変化しない。
期間Ｔ４６でのノードＮ２の電位の上昇によって、トランジスタＭ２の電界効果移動度の補正が行われる。具体的には、期間Ｔ４６でスイッチＳＷ１２がオン状態になってから、後述する期間Ｔ４７でスイッチＳＷ１、スイッチＳＷ６、及びスイッチＳＷ１２がオフ状態になるまでの間にノードＮ２の電位が上昇して、トランジスタＭ２のゲート－ソース間電圧Ｖｄｒｖ１が低くなる。図２６（Ｂ）、及び図２６（Ｃ）では、ノードＮ２の電位がＶＴＣ＝Ｖｒｅｆ＋ΔＶｄａｔａになったあとに、ノードＮ２の電位がΔＶμだけ上昇してＶＴＣ＋ΔＶμとなり、トランジスタＭ２のゲート－ソース間電圧がＶｄｒｖ１からＶｄｒｖ２に低下した例を示している。ただし、ΔＶμは、Ｖｒｅｆ＞ＶＴＣ＋ΔＶμ、つまり、－ΔＶｄａｔａ＞ΔＶμ＞０を満たす電位とする。つまりトランジスタＭ２のゲート－ソース間電圧が低下して、トランジスタＭ２のソース－ドレイン間に流れる電流の量が小さくなることで、トランジスタＭ２の電界効果移動度の補正が行われる。
なお、本動作方法例では、期間Ｔ４６でスイッチＳＷ１２がオン状態になってから、後述する期間Ｔ４７でスイッチＳＷ１、スイッチＳＷ６、及びスイッチＳＷ１２がオフ状態になるまでを、電界効果移動度の補正期間と呼称する。
また、電界効果移動度の補正については、実施の形態１の図４の説明を参照することができる。
複数の画素ＰＸに含まれているトランジスタＭ２のそれぞれの電界効果移動度にばらつきがあっても、上述したとおり、電界効果移動度の補正期間を設けることによって、電界効果移動度のばらつきによる、トランジスタＭ２のソース－ドレイン間電流の量のばらつきを低減することができる。
なお、電界効果移動度の補正期間において、トランジスタＭ２のバックゲート及び容量Ｃ３の第２端子のそれぞれ（ノードＮＢ）は、フローティング状態となっているため、ノードＮ２の電位が変化することで、容量Ｃ３の容量結合によってノードＮＢの電位も変化する。なお、期間Ｔ４４の説明のとおり、ノードＮＢの電位の変化量は、ノードＮ２の電位の変化量と等しいものとしているため（ノードＮＢの周辺における容量結合係数を１としているため）、結果として、トランジスタＭ２のバックゲート－ソース間電圧はΔＶＢのまま変化しない（トランジスタＭ２のしきい値電圧Ｖｔｈが０Ｖから変化しない）。具体的には、ノードＮ２の電位がＶＴＣからＶＴＣ＋ΔＶμに変化したとき、ノードＮＢの電位は、Ｖｒｅｆ＋ΔＶＢ＋ΔＶｄａｔａ＝ＶＴＣ＋ΔＶＢからＶｒｅｆ＋ΔＶＢ＋ΔＶｄａｔａ＋ΔＶμ＝ＶＴＣ＋ΔＶＢ＋ΔＶμに変化する。
［期間Ｔ４７］
期間Ｔ４７では、配線ＧＬ１、配線ＧＬ６、及び配線ＳＷＬ１２のそれぞれに低レベル電位が与えられている。これにより、スイッチＳＷ１、スイッチＳＷ６、及びスイッチＳＷ１２のそれぞれの制御端子には低レベル電位が与えられるため、スイッチＳＷ１、スイッチＳＷ６、及びスイッチＳＷ１２はオフ状態となる。
スイッチＳＷ１がオフ状態となっているため、トランジスタＭ２の第１端子、容量Ｃ１の第１端子、容量Ｃ３の第１端子、及び発光デバイスＬＤのアノードのそれぞれ（ノードＮ２）と、配線ＳＬとの間が非導通状態となる。また、スイッチＳＷ６がオフ状態となっているため、トランジスタＭ２のゲート及び容量Ｃ１の第２端子のそれぞれと、配線ＶＥ６との間が非導通状態となる。また、スイッチＳＷ１２がオフ状態となっているため、容量Ｃ２の第２端子及びスイッチＳＷ１１の第１端子のそれぞれと、駆動回路ＳＤとの間が非導通状態となる。
また、トランジスタＭ２のゲート－ソース間電圧はＶｄｒｖ２＝Ｖｒｅｆ－ＶＴＣ－ΔＶμ＝－ΔＶｄａｔａ－ΔＶμである。－ΔＶｄａｔａ＞ΔＶμ＞０であり、トランジスタＭ２のしきい値電圧Ｖｔｈは０Ｖであるため、トランジスタＭ２は、オン状態となっている。
このため、トランジスタＭ２及び発光デバイスＬＤを介して、配線ＶＥ２と配線ＶＥ０との間に電流が流れる。
このとき、配線ＶＥ２と配線ＶＥ０との間の電圧ＶＡＮ－ＶＣＴは、トランジスタＭ２と、発光デバイスＬＤと、で分圧される。本動作方法例では、期間Ｔ４７の動作によって、トランジスタＭ２の第１端子（ノードＮ２）の電位は、ＶＴＣ＋ΔＶμからＶＳに昇圧されるものとする（図２６（Ｂ）、及び図２６（Ｃ）参照）。
また、トランジスタＭ２の第１端子（ノードＮ２）の電位がＶＴＣ＋ΔＶμからＶＳに昇圧することにより、容量Ｃ１の容量結合によって、トランジスタＭ２のゲート（ノードＮ１）の電位も変化する。本動作方法例では、期間Ｔ４７の動作によって、トランジスタＭ２のゲート（ノードＮ１）の電位は、ＶｒｅｆからＶＧに昇圧されるものとする（図２６（Ｂ）及び図２６（Ｃ）参照）。
なお、上述した容量Ｃ１の容量結合による、ノードＮ１の電位の変化量は、容量Ｃ１の静電容量、トランジスタＭ２のゲート容量、スイッチＳＷＡに係る寄生容量、及びスイッチＳＷ６に係る寄生容量によって決まる。なお、本動作方法例では、簡易的に説明するため、ここでのノードＮ１の電位の変化量は、ノードＮ２の電位の変化量と等しいものとする。つまり、ノードＮ２の電位の変化量をΔＶＣ１（＝ＶＳ－（ＶＴＣ＋ΔＶμ））としたとき、ノードＮ１の電位の変化量もΔＶＣ１となる。これは、ノードＮ１の周辺における容量結合係数が１である場合に相当する。
また、ノードＮ１では、ΔＶＣ１＝ＶＧ－Ｖｒｅｆとなるため、この式にノードＮ２の電位の変化量ΔＶＣ＝ＶＳ－（ＶＴＣ＋ΔＶμ）を代入すると、ＶＧ－ＶＳ＝Ｖｒｅｆ－ＶＴＣ－ΔＶμ＝－ΔＶｄａｔａ－ΔＶμ＝Ｖｄｒｖ２が得られる。つまり、期間Ｔ４７におけるスイッチＳＷ１、スイッチＳＷ６、及びスイッチＳＷ１２のそれぞれをオフ状態にする直前と、オフ状態にした後のトランジスタＭ２のゲート－ソース間電圧は、互いに等しい。
また、トランジスタＭ２のバックゲート及び容量Ｃ３の第２端子のそれぞれ（ノードＮＢ）は、フローティング状態となっているため、ノードＮ２の電位が変化することで、容量Ｃ３の容量結合によってノードＮＢの電位も変化する。なお、期間Ｔ４４の説明のとおり、ノードＮＢの電位の変化量は、ノードＮ２の電位の変化量と等しいものとしているため（ノードＮＢの周辺における容量結合係数を１としているため）、結果として、トランジスタＭ２のバックゲート－ソース間電圧はΔＶＢのまま変化しない（トランジスタＭ２のしきい値電圧Ｖｔｈが０Ｖから変化しない）。具体的には、ノードＮ２の電位がＶＴＣ＋ΔＶμからＶＴＣ＋ΔＶμ＋ΔＶＣ１に変化したとき、ノードＮＢの電位は、ＶＴＣ＋ΔＶＢ＋ΔＶμからＶＴＣ＋ΔＶＢ＋ΔＶμ＋ΔＶＣ１に変化する。
上記より、期間Ｔ４１乃至期間Ｔ４７までの動作を行うことで、トランジスタＭ２は、トランジスタＭ２のしきい値電圧Ｖｔｈが０Ｖに補正され、かつトランジスタＭ２の電界効果移動度が補正された電流を生成することができる。
また、発光デバイスＬＤのアノードの電位がＶＳとなるので、発光デバイスＬＤのアノード－カソード間の電圧は、ＶＳ－ＶＣＴとなる。また、発光デバイスＬＤのアノード－カソード間には、トランジスタＭ２のソース－ドレイン間に流れる電流（Ｉ＝ｋμ（ＶＧ－ＶＳ－Ｖｔｈ）２＝ｋμ（ΔＶｄａｔａ＋ΔＶμ）２）が流れるため、発光デバイスＬＤは発光する。発光デバイスＬＤが有機ＥＬ素子である場合、発光デバイスＬＤの発光輝度は、発光デバイスＬＤのアノード－カソード間に流れる電流の量によって決まる。つまり、発光デバイスＬＤの発光輝度は、駆動回路ＳＤから入力される画像データ信号Ｖｄａｔａによって定められる。
ところで、駆動回路ＳＤから出力された画像データ信号Ｖｄａｔａは、回路ＣＤを介することで、Ｖｒｅｆ＋Ｊ×（Ｖｄａｔａ－Ｖｒｅｆ）に変化する。つまり、Ｖｒｅｆ＋Ｊ×（Ｖｄａｔａ－Ｖｒｅｆ）が画素ＰＸに入力される。ここで、画素の階調レベルの最小値をＶｄａｔａ＿ｍｉｎとし、画素の階調レベルの最大値をＶｄａｔａ＿ｍａｘとして、画像データ信号Ｖｄａｔａが複数の電位Ｖｄａｔａ＿ｍｉｎ乃至Ｖｄａｔａ＿ｍａｘのいずれか一をとる場合を考える。Ｖｄａｔａ＿ｍｉｎ乃至Ｖｄａｔａ＿ｍａｘの複数の電位のそれぞれは、回路ＣＤを介して画素ＰＸに入力されることによって、Ｖｒｅｆ＋Ｊ×（Ｖｄａｔａ＿ｍｉｎ－Ｖｒｅｆ）乃至Ｖｒｅｆ＋Ｊ×（Ｖｄａｔａ＿ｍａｘ－Ｖｒｅｆ）に変化する。
駆動回路ＳＤから出力される画像データ信号Ｖｄａｔａ＿ｍｉｎ乃至Ｖｄａｔａ＿ｍａｘのそれぞれと、回路ＣＤを介して画素ＰＸに入力されるＶｒｅｆ＋Ｊ×（Ｖｄａｔａ＿ｍｉｎ－Ｖｒｅｆ）乃至Ｖｒｅｆ＋Ｊ×（Ｖｄａｔａ＿ｍａｘ－Ｖｒｅｆ）の関係は、図２８（Ａ）のとおりとなる。つまり、駆動回路ＳＤから出力される画像データ信号が、回路ＣＤを介して画素ＰＸに入力されることによって、画像データ信号の電位範囲が狭くなり、かつ画像データ信号の電位の刻み幅も低くなる。これにより、画素ＰＸに入力される画像データ信号の電位を細かく変化させることができるため、トランジスタＭ２のソース－ドレイン間に流れる電流の量を細かく変化させることができる。
また、配線ＶＥ６が与える電位をＶｒｅｆとし、配線ＶＥ３が与える電位をＶｒｅｆＡとし、かつＶｒｅｆＡがＶｒｅｆよりも高い場合、駆動回路ＳＤから出力される画像データ信号Ｖｄａｔａ＿ｍｉｎ乃至Ｖｄａｔａ＿ｍａｘのそれぞれと、回路ＣＤを介して画素ＰＸに入力されるＶｒｅｆ＋Ｊ×（Ｖｄａｔａ＿ｍｉｎ－ＶｒｅｆＡ）乃至Ｖｒｅｆ＋Ｊ×（Ｖｄａｔａ＿ｍａｘ－ＶｒｅｆＡ）の関係は、図２８（Ｂ）のとおりとなる。また、画像データ信号の電位の刻み幅を低くして、トランジスタＭ２のソース－ドレイン間に流れる電流の量を細かく変化させることができる点については、図２８（Ａ）と同様である。
また、配線ＶＥ６が与える電位をＶｒｅｆとし、配線ＶＥ３が与える電位をＶｒｅｆＡとし、かつＶｒｅｆＡがＶｒｅｆよりも低い場合、駆動回路ＳＤから出力される画像データ信号Ｖｄａｔａ＿ｍｉｎ乃至Ｖｄａｔａ＿ｍａｘのそれぞれと、回路ＣＤを介して画素ＰＸに入力されるＶｒｅｆ＋Ｊ×（Ｖｄａｔａ＿ｍｉｎ－ＶｒｅｆＡ）乃至Ｖｒｅｆ＋Ｊ×（Ｖｄａｔａ＿ｍａｘ－ＶｒｅｆＡ）の関係は、図２８（Ｃ）のとおりとなる。また、画像データ信号の電位の刻み幅を低くして、トランジスタＭ２のソース－ドレイン間に流れる電流の量を細かく変化させることができる点については、図２８（Ａ）、及び図２８（Ｂ）と同様である。
なお、図２６（Ａ）のタイミングチャートの期間Ｔ４７では、配線ＧＬ１、配線ＧＬ６、及び配線ＳＷＬ１２のそれぞれには低レベル電位が、同じタイミングで入力されているが、期間Ｔ３５内であれば、配線ＧＬ１、配線ＧＬ６、及び配線ＳＷＬ１２のそれぞれに電位が入力されるタイミングは、互いに異なっていてもよい。
［期間Ｔ４８］
期間Ｔ４８では、配線ＧＬ１、配線ＧＬ６、配線ＧＬＡ、及び配線ＳＷＬ１１のそれぞれに高レベル電位が与えられている。これにより、スイッチＳＷ１、スイッチＳＷ６、スイッチＳＷＡ、及びスイッチＳＷ１１のそれぞれの制御端子には、高レベル電位が与えられるため、スイッチＳＷ１、スイッチＳＷ６、スイッチＳＷＡ、及びスイッチＳＷ１１のそれぞれはオン状態となる。
スイッチＳＷ１がオン状態となっているため、トランジスタＭ２の第１端子、容量Ｃ１の第１端子、容量Ｃ３の第１端子、及び発光デバイスＬＤのアノードのそれぞれ（ノードＮ２）と、配線ＳＬとの間が導通状態となる。また、スイッチＳＷ６がオン状態となっているため、トランジスタＭ２のゲート及び容量Ｃ１の第２端子のそれぞれ（ノードＮ１）と、配線ＶＥ６との間が導通状態となる。また、スイッチＳＷＡがオン状態となっているため、トランジスタＭ２の第１端子、容量Ｃ１の第１端子、容量Ｃ３の第１端子、及び発光デバイスＬＤのアノードのそれぞれ（ノードＮ２）と、トランジスタＭ２のゲート及び容量Ｃ１の第２端子のそれぞれ（ノードＮ１）と、の間が導通状態となる。これにより、配線ＳＬと、トランジスタＭ２のゲート及び容量Ｃ１の第２端子のそれぞれ（ノードＮ１）と、トランジスタＭ２の第１端子、容量Ｃ１の第１端子、容量Ｃ３の第１端子、及び発光デバイスＬＤのアノードのそれぞれ（ノードＮ２）と、には、配線ＶＥ６からの電位Ｖｒｅｆが与えられる（図２６（Ｂ）及び図２６（Ｃ）参照）。
また、トランジスタＭ２のバックゲート及び容量Ｃ３の第２端子のそれぞれ（ノードＮＢ）は、フローティング状態となっているため、ノードＮ２の電位が変化することで、容量Ｃ３の容量結合によってノードＮＢの電位も変化する。なお、期間Ｔ４４の説明のとおり、ノードＮＢの電位の変化量は、ノードＮ２の電位の変化量と等しいものとしているため（ノードＮＢの周辺における容量結合係数を１としているため）、結果として、トランジスタＭ２のバックゲート－ソース間電圧はΔＶＢのまま変化しない（トランジスタＭ２のしきい値電圧Ｖｔｈが０Ｖから変化しない）。具体的には、ノードＮ２の電位がＶＴＣ＋ΔＶμ＋ΔＶＣ１からＶｒｅｆに変化したとき、ノードＮＢの電位は、ＶＴＣ＋ΔＶＢ＋ΔＶμ＋ΔＶＣ１からＶｒｅｆ＋ΔＶＢに変化する。
このとき、発光デバイスＬＤのアノード－カソード間の電圧は、Ｖｒｅｆ－ＶＣＴとなる。上述したとおり、発光デバイスＬＤのアノード－カソード間の電圧がＶｒｅｆ－ＶＣＴであるとき、発光デバイスＬＤは、発光しない（発光デバイスＬＤのアノード－カソード間には電流が流れない）。
つまり、期間Ｔ４８の動作を行うことで、発光デバイスＬＤの発光を停止することができる。
また、スイッチＳＷ１１がオン状態となっているため、容量Ｃ２の第２端子、及びスイッチＳＷ１２の第１端子のそれぞれと配線ＶＥ３との間が導通状態となる。このため、容量Ｃ２の第２端子、及びスイッチＳＷ１２の第１端子（ノードＮ３）には、配線ＶＥ３からの電位Ｖｒｅｆが与えられる（図２６（Ａ）参照）。
期間Ｔ４８の動作を行うことで、容量Ｃ１の第１端子－第２端子間に保持されたΔＶｄａｔａが消去される。具体的には、期間Ｔ４８におけるノードＮ１、ノードＮ２、ノードＮ３、及びノードＮＢのそれぞれの電位は、期間Ｔ４４においてスイッチＳＷ６がオン状態になったあとのノードＮ１、ノードＮ２、ノードＮ３、及びノードＮＢのそれぞれの電位と等しくなる。また、期間Ｔ４８におけるスイッチＳＷ１、スイッチＳＷ６、スイッチＳＷＡ、スイッチＳＷＢ、スイッチＳＷ１１、スイッチＳＷ１２、及びスイッチＳＷ１３のそれぞれのオン状態・オフ状態は、期間Ｔ４４におけるこれらのスイッチのオン状態・オフ状態と同じである。つまり、期間Ｔ４８の動作を行うことで、期間Ｔ４４におけるスイッチＳＷ６がオン状態になったあとの動作に移行することができる。
このため、期間Ｔ４８の動作の後に、例えば、期間Ｔ４５及び期間Ｔ４６の動作を行うことで、画素ＰＸに別の画像データを書き込むことができ、更にその後に期間Ｔ４７の動作を行うことで、発光デバイスＬＤは、当該画像データに基づいた輝度の光を発することができる。つまり、期間Ｔ４８の動作の後に期間Ｔ４５乃至期間Ｔ４７の動作を繰り返すことで、表示装置ＤＳＰ４Ａは画像（例えば、静止画又は動画）を表示し続けることができる。
また、表示装置ＤＳＰ４Ａにおいて、画素ＰＸに含まれている容量Ｃ３の第１端子と第２端子との間には、トランジスタＭ２のしきい値電圧Ｖｔｈを０Ｖに設定する電位、ΔＶＢが保持されているため、画素ＰＸに画像データを書き込む度に、期間Ｔ４１乃至期間Ｔ４３でのトランジスタＭ２のしきい値電圧の補正を行う必要はなくなる。この点からも、上記のとおり、表示装置ＤＳＰ４Ａは、期間Ｔ４８の動作の後に期間Ｔ４５乃至期間Ｔ４７の動作を繰り返し行って、画像（例えば、静止画、又は動画）を表示し続けることができる。
また、上記では、期間Ｔ４８の動作後は期間Ｔ４４に移行する例を示したが、トランジスタＭ２のしきい値電圧Ｖｔｈを再度補正したい場合は、期間Ｔ４８において、配線ＧＬ６、及び配線ＳＷＬ１２に低レベル電位を与え、配線ＧＬ１、配線ＧＬＡ、配線ＧＬＢ、配線ＳＷＬ１１、及び配線ＳＷＬ１３のそれぞれに高レベル電位を与えればよい。これにより、この場合の期間Ｔ４８におけるノードＮ１、ノードＮ２、ノードＮ３、及びノードＮＢのそれぞれの電位は、期間Ｔ４１においてスイッチＳＷ１、スイッチＳＷＡ、スイッチＳＷＢ、スイッチＳＷ１１、及びスイッチＳＷ１３のそれぞれがオン状態、スイッチＳＷ６、及びスイッチＳＷ１２のそれぞれがオフ状態になったあとのノードＮ１、ノードＮ２、ノードＮ３、及びノードＮＢのそれぞれの電位と等しくなるため、期間Ｔ４８から期間Ｔ４１への移行が可能となる。そして、期間Ｔ４１に移行した後は、期間Ｔ４２及び期間Ｔ４３のそれぞれの動作を行うことで、トランジスタＭ２のしきい値電圧Ｖｔｈを再度補正することができる。
また、上記期間Ｔ４８から期間Ｔ４１への移行では、トランジスタＭ２のしきい値電圧Ｖｔｈの補正の頻度は、自由に決めることができる。また、例えば、表示装置ＤＳＰ４Ａがフレーム周波数６０Ｈｚで動作する場合、しきい値電圧の補正が行われる回数は１秒間につき１回以上６０回以下に設定することができる。また、例えば、表示装置ＤＳＰ４Ａがフレーム周波数１２０Ｈｚで動作する場合、しきい値電圧の補正が行われる回数は１秒間につき１回以上１２０回以下に設定することができる。このため、トランジスタＭ２のしきい値電圧Ｖｔｈの補正は、例えば、画素ＰＸに画像を書き込む度に１回行ってもよいし、表示装置ＤＳＰ４Ａの駆動中において１秒間に１回の頻度で行ってもよい。
表示装置ＤＳＰ４Ａは、上述した期間Ｔ４１乃至期間Ｔ４８の動作を行うことによって、表示装置ＤＳＰ３Ａと同様に、画素ＰＸのトランジスタＭ２は、トランジスタＭ２のしきい値電圧Ｖｔｈに依存せず、かつトランジスタＭ２の電界効果移動度を補正した電流を出力することができ、当該電流を発光デバイスＬＤに供給することができる。
また、上述した期間Ｔ４１乃至期間Ｔ４８の動作を行うことによって、表示装置ＤＳＰ３Ａと同様に、表示装置ＤＳＰ４Ａの画素ＰＸの発光デバイスＬＤに流れる電流の量をより細かく制御することができる。
なお、本発明の一態様の表示装置に係る動作方法は、上述した図２６（Ａ）乃至図２６（Ｃ）の期間Ｔ４１乃至期間Ｔ４８に限定されない。本発明の一態様の表示装置に係る動作方法は、図２６（Ａ）乃至図２６（Ｃ）の期間Ｔ４１乃至期間Ｔ４８に適宜変更がなされたものとしてもよい。
例えば、図２５の表示装置ＤＳＰ４Ａの動作方法である、図２６（Ａ）のタイミングチャートは、図２７に示すタイミングチャートに変更してもよい。図２７のタイミングチャートは、期間Ｔ４２から期間Ｔ４４までの間において、配線ＧＬ１に低レベル電位が入力されている点で、図２６（Ａ）のタイミングチャートと異なっている。
図２６（Ａ）の期間Ｔ４２では、スイッチＳＷ１の制御端子には、配線ＧＬ１からの高レベル電位が入力されているため、スイッチＳＷ１はオン状態となっている。このため、図２６（Ａ）の期間Ｔ４２でのノードＮ１及びノードＮ２の電位変化に伴って、配線ＳＬでの電位変化も起こる。
一方で、図２７の期間Ｔ４２では、スイッチＳＷ１の制御端子には低レベル電位が入力されているため、スイッチＳＷ１はオフ状態となる。このため、図２７の期間Ｔ４２でのノードＮ１及びノードＮ２の電位変化に伴って、配線ＳＬでの電位の変化は起こらない。つまり、図２７の期間Ｔ４２では、配線ＳＬ及び容量Ｃ２の第１端子への電荷の供給は行われないため、ノードＮ１及びノードＮ２への電位変化が、図２６（Ｂ）の期間Ｔ４２よりも早く行われる場合がある。このため、容量Ｃ３への電圧ΔＶＢの書き込みを速くすることができる。
図２７の期間Ｔ４３では、スイッチＳＷ１の制御端子には低レベル電位が入力されて、スイッチＳＷ１はオフ状態となる。また、期間Ｔ４３において、配線ＧＬＢからスイッチＳＷＢに低レベル電位が与えられて、スイッチＳＷＢがオフ状態となる。これにより、容量Ｃ３に書き込まれている電圧ΔＶＢが保持される。
図２７の期間Ｔ４４では、スイッチＳＷ１の制御端子には、配線ＧＬ１からの高レベル電位が入力されているため、スイッチＳＷ１はオン状態となる。また、スイッチＳＷ６の制御端子には、配線ＧＬ６からの高レベル電位が入力されているため、スイッチＳＷ６はオン状態となる。これにより、ノードＮ１、ノードＮ２、及び容量Ｃ２の第１端子には、配線ＶＥ６からの電位Ｖｒｅｆが与えられる。つまり、図２７の期間Ｔ４４の動作によって、ノードＮ１、ノードＮ２、及び容量Ｃ２の第１端子のそれぞれの電位は、図２６（Ｂ）の期間Ｔ４４におけるノードＮ１、ノードＮ２、及び容量Ｃ２の第１端子のそれぞれの電位と同じとなる。
このため、図２７の期間Ｔ４４以降の動作については、図２６（Ａ）の期間Ｔ４４以降の動作を参照する。
上述したとおり、表示装置ＤＳＰ４Ａは、図２７に示すタイミングチャートで動作しても、図２６（Ａ）乃至図２６（Ｃ）のタイミングチャートの動作と同様に、トランジスタＭ２のしきい値電圧Ｖｔｈに依存せず、かつトランジスタＭ２の電界効果移動度を補正した電流を生成することができ、当該電流を発光デバイスＬＤに供給することができる。また、表示装置ＤＳＰ４Ａは、図２７のタイミングチャートの動作を行うことでも、図２６（Ａ）のタイミングチャートの動作と同様に、表示装置ＤＳＰ４Ａの画素ＰＸの発光デバイスＬＤに流れる電流の量を細かく制御することができる。
＜＜表示装置の動作方法例２＞＞
図２６（Ａ）乃至図２６（Ｃ）では、表示装置ＤＳＰ４Ａの画素アレイＡＬＰに含まれる１つの画素ＰＸに関する動作について説明した。ここでは、表示装置ＤＳＰ４Ａの構成を適用した表示装置ＤＳＰ０における画素アレイＡＬＰの全体の動作について説明する。
表示装置ＤＳＰ４Ａの構成を適用した表示装置ＤＳＰ０における画素アレイＡＬＰの全体の動作は、実施の形態１で説明した、表示装置ＤＳＰ３Ａの構成を適用した表示装置ＤＳＰ０における画素アレイＡＬＰの全体の動作と同様とすることができる。つまり、表示装置ＤＳＰ４Ａの構成を適用した表示装置ＤＳＰ０における画素アレイＡＬＰの全体の動作の一例として、図６のタイミングチャートを適用することができる。以下、当該動作については、実施の形態１で説明した、表示装置ＤＳＰ３Ａの構成を適用した表示装置ＤＳＰ０における画素アレイＡＬＰの全体の動作と異なる部分について説明し、それ以外の部分については実施の形態１の説明を参照することができる。
ノードＮ３［１］は、表示装置ＤＳＰ０における回路ＣＤ［１］に含まれるノードＮ３に相当する。同様に、ノードＮ３［２］は、表示装置ＤＳＰ０における回路ＣＤ［２］（図２に図示しない）に含まれるノードＮ３に相当し、ノードＮ３［ｎ］は、表示装置ＤＳＰ０における回路ＣＤ［ｎ］に含まれるノードＮ３に相当する。
また、配線ＧＬ１［１］は、表示装置ＤＳＰ０の画素アレイＡＬＰにおいて１行目に延設されている、図２５の配線ＧＬ１に相当する。同様に、配線ＧＬ１［２］は、表示装置ＤＳＰ０の画素アレイＡＬＰにおいて２行目に延設されている、図２５の配線ＧＬ１に相当し、配線ＧＬ１［ｍ］は、表示装置ＤＳＰ０の画素アレイＡＬＰにおいてｍ行目に延設されている、図２５の配線ＧＬ１に相当する。
また、容量Ｃ１［１，１］は、表示装置ＤＳＰ０の画素アレイＡＬＰに含まれる画素ＰＸ［１，１］が有する、図２５の容量Ｃ１に相当する。同様に、容量Ｃ１［１，２］は、表示装置ＤＳＰ０の画素アレイＡＬＰに含まれる画素ＰＸ［１，２］（図２に図示しない）が有する、図２５の容量Ｃ１に相当し、容量Ｃ１［１，ｎ］は、表示装置ＤＳＰ０の画素アレイＡＬＰに含まれる画素ＰＸ［１，ｎ］が有する、図２５の容量Ｃ１に相当する。以後、容量Ｃ１［ｉ，ｊ］という表記は、表示装置ＤＳＰ０の画素アレイＡＬＰに含まれる画素ＰＸ［ｉ，ｊ］が有する、図２５の容量Ｃ１に相当するものとして扱う。
なお、図６のタイミングチャートにおける期間Ｕ１、期間Ｕ３、及び期間Ｕ６のそれぞれは、所定の行に位置している複数の画素ＰＸに対して、図２６（Ａ）のタイミングチャートの期間Ｔ４１乃至期間Ｔ４５の動作が行われるものとする。また、図６のタイミングチャートにおける期間Ｕ２、期間Ｕ４、及び期間Ｕ７のそれぞれでは、所定の行に位置している複数の画素ＰＸに対して、図２６（Ａ）のタイミングチャートの期間Ｔ４６乃至期間Ｔ４８の動作が行われるものとする。
上記のとおり、期間Ｕ１乃至期間Ｕ７の動作を行うことによって、表示装置ＤＳＰ４Ａの構成を適用した表示装置ＤＳＰ０は、画像を表示することができる。また、期間Ｕ１乃至期間Ｕ７の動作を繰り返す度に、表示装置ＤＳＰ０に表示される画像を更新することができる。
＜＜表示装置のレイアウト例＞＞
図２９は、図２５の表示装置ＤＳＰ４Ａの一部の回路構成の一例を示したレイアウト図（平面図）である。具体的には、図２９は、画素ＰＸのレイアウト図を示している。なお、表示装置ＤＳＰ４Ａの回路ＣＤのレイアウト図は、一例として、図７（Ａ）のレイアウト図を参照することができる。
図２９のレイアウト図では、図２５の画素ＰＸに含まれているスイッチＳＷ１には、トランジスタＭ１を適用し、図２５の画素ＰＸに含まれているスイッチＳＷ６には、トランジスタＭ６を適用し、図２５の画素ＰＸに含まれているスイッチＳＷＡには、トランジスタＭＡを適用し、図２５の画素ＰＸに含まれているスイッチＳＷＢには、トランジスタＭＢを適用している。
また、図２９において、画素ＰＸは、導電体ＢＧＭと、導電体ＧＥＭと、導電体ＳＤＭＢと、導電体ＳＤＭＴと、半導体ＳＭＣと、導電体ＰＬＧと、を有する。なお、図２９には、画素ＰＸに含まれている絶縁体を図示していない。
導電体ＢＧＭは、一例として、半導体ＳＭＣの下方に位置している。また、半導体ＳＭＣは、一例として、導電体ＧＥＭの下方に位置している。また、導電体ＧＥＭは、一例として、導電体ＳＤＭＢの下方に位置している。また、導電体ＳＤＭＢは、一例として、導電体ＳＤＭＴの下方に位置している。つまり、図２９において、回路ＣＤ、及び画素ＰＸは、導電体ＢＧＭ、半導体ＳＭＣ、導電体ＧＥＭ、導電体ＳＤＭＢ、及び導電体ＳＤＭＴの順に形成されている。
導電体ＧＥＭの一部は、一例として、トランジスタＭ１、トランジスタＭ２、トランジスタＭ６、トランジスタＭＡ、及びトランジスタＭＢのそれぞれのゲート（第１ゲートと呼称する場合がある）として機能する。また、導電体ＢＧＭの一部は、一例として、トランジスタＭ２のバックゲート（第２ゲートと呼称する場合がある）として機能する。
導電体ＢＧＭ、半導体ＳＭＣ、導電体ＧＥＭ、導電体ＳＤＭＢ、及び導電体ＳＤＭＴのそれぞれは、例えば、フォトリソグラフィ法を用いて形成することができる。具体的には、例えば、導電体ＧＥＭを形成する場合には、導電体ＧＥＭとなる導電材料をスパッタリング法、ＣＶＤ法、ＰＬＤ法、及びＡＬＤ法から選ばれた一以上の方法を用いて形成し、その後に、フォトリソグラフィ法によって所望のパターンを形成すればよい。また、導電体ＢＧＭ、半導体ＳＭＣ、導電体ＳＤＭＢ、及び導電体ＳＤＭＴについても、上記と同様の方法により形成を行うことができる。
また、導電体ＢＧＭと半導体ＳＭＣとの間、半導体ＳＭＣと導電体ＧＥＭとの間、導電体ＧＥＭと導電体ＳＤＭＢの間、及び導電体ＳＤＭＢと導電体ＳＤＭＴの間には、絶縁体が設けられていてもよい。特に、半導体ＳＭＣと導電体ＧＥＭとの間に設けられる絶縁体は、第１のゲート絶縁膜（フロントゲート絶縁膜と呼称する場合がある）として機能する場合がある。また、導電体ＢＧＭと半導体ＳＭＣとの間に設けられる絶縁体は、第２のゲート絶縁膜（バックゲート絶縁膜と呼称する場合がある）として機能する場合がある。
また、導電体ＢＧＭと導電体ＳＤＭＴとの間、半導体ＳＭＣと導電体ＳＤＭＢとの間、半導体ＳＭＣと導電体ＳＤＭＴとの間、及び導電体ＧＥＭと導電体ＳＤＭＴとの間のそれぞれには、配線、又はプラグとして機能する導電体ＰＬＧが設けられている。導電体ＰＬＧは、例えば、上記の絶縁体に開口部を形成し、当該開口部に導電体ＰＬＧとなる導電材料を埋めることにより、形成される。なお、導電体ＰＬＧの形成後には、導電体ＰＬＧ及び周辺の絶縁体のそれぞれの膜面の高さを揃えるために、化学機械研磨法などを用いた平坦化処理によって平坦化がなされていてもよい。
図２９に図示している、トランジスタＭ１、トランジスタＭ２、トランジスタＭ６、トランジスタＭＡ、及びトランジスタＭＢのそれぞれは、一例として、半導体ＳＭＣと、導電体ＧＥＭと、絶縁体と、導電体ＰＬＧと、のそれぞれの一部を有する。更に、トランジスタＭ２は、一例として、導電体ＢＧＭの一部を有する。
また、図２９に図示している、容量Ｃ１及び容量Ｃ３は、導電体ＳＤＭＢと、導電体ＳＤＭＴと、のそれぞれの一部を有する。また、具体的には、容量Ｃ１及び容量Ｃ３のそれぞれは、導電体ＳＤＭＢと、導電体ＳＤＭＴと、のそれぞれの一部が互いに重なる領域を有する。つまり、容量Ｃ１及び容量Ｃ３のそれぞれにおいて、導電体ＳＤＭＢの一部は、一対の電極の一方として機能し、導電体ＳＤＭＴの一部は、一対の電極の他方として機能する。なお、容量Ｃ１及び容量Ｃ３に含まれる導電体ＳＤＭＢと導電体ＳＤＭＴとの間には、誘電率が高い絶縁体が設けられていることが好ましい。
また、図２９に図示している導電体ＥＣは、一例として、導電体ＳＤＭＢ上に形成されている。導電体ＥＣは、導電体ＳＤＭＴの上方に位置している発光デバイスＬＤ（図２９に図示しない）のアノードと、導電体ＳＤＭＢと、を互いに電気的に接続するための配線、又はプラグとして機能する。
＜＜表示装置の変更例１＞＞
なお、上記で説明した本発明の一態様の表示装置に係る回路ＣＤは、図２５に示す回路ＣＤに限定されない。本発明の一態様に係る回路ＣＤは、適宜変更がなされた図２５の回路ＣＤの構成としてもよい。
例えば、図２５に示す回路ＣＤには、新たに容量を追加してもよい。具体的には、図３０（Ａ）の回路ＣＤに示すとおり、回路ＣＤには容量Ｃ４が設けられており、容量Ｃ４の第１端子は、スイッチＳＷ１３の第１端子と、容量Ｃ２の第１端子と、配線ＳＬと、に電気的に接続されている構成としてもよい。また、容量Ｃ４の第２端子は、配線ＶＥ７に電気的に接続されている。
配線ＶＥ７は、一例として、定電位を与える配線として機能する。つまり、配線ＶＥ７は、電源線として機能してもよい。なお、配線ＶＥ７が与える定電位は、配線ＶＥ０、配線ＶＥ２、配線ＶＥ３乃至配線ＶＥ６のいずれかが与える定電位と等しくてもよく、又は異なっていてもよい。
図３０（Ａ）のとおり、回路ＣＤに容量Ｃ４を加えることによって、図２６（Ａ）のタイミングチャートの期間Ｔ４６における、ノードＮ３の電位変化による、配線ＳＬ及びノードＮ２の電位の変化量を更に小さくすることができる。具体的には、容量Ｃ４の静電容量をＣ４としたとき、ノードＮ３の電位変化による、配線ＳＬ及びノードＮ２の電位の変化量は、ノードＮ３の電位変化に、Ｃ２／（Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４）を乗じた値となる場合がある。但し、ノードＮＢがフローティング状態であるとき、ノードＮ３の電位変化による、配線ＳＬ、及びノードＮ２の電位の変化量は、ノードＮ３の電位変化に、Ｃ２／（Ｃ１＋Ｃ２＋Ｃ４）を乗じた値となる場合がある。
また、図３０（Ａ）では、容量Ｃ４を回路ＣＤの内部に設けたが、容量Ｃ４は、回路ＣＤの外部に設けてもよい。具体的には、例えば、図３１に示す表示装置ＤＳＰ４ＡＡのとおり、配線ＳＬと、容量Ｃ４の第１端子と、が電気的に接続され、配線ＶＥ７と、容量Ｃ４の第２端子と、が電気的に接続されていてもよい。
また、図示しないが、図３１に示している容量Ｃ４及び配線ＶＥ７と同様に、本明細書、図面等で説明している、全ての回路ＣＤにおいて、回路ＣＤに含まれている容量、及び複数のスイッチの一部は、回路ＣＤの外部に設けられていてもよい。つまり、本発明の一態様は、本明細書、図面等に示した回路ＣＤの構成に限定されず、例えば、本明細書、図面などに示した回路ＣＤに含まれている回路素子の一部は、回路ＣＤの外部に設けることができる。
また、例えば、図２５の表示装置ＤＳＰ４Ａの回路ＣＤは、図３０（Ｂ）の回路ＣＤに構成を変更してもよい。図３０（Ｂ）の回路ＣＤは、インバータ回路ＩＮＶを有する点と、スイッチＳＷ１２の制御端子が、配線ＳＷＬ１２ではなく、配線ＳＷＬ１１に電気的に接続されている点と、で図２５の回路ＣＤと異なっている。
図３０（Ｂ）に示す回路ＣＤを、図２５の表示装置ＤＳＰ４Ａに適用することによって、配線ＳＷＬ１２を設ける必要が無くなるため、表示装置ＤＳＰ４Ａの回路面積を低減することができる場合がある。
また、図示しないが、スイッチＳＷ１２として、制御端子に高レベル電位が入力されているときにオフ状態となり、制御端子に低レベル電位が入力されているときにオン状態となる、スイッチを適用する場合、スイッチＳＷ１２の制御端子は、インバータ回路ＩＮＶを介さずに、配線ＳＷＬ１１に電気的に接続してもよい。
＜＜表示装置の変更例２＞＞
なお、上記で説明した本発明の一態様の表示装置の構成は、図２５に示す表示装置ＤＳＰ４Ａに限定されない。本発明の一態様の表示装置は、適宜変更がなされた図２５の表示装置ＤＳＰ４Ａの構成としてもよい。
例えば、表示装置ＤＳＰ４Ａに含まれるそれぞれのスイッチには、図３２に示す表示装置ＤＳＰ４ＡＸのとおり、トランジスタが含まれる構成としてもよい。具体的には、図３２の表示装置ＤＳＰ４ＡＸの画素ＰＸは、スイッチＳＷ１がトランジスタＭ１を有し、スイッチＳＷ６がトランジスタＭ６を有し、スイッチＳＷＡがトランジスタＭＡを有し、スイッチＳＷＢがトランジスタＭＢを有する構成となっている。また、図３２の表示装置ＤＳＰ４ＡＸの回路ＣＤは、スイッチＳＷ１１がトランジスタＭ１１を有し、スイッチＳＷ１２がトランジスタＭ１２を有し、スイッチＳＷ１３がトランジスタＭ１３を有する構成となっている。
なお、表示装置ＤＳＰ４ＡＸに含まれているトランジスタＭ１、トランジスタＭ６、トランジスタＭＡ、トランジスタＭＢ、及びトランジスタＭ１１乃至トランジスタＭ１３から選ばれた一以上は、図８（Ａ）に示すトランジスタＭ２のとおり、バックゲートを有してもよい。また、図３２では、トランジスタＭ１、トランジスタＭ２、トランジスタＭ６、トランジスタＭＡ、トランジスタＭＢ、及びトランジスタＭ１１乃至トランジスタＭ１３のそれぞれは、ｎチャネル型のトランジスタとしているが、トランジスタＭ１、トランジスタＭ２、トランジスタＭ６、トランジスタＭＡ、トランジスタＭＢ、及びトランジスタＭ１１乃至トランジスタＭ１３から選ばれた一以上は、ｐチャネル型のトランジスタとしてもよい。
また、表示装置ＤＳＰ４ＡＸに含まれているトランジスタＭ１、トランジスタＭ２、トランジスタＭ６、トランジスタＭＡ、トランジスタＭＢ、及びトランジスタＭ１１乃至トランジスタＭ１３から選ばれた一以上は、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）としてもよい。また、選ばれなかったトランジスタは、チャネル形成領域に金属酸化物以外の半導体材料を有するトランジスタとしてもよい。金属酸化物以外の半導体材料としては、例えば、シリコンを用いることができる。また、シリコンとしては単結晶シリコン、非晶質シリコン（水素化アモルファスシリコンという場合がある）、微結晶シリコン、または多結晶シリコン（低温多結晶シリコンを含む）を用いることができる。一例として、トランジスタＭ１、トランジスタＭ２、トランジスタＭ６、トランジスタＭＡ、トランジスタＭＢには、ＯＳトランジスタを適用し、トランジスタＭ１１乃至トランジスタＭ１３には、チャネル形成領域にシリコンを有するトランジスタを適用することができる。また、トランジスタＭ１、トランジスタＭ２、トランジスタＭ６、トランジスタＭＡ、トランジスタＭＢ、及びトランジスタＭ１１乃至トランジスタＭ１３から選ばれた一以上は、Ｓｉトランジスタとしてもよい。
なお、図３２では、表示装置ＤＳＰ４ＡＸのスイッチＳＷ１、スイッチＳＷ６、スイッチＳＷＡ、スイッチＳＷＢ、及びスイッチＳＷ１１乃至スイッチＳＷ１３のそれぞれは、１個のトランジスタを有するスイッチとしているが、スイッチＳＷ１、スイッチＳＷ６、スイッチＳＷＡ、スイッチＳＷＢ、及びスイッチＳＷ１１乃至スイッチＳＷ１３から選ばれた一以上は、２個以上のトランジスタを有するスイッチとしてもよい。２個以上のトランジスタを有するスイッチとしては、例えば、アナログスイッチが挙げられる。
また、表示装置ＤＳＰ４ＡＸのスイッチＳＷ１、スイッチＳＷ６、スイッチＳＷＡ、スイッチＳＷＢ、及びスイッチＳＷ１１乃至スイッチＳＷ１３のそれぞれが２個以上のトランジスタを有するスイッチである場合、１個のスイッチに含まれている２個以上のトランジスタは、チャネル形成領域に異なる半導体材料を有するトランジスタとしてもよい。例えば、１個のスイッチには、チャネル形成領域に金属酸化物を有するトランジスタと、チャネル形成領域にシリコンを有するトランジスタと、が含まれていてもよい。
なお、上述したスイッチの説明は、表示装置ＤＳＰ４Ａ、及び表示装置ＤＳＰ４ＡＸが有する各スイッチだけでなく、他の明細書の個所に記載されているスイッチ、及び図面で記載しているスイッチについても同様に適用できるものとする。また、上述したトランジスタの説明は、表示装置ＤＳＰ４Ａ、及び表示装置ＤＳＰ４ＡＸが有するトランジスタだけでなく、他の明細書の個所に記載されているトランジスタ、及び図面で記載しているトランジスタについても同様に適用できるものとする。
＜＜表示装置の変更例３＞＞
次に、表示装置ＤＳＰ４Ａとは異なる、図２の表示装置ＤＳＰ０の一例を図３３に示す。図３３に示す表示装置ＤＳＰ４Ｂは、図２５の表示装置ＤＳＰ４Ａの変更例であって、トランジスタＭ２の第１端子、容量Ｃ１の第１端子、容量Ｃ３の第１端子、スイッチＳＷ１の第１端子、及びスイッチＳＷＡの第１端子のそれぞれと、発光デバイスＬＤのアノードとの間に、スイッチＳＷ７が設けられている点で図２５の表示装置ＤＳＰ４Ａと異なっている。
このため、表示装置ＤＳＰ４Ｂの説明において、表示装置ＤＳＰ４Ａの内容と共通している部分については、表示装置ＤＳＰ４Ａの説明を参照することができる。
表示装置ＤＳＰ４Ｂにおいて、スイッチＳＷ７の第１端子は、スイッチＳＷ１の第１端子と、スイッチＳＷＡの第１端子と、容量Ｃ１の第１端子と、容量Ｃ３の第１端子と、トランジスタＭ２の第１端子と、に電気的に接続されている。また、スイッチＳＷ７の第２端子は、発光デバイスＬＤのアノードに電気的に接続されている。また、スイッチＳＷ７の制御端子は、配線ＧＬ７に電気的に接続されている。
図３３の表示装置ＤＳＰ４Ｂにおいて、配線ＧＬ７は、配線ＧＬ１、配線ＧＬ６、配線ＧＬＡ、及び配線ＧＬＢと共に、図２の配線ＧＬ［１］乃至配線ＧＬ［ｍ］の１本に相当する。つまり、図３３に示す画素ＰＸの回路構成の場合、画素アレイＡＬＰの１行に延設される配線ＧＬの本数は５本となる。
次に、図３３の表示装置ＤＳＰ４Ｂの動作方法の一例について説明する。
図３４は、表示装置ＤＳＰ４Ｂの動作方法の一例を示すタイミングチャートである。具体的には、図３４のタイミングチャートは、図２６（Ａ）のタイミングチャートの変更例であって、図２６（Ａ）のタイミングチャートに、配線ＧＬ７の電位の変化も加えて示したものである。そのため、表示装置ＤＳＰ４Ｂの、配線ＧＬ７の電位の変化以外の動作については、図２６（Ａ）乃至図２６（Ｃ）のタイミングチャートの説明を参照することができる。
期間Ｔ４１乃至期間Ｔ４６、及び期間Ｔ４８において、配線ＧＬ７には、低レベル電位が与えられている。これにより、スイッチＳＷ７の制御端子には、低レベル電位が与えられるため、スイッチＳＷ７はオフ状態となっている。
つまり、期間Ｔ４１乃至期間Ｔ４６、及び期間Ｔ４８では、スイッチＳＷ１の第１端子、スイッチＳＷＡの第１端子、容量Ｃ１の第１端子、容量Ｃ３の第１端子、及びトランジスタＭ２の第１端子（ノードＮ２）のそれぞれと、発光デバイスＬＤのアノードとの間が非導通状態となるため、発光デバイスＬＤのアノードにはノードＮ２の電位が与えられない。また、スイッチＳＷ７がオフ状態となっているため、配線ＶＥ２から、トランジスタＭ２を介して、発光デバイスＬＤのアノードに電流は供給されない。このため、発光デバイスＬＤは発光しない。
また、期間Ｔ４７において、配線ＧＬ７には、高レベル電位が与えられている。これにより、スイッチＳＷ７の制御端子には、高レベル電位が与えられるため、スイッチＳＷ７はオン状態となっている。
つまり、期間Ｔ４７では、トランジスタＭ２の第１端子と発光デバイスＬＤのアノードとの間が導通状態となるため、配線ＶＥ２からトランジスタＭ２を介して発光デバイスＬＤのアノードに電流が供給される。このため、発光デバイスＬＤが発光する。なお当該電流は、図２６（Ａ）乃至図２６（Ｃ）の説明のとおり、トランジスタＭ２のゲート－ソース間電圧に応じて決まる。
上述したとおり、表示装置ＤＳＰ４Ｂを用いることによって、発光デバイスＬＤに電流を供給するか否かを選択することができる。これにより、例えば、期間Ｔ４１乃至期間Ｔ４６において、トランジスタＭ２のしきい値電圧及び電界効果移動度のそれぞれの補正を行うとき、ノードＮ２の電位と配線ＶＥ０が与える電位との差が、発光デバイスＬＤのしきい値電圧Ｖｔｈｅよりも高くなるような動作及び条件であっても、スイッチＳＷ７をオフ状態にすることで、発光デバイスＬＤのアノード－カソード間に電流が流れることを防ぐことができる。つまり、表示装置ＤＳＰ４ＢのトランジスタＭ２のしきい値電圧及び電界効果移動度のそれぞれを補正する期間Ｔ４１乃至期間Ｔ４６において、発光デバイスＬＤのアノード－カソード間に電流が流れることによるノードＮ２の電位の変化を防ぎ、かつ発光デバイスＬＤの発光を防ぐことができる。
なお、本発明の一態様の表示装置の構成は、表示装置ＤＳＰ４Ｂの構成に限定されない。本発明の一態様の表示装置は、適宜変更がなされた図３３の表示装置ＤＳＰ４Ｂの構成としてもよい。
図３３の表示装置ＤＳＰ４Ｂの変更例を、図３５に示す。図３５に示す表示装置ＤＳＰ４ＢＡは、スイッチＳＷ７の第１端子がトランジスタＭ２の第１端子でなく発光デバイスＬＤのカソードに直接電気的に接続されている点と、スイッチＳＷ７の第２端子が配線ＶＥ０に電気的に接続されている点と、で図３３の表示装置ＤＳＰ４Ｂと異なっている。
つまり、表示装置ＤＳＰ４Ｂは、配線ＳＬから配線ＶＥ０までの間の電気的な経路には、スイッチＳＷ１、スイッチＳＷ７、及び発光デバイスＬＤが順に設けられている構成となっており、表示装置ＤＳＰ４ＢＡは、配線ＳＬから配線ＶＥ０までの間の電気的な経路には、スイッチＳＷ１、発光デバイスＬＤ、及びスイッチＳＷ７が順に設けられている構成となっている。
表示装置ＤＳＰ４ＢＡも、表示装置ＤＳＰ４Ｂと同様の動作方法を行うことで、画素ＰＸのトランジスタＭ２のしきい値電圧及び電界効果移動度のそれぞれを補正する期間Ｔ４１乃至期間Ｔ４６において、発光デバイスＬＤのアノード－カソード間に電流が流れることによるノードＮ２の電位の変化を防ぎ、かつ発光デバイスＬＤの発光を防ぐことができる。
図３５の表示装置ＤＳＰ４ＢＡとは異なる、表示装置ＤＳＰ４Ｂの別の変更例を、図３６に示す。図３６に示す表示装置ＤＳＰ４ＢＢは、図３３の表示装置ＤＳＰ４Ｂの変更例であって、発光デバイスＬＤに並列に電気的に接続されるようにスイッチＳＷ９が設けられている点で、表示装置ＤＳＰ４Ｂと異なっている。
スイッチＳＷ９の第１端子は、発光デバイスＬＤのアノードと、スイッチＳＷ７の第２端子と、に電気的に接続されている。また、スイッチＳＷ９の第２端子は、発光デバイスＬＤのアノードと、配線ＶＥ０と、に電気的に接続されている。また、スイッチＳＷ９の制御端子は、配線ＧＬ９に電気的に接続されている。
図３６の表示装置ＤＳＰ４ＢＢにおいて、配線ＧＬ９は、配線ＧＬ１と配線ＧＬ６と配線ＧＬ７と配線ＧＬＡと配線ＧＬＢと共に、図２の配線ＧＬ［１］乃至配線ＧＬ［ｍ］の１本に相当する。つまり、図３６に示す画素ＰＸの回路構成の場合、画素アレイＡＬＰの１行に延設される配線ＧＬの本数は６本となる。
図３６の表示装置ＤＳＰ４ＢＢの動作方法の一例としては、図３４に示したタイミングチャートを参照することができる。また、配線ＧＬ９には、一例として、図３４のタイミングチャートにおいて、配線ＧＬ７に与えられる信号の論理が反転された信号が入力されるものとする。
つまり、図３６の表示装置ＤＳＰ４ＢＡは、実施の形態１で説明した、図１７の表示装置ＤＳＰ３Ｅ、及び図１８の表示装置ＤＳＰ３ＥＡと同様に、発光デバイスＬＤが発光しない期間（例えば、期間Ｔ４１乃至期間Ｔ４６、又は期間Ｔ４８）において、発光デバイスＬＤのアノードに蓄積されている電荷を、スイッチＳＷ９を介して、配線ＶＥ０に排出することができる。
このため、表示装置ＤＳＰ４ＢＡは、スイッチＳＷ９が設けられていない表示装置（例えば、表示装置ＤＳＰ４Ａ、表示装置ＤＳＰ４ＡＡ、表示装置ＤＳＰ４Ｂ、及び表示装置ＤＳＰ４ＢＡ）よりも速く、発光デバイスＬＤのアノードに蓄積されている電荷を放電することができる。これにより、発光デバイスＬＤの発光状態をより早く消光状態に移行することができる。
＜＜表示装置の変更例４＞＞
次に、表示装置ＤＳＰ４Ａ、表示装置ＤＳＰ４ＡＡ、及び表示装置ＤＳＰ４ＡＸ、表示装置ＤＳＰ４Ｂ、表示装置ＤＳＰ４ＢＡ、表示装置ＤＳＰ４ＢＢとは異なる、図２の表示装置ＤＳＰ０の一例を図３７に示す。図３７に示す表示装置ＤＳＰ４Ｃは、図２５の表示装置ＤＳＰ４Ａの変更例であって、画素ＰＸにスイッチＳＷ１３Ｉ及び容量Ｃ２Ｉが設けられている点と、回路ＣＤにスイッチＳＷ１３及び容量Ｃ２が設けられていない点と、で表示装置ＤＳＰ４Ａと異なっている。
このため、表示装置ＤＳＰ４Ｃの説明において、表示装置ＤＳＰ４Ａの内容と共通している部分については、表示装置ＤＳＰ４Ａの説明を参照することができる。
表示装置ＤＳＰ４Ｃにおいて、スイッチＳＷ１３Ｉの第１端子は、スイッチＳＷ１の第１端子と、スイッチＳＷＡの第１端子と、トランジスタＭ２の第１端子と、容量Ｃ１の第１端子と、容量Ｃ３の第１端子と、発光デバイスＬＤのアノードと、に電気的に接続されている。また、スイッチＳＷ１３Ｉの第２端子は、配線ＶＥ４に電気的に接続されている。また、スイッチＳＷ１３Ｉの制御端子は、配線ＧＬ１３に電気的に接続されている。
また、容量Ｃ２Ｉの第１端子は、スイッチＳＷ１の第２端子に電気的に接続されている。また、容量Ｃ２Ｉの第２端子は、配線ＳＬに電気的に接続されている。
また、スイッチＳＷ１１の第１端子は、配線ＳＬと、スイッチＳＷ１２の第１端子と、に電気的に接続されている。
配線ＧＬ１３は、配線ＧＬ１、配線ＧＬ６、配線ＧＬＡ、及び配線ＧＬＢと共に、図２の配線ＧＬ［１］乃至配線ＧＬ［ｍ］の１本に相当する。つまり、図３７に示す画素ＰＸの回路構成の場合、画素アレイＡＬＰの１行に延設される配線ＧＬの本数は５本となる。
なお、表示装置ＤＳＰ４Ｃでは、スイッチＳＷ１の第１端子と、スイッチＳＷ１３Ｉの第１端子と、容量Ｃ１の第１端子と、トランジスタＭ２の第１端子と、発光デバイスＬＤのアノードと、の電気的な接続点をノードＮ２と呼称する。また、スイッチＳＷ１１の第１端子と、スイッチＳＷ１２の第１端子と、容量Ｃ２Ｉの第２端子と、の電気的な接続点をノードＮ３と呼称する。なお、本構成例の表示装置ＤＳＰ４Ｃの場合、ノードＮ３を配線ＳＬに置き換えて説明できる場合がある。
表示装置ＤＳＰ４Ｃにおいて、スイッチＳＷ１３Ｉは、表示装置ＤＳＰ４ＡのスイッチＳＷ１３に相当し、容量Ｃ２Ｉは、表示装置ＤＳＰ４Ａの容量Ｃ２に相当する。また、配線ＧＬ１３は、配線ＳＷＬ１３に相当する。つまり、表示装置ＤＳＰ４Ｃは、表示装置ＤＳＰ４Ａにおいて回路ＣＤに含まれているスイッチＳＷ１３及び容量Ｃ２のそれぞれを、スイッチＳＷ１３Ｉ及び容量Ｃ２Ｉとして画素ＰＸに設けた構成となっている。このため、表示装置ＤＳＰ４Ｃの動作方法は、表示装置ＤＳＰ４Ａの動作方法において、スイッチＳＷ１３をスイッチＳＷ１３Ｉに置き換え、容量Ｃ２を容量Ｃ２Ｉに置き換え、配線ＳＷＬ１３を配線ＧＬ１３に置き換えて説明することができる場合がある。
表示装置ＤＳＰ４Ｃは、表示装置ＤＳＰ４Ａと同様の動作方法を行うことで、画素ＰＸのトランジスタＭ２のしきい値電圧及び電界効果移動度のそれぞれを補正して、画素ＰＸに画像を表示することができる。
図３７の表示装置ＤＳＰ４Ｃの変更例を、図３８に示す。図３８に示す表示装置ＤＳＰ４ＣＡは、スイッチＳＷ１３Ｉの第１端子が、スイッチＳＷ１の第１端子ではなく、スイッチＳＷ１の第２端子と容量Ｃ２Ｉの第１端子とに電気的に接続されている点で、表示装置ＤＳＰ４Ｃと異なっている。
また、図３８の表示装置ＤＳＰ４ＣＡとは異なる、表示装置ＤＳＰ４Ｃの別の変更例を、図３９に示す。図３９に示す表示装置ＤＳＰ４ＣＢは、スイッチＳＷ１３Ｉの第１端子が、スイッチＳＷ１の第１端子及び第２端子ではなく、スイッチＳＷＡの第２端子と容量Ｃ１の第２端子とスイッチＳＷ６の第１端子とトランジスタＭ２のゲートとに電気的に接続されている点で、表示装置ＤＳＰ４Ｃ及び表示装置ＤＳＰ４ＣＡと異なっている。
表示装置ＤＳＰ４ＣＡ及び表示装置ＤＳＰ４ＣＢは、表示装置ＤＳＰ４Ｃと同様の動作方法を行うことで、画素ＰＸのトランジスタＭ２のしきい値電圧及び電界効果移動度のそれぞれを補正して、画素ＰＸに画像を表示することができる。
なお、本発明の一態様の表示装置は、表示装置ＤＳＰ４Ｃ、表示装置ＤＳＰ４ＣＡ、及び表示装置ＤＳＰ４ＣＢの構成に限定されない。本発明の一態様の表示装置は、適宜変更がなされた図３７の表示装置ＤＳＰ４Ｃの構成としてもよい。
図３７の表示装置ＤＳＰ４Ｃの変更例を、図４０に示す。図４０に示す表示装置ＤＳＰ４Ｄは、スイッチＳＷ１の第２端子が容量Ｃ２Ｉの第１端子ではなく配線ＳＬに電気的に接続されている点と、スイッチＳＷ１の第１端子が発光デバイスＬＤのアノードではなく容量Ｃ２Ｉの第２端子に電気的に接続されている点と、容量Ｃ２Ｉの第１端子が発光デバイスＬＤのアノードに電気的に接続されている点と、で図３７の表示装置ＤＳＰ４Ｃと異なっている。
つまり、表示装置ＤＳＰ４Ｃは、配線ＳＬから配線ＶＥ０までの間の電気的な経路には、容量Ｃ２Ｉ、スイッチＳＷ１、及び発光デバイスＬＤが順に設けられている構成となっており、表示装置ＤＳＰ４Ｄは、配線ＳＬから配線ＶＥ０までの間の電気的な経路には、スイッチＳＷ１、容量Ｃ２Ｉ、及び発光デバイスＬＤが順に設けられている構成となっている。
なお、本実施の形態では、図４０の表示装置ＤＳＰ４Ｄにおいて、スイッチＳＷ１の第１端子と、容量Ｃ２Ｉの第２端子と、の間の電気的な接続点をノードＮ４と呼称する。
また、表示装置ＤＳＰ４Ｄにおいて、スイッチＳＷ１３Ｉは、表示装置ＤＳＰ４ＣのスイッチＳＷ１３に相当し、容量Ｃ２Ｉは、表示装置ＤＳＰ４Ｃの容量Ｃ２に相当する。また、配線ＧＬ１３は、配線ＳＷＬ１３に相当する。また、ノードＮ４は、表示装置ＤＳＰ４ＣのノードＮ３に相当する。つまり、表示装置ＤＳＰ４Ｄは、表示装置ＤＳＰ４Ｃにおいて回路ＣＤに含まれているスイッチＳＷ１３及び容量Ｃ２のそれぞれを、スイッチＳＷ１３Ｉ及び容量Ｃ２Ｉとして画素ＰＸに設けた構成となっている。このため、表示装置ＤＳＰ４Ｄの動作方法は、表示装置ＤＳＰ４Ｃの動作方法において、スイッチＳＷ１３をスイッチＳＷ１３Ｉに置き換え、容量Ｃ２を容量Ｃ２Ｉに置き換え、ノードＮ４をノードＮ３に置き換え、配線ＳＷＬ１３を配線ＧＬ１３に置き換えて説明することができる場合がある。
表示装置ＤＳＰ４Ｄも、表示装置ＤＳＰ４Ｃと同様の動作方法を行うことで、画素ＰＸのトランジスタＭ２のしきい値電圧及び電界効果移動度のそれぞれを補正して、画素ＰＸに画像を表示することができる。
図４０の表示装置ＤＳＰ４Ｄの変更例を、図４１に示す。図４１に示す表示装置ＤＳＰ４ＤＡは、スイッチＳＷ１３Ｉの第１端子が、容量Ｃ２Ｉの第１端子ではなく、スイッチＳＷＡの第２端子と容量Ｃ１の第２端子とスイッチＳＷ６の第１端子とトランジスタＭ２のゲートとに電気的に接続されている点で、表示装置ＤＳＰ４Ｄと異なっている。
表示装置ＤＳＰ４ＤＡは、表示装置ＤＳＰ４Ｄと同様の動作方法を行うことで、画素ＰＸのトランジスタＭ２のしきい値電圧及び電界効果移動度のそれぞれを補正して、画素ＰＸに画像を表示することができる。
また、図４１の表示装置ＤＳＰ４ＤＡとは異なる、図４０の表示装置ＤＳＰ４Ｄの変更例を図４２に示す。図４２に示す表示装置ＤＳＰ４ＤＢは、画素ＰＸにスイッチＳＷ１１Ｉが設けられている点と、回路ＣＤにスイッチＳＷ１１が設けられていない点と、で表示装置ＤＳＰ４Ｄと異なっている。つまり、図４２に示す表示装置ＤＳＰ４ＤＢは、画素ＰＸにスイッチＳＷ１１ＩとスイッチＳＷ１３Ｉと容量Ｃ２Ｉとが設けられている点と、回路ＣＤにスイッチＳＷ１１とスイッチＳＷ１３と容量Ｃ２とが設けられていない点と、で表示装置ＤＳＰ４Ｄと異なっている。
表示装置ＤＳＰ４ＤＢにおいて、スイッチＳＷ１１Ｉの第１端子は、スイッチＳＷ１の第１端子と、容量Ｃ２Ｉの第２端子と、に電気的に接続されている。また、スイッチＳＷ１１Ｉの第２端子は、配線ＶＥ３に電気的に接続されている。また、スイッチＳＷ１１Ｉの制御端子は、配線ＧＬ１１に電気的に接続されている。
また、容量Ｃ２Ｉの第１端子は、スイッチＳＷ１３Ｉの第１端子と、容量Ｃ１の第１端子と、容量Ｃ３の第１端子と、トランジスタＭ２の第１端子と、発光デバイスＬＤのアノードと、に電気的に接続されている。また、スイッチＳＷ１の第２端子は、配線ＳＬに電気的に接続されている。
また、スイッチＳＷ１２の第１端子は、配線ＳＬに電気的に接続されている。
配線ＧＬ１１は、配線ＧＬ１、配線ＧＬ６、配線ＧＬ１３、配線ＧＬＡ、及び配線ＧＬＢと共に、図２の配線ＧＬ［１］乃至配線ＧＬ［ｍ］の１本に相当する。つまり、図４２に示す画素ＰＸの回路構成の場合、画素アレイＡＬＰの１行に延設される配線ＧＬの本数は６本となる。
表示装置ＤＳＰ４ＤＢにおいて、スイッチＳＷ１３Ｉは、表示装置ＤＳＰ４ＣのスイッチＳＷ１３に相当し、容量Ｃ２Ｉは、表示装置ＤＳＰ４Ｃの容量Ｃ２に相当する。また、配線ＧＬ１３は、配線ＳＷＬ１３に相当する。また、スイッチＳＷ１１Ｉは、表示装置ＤＳＰ４ＣのスイッチＳＷ１１に相当する。また、配線ＧＬ１１は、配線ＳＷＬ１１に相当する。また、ノードＮ４は、表示装置ＤＳＰ４ＣのノードＮ３に相当する。つまり、表示装置ＤＳＰ４ＤＢは、表示装置ＤＳＰ４Ｃにおいて回路ＣＤに含まれているスイッチＳＷ１１、スイッチＳＷ１３及び容量Ｃ２のそれぞれを、スイッチＳＷ１１Ｉ、スイッチＳＷ１３Ｉ及び容量Ｃ２Ｉとして画素ＰＸに設けた構成となっている。このため、表示装置ＤＳＰ４ＤＢの動作方法は、表示装置ＤＳＰ４Ｃの動作方法において、スイッチＳＷ１１をスイッチＳＷ１１Ｉに置き換え、スイッチＳＷ１３をスイッチＳＷ１３Ｉに置き換え、容量Ｃ２を容量Ｃ２Ｉに置き換え、ノードＮ３をノードＮ４に置き換え、配線ＳＷＬ１３を配線ＧＬ１３に置き換え、配線ＳＷＬ１１を配線ＧＬ１１に置き換えて説明することができる場合がある。
また、表示装置ＤＳＰ４ＤＢにおいて、スイッチＳＷ１３Ｉの第１端子は、容量Ｃ２Ｉの第１端子ではなく、図４１の表示装置ＤＳＰ４ＤＡと同様に、スイッチＳＷＡの第２端子と容量Ｃ１の第２端子とスイッチＳＷ６の第１端子とトランジスタＭ２のゲートとに電気的に接続されていてもよい。つまり、表示装置ＤＳＰ４ＤＢは、図４３に示す表示装置ＤＳＰ４ＤＢＡのとおり、配線ＶＥ４からノードＮ４までの間の電気的な経路には、スイッチＳＷ１３Ｉ、スイッチＳＷＡ、及び容量Ｃ２Ｉが順に設けられている構成に変更してもよい。
表示装置ＤＳＰ４ＤＢ、及び表示装置ＤＳＰ４ＤＢＡは、表示装置ＤＳＰ４Ｃと同様の動作方法を行うことで、画素ＰＸのトランジスタＭ２のしきい値電圧及び電界効果移動度のそれぞれを補正して、画素ＰＸに画像を表示することができる。
また、表示装置ＤＳＰ４Ａの動作方法例で説明したとおり、配線ＶＥ３と配線ＶＥ６のそれぞれが与える電位は互いに等しくすることができる。この場合、配線ＶＥ３と配線ＶＥ６は、１本の配線としてまとめてもよい。一例として、図４４には、表示装置ＤＳＰ４ＤＢにおいて、配線ＶＥ３と配線ＶＥ６を１本の配線ＶＥ３にまとめた構成の表示装置ＤＳＰ４ＤＣを示している。
また、表示装置ＤＳＰ４ＤＣにおいて、スイッチＳＷ１３Ｉの第１端子は、容量Ｃ２Ｉの第１端子ではなく、図４１の表示装置ＤＳＰ４ＤＡと同様に、スイッチＳＷＡの第２端子と容量Ｃ１の第２端子とスイッチＳＷ６の第１端子とトランジスタＭ２のゲートとに電気的に接続されていてもよい。つまり、表示装置ＤＳＰ４ＤＣは、図４５に示す表示装置ＤＳＰ４ＤＣＡのとおり、配線ＶＥ４からノードＮ４までの間の電気的な経路には、スイッチＳＷ１３Ｉ、スイッチＳＷＡ、及び容量Ｃ２Ｉが順に設けられている構成に変更してもよい。
図４２の表示装置ＤＳＰ４ＤＢとは異なる、表示装置ＤＳＰ４Ｄの別の変更例を、図４６に示す。図４６に示す表示装置ＤＳＰ４ＤＤは、図４２の表示装置ＤＳＰ４ＤＢの更なる変更例であって、回路ＣＤにスイッチＳＷ１２が設けられていない点で表示装置ＤＳＰ４ＤＢと異なっている。つまり、図４６に示す表示装置ＤＳＰ４ＤＤは、画素ＰＸにスイッチＳＷ１１Ｉ、スイッチＳＷ１２Ｉ、スイッチＳＷ１３Ｉ、及び容量Ｃ２Ｉが設けられている点と、列ドライバ回路ＣＬＭに回路ＣＤが設けられていない点と、で表示装置ＤＳＰ４Ｄと異なっている。
なお、便宜上、表示装置ＤＳＰ４ＤＤでは、表示装置ＤＳＰ４ＤＢのスイッチＳＷ１をスイッチＳＷ１２Ｉと表記し、また、表示装置ＤＳＰ４ＤＢの配線ＧＬ１を配線ＧＬ１２と表記している。
表示装置ＤＳＰ４ＤＤにおいて、駆動回路ＳＤは、配線ＳＬに電気的に接続され、配線ＳＬは、スイッチＳＷ１２Ｉの第２端子に電気的に接続されている。
表示装置ＤＳＰ４ＤＤは、表示装置ＤＳＰ４ＤＢにおいて、回路ＣＤに設けられているスイッチＳＷ１２と画素ＰＸに設けられているスイッチＳＷ１とを、スイッチＳＷ１２Ｉとして兼用した構成となっている。このため、表示装置ＤＳＰ４ＤＢは、図４６の表示装置ＤＳＰ４ＤＤのとおり、回路ＣＤ内にスイッチＳＷ１２を設けない構成に変更することができる。
表示装置ＤＳＰ４ＤＤの動作方法は、表示装置ＤＳＰ４Ｃの動作方法において、スイッチＳＷ１１をスイッチＳＷ１１Ｉに置き換え、スイッチＳＷ１３をスイッチＳＷ１３Ｉに置き換え、容量Ｃ２を容量Ｃ２Ｉに置き換え、ノードＮ３をノードＮ４に置き換え、配線ＳＷＬ１３を配線ＧＬ１３に置き換え、配線ＳＷＬ１１を配線ＧＬ１１に置き換え、配線ＳＷＬ１２を配線ＧＬ１２に置き換えて説明することができる場合がある。なお、表示装置ＤＳＰ４Ｃの配線ＧＬ１が与える信号については、表示装置ＤＳＰ４ＤＤでは考えなくてもよい。
また、表示装置ＤＳＰ４ＤＤにおいて、スイッチＳＷ１３Ｉの第１端子は、容量Ｃ２Ｉの第１端子ではなく、図４１の表示装置ＤＳＰ４ＤＡと同様に、スイッチＳＷＡの第２端子と容量Ｃ１の第２端子とスイッチＳＷ６の第１端子とトランジスタＭ２のゲートとに電気的に接続されていてもよい。つまり、表示装置ＤＳＰ４ＤＤは、図４７に示す表示装置ＤＳＰ４ＤＤＡのとおり、配線ＶＥ４からノードＮ４までの間の電気的な経路には、スイッチＳＷ１３Ｉ、スイッチＳＷＡ、及び容量Ｃ２Ｉが順に設けられている構成に変更してもよい。
本実施の形態で説明したとおり、図２５の表示装置ＤＳＰ４Ａとその変更例は、画素ＰＸ内の容量Ｃ１と、画素ＰＸ外の容量Ｃ２と（場合によっては容量Ｃ３も含める）、によって、画像データ信号の電位変換を行っている。ところで、例えば、容量Ｃ１に、トランジスタＭ２のしきい値電圧の補正をするための電圧を書き込んでいる場合、画像データの書き換えのときに、トランジスタＭ２のしきい値電圧の補正をするための電圧も初期化されてしまう。一方、図２５の表示装置ＤＳＰ４Ａとその変更例に示すとおり、容量Ｃ３にトランジスタＭ２のしきい値電圧の補正をするための電圧を書き込む構成とすることで、画像データの書き換えのときに、容量Ｃ３に保持されたしきい値電圧の補正をするための電圧を初期化する必要が無くなるため、画像データの書き込み速度を速めることができる。
本実施の形態では、実施の形態１で説明した画素ＰＸ、及び回路ＣＤと構成が異なる表示装置ＤＳＰ４Ａの構成例、及びその変更例について説明した。上記のとおり、本発明の一態様において、画素ＰＸ、及び回路ＣＤの構成は、適宜変更がなされていてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、上記の実施の形態で説明した表示装置の構成の一例について説明する。図４８（Ａ）は、上記の実施の形態で説明した表示装置の一例の断面模式図である。表示装置ＤＳＰは、一例として、画素層ＰＸＡＬと、配線層ＬＩＮＬと、回路層ＳＩＣＬと、を有する。
配線層ＬＩＮＬは、回路層ＳＩＣＬ上に設けられ、画素層ＰＸＡＬは、配線層ＬＩＮＬ上に設けられている。なお、画素層ＰＸＡＬは、後述する駆動回路領域ＤＲＶを含む領域に重畳している。
回路層ＳＩＣＬは、基板ＢＳと、駆動回路領域ＤＲＶと、を有する。
基板ＢＳには、例えば、単結晶基板（例えば、シリコン又はゲルマニウムを材料とした半導体基板）を用いることができる。また、基板ＢＳには、単結晶基板以外では、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ガラス基板、石英基板、プラスチック基板、サファイアガラス基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムを用いることができる。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、及びソーダライムガラスが挙げられる。可撓性基板、貼り合わせフィルム、及び基材フィルムの一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、及びポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックが挙げられる。また、別の一例としては、アクリル樹脂等の合成樹脂が挙げられる。また、別の一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、及びポリ塩化ビニルが挙げられる。また、別の一例としては、ポリアミド、ポリイミド、アラミド、エポキシ樹脂、無機蒸着フィルム、及び紙類が挙げられる。なお、表示装置ＤＳＰの作製工程において熱処理が含まれている場合、基板ＢＳには、熱に対して耐性の高い材料を選択することが好ましい。
なお、本実施の形態では、基板ＢＳは、シリコンを材料として有する半導体基板として説明する。そのため、駆動回路領域ＤＲＶに含まれるトランジスタは、チャネル形成領域にシリコンを有するトランジスタ（以後、Ｓｉトランジスタと呼称する）とすることができる。
駆動回路領域ＤＲＶは、基板ＢＳ上に設けられている。
駆動回路領域ＤＲＶは、一例として、後述する画素層ＰＸＡＬに含まれる画素を駆動させるための駆動回路を有する。なお、駆動回路領域ＤＲＶの具体的な構成例については、後述する。
配線層ＬＩＮＬは、回路層ＳＩＣＬ上に設けられている。
配線層ＬＩＮＬには、一例として、配線が設けられている。また、配線層ＬＩＮＬに含まれている配線は、例えば、下方に設けられる駆動回路領域ＤＲＶに含まれる駆動回路と、上方に設けられる画素層ＰＸＡＬに含まれる回路と、を電気的に接続する配線として機能する。
画素層ＰＸＡＬは、一例として、複数の画素（例えば、図２の画素ＰＸ［１，１］乃至画素ＰＸ［ｍ，ｎ］）を有する。
図４９（Ａ）は、表示装置ＤＳＰの平面図の一例であって、表示部ＤＩＳのみを示している。なお、表示部ＤＩＳは、画素層ＰＸＡＬの平面図とすることができる。
また、図４９（Ａ）の表示装置ＤＳＰにおいて、表示部ＤＩＳは、一例として、ｐ行ｑ列（ｐは１以上の整数であって、ｑは１以上の整数である）の領域に分割されている。このため、表示部ＤＩＳは、表示領域ＡＲＡ［１，１］乃至表示領域ＡＲＡ［ｐ，ｑ］を有する構成となる。なお、図４９（Ａ）では、一例として、表示領域ＡＲＡ［１，１］、表示領域ＡＲＡ［２，１］、表示領域ＡＲＡ［ｐ－１，１］、表示領域ＡＲＡ［ｐ，１］、表示領域ＡＲＡ［１，２］、表示領域ＡＲＡ［２，２］、表示領域ＡＲＡ［ｐ－１，２］、表示領域ＡＲＡ［ｐ，２］、表示領域ＡＲＡ［１，ｑ－１］、表示領域ＡＲＡ［２，ｑ－１］、表示領域ＡＲＡ［ｐ－１，ｑ－１］、表示領域ＡＲＡ［ｐ，ｑ－１］、表示領域ＡＲＡ［１，ｑ］、表示領域ＡＲＡ［２，ｑ］、表示領域ＡＲＡ［ｐ－１，ｑ］、及び表示領域ＡＲＡ［ｐ，ｑ］のそれぞれを抜粋して示している。
例えば、表示部ＤＩＳを３２個の領域に分割したい場合、ｐ＝４、ｑ＝８として、図４９（Ａ）に適用すればよい。ところで、表示装置ＤＳＰの画面解像度が８Ｋ４Ｋである場合、表示画素の数は７６８０×４３２０となる。また、表示部ＤＩＳの副画素が赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の３色である場合、全ての副画素の数は、７６８０×４３２０×３個となる。ここで、画面解像度が８Ｋ４Ｋである表示部ＤＩＳの画素アレイを３２個の領域に分割した場合、１個の領域あたりの表示画素の数は、９６０×１０８０となり、また、その表示装置ＤＳＰの副画素が赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の３色である場合、１個の領域あたりの副画素の数は、９６０×１０８０×３個となる。
ここで、図４９（Ａ）の表示装置ＤＳＰにおいて、表示部ＤＩＳがｐ行ｑ列の領域に分割されている場合における、回路層ＳＩＣＬに含まれている駆動回路領域ＤＲＶについて考える。
図４９（Ｂ）は、表示装置ＤＳＰの平面図の一例であって、回路層ＳＩＣＬに含まれている駆動回路領域ＤＲＶのみを示している。
図４９（Ａ）の表示装置ＤＳＰでは、表示部ＤＩＳがｐ行ｑ列の領域に分割されているため、分割された表示領域ＡＲＡ［１，１］乃至表示領域ＡＲＡ［ｐ，ｑ］のそれぞれには、対応した駆動回路が必要となる。具体的には、駆動回路領域ＤＲＶもｐ行ｑ列の領域に分割して、分割された各領域に駆動回路を設ければよい。
図４９（Ｂ）の表示装置ＤＳＰでは、駆動回路領域ＤＲＶをｐ行ｑ列の領域に分割した構成を示している。そのため、駆動回路領域ＤＲＶは、回路領域ＡＲＤ［１，１］乃至回路領域ＡＲＤ［ｐ，ｑ］を有する。なお、図４９（Ｂ）では、一例として、回路領域ＡＲＤ［１，１］、回路領域ＡＲＤ［２，１］、回路領域ＡＲＤ［ｐ－１，１］、回路領域ＡＲＤ［ｐ，１］、回路領域ＡＲＤ［１，２］、回路領域ＡＲＤ［２，２］、回路領域ＡＲＤ［ｐ－１，２］、回路領域ＡＲＤ［ｐ，２］、回路領域ＡＲＤ［１，ｑ－１］、回路領域ＡＲＤ［２，ｑ－１］、回路領域ＡＲＤ［ｐ－１，ｑ－１］、回路領域ＡＲＤ［ｐ，ｑ－１］、回路領域ＡＲＤ［１，ｑ］、回路領域ＡＲＤ［２，ｑ］、回路領域ＡＲＤ［ｐ－１，ｑ］、及び回路領域ＡＲＤ［ｐ，ｑ］のそれぞれを抜粋して示している。
回路領域ＡＲＤ［１，１］乃至回路領域ＡＲＤ［ｐ，ｑ］のそれぞれは、列ドライバ回路ＣＬＭと、行ドライバ回路ＲＷＤと、を有する。例えば、駆動回路領域ＤＲＶのｈ行目ｋ列目（ｈは１以上ｐ以下の整数とし、ｋは１以上ｑ以下の整数とする）に位置する回路領域ＡＲＤ［ｈ，ｋ］（図４９（Ｂ）に図示しない）に含まれている列ドライバ回路ＣＬＭと、行ドライバ回路ＲＷＤと、は、表示部ＤＩＳのｈ行目ｋ列目に位置する表示領域ＡＲＡ［ｈ，ｋ］に含まれている複数の画素を駆動させることができる。
列ドライバ回路ＣＬＭは、例えば、対応する表示領域ＡＲＡに含まれている複数の画素に画像信号を送信するソースドライバ回路が含まれている。このため、図４８（Ａ）の表示装置ＤＳＰは、図２の表示装置ＤＳＰ０と同様に、列ドライバ回路ＣＬＭが配線ＳＬ［１］乃至配線ＳＬ［ｎ］に電気的に接続されている構成とすることが好ましい。また、列ドライバ回路ＣＬＭは、デジタルデータの画像信号をアナログデータに変換するデジタルアナログ変換回路を有してもよい。
行ドライバ回路ＲＷＤは、例えば、対応する表示領域ＡＲＡにおいて、画像信号の送信先となる複数の表示画素を選択するためのゲートドライバ回路を有する。このため、図４８（Ａ）又は図４９（Ａ）の表示装置ＤＳＰは、図２の表示装置ＤＳＰ０と同様に、行ドライバ回路ＲＷＤが配線ＧＬ［１］乃至配線ＧＬ［ｍ］に電気的に接続されている構成とすることが好ましい。
なお、図４８（Ａ）、図４９（Ａ）、及び図４９（Ｂ）に示す表示装置ＤＳＰは、表示部ＤＩＳの表示領域ＡＲＡ［ｈ，ｋ］と、回路領域ＡＲＤ［ｈ，ｋ］と、が互いに重畳する構成となっているが、本発明の一態様の表示装置は、これに限定されない。本発明の一態様の表示装置の構成は、必ずしも表示領域ＡＲＡ［ｈ，ｋ］と回路領域ＡＲＤ［ｈ，ｋ］とが互いに重畳していなくてもよい。
例えば、図４８（Ｂ）に示すとおり、表示装置ＤＳＰは、基板ＢＳ上に駆動回路領域ＤＲＶだけでなく、領域ＬＩＡが設けられている構成としてもよい。
領域ＬＩＡには、一例として、配線が設けられている。また、領域ＬＩＡに含まれている配線は、配線層ＬＩＮＬに含まれる配線と電気的に接続されていてもよい。また、このとき、表示装置ＤＳＰは、領域ＬＩＡに含まれる配線と配線層ＬＩＮＬに含まれる配線とにより、駆動回路領域ＤＲＶに含まれる回路と、画素層ＰＸＡＬに含まれる回路と、が電気的に接続される構成としてもよい。また、表示装置ＤＳＰは、駆動回路領域ＤＲＶに含まれる回路と、領域ＬＩＡに含まれる配線又は回路と、の間が配線層ＬＩＮＬに含まれる配線を介して電気的に接続される構成としてもよい。
また、領域ＬＩＡには、一例として、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が含まれていてもよい。また、表示装置ＤＳＰにタッチパネルが含まれている場合には、領域ＬＩＡには、当該タッチパネルに含まれるタッチセンサを制御するセンサコントローラが含まれていてもよい。また、表示装置ＤＳＰの表示素子として液晶素子が適用されている場合、ガンマ補正回路が含まれていてもよい。また、領域ＬＩＡには、表示装置ＤＳＰの外部からの入力信号を処理する機能を有するコントローラが含まれていてもよい。また、領域ＬＩＡには、上述した回路、及び回路領域ＡＲＤに含まれている駆動回路に供給する電圧を生成するための電圧生成回路が含まれていてもよい。
また、表示装置ＤＳＰの表示素子として有機ＥＬ材料が用いられた発光デバイスが適用されている場合、領域ＬＩＡには、ＥＬ補正回路が含まれていてもよい。ＥＬ補正回路は、例えば、有機ＥＬ材料が含まれている発光デバイスに入力される電流量を適切に調整する機能を有する。有機ＥＬ材料が含まれている発光デバイスの発光時における輝度は電流に比例するため、当該発光デバイスに電気的に接続されている駆動トランジスタの特性が良くない場合には、当該発光デバイスにて発光する光の輝度は所望の輝度よりも低くなることがある。ＥＬ補正回路は、例えば、当該発光デバイスに流れる電流量をモニタリングして、当該電流量が所望の電流量よりも小さいときに、当該発光デバイスに流れる電流量を大きくして、当該発光デバイスにて発光する輝度を高くすることができる。また、逆に、当該電流量が所望の電流量よりも大きいときに、当該発光デバイスに流れる電流量を小さく調整してもよい。
図５０（Ａ）は、図４８（Ｂ）に示す表示装置ＤＳＰの平面図の一例であって、実線で示した駆動回路領域ＤＲＶと、点線で示した表示部ＤＩＳと、を示している。また、図５０（Ａ）の表示装置ＤＳＰでは、一例として、駆動回路領域ＤＲＶが領域ＬＩＡによって囲まれている構成を示している（回路層ＳＩＣＬのみを示した表示装置ＤＳＰの平面図の一例を図５０（Ｂ）に示す）。このため、図５０（Ａ）に示すとおり、駆動回路領域ＤＲＶは、平面図において、表示部ＤＩＳの内側に重畳するように配置されている。
また、図５０（Ａ）に示す表示装置ＤＳＰは、図４９（Ａ）と同様に、表示部ＤＩＳが表示領域ＡＲＡ［１，１］乃至表示領域ＡＲＡ［ｐ，ｑ］に分割されているものとし、駆動回路領域ＤＲＶも回路領域ＡＲＤ［１，１］乃至回路領域ＡＲＤ［ｐ，ｑ］に分割されているものとする。
図５０（Ａ）に示すとおり、一例として、表示領域ＡＲＡと、その表示領域ＡＲＡに含まれる画素を駆動させる駆動回路を含む回路領域ＡＲＤと、の対応関係を太い矢印で図示している。具体的には、回路領域ＡＲＤ［１，１］に含まれている駆動回路は、表示領域ＡＲＡ［１，１］に含まれる画素を駆動させ、回路領域ＡＲＤ［２，１］に含まれている駆動回路は、表示領域ＡＲＡ［２，１］に含まれる画素を駆動させる。また、回路領域ＡＲＤ［ｐ－１，１］に含まれている駆動回路は、表示領域ＡＲＡ［ｐ－１，１］に含まれる画素を駆動させ、回路領域ＡＲＤ［ｐ，１］に含まれている駆動回路は、表示領域ＡＲＡ［ｐ，１］に含まれる画素を駆動させる。また、回路領域ＡＲＤ［１，ｑ］に含まれている駆動回路は、表示領域ＡＲＡ［１，ｑ］に含まれる画素を駆動させ、回路領域ＡＲＤ［２，ｑ］に含まれている駆動回路は、表示領域ＡＲＡ［２，ｑ］に含まれる画素を駆動させる。また、回路領域ＡＲＤ［ｐ－１，ｎ］に含まれている駆動回路は、表示領域ＡＲＡ［ｐ－１，ｑ］に含まれる画素を駆動させ、回路領域ＡＲＤ［ｐ，ｑ］に含まれている駆動回路は、表示領域ＡＲＡ［ｐ，ｑ］に含まれる画素を駆動させる。つまり、図５０（Ａ）には図示しないが、ｈ行ｋ列に位置する回路領域ＡＲＤ［ｈ，ｋ］に含まれている駆動回路は、表示領域ＡＲＡ［ｈ，ｋ］に含まれる画素を駆動させる。
図４８（Ｂ）において、回路層ＳＩＣＬ内の回路領域ＡＲＤに含まれる駆動回路と、画素層ＰＸＡＬ内の表示領域ＡＲＡに含まれる画素と、を配線層ＬＩＮＬに含まれる配線によって電気的に接続することによって、表示装置ＤＳＰの構成は、必ずしも表示領域ＡＲＡ［ｈ，ｋ］と回路領域ＡＲＤ［ｈ，ｋ］とが互いに重畳しない構成とすることができる。そのため、駆動回路領域ＤＲＶと、表示部ＤＩＳと、の位置関係は、図５０（Ａ）に示す表示装置ＤＳＰの平面図に限定されず、駆動回路領域ＤＲＶの配置を自由に決めることができる。
なお、図４８（Ａ）及び図４８（Ｂ）に示す表示装置ＤＳＰは、配線層ＬＩＮＬが設けられている構成となっているが、本発明の一態様は、これに限定されない。本発明の一態様の表示装置は、例えば、図４８（Ｃ）に示すとおり、回路層ＳＩＣＬ上に画素層ＰＸＡＬが配置されている構成としてもよい。
また、図４９（Ｂ）、及び図５０（Ａ）に示している、回路領域ＡＲＤ［１，１］乃至回路領域ＡＲＤ［ｐ，ｑ］のそれぞれにおいて、列ドライバ回路ＣＬＭ及び行ドライバ回路ＲＷＤの配置は、本発明の一態様の表示装置の構成に限定されない。図４９（Ｂ）、及び図５０（Ａ）において、列ドライバ回路ＣＬＭ、及び行ドライバ回路ＲＷＤは互いに交わるように（十字となるように）配置されているが、１つの回路領域ＡＲＤ内において、列ドライバ回路ＣＬＭ、及び行ドライバ回路ＲＷＤは様々な形状として配置されてもよい。
図４９（Ａ）乃至図５０（Ｂ）に示すとおり、表示部ＤＩＳを複数の表示領域ＡＲＡに分割し、かつそれぞれの表示領域ＡＲＡに対応する駆動回路を設けることによって、複数の表示領域ＡＲＡに含まれる回路を独立に駆動を行うことができる。例えば、画像データを頻繁に書き換える表示領域ＡＲＡには、対応する回路領域ＡＲＤに備わる列ドライバ回路ＣＬＭ及び行ドライバ回路ＲＷＤのフレーム周波数を高くして駆動し、また、画像データを頻繁に書き換えない表示領域ＡＲＡには、対応する回路領域ＡＲＤに備わる列ドライバ回路ＣＬＭ、及び行ドライバ回路ＲＷＤのフレーム周波数を低くして駆動することができる。具体的には、動画など画像データを多く書き換える表示領域ＡＲＡに対応する列ドライバ回路ＣＬＭ及び行ドライバ回路ＲＷＤは、６０Ｈｚ以上、１２０Ｈｚ以上、１６５Ｈｚ以上、又は２４０Ｈｚ以上の高いフレーム周波数で動作すればよい。また、静止画など画像データを頻繁に書き換えない表示領域ＡＲＡに対応する列ドライバ回路ＣＬＭ及び行ドライバ回路ＲＷＤは、５Ｈｚ以下、１Ｈｚ以下、０．５Ｈｚ以下、又は０．１Ｈｚ以下の低いフレーム周波数で動作すればよい。このように、表示装置ＤＳＰの表示部ＤＩＳを表示領域ＡＲＡ［１，１］乃至表示領域ＡＲＡ［ｍ，ｎ］に分割することによって、表示領域ＡＲＡに表示する画像に応じて書き換え頻度（フレーム周波数）を変化させることができる。つまり、表示装置ＤＳＰは、表示部ＤＩＳにおいて、表示領域ＡＲＡ［１，１］乃至表示領域ＡＲＡ［ｍ，ｎ］から選ばれた二に、互いに異なるフレーム周波数で画像を表示させることができる。
次に、表示装置ＤＳＰに含まれる各構成要素の例について説明する。図５１（Ａ）は、図４８（Ａ）、又は図４８（Ｂ）の表示装置ＤＳＰの一例を示したブロック図である。図５１（Ａ）に示す表示装置ＤＳＰは、表示部ＤＩＳと、周辺回路ＰＲＰＨと、を有する。
周辺回路ＰＲＰＨは、複数の行ドライバ回路ＲＷＤを含む回路ＧＤＳと、複数の列ドライバ回路ＣＬＭを含む回路ＳＤＳと、分配回路ＤＭＧと、分配回路ＤＭＳと、制御部ＣＴＲと、記憶装置ＭＤと、電圧生成回路ＰＧと、タイミングコントローラＴＭＣと、クロック信号生成回路ＣＫＳと、画像処理部ＧＰＳと、インターフェースＩＮＴと、を有する。なお、周辺回路ＰＲＰＨは、一例として、図４８（Ａ）及び図４８（Ｂ）における回路層ＳＩＣＬに含まれている回路とすることができる。
なお、表示装置ＤＳＰにおいて、複数の行ドライバ回路ＲＷＤを含む駆動回路領域ＤＲＶは、図４８（Ａ）乃至図５０（Ｂ）に示すとおり、複数の表示領域ＡＲＡを含む画素層ＰＸＡＬに重畳しているが、図５１（Ａ）では、便宜上、表示部ＤＩＳの外側に複数の行ドライバ回路ＲＷＤが一列に並ぶように図示している。同様に、複数の列ドライバ回路ＣＬＭのそれぞれを含む駆動回路領域ＤＲＶは、複数の表示領域ＡＲＡを含む画素層ＰＸＡＬに重畳しているが、図５１（Ａ）では、便宜上、表示部ＤＩＳの外側に複数の列ドライバ回路ＣＬＭが一行に並ぶように図示している。
周辺回路ＰＲＰＨは、例えば、図４８（Ａ）及び図４８（Ｂ）に示す回路層ＳＩＣＬに含まれる。また、周辺回路ＰＲＰＨに含まれる回路ＧＤＳ及び回路ＳＤＳは、例えば、図４８（Ａ）及び図４８（Ｂ）に示す駆動回路領域ＤＲＶに含まれる。
また、図４８（Ｂ）の表示装置ＤＳＰの場合、分配回路ＤＭＧと、分配回路ＤＭＳと、制御部ＣＴＲと、記憶装置ＭＤと、電圧生成回路ＰＧと、タイミングコントローラＴＭＣと、クロック信号生成回路ＣＫＳと、画像処理部ＧＰＳと、インターフェースＩＮＴと、から選ばれた一以上は、領域ＬＩＡに含まれていてもよい。また、上述した回路のうち領域ＬＩＡに含まれない回路は、外部回路として、領域ＬＩＡに含まれる回路、駆動回路領域ＤＲＶに含まれる回路の一方又は双方に電気的に接続されてもよい。
分配回路ＤＭＧと、分配回路ＤＭＳと、制御部ＣＴＲと、記憶装置ＭＤと、電圧生成回路ＰＧと、タイミングコントローラＴＭＣと、クロック信号生成回路ＣＫＳと、画像処理部ＧＰＳと、インターフェースＩＮＴと、のそれぞれは、バス配線ＢＷを介して相互に各種信号を送受信する。
インターフェースＩＮＴは、例えば、外部装置から出力される、表示装置ＤＳＰに画像を表示するための画像データを、周辺回路ＰＲＰＨ内の回路に取り込むための回路としての機能を有する。また、ここでの外部装置としては、例えば、記録メディアの再生機、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、又はＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）といった不揮発性記憶装置が挙げられる。また、インターフェースＩＮＴは、周辺回路ＰＲＰＨ内の回路から表示装置ＤＳＰの外側の装置に信号を出力する回路としてもよい。
また、無線通信によって、外部装置からインターフェースＩＮＴに画像データが入力される場合、インターフェースＩＮＴは、一例として、画像データを受信するアンテナ、混合器、増幅回路、及びアナログデジタル変換回路から選ばれた一以上を有する構成とすることができる。
制御部ＣＴＲは、インターフェースＩＮＴを介して外部装置から送られる各種制御信号を処理し、周辺回路ＰＲＰＨに含まれる各種回路を制御する機能を有する。
記憶装置ＭＤは、一時的に情報及び画像信号を保持する機能を有する。この場合、記憶装置ＭＤは、例えば、フレームメモリ（フレームバッファと呼ばれる場合がある）として機能する。また、記憶装置ＭＤは、インターフェースＩＮＴを介して外部装置から送られた情報、及び制御部ＣＴＲで処理した情報の一方又は双方を一時的に保持する機能を有してもよい。なお、記憶装置ＭＤとしては、例えば、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）及びＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の一方又は双方を適用することができる。
電圧生成回路ＰＧは、表示部ＤＩＳに含まれる画素回路と、周辺回路ＰＲＰＨに含まれる回路と、のそれぞれに供給するための電源電圧を生成する機能を有する。なお、電圧生成回路ＰＧは、電圧を供給する回路を選択する機能を有してもよい。例えば、電圧生成回路ＰＧは、表示部ＤＩＳに静止画を表示させている期間では、回路ＧＤＳ、回路ＳＤＳ、画像処理部ＧＰＳ、タイミングコントローラＴＭＣ、及びクロック信号生成回路ＣＫＳから選ばれた一以上に対しての電圧供給を停止することによって、表示装置ＤＳＰ全体の消費電力を低減することができる。
タイミングコントローラＴＭＣは、回路ＧＤＳに含まれている複数の行ドライバ回路ＲＷＤ、回路ＳＤＳに含まれている複数の列ドライバ回路ＣＬＭで使用されるタイミング信号を生成する機能を有する。なお、タイミング信号の生成に、クロック信号生成回路ＣＫＳで生成されたクロック信号を用いることができる。
画像処理部ＧＰＳは、表示部ＤＩＳに画像を描画するための処理を行う機能を有する。例えば、画像処理部ＧＰＳは、ＧＰＵを有してもよい。特に、画像処理部ＧＰＳは、並列にパイプライン処理を行う構成とすることにより、表示部ＤＩＳに表示させるための画像データを高速に処理することができる。また、画像処理部ＧＰＳは、エンコードされた画像を復元するためのデコーダとしての機能も有することができる。
また、画像処理部ＧＰＳは、表示部ＤＩＳに表示する画像の色調を補正する機能を有してもよい。この場合、画像処理部ＧＰＳが、調光回路及び調色回路の一方又は双方が設けられていることが好ましい。また、表示部ＤＩＳに含まれている表示画素回路に有機ＥＬ素子が含まれている場合、画像処理部ＧＰＳは、ＥＬ補正回路が設けられていてもよい。
また、上記で説明した画像補正には、人工知能を用いてもよい。例えば、画素に備えられている表示デバイスに流れる電流（又は表示デバイスに印加される電圧）をモニタリングして取得し、表示部ＤＩＳに表示された画像をイメージセンサで取得し、電流（又は電圧）と画像を人工知能の演算（例えば、人工ニューラルネットワーク）の入力データとして扱い、その出力結果で当該画像の補正の有無を判断させてもよい。
また、人工知能の演算は、画像補正だけでなく、画像データのアップコンバート処理にも応用することができる。これにより、画面解像度の小さい画像データを表示部ＤＩＳの画面解像度に合わせて、アップコンバートを行うことで、表示品位の高い画像を表示部ＤＩＳに表示させることができる。
なお、上述した人工知能の演算には、例えば、画像処理部ＧＰＳに含まれるＧＰＵを用いて行うことができる。つまり、ＧＰＵを用いて、各種補正の演算（例えば、色ムラ補正、又はアップコンバート）を行うことができる。
なお、本明細書等において、人工知能の演算を行うＧＰＵをＡＩアクセラレータと呼称する。つまり、本明細書等では、ＧＰＵをＡＩアクセラレータと置き換えて説明する場合がある。
クロック信号生成回路ＣＫＳは、クロック信号を生成する機能を有する。また、例えば、クロック信号生成回路ＣＫＳは、表示部ＤＩＳに表示する画像に応じて、クロック信号のフレーム周波数を変化することができる構成としてもよい。
分配回路ＤＭＧは、バス配線ＢＷから受け取った信号を、当該信号の内容に応じて、複数の表示領域ＡＲＡの一に含まれる画素を駆動させる行ドライバ回路ＲＷＤに送信する機能を有する。
分配回路ＤＭＳは、バス配線ＢＷから受け取った信号を、当該信号の内容に応じて、複数の表示領域ＡＲＡの一に含まれる画素を駆動させる列ドライバ回路ＣＬＭに送信する機能を有する。
なお、図５１（Ａ）に示す表示装置ＤＳＰにおいて、デジタル信号の送信技術としては、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）が使用されていてもよい。又は、ｅＤＰ（ｅｍｂｅｄｄｅｄ ＤｉｓｐｌａｙＰｏｒｔ）又はｉＤＰ（ｉｎｔｅｒｎａｌ ＤｉｓｐｌａｙＰｏｒｔ）が使用されていてもよい。
また、図５１（Ａ）には図示していないが、周辺回路ＰＲＰＨには、レベルシフタが含まれていてもよい。レベルシフタは、一例として、各回路に入力される信号を適切なレベルに変換する機能を有する。
なお、図５１（Ａ）に示した表示装置ＤＳＰの周辺回路ＰＲＰＨの構成は一例であって、状況に応じて、周辺回路ＰＲＰＨに含まれる回路構成を変更してもよい。例えば、表示装置ＤＳＰが、各回路の駆動電圧を外部から供給を受ける構成である場合、表示装置ＤＳＰ内で当該駆動電圧を生成する必要はなくなるため、この場合、表示装置ＤＳＰは、電圧生成回路ＰＧが含まれない構成としてもよい。
また、例えば、図５１（Ａ）に示した表示装置ＤＳＰにおいて、上記に羅列した回路（構成要素）（分配回路ＤＭＧ、分配回路ＤＭＳ、制御部ＣＴＲ、記憶装置ＭＤ、電圧生成回路ＰＧ、タイミングコントローラＴＭＣ、クロック信号生成回路ＣＫＳ、画像処理部ＧＰＳ、インターフェースＩＮＴ）のそれぞれが、表示装置ＤＳＰに含まれない構成としてもよい。具体的には、図５１（Ｂ）に示すとおり、上記に羅列した回路（構成要素）を含む周辺回路ＰＲＰＨが、表示装置ＤＳＰの外に設けられていてもよい。また、図５１（Ｂ）では、回路ＧＤＳと分配回路ＤＭＧとの間と、回路ＳＤＳと分配回路ＤＭＳとの間と、で信号の送受信を行う様子を示しているが、回路ＧＤＳと分配回路ＤＭＧとの間と、回路ＳＤＳと分配回路ＤＭＳとの間と、の信号の送受信は、インターフェースＩＮＴを介して行われてもよい。また、図５１（Ｂ）に示す表示装置ＤＳＰの構成は、例えば、図４８（Ｃ）の表示装置ＤＳＰに適用することができる。また、図５１（Ｂ）では、上記に羅列した回路（構成要素）が表示装置ＤＳＰの外に設けられている例を示したが、上記に羅列した回路（構成要素）から選ばれた一以上が外部回路として、駆動回路領域ＤＲＶに含まれる残りの回路に電気的に接続されてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の表示装置の構成例について説明する。
＜表示装置の構成例１＞
図５２は、本発明の一態様の表示装置の一例を示した断面図である。図５２に示す表示装置１０００は、一例として、基板３１０上に画素回路及び駆動回路が設けられた構成となっている。なお、上記で説明した実施の形態の図２の表示装置ＤＳＰ０の構成は、図５２の表示装置１０００の構成とすることができる。なお、本実施の形態で説明する画素回路は、上記の実施の形態で説明した、表示画素回路とすることができる。
また、例えば、図４８（Ａ）及び図４８（Ｂ）の表示装置ＤＳＰに示す回路層ＳＩＣＬと、配線層ＬＩＮＬと、画素層ＰＸＡＬと、は、図５２の表示装置１０００のとおりに構成することができる。回路層ＳＩＣＬは、一例として、基板３１０を有し、基板３１０上には、トランジスタ３００が形成されている。また、トランジスタ３００の上方には、配線層ＬＩＮＬが設けられており、配線層ＬＩＮＬには、トランジスタ３００、後述するトランジスタ５００、後述する発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂを電気的に接続する配線が設けられている。また、配線層ＬＩＮＬの上方には、画素層ＰＸＡＬが設けられており、画素層ＰＸＡＬは、一例として、トランジスタ５００と、発光デバイス１３０（図５２では、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂ）を有する。
このため、トランジスタ５００は、実施の形態１及び実施の形態２で説明した画素ＰＸに含まれるトランジスタとすることができる。具体的には、例えば、トランジスタ５００は、図１又は図２５に示す画素ＰＸに含まれているトランジスタＭ２とすることができる。また、例えば、トランジスタ５００は、図１の表示装置ＤＳＰ３Ａが有するスイッチに含まれているトランジスタ、又は図２５の表示装置ＤＳＰ４Ａが有するスイッチに含まれているトランジスタとすることができる。
また、発光デバイス１３０は、実施の形態１及び実施の形態２で説明した画素ＰＸに含まれる発光デバイスＬＤとすることができる。
なお、図１又は図２５に示す回路ＣＤは、例えば、画素層ＰＸＡＬに含まれていてもよい。つまり、回路ＣＤに含まれているトランジスタは、トランジスタ５００の構造としてもよい。また、図１又は図２５に示す回路ＣＤは、例えば、回路層ＳＩＣＬに含まれていてもよい。つまり、回路ＣＤに含まれているトランジスタは、トランジスタ３００の構造としてもよい。
基板３１０には、例えば、実施の形態３で説明した基板ＢＳに適用できる基板を用いることができる。なお、表示装置１０００の作製工程において熱処理が含まれている場合、基板３１０には、熱に対して耐性の高い基板を選択することが好ましい。
表示装置の対角サイズは、例えば、基板３１０の種類と大きさによって定めることができる。例えば、テレビジョン装置向けに、又はデジタルサイネージ用途の電子機器向けに、３０インチ以上、５０インチ以上、７０インチ以上、又は１００インチ以上の対角サイズの表示装置を作製する場合、基板３１０としては、ガラス基板を用いればよい。また、例えば、ＸＲ向け機器向けに、又はウェアラブル型情報端末向けに、１０インチ以下、５インチ以下、１．５インチ以下、又は１インチ以下の対角サイズの表示装置を作製する場合、基板３１０としては、半導体基板を用いればよい。
また、表示装置１０００の画面比率（アスペクト比）については、特に限定はない。例えば、表示装置１０００は、１：１（正方形）、４：３、１６：９、１６：１０、２１：９、又は３２：９といった様々な画面比率に対応することができる。
なお、本実施の形態では、基板３１０は、シリコンを材料として有する半導体基板として説明する。
トランジスタ３００は、基板３１０上に設けられ、素子分離層３１２と、導電体３１６と、絶縁体３１５と、絶縁体３１７と、基板３１０の一部からなる半導体領域３１３と、ソース領域又はドレイン領域として機能する低抵抗領域３１４ａ及び低抵抗領域３１４ｂと、を有する。このため、トランジスタ３００は、Ｓｉトランジスタとなっている。なお、図５２では、トランジスタ３００のソース又はドレインの一方が、後述する導電体３２８を介して、後述する導電体３３０、及び導電体３５６に電気的に接続されている構成を示しているが、本発明の一態様の表示装置の電気的な接続構成は、これに限定されない。本発明の一態様の表示装置は、例えば、トランジスタ３００のゲートが、導電体３２８を介して、導電体３３０、及び導電体３５６に電気的に接続されている構成としてもよい。
トランジスタ３００は、例えば、半導体領域３１３の上面及びチャネル幅方向の側面が、ゲート絶縁膜として機能する絶縁体３１５を介して導電体３１６に覆われる構成にすることによって、Ｆｉｎ型にすることができる。トランジスタ３００をＦｉｎ型にすることにより、実効上のチャネル幅が増大することができ、トランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
なお、トランジスタ３００は、ｐチャネル型トランジスタあるいはｎチャネル型トランジスタのいずれでもよい。またはトランジスタ３００を複数設け、ｐチャネル型トランジスタ及びｎチャネル型トランジスタの双方を用いてもよい。
トランジスタ３００において、半導体領域３１３のチャネルが形成される領域と、その近傍の領域と、ソース領域又はドレイン領域となる低抵抗領域３１４ａ及び低抵抗領域３１４ｂと、には、シリコン系半導体などの半導体を含むことが好ましく、具体的には、単結晶シリコンを含むことが好ましい。又は、上述した各領域は、例えば、ゲルマニウム、シリコンゲルマニウム、ヒ化ガリウム、ヒ化アルミニウムガリウム、又は、窒化ガリウムを用いて形成されてもよい。又は、トランジスタ３００は、結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又は、トランジスタ３００は、例えば、ヒ化ガリウムとヒ化アルミニウムガリウムを用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
ゲート電極として機能する導電体３１６は、ヒ素又はリンといったｎ型の導電性を付与する元素、もしくはホウ素又はアルミニウムといったｐ型の導電性を付与する元素を含むシリコンといった半導体材料を用いることができる。又は、導電体３１６には、例えば、金属材料、合金材料、又は金属酸化物材料といった導電性材料を用いることができる。
なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタン、及び窒化タンタルの一方又は双方の材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステン、及びアルミニウムの一方又は双方の金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
素子分離層３１２は、基板３１０上に形成されている複数のトランジスタ同士を分離するために設けられている。素子分離層は、例えば、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法、又はメサ分離法を用いて形成することができる。
なお、図５２に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成、駆動方法などに応じて適切なトランジスタを用いればよい。例えば、トランジスタ３００は、Ｆｉｎ型ではなく、プレーナ型の構造としてもよい。
図５２に示すトランジスタ３００には、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６が、基板３１０側から順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、及び窒化アルミニウムから選ばれた一以上を用いればよい。
なお、本明細書などにおいて、酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い材料を指す。例えば、酸化窒化シリコンと記載した場合は、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンと記載した場合は、その組成として、酸素よりも窒素の含有量が多い材料を示す。
絶縁体３２２は、絶縁体３２０及び絶縁体３２２に覆われているトランジスタ３００によって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１０又はトランジスタ３００から、絶縁体３２４より上方の領域（例えば、トランジスタ５００、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂなどが設けられている領域）に、水、及び水素といった不純物などが拡散しないようなバリア性を有する絶縁膜（バリア絶縁膜と呼称する）を用いることが好ましい。したがって、絶縁体３２４は、水素原子、水素分子、及び水分子といった不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。また、状況によっては、絶縁体３２４は、窒素原子、窒素分子、酸化窒素分子（例えば、Ｎ２Ｏ、ＮＯ、又はＮＯ２）、銅原子などの不純物の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子及び酸素分子の一方又は双方）の拡散を抑制する機能を有することが好ましい。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また、例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６には、絶縁体３２６より上方に設けられている発光デバイスなどと接続する導電体３２８及び導電体３３０が埋め込まれている。なお、導電体３２８及び導電体３３０は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
各プラグ、及び配線（導電体３２８及び導電体３３０）の材料としては、金属材料、合金材料、金属窒化物材料、及び金属酸化物材料から選ばれた一以上の導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステン、又はモリブデンといった高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウム、又は銅といった低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６及び導電体３３０上には、配線層を設けてもよい。例えば、図５２において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が、絶縁体３２６及び導電体３３０の上方に、順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ又は配線としての機能を有する。なお導電体３５６は、導電体３２８及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素、酸素、及び水から選ばれた一以上に対するバリア性を有する絶縁体を用いることが好ましい。また、絶縁体３５２、及び絶縁体３５４としては、絶縁体３２６と同様に、配線間に生じる寄生容量を低減するために、比誘電率が比較的低い絶縁体を用いることが好ましい。また、絶縁体３５２、及び絶縁体３５４は、層間絶縁膜、及び平坦化膜としての機能を有する。また、導電体３５６は、水素、酸素、及び水から選ばれた一以上に対するバリア性を有する導電体を含むことが好ましい。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタルを用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
また、絶縁体３５４及び導電体３５６の上方には、絶縁体５１２が設けられている。
図５２において、トランジスタ５００は、絶縁体５１２上に設けられている。絶縁体５１２は、酸素、水素に対してバリア性のある物質を用いることが好ましい。具体的には、例えば、絶縁体５１２には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、及び窒化アルミニウムから選ばれた一以上を用いればよい。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、酸化物半導体を有する半導体素子（例えば、トランジスタ５００）に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００とトランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、例えば、絶縁体５１２には、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２には、酸化シリコン膜又は酸化窒化シリコン膜を用いることができる。
また、絶縁体５１２上には、絶縁体５１４が設けられ、絶縁体５１４上には、トランジスタ５００が設けられている。また、トランジスタ５００上には、絶縁体５７４が形成されており、また、絶縁体５７４上には、絶縁体５８１が形成されている。
絶縁体５７４、及び絶縁体５８１については、実施の形態５で詳述する。
絶縁体５１４には、基板３１０又は絶縁体５１２よりも下方の回路素子が設けられる領域などから、トランジスタ５００が設けられている領域に、水及び水素といった不純物を抑制する膜（バリア性を有する膜）を用いることが好ましい。したがって、絶縁体５１４には、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。
図５２に示すトランジスタ５００は、上述したとおり、金属酸化物をチャネル形成領域に含むＯＳトランジスタである。なお、ＯＳトランジスタについては、実施の形態５で詳述する。
絶縁体５８１上には、絶縁体５９２、及び絶縁体５９４がこの順に形成されている。また、絶縁体５９２及び絶縁体５９４には、導電体５９６が埋め込まれている。導電体５９６は、トランジスタ３００と接続するプラグ、又は配線としての機能を有する。なお導電体５９６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体５９２には、絶縁体３２４と同様に、水素、酸素、及び水から選ばれた一以上に対するバリア性を有する絶縁体を用いることが好ましい。また、絶縁体５９４には、絶縁体３２６と同様に、配線間に生じる寄生容量を低減するために、比誘電率が比較的低い絶縁体を用いることが好ましい。また、絶縁体５９４は、層間絶縁膜、及び平坦化膜としての機能を有する。また、導電体５９６は、水素、酸素、及び水から選ばれた一以上に対するバリア性を有する導電体を含むことが好ましい。
絶縁体５９４及び導電体５９６上には、絶縁体５９８及び絶縁体５９９が形成されている。
絶縁体５９８は、一例として、絶縁体３２４と同様に、水素、酸素、及び水から選ばれた一以上に対するバリア性を有する絶縁体を用いることが好ましい。また、絶縁体５９９としては、絶縁体３２６と同様に、配線間に生じる寄生容量を低減するために、比誘電率が比較的低い絶縁体を用いることが好ましい。また、絶縁体５９９は、層間絶縁膜及び平坦化膜としての機能を有する。
絶縁体５９９上には、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、発光デバイス１３０Ｂ、及び接続部１４０が形成されている。
接続部１４０は、カソードコンタクト部と呼ばれる場合があり、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂのそれぞれのカソードに電気的に接続されている。図５２では、接続部１４０は、後述する導電体１１２ａ乃至導電体１１２ｃから選ばれた一以上の導電体と、後述する導電体１２６ａ乃至導電体１２６ｃから選ばれた一以上の導電体と、後述する導電体１２９ａ乃至導電体１２９ｃから選ばれた一以上の導電体と、後述する共通層１１４と、後述する共通電極１１５と、を有する。
なお、接続部１４０は、平面図において表示部の四辺を囲むように設けられてもよく、又は、表示部内（例えば、隣り合う発光デバイス１３０同士の間）に設けられてもよい。
発光デバイス１３０Ｒは、導電体１１２ａと、導電体１１２ａ上の導電体１２６ａと、導電体１２６ａ上の導電体１２９ａと、を有する。導電体１１２ａ、導電体１２６ａ、導電体１２９ａの全てを画素電極と呼ぶこともでき、一部を画素電極と呼ぶこともできる。
発光デバイス１３０Ｇは、導電体１１２ｂと、導電体１１２ｂ上の導電体１２６ｂと、導電体１２６ｂ上の導電体１２９ｂと、を有する。発光デバイス１３０Ｒと同様に、導電体１１２ｂ、導電体１２６ｂ、及び導電体１２９ｂの全てを画素電極と呼ぶこともでき、一部を画素電極と呼ぶこともできる。
発光デバイス１３０Ｂは、導電体１１２ｃと、導電体１１２ｃ上の導電体１２６ｃと、導電体１２６ｃ上の導電体１２９ｃと、を有する。発光デバイス１３０Ｒ、及び発光デバイス１３０Ｇと同様に、導電体１１２ｃ、導電体１２６ｃ、及び導電体１２９ｃの全てを画素電極と呼ぶこともでき、一部を画素電極と呼ぶこともできる。
導電体１１２ａ乃至導電体１１２ｃ、及び導電体１２６ａ乃至導電体１２６ｃには、例えば、反射電極として機能する導電層を用いることができる。反射電極として機能する導電層には、可視光に対して反射率の高い導電体として、例えば、銀、アルミニウム、銀（Ａｇ）とパラジウム（Ｐｄ）と銅（Ｃｕ）の合金膜（Ａｇ－Ｐｄ－Ｃｕ（ＡＰＣ）膜）を適用することができる。また、導電体１１２ａ乃至導電体１１２ｃ、及び導電体１２６ａ乃至導電体１２６ｃには、一対のチタンで挟まれたアルミニウムの積層膜（Ｔｉ、Ａｌ、Ｔｉの順の積層膜）、又は一対のインジウム錫酸化物（ＩＴＯと呼ばれる場合がある）で挟まれた銀の積層膜（ＩＴＯ、Ａｇ、ＩＴＯの順の積層膜）を用いることができる。
また、例えば、導電体１１２ａ乃至導電体１１２ｃに反射電極として機能する導電層を用いて、導電体１２６ａ乃至導電体１２６ｃに、透光性が高い導電体を用いてもよい。透光性が高い導電体としては、例えば、銀とマグネシウムの合金、及びインジウム錫酸化物が挙げられる。
導電体１２９ａ乃至導電体１２９ｃには、例えば、透明電極として機能する導電層を用いることができる。透明電極として機能する導電層としては、例えば、上述した透光性が高い導電体とすることができる。
また、後に詳述する発光デバイス１３０に、マイクロキャビティ構造（微小共振器構造）を設けてもよい。マイクロキャビティ構造とは、発光層の下面と下部電極の上面との距離を、当該発光層が発する光の色の波長に応じた厚さにする構造を指す。この場合、上部電極（共通電極）である導電体１２９ａ乃至導電体１２９ｃに透光性及び光反射性を有する導電材料を用い、下部電極（画素電極）である導電体１１２ａ乃至導電体１１２ｃ、及び導電体１２６ａ乃至導電体１２６ｃとして光反射性を有する導電材料を用いること好ましい。
マイクロキャビティ構造とは、下部電極と発光層の光学的距離を（２ｎ－１）λ／４（ただし、ｎは１以上の自然数、λは増幅したい発光の波長）に調節した構造を指す。これにより、下部電極によって反射されて戻ってきた光（反射光）は、発光層から上部電極に直接入射する光（入射光）と大きな干渉を起こす。そのため、波長λのそれぞれの反射光と入射光との位相を合わせ発光層からの発光をより増幅させることができる。一方で、反射光と入射光とが波長λ以外である場合、位相が合わなくなるため、共振せずに減衰する。
導電体１１２ａは、絶縁体５９９に設けられた開口を介して、絶縁体５９４に埋め込まれている導電体５９６と接続されている。また、導電体１１２ａの端部よりも外側に導電体１２６ａの端部が位置している。導電体１２６ａの端部と導電体１２９ａの端部は、揃っている、または概略揃っている。
発光デバイス１３０Ｇにおける導電体１１２ｂ、導電体１２６ｂ、及び導電体１２９ｂと、及び、発光デバイス１３０Ｂにおける導電体１１２ｃ、導電体１２６ｃ、及び導電体１２９ｃと、については、発光デバイス１３０Ｒにおける導電体１１２ａ、導電体１２６ａ、及び導電体１２９ａと同様であるため詳細な説明は省略する。
導電体１１２ａ、導電体１１２ｂ、及び導電体１１２ｃには、絶縁体５９９に設けられた開口を覆うように凹部が形成される。当該凹部には、層１２８が埋め込まれている。
層１２８は、導電体１１２ａ、導電体１１２ｂ、及び導電体１１２ｃの凹部を平坦化する機能を有する。導電体１１２ａ上、及び導電体１１２ａ上に位置する層１２８上には、導電体１２６ａが設けられている。同様に、導電体１１２ｂ上、及び導電体１１２ｂ上に位置する層１２８上には、導電体１２６ｂが設けられている。また、同様に、導電体１１２ｃ上、及び導電体１１２ｃ上に位置する層１２８上には、導電体１２６ｃが設けられている。つまり、導電体１１２ａと導電体１２６ａとが互いに電気的に接続され、導電体１１２ｂと導電体１２６ｂとが互いに電気的に接続され、導電体１１２ｃと導電体１２６ｃとが互いに電気的に接続されている。また、上記の構成によって、導電体１１２ａの上方と、導電体１１２ｂの上方と、導電体１１２ｃの上方の領域に加えて、導電体１１２ａ上乃至導電体１１２ｃ上の凹部を埋めるそれぞれの層１２８の上方の領域も発光領域として使用でき、画素の開口率を高めることができる。
層１２８は、絶縁層であってもよく、導電層であってもよい。層１２８には、各種無機絶縁材料、有機絶縁材料、及び導電材料を適宜用いることができる。特に、層１２８は、絶縁材料を用いて形成されることが好ましい。
層１２８には、有機材料を有する絶縁層を好適に用いることができる。例えば、層１２８には、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、又はこれら樹脂の前駆体を適用することができる。また、層１２８として、感光性の樹脂を用いることができる。感光性の樹脂としては、ポジ型の材料、又はネガ型の材料が挙げられる。
感光性の樹脂を用いることにより、露光及び現像の工程のみで層１２８を作製することができ、ドライエッチング、あるいはウェットエッチングによる導電体１１２ａ、導電体１１２ｂ、及び導電体１１２ｃの表面への影響を低減することができる。また、ネガ型の感光性樹脂を用いて層１２８を形成することにより、絶縁体５９９の開口の形成に用いるフォトマスク（露光マスク）と同一のフォトマスクを用いて、層１２８を形成できる場合がある。
なお、図５２では、層１２８の上面が平坦部を有する例を示すが、層１２８の形状は、特に限定されない。図５３（Ａ）乃至図５３（Ｃ）に、層１２８の変更例を示す。
図５３（Ａ）及び図５３（Ｃ）に示すように、層１２８の上面は、断面図において、中央及びその近傍が窪んだ形状、つまり、凹曲面を有する構成とすることができる。
また、図５３（Ｂ）に示すように、層１２８の上面は、断面図において、中央及びその近傍が膨らんだ形状、つまり、凸曲面を有する構成とすることができる。
また、層１２８の上面は、凸曲面及び凹曲面の一方または双方を有していてもよい。また、層１２８の上面が有する凸曲面及び凹曲面の数はそれぞれ限定されず、一つ又は複数とすることができる。
また、層１２８の上面の高さと、導電体１１２ａの上面の高さと、は、一致または概略一致していてもよく、互いに異なっていてもよい。例えば、層１２８の上面の高さは、導電体１１２ａの上面の高さより低くてもよく、高くてもよい。
また、図５３（Ａ）は、導電体１１２ａに形成された凹部の内部に層１２８が収まっている例ともいえる。一方、図５３（Ｃ）のように、導電体１１２ａに形成された凹部の外側に層１２８が存在する、つまり、当該凹部よりも層１２８の上面の幅が広がって形成されていてもよい。
発光デバイス１３０Ｒは、第１の層１１３ａと、第１の層１１３ａ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。また、発光デバイス１３０Ｇは、第２の層１１３ｂと、第２の層１１３ｂ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。また、発光デバイス１３０Ｂは、第３の層１１３ｃと、第３の層１１３ｃ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。
なお、第１の層１１３ａは、導電体１２６ａの上面及び側面と導電体１２９ａの上面及び側面を覆うように形成されている。同様に、第２の層１１３ｂは、導電体１２６ｂの上面及び側面と導電体１２９ｂの上面及び側面を覆うように形成されている。また、同様に、第３の層１１３ｃは、導電体１２６ｃの上面及び側面と導電体１２９ｃの上面及び側面を覆うように形成されている。したがって、導電体１２６ａ、導電体１２６ｂ、及び導電体１２６ｃが設けられている領域全体を、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂの発光領域として用いることができるため、画素の開口率を高めることができる。
発光デバイス１３０Ｒにおいて、第１の層１１３ａ及び共通層１１４をまとめてＥＬ層と呼ぶことができる。また、同様に、発光デバイス１３０Ｇにおいて、第２の層１１３ｂ及び共通層１１４をまとめてＥＬ層と呼ぶこともできる。また、同様に、発光デバイス１３０Ｂにおいて、第３の層１１３ｃ及び共通層１１４をまとめてＥＬ層と呼ぶことができる。
本実施の形態の発光デバイスの構成に、特に限定はなく、シングル構造であってもタンデム構造であってもよい。
第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃは、フォトリソグラフィ法により島状に加工されている。そのため、第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃは、それぞれその端部において、上面と側面との成す角が９０度に近い形状となる。一方、例えば、ＦＭＭ（Ｆｉｎｅ Ｍｅｔａｌ Ｍａｓｋ）を用いて形成された有機膜は、その厚さが端部に近いほど徐々に薄くなる傾向があり、例えば、１μｍ以上１０μｍ以下の範囲にわたって、上面がスロープ状に形成されるため、上面と側面の区別が困難な形状となる。
第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃは、上面と側面の区別が明瞭となる。これにより、隣接する第１の層１１３ａと第２の層１１３ｂにおいて、第１の層１１３ａの側面の一と、第２の層１１３ｂの側面の一は、互いに対向して配置される。これは、第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃのうちいずれの組み合わせにおいても同様である。
第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃのそれぞれは、少なくとも発光層を有する。例えば、第１の層１１３ａが、赤色の光を発する発光層を有し、第２の層１１３ｂが緑色の光を発する発光層を有し、第３の層１１３ｃが、青色の光を発する発光層を有する構成であると好ましい。また、それぞれの発光層は、上記以外の色としては、シアン、マゼンタ、黄または白を適用することができる。
また、第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃは、それぞれ、正孔注入層、正孔輸送層、正孔ブロック層、電荷発生層、電子ブロック層、電子輸送層、及び電子注入層のうち１つ以上を有してもよい。
例えば、第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃは、正孔注入層、正孔輸送層、発光層、及び電子輸送層を有していてもよい。また、正孔輸送層と発光層との間に電子ブロック層を有していてもよい。また、電子輸送層上に電子注入層を有していてもよい。
また、例えば、第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃのそれぞれは、電子注入層、電子輸送層、発光層、及び正孔輸送層を有していてもよい。特に、第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃのそれぞれにおいて、電子注入層、電子輸送層、発光層、及び正孔輸送層がこの順で積層されていることが好ましい。また、電子輸送層と発光層との間に正孔ブロック層を有していてもよい。また、正孔輸送層上に正孔注入層を有していてもよい。
第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃは、発光層と、発光層上のキャリア輸送層（電子輸送層または正孔輸送層）と、を有することが好ましい。第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃの表面は、表示装置の作製工程中に露出する場合があるため、キャリア輸送層を発光層上に設けることで、発光層が最表面に露出することを抑制し、発光層が受けるダメージを低減することができる。これにより、発光デバイスの信頼性を高めることができる。
また、第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃは、例えば、第１の発光ユニット、電荷発生層、及び第２の発光ユニットを有する構成にしてもよい。例えば、第１の層１１３ａが、赤色の光を発する発光ユニットを２つ以上有する構成であり、第２の層１１３ｂが緑色の光を発する発光ユニットを２つ以上有する構成であり、第３の層１１３ｃが、青色の光を発する発光ユニットを２つ以上有する構成であると好ましい。
第２の発光ユニットは、発光層と、発光層上のキャリア輸送層（電子輸送層又は正孔輸送層）と、を有することが好ましい。第２の発光ユニットの表面は、表示装置の作製工程中に露出するため、キャリア輸送層を発光層上に設けることで、発光層が最表面に露出することを抑制し、発光層が受けるダメージを低減することができる。これにより、発光デバイスの信頼性を高めることができる。
共通層１１４は、例えば、電子注入層、又は正孔注入層を有する。又は、共通層１１４は、電子輸送層と電子注入層とを積層して有していてもよく、正孔輸送層と正孔注入層とを積層して有していてもよい。共通層１１４は、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂで共有されている。
また、共通電極１１５は、発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂで共有されている。また、図５２に示すように、複数の発光デバイスが共通して有する共通電極１１５は、接続部１４０に含まれている導電体に電気的に接続される。
第１の層１１３ａ、第２の層１１３ｂ、及び第３の層１１３ｃのそれぞれの側面は、絶縁体１２５及び絶縁体１２７によって覆われている。第１の層１１３ａと絶縁体１２５との間にはマスク層１１８ａが位置する。また、第２の層１１３ｂと絶縁体１２５との間にはマスク層１１８ｂが位置し、第３の層１１３ｃと絶縁体１２５との間にはマスク層１１８ｃが位置する。第１の層１１３ａ上、第２の層１１３ｂ上、第３の層１１３ｃ上、絶縁体１２５上、及び絶縁体１２７上に、共通層１１４が設けられ、共通層１１４上に共通電極１１５が設けられている。共通層１１４及び共通電極１１５は、それぞれ、複数の発光デバイスに共通して設けられるひとつなぎの膜である。
絶縁体１２５は、無機材料を有する絶縁層とすることができる。絶縁体１２５には、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜から選ばれた一以上の無機絶縁膜を用いることができる。絶縁体１２５は単層構造であってもよく積層構造であってもよい。酸化絶縁膜としては、例えば、酸化シリコン膜、酸化アルミニウム膜、酸化マグネシウム膜、インジウムガリウム亜鉛酸化物膜、酸化ガリウム膜、酸化ゲルマニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化ネオジム膜、酸化ハフニウム膜、又は酸化タンタル膜が挙げられる。窒化絶縁膜としては、例えば、窒化シリコン膜、又は窒化アルミニウム膜が挙げられる。酸化窒化絶縁膜としては、例えば、酸化窒化シリコン膜、又は酸化窒化アルミニウム膜が挙げられる。窒化酸化絶縁膜としては、例えば、窒化酸化シリコン膜、又は窒化酸化アルミニウム膜が挙げられる。特に、酸化アルミニウム膜は、エッチング工程において、ＥＬ層との選択比が高く、後述する絶縁体１２７の形成において、ＥＬ層を保護する機能を有するため、好ましい。特にＡＬＤ法により形成した酸化アルミニウム膜、酸化ハフニウム膜、または酸化シリコン膜等の無機絶縁膜を絶縁体１２５に適用することで、ピンホールが少なく、ＥＬ層を保護する機能に優れた絶縁体１２５を形成することができる。また、絶縁体１２５は、ＡＬＤ法により形成した膜と、スパッタリング法により形成した膜と、の積層構造としてもよい。絶縁体１２５は、例えば、ＡＬＤ法によって形成された酸化アルミニウム膜と、スパッタリング法によって形成された窒化シリコン膜と、の積層構造であってもよい。
絶縁体１２５は、水及び酸素の一方又は双方に対するバリア絶縁層としての機能を有することが好ましい。また、絶縁体１２５は、水及び酸素の一方又は双方の拡散を抑制する機能を有することが好ましい。また、絶縁体１２５は、水及び酸素の一方又は双方を捕獲、または固着する（ゲッタリングともいう）機能を有することが好ましい。
絶縁体１２５が、バリア絶縁層としての機能、又はゲッタリング機能を有することで、外部から各発光デバイスに拡散しうる不純物（代表的には、水及び酸素の一方又は双方）の侵入を抑制することが可能な構成となる。当該構成とすることで、信頼性の高い発光デバイス、さらには、信頼性の高い表示パネルを提供することができる。
また、絶縁体１２５は、不純物濃度が低いことが好ましい。これにより、絶縁体１２５からＥＬ層に不純物が混入し、ＥＬ層が劣化することを抑制することができる。また、絶縁体１２５において、不純物濃度を低くすることで、水及び酸素の一方又は双方に対するバリア性を高めることができる。例えば、絶縁体１２５は、水素濃度及び炭素濃度の一方、好ましくは双方が十分に低いことが望ましい。
絶縁体１２７としては、有機材料を有する絶縁層を好適に用いることができる。有機材料としては、感光性の有機樹脂を用いることが好ましく、例えば、アクリル樹脂を含む感光性の樹脂組成物を用いればよい。また、絶縁体１２７の材料の粘度は、１ｃＰ以上１５００ｃＰ以下とすればよく、１ｃＰ以上１２ｃＰ以下とすることが好ましい。絶縁体１２７の材料の粘度を上記の範囲にすることで、後述する、テーパ形状を有する絶縁体１２７を、比較的容易に形成することができる。なお、本明細書などにおいて、アクリル樹脂とは、ポリメタクリル酸エステル、またはメタクリル樹脂だけを指すものではなく、広義のアクリル系ポリマー全体を指す。
なお、絶縁体１２７は、後述するように側面にテーパ形状を有していればよく、絶縁体１２７に用いることができる有機材料は上記に限られるものではない。例えば、絶縁体１２７として、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、イミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シリコーン樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、又はこれら樹脂の前駆体を適用することができる場合がある。また、絶縁体１２７として、ポリビニルアルコール（ＰＶＡ）、ポリビニルブチラル、ポリビニルピロリドン、ポリエチレングリコール、ポリグリセリン、プルラン、水溶性のセルロース、またはアルコール可溶性のポリアミド樹脂といった有機材料を適用することができる場合がある。また、絶縁体１２７には、例えば、感光性の樹脂としてはフォトレジストを用いることができる場合がある。なお、感光性の樹脂としては、ポジ型の材料、またはネガ型の材料が挙げられる。
絶縁体１２７には可視光を吸収する材料を用いてもよい。絶縁体１２７が発光デバイスからの発光を吸収することで、発光デバイスから絶縁体１２７を介して隣接する発光デバイスに光が漏れること（迷光）を抑制することができる。これにより、表示パネルの表示品位を高めることができる。また、表示パネルに偏光板を用いなくても、表示品位を高めることができるため、表示パネルの軽量化及び薄型化を図ることができる。
可視光を吸収する材料としては、黒色などの顔料を含む材料、染料を含む材料、光吸収性を有する樹脂材料（例えば、ポリイミド）、及び、カラーフィルタに用いることのできる樹脂材料（カラーフィルタ材料）が挙げられる。特に、２色又は３色以上のカラーフィルタ材料を積層または混合した樹脂材料を用いると、可視光の遮蔽効果を高めることができるため好ましい。特に３色以上のカラーフィルタ材料を混合させることで、黒色または黒色近傍の樹脂層とすることが可能となる。
絶縁体１２７は、例えば、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ法、スリットコート、ロールコート、カーテンコート、又はナイフコートといった湿式の成膜方法を用いて形成することができる。特に、スピンコートにより、絶縁体１２７となる有機絶縁膜を形成することが好ましい。
絶縁体１２７は、ＥＬ層の耐熱温度よりも低い温度で形成する。絶縁体１２７を形成する際の基板温度としては、代表的には、２００℃以下、好ましくは１８０℃以下、より好ましくは１６０℃以下、より好ましくは１５０℃以下、より好ましくは１４０℃以下である。
以下では、発光デバイス１３０Ｒと発光デバイス１３０Ｇの間の絶縁体１２７の構造について説明を行う。なお、発光デバイス１３０Ｇと発光デバイス１３０Ｂの間の絶縁体１２７、及び発光デバイス１３０Ｂと発光デバイス１３０Ｒの間の絶縁体１２７などについても同様のことが言えるものとする。また、以下では、第２の層１１３ｂ上の絶縁体１２７の端部を例に挙げて説明する場合があるが、第１の層１１３ａ上の絶縁体１２７の端部、及び第３の層１１３ｃ上の絶縁体１２７の端部についても同様のことが言えるものとする。
絶縁体１２７は、表示装置の断面図において、側面にテーパ角θ１のテーパ形状を有することが好ましい。テーパ角θ１は、絶縁体１２７の側面と基板面のなす角である。ただし、基板面に限らず、絶縁体１２５の平坦部の上面、又は第２の層１１３ｂの平坦部の上面と、絶縁体１２７の側面がなす角としてもよい。また、絶縁体１２７の側面をテーパ形状にすることにより、絶縁体１２５の側面、及びマスク層１１８ａの側面もテーパ形状となる場合がある。
絶縁体１２７のテーパ角θ１は、９０°未満であり、６０°以下が好ましく、４５°以下がより好ましい。絶縁体１２７の側面端部をこのような順テーパ形状にすることで、絶縁体１２７の側面端部上に設けられる、共通層１１４及び共通電極１１５に、段切れ、または局所的な薄膜化などを生じさせることなく、被覆性良く成膜することができる。これにより、共通層１１４及び共通電極１１５の面内均一性を向上させることができるので、表示装置の表示品位を向上させることができる。
また、表示装置の断面図において、絶縁体１２７の上面は凸曲面形状を有することが好ましい。絶縁体１２７の上面の凸曲面形状は、中心に向かってなだらかに膨らんだ形状であることが好ましい。また、絶縁体１２７上面の中心部の突曲面部が、側面端部のテーパ部に滑らかに接続される形状であることが好ましい。絶縁体１２７をこのような形状にすることで、絶縁体１２７上全体で、共通層１１４及び共通電極１１５を被覆性良く成膜することができる。
また、絶縁体１２７は、二つのＥＬ層の間の領域（例えば、第１の層１１３ａと第２の層１１３ｂとの間の領域）に形成される。このとき、絶縁体１２７の一部又は全部が、一方のＥＬ層（例えば、第１の層１１３ａ）の側面端部と、もう一方のＥＬ層（例えば、第２の層１１３ｂ）の側面端部に挟まれる位置に配置されることになる。
また、絶縁体１２７の一方の端部が画素電極として機能する導電体１２６ａと重なり、絶縁体１２７の他方の端部が画素電極として機能する導電体１２６ｂと重なることが好ましい。このような構造にすることで、絶縁体１２７の端部を第１の層１１３ａ（第２の層１１３ｂ）の概略平坦な領域の上に形成することができる。よって、絶縁体１２７を上記の通りテーパ形状に加工することが比較的容易になる。
以上のように、絶縁体１２７などを設けることにより、第１の層１１３ａの概略平坦な領域から第２の層１１３ｂの概略平坦な領域まで、共通層１１４及び共通電極１１５に段切れ箇所、及び局所的に膜厚が薄い箇所が形成されるのを防ぐことができる。よって、各発光デバイス間において、共通層１１４及び共通電極１１５に、段切れ箇所に起因する接続不良、及び局所的に膜厚が薄い箇所に起因する電気抵抗の上昇が発生するのを抑制することができる。
本実施の形態の表示装置は、発光デバイス間の距離を狭くすることができる。具体的には、発光デバイス間の距離、ＥＬ層間の距離、または画素電極間の距離を、１０μｍ未満、８μｍ以下、５μｍ以下、３μｍ以下、２μｍ以下、１μｍ以下、５００ｎｍ以下、２００ｎｍ以下、１００ｎｍ以下、９０ｎｍ以下、７０ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、１５ｎｍ以下、または１０ｎｍ以下とすることができる。別言すると、本実施の形態の表示装置は、隣接する２つの島状のＥＬ層の間隔が１μｍ以下の領域を有し、好ましくは０．５μｍ（５００ｎｍ）以下の領域を有し、さらに好ましくは１００ｎｍ以下の領域を有する。このように、各発光デバイス間の距離を狭めることで、高い精細度と、大きな開口率を有する表示装置を提供することができる。
発光デバイス１３０Ｒ上、発光デバイス１３０Ｇ上、及び発光デバイス１３０Ｂ上にはそれぞれ、保護層１３１が設けられている。保護層１３１は、発光デバイス１３０を保護するパッシベーション膜として機能する膜である。発光デバイスを覆う保護層１３１を設けることで、発光デバイスに水及び酸素といった不純物が入り込むことを抑制し、発光デバイス１３０の信頼性を高めることができる。
保護層１３１には、例えば、酸化アルミニウム、窒化シリコン、又は窒化酸化シリコンを用いることができる。
保護層１３１と、基板１１０と、は接着層１０７を介して接着されている。発光デバイスの封止には、固体封止構造又は中空封止構造などが適用できる。図５２では、基板３１０と基板１１０との間の空間が、接着層１０７で充填されており、固体封止構造が適用されている。または、当該空間を不活性ガス（例えば、窒素又はアルゴン）で充填し、中空封止構造を適用してもよい。このとき、接着層１０７は、発光デバイスと重ならないように設けられていてもよい。また、当該空間を、枠状に設けられた接着層１０７とは異なる樹脂で充填してもよい。
接着層１０７には、紫外線硬化型の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤といった各種硬化型接着剤を用いることができる。これら接着剤としては、例えば、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シートを用いてもよい。
表示装置１０００は、トップエミッション型である。発光デバイスが発する光は、基板１１０側に射出される。そのため、基板１１０には、可視光に対する透過性が高い材料を用いることが好ましい。例えば、基板１１０には、基板３１０及び基板ＢＳに適用できる基板のうち、可視光に対する透過性が高い基板を選択すればよい。画素電極は可視光を反射する材料を含み、対向電極（共通電極１１５）は可視光を透過する材料を含む。
上記の構成例を表示装置に適用することによって、高い画面解像度、かつ高い精細度を有する表示装置を実現することができる。具体的には、例えば、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ（画素数３８４０×２１６０）、８Ｋ（画素数７６８０×４３２０）の画面解像度の表示装置を実現できる場合がある。また、具体的には、例えば、１００ｐｐｉ以上、３００ｐｐｉ以上、５００ｐｐｉ以上、１０００ｐｐｉ以上、２０００ｐｐｉ以上、３０００ｐｐｉ以上、又は５０００ｐｐｉ以上の精細度の表示装置を実現することができる場合がある。
なお、本発明の一態様の表示装置の構成は、図５２に示す表示装置１０００の構成に限定されない。本発明の一態様の表示装置は、適宜変更がなされた図５２の表示装置１０００の構成としてもよい。以下に、本発明の一態様の表示装置である、図５２の表示装置の変更例を説明する。
＜表示装置の構成例２＞
例えば、図５２に示す表示装置１０００の画素層ＰＸＡＬは、トランジスタ５００が２層以上積層されている構成となっていてもよい。図５４に示す表示装置１０００Ａは、図５２の表示装置１０００の画素層ＰＸＡＬに含まれているトランジスタ５００が２層積層された構成例となっている。なお、図５４に示す表示装置１０００Ａは、画素層ＰＸＡＬのみを図示しており、回路層ＳＩＣＬ、及び配線層ＬＩＮＬについては、図５２の表示装置１０００の構成を参照することができる。
表示装置１０００において、画素に含まれるトランジスタの数を増やしたい場合、図５４の表示装置１０００Ａに示す構成を適用すればよい。
＜表示装置の構成例３＞
また、例えば、図５２に示す表示装置１０００の回路層ＳＩＣＬには、トランジスタ３００に加えて、ＯＳトランジスタが含まれていてもよい。図５５に示す表示装置１０００Ｂ１は、回路層ＳＩＣＬにおいて、トランジスタ３００の上方に、ＯＳトランジスタであるトランジスタ３００ＯＳが積層されている構成例となっている。なお、図５５に示す表示装置１０００Ｂ１は、回路層ＳＩＣＬ、配線層ＬＩＮＬ、及び画素層ＰＸＡＬのトランジスタ５００が含まれている層のみを図示しており、画素層ＰＸＡＬの発光デバイスが含まれる層については、図５２の表示装置１０００の構成を参照することができる。
金属酸化物を用いてｐ型半導体を作製することは、移動度及び信頼性の観点から難しいため、ＯＳトランジスタで構成される回路は、ｎチャネル型の単極性回路となることが多い。そこで、図５５の表示装置１０００Ｂ１において、トランジスタ３００ＯＳをｎ型トランジスタとし、トランジスタ３００をｐ型トランジスタとして、図５５の回路層ＳＩＣＬに含まれる回路をＣＭＯＳ回路として構成することができる。特に、ＯＳトランジスタをｎ型トランジスタとし、Ｓｉトランジスタをｐ型トランジスタとして構成された回路は、ＬＴＰＯと呼ばれる場合がある。
また、例えば、図５２に示す表示装置１０００の回路層ＳＩＣＬは、トランジスタ３００の代わりに、ＯＳトランジスタが形成されている構成となっていてもよい。図５６に示す表示装置１０００Ｂ２は、図５２の表示装置１０００の回路層ＳＩＣＬに、トランジスタ３００の代わりに、ＯＳトランジスタであるトランジスタ３００ＯＳが形成されている構成例となっている。
なお、図５６に示す表示装置１０００Ｂ２において、基板３１０には、半導体基板以外の基板を用いることができる。例えば、基板３１０には、ガラス基板、石英基板、プラスチック基板、サファイアガラス基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムを用いることができる。なお、表示装置の作製工程において熱処理が含まれている場合、基板３１０には、熱に対して耐性の高い材料を選択することが好ましい。
また、例えば、図５２に示す表示装置１０００の回路層ＳＩＣＬは、トランジスタ３００の代わりに、チャネル形成領域に低温ポリシリコンを含むトランジスタ（以後、ＬＴＰＳトランジスタと呼称する）が形成されている構成となっていてもよい。図５７に示す表示装置１０００Ｂ３は、図５２の表示装置１０００の回路層ＳＩＣＬに、トランジスタ３００の代わりに、ＬＴＰＳトランジスタであるトランジスタ３００ＬＴが形成されている構成例となっている。
トランジスタ３００ＬＴは、基板３１０上に設けられている。トランジスタ３００ＬＴは、絶縁体３６１と、絶縁体３６２と、絶縁体３６３と、絶縁体３６４と、導電体３６６と、導電体３６７と、低抵抗領域３６８ｐと、半導体領域３６８ｉと、導電体３６９と、を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。また、本明細書等において、低抵抗領域３６８ｐと、半導体領域３６８ｉと、をまとめて、半導体層３６８と呼称する。特に、半導体層３６８に含まれる半導体材料に、例えば、低温ポリシリコンを適用することで、トランジスタ３００ＬＴをＬＴＰＳトランジスタとすることができる。ＬＴＰＳトランジスタは、電界効果移動度が高く、周波数特性が良好である。
また、図５７において、導電体３６７は、トランジスタ３００ＬＴにおける第１のゲート（ゲート又はバックゲートの一方と呼称する場合がある）として機能する。また、導電体３６６は、トランジスタ３００ＬＴにおける第２のゲート（ゲート又はバックゲートの他方と呼称する場合がある）として機能する。また、半導体層３６８の一対の低抵抗領域３６８ｐの一方は、トランジスタ３００ＬＴにおけるソース又はドレインの一方として機能し、半導体層３６８の一対の低抵抗領域３６８ｐの他方は、トランジスタ３００ＬＴにおけるソース又はドレインの他方として機能する。また、絶縁体３６３は、トランジスタ３００ＬＴにおける第１のゲート絶縁膜として機能し、絶縁体３６２は、トランジスタ３００ＬＴにおける第２のゲート絶縁膜として機能する。
図５７において、基板３１０上には絶縁体３６１が形成されている。また、絶縁体３６１上の一部の領域には導電体３６６が形成されている。また、絶縁体３６１と導電体３６６と、を覆うように絶縁体３６２が形成されている。また、導電体３６６及び絶縁体３６２に重畳し、かつ絶縁体３６２上の一部の領域に半導体層３６８が形成されている。また、絶縁体３６２と半導体層３６８と、を覆うように絶縁体３６３が形成されている。また、導電体３６６、絶縁体３６２、半導体層３６８、及び絶縁体３６３に重畳し、かつ絶縁体３６３上の一部の領域に導電体３６７が形成されている。また、絶縁体３６３と導電体３６７と、を覆うように、絶縁体３６４が形成されている。また、低抵抗領域３６８ｐに重畳している絶縁体３６３及び絶縁体３６４の領域に開口部が設けられ、当該開口部を埋めるように、絶縁体３６４上に導電体３６９が形成されている。
絶縁体３６１、絶縁体３６２、絶縁体３６３、及び絶縁体３６４には、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、及び窒化アルミニウムから選ばれた一以上を用いればよい。
特に、絶縁体３６１には、絶縁体３６１の下方の領域（例えば、基板３１０）からの不純物（例えば、金属イオン、金属原子、酸素原子、酸素分子、水素原子、水素分子、及び水分子）が拡散しないようなバリア絶縁膜を用いることが好ましい。
低抵抗領域３６８ｐは、不純物元素を含む領域である。例えば、トランジスタ３００ＬＴをｎチャネル型トランジスタとする場合には、低抵抗領域３６８ｐにはリン又はヒ素を添加すればよい。一方、トランジスタ３００ＬＴをｐチャネル型とする場合には、低抵抗領域３６８ｐにはホウ素又はアルミニウムを添加すればよい。また、トランジスタ３００ＬＴのしきい値電圧を制御するために、半導体領域３６８ｉに、上述した不純物が添加されていてもよい。
なお、トランジスタ３００ＬＴは、ｐチャネル型トランジスタ、あるいはｎチャネル型トランジスタのいずれでもよい。または、回路層ＳＩＣＬにトランジスタ３００ＬＴを複数設けて、ｐチャネル型トランジスタ及びｎチャネル型トランジスタの双方を用いてもよい。
導電体３６６及び導電体３６７には、例えば、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、又はタングステンといった金属を用いることができる。又は、導電体３６６及び導電体３６７には、上述した金属から選ばれた二以上を主成分とする合金を用いることができる。又は、導電体３６６及び導電体３６７には、酸化インジウム、インジウム錫酸化物（ＩＴＯ）、タングステンを含むインジウム酸化物、タングステンを含むインジウム亜鉛酸化物、チタンを含むインジウム酸化物、チタンを含むＩＴＯ、インジウム亜鉛酸化物、酸化亜鉛（ＺｎＯ）、ガリウムを含むＺｎＯ、又はシリコンを含むインジウム錫酸化物等の透光性を有する導電性材料を用いることができる。又は、導電体３６６及び導電体３６７には、不純物元素を含有させる等して低抵抗化させた半導体（例えば、多結晶シリコン、又は酸化物半導体）、又はシリサイド（例えば、ニッケルシリサイド）を用いてもよい。又は、導電体３６６及び導電体３６７には、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば酸化グラフェンを含む膜を還元して形成することができる。または、導電性ペースト（例えば、銀、カーボン、又は銅を含む導電性ペースト）、又は導電性ポリマー（例えば、ポリチオフェン）を用いて形成してもよい。導電性ペーストは、安価であり、好ましい。導電性ポリマーは、塗布しやすく、好ましい。又は、導電体３６６及び導電体３６７の一方又は双方は、上記の材料を含む単層構造、又は上記の材料から選ばれた二以上が重なった構造（積層構造）とすることができる。
導電体３６９は、トランジスタ３００ＬＴの低抵抗領域３６８ｐに電気的に接続される配線として機能する。つまり、導電体３６９は、トランジスタ３００ＬＴにおけるソース又はドレインとして機能する。なお、導電体３６９には、導電体３６６、及び導電体３６７に適用できる材料を用いることができる。
また、例えば、図５２に示す表示装置１０００の回路層ＳＩＣＬは、基板が複数枚貼り合わされた構成としてもよい。図５８に示す表示装置１０００Ｂ４の回路層ＳＩＣＬは、基板３１０と、基板３１０Ａと、を有し、基板３１０の上方側の面と、基板３１０Ａの下方側の面と、が貼り合わされた構成となっている。なお、図５８では、回路層ＳＩＣＬ、及び画素層ＰＸＡＬのトランジスタ５００が含まれている層のみを図示しており、配線層ＬＩＮＬと、画素層ＰＸＡＬの発光デバイスが含まれる層と、については、図５２の表示装置１０００の構成を参照することができる。
図５８の表示装置１０００Ｂ４において、基板３１０から絶縁体３２６及び導電体３３０までの構成は、図５２の表示装置１０００の説明を参酌する。
絶縁体３２６及び導電体３３０上には、図５２の表示装置１０００と同様に、絶縁体３５０及び絶縁体３５２が順に形成されている。
また、絶縁体３５０及び絶縁体３５２のそれぞれの、一部の導電体３３０と重畳する領域に開口部が形成されて、当該開口部を埋めるように導電体３５８が設けられている。また、導電体３５８は、絶縁体３５２上にも形成されている。その後、エッチング工程などによって、導電体３５８を配線、端子、又はパッドといった形にパターニングする。
導電体３５８としては、例えば、銅、アルミニウム、錫、亜鉛、タングステン、銀、白金、又は金を用いることができる。なお、導電体３５８は、後述する導電体３１９Ａに用いられている材料と同一の成分で構成されていることが好ましい。
次に、絶縁体３５２及び導電体３５８を覆うように絶縁体３８０を成膜し、その後、導電体３５８が露出するまで、化学機械研磨（ＣＭＰ）法を用いた平坦化処理を行う。これにより、導電体３５８を配線、端子、又はパッドとして、基板３１０に形成することができる。
絶縁体３８０は、水及び水素といった不純物の拡散を抑制する膜（バリア性を有する膜）を用いることが好ましい。つまり、絶縁体３８０としては、絶縁体３２４に適用できる材料を用いることが好ましい。又は、絶縁体３８０としては、例えば、絶縁体３２６と同様に、配線間に生じる寄生容量を低減するために、比誘電率が比較的低い絶縁体を用いてもよい。つまり、絶縁体３８０としては、絶縁体３２６に適用できる材料を用いてもよい。また、絶縁体３８０は、後述する絶縁体３８２に用いられている材料と同一の成分で構成されていることが好ましい。
次に、基板３１０Ａについて説明する。基板３１０Ａは、例えば、基板３１０に適用することができる半導体基板を用いることができる。
また、基板３１０Ａ上には、基板３１０と同様にトランジスタ、絶縁体及び導電体が形成されている。具体的には、基板３１０Ａ上には、トランジスタ３００Ａが形成され、トランジスタ３００Ａを覆うように絶縁体３２０Ａが形成され、絶縁体３２０Ａ上に絶縁体３２２Ａ、絶縁体３２４Ａ、絶縁体３２６Ａ、及び絶縁体３５０Ａが順に形成されている。なお、絶縁体３２０Ａには、絶縁体３２０に適用できる材料を用いることができる。同様に、絶縁体３２２Ａには、絶縁体３２２に適用できる材料を用いることができ、絶縁体３２４Ａには、絶縁体３２４に適用できる材料を用いることができ、絶縁体３２６Ａには、絶縁体３２６に適用できる材料を用いることができ、絶縁体３５０Ａには、絶縁体３５０に適用できる材料を用いることができる。
また、絶縁体３２０Ａ及び絶縁体３２２Ａには、導電体３２８と同様に、プラグ又は配線として機能する導電体３２８Ａが埋め込まれている。また、絶縁体３２４Ａ及び絶縁体３２６Ａには、導電体３３０と同様に、プラグ又は配線として機能する導電体３３０Ａが埋め込まれている。なお、導電体３２８Ａには、導電体３２８に適用できる材料を用いることができ、導電体３３０Ａには、導電体３３０に適用できる材料を用いることができる。
表示装置１０００Ｂ４の絶縁体３５０Ａより上方の構成については、表示装置１０００の説明を参照することができる。
また、基板３１０Ａのトランジスタ３００Ａが形成されている面とは反対側の面には、絶縁体３８２が形成されている。絶縁体３８２には、上述したとおり、絶縁体３８０に適用できる材料を用いることができる。
また、絶縁体３２０Ａ及び絶縁体３２２Ａには、導電体３２８Ａが形成されている開口部の他にも、導電体３５８に重畳する領域に開口部が設けられている。また、導電体３５８に重畳する領域に形成されている開口部の側面には、絶縁体３１８Ａが形成され、残りの開口部に導電体３１９Ａが形成される。特に、導電体３１９Ａは、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）と呼ばれる場合がある。
導電体３１９Ａには、上述したとおり、導電体３５８に適用できる材料を用いることができる。また、絶縁体３１８Ａは、例えば、基板３１０Ａと導電体３１９Ａとを絶縁する機能を有する。なお、絶縁体３１８Ａとしては、例えば、絶縁体３２０又は絶縁体３２４に適用できる材料を用いることが好ましい。
絶縁体３８０及び導電体３５８は、基板３１０側の貼り合わせ層として機能し、絶縁体３８２及び導電体３１９Ａは、基板３１０Ａ側の貼り合わせ層として機能する。つまり、基板３１０に形成されている絶縁体３８０、及び導電体３５８と、基板３１０Ａに形成されている絶縁体３８２及び導電体３１９Ａと、は、一例として、貼り合わせ工程によって、接合することができる。
貼り合わせ工程を行う前工程としては、例えば、基板３１０側において、絶縁体３８０及び導電体３５８のそれぞれの表面の高さを一致させるため平坦化処理が行われる。また、同様に、基板３１０側において、絶縁体３８２及び導電体３１９Ａのそれぞれの表面の高さを一致させるため平坦化処理が行われる。
貼り合わせ工程で、絶縁体３８０と絶縁体３８２との接合、つまり絶縁層同士の接合を行うとき、研磨（例えば、ＣＭＰ法）によって高い平坦性を与えた後に、酸素プラズマ等で親水性処理をした表面同士を接触させて仮接合し、熱処理による脱水で本接合を行う親水性接合法などを用いることができる。親水性接合法も原子レベルでの結合が起こるため、機械的に優れた接合を得ることができる。
また、導電体３５８と導電体３１９Ａとの接合、つまり導電体同士の接合を行うとき、表面の酸化膜および不純物の吸着層をスパッタリング処理などで除去し、清浄化および活性化した表面同士を接触させて接合する表面活性化接合法を用いることができる。または、温度と圧力を併用して表面同士を接合する拡散接合法を用いることができる。両者とも原子レベルでの結合が起こるため、電気的だけでなく機械的にも優れた接合を得ることができる。
上述した、貼り合わせ工程を行うことによって、基板３１０側の導電体３５８を、基板３１０Ａ側の導電体３１９Ａに電気的に接続することができる。また、基板３１０側の絶縁体３８０と、基板３１０Ａ側の絶縁体３８２と、の機械的な強度を有する接続を得ることができる。
基板３１０と基板３１０Ａを貼り合わせる場合、それぞれの接合面には絶縁層と金属層が混在するため、例えば、表面活性化接合法及び親水性接合法を組み合わせて行えばよい。例えば、研磨後に表面を清浄化し、金属層の表面に酸化防止処理を行ったのちに親水性処理を行って接合する方法などを用いることができる。また、金属層の表面を金などの難酸化性金属とし、親水性処理を行ってもよい。
なお、基板３１０と基板３１０Ａとの貼り合わせとしては、上述した方法以外の接合方法を用いてもよい。例えば、基板３１０と基板３１０Ａとの貼り合わせの方法として、フリップチップボンディングの方法を用いてもよい。また、フリップチップボンディングの方法を用いる場合、基板３１０側の導電体３５８の上方に、又は基板３１０Ａ側の導電体３１９Ａの下方に、例えばバンプといった接続端子を設けてもよい。フリップチップボンディングとしては、例えば、異方性導電粒子を含む樹脂を絶縁体３８０と絶縁体３８２との間、及び導電体３５８と導電体３１９Ａとの間に注入して接合する方法、又は銀錫はんだを用いて接合する方法などが挙げられる。又は、バンプ、及びバンプに接続される導電体のそれぞれが金である場合、超音波接合法を用いることができる。また、衝撃などの物理的応力の軽減、又は熱的応力の軽減を図るために、上記のフリップチップボンディングの方法に加えて、アンダーフィル剤を絶縁体３８０と絶縁体３８２との間、及び導電体３５８と導電体３１９Ａとの間に注入してもよい。また、例えば、基板３１０と基板３１０Ａとの貼り合わせとしては、ダイボンディングフィルムを用いてもよい。
＜表示装置の構成例４＞
また、例えば、図５２に示す表示装置１０００の画素層ＰＸＡＬに含まれているトランジスタ５００は、別の構成のトランジスタとしてもよい。図５９（Ａ）に示す表示装置１０００Ｃは、図５２の表示装置１０００において、トランジスタ５００の代わりに、ＢＧＴＣ（Ｂｏｔｔｏｍ－Ｇａｔｅ Ｔｏｐ－Ｃｏｎｔａｃｔ）型のトランジスタとしてトランジスタ２００が用いられた構成例となっている。なお、図５９（Ａ）は、表示装置１０００Ｃの画素層ＰＸＡＬのみを図示しており、回路層ＳＩＣＬ、及び配線層ＬＩＮＬについては、図５２の表示装置１０００の構成を参照することができる。
図５９（Ａ）の表示装置１０００Ｃにおいて、配線層ＬＩＮＬの上方には、絶縁体３２２が設けられている。
絶縁体３２２には、絶縁体３２０に適用できる材料を用いることができる。
絶縁体３２２上には、複数のトランジスタ２００が形成されている。複数のトランジスタ２００は、例えば、同一の材料及び同一の工程により作製することができる。
絶縁体３２２上には、絶縁体２１１、絶縁体２１３、絶縁体２１５、及び絶縁体２１４がこの順で設けられている。絶縁体２１１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁体２１３は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁体２１５は、トランジスタを覆って設けられる。絶縁体２１４は、トランジスタを覆って設けられ、平坦化層としての機能を有する。なお、ゲート絶縁層の数及びトランジスタを覆う絶縁層の数は限定されず、それぞれ単層であっても２層以上の積層であってもよい。
トランジスタを覆う絶縁層の選ばれた一層以上に、水及び水素といった不純物が拡散しにくい材料を用いることが好ましい。これにより、絶縁層をバリア層として機能させることができる。このような構成とすることで、トランジスタに外部から不純物が拡散することを効果的に抑制でき、表示装置の信頼性を高めることができる。
絶縁体２１１、絶縁体２１３、及び絶縁体２１５には、それぞれ、無機絶縁膜を用いることが好ましい。無機絶縁膜としては、例えば、窒化シリコン膜、酸化窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、及び窒化アルミニウム膜が挙げられる。また、絶縁体２１１、絶縁体２１３、及び絶縁体２１５には、例えば、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム膜等を用いてもよい。また、絶縁体２１１、絶縁体２１３、及び絶縁体２１５は、単層構造としてもよいし、上述した絶縁膜が二以上重なった構造（積層構造）としてもよい。
平坦化層として機能する絶縁体２１４には、有機絶縁層が好適である。有機絶縁層に用いることができる材料としては、例えば、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体が挙げられる。また、絶縁体２１４を、有機絶縁層と、無機絶縁層との積層構造にしてもよい。絶縁体２１４の最表層は、エッチング保護層としての機能を有することが好ましい。これにより、後述する導電体１１２ａ、導電体１２６ａ、又は導電体１２９ａの加工時に、絶縁体２１４に凹部が形成されることを抑制することができる。又は、絶縁体２１４には、導電体１１２ａ、導電体１２６ａ、又は導電体１２９ａの加工時に、凹部が設けられてもよい。
なお、絶縁体２１４は、図５２の表示装置１０００における絶縁体５９９に相当する。そのため、図５９（Ａ）の表示装置１０００Ｃの絶縁体２１４上に位置する絶縁体、又は導電体の形成方法は、図５２の表示装置１０００の絶縁体５９９上に位置する絶縁体、又は導電体の形成方法において、絶縁体５９９を絶縁体２１４に置き換えたものとして説明することができる。
複数のトランジスタ２００は、ゲートとして機能する導電体２２１と、ゲート絶縁層として機能する絶縁体２１１と、ソース及びドレインとして機能する導電体２２２ａ及び導電体２２２ｂと、半導体層２３１と、ゲート絶縁層として機能する絶縁体２１３と、ゲートとして機能する導電体２２３と、を有する。ここでは、トランジスタ３００と同様に、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。絶縁体２１１は、導電体２２１と半導体層２３１との間に位置する。絶縁体２１３は、導電体２２３と半導体層２３１との間に位置する。
本実施の形態の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタ、スタガ型のトランジスタ、逆スタガ型のトランジスタ等を用いることができる。また、トップゲート型またはボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルが形成される半導体層の上下にゲートが設けられていてもよい。
複数のトランジスタ２００のそれぞれには、チャネルが形成される半導体層を２つのゲートで挟持する構成が適用されている。２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。または、２つのゲートのうち、一方に閾値電圧を制御するための電位を与え、他方に駆動のための電位を与えることで、トランジスタの閾値電圧を制御してもよい。
また、トランジスタ２００の構造は、図５９（Ａ）に示す構造に限られない。図５９（Ａ）の表示装置１０００Ｃのトランジスタ２００は、例えば、図５９（Ｂ）及び図５９（Ｃ）に示すＴＧＳＡ（Ｔｏｐ Ｇａｔｅ Ｓｅｌｆ Ａｌｉｇｎ）型のトランジスタの構造を適用してもよい。
トランジスタ２００Ａ及びトランジスタ２００Ｂのそれぞれは、ゲートとして機能する導電体２２１と、ゲート絶縁層として機能する絶縁体２１１と、チャネル形成領域２３１ｉ及び一対の低抵抗領域２３１ｎを有する半導体層２３１と、一対の低抵抗領域２３１ｎの一方と接続する導電体２２２ａと、一対の低抵抗領域２３１ｎの他方と接続する導電体２２２ｂと、ゲート絶縁層として機能する絶縁体２２５と、ゲートとして機能する導電体２２３と、導電体２２３を覆う絶縁体２１５と、を有する。絶縁体２１１は、導電体２２１とチャネル形成領域２３１ｉとの間に位置する。絶縁体２２５は、少なくとも導電体２２３とチャネル形成領域２３１ｉとの間に位置する。さらに、トランジスタを覆う絶縁体２１８を設けてもよい。
図５９（Ｂ）に示すトランジスタ２００Ａでは、絶縁体２２５が半導体層２３１の上面及び側面を覆う例を示す。導電体２２２ａ及び導電体２２２ｂは、それぞれ、絶縁体２２５及び絶縁体２１５に設けられた開口を介して低抵抗領域２３１ｎと接続される。導電体２２２ａ及び導電体２２２ｂのうち、一方はソースとして機能し、他方はドレインとして機能する。
一方、図５９（Ｃ）に示すトランジスタ２００Ｂでは、絶縁体２２５は、半導体層２３１のチャネル形成領域２３１ｉと重なり、低抵抗領域２３１ｎとは重ならない。例えば、導電体２２３をマスクとして絶縁体２２５を加工することで、図５９（Ｃ）に示す構造を作製できる。図５９（Ｃ）では、絶縁体２２５及び導電体２２３を覆って絶縁体２１５が設けられ、絶縁体２１５の開口を介して、導電体２２２ａ及び導電体２２２ｂがそれぞれ低抵抗領域２３１ｎと接続されている。
＜表示装置の構成例５＞
また、例えば、図５２に示す表示装置１０００には、タッチセンサ機能を有するパネル（タッチパネルと呼ばれる場合がある）を設けてもよい。図６０に示す表示装置１０００Ｄは、一例として、保護層１３１上に、樹脂層１４７、絶縁体１０３、導電体１０４、絶縁体１０５、及び導電体１０６がこの順に形成されている。
樹脂層１４７は、有機絶縁材料を含むことが好ましい。有機絶縁材料としては、例えば、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体が挙げられる。
絶縁体１０３は、無機絶縁材料を含むことが好ましい。無機絶縁材料としては、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、及び酸化ハフニウムといった酸化物または窒化物が挙げられる。
導電体１０４及び導電体１０６は、タッチセンサの電極として機能する。タッチセンサの方式として、相互容量方式を用いる場合では、例えば、導電体１０４及び導電体１０６の一方に、パルス電位が与えられ、他方にアナログ－デジタル（Ａ－Ｄ）変換回路、またはセンスアンプといった検知回路が電気的に接続される構成にしてもよい。この場合、導電体１０４と導電体１０６との間に容量が形成される。導電体１０４又は導電体１０６に指などが近づくと、容量の大きさが変化する（具体的には、容量が小さくなる）。この容量の変化は、導電体１０４及び導電体１０６の一方にパルス電位を与えたときに、他方に生じる信号の振幅の大きさの変化として表れる。これにより、指などの接触及び近接を検知することができる。
絶縁体１０５には、例えば、無機絶縁膜又は有機絶縁膜を用いることができる。具体的には、絶縁体１０５には、例えば、アクリル樹脂、又はエポキシ樹脂といった樹脂を用いることができる。又は、絶縁体１０５には、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、又は酸化アルミニウムといった無機絶縁材料を用いることができる。なお、絶縁体１０５は、単層構造としてもよいし、積層構造としてもよい。
＜表示装置の構成例６＞
また、例えば、図５２に示す表示装置１０００の保護層１３１は、１層ではなく、２層以上の積層構造としてもよい。保護層１３１は、例えば、１層目として無機材料の絶縁体を適用し、２層目として有機材料の絶縁体を適用し、３層目として無機材料の絶縁体を適用した、３層の積層構造としてもよい。図６１には、保護層１３１ａを無機材料の絶縁体とし、保護層１３１ｂを有機材料の絶縁体とし、保護層１３１ｃを無機材料の絶縁体として、保護層１３１ａ、保護層１３１ｂ、及び保護層１３１ｃを含む保護層１３１を多層構造とした、表示装置１０００Ｅの一部の断面図を図示している。なお、図６１に示すとおり、保護層１３１ｂに有機材料の絶縁体を適用することで、保護層１３１ｂを平坦化膜として用いることができる。
＜表示装置の構成例７＞
また、例えば、図５２の表示装置１０００には、着色層（カラーフィルタ）などが含まれていてもよい。図６２に示す表示装置１０００Ｆは、一例として、接着層１０７と基板１１０との間に着色層１６６Ｒ、着色層１６６Ｇ、及び着色層１６６Ｂが含まれている構成となっている。なお、着色層１６６Ｒ、着色層１６６Ｇ、及び着色層１６６Ｂは、例えば、基板１１０に形成することができる。また、発光デバイス１３０Ｒが赤色（Ｒ）の発光を呈する発光層を有し、発光デバイス１３０Ｇが緑色（Ｇ）の発光を呈する発光層を有し、発光デバイス１３０Ｂが青色（Ｂ）の発光を呈する発光層を有する場合、着色層１６６Ｒを赤色とし、着色層１６６Ｇを緑色とし、着色層１６６Ｂを青色としている。
なお、着色層１６６Ｒと着色層１６６Ｇとの間、着色層１６６Ｇと着色層１６６Ｂとの間、及び着色層１６６Ｂと着色層１６６Ｒとの間には、黒色の樹脂（ブラックマトリクスと呼ばれる場合がある）を設けてもよい（図示しない）。表示装置１０００Ｆに黒色の樹脂を設けることによって、発光デバイスで発せられた光が隣の画素が有する着色層に入射することを防ぐことができる場合がある。これにより、表示のコントラストを高めることができるため、表示装置１０００Ｆの表示品位を高めることができる。
＜表示装置の構成例８＞
また、例えば、図５２の表示装置１０００は、有機ＥＬ素子を含む発光デバイスではなく、ＬＥＤ（マイクロＬＥＤを含む）が含まれている発光デバイスの構成としてもよい。図６３（Ａ）の表示装置１０００Ｇにおいて、一例として、導電体１２６ａ上に接続層１５２ａが設けられ、接続層１５２ａ上にＬＥＤチップ１５０ａが設けられ、ＬＥＤチップ１５０ａ上に共通電極１１５が設けられている。同様に、導電体１２６ｂ上に接続層１５２ｂが設けられ、接続層１５２ｂ上にＬＥＤチップ１５０ｂが設けられ、ＬＥＤチップ１５０ｂ上に共通電極１１５が設けられている。また、同様に、導電体１２６ｃ上に接続層１５２ｃが設けられ、接続層１５２ｃ上にＬＥＤチップ１５０ｃが設けられ、ＬＥＤチップ１５０ｃ上に共通電極１１５が設けられている。
また、図６３（Ａ）の表示装置１０００Ｇでは、一例として、接続層１５２ａと、ＬＥＤチップ１５０ａと、の側面に絶縁体１２５が形成されている。このとき、絶縁体１２５をＡＬＤ法によって形成することで、ＬＥＤチップ１５０ａと、導電体１２６ａとの間にも絶縁体１２５を形成することができる。なお、これは、ＬＥＤチップ１５０ｂと導電体１２６ｂとの間の絶縁体１２５、及び、ＬＥＤチップ１５０ｃと導電体１２６ｃとの間の絶縁体１２５についても同様である。
ＬＥＤチップとは、基板上に、カソードとして機能する電極と、アノードとして機能する電極と、ｐ型の半導体と、ｎ型の半導体と、発光層と、が設けられた発光ダイオードである。なお、本明細書等において、ＬＥＤチップという用語は、発光ダイオードという用語に置き換えて説明することができる場合がある。
特に、本明細書等において、ＬＥＤチップの面積が１００００μｍ２以下の発光ダイオードをマイクロ発光ダイオード、ＬＥＤチップの面積が１００００μｍ２より大きく１ｍｍ２以下の発光ダイオードをミニ発光ダイオード、ＬＥＤチップの面積が１ｍｍ２より大きい発光ダイオードをマクロ発光ダイオードと記す場合がある。なお、ここでのＬＥＤチップの面積とは、例えば、後述する図６５（Ａ）、図６５（Ｃ）、及び図６５（Ｄ）における、基板１８１の上面又は下面の面積とすることができる。又は、ＬＥＤチップの面積とは、例えば、後述する図６５（Ｂ）における電極１８３Ａの上面又は下面の面積とすることができる。
例えば、ＬＥＤチップの面積が１００μｍ２以下の発光ダイオードは、マイクロ発光ダイオード（マイクロＬＥＤ）チップといえる。また、例えば、面積が１ｍｍ２のＬＥＤパッケージに適用可能な発光ダイオードとして、マイクロＬＥＤチップまたはミニＬＥＤチップを用いることができる場合がある。
本発明の一態様の表示装置において、ＬＥＤパッケージには、マイクロ発光ダイオード、ミニ発光ダイオード、及びマクロ発光ダイオードのいずれかを用いてもよい。特に、本発明の一態様の表示装置は、マイクロ発光ダイオードまたはミニ発光ダイオードを有することが好ましく、マイクロ発光ダイオードを有することがより好ましい。
特に、発光ダイオードのＬＥＤチップの面積は、１ｍｍ２以下が好ましく、１００００μｍ２以下がより好ましく、３０００μｍ２以下がより好ましく、７００μｍ２以下がさらに好ましい。
また、発光ダイオードの光を射出する領域の面積は、１ｍｍ２以下が好ましく、１００００μｍ２以下がより好ましく、３０００μｍ２以下がより好ましく、７００μｍ２以下がさらに好ましい。なお、ここでの発光ダイオードの光を射出する領域の面積とは、例えば、後述する図６５（Ａ）乃至図６５（Ｄ）における、発光層１８４の上面又は下面の面積とすることができる。
本実施の形態では、特に、発光ダイオードとして、マイクロ発光ダイオードを用いる場合の例について説明する。なお、本実施の形態では、ダブルヘテロ接合を有するマイクロ発光ダイオードについて説明する。ただし、発光ダイオードに特に限定はなく、例えば、量子井戸接合を有するマイクロ発光ダイオード、ナノコラムを用いた発光ダイオードなどを用いてもよい。
ＬＥＤチップ１５０ａの具体的な構成例を図６３（Ｂ）に示す。ＬＥＤチップ１５０ａは、一例として、接続層１５２ａ上に位置する基板１５３ａと、基板１５３ａ上に位置する接続層１５４ａと、接続層１５４ａ上に位置する導電体１５５ａと、導電体１５５ａ上に位置する半導体層１５６ａと、半導体層１５６ａ上に位置する発光層１５７ａと、発光層１５７ａ上に位置する半導体層１５８ａと、を有する。また、ＬＥＤチップ１５０ｂ及びＬＥＤチップ１５０ｃも、ＬＥＤチップ１５０ａと同様の構成としてもよい。また、ＬＥＤチップ１５０ａ乃至ＬＥＤチップ１５０ｃは、発光層（発光する色）のみ異なって、他は同一の構成としてもよい。なお、半導体層１５８ａ上には、共通電極１１５が位置している。また、図６３（Ｂ）には、ＬＥＤチップ１５０ａの他に、導電体１２６ａ、接続層１５２ａ、共通電極１１５、及び保護層１３１も図示している。
接続層１５２ａには、導電性の材料を用いることができる。接続層１５２ａには、例えば、金、銀、及び錫といった金属、これらの金属を有する合金、導電性フィルム、又は導電性ペーストを用いることができる。接続層１５２ａは、例えば、金を好適に用いることができる。接続層１５２ａの形成は、印刷法、転写法、又は吐出法を用いることができる。
基板１５３ａ及び接続層１５４ａのそれぞれには、例えば、導電性のシリコン基板、炭化ケイ素（ＳｉＣ）基板、ヒ化ガリウム（ＧａＡｓ）基板、金属基板、または合金基板を用いることができる。金属基板として、タングステン、銅、金、ニッケル、及びチタンの一以上を含む基板が挙げられる。合金基板として、一例として、Ｓｉ－Ａｌ合金基板が挙げられる。
導電体１５５ａは、接続層１５４ａを介して基板１５３ａに電気的に接続される。導電体１５５ａには、例えば、反射電極として機能する導電層を用いることができる。つまり、導電体１５５ａには、導電体１１２ａ乃至導電体１１２ｃ、又は導電体１２６ａ乃至導電体１２６ｃに適用できる材料を用いることができる。
基板１５３ａは、接続層１５２ａを介して導電体１２６ａに電気的に接続される。表示装置１０００Ｇの場合、接続層１５２ａ、基板１５３ａ、接続層１５４ａ、及び導電体１５５ａは、まとめて画素電極として機能する。
発光層１５７ａは、半導体層１５６ａと半導体層１５８ａとに挟持される。発光層１５７ａでは、電子と正孔が再結合することにより光を発する機能を有する。半導体層１５６ａ及び半導体層１５８ａの一方はｎ型の半導体層を用いることができ、他方はｐ型の半導体層を用いることができる。発光層１５７ａは、ｎ型、ｉ型、又はｐ型の半導体層を用いることができる。つまり、半導体層１５６ａ、発光層１５７ａ、及び半導体層１５８ａはいずれも半導体層を用いることができる。なお、半導体層１５６ａ、発光層１５７ａ、及び半導体層１５８ａをまとめて、ＬＥＤ層、又は発光ダイオードと呼ばれる場合がある。
ＬＥＤ層は、赤色光、黄色光、緑色光、青色光、又は紫外光といった光を呈するように形成される。ＬＥＤ層の構成は特に限定されず、ｐｎ接合又はｐｉｎ接合を有するホモ構造、ヘテロ構造、又はダブルへテロ構造であってもよく、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）接合であってもよい。ＬＥＤ層は、超格子構造、単一量子井戸構造、又は多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造であってもよい。また、ＬＥＤ層は、ナノコラムＬＥＤが含まれていてもよい。
ＬＥＤ層は、例えば、第１３族元素及び第１５族元素を含む化合物を用いることができる。第１３族元素として、アルミニウム、ガリウム、及びインジウムが挙げられる。第１５族元素として、窒素、リン、ヒ素、及びアンチモンが挙げられる。ＬＥＤ層は、例えば、ガリウム・リン化合物、ガリウム・ヒ素化合物、ガリウム・アルミニウム・ヒ素化合物、アルミニウム・ガリウム・インジウム・リン化合物、窒化ガリウム（ＧａＮ）、インジウム・窒化ガリウム化合物、またはセレン・亜鉛化合物を用いることができる。
例えば、紫外から青までの波長帯の光を発するＬＥＤ層には、窒化ガリウムを用いることができる。紫外から緑までの波長帯の光を発するＬＥＤ層には、インジウム・窒化ガリウム化合物を用いることができる。緑から赤までの波長帯の光を発するＬＥＤ層には、アルミニウム・ガリウム・インジウム・リン化合物、またはガリウム・ヒ素化合物を用いることができる。赤外の波長帯の光を発するＬＥＤ層には、ガリウム・ヒ素化合物を用いることができる。
また、表示装置１０００Ｇは、表示部に複数のＬＥＤチップを設けた構成となっているが、単一のＬＥＤチップで表示部全体を構成してもよい。
また、表示装置１０００Ｇは、単一のＬＥＤチップが１つの色の光を射出する構成となっているが、単一のＬＥＤチップが２つ以上の色を射出する構成としてもよい。つまり、表示装置１０００Ｇが有するＬＥＤチップは、色毎に、ｎ型又はｐ型の一方の半導体層と発光層とｎ型又はｐ型の他方の半導体層の積層構造が設けられている構成としてもよい。
また、表示装置１０００Ｇとは異なる、ＬＥＤ（マイクロＬＥＤを含む）が含まれている発光デバイスを有する表示装置の構成を図６４に示す。図６４に示す表示装置１０００Ｈは、パッケージされているＬＥＤチップが表示装置に実装されている点で表示装置１０００Ｇと異なる。具体的には、表示装置１０００Ｈは、画素層ＰＸＡＬに、発光デバイスとしてＬＥＤパッケージ１７０Ｒ、ＬＥＤパッケージ１７０Ｇ、及びＬＥＤパッケージ１７０Ｂが設けられている構成となっている。
図６４の表示装置１０００Ｈにおいて、一例として、絶縁体５９９上に、導電体１１１ａ乃至導電体１１１ｃと、導電体１１２ａ乃至導電体１１２ｃと、が設けられている。また、導電体１１１ａ上乃至導電体１１１ｃ上と、導電体１１２ａ上乃至導電体１１２ｃ上と、絶縁体５９９上と、に保護層１１６が設けられている。また、保護層１１６は、絶縁体５９９の、導電体５９６を底面とする開口部を埋めるように形成されている。特に、保護層１１６は、導電体１１１ａ乃至導電体１１１ｃと、導電体１１２ａ乃至導電体１１２ｃと、のそれぞれの端部を覆うように設けられていることが好ましい。
保護層１１６は、例えば、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、又はシリコーン樹脂といった樹脂が好適である。保護層１１６を設けることで、後述する導電体１１７ａ及び導電体１１７ｂが互いに接して短絡することを抑制することができる。なお、保護層１１６は、状況によっては、絶縁体５９９上と、導電体１１１ａ上乃至導電体１１１ｃ上と、導電体１１２ａ上乃至導電体１１２ｃ上と、に設けなくてもよい。
保護層１１６の、導電体１１１ａ乃至導電体１１１ｃのそれぞれの一部と重なる領域、及び導電体１１２ａ乃至導電体１１２ｃのそれぞれの一部と重なる領域には、開口部が設けられている。また、保護層１１６上には、導電体１１７ａ及び導電体１１７ｂが設けられている。特に、導電体１１７ａは、保護層１１６の、導電体１１２ａ乃至導電体１１２ｃのそれぞれの一部と重なる領域に設けられる開口部を埋めるように設けられ、導電体１１７ｂは、保護層１１６の、導電体１１１ａ乃至導電体１１１ｃのそれぞれの一部と重なる領域に設けられる開口部を埋めるように設けられる。
導電体１１７ａ及び導電体１１７ｂには、例えば、銀、カーボン、又は銅といった材料を有する導電性ペースト、金、又ははんだといった材料を有するバンプを好適に用いることができる。また、導電体１１７ａ（導電体１１７ｂ）に電気的に接続される導電体１１２ａ乃至導電体１１２ｃ（導電体１１１ａ乃至導電体１１１ｃ）、及び後述する電極１７２（電極１７３）のそれぞれは、導電体１１７ａ（導電体１１７ｂ）とのコンタクト抵抗の低い導電材料を用いることが好ましい。例えば、導電体１１７ａ（導電体１１７ｂ）に銀ペーストを用いる場合、導電体１１２ａ乃至導電体１１２ｃ（導電体１１１ａ乃至導電体１１１ｃ）、及び後述する電極１７２（電極１７３）のそれぞれに適用できる導電材料をアルミニウム、チタン、銅、又は銀とパラジウムと銅の合金（Ａｇ－Ｐｄ－Ｃｕ（ＡＰＣ））とすることによって、導電体１１７ａ（導電体１１７ｂ）とのコンタクト抵抗を低くすることができる。
導電体１１７ａ上、及び導電体１１７ｂ上には、ＬＥＤパッケージ１７０Ｒ、ＬＥＤパッケージ１７０Ｇ、及びＬＥＤパッケージ１７０Ｂが実装されている。なお、図６４の表示装置１０００Ｈに含まれるＬＥＤパッケージ１７０Ｒ、ＬＥＤパッケージ１７０Ｇ、及びＬＥＤパッケージ１７０Ｂの具体的な構成例を、図６５（Ａ）に示す。
図６５（Ａ）のＬＥＤパッケージ１７０は、基板１７１、電極１７２、電極１７３、ヒートシンク１７４、接着層１７５、ケース１７６、ワイヤ１７７、ワイヤ１７９、封止層１７８、ボール１８９、及びＬＥＤチップ１８０を有する。
また、ＬＥＤチップ１８０は、基板１８１と、半導体層１８２と、電極１８３と、発光層１８４と、半導体層１８５と、電極１８６と、電極１８７と、を有する。
基板１７１は、例えば、ガラスエポキシ樹脂基板、ポリイミド基板、セラミック基板、アルミナ基板、又は窒化アルミニウム基板を用いることができる。
電極１７２及び電極１７３は、基板１７１の上面、側面、及び下面に形成されている。特に、基板１７１の上面、側面、及び下面で形成された電極１７２は、１本の配線として機能し、同様に、基板１７１の上面、側面、及び下面で形成された電極１７３は、別の１本の配線として機能する。なお、電極１７２と電極１７３との間は、非導通状態となっている。
また、基板１７１には、ヒートシンク１７４が設けられている。ヒートシンク１７４は、一例として、ＬＥＤチップ１８０で発生した熱を放熱する機能を有する。
なお、電極１７２、電極１７３、及びヒートシンク１７４は、互いに同一の材料とすることができる。同一の材料としては、例えば、ニッケル、銅、銀、白金、又は金から選ばれた一元素、又は当該元素を５０％以上含む合金材料を用いることができる。
また、電極１７２、電極１７３、及びヒートシンク１７４は、互いに同一の工程で形成することができる。
ＬＥＤチップ１８０は、接着層１７５によって、基板１７１上に貼り合わされている。具体的には、ＬＥＤチップ１８０の基板１８１は、接着層１７５を介して、基板１７１に設けられているヒートシンク１７４と重なるように設けられている。接着層１７５の材料は特に限定されない。例えば、接着層１７５の材料として、導電性を有する接着剤を用いることで、ＬＥＤチップ１８０の放熱性を高めることができる。
基板１８１には、例えば、サファイア基板、炭化シリコン基板、シリコン基板、又は窒化ガリウム基板といった単結晶基板を用いることができる。
ＬＥＤチップ１８０において、基板１８１上には、半導体層１８２が形成されている。また、半導体層１８２上の一部には、電極１８３が形成され、また、半導体層１８２上の別の一部には、発光層１８４が形成されている。また、発光層１８４上には、半導体層１８５が形成され、半導体層１８５上には、電極１８６が形成され、電極１８６上の一部には、電極１８７が形成されている。
ＬＥＤチップ１８０において、発光層１８４は、半導体層１８２と半導体層１８５とによって挟持されている。発光層１８４では、電子と正孔が結合して光を発する。また、半導体層１８２と半導体層１８５の一方はｎ型の半導体層であり、半導体層１８２と半導体層１８５の他方はｐ型の半導体層である。
また、図６４の表示装置１０００Ｈに実装されている、ＬＥＤパッケージ１７０Ｒ、ＬＥＤパッケージ１７０Ｇ、及びＬＥＤパッケージ１７０ＢのそれぞれのＬＥＤチップに含まれている発光ダイオードにおいて、一対の半導体層と、当該一対の半導体層の間の発光層と、を有する積層構造は、赤色、緑色、又は青色といった光を呈するように形成されている。このため、ＬＥＤパッケージ１７０Ｒ、ＬＥＤパッケージ１７０Ｇ、及びＬＥＤパッケージ１７０ＢのそれぞれのＬＥＤチップ毎に、発光ダイオードが発する光の色を自由に決めることができる。当該積層構造には、例えば、ガリウム・リン化合物、ガリウム・ヒ素化合物、ガリウム・アルミニウム・ヒ素化合物、アルミニウム・ガリウム・インジウム・リン化合物、ガリウム窒化物、インジウム・窒化ガリウム化合物、又はセレン・亜鉛化合物を用いることができる。
また、ＬＥＤパッケージ１７０のＬＥＤチップ１８０に含まれている発光ダイオードが発する色は、赤色、緑色、及び青色以外では、シアン、マゼンタ、黄色、又は白色とすることができる。
電極１８３は、ワイヤ１７７を介して、電極１７２に電気的に接続されている。つまり、電極１８３は、発光ダイオードの画素電極として機能する。また、電極１８７は、ワイヤ１７９を介して、電極１７３に電気的に接続されている。つまり、電極１８７は、発光ダイオードの共通電極として機能する。
電極１８３とワイヤ１７７との接合方法、電極１７２とワイヤ１７７との接合方法、電極１８７とワイヤ１７９との接合方法、及び電極１７３とワイヤ１７９との接合方法としては、例えば、ワイヤーボンディング法が挙げられる。また、ワイヤーボンディング法の種類として、熱圧着法及び超音波ボンディング法が挙げられる。また、ワイヤーボンディング法による、ワイヤ１７７及びワイヤ１７９の接合工程によって、電極１７２上、電極１７３上、電極１８３上、及び電極１８７上には、ワイヤ１７９と同じ材料のボール１８９が形成される。
電極１８３、電極１８６、及び電極１８７のそれぞれには、例えば、導電体１１１ａ乃至導電体１１１ｃ、又は導電体１１２ａ乃至導電体１１２ｃに適用できる材料を用いることが好ましい。特に、ＬＥＤチップ１８０の発光層１８４は、ＬＥＤパッケージ１７０の上方に光を射出するため、電極１８６は、導電体１１１ａ乃至導電体１１１ｃ、及び導電体１１２ａ乃至導電体１１２ｃに適用できる材料のうち、透光性を有する導電材料を用いることが好ましい。同様の理由により、電極１８７も、導電体１１１ａ乃至導電体１１１ｃ、又は導電体１１２ａ乃至導電体１１２ｃに適用できる材料のうち、透光性を有する導電材料を用いることが好ましい。
ワイヤ１７７及びワイヤ１７９には、例えば、金、金を含む合金、銅、又は銅を含む合金といった金属の細線を用いることができる。
ケース１７６の材料には、樹脂を用いることができる。また、ケース１７６は、封止層１７８の側面を覆っていればよく、ＬＥＤチップ１８０の上面を覆っていなくてもよい。つまり、例えば、ＬＥＤチップ１８０の上面側では、封止層１７８が露出してもよい。また、ケース１７６の内側の側面、具体的には、ＬＥＤチップ１８０の周囲（基板１８１、半導体層１８２、電極１８３、発光層１８４、半導体層１８５、電極１８６、及び電極１８７のそれぞれの周囲）に、セラミックス等からなるリフレクタを設けることが好ましい。ＬＥＤチップ１８０の発光層１８４から発した光の一部がリフレクタによって反射することで、より多くの光をＬＥＤパッケージ１７０から取り出すことができる。
ケース１７６の内部は、封止層１７８で充填されている。封止層１７８には、例えば、可視光に対する透過性を有する樹脂を適用することが好ましい。具体的には、封止層１７８には、例えば、エポキシ樹脂、シリコーン樹脂といった紫外線硬化性樹脂、又は可視光硬化性樹脂を用いることができる。
また、例えば、表示装置１０００Ｈの樹脂層１４８上、ＬＥＤパッケージ１７０Ｒ上、ＬＥＤパッケージ１７０Ｇ上、及びＬＥＤパッケージ１７０Ｂ上のそれぞれの面には各種光学部材を配置することができる。光学部材としては、偏光板、位相差板、光拡散層（拡散フィルムなど）、反射防止層、及び集光フィルムが挙げられる。また、表示装置１０００Ｈの樹脂層１４８上、ＬＥＤパッケージ１７０Ｒ上、ＬＥＤパッケージ１７０Ｇ上、及びＬＥＤパッケージ１７０Ｂ上のそれぞれの面には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜、衝撃吸収層等の表面保護層を配置してもよい。例えば、表面保護層として、ガラス層又はシリカ層（ＳｉＯｘ層）を設けることで、表面汚染及び傷の発生を抑制することができ、好ましい。また、表面保護層としては、ＤＬＣ（ダイヤモンドライクカーボン）、酸化アルミニウム（ＡｌＯｘ）、ポリエステル系材料、またはポリカーボネート系材料などを用いてもよい。なお、表面保護層には、可視光に対する透過率が高い材料を用いることが好ましい。また、表面保護層には、硬度が高い材料を用いることが好ましい。
次に、表示装置１０００ＨのＬＥＤパッケージ１７０Ｒ、ＬＥＤパッケージ１７０Ｇ、及びＬＥＤパッケージ１７０Ｂに適用できる、図６５（Ａ）のＬＥＤパッケージ１７０とは異なるＬＥＤパッケージの構成例を説明する。
図６５（Ｂ）に示すＬＥＤパッケージ１７０Ａ１は、基板１７１上にはＬＥＤチップ１８０Ａが設けられている点で、図６５（Ａ）のＬＥＤパッケージ１７０と異なっている。なお、ＬＥＤチップ１８０Ａの画素電極は、ワイヤ１７７でなく接着層１７５によって電極１７２に接着されている。
図６５（Ｂ）のＬＥＤパッケージ１７０Ａ１は、基板１７１、電極１７２、電極１７３、接着層１７５、ケース１７６、ワイヤ１７９、封止層１７８、ボール１８９、及びＬＥＤチップ１８０Ａを有する。
また、図６５（Ｂ）のＬＥＤパッケージ１７０Ａ１において、ＬＥＤチップ１８０Ａは、電極１８３Ａと、電極１８３Ａ上に設けられた発光ダイオードと、を有する構成となっている。当該発光ダイオードは、半導体層１８２と、発光層１８４と、半導体層１８５と、電極１８６と、電極１８７と、を有する。
電極１８３Ａには、例えば、導電性基板を用いることができる。導電性基板の種類としては、例えば、金属基板が挙げられる。
また、電極１８３Ａ上には、半導体層１８２、発光層１８４、半導体層１８５、電極１８６、及び電極１８７が順に形成されている。
なお、半導体層１８２、発光層１８４、半導体層１８５、電極１８６、及び電極１８７のそれぞれについては、図６５（Ａ）のＬＥＤパッケージ１７０の説明を参照することができる。
図６５（Ｂ）のＬＥＤパッケージ１７０Ａ１において、電極１７２及び電極１７３は、基板１７１の上面、側面、及び下面に形成されている。特に、電極１７２は、基板１７１の、ＬＥＤチップ１８０Ａが設けられる領域にも形成されている。また、基板１７１の上面、側面、及び下面で形成された電極１７２は、１本の配線として機能し、同様に、基板１７１の上面、側面、及び下面で形成された電極１７３は、別の１本の配線として機能する。なお、電極１７２と電極１７３との間は、非導通状態となっている。
また、ＬＥＤチップ１８０Ａは、接着層１７５によって、基板１７１上に貼り合わされている。具体的には、ＬＥＤチップ１８０Ａの電極１８３Ａは、接着層１７５を介して、基板１７１に設けられている電極１７２の一部の領域と重なるように設けられている。なお、接着層１７５は、導電性を有する接着剤とする。
上記のとおり、発光ダイオードを導電性基板上に形成したＬＥＤチップ１８０Ａを用いる場合、ＬＥＤチップ１８０Ａの画素電極と、基板１７１の電極１７２と、を、ワイヤ１７７でなく、接着層１７５を用いて接合することによって、ＬＥＤパッケージ１７０Ａ２を構成することができる。
次に、表示装置１０００ＨのＬＥＤパッケージ１７０Ｒ、ＬＥＤパッケージ１７０Ｇ、及びＬＥＤパッケージ１７０Ｂに適用できる、図６５（Ａ）のＬＥＤパッケージ１７０、及び図６５（Ｂ）のＬＥＤパッケージ１７０Ａ１とは異なるＬＥＤパッケージの構成例を説明する。
図６５（Ｃ）に示すＬＥＤパッケージ１７０Ａ２は、ケース１７６の内側に色変換層１９０が設けられている点で、図６５（Ａ）のＬＥＤパッケージと異なっている。
なお、図６５（Ｃ）では、色変換層１９０が封止層１７８の上方に設けられている構成を示すが、色変換層１９０の配置はこれに限定されない。例えば、色変換層１９０は、封止層１７８の内部に分散されていてもよい。
色変換層１９０としては、蛍光体、量子ドット（ＱＤ：Ｑｕａｎｔｕｍ ｄｏｔ）を用いることが好ましい。特に量子ドットは、発光スペクトルのピーク幅が狭く、色純度のよい発光を得ることができる。色変換層１９０に量子ドットを用いることで、表示装置１０００Ｈの表示品位を高めることができる。
色変換層１９０は、ＬＥＤパッケージ１７０Ａ２のＬＥＤチップ１８０に含まれている発光層１８４から発した光を、別の色の光に変換する機能を有する。
色変換層１９０には、例えば、青色の光を緑色の光に変換する色変換層、又は青色の光を赤色の光に変換する色変換層を用いることができる。例えば、赤色の副画素において、青色の発光ダイオードが設けられているとき、青色の発光ダイオードから発せられた青色の光は、色変換層１９０を介することによって、赤色の光に変換されて、ケース１７６の上方、すなわち表示装置１０００Ｈの外部に射出される。また、例えば、緑色の副画素において、青色の発光ダイオードが設けられているとき、青色の発光ダイオードから発せられた青色の光は、色変換層１９０を介することによって、緑色の光に変換されて、ケース１７６の上方、すなわち表示装置１０００Ｈの外部に射出される。
色変換層１９０は、液滴吐出法（例えば、インクジェット法）、塗布法、インプリント法、又は各種印刷法（スクリーン印刷、オフセット印刷）を用いて形成することができる。また、色変換層１９０には、量子ドットフィルム等の色変換フィルムを用いることができる。
蛍光体としては、蛍光体が表面に印刷又は塗装された有機樹脂層、又は蛍光体が混合された有機樹脂層を用いることができる。
量子ドットを構成する材料としては、特に限定は無く、例えば、第１４族元素、第１５族元素、第１６族元素、複数の第１４族元素からなる化合物、第４族から第１４族に属する元素と第１６族元素との化合物、第２族元素と第１６族元素との化合物、第１３族元素と第１５族元素との化合物、第１３族元素と第１７族元素との化合物、第１４族元素と第１５族元素との化合物、第１１族元素と第１７族元素との化合物、酸化鉄類、酸化チタン類、カルコゲナイドスピネル類、又は半導体クラスターが挙げられる。
具体的には、セレン化カドミウム、硫化カドミウム、テルル化カドミウム、セレン化亜鉛、酸化亜鉛、硫化亜鉛、テルル化亜鉛、硫化水銀、セレン化水銀、テルル化水銀、砒化インジウム、リン化インジウム、砒化ガリウム、リン化ガリウム、窒化インジウム、窒化ガリウム、アンチモン化インジウム、アンチモン化ガリウム、リン化アルミニウム、砒化アルミニウム、アンチモン化アルミニウム、セレン化鉛、テルル化鉛、硫化鉛、セレン化インジウム、テルル化インジウム、硫化インジウム、セレン化ガリウム、硫化砒素、セレン化砒素、テルル化砒素、硫化アンチモン、セレン化アンチモン、テルル化アンチモン、硫化ビスマス、セレン化ビスマス、テルル化ビスマス、ケイ素、炭化ケイ素、ゲルマニウム、錫、セレン、テルル、ホウ素、炭素、リン、窒化ホウ素、リン化ホウ素、砒化ホウ素、窒化アルミニウム、硫化アルミニウム、硫化バリウム、セレン化バリウム、テルル化バリウム、硫化カルシウム、セレン化カルシウム、テルル化カルシウム、硫化ベリリウム、セレン化ベリリウム、テルル化ベリリウム、硫化マグネシウム、セレン化マグネシウム、硫化ゲルマニウム、セレン化ゲルマニウム、テルル化ゲルマニウム、硫化錫、セレン化錫、テルル化錫、酸化鉛、フッ化銅、塩化銅、臭化銅、ヨウ化銅、酸化銅、セレン化銅、酸化ニッケル、酸化コバルト、硫化コバルト、酸化鉄、硫化鉄、酸化マンガン、硫化モリブデン、酸化バナジウム、酸化タングステン、酸化タンタル、酸化チタン、酸化ジルコニウム、窒化ケイ素、窒化ゲルマニウム、酸化アルミニウム、チタン酸バリウム、セレンと亜鉛とカドミウムの化合物、インジウムと砒素とリンの化合物、カドミウムとセレンと硫黄の化合物、カドミウムとセレンとテルルの化合物、インジウムとガリウムと砒素の化合物、インジウムとガリウムとセレンの化合物、インジウムとセレンと硫黄の化合物、銅とインジウムと硫黄の化合物、及びこれらの組み合わせが挙げられる。また、組成が任意の比率で表される、いわゆる合金型量子ドットを用いてもよい。
量子ドットの構造としては、コア型、コア－シェル型、コア－マルチシェル型などが挙げられる。また、量子ドットは、表面原子の割合が高いことから、反応性が高く、凝集が起こりやすい。そのため、量子ドットの表面には保護剤が付着している又は保護基が設けられていることが好ましい。当該保護剤が付着している又は保護基が設けられていることによって、凝集を防ぎ、溶媒への溶解性を高めることができる。また、反応性を低減させ、電気的安定性を向上させることも可能である。
量子ドットは、サイズ（直径）が小さくなるに従いバンドギャップが大きくなるため、所望の波長の光が得られるように、そのサイズを適宜調整する。結晶のサイズが小さくなるにつれて、量子ドットの発光は青色側へ、つまり、高エネルギー側へシフトするため、量子ドットのサイズを変更させることにより、スペクトル（強度分布）において、紫外領域、可視領域、及び赤外領域の波長領域にわたって、その発光波長を調整することができる。量子ドットのサイズ（直径）は、例えば、０．５ｎｍ以上２０ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下である。量子ドットはそのサイズ分布が狭いほど、発光スペクトルのピークがより狭線化し、色純度の良好な発光を得ることができる。また、量子ドットの形状は特に限定されず、球状、棒状、円盤状、又はその他の形状であってもよい。棒状の量子ドットである量子ロッドは、指向性を有する光を呈する機能を有する。
または、ＬＥＤパッケージ１７０Ａ２は、その内部または上方に、色変換層１９０と着色層の積層構造を有していてもよい。これにより、色変換層１９０によって変換された光が、着色層を通過することで、光の色純度を高められる。また、ＬＥＤチップ１８０（基板１８１、半導体層１８２、電極１８３、発光層１８４、半導体層１８５、電極１８６、及び電極１８７）と重なる位置に、発光層１８４が発する光の色と同色の着色層を設けてもよい。同色の着色層を設けると、発光層１８４が発する光の色純度を高めることができる。また、ＬＥＤパッケージ１７０Ａ２に着色層を設けない場合は、作製工程を簡略化できる。
なお、着色層は、特定の波長域の光を透過する有色層である。例えば、赤色、緑色、青色、又は黄色の波長域の光を透過するカラーフィルタなどを用いることができる。着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料、又は染料が含まれた樹脂材料などが挙げられる。
上記のとおり、ＬＥＤチップ１８０の上方に、色変換層を設けることによって、色純度の良い光をＬＥＤパッケージ１７０Ａ２から射出することができる。
なお、上述した色変換層は、表示装置１０００Ｈだけでなく、本実施の形態で説明した他の表示装置に設けてもよい。
次に、表示装置１０００ＨのＬＥＤパッケージ１７０Ｒ、ＬＥＤパッケージ１７０Ｇ、及びＬＥＤパッケージ１７０Ｂに適用できる、図６５（Ａ）のＬＥＤパッケージ１７０、図６５（Ｂ）のＬＥＤパッケージ１７０Ａ１、図６５（Ｃ）のＬＥＤパッケージ１７０Ａ２とは異なるＬＥＤパッケージの構成例を説明する。
図６５（Ｄ）に示すＬＥＤパッケージ１７０Ａ３は、基板１７１上に設けられているＬＥＤチップ１８０の基板１８１が、電極１８３及び電極１８７の上方に位置している点で、図６５（Ａ）のＬＥＤパッケージ１７０と異なっている。
この構成の場合、発光層１８４からの光をＬＥＤパッケージ１７０Ａ３の上方に射出するため、基板１８１は透光性を有することが好ましい。
また、図６５（Ｄ）のＬＥＤパッケージ１７０Ａ３において、ＬＥＤチップ１８０の電極１８３の上面及び電極１８７の上面は、基板１７１側に向いているため、電極１８３と電極１７２との接合、及び電極１８７と電極１７３との接合は、ワイヤではなく、バンプとして機能する導電体によって行われる。具体的には、電極１８３と電極１７２とは、導電体１９１によって接合され、また、電極１８７と電極１７３とは、導電体１９２によって接合されている。
なお、導電体１９１及び導電体１９２には、導電体１１７ａ又は導電体１１７ｂに適用できる材料を用いることができる。
次に、ＬＥＤパッケージ１７０に設けることができるＬＥＤチップ１８０の個数について説明する。図６６（Ａ）は、図６５（Ａ）のＬＥＤパッケージ１７０の平面図の一例である。なお、図６６（Ａ）では、ＬＥＤチップ１８０の構成要素である基板１８１を示している。上記では、図６６（Ａ）に示すとおり、ＬＥＤパッケージ１７０が基板１７１上に１個のＬＥＤチップ１８０を有する構成を例として説明したが、本発明の一態様はこれに限定されない。例えば、ＬＥＤパッケージ１７０は、基板１７１上に、１個ではなく複数のＬＥＤチップが設けられた構成としてもよい。
図６６（Ｂ）には、一例として、基板１７１上に、ＬＥＤチップ１８０Ｒ、ＬＥＤチップ１８０Ｇ、及びＬＥＤチップ１８０Ｂの３個を設けたＬＥＤパッケージ１７０Ｓの構成を示している。なお、図６６（Ｂ）では、ＬＥＤチップ１８０Ｒの構成要素である基板１８１Ｒと、ＬＥＤチップ１８０Ｇの構成要素である基板１８１Ｇと、ＬＥＤチップ１８０Ｂの構成要素である基板１８１Ｂと、を示している。ＬＥＤパッケージ１７０Ｓに設けられるＬＥＤチップ１８０Ｒ、ＬＥＤチップ１８０Ｇ、及びＬＥＤチップ１８０Ｂのそれぞれに含まれるそれぞれの発光ダイオードは、互いに異なる色を発光する発光層を有してもよい。例えば、基板１８１Ｒに赤色の光を発する発光ダイオードを設け、基板１８１Ｇに緑色の光を発する発光ダイオードを設け、基板１８１Ｂに青色の光を発する発光ダイオードを設けることによって、ＬＥＤパッケージ１７０Ｓは、赤色、緑色、及び青色の三色の光を射出することができる。
上記で説明した、ＬＥＤパッケージ１７０、ＬＥＤパッケージ１７０Ａ１、ＬＥＤパッケージ１７０Ａ２、ＬＥＤパッケージ１７０Ａ３、及びＬＥＤパッケージ１７０Ｓにおいて、発光ダイオード（ＬＥＤチップ１８０Ｒ、ＬＥＤチップ１８０Ｇ、及びＬＥＤチップ１８０Ｂ）は、同じ構成のトランジスタによって駆動されてもよく、それぞれ異なる構成のトランジスタによって駆動されてもよい。例えば、図６４の表示装置１０００Ｈにおいて、ＬＥＤパッケージ１７０Ｒに含まれているＬＥＤチップ１８０Ｒを駆動するトランジスタと、ＬＥＤパッケージ１７０Ｇに含まれているＬＥＤチップ１８０Ｇを駆動するトランジスタと、ＬＥＤパッケージ１７０Ｂに含まれているＬＥＤチップ１８０Ｂを駆動するトランジスタと、は、トランジスタのサイズ、チャネル長、チャネル幅、及び構造などから選ばれた一つ以上が互いに異なっていてもよい。具体的には、所望の輝度で発光させるために必要な電流量に応じて、色ごとにトランジスタのチャネル長及びチャネル幅の一方又は双方を変えてもよい。
図６４の表示装置１０００Ｈにおいて、保護層１１６の上面と、導電体１１７ａの上面及び側面と、導電体１１７ｂの上面及び側面と、ＬＥＤパッケージ１７０Ｒの側面と、ＬＥＤパッケージ１７０Ｇの側面と、ＬＥＤパッケージ１７０Ｂの側面と、には、樹脂層１４８が覆われていてもよい。樹脂層１４８に、黒色の樹脂を用いると、表示装置１０００Ｈの表示のコントラストを高めることができる。また、樹脂層１４８の上面、ＬＥＤパッケージ１７０Ｒ、ＬＥＤパッケージ１７０Ｇ、及びＬＥＤパッケージ１７０Ｂのそれぞれの上面から選ばれた一以上には、表面保護層及び衝撃吸収層の一方、又は他方を設けてもよい。また、ＬＥＤパッケージ１７０Ｒ、ＬＥＤパッケージ１７０Ｇ、及びＬＥＤパッケージ１７０Ｂのそれぞれは上方に光を射出する構成であるため、ＬＥＤパッケージ１７０Ｒ、ＬＥＤパッケージ１７０Ｇ、及びＬＥＤパッケージ１７０Ｂの上面に設けられる層は、可視光に対する透過性を有することが好ましい。
ＬＥＤパッケージ１７０Ｒ、ＬＥＤパッケージ１７０Ｇ、及びＬＥＤパッケージ１７０Ｂにおいて、導電体１１２ａ乃至導電体１１２ｃ、導電体１１７ａ、及び電極１７２の全ては、画素電極と呼ばれる場合がある。また、導電体１１２ａ乃至導電体１１２ｃ、導電体１１７ａ、及び電極１７２から選ばれた導電体の一部が画素電極と呼ばれる場合がある。
なお、本発明の一態様の表示装置は、図６３に示す表示装置１０００Ｇ、又は図６４に示す表示装置１０００Ｈの構成に限定されない。本発明の一態様の表示装置は、適宜変更がなされた図６３（Ａ）に示す表示装置１０００Ｇ、又は図６４の表示装置１０００Ｈの構成としてもよい。
例えば、本発明の一態様の表示装置は、基板３１０の上方に複数のＬＥＤパッケージ１７０が実装された構成ではなく、基板３１０の上方に、複数の発光ダイオードが形成された基板が貼り合わされた構成としてもよい。
図６７（Ａ）は、一例として、図６４の表示装置１０００Ｈの保護層１１６まで形成された構成（以後、この構成を積層体ＳＳＴと呼称する。）に、複数の発光ダイオードが形成された基板４１０が貼り合わされた、表示装置１０００Ｉを示している。また、図６７（Ｂ）には、複数の発光ダイオードが形成された基板４１０を示している。
なお、図６７（Ａ）及び図６７（Ｂ）には、複数の発光ダイオードとして、発光ダイオード４２０Ｒ、発光ダイオード４２０Ｇ、及び発光ダイオード４２０Ｂを図示している。また、発光ダイオード４２０Ｒ、発光ダイオード４２０Ｇ、及び発光ダイオード４２０Ｂをまとめて発光ダイオード４２０と呼称する場合がある。
発光ダイオード４２０Ｒは、一例として、電極１８３ａ、半導体層１８２ａ、発光層１８４ａ、半導体層１８５ａ、及び電極１８６ａを有する。また、発光ダイオード４２０Ｇは、一例として、電極１８３ｂ、半導体層１８２ｂ、発光層１８４ｂ、半導体層１８５ｂ、及び電極１８６ｂを有する。また、発光ダイオード４２０Ｂは、一例として、電極１８３ｃ、半導体層１８２ｃ、発光層１８４ｃ、半導体層１８５ｃ、及び電極１８６ｃを有する。
図６７（Ｂ）の基板４１０において、基板４１０上には、半導体層１８５ａ乃至半導体層１８５ｃが形成されている。また、半導体層１８５ａ上乃至半導体層１８５ｃ上のそれぞれには、発光層１８４ａ乃至発光層１８４ｃが形成されている。また、発光層１８４ａ上には、半導体層１８２ａが形成され、発光層１８４ｂ上には、半導体層１８２ｂが形成され、発光層１８４ｃ上には、半導体層１８２ｃが形成されている。また、基板４１０の上面、半導体層１８５ａ乃至半導体層１８５ｃの上面と側面、発光層１８４ａ乃至発光層１８４ｃの側面、及び半導体層１８２ａ乃至半導体層１８２ｃの上面と側面、を覆うように保護層４１１が形成されている。
なお、保護層４１１には、半導体層１８２ａの一部と重なる領域に開口部が設けられており、保護層４１１上の一部と、当該開口部の底面である半導体層１８２ａの上面を覆うように、電極１８３ａが形成されている。同様に、保護層４１１には、半導体層１８２ｂの一部と重なる領域に開口部が設けられており、保護層４１１上の一部と、当該開口部の底面である半導体層１８２ｂの上面を覆うように、電極１８３ｂが形成されている。同様に、保護層４１１には、半導体層１８２ｃの一部と重なる領域に開口部が設けられており、保護層４１１上の一部と、当該開口部の底面である半導体層１８２ｃの上面を覆うように、電極１８３ｃが形成されている。
また、保護層４１１には、半導体層１８２ａ及び発光層１８４ａに重ならず、かつ半導体層１８５ａの一部と重なる領域に開口部が設けられており、保護層４１１上の一部と当該開口部の底面である半導体層１８５ａの上面を覆うように、電極１８６ａが形成されている。同様に、保護層４１１には、半導体層１８２ｂ及び発光層１８４ｂに重ならず、かつ半導体層１８５ｂの一部と重なる領域に開口部が設けられており、保護層４１１上の一部と当該開口部の底面である半導体層１８５ｂの上面を覆うように、電極１８６ｂが形成されている。同様に、保護層４１１には、半導体層１８２ｃ及び発光層１８４ｃに重ならず、かつ半導体層１８５ｃの一部と重なる領域に開口部が設けられており、保護層４１１上の一部と当該開口部の底面である半導体層１８５ｃの上面を覆うように、電極１８６ｃが形成されている。
表示装置１０００Ｉは、トップエミッション型である。発光ダイオード４２０Ｒ、発光ダイオード４２０Ｇ、及び発光ダイオード４２０Ｂが発する光は、基板４１０側に射出される。そのため、基板４１０には、可視光に対する透過性が高い材料を用いることが好ましい。例えば、基板４１０には、基板ＢＳに適用できる基板のうち、可視光に対する透過性が高い基板を選択すればよい。
図６７（Ａ）及び図６７（Ｂ）に示すとおり、発光層１８４ａは、半導体層１８２ａと半導体層１８５ａとに挟持されている。発光層１８４ａでは、電子と正孔が結合して光を発する。また、半導体層１８２ａと半導体層１８５ａの一方はｎ型の半導体層であり、半導体層１８２ａと半導体層１８５ａの他方はｐ型の半導体層である。同様に、発光層１８４ｂは、半導体層１８２ｂと半導体層１８５ｂとに挟持されている。発光層１８４ｂでは、電子と正孔が結合して光を発する。また、半導体層１８２ｂと半導体層１８５ｂの一方はｎ型の半導体層であり、半導体層１８２ｂと半導体層１８５ｂの他方はｐ型の半導体層である。同様に、発光層１８４ｃは、半導体層１８２ｃと半導体層１８５ｃとに挟持されている。発光層１８４ｃでは、電子と正孔が結合して光を発する。また、半導体層１８２ｃと半導体層１８５ｃの一方はｎ型の半導体層であり、半導体層１８２ｃと半導体層１８５ｃの他方はｐ型の半導体層である。
また、図６７（Ａ）の表示装置１０００Ｉに実装されている、発光ダイオード４２０Ｒ、発光ダイオード４２０Ｇ、及び発光ダイオード４２０Ｂのそれぞれにおいて、一対の半導体層と、当該一対の半導体層の間の発光層と、を有する積層構造は、赤色、緑色、又は青色といった光を呈するように形成されている。このため、発光ダイオード４２０Ｒ、発光ダイオード４２０Ｇ、及び発光ダイオード４２０Ｂのそれぞれが発する光の色を自由に決めることができる。例えば、発光ダイオード４２０Ｒは、赤色光を発する発光ダイオードとし、発光ダイオード４２０Ｇは、緑色光を発する発光ダイオードとし、発光ダイオード４２０Ｂは、青色光を発する発光ダイオードとすることができる。また、当該積層構造には、図６４のＬＥＤパッケージ１７０に含まれる発光ダイオードに適用することができる積層構造を用いることができる。
また、発光ダイオード４２０が発する光の色は、赤色、緑色、及び青色以外では、例えば、シアン、マゼンタ、黄色または白色とすることができる。
保護層４１１には、例えば、絶縁体１０５に適用できる無機絶縁膜、又は有機絶縁膜を用いることができる。また、保護層４１１には、例えば、図６５（Ａ）のＬＥＤパッケージ１７０の封止層１７８に適用できる材料を用いることができる。
積層体ＳＳＴには、それぞれバンプとして機能する導電体１９３ａ乃至導電体１９３ｃ、及び導電体１９４ａ乃至導電体１９４ｃを用いて、基板４１０が貼り合わされている。具体的には、積層体ＳＳＴに備わる導電体１１２ａと、発光ダイオード４２０Ｒの電極１８３ａと、が導電体１９４ａを介して接合され、積層体ＳＳＴに備わる導電体１１１ａと、発光ダイオード４２０Ｒの電極１８６ａと、が導電体１９３ａを介して接合され、積層体ＳＳＴに備わる導電体１１２ｂと、発光ダイオード４２０Ｇの電極１８３ｂと、が導電体１９４ｂを介して接合され、積層体ＳＳＴに備わる導電体１１１ｂと、発光ダイオード４２０Ｇの電極１８６ｂと、が導電体１９３ｂを介して接合され、積層体ＳＳＴに備わる導電体１１２ｃと、発光ダイオード４２０Ｂの電極１８３ｃと、が導電体１９４ｃを介して接合され、積層体ＳＳＴに備わる導電体１１１ｃと、発光ダイオード４２０Ｂの電極１８６ｃと、が導電体１９３ｃを介して接合されている。
なお、導電体１９３ａ乃至導電体１９３ｃ、及び導電体１９４ａ乃至導電体１９４ｃには、導電体１１７ａ、又は導電体１１７ｂに適用できる材料を用いることができる。
また、表示装置１０００Ｉには、図６５（Ｃ）のＬＥＤパッケージ１７０Ａ２に用いられた色変換層１９０を用いてもよい。具体的には発光ダイオード４２０Ｒ、発光ダイオード４２０Ｇ、及び発光ダイオード４２０Ｂが射出する光の経路上で、かつ半導体層１８５ａ乃至半導体層１８５ｃから選ばれた一以上と基板４１０との間に、色変換層１９０を設けることにより、発光層から射出された光の色を色変換層１９０によって別の色に変換することができる。
なお、上述した複数の表示装置の構成例は、互いに適宜組み合わせることができる。
＜発光デバイスの構成例＞
次に、上述した表示装置の発光デバイス１３０に適用できる、発光デバイスの構成例について説明する。
図６８（Ａ）に示すように、発光デバイスは、一対の電極（下部電極７６１及び上部電極７６２）の間に、ＥＬ層７６３を有する。ＥＬ層７６３は、層７８０、発光層７７１、及び層７９０を含む層とすることができる。
発光層７７１は、少なくとも発光物質（発光材料ともいう）を有する。
下部電極７６１が陽極であり、上部電極７６２が陰極である場合、層７８０は、正孔注入性の高い物質を含む層（正孔注入層）、正孔輸送性の高い物質を含む層（正孔輸送層）、及び電子ブロック性の高い物質を含む層（電子ブロック層）のうち一つまたは複数を有する。また、層７９０は、電子注入性の高い物質を含む層（電子注入層）、電子輸送性の高い物質を含む層（電子輸送層）、及び正孔ブロック性の高い物質を含む層（正孔ブロック層）のうち一つまたは複数を有する。下部電極７６１が陰極であり、かつ上部電極７６２が陽極である場合、層７８０と層７９０は互いに上記と逆の構成になる。
一対の電極間に設けられた層７８０、発光層７７１、及び層７９０を有する構成は単一の発光ユニットとして機能することができ、本明細書では図６８（Ａ）の構成をシングル構造と呼ぶ。
また、図６８（Ｂ）は、図６８（Ａ）に示す発光デバイスが有するＥＬ層７６３の変更例である。具体的には、図６８（Ｂ）に示す発光デバイスは、下部電極７６１上の層７８１と、層７８１上の層７８２と、層７８２上の発光層７７１と、発光層７７１上の層７９１と、層７９１上の層７９２と、層７９２上の上部電極７６２と、を有する。
下部電極７６１が陽極であり、かつ上部電極７６２が陰極である場合、例えば、層７８１を正孔注入層とし、層７８２を正孔輸送層とし、層７９１を電子輸送層とし、層７９２を電子注入層とすることができる。また、下部電極７６１が陰極であり、かつ上部電極７６２が陽極である場合、層７８１を電子注入層とし、層７８２を電子輸送層とし、層７９１を正孔輸送層とし、層７９２を正孔注入層とすることができる。このような層構造とすることで、発光層７７１に効率よくキャリアを注入し、発光層７７１内におけるキャリアの再結合の効率を高めることができる。
なお、図６８（Ｃ）及び図６８（Ｄ）に示すように、層７８０と層７９０との間に複数の発光層（発光層７７１、発光層７７２、及び発光層７７３）が設けられる構成もシングル構造のバリエーションである。なお、図６８（Ｃ）及び図６８（Ｄ）では、発光層を３層有する例を示すが、シングル構造の発光デバイスにおける発光層は、２層であってもよく、４層以上であってもよい。また、シングル構造の発光デバイスは、２つの発光層の間に、バッファ層を有していてもよい。
また、図６８（Ｅ）及び図６８（Ｆ）に示すように、複数の発光ユニット（発光ユニット７６３ａ及び発光ユニット７６３ｂ）が電荷発生層７８５（中間層ともいう）を介して直列に接続された構成を本明細書ではタンデム構造と呼ぶ。なお、タンデム構造をスタック構造と呼んでもよい。タンデム構造とすることで、高輝度発光が可能な発光デバイスとすることができる。また、タンデム構造は、シングル構造と比べて、同じ輝度を得るために必要な電流を低減できるため、信頼性を高めることができる。
なお、図６８（Ｄ）及び図６８（Ｆ）は、表示装置が、発光デバイスと重なる層７６４を有する例である。図６８（Ｄ）は、層７６４が、図６８（Ｃ）に示す発光デバイスと重なる例であり、図６８（Ｆ）は、層７６４が、図６８（Ｅ）に示す発光デバイスと重なる例である。
層７６４としては、色変換層及びカラーフィルタ（着色層）の一方または双方を用いることができる。
図６８（Ｃ）及び図６８（Ｄ）において、発光層７７１、発光層７７２、及び発光層７７３に、同じ色の光を発する発光物質、さらには、同じ発光物質を用いてもよい。例えば、発光層７７１、発光層７７２、及び発光層７７３に、青色の光を発する発光物質を用いてもよい。青色の光を呈する副画素においては、発光デバイスが発する青色の光を取り出すことができる。また、赤色の光を呈する副画素及び緑色の光を呈する副画素においては、図６８（Ｄ）に示す層７６４として色変換層を設けることで、発光デバイスが発する青色の光をより長波長の光に変換し、赤色または緑色の光を取り出すことができる。
また、発光層７７１、発光層７７２、及び発光層７７３に、それぞれ異なる色の光を発する発光物質を用いてもよい。特に、発光デバイスは、発光層７７１、発光層７７２、及び発光層７７３がそれぞれ発する光が合わさることによって、白色発光が得られる構成とすることが好ましい。例えば、シングル構造の発光デバイスは、青色の光を発する発光物質を有する発光層と、青色の光よりも長波長の可視光を発する発光物質を有する発光層と、を有することが好ましい。
例えば、シングル構造の発光デバイスが３層の発光層を有する場合、赤色（Ｒ）の光を発する発光物質を有する発光層と、緑色（Ｇ）の光を発する発光物質を有する発光層と、青色（Ｂ）の光を発する発光物質を有する発光層と、を有することが好ましい。発光層の積層順としては、例えば、陽極側から、赤色（Ｒ）発光層、緑色（Ｇ）発光層、青色（Ｂ）発光層、又は陽極側から、赤色（Ｒ）発光層、青色（Ｂ）発光層、緑色（Ｇ）発光層とすることができる。このとき、赤色（Ｒ）発光層と緑色（Ｇ）発光層又は青色（Ｂ）発光層との間にバッファ層が設けられていてもよい。
また、例えば、シングル構造の発光デバイスが２層の発光層を有する場合、青色（Ｂ）の光を発する発光物質を有する発光層、及び、黄色（Ｙ）の光を発する発光物質を有する発光層を有する構成が好ましい。当該構成をＢＹシングル構造と呼称する場合がある。
図６８（Ｄ）に示す層７６４として、カラーフィルタを設けてもよい。白色光がカラーフィルタを透過することで、所望の色の光を得ることができる。
白色の光を発する発光デバイスは、２種類以上の発光物質を含むことが好ましい。白色発光を得るには、２つの発光物質の各々の発光が補色の関係となるような発光物質を選択すればよい。例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることで、発光デバイス全体として白色発光する発光デバイスを得ることができる。また、３つ以上の発光層を用いて白色発光を得る場合、３つ以上の発光層のそれぞれの発光色が合わさることで発光デバイス全体として白色発光することができる構成とすればよい。
また、図６８（Ｅ）及び図６８（Ｆ）において、発光層７７１と、発光層７７２と、に同じ色の光を発する発光物質、さらには、同じ発光物質を用いてもよい。
例えば、各色の光を呈する副画素が有する発光デバイスにおいて、発光層７７１と、発光層７７２と、にそれぞれ青色の光を発する発光物質を用いてもよい。青色の光を呈する副画素においては、発光デバイスが発する青色の光を取り出すことができる。また、赤色の光を呈する副画素及び緑色の光を呈する副画素においては、図６８（Ｆ）に示す層７６４として色変換層を設けることで、発光デバイスが発する青色の光をより長波長の光に変換し、赤色又は緑色の光を取り出すことができる。
また、各色の光を呈する副画素に、図６８（Ｅ）又は図６８（Ｆ）に示す構成の発光デバイスを用いる場合、副画素によって、異なる発光物質を用いてもよい。具体的には、赤色の光を呈する副画素が有する発光デバイスにおいて、発光層７７１と、発光層７７２と、にそれぞれ赤色の光を発する発光物質を用いてもよい。同様に、緑色の光を呈する副画素が有する発光デバイスにおいて、発光層７７１と、発光層７７２と、にそれぞれ緑色の光を発する発光物質を用いてもよい。青色の光を呈する副画素が有する発光デバイスにおいて、発光層７７１と、発光層７７２と、にそれぞれ青色の光を発する発光物質を用いてもよい。このような構成の表示装置は、タンデム構造の発光デバイスが適用されており、かつ、ＳＢＳ構造であるといえる。そのため、タンデム構造のメリットと、ＳＢＳ構造のメリットの両方を併せ持つことができる。これにより、高輝度発光が可能であり、信頼性の高い表示装置を実現することができる。
また、図６８（Ｅ）及び図６８（Ｆ）において、発光層７７１と、発光層７７２と、に異なる色の光を発する発光物質を用いてもよい。発光層７７１が発する光と、発光層７７２が発する光と、が補色の関係である場合、白色発光が得られる。図６８（Ｆ）に示す層７６４として、カラーフィルタを設けてもよい。白色光がカラーフィルタを透過することで、所望の色の光を得ることができる。
なお、図６８（Ｅ）及び図６８（Ｆ）において、発光ユニット７６３ａが１層の発光層７７１を有し、発光ユニット７６３ｂが１層の発光層７７２を有する例を示すが、これに限られない。発光ユニット７６３ａ及び発光ユニット７６３ｂは、それぞれ、２層以上の発光層を有していてもよい。
また、図６８（Ｅ）及び図６８（Ｆ）では、発光ユニットを２つ有する発光デバイスを例示したが、これに限られない。発光デバイスは、発光ユニットを３つ以上有していてもよい。
具体的には、図６９（Ａ）及び図６９（Ｃ）に示す発光デバイスの構成が挙げられる。
図６９（Ａ）は、発光ユニットを３つ有する構成である。なお、発光ユニットを２つ有する構成を２段タンデム構造と、発光ユニットを３つ有する構成を３段タンデム構造と、それぞれ呼称してもよい。
また、図６９（Ａ）の発光デバイスは、複数の発光ユニット（発光ユニット７６３ａ、発光ユニット７６３ｂ、及び発光ユニット７６３ｃ）が電荷発生層（電荷発生層７８５ａ－ｂ、及び電荷発生層７８５ｂ－ｃ）を介して、それぞれ直列に接続された構成となっている。具体的には、図６８（Ａ）に示す発光デバイスは、発光ユニット７６３ａ、電荷発生層７８５ａ－ｂ、発光ユニット７６３ｂ、電荷発生層７８５ｂ－ｃ、及び発光ユニット７６３ｃがこの順に積層されている構成となっている。また、発光ユニット７６３ａは、層７８０ａと、発光層７７１と、層７９０ａと、を有し、発光ユニット７６３ｂは、層７８０ｂと、発光層７７２と、層７９０ｂと、を有し、発光ユニット７６３ｃは、層７８０ｃと、発光層７７３と、層７９０ｃと、を有する。
なお、電荷発生層７８５ａ－ｂ、及び電荷発生層７８５ｂ－ｃについては、上述した電荷発生層７８５の説明を参照することができる。
なお、図６９（Ａ）に示す構成においては、発光層７７１、発光層７７２、及び発光層７７３は、それぞれ同じ色の光を発する発光物質を有すると好ましい。具体的には、発光層７７１、発光層７７２、及び発光層７７３が、それぞれ赤色（Ｒ）の発光物質を有する構成（いわゆるＲ＼Ｒ＼Ｒの３段タンデム構造）、発光層７７１、発光層７７２、及び発光層７７３が、それぞれ緑色（Ｇ）の発光物質を有する構成（いわゆるＧ＼Ｇ＼Ｇの３段タンデム構造）、または発光層７７１、発光層７７２、及び発光層７７３が、それぞれ青色（Ｂ）の発光物質を有する構成（いわゆるＢ＼Ｂ＼Ｂの３段タンデム構造）とすることができる。なお、図６９（Ａ）に示す構成において、発光層７７１、発光層７７２、及び発光層７７３のそれぞれは、互いに異なる色を発する発光物質を有してもよい。また、図６９（Ａ）に示す構成は、発光層７７１、発光層７７２、及び発光層７７３のそれぞれが発した光の色が合わさって、白色（Ｗ）となる構成としてもよい。また、図６９（Ａ）に示す構成には、図６９（Ｂ）又は図６９（Ｃ）と同様にカラーフィルタとして層７６４を設けてもよい。
なお、それぞれ同じ色の光を発する発光物質としては、上記の構成に限定されない。例えば、図６９（Ｂ）に示すように、複数の発光層を有する発光ユニットを積層したタンデム型の発光デバイスとしてもよい。図６９（Ｂ）は、複数の発光ユニット（発光ユニット７６３ａ及び発光ユニット７６３ｂ）が電荷発生層７８５を介して、直列に接続された構成である。また、発光ユニット７６３ａは、層７８０ａと、発光層７７１ａと、発光層７７１ｂと、発光層７７１ｃと、層７９０ａと、を有し、発光ユニット７６３ｂは、層７８０ｂと、発光層７７２ａと、発光層７７２ｂと、発光層７７２ｃと、層７９０ｂと、を有する。
図６９（Ｂ）に示す構成においては、発光層７７１ａ、発光層７７１ｂ、及び発光層７７１ｃの発光が合わさることで、発光ユニット７６３ａの白色発光（Ｗ）が可能となる。また、発光層７７２ａ、発光層７７２ｂ、及び発光層７７２ｃの発光が合わさることで、発光ユニット７６３ｂの白色発光（Ｗ）が可能となる。すなわち、図６９（Ｃ）に示す構成においては、Ｗ＼Ｗの２段タンデム構造である。なお、発光層７７１ａ、発光層７７１ｂ、及び発光層７７１ｃの発光物質の積層順については、特に限定はない。同様に、発光層７７２ａ、発光層７７２ｂ、及び発光層７７２ｃのそれぞれの積層順についても、特に限定はない。実施者が適宜最適な積層順を選択することができる。また、図示しないが、図５３（Ｂ）に示す構成は、Ｗ＼Ｗ＼Ｗの３段タンデム構造、または４段以上のタンデム構造としてもよい。
また、タンデム構造の発光デバイスを用いる場合、黄色（Ｙ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットとを有するＢ＼Ｙの２段タンデム構造、赤色（Ｒ）と緑色（Ｇ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットとを有するＲＧ＼Ｂの２段タンデム構造、青色（Ｂ）の光を発する発光ユニットと、黄色（Ｙ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットとをこの順で有するＢ＼Ｙ＼Ｂの３段タンデム構造、青色（Ｂ）の光を発する発光ユニットと、黄緑色（ＹＧ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットとをこの順で有するＢ＼ＹＧ＼Ｂの３段タンデム構造、青色（Ｂ）の光を発する発光ユニットと、緑色（Ｇ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットとをこの順で有するＢ＼Ｇ＼Ｂの３段タンデム構造などが挙げられる。なお、「ａ・ｂ」は、１つの発光ユニットにａの光を発する発光物質とｂの光を発する発光物質とを有することを意味する。
また、図６９（Ｃ）に示すように、１つの発光物質を有する発光ユニットと、複数の発光物質を有する発光ユニットと、を組み合わせてもよい。
具体的には、図６９（Ｃ）に示す構成においては、複数の発光ユニット（発光ユニット７６３ａ、発光ユニット７６３ｂ、及び発光ユニット７６３ｃ）が電荷発生層（電荷発生層７８５ａ－ｂ、及び電荷発生層７８５ｂ－ｃ）を介して、それぞれ直列に接続された構成である。また、発光ユニット７６３ａは、層７８０ａと、発光層７７１と、層７９０ａと、を有し、発光ユニット７６３ｂは、層７８０ｂと、発光層７７２ａと、発光層７７２ｂと、発光層７７２ｃと、層７９０ｂと、を有し、発光ユニット７６３ｃは、層７８０ｃと、発光層７７３と、層７９０ｃと、を有する。
例えば、図６９（Ｃ）に示す構成において、発光ユニット７６３ａが青色（Ｂ）の光を発する発光ユニットであり、発光ユニット７６３ｂが赤色（Ｒ）、緑色（Ｇ）、及び黄緑色（ＹＧ）の光を発する発光ユニットであり、発光ユニット７６３ｃが青色（Ｂ）の光を発する発光ユニットである、Ｂ＼Ｒ・Ｇ・ＹＧ＼Ｂの３段タンデム構造などを適用することができる。
例えば、発光ユニットの積層数と色の順番としては、陽極側から、ＢとＹとの２段構造、Ｂと発光ユニットＸとの２段構造、ＢとＹとＢとの３段構造、Ｂと発光ユニットＸとＢとの３段構造が挙げられ、発光ユニットＸにおける発光層の積層数と色の順番としては、陽極側から、Ｒの発光層とＹの発光層との２層構造、Ｒの発光層とＧの発光層との２層構造、Ｇの発光層とＲの発光層との２層構造、Ｇの発光層とＲの発光層とＧの発光層との３層構造、または、Ｒの発光層とＧの発光層とＲの発光層との３層構造などとすることができる。また、２つの発光層の間に他の層が設けられていてもよい。
なお、図６８（Ｃ）、及び図６８（Ｄ）においても、図６８（Ｂ）に示すように、層７８０と、層７９０と、をそれぞれ独立に、２層以上の層からなる積層構造としてもよい。
また、図６８（Ｅ）及び図６８（Ｆ）において、発光ユニット７６３ａは、層７８０ａ、発光層７７１、及び層７９０ａを有し、発光ユニット７６３ｂは、層７８０ｂ、発光層７７２、及び層７９０ｂを有する。
下部電極７６１が陽極であり、かつ上部電極７６２が陰極である場合、層７８０ａ及び層７８０ｂは、それぞれ、正孔注入層、正孔輸送層、及び電子ブロック層のうち一つまたは複数を有する。また、層７９０ａ及び層７９０ｂは、それぞれ、電子注入層、電子輸送層、及び正孔ブロック層のうち一つまたは複数を有する。下部電極７６１が陰極であり、上部電極７６２が陽極である場合、層７８０ａと層７９０ａは互いに上記と逆の構成になり、層７８０ｂと層７９０ｂも互いに上記と逆の構成になる。
下部電極７６１が陽極であり、上部電極７６２が陰極である場合、例えば、層７８０ａは、正孔注入層と、正孔注入層上の正孔輸送層と、を有し、さらに、正孔輸送層上の電子ブロック層を有していてもよい。また、層７９０ａは、電子輸送層を有し、さらに、発光層７７１と電子輸送層との間の正孔ブロック層を有していてもよい。また、層７８０ｂは、正孔輸送層を有し、さらに、正孔輸送層上の電子ブロック層を有していてもよい。また、層７９０ｂは、電子輸送層と、電子輸送層上の電子注入層と、を有し、さらに、発光層７７２と電子輸送層との間の正孔ブロック層を有していてもよい。下部電極７６１が陰極であり、上部電極７６２が陽極である場合、例えば、層７８０ａは、電子注入層と、電子注入層上の電子輸送層と、を有し、さらに、電子輸送層上の正孔ブロック層を有していてもよい。また、層７９０ａは、正孔輸送層を有し、さらに、発光層７７１と正孔輸送層との間の電子ブロック層を有していてもよい。また、層７８０ｂは、電子輸送層を有し、さらに、電子輸送層上の正孔ブロック層を有していてもよい。また、層７９０ｂは、正孔輸送層と、正孔輸送層上の正孔注入層と、を有し、さらに、発光層７７２と正孔輸送層との間の電子ブロック層を有していてもよい。
また、タンデム構造の発光デバイスを作製する場合、２つの発光ユニットは、電荷発生層７８５を介して積層される。電荷発生層７８５は、少なくとも電荷発生領域を有する。電荷発生層７８５は、一対の電極間に電圧を印加したときに、２つの発光ユニットの一方に電子を注入し、他方に正孔を注入する機能を有する。
次に、発光デバイスに用いることができる材料について説明する。
下部電極７６１と上部電極７６２のうち、光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。また、表示装置が赤外光を発する発光デバイスを有する場合には、光を取り出す側の電極には、可視光及び赤外光を透過する導電膜を用い、光を取り出さない側の電極には、可視光及び赤外光を反射する導電膜を用いることが好ましい。
また、光を取り出さない側の電極にも可視光を透過する導電膜を用いてもよい。この場合、反射層と、ＥＬ層７６３との間に当該電極を配置することが好ましい。つまり、ＥＬ層７６３の発光は、当該反射層によって反射されて、表示装置から取り出されてもよい。
発光デバイスの一対の電極を形成する材料としては、金属、合金、電気伝導性化合物、及びこれらの混合物などを適宜用いることができる。当該材料としては、具体的には、アルミニウム、チタン、クロム、マンガン、鉄、コバルト、ニッケル、銅、ガリウム、亜鉛、インジウム、スズ、モリブデン、タンタル、タングステン、パラジウム、金、白金、銀、イットリウム、及びネオジムといった金属、及びこれらを適宜組み合わせて含む合金が挙げられる。また、当該材料としては、例えば、インジウムスズ酸化物（Ｉｎ－Ｓｎ酸化物、ＩＴＯともいう）、Ｉｎ－Ｓｉ－Ｓｎ酸化物（ＩＴＳＯともいう）、インジウム亜鉛酸化物（Ｉｎ－Ｚｎ酸化物）、及びＩｎ－Ｗ－Ｚｎ酸化物が挙げられる。また、当該材料としては、アルミニウムを含む合金（アルミニウム合金）が挙げられる。アルミニウムを含む合金としては、例えば、アルミニウム（Ａｌ）とニッケル（Ｎｉ）とランタン（Ｌａ）との合金（Ａｌ－Ｎｉ－Ｌａ）が挙げられる。また、当該材料としては、銀とパラジウムと銅の合金（Ａｇ－Ｐｄ－Ｃｕ、ＡＰＣとも記す）が挙げられる。その他、当該材料としては、上記例示のない元素周期表の第１族または第２族に属する元素（例えば、リチウム、セシウム、カルシウム、又はストロンチウム）、ユウロピウム、イッテルビウムなどの希土類金属及びこれらを適宜組み合わせて含む合金、及びグラフェンが挙げられる。
発光デバイスには、微小光共振器（マイクロキャビティ）構造が適用されていることが好ましい。したがって、発光デバイスが有する一対の電極の一方は、可視光に対する透過性及び反射性を有する電極（半透過・半反射電極）を有することが好ましく、他方は、可視光に対する反射性を有する電極（反射電極）を有することが好ましい。発光デバイスがマイクロキャビティ構造を有することで、発光層から得られる発光を両電極間で共振させ、発光デバイスから射出される光を強めることができる。
なお、半透過・半反射電極は、例えば、可視光に対する透過性及び反射性を有する導電体を用いることが好ましい。また、例えば、半透過・半反射電極は、反射電極として用いることができる導電層と、可視光に対する透過性を有する電極（透明電極ともいう）として用いることができる導電層と、の積層構造としてもよい。
透明電極の光の透過率は、４０％以上とする。例えば、発光デバイスの透明電極には、可視光（波長４００ｎｍ以上７５０ｎｍ未満の光）の透過率が４０％以上である電極を用いることが好ましい。半透過・半反射電極の可視光の反射率は、１０％以上９５％以下、好ましくは３０％以上８０％以下とする。反射電極の可視光の反射率は、４０％以上１００％以下、好ましくは７０％以上１００％以下とする。また、これらの電極の抵抗率は、１×１０－２Ωｃｍ以下が好ましい。
発光デバイスは少なくとも発光層を有する。また、発光デバイスは、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子ブロック材料、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）を含む層をさらに有していてもよい。例えば、発光デバイスは、発光層の他に、正孔注入層、正孔輸送層、正孔ブロック層、電荷発生層、電子ブロック層、電子輸送層、及び電子注入層のうち１層以上を有する構成とすることができる。
発光デバイスには低分子化合物及び高分子化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。発光デバイスを構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、又は塗布法といった方法で形成することができる。
発光層は、１種または複数種の発光物質を有する。発光物質としては、例えば、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、又は赤色といった発光色を呈する物質を適宜用いる。また、発光物質として、近赤外光を発する物質を用いることもできる。
発光物質としては、蛍光材料、燐光材料、ＴＡＤＦ材料、及び量子ドット材料が挙げられる。
蛍光材料としては、例えば、ピレン誘導体、アントラセン誘導体、トリフェニレン誘導体、フルオレン誘導体、カルバゾール誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ジベンゾキノキサリン誘導体、キノキサリン誘導体、ピリジン誘導体、ピリミジン誘導体、フェナントレン誘導体、及びナフタレン誘導体が挙げられる。
燐光材料としては、例えば、４Ｈ－トリアゾール骨格、１Ｈ－トリアゾール骨格、イミダゾール骨格、ピリミジン骨格、ピラジン骨格、又はピリジン骨格を有する有機金属錯体（特にイリジウム錯体）、電子吸引基を有するフェニルピリジン誘導体を配位子とする有機金属錯体（特にイリジウム錯体）、白金錯体、及び希土類金属錯体が挙げられる。
発光層は、発光物質（ゲスト材料）に加えて、１種または複数種の有機化合物（例えば、ホスト材料、及びアシスト材料）を有していてもよい。１種または複数種の有機化合物としては、正孔輸送性の高い物質（正孔輸送性材料）及び電子輸送性の高い物質（電子輸送性材料）の一方または双方を用いることができる。正孔輸送性材料としては、後述の、正孔輸送層に用いることができる正孔輸送性の高い材料を用いることができる。電子輸送性材料としては、後述の、電子輸送層に用いることができる電子輸送性の高い材料を用いることができる。また、１種または複数種の有機化合物として、バイポーラ性材料、又はＴＡＤＦ材料を用いてもよい。
発光層は、例えば、燐光材料と、励起錯体を形成しやすい組み合わせである正孔輸送性材料及び電子輸送性材料と、を有することが好ましい。このような構成とすることにより、励起錯体から発光物質（燐光材料）へのエネルギー移動であるＥｘＴＥＴ（Ｅｘｃｉｐｌｅｘ－Ｔｒｉｐｌｅｔ Ｅｎｅｒｇｙ Ｔｒａｎｓｆｅｒ）を用いた発光を効率よく得ることができる。発光物質の最も低エネルギー側の吸収帯の波長と重なるような発光を呈する励起錯体を形成するような組み合わせを選択することで、エネルギー移動がスムーズとなり、効率よく発光を得ることができる。この構成により、発光デバイスの高効率、低電圧駆動、及び長寿命を同時に実現できる。
正孔注入層は、陽極から正孔輸送層に正孔を注入する層であり、正孔注入性の高い材料を含む層である。正孔注入性の高い材料としては、芳香族アミン化合物、又は正孔輸送性材料とアクセプター性材料（電子受容性材料）とを含む複合材料などが挙げられる。
正孔輸送性材料としては、後述の、正孔輸送層に用いることができる正孔輸送性の高い材料を用いることができる。
アクセプター性材料としては、例えば、元素周期表における第４族乃至第８族に属する金属の酸化物を用いることができる。具体的には、当該金属の酸化物としては、酸化モリブデン、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化タングステン、酸化マンガン、及び酸化レニウムが挙げられる。中でも特に、酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。また、フッ素を含む有機アクセプター性材料を用いることもできる。また、キノジメタン誘導体、クロラニル誘導体、及びヘキサアザトリフェニレン誘導体といった有機アクセプター性材料を用いることもできる。
例えば、正孔注入性の高い材料には、正孔輸送性材料と、上述の元素周期表における第４族乃至第８族に属する金属の酸化物（代表的には酸化モリブデン）と、を含む材料を用いてもよい。
正孔輸送層は、正孔注入層によって、陽極から注入された正孔を発光層に輸送する層である。正孔輸送層は、正孔輸送性材料を含む層である。正孔輸送性材料としては、１×１０－６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質が好ましい。なお、電子よりも正孔の輸送性の高い物質であれば、これら以外のものも用いることができる。正孔輸送性材料としては、π電子過剰型複素芳香族化合物（例えば、カルバゾール誘導体、チオフェン誘導体、及びフラン誘導体）、芳香族アミン（芳香族アミン骨格を有する化合物）といった正孔輸送性の高い材料が好ましい。
電子ブロック層は、発光層に接して設けられる。電子ブロック層は、正孔輸送性を有し、かつ、電子をブロックすることが可能な材料を含む層である。電子ブロック層には、上記正孔輸送性材料のうち、電子ブロック性を有する材料を用いることができる。
電子ブロック層は、正孔輸送性を有するため、正孔輸送層と呼ぶこともできる。また、正孔輸送層のうち、電子ブロック性を有する層を、電子ブロック層と呼ぶこともできる。
電子輸送層は、電子注入層によって、陰極から注入された電子を発光層に輸送する層である。電子輸送層は、電子輸送性材料を含む層である。電子輸送性材料としては、１×１０－６ｃｍ２／Ｖｓ以上の電子移動度を有する物質が好ましい。なお、正孔よりも電子の輸送性の高い物質であれば、これら以外のものも用いることができる。電子輸送性材料には、例えば、キノリン骨格を有する金属錯体、ベンゾキノリン骨格を有する金属錯体、オキサゾール骨格を有する金属錯体、チアゾール骨格を有する金属錯体等の他、オキサジアゾール誘導体、トリアゾール誘導体、イミダゾール誘導体、オキサゾール誘導体、チアゾール誘導体、フェナントロリン誘導体、キノリン配位子を有するキノリン誘導体、ベンゾキノリン誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ピリジン誘導体、ビピリジン誘導体、ピリミジン誘導体、及び含窒素複素芳香族化合物を含むπ電子不足型複素芳香族化合物といった電子輸送性の高い材料を用いることができる。
正孔ブロック層は、発光層に接して設けられる。正孔ブロック層は、電子輸送性を有し、かつ正孔をブロックすることが可能な材料を含む層である。正孔ブロック層には、上記電子輸送性材料のうち、正孔ブロック性を有する材料を用いることができる。
正孔ブロック層は、電子輸送性を有するため、電子輸送層と呼ぶこともできる。また、電子輸送層のうち、正孔ブロック性を有する層を正孔ブロック層と呼ぶこともできる。
電子注入層は、陰極から電子輸送層に電子を注入する層であり、電子注入性の高い材料を含む層である。電子注入性の高い材料としては、アルカリ金属、アルカリ土類金属、又はそれらの化合物を用いることができる。電子注入性の高い材料としては、電子輸送性材料とドナー性材料（電子供与性材料）とを含む複合材料を用いることもできる。
また、電子注入性の高い材料の最低空軌道（ＬＵＭＯ：Ｌｏｗｅｓｔ Ｕｎｏｃｃｕｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ）準位は、陰極に用いる材料の仕事関数の値との差が小さい（具体的には０．５ｅＶ以下）であることが好ましい。
電子注入層には、例えば、リチウム、セシウム、イッテルビウム、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦｘ、ｘは任意数）、８－（キノリノラト）リチウム（略称：Ｌｉｑ）、２－（２－ピリジル）フェノラトリチウム（略称：ＬｉＰＰ）、２－（２－ピリジル）－３－ピリジノラトリチウム（略称：ＬｉＰＰｙ）、４－フェニル－２－（２－ピリジル）フェノラトリチウム（略称：ＬｉＰＰＰ）、リチウム酸化物（ＬｉＯｘ）、炭酸セシウムといったアルカリ金属、アルカリ土類金属、又はこれらの化合物を用いることができる。また、電子注入層は、２以上の積層構造としてもよい。当該積層構造としては、例えば、１層目にフッ化リチウムを用い、２層目にイッテルビウムを設ける構成が挙げられる。
電子注入層は、電子輸送性材料を有していてもよい。例えば、非共有電子対を備え、電子不足型複素芳香環を有する化合物を、電子輸送性材料に用いることができる。具体的には、ピリジン環、ジアジン環（例えば、ピリミジン環、ピラジン環、又はピリダジン環）、及びトリアジン環から選ばれた１つ以上を有する化合物を用いることができる。
なお、非共有電子対を備える有機化合物のＬＵＭＯ準位は、－３．６ｅＶ以上－２．３ｅＶ以下であると好ましい。また、一般にＣＶ（サイクリックボルタンメトリ）、光電子分光法、光吸収分光法、逆光電子分光法等により、有機化合物の最高被占軌道（ＨＯＭＯ：Ｈｉｇｈｅｓｔ Ｏｃｃｕｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ）準位及びＬＵＭＯ準位を見積もることができる。
例えば、４，７－ジフェニル－１，１０－フェナントロリン（略称：ＢＰｈｅｎ）、２，９－ジ（ナフタレン－２－イル）－４，７－ジフェニル－１，１０－フェナントロリン（略称：ＮＢＰｈｅｎ）、ジキノキサリノ［２，３－ａ：２’，３’－ｃ］フェナジン（略称：ＨＡＴＮＡ）、又は２，４，６－トリス［３’－（ピリジン－３－イル）ビフェニル－３－イル］－１，３，５－トリアジン（略称：ＴｍＰＰＰｙＴｚ）を、非共有電子対を備える有機化合物に用いることができる。なお、ＮＢＰｈｅｎはＢＰｈｅｎと比較して、高いガラス転移温度（Ｔｇ）を備え、耐熱性に優れる。
電荷発生層は、上述の通り、少なくとも電荷発生領域を有する。電荷発生領域は、アクセプター性材料を含むことが好ましく、例えば、上述の正孔注入層に適用可能な、正孔輸送性材料とアクセプター性材料とを含むことが好ましい。
また、電荷発生層は、電子注入性の高い材料を含む層を有することが好ましい。当該層は、電子注入バッファ層と呼ぶこともできる。電子注入バッファ層は、電荷発生領域と電子輸送層との間に設けられることが好ましい。電子注入バッファ層を設けることで、電荷発生領域と電子輸送層との間の注入障壁を緩和することができるため、電荷発生領域で生じた電子を電子輸送層に容易に注入することができる。
電子注入バッファ層は、アルカリ金属又はアルカリ土類金属を含むことが好ましく、例えば、アルカリ金属の化合物又はアルカリ土類金属の化合物を含む構成とすることができる。具体的には、電子注入バッファ層は、アルカリ金属と酸素とを含む無機化合物、又はアルカリ土類金属と酸素とを含む無機化合物を有することが好ましく、リチウムと酸素とを含む無機化合物（例えば、酸化リチウム（Ｌｉ２Ｏ））を有することがより好ましい。その他、電子注入バッファ層には、上述の電子注入層に適用可能な材料を好適に用いることができる。
電荷発生層は、電子輸送性の高い材料を含む層を有することが好ましい。当該層は、電子リレー層と呼ぶこともできる。電子リレー層は、電荷発生領域と電子注入バッファ層との間に設けられることが好ましい。電荷発生層が電子注入バッファ層を有さない場合、電子リレー層は、電荷発生領域と電子輸送層との間に設けられることが好ましい。電子リレー層は、電荷発生領域と電子注入バッファ層（または電子輸送層）との相互作用を防いで、電子をスムーズに受け渡す機能を有する。
電子リレー層としては、銅（ＩＩ）フタロシアニン（略称：ＣｕＰｃ）といったフタロシアニン系の材料、又は金属－酸素結合と芳香族配位子を有する金属錯体を用いることが好ましい。
なお、上述した電荷発生領域、電子注入バッファ層、及び電子リレー層は、断面形状、又は特性などによって明確に区別できない場合がある。
なお、電荷発生層は、アクセプター性材料の代わりに、ドナー性材料を有していてもよい。例えば、電荷発生層としては、上述した電子注入層に適用可能な、電子輸送性材料とドナー性材料とを含む層を有していてもよい。
発光ユニットを積層する際、２つの発光ユニットの間に電荷発生層を設けることで、駆動電圧の上昇を抑制することができる。
＜画素回路の構成例＞
ここで、画素層ＰＸＡＬに備えることができる画素回路の構成例について、説明する。
図７０（Ａ）及び図７０（Ｂ）では、画素層ＰＸＡＬに備えることができる画素回路の構成例、及び画素回路に接続される発光デバイス１３０について示している。また、図７０（Ａ）は、画素層ＰＸＡＬに備えられる画素回路４００に含まれる各回路素子の接続を示す図であり、図７０（Ｂ）は、駆動回路３０を備える回路層ＳＩＣＬ、画素回路が有する複数のトランジスタを備える層ＯＳＬ、発光デバイス１３０を備える層ＥＭＬの上下関係を模式的に示す図である。なお、図７０（Ｂ）に示す表示装置１０００の画素層ＰＸＡＬは、一例として、層ＯＳＬ及び層ＥＭＬを有している。また、図７０（Ｂ）に示す層ＯＳＬに含まれているトランジスタ５００Ａ、トランジスタ５００Ｂ、及びトランジスタ５００Ｃは、一例として、図５２におけるトランジスタ５００、又は図５９（Ａ）におけるトランジスタ２００に相当する。また、図７０（Ｂ）に示す層ＥＭＬに含まれている発光デバイス１３０は、図５２における発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、又は発光デバイス１３０Ｂに相当する。
図７０（Ａ）及び図７０（Ｂ）に一例として示す画素回路４００は、トランジスタ５００Ａ、トランジスタ５００Ｂ、トランジスタ５００Ｃ、及び容量６００を備える。トランジスタ５００Ａ、トランジスタ５００Ｂ、及びトランジスタ５００Ｃは、一例として上述したトランジスタ５００、又はトランジスタ２００に適用できるトランジスタとすることができる。つまり、トランジスタ５００Ａ、トランジスタ５００Ｂ、及びトランジスタ５００Ｃは、ＯＳトランジスタとすることができる。又は、トランジスタ５００Ａ、トランジスタ５００Ｂ、及びトランジスタ５００Ｃは、一例として、Ｓｉトランジスタとすることができる。特に、トランジスタ５００Ａ、トランジスタ５００Ｂ、及びトランジスタ５００ＣをＯＳトランジスタとした場合、トランジスタ５００Ａ、トランジスタ５００Ｂ、及びトランジスタ５００Ｃのそれぞれは、バックゲートを備えていることが好ましく、この場合、バックゲートにゲートと同じ信号を与える構成、バックゲートにゲートと異なる信号を与える構成とすることができる。なお、図７０（Ａ）及び図７０（Ｂ）では、トランジスタ５００Ａ、トランジスタ５００Ｂ、及びトランジスタ５００Ｃにバックゲートを図示しているが、トランジスタ５００Ａ、トランジスタ５００Ｂ、及びトランジスタ５００Ｃは、バックゲートを有さない構成としてもよい。
トランジスタ５００Ｂは、トランジスタ５００Ａと電気的に接続されるゲートと、発光デバイス１３０と電気的に接続される第１の端子と、配線ＡＮＯと電気的に接続される第２の端子と、を備える。配線ＡＮＯは、発光デバイス１３０に電流を供給するための電位を与えるための配線である。
トランジスタ５００Ａは、トランジスタ５００Ｂのゲートと電気的に接続される第１の端子と、ソース線として機能する配線ＳＬと電気的に接続される第２の端子と、ゲート線として機能する配線Ｇ１の電位に基づいて、オン状態又はオフ状態との切り替えを制御する機能を有するゲートと、を備える。
トランジスタ５００Ｃは、配線Ｖ０と電気的に接続される第１の端子と、発光デバイス１３０と電気的に接続される第２の端子と、ゲート線として機能する配線Ｇ２の電位に基づいて、オン状態又はオフ状態との切り替えを制御する機能を有するゲートと、を備える。配線Ｖ０は、基準電位を与えるための配線、及び画素回路４００を流れる電流を駆動回路３０に出力するための配線である。
容量６００は、トランジスタ５００Ｂのゲートと電気的に接続される導電膜と、トランジスタ５００Ｃの第２の端子と電気的に接続される導電膜を備える。
発光デバイス１３０は、トランジスタ５００Ｂの第１の端子に電気的に接続される第１の端子と、配線ＶＣＯＭに電気的に接続される第２の端子と、を備える。配線ＶＣＯＭは、発光デバイス１３０に電流を供給するための電位を与えるための配線である。
これにより、トランジスタ５００Ｂのゲートに与えられる画像信号に応じて発光デバイス１３０が射出する光の強度を制御することができる。またトランジスタ５００Ｃを介して与えられる配線Ｖ０の基準電位によって、トランジスタ５００Ｂのゲート－ソース間電圧のばらつきを抑制することができる。
また配線Ｖ０から、画素パラメータの設定に用いることのできる電流値を出力することができる。より具体的には、配線Ｖ０は、トランジスタ５００Ｂに流れる電流、又は発光デバイス１３０に流れる電流を、外部に出力するためのモニタ線として機能させることができる。配線Ｖ０に出力された電流は、例えばソースフォロア回路により電圧に変換され、外部に出力される。または、例えばＡ－Ｄコンバータによりデジタル信号に変換され、上記の実施の形態で説明した、周辺回路ＰＲＰＨに含まれるＡＩアクセラレータに出力することができる。
なお、図７０（Ｂ）に一例として示す構成では、画素回路４００と、駆動回路３０と、を電気的に接続する配線を短くすることができるため、当該配線の配線抵抗を小さくすることができる。よって、データの書き込みを高速に行うことができるため、表示装置１０００を高速に駆動させることができる。これにより、表示装置１０００が有する画素回路４００を多くしても十分なフレーム期間を確保することができるため、表示装置１０００の画素密度を高めることができる。また、表示装置１０００の画素密度を高めることにより、表示装置１０００により表示される画像の精細度を高めることができる。例えば、表示装置１０００の画素密度を、５００ｐｐｉ以上、好ましくは１０００ｐｐｉ以上、より好ましくは３０００ｐｐｉ以上、更に好ましくは５０００ｐｐｉ以上、更に好ましくは６０００ｐｐｉ以上とすることができる。よって、表示装置１０００は、例えば、ＡＲ又はＶＲ用の表示装置とすることができ、ヘッドマウントディスプレイといった、表示部とユーザの距離が近い電子機器に好適に適用することができる。
＜画素のレイアウト＞
ここでは、画素レイアウトについて説明する。副画素の配列に特に限定はなく、様々な方法を適用することができる。副画素の配列としては、例えば、ストライプ配列、Ｓストライプ配列、マトリクス配列、デルタ配列、ベイヤー配列、及びペンタイル配列が挙げられる。
また、副画素の上面形状としては、例えば、三角形、四角形（例えば、長方形及び正方形を含む）、五角形などの多角形、これら多角形の角が丸い形状、楕円形、又は円形が挙げられる。ここで、副画素の上面形状は、発光デバイスの発光領域の上面形状に相当する。
図７１（Ａ）に示す画素８０には、ストライプ配列が適用されている。図７１（Ａ）に示す画素８０は、副画素８０ａ、副画素８０ｂ、及び副画素８０ｃの３つの副画素から構成される。例えば、図７２（Ａ）に示すように、副画素８０ａを赤色の副画素Ｒとし、副画素８０ｂを緑色の副画素Ｇとし、副画素８０ｃを青色の副画素Ｂとしてもよい。
図７１（Ｂ）に示す画素８０には、Ｓストライプ配列が適用されている。図７１（Ｂ）に示す画素８０は、副画素８０ａ、副画素８０ｂ、及び副画素８０ｃの３つの副画素から構成される。例えば、図７２（Ｂ）に示すように、副画素８０ａを青色の副画素Ｂとし、副画素８０ｂを赤色の副画素Ｒとし、副画素８０ｃを緑色の副画素Ｇとしてもよい。
図７１（Ｃ）は、各色の副画素がジグザグに配置されている例である。具体的には、平面図において、列方向に並ぶ２つの副画素（例えば、副画素８０ａと副画素８０ｂ、又は副画素８０ｂと副画素８０ｃ）の上辺の位置がずれている。例えば、図７２（Ｃ）に示すように、副画素８０ａを赤色の副画素Ｒとし、副画素８０ｂを緑色の副画素Ｇとし、副画素８０ｃを青色の副画素Ｂとしてもよい。
図７１（Ｄ）に示す画素８０は、角が丸い略台形の上面形状を有する副画素８０ａと、角が丸い略三角形の上面形状を有する副画素８０ｂと、角が丸い略四角形または略六角形の上面形状を有する副画素８０ｃと、を有する。また、副画素８０ａは、副画素８０ｂよりも発光面積が広い。このように、各副画素の形状及びサイズはそれぞれ独立に決定することができる。例えば、信頼性の高い発光デバイスを有する副画素ほど、サイズを小さくすることができる。例えば、図７２（Ｄ）に示すように、副画素８０ａを緑色の副画素Ｇとし、副画素８０ｂを赤色の副画素Ｒとし、副画素８０ｃを青色の副画素Ｂとしてもよい。
図７１（Ｅ）に示す画素７０Ａ及び画素７０Ｂには、ペンタイル配列が適用されている。図７１（Ｅ）では、副画素８０ａ及び副画素８０ｂを有する画素７０Ａと、副画素８０ｂ及び副画素８０ｃを有する画素７０Ｂと、が交互に配置されている例を示す。例えば、図７２（Ｅ）に示すように、副画素８０ａを赤色の副画素Ｒとし、副画素８０ｂを緑色の副画素Ｇとし、副画素８０ｃを青色の副画素Ｂとしてもよい。
図７１（Ｆ）及び図７１（Ｇ）に示す画素７０Ａ及び画素７０Ｂは、デルタ配列が適用されている。画素７０Ａは上の行（１行目）に、２つの副画素（副画素８０ａ、及び副画素８０ｂ）を有し、下の行（２行目）に、１つの副画素（副画素８０ｃ）を有する。画素７０Ｂは上の行（１行目）に、１つの副画素（副画素８０ｃ）を有し、下の行（２行目）に、２つの副画素（副画素８０ａ及び副画素８０ｂ）を有する。例えば、図７２（Ｆ）に示すように、副画素８０ａを赤色の副画素Ｒとし、副画素８０ｂを緑色の副画素Ｇとし、副画素８０ｃを青色の副画素Ｂとしてもよい。
図７１（Ｆ）は、各副画素が、角が丸い略四角形の上面形状を有する例であり、図７１（Ｇ）は、各副画素が、円形の上面形状を有する例である。
フォトリソグラフィ法では、加工するパターンが微細になるほど、光の回折の影響を無視できなくなるため、露光によりフォトマスクのパターンを転写する際に忠実性が損なわれ、レジストマスクを所望の形状に加工することが困難になる。そのため、フォトマスクのパターンが矩形であっても、角が丸まったパターンが形成されやすい。したがって、副画素の上面形状が、多角形の角が丸い形状、楕円形、又は円形になることがある。
さらに、本発明の一態様の表示装置の作製方法では、レジストマスクを用いてＥＬ層を島状に加工する。ＥＬ層上に形成したレジスト膜は、ＥＬ層の耐熱温度よりも低い温度で硬化する必要がある。そのため、ＥＬ層の材料の耐熱温度及びレジスト材料の硬化温度によっては、レジスト膜の硬化が不十分になる場合がある。硬化が不十分なレジスト膜は、加工時に所望の形状から離れた形状をとることがある。その結果、ＥＬ層の上面形状が、多角形の角が丸い形状、楕円形、又は円形などになることがある。例えば、上面形状が正方形のレジストマスクを形成しようとした場合に、円形の上面形状のレジストマスクが形成され、ＥＬ層の上面形状が円形になることがある。
なお、ＥＬ層の上面形状を所望の形状とするために、設計パターンと、転写パターンとが、一致するように、あらかじめマスクパターンを補正する技術（ＯＰＣ（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ：光近接効果補正）技術）を用いてもよい。具体的には、ＯＰＣ技術では、マスクパターン上の図形コーナー部などに補正用のパターンを追加する。
図７３（Ａ）乃至図７３（Ｃ）に示す画素８０は、ストライプ配列が適用されている。
図７３（Ａ）は、各副画素が、長方形の上面形状を有する例であり、図７３（Ｂ）は、各副画素が、２つの半円と長方形をつなげた上面形状を有する例であり、図７３（Ｃ）は、各副画素が、楕円形の上面形状を有する例である。
図７３（Ｄ）乃至図７３（Ｆ）に示す画素８０は、マトリクス配列が適用されている。
図７３（Ｄ）は、各副画素が、正方形の上面形状を有する例であり、図７３（Ｅ）は、各副画素が、角が丸い略正方形の上面形状を有する例であり、図７３（Ｆ）は、各副画素が円形の上面形状を有する例である。
図７３（Ａ）乃至図７３（Ｆ）に示す画素８０は、副画素８０ａ、副画素８０ｂ、副画素８０ｃ、及び副画素８０ｄの、４つの副画素から構成される。副画素８０ａ、副画素８０ｂ、副画素８０ｃ、副画素８０ｄは、それぞれ異なる色の光を発する。例えば、図７４（Ａ）及び図７４（Ｂ）に示すように、副画素８０ａ、副画素８０ｂ、副画素８０ｃ、及び副画素８０ｄは、それぞれ、赤色、緑色、青色、及び白色の副画素とすることができる。または、副画素８０ａ、副画素８０ｂ、副画素８０ｃ、及び副画素８０ｄは、それぞれ、赤色、緑色、青色、及び赤外光を発光する副画素とすることができる。
副画素８０ｄは、発光デバイスを有する。当該発光デバイスは、一例として、画素電極と、ＥＬ層と、共通電極と、を有する。なお、上記画素電極は、導電体１１２ａ乃至導電体１１２ｃ、又は導電体１２６ａ乃至導電体１２６ｃと同様の材料を用いればよい。また、上記ＥＬ層は、例えば、第１の層１１３ａ、第２の層１１３ｂ、又は第３の層１１３ｃと同様の材料を用いればよい。
図７３（Ｇ）では、１つの画素８０が２行３列で構成されている例を示す。画素８０は、上の行（１行目）に、３つの副画素（副画素８０ａ、副画素８０ｂ、及び副画素８０ｃ）を有し、下の行（２行目）に、３つの副画素８０ｄを有する。言い換えると、画素８０は、左の列（１列目）に、副画素８０ａ及び副画素８０ｄを有し、中央の列（２列目）に副画素８０ｂ及び副画素８０ｄを有し、右の列（３列目）に副画素８０ｃ及び副画素８０ｄを有する。図７３（Ｇ）に示すように、上の行と下の行との副画素の配置を揃える構成とすることで、製造プロセスで生じうるゴミなどを効率よく除去することが可能となる。したがって、表示品位の高い表示装置を提供することができる。
図７３（Ｈ）では、１つの画素８０が、２行３列で構成されている例を示す。画素８０は、上の行（１行目）に、３つの副画素（副画素８０ａ、副画素８０ｂ、及び副画素８０ｃ）を有し、下の行（２行目）に、１つの副画素（副画素８０ｄ）を有する。言い換えると、画素８０は、左の列（１列目）に、副画素８０ａを有し、中央の列（２列目）に副画素８０ｂを有し、右の列（３列目）に副画素８０ｃを有し、さらに、この３列にわたって、副画素８０ｄを有する。
なお、図７３（Ｇ）及び図７３（Ｈ）に示す画素８０において、例えば、図７４（Ｃ）及び図７４（Ｄ）に示すように、副画素８０ａを赤色の副画素Ｒとし、副画素８０ｂを緑色の副画素Ｇとし、副画素８０ｃを青色の副画素Ｂとし、副画素８０ｄを白色の副画素Ｗとすることができる。
次に、図６３の表示装置１０００Ｇ、及び図６４の表示装置１０００Ｈに適用できる画素レイアウトの一例について説明する。表示装置１０００Ｇ、及び表示装置１０００Ｈの画素レイアウトは、図６３の表示装置１０００ＧのＬＥＤチップ１５０ａ乃至ＬＥＤチップ１５０ｃの平面図（上面図）、又は図６４の表示装置１０００ＨのＬＥＤチップ１８０Ｒ、ＬＥＤチップ１８０Ｇ、及びＬＥＤチップ１８０Ｂの平面図（上面図）とみなすことができる。
図７５（Ａ）に示す画素８０は、各副画素が長方形の上面形状を有し、かつ各副画素の長辺が隣り合うように配置されている例を示している。なお、各副画素は、互いに接するように配置されていてもよいし、互いに接しないように配置されていてもよい。
図７５（Ａ）に示す画素８０は、副画素８０ａ、副画素８０ｂ、及び副画素８０ｃの３つの副画素から構成される。一例として、副画素８０ａ、副画素８０ｂ、及び副画素８０ｃのそれぞれは、異なる色の光を発する。例えば、ここでの異なる色としては、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）とすることができる。このため、図７５（Ｂ）に示すように、副画素８０ａ、副画素８０ｂ、及び副画素８０ｃは、それぞれ赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の副画素とすることができる。
なお、図７５（Ｂ）において、副画素８０ａ、副画素８０ｂ、及び副画素８０ｃのそれぞれが発する光の色は、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）以外では、シアン（Ｃ）、マゼンタ（Ｍ）、黄色（Ｙ）、及び白色（Ｗ）とすることができる。
また、図７５（Ａ）に示す画素８０の副画素の数は３つとしているが、図７５（Ａ）に示す画素８０の副画素の数は、１つとしてもよいし、２つとしてもよいし、４つ以上としてもよい。例えば、図７５（Ｃ）に示すように、画素８０は、副画素８０ａ、副画素８０ｂ、副画素８０ｃ、及び副画素８０ｄの４つの副画素から構成される。図７５（Ｃ）の画素８０は、図７５（Ａ）の画素８０と同様に、副画素８０ａ、副画素８０ｂ、副画素８０ｃ、及び副画素８０ｄのそれぞれが、異なる色の光を発する構成とすることができる。例えば、ここでの異なる色としては、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、及び白色（Ｗ）とすることができる。このため、図７５（Ｄ）に示すように、副画素８０ａ、副画素８０ｂ、副画素８０ｃ、及び副画素８０ｄは、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、及び白色（Ｗ）の副画素とすることができる。
なお、図７５（Ｄ）において、副画素８０ａ、副画素８０ｂ、副画素８０ｃ、及び副画素８０ｄのそれぞれが発する光の色は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、及び白色（Ｗ）以外では、シアン（Ｃ）、マゼンタ（Ｍ）、及び黄色（Ｙ）とすることができる。
なお、図７５（Ａ）及び図７５（Ｃ）の画素８０では、各副画素の長辺が隣り合うように配置されている例を示しているが、画素８０は、各副画素の短辺が隣り合うように配置されていてもよい。
図７５（Ｅ）は、各副画素が正方形の上面形状を有し、かつ電極が形成されている例を示している。
図７５（Ｅ）に示す画素８０は、副画素８０ａ、副画素８０ｂ、及び副画素８０ｃの３つの副画素と、電極として機能する導電体８１と、から構成される。
一例として、副画素８０ａ、副画素８０ｂ、及び副画素８０ｃのそれぞれは、異なる色の光を発する。例えば、ここでの異なる色としては、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）とすることができる。このため、図７５（Ｆ）に示すように、副画素８０ａ、副画素８０ｂ、及び副画素８０ｃは、それぞれ赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の副画素とすることができる。
なお、図７５（Ｆ）において、副画素８０ａ、副画素８０ｂ、及び副画素８０ｃのそれぞれが発する光の色は、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）以外では、シアン（Ｃ）、マゼンタ（Ｍ）、黄色（Ｙ）、及び白色（Ｗ）とすることができる。
また、導電体８１は、例えば、副画素８０ａ、副画素８０ｂ、及び副画素８０ｃに備わる発光ダイオードの共通電極としての機能を有する。特に、当該共通電極としては、副画素８０ａ、副画素８０ｂ、及び副画素８０ｃのそれぞれに含まれている発光ダイオードのカソード電極として機能することが好ましい。
導電体８１は、例えば、図６５（Ａ）のＬＥＤパッケージ１７０における、電極１７２、又は電極１７３に相当する。そのため、導電体８１に適用できる材料は、例えば、電極１７２、又は電極１７３に適用できる材料を用いることができる。
なお、導電体８１は、図７５（Ｇ）に示すとおり、副画素８０ａ、副画素８０ｂ、及び副画素８０ｃのそれぞれが、導電体８１の上方に位置するように設けられていてもよい。つまり、導電体８１上に、副画素８０ａ、副画素８０ｂ、及び副画素８０ｃが設けられている。図７５（Ｇ）の画素８０の導電体８１は、図６５（Ｂ）のＬＥＤパッケージ１７０Ａ１における、電極１７２に相当する。
また、図７５（Ｇ）の画素８０には、図６５（Ｂ）のＬＥＤパッケージ１７０Ａ１における電極１７３に相当する導電体を図示していないが、図７５（Ｇ）の画素８０には、電極１７３に相当する導電体を有していてもよい。
また、図７５（Ｅ）に示す画素８０の電極は１つとしているが、図７５（Ｅ）に示す画素８０の電極の数は、２つ以上としてもよい。例えば、画素８０には、副画素の数に応じて、電極の数を決めてもよい。一例として、図７５（Ｅ）の画素８０において、３つの副画素のそれぞれに、アノード電極及びカソード電極を設ける場合、画素８０に設けられる電極の数は６つとなる。また、一例として、図７５（Ｅ）の画素８０において、３つの副画素のそれぞれに、アノード電極と、カソード電極となる共通電極と、を設ける場合、画素８０に設けられる電極の数は４つとすることができる。
また、図７５（Ｅ）の画素８０は、導電体８１が正方形の上面形状となっているが、導電体８１の上面形状は、角が丸い略台形、角が丸い略正方形、角が丸い略六角形、半円と長方形を繋げた形状、円形、又は楕円形といった様々な形状としてもよい。
また、図７１（Ａ）乃至図７１（Ｇ）、図７３（Ａ）乃至図７３（Ｈ）、図７５（Ａ）、及び図７５（Ｃ）のそれぞれに示している画素８０に含まれている複数の副画素の一は、導電体８１に置き換えた構成としてもよい。
なお、本明細書等で開示された、絶縁体、導電体、及び半導体は、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、又はＣＶＤ法により形成することができる。ＰＶＤ法としては、例えば、スパッタリング法、抵抗加熱蒸着法、電子ビーム蒸着法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、又はＰＬＤ法が挙げられる。また、ＣＶＤ法としては、プラズマＣＶＤ法、及び熱ＣＶＤ法が挙げられる。特に、熱ＣＶＤ法としては、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、及びＡＬＤ法などが挙げられる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（例えば、アルゴン、或いは窒素）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の薄い層を成膜し、後から導入される第２の原料ガスと反応して、第２の薄い層が第１の薄い層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法、及びＡＬＤ法といった熱ＣＶＤ法は、これまでに記載した実施形態に開示された金属膜、半導体膜、及び無機絶縁膜といった様々な膜を形成することができ、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、及びジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤ法を利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（例えば、ハフニウムアルコキシド、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）といったハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。また、他の材料としては、テトラキス（エチルメチルアミド）ハフニウムが挙げられる。
例えば、ＡＬＤ法を利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（例えば、トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３））を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。また、他の材料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナート）が挙げられる。
例えば、ＡＬＤ法を利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、酸化性ガス（例えば、Ｏ２、又は一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤ法を利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを順次繰り返し導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤ法を利用する成膜装置により酸化物半導体膜としてＩｎ－Ｇａ－Ｚｎ－Ｏ膜を成膜する場合には、プリカーサ（一般的には、例えば、前駆体、又は金属プリカーサと呼ばれる場合がある）と酸化剤（一般的には、例えば、反応剤、リアクタント、又は非金属プリカーサと呼ばれる場合がある）を順次繰り返し導入して形成する。具体的には、例えば、プリカーサであるＩｎ（ＣＨ３）３ガスと酸化剤であるＯ３ガスを導入してＩｎ－Ｏ層を形成し、その後、プリカーサであるＧａ（ＣＨ３）３ガスと酸化剤であるＯ３ガスを導入してＧａＯ層を形成し、更にその後プリカーサであるＺｎ（ＣＨ３）２ガスと酸化剤であるＯ３ガスを導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎ－Ｇａ－Ｏ層、Ｉｎ－Ｚｎ－Ｏ層、又はＧａ－Ｚｎ－Ｏ層といった混合酸化物層を形成しても良い。なお、Ｏ３ガスに替えて不活性ガス（例えば、アルゴン）で水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスに替えて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスに替えて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスに替えて、Ｚｎ（Ｃ２Ｈ５）２ガスを用いても良い。
また、本発明の一態様の表示装置に備わる表示部の画面率（アスペクト比）については、特に限定はない。例えば、表示部としては、１：１（正方形）、４：３、１６：９、１６：１０、２１：９、又は３２：９といった様々な画面比率に対応することができる。
また、本発明の一態様の表示装置に備わる表示部の形状は、特に限定はない。例えば、表示部としては、矩形型、多角形（例えば、八角形など）、円型、又は楕円型といった様々な形状に対応することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、本発明の一態様に係る半導体装置に用いることができるトランジスタ、具体的には実施の形態４で説明したトランジスタ５００について説明する。
＜トランジスタの構成例＞
図７６（Ａ）、図７６（Ｂ）、及び図７６（Ｃ）は、本発明の一態様に係る半導体装置に用いることができるトランジスタ５００の平面図及び断面図である。
図７６（Ａ）は、トランジスタ５００の平面図である。また、図７６（Ｂ）、及び図７６（Ｃ）は、トランジスタ５００の断面図である。ここで、図７６（Ｂ）は、図７６（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ５００のチャネル長方向の断面図でもある。また、図７６（Ｃ）は、図７６（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ５００のチャネル幅方向の断面図でもある。なお、図７６（Ａ）の平面図では、図の明瞭化のために一部の要素を省いている。
図７６（Ａ）乃至図７６（Ｃ）に示すように、トランジスタ５００は、金属酸化物５３１ａと、金属酸化物５３１ｂと、導電体５４２ａと、導電体５４２ｂと、絶縁体５８０と、導電体５６０と、絶縁体５５０と、を有する。
金属酸化物５３１ａは、一例として、基板（図示しない）の上に配置されている。また、金属酸化物５３１ｂは、金属酸化物５３１ａの上に配置されている。また、導電体５４２ａ及び導電体５４２ｂは、金属酸化物５３１ｂの上に、互いに離隔して配置されている。また、絶縁体５８０は、導電体５４２ａ及び導電体５４２ｂ上に配置されている。特に、絶縁体５８０は、導電体５４２ａと導電体５４２ｂの間の領域に開口部が形成されている。また、導電体５６０は、当該開口部の中に配置されている。また、絶縁体５５０は、金属酸化物５３１ｂ、導電体５４２ａ、導電体５４２ｂ、及び絶縁体５８０と、導電体５６０と、の間に配置されている。ここで、図７６（Ｂ）及び図７６（Ｃ）に示すように、導電体５６０の上面は、絶縁体５５０、及び絶縁体５８０の上面と略一致することが好ましい。なお、以下において、金属酸化物５３１ａ及び金属酸化物５３１ｂをまとめて金属酸化物５３１という場合がある。また、導電体５４２ａ及び導電体５４２ｂをまとめて導電体５４２という場合がある。
図７６（Ａ）乃至図７６（Ｃ）に示すトランジスタ５００では、導電体５４２ａ及び導電体５４２ｂの導電体５６０側の側面が、概略垂直な形状を有している。なお、図７６（Ａ）乃至図７６（Ｃ）に示すトランジスタ５００は、これに限られるものではなく、導電体５４２ａ及び導電体５４２ｂの側面と底面がなす角が、１０°以上８０°以下、好ましくは、３０°以上６０°以下としてもよい。また、導電体５４２ａ及び導電体５４２ｂの対向する側面が、複数の面を有していてもよい。
なお、トランジスタ５００では、チャネルが形成される領域（以下、チャネル形成領域ともいう）と、その近傍において、金属酸化物５３１ａ及び金属酸化物５３１ｂの２層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物５３１ｂの単層構造、又は３層以上の積層構造を設ける構成にしてもよい。また、金属酸化物５３１ａ及び金属酸化物５３１ｂのそれぞれが２層以上の積層構造を有していてもよい。
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａ及び導電体５４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。ここで、導電体５６０、導電体５４２ａ、及び導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるため、トランジスタ５００の占有面積の縮小を図ることができる。これにより、表示装置を高精細にすることができる。また、表示装置を狭額縁にすることができる。
図７６（Ｂ）に示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。なお、図７６（Ｂ）及び図７６（Ｃ）では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。
トランジスタ５００は、基板（図示しない）の上に配置された絶縁体５１４と、絶縁体５１４上に配置された絶縁体５１６と、絶縁体５１６に埋め込まれるように配置された導電体５０５と、絶縁体５１６と導電体５０５上に配置された絶縁体５２２と、絶縁体５２２上に配置された絶縁体５２４と、を有することが好ましい。絶縁体５２４上に金属酸化物５３１ａが配置されることが好ましい。
図７６（Ｂ）及び図７６（Ｃ）に示すように、絶縁体５２２、絶縁体５２４、金属酸化物５３１ａ、金属酸化物５３１ｂ、導電体５４２ａ、導電体５４２ｂ、及び絶縁体５５０と、絶縁体５８０と、の間に絶縁体５５４が配置されることが好ましい。ここで、絶縁体５５４は、図７６（Ｂ）及び図７６（Ｃ）に示すように、絶縁体５５０の側面と、導電体５４２ａの上面及び側面と、導電体５４２ｂの上面及び側面と、金属酸化物５３１ａの側面と、金属酸化物５３１ｂの側面と、絶縁体５２４の側面と、絶縁体５２２の上面と、に接することが好ましい。
トランジスタ５００の上に、層間膜として機能する絶縁体５７４、及び絶縁体５８１が配置されることが好ましい。ここで、絶縁体５７４は、導電体５６０、絶縁体５５０、及び絶縁体５８０の上面に接して配置されることが好ましい。
絶縁体５２２、絶縁体５５４、及び絶縁体５７４は、水素（例えば、水素原子及び水素分子の一方又は双方）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体５２２、絶縁体５５４、及び絶縁体５７４は、絶縁体５２４、絶縁体５５０、及び絶縁体５８０より水素透過性が低いことが好ましい。また、絶縁体５２２及び絶縁体５５４は、酸素（例えば、酸素原子及び酸素分子の一方又は双方）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体５２２及び絶縁体５５４は、絶縁体５２４、絶縁体５５０、及び絶縁体５８０より酸素透過性が低いことが好ましい。
トランジスタ５００と電気的に接続し、プラグとして機能する導電体５４０（導電体５４０ａ及び導電体５４０ｂ）が設けられることが好ましい。なお、プラグとして機能する導電体５４０の側面に接して絶縁体５４１（絶縁体５４１ａ及び絶縁体５４１ｂ）が設けられる。つまり、絶縁体５５４、絶縁体５８０、絶縁体５７４及び絶縁体５８１の開口の内壁に接して絶縁体５４１が設けられる。また、絶縁体５４１の側面に接して導電体５４０の第１の導電体が設けられ、さらに内側に導電体５４０の第２の導電体が設けられる構成にしてもよい。ここで、導電体５４０の上面の高さと、絶縁体５８１の上面の高さは同程度にできる。なお、トランジスタ５００では、導電体５４０の第１の導電体および導電体５４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５４０を単層、又は３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
トランジスタ５００は、チャネル形成領域を含む金属酸化物５３１（金属酸化物５３１ａ及び金属酸化物５３１ｂ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。例えば、金属酸化物５３１のチャネル形成領域となる金属酸化物として、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。
上記金属酸化物として、少なくともインジウム（Ｉｎ）又は亜鉛（Ｚｎ）を含むことが好ましい。特に、インジウム（Ｉｎ）及び亜鉛（Ｚｎ）の双方を含むことが好ましい。また、これらに加えて、元素Ｍが含まれていることが好ましい。元素Ｍとして、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、スズ（Ｓｎ）、ホウ素（Ｂ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）、又はコバルト（Ｃｏ）の一以上を用いることができる。特に、元素Ｍは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、及びスズ（Ｓｎ）から選ばれた一以上とすることが好ましい。また、元素Ｍは、Ｇａ及びＳｎの一方又は双方を有することがさらに好ましい。
また、金属酸化物５３１ｂは、導電体５４２と重ならない領域の膜厚が、導電体５４２と重なる領域の膜厚より薄くなる場合がある。これは、導電体５４２ａ及び導電体５４２ｂを形成する際に、金属酸化物５３１ｂの上面の一部を除去することにより形成される。金属酸化物５３１ｂの上面には、導電体５４２となる導電膜を成膜した際に、当該導電膜との界面近傍に抵抗の低い領域が形成される場合がある。このように、金属酸化物５３１ｂの上面の導電体５４２ａと導電体５４２ｂの間に位置する、抵抗の低い領域を除去することにより、当該領域にチャネルが形成されることを防ぐことができる。
本発明の一態様により、サイズが小さいトランジスタを有し、精細度が高い表示装置を提供することができる。又は、オン電流が大きいトランジスタを有し、輝度が高い表示装置を提供することができる。又は、動作が速いトランジスタを有し、動作が速い表示装置を提供することができる。又は、電気特性が安定したトランジスタを有し、信頼性が高い表示装置を提供することができる。又は、オフ電流が小さいトランジスタを有し、消費電力が低い表示装置を提供することができる。
本発明の一態様である表示装置に用いることができるトランジスタ５００の詳細な構成について説明する。
導電体５０５は、金属酸化物５３１及び導電体５６０に重なる領域を有するように配置する。また、導電体５０５は、絶縁体５１６に埋め込まれて設けられることが好ましい。
導電体５０５は、導電体５０５ａ及び導電体５０５ｂを有する。導電体５０５ａは、絶縁体５１６に設けられた開口の底面及び側壁に接して設けられる。導電体５０５ｂは、導電体５０５ａに形成された凹部に埋め込まれるように設けられる。ここで、導電体５０５ｂの上面の高さは、導電体５０５ａの上面の高さおよび絶縁体５１６の上面の高さと略一致する。
導電体５０５ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（例えば、Ｎ２Ｏ、ＮＯ、及びＮＯ２）、及び銅原子といった不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子及び酸素分子の一方又は双方）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５０５ａに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体５０５ｂに含まれる水素といった不純物が、絶縁体５２４等を介して、金属酸化物５３１に拡散することを抑制できる。また、導電体５０５ａに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体５０５ｂが酸化されて導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、及び酸化ルテニウムが挙げられる。したがって、導電体５０５ａには、上記導電性材料を単層または積層とすればよい。例えば、導電体５０５ａには、窒化チタンを用いればよい。
また、導電体５０５ｂには、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体５０５ｂには、タングステンを用いればよい。
ここで、導電体５６０は、第１のゲート（トップゲートと呼称する場合がある）電極として機能する場合がある。また、導電体５０５は、第２のゲート（ボトムゲートと呼称する場合がある）電極として機能する場合がある。その場合、導電体５０５に印加する電位を、導電体５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ５００のＶｔｈを制御することができる。特に、導電体５０５に負の電位を印加することにより、トランジスタ５００のＶｔｈをより大きくし、オフ電流を小さくすることが可能となる。したがって、導電体５０５に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０５は、金属酸化物５３１におけるチャネル形成領域よりも、大きく設けるとよい。特に、図７６（Ｃ）に示すように、導電体５０５は、金属酸化物５３１のチャネル幅方向と交わる端部よりも外側の領域においても、延在していることが好ましい。つまり、金属酸化物５３１のチャネル幅方向における側面の外側において、導電体５０５及び導電体５６０は、絶縁体を介して互いに重畳していることが好ましい。
上記構成を有することで、第１のゲート電極としての機能を有する導電体５６０の電界と、第２のゲート電極としての機能を有する導電体５０５の電界によって、金属酸化物５３１のチャネル形成領域を電気的に取り囲むことができる。
図７６（Ｃ）に示すように、導電体５０５は延在させて、配線としても機能させている。ただし、これに限られることなく、導電体５０５の下に、配線として機能する導電体を設ける構成にしてもよい。
絶縁体５１４は、水及び水素といった不純物が、基板側からトランジスタ５００に混入することを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体５１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（例えば、Ｎ２Ｏ、ＮＯ、及びＮＯ２）、及び銅原子といった不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子及び酸素分子の一方又は双方）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
例えば、絶縁体５１４には、酸化アルミニウム又は窒化シリコンを用いることが好ましい。これにより、水及び水素といった不純物が絶縁体５１４よりも基板側からトランジスタ５００側に拡散することを抑制できる。または、絶縁体５２４等に含まれる酸素が、絶縁体５１４よりも基板側に、拡散することを抑制できる。
層間膜として機能する絶縁体５１６、絶縁体５８０、及び絶縁体５８１は、絶縁体５１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１６、絶縁体５８０、及び絶縁体５８１には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、又は窒化シリコンを用いることができる。また、絶縁体５１６、絶縁体５８０、及び絶縁体５８１には、例えば、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素と窒素を添加した酸化シリコン、又は空孔を有する酸化シリコンを用いることができる。また、絶縁体５１６、絶縁体５８０、及び絶縁体５８１に適用できる材料は、上述した材料を適宜組み合わせたものとしてもよい。
絶縁体５２２及び絶縁体５２４は、ゲート絶縁体としての機能を有する。
ここで、金属酸化物５３１と接する絶縁体５２４では、加熱により酸素が脱離されていることが好ましい。本明細書等では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体５２４には、酸化シリコン又は酸化窒化シリコンを適宜用いればよい。酸素を含む絶縁体を金属酸化物５３１に接して設けることにより、金属酸化物５３１中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
絶縁体５２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度は、１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
絶縁体５２２は、絶縁体５１４と同様に、水及び水素といった不純物が、基板側からトランジスタ５００に混入することを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体５２２は、絶縁体５２４より水素透過性が低いことが好ましい。絶縁体５２２、絶縁体５５４、及び絶縁体５７４によって、絶縁体５２４、金属酸化物５３１、及び絶縁体５５０を囲むことにより、外方から水又は水素といった不純物がトランジスタ５００に侵入することを抑制することができる。
さらに、絶縁体５２２は、酸素（例えば、酸素原子及び酸素分子の一方又は双方）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。例えば、絶縁体５２２は、絶縁体５２４より酸素透過性が低いことが好ましい。絶縁体５２２が、酸素及び不純物の拡散を抑制する機能を有することで、金属酸化物５３１が有する酸素が、基板側へ拡散することを低減でき、好ましい。また、導電体５０５が、絶縁体５２４及び金属酸化物５３１が有する酸素と反応することを抑制することができる。
絶縁体５２２は、絶縁性材料であるアルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体としては、例えば、酸化アルミニウム、酸化ハフニウム、又はアルミニウムとハフニウムとを含む酸化物（ハフニウムアルミネート）が挙げられる。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、金属酸化物５３１からの酸素の放出、並びにトランジスタ５００の周辺部から金属酸化物５３１への水素といった不純物の混入を抑制する層として機能する。
又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又は、これらの絶縁体を窒化処理してもよい。又は、上記の絶縁体に酸化シリコン、酸化窒化シリコン、又は窒化シリコンを積層して用いてもよい。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）といったいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層又は積層で用いてもよい。トランジスタの微細化及び高集積化が進むと、ゲート絶縁体の薄膜化により、例えば、リーク電流といった問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
なお、絶縁体５２２及び絶縁体５２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体５２２の下に絶縁体５２４と同様の絶縁体を設ける構成にしてもよい。
金属酸化物５３１は、金属酸化物５３１ａと、金属酸化物５３１ａ上の金属酸化物５３１ｂと、を有する。金属酸化物５３１ｂ下に金属酸化物５３１ａを有することで、金属酸化物５３１ａよりも下方に形成された構造物から、金属酸化物５３１ｂへの不純物の拡散を抑制することができる。
なお、金属酸化物５３１は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。例えば、金属酸化物５３１が、少なくともインジウム（Ｉｎ）と、元素Ｍと、を含む場合、金属酸化物５３１ａを構成する全元素の原子数に対する、金属酸化物５３１ａに含まれる元素Ｍの原子数の割合が、金属酸化物５３１ｂを構成する全元素の原子数に対する、金属酸化物５３１ｂに含まれる元素Ｍの原子数の割合より高いことが好ましい。また、金属酸化物５３１ａに含まれる元素Ｍの、Ｉｎに対する原子数比が、金属酸化物５３１ｂに含まれる元素Ｍの、Ｉｎに対する原子数比より大きいことが好ましい。
金属酸化物５３１ａの伝導帯下端のエネルギーが、金属酸化物５３１ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物５３１ａの電子親和力が、金属酸化物５３１ｂの電子親和力より小さいことが好ましい。
ここで、金属酸化物５３１ａ及び金属酸化物５３１ｂの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、金属酸化物５３１ａ及び金属酸化物５３１ｂの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、金属酸化物５３１ａと金属酸化物５３１ｂとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、金属酸化物５３１ａと金属酸化物５３１ｂが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物５３１ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、金属酸化物５３１ａには、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、又は酸化ガリウムを用いることができる。
具体的には、金属酸化物５３１ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、又は１：１：０．５［原子数比］の金属酸化物を用いればよい。また、金属酸化物５３１ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、４：２：３［原子数比］、又は３：１：２［原子数比］の金属酸化物を用いればよい。
このとき、キャリアの主たる経路は金属酸化物５３１ｂとなる。金属酸化物５３１ａを上述の構成とすることで、金属酸化物５３１ａと金属酸化物５３１ｂとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流、及び高い周波数特性を得ることができる。
金属酸化物５３１ｂ上には、ソース電極及びドレイン電極として機能する導電体５４２（導電体５４２ａ、および導電体５４２ｂ）が設けられる。導電体５４２には、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、上述した金属元素から選ばれた二以上を成分とする合金、又は上述した金属から選ばれた二以上を組み合わせた合金を用いることが好ましい。例えば、導電体５４２には、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、又はランタンとニッケルを含む酸化物が用いられることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、及びランタンとニッケルを含む酸化物は、酸化しにくい導電性材料であり、また、酸素を吸収しても導電性を維持する材料であるため、好ましい。
金属酸化物５３１と接するように上記導電体５４２を設けることで、金属酸化物５３１の導電体５４２近傍において、酸素濃度が低減する場合がある。また、金属酸化物５３１の導電体５４２近傍において、導電体５４２に含まれる金属と、金属酸化物５３１の成分とを含む金属化合物層が形成される場合がある。このような場合、金属酸化物５３１の導電体５４２近傍の領域において、キャリア濃度が増加し、当該領域は、低抵抗領域となる。
ここで、導電体５４２ａと導電体５４２ｂとの間の領域は、絶縁体５８０の開口に重畳して形成される。これにより、導電体５４２ａと導電体５４２ｂの間に導電体５６０を自己整合的に配置することができる。
絶縁体５５０は、ゲート絶縁体として機能する。絶縁体５５０は、金属酸化物５３１ｂの上面に接して配置することが好ましい。また、絶縁体５５０には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、又は窒化シリコンを用いることができる。又は、絶縁体５５０には、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素と窒素とを添加した酸化シリコン、又は空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体５５０は、絶縁体５２４と同様に、絶縁体５５０中の水及び水素といった不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
絶縁体５８０、絶縁体５５４、導電体５４２、及び金属酸化物５３１ｂと、絶縁体５５０と、の間に絶縁体を設けてもよい。当該絶縁体には、例えば、酸化アルミニウム、又は酸化ハフニウムなどを用いることが好ましい。当該絶縁体を設けることで、金属酸化物５３１ｂからの酸素の脱離、金属酸化物５３１ｂへの酸素の過剰供給、導電体５４２の酸化のうち一以上を抑制できる。
絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。これにより、絶縁体５５０の酸素による導電体５６０の酸化を抑制することができる。
当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体５５０に酸化シリコン又は酸化窒化シリコンを用いる場合、当該金属酸化物には、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体５５０と当該金属酸化物との積層構造とすることで、熱に対して安定、且つ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
具体的には、当該金属酸化物には、例えば、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウムから選ばれた一種又は二種以上が含まれた金属酸化物を用いることができる。特に、当該金属酸化物には、例えば、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、又はアルミニウムとハフニウムとを含む酸化物（ハフニウムアルミネート）を用いることが好ましい。
導電体５６０は、図７６（Ｂ）及び図７６（Ｃ）では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、上述の、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（例えば、Ｎ２Ｏ、ＮＯ、及びＮＯ２）、及び銅原子といった不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。または、酸素（例えば、酸素原子及び酸素分子の一方又は双方）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウムが挙げられる。
導電体５６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。
図７６（Ａ）及び図７６（Ｃ）に示すように、金属酸化物５３１ｂの導電体５４２と重ならない領域、言い換えると、金属酸化物５３１のチャネル形成領域において、金属酸化物５３１の側面が導電体５６０で覆うように配置されている。これにより、第１のゲート電極としての機能する導電体５６０の電界を、金属酸化物５３１の側面に作用させやすくなる。よって、トランジスタ５００のオン電流を増大させ、周波数特性を向上させることができる。
絶縁体５５４は、絶縁体５１４と同様に、水及び水素といった不純物が、絶縁体５８０側からトランジスタ５００に混入することを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体５５４は、絶縁体５２４より水素透過性が低いことが好ましい。さらに、図７６（Ｂ）及び図７６（Ｃ）に示すように、絶縁体５５４は、絶縁体５５０の側面と、導電体５４２ａの上面及び側面と、導電体５４２ｂの上面及び側面と、金属酸化物５３１ａの側面と、金属酸化物５３１ｂの側面と、絶縁体５２４の側面と、に接することが好ましい。このような構成にすることで、絶縁体５８０に含まれる水素が、導電体５４２ａ、導電体５４２ｂ、金属酸化物５３１ａ、金属酸化物５３１ｂ、及び絶縁体５２４の上面若しくは側面から金属酸化物５３１に侵入することを抑制できる。
さらに、絶縁体５５４は、酸素（例えば、酸素原子及び酸素分子の一方又は双方）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。例えば、絶縁体５５４は、絶縁体５８０又は絶縁体５２４より酸素透過性が低いことが好ましい。
絶縁体５５４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体５５４を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体５２４の絶縁体５５４と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体５２４を介して金属酸化物５３１中に酸素を供給することができる。ここで、絶縁体５５４が、上方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物５３１から絶縁体５８０へ拡散することを防ぐことができる。また、絶縁体５２２が、下方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物５３１から基板側へ拡散することを防ぐことができる。このようにして、金属酸化物５３１のチャネル形成領域に酸素が供給される。これにより、金属酸化物５３１の酸素欠損を低減し、トランジスタのノーマリーオン化（ゲートとソース間に０Ｖの電圧を印加した場合にチャネルが存在し、トランジスタに電流が流れる状態）を抑制することができる。
絶縁体５５４として、例えば、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体としては、例えば、酸化アルミニウム、酸化ハフニウム、及びアルミニウムとハフニウムとを含む酸化物（ハフニウムアルミネート）が挙げられる。
絶縁体５８０は、絶縁体５５４を介して、絶縁体５２４、金属酸化物５３１、及び導電体５４２上に設けられる。例えば、絶縁体５８０には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素と窒素とを添加した酸化シリコン、又は空孔を有する酸化シリコンが用いられることが好ましい。特に、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、及び空孔を有する酸化シリコンといった材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
絶縁体５８０中の水及び水素といった不純物の濃度が低減されていることが好ましい。また、絶縁体５８０の上面は、平坦化されていてもよい。
絶縁体５７４は、絶縁体５１４と同様に、水及び水素といった不純物が、上方から絶縁体５８０に混入することを抑制するバリア絶縁膜として機能することが好ましい。絶縁体５７４には、例えば、絶縁体５１４又は絶縁体５５４に用いることができる絶縁体を用いればよい。
絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４等と同様に、膜中の水及び水素といった不純物の濃度が低減されていることが好ましい。
絶縁体５８１、絶縁体５７４、絶縁体５８０、及び絶縁体５５４に形成された開口部に、導電体５４０ａ及び導電体５４０ｂを配置する。導電体５４０ａ及び導電体５４０ｂは、導電体５６０を挟んで対向して設ける。なお、導電体５４０ａ及び導電体５４０ｂの上面の高さは、絶縁体５８１の上面の高さと、略一致することが好ましい。
なお、絶縁体５８１、絶縁体５７４、絶縁体５８０、及び絶縁体５５４の開口部の内壁に接して、絶縁体５４１ａが設けられ、その側面に接して導電体５４０ａの第１の導電体が形成されている。当該開口部の底部の一部又は全部には導電体５４２ａが位置しており、導電体５４０ａが導電体５４２ａと接する。同様に、絶縁体５８１、絶縁体５７４、絶縁体５８０、及び絶縁体５５４の開口部の内壁に接して、絶縁体５４１ｂが設けられ、その側面に接して導電体５４０ｂの第１の導電体が形成されている。当該開口部の底部の一部又は全部には導電体５４２ｂが位置しており、導電体５４０ｂが導電体５４２ｂと接する。
導電体５４０ａ及び導電体５４０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５４０ａ及び導電体５４０ｂは積層構造としてもよい。
導電体５４０を積層構造とする場合、導電体５４２、絶縁体５５４、絶縁体５８０、絶縁体５７４、及び絶縁体５８１と接する導電体には、上述した、水及び水素といった不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。例えば、当該導電体には、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、又は酸化ルテニウムを用いることが好ましい。また、水及び水素といった不純物の拡散を抑制する機能を有する導電体は、単層構造又は積層構造を有してもよい。当該導電性材料を用いることで、絶縁体５８０に添加された酸素が導電体５４０ａ及び導電体５４０ｂに吸収されることを抑制できる。また、絶縁体５８１より上層から水又は水素といった不純物が、導電体５４０ａ及び導電体５４０ｂを通じて金属酸化物５３１に混入することを抑制できる。
絶縁体５４１ａ及び絶縁体５４１ｂには、例えば、絶縁体５５４に用いることができる絶縁体を用いればよい。絶縁体５４１ａ及び絶縁体５４１ｂには、絶縁体５５４に接して設けられるため、絶縁体５８０から水及び水素といった不純物が、導電体５４０ａ及び導電体５４０ｂを通じて金属酸化物５３１に混入することを抑制できる。また、絶縁体５８０に含まれる酸素が導電体５４０ａ及び導電体５４０ｂに吸収されることを抑制できる。
図示しないが、導電体５４０ａ及び導電体５４０ｂのそれぞれの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。当該導電体は、絶縁体に設けられた開口に埋め込むように形成されていてもよい。
＜トランジスタの構成材料＞
トランジスタ５００に用いることができる構成材料について説明する。
［基板］
トランジスタ５００を形成する基板には、例えば、絶縁体基板、半導体基板、又は導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板等）、樹脂基板が挙げられる。また、半導体基板としては、例えば、シリコン若しくはゲルマニウムが含まれている半導体基板が挙げられる。又は、炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、若しくは酸化ガリウムが含まれている化合物半導体基板が挙げられる。さらには、半導体基板としては、前述した半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ基板が挙げられる。導電体基板としては、例えば、黒鉛基板、金属基板、合金基板、及び導電性樹脂基板が挙げられる。又は、導電体基板としては、例えば、金属の窒化物を有する基板、及び金属の酸化物を有する基板が挙げられる。さらには、導電体基板としては、例えば、絶縁体基板に導電体又は半導体が設けられた基板、半導体基板に導電体又は絶縁体が設けられた基板、導電体基板に半導体又は絶縁体の一方が設けられた基板が挙げられる。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、例えば、容量素子、抵抗素子、スイッチ素子、発光素子、又は記憶素子が挙げられる。
［絶縁体］
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、及び金属窒化酸化物が挙げられる。
例えば、トランジスタの微細化、又は高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流といった問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ－ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
比誘電率の高い絶縁体としては、例えば、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムとハフニウムとを有する酸化物、アルミニウムとハフニウムとを有する酸化窒化物、シリコンとハフニウムとを有する酸化物、シリコンとハフニウムとを有する酸化窒化物、及びシリコンとハフニウムとを有する窒化物が挙げられる。
比誘電率が低い絶縁体としては、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素と窒素とを添加した酸化シリコン、空孔を有する酸化シリコン、及び樹脂が挙げられる。
酸化物半導体を用いたトランジスタは、水及び水素といった不純物と、酸素と、の透過を抑制する機能を有する絶縁体（絶縁体５１４、絶縁体５２２、絶縁体５５４、及び絶縁体５７４）で囲うことによって、トランジスタの電気特性を安定にすることができる。水及び水素といった不純物と、酸素と、の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、及びタンタルから選ばれた一以上を含む絶縁体を、単層で、または積層で用いればよい。具体的には、水及び水素といった不純物と、酸素と、の透過を抑制する機能を有する絶縁体としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、及び酸化タンタルといった金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコン、及び窒化シリコンといった金属窒化物が挙げられる。
ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを金属酸化物５３１と接する構造とすることで、金属酸化物５３１が有する酸素欠損を補償することができる。
［導電体］
導電体としては、例えば、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、及びランタンから選ばれた金属元素、又は上述した金属元素から選ばれた二以上を成分とする合金、又は上述した金属元素から選ばれた二以上を組み合わせた合金を用いることが好ましい。あるいは、導電体には、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムとを含む窒化物、タンタルとアルミニウムとを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムとを含む酸化物、ランタンとニッケルとを含む酸化物を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、及びランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。あるいは、導電体には、不純物元素（例えば、リン）を含有させた多結晶シリコンに代表される電気伝導度が高い半導体、又はシリサイド（例えば、ニッケルシリサイド）を用いてもよい。
上記の材料で形成される導電体を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に金属酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。例えば、当該導電体には、前述した金属元素及び窒素を含む導電性材料を用いてもよい。また、例えば、当該導電体には、窒化チタン、及び窒化タンタルといった窒素を含む導電性材料を用いてもよい。また、例えば、当該導電体には、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、又はシリコンを添加したインジウム錫酸化物を用いてもよい。また、例えば、当該導電体には、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体等から混入する水素を捕獲することができる場合がある。
本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物（以下、酸化物半導体ともいう。）について説明する。
ＯＳトランジスタに用いる金属酸化物は、少なくともインジウム又は亜鉛を有することが好ましく、インジウム及び亜鉛を有することがより好ましい。例えば、金属酸化物は、インジウムと、Ｍ（Ｍは、ガリウム、アルミニウム、イットリウム、スズ、シリコン、ホウ素、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、及びコバルトから選ばれた一種又は複数種）と、亜鉛と、を有することが好ましい。特に、Ｍは、ガリウム、アルミニウム、イットリウム、及びスズから選ばれた一種又は複数種であることが好ましく、ガリウムがより好ましい。
金属酸化物は、スパッタリング法、有機金属化学気相成長（ＭＯＣＶＤ）法といった化学気相成長（ＣＶＤ）法、又は原子層堆積（ＡＬＤ）法などにより形成することができる。
以降では、金属酸化物の一例として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物について説明する。なお、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物を、Ｉｎ－Ｇａ－Ｚｎ酸化物と呼ぶ場合がある。
＜結晶構造の分類＞
酸化物半導体の結晶構造としては、アモルファス（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓを含む）、ＣＡＡＣ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、ＣＡＣ（ｃｌｏｕｄ－ａｌｉｇｎｅｄ ｃｏｍｐｏｓｉｔｅ）、単結晶（ｓｉｎｇｌｅ ｃｒｙｓｔａｌ）、及び多結晶（ｐｏｌｙ ｃｒｙｓｔａｌ）等が挙げられる。
なお、膜又は基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。例えば、ＧＩＸＤ（Ｇｒａｚｉｎｇ－Ｉｎｃｉｄｅｎｃｅ ＸＲＤ）測定で得られるＸＲＤスペクトルを用いて評価することができる。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ－Ｂｏｈｌｉｎ法ともいう。また、以下では、ＧＩＸＤ測定で得られるＸＲＤスペクトルを、単に、ＸＲＤスペクトルと記す場合がある。
例えば、石英ガラス基板では、ＸＲＤスペクトルのピークの形状がほぼ左右対称である。一方で、結晶構造を有するＩｎ－Ｇａ－Ｚｎ酸化物膜では、ＸＲＤスペクトルのピークの形状が左右非対称である。ＸＲＤスペクトルのピークの形状が左右非対称であることは、膜中または基板中の結晶の存在を明示している。別言すると、ＸＲＤスペクトルのピークの形状で左右対称でないと、膜または基板は非晶質状態であるとは言えない。
また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう）にて評価することができる。例えば、石英ガラス基板の回折パターンでは、ハローが観察され、石英ガラスは、非晶質状態であることが確認できる。また、室温成膜したＩｎ－Ｇａ－Ｚｎ酸化物膜の回折パターンでは、ハローではなく、スポット状のパターンが観察される。このため、室温成膜したＩｎ－Ｇａ－Ｚｎ酸化物は、単結晶又は多結晶でもなく、非晶質状態でもない、中間状態であり、非晶質状態であると結論することはできないと推定される。
＜＜酸化物半導体の構造＞＞
なお、酸化物半導体は、構造に着目した場合、上記とは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体として、例えば、上述のＣＡＡＣ－ＯＳ、及びｎｃ－ＯＳがある。また、非単結晶酸化物半導体には、例えば、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体が挙げられる。
ここで、上述したＣＡＡＣ－ＯＳ、ｎｃ－ＯＳ、及びａ－ｌｉｋｅ ＯＳの詳細について、説明を行う。
［ＣＡＡＣ－ＯＳ］
ＣＡＡＣ－ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ－ＯＳ膜の厚さ方向、ＣＡＡＣ－ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ－ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ－ＯＳは、ａ－ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ－ＯＳは、ｃ軸配向し、ａ－ｂ面方向には明らかな配向をしていない酸化物半導体である。
なお、上記複数の結晶領域のそれぞれは、１つ又は複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の最大径は、数十ｎｍ程度となる場合がある。
また、Ｉｎ－Ｇａ－Ｚｎ酸化物において、ＣＡＡＣ－ＯＳは、インジウム（Ｉｎ）、酸素を有する層（以下、Ｉｎ層）と、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｇａ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムとガリウムは、互いに置換可能である。よって、（Ｇａ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層にはガリウムが含まれる場合がある。なお、Ｉｎ層には亜鉛が含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像において、格子像として観察される。
ＣＡＡＣ－ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ－ＯＳを構成する金属元素の種類と組成により変動する場合がある。
また、例えば、ＣＡＡＣ－ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう）を対称中心として、点対称の位置に観測される。
上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、例えば、五角形、七角形等の格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないこと、金属原子が置換することで原子間の結合距離が変化すること、などによって、歪みを許容することができるためと考えられる。
なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、及び電界効果移動度の低下の一方又は双方を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ－ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ－ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ－Ｚｎ酸化物、及びＩｎ－Ｇａ－Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
ＣＡＡＣ－ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入、及び欠陥の生成の一方又は双方によって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物および欠陥（例えば、酸素欠損）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ－ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ－ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ－ＯＳ］
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ－ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳおよび非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ－ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、ナノ結晶の大きさと近い、又はナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ－ｌｉｋｅ ＯＳ］
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。また、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、膜中の水素濃度が高い。
＜＜酸化物半導体の構成＞＞
次に、上述のＣＡＣ－ＯＳの詳細について、説明を行う。なお、ＣＡＣ－ＯＳは材料構成に関する。
［ＣＡＣ－ＯＳ］
ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状又はパッチ状ともいう。
さらに、ＣＡＣ－ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ－ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
ここで、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳを構成する金属元素に対するＩｎ、Ｇａ、及びＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、及び［Ｚｎ］と表記する。例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ－ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ－ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
具体的には、上記第１の領域は、インジウム酸化物、又はインジウム亜鉛酸化物が主成分である領域である。また、上記第２の領域は、ガリウム酸化物、又はガリウム亜鉛酸化物が主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
また、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とする領域と、一部にＩｎを主成分とする領域とが、それぞれモザイク状であり、これらの領域がランダムに存在している構成をいう。よって、ＣＡＣ－ＯＳは、金属元素が不均一に分布した構造を有していると推測される。
ＣＡＣ－ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（例えば、代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましい。例えば、成膜時の成膜ガスの総流量に対する酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とする。
また、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
ここで、第１の領域は、第２の領域と比較して、導電性が高い領域である。つまり、第１の領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、第１の領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、第２の領域は、第１の領域と比較して、絶縁性が高い領域である。つまり、第２の領域が、金属酸化物中に分布することで、リーク電流を抑制することができる。
したがって、ＣＡＣ－ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳに付与することができる。つまり、ＣＡＣ－ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ－ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、及び良好なスイッチング動作を実現することができる。
また、ＣＡＣ－ＯＳを用いたトランジスタは、信頼性が高い。従って、ＣＡＣ－ＯＳは、表示装置をはじめとするさまざまな半導体装置に最適である。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ＣＡＣ－ＯＳ、ｎｃ－ＯＳ、及びＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
特に、チャネルが形成される半導体層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物（ＩＧＺＯとも記す）を用いることが好ましい。又は、半導体層としては、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び亜鉛（Ｚｎ）を含む酸化物（ＩＡＺＯとも記す）を用いてもよい。又は、半導体層としては、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物（ＩＡＧＺＯとも記す）を用いてもよい。
トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０１７ｃｍ－３以下、好ましくは１×１０１５ｃｍ－３以下、さらに好ましくは１×１０１３ｃｍ－３以下、より好ましくは１×１０１１ｃｍ－３以下、さらに好ましくは１×１０１０ｃｍ－３未満であり、１×１０－９ｃｍ－３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物は、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、及びシリコンが挙げられる。なお、酸化物半導体中の不純物とは、例えば、酸化物半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコン又は炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体中のシリコンまたは炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオンとなりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオンとなりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオンとなりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中の水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の電子機器に適用できる表示モジュールについて説明する。
＜表示モジュールの構成例＞
初めに、本発明の一態様の電子機器に適用できる表示装置を備えた表示モジュールについて説明する。
図７７（Ａ）に、表示モジュール１２８０の斜視図を示す。表示モジュール１２８０は、表示装置１０００と、ＦＰＣ１２９０と、を有する。
表示モジュール１２８０は、基板１２９１及び基板１２９２を有する。表示モジュール１２８０は、表示部１２８１を有する。表示部１２８１は、表示モジュール１２８０における画像を表示する領域であり、後述する画素部１２８４に設けられる各画素からの光を視認できる領域である。
図７７（Ｂ）に、基板１２９１側の構成を模式的に示した斜視図を示している。基板１２９１上には、回路部１２８２と、回路部１２８２上の画素回路部１２８３と、画素回路部１２８３上の画素部１２８４と、が積層されている。また、基板１２９１上の画素部１２８４と重ならない部分に、ＦＰＣ１２９０と接続するための端子部１２８５が設けられている。端子部１２８５と回路部１２８２とは、複数の配線により構成される配線部１２８６により電気的に接続されている。
なお、画素部１２８４及び画素回路部１２８３は、例えば、前述した画素層ＰＸＡＬに相当する。また、回路部１２８２は、例えば、前述した回路層ＳＩＣＬに相当する。
画素部１２８４は、周期的に配列した複数の画素１２８４ａを有する。図７７（Ｂ）の右側に、１つの画素１２８４ａの拡大図を示している。画素１２８４ａは、発光色が互いに異なる発光デバイス１４３０ａ、発光デバイス１４３０ｂ、及び発光デバイス１４３０ｃを有する。なお、発光デバイス１４３０ａ、発光デバイス１４３０ｂ、及び発光デバイス１４３０ｃは、例えば、前述した発光デバイス１３０Ｒ、発光デバイス１３０Ｇ、及び発光デバイス１３０Ｂに相当する。前述した複数の発光デバイスは、図７７（Ｂ）に示すようにストライプ配列で配置してもよい。また、デルタ配列及びペンタイル配列といった様々な配列方法を適用することができる。
画素回路部１２８３は、周期的に配列した複数の画素回路１２８３ａを有する。
１つの画素回路１２８３ａは、１つの画素１２８４ａが有する３つの発光デバイスの発光を制御する回路である。１つの画素回路１２８３ａは、１つの発光デバイスの発光を制御する回路が３つ設けられる構成としてもよい。例えば、画素回路１２８３ａは、１つの発光デバイスにつき、１つの選択トランジスタと、１つの電流制御用トランジスタ（駆動トランジスタ）と、容量と、を少なくとも有する構成とすることができる。このとき、選択トランジスタのゲートにはゲート信号が、ソース及びドレインの一方にはソース信号が、それぞれ入力される。これにより、アクティブマトリクス型の表示装置が実現されている。
回路部１２８２は、画素回路部１２８３の各画素回路１２８３ａを駆動する回路を有する。例えば、ゲート線駆動回路及びソース線駆動回路の一方又は双方を有することが好ましい。このほか、演算回路、メモリ回路、及び電源回路から選ばれた一以上を有していてもよい。
ＦＰＣ１２９０は、外部から回路部１２８２に画像信号又は電源電位を供給するための配線として機能する。また、ＦＰＣ１２９０上にＩＣが実装されていてもよい。
表示モジュール１２８０は、画素部１２８４の下側に画素回路部１２８３及び回路部１２８２の一方又は双方が積層された構成とすることができるため、表示部１２８１の開口率（有効表示面積比）を極めて高くすることができる。例えば表示部１２８１の開口率は、４０％以上１００％未満、好ましくは５０％以上９５％以下、より好ましくは６０％以上９５％以下とすることができる。また、画素１２８４ａを極めて高密度に配置することが可能で、表示部１２８１の精細度を極めて高くすることができる。例えば、表示部１２８１には、２０００ｐｐｉ以上、好ましくは３０００ｐｐｉ以上、より好ましくは５０００ｐｐｉ以上、さらに好ましくは６０００ｐｐｉ以上であって、２００００ｐｐｉ以下、または３００００ｐｐｉ以下の精細度で、画素１２８４ａが配置されることが好ましい。
このような表示モジュール１２８０は、極めて高精細であることから、ヘッドマウントディスプレイなどのＶＲ向け機器、又はメガネ型のＡＲ向け機器に好適に用いることができる。例えば、レンズを通して表示モジュール１２８０の表示部を視認する構成の場合であっても、表示モジュール１２８０は極めて高精細な表示部１２８１を有するためにレンズで表示部を拡大しても画素が視認されず、没入感の高い表示を行うことができる。また、表示モジュール１２８０はこれに限られず、比較的小型の表示部を有する電子機器に好適に用いることができる。例えば腕時計などの装着型の電子機器の表示部に好適に用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態８）
本実施の形態では、本発明の一態様の電子機器の一例として、表示装置が適用された電子機器の例について説明する。
図７８（Ａ）及び図７８（Ｂ）には、ヘッドマウントディスプレイである電子機器８３００の外観を示している。
電子機器８３００は、筐体８３０１、表示部８３０２、操作ボタン８３０３、及びバンド状の固定具８３０４を有する。
操作ボタン８３０３は、電源ボタンなどの機能を有する。また、電子機器８３００は、操作ボタン８３０３の他にボタンを有していてもよい。
また、図７８（Ｃ）に示すように、表示部８３０２と使用者の目の位置との間に、レンズ８３０５を有していてもよい。レンズ８３０５により、使用者は表示部８３０２を拡大して観ることができるため、より臨場感が高まる。このとき、図７８（Ｃ）に示すように、視度調節のためにレンズの位置を変化させるダイヤル８３０６を有していてもよい。
表示部８３０２には、例えば、極めて精細度が高い表示装置を用いることが好ましい。表示部８３０２に極めて精細度が高い表示装置を用いることによって、図７８（Ｃ）のようにレンズ８３０５を用いて表示部８３０２を拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
図７８（Ａ）乃至図７８（Ｃ）には、１枚の表示部８３０２を有する場合の例を示している。このような構成とすることで、部品点数を削減することができる。
表示部８３０２は、左右２つの領域にそれぞれ右目用の画像と左目用の画像との２つの画像を並べて表示することができる。これにより、両眼視差を用いた立体映像を表示することができる。
また、表示部８３０２の全域に亘って、両方の目で視認可能な一つの画像を表示してもよい。これにより、視野の両端に亘ってパノラマ映像を表示することが可能となるため、現実感が高まる。
ここで、電子機器８３００は、ユーザの頭部の大きさ、目の位置などに応じて、表示部８３０２の曲率を適切な値に変化させる機構を有することが好ましい。例えば、表示部８３０２の曲率を調整するためのダイヤル８３０７を操作することで、ユーザ自身が表示部８３０２の曲率を調整してもよい。又は、筐体８３０１にユーザの頭部の大きさ、又は目の位置を検出するセンサ（例えば、カメラ、接触式センサ、及び非接触式センサ）を設け、センサの検出データに基づいて表示部８３０２の曲率を調整する機構を有していてもよい。
また、レンズ８３０５を用いる場合には、表示部８３０２の曲率と同期して、レンズ８３０５の位置及び角度を調整する機構を備えることが好ましい。又は、ダイヤル８３０６が、レンズの角度を調整する機能を有していてもよい。
図７８（Ｅ）及び図７８（Ｆ）には、表示部８３０２の曲率を制御する駆動部８３０８を備える例を示している。駆動部８３０８は、表示部８３０２の一部又は全部と固定されている。駆動部８３０８は、表示部８３０２と固定される部分が変形又は移動することにより、表示部８３０２を変形させる機能を有する。
図７８（Ｅ）には、頭部の大きさが比較的大きなユーザ８３１０が筐体８３０１を装着している場合の模式図である。このとき、表示部８３０２の形状が、曲率が比較的小さく（曲率半径が大きく）なるように、駆動部８３０８により調整されている。
一方、図７８（Ｆ）には、ユーザ８３１０と比較して頭部の大きさが小さいユーザ８３１１が、筐体８３０１を装着している場合を示している。また、ユーザ８３１１は、ユーザ８３１０と比較して、両目の間隔が狭い。このとき、表示部８３０２の形状は、表示部８３０２の曲率が大きく（曲率半径が小さく）なるように、駆動部８３０８により調整される。図７８（Ｆ）には、図７８（Ｅ）での表示部８３０２の位置及び形状を破線で示している。
このように、電子機器８３００は、表示部８３０２の曲率を調整する機構を有することで、老若男女様々なユーザに、最適な表示を提供することができる。
また、表示部８３０２に表示するコンテンツに応じて、表示部８３０２の曲率を変化させることで、ユーザに高い臨場感を与えることもできる。例えば、表示部８３０２の曲率を振動させることで揺れを表現することができる。このように、コンテンツ内の場面に合わせた様々な演出をすることができ、ユーザに新たな体験を提供することができる。さらにこのとき、筐体８３０１に設けた振動モジュールと連動させることにより、より臨場感の高い表示が可能となる。
なお、電子機器８３００は、図７８（Ｄ）に示すように２つの表示部８３０２を有していてもよい。
２つの表示部８３０２を有することで、使用者は片方の目につき１つの表示部を見ることができる。これにより、視差を用いた３次元表示を行う際であっても、高い画面解像度の映像を表示することができる。また、表示部８３０２は使用者の目を概略中心とした円弧状に湾曲している。これにより、使用者の目から表示部の表示面までの距離が一定となるため、使用者はより自然な映像を見ることができる。また、表示部からの光の輝度及び色度が見る角度によって変化してしまうような場合であっても、表示部の表示面の法線方向に使用者の目が位置するため、実質的にその影響を無視することができるため、より現実感のある映像を表示することができる。
図７９（Ａ）乃至図７９（Ｃ）は、図７８（Ａ）乃至図７８（Ｄ）のそれぞれに示す電子機器８３００とは異なる、電子機器８３００の外観を示す図である。具体的には、例えば、図７９（Ａ）乃至図７９（Ｃ）は、頭部に装着する固定具８３０４ａを有する点と、一対のレンズ８３０５を有する点と、において、図７８（Ａ）乃至図７８（Ｄ）と異なっている。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部８３０２の異なる領域に表示された別の画像を、レンズ８３０５を通して視認することで、視差を用いた３次元表示を行うこともできる。なお、表示部８３０２を１つ設ける構成に限らず、表示部８３０２を２つ設け、使用者の片方の目につき１つの表示部を配置してもよい。
なお、表示部８３０２には、例えば、極めて精細度が高い表示装置を用いることが好ましい。表示部８３０２に極めて精細度が高い表示装置を用いることによって、図７９（Ｃ）のようにレンズ８３０５を用いて表示部８３０２を拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
また、本発明の一態様の電子機器である、ヘッドマウントディスプレイは、図７９（Ｄ）に示すグラス型のヘッドマウントディスプレイである電子機器８２００の構成であってもよい。
電子機器８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、及びケーブル８２０５を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機を備え、受信した映像情報を表示部８２０４に表示させることができる。また、本体８２０３はカメラを備え、使用者の眼球又はまぶたの動きの情報を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、及び加速度センサといった各種センサを有していてもよく、これにより、電子機器８２００は、使用者の生体情報を表示部８２０４に表示する機能を有してもよい。また、電子機器８２００は、使用者の頭部の動きに合わせて表示部８２０４に表示する映像を変化させる機能を有していてもよい。
図８０（Ａ）乃至図８０（Ｃ）は、図７８（Ａ）乃至図７８（Ｄ）、及び図７９（Ａ）乃至図７９（Ｃ）のそれぞれに示す電子機器８３００、図７９（Ｄ）に示す電子機器８２００とは異なる、電子機器８７５０の外観を示す図である。
図８０（Ａ）は、電子機器８７５０の正面、上面、及び左側面を示す斜視図であり、図８０（Ｂ）及び図８０（Ｃ）は、電子機器８７５０の背面、底面、及び右側面を示す斜視図である。
電子機器８７５０は、一対の表示装置８７５１、筐体８７５２、一対の装着部８７５４、緩衝部材８７５５、一対のレンズ８７５６を有する。一対の表示装置８７５１は、筐体８７５２の内部の、レンズ８７５６を通して視認できる位置にそれぞれ設けられている。
ここで、一対の表示装置８７５１の一方は、一例として、図１０に示す表示装置ＤＳＰなどに対応している。また図示しないが、図８０（Ａ）乃至図８０（Ｃ）に示す電子機器８７５０は、先の実施の形態で説明した処理部を有する電子部品（例えば、実施の形態３で説明した周辺回路ＰＲＰＨなど）を有する。また、図示しないが、図８０（Ａ）乃至図８０（Ｃ）に示す電子機器８７５０は、カメラを有する。当該カメラは、使用者の眼及びその近傍を撮像することができる。また、図示しないが、図８０（Ａ）乃至図８０（Ｃ）に示す電子機器８７５０では、動き検出部、オーディオ、制御部、通信部、及びバッテリを筐体８７５２内に備える。
電子機器８７５０は、ＶＲ向けの電子機器である。電子機器８７５０を装着した使用者は、レンズ８７５６を通して表示装置８７５１に表示される画像を視認することができる。また一対の表示装置８７５１に異なる画像を表示させることで、視差を用いた３次元表示を行うこともできる。
また、筐体８７５２の背面側には、入力端子８７５７と、出力端子８７５８とが設けられている。入力端子８７５７には映像出力機器からの画像信号、または筐体８７５２内に設けられるバッテリを充電するための電力を供給するケーブルを接続することができる。出力端子８７５８としては、例えば音声出力端子として機能し、イヤホン、又はヘッドホンを接続することができる。
また、筐体８７５２は、レンズ８７５６及び表示装置８７５１が、使用者の眼の位置に応じて最適な位置となるように、これらの左右の位置を調整可能な機構を有していることが好ましい。また、レンズ８７５６と表示装置８７５１との距離を変えることで、ピントを調整する機構を有していることが好ましい。
上記カメラ、表示装置８７５１、及び上記電子部品を用いることで、電子機器８７５０は、電子機器８７５０の使用者の状態を推定し、推定した使用者の状態に関する情報を表示装置８７５１に表示することができる。または、電子機器８７５０とネットワークを介して接続された電子機器の使用者の状態に関する情報を、表示装置８７５１に表示することができる。
緩衝部材８７５５は、使用者の顔（例えば、額又は頬）に接触する部分である。緩衝部材８７５５が使用者の顔と密着することにより、光漏れを防ぐことができ、より没入感を高めることができる。緩衝部材８７５５は、使用者が電子機器８７５０を装着した際に使用者の顔に密着するよう、緩衝部材８７５５には柔らかな素材を用いることが好ましい。例えばゴム、シリコーンゴム、ウレタン、及びスポンジといった素材を用いることができる。また、当該素材の表面を布、又は革（例えば、天然皮革又は合成皮革）で覆ったものを用いると、使用者の顔と緩衝部材８７５５との間に隙間が生じにくく光漏れを好適に防ぐことができる。また、このような素材を用いると、肌触りが良いことに加え、寒い季節などに装着した際に、使用者に冷たさを感じさせないため好ましい。緩衝部材８７５５又は装着部８７５４などの、使用者の肌に触れる部材は、取り外し可能な構成とすると、クリーニング又は交換が容易となるため好ましい。
本実施の形態の電子機器は、さらに、イヤホン８７５４Ａを有していてもよい。イヤホン８７５４Ａは、通信部（図示しない）を有し、無線通信機能を有する。イヤホン８７５４Ａは、無線通信機能により、音声データを出力することができる。なお、イヤホン８７５４Ａは、骨伝導イヤホンとして機能する振動機構を有していてもよい。
またイヤホン８７５４Ａは、図８０（Ｃ）に図示するイヤホン８７５４Ｂのように、装着部８７５４に直接接続されている構成、又は有線接続されている構成とすることができる。また、イヤホン８７５４Ｂ及び装着部８７５４はマグネットを有していてもよい。これにより、イヤホン８７５４Ｂを装着部８７５４に磁力によって固定することができ、収納が容易となり好ましい。
イヤホン８７５４Ａはセンサ部を有してもよい。当該センサ部を用いて、当該電子機器の使用者の状態を推定することができる。
また、本発明の一態様の電子機器は、上述した構成例のいずれか一に加えて、アンテナ、バッテリ、カメラ、スピーカ、マイク、タッチセンサ、及び操作ボタンから選ばれた一以上を有してもよい。
本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
二次電池としては、例えば、リチウムイオン二次電池（例えば、ゲル状電解質を用いるリチウムポリマー電池（リチウムイオンポリマー電池））、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、及び銀亜鉛電池が挙げられる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像、情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、又はそれ以上の画面解像度を有する映像を表示させることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態９）
本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い精細度が実現された電子機器である。
本発明の一態様は、表示装置と、アンテナ、バッテリ、筐体、カメラ、スピーカ、マイク、タッチセンサ、及び操作ボタンから選ばれた一以上を有する。
本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
二次電池としては、例えば、実施の形態８で説明した二次電池の説明を参照することができる。
本発明の一態様の電子機器は、アンテナを有していてもよい。なお、アンテナとしては、例えば、実施の形態８で説明したアンテナの説明を参照することができる。
本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、又はそれ以上の画面解像度を有する映像を表示させることができる。
電子機器としては、例えば、テレビジョン装置、ノート型のパーソナルコンピュータ、モニタ装置、デジタルサイネージ、パチンコ機、又はゲーム機といった比較的大きな画面を備える電子機器が挙げられる。また、電子機器としては、例えば、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、又は音響再生装置といった比較的小さな画面を備える電子機器も挙げられる。
本発明の一態様が適用された電子機器は、家屋又はビルといった建物の内壁又は外壁に沿って組み込むことができる。また、当該電子機器は、自動車等の内装又は外装が有する平面又は曲面に沿って組み込むことができる。
［携帯電話］
図８１（Ａ）に示す情報端末５５００は、情報端末の一種である携帯電話（スマートフォン）である。情報端末５５００は、筐体５５１０と、表示部５５１１と、を有しており、入力用インターフェースとして、タッチパネルが表示部５５１１に備えられ、ボタンが筐体５５１０に備えられている。
［ウェアラブル端末］
図８１（Ｂ）は、ウェアラブル端末の一例である情報端末５９００の外観を示す図である。情報端末５９００は、筐体５９０１、表示部５９０２、操作ボタン５９０３、竜頭５９０４、及びバンド５９０５を有する。
［情報端末］
また、図８１（Ｃ）には、ノート型情報端末５３００が図示されている。図８１（Ｃ）に示すノート型情報端末５３００には、一例として、筐体５３３０ａに表示部５３３１が備えられ、筐体５３３０ｂにキーボード部５３５０が備えられている。
なお、上述では、電子機器としてスマートフォン、ウェアラブル端末、及びノート型情報端末を例として、それぞれ図８１（Ａ）乃至図８１（Ｃ）に図示したが、スマートフォン、ウェアラブル端末、及びノート型情報端末以外の情報端末にも適用することができる。スマートフォン、ウェアラブル端末、及びノート型情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、デスクトップ用情報端末、及びワークステーションが挙げられる。
［カメラ］
図８１（Ｄ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、及びシャッターボタン８００４を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
なおカメラ８０００は、レンズ８００６と筐体とが一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押す、又はタッチパネルとして機能する表示部８００２をタッチすることにより撮像することができる。
筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、及びボタン８１０３を有する。
筐体８１０１は、カメラ８０００のマウントと係合するマウントにより、カメラ８０００に取り付けられている。ファインダー８１００はカメラ８０００から受信した映像を表示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。
表示部８００２及び表示部８１０２の一方又は双方に本発明の一態様の表示装置を適用することができる。なお、ファインダーが内蔵されたカメラ８０００であってもよい。
［ゲーム機］
図８１（Ｅ）は、ゲーム機の一例である携帯ゲーム機５２００の外観を示す図である。携帯ゲーム機５２００は、筐体５２０１、表示部５２０２、及びボタン５２０３を有する。
また、携帯ゲーム機５２００の映像は、テレビジョン装置、パーソナルコンピュータ用ディスプレイ、ゲーム用ディスプレイ、又はヘッドマウントディスプレイに備えられる表示装置によって、出力することができる。
携帯ゲーム機５２００に上記実施の形態で説明した表示装置を適用することによって、低消費電力の携帯ゲーム機５２００を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、及びモジュールへの影響を少なくすることができる。
図８１（Ｅ）では、ゲーム機の一例として携帯ゲーム機を図示しているが、本発明の一態様の電子機器はこれに限定されない。本発明の一態様の電子機器としては、例えば、据え置き型ゲーム機、娯楽施設（例えば、ゲームセンター又は遊園地）に設置されるアーケードゲーム機、及びスポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
［テレビジョン装置］
図８１（Ｆ）は、テレビジョン装置を示す斜視図である。テレビジョン装置９０００は、筐体９００２、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、及びセンサ９００７（例えば、力、変位、位置、速度、加速度、角速度、回転数、距離、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、若しくは光（可視光線、又は不可視光線（例えば、赤外線、又は紫外線）を含む）を測定する機能、又は検知する機能を含むもの）を有する。本発明の一態様の表示装置は、テレビジョン装置に備えることができる。テレビジョン装置は、例えば、５０インチ以上、又は１００インチ以上の表示部９００１を組み込むことが可能である。
テレビジョン装置９０００に上記実施の形態で説明した表示装置を適用することによって、低消費電力のテレビジョン装置９０００を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、及びモジュールへの影響を少なくすることができる。
［移動体］
本発明の一態様の表示装置は、移動体である自動車の運転席周辺に適用することもできる。
図８１（Ｇ）は、自動車の室内におけるフロントガラス周辺を表す図である。図８１（Ｇ）では、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
表示パネル５７０１乃至表示パネル５７０３には、ナビゲーション情報、スピードメーター、タコメーター、走行距離、燃料計、ギア状態、又は空調の設定のうち一以上を表示することができる。また、表示パネルに表示される表示項目及びレイアウトは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
表示パネル５７０４には、車体に設けられた撮像手段からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に設けられた撮像手段からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
本発明の一態様の表示装置は、例えば、表示パネル５７０１乃至表示パネル５７０４に適用できる。
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、及び飛行体（例えば、ヘリコプター、無人航空機（ドローン）、飛行機、及びロケット）なども挙げることができ、これらの移動体に本発明の一態様の表示装置を適用することができる。
［電子看板］
図８１（Ｈ）は、壁に取り付けが可能な電子看板（デジタルサイネージ）の例を示している。図８１（Ｈ）は、電子看板６２００が壁６２０１に取り付けられている様子を示している。本発明の一態様の表示装置は、例えば、電子看板６２００の表示部に適用することができる。また、電子看板６２００には、タッチパネルなどのインターフェースなどが設けられていてもよい。
なお、上記では、電子看板の一例として、壁に取り付けが可能な電子機器の例を示しているが、電子看板の種類はこれに限定されない。例えば、電子看板としては、柱に取り付けるタイプ、地面に置くスタンドタイプ、又は建築物の屋上若しくは側壁に設置するタイプが挙げられる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
ＤＳＰ：表示装置、ＤＳＰ０：表示装置、ＤＳＰ３Ａ：表示装置、ＤＳＰ３Ｂ：表示装置、ＤＳＰ３Ｃ：表示装置、ＤＳＰ３ＣＡ：表示装置、ＤＳＰ３Ｄ：表示装置、ＤＳＰ３ＤＡ：表示装置、ＤＳＰ３Ｅ：表示装置、ＤＳＰ３ＥＡ：表示装置、ＤＳＰ３Ｆ：表示装置、ＤＳＰ３Ｇ：表示装置、ＤＳＰ３ＧＡ：表示装置、ＤＳＰ３ＧＢ：表示装置、ＤＳＰ３ＧＣ：表示装置、ＤＳＰ４Ａ：表示装置、ＤＳＰ４ＡＡ：表示装置、ＤＳＰ４ＡＸ：表示装置、ＤＳＰ４Ｂ：表示装置、ＤＳＰ４ＢＡ：表示装置、ＤＳＰ４ＢＢ：表示装置、ＤＳＰ４Ｃ：表示装置、ＤＳＰ４ＣＡ：表示装置、ＤＳＰ４ＣＢ：表示装置、ＤＳＰ４Ｄ：表示装置、ＤＳＰ４ＤＡ：表示装置、ＤＳＰ４ＤＢ：表示装置、ＤＳＰ４ＤＢＡ：表示装置、ＤＳＰ４ＤＣ：表示装置、ＤＳＰ４ＤＣＡ：表示装置、ＤＳＰ４ＤＤ：表示装置、ＤＳＰ４ＤＤＡ：表示装置、ＰＸＡＬ：画素層、ＥＭＬ：層、ＯＳＬ：層、ＬＩＮＬ：配線層、ＳＩＣＬ：回路層、ＬＩＡ：領域、ＢＳ：基板、ＤＩＳ：表示部、ＤＲＶ：駆動回路領域、ＡＲＡ［１，１］：領域、ＡＲＡ［１，２］：領域、ＡＲＡ［１，ｑ－１］：領域、ＡＲＡ［１，ｑ］：領域、ＡＲＡ［２，１］：領域、ＡＲＡ［２，２］：領域、ＡＲＡ［２，ｑ－１］：領域、ＡＲＡ［２，ｑ］：領域、ＡＲＡ［ｐ－１，１］：領域、ＡＲＡ［ｐ－１，２］：領域、ＡＲＡ［ｐ－１，ｑ－１］：領域、ＡＲＡ［ｐ－１，ｑ］：領域、ＡＲＡ［ｐ，１］：領域、ＡＲＡ［ｐ，２］：領域、ＡＲＡ［ｐ，ｑ－１］：領域、ＡＲＡ［ｐ，ｑ］：領域、ＡＲＤ［１，１］：回路領域、ＡＲＤ［１，２］：回路領域、ＡＲＤ［１，ｑ－１］：回路領域、ＡＲＤ［１，ｑ］：回路領域、ＡＲＤ［２，１］：回路領域、ＡＲＤ［２，２］：回路領域、ＡＲＤ［２，ｑ－１］：回路領域、ＡＲＤ［２，ｑ］：回路領域、ＡＲＤ［ｐ－１，１］：回路領域、ＡＲＤ［ｐ－１，２］：回路領域、ＡＲＤ［ｐ－１，ｑ－１］：回路領域、ＡＲＤ［ｐ－１，ｑ］：回路領域、ＡＲＤ［ｐ，１］：回路領域、ＡＲＤ［ｐ，２］：回路領域、ＡＲＤ［ｐ，ｑ－１］：回路領域、ＡＲＤ［ｐ，ｑ］：回路領域、ＰＲＰＨ：周辺回路、ＳＤ：駆動回路、ＳＤＳ：回路、ＤＭＳ：分配回路、ＧＤ：駆動回路、ＧＤＳ：回路、ＤＭＧ：分配回路、ＣＴＲ：制御部、ＭＤ：記憶装置、ＰＧ：電圧生成回路、ＧＰＳ：画像処理部、ＣＫＳ：クロック信号生成回路、ＴＭＣ：タイミングコントローラ、ＢＷ：バス配線、ＣＬＭ：列ドライバ回路、ＲＷＤ：行ドライバ回路、ＣＤ：回路、ＣＤ［１］：回路、ＣＤ［ｊ］：回路、ＣＤ［ｎ］：回路、ＡＬＰ：画素アレイ、ＰＸ：画素、ＰＸ［１，１］：画素、ＰＸ［ｍ，１］：画素、ＰＸ［１，ｎ］：画素、ＰＸ［ｍ，ｎ］：画素、ＰＸ［ｉ，ｊ］：画素、Ｍ１：トランジスタ、Ｍ２：トランジスタ、Ｍ６：トランジスタ、ＭＡ：トランジスタ、ＭＢ：トランジスタ、Ｍ１１：トランジスタ、Ｍ１２：トランジスタ、Ｍ１３：トランジスタ、ＳＷ１：スイッチ、ＳＷ６：スイッチ、ＳＷ７：スイッチ、ＳＷ８：スイッチ、ＳＷ９：スイッチ、ＳＷＡ：スイッチ、ＳＷＢ：スイッチ、ＳＷ１１：スイッチ、ＳＷ１１Ｉ：スイッチ、ＳＷ１２：スイッチ、ＳＷ１２Ｉ：スイッチ、ＳＷ１３：スイッチ、ＳＷ１３Ｉ：スイッチ、Ｃ１：容量、Ｃ２：容量、Ｃ２Ｉ：容量、Ｃ３：容量、Ｃ４：容量、ＬＤ：発光デバイス、ＩＮＶ：インバータ回路、Ｎ１：ノード、Ｎ２：ノード、Ｎ３：ノード、Ｎ４：ノード、ＮＢ：ノード、ＳＬ：配線、ＳＬ［１］：配線、ＳＬ［ｊ］：配線、ＳＬ［ｎ］：配線、ＧＬ：配線、ＧＬ［１］：配線、ＧＬ［ｊ］：配線、ＧＬ［ｎ］：配線、ＧＬ１：配線、ＧＬ６：配線、ＧＬ７：配線、ＧＬ８：配線、ＧＬ９：配線、ＧＬＡ：配線、ＧＬＢ：配線、ＧＬ１１：配線、ＧＬ１２：配線、ＧＬ１３：配線、ＳＷＬ１１：配線、ＳＷＬ１２：配線、ＳＷＬ１３：配線、ＶＥ０：配線、ＶＥ２：配線、ＶＥ３：配線、ＶＥ４：配線、ＶＥ５：配線、ＶＥ６：配線、ＶＥ７：配線、Ｇ１：配線、Ｇ２：配線、ＡＮＯ：配線、ＶＣＯＭ：配線、Ｖ０：配線、ＢＧＭ：導電体、ＳＤＭＢ：導電体、ＳＤＭＴ：導電体、ＧＥＭ：導電体、ＳＭＣ：半導体、ＰＬＧ：導電体、ＥＣ：導電体、Ｔ３１：期間、Ｔ３２：期間、Ｔ３３：期間、Ｔ３４：期間、Ｔ３５：期間、Ｔ３６：期間、Ｔ４１：期間、Ｔ４２：期間、Ｔ４３：期間、Ｔ４４：期間、Ｔ４５：期間、Ｔ４６：期間、Ｔ４７：期間、Ｔ４８：期間、Ｕ１：期間、Ｕ２：期間、Ｕ３：期間、Ｕ４：期間、Ｕ５：期間、Ｕ６：期間、Ｕ７：期間、３０：駆動回路、７０Ａ：画素、７０Ｂ：画素、８０：画素、８０ａ：副画素、８０ｂ：副画素、８０ｃ：副画素、８０ｄ：副画素、８１：導電体、１０３：絶縁体、１０４：導電体、１０５：絶縁体、１０６：導電体、１０７：接着層、１１０：基板、１１１ａ：導電体、１１１ｂ：導電体、１１１ｃ：導電体、１１２ａ：導電体、１１２ｂ：導電体、１１２ｃ：導電体、１１３ａ：第１の層、１１３ｂ：第２の層、１１３ｃ：第３の層、１１４：共通層、１１５：共通電極、１１６：保護層、１１７ａ：導電体、１１７ｂ：導電体、１１８ａ：マスク層、１２５：絶縁体、１２６ａ：導電体、１２６ｂ：導電体、１２６ｃ：導電体、１２７：絶縁体、１２８：層、１２９ａ：導電体、１２９ｂ：導電体、１２９ｃ：導電体、１３０：発光デバイス、１３０Ｒ：発光デバイス、１３０Ｇ：発光デバイス、１３０Ｂ：発光デバイス、１３１：保護層、１３１ａ：保護層、１３１ｂ：保護層、１３１ｃ：保護層、１４０：接続部、１４７：樹脂層、１４８：樹脂層、１５０ａ：ＬＥＤチップ、１５０ｂ：ＬＥＤチップ、１５０ｃ：ＬＥＤチップ、１５２ａ：接続層、１５２ｂ：接続層、１５２ｃ：接続層、１５３ａ：基板、１５４ａ：接続層、１５５ａ：導電体、１５６ａ：半導体層、１５７ａ：発光層、１５８ａ：半導体層、１６６Ｒ：着色層、１６６Ｇ：着色層、１６６Ｂ：着色層、１７０：ＬＥＤパッケージ、１７０Ａ１：ＬＥＤパッケージ、１７０Ａ２：ＬＥＤパッケージ、１７０Ａ３：ＬＥＤパッケージ、１７０Ｒ：ＬＥＤパッケージ、１７０Ｇ：ＬＥＤパッケージ、１７０Ｂ：ＬＥＤパッケージ、１７０Ｓ：ＬＥＤパッケージ、１７１：基板、１７５：接着層、１７８：封止層、１８０：ＬＥＤチップ、１８０Ａ：ＬＥＤチップ、１８０Ｒ：ＬＥＤチップ、１８０Ｇ：ＬＥＤチップ、１８０Ｂ：ＬＥＤチップ、１８１：基板、１８１Ｒ：基板、１８１Ｇ：基板、１８１Ｂ：基板、１８２：半導体層、１８２ａ：半導体層、１８２ｂ：半導体層、１８２ｃ：半導体層、１８４：発光層、１８４ａ：発光層、１８４ｂ：発光層、１８４ｃ：発光層、１８５：半導体層、１８５ａ：半導体層、１８５ｂ：半導体層、１８５ｃ：半導体層、１９０：色変換層、１９１：導電体、１９２：導電体、１９３ａ：導電体、１９３ｂ：導電体、１９３ｃ：導電体、１９４ａ：導電体、１９４ｂ：導電体、１９４ｃ：導電体、２００：トランジスタ、２００Ａ：トランジスタ、２００Ｂ：トランジスタ、２１１：絶縁体、２１３：絶縁体、２１４：絶縁体、２１５：絶縁体、２１８：絶縁体、２２１：導電体、２２２ａ：導電体、２２２ｂ：導電体、２２３：導電体、２２５：絶縁体、２３１：半導体層、２３１ｎ：低抵抗領域、２３１ｉ：チャネル形成領域、３００：トランジスタ、３００Ａ：トランジスタ、３００ＯＳ：トランジスタ、３００ＬＴ：トランジスタ、３１０：基板、３１０Ａ：基板、３１２：素子分離層、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３１７：絶縁体、３１８Ａ：絶縁体、３１９Ａ：導電体、３２０：絶縁体、３２０Ａ：絶縁体、３２２：絶縁体、３２２Ａ：絶縁体、３２４：絶縁体、３２４Ａ：絶縁体、３２６：絶縁体、３２６Ａ：絶縁体、３２８：導電体、３２８Ａ：導電体、３３０：導電体、３３０Ａ：導電体、３５０：絶縁体、３５０Ａ：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３５８：導電体、３６１：絶縁体、３６２：絶縁体、３６３：絶縁体、３６４：絶縁体、３６６：導電体、３６７：導電体、３６８：半導体層、３６８ｉ：半導体領域、３６８ｐ：低抵抗領域、３６９：導電体、３８０：絶縁体、３８２：絶縁体、４００：画素回路、４１０：基板、４１１：保護層、４２０Ｒ：発光ダイオード、４２０Ｇ：発光ダイオード、４２０Ｂ：発光ダイオード、５００：トランジスタ、５００Ａ：トランジスタ、５００Ｂ：トランジスタ、５００Ｃ：トランジスタ、５０５：導電体、５０５ａ：導電体、５０５ｂ：導電体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５２２：絶縁体、５２４：絶縁体、５４０：導電体、５４０ａ：導電体、５４０ｂ：導電体、５４１：絶縁体、５４１ａ：絶縁体、５４１ｂ：絶縁体、５４２：導電体、５４２ａ：導電体、５４２ｂ：導電体、５５０：絶縁体、５５４：絶縁体、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７４：絶縁体、５８０：絶縁体、５８１：絶縁体、５９２：絶縁体、５９４：絶縁体、５９６：導電体、５９８：絶縁体、５９９：絶縁体、６００：容量、７６１：下部電極、７６２：上部電極、７６３：ＥＬ層、７６４：層、７７１：発光層、７７１ａ：発光層、７７１ｂ：発光層、７７１ｃ：発光層、７７２：発光層、７７２ａ：発光層、７７２ｂ：発光層、７７２ｃ：発光層、７７３：発光層、７８０：層、７８０ａ：層、７８０ｂ：層、７８０ｃ：層、７８１：層、７８２：層、７８５：電荷発生層、７９０：層、７９０ａ：層、７９０ｂ：層、７９０ｃ：層、７９１：層、７９２：層、１０００：表示装置、１０００Ａ：表示装置、１０００Ｂ１：表示装置、１０００Ｂ２：表示装置、１０００Ｂ３：表示装置、１０００Ｂ４：表示装置、１０００Ｃ：表示装置、１０００Ｄ：表示装置、１０００Ｅ：表示装置、１０００Ｆ：表示装置、１０００Ｇ：表示装置、１０００Ｈ：表示装置、１０００Ｉ：表示装置、１２８０：表示モジュール、１２８１：表示部、１２９０：ＦＰＣ、１２８２：回路部、１２８３：画素回路部、１２８３ａ：画素回路、１２８４：画素部、１２８４ａ：画素、１２８５：端子部、１２８６：配線部、１２９１：基板、１２９２：基板、１４３０ａ：発光デバイス、１４３０ｂ：発光デバイス、１４３０ｃ：発光デバイス、５２００：携帯ゲーム機、５２０１：筐体、５２０２：表示部、５２０３：ボタン、５３００：ノート型情報端末、５３３０ａ：筐体、５３３０ｂ：筐体、５３３１：表示部、５３５０：キーボード部、５５００：情報端末、５５１０：筐体、５５１１：表示部、５７０１：表示パネル、５７０２：表示パネル、５７０３：表示パネル、５７０４：表示パネル、５９００：情報端末、５９０１：筐体、５９０２：表示部、５９０３：操作ボタン、５９０４：竜頭、５９０５：バンド、６２００：電子看板、６２０１：壁、８０００：カメラ、８００１：筐体、８００２：表示部、８００３：操作ボタン、８００４：シャッターボタン、８００６：レンズ、８１００：ファインダー、８１０１：筐体、８１０２：表示部、８１０３：ボタン、８２００：電子機器、８２０１：装着部、８２０２：レンズ、８２０３：本体、８２０４：表示部、８２０５：ケーブル、８２０６：バッテリ、８３００：電子機器、８３０１：筐体、８３０２：表示部、８３０３：操作ボタン、８３０４：固定具、８３０４ａ：固定具、８３０５：レンズ、８３１０：ユーザ、８３１１：ユーザ、８７５０：電子機器、８７５１：表示装置、８７５２：筐体、８７５４：装着部、８７５４Ａ：イヤホン、８７５４Ｂ：イヤホン、８７５５：緩衝部材、８７５６：レンズ、８７５７：入力端子、８７５８：出力端子、９０００：テレビジョン装置、９００１：表示部、９００２：筐体、９００３：スピーカ、９００５：操作キー、９００６：接続端子、９００７：センサ

Claims (8)

  1. 画素と、回路と、を有し、
    前記画素は、発光デバイスと、駆動トランジスタと、第１スイッチと、第２スイッチと、第１容量と、を有し、
    前記回路は、第３スイッチと、第４スイッチと、第５スイッチと、第２容量と、駆動回路と、を有し、
    前記第１スイッチの第１端子は、前記第１容量の第１端子と、前記駆動トランジスタのソース又はドレインの一方と、前記発光デバイスのアノードと、に電気的に接続され、
    前記駆動トランジスタのゲートは、前記第２スイッチの第１端子と、前記第１容量の第２端子と、に電気的に接続され、
    前記第１スイッチの第２端子は、前記第３スイッチの第１端子と、前記第２容量の第１端子と、に電気的に接続され、
    前記第２容量の第２端子は、前記第４スイッチの第１端子と、前記第５スイッチの第１端子と、に電気的に接続され、
    前記第５スイッチの第２端子は、前記駆動回路に電気的に接続され、
    前記駆動回路は、前記第５スイッチの第２端子に、画像データ信号を送信する機能を有する、
    表示装置。
  2. 請求項１において、
    前記第１スイッチは、ｎチャネル型の第１トランジスタを有し、
    前記第２スイッチは、ｎチャネル型の第２トランジスタを有し、
    前記第１トランジスタのソース又はドレインの一方は、前記第１スイッチの第１端子に電気的に接続され、
    前記第１トランジスタのソース又はドレインの他方は、前記第１スイッチの第２端子に電気的に接続され、
    前記第２トランジスタのソース又はドレインの一方は、前記第２スイッチの第１端子に電気的に接続され、
    前記第２トランジスタのソース又はドレインの他方は、前記第２スイッチの第２端子に電気的に接続されている、
    表示装置。
  3. 請求項２において、
    前記第３スイッチは、ｎチャネル型の第３トランジスタを有し、
    前記第４スイッチは、ｎチャネル型の第４トランジスタを有し、
    前記第５スイッチは、ｎチャネル型の第５トランジスタを有し、
    前記第３トランジスタのソース又はドレインの一方は、前記第３スイッチの第１端子に電気的に接続され、
    前記第３トランジスタのソース又はドレインの他方は、前記第３スイッチの第２端子に電気的に接続され、
    前記第４トランジスタのソース又はドレインの一方は、前記第４スイッチの第１端子に電気的に接続され、
    前記第４トランジスタのソース又はドレインの他方は、前記第４スイッチの第２端子に電気的に接続され、
    前記第５トランジスタのソース又はドレインの一方は、前記第５スイッチの第１端子に電気的に接続され、
    前記第５トランジスタのソース又はドレインの他方は、前記第５スイッチの第２端子に電気的に接続されている、
    表示装置。
  4. 画素と、回路と、を有し、
    前記画素は、発光デバイスと、駆動トランジスタと、第１スイッチと、第２スイッチと、第６スイッチと、第７スイッチと、第１容量と、第３容量と、を有し、
    前記回路は、第３スイッチと、第４スイッチと、第５スイッチと、第２容量と、駆動回路と、を有し、
    前記駆動トランジスタは、第１ゲートと、第２ゲートと、を有し、
    前記第１スイッチの第１端子は、前記第６スイッチの第１端子と、前記第１容量の第１端子と、前記第３容量の第１端子と、前記駆動トランジスタのソース又はドレインの一方と、前記発光デバイスのアノードと、に電気的に接続され、
    前記駆動トランジスタの前記第１ゲートは、前記第２スイッチの第１端子と、前記第６スイッチの第２端子と、前記第１容量の第２端子と、に電気的に接続され、
    前記第３容量の第２端子は、前記駆動トランジスタの前記第２ゲートと、前記第７スイッチの第１端子と、に電気的に接続され、
    前記第１スイッチの第２端子は、前記第３スイッチの第１端子と、前記第２容量の第１端子と、に電気的に接続され、
    前記第２容量の第２端子は、前記第４スイッチの第１端子と、前記第５スイッチの第１端子と、に電気的に接続され、
    前記第５スイッチの第２端子は、前記駆動回路に電気的に接続され、
    前記駆動回路は、前記第５スイッチの第２端子に、画像データ信号を送信する機能を有する、
    表示装置。
  5. 請求項４において、
    前記第１スイッチは、ｎチャネル型の第１トランジスタを有し、
    前記第２スイッチは、ｎチャネル型の第２トランジスタを有し、
    前記第６スイッチは、ｎチャネル型の第６トランジスタを有し、
    前記第７スイッチは、ｎチャネル型の第７トランジスタを有し、
    前記第１トランジスタのソース又はドレインの一方は、前記第１スイッチの第１端子に電気的に接続され、
    前記第１トランジスタのソース又はドレインの他方は、前記第１スイッチの第２端子に電気的に接続され、
    前記第２トランジスタのソース又はドレインの一方は、前記第２スイッチの第１端子に電気的に接続され、
    前記第２トランジスタのソース又はドレインの他方は、前記第２スイッチの第２端子に電気的に接続され、
    前記第６トランジスタのソース又はドレインの一方は、前記第６スイッチの第１端子に電気的に接続され、
    前記第６トランジスタのソース又はドレインの他方は、前記第６スイッチの第２端子に電気的に接続され、
    前記第７トランジスタのソース又はドレインの一方は、前記第７スイッチの第１端子に電気的に接続され、
    前記第７トランジスタのソース又はドレインの他方は、前記第７スイッチの第２端子に電気的に接続されている、
    表示装置。
  6. 請求項５において、
    前記第３スイッチは、ｎチャネル型の第３トランジスタを有し、
    前記第４スイッチは、ｎチャネル型の第４トランジスタを有し、
    前記第５スイッチは、ｎチャネル型の第５トランジスタを有し、
    前記第３トランジスタのソース又はドレインの一方は、前記第３スイッチの第１端子に電気的に接続され、
    前記第３トランジスタのソース又はドレインの他方は、前記第３スイッチの第２端子に電気的に接続され、
    前記第４トランジスタのソース又はドレインの一方は、前記第４スイッチの第１端子に電気的に接続され、
    前記第４トランジスタのソース又はドレインの他方は、前記第４スイッチの第２端子に電気的に接続され、
    前記第５トランジスタのソース又はドレインの一方は、前記第５スイッチの第１端子に電気的に接続され、
    前記第５トランジスタのソース又はドレインの他方は、前記第５スイッチの第２端子に電気的に接続されている、
    表示装置。
  7. 請求項１乃至請求項６のいずれか一において、
    前記発光デバイスは、有機ＥＬデバイスを有する、
    表示装置。
  8. 請求項７の表示装置と、筐体と、を有する、
    電子機器。
JP2022203197A 2021-12-22 2022-12-20 表示装置、及び電子機器 Pending JP2023093390A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021208382 2021-12-22
JP2021208382 2021-12-22

Publications (1)

Publication Number Publication Date
JP2023093390A true JP2023093390A (ja) 2023-07-04

Family

ID=86768679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022203197A Pending JP2023093390A (ja) 2021-12-22 2022-12-20 表示装置、及び電子機器

Country Status (2)

Country Link
US (1) US20230197004A1 (ja)
JP (1) JP2023093390A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023105105A (ja) * 2020-05-29 2023-07-28 株式会社三洋物産 遊技機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023105105A (ja) * 2020-05-29 2023-07-28 株式会社三洋物産 遊技機

Also Published As

Publication number Publication date
US20230197004A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
JP7304850B2 (ja) 表示装置
US11699391B2 (en) Semiconductor device, display apparatus, and electronic device
JP2023093390A (ja) 表示装置、及び電子機器
US20230335605A1 (en) Semiconductor device
WO2022118151A1 (ja) 表示システム、及び電子機器
WO2023073479A1 (ja) 表示装置、及び電子機器
KR20230116807A (ko) 표시 장치의 제작 방법
WO2023067456A1 (ja) 表示装置、及び電子機器
WO2023084356A1 (ja) 表示装置、及び電子機器
WO2024052772A1 (ja) 半導体装置、表示装置、及び電子機器
WO2022248972A1 (ja) 半導体装置、表示装置、及び電子機器
WO2022200937A1 (ja) 表示装置、及び電子機器
US20240029636A1 (en) Display Apparatus And Electronic Device
WO2023285908A1 (ja) 電子装置
WO2022234402A1 (ja) 電子機器
WO2022200905A1 (ja) 半導体装置および電子機器
WO2022224091A1 (ja) 表示装置
US20240130159A1 (en) Display device, method for manufacturing display device, display module, and electronic device
WO2022167893A1 (ja) 半導体装置
US20240054955A1 (en) Display device
WO2022229789A1 (ja) 半導体装置、表示装置、及び電子機器
WO2023281344A1 (ja) 表示装置
WO2022214904A1 (ja) 表示装置
WO2022162497A1 (ja) 半導体装置および電子機器
WO2022248962A1 (ja) 表示装置、表示モジュール、及び、電子機器