KR20230116807A - 표시 장치의 제작 방법 - Google Patents

표시 장치의 제작 방법 Download PDF

Info

Publication number
KR20230116807A
KR20230116807A KR1020237018620A KR20237018620A KR20230116807A KR 20230116807 A KR20230116807 A KR 20230116807A KR 1020237018620 A KR1020237018620 A KR 1020237018620A KR 20237018620 A KR20237018620 A KR 20237018620A KR 20230116807 A KR20230116807 A KR 20230116807A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
oxide
transistor
Prior art date
Application number
KR1020237018620A
Other languages
English (en)
Inventor
슌페이 야마자키
šœ페이 야마자키
신고 에구치
겐이치 오카자키
고지 구스노키
겐스케 요시즈미
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20230116807A publication Critical patent/KR20230116807A/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80522Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H05B33/28Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode of translucent electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19Tandem OLEDs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/38Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Abstract

신규 표시 장치의 제작 방법을 제공한다. 절연층 위에 양극을 형성하고, 양극 위에 EL층을 형성하고, EL층 위에 음극을 형성한다. 격벽을 제공하지 않고 양극, EL층, 및 음극 각각의 일부를 선택적으로 제거함으로써 복수의 발광 소자를 형성한다. 복수의 발광 소자를 덮어 투광성을 가지는 도전층을 형성한다. 복수의 발광 소자 각각의 음극은 도전층과 전기적으로 접속된다.

Description

표시 장치의 제작 방법
본 발명의 일 형태는 표시 장치의 제작 방법에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태가 속하는 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 그러므로 본 명세서에서 개시하는 본 발명의 일 형태가 속하는 기술분야의 더 구체적인 예로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 들 수 있다.
표시 장치로서 각 화소에 표시 소자를 구동하기 위한 트랜지스터를 가지는 액티브 매트릭스형 표시 장치가 알려져 있다. 예를 들어 표시 소자로서 액정 소자를 사용한 액티브 매트릭스형 액정 표시 장치("액정 디스플레이"라고도 함), 표시 소자로서 유기 EL 소자 등의 발광 소자를 사용한 액티브 매트릭스형 발광 표시 장치("유기 EL 디스플레이"라고도 함) 등이 알려져 있다.
유기 EL 디스플레이는 자발광형 표시 장치이기 때문에, 액정 디스플레이보다시야각이 넓으며 높은 응답성을 가진다. 또한 유기 EL 디스플레이는 백라이트가 불필요하기 때문에, 표시 장치의 경량화, 박형화, 저소비 전력화 등의 실현이 용이하고, 근년에 들어 활발히 연구되고 있다. 화소로서 기능하는 유기 EL 소자는 양극과 음극이 발광층을 개재(介在)하여 중첩되는 구성을 가진다. 또한 유기 EL 디스플레이에서는 인접하는 발광층의 전기적인 간섭을 방지하기 위하여, 인접하는 화소 사이에 격벽이 제공된다(특허문헌 1).
또한 발광층 등의 유기 EL층을 저분자 재료로 형성하는 경우에는, 메탈 마스크를 사용한 진공 증착법으로 수행하는 방법이 알려져 있다(특허문헌 2).
일본 공개특허공보 특개2014-123527호 일본 공개특허공보 특개2003-157973호
화소 사이에 제공되는 격벽("제방" 또는 "뱅크"라고도 함)은 표시 장치의 표시 품질을 향상시키는 효과 및 소비 전력을 저감시키는 효과 등을 가진다. 한편, 충분한 효과를 얻기 위해서는 일정한 격벽이 필요하기 때문에, 격벽의 점유 면적을 저감시키기 어렵고, 화소 개구율의 향상, 고정세화(高精細化), 및 소형화 등의 실현이 어려웠다.
또한 메탈 마스크는 레지스트 마스크보다 치수 정밀도가 낮기 때문에, 메탈 마스크를 사용한 발광층의 형성에서는 화소 개구율의 향상, 고정세화 등의 실현이 어려웠다. 또한 메탈 마스크는 증착원에서 생기는 열의 영향으로 인하여 변형되기 쉽다는 문제가 있었다.
본 발명의 일 형태는 표시 품질이 양호한 표시 장치 또는 반도체 장치 등을 제공하는 것을 과제의 하나로 한다. 또는 신뢰성이 높은 표시 장치 또는 반도체 장치 등을 제공하는 것을 과제의 하나로 한다. 또는 소비 전력이 낮은 표시 장치 또는 반도체 장치 등을 제공하는 것을 과제의 하나로 한다. 또는 가벼운 표시 장치 또는 반도체 장치 등을 제공하는 것을 과제의 하나로 한다. 또는 생산성이 높은 표시 장치 또는 반도체 장치 등을 제공하는 것을 과제의 하나로 한다. 또는 신규 표시 장치 또는 반도체 장치 등을 제공하는 것을 과제의 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 이외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 이외의 과제를 추출할 수 있다.
(1) 본 발명의 일 형태는 절연층 위에 양극을 형성하는 공정과, 양극 위에 EL층을 형성하는 공정과, EL층 위에 음극을 형성하는 공정과, 양극, EL층, 및 음극 각각의 일부를 선택적으로 제거하여 복수의 발광 소자를 형성하는 공정과, 복수의 발광 소자를 덮는 도전층을 형성하는 공정을 포함하고, 복수의 발광 소자 각각의 음극은 도전층과 전기적으로 접속되고, 도전층이 투광성을 가지는 표시 장치의 제작 방법이다.
(2) 본 발명의 다른 일 형태는 절연층 위에 양극을 형성하는 공정과, 양극 위에 EL층을 형성하는 공정과, EL층 위에 음극을 형성하는 공정과, 양극, EL층, 및 음극 각각의 일부를 선택적으로 제거하여 복수의 발광 소자를 형성하는 공정과, 복수의 발광 소자 위에 도전층을 형성하는 공정을 포함하고, 복수의 발광 소자의 적어도 일부에서, 인접하는 발광 소자 각각의 음극이 도전층과 전기적으로 접속되는 표시 장치의 제작 방법이다.
본 발명의 다른 일 형태는 (1) 또는 (2)에서 기판 위에 복수의 트랜지스터를 형성하는 공정과, 복수의 트랜지스터 위에 절연층을 형성하는 공정을 포함하고, 상기 절연층은 상기 절연층의 피형성면의 요철이 저감된 표면을 가지는 표시 장치의 제작 방법이다.
트랜지스터는 채널이 형성되는 반도체층에 산화물 반도체를 포함하는 것이 바람직하다. 산화물 반도체는 인듐 및 아연 중 적어도 한쪽을 포함하는 것이 바람직하다.
본 발명의 일 형태에 의하여 표시 품질이 양호한 표시 장치 또는 반도체 장치 등을 제공할 수 있다. 또는 신뢰성이 높은 표시 장치 또는 반도체 장치 등을 제공할 수 있다. 또는 소비 전력이 낮은 표시 장치 또는 반도체 장치 등을 제공할 수 있다. 또는 가벼운 표시 장치 또는 반도체 장치 등을 제공할 수 있다. 또는 생산성이 높은 표시 장치 또는 반도체 장치 등을 제공할 수 있다. 또는 신규 표시 장치 또는 반도체 장치 등을 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 가질 필요는 없다. 또한 이들 이외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 이외의 효과를 추출할 수 있다.
도 1의 (A) 내지 (C)는 표시 장치의 구성예를 설명하는 도면이다.
도 2의 (A) 내지 (C)는 제 1 소자 기판의 제작 방법예를 설명하는 도면이다.
도 3의 (A) 및 (B)는 제 1 소자 기판의 제작 방법예를 설명하는 도면이다.
도 4의 (A) 및 (B)는 제 1 소자 기판의 제작 방법예를 설명하는 도면이다.
도 5의 (A) 및 (B)는 제 1 소자 기판의 제작 방법예를 설명하는 도면이다.
도 6의 (A) 및 (B)는 제 1 소자 기판의 제작 방법예를 설명하는 도면이다.
도 7의 (A1), (A2), 및 (B)는 제 1 소자 기판의 제작 방법예를 설명하는 도면이다.
도 8의 (A) 및 (B)는 제 1 소자 기판의 제작 방법예를 설명하는 도면이다.
도 9의 (A) 및 (B)는 제 1 소자 기판의 변형예를 설명하는 도면이다.
도 10은 제 1 소자 기판의 변형예를 설명하는 도면이다.
도 11의 (A) 내지 (C)는 제 2 소자 기판의 제작 방법예를 설명하는 도면이다.
도 12는 표시 장치의 제작 방법예를 설명하는 도면이다.
도 13은 표시 장치의 변형예를 설명하는 도면이다.
도 14의 (A)는 결정 구조의 분류를 설명하는 도면이다. 도 14의 (B)는 CAAC-IGZO막의 XRD 스펙트럼을 설명하는 도면이다. 도 14의 (C)는 CAAC-IGZO막의 나노빔 전자 회절 패턴을 설명하는 도면이다.
도 15의 (A) 및 (B1) 내지 (B5)는 표시 장치의 구성예를 설명하는 도면이다.
도 16은 화소 회로의 구성예를 설명하는 도면이다.
도 17의 (A) 내지 (C)는 발광 소자의 구성예를 설명하는 도면이다.
도 18의 (A) 내지 (F)는 전자 기기의 일례를 나타낸 도면이다.
본 명세서 등에서 반도체 장치란, 반도체 특성을 이용한 장치이고, 반도체 소자(트랜지스터, 다이오드, 포토다이오드 등)를 포함하는 회로, 이 회로를 포함하는 장치 등을 말한다. 또한 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 말한다. 예를 들어 집적 회로, 집적 회로를 포함하는 칩, 패키지에 칩을 수납한 전자 부품은 반도체 장치의 일례이다. 또한 기억 장치, 표시 장치, 발광 장치, 조명 장치, 및 전자 기기 등은 그 자체가 반도체 장치인 경우나, 반도체 장치를 포함하는 경우가 있다.
또한 본 명세서 등에서 X와 Y가 접속된다고 기재되는 경우에는, X와 Y가 전기적으로 접속되는 경우와, X와 Y가 기능적으로 접속되는 경우와, X와 Y가 직접 접속되는 경우가 본 명세서 등에 개시되어 있는 것으로 한다. 따라서 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타낸 접속 관계에 한정되지 않고, 도면 또는 문장에 나타낸 접속 관계 이외의 것도 도면 또는 문장에 개시되어 있는 것으로 한다. X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
X와 Y가 전기적으로 접속되는 경우에는, 일례로서 X와 Y를 전기적으로 접속할 수 있는 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 디바이스, 발광 디바이스, 부하 등)가 X와 Y 사이에 하나 이상 접속될 수 있다. 또한 스위치는 온 상태와 오프 상태가 제어된다. 즉 스위치는 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어, 전류를 흘릴지 여부를 제어하는 기능을 가진다.
X와 Y가 기능적으로 접속되는 경우의 일례로서는, X와 Y를 기능적으로 접속할 수 있는 회로(예를 들어 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(디지털 아날로그 변환 회로, 아날로그 디지털 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 바꾸는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가 X와 Y 사이에 하나 이상 접속되는 경우를 들 수 있다. 또한 일례로서, X와 Y 사이에 다른 회로를 끼워도 X로부터 출력된 신호가 Y로 전달되는 경우에는, X와 Y는 기능적으로 접속되는 것으로 한다.
또한 X와 Y가 전기적으로 접속된다고 명시적으로 기재되는 경우에는, X와 Y가 전기적으로 접속되는 경우(즉 X와 Y 사이에 다른 소자 또는 다른 회로를 개재하여 접속되는 경우)와, X와 Y가 직접 접속되는 경우(즉 X와 Y 사이에 다른 소자 또는 다른 회로를 개재하지 않고 접속되는 경우)를 포함하는 것으로 한다.
또한 예를 들어 "X, Y, 트랜지스터의 소스(또는 제 1 단자 등), 및 드레인(또는 제 2 단자 등)은 서로 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y의 순서로 전기적으로 접속되어 있다"라고 표현할 수 있다. 또는 "트랜지스터의 소스(또는 제 1 단자 등)는 X에 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y에 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 순서대로 전기적으로 접속되어 있다"라고 표현할 수 있다. 또는 "X는 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 통하여 Y에 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 접속 순서로 제공되어 있다"라고 표현할 수 있다. 이들 예와 같은 표현 방법을 사용하여 회로 구성에서의 접속의 순서를 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다. 또한 이들 표현 방법은 일례이고, 이들 표현 방법에 한정되지 않는다. 여기서 X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
또한 회로도상 독립된 구성 요소들이 전기적으로 접속되는 것처럼 도시되어 있는 경우에도, 하나의 구성 요소가 복수의 구성 요소의 기능을 겸비하는 경우도 있다. 예를 들어, 배선의 일부가 전극으로서도 기능하는 경우에는, 하나의 도전막이 배선 및 전극 양쪽의 구성 요소의 기능을 겸비한다. 따라서 본 명세서에서의 전기적인 접속이란, 이와 같이 하나의 도전막이 복수의 구성 요소의 기능을 겸비하는 경우도 그 범주에 포함한다.
또한 본 명세서 등에서 "저항 소자"란, 예를 들어 0Ω보다 저항값이 높은 회로 소자, 배선 등으로 할 수 있다. 그러므로 본 명세서 등에서 "저항 소자"는 저항값을 가지는 배선, 소스와 드레인 간을 전류가 흐르는 트랜지스터, 다이오드, 코일 등을 포함하는 것으로 한다. 그러므로 "저항 소자"라는 용어는 "저항", "부하", "저항값을 가지는 영역" 등의 용어로 바꿔 말할 수 있고, 반대로 "저항", "부하", "저항값을 가지는 영역"이라는 용어는 "저항 소자" 등의 용어로 바꿔 말할 수 있다. 저항값은 예를 들어 바람직하게는 1mΩ 이상 10Ω 이하, 더 바람직하게는 5mΩ 이상 5Ω 이하, 더욱 바람직하게는 10mΩ 이상 1Ω 이하로 할 수 있다. 또한 예를 들어 1Ω 이상 1×109Ω 이하로 하여도 좋다.
또한 배선을 저항 소자로서 사용하는 경우, 상기 배선의 길이에 따라 저항값이 결정되는 경우가 있다. 또는 배선으로서 사용하는 도전체와는 상이한 저항률을 가지는 도전체를 저항 소자로서 사용하는 경우가 있다. 또는 저항값은 반도체에 불순물을 도핑함으로써 결정되는 경우가 있다.
또한 본 명세서 등에서 "용량 소자"는, 예를 들어 정전 용량이 0F보다 높은 회로 소자, 정전 용량이 0F보다 높은 배선의 영역, 기생 용량, 트랜지스터의 게이트 용량 등을 나타낸다. 그러므로 본 명세서 등에서 "용량 소자"는 한 쌍의 전극과, 상기 전극 사이에 포함되는 유전체를 포함하는 회로 소자뿐만 아니라, 배선과 배선 사이에 발생하는 기생 용량, 트랜지스터의 소스 및 드레인 중 한쪽과 게이트 사이에 발생하는 게이트 용량 등을 포함하는 것으로 한다. 또한 "용량 소자", "기생 용량", "게이트 용량" 등이라는 용어는 "용량" 등의 용어로 바꿔 말할 수 있고, 반대로 "용량"이라는 용어는 "용량 소자", "기생 용량", "게이트 용량" 등의 용어로 바꿔 말할 수 있다. 또한 "용량"의 "한 쌍의 전극"이라는 용어는 "한 쌍의 도전체", "한 쌍의 도전 영역", "한 쌍의 영역" 등으로 바꿔 말할 수 있다. 또한 정전 용량은 예를 들어 0.05fF 이상 10pF 이하로 할 수 있다. 또한 예를 들어 1pF 이상 10μF 이하로 하여도 좋다.
또한 본 명세서 등에서 트랜지스터는 게이트, 소스, 및 드레인이라고 불리는 3개의 단자를 가진다. 게이트는 트랜지스터의 도통 상태를 제어하는 제어 단자이다. 소스 또는 드레인으로서 기능하는 2개의 단자는 트랜지스터의 입출력 단자이다. 2개의 입출력 단자는 트랜지스터의 도전형(n채널형, p채널형) 및 트랜지스터의 3개의 단자에 공급되는 전위의 높낮이에 따라, 한쪽이 소스가 되고 다른 쪽이 드레인이 된다. 그러므로 본 명세서 등에서는, 소스 및 드레인이라는 용어는 서로 바꿔 말할 수 있는 것으로 한다. 또한 본 명세서 등에서는 트랜지스터의 접속 관계를 설명하는 경우, "소스 및 드레인 중 한쪽"(혹은 제 1 전극 또는 제 1 단자), "소스 및 드레인 중 다른 쪽"(혹은 제 2 전극 또는 제 2 단자)이라는 표기를 사용한다. 또한 트랜지스터의 구조에 따라서는 상술한 3개의 단자에 더하여 백 게이트를 포함하는 경우가 있다. 이 경우, 본 명세서 등에서 트랜지스터의 게이트 및 백 게이트 중 한쪽을 제 1 게이트라고 부르고, 트랜지스터의 게이트 및 백 게이트 중 다른 쪽을 제 2 게이트라고 부르는 경우가 있다. 또한 같은 트랜지스터에서 "게이트"와 "백 게이트"라는 용어는 서로 바꿀 수 있는 경우가 있다. 또한 트랜지스터가 3개 이상의 게이트를 포함하는 경우, 본 명세서 등에서는 각 게이트를 제 1 게이트, 제 2 게이트, 제 3 게이트 등이라고 부를 수 있다.
또한 본 명세서 등에서 "노드"는 회로 구성, 디바이스 구조 등에 따라 단자, 배선, 전극, 도전층, 도전체, 불순물 영역 등으로 바꿔 말할 수 있다. 또한 단자, 배선 등을 "노드"로 바꿔 말할 수 있다.
또한 본 명세서 등에서 "전압"과 "전위"는 적절히 바꿔 말할 수 있다. "전압"은 기준이 되는 전위와의 전위차를 말하고, 예를 들어 기준이 되는 전위를 그라운드 전위(접지 전위)로 하면, "전압"을 "전위"로 바꿔 말할 수 있다. 또한 그라운드 전위는 반드시 0V를 의미하는 것은 아니다. 또한 전위는 상대적인 것이고, 기준이 되는 전위가 변화됨으로써, 배선에 공급되는 전위, 회로 등에 인가되는 전위, 회로 등으로부터 출력되는 전위 등도 변화된다.
또한 본 명세서 등에서 "고레벨 전위("하이 레벨 전위", "H 전위", 또는 "H"라고도 함)", "저레벨 전위("로 레벨 전위", "L 전위", 또는 "L"이라고도 함)"라는 용어는 특정의 전위를 의미하는 것은 아니다. 예를 들어 2개의 배선의 양쪽이 "고레벨 전위를 공급하는 배선으로서 기능한다"라고 기재되는 경우, 양쪽의 배선이 공급하는 각 고레벨 전위는 서로 같지 않아도 된다. 또한 마찬가지로 2개의 배선의 양쪽이 "저레벨 전위를 공급하는 배선으로서 기능한다"라고 기재되는 경우, 양쪽의 배선이 공급하는 각 저레벨 전위는 서로 같지 않아도 된다.
"전류"란 전하의 이동 현상(전기 전도)을 말하고, 예를 들어 "양의 하전체(荷電體)의 전기 전도가 발생하고 있다"라는 기재는, "그 반대 방향으로 음의 하전체의 전기 전도가 발생하고 있다"라고 바꿔 말할 수 있다. 그러므로 본 명세서 등에서 "전류"란 별도의 설명이 없는 한, 캐리어의 이동에 따른 전하의 이동 현상(전기 전도)을 말하는 것으로 한다. 여기서 캐리어란 전자, 정공, 음이온, 양이온, 착이온 등이고, 전류가 흐르는 시스템(예를 들어 반도체, 금속, 전해액, 진공 중 등)에 따라 캐리어가 다르다. 또한 배선 등에서의 "전류의 방향"은 양의 캐리어가 이동하는 방향으로 하고, 양의 전류량이라고 기재한다. 바꿔 말하면 음의 캐리어가 이동하는 방향은 전류의 방향과 반대 방향이고, 음의 전류량으로 표현된다. 따라서 본 명세서 등에서 전류의 양과 음(또는 전류의 방향)에 대하여 언급하지 않는 경우, "소자(A)로부터 소자(B)로 전류가 흐른다" 등의 기재는 "소자(B)로부터 소자(A)로 전류가 흐른다" 등으로 환언할 수 있는 것으로 한다. 또한 "소자 A에 전류가 입력된다" 등의 기재는 "소자 A로부터 전류가 출력된다" 등으로 바꿔 말할 수 있는 것으로 한다.
또한 본 명세서 등에서 "제 1", "제 2", "제 3"이라는 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이다. 따라서 구성 요소의 수를 한정하는 것이 아니다. 또한 구성 요소의 순서를 한정하는 것이 아니다. 예를 들어 본 명세서 등의 실시형태 중 하나에서 "제 1"로 언급된 구성 요소가 다른 실시형태 또는 청구범위 등에서 "제 2"로 언급된 구성 요소가 될 수도 있다. 또한 예를 들어 본 명세서 등의 실시형태 중 하나에서 "제 1"로 언급된 구성 요소가 다른 실시형태 또는 청구범위 등에서 생략될 수도 있다.
또한 본 명세서 등에서, "위에", "아래에", "위쪽에", 또는 "아래쪽에" 등의 배치를 나타내는 말은, 구성 요소끼리의 위치 관계를 도면을 참조하여 설명하기 위하여 편의상 사용하고 있는 경우가 있다. 또한 구성 요소끼리의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화된다. 따라서 명세서 등에서 설명한 용어에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다. 예를 들어 "도전체의 상면에 위치하는 절연체"라는 표현은, 나타낸 도면의 방향을 180° 회전시킴으로써, "도전체의 하면에 위치하는 절연체"라고 바꿔 말할 수 있다.
또한 "위" 및 "아래"라는 용어는, 구성 요소의 위치 관계가 바로 위 또는 바로 아래이며 직접 접촉하는 것에 한정되지 않는다. 예를 들어 "절연층(A) 위의 전극(B)"이라는 표현이면, 절연층(A) 위에 전극(B)이 직접 접촉되어 형성될 필요는 없고, 절연층(A)과 전극(B) 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다.
또한 본 명세서 등에서 "막", "층" 등의 용어는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 변경할 수 있는 경우가 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 변경할 수 있는 경우가 있다. 또는 경우 또는 상황에 따라 "막", "층" 등의 용어를 사용하지 않고, 다른 용어로 교체할 수 있다. 예를 들어, "도전층" 또는 "도전막"이라는 용어를 "도전체"라는 용어로 변경할 수 있는 경우가 있다. 또는 예를 들어 "절연층", "절연막"이라는 용어를 "절연체"라는 용어로 변경할 수 있는 경우가 있다.
또한 본 명세서 등에서 "전극", "배선", "단자" 등의 용어는 이들 구성 요소를 기능적으로 한정하는 것이 아니다. 예를 들어 '전극'은 '배선'의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 "전극" 또는 "배선"이라는 용어는, 복수의 "전극" 또는 "배선"이 일체가 되어 형성되어 있는 경우 등도 포함한다. 또한 예를 들어 "단자"는 "배선" 또는 "전극"의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 "단자"라는 용어는 복수의 "전극", "배선", "단자" 등이 일체가 되어 형성되는 경우 등도 포함한다. 그러므로 예를 들어 "전극"은 "배선" 또는 "단자"의 일부가 될 수 있고, 또한 예를 들어 "단자"는 "배선" 또는 "전극"의 일부가 될 수 있다. 또한 "전극", "배선", "단자" 등의 용어는 경우에 따라 "영역" 등의 용어로 치환되는 경우가 있다.
또한 본 명세서 등에서 "배선", "신호선", "전원선" 등의 용어는 경우 또는 상황에 따라 서로 교체할 수 있다. 예를 들어 "배선"이라는 용어를 "신호선"이라는 용어로 변경할 수 있는 경우가 있다. 또한 예를 들어 "배선"이라는 용어를 "전원선" 등의 용어로 변경할 수 있는 경우가 있다. 또한 그 반대도 마찬가지로 "신호선", "전원선" 등의 용어를 "배선"이라는 용어로 변경할 수 있는 경우가 있다. "전원선" 등의 용어는 "신호선" 등의 용어로 변경할 수 있는 경우가 있다. 또한 그 반대도 마찬가지로 "신호선" 등의 용어는 "전원선" 등의 용어로 변경할 수 있는 경우가 있다. 또한 배선에 인가되어 있는 "전위"라는 용어를 경우 또는 상황에 따라 "신호" 등의 용어로 변경할 수 있는 경우가 있다. 또한 그 반대도 마찬가지로 "신호" 등의 용어는 "전위"라는 용어로 변경할 수 있는 경우가 있다.
본 명세서 등에서 반도체의 불순물이란, 예를 들어 반도체층을 구성하는 주성분 이외의 것을 말한다. 예를 들어 농도가 0.1atomic% 미만인 원소는 불순물이다. 불순물이 포함됨으로써, 예를 들어 반도체의 결함 준위 밀도가 높아지거나, 캐리어 이동도가 저하하거나, 결정성이 저하하는 것 등이 일어나는 경우가 있다. 반도체가 산화물 반도체인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어 1족 원소, 2족 원소, 13족 원소, 14족 원소, 15족 원소, 주성분 이외의 전이 금속 등이 있고, 특히 예를 들어 수소(물에도 포함됨), 리튬, 소듐, 실리콘, 붕소, 인, 탄소, 질소 등이 있다. 구체적으로는, 반도체가 실리콘층인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어 산소, 수소를 제외한 1족 원소, 2족 원소, 13족 원소, 15족 원소 등이 있다.
본 명세서 등에서 스위치란, 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 가지는 것을 말한다. 또는 스위치란, 전류를 흘리는 경로를 선택하고 전환하는 기능을 가지는 것을 말한다. 일례로서는, 전기적 스위치, 기계적 스위치 등을 사용할 수 있다. 즉 스위치는 전류를 제어할 수 있는 것이면 좋고, 특정의 것에 한정되지 않는다.
전기적 스위치의 일례로서는, 트랜지스터(예를 들어 바이폴라 트랜지스터, MOS 트랜지스터 등), 다이오드(예를 들어 PN 다이오드, PIN 다이오드, 쇼트키 다이오드, MIM(Metal Insulator Metal) 다이오드, MIS(Metal Insulator Semiconductor) 다이오드, 다이오드 접속의 트랜지스터 등), 또는 이들을 조합한 논리 회로 등이 있다. 또한 스위치로서 트랜지스터를 사용하는 경우, 트랜지스터의 "도통 상태"란, 트랜지스터의 소스 전극과 드레인 전극이 전기적으로 단락되어 있다고 간주할 수 있는 상태를 말한다. 또한 트랜지스터의 "비도통 상태"란 트랜지스터의 소스 전극과 드레인 전극이 전기적으로 차단되어 있다고 간주할 수 있는 상태를 말한다. 또한 트랜지스터를 단순히 스위치로서 동작시키는 경우에는, 트랜지스터의 극성(도전형)은 특별히 한정되지 않는다.
기계적인 스위치의 일례로서는 MEMS(Micro Electro Mechanical Systems) 기술을 사용한 스위치가 있다. 그 스위치는 기계적으로 동작시킬 수 있는 전극을 포함하고, 그 전극의 움직임에 따라 도통과 비도통을 제어하여 동작한다.
본 명세서에서 "평행"이란 2개의 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 말한다. 따라서 -5° 이상 5° 이하의 경우도 포함된다. 또한 "실질적으로 평행" 또는 "대략 평행"이란, 2개의 직선이 -30° 이상 30° 이하의 각도로 배치된 상태를 말한다. 또한 "수직"이란 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서 85° 이상 95° 이하의 경우도 포함된다. 또한 "실질적으로 수직" 또는 "대략 수직"이란, 2개의 직선이 60° 이상 120° 이하의 각도로 배치된 상태를 말한다.
본 명세서 등에서 금속 산화물(metal oxide)이란, 넓은 의미로의 금속의 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어 트랜지스터의 채널이 형성되는 반도체층에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 부르는 경우가 있다. 즉, 증폭 작용, 정류 작용, 및 스위칭 작용 중 적어도 하나를 가지는 트랜지스터의 채널이 형성되는 반도체층으로서 금속 산화물이 사용되고 있는 경우, 상기 금속 산화물을 금속 산화물 반도체(metal oxide semiconductor)라고 부를 수 있다. 또한 본 명세서 등에서, 채널이 형성되는 반도체층에 금속 산화물 또는 산화물 반도체를 포함하는 트랜지스터를 "OS 트랜지스터"라고 바꿔 말할 수 있다.
또한 본 명세서 등에서 각 실시형태에 기재된 구성은 다른 실시형태에 기재된 구성과 적절히 조합하여 본 발명의 일 형태로 할 수 있다. 또한 하나의 실시형태에 복수의 구성예가 기재되는 경우에는, 구성예를 서로 적절히 조합할 수 있다.
본 명세서에 기재되는 실시형태에 대해서는 도면을 참조하면서 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한 실시형태의 발명의 구성에서 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 이의 반복적인 설명은 생략하는 경우가 있다. 또한 도면을 이해하기 쉽게 하기 위하여, 사시도 또는 상면도 등에서 일부의 구성 요소를 생략한 경우가 있다.
또한 본 명세서의 도면에서 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 그 크기 또는 종횡비 등에 반드시 한정되는 것은 아니다. 또한 도면은 이상적인 예를 모식적으로 나타낸 것이고, 도면에 나타낸 형상 또는 값 등에 한정되지 않는다. 예를 들어 노이즈로 인한 신호, 전압, 또는 전류의 편차, 혹은 타이밍의 어긋남으로 인한 신호, 전압, 또는 전류의 편차 등을 포함할 수 있다.
본 명세서 등에서, 복수의 요소에 같은 부호를 사용하는 경우, 특히 이들을 구별할 필요가 있을 때에는 부호에 "A", "a", "_1", "[i]", "[m,n]" 등의 식별용 문자를 부기하여 기재하는 경우가 있다. 예를 들어 복수의 착색층(131) 중 하나를 착색층(131R)이라고 기재하고, 다른 하나를 착색층(131G)이라고 기재하는 경우가 있다.
본 명세서 등에서, 메탈 마스크 또는 FMM(파인 메탈 마스크, 고정세 메탈 마스크)을 사용하여 제작되는 디바이스를 MM(메탈 마스크) 구조의 디바이스라고 부르는 경우가 있다. 또한 본 명세서 등에서, 메탈 마스크 또는 FMM을 사용하지 않고 제작되는 디바이스를 MML(메탈 마스크리스) 구조의 디바이스라고 부르는 경우가 있다.
(실시형태 1)
본 발명의 일 형태의 표시 장치(100)에 대하여 도면을 사용하여 설명한다.
<<구성예>>
도 1의 (A)는 표시 장치(100)의 사시 개략도이다. 표시 장치(100)는 기판(111)과 기판(121)이 접합된 구성을 가진다. 표시 장치(100)는 표시 영역(235), 주변 회로 영역(232), 주변 회로 영역(233) 등을 가진다. 도 1에서는 표시 장치(100)에 FPC(124)가 실장되어 있는 예를 나타내었다. 그러므로 도 1의 (A)에 나타낸 구성은 표시 장치(100) 및 FPC(124)를 가지는 표시 모듈이라고도 할 수 있다.
주변 회로 영역(232) 및 주변 회로 영역(233)에는 표시 영역(235)에 신호를 공급하기 위한 회로가 포함된다. 주변 회로 영역(232) 및 주변 회로 영역(233)에 포함되는 회로의 총칭을 "주변 구동 회로"라고 하는 경우가 있다. 주변 구동 회로에 포함되는 회로로서는 예를 들어 주사선 구동 회로 및 신호선 구동 회로 등이 있다.
주변 구동 회로의 일부 또는 전부를 IC(집적 회로)에 실장하여도 좋다. 예를 들어 주변 구동 회로의 일부 또는 전부가 포함되는 IC를 COG(Chip On Glass) 방식 또는 COF(Chip on Film) 방식 등에 의하여 기판(111)에 제공하여도 좋다. 또한 IC를 COF 방식 등에 의하여 FPC(124)에 실장하여도 좋다.
표시 영역(235), 주변 회로 영역(232), 및 주변 회로 영역(233)에 공급되는 신호 및 전력은 FPC(124)를 통하여 외부로부터 입력된다.
또한 도 1의 (A)에서는 표시 영역(235)의 일부의 확대도를 부기하였다. 표시 영역(235)에는 복수의 화소(240)가 매트릭스상으로 배치되어 있다. 화소(240)는 화소(230R), 화소(230G), 및 화소(230B)를 가진다. 또한 본 명세서 등에서, 화소(230R), 화소(230G), 및 화소(230B)에 공통되는 사항을 설명하는 경우, 또는 3종류의 화소를 구별할 필요가 없는 경우, 단순히 "화소(230)"라고 나타내는 경우가 있다.
[단면 구성예]
도 1의 (B)는 도 1의 (A)에 일점쇄선 A1-A2로 나타낸 부분의 단면도이다. 도 1의 (B)에서는 표시 영역(235)의 일부, 주변 회로 영역(233)의 일부, 및 FPC(124)를 포함하는 영역의 일부의 단면을 나타내었다.
화소(230R), 화소(230G), 및 화소(230B)는 각각이 표시 소자로서 발광 소자(170)를 가진다. 발광 소자(170)는 양극으로서 기능하는 전극(171), EL층(172), 음극으로서 기능하는 전극(173)을 가진다.
또한 화소(230R), 화소(230G), 및 화소(230B)는 각각이 표시 소자를 구동하기 위한 트랜지스터(251)를 가진다. 또한 주변 회로 영역(232) 및 주변 회로 영역(233)은 복수의 트랜지스터를 가진다. 도 1의 (B)에서는 주변 회로 영역(233)에 포함되는 트랜지스터의 일례로서 트랜지스터(252)를 나타내었다.
표시 장치(100)는 기판(111)과 기판(121) 사이에 트랜지스터(251), 트랜지스터(252), 발광 소자(170), 착색층(131)(착색층(131R), 착색층(131G), 및 착색층131B)), 차광층(132) 등을 가진다. 기판(111)과 기판(121)은 접착층(142)을 개재하여 접착되어 있다.
접착층(142)으로서는 자외선 경화형 등의 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제 등의 각종 경화형 접착제를 사용할 수 있다. 이들 접착제로서는 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐뷰티랄) 수지, EVA(에틸렌바이닐아세테이트) 수지 등을 들 수 있다. 특히 에폭시 수지 등의 투습성이 낮은 재료가 바람직하다. 또한 2액 혼합형 수지를 사용하여도 좋다. 또한 접착 시트 등을 사용하여도 좋다.
기판(121)에는 절연층(122), 착색층(131), 차광층(132), 및 절연층(133) 등이 제공되어 있다. 절연층(133)은 평탄화층으로서의 기능을 가져도 좋다. 또한 "평탄화층"이란 피형성면의 요철이 저감된 표면을 가지는 층을 가리킨다.
도 1의 (C)에 트랜지스터(252)의 확대도를 나타내었다. 또한 트랜지스터(251)도 트랜지스터(252)와 같은 구조로 할 수 있다.
트랜지스터(252)는 전극(221), 반도체층(231), 전극(224a), 전극(224b), 및 전극(226)을 가진다. 전극(221)은 절연층(113) 위에 제공되고, 전극(221)을 덮어 절연층(211)이 제공되어 있다. 절연층(211) 위에 반도체층(231)이 제공되어 있다. 절연층(211) 위에 전극(224a) 및 전극(224b)이 제공되고, 전극(224a)은 반도체층(231)의 일부와 접하는 영역을 가지고, 전극(224b)은 반도체층(231)의 다른 일부와 접하는 영역을 가진다. 전극(224a) 및 전극(224b) 중 한쪽은 소스 전극으로서 기능할 수 있다. 전극(224a) 및 전극(224b) 중 다른 쪽은 드레인 전극으로서 기능할 수 있다.
또한 전극(224a), 전극(224b), 반도체층(231)을 덮어 절연층(210)이 제공되어 있다. 절연층(210) 위에 전극(226)이 제공되어 있다. 전극(226)은 반도체층(231)과 중첩되는 영역을 가진다. 전극(226)을 덮어 절연층(213)이 제공되어 있다.
도 1의 (B)에서는 트랜지스터(251) 및 트랜지스터(252)로서 보텀 게이트형의 트랜지스터를 나타내었다. 트랜지스터(251)는 발광 소자(170)에 흐르는 전류를 제어하는 트랜지스터(구동 트랜지스터라고도 함)이다.
또한 절연층(213) 위에 절연층(114)이 제공되어 있다. 절연층(114)은 평탄화층으로서의 기능을 가진다. 트랜지스터(251) 및 트랜지스터(252)는 절연층(213) 및 절연층(114)으로 덮여 있다. 트랜지스터를 덮는 절연층의 수는 한정되지 않고 단층이어도 좋고 2층 이상이어도 좋다.
각 트랜지스터를 덮는 절연층 중 적어도 하나의 층에 물 및 수소 등의 불순물이 확산되기 어려운 재료를 사용하는 것이 바람직하다. 이에 의하여, 절연층을 배리어막으로서 기능시킬 수 있다. 이러한 구성으로 함으로써, 트랜지스터에 대하여 외부로부터 불순물이 확산되는 것을 효과적으로 억제할 수 있게 되어, 신뢰성이 높은 표시 장치를 실현할 수 있다.
화소(230)에서 전극(171)은 절연층(114) 위에 제공되어 있다. 전극(171)은 절연층(114)에 제공된 개구부에서 트랜지스터(251)의 소스 및 드레인 중 한쪽에 전기적으로 접속되어 있다.
또한 전극(171) 위에 EL층(172)이 제공되고, EL층(172) 위에 전극(173)이 제공되어 있다. 전극(173)은 EL층(172)을 개재하여 전극(171)과 서로 중첩되는 영역을 가진다.
발광 소자(170)는 절연층(115) 및 절연층(116)으로 덮여 있다. 절연층(116)은 평탄화층으로서의 기능을 가진다.
절연층(116) 위에 도전층(118)이 제공되어 있다. 도전층(118)은 절연층(115) 및 절연층(116)에 매립되도록 제공된 전극(117)을 통하여 전극(173)과 전기적으로 접속된다. 도전층(118)은 복수의 전극(173)과 전기적으로 접속되고, 공통 전극으로서 기능한다.
또한 도 1의 (B)에 나타낸 표시 장치(100)에서는 배선(125), 전극(228), 및 전극(229)이 제공되어 있다. 배선(125) 및 전극(228)은 절연층(211) 위에 제공되어 있다. 또한 전극(229)은 절연층(210)에 제공된, 전극(228)과 중첩되는 개구부에서 전극(228)과 전기적으로 접속되어 있다. 배선(125) 및 전극(228)은 전극(224a) 및 전극(224b)과 같은 공정에서 동시에 형성할 수 있다. 전극(229)은 전극(226)과 같은 공정에서 동시에 형성할 수 있다.
또한 FPC(124)는 접속층(138)을 통하여 전극(229)과 전기적으로 접속되어 있다. 전극(229)은 주변 구동 회로와 전기적으로 접속된다.
접속층(138)으로서는, 이방성 도전 필름(ACF: Anisotropic Conductive Film), 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용할 수 있다.
발광 소자(170)는 예를 들어 톱 이미션형 발광 소자이다. 발광 소자(170)는 절연층(114) 측으로부터 양극으로서 기능하는 전극(171), EL층(172), 및 음극으로서 기능하는 전극(173)이 이 순서대로 적층된 적층 구조를 가진다.
발광 소자(170)가 톱 이미션형 발광 소자인 경우, 전극(171)은 가시광을 반사하는 기능을 가지고, 전극(173)은 가시광을 투과시키는 기능을 가진다. 또한 도전층(118)도 가시광을 투과시키는 기능을 가진다.
EL층(172)은 적어도 발광층을 가진다. 또한 EL층(172)은 발광층 이외의 층으로서 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 정공 블록 재료, 전자 주입성이 높은 물질, 전자 수송성이 높은 물질, 전자 블록 재료, 또는 양극성 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 포함하는 층을 가져도 좋다.
발광 소자(170)의 발광색은 EL층(172)을 구성하는 재료에 따라 백색, 적색, 녹색, 청색, 시안, 마젠타, 또는 황색 등으로 할 수 있다.
컬러 표시를 실현하는 방법으로서는, 발광색이 백색인 발광 소자(170)와 착색층을 조합하는 방법과, 화소마다 발광색이 다른 발광 소자(170)를 제공하는 방법이 있다. 전자의 방법은 후자의 방법보다 생산성이 높다. 한편, 후자의 방법에서는 화소마다 EL층(172)을 따로따로 형성할 필요가 있기 때문에, 전자의 방법보다 생산성이 떨어진다. 다만 후자의 방법은 전자의 방법보다 색 순도가 높은 발광색을 얻을 수 있다. 후자의 방법에 더하여 발광 소자(170)에 마이크로캐비티 구조를 부여함으로써 색 순도를 더 높일 수 있다.
EL층(172)에는 저분자계 화합물 및 고분자계 화합물 중 어느 것을 사용할 수도 있고, 무기 화합물을 포함하여도 좋다. EL층(172)을 구성하는 층은 각각 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.
EL층(172)은 퀀텀닷(quantum dot) 등의 무기 화합물을 가져도 좋다. 예를 들어 퀀텀닷을 발광층에 사용함으로써, 발광 재료로서 기능시킬 수도 있다.
본 실시형태에서는 발광색이 백색인 발광 소자(170)를 사용한다. 발광 소자(170)가 발하는 광(175)은 착색층(131)을 통하여 기판(121) 측으로 사출된다. 착색층(131)을 구성하는 재료에 의하여, 착색층(131)을 투과한 광(175)의 파장 영역이 변화된다. 즉 광(175)이 착색층(131)을 투과하게 함으로써 광(175)을 적색, 녹색, 청색, 시안, 마젠타, 또는 황색 등의 색상으로 변화시킬 수 있다.
본 실시형태에서는 착색층(131R)을 투과하여 색상이 변화된 광(175R)이 화소(230R)로부터 사출된다. 또한 착색층(131G)을 투과하여 색상이 변화된 광(175G)이 화소(230G)로부터 사출된다. 또한 착색층(131B)을 투과하여 색상이 변화된 광(175B)이 화소(230B)로부터 사출된다.
화소에 따라 제어하는 광의 색상을 바꿈으로써, 컬러 표시를 실현할 수 있다. 컬러 표시를 실현하기 위하여 발광 소자(170)의 발광색과 조합하는 착색층의 색은 적색, 녹색, 청색의 조합뿐만 아니라 황색, 시안, 마젠타의 조합이어도 좋다. 조합하는 착색층의 색은 목적 또는 용도 등에 따라 적절히 설정하면 좋다.
[기판]
기판(111) 및 기판(121)에 사용하는 재료는 특별히 제한되지 않는다. 목적에 따라, 투광성의 유무 및 가열 처리에 견딜 수 있을 정도의 내열성 등을 감안하여 결정하면 좋다. 예를 들어, 바륨보로실리케이트 유리 및 알루미노보로실리케이트 유리 등의 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판 등을 사용할 수 있다. 또한 반도체 기판, 가요성 기판(플렉시블 기판), 접합 필름, 기재 필름 등을 사용하여도 좋다.
반도체 기판으로서는, 예를 들어, 실리콘 또는 저마늄 등을 재료로 한 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 또는 산화 갈륨을 재료로 한 화합물 반도체 기판 등이 있다. 또한 반도체 기판은, 단결정 반도체이어도 좋고, 다결정 반도체이어도 좋다.
또한 표시 장치(100)의 가요성을 높이기 위하여, 기판(111) 및 기판(121)에는 가요성 기판(플렉시블 기판), 접합 필름, 기재 필름 등을 사용하여도 좋다.
가요성 기판, 접합 필름, 기재 필름 등의 재료로서는, 예를 들어, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로나이트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에터설폰(PES) 수지, 폴리아마이드 수지(나일론, 아라미드 등), 폴리실록산 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리우레탄 수지, 폴리염화바이닐 수지, 폴리염화바이닐리덴 수지, 폴리프로필렌 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, ABS 수지, 셀룰로스 나노 섬유 등을 사용할 수 있다.
기판에 상기 재료를 사용함으로써, 가벼운 표시 장치를 제공할 수 있다. 또한 기판에 상기 재료를 사용함으로써, 충격에 강한 표시 장치를 제공할 수 있다. 또한 기판에 상기 재료를 사용함으로써, 파손되기 어려운 표시 장치를 제공할 수 있다.
기판(111) 및 기판(121)에 사용하는 가요성 기판은 선팽창률이 낮을수록 환경으로 인한 변형이 억제되어 바람직하다. 기판(111) 및 기판(121)에 사용하는 가요성 기판은, 예를 들어 선팽창률이 1×10-3/K 이하, 5×10-5/K 이하, 또는 1×10-5/K 이하인 재질을 사용하면 좋다. 특히 아라미드는 선팽창률이 낮기 때문에 가요성 기판으로서 적합하다.
[도전층]
트랜지스터의 게이트, 소스, 및 드레인 이외에, 표시 장치를 구성하는 각종 배선 및 전극 등의 도전층에 사용할 수 있는 도전성 재료로서는, 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄(Hf), 바나듐(V), 나이오븀(Nb), 망가니즈, 마그네슘, 지르코늄, 베릴륨 등에서 선택된 금속 원소, 상술한 금속 원소를 성분으로 하는 합금, 또는 상술한 금속 원소를 조합한 합금 등을 사용할 수 있다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는 반도체, 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다. 도전성 재료의 형성 방법은 특별히 한정되지 않고, 증착법, CVD법, 스퍼터링법, 스핀 코팅법 등의 각종 형성 방법을 사용할 수 있다.
또한 도전층에 사용할 수 있는 도전성 재료로서, 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등 산소를 가지는 도전성 재료를 사용할 수도 있다. 또한 질화 타이타늄, 질화 탄탈럼, 질화 텅스텐 등 질소를 포함하는 도전성 재료를 사용할 수도 있다. 또한 도전층을, 산소를 가지는 도전성 재료, 질소를 포함하는 도전성 재료, 상술한 금속 원소를 포함하는 재료를 적절히 조합한 적층 구조로 할 수도 있다.
도전층에 사용할 수 있는 도전성 재료는 단층 구조이어도 좋고 2층 이상의 적층 구조이어도 좋다. 예를 들어, 실리콘을 포함하는 알루미늄층의 단층 구조, 알루미늄층 위에 타이타늄층을 적층하는 2층 구조, 질화 타이타늄층 위에 타이타늄층을 적층하는 2층 구조, 질화 타이타늄층 위에 텅스텐층을 적층하는 2층 구조, 질화 탄탈럼층 위에 텅스텐층을 적층하는 2층 구조, 타이타늄층과, 그 타이타늄층 위에 알루미늄층을 적층하고, 또한 그 위에 타이타늄층을 형성하는 3층 구조 등이 있다. 또한 도전성 재료로서, 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐에서 선택된 하나 또는 복수의 원소를 포함하는 알루미늄 합금을 사용하여도 좋다.
발광 소자(170)가 톱 이미션형 발광 소자인 경우, 전극(171)은 EL층(172)이 발하는 광을 효율적으로 반사하는 도전성 재료를 사용하여 형성하는 것이 바람직하다. 또한 전극(171)의 구성은 단층에 한정되지 않고, 복수 층의 적층 구조로 하여도 좋다. 예를 들어, 전극(171)을 양극으로서 사용하는 경우, EL층(172)과 접하는 층을 인듐 주석 산화물 등의 투광성을 가지는 층으로 하고, 그 층에 접하여 반사율이 높은 층(알루미늄, 알루미늄을 포함하는 합금, 또는 은 등)을 제공하여도 좋다.
가시광을 반사하는 도전성 재료로서는 예를 들어 알루미늄, 금, 백금, 은, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 또는 팔라듐 등의 금속 재료, 또는 이들 금속 재료를 포함하는 합금을 사용할 수 있다. 또한 상기 금속 재료 및/또는 합금에 란타넘, 네오디뮴, 또는 저마늄 등이 첨가되어 있어도 좋다. 또한 알루미늄과 타이타늄의 합금, 알루미늄과 니켈의 합금, 알루미늄과 네오디뮴의 합금 등의 알루미늄을 포함하는 합금(알루미늄 합금), 은과 구리의 합금, 은과 팔라듐과 구리의 합금, 은과 마그네슘의 합금 등 은을 포함하는 합금을 사용하여 형성할 수 있다. 은과 구리를 포함하는 합금은 내열성이 높기 때문에 바람직하다. 또한 금속막 또는 합금막과 금속 산화물막을 적층하여도 좋다. 예를 들어 알루미늄 합금막에 접하도록 금속막 또는 금속 산화물막을 적층함으로써 알루미늄 합금막의 산화를 억제할 수 있다. 금속막, 금속 산화물막의 다른 예로서는 타이타늄, 산화 타이타늄 등을 들 수 있다. 또한 상술한 바와 같이 투광성을 가지는 도전막과 금속 재료로 이루어지는 막을 적층하여도 좋다. 예를 들어 은과 인듐 주석 산화물의 적층막, 은과 마그네슘의 합금과 인듐 주석 산화물(ITO: Indium Tin Oxide)의 적층막 등을 사용할 수 있다.
또한 발광 소자(170)를 보텀 이미션 구조(하면 사출 구조)의 발광 소자로 하는 경우에는, 전극(171)에 가시광을 투과시키는 도전성 재료를 사용하고, 전극(173)에 가시광을 반사하는 도전성 재료를 사용하면 좋다. 또는 발광 소자(170)를 듀얼 이미션 구조(양면 사출 구조)의 표시 장치로 하는 경우에는, 전극(171) 및 전극(173) 모두에 가시광을 투과시키는 도전성 재료를 사용하면 좋다.
또한 투광성을 가지는 도전성 재료로서는, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨을 첨가한 산화 아연 등의 도전성 산화물, 또는 그래핀을 사용할 수 있다. 또는 투광성을 가지는 도전성 재료로서는 산화물 도전체를 적용할 수도 있다. 또는 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 또는 타이타늄 등의 금속 재료, 상기 금속 재료를 포함하는 합금 재료를 사용할 수 있다. 또는 상기 금속 재료의 질화물(예를 들어 질화 타이타늄) 등을 사용하여도 좋다. 또한 금속 재료, 합금 재료(또는 이들의 질화물)를 사용하는 경우에는 투광성을 가질 정도로 얇게 하면 좋다. 또한 상기 재료의 적층막을 도전층으로서 사용할 수 있다. 예를 들어 은과 마그네슘의 합금과, 인듐 주석 산화물의 적층막 등을 사용하면 도전성을 높일 수 있기 때문에 바람직하다. 이들은 표시 장치를 구성하는 각종 배선 및 전극 등의 도전층, 및 표시 소자가 가지는 도전층(화소 전극 또는 공통 전극으로서 기능하는 도전층)에도 사용할 수 있다.
여기서 금속 산화물의 한 종류인 산화물 도전체에 대하여 설명한다. 본 명세서 등에서 산화물 도전체를 OC(Oxide Conductor)라고 불러도 좋다. 산화물 도전체로서는 예를 들어 금속 산화물에 산소 결손을 형성하고, 상기 산소 결손에 수소를 첨가하면 전도대 근방에 도너 준위가 형성된다. 이 결과 금속 산화물은 도전성이 높아져 도전체가 된다. 도전체가 된 금속 산화물을 산화물 도전체라고 할 수 있다. 일반적으로, 산화물 반도체는 에너지 갭이 크기 때문에 가시광에 대하여 투광성을 가진다. 한편, 산화물 도전체는 전도대 근방에 도너 준위를 가지는 금속 산화물이다. 따라서 산화물 도전체는 도너 준위에 의한 흡수의 영향이 작고, 가시광에 대하여 산화물 반도체와 동등한 투광성을 가진다.
[절연층]
각 절연층은, 질화 알루미늄, 산화 알루미늄, 질화산화 알루미늄, 산화질화 알루미늄, 산화 마그네슘, 질화 실리콘, 산화 실리콘, 질화산화 실리콘, 산화질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 산화 탄탈럼, 알루미늄 실리케이트 등에서 선택된 재료를 단층으로 또는 적층하여 사용한다. 또한 산화물 재료, 질화물 재료, 산화질화물 재료, 질화산화물 재료 중 복수의 재료를 혼합한 재료를 사용하여도 좋다.
또한 본 명세서 중에서, 질화산화물이란, 산소보다 질소의 함유량이 많은 화합물을 말한다. 또한 산화질화물이란, 질소보다 산소의 함유량이 많은 화합물을 말한다. 또한 각 원소의 함유량은 예를 들어 러더퍼드 후방 산란법(RBS: Rutherford Backscattering Spectrometry) 등을 사용하여 측정할 수 있다.
특히 절연층(113) 및 절연층(213)은, 불순물이 투과하기 어려운 절연성 재료를 사용하여 형성하는 것이 바람직하다. 예를 들어, 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함하는 절연 재료를 단층으로 또는 적층으로 사용하면 좋다. 불순물이 투과하기 어려운 절연성 재료의 일례로서, 산화 알루미늄, 질화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 산화 탄탈럼, 질화 실리콘 등을 들 수 있다.
절연층(113)에 불순물이 투과하기 어려운 절연성 재료를 사용함으로써, 기판(111) 측으로부터의 불순물의 확산을 억제하여, 트랜지스터의 신뢰성을 높일 수 있다. 절연층(213)에 불순물이 투과하기 어려운 절연성 재료를 사용함으로써, 절연층(114) 측으로부터의 불순물의 확산을 억제하여, 트랜지스터의 신뢰성을 높일 수 있다.
또한 평탄화층으로서 기능할 수 있는 절연층으로서는, 폴리이미드, 아크릴 수지, 벤조사이클로뷰텐계 수지, 폴리아마이드, 에폭시 수지 등의, 내열성을 가지는 유기 재료를 사용할 수 있다. 또한 상기 유기 재료 외에 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인보론 유리) 등을 사용할 수 있다. 또한 이들 재료로 형성되는 절연층을 복수로 적층하여도 좋다.
또한 실록산계 수지란 실록산계 재료를 출발 재료로 하여 형성된 Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산계 수지는 치환기로서 유기기(예를 들어 알킬기 또는 아릴기), 또는 플루오로기를 사용하여도 좋다. 또한 유기기는 플루오로기를 가져도 좋다.
또한 절연층 등의 표면에 화학 기계 연마(CMP: Chemical Mechanical Polishing) 처리를 수행하여도 좋다. CMP 처리를 수행함으로써, 시료 표면의 요철을 저감하여, 추후에 형성되는 절연층 및 도전층의 피복성을 높일 수 있다.
[착색층]
착색층에 사용할 수 있는 재료로서는 금속 재료, 수지 재료, 안료 또는 염료가 포함된 수지 재료 등을 들 수 있다.
[차광층]
차광층에 사용할 수 있는 재료로서는, 카본 블랙, 타이타늄 블랙, 금속, 금속 산화물, 복수의 금속 산화물의 고용체를 포함하는 복합 산화물 등을 들 수 있다. 차광층은 수지 재료를 포함하는 막이어도 좋고, 금속 등의 무기 재료의 박막이어도 좋다. 또한 차광층에 착색층의 재료를 포함하는 막의 적층막을 사용할 수도 있다. 예를 들어 어떤 색의 광을 투과시키는 착색층에 사용하는 재료를 포함하는 막과, 다른 색의 광을 투과시키는 착색층에 사용하는 재료를 포함하는 막의 적층 구조를 사용할 수 있다. 착색층과 차광층의 재료를 공통화함으로써, 장치를 공통화할 수 있을 뿐만 아니라 공정도 간략화할 수 있어 바람직하다.
[트랜지스터에 대하여]
본 발명의 일 형태에서, 표시 장치가 가지는 트랜지스터의 구조는 특별히 한정되지 않는다. 예를 들어 플레이너형 트랜지스터로 하여도 좋고, 스태거형 트랜지스터로 하여도 좋다. 또한 톱 게이트 구조 및 보텀 게이트 구조 중 어느 쪽의 트랜지스터 구조로 하여도 좋다. 또는 채널 상하에 게이트 전극이 제공되어도 좋다.
주변 구동 회로가 가지는 트랜지스터와 화소 회로가 가지는 트랜지스터는 같은 구조를 가져도 좋고 상이한 구조를 가져도 좋다. 주변 구동 회로가 가지는 트랜지스터는 모두 같은 구조를 가져도 좋고, 2종류 이상의 구조가 조합되어 사용되어도 좋다. 마찬가지로 화소 회로가 가지는 트랜지스터는 모두 같은 구조를 가져도 좋고, 2종류 이상의 구조가 조합되어 사용되어도 좋다.
또한 채널의 상하에 제공된 게이트 전극 중 한쪽을 "게이트 전극"이라고 하는 경우, 다른 쪽을 "백 게이트 전극"이라고 한다. 또한 채널의 상하에 제공된 게이트 전극 중 한쪽을 "게이트"라고 하는 경우, 다른 쪽을 "백 게이트"라고 한다. 또한 게이트 전극을 "프런트 게이트 전극"이라고 하는 경우가 있다. 마찬가지로, 게이트를 "프런트 게이트"라고 하는 경우가 있다.
예를 들어 트랜지스터(252)가 가지는 전극(221)은 게이트 전극으로서 기능할 수 있다. 또한 트랜지스터(252)가 가지는 전극(226)은 백 게이트 전극으로서 기능할 수 있다. 따라서 절연층(210) 및 절연층(211)은 모두 게이트 절연층으로서 기능할 수 있다.
게이트 전극과 백 게이트 전극을 제공함으로써, 트랜지스터의 반도체층을 게이트 전극으로부터 생기는 전계와 백 게이트 전극으로부터 생기는 전계로 전기적으로 둘러쌀 수 있다. 게이트 전극 및 백 게이트 전극에서 생기는 전계로, 채널이 형성되는 반도체층을 전기적으로 둘러싸는 트랜지스터의 구조를 Surrounded channel(S-channel) 구조라고 부를 수 있다.
백 게이트 전극은 게이트 전극과 같은 식으로 기능할 수 있다. 백 게이트 전극의 전위는, 게이트 전극과 같은 전위로 하여도 좋고, 접지 전위 또는 임의의 전위로 하여도 좋다. 또한 백 게이트 전극의 전위를 게이트 전극과 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터의 문턱 전압을 변화시킬 수 있다.
게이트 전극과 백 게이트 전극을 제공함으로써, 거기에 더하여 양쪽 모두를 같은 전위로 함으로써, 반도체층에서 캐리어가 흐르는 영역이 막 두께 방향에서 더 커지기 때문에, 캐리어의 이동량이 증가된다. 이 결과, 트랜지스터의 온 전류가 커짐과 함께, 전계 효과 이동도가 높아진다.
따라서 트랜지스터를 점유 면적에 대하여 큰 온 전류를 가지는 트랜지스터로 할 수 있다. 즉 요구되는 온 전류에 대하여 트랜지스터의 점유 면적을 작게 할 수 있다. 따라서 집적도가 높은 반도체 장치를 실현할 수 있다.
또한 표시 장치에 온 전류가 큰 트랜지스터를 사용함으로써, 표시 장치를 대형화 또는 고정세화하였을 때 배선 수가 늘어나도, 각 배선에서의 신호 지연을 저감할 수 있고, 표시 품질의 저하를 억제할 수 있다.
또한 게이트 전극과 백 게이트 전극은 도전층으로 형성되기 때문에, 트랜지스터의 외부에서 발생하는 전계가 채널이 형성되는 반도체층에 작용하지 않도록 하는 기능(특히, 정전기 등에 대한 전계 차폐 기능)을 가진다. 또한 평면에서 보았을 때, 백 게이트 전극을 반도체층보다 크게 형성하고, 백 게이트 전극으로 반도체층을 덮음으로써, 전계 차폐 기능을 높일 수 있다.
게이트 전극과 백 게이트 전극은 각각 외부로부터의 전계를 차폐하는 기능을 가지기 때문에, 트랜지스터의 위쪽 및 아래쪽에 발생하는 하전(荷電) 입자 등의 전하가 반도체층의 채널 형성 영역에 영향을 미치지 않는다. 이 결과, 스트레스 시험(예를 들어, 게이트에 음의 전압을 인가하는 NGBT(Negative Gate Bias-Temperature) 스트레스 시험("NBT" 또는 "NBTS"라고도 함)의 열화가 억제된다. 또한 게이트 전극과 백 게이트 전극은 드레인 전극에서 생기는 전계가 반도체층에 작용되지 않도록 차단할 수 있다. 따라서, 드레인 전압의 변동에 기인하는 온 전류의 상승 전압의 변동을 억제할 수 있다. 또한 이 효과는 게이트 전극 및 백 게이트 전극에 전위가 공급되는 경우에 현저하게 나타난다.
또한 백 게이트 전극을 가지는 트랜지스터는, 게이트에 양의 전하를 인가하는 PGBT(Positive Gate Bias-Temperature) 스트레스 시험("PBT" 또는 "PBTS"라고도 함) 전후에서의 문턱 전압의 변동도 백 게이트 전극을 가지지 않는 트랜지스터보다 작다.
또한 NGBT 및 PGBT 등의 BT 스트레스 시험은 가속 시험의 일종이며, 장기간의 사용으로 인하여 일어나는 트랜지스터의 특성 변화(시간에 따른 변화)를 단시간에 평가할 수 있다. 특히 BT 스트레스 시험 전후에서의 트랜지스터의 문턱 전압의 변동량은 신뢰성을 조사하기 위한 중요한 지표가 된다. BT 스트레스 시험 전후에서, 문턱 전압의 변동량이 적을수록 신뢰성이 높은 트랜지스터라고 할 수 있다.
또한 게이트 전극 및 백 게이트 전극을 가지고, 또한 양쪽을 같은 전위로 함으로써, 문턱 전압의 변동량이 저감된다. 그러므로 복수의 트랜지스터 사이에서의 전기 특성의 편차도 동시에 저감된다.
또한 백 게이트 전극 측으로부터 광이 입사하는 경우에, 백 게이트 전극을, 차광성을 가지는 도전막으로 형성함으로써, 백 게이트 전극 측으로부터 반도체층에 광이 입사되는 것을 방지할 수 있다. 따라서 반도체층의 광 열화를 방지하고, 트랜지스터의 문턱 전압이 시프트되는 등의 전기 특성의 열화를 방지할 수 있다.
[반도체 재료]
트랜지스터의 반도체층에 사용하는 반도체 재료의 결정성은 특별히 제한되지 않는다. 비정질 반도체, 결정성을 가지는 반도체(미결정 반도체, 다결정 반도체, 단결정 반도체, 또는 일부에 결정 영역을 가지는 반도체) 중 어느 것을 사용하여도 좋다. 또한 결정성을 가지는 반도체를 사용함으로써, 트랜지스터 특성의 열화를 억제할 수 있기 때문에 바람직하다.
또한 예를 들어 트랜지스터의 반도체층에 사용되는 반도체 재료로서 실리콘, 저마늄 등을 사용할 수 있다. 또한 탄소화 실리콘, 갈륨 비소, 금속 산화물, 질화물 반도체 등의 화합물 반도체, 유기 반도체 등을 사용할 수 있다.
예를 들어, 트랜지스터에 사용하는 반도체 재료로서 다결정 실리콘(폴리실리콘), 비정질 실리콘 등을 사용할 수 있다. 또한 트랜지스터에 사용하는 반도체 재료로서, 금속 산화물의 일종인 산화물 반도체를 사용할 수 있다.
<금속 산화물>
여기서, 산화물 반도체로서 사용할 수 있는 금속 산화물에 대하여 설명한다.
산화물 반도체로서 사용하는 금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 주석 등이 포함되는 것이 바람직하다. 또한 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 코발트 등에서 선택된 한 종류 또는 복수 종류가 포함되어도 좋다.
여기서는 금속 산화물이 인듐, 원소 M, 및 아연을 포함하는 In-M-Zn 산화물인 경우를 생각한다. 또한 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석으로 한다. 이 외에 원소 M에 적용할 수 있는 원소로서는 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 코발트 등이 있다. 다만 원소 M으로서, 상술한 원소를 복수 조합하여도 되는 경우가 있다.
또한 본 명세서 등에서 질소를 가지는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 가지는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다.
<결정 구조의 분류>
우선, 산화물 반도체에서의 결정 구조의 분류에 대하여 도 14의 (A)를 참조하여 설명한다. 도 14의 (A)는 산화물 반도체, 대표적으로는 IGZO(In과, Ga와, Zn을 포함하는 금속 산화물)의 결정 구조의 분류를 설명하는 도면이다.
도 14의 (A)에 나타낸 바와 같이, 산화물 반도체는 크게 나누어 "Amorphous(무정형) ", "Crystalline(결정성) ", "Crystal(결정)"로 분류된다. 또한 "Amorphous"의 범주에는 completely amorphous가 포함된다. 또한 "Crystalline"에는 CAAC(c-axis-aligned crystalline), nc(nanocrystalline), 및 CAC(cloud-aligned composite)가 포함된다. 또한 "Crystalline"의 분류에서 single crystal, poly crystal, 및 completely amorphous는 제외된다(excluding single crystal and poly crystal). 또한 "Crystal"에는 single crystal 및 poly crystal이 포함된다.
또한 도 14의 (A)에 나타낸 굵은 테두리 내의 구조는 "Amorphous(무정형) "와 "Crystal(결정)" 사이의 중간 상태이며, 새로운 경계 영역(New crystalline phase)에 속하는 구조이다. 즉 상기 구조는 에너지적으로 불안정한 "Amorphous(무정형)", 및 "Crystal(결정)"과는 전혀 다른 구조라고 바꿔 말할 수 있다.
또한 막 또는 기판의 결정 구조는 X선 회절(XRD: X-Ray Diffraction) 스펙트럼을 사용하여 평가할 수 있다. 여기서, "Crystalline"으로 분류되는 CAAC-IGZO막의 GIXD(Grazing-Incidence XRD) 측정으로 얻어지는 XRD 스펙트럼을 도 14의 (B)에 나타내었다. 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다. 이하 본 명세서 중에서는 도 14의 (B)에 나타낸 GIXD 측정으로 얻어지는 XRD 스펙트럼을 단순히 XRD 스펙트럼이라고 기재하는 경우가 있다. 또한 도 14의 (B)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 도 14의 (B)에 나타낸 CAAC-IGZO막의 두께는 500nm이다.
도 14의 (B)에서는 가로축은 2θ[deg.]이고, 세로축은 강도(Intensity)[a.u.]이다. 도 14의 (B)에 나타낸 바와 같이, CAAC-IGZO막의 XRD 스펙트럼에서는 명확한 결정성을 나타내는 피크가 검출된다. 구체적으로는, CAAC-IGZO막의 XRD 스펙트럼에서는 2θ=31° 근방에 c축 배향을 나타내는 피크가 검출된다. 또한 도 14의 (B)에 나타낸 바와 같이, 2θ=31° 근방의 피크는, 피크 강도가 검출된 각도를 축으로 좌우 비대칭이다.
또한 막 또는 기판의 결정 구조는 나노빔 전자 회절법(NBED: Nano Beam Electron Diffraction)에 의하여 관찰되는 회절 패턴(나노빔 전자 회절 패턴이라고도 함)으로 평가할 수 있다. CAAC-IGZO막의 회절 패턴을 도 14의 (C)에 나타내었다. 도 14의 (C)는 전자선을 기판에 대하여 평행하게 입사하는 NBED에 의하여 관찰되는 회절 패턴이다. 또한 도 14의 (C)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 나노빔 전자 회절법에서는 프로브 직경을 1nm로 하여 전자 회절이 수행된다.
도 14의 (C)에 나타낸 바와 같이, CAAC-IGZO막의 회절 패턴에서는, c축 배향을 나타내는 복수의 스폿이 관찰된다.
<산화물 반도체의 구조>
또한 산화물 반도체는 결정 구조에 착안한 경우, 도 14의 (A)와는 다른 식으로 분류되는 경우가 있다. 예를 들어 산화물 반도체는 단결정 산화물 반도체와, 그 외의 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체로서는, 예를 들어 상술한 CAAC-OS 및 nc-OS가 있다. 또한 비단결정 산화물 반도체에는 다결정 산화물 반도체, a-like OS(amorphous-like oxide semiconductor), 비정질 산화물 반도체 등이 포함된다.
여기서, 상술한 CAAC-OS, nc-OS, 및 a-like OS의 자세한 내용에 대하여 설명한다.
[CAAC-OS]
CAAC-OS는 복수의 결정 영역을 가지고, 상기 복수의 결정 영역은 c축이 특정 방향으로 배향되는 산화물 반도체이다. 또한 특정 방향이란, CAAC-OS막의 두께 방향, CAAC-OS막의 피형성면의 법선 방향, 또는 CAAC-OS막의 표면의 법선 방향을 말한다. 또한 결정 영역이란, 원자 배열에 주기성을 가지는 영역을 말한다. 또한 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 정렬된 영역이기도 하다. 또한 CAAC-OS는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 가지고, 상기 영역은 변형을 가지는 경우가 있다. 또한 변형이란, 복수의 결정 영역이 연결되는 영역에서 격자 배열이 정렬된 영역과, 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다. 즉 CAAC-OS는 c축 배향을 가지고, a-b면 방향으로는 명확한 배향을 가지지 않는 산화물 반도체이다.
또한 상기 복수의 결정 영역은 각각 하나 또는 복수의 미소한 결정(최대 직경이 10nm 미만인 결정)으로 구성된다. 결정 영역이 하나의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 최대 직경은 10nm 미만이 된다. 또한 결정 영역이 다수의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
또한 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 타이타늄 등 중에서 선택된 한 종류 또는 복수 종류)에서, CAAC-OS는 인듐(In) 및 산소를 포함하는 층(이하 In층)과, 원소 M, 아연(Zn), 및 산소를 포함하는 층(이하 (M,Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환할 수 있다. 따라서 (M,Zn)층에는 인듐이 포함되는 경우가 있다. 또한 In층에는 원소 M이 포함되는 경우가 있다. 또한 In층에는 Zn이 포함되는 경우도 있다. 상기 층상 구조는 예를 들어 고분해능 TEM 이미지에서 격자상(格子像)으로 관찰된다.
예를 들어 XRD 장치를 사용하여 CAAC-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, c축 배향을 나타내는 피크가 2θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 CAAC-OS를 구성하는 금속 원소의 종류, 조성 등에 따라 변동되는 경우가 있다.
또한 예를 들어 CAAC-OS막의 전자 회절 패턴에서 복수의 휘점(스폿)이 관측된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과한 입사 전자선의 스폿(다이렉트 스폿이라고도 함)을 대칭 중심으로 하여 점대칭의 위치에서 관측된다.
상기 특정 방향에서 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자이지만, 단위 격자는 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 오각형, 칠각형 등의 격자 배열이 상기 변형에 포함되는 경우가 있다. 또한 CAAC-OS에서는, 변형 근방에서도 명확한 결정립계(그레인 바운더리)를 확인할 수는 없다. 즉 격자 배열의 변형에 의하여 결정립계의 형성이 억제되어 있는 것을 알 수 있다. 이는, CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원자가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여 변형을 허용할 수 있기 때문이라고 생각된다.
또한 명확한 결정립계가 확인되는 결정 구조는 소위 다결정(polycrystal)이다. 결정립계는 재결합 중심이 되고, 캐리어가 포획되어 트랜지스터의 온 전류의 저하, 전계 효과 이동도의 저하 등을 일으킬 가능성이 높다. 따라서 명확한 결정립계가 확인되지 않는 CAAC-OS는 트랜지스터의 반도체층에 적합한 결정 구조를 가지는 결정성 산화물의 하나이다. 또한 CAAC-OS를 구성하기 위해서는, Zn을 포함하는 구성이 바람직하다. 예를 들어 In-Zn 산화물 및 In-Ga-Zn 산화물은 In 산화물보다 결정립계의 발생을 억제할 수 있기 때문에 적합하다.
CAAC-OS는 결정성이 높고 명확한 결정립계가 확인되지 않는 산화물 반도체이다. 따라서 CAAC-OS는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물 혼입, 결함 생성 등으로 인하여 저하되는 경우가 있기 때문에, CAAC-OS는 불순물 및 결함(산소 결손 등)이 적은 산화물 반도체라고 할 수도 있다. 따라서 CAAC-OS를 가지는 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한 CAAC-OS는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다. 따라서 OS 트랜지스터에 CAAC-OS를 사용하면 제조 공정의 자유도를 높일 수 있게 된다.
[nc-OS]
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 바꿔 말하면 nc-OS는 미소한 결정을 가진다. 또한 상기 미소한 결정은 크기가 예를 들어 1nm 이상 10nm 이하, 특히 1nm 이상 3nm 이하이기 때문에 나노 결정이라고도 한다. 또한 nc-OS는 상이한 나노 결정 사이에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서 nc-OS는 분석 방법에 따라서는 a-like OS 또는 비정질 산화물 반도체와 구별할 수 없는 경우가 있다. 예를 들어 XRD 장치를 사용하여 nc-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는 결정성을 나타내는 피크가 검출되지 않는다. 또한 나노 결정보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자선을 사용하는 전자 회절(제한 시야 전자 회절이라고도 함)을 nc-OS막에 대하여 수행하면, 헤일로 패턴과 같은 회절 패턴이 관측된다. 한편, 나노 결정의 크기와 가깝거나 나노 결정보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자 회절(나노빔 전자 회절이라고도 함)을 nc-OS막에 대하여 수행하면, 다이렉트 스폿을 중심으로 하는 링 형상의 영역 내에 복수의 스폿이 관측되는 전자 회절 패턴이 취득되는 경우가 있다.
[a-like OS]
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 산화물 반도체이다. a-like OS는 공동(void) 또는 저밀도 영역을 포함한다. 즉 a-like OS는 nc-OS 및 CAAC-OS보다 결정성이 낮다. 또한 a-like OS는 nc-OS 및 CAAC-OS보다 막 중의 수소 농도가 높다.
<산화물 반도체의 구성>
다음으로, 상술한 CAC-OS에 대하여 자세히 설명한다. 또한 CAC-OS는 재료 구성에 관한 것이다.
[CAC-OS]
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 편재된 재료의 한 구성이다. 또한 이하에서는 금속 산화물에서 하나 또는 복수의 금속 원소가 편재되고, 상기 금속 원소를 포함하는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 CAC-OS란, 재료가 제 1 영역과 제 2 영역으로 분리하여 모자이크 패턴을 형성하고, 상기 제 1 영역이 막 중에 분포된 구성(이하 클라우드상이라고도 함)이다. 즉 CAC-OS는 상기 제 1 영역과 상기 제 2 영역이 혼합된 구성을 가지는 복합 금속 산화물이다.
여기서, In-Ga-Zn 산화물에서의 CAC-OS를 구성하는 금속 원소에 대한 In, Ga, 및 Zn의 원자수비를 각각 [In], [Ga], 및 [Zn]이라고 표기한다. 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서, 제 1 영역은 [In]이 CAC-OS막의 조성에서의 [In]보다 큰 영역이다. 또한 제 2 영역은 [Ga]가 CAC-OS막의 조성에서의 [Ga]보다 큰 영역이다. 또는 예를 들어 제 1 영역은 [In]이 제 2 영역에서의 [In]보다 크며, [Ga]가 제 2 영역에서의 [Ga]보다 작은 영역이다. 또한 제 2 영역은 [Ga]가 제 1 영역에서의 [Ga]보다 크며, [In]이 제 1 영역에서의 [In]보다 작은 영역이다.
구체적으로는 상기 제 1 영역은 인듐 산화물, 인듐 아연 산화물 등이 주성분인 영역이다. 또한 상기 제 2 영역은 갈륨 산화물, 갈륨 아연 산화물 등이 주성분인 영역이다. 즉 상기 제 1 영역을 In을 주성분으로 하는 영역으로 바꿔 말할 수 있다. 또한 상기 제 2 영역을 Ga를 주성분으로 하는 영역으로 바꿔 말할 수 있다.
또한 상기 제 1 영역과 상기 제 2 영역 사이에서 명확한 경계를 관찰할 수 없는 경우가 있다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑으로부터, In을 주성분으로 하는 영역(제 1 영역)과 Ga를 주성분으로 하는 영역(제 2 영역)이 편재되고 혼합된 구조를 가지는 것을 확인할 수 있다.
CAC-OS를 트랜지스터에 사용하는 경우에는 제 1 영역에 기인하는 도전성과 제 2 영역에 기인하는 절연성이 상보적으로 작용함으로써, 스위칭 기능(On/Off 기능)을 CAC-OS에 부여할 수 있다. 즉 CAC-OS는 재료의 일부에서는 도전성의 기능을 가지고, 재료의 일부에서는 절연성의 기능을 가지고, 재료 전체에서는 반도체로서의 기능을 가진다. 도전성의 기능과 절연성의 기능을 분리함으로써, 양쪽의 기능을 최대한 높일 수 있다. 따라서 CAC-OS를 트랜지스터에 사용함으로써, 높은 온 전류(Ion), 높은 전계 효과 이동도(μ), 및 양호한 스위칭 동작을 실현할 수 있다.
산화물 반도체는 다양한 구조를 가지고, 각각이 다른 특성을 가진다. 본 발명의 일 형태의 산화물 반도체에는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, CAC-OS, nc-OS, CAAC-OS 중 2종 이상이 포함되어도 좋다.
<산화물 반도체를 가지는 트랜지스터>
이어서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터의 채널 형성 영역에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어 산화물 반도체의 채널 형성 영역의 캐리어 농도는 1×1017cm-3 이하, 바람직하게는 1×1015cm-3 이하, 더 바람직하게는 1×1013cm-3 이하, 더욱 바람직하게는 1×1011cm-3 이하, 더욱더 바람직하게는 1×1010cm-3 미만이고, 1×10-9cm-3 이상이다. 또한 산화물 반도체막의 캐리어 농도를 낮추는 경우에는, 산화물 반도체막 중의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고, 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 부르는 경우가 있다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 산화물 반도체의 트랩 준위에 포획된 전하는 소실되는 데 걸리는 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 중의 불순물 농도를 저감하는 것이 유효하다. 또한 산화물 반도체 중의 불순물 농도를 저감하기 위해서는, 근접한 막 중의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
<불순물>
여기서, 산화물 반도체 중에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소의 하나인 실리콘 또는 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체의 채널 형성 영역에서의 실리콘 및 탄소의 농도와, 산화물 반도체의 채널 형성 영역과의 계면 근방의 실리콘 또는 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위가 형성되고 캐리어가 생성되는 경우가 있다. 따라서, 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체의 채널 형성 영역 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 농도가 증가되어 n형화되기 쉽다. 그러므로 질소가 포함되는 산화물 반도체를 반도체에 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과, 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체의 채널 형성 영역 중의 질소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체의 채널 형성 영역 중의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체의 채널 형성 영역에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 5×1019atoms/cm3 미만, 더 바람직하게는 1×1019atoms/cm3 미만, 더욱 바람직하게는 5×1018atoms/cm3 미만, 더욱더 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
<기타 반도체 재료>
트랜지스터의 반도체층에 사용할 수 있는 반도체 재료는 상술한 금속 산화물에 한정되지 않는다. 반도체층으로서, 밴드 갭을 가지는 반도체 재료(제로 갭 반도체가 아닌 반도체 재료)를 사용하여도 좋다. 예를 들어 실리콘 등의 단체(單體) 원소의 반도체, 비소화 갈륨 등의 화합물 반도체, 반도체로서 기능하는 층상 물질(원자층 물질, 2차원 재료 등이라고도 함) 등을 반도체 재료에 사용하는 것이 바람직하다. 특히 반도체로서 기능하는 층상 물질을 반도체 재료에 사용하는 것이 적합하다.
여기서 본 명세서 등에서 층상 물질이란, 층상 결정 구조를 가지는 재료군의 총칭이다. 층상 결정 구조는 공유 결합 또는 이온 결합에 의하여 형성되는 층이, 판데르발스력(Van der Waals force)과 같은 공유 결합 또는 이온 결합보다 약한 결합에 의하여 적층되는 구조이다. 층상 물질은 단위층(monolayer) 중에서의 전기 전도성이 높고, 즉 2차원 전기 전도성이 높다. 반도체로서 기능하고 2차원 전기 전도성이 높은 재료를 채널 형성 영역에 사용함으로써, 온 전류가 큰 트랜지스터를 제공할 수 있다.
층상 물질로서 그래핀, 실리센, 칼코젠화물 등이 있다. 칼코젠화물은 칼코젠을 포함하는 화합물이다. 또한 칼코젠이란, 16족에 속하는 원소의 총칭이고, 산소, 황, 셀레늄, 텔루륨, 폴로늄, 리버모륨이 포함된다. 또한 칼코젠화물로서 전이 금속 칼코제나이드, 13족 칼코제나이드 등을 들 수 있다.
트랜지스터의 반도체층으로서, 예를 들어 반도체로서 기능하는 전이 금속 칼코제나이드를 사용하는 것이 바람직하다. 반도체층으로서 적용할 수 있는 전이 금속 칼코제나이드로서, 구체적으로는 황화 몰리브데넘(대표적으로는 MoS2), 셀레늄화 몰리브데넘(대표적으로는 MoSe2), 몰리브데넘 텔루륨(대표적으로는 MoTe2), 황화 텅스텐(대표적으로는 WS2), 셀레늄화 텅스텐(대표적으로는 WSe2), 텅스텐 텔루륨(대표적으로는 WTe2), 황화 하프늄(대표적으로는 HfS2), 셀레늄화 하프늄(대표적으로는 HfSe2), 황화 지르코늄(대표적으로는 ZrS2), 셀레늄화 지르코늄(대표적으로는 ZrSe2) 등을 들 수 있다.
<제작 방법예>
표시 장치(100)의 제작 방법의 일례에 대하여, 도면을 사용하여 설명한다. 본 실시형태에서는 표시 영역(235)에 착안하여 제작 방법에 대하여 설명한다.
또한 표시 장치를 구성하는 절연층, 반도체층, 그리고 전극, 배선을 형성하기 위한 도전층 등을 스퍼터링법, 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법, 진공 증착법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 원자층 퇴적(ALD: Atomic Layer Deposition)법, 플라스마 ALD(PEALD: Plasma Enhanced ALD)법 등을 사용하여 형성할 수 있다. CVD법으로서는 플라스마 화학 기상 퇴적(PECVD)법, 또는 열 CVD법이어도 좋다. 열 CVD법의 예로서, 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법을 사용하여도 좋다.
또한 표시 장치를 구성하는 절연층, 반도체층, 그리고 전극, 배선을 형성하기 위한 도전층 등을, 스핀 코팅, 딥, 스프레이 도포, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 슬릿 코팅, 롤 코팅, 커튼 코팅, 나이프 코팅 등의 방법에 의하여 형성하여도 좋다.
PECVD법은 비교적 저온에서 고품질의 막을 얻을 수 있다. MOCVD법, ALD법, 또는 열 CVD법 등 성막 시에 플라스마를 사용하지 않는 성막 방법을 사용하면, 피형성면이 대미지를 받기 어렵다. 예를 들어 반도체 장치에 포함되는 배선, 전극, 소자(트랜지스터, 용량 소자 등) 등은 플라스마로부터 전하를 받아 차지 업하는 경우가 있다. 이때, 축적된 전하로 인하여 반도체 장치에 포함되는 배선, 전극, 소자 등이 파괴되는 경우가 있다. 한편, 플라스마를 사용하지 않는 성막 방법의 경우, 이와 같은 플라스마 대미지를 받지 않기 때문에, 반도체 장치의 수율을 높일 수 있다. 또한 성막 중에 플라스마 대미지를 받지 않기 때문에, 결함이 적은 막을 얻을 수 있다.
CVD법 및 ALD법은 타깃 등으로부터 방출되는 입자가 퇴적되는 성막 방법과는 달리 피처리물의 표면에서의 반응에 의하여 막이 형성되는 성막 방법이다. 따라서 피처리물의 형상의 영향을 받기 어렵고, 단차 피복성이 양호한 성막 방법이다. 특히 ALD법은 우수한 단차 피복성과 우수한 두께 균일성을 가지기 때문에, 종횡비가 높은 개구부의 표면을 피복하는 경우 등에 적합하다. 다만 ALD법은 성막 속도가 비교적 느리기 때문에, 성막 속도가 빠른 CVD법 등 다른 성막 방법과 조합하여 사용되는 것이 바람직한 경우도 있다.
CVD법 및 ALD법은 원료 가스의 유량비를 변화시킴으로써, 얻어지는 막의 조성을 제어할 수 있다. 예를 들어 CVD법 및 ALD법은 원료 가스의 유량비를 변화시킴으로써, 임의의 조성을 가지는 막을 성막할 수 있다. 또한 예를 들어 CVD법 및 ALD법은 성막하면서 원료 가스의 유량비를 변화시킴으로써, 조성이 연속적으로 변화된 막을성막할 수 있다. 원료 가스의 유량비를 변화시키면서 성막하는 경우, 복수의 성막실을 사용하여 성막하는 경우보다 반송 및 압력 조정에 걸리는 시간만큼 성막에 걸리는 시간을 단축할 수 있다. 따라서 반도체 장치의 생산성을 높일 수 있는 경우가 있다.
또한 ALD법에 의하여 성막하는 경우에는, 재료 가스로서 염소를 포함하지 않는 가스를 사용하는 것이 바람직하다.
또한 스퍼터링법으로 산화물 반도체를 형성하는 경우, 스퍼터링 장치의 체임버는 산화물 반도체에 대하여 불순물로서 작용하는 물 등을 가능한 한 제거하기 위하여 크라이오펌프(cryopump)와 같은 흡착식의 진공 배기 펌프를 사용하여 고진공(5×10-7Pa부터 1×10-4Pa 정도까지) 배기하는 것이 바람직하다. 특히 스퍼터링 장치의 대기 시에서의 체임버 내의 H2O에 상당하는 가스 분자(m/z=18에 상당하는 가스 분자)의 분압을 1×10-4Pa 이하로 하는 것이 바람직하고, 5×10-5Pa 이하로 하는 것이 더 바람직하다. 성막 온도는 RT 이상 500℃ 이하가 바람직하고, RT 이상 300℃ 이하가 더 바람직하고, RT 이상 200℃ 이하가 더욱 바람직하다.
또한 스퍼터링 가스의 고순도화도 필요하다. 예를 들어, 스퍼터링 가스로서 사용되는 산소 가스 및 아르곤 가스는 이슬점이 -40℃ 이하, 바람직하게는 -80℃ 이하, 더 바람직하게는 -100℃ 이하, 더욱 바람직하게는 -120℃ 이하까지 고순도화된 가스를 사용함으로써, 산화물 반도체막에 수분 등이 들어가는 것을 가능한 한 방지할 수 있다.
또한 스퍼터링법으로 절연층, 도전층, 또는 반도체층 등을 형성하는 경우, 산소를 포함하는 스퍼터링 가스를 사용함으로써 피형성층에 산소를 공급할 수 있다. 스퍼터링 가스에 포함되는 산소가 많을수록 피형성층에 공급되는 산소가 많아지기 쉽다.
표시 장치를 구성하는 층(박막)을 가공할 때에는, 포토리소그래피법 등을 사용하여 가공할 수 있다. 또는 차폐 마스크를 사용한 성막 방법에 의하여, 섬 형상의 층을 형성하여도 좋다. 또는 나노 임프린트법, 샌드 블라스트법(sandblasting method), 리프트 오프법 등에 의하여 층을 가공하여도 좋다. 포토리소그래피법으로서는, 가공하려고 하는 층(박막) 위에 레지스트 마스크를 형성하고, 레지스트 마스크를 마스크로서 사용하여 상기 층(박막)의 일부를 선택적으로 제거하고, 이 후, 레지스트 마스크를 제거하는 방법과, 감광성을 가지는 층을 성막한 후에, 노광, 현상을 수행하여, 상기 층을 원하는 형상으로 가공하는 방법이 있다.
포토리소그래피법에서 광을 사용하는 경우, 노광에 사용되는 광에는 예를 들어, i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 또는 이들을 혼합시킨 광을 사용할 수 있다. 그 외에, 자외광, KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수도 있다. 또한 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 또한 노광에 사용하는 광으로서는 극단 자외(EUV: Extreme Ultra-violet)광 또는 X선을 사용하여도 좋다. 또한 노광에 사용하는 광 대신에, 전자 빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자 빔을 사용하면, 매우 미세하게 가공할 수 있기 때문에 바람직하다. 또한 전자 빔 등의 빔을 주사하여 노광을 수행하는 경우에는, 포토마스크는 불필요하다.
층(박막)의 제거(에칭)에는, 드라이 에칭법, 웨트 에칭법 등을 사용할 수 있다. 또한 이들 에칭법을 조합하여 사용하여도 좋다.
본 실시형태에 나타내는 표시 장치(100)는 제 1 소자 기판(151)(도 8의 (B) 참조)과 제 2 소자 기판(152)(도 11의 (C) 참조)을 조합하여 제작한다.
[제 1 소자 기판(151)]
제 1 소자 기판(151)의 제작 방법에 대하여 설명한다.
[공정 A1]
기판(111) 위에 절연층(112) 및 절연층(113)을 형성한다(도 2의 (A) 참조). 절연층(112) 및 절연층(113) 중 적어도 한쪽은 수소, 물 등의 불순물을 투과시키기 어려운 재료를 사용하는 것이 바람직하다.
[공정 A2]
다음으로, 절연층(113) 위에 전극(221)을 형성한다. 전극(221)은 도전막을 성막한 후에 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
[공정 A3]
다음으로, 절연층(113) 및 전극(221) 위에 절연층(211)을 형성한다. 절연층(211)으로서는, 예를 들어 질화 실리콘막, 산화질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 산화 알루미늄막, 질화 알루미늄막 등의 무기 절연막을 사용할 수 있다. 또한 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막 등을 사용하여도 좋다. 또한 상술한 절연막을 2개 이상 적층하여 사용하여도 좋다.
무기 절연막은 성막 온도가 높을수록 치밀하고 배리어성이 높은 막이 되기 때문에, 고온에서 형성하는 것이 바람직하다. 무기 절연막의 성막 시의 기판 온도는 실온(25℃) 이상 350℃ 이하가 바람직하고, 100℃ 이상 300℃ 이하가 더 바람직하다.
또한 반도체층(231)에 산화물 반도체를 사용하는 경우에는, 반도체층(231)과 접하는 영역을 가지는 절연층은 가열에 의하여 산소가 방출되는 절연층(이하 "과잉 산소를 포함하는 절연층"이라고도 함)인 것이 바람직하다. 따라서 반도체층(231)에 산화물 반도체를 사용하는 경우에는 절연층(211)은 과잉 산소를 포함하는 절연층인 것이 바람직하다.
또한 본 명세서 등에서 가열에 의하여 층에서 방출되는 산소를 "과잉 산소"라고 한다. 과잉 산소를 포함하는 절연층은, 절연층의 표면 온도가 100℃ 이상 700℃ 이하, 바람직하게는 100
Figure pct00001
이상 500
Figure pct00002
이하의 가열 처리에서 수행되는 TDS 분석에서, 산소 원자로 환산한 산소의 이탈량이 1.0×1018atoms/cm3 이상, 1.0×1019atoms/cm3 이상, 또는 1.0×1020atoms/cm3 이상이 되는 경우도 있다.
[공정 A4]
다음으로, 반도체층(231)을 형성한다. 본 실시형태에서는, 반도체층(231)으로서 산화물 반도체층을 형성한다. 산화물 반도체층은 산화물 반도체막을 성막한 후, 레지스트 마스크를 형성하고, 이 산화물 반도체막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
산화물 반도체막의 성막 시의 기판 온도는 350℃ 이하가 바람직하고, 실온 이상 200℃ 이하가 더 바람직하고, 실온 이상 130℃ 이하가 더욱 바람직하다.
산화물 반도체막은 예를 들어 스퍼터링 가스로서 불활성 가스 및 산소 가스 중 어느 한쪽 또는 양쪽을 사용하여 스퍼터링법으로 성막할 수 있다. 또한 산화물 반도체막의 성막 시에서의 산소 가스의 유량비(산소 분압)에 특별한 한정은 없다. 다만, 전계 효과 이동도가 높은 트랜지스터를 얻는 경우에서는, 산화물 반도체막의 성막 시에서의 산소의 유량비(산소 분압)는, 0% 이상 30% 이하가 바람직하고, 5% 이상 30% 이하가 더 바람직하고, 7% 이상 15% 이하가 더욱 바람직하다.
산화물 반도체막은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다.
산화물 반도체는 에너지 갭이 2eV 이상인 것이 바람직하고, 2.5eV 이상인 것이 더 바람직하고, 3eV 이상인 것이 더욱 바람직하다. 이와 같이, 에너지 갭이 넓은 산화물 반도체를 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
특히 에너지 갭이 2.5eV 이상의 반도체 재료는 가시광의 투과율이 높기 때문에 바람직하다.
산화물 반도체막은 스퍼터링법에 의하여 형성할 수 있다. 그 외에, 예를 들어 PLD법, PECVD법, 열 CVD법, ALD법, 진공 증착법 등을 사용하여도 좋다.
[공정 A5]
다음으로, 전극(224a), 전극(224b), 및 배선(125)을 형성한다(도 2의 (B) 참조). 전극(224a), 전극(224b), 및 배선(125)은 도전막을 성막한 후에 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다. 전극(224a) 및 전극(224b)은 각각 반도체층(231)과 전기적으로 접속된다.
또한 전극(224a) 및 전극(224b)을 형성할 때, 레지스트 마스크로 덮이지 않은 반도체층(231)의 일부가 에칭에 의하여 박막화되는 경우가 있다.
[공정 A6]
다음으로, 절연층(210)을 형성한다. 또한 절연층(210)으로서, 산소를 포함하는 분위기하에서 성막한 산화 실리콘층 또는 산화질화 실리콘층 등의 산화물 절연층을 사용하는 것이 바람직하다. 산화물 절연층을 산소를 포함하는 분위기하에서 형성함으로써, 과잉 산소를 포함하는 절연층으로 할 수 있다.
[공정 A7]
다음으로, 절연층(210) 위에 전극(226)을 형성한다. 전극(226)은 반도체층(231)과 중첩되는 영역을 가진다. 이와 같이 하여 트랜지스터(251)를 형성할 수 있다. 또한 도시하지 않았지만, 트랜지스터(252)도 마찬가지로 형성된다.
[공정 A8]
다음으로, 절연층(213)을 형성한다(도 2의 (C) 참조). 절연층(213)은 질화 실리콘 등 산소를 확산, 투과시키기 어려운 절연 재료로 형성하는 것이 바람직하다.
절연층(210)이 과잉 산소를 포함하는 절연층인 경우, 산소를 확산, 투과시키기 어려운 절연막을 적층시킨 상태로 가열 처리를 수행함으로써, 산화물 반도체층에 산소를 효율적으로 공급할 수 있다. 그 결과, 산화물 반도체층 중의 산소 결손 및 산화물 반도체층과 절연층(210)의 계면의 결손을 수복(修復)하여, 결함 준위를 저감할 수 있다. 이로써, 신뢰성이 매우 높은 트랜지스터를 실현할 수 있다. 또한 표시 장치에 상기 트랜지스터를 사용함으로써, 표시 장치의 신뢰성을 높일 수 있다.
[공정 A9]
다음으로, 절연층(114)을 형성한다. 절연층(114)은, 나중에 형성되는 표시 소자의 피형성면이 되는 층이기 때문에 평탄화층으로서 기능하는 것이 바람직하다.
[공정 A10]
다음으로, 절연층(114), 절연층(213), 및 절연층(210)에 전극(224a)에 도달하는 개구(161)를 형성한다.
[공정 A11]
다음으로, 절연층(114) 위에 전극(171)을 형성한다(도 3의 (A) 및 (B) 참조). 도 3의 (A)는 절연층(114)보다 위층에 제공되는 구조물을 나타낸 사시 모식도이다. 본 실시형태에 개시하는 설명을 이해하기 쉽게 하기 위하여, 도 3의 (A)에서는 일부의 구성 요소의 기재를 생략하였다. 예를 들어 전극(171)보다 아래층에 위치하는 구성 요소의 기재를 생략하였다. 후술하는 도 4의 (A), 도 5의 (A), 도 6의 (A), 도 7의 (A1), 도 7의 (A2), 도 8의 (A), 및 도 9의 (A)도 마찬가지이다.
또한 도면 등에서 X 방향, Y 방향, 및 Z 방향을 나타내는 화살표를 붙인 경우가 있다. 또한 본 명세서 등에서 "X 방향"이란 X축을 따른 방향이고, 명시하는 경우를 제외하여 순방향과 역방향을 구별하지 않는다. "Y 방향" 및 "Z 방향"에 대해서도 마찬가지이다. 또한 X 방향, Y 방향, 및 Z 방향은 각각이 서로 교차되는 방향이다. 더 구체적으로는 X 방향, Y 방향, 및 Z 방향은 각각이 서로 직교하는 방향이다. 본 명세서 등에서는 X 방향, Y 방향, 및 Z 방향 중 하나를 "제 1 방향" 또는 "첫 번째 방향"이라고 부르는 경우가 있다. 또한 다른 하나를 "제 2 방향" 또는 "두 번째 방향"이라고 부르는 경우가 있다. 또한 나머지 하나를 "제 3 방향" 또는 "세 번째 방향"이라고 부르는 경우가 있다. 도 3 등에서는 기판(111)의 표면에 수직인 방향을 Z 방향으로 하였다.
도 3의 (B)는 도 3의 (A)에 일점쇄선으로 나타낸 부분(F1) 및 부분(F2)과 중첩되는 XZ면을 Y 방향으로 본 단면 모식도이다. 전극(171)은 전극(224a)과 전기적으로 접속된다.
전극(171)은 가시광을 반사하는 도전 재료를 사용하여 형성한다. 또한 전극(171)을 양극으로서 사용하는 경우에는, 전극(171)을 예를 들어 ITO와 은의 적층 구조로 하면 좋다. 또는 예를 들어 2층의 ITO 사이에 은을 끼우는 적층 구조로 하면 좋다.
[공정 A12]
다음으로, EL층(172)을 형성한다. 본 실시형태에서는 EL층(172)을 유기 EL로 형성한다. EL층(172)은 증착법, 도포법, 인쇄법, 토출법 등의 방법으로 형성할 수 있다. EL층(172)의 형성 후에 수행되는 공정은, EL층(172)에 가해지는 온도가 EL층(172)의 내열 온도 이하가 되도록 수행하는 것이 바람직하다.
[공정 A13]
다음으로 전극(173)을 형성한다. 전극(173)은 가시광을 투과시키는 도전 재료를 사용하여 형성한다. 또한 전극(173)을 음극으로서 사용하는 경우에는, 전극(173)을 예를 들어 플루오린화 리튬과 ITO의 적층 구조로 하면 좋다.
[공정 A14]
다음으로, 전극(173) 위에 레지스트 마스크(179)를 형성한다(도 4의 (A) 및 (B) 참조). 도 4의 (A)는 전극(173) 위에 레지스트 마스크(179)를 형성한 상태를 나타낸 사시 모식도이다. 도 4의 (B)는 도 4의 (A)에 일점쇄선으로 나타낸 부분(F1) 및 부분(F2)과 중첩되는 XZ면을 Y 방향으로 본 단면 모식도이다.
[공정 A15]
다음으로, 레지스트 마스크를 마스크로서 사용하여 전극(171), EL층(172), 및 전극(173)의 일부를 선택적으로 제거한다(도 5의 (A) 및 (B) 참조). 도 5의 (A)는 에칭 처리가 수행된 상태를 나타낸 사시 모식도이다. 도 5의 (B)는 도 5의 (A)에 일점쇄선으로 나타낸 부분(F1) 및 부분(F2)과 중첩되는 XZ면을 Y 방향으로 본 단면 모식도이다.
전극(171), EL층(172), 및 전극(173)의 제거(에칭)에는 드라이 에칭법, 웨트 에칭법 등을 사용할 수 있다. 또한 다른 에칭 방법을 조합하여 사용하여도 좋다. 전극(171), EL층(172), 및 전극(173)의 에칭은 연속적으로(일괄적으로) 수행하는 것이 바람직하다. 전극(171), EL층(172), 및 전극(173)의 에칭을 연속적으로 수행함으로써, 층마다 레지스트 마스크를 형성할 필요가 없어져 생산성을 높일 수 있다.
또한 에칭 조건에 따라서는 전극(171), EL층(172), 및 전극(173) 각각의 측면을 실질적으로 일치시킬 수 있다. 전극(171), EL층(172), 및 전극(173) 각각의 측면을 실질적으로 일치시킴으로써, 추후의 공정에서의 절연층 등의 피복성을 높일 수 있어 바람직하다.
[공정 A16]
다음으로, 레지스트 마스크(179)를 제거한다(도 6의 (A) 및 (B) 참조). 이와 같이 하여 발광 소자(170)가 형성된다. 도 6의 (A)는 에칭 처리에 의하여 형성된 발광 소자(170)를 나타낸 사시 모식도이다. 도 6의 (B)는 도 6의 (A)에 일점쇄선으로 나타낸 부분(F1) 및 부분(F2)과 중첩되는 XZ면을 Y 방향으로 본 단면 모식도이다.
레지스트 마스크를 사용한 에칭 처리에 의하여 발광 소자(170)를 형성함으로써, 격벽을 사용하지 않고 인접하는 발광층의 전기적인 간섭을 방지할 수 있다. 따라서, 격벽의 형성이 불필요하고, 표시 장치의 생산성을 높일 수 있다. 또한 격벽의 형성이 불필요하기 때문에, 화소 개구율의 향상, 고정세화, 및 소형화 등을 실현할 수 있다.
또한 본 발명의 일 형태에 의하여, 양극으로서 기능하는 전극(171), EL층(172), 및 음극으로서 기능하는 전극(173) 각각의 일부를 선택적으로 또한 일괄적으로 제거함으로써, 화소로서 기능하는 발광 소자를 따로따로 형성할 수 있다. 따라서, 메탈 마스크를 사용하지 않고, 또는 메탈 마스크의 사용량을 저감하여 발광 소자를 제작할 수 있기 때문에, 표시 장치의 생산성을 높일 수 있다.
예를 들어, 메탈 마스크를 사용하여 발광 소자(170)를 형성하면 치수 정밀도의 제약에 의하여, 인접하는 2개의 발광 소자(170) 사이의 간격(거리)을 20μm 이하로 하는 것이 어렵다. 본 발명의 일 형태에 의하여, 인접하는 2개의 발광 소자(170) 사이의 간격을 20μm 이하로 할 수 있다. 구체적으로는, 인접하는 2개의 발광 소자(170) 사이의 간격을 0.5μm 이상 15μm 이하, 바람직하게는 0.5μm 이상 10μm 이하, 더욱 바람직하게는 0.5μm 이상 5μm 이하로 할 수 있다. 따라서, 화소 개구율의 향상, 고정세화, 및 소형화 등을 실현할 수 있다.
[공정 A17]
다음으로, 발광 소자(170)를 덮는 절연층(115)을 형성한다(도 7의 (B) 참조). 절연층(115)으로서는 물 및 수소 등의 불순물이 확산되기 어려운 재료를 사용하는 것이 바람직하다. 이에 의하여, 절연층(115)을 배리어막으로서 기능시킬 수 있다. 이러한 구성으로 함으로써, 외부로부터 발광 소자(170) 및 트랜지스터로 불순물이 확산되는 것을 효과적으로 억제할 수 있게 되어, 신뢰성이 높은 표시 장치를 실현할 수 있다.
절연층(115)으로서는, 예를 들어 산화 알루미늄(AlOx)막과 상기 산화 알루미늄막 위의 질화 실리콘(SiNy)막의 적층 구조, 또는 산화물 반도체(예를 들어 IGZO)와 상기 IGZO막 위의 산화 알루미늄(AlOx)막의 적층 구조 등을 사용할 수 있다. 또한 산화 알루미늄막, 질화 실리콘막, 및 산화물 반도체막은 각각 ALD법, CVD법, 또는 스퍼터링법을 사용하여 형성하면 좋다.
또한 도 7의 (A1) 및 (A2)는 후술하는 전극(117)이 발광 소자(170) 위에 제공된 상태를 나타낸 사시 모식도이다. 도 7의 (B)는 도 7의 (A1)에 일점쇄선으로 나타낸 부분(F1) 및 부분(F2)과 중첩되는 XZ면을 Y 방향으로 본 단면 모식도이다.
[공정 A18]
다음으로, 절연층(115) 위에 절연층(116)을 형성한다. 절연층(116)은 평탄화층으로서의 기능을 가지는 것이 바람직하다.
또한 절연층(116)의 표면에 CMP 처리를 수행하여도 좋다. 절연층(116)의 표면에 CMP 처리를 수행함으로써, 표면의 요철을 저감하여, 추후에 형성되는 절연층 및 도전층의 피복성을 높일 수 있다.
[공정 A19]
다음으로, 절연층(115) 및 절연층(116)에 매립되도록 전극(117)을 형성한다. 전극(117)은 발광 소자(170)마다 제공되고, 전극(173)과 전기적으로 접속된다. 발광 소자(170)마다 제공되는 전극(117)의 수는 하나에 한정되지 않는다. 도 7의 (A2)에 나타낸 바와 같이, 하나의 발광 소자(170)에 복수의 전극(117)을 제공하여도 좋다.
[공정 A20]
다음으로, 절연층(116) 및 전극(117) 위에 도전층(118)을 형성한다(도 8의 (A) 및 (B) 참조). 도 8의 (A)는 발광 소자(170) 위에 도전층(118)을 제공한 상태를 나타낸 사시 모식도이다. 도 8의 (B)는 도 8의 (A)에 일점쇄선으로 나타낸 부분(F1) 및 부분(F2)과 중첩되는 XZ면을 Y 방향으로 본 단면 모식도이다.
도전층(118)은 복수의 발광 소자(170)가 가지는 전극(173)과 전기적으로 접속되고, 공통 전극으로서 기능한다. 또한 투광성을 가지는 도전성 재료로 도전층(118)을 형성함으로써, 발광 소자(170)가 발하는 광(175)을 차폐하지 않고 추출할 수 있다. 따라서, 발광 소자(170)를 덮어 도전층(118)을 제공할 수 있다. 즉 표시 영역(235) 전체를 덮어 도전층(118)을 제공할 수 있다.
또한 도전층(118)은 음극 보조 도전층으로서 기능한다. 도전층(118)을 제공함으로써, 표시 영역(235) 전체의 음극(전극(173))의 전위 편차가 저감되고, 균일한 발광 강도가 얻어진다. 따라서 표시 장치의 표시 품질을 높일 수 있다.
상술한 바와 같이 하여 제 1 소자 기판(151)을 제작할 수 있다.
[변형예 1]
도 9에 제 1 소자 기판(151)의 변형예를 나타내었다. 제 1 소자 기판(151)에서, 도전층(118) 대신에 절연층(116) 및 전극(117) 위에 배선(119)을 제공하여도 좋다. 도 9의 (A)는 발광 소자(170) 위에 배선(119)을 제공한 상태를 나타낸 사시 모식도이다. 도 9의 (B)는 도 9의 (A)에 일점쇄선으로 나타낸 부분(F1) 및 부분(F2)과 중첩되는 XZ면을 Y 방향으로 본 단면 모식도이다.
배선(119)은 투광성 또는 차광성을 가지는 도전 재료를 사용하여 형성할 수 있다. 배선(119)을 차광성을 가지는 재료로 형성하는 경우에는 배선(119)을 발광 소자(170)와 중첩되는 면적이 가능한 한 작게 되도록 배치하는 것이 바람직하다. 배선(119)은 음극 보조 배선으로서 기능한다. 인접하는 상기 발광 소자 각각의 음극을 배선(119)과 전기적으로 접속함으로써, 음극의 전위 편차를 저감할 수 있다. 따라서 표시 장치의 표시 품질을 높일 수 있다.
또한 도 9에서는 배선(119)이 X 방향으로 연장되고, X 방향으로 인접하는 전극(117)과 전기적으로 접속되어 있지만, 배선(119)은 Y 방향으로 연장되고 Y 방향으로 인접하는 전극(117)과 전기적으로 접속되어도 좋다. 또한 배선(119)을 그물 형상으로 배치하여도 좋다.
[변형예 2]
도 10에 나타낸 바와 같이, 절연층(114)과 전극(171) 사이에 절연층(139)을 제공하여도 좋다. 절연층(139)은 공정 A15에서 양극으로서 기능하는 전극(171), EL층(172), 및 음극으로서 기능하는 전극(173) 각각의 일부를 에칭할 때의 에칭 스토퍼로서 기능한다.
절연층(139)에는 공정 A15에서 에칭되기 어려운 재료를 사용한다. 특히 공정 A15를 드라이 에칭법으로 수행하는 경우, 또는 주로 드라이 에칭법으로 수행하는 경우에는, 절연층(139)을 제공하는 것이 바람직하다. 절연층(139)을 제공함으로써, 공정 A15의 공정 설계 자유도가 높아져, 생산성 및 신뢰성을 높일 수 있다.
[제 2 소자 기판(152)]
다음으로, 제 2 소자 기판(152)의 제작 방법에 대하여 설명한다.
[공정 B1]
기판(121) 위에 절연층(122)을 형성한다(도 11의 (A) 참조). 기판(121)으로서는 기판(111)과 같은 재료를 사용할 수 있다.
[공정 B2]
다음으로, 절연층(122) 위에 차광층(132)을 제공한다(도 11의 (B) 참조).
[공정 B3]
다음으로, 절연층(122) 및 차광층(132) 위에 착색층(131)을 제공한다.
착색층(131)을, 감광성 재료를 사용하여 형성함으로써, 포토리소그래피법 등에 의하여 섬 형상으로 가공할 수 있다. 착색층(131)과 차광층(132)은 필요에 따라 제공하면 좋다. 따라서, 착색층(131) 및 차광층(132) 중 적어도 한쪽을 제공하지 않는 경우도 있다. 또한 표시 장치(100)에서는 주변 회로 영역(232) 및 주변 회로 영역(233) 등과 중첩시켜 차광층(132)을 제공하였다.
본 실시형태에서는 적색의 색역의 광을 투과시키는 착색층(131R), 녹색의 색역의 광을 투과시키는 착색층(131G), 및 청색의 색역의 광을 투과시키는 착색층(131B)을 제공한다. 또한 착색층(131)과 차광층(132)을 제공하는 경우에는, 착색층(131) 주변부에서 착색층(131)과 차광층(132)이 서로 중첩되는 영역이 형성된다.
[공정 B4]
다음으로, 착색층(131) 및 차광층(132) 위에 절연층(133)을 형성한다(도 11의 (C) 참조).
절연층(133)은 평탄화층으로서 기능하는 것이 바람직하다. 절연층(133)에는 아크릴 수지, 에폭시 수지 등의 수지를 적합하게 사용할 수 있다. 절연층(133)으로서 무기 절연층을 사용하여도 좋다.
상술한 바와 같이 하여 제 2 소자 기판(152)을 제작할 수 있다.
[표시 장치(100)]
다음으로, 제 1 소자 기판(151)과 제 2 소자 기판(152)을 사용한 표시 장치(100)의 제작 방법에 대하여 설명한다.
제 1 소자 기판(151)과 제 2 소자 기판(152)을, 착색층(131)과 발광 소자(170)가 대향하도록 접착층(142)을 끼워 접합한다(도 12 참조). 이때, 발광 소자(170)의 발광 영역이 착색층(131)과 중첩되도록 접합한다.
접착층(142)으로서는 자외선 경화형 등의 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제 등의 각종 경화형 접착제를 사용할 수 있다. 또한 접착 시트 등을 사용하여도 좋다.
상술한 바와 같이 하여 표시 장치(100)를 제작할 수 있다.
[변형예]
표시 장치(100)의 변형예인 표시 장치(100A)의 단면을 도 13에 나타내었다. 표시 장치(100A)는 제 1 소자 기판(151) 및 제 2 소자 기판(152A)을 가진다. 제 2 소자 기판(152A)은 제 2 소자 기판(152)의 변형예이고, 기판(121)과 착색층(131) 사이에 터치 센서(370)를 가지는 점이 다르다. 본 실시형태에서는 터치 센서(370)는 도전층(374), 절연층(375), 도전층(376a), 도전층(376b), 도전층(377), 및 절연층(378)을 포함한다.
도전층(376a), 도전층(376b), 및 도전층(377)은 투광성을 가지는 도전성 재료로 형성하는 것이 바람직하다. 다만, 일반적으로 투광성을 가지는 도전성 재료는 투광성을 가지지 않는 도전성 재료(차광성을 가지는 도전성 재료)보다 저항률이 높다. 따라서, 터치 센서의 대형화, 고정세화를 실현하기 위하여, 도전층(376a), 도전층(376b), 및 도전층(377)을 저항률이 낮은 금속 재료로 형성하는 경우가 있다.
또한 도전층(376a), 도전층(376b), 및 도전층(377)을 금속 재료로 형성하는 경우, 외광 반사를 저감하는 것이 바람직하다. 일반적으로 금속 재료는 반사율이 높지만, 산화 처리 등을 실시함으로써 반사율을 낮추어 암색으로 할 수 있다.
또한 도전층(376a), 도전층(376b), 및 도전층(377)을 금속층과 반사율이 낮은 층("암색층"이라고도 함)의 적층으로 하여도 좋다. 암색층은 저항률이 높기 때문에, 금속층과 암색층의 적층으로 하는 것이 바람직하다. 암색층의 일례로서는, 산화 구리를 포함하는 층, 염화 구리 또는 염화 텔루륨을 포함하는 층 등이 있다. 또한 암색층을 Ag 입자, Ag 섬유, Cu 입자 등의 금속 미립자, 카본 나노 튜브(CNT), 또는 그래핀 등의 나노 탄소 입자, 그리고 PEDOT, 폴리아닐린, 또는 폴리피롤 등의 도전성 고분자 등을 사용하여 형성하여도 좋다.
또한 터치 센서(370)로서 저항막 방식 또는 정전 용량 방식의 터치 센서 이외에, 광전 변환 소자를 사용한 광학식의 터치 센서 등을 사용하여도 좋다. 정전 용량 방식으로서는, 표면형 정전 용량 방식, 투영형 정전 용량 방식 등이 있다. 투영형 정전 용량 방식으로서는, 주로 구동 방식의 차이에 따라 자기 용량 방식, 상호 용량 방식 등이 있다. 상호 용량 방식을 사용하면 여러 지점을 동시에 검출할 수 있기 때문에 바람직하다.
또한 기타 구성에 대해서는 표시 장치(100)와 같기 때문에 자세한 설명을 생략한다.
또한 터치 센서는 기판(121)의 외측에 제공하여도 좋다. 예를 들어, 시트상의 터치 센서를 표시 영역(235)에 중첩시켜 제공하여도 좋다.
본 실시형태에 기재된 구성은 다른 실시형태 등에 기재된 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 2)
본 실시형태에서는 표시 장치(100)의 더 구체적인 구성예에 대하여 설명한다. 도 15의 (A)는 표시 장치(100)를 설명하는 블록도이다. 실시형태 1에서 설명한 바와 같이, 표시 장치(100)는 표시 영역(235), 주변 회로 영역(232), 및 주변 회로 영역(233)을 가진다.
주변 회로 영역(232)에 포함되는 회로는 예를 들어 주사선 구동 회로로서 기능한다. 주변 회로 영역(232)에 포함되는 회로는 예를 들어 신호선 구동 회로로서 기능한다. 또한 표시 영역(235)을 끼워 주변 회로 영역(232)과 대향하는 위치에, 어떤 회로를 제공하여도 좋다. 표시 영역(235)을 끼워 주변 회로 영역(233)과 대향하는 위치에, 어떤 회로를 제공하여도 좋다. 또한 상술한 바와 같이, 주변 회로 영역(232) 및 주변 회로 영역(233)에 포함되는 회로의 총칭을 "주변 구동 회로"라고 하는 경우가 있다.
주변 구동 회로에는, 시프트 레지스터, 레벨 시프터, 인버터, 래치, 아날로그 스위치, 논리 회로 등의 다양한 회로를 사용할 수 있다. 주변 구동 회로에는 트랜지스터 및 용량 소자 등을 사용할 수 있다. 주변 구동 회로가 가지는 트랜지스터는 화소(230)에 포함되는 트랜지스터와 같은 공정으로 형성할 수 있다.
또한 표시 장치(100)는 각각이 실질적으로 평행하게 배치되고, 또한 주변 회로 영역(232)에 포함되는 회로에 의하여 전위가 제어되는 m개(m은 1 이상의 정수)의 배선(236)과, 각각이 실질적으로 평행하게 배치되고, 또한 주변 회로 영역(233)에 포함되는 회로에 의하여 전위가 제어되는 n개(n은 1 이상의 정수)의 배선(237)을 가진다.
표시 영역(235)은 매트릭스상으로 배치된 복수의 화소(230)를 가진다. 적색광을 제어하는 화소(230), 녹색광을 제어하는 화소(230), 및 청색광을 제어하는 화소(230)를 합쳐 하나의 화소(240)로서 기능시키고, 각각의 화소(230)의 발광량(발광 휘도)을 제어함으로써, 풀 컬러 표시를 실현할 수 있다. 따라서, 상기 3개의 화소(230)는 각각이 부화소로서 기능한다. 즉 3개의 부화소는 각각이 적색광, 녹색광, 또는 청색광의 발광량 등을 제어한다(도 15의 (B1) 참조). 또한 3개의 부화소 각각이 제어하는 광의 색은 적색(R), 녹색(G), 청색(B)의 조합에 한정되지 않고, 시안(C), 마젠타(M), 황색(Y)이어도 좋다(도 15의 (B2) 참조).
또한 4개의 부화소를 합쳐 하나의 화소로서 기능시켜도 좋다. 예를 들어, 적색광, 녹색광, 청색광을 각각 제어하는 3개의 부화소에 백색광(W)을 제어하는 부화소를 더하여도 좋다(도 15의 (B3) 참조). 백색광을 제어하는 부화소를 더함으로써, 표시 영역의 휘도를 높일 수 있다. 또한 적색광, 녹색광, 청색광을 각각 제어하는 3개의 부화소에 황색광을 제어하는 부화소를 더하여도 좋다(도 15의 (B4) 참조). 또한 시안색광, 마젠타색광, 황색광을 각각 제어하는 3개의 부화소에 백색광을 제어하는 부화소를 더하여도 좋다(도 15의 (B5) 참조).
하나의 화소로서 기능시키는 부화소의 수를 늘리고, 적색, 녹색, 청색, 시안, 마젠타, 및 황색 등의 광을 제어하는 부화소를 적절히 조합하여 사용함으로써, 중간조의 재현성을 높일 수 있다. 따라서 표시 품질을 높일 수 있다.
또한 본 발명의 일 형태의 표시 장치는 다양한 규격의 색역을 재현할 수 있다. 예를 들어 텔레비전 방송에 사용되는 PAL(Phase Alternating Line) 규격 및 NTSC(National Television System Committee) 규격, 퍼스널 컴퓨터, 디지털 카메라, 프린터 등의 전자 기기에 사용되는 표시 장치에서 널리 사용되는 sRGB(standard RGB) 규격 및 Adobe RGB 규격, HDTV(High Definition Television, 하이비전이라고도 함)에 사용되는 ITU-R BT.709(International Telecommunication Union Radiocommunication Sector Broadcasting Service(Television) 709) 규격, 디지털 시네마 영사에 사용되는 DCI-P3(Digital Cinema Initiatives P3) 규격, UHDTV(Ultra High Definition Television, 슈퍼 하이비전이라고도 함)에 사용되는 ITU-R BT.2020(REC.2020(Recommendation 2020)) 규격 등의 색역을 재현할 수 있다.
또한 화소(240)를 1920×1080의 매트릭스로 배치하면, 소위 풀 하이비전("2K 해상도", "2K1K", 또는 "2K" 등이라고도 함)의 해상도로 풀 컬러 표시를 할 수 있는 표시 장치(100)를 실현할 수 있다. 또한 예를 들어 화소(240)를 3840×2160의 매트릭스로 배치하면, 소위 울트라 하이비전("4K 해상도", "4K2K", 또는 "4K" 등이라고도 함)의 해상도로 풀 컬러 표시를 할 수 있는 표시 장치(100)를 실현할 수 있다. 또한 예를 들어 화소(240)를 7680×4320의 매트릭스로 배치하면, 소위 슈퍼 하이비전("8K 해상도", "8K4K", 또는 "8K" 등이라고도 함)의 해상도로 풀 컬러 표시를 할 수 있는 표시 장치(100)를 실현할 수 있다. 화소(240)를 늘림으로써 16K 또는 32K의 해상도로 풀 컬러 표시를 할 수 있는 표시 장치(100)를 실현할 수도 있다.
<화소(230)의 회로 구성예>
도 16은 화소(230)의 회로 구성예를 나타낸 도면이다. 화소(230)는 화소 회로(431) 및 표시 소자(432)를 가진다.
각 배선(236)은 표시 영역(235)에서 m행 n열로 배치된 화소 회로(431) 중 어느 행에 배치된 n개의 화소 회로(431)와 전기적으로 접속된다. 또한 각 배선(237)은 m행 n열로 배치된 화소 회로(431) 중 어느 열에 배치된 m개의 화소 회로(431)에 전기적으로 접속된다.
화소 회로(431)는 트랜지스터(436)와, 용량 소자(433)와, 트랜지스터(251)와, 트랜지스터(434)를 가진다. 또한 화소 회로(431)는 표시 소자(432)로서 기능하는 발광 소자(170)에 전기적으로 접속되어 있다.
트랜지스터(436)의 소스 전극 및 드레인 전극 중 한쪽은 데이터 신호("비디오 신호"라고도 함)가 공급되는 배선(이하, 신호선(DL_n)이라고 함)에 전기적으로 접속된다. 또한 트랜지스터(436)의 게이트 전극은 게이트 신호가 공급되는 배선(이하, 주사선(GL_m)이라고 함)에 전기적으로 접속된다. 신호선(DL_n)과 주사선(GL_m)은 각각 배선(237)과 배선(236)에 상당한다.
트랜지스터(436)는 노드(435)에 대한 데이터 신호의 기록을 제어하는 기능을 가진다.
용량 소자(433)의 한 쌍의 전극 중 한쪽은 노드(435)에 전기적으로 접속되고, 다른 쪽은 노드(437)에 전기적으로 접속된다. 또한 트랜지스터(436)의 소스 전극 및 드레인 전극 중 다른 쪽은 노드(435)에 전기적으로 접속된다.
용량 소자(433)는 노드(435)에 기록된 데이터를 유지하는 유지 용량으로서의 기능을 가진다.
트랜지스터(251)의 소스 전극 및 드레인 전극 중 한쪽은 전위 공급선(VL_a)에 전기적으로 접속되고, 다른 쪽은 노드(437)에 전기적으로 접속된다. 또한 트랜지스터(251)의 게이트 전극은 노드(435)에 전기적으로 접속된다.
트랜지스터(434)의 소스 전극 및 드레인 전극 중 한쪽은 전위 공급선(V0)에 전기적으로 접속되고, 다른 쪽은 노드(437)에 전기적으로 접속된다. 또한 트랜지스터(434)의 게이트 전극은 주사선(GL_m)에 전기적으로 접속된다.
발광 소자(170)의 양극 및 음극 중 한쪽은 전위 공급선(VL_b)에 전기적으로 접속되고, 다른 쪽은 노드(437)에 전기적으로 접속된다.
발광 소자(170)로서는, 예를 들어 유기 일렉트로루미네선스 소자(유기 EL 소자라고도 함) 등을 사용할 수 있다. 다만 발광 소자(170)로서는, 이에 한정되지 않고, 예를 들어 무기 재료로 이루어지는 무기 EL 소자를 사용하여도 좋다.
또한 전원 전위로서는, 예를 들어 상대적으로 고전위 측의 전위 또는 저전위 측의 전위를 사용할 수 있다. 고전위 측의 전원 전위를 고전원 전위("VDD"라고도 함)라고 하고, 저전위 측의 전원 전위를 저전원 전위("VSS"라고도 함)라고 한다. 또한 접지 전위를 고전원 전위 또는 저전원 전위로서 사용할 수도 있다. 예를 들어 고전원 전위가 접지 전위인 경우에는 저전원 전위는 접지 전위보다 낮은 전위이고, 저전원 전위가 접지 전위인 경우에는 고전원 전위는 접지 전위보다 높은 전위이다.
예를 들어, 전위 공급선(VL_a) 및 전위 공급선(VL_b) 중 한쪽에는 고전원 전위(VDD)가 인가되고, 다른 쪽에는 저전원 전위(VSS)가 인가된다.
화소 회로(431)를 가지는 표시 장치에서는 주변 회로 영역(232)에 포함되는 회로에 의하여 각 행의 화소 회로(431)를 순차적으로 선택하고, 트랜지스터(436) 및 트랜지스터(434)를 온 상태로 하여 데이터 신호를 노드(435)에 기록한다.
노드(435)에 데이터가 기록된 화소 회로(431)는 트랜지스터(436) 및 트랜지스터(434)가 오프 상태가 됨으로써 유지 상태가 된다. 또한 노드(435)에 기록된 데이터의 전위에 따라 트랜지스터(251)의 소스 전극과 드레인 전극 사이를 흐르는 전류의 양이 제어되고, 발광 소자(170)는 흐르는 전류의 양에 따른 휘도로 발광한다. 이 동작을 행마다 순차적으로 수행함으로써, 화상을 표시할 수 있다.
본 실시형태에 기재된 구성은 다른 실시형태 등에 기재된 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는 발광 소자(170)에 사용할 수 있는 발광 디바이스에 대하여 설명한다.
도 17의 (A)는 발광 디바이스를 나타낸 도면이다. 도 17의 (A)에 나타낸 발광 디바이스는 제 1 전극(181), 제 2 전극(182), EL층(183)을 가진다. 제 1 전극(181)이 상기 실시형태에 나타낸 전극(171)에 상당하고, 제 2 전극(182)이 전극(173)에 상당하고, EL층(183)이 EL층(172)에 상당한다.
EL층(183)은 발광층(193)을 가지고, 발광층(193)에는 발광 재료가 포함된다. 발광층(193)과 제 1 전극(181) 사이에는 정공 주입층(191) 및 정공 수송층(192)이 제공된다.
또한 발광층(193)에서 발광 재료와 함께 호스트 재료가 포함되는 구성이어도 좋다. 호스트 재료는 캐리어 수송성을 가지는 유기 화합물이다. 또한 호스트 재료는 한 종류뿐만 아니라, 복수 종류 포함되어도 좋다. 이때, 복수의 유기 화합물이, 전자 수송성을 가지는 유기 화합물과 정공 수송성을 가지는 유기 화합물이면, 발광층(193) 내에서의 캐리어 밸런스를 조정하는 것이 가능하기 때문에 바람직하다. 또한 복수의 유기 화합물이 모두 전자 수송성을 가지는 유기 화합물이어도 좋지만, 이들의 전자 수송성을 상이하게 함으로써 발광층(193)에서의 전자 수송성을 조절하는 것도 가능해진다. 캐리어 밸런스를 적절히 조정함으로써, 수명이 양호한 발광 디바이스를 제공할 수 있게 된다. 또한 호스트 재료인 복수의 유기 화합물 사이 또는 호스트 재료와 발광 재료 사이에서 들뜬 복합체를 형성하는 구성이어도 좋다. 적절한 발광 파장을 가지는 들뜬 복합체를 형성함으로써, 발광 재료로의 유효한 에너지 이동을 실현하여, 효율이 높고 수명이 양호한 발광 디바이스를 제공하는 것이 가능해진다.
또한 도 17의 (A)에는, EL층(183)으로서 발광층(193), 정공 주입층(191), 및 정공 수송층(192) 외에, 전자 수송층(194), 전자 수송층(195)이 도시되어 있지만, 발광 디바이스의 구성은 이에 한정되지 않는다. 이들 층 중 어느 것을 형성하지 않아도 되고, 다른 기능을 가지는 층을 가져도 좋다.
다음으로, 상술한 발광 디바이스의 자세한 구조와 재료의 예에 대하여 설명한다. 제 1 전극(181)은 일함수가 큰(구체적으로는 4.0eV 이상) 금속, 합금, 도전성 화합물, 및 이들의 혼합물 등을 사용하여 형성되는 것이 바람직하다. 구체적으로는 예를 들어, 산화 인듐-산화 주석(ITO: Indium Tin Oxide), 실리콘 또는 산화 실리콘을 함유한 산화 인듐-산화 주석, 산화 인듐-산화 아연, 산화 텅스텐 및 산화 아연을 함유한 산화 인듐(IWZO) 등이 있다. 이들 도전성 금속 산화물막은 일반적으로 스퍼터링법으로 성막되지만, 졸겔법 등을 응용하여 제작되어도 좋다. 또한 후술하는 복합 재료를 EL층(183)에서 제 1 전극(181)과 접하는 층에 사용함으로써, 일함수에 상관없이 전극 재료를 선택할 수 있게 된다.
EL층(183)은 적층 구조를 가지는 것이 바람직하지만, 상기 적층 구조는 특별히 한정되지 않고 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층, 캐리어 차단층, 여기자 차단층, 전하 발생층 등 다양한 층 구조를 적용할 수 있다. 본 실시형태에서는 도 17의 (A)에 나타낸 바와 같이, 정공 주입층(191), 정공 수송층(192), 발광층(193)에 더하여, 전자 수송층(194) 및 전자 수송층(195)을 가지는 구성, 그리고 도 17의 (B)에 나타낸 바와 같이, 정공 주입층(191), 정공 수송층(192), 발광층(193)에 더하여, 전자 수송층(194) 및 전하 발생층(196)을 가지는 구성의 2종류의 구성에 대하여 설명한다. 각 층을 구성하는 재료에 대하여 이하에서 구체적으로 설명한다.
정공 주입층(191)은 억셉터성을 가지는 물질을 포함하는 층이다. 억셉터성을 가지는 물질로서는, 유기 화합물 및 무기 화합물 중 어느 쪽이든 사용할 수 있다.
억셉터성을 가지는 물질로서는 전자 흡인기(할로젠기 또는 사이아노기)를 가지는 화합물을 사용할 수 있고, 7,7,8,8-테트라사이아노-2,3,5,6-테트라플루오로퀴노다이메테인(약칭: F4-TCNQ), 클로라닐, 2,3,6,7,10,11-헥사사이아노-1,4,5,8,9,12-헥사아자트라이페닐렌(약칭: HAT-CN), 1,3,4,5,7,8-헥사플루오로테트라사이아노-나프토퀴노다이메테인(약칭: F6-TCNNQ), 2-(7-다이사이아노메틸렌-1,3,4,5,6,8,9,10-옥타플루오로-7H-피렌-2-일리덴)말로노나이트릴 등을 들 수 있다.
억셉터성을 가지는 물질로서는 상술한 유기 화합물 외에도 몰리브데넘 산화물, 바나듐 산화물, 루테늄 산화물, 텅스텐 산화물, 망가니즈 산화물 등을 사용할 수 있다. 이 외에, 프탈로사이아닌(약칭: H2Pc) 또는 구리 프탈로사이아닌(약칭: CuPc) 등의 프탈로사이아닌계의 착체 화합물, 방향족 아민 화합물, 또는 폴리(3,4-에틸렌다이옥시싸이오펜)/(폴리스타이렌설폰산)(약칭: PEDOT/PSS) 등의 고분자 등에 의해서도 정공 주입층(191)을 형성할 수 있다. 억셉터성을 가지는 물질은 전계의 인가에 의하여 인접한 정공 수송층(또는 정공 수송 재료)으로부터 전자를 추출할 수 있다.
또한 정공 주입층(191)으로서, 정공 수송성을 가지는 재료에 상기 억셉터성 물질을 함유시킨 복합 재료를 사용할 수도 있다. 또한 정공 수송성을 가지는 재료에 억셉터성 물질을 함유시킨 복합 재료를 사용함으로써, 일함수에 상관없이 전극을 형성하는 재료를 선택할 수 있다. 즉, 제 1 전극(181)으로서 일함수가 큰 재료뿐만 아니라, 일함수가 작은 재료도 사용할 수 있게 된다.
복합 재료에 사용하는 정공 수송성을 가지는 재료로서는 방향족 아민 화합물, 카바졸 유도체, 방향족 탄화수소, 고분자 화합물(올리고머, 덴드리머, 폴리머 등) 등, 다양한 유기 화합물을 사용할 수 있다. 또한 복합 재료에 사용하는 정공 수송성을 가지는 재료는, 1Х10-6cm2/Vs 이상의 정공 이동도를 가지는 물질인 것이 바람직하다.
또한 복합 재료에 사용되는 정공 수송성을 가지는 재료는, -5.7eV 이상 -5.4eV 이하의 비교적 깊은 HOMO 준위를 가지는 물질인 것이 더 바람직하다. 복합 재료에 사용되는 정공 수송성을 가지는 재료가 비교적 깊은 HOMO 준위를 가짐으로써 정공 수송층(192)에 정공을 주입하기 쉬워지고, 수명이 양호한 발광 디바이스를 얻기 쉬워진다.
정공 주입층(191)을 형성함으로써, 정공 주입성이 양호해져 구동 전압이 작은 발광 디바이스를 얻을 수 있다. 또한 억셉터성을 가지는 유기 화합물은 증착이 용이하고 성막이 쉽기 때문에 사용하기 쉬운 재료이다.
정공 수송층(192)은 정공 수송성을 가지는 재료를 포함하여 형성된다. 정공 수송성을 가지는 재료로서는, 1Х10-6cm2/Vs 이상의 정공 이동도를 가지는 것이 바람직하다. 상기 정공 수송성을 가지는 재료로서는 4,4'-비스[N-(1-나프틸)-N-페닐아미노]바이페닐(약칭: NPB), N,N'-비스(3-메틸페닐)-N,N'-다이페닐-[1,1'-바이페닐]-4,4'-다이아민(약칭: TPD), 4,4'-비스[N-(스파이로-9,9'-바이플루오렌-2-일)-N-페닐아미노]바이페닐(약칭: BSPB) 등을 들 수 있다. 또한 정공 주입층(191)의 복합 재료에 사용되는 정공 수송성을 가지는 재료로서 든 물질도 정공 수송층(192)을 구성하는 재료로서 적합하게 사용할 수 있다.
발광층(193)은 발광 물질과 호스트 재료를 가진다. 또한 발광층(193)은 그 외의 재료를 동시에 포함하여도 좋다. 또한 조성이 다른 2층의 적층이어도 좋다.
발광 물질은 형광 발광 물질이어도 좋고, 인광 발광 물질이어도 좋고, 열 활성화 지연 형광(TADF)을 나타내는 물질이어도 좋고, 그 외의 발광 물질이어도 좋다.
발광층(193)에서 형광 발광 물질로서 사용할 수 있는 재료로서는 예를 들어 5,6-비스[4-(10-페닐-9-안트릴)페닐]-2,2'-바이피리딘(약칭: PAP2BPy), 5,6-비스[4'-(10-페닐-9-안트릴)바이페닐-4-일]-2,2'-바이피리딘(약칭: PAPP2BPy), N,N'-다이페닐-N,N'-비스[4-(9-페닐-9H-플루오렌-9-일)페닐]피렌-1,6-다이아민(약칭: 1,6FLPAPrn) 등이 있다. 또한 이들 외의 형광 발광 물질을 사용할 수도 있다.
발광층(193)에서, 발광 물질로서 인광 발광 물질을 사용하는 경우, 사용할 수 있는 재료로서는 예를 들어 4H-트라이아졸 골격을 가지는 유기 금속 이리듐 착체, 1H-트라이아졸 골격을 가지는 유기 금속 이리듐 착체, 이미다졸 골격을 가지는 유기 금속 이리듐 착체, 전자 흡인기를 가지는 페닐피리딘 유도체를 배위자로 하는 유기 금속 이리듐 착체 등이 있다. 이들은 청색의 인광 발광을 나타내는 화합물이고, 440nm 내지 520nm에 발광 파장의 피크를 가지는 화합물이다.
또한 피리미딘 골격을 가지는 유기 금속 이리듐 착체, 피라진 골격을 가지는 유기 금속 이리듐 착체, 피리딘 골격을 가지는 유기 금속 이리듐 착체, 트리스(아세틸아세토네이토)(모노페난트롤린)터븀(III)(약칭: [Tb(acac)3(Phen)]) 등의 희토류 금속 착체 등을 들 수 있다. 이들은 주로 녹색 인광 발광을 나타내는 화합물이고, 500nm 내지 600nm에 발광 파장의 피크를 가진다. 또한 피리미딘 골격을 가지는 유기 금속 이리듐 착체는, 신뢰성 및 발광 효율도 매우 우수하기 때문에, 특히 바람직하다.
또한 피리미딘 골격을 가지는 유기 금속 이리듐 착체, 피라진 골격을 가지는 유기 금속 이리듐 착체, 피리딘 골격을 가지는 유기 금속 이리듐 착체, 백금 착체, 희토류 금속 착체 등을 들 수 있다. 이들은 적색의 인광 발광을 나타내는 화합물이고, 600nm 내지 700nm에 발광의 피크를 가진다. 또한 피라진 골격을 가지는 유기 금속 이리듐 착체로부터는 색도가 좋은 적색 발광을 얻을 수 있다.
또한 상술한 인광성 화합물 외에, 공지의 인광 발광 물질을 선택하여 사용하여도 좋다.
TADF 재료로서는 풀러렌 및 그 유도체, 아크리딘 및 그 유도체, 에오신 유도체 등을 사용할 수 있다. 또한 마그네슘(Mg), 아연(Zn), 카드뮴(Cd), 주석(Sn), 백금(Pt), 인듐(In), 또는 팔라듐(Pd) 등을 포함하는 금속 함유 포르피린을 들 수 있다.
또한 TADF 재료는, S1 준위와 T1 준위의 차이가 작고, 역 항간 교차에 의하여 에너지를 삼중항 들뜬 에너지로부터 단일항 들뜬 에너지로 변환하는 기능을 가지는 재료이다. 그러므로 삼중항 들뜬 에너지를 미량의 열 에너지에 의하여 단일항 들뜬 에너지로 업컨버트(역 항간 교차)할 수 있어, 단일항 들뜬 상태를 효율적으로 생성할 수 있다. 또한 삼중항 들뜬 에너지를 발광으로 변환할 수 있다.
또한 2종류의 물질로 들뜬 상태를 형성하는 들뜬 복합체(엑사이플렉스, 엑시플렉스, 또는 Exciplex라고도 함)는, S1 준위와 T1 준위의 차이가 매우 작고, 삼중항 들뜬 에너지를 단일항 들뜬 에너지로 변환할 수 있는 TADF 재료로서의 기능을 가진다.
또한 T1 준위의 지표로서는, 저온(예를 들어 77K 내지 10K)에서 관측되는 인광 스펙트럼을 사용하면 좋다. TADF 재료는, 그 형광 스펙트럼의 단파장 측의 테일(tail)에서 접선을 긋고, 그 외삽선의 파장의 에너지를 S1 준위로 하고, 인광 스펙트럼의 단파장 측의 테일에서 접선을 긋고, 그 외삽선의 파장의 에너지를 T1 준위로 한 경우에 그 S1과 T1의 차이가 0.3eV 이하인 것이 바람직하고, 0.2eV 이하인 것이 더 바람직하다.
또한 TADF 재료를 발광 물질로서 사용하는 경우, 호스트 재료의 S1 준위는 TADF 재료의 S1 준위보다 높은 것이 바람직하다. 또한 호스트 재료의 T1 준위는 TADF 재료의 T1 준위보다 높은 것이 바람직하다.
발광층의 호스트 재료로서는 전자 수송성을 가지는 재료, 정공 수송성을 가지는 재료, 상기 TADF 재료 등 다양한 캐리어 수송 재료를 사용할 수 있다.
정공 수송성을 가지는 재료로서는, 아민 골격 또는 ð전자 과잉형 헤테로 방향족 고리 골격을 가지는 유기 화합물이 바람직하다. 예를 들어 방향족 아민 골격을 가지는 화합물, 카바졸 골격을 가지는 화합물, 싸이오펜 골격을 가지는 화합물, 퓨란 골격을 가지는 화합물 등이 있다. 상술한 것 중에서도, 방향족 아민 골격을 가지는 화합물 및 카바졸 골격을 가지는 화합물은 신뢰성이 양호하고 정공 수송성이 높아 구동 전압 저감에도 기여하기 때문에 바람직하다.
전자 수송성을 가지는 재료로서는, 예를 들어 금속 착체 또는 ð전자 부족형 헤테로 방향족 고리 골격을 가지는 유기 화합물이 바람직하다. ð전자 부족형 헤테로 방향족 고리 골격을 가지는 유기 화합물로서는 예를 들어 폴리아졸 골격을 가지는 헤테로 고리 화합물, 다이아진 골격을 가지는 헤테로 고리 화합물, 트라이아진 골격을 가지는 헤테로 고리 화합물, 피리딘 골격을 가지는 헤테로 고리 화합물 등이 있다. 상술한 것 중에서도, 다이아진 골격을 가지는 헤테로 고리 화합물, 트라이아진 골격을 가지는 헤테로 고리 화합물, 및 피리딘 골격을 가지는 헤테로 고리 화합물은 신뢰성이 양호하므로 바람직하다. 특히 다이아진(피리미딘 또는 피라진) 골격을 가지는 헤테로 고리 화합물은 전자 수송성이 높아 구동 전압 저감에도 기여한다.
호스트 재료로서 사용할 수 있는 TADF 재료로서는, 앞에서 TADF 재료로서 예를 든 것을 마찬가지로 사용할 수 있다. TADF 재료를 호스트 재료로서 사용하면, TADF 재료에서 생성된 삼중항 들뜬 에너지가 역 항간 교차에 의하여 단일항 들뜬 에너지로 변환되고, 또한 발광 물질로 에너지 이동함으로써, 발광 디바이스의 발광 효율을 높일 수 있다.
형광 발광 물질을 발광 물질로서 사용하는 경우, 호스트 재료로서는 안트라센 골격을 가지는 재료가 적합하다. 안트라센 골격을 가지는 물질을 형광 발광 물질의 호스트 재료로서 사용하면, 발광 효율, 내구성 모두가 양호한 발광층을 실현할 수 있다.
전자 수송층(194)은 전자 수송성을 가지는 물질을 포함하는 층이다. 전자 수송성을 가지는 물질로서는, 상기 호스트 재료에 사용할 수 있는 전자 수송성을 가지는 물질로서 예를 든 것을 사용할 수 있다.
또한 전자 수송층(194)은 전계 강도[V/cm]의 제곱근이 600일 때의 전자 이동도가 1Х10-7cm2/Vs 이상 5Х10-5cm2/Vs 이하인 것이 바람직하다. 전자 수송층(194)에서의 전자의 수송성을 저하시킴으로써 발광층에 대한 전자의 주입량을 제어할 수 있어, 발광층이 전자 과다 상태가 되는 것을 방지할 수 있다. 또한 전자 수송층은 전자 수송성을 가지는 재료와, 알칼리 금속 또는 알칼리 금속의 단체, 화합물, 혹은 착체를 포함하는 것이 바람직하다. 이들 구성은, 특히 정공 주입층을 복합 재료로 형성하고, 상기 복합 재료에 사용되는 정공 수송성을 가지는 재료의 HOMO 준위가 -5.7eV 이상 -5.4eV 이하로 비교적 깊은 경우에, 수명이 양호해지기 때문에 특히 바람직하다. 또한 이때 전자 수송성을 가지는 재료는 HOMO 준위가 -6.0eV 이상인 것이 바람직하다.
전자 수송층(194)과 제 2 전극(182) 사이에는 전자 수송층(195)으로서 플루오린화 리튬(LiF), 플루오린화 세슘(CsF), 플루오린화 칼슘(CaF2), 8-하이드록시퀴놀리네이토-리튬(약칭: Liq) 등의 알칼리 금속, 알칼리 토금속, 또는 이들의 화합물을 포함하는 층을 제공하여도 좋다. 전자 수송층(195)으로서는, 전자 수송성을 가지는 물질로 이루어지는 층 내에 알칼리 금속 또는 알칼리 토금속, 혹은 이들의 화합물을 포함시킨 것, 또는 전자화물(electride)을 사용하여도 좋다. 전자화물로서는 예를 들어 칼슘과 알루미늄의 혼합 산화물에 전자를 고농도로 첨가한 물질 등이 있다.
또한 전자 수송층(195)으로서, 전자 수송성을 가지는 물질(바람직하게는 바이피리딘 골격을 가지는 유기 화합물)에, 상기 알칼리 금속 또는 알칼리 토금속의 플루오린화물을 미결정 상태가 되는 농도 이상(50wt% 이상) 포함시킨 층을 사용할 수도 있다. 상기 층은 굴절률이 낮은 층이기 때문에, 외부 양자 효율이 더 양호한 발광 디바이스를 제공할 수 있다.
또한 전자 수송층(195) 대신에 전하 발생층(196)을 제공하여도 좋다(도 17의 (B)). 전하 발생층(196)은 전위를 인가함으로써 상기 층의 음극 측과 접하는 층에 정공을 주입하고, 양극 측과 접하는 층에 전자를 주입할 수 있는 층을 말한다. 전하 발생층(196)에는 적어도 P형층(197)이 포함된다. P형층(197)은 상술한 정공 주입층(191)을 구성할 수 있는 재료로서 열거한 복합 재료를 사용하여 형성하는 것이 바람직하다. 또한 P형층(197)은 복합 재료를 구성하는 재료로서 상술한 억셉터 재료를 포함하는 막과 정공 수송 재료를 포함하는 막을 적층하여 구성하여도 좋다. P형층(197)에 전위를 인가함으로써, 전자 수송층(194)에 전자가 주입되고, 음극인 제 2 전극(182)에 정공이 주입되어, 발광 디바이스가 동작한다. 또한 본 발명의 일 형태의 유기 화합물은 굴절률이 낮기 때문에, P형층(197)에 사용하면 외부 양자 효율이 양호한 발광 디바이스를 얻을 수 있다.
또한 전하 발생층(196)에는 P형층(197) 외에, 전자 릴레이층(198) 및 전자 주입 버퍼층(199) 중 어느 한쪽 또는 양쪽 모두가 제공되는 것이 바람직하다.
전자 릴레이층(198)은 적어도 전자 수송성을 가지는 물질을 포함하고, 전자 주입 버퍼층(199)과 P형층(197)의 상호 작용을 방지하여 전자를 원활하게 수송하는 기능을 가진다. 전자 릴레이층(198)에 포함되는 전자 수송성을 가지는 물질의 LUMO 준위는 P형층(197)에서의 억셉터성 물질의 LUMO 준위와, 전자 수송층(194)에서의 전하 발생층(196)과 접하는 층에 포함되는 물질의 LUMO 준위 사이인 것이 바람직하다. 전자 릴레이층(198)에 사용되는 전자 수송성을 가지는 물질에서의 LUMO 준위의 구체적인 에너지 준위는 -5.0eV 이상, 바람직하게는 -5.0eV 이상 -3.0eV 이하인 것이 좋다. 또한 전자 릴레이층(198)에 사용되는 전자 수송성을 가지는 물질로서는 프탈로사이아닌계 재료 또는 금속-산소 결합과 방향족 배위자를 가지는 금속 착체를 사용하는 것이 바람직하다.
전자 주입 버퍼층(199)에는 알칼리 금속, 알칼리 토금속, 희토류 금속, 및 이들의 화합물(알칼리 금속 화합물(산화 리튬 등의 산화물, 할로젠화물, 탄산 리튬, 탄산 세슘 등의 탄산염을 포함함), 알칼리 토금속 화합물(산화물, 할로젠화물, 탄산염을 포함함), 또는 희토류 금속의 화합물(산화물, 할로젠화물, 탄산염을 포함함)) 등 전자 주입성이 높은 물질을 사용할 수 있다.
또한 전자 주입 버퍼층(199)이 전자 수송성을 가지는 물질과 도너성 물질을 포함하여 형성되는 경우에는, 도너성 물질로서 알칼리 금속, 알칼리 토금속, 희토류 금속, 및 이들의 화합물(알칼리 금속 화합물(산화 리튬 등의 산화물, 할로젠화물, 탄산 리튬, 탄산 세슘 등의 탄산염을 포함함), 알칼리 토금속 화합물(산화물, 할로젠화물, 탄산염을 포함함), 또는 희토류 금속의 화합물(산화물, 할로젠화물, 탄산염을 포함함))을 사용할 수 있고, 이 외에도 테트라싸이아나프타센(약칭: TTN), 니켈로센, 데카메틸니켈로센 등의 유기 화합물을 사용할 수도 있다. 또한 전자 수송성을 가지는 물질로서 상술한 전자 수송층(194)을 구성하는 재료와 같은 재료를 사용하여 형성할 수 있다.
제 2 전극(182)을 형성하는 물질로서는, 일함수가 작은(구체적으로는 3.8eV 이하) 금속, 합금, 전기 전도성 화합물, 및 이들의 혼합물 등을 사용할 수 있다. 이와 같은 음극 재료의 구체적인 예로서는 리튬(Li) 또는 세슘(Cs) 등의 알칼리 금속, 및 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr) 등의 주기율표의 1족 또는 2족에 속하는 원소, 및 이들을 포함하는 합금(MgAg, AlLi), 유로퓸(Eu), 이터븀(Yb) 등의 희토류 금속, 및 이들을 포함하는 합금 등을 들 수 있다. 다만 제 2 전극(182)과 전자 수송층 사이에 전자 주입층을 제공함으로써, 일함수의 크기에 상관없이 Al, Ag, ITO, 실리콘, 또는 산화 실리콘을 함유하는 산화 인듐-산화 주석 등 다양한 도전성 재료를 제 2 전극(182)에 사용할 수 있다. 이들 도전성 재료는 진공 증착법 또는 스퍼터링법 등의 건식법, 잉크젯법, 스핀 코팅법 등을 사용하여 성막할 수 있다. 또한 졸겔법을 사용하여 습식법으로 형성하여도 좋고, 금속 재료의 페이스트를 사용하여 습식법으로 형성하여도 좋다.
또한 EL층(183)의 형성 방법으로서는 건식법, 습식법을 불문하고 다양한 방법을 사용할 수 있다. 예를 들어 진공 증착법, 그라비어 인쇄법, 오프셋 인쇄법, 스크린 인쇄법, 잉크젯법, 또는 스핀 코팅법 등을 사용하여도 좋다.
또한 상술한 각 전극 또는 각 층을 상이한 성막 방법을 사용하여 형성하여도 좋다.
또한 제 1 전극(181)과 제 2 전극(182) 사이에 제공되는 층의 구성은 상술한 것에 한정되지 않는다. 다만 발광 영역과, 전극 또는 캐리어 주입층에 사용되는 금속이 근접하여 일어나는 소광이 억제되도록, 제 1 전극(181) 및 제 2 전극(182)에서 떨어진 곳에 정공과 전자가 재결합되는 발광 영역을 제공하는 구성이 바람직하다.
또한 발광층(193)과 접하는 정공 수송층 및 전자 수송층, 특히 발광층(193)에서의 재결합 영역에 가까운 캐리어 수송층은, 발광층에서 생성된 여기자로부터의 에너지 이동을 억제하기 위하여, 발광층을 구성하는 발광 재료 또는 발광층에 포함되는 발광 재료가 가지는 밴드 갭보다 큰 밴드 갭을 가지는 물질로 구성되는 것이 바람직하다.
다음으로 복수의 발광 유닛을 적층시킨 구성의 발광 디바이스(적층형 소자, 탠덤형 소자라고도 함)의 형태에 대하여 도 17의 (C)를 참조하여 설명한다. 이 발광 디바이스는 양극과 음극 사이에 복수의 발광 유닛을 가지는 발광 디바이스이다. 하나의 발광 유닛은 도 17의 (A)에 나타낸 EL층(183)과 거의 같은 구성을 가진다. 즉, 도 17의 (C)에 나타낸 발광 디바이스는 복수의 발광 유닛을 가지는 발광 디바이스이고, 도 17의 (A) 또는 (B)에 나타낸 발광 디바이스는 하나의 발광 유닛을 가지는 발광 디바이스라고 할 수 있다.
도 17의 (C)에서, 양극(501)과 음극(502) 사이에는 제 1 발광 유닛(511)과 제 2 발광 유닛(512)이 적층되어 있고, 제 1 발광 유닛(511)과 제 2 발광 유닛(512) 사이에는 전하 발생층(513)이 제공되어 있다. 양극(501)과 음극(502)은 각각 도 17의 (A)에서의 제 1 전극(181)과 제 2 전극(182)에 상당하고, 도 17의 (A)의 설명에서 기재한 것과 같은 것을 적용할 수 있다. 또한 제 1 발광 유닛(511)과 제 2 발광 유닛(512)은 같은 구성이어도 좋고, 상이한 구성이어도 좋다.
전하 발생층(513)은 양극(501)과 음극(502)에 전압이 인가되었을 때 한쪽 발광 유닛에 전자를 주입하고 다른 쪽 발광 유닛에 정공을 주입하는 기능을 가진다. 즉, 도 17의 (C)에서 양극의 전위가 음극의 전위보다 높아지도록 전압을 인가한 경우, 전하 발생층(513)은 제 1 발광 유닛(511)에 전자를 주입하고 제 2 발광 유닛(512)에 정공을 주입하는 것이면 좋다.
전하 발생층(513)은 도 17의 (B)에서 설명한 전하 발생층(196)과 같은 구성으로 형성되는 것이 바람직하다. 유기 화합물과 금속 산화물의 복합 재료는 캐리어 주입성, 캐리어 수송성이 우수하기 때문에, 저전압 구동, 저전류 구동을 실현할 수 있다. 또한 발광 유닛의 양극 측의 면이 전하 발생층(513)과 접하는 경우에는, 전하 발생층(513)이 발광 유닛의 정공 주입층으로서의 역할도 할 수 있기 때문에, 이 발광 유닛에는 정공 주입층을 제공하지 않아도 된다.
또한 전하 발생층(513)에 전자 주입 버퍼층(199)을 제공하는 경우에는, 이 전자 주입 버퍼층(199)이 양극 측의 발광 유닛에서의 전자 주입층으로서의 역할을 하기 때문에, 양극 측의 발광 유닛에는 전자 주입층을 반드시 형성할 필요는 없다.
도 17의 (C)를 사용하여 2개의 발광 유닛을 가지는 발광 디바이스에 대하여 설명하였지만, 3개 이상의 발광 유닛을 적층한 발광 디바이스에 대해서도 마찬가지로 적용할 수 있다. 본 실시형태에 따른 발광 디바이스와 같이, 한 쌍의 전극 사이에 복수의 발광 유닛을 전하 발생층(513)으로 칸막이하여 배치함으로써, 전류 밀도를 낮게 유지하면서 고휘도 발광을 가능하게 하고 수명이 더 긴 소자를 실현할 수 있다. 또한 저전압 구동이 가능하고 소비 전력이 낮은 발광 장치를 실현할 수 있다.
또한 각 발광 유닛의 발광색을 다르게 함으로써, 발광 디바이스 전체로 원하는 색의 발광을 얻을 수 있다. 예를 들어 2개의 발광 유닛을 가지는 발광 디바이스에서, 제 1 발광 유닛으로 적색과 녹색의 발광색을, 제 2 발광 유닛으로 청색의 발광색을 얻음으로써, 발광 디바이스 전체로 백색 발광하는 발광 디바이스를 얻을 수도 있다.
또한 상술한 EL층(183), 제 1 발광 유닛(511), 제 2 발광 유닛(512), 및 전하 발생층 등의 각 층 그리고 전극은 예를 들어 증착법(진공 증착법을 포함함), 액적 토출법(잉크젯법이라고도 함), 도포법, 그라비어 인쇄법 등의 방법을 사용하여 형성할 수 있다. 또한 이들은 저분자 재료, 중분자 재료(올리고머, 덴드리머를 포함함), 또는 고분자 재료를 포함하여도 좋다.
본 실시형태에 기재된 구성은 다른 실시형태 등에 기재된 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태에 따른 표시 장치를 적용할 수 있는 전자 기기에 대하여 설명한다.
본 발명의 일 형태의 표시 장치를 전자 기기의 표시부에 적용할 수 있다. 따라서, 표시 품질이 높은 전자 기기를 실현할 수 있다. 또는 정세도가 매우 높은 전자 기기를 실현할 수 있다. 또는 신뢰성이 높은 전자 기기를 실현할 수 있다.
본 발명의 일 형태에 따른 표시 장치 등을 사용한 전자 기기로서, 텔레비전, 모니터 등의 표시 장치, 조명 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 워드 프로세서, DVD(Digital Versatile Disc) 등의 기록 매체에 저장된 정지 화상 또는 동영상을 재생하는 화상 재생 장치, 포터블 CD 플레이어, 라디오, 테이프리코더, 헤드폰 스테레오, 스테레오, 탁상 시계, 벽걸이 시계, 코드리스 전화기, 트랜스시버, 자동차 전화, 휴대 전화, 휴대 정보 단말기, 태블릿형 단말기, 휴대용 게임기, 파칭코기 등의 고정식 게임기, 전자식 탁상 계산기, 전자 수첩, 전자책 단말기, 전자 번역기, 음성 입력 기기, 비디오 카메라, 디지털 스틸 카메라, 전기 면도기, 전자 레인지 등의 고주파 가열 장치, 전기 밥솥, 전기 세탁기, 전기 청소기, 온수기, 선풍기, 모발 건조기, 에어컨디셔너, 가습기, 제습기 등의 공기 조화 설비, 식기 세척기, 식기 건조기, 의류 건조기, 이블 건조기, 전기 냉장고, 전기 냉동고, 전기 냉동 냉장고, DNA 저장용 냉동고, 회중전등, 체인 소 등의 공구, 연기 감지기, 투석 장치 등의 의료 기기 등이 있다. 또한 유도등, 신호기, 벨트 컨베이어, 엘리베이터, 에스컬레이터, 산업용 로봇, 전력 저장 시스템, 전력의 평준화와 스마트 그리드를 위한 축전 장치 등의 산업 기기를 들 수 있다. 또한 연료를 사용한 엔진 또는 축전체로부터의 전력을 사용한 전동기에 의하여 추진하는 이동체 등도 전자 기기의 범주에 포함되는 경우가 있다. 상기 이동체로서는, 예를 들어 전기 자동차(EV), 내연 기관과 전동기의 양쪽을 포함하는 하이브리드 자동차(HV), 플러그인 하이브리드 자동차(PHV), 이들의 바퀴 차륜을 무한궤도로 변경한 궤도 차량, 전동 어시스트 자전거를 포함하는 원동기 장치 자전거, 자동 이륜차, 전동 휠체어, 골프용 카트, 소형 또는 대형 선박, 잠수함, 헬리콥터, 항공기, 로켓, 인공위성, 우주 탐사기, 혹성 탐사기, 우주선 등이 있다.
본 발명의 일 형태에 따른 전자 기기는 가옥 또는 빌딩의 내벽 또는 외벽, 또는 자동차의 내장 또는 외장의 곡면을 따라 제공할 수 있다.
본 발명의 일 형태에 따른 전자 기기는 이차 전지(배터리)를 가져도 좋고, 비접촉 전력 전송(傳送)을 사용하여 이차 전지를 충전할 수 있는 것이 바람직하다.
이차 전지로서는, 예를 들어, 리튬 이온 이차 전지, 니켈 수소 전지, 니켈 카드뮴 전지, 유기 라디칼 전지, 납 축전지, 공기 이차 전지, 니켈 아연 전지, 은 아연 전지 등이 있다.
본 발명의 일 형태에 따른 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써 표시부에서 영상 및 정보 등을 표시할 수 있다. 또한 전자 기기가 안테나 및 이차 전지를 포함하는 경우, 안테나를 비접촉 전력 전송(傳送)에 사용하여도 좋다.
본 발명의 일 형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것)를 가져도 좋다.
본 발명의 일 형태에 따른 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록된 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
또한 복수의 표시부를 가지는 전자 기기에서는, 하나의 표시부에 화상 정보를 주로 표시하고, 다른 하나의 표시부에 문자 정보를 주로 표시하는 기능, 또는 복수의 표시부에 시차(視差)를 고려한 화상을 표시함으로써, 입체적인 화상을 표시하는 기능 등을 가질 수 있다. 또한 수상부(受像部)를 가지는 전자 기기에서는, 정지 화상 또는 동영상을 촬영하는 기능, 촬영한 화상을 자동 또는 수동으로 보정하는 기능, 촬영한 화상을 기록 매체(외부 또는 전자 기기에 내장됨)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가질 수 있다. 또한 본 발명의 일 형태의 전자 기기가 가지는 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다.
본 발명의 일 형태에 따른 표시 장치는 정세도가 매우 높은 화상을 표시할 수 있다. 그러므로 특히 휴대형 전자 기기, 장착형 전자 기기(웨어러블 기기), 및 전자책 단말기 등에 적합하게 사용할 수 있다. 또한 VR(Virtual Reality) 기기, AR(Augmented Reality) 기기 등에도 적합하게 사용할 수 있다.
도 18의 (A)에는 헤드 마운트 디스플레이(810)의 외관을 나타내었다. 헤드 마운트 디스플레이(810)는 장착부(811), 렌즈(812), 본체(813), 표시부(814), 케이블(815) 등을 포함한다. 또한 장착부(811)에는 배터리(816)가 내장되어 있다. 표시부(814)에 본 발명의 일 형태에 따른 표시 장치를 적용할 수 있다.
케이블(815)은 배터리(816)로부터 본체(813)에 전력을 공급한다. 본체(813)는 무선 수신기 등을 포함하고, 수신한 화상 데이터 등의 영상 정보를 표시부(814)에 표시할 수 있다. 또한 본체(813)에 제공된 카메라로 사용자의 안구 및/또는 눈꺼풀의 움직임을 파악하고, 그 정보를 바탕으로 사용자의 시선을 산출함으로써 사용자의 시선을 입력 수단으로서 사용할 수 있다.
또한 장착부(811)에서 사용자와 접촉되는 위치에 복수의 전극이 제공되어도 좋다. 본체(813)는 사용자의 안구의 움직임에 따라 전극에 흐르는 전류를 검지하여 사용자의 시선을 인식하는 기능을 가져도 좋다. 또한 상기 전극에 흐르는 전류를 검지함으로써, 사용자의 맥박을 모니터링하는 기능을 가져도 좋다. 또한 장착부(811)는 온도 센서, 압력 센서, 가속도 센서 등의 각종 센서를 가져도 좋고, 사용자의 생체 정보를 표시부(814)에 표시하는 기능을 가져도 좋다. 또한 사용자의 머리의 움직임 등을 검출하여, 표시부(814)에 표시하는 영상을 그 움직임에 따라 변화시켜도 좋다.
도 18의 (B)는 헤드 마운트 디스플레이(820)의 외관을 나타낸 것이다. 헤드 마운트 디스플레이(820)는 고글형 정보 처리 장치이다.
헤드 마운트 디스플레이(820)는 하우징(821), 2개의 표시부(822), 조작 버튼(823), 및 밴드 형태의 고정구(824)를 포함한다. 2개의 표시부(822)를 가짐으로써, 사용자는 한쪽 눈당 하나의 표시부를 볼 수 있다. 따라서 시차를 사용한 3차원 표시 등을 수행하는 경우에도, 고해상도 영상을 표시할 수 있다. 또한 표시부(822)는 사용자의 눈을 실질적으로 중심으로 하여 원호상으로 만곡되어 있다. 이에 의하여, 사용자의 눈으로부터 표시부의 표시면까지의 거리가 일정하게 되기 때문에, 사용자는 더 자연스러운 영상을 볼 수 있다. 또한 표시부로부터의 광의 휘도 및/또는 색도가 보는 각도에 따라 변화되는 경우에도, 표시부의 표시면의 법선 방향으로 사용자의 눈이 위치하기 때문에, 그 영향을 실질적으로 무시할 수 있어, 더 현실감 있는 영상을 표시할 수 있다.
조작 버튼(823)은 전원 버튼 등의 기능을 가진다. 또한 조작 버튼(823) 외의 버튼을 가져도 좋다.
표시부(822)에 본 발명의 일 형태에 따른 표시 장치를 적용할 수 있다. 본 발명의 일 형태에 따른 표시 장치는 정세도가 매우 높기 때문에, 사용자가 화소를 시인하기 어렵고, 현실감이 더 높은 영상을 표시할 수 있다.
도 18의 (C)에, 파인더(840)를 장착한 상태의 카메라(830)의 외관을 나타내었다.
카메라(830)는 하우징(831), 표시부(832), 조작 버튼(833), 셔터 버튼(834) 등을 가진다. 또한 카메라(830)에는 탈착 가능한 렌즈(836)가 장착되어 있다.
여기서는 카메라(830)로서 렌즈(836)를 하우징(831)으로부터 떼어 내어 교환할 수 있는 구성으로 하였지만, 렌즈(836)와 하우징이 일체가 되어 있어도 좋다.
카메라(830)는 셔터 버튼(834)을 누름으로써 촬상할 수 있다. 또한 표시부(832)는 터치 패널로서의 기능을 가지고, 표시부(832)를 터치함으로써 촬상할 수도 있다.
카메라(830)의 하우징(831)은 전극을 가지는 마운트를 가지고, 파인더(840) 외에 스트로보 장치 등을 접속할 수 있다.
파인더(840)는 하우징(841), 표시부(842), 버튼(843) 등을 가진다.
하우징(841)은 카메라(830)의 마운트와 결합되는 마운트를 가지고, 파인더(840)를 카메라(830)에 장착할 수 있다. 또한 상기 마운트는 전극을 가지고, 상기 전극을 통하여 카메라(830)로부터 수신한 영상 등을 표시부(842)에 표시시킬 수 있다.
버튼(843)은 전원 버튼으로서의 기능을 가진다. 버튼(843)에 의하여 표시부(842)의 표시의 온/오프를 전환할 수 있다.
카메라(830)의 표시부(832) 및 파인더(840)의 표시부(842)에 본 발명의 일 형태에 따른 표시 장치를 적용할 수 있다.
또한 도 18의 (C)에서는, 카메라(830)와 파인더(840)를 별도의 전자 기기로 하고, 이들을 탈착 가능한 구성으로 하였지만, 카메라(830)의 하우징(831)에, 본 발명의 일 형태에 따른 표시 장치를 가지는 파인더가 내장되어도 좋다.
도 18의 (D)에 나타낸 정보 단말기(850)는 하우징(851), 표시부(852), 마이크로폰(857), 스피커부(854), 카메라(853), 및 조작 스위치(855) 등을 가진다. 표시부(852)에 본 발명의 일 형태에 따른 표시 장치를 적용할 수 있다. 또한 표시부(852)는 터치 패널로서의 기능을 가진다. 또한 정보 단말기(850)는 하우징(851)의 내측에 안테나, 배터리 등을 가진다. 정보 단말기(850)는 예를 들어 스마트폰, 휴대 전화기, 태블릿형 정보 단말기, 태블릿형 퍼스널 컴퓨터, 전자책 단말기 등으로서 사용할 수 있다.
도 18의 (E)에는 손목시계형 정보 단말기의 일례를 나타내었다. 정보 단말기(860)는 하우징(861), 표시부(862), 밴드(863), 버클(864), 조작 스위치(865), 입출력 단자(866) 등을 가진다. 또한 정보 단말기(860)는 하우징(861)의 내측에 안테나 및 배터리 등을 가진다. 정보 단말기(860)는 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등의 각종 애플리케이션을 실행할 수 있다.
또한 표시부(862)는 터치 센서를 가지고, 손가락 또는 스타일러스 등으로 화면을 터치함으로써 조작할 수 있다. 예를 들어, 표시부(862)에 표시된 아이콘(867)을 터치함으로써 애플리케이션을 기동할 수 있다. 조작 스위치(865)는 시각 설정 외에, 전원의 온, 오프 동작, 무선 통신의 온, 오프 동작, 진동 모드의 실행 및 해제, 저소비 전력 모드의 실행 및 해제 등, 다양한 기능을 가지게 할 수 있다. 예를 들어, 정보 단말기(860)에 제공된 응용 체계에 의하여 조작 스위치(865)의 기능을 설정할 수도 있다.
또한 정보 단말기(860)는 통신 규격된 근거리 무선 통신을 실행할 수 있다. 예를 들어 무선 통신할 수 있는 헤드셋과 상호 통신함으로써, 핸즈프리로 통화할 수도 있다. 또한 정보 단말기(860)는 입출력 단자(866)를 가지고, 입출력 단자(866)를 통하여 다른 정보 단말기와 데이터를 송수신할 수 있다. 또한 입출력 단자(866)를 통하여 충전을 수행할 수도 있다. 또한 충전 동작은 입출력 단자(866)를 통하지 않고 무선 급전에 의하여 수행하여도 좋다.
도 18의 (F)는 텔레비전 장치(870)를 나타낸 사시도이다. 텔레비전 장치(870)는 하우징(871), 표시부(872), 스피커(873), 조작 키(874)(전원 스위치, 또는 조작 스위치를 포함함), 접속 단자(875), 센서(876)(가리, 광, 온도 등을 측정하는 기능을 포함하는 것) 등을 가진다. 표시부(872)에 본 발명의 일 형태에 따른 표시 장치를 적용할 수 있다. 텔레비전 장치(870)는 표시부(872)에 예를 들어 50인치 이상 또는 100인치 이상의 표시 장치를 제공할 수 있다.
본 실시형태에 기재된 구성은 다른 실시형태 등에 기재된 구성과 적절히 조합하여 사용할 수 있다.
100: 표시 장치, 111: 기판, 112: 절연층, 113: 절연층, 114: 절연층, 115: 절연층, 116: 절연층, 117: 전극, 118: 도전층, 119: 배선, 121: 기판, 122: 절연층, 124: FPC, 125: 배선, 131: 착색층, 132: 차광층, 133: 절연층, 138: 접속층, 139: 절연층, 142: 접착층, 151: 소자 기판, 152: 소자 기판

Claims (7)

  1. 표시 장치의 제작 방법으로서,
    절연층 위에 양극을 형성하는 공정과,
    상기 양극 위에 EL층을 형성하는 공정과,
    상기 EL층 위에 음극을 형성하는 공정과,
    상기 양극, 상기 EL층, 및 상기 음극 각각의 일부를 선택적으로 제거하여 복수의 발광 소자를 형성하는 공정과,
    상기 복수의 발광 소자를 덮는 도전층을 형성하는 공정을 포함하고,
    상기 복수의 발광 소자 각각의 상기 음극은 상기 도전층과 전기적으로 접속되고,
    상기 도전층이 투광성을 가지는, 표시 장치의 제작 방법.
  2. 표시 장치의 제작 방법으로서,
    절연층 위에 양극을 형성하는 공정과,
    상기 양극 위에 EL층을 형성하는 공정과,
    상기 EL층 위에 음극을 형성하는 공정과,
    상기 양극, 상기 EL층, 및 상기 음극 각각의 일부를 선택적으로 제거하여 복수의 발광 소자를 형성하는 공정과,
    상기 복수의 발광 소자 위에 도전층을 형성하는 공정을 포함하고,
    상기 복수의 발광 소자의 적어도 일부에서, 인접하는 상기 발광 소자 각각의 상기 음극이 상기 도전층과 전기적으로 접속되는, 표시 장치의 제작 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    기판 위에 복수의 트랜지스터를 형성하는 공정과,
    상기 복수의 트랜지스터 위에 상기 절연층을 형성하는 공정을 포함하고,
    상기 절연층은 상기 절연층의 피형성면의 요철이 저감된 표면을 가지는, 표시 장치의 제작 방법.
  4. 제 3 항에 있어서,
    상기 트랜지스터는 산화물 반도체를 포함하는, 표시 장치의 제작 방법.
  5. 제 4 항에 있어서,
    상기 산화물 반도체는 인듐 및 아연 중 적어도 한쪽을 포함하는, 표시 장치의 제작 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    인접하는 2개의 상기 발광 소자 사이의 간격이 10μm 이하인, 표시 장치의 제작 방법,
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 발광 소자는 톱 이미션형인, 표시 장치의 제작 방법.
KR1020237018620A 2020-12-07 2021-11-25 표시 장치의 제작 방법 KR20230116807A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020202409 2020-12-07
JPJP-P-2020-202409 2020-12-07
PCT/IB2021/060953 WO2022123383A1 (ja) 2020-12-07 2021-11-25 表示装置の作製方法

Publications (1)

Publication Number Publication Date
KR20230116807A true KR20230116807A (ko) 2023-08-04

Family

ID=81974219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237018620A KR20230116807A (ko) 2020-12-07 2021-11-25 표시 장치의 제작 방법

Country Status (5)

Country Link
US (1) US20240023371A1 (ko)
JP (1) JPWO2022123383A1 (ko)
KR (1) KR20230116807A (ko)
CN (1) CN116530233A (ko)
WO (1) WO2022123383A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024052786A1 (ja) * 2022-09-09 2024-03-14 株式会社半導体エネルギー研究所 発光デバイスおよび表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003157973A (ja) 2001-09-05 2003-05-30 Sony Corp 有機電界発光素子の製造方法および製造装置並びに有機電界発光素子を用いた表示装置の製造システムおよび製造方法
JP2014123527A (ja) 2012-12-21 2014-07-03 Semiconductor Energy Lab Co Ltd 発光装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10208883A (ja) * 1996-11-20 1998-08-07 Hokuriku Electric Ind Co Ltd 発光装置とその製造方法
JP2003051599A (ja) * 2001-05-24 2003-02-21 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2003347053A (ja) * 2002-05-29 2003-12-05 Seiko Instruments Inc 有機el素子およびその製造方法
KR102421576B1 (ko) * 2017-03-10 2022-07-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN109509765B (zh) * 2017-09-14 2021-12-31 维信诺科技股份有限公司 一种有机发光显示屏及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003157973A (ja) 2001-09-05 2003-05-30 Sony Corp 有機電界発光素子の製造方法および製造装置並びに有機電界発光素子を用いた表示装置の製造システムおよび製造方法
JP2014123527A (ja) 2012-12-21 2014-07-03 Semiconductor Energy Lab Co Ltd 発光装置及びその製造方法

Also Published As

Publication number Publication date
CN116530233A (zh) 2023-08-01
US20240023371A1 (en) 2024-01-18
JPWO2022123383A1 (ko) 2022-06-16
WO2022123383A1 (ja) 2022-06-16

Similar Documents

Publication Publication Date Title
US11394014B2 (en) Display unit, display module, and electronic device
JP7464604B2 (ja) 表示装置、表示モジュール、及び電子機器
WO2021074738A1 (ja) 表示装置、表示モジュール、及び電子機器
US20220352265A1 (en) Display module and electronic device
WO2021053459A1 (ja) 表示装置、表示モジュール、及び電子機器
JP2022176166A (ja) 半導体装置、表示装置、及び電子機器
US20220223671A1 (en) Display panel, data processing device and method for manufacturing the display panel
US20230335605A1 (en) Semiconductor device
WO2022123383A1 (ja) 表示装置の作製方法
US20230197004A1 (en) Display apparatus and electronic device
US20230103995A1 (en) Display device
US20240074272A1 (en) Display Apparatus, Display Module, and Electronic Device
WO2022123387A1 (ja) 表示装置および電子機器
WO2023067456A1 (ja) 表示装置、及び電子機器
WO2022249001A1 (ja) 半導体装置、表示装置、及び電子機器
WO2022248972A1 (ja) 半導体装置、表示装置、及び電子機器
US20230157123A1 (en) Display device, display module, electronic device, and vehicle
WO2022149042A1 (ja) 表示装置、表示装置の作製方法、及び電子機器
US20240121976A1 (en) Optical device, display apparatus, and electronic device
WO2022149040A1 (ja) 表示装置、表示装置の作製方法、及び電子機器
WO2022167893A1 (ja) 半導体装置
WO2024052772A1 (ja) 半導体装置、表示装置、及び電子機器
KR20230153404A (ko) 표시 장치의 제작 방법
KR20230156336A (ko) 표시 장치 및 표시 장치의 제작 방법
KR20230148185A (ko) 표시 장치