WO2022167893A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022167893A1
WO2022167893A1 PCT/IB2022/050612 IB2022050612W WO2022167893A1 WO 2022167893 A1 WO2022167893 A1 WO 2022167893A1 IB 2022050612 W IB2022050612 W IB 2022050612W WO 2022167893 A1 WO2022167893 A1 WO 2022167893A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductor
semiconductor device
transistor
insulator
Prior art date
Application number
PCT/IB2022/050612
Other languages
English (en)
French (fr)
Inventor
山崎舜平
池田隆之
大貫達也
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to CN202280011470.0A priority Critical patent/CN116802717A/zh
Priority to JP2022579157A priority patent/JPWO2022167893A1/ja
Priority to KR1020237028347A priority patent/KR20230137946A/ko
Publication of WO2022167893A1 publication Critical patent/WO2022167893A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair

Definitions

  • One embodiment of the present invention relates to a semiconductor device.
  • one embodiment of the present invention is not limited to the above technical field.
  • Technical fields of one embodiment of the present invention disclosed in this specification and the like include semiconductor devices, display devices, light-emitting devices, power storage devices, memory devices, electronic devices, lighting devices, input devices, input/output devices, and driving methods thereof. , or their manufacturing methods, can be mentioned as an example.
  • Display devices used in these devices are required to be small in size as well as to have high definition.
  • VR, AR, SR, and MR are collectively referred to as xR.
  • Display devices for xR include light-emitting devices including light-emitting elements such as organic EL (Electro Luminescence) elements or light-emitting diodes (LEDs), liquid crystal display devices, and the like.
  • the basic structure of an organic EL device is to sandwich a layer containing a light-emitting organic compound between a pair of electrodes. By applying a voltage to this device, light can be obtained from the light-emitting organic compound.
  • a display device to which such an organic EL element is applied does not require a backlight, which is required in a liquid crystal display device or the like.
  • Patent Document 1 describes an example of a display device using an organic EL element.
  • Display devices for xR are required to be smaller, consume less power, and have more functions.
  • An object of one embodiment of the present invention is to provide a miniaturized display device.
  • An object of one embodiment of the present invention is to provide a display device with high color reproducibility.
  • An object of one embodiment of the present invention is to provide a high-definition display device.
  • An object of one embodiment of the present invention is to provide a display device with high emission luminance.
  • An object of one embodiment of the present invention is to provide a highly reliable display device.
  • An object of one embodiment of the present invention is to provide a novel display device.
  • One aspect of the present invention comprises a first layer, a second layer on the first layer, and a third layer on the second layer, wherein the first layer includes a functional circuit including a first transistor.
  • the second layer comprises a plurality of pixel circuits including a second transistor
  • the third layer comprises a plurality of light emitting elements, one of the plurality of pixel circuits electrically connected to one of the plurality of light emitting elements
  • a functional circuit is a semiconductor device having a function of controlling the operation of a pixel circuit
  • a pixel circuit is a semiconductor device having a function of controlling light emission luminance of a light emitting element.
  • Si transistors may be used as the first transistor and the second transistor.
  • the first layer and the second layer may comprise regions that connect with a Cu--Cu bond.
  • an OS transistor may be used as the second transistor.
  • Another aspect of the present invention comprises a first layer, a second layer on the first layer, and a first member on the second layer, wherein the first layer comprises a functional circuit;
  • the two layers comprise a display section including a plurality of pixels and a plurality of storage sections, each of the plurality of pixels comprising a pixel circuit and a light emitting element on the pixel circuit, the plurality of storage sections comprising:
  • the semiconductor device is arranged along at least a part of the outer circumference of the display section, and the display section and the plurality of storage sections are covered with a first member.
  • the storage section is arranged in the sealing region.
  • the third layer may be translucent.
  • One embodiment of the present invention includes a first layer, a second layer over the first layer, and a third layer over the second layer, the first layer including a plurality of memory cells.
  • a second layer comprising a functional circuit;
  • a third layer comprising a display section including a plurality of pixels;
  • the functional circuit comprising a storage section driving circuit and a display section driving circuit; is a semiconductor device including a pixel circuit and a light-emitting element on the pixel circuit.
  • the memory cell has a first transistor
  • the functional circuit has a second transistor
  • the pixel circuit has a third transistor.
  • the composition of the first semiconductor layer included in the first transistor and the composition of the second semiconductor layer included in the second transistor may differ from the composition of the third semiconductor layer included in the third transistor.
  • the storage section may include a DRAM.
  • the above light-emitting device may be an organic EL device.
  • the light emitting elements may have a tandem structure.
  • the diagonal size of the region containing the plurality of pixel circuits and the plurality of light emitting elements is preferably 0.5 inches or more and 2.0 inches or less. In other words, the diagonal size of the display section is preferably 0.5 inches or more and 2.0 inches or less.
  • the functional circuit may include at least one of a CPU, GPU, super-resolution circuit, sensor circuit, communication circuit, or input/output circuit.
  • the first member may be translucent.
  • a miniaturized display device can be provided.
  • a display device with high color reproducibility can be provided.
  • a high-definition display device can be provided.
  • a display device with high emission luminance can be provided.
  • a highly reliable display device can be provided.
  • a novel display device can be provided.
  • FIG. 1A is a perspective view illustrating a configuration example of a semiconductor device.
  • FIG. 1B is a block diagram of a semiconductor device.
  • FIG. 2 is a perspective view illustrating a configuration example of a semiconductor device.
  • FIG. 3 is a block diagram for explaining a configuration example of a display drive circuit.
  • 4A and FIGS. 4B1 to 4B6 are diagrams illustrating configuration examples of the display unit.
  • 5A and 5B are diagrams for explaining a configuration example of a semiconductor device.
  • 6A and 6B are diagrams for explaining a configuration example of a semiconductor device.
  • FIG. 7 is a perspective view illustrating a configuration example of a semiconductor device.
  • 8A and 8B are perspective views illustrating configuration examples of semiconductor devices.
  • FIG. 9A and 9B are perspective views illustrating configuration examples of the semiconductor device.
  • 10A and 10B are perspective views illustrating configuration examples of semiconductor devices.
  • 11A and 11B are perspective views illustrating configuration examples of semiconductor devices.
  • 12A and 12B are perspective views illustrating configuration examples of semiconductor devices.
  • 13A and 13B are perspective views illustrating configuration examples of semiconductor devices.
  • 14A and 14B are perspective views illustrating configuration examples of semiconductor devices.
  • 15A and 15B are diagrams for explaining a configuration example of a semiconductor device.
  • 16A and 16B are diagrams illustrating a configuration example of a semiconductor device.
  • 17A to 17C are diagrams illustrating operation examples of the semiconductor device.
  • FIG. 18 is a cross-sectional view showing a configuration example of a semiconductor device.
  • FIG. 18 is a cross-sectional view showing a configuration example of a semiconductor device.
  • FIG. 19 is a cross-sectional view showing a configuration example of a semiconductor device.
  • FIG. 20 is a cross-sectional view showing a configuration example of a semiconductor device.
  • FIG. 21 is a cross-sectional view showing a configuration example of a semiconductor device.
  • FIG. 22 is a cross-sectional view showing a configuration example of a semiconductor device.
  • FIG. 23 is a cross-sectional view showing a configuration example of a semiconductor device.
  • FIG. 24 is a cross-sectional view showing a configuration example of a semiconductor device.
  • FIG. 25 is a cross-sectional view showing a configuration example of a semiconductor device.
  • FIG. 26 is a cross-sectional view showing a configuration example of a semiconductor device.
  • FIG. 20 is a cross-sectional view showing a configuration example of a semiconductor device.
  • FIG. 21 is a cross-sectional view showing a configuration example of a semiconductor device.
  • FIG. 22 is a cross-sectional view showing a
  • FIG. 27 is a cross-sectional view showing a configuration example of a semiconductor device.
  • FIG. 28 is a cross-sectional view showing a configuration example of a semiconductor device.
  • 29A to 29D are diagrams illustrating configuration examples of light-emitting elements.
  • 30A to 30D are diagrams showing configuration examples of display devices.
  • 31A to 31D are diagrams showing configuration examples of display devices.
  • FIG. 32A is a top view showing a configuration example of a transistor.
  • 32B and 32C are cross-sectional views showing configuration examples of transistors.
  • FIG. 33A is a diagram explaining the classification of crystal structures.
  • FIG. 33B is a diagram explaining the XRD spectrum of the CAAC-IGZO film.
  • FIG. 33C is a diagram illustrating an ultrafine electron diffraction pattern of a CAAC-IGZO film.
  • 34A to 34E are diagrams illustrating examples of electronic devices.
  • a semiconductor device is a device that utilizes semiconductor characteristics and refers to a circuit including a semiconductor element (transistor, diode, photodiode, or the like), a device having the same circuit, and the like. It also refers to all devices that can function by utilizing semiconductor characteristics. For example, an integrated circuit, a chip with an integrated circuit, and an electronic component containing a chip in a package are examples of semiconductor devices. Storage devices, display devices, light-emitting devices, lighting devices, electronic devices, and the like are themselves semiconductor devices and may include semiconductor devices.
  • connection relationships other than the connection relationships shown in the drawings or the text are not limited to the predetermined connection relationships, for example, the connection relationships shown in the drawings or the text. It is assumed that X and Y are objects (for example, devices, elements, circuits, wiring, electrodes, terminals, conductive films, layers, etc.).
  • X and Y are electrically connected is an element that enables electrical connection between X and Y (for example, switch, transistor, capacitive element, inductor, resistive element, diode, display devices, light emitting devices, loads, etc.) can be connected between X and Y.
  • the switch is controlled to be on and off. In other words, the switch has a function of controlling whether it is in a conducting state (on state) or a non-conducting state (off state) to allow current to flow.
  • a circuit that enables functional connection between X and Y eg, a logic circuit (inverter, NAND circuit, NOR circuit, etc.), a signal conversion Circuits (digital-to-analog conversion circuit, analog-to-digital conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (booster circuit, step-down circuit, etc.), level shifter circuit that changes the potential level of signals, etc.), voltage source, current source , switching circuit, amplifier circuit (circuit that can increase signal amplitude or current amount, operational amplifier, differential amplifier circuit, source follower circuit, buffer circuit, etc.), signal generation circuit, memory circuit, control circuit, etc.) It is possible to connect one or more between As an example, even if another circuit is interposed between X and Y, when a signal output from X is transmitted to Y, X and Y are considered to be functionally connected. do.
  • X and Y are electrically connected, it means that X and Y are electrically connected (that is, another element or another circuit is interposed), and the case where X and Y are directly connected (that is, the case where X and Y are connected without another element or another circuit between them). (if any).
  • X and Y, the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor are electrically connected to each other, and X, the source of the transistor (or the 1 terminal, etc.), the drain of the transistor (or the second terminal, etc.), and are electrically connected in the order of Y.”
  • the source (or first terminal, etc.) of the transistor is electrically connected to X
  • the drain (or second terminal, etc.) of the transistor is electrically connected to Y
  • X is the source of the transistor ( or the first terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are electrically connected in this order.
  • X is electrically connected to Y through the source (or first terminal, etc.) and drain (or second terminal, etc.) of the transistor, and X is the source (or first terminal, etc.) of the transistor; terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are provided in this connection order.
  • the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor can be distinguished by defining the order of connection in the circuit configuration.
  • the technical scope can be determined.
  • these expression methods are examples, and are not limited to these expression methods.
  • X and Y are objects (for example, devices, elements, circuits, wiring, electrodes, terminals, conductive films, layers, etc.).
  • circuit diagram shows independent components electrically connected to each other, if one component has the functions of multiple components.
  • one component has the functions of multiple components.
  • the term "electrically connected" in this specification includes cases where one conductive film functions as a plurality of constituent elements.
  • the term “capacitance element” refers to, for example, a circuit element having a capacitance value higher than 0 F, a wiring region having a capacitance value higher than 0 F, a parasitic capacitance, a transistor can be the gate capacitance of Therefore, in this specification and the like, the term “capacitance element” means not only a circuit element including a pair of electrodes and a dielectric material contained between the electrodes, but also a parasitic element occurring between wirings. Capacitance, gate capacitance generated between one of the source or drain of the transistor and the gate, and the like are included.
  • capacitor element in addition, terms such as “capacitance element”, “parasitic capacitance”, and “gate capacitance” can be replaced with terms such as “capacitance”, and conversely, the term “capacitance” can be replaced with terms such as “capacitance element”, “parasitic capacitance”, and “capacitance”. term such as “gate capacitance”.
  • a pair of electrodes” in the “capacitance” can be replaced with a "pair of conductors," a “pair of conductive regions,” a “pair of regions,” and the like.
  • the value of the capacitance can be, for example, 0.05 fF or more and 10 pF or less. Also, for example, it may be 1 pF or more and 10 ⁇ F or less.
  • a transistor has three terminals called a gate, a source, and a drain.
  • a gate is a control terminal that controls the conduction state of a transistor.
  • the two terminals functioning as source or drain are the input and output terminals of the transistor.
  • One of the two input/output terminals functions as a source and the other as a drain, depending on the conductivity type of the transistor (n-channel type, p-channel type) and the level of potentials applied to the three terminals of the transistor. Therefore, in this specification and the like, the terms “source” and “drain” can be used interchangeably.
  • a transistor may have a back gate in addition to the three terminals described above, depending on the structure of the transistor.
  • one of the gate and back gate of the transistor may be referred to as a first gate
  • the other of the gate and back gate of the transistor may be referred to as a second gate.
  • the terms "gate” and “backgate” may be used interchangeably for the same transistor.
  • the respective gates may be referred to as a first gate, a second gate, a third gate, or the like in this specification and the like.
  • a “node” can be replaced with a terminal, a wiring, an electrode, a conductive layer, a conductor, an impurity region, or the like, depending on the circuit configuration, device structure, and the like. Also, terminals, wirings, etc. can be rephrased as “nodes”.
  • ordinal numbers such as “first”, “second”, and “third” are added to avoid confusion of constituent elements. Therefore, the number of components is not limited. Also, the order of the components is not limited. For example, a component referred to as “first” in one embodiment such as this specification is a component referred to as “second” in other embodiments or claims. It is possible. Further, for example, a component referred to as “first” in one of the embodiments in this specification may be omitted in other embodiments or the scope of claims.
  • electrode B on insulating layer A does not require that electrode B be formed on insulating layer A in direct contact with another configuration between insulating layer A and electrode B. Do not exclude those containing elements.
  • terms such as “film” and “layer” can be interchanged depending on the situation.
  • the terms “film”, “layer”, etc. can be omitted and replaced with other terms.
  • the terms “insulating layer” and “insulating film” may be changed to the term “insulator”.
  • Electrode any electrode that is used as part of a “wiring” and vice versa.
  • the term “electrode” or “wiring” includes the case where a plurality of “electrodes” or “wiring” are integrally formed.
  • terminal may be used as part of “wiring” or “electrode” and vice versa.
  • terminal includes a case where a plurality of "electrodes", “wirings”, “terminals”, etc. are integrally formed.
  • an “electrode” can be part of a “wiring” or a “terminal”, and a “terminal” can be part of a “wiring” or an “electrode”, for example.
  • Terms such as “electrode”, “wiring”, and “terminal” may be replaced with terms such as "region” in some cases.
  • terms such as “wiring”, “signal line”, and “power line” can be interchanged depending on the case or situation. For example, it may be possible to change the term “wiring” to the term “signal line”. Also, for example, it may be possible to change the term “wiring” to a term such as "power supply line”. Also, vice versa, terms such as “signal line” and “power line” may be changed to the term “wiring”. It may be possible to change terms such as “power line” to terms such as “signal line”. Also, vice versa, terms such as “signal line” may be changed to terms such as "power line”. In addition, the term “potential” applied to the wiring may be changed to the term “signal” depending on the circumstances. And vice versa, terms such as “signal” may be changed to the term “potential”.
  • parallel means a state in which two straight lines are arranged at an angle of -10° or more and 10° or less. Therefore, the case of ⁇ 5° or more and 5° or less is also included.
  • substantially parallel or “substantially parallel” refers to a state in which two straight lines are arranged at an angle of -30° or more and 30° or less.
  • Perfect means that two straight lines are arranged at an angle of 80° or more and 100° or less. Therefore, the case of 85° or more and 95° or less is also included.
  • FIG. 1A and 2 are perspective views of a semiconductor device 100A according to one embodiment of the present invention.
  • FIG. 1B is a block diagram illustrating the configuration of the semiconductor device 100A.
  • the semiconductor device 100A includes a layer 20 on the layer 10 , a layer 30 on the layer 20 , and a sealing substrate 40 on the layer 30 .
  • the layer 30 also includes a plurality of pixel circuits 51 , and a layer 60 is provided between the sealing substrate 40 and the plurality of pixel circuits 51 .
  • the layers 10, 20, 30, 60, the sealing substrate 40, and the like are shown separately in order to make the configuration of the semiconductor device 100A easier to understand.
  • Layer 10 comprises storage unit 11 .
  • the storage unit 11 also includes a plurality of memory cells 12 .
  • the memory cell 12 functions as a storage element.
  • storage devices of various storage methods can be used. For example, DRAM (Dynamic Random Access Memory), SRAM (Static Random Access Memory), phase change memory (PCM: Phase-Change Memory), resistance change memory (ReRAM: Resistive Random Access Memory), magnetoresistive memory (MRAM: Memory Random Access Memory), ferroelectric memory (FeRAM: Ferroelectric Random Access Memory), antiferroelectric memory (Antiferroelectric Memory), etc. may be used.
  • NOSRAM Nonvolite Oxide Semiconductor Random Access Memory
  • DOSRAM Dynamic Oxide Semiconductor Random Access Memory
  • OS transistor a transistor including an oxide semiconductor in a channel formation region
  • the storage unit 11 may include multiple types of storage devices. For example, a non-volatile storage device and a volatile storage device may be provided.
  • the storage unit 11 has a function of holding various programs used in the semiconductor device 100A, data necessary for the operation of the semiconductor device 100A, and the like.
  • the Layer 20 comprises functional circuitry 90 and terminals 29 .
  • the functional circuit 90 includes a CPU 21 (Central Processing Unit), a GPU 22 (Graphics Processing Unit), a display drive circuit 23, a storage drive circuit 24, a super-resolution circuit 25, a sensor circuit 26, a communication circuit 27, and an input/output circuit 28. Prepare.
  • the functional circuit 90 may not include all of these configurations, or may include configurations other than these.
  • a potential generation circuit that generates a plurality of different potentials and/or a power management circuit that controls power supply and stop for each circuit included in the semiconductor device 100A may be provided.
  • Power supply and stop may be performed for each circuit constituting the CPU 21 .
  • power consumption can be reduced by stopping power supply to a circuit that has been determined not to be used for a while among circuits constituting the CPU 21 and restarting power supply when necessary.
  • Data necessary for resuming the power supply may be stored in the storage circuit in the CPU 21, the storage unit 11, or the like before the circuit is stopped. By storing the data necessary for circuit recovery, a stopped circuit can be recovered at high speed.
  • the circuit operation may be stopped by stopping the supply of the clock signal.
  • the functional circuit 90 may also include a DSP (Digital Signal Processor) and/or an FPGA (Field Programmable Gate Array).
  • DSP Digital Signal Processor
  • FPGA Field Programmable Gate Array
  • the CPU 21 has a function of controlling the operations of the circuits provided in the GPU 22 and the layer 20 according to the programs stored in the storage unit 11 .
  • the GPU 22 has a function of performing arithmetic processing for forming image data. Also, since the GPU 22 can perform many matrix operations (product-sum operations) in parallel, it is possible to perform, for example, arithmetic processing using a neural network at high speed.
  • the GPU 22 has a function of correcting image data using correction data stored in the storage unit 11, for example. For example, the GPU 22 has a function of generating image data with corrected brightness, hue, and/or contrast.
  • the display driver circuit 23 is electrically connected to the plurality of pixel circuits 51 included in the layer 30 and has a function of supplying image data to the plurality of pixel circuits 51 .
  • Various circuits such as a shift register, a level shifter, an inverter, a latch, an analog switch, or a logic circuit can be used for the display drive circuit 23 .
  • a layer 60 is provided over the layer 30 .
  • Layer 60 comprises a plurality of light emitting elements 61 .
  • One light emitting element 61 and one pixel circuit 51 are electrically connected to function as one pixel.
  • the pixel circuit 51 controls the light emission luminance of the light emitting element 61 .
  • a display unit 31 is configured by a plurality of pixels. That is, it can be said that the display unit 31 includes a plurality of pixels.
  • Layer 30 may also include layer 60 . In this case, it can be said that the layer 30 includes the display section 31 . Note that the pixel circuit 51 and the light emitting element 61 will be described later.
  • the super-resolution circuit 25 has a function of determining the potential of an arbitrary pixel included in the display section 31 by performing a product-sum operation of the potentials of the pixels surrounding the pixel and the weight.
  • the super-resolution circuit 25 has a function of up-converting image data having a resolution lower than that of the display section 31 .
  • the super-resolution circuit 25 also has a function of down-converting image data having a resolution higher than that of the display section 31 .
  • the GPU 22 can perform up-conversion or down-conversion of image data, but the load on the GPU 22 can be reduced by providing the super-resolution circuit 25 .
  • the GPU 22 performs processing up to 2K resolution (or 4K resolution), and the super-resolution circuit 25 up-converts to 4K resolution (or 8K resolution), thereby reducing the load on the GPU 22 .
  • the processing speed of the semiconductor device 100A can be increased.
  • the memory driving circuit 24 is electrically connected to the memory 11 included in the layer 10 and has a function of writing data to the memory 11 and a function of reading data from the memory 11 .
  • the sensor circuit 26 has a function of acquiring any one or more of human visual, auditory, tactile, gustatory, and olfactory information. More specifically, the sensor circuit 26 detects force, displacement, position, velocity, acceleration, angular velocity, number of revolutions, distance, light, magnetism, temperature, sound, time, electric field, current, voltage, power, radiation, humidity, It has at least one of the functions of detecting or measuring tilt, vibration, smell, and infrared rays. Also, the sensor circuit 26 may have functions other than these.
  • the communication circuit 27 has a function of communicating wirelessly or by wire.
  • having a function of wireless communication is preferable because the number of components such as cables for connection can be omitted.
  • the communication circuit 27 When the communication circuit 27 has a function of communicating wirelessly, the communication circuit 27 can communicate via an antenna.
  • LTE Long Term Evolution
  • GSM Global System for Mobile Communication: registered trademark
  • EDGE Enhanced Data Rates for GSM Evolution
  • CDMA2000 Code Division 0 Multiplication
  • IEEE specifications standardized by IEEE such as Wi-Fi (registered trademark), Bluetooth (registered trademark), and ZigBee (registered trademark).
  • the communication circuit 27 includes the Internet, intranet, extranet, PAN (Personal Area Network), LAN (Local Area Network), CAN (Campus Area Network), MAN (Metropolitan Area Network), Information can be input/output by connecting the semiconductor device 100A to other devices via computer networks such as WAN (Wide Area Network) and GAN (Global Area Network).
  • PAN Personal Area Network
  • LAN Local Area Network
  • CAN Campus Area Network
  • MAN Metropolitan Area Network
  • Information can be input/output by connecting the semiconductor device 100A to other devices via computer networks such as WAN (Wide Area Network) and GAN (Global Area Network).
  • the input/output circuit 28 has a function of distributing signals supplied to the semiconductor device 100A via the terminal section 29 to circuits such as the CPU 21 and/or the GPU 22 .
  • the input/output circuit 28 also has a function of distributing signals supplied to the semiconductor device 100A via the communication circuit 27 to circuits such as the CPU 21 and/or the GPU 22 .
  • the input/output circuit 28 also has a function of outputting a signal to the outside via the terminal section 29 .
  • the input/output circuit 28 also has a function of outputting a signal to the outside via the communication circuit 27 .
  • FPCs flexible printed circuits
  • the layer 30 and the sealing substrate 40 are not formed in the region overlapping the terminal portion 29 .
  • FIG. 3 is a block diagram illustrating a configuration example of the display section drive circuit 23.
  • the display drive circuit 23 includes a control circuit 71 , a timing controller 72 , a serial/parallel conversion circuit 73 , a latch circuit 74 , a DAC 75 , an amplifier circuit 76 , a first drive circuit 232 and a second drive circuit 233 .
  • the display unit drive circuit 23 may not have all of these configurations, or may have configurations other than these.
  • the control circuit 71 is electrically connected to the timing controller 72 , the serial/parallel conversion circuit 73 , the latch circuit 74 , the DAC 75 , the amplifier circuit 76 , the first drive circuit 232 and the second drive circuit 233 . It has a function to control the operation. For example, it controls the adjustment of the output characteristics of the DAC 75 and the stopping of the amplifier circuit 76 when the display image is not updated. Further, when the display unit 31 is divided into a plurality of sub-screens and driven, the control circuit 71 has a function of controlling the above operation for each sub-screen. In addition, the control circuit 71 may have a function of controlling, for each sub-screen, conditions for setting weights used by the GPU 22, the super-resolution circuit 25, and the like.
  • the timing controller 72 has a function of controlling the timing of updating the display image according to the frame frequency.
  • the timing controller 72 has a function of controlling the timing of updating the display image for each sub-screen.
  • the serial-to-parallel conversion circuit 73 has a function of sorting the digital image signal input by the serial transmission method to each signal line (for example, wiring 237 described later).
  • the distributed digital image signals are temporarily held in the latch circuit 74 and then converted into analog image signals by the DAC 75 .
  • the analog image signal is amplified by the amplifier circuit 76 and supplied to the signal line.
  • FIG. 4A is a block diagram illustrating the connection relationship between the display section drive circuit 23 and the display section 31. As shown in FIG.
  • the display drive circuit 23 has a first drive circuit 232 and a second drive circuit 233 .
  • a circuit included in the first driving circuit 232 functions, for example, as a scanning line driving circuit.
  • a circuit included in the second drive circuit 233 functions, for example, as a signal line drive circuit. It should be noted that some circuit may be provided at a position facing the first drive circuit 232 with the display section 31 interposed therebetween. Some circuit may be provided at a position facing the second drive circuit 233 with the display section 31 interposed therebetween.
  • the display unit drive circuit 23 may be referred to as a "peripheral drive circuit".
  • Various circuits such as shift registers, level shifters, inverters, latches, analog switches, and logic circuits can be used for the peripheral driving circuits.
  • a transistor, a capacitor, or the like can be used for the peripheral driver circuit.
  • the display unit 31 includes m wirings 236 (m is an integer equal to or greater than 1), which are arranged substantially parallel to each other and whose potentials are controlled by circuits included in the first driving circuit 232. and n wirings 237 (n is an integer equal to or greater than 1) that are arranged substantially in parallel and whose potentials are controlled by a circuit included in the second driving circuit 233 .
  • the wiring 236 is electrically connected to the first drive circuit 232 .
  • the wiring 237 is electrically connected to the second driving circuit 233 .
  • the display section 31 has a plurality of pixels 230 arranged in a matrix.
  • the pixel 230 that controls red light, the pixel 230 that controls green light, and the pixel 230 that controls blue light are collectively functioned as one pixel 240, and the light emission amount (light emission luminance) of each pixel 230 is controlled. By doing so, full-color display can be realized. Therefore, each of the three pixels 230 functions as a sub-pixel. That is, each of the three sub-pixels controls the amount of red light, green light, or blue light emitted (see FIG. 4B1).
  • the color of light controlled by each of the three sub-pixels is not limited to a combination of red (R), green (G), and blue (B), but may be cyan (C), magenta (M), and yellow (Y). There may be (see FIG. 4B2). Also, the areas of the three sub-pixels may not be the same. If the luminous efficiency, reliability, etc. differ depending on the luminescent color, the area of the sub-pixel may be changed for each luminescent color (see FIG. 4B3). Note that the arrangement configuration of the sub-pixels shown in FIG. 4B3 may be referred to as "S stripe arrangement".
  • four sub-pixels may be collectively functioned as one pixel.
  • a sub-pixel controlling white light may be added to three sub-pixels controlling red light, green light, and blue light, respectively (see FIG. 4B4).
  • a sub-pixel for controlling yellow light may be added to the three sub-pixels for controlling red light, green light, and blue light (see FIG. 4B5).
  • a sub-pixel for controlling white light may be added to the three sub-pixels for controlling cyan, magenta, and yellow light, respectively (see FIG. 4B6).
  • Reproducibility of halftones can be improved by increasing the number of sub-pixels that function as one pixel, and by appropriately combining sub-pixels that control lights such as red, green, blue, cyan, magenta, and yellow. can. Therefore, color reproducibility can be improved.
  • the display device of one embodiment of the present invention can reproduce color gamuts of various standards.
  • the PAL Phase Alternating Line
  • NTSC National Television System Committee
  • sRGB standard RGB
  • Adobe RGB ITU-R BT. 709(International Telecommunication Union Radiocommunication Sector Broadcasting Service(Television) 709) ⁇ DCI ⁇ P3(Digital Cinema Initiatives P3) ⁇ UHDTV(Ultra High Definition Television ⁇ ) ⁇ ITU ⁇ RBT. 2020 (REC.2020 (Recommendation 2020)) standard color gamut can be reproduced.
  • the display unit 31 capable of full-color display at a so-called full high-definition resolution (also called “2K resolution”, “2K1K”, or “2K”) is realized.
  • the display unit 31 is capable of full-color display at a resolution of so-called ultra-high-definition (also referred to as “4K resolution”, “4K2K”, or “4K”).
  • 4K resolution also referred to as “4K resolution”, “4K2K”, or “4K”.
  • the display unit 31 is capable of full-color display at a resolution of so-called Super Hi-Vision (also referred to as “8K resolution”, “8K4K”, or “8K”). can be realized.
  • Super Hi-Vision also referred to as “8K resolution”, “8K4K”, or “8K”.
  • the pixel density (definition) of the display section 31 is preferably 1000 ppi or more and 10000 ppi or less.
  • it may be 2000 ppi or more and 6000 ppi or less, or 3000 ppi or more and 5000 ppi or less.
  • the screen ratio (aspect ratio) of the display unit 31 is not particularly limited.
  • the display unit 31 of the semiconductor device 100A can support various screen ratios such as 1:1 (square), 4:3, 16:9, and 16:10.
  • the diagonal size of the display section 31 is 0.1 inch or more and 5.0 inches or less, preferably 0.5 inch or more and 2.0 inches or less, more preferably. can be greater than or equal to 1 inch and less than or equal to 1.7 inches.
  • the diagonal size of the display section 31 may be 1.5 inches or around 1.5 inches.
  • FIG. 5 shows a circuit configuration example of the pixel 230.
  • Pixel 230 comprises pixel circuit 51 and light emitting element 61 .
  • FIG. 5A is a diagram showing connection of each element included in the pixel 230.
  • FIG. 5B is a diagram schematically showing the vertical relationship among the layer 20 including the display drive circuit 23, the layer 30 including the pixel circuit 51, and the layer 60 including the light emitting element 61.
  • FIG. 5A is a diagram showing connection of each element included in the pixel 230.
  • FIG. 5B is a diagram schematically showing the vertical relationship among the layer 20 including the display drive circuit 23, the layer 30 including the pixel circuit 51, and the layer 60 including the light emitting element 61.
  • a pixel circuit 51 shown as an example in FIGS. 5A and 5B includes a transistor 52A, a transistor 52B, a transistor 52C, and a capacitor 53.
  • the transistors 52A, 52B, and 52C can be OS transistors.
  • Each of the OS transistors of the transistor 52A, the transistor 52B, and the transistor 52C preferably has a back gate electrode. It can be configured to provide a signal.
  • the transistor 52B includes a gate electrode electrically connected to the transistor 52A, a first terminal electrically connected to the light emitting element 61, and a second terminal electrically connected to the wiring ANO.
  • the wiring ANO is wiring for applying a potential for supplying current to the light emitting element 61 .
  • the transistor 52A has a first terminal electrically connected to the gate electrode of the transistor 52B and a second terminal electrically connected to a wiring SL functioning as a source line, and functions as a gate line. It has a function of controlling a conductive state or a non-conductive state based on the potential of the wiring GL1.
  • the transistor 52C has a first terminal electrically connected to the wiring V0 and a second terminal electrically connected to the light emitting element 61, and the potential of the wiring GL2 functioning as a gate line is applied to the transistor 52C. , has a function of controlling the conducting state or the non-conducting state.
  • the wiring V0 is a wiring for applying a reference potential and a wiring for outputting the current flowing through the pixel circuit 51 to the display section driving circuit 23 .
  • the capacitor 53 includes a conductive film electrically connected to the gate electrode of the transistor 52B and a conductive film electrically connected to the second terminal of the transistor 52C.
  • the light emitting element 61 includes a first electrode electrically connected to the first terminal of the transistor 52B and a second electrode electrically connected to the wiring VCOM.
  • the wiring VCOM is a wiring for applying a potential for supplying current to the light emitting element 61 .
  • the intensity of the light emitted by the light emitting element 61 can be controlled according to the image signal applied to the gate electrode of the transistor 52B. Variation in the potential between the gate and source of the transistor 52B can be suppressed by the reference potential of the wiring V0 applied through the transistor 52C.
  • a current value that can be used for setting pixel parameters can be output from the wiring V0.
  • the wiring V0 can function as a monitor line for outputting the current flowing through the transistor 52B or the current flowing through the light emitting element 61 to the outside.
  • the current output to the wiring V0 may be converted into voltage by a source follower circuit or the like.
  • a self-luminous display element such as an LED (Light Emitting Diode) or an OLED (Organic Light Emitting Diode. Also referred to as “organic EL element” or “OEL”) can be used.
  • a self-luminous light-emitting element such as a micro LED, a QLED (Quantum-dot Light Emitting Diode), or a semiconductor laser may be used.
  • the wiring that electrically connects the pixel circuit 51 and the display driver circuit 23 can be shortened, so that the wiring resistance of the wiring can be reduced.
  • parasitic capacitance of the wiring can be reduced. Therefore, since data can be written at high speed, the display section 31 can be driven at high speed. As a result, a sufficient frame period can be secured even if the number of pixel circuits 51 is increased, so the pixel density of the display section 31 can be increased.
  • the definition of the image displayed on the display section 31 can be increased.
  • the pixel density of the display section 31 can be 1000 ppi or more, 5000 ppi or more, or 7000 ppi or more.
  • the semiconductor device 100A can be used, for example, as a display device for xR such as AR or VR.
  • the semiconductor device 100A according to one embodiment of the present invention can be suitably applied to electronic devices, such as HMDs, in which the distance between the display unit and the user is short.
  • FIG. 6A shows a modification of the circuit configuration of the pixel 230 shown in FIG. 5A.
  • the circuit configuration shown in FIG. 6A has a configuration obtained by removing the transistor 52C, the wiring GL2, and the wiring V0 from the circuit configuration shown in FIG. 5A.
  • a transistor having a back gate may be used as the transistor 52A, and the back gate and the gate may be electrically connected.
  • the back gate may be electrically connected to either the source or the drain of the transistor.
  • the semiconductor device 100A of one embodiment of the present invention has a structure in which the display portion 31, the functional circuit 90, and the memory portion 11 are stacked.
  • the miniaturization of the semiconductor device 100A can be realized.
  • the width of the frame around the display 31 can be extremely narrowed, so that the area of the display 31 can be increased. Therefore, the resolution of the display section 31 can be improved. Therefore, the display quality of the semiconductor device 100A can be improved.
  • the area occupied by one pixel can be increased. Therefore, the emission brightness of the display section 31 can be increased.
  • the aperture ratio of pixels can be increased.
  • the pixel aperture ratio can be 40% or more and less than 100%, preferably 50% or more and 95% or less, more preferably 60% or more and 95% or less.
  • the current density supplied to the pixel can be reduced. Therefore, the load applied to the pixel is reduced, and the reliability of the semiconductor device 100A can be improved.
  • the wiring that electrically connects them can be shortened. Therefore, wiring resistance and parasitic capacitance are reduced, and the operating speed of the semiconductor device 100A can be increased. Also, the power consumption of the semiconductor device 100A is reduced.
  • the storage unit 11 is used for temporary storage of a large amount of data used for computation and computation result data.
  • the layer 30 including the display portion 31 and the layer 10 including the storage portion 11 sandwich the layer 20 including the functional circuit 90. This is preferable because it is possible to shorten both of the wirings connecting the memory drive circuit 24 .
  • the layer 10 is preferably in contact with a material with high thermal conductivity (for example, a metal material such as copper or aluminum).
  • a material with high thermal conductivity for example, a metal material such as copper or aluminum.
  • FIG. 7 shows a semiconductor device 100B that is a modification of the semiconductor device 100A.
  • FIG. 7 is a perspective view of a semiconductor device 100B according to one embodiment of the present invention.
  • the layers 10, 20, 30, 60, the sealing substrate 40, and the like are shown separately in order to make the configuration of the semiconductor device 100B easier to understand.
  • the semiconductor device 100B differs in the stacking order of the layers 10 and 20 from the semiconductor device 100A. Specifically, semiconductor device 100B includes layer 10 on layer 20 , layer 30 on layer 10 , and sealing substrate 40 on layer 30 . Also, the terminal portion 19 is provided on the layer 10 instead of the terminal portion 29 on the layer 20 . Although not shown, the layer 20 in the semiconductor device 100B is preferably in contact with a radiator. Note that the heat radiator means one having a function of releasing heat generated in the semiconductor device 100B to the outside of the semiconductor device 100B.
  • the stacking order of layers can be changed depending on the purpose or application.
  • FIG. 8 shows a semiconductor device 100C that is a modification of the semiconductor device 100A.
  • 8A and 8B are perspective views of a semiconductor device 100C according to one embodiment of the present invention.
  • the layers 10, 20, and 30 are separated to make the configuration of the semiconductor device 100C easier to understand.
  • the semiconductor device 100 ⁇ /b>C does not include the terminal section 29 on the layer 20 , and includes the terminal section 39 on the layer 30 instead of the terminal section 29 .
  • FIG. 9 shows a semiconductor device 100D that is a modification of the semiconductor device 100A.
  • 9A and 9B are perspective views of a semiconductor device 100D according to one embodiment of the present invention.
  • the layers 20, 30, and sealing substrate 40 are shown separately in order to make the configuration of the semiconductor device 100D easier to understand.
  • the semiconductor device 100 ⁇ /b>D does not include the layer 10 , but instead includes a plurality of memory chips 32 functioning as the storage section 11 on the layer 30 and around the display section 31 .
  • a plurality of memory chips 32 are arranged along the outer circumference of the display section 31 .
  • memory chips 32 are arranged on three sides of a display section 31, and layers 30 and 20 are electrically connected using a plurality of wires 38 on the remaining one side. Note that the wire 38 may be formed by a wire bonding method.
  • memory chips 32 can be mounted to layer 30 using a variety of materials and methods, such as anisotropic conductive adhesives, ball bonding, or wire bonding.
  • anisotropic conductive adhesives such as ball bonding, or wire bonding.
  • Cu-Cu bonding (a method of ensuring electrical connection by exposing each Cu pad at the bonding interface and contacting both pads) or bonding using a TSV (Through Silicon Via) and a bump to the layer 30 May be implemented.
  • the memory chip 32 is preferably arranged at a position overlapping a sealing material 712 (also referred to as a “sealing material”; the sealing material 712 will be described later) that bonds the layer 30 and the sealing substrate 40 together.
  • a region where the layer 30, the sealing material 712, and the sealing substrate 40 overlap is also referred to as a "sealing region.”
  • the display section 31 and the memory chip 32 are covered with the sealing substrate 40 .
  • the sealing substrate 40 By covering the memory chips 32 with the sealing substrate 40 , it is possible to prevent external impurities from diffusing into the memory chips 32 .
  • FIG. 10 shows a semiconductor device 100E that is a modification of the semiconductor device 100D.
  • 10A and 10B are perspective views of a semiconductor device 100E according to one embodiment of the present invention.
  • the layers 20, 30, and sealing substrate 40 are shown separated for easy understanding of the configuration of the semiconductor device 100E. Note that the description of the layer 60 is omitted.
  • the semiconductor device 100E has a memory chip 32 arranged on one of the two sides facing each other among the four sides adjacent to the display section 31, and wires 38 electrically connecting the layers 30 and 20 on the other two sides. .
  • FIG. 11 shows a semiconductor device 100F that is a modification of the semiconductor device 100D.
  • 11A and 11B are perspective views of a semiconductor device 100F according to one embodiment of the present invention.
  • the layers 20, 30, the sealing substrate 40, and the like are shown separately in order to make the configuration of the semiconductor device 100F easier to understand. Note that the description of the layer 60 is omitted.
  • a sealing substrate 40 included in the semiconductor device 100F includes a plurality of cutouts 42 .
  • the notch 42 is provided at a position overlapping the memory chip 32 .
  • the sealing substrate 40 and the layer 30 are bonded together so that the memory chip 32 is accommodated in the notch 42 .
  • the semiconductor device 100E can be thinner than the semiconductor device 100D.
  • FIG. 12 shows a semiconductor device 100G that is a modification of the semiconductor device 100D.
  • 12A and 12B are perspective views of a semiconductor device 100G according to one embodiment of the present invention.
  • the layers 20, 30, the sealing substrate 40, and the like are shown separately in order to make the configuration of the semiconductor device 100G easier to understand. Note that the description of the layer 60 is omitted.
  • the semiconductor device 100G differs from the semiconductor device 100D in that the sealing substrate 40 overlaps the display section 31 and does not overlap the memory chip 32 .
  • the thickness of the semiconductor device 100G can be reduced.
  • the sealing substrate 40 becomes smaller, the weight of the semiconductor device 100G can be reduced.
  • FIG. 13 shows a semiconductor device 100H that is a modification of the semiconductor device 100C.
  • 13A and 13B are perspective views of the semiconductor device 100H.
  • Semiconductor device 100H differs from semiconductor device 100C in that layer 10 is not provided.
  • the layers 20, 30, the sealing substrate 40, and the like are shown separately in order to make the configuration of the semiconductor device 100H easier to understand.
  • the semiconductor device 100H differs from the semiconductor device 100C in that the layer 20 includes the storage section 11 .
  • the thickness of the semiconductor device 100H can be reduced.
  • the weight of the semiconductor device 100H can be reduced.
  • FIG. 14 shows a semiconductor device 100I that is a modification of the semiconductor device 100H.
  • 14A and 14B are perspective views of semiconductor device 100I.
  • Semiconductor device 100I differs from semiconductor device 100H in that layer 20 is not provided.
  • the layer 30, the sealing substrate 40, and the like are shown separately in order to make the configuration of the semiconductor device 100I easier to understand.
  • the semiconductor device 100 ⁇ /b>I also includes a display driver circuit 23 and a pixel circuit 51 on the layer 30 .
  • layer 30 may be formed with the necessary functional circuitry.
  • power consumption and manufacturing cost of the semiconductor device can be reduced by not providing unnecessary functional circuits depending on the purpose and/or application.
  • the thickness of the semiconductor device can be reduced, the weight can be reduced.
  • FIG. 15A shows a configuration example when the display section 31 is divided into 32 sub-screens 35 .
  • FIG. 15A shows the sub-screen 35 arranged in a matrix of 4 rows and 8 columns.
  • the display frame frequency can be arbitrarily set (variable). Also, the display unit 31 can be driven for each sub-screen 35 . Therefore, the frame frequency can also be set for each sub-screen 35 .
  • FIG. 15B shows an example in which a first drive circuit 232 and a second drive circuit 233 are provided in a region overlapping the sub-screen 35.
  • FIG. 15B shows the position corresponding to the outer edge of the sub-screen 35 is indicated by a dashed line.
  • FIG. 15B shows an example in which the first drive circuit 232 and the second drive circuit 233 provided for each sub-screen 35 are arranged so as to intersect at or near the center of each. The aspect is not limited to this.
  • the memory cells 12 are not arranged in the region of the layer 10 overlapping the first driver circuit 232 and the second driver circuit 233. FIG. By doing so, the first drive circuit 232 and the second drive circuit 233 can be electrically connected to the sub-screen 35 in a short distance through the layer 10 .
  • FIG. 16A shows a configuration example of layer 10 .
  • the position corresponding to the outer edge of the sub-screen 35 is indicated by a dashed line.
  • FIG. 16A shows an example in which a plurality of memory cells 12 are divided into four memory cell groups 15 in a region overlapping the sub-screen 35 .
  • the space between the adjacent memory cell groups 15 is a region overlapping with the first driver circuit 232 and the second driver circuit 233 provided in the layer 20, and the memory cells 12 are not provided.
  • FIG. 16B is a perspective view illustrating regions of layers 10, 20, and 30 overlapping one sub-screen 35.
  • the first driver circuit 232 and the second driver circuit 233 are electrically connected to the sub-screen 35 by not providing the memory cell 12 in the region overlapping with the first driver circuit 232 and the second driver circuit 233 included in the layer 20.
  • Conductor 55 can extend in the stacking direction of layers 10 , 20 , and 30 . Therefore, since the first drive circuit 232 and the second drive circuit 233 can be connected to the sub-screen 35 at an extremely short distance, wiring resistance and parasitic capacitance are small, and high-speed operation is possible. In addition, since deterioration of video signals is small, display quality of the semiconductor device is improved. Moreover, the power consumption of the semiconductor device can be reduced.
  • the conductor 55 is composed of conductors and TSVs provided in each layer.
  • the semiconductor device according to one aspect of the present invention can perform parallel processing of data communication between the GPU 22 and the storage unit 11 using a large number of wirings, for example. Therefore, the semiconductor device according to one embodiment of the present invention can operate at high speed.
  • the semiconductor device according to one aspect of the present invention can process image data that has been arithmetically processed by the GPU 22 and stored in the storage unit 11 according to a communication standard such as HDMI (registered trademark), MIPI (registered trademark), or Display port. No need to compress. Therefore, the semiconductor device according to one embodiment of the present invention can operate at high speed and consume less power.
  • a semiconductor device may include a display correction system.
  • the display correction system can reduce display defects caused by defective pixels such as bright spots or dark spots.
  • the circuit diagram shown in FIG. 17A shows a part of the pixel circuit 51 shown in FIG. 5A.
  • the current IEL flowing through the light emitting element 61 is extremely large in the case of a defective pixel that causes a bright spot, compared to a normal display pixel. Also, the current IEL is extremely low in the case of a defective pixel causing a dark spot compared to a pixel with a normal display.
  • the CPU 21 periodically acquires data on the monitor current IMONI flowing through the transistor 52C.
  • the current amount of the monitor current IMONI is converted into digital data that can be handled by the CPU 21, and arithmetic processing is performed by the CPU 21 or GPU 22 using the digital data.
  • a defective pixel is estimated by arithmetic processing in the CPU 21 or the GPU 22, and correction is performed to make it difficult to visually recognize a display defect caused by the defective pixel. For example, if the pixel 230D illustrated in FIG. 17B is a defective pixel, the current IEL flowing through the adjacent pixel 230N is corrected.
  • the correction may be performed by artificial neural networks such as, for example, deep neural networks (DNN), convolutional neural networks (CNN), recurrent neural networks (RNN), autoencoders, deep Boltzmann machines (DBM), deep belief networks (DBN). It can be estimated by performing network-based operations.
  • DNN deep neural networks
  • CNN convolutional neural networks
  • RNN recurrent neural networks
  • DBM deep Boltzmann machines
  • DBN deep belief networks
  • the defective pixel 230D and the pixel 230N are combined and displayed as a pixel 230C (see FIG. 17C).
  • display defects caused by defective pixels such as bright spots or dark spots are made difficult to see, and normal display can be brought closer.
  • the semiconductor device in the above arithmetic processing, data in the middle of the arithmetic processing can be held in the storage portion 11 . Since the semiconductor device according to one embodiment of the present invention includes the display unit 31, the functional circuit 90, and the storage unit 11 in close proximity to each other, high-speed processing is possible when performing computation processing of a huge amount of computation such as computation based on an artificial neural network. can be realized, it is particularly effective.
  • FIG. 18 is a cross-sectional view showing a configuration example of the semiconductor device 100A, showing a part of the semiconductor device 100A.
  • the semiconductor device 100A is composed of the layers 10, 20, 30, 60, and the sealing substrate 40.
  • Layer 10 has a substrate 701 on which a transistor 431 is provided.
  • the transistor 431 is a transistor included in the memory cell 12, for example.
  • a single crystal semiconductor substrate such as a single crystal silicon substrate can be used.
  • a semiconductor substrate other than a single crystal semiconductor substrate may be used as the substrate 701 .
  • the transistor 431 has a conductor 443 functioning as a gate electrode, an insulator 445 functioning as a gate insulator, and part of the substrate 701 .
  • Part of the substrate 701 includes a region (semiconductor region 447) including a channel formation region of the transistor 431, a source region (either the low-resistance region 449a or the low-resistance region 449b), and a drain region (the low-resistance region 449a or the low-resistance region). 449b).
  • the transistor 431 may be a p-channel transistor or an n-channel transistor.
  • the transistor 431 is a transistor containing silicon in a channel formation region (also referred to as a "Si transistor").
  • a transistor 431 is electrically isolated from other transistors by an element isolation layer 403 .
  • FIG. 18 shows the case where the element isolation layer 403 electrically isolates the transistor 431 from other transistors.
  • the element isolation layer 403 can be formed using a LOCOS (LOCal Oxidation of Silicon) method, an STI (Shallow Trench Isolation) method, or the like.
  • the transistor 431 has a semiconductor region 447 with a convex shape.
  • a conductor 443 is provided to cover the side and top surfaces of the semiconductor region 447 with the insulator 445 interposed therebetween. Note that FIG. 18 does not show how the conductor 443 covers the side surface of the semiconductor region 447 .
  • a material that adjusts the work function can be used for the conductor 443 .
  • a transistor in which a semiconductor region has a convex shape such as the transistor 431 can be called a fin transistor because it uses a convex portion of a semiconductor substrate.
  • an insulator functioning as a mask for forming the projection may be provided in contact with the upper portion of the projection.
  • FIG. 18 shows a structure in which part of the substrate 701 is processed to form a convex portion, a semiconductor having a convex shape may be formed by processing an SOI substrate.
  • transistor 431 illustrated in FIG. 18 is an example, and is not limited to that structure, and an appropriate structure may be employed depending on the circuit structure, the operation method of the circuit, or the like.
  • transistor 431 may be a planar transistor.
  • An insulator 405 , an insulator 407 , an insulator 409 , and an insulator 411 are provided over the substrate 701 in addition to the element isolation layer 403 and the transistor 431 .
  • Conductors 451 are embedded in the insulators 405 , 407 , 409 , and 411 .
  • the height of the top surface of the conductor 451 and the height of the top surface of the insulator 411 can be made approximately the same.
  • An insulator 421 and an insulator 422 are provided over the conductor 451 and the insulator 411 .
  • Conductors 453 are embedded in the insulators 421 and 422 .
  • the height of the top surface of the conductor 453 and the height of the top surface of the insulator 422 can be made approximately the same.
  • An insulator 423 is provided over the conductor 453 and over the insulator 422 .
  • a conductor 455 is embedded in the insulator 423 .
  • the height of the top surface of the conductor 455 and the height of the top surface of the insulator 423 can be made approximately the same.
  • the layer 10 may have a multilayer wiring structure by laminating insulators, conductors, and the like.
  • Layer 20 has a substrate 702 on which transistors 441 and 442 are provided.
  • the transistor 441 is a transistor included in the display section driving circuit 23, for example.
  • the transistor 442 is, for example, a transistor included in the memory driver circuit 24 .
  • a single crystal semiconductor substrate such as a single crystal silicon substrate can be used as in the case of the substrate 701 .
  • a semiconductor substrate other than a single crystal semiconductor substrate may be used as the substrate 702 .
  • Layer 20 may be constructed similarly to layer 10 . Therefore, a detailed description of layer 20 is omitted.
  • the transistor 442 included in layer 20 and the transistor 431 included in layer 10 are electrically connected through the conductor 456 .
  • Conductor 456 functions as a TSV. Note that the layers 10 and 20 may be electrically connected via a bump or the like.
  • Layer 20 comprises conductors 760 .
  • a conductor 760 is a conductor included in the terminal portion 29 .
  • FIG. 18 shows an example in which a conductor 760 is electrically connected to an FPC 716 (Flexible Printed Circuit) via an anisotropic conductor 780 .
  • FPC 716 Flexible Printed Circuit
  • anisotropic conductor 780 Various signals are supplied to the semiconductor device 100A through the FPC 716 .
  • the conductor 760 is electrically connected to the conductor 347 included in the layer 20 through the conductor 353 , the conductor 355 , and the conductor 357 .
  • FIG. 18 shows three conductors, the conductor 353, the conductor 355, and the conductor 357, as conductors that electrically connect the conductor 760 and the conductor 347; however, one embodiment of the present invention is not limited to this. .
  • the number of conductors that electrically connect the conductor 760 and the conductor 347 may be one, two, or four or more. By providing a plurality of conductors that electrically connect the conductor 760 and the conductor 347, contact resistance can be reduced.
  • Layer 30 is provided on layer 20 .
  • Layer 30 comprises insulator 214 on which transistor 750 is provided.
  • the transistor 750 is a transistor included in the pixel circuit 51, for example.
  • An OS transistor can be preferably used as the transistor 750 .
  • An OS transistor has a feature of extremely low off-state current. Therefore, since the retention time of image data or the like can be lengthened, the frequency of refresh operations can be reduced. Therefore, the power consumption of the semiconductor device 100A can be reduced.
  • the conductors 301 are embedded in the insulators 254 , 280 , 274 , and 281 .
  • Conductor 301 a is electrically connected to one of the source and drain of transistor 750
  • conductor 301 b is electrically connected to the other of the source and drain of transistor 750 .
  • the height of the top surfaces of the conductors 301a and 301b and the height of the top surface of the insulator 281 can be approximately the same.
  • a conductor 311 , a conductor 313 , a conductor 331 , a capacitor 790 , a conductor 333 , and a conductor 335 are embedded in the insulator 361 .
  • Conductors 311 and 313 are electrically connected to transistor 750 and function as wirings.
  • Conductor 333 and conductor 335 are electrically connected to capacitor 790 .
  • the height of the top surfaces of the conductors 331, 333, and 335 and the height of the top surface of the insulator 361 can be approximately the same.
  • a conductor 341 , a conductor 343 , and a conductor 351 are embedded in the insulator 363 .
  • the height of the top surface of the conductor 351 and the height of the top surface of the insulator 363 can be made approximately the same.
  • the body 363 has a function as an interlayer film, and may also have a function as a planarization film covering the uneven shape below each.
  • the top surface of the insulator 363 may be planarized by planarization treatment using a chemical mechanical polishing (CMP) method or the like in order to improve planarity.
  • CMP chemical mechanical polishing
  • capacitor 790 has lower electrode 321 and upper electrode 325 .
  • An insulator 323 is provided between the lower electrode 321 and the upper electrode 325 . That is, the capacitor 790 has a laminated structure in which the insulator 323 functioning as a dielectric is sandwiched between a pair of electrodes. Note that although FIG. 18 shows an example in which the capacitor 790 is provided over the insulator 281, the capacitor 790 may be provided over an insulator different from the insulator 281.
  • FIG. 18 shows an example in which conductors 301a and 301b are formed in the same layer. Also, an example in which the conductor 311, the conductor 313, and the lower electrode 321 are formed in the same layer is shown. Further, an example in which the conductor 331, the conductor 333, and the conductor 335 are formed in the same layer is shown. Further, an example in which the conductor 341 and the conductor 343 are formed in the same layer is shown. Furthermore, an example in which the conductor 353, the conductor 355, and the conductor 357 are formed in the same layer is shown.
  • the manufacturing process of the semiconductor device 100A can be simplified, so that the manufacturing cost of the semiconductor device 100A can be reduced. Note that they may be formed in different layers and may have different types of materials.
  • Layer 60 is provided over layer 30 .
  • Layer 60 comprises light emitting elements 61 .
  • the light-emitting element 61 has a conductor 772 , an EL layer 786 and a conductor 788 .
  • the EL layer 786 has an organic compound or an inorganic compound such as quantum dots.
  • Materials that can be used for the organic compound include fluorescent materials, phosphorescent materials, and the like.
  • Materials that can be used for quantum dots include colloidal quantum dot materials, alloy quantum dot materials, core-shell quantum dot materials, core quantum dot materials, and the like.
  • Conductor 772 is electrically connected to the other of the source and drain of transistor 750 through conductor 351, conductor 341, conductor 331, conductor 313, and conductor 301b.
  • a conductor 772 is formed over the insulator 363 and functions as a pixel electrode.
  • a material that transmits or reflects visible light can be used for the conductor 772 .
  • translucent materials include oxide materials containing indium and zinc, oxide materials containing indium, gallium and zinc (also referred to as "IGZO"), oxide materials containing indium and tin (“ITO ”, or an oxide material containing indium, tin, or silicon (also referred to as “ITSO”), or the like may be used.
  • IGZO oxide materials containing indium and zinc
  • ITO oxide materials containing indium and tin
  • ITSO oxide material containing indium, tin, or silicon
  • a reflective material for example, a material containing aluminum, silver, or the like may be used.
  • the conductor 772 when the light emitted by the light emitting element 61 is emitted from the conductor 788 side, the conductor 772 preferably contains a reflective material.
  • the conductor 772 may have a single-layer structure or a multi-layer structure.
  • a three-layer structure in which silver is sandwiched between two layers of ITO may be employed.
  • the conductor 772 may have a three-layer structure in which aluminum, titanium oxide, and ITO (or ITSO) are stacked in this order from the formation surface side. good. Further, in the case where the formation surface in contact with the conductor 772 contains silicon nitride, the conductor 772 may have a two-layer structure in which aluminum and IGZO are stacked in this order from the formation surface side.
  • the conductor 301, the conductor 331, the conductor 351, the conductor 353, the conductor 355, the conductor 357, the conductor 453, the conductor 456, the conductor 760, and the like are the conductors described in other embodiments. It may be configured similarly to body 245 .
  • the conductor 351 electrically connected to the light emitting element 61 may be a conductor containing tungsten and titanium nitride. More specifically, the sidewall of the insulator 363 and tungsten may be adjacent to each other with titanium nitride interposed therebetween.
  • the semiconductor device 100A can be provided with optical members (optical substrates) such as a polarizing member, a retardation member, and an antireflection member.
  • optical members optical substrates
  • a polarizing member such as a polarizing member, a retardation member, and an antireflection member.
  • the semiconductor device 100A shown in FIG. 18 has a top emission structure in which a reflective material is used for the conductor 772 and a translucent material is used for the conductor 788 so that the light emitting element 61 emits light toward the conductor 788. It can be a light-emitting element. Note that the light emitting element 61 may have a bottom emission structure in which light is emitted to the conductor 772 side, or a dual emission structure in which light is emitted to both the conductor 772 and the conductor 788 . Additionally, a structure 778 is provided.
  • the sealing substrate 40 is provided above the layer 30 while covering the display section 31 and the layer 60 .
  • the sealing substrate 40 is attached to the layer 30 with a sealing material 712 (also referred to as a "sealing material"). If the light emitting element 61 is a light emitting element with a top emission structure or a dual emission structure, a translucent material is used for the sealing substrate 40 .
  • sealing substrate 40 By providing the sealing substrate 40, it is possible to prevent impurities from entering the layer 60 and improve the reliability of the semiconductor device 100A.
  • a light shielding layer 738 is provided on the layer 60 side.
  • the light blocking layer 738 has a function of blocking light emitted from adjacent regions.
  • the light shielding layer 738 has a function of preventing external light from reaching the transistor 750 and the like.
  • the light shielding layer 738 is covered with an insulator 734 .
  • the insulator 734 may be provided as needed.
  • a solid sealing structure in which the filling layer 732 is provided between the light emitting element 61 and the insulator 734 is shown; however, a hollow sealing structure in which the filling layer 732 is not provided may be employed.
  • a portion corresponding to the filling layer 732 may be filled with an inert gas containing a Group 18 element (rare gas (noble gas)) and/or nitrogen. good.
  • a Group 18 element ultraviolet gas (noble gas)
  • a transistor including various semiconductors can be used as a transistor included in a semiconductor device according to one embodiment of the present invention.
  • a transistor including a single crystal semiconductor, a polycrystalline semiconductor, a microcrystalline semiconductor, or an amorphous semiconductor for a channel formation region can be used.
  • a compound semiconductor for example, SiGe, GaAs, etc.
  • an oxide semiconductor or the like can be used instead of a single semiconductor whose main component is a single element.
  • transistors with various structures can be used as the transistor included in the semiconductor device of one embodiment of the present invention.
  • planar type FIN type (fin type), TRI-GATE type (tri-gate type), top gate type, bottom gate type, double gate type (gates are arranged above and below the channel), etc.
  • a transistor having such a configuration can be used.
  • a transistor according to one embodiment of the present invention a MOS transistor, a junction transistor, a bipolar transistor, or the like can be used.
  • FIG. 19 A modification of the semiconductor device 100A shown in FIG. 18 is shown in FIG.
  • the semiconductor device 100A shown in FIG. 19 differs from the semiconductor device 100A shown in FIG. 18 in that a colored layer 736 is provided.
  • the colored layer 736 is provided so as to have a region overlapping with the light emitting element 61 .
  • the color purity of the light extracted from the light emitting element 61 can be increased. Thereby, a high-quality image can be displayed on the semiconductor device 100A.
  • all the light emitting elements 61 of the semiconductor device 100A can be light emitting elements that emit white light. can do.
  • the light emitting element 61 can have a micro optical resonator (microcavity) structure.
  • a predetermined color for example, RGB
  • the semiconductor device 100A can perform color display. Absorption of light by the colored layer can be suppressed by adopting a structure in which the colored layer is not provided.
  • the semiconductor device 100A can display a high-brightness image, and the power consumption of the semiconductor device 100A can be reduced.
  • the luminance of the semiconductor device 100A is, for example, 500 cd/m 2 or more and 20000 cd/m 2 or less, preferably 1000 cd/m 2 or more and 20000 cd/m 2 or less, more preferably 5000 cd/m 2 or more and 20000 cd/m 2 or less. can.
  • FIG. 20 shows a cross-sectional configuration example of a semiconductor device 100C, which is a modification of the semiconductor device 100A.
  • a conductor 348 is provided on the insulator 361 of the layer 30 instead of the conductor 347 .
  • Conductor 348 is electrically connected to conductor 760 through conductor 353 , conductor 355 , and conductor 357 . Conductor 348 functions similarly to conductor 347 .
  • FIG. 21 shows an example of a cross-sectional structure in the case of a structure in which the layer 30 is overlaid on the layer 10 with the layer 20 interposed therebetween.
  • FIG. 21 is a modification of the semiconductor device 100C.
  • the layer 20 is provided over the layer 10 so that the transistors included in the layer 20 and the transistors included in the layer 10 face each other. Therefore, layer 30 is provided on the substrate 702 side of layer 20 .
  • the conductor provided in the layer 10 and the conductor provided in the layer 20 can be electrically connected by, for example, a Cu--Cu bond.
  • the conductor 455 provided in the layer 10 and the conductor 465 provided in the layer 20 are electrically connected by Cu--Cu bonding.
  • the conductor 455 and the conductor 465 are formed using a conductor containing Cu (copper).
  • the insulator 423 in which the conductor 455 is embedded and the insulator 424 in which the conductor 465 is embedded are preferably insulators containing the same element.
  • each of the insulators 423 and 424 may be silicon oxide or silicon oxynitride.
  • the bonding strength between the layers 10 and 20 is increased. Moreover, before bonding the layers 10 and 20 together, it is preferable to improve the flatness of both surfaces by, for example, performing a CMP process on the surfaces to be bonded together.
  • bonding positions of the conductors 455 and 465 may or may not completely match depending on the alignment accuracy when bonding.
  • FIG. 21 illustrates a case where they do not match completely.
  • the conductor included in the layer 20 and the conductor included in the layer 30 may be electrically connected through a TSV.
  • conductors 461 and 462 provided by layer 20 are both TSVs that penetrate substrate 702 .
  • FIG. 22 shows a modification of the semiconductor device 100C.
  • the cross-sectional configuration example shown in FIG. 22 shows an example in which the transistors included in the layer 30 are Si transistors.
  • layer 30 comprises a substrate 703 on which a transistor 750 is provided.
  • Substrate 703 is, for example, a monocrystalline silicon substrate. Therefore, the transistor 750 illustrated in FIG. 22 includes single crystal silicon in a semiconductor layer in which a channel is formed. Note that a substrate similar to the substrates 701 and 702 can be used as the substrate 703 .
  • the layer 30 includes an insulator 361, an insulator 363, a conductor 348, a capacitor 790, etc. in addition to the structure similar to that of the layer 20.
  • FIG. 1 shows insulator 361, an insulator 363, a conductor 348, a capacitor 790, etc. in addition to the structure similar to that of the layer 20.
  • transistors other than OS transistors may be used as the transistors included in the layer 30 .
  • Various transistors can be used as the transistors included in the layers 10, 20, and 30 depending on the purpose or application.
  • a bump 454 and an adhesive layer 457 may be provided between layers 10 and 20 .
  • Layers 10 and 20 are secured by adhesive layer 457 and electrically connected by bumps 454 .
  • conductor 456 and conductor 455 are electrically connected via bump 454 .
  • bumps 458 and adhesion layers 459 may be provided between layers 20 and 30 .
  • Layers 20 and 30 are secured by adhesive layer 459 and electrically connected by bumps 458 .
  • the number of bumps 454 electrically connecting the layers 10 and 20 is not limited to one, and may be plural.
  • the number of bumps 458 electrically connecting the layers 20 and 30 is not limited to one, and may be plural.
  • FIG. 24 shows a cross-sectional configuration example of a semiconductor device 100H, which is a modification of the semiconductor device 100C.
  • FIG. 24 corresponds to the cross-sectional configuration of the semiconductor device 100C shown in FIG. 20 with the layer 10 removed. Since the semiconductor device 100H does not have the layer 10, it is not necessary to provide an element for electrically connecting the layers 10 and 20, such as the conductor 456.
  • FIG. 24 shows a cross-sectional configuration example of a semiconductor device 100H, which is a modification of the semiconductor device 100C.
  • FIG. 24 corresponds to the cross-sectional configuration of the semiconductor device 100C shown in FIG. 20 with the layer 10 removed. Since the semiconductor device 100H does not have the layer 10, it is not necessary to provide an element for electrically connecting the layers 10 and 20, such as the conductor 456.
  • FIG. 25 shows a modification of the semiconductor device 100H.
  • the cross-sectional configuration example shown in FIG. 25 shows an example in which the transistors included in the layer 30 are Si transistors.
  • Layer 30 in FIG. 25 can be configured similarly to layer 30 shown in FIG.
  • a bump 458 and an adhesive layer 459 may be provided between the layers 20 and 30 as shown in FIG. Layers 20 and 30 are secured by adhesive layer 459 and electrically connected by bumps 458 . As in the configuration example shown in FIG. 23, the number of bumps 458 electrically connecting the layers 20 and 30 is not limited to one, and may be plural.
  • the layer 30 may be stacked on the layer 20 so that the transistor included in the layer 30 faces the transistor included in the layer 20 (see FIG. 27). ).
  • insulator 361 and insulator 363 are provided over substrate 703 .
  • a conductor 348 is provided over the insulator 361 .
  • a conductor 341 and a conductor 351 are embedded in the insulator 363 .
  • the conductor provided in the layer 20 and the conductor provided in the layer 30 can be electrically connected by, for example, a Cu--Cu bond.
  • the conductor 465 provided in the layer 20 and the conductor 475 provided in the layer 30 are electrically connected by Cu--Cu bonding.
  • the conductor 465 and the conductor 475 are formed using a conductor containing Cu (copper).
  • the insulator 424 in which the conductor 465 is embedded and the insulator 425 in which the conductor 475 is embedded are preferably insulators containing the same element.
  • each of the insulators 424 and 425 may be silicon oxide or silicon oxynitride.
  • the bonding strength between the layers 20 and 30 is increased. Moreover, before bonding the layers 20 and 30 together, it is preferable to improve the flatness of both surfaces by performing a CMP process or the like on the surfaces to be bonded together.
  • bonding positions of the conductors 465 and 475 may or may not completely match depending on the alignment accuracy when bonding.
  • FIG. 27 illustrates a case where they do not match completely.
  • the layer 30 may be provided with TSVs. Both conductors 471 and 472 shown in FIG. 27 are TSVs penetrating the substrate 703 . In FIG. 27, conductor 471 is electrically connected to conductor 341 . Conductor 472 is also electrically connected to conductor 348 .
  • FIG. 28 shows a cross-sectional configuration example of the semiconductor device 100I.
  • a semiconductor device 100I shown in FIG. 28 is a modification of the semiconductor device 100H shown in FIG. Therefore, FIG. 28 is a cross-sectional configuration example in the case where the transistors included in the layer 30 are composed of Si transistors.
  • the semiconductor device 100 ⁇ /b>I includes the display driver circuit 23 and the pixel circuit 51 on the layer 30 .
  • a transistor 750 in FIG. 28 is a transistor included in the pixel circuit 51, for example.
  • a transistor 751 in FIG. 28 is, for example, a transistor included in the display driver circuit 23 .
  • layer 30 may be formed with the necessary functional circuitry.
  • power consumption and manufacturing cost of the semiconductor device can be reduced by not providing unnecessary functional circuits depending on the purpose and/or application.
  • the thickness of the semiconductor device can be reduced, the weight can be reduced.
  • the light emitting element 61 has an EL layer 786 between a pair of electrodes (conductors 772 and 788).
  • EL layer 786 can be composed of multiple layers such as layer 4420 , light-emitting layer 4411 , and layer 4430 .
  • the layer 4420 can have, for example, a layer containing a substance with high electron-injection properties (electron-injection layer) and a layer containing a substance with high electron-transport properties (electron-transporting layer).
  • the light-emitting layer 4411 contains, for example, a light-emitting compound.
  • Layer 4430 can have, for example, a layer containing a substance with high hole-injection properties (hole-injection layer) and a layer containing a substance with high hole-transport properties (hole-transport layer).
  • a structure having layer 4420, light-emitting layer 4411, and layer 4430 provided between a pair of electrodes can function as a single light-emitting unit, and the structure in FIG. 29A is referred to as a single structure in this specification and the like.
  • FIG. 29B is a modification of the EL layer 786 included in the light emitting element 61 shown in FIG. 29A.
  • the light-emitting element 61 illustrated in FIG. 29B includes a layer 4430-1 over the conductor 772, a layer 4430-2 over the layer 4430-1, a light-emitting layer 4411 over the layer 4430-2, and a light-emitting layer It has layer 4420-1 on 4411, layer 4420-2 on layer 4420-1, and conductor 788 on layer 4420-2.
  • layer 4430-1 functions as a hole injection layer
  • layer 4430-2 functions as a hole transport layer
  • layer 4420-1 functions as an electron Functioning as a transport layer
  • layer 4420-2 functions as an electron injection layer.
  • conductor 772 is the cathode and conductor 788 is the anode
  • layer 4430-1 functions as an electron-injecting layer
  • layer 4430-2 functions as an electron-transporting layer
  • layer 4420-1 functions as a hole-transporting layer.
  • a structure in which a plurality of light-emitting layers (light-emitting layers 4411, 4412, and 4413) are provided between layers 4420 and 4430 as shown in FIG. 29C is also an example of a single structure.
  • tandem structure a structure in which a plurality of light-emitting units (EL layers 786a and 786b) are connected in series via an intermediate layer (charge-generating layer) 4440 is referred to herein as a tandem structure or It is called stack structure. Note that a tandem structure can realize a light-emitting element capable of emitting light with high luminance.
  • the EL layers 786a and 786b may emit the same color.
  • both the EL layer 786a and the EL layer 786b may emit green light.
  • the display section 31 includes three sub-pixels of R, G, and B, and each sub-pixel has a light-emitting element, the light-emitting elements of each sub-pixel may have a tandem structure.
  • the EL layers 786a and 786b of the R sub-pixel each have a material capable of emitting red light
  • the EL layers 786a and 786b of the G sub-pixel each have a material capable of emitting green light.
  • the EL layer 786a and the EL layer 786b of the B subpixel each contain a material capable of emitting blue light.
  • the materials of the light-emitting layers 4411 and 4412 may be the same.
  • the emission color of the light-emitting element can be red, green, blue, cyan, magenta, yellow, white, or the like, depending on the material forming the EL layer 786 . Further, the color purity can be further enhanced by providing the light-emitting element with a microcavity structure.
  • the light-emitting layer may contain two or more light-emitting substances that emit light such as R (red), G (green), B (blue), Y (yellow), and O (orange).
  • a light-emitting element that emits white light (also referred to as a “white light-emitting device”) preferably has a structure in which a light-emitting layer contains two or more kinds of light-emitting substances. In order to obtain white light emission, two or more light-emitting substances may be selected so that the light emission of each of the light-emitting substances has a complementary color relationship.
  • the emission color of the first light-emitting layer and the emission color of the second light-emitting layer can be obtained.
  • a light-emitting element having three or more light-emitting layers.
  • the light-emitting layer preferably contains two or more light-emitting substances that emit light such as R (red), G (green), B (blue), Y (yellow), and O (orange).
  • the luminescent material has two or more, and the emission of each luminescent material includes spectral components of two or more colors among R, G, and B.
  • FIG. 30A shows a schematic top view of the light emitting element 61.
  • the light emitting element 61 has a plurality of light emitting elements 61R exhibiting red, light emitting elements 61G exhibiting green, and light emitting elements 61B exhibiting blue.
  • the light-emitting region of each light-emitting element is labeled with R, G, and B.
  • the configuration of the light emitting element 61 shown in FIG. 30A may be called an SBS (side-by-side) structure.
  • the configuration shown in FIG. 30A has three colors of red (R), green (G), and blue (B), the configuration is not limited to this. For example, it may be configured to have four or more colors.
  • the light emitting elements 61R, 61G, and 61B are arranged in a matrix.
  • FIG. 30A shows a so-called stripe arrangement in which light emitting elements of the same color are arranged in one direction. Note that the arrangement method of the light emitting elements is not limited to this, and an arrangement method such as a delta arrangement or a zigzag arrangement may be applied, or a pentile arrangement may be used.
  • an organic EL device such as an OLED (Organic Light Emitting Diode) or a QLED (Quantum-dot Light Emitting Diode).
  • OLED Organic Light Emitting Diode
  • QLED Quantum-dot Light Emitting Diode
  • Examples of light-emitting substances that EL devices have include substances that emit fluorescence (fluorescent materials), substances that emit phosphorescence (phosphorescent materials), inorganic compounds (quantum dot materials, etc.), and substances that exhibit heat-activated delayed fluorescence (heat-activated delayed fluorescence (thermally activated delayed fluorescence: TADF) material) and the like.
  • FIG. 30B is a schematic cross-sectional view corresponding to the dashed-dotted line A1-A2 in FIG. 30A.
  • FIG. 30B shows cross sections of the light emitting element 61R, the light emitting element 61G, and the light emitting element 61B.
  • the light-emitting elements 61R, 61G, and 61B are provided over the insulating layer 251 and have a conductor 772 functioning as a pixel electrode and a conductor 788 functioning as a common electrode.
  • the insulating layer 251 one or both of an inorganic insulating film and an organic insulating film can be used.
  • An inorganic insulating film is preferably used as the insulating layer 251 .
  • inorganic insulating films include oxide insulating films and nitride insulating films such as a silicon oxide film, a silicon oxynitride film, a silicon nitride oxide film, a silicon nitride film, an aluminum oxide film, an aluminum oxynitride film, and a hafnium oxide film. mentioned.
  • the light emitting element 61R has an EL layer 786R between a conductor 772 functioning as a pixel electrode and a conductor 788 functioning as a common electrode.
  • the EL layer 786R contains a light-emitting organic compound that emits light having an intensity in at least the red wavelength range.
  • the EL layer 786G included in the light-emitting element 61G contains a light-emitting organic compound that emits light having an intensity in at least the green wavelength range.
  • the EL layer 786B included in the light-emitting element 61B contains a light-emitting organic compound that emits light having an intensity in at least a blue wavelength range.
  • Each of the EL layer 786R, the EL layer 786G, and the EL layer 786B includes an electron-injection layer, an electron-transport layer, a hole-injection layer, and a hole-transport layer in addition to a layer containing a light-emitting organic compound (light-emitting layer). You may have one or more of them.
  • a conductor 772 functioning as a pixel electrode is provided for each light-emitting element.
  • a conductor 788 functioning as a common electrode is provided as a continuous layer common to each light emitting element.
  • One of the conductor 772 functioning as a pixel electrode and the conductor 788 functioning as a common electrode is a conductive film that transmits visible light, and the other is a reflective conductive film.
  • the conductor 772 functioning as a pixel electrode is light-transmitting and the conductor 788 functioning as a common electrode is reflective, a bottom emission display device can be obtained.
  • the conductor 772 functioning as a common electrode is reflective and the conductor 788 functioning as a common electrode is light-transmitting, a top emission display device can be obtained.
  • both the conductor 772 functioning as a pixel electrode and the conductor 788 functioning as a common electrode are light-transmitting, whereby a dual-emission display device can be obtained.
  • An insulating layer 272 is provided to cover an end portion of a conductor 772 functioning as a pixel electrode.
  • the ends of the insulating layer 272 are preferably tapered.
  • a material similar to the material that can be used for the insulating layer 251 can be used for the insulating layer 272 .
  • Each of the EL layer 786R, the EL layer 786G, and the EL layer 786B has a region in contact with the top surface of the conductor 772 functioning as a pixel electrode and a region in contact with the surface of the insulating layer 272 .
  • end portions of the EL layer 786R, the EL layer 786G, and the EL layer 786B are located over the insulating layer 272 .
  • a gap is provided between the two EL layers between the light emitting elements of different colors.
  • the EL layer 786R, the EL layer 786G, and the EL layer 786B are preferably provided so as not to be in contact with each other. This can suitably prevent current from flowing through two adjacent EL layers to cause unintended light emission (also referred to as crosstalk). Therefore, the contrast can be increased, and a display device with high display quality can be realized.
  • the EL layer 786R, the EL layer 786G, and the EL layer 786B can be formed separately by a vacuum evaporation method or the like using a shadow mask such as a metal mask. Alternatively, these may be produced separately by photolithography. By using the photolithography method, it is possible to realize a high-definition display device that is difficult to achieve when using a metal mask.
  • a device manufactured using a metal mask or FMM fine metal mask, high-definition metal mask
  • a device with an MM (metal mask) structure is sometimes referred to as a device with an MML (metal maskless) structure.
  • a protective layer 271 is provided over the conductor 788 functioning as a common electrode to cover the light emitting elements 61R, 61G, and 61B.
  • the protective layer 271 has a function of preventing impurities such as water from diffusing into each light emitting element from above.
  • the protective layer 271 can have, for example, a single-layer structure or a laminated structure including at least an inorganic insulating film.
  • inorganic insulating films include oxide films and nitride films such as silicon oxide films, silicon oxynitride films, silicon nitride oxide films, silicon nitride films, aluminum oxide films, aluminum oxynitride films, and hafnium oxide films.
  • a semiconductor material such as indium gallium oxide or indium gallium zinc oxide (IGZO) may be used as the protective layer 271 .
  • the protective layer 271 may be formed using an ALD method, a CVD method, or a sputtering method.
  • the structure including an inorganic insulating film as the protective layer 271 is exemplified, but the present invention is not limited to this.
  • the protective layer 271 may have a laminated structure of an inorganic insulating film and an organic insulating film.
  • a nitrided oxide refers to a compound containing more nitrogen than oxygen.
  • An oxynitride is a compound containing more oxygen than nitrogen.
  • the content of each element can be measured using, for example, Rutherford Backscattering Spectrometry (RBS).
  • processing can be performed using a wet etching method or a dry etching method.
  • a chemical solution such as oxalic acid, phosphoric acid, or a mixed chemical solution (for example, a mixed chemical solution of phosphoric acid, acetic acid, nitric acid, and water (also referred to as a mixed acid aluminum etchant)) is used.
  • FIG. 30C shows an example different from the above. Specifically, FIG. 30C has a light emitting element 61W that emits white light.
  • the light-emitting element 61W has an EL layer 786W that emits white light between a conductor 772 functioning as a pixel electrode and a conductor 788 functioning as a common electrode.
  • the EL layer 786W can have, for example, a structure in which two or more light-emitting layers are stacked so that their emission colors are complementary.
  • a laminated EL layer in which a charge generation layer is sandwiched between light emitting layers may be used.
  • FIG. 30C shows three light emitting elements 61W side by side.
  • a colored layer 264R is provided above the left light emitting element 61W.
  • the colored layer 264R functions as a bandpass filter that transmits red light.
  • a colored layer 264G that transmits green light is provided over the central light emitting element 61W
  • a colored layer 264B that transmits blue light is provided over the right light emitting element 61W. This allows the display device to display a color image.
  • an EL layer 786W and a conductor 788 functioning as a common electrode are separated from each other. This can prevent current from flowing through the EL layer 786W to cause unintended light emission in the two adjacent light emitting elements 61W.
  • the EL layer 786W and the conductor 788 functioning as a common electrode are preferably separated by photolithography. As a result, the distance between the light emitting elements can be narrowed, so that a display device with a high aperture ratio can be realized as compared with the case of using a shadow mask such as a metal mask.
  • a colored layer may be provided between the conductor 772 functioning as a pixel electrode and the insulating layer 251 .
  • FIG. 30D shows an example different from the above. Specifically, FIG. 30D shows a configuration in which the insulating layer 272 is not provided between the light emitting elements 61R, 61G, and 61B. With such a structure, the display device can have a high aperture ratio. In addition, the protective layer 271 covers side surfaces of the EL layer 786R, the EL layer 786G, and the EL layer 786B. With such a structure, impurities (typically, water and the like) that can enter from side surfaces of the EL layers 786R, 786G, and 786B can be suppressed. In addition, in the structure shown in FIG.
  • the conductor 772, the EL layer 786R, and the conductor 788 have approximately the same top surface shape.
  • Such a structure can be formed at once using a resist mask or the like after the conductor 772, the EL layer 786R, and the conductor 788 are formed.
  • Such a process can also be called self-aligned patterning because the EL layer 786R and the conductor 788 are processed using the conductor 788 as a mask.
  • the EL layer 786R is described here, the EL layers 786G and 786B can have the same structure.
  • FIG. 30D shows a structure in which a protective layer 273 is further provided on the protective layer 271.
  • the protective layer 271 is formed using an apparatus capable of forming a film with high coverage (typically an ALD apparatus or the like), and the protective layer 273 is formed using a film with lower coverage than the protective layer 271.
  • a region 275 can be provided between the protective layer 271 and the protective layer 273 by forming with an apparatus (typically, a sputtering apparatus or the like). In other words, the region 275 is located between the EL layer 786R and the EL layer 786G and between the EL layer 786G and the EL layer 786B.
  • the region 275 has one or more selected from, for example, air, nitrogen, oxygen, carbon dioxide, and Group 18 elements (typically, helium, neon, argon, xenon, krypton, etc.). .
  • the region 275 may contain a gas used for forming the protective layer 273, for example.
  • the region 275 may contain any one or more of the Group 18 elements described above.
  • the region 275 contains a gas
  • the gas can be identified by a gas chromatography method or the like.
  • the film of the protective layer 273 may contain the gas used for sputtering. In this case, an element such as argon may be detected when the protective layer 273 is analyzed by energy dispersive X-ray analysis (EDX analysis) or the like.
  • EDX analysis energy dispersive X-ray analysis
  • the refractive index of the region 275 is lower than that of the protective layer 271 , light emitted from the EL layer 786 R, EL layer 786 G, or EL layer 786 B is reflected at the interface between the protective layer 271 and the region 275 . Accordingly, light emitted from the EL layer 786R, the EL layer 786G, or the EL layer 786B can be prevented from entering adjacent pixels in some cases. As a result, it is possible to suppress the mixture of different emission colors from adjacent pixels, so that the display quality of the display device can be improved.
  • the region between the light emitting elements 61R and 61G, or the region between the light emitting elements 61G and 61B can be narrowed.
  • the distance between the light emitting elements is 1 ⁇ m or less, preferably 500 nm or less, more preferably 200 nm or less, 100 nm or less, 90 nm or less, 70 nm or less, 50 nm or less, 30 nm or less, 20 nm or less, 15 nm or less, or 10 nm.
  • the distance between the side surface of the EL layer 786R and the side surface of the EL layer 786G or the distance between the side surface of the EL layer 786G and the side surface of the EL layer 786B is 1 ⁇ m or less, preferably 0.5 ⁇ m (500 nm). ), more preferably 100 nm or less.
  • the region 275 contains gas, it is possible to suppress color mixture or crosstalk of light from each light emitting element while separating the light emitting elements.
  • the region 275 may be filled with a filler.
  • Fillers include epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, EVA (ethylene vinyl acetate) resin, and the like.
  • Photoresist may also be used as the filler.
  • the photoresist used as the filler may be a positive photoresist or a negative photoresist.
  • the white light emitting device when comparing the white light emitting device (single structure or tandem structure) and the light emitting device having the SBS structure, the light emitting device having the SBS structure can consume less power than the white light emitting device. If it is desired to keep power consumption low, it is preferable to use a light-emitting device with an SBS structure. On the other hand, the white light emitting device is preferable because the manufacturing process is simpler than that of the SBS structure light emitting device, so that the manufacturing cost can be lowered or the manufacturing yield can be increased.
  • FIG. 31A shows an example different from the above. Specifically, the configuration shown in FIG. 31A differs from the configuration shown in FIG. 30D in the configuration of the insulating layer 251 .
  • the insulating layer 251 has a concave portion due to a part of the upper surface thereof being shaved during processing of the light emitting elements 61R, 61G, and 61B.
  • a protective layer 271 is formed in the recess. In other words, in a cross-sectional view, the lower surface of the protective layer 271 has a region located below the lower surface of the conductor 772 .
  • impurities typically, water, etc.
  • the above-described concave portion is used when removing impurities (also referred to as residue) that may adhere to the side surfaces of the light emitting elements 61R, 61G, and 61B by wet etching or the like during processing of the light emitting elements 61R, 61G, and 61B. can be formed.
  • a protective layer 271 By covering the side surface of each light-emitting element with a protective layer 271 after removing the above residue, a highly reliable display device can be obtained.
  • FIG. 31B shows an example different from the above.
  • the configuration shown in FIG. 31B has an insulating layer 276 and a microlens array 277 in addition to the configuration shown in FIG. 31A.
  • the insulating layer 276 functions as an adhesive layer.
  • the microlens array 277 can collect light emitted from the light emitting elements 61R, 61G, and 61B. . Thereby, the light extraction efficiency of the display device can be improved.
  • a bright image can be visually recognized, which is preferable.
  • various curable adhesives such as photocurable adhesives such as ultraviolet curable adhesives, reaction curable adhesives, thermosetting adhesives, and anaerobic adhesives can be used.
  • These adhesives include epoxy resins, acrylic resins, silicone resins, phenol resins, polyimide resins, imide resins, PVC (polyvinyl chloride) resins, PVB (polyvinyl butyral) resins, EVA (ethylene vinyl acetate) resins, and the like.
  • a material with low moisture permeability such as epoxy resin is preferable.
  • a two-liquid mixed type resin may be used.
  • an adhesive sheet or the like may be used.
  • FIG. 31C shows an example different from the above.
  • the configuration shown in FIG. 31C has three light emitting elements 61W instead of the light emitting elements 61R, 61G, and 61B in the configuration shown in FIG. 31A.
  • an insulating layer 276 is provided above the three light emitting elements 61W, and a colored layer 264R, a colored layer 264G, and a colored layer 264B are provided above the insulating layer 276.
  • a colored layer 264R that transmits red light is provided at a position overlapping with the left light emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping with the central light emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping with the left light emitting element 61W.
  • a colored layer 264B that transmits blue light is provided at a position overlapping with the light emitting element 61W. Accordingly, the semiconductor device can display a color image.
  • the configuration shown in FIG. 31C is also a modification of the configuration shown in FIG. 30C.
  • FIG. 31D shows an example different from the above. Specifically, in the configuration shown in FIG. 31D , the protective layer 271 is provided adjacent to the side surfaces of the conductor 772 and the EL layer 786 . In addition, the conductor 788 is provided as a continuous layer common to each light emitting element. Also, in the configuration shown in FIG. 31D, the region 275 is preferably filled with a filler material.
  • the color purity of the emitted light can be enhanced.
  • the product (optical distance) of the distance d between the conductor 772 and the conductor 788 and the refractive index n of the EL layer 786 is m times half the wavelength ⁇ . (m is an integer equal to or greater than 1).
  • the distance d can be obtained by Equation (1).
  • the distance d of the light emitting element 61 having a microcavity structure is determined according to the wavelength of the emitted light (emission color). Distance d corresponds to the thickness of EL layer 786 . Therefore, the EL layer 786G may be thicker than the EL layer 786B, and the EL layer 786R may be thicker than the EL layer 786G.
  • the distance d is the distance from the reflective area of the conductor 772 functioning as a reflective electrode to the reflective area of the conductor 788 functioning as a semi-transmissive/semi-reflective electrode.
  • the conductor 772 is a laminate of silver and ITO, which is a transparent conductive film, and the ITO is on the EL layer 786 side
  • the distance d can be set according to the emission color by adjusting the film thickness of the ITO. That is, even if the EL layer 786R, the EL layer 786G, and the EL layer 786B have the same thickness, the distance d suitable for the emission color can be obtained by changing the thickness of the ITO.
  • the light-emitting element 61 is composed of a hole-transport layer, a hole-transport layer, a light-emitting layer, an electron-transport layer, an electron-injection layer, and the like. A detailed configuration example of the light emitting element 61 will be described in another embodiment.
  • the optical distance from the conductor 772 functioning as a reflective electrode to the light emitting layer is preferably an odd multiple of ⁇ /4. In order to realize the optical distance, it is preferable to appropriately adjust the thickness of each layer constituting the light emitting element 61 .
  • the reflectance of the conductor 788 is preferably higher than the transmittance.
  • the light transmittance of the conductor 788 is preferably 2% to 50%, more preferably 2% to 30%, further preferably 2% to 10%.
  • ⁇ Structure example of transistor> 32A, 32B, and 32C are a top view and a cross-sectional view of a transistor 200 that can be used in a semiconductor device according to one embodiment of the present invention and the periphery of the transistor 200.
  • FIG. The transistor 200 can be applied to the semiconductor device according to one embodiment of the present invention. For example, it can be used for the transistors that layer 30 comprises.
  • FIG. 32A is a top view of transistor 200.
  • FIG. 32B and 32C are cross-sectional views of the transistor 200.
  • FIG. 32B is a cross-sectional view of the portion indicated by the dashed-dotted line A1-A2 in FIG. 32A, and is also a cross-sectional view of the transistor 200 in the channel length direction.
  • 32C is a cross-sectional view of the portion indicated by the dashed-dotted line A3-A4 in FIG. 32A, and is also a cross-sectional view of the transistor 200 in the channel width direction.
  • some elements are omitted for clarity of illustration.
  • the transistor 200 includes a metal oxide 231a over a substrate (not shown), a metal oxide 231b over the metal oxide 231a, and a metal oxide 231b.
  • conductors 242a and 242b spaced apart from each other, and an insulator 280 positioned over the conductors 242a and 242b and having an opening formed between the conductors 242a and 242b.
  • the conductor 260 arranged in the opening, the metal oxide 231b, the conductor 242a, the conductor 242b, the insulator 280, the insulator 250 arranged between the conductor 260, the metal It has an oxide 231 b , a conductor 242 a , a conductor 242 b , an insulator 280 , and a metal oxide 231 c interposed between the insulator 250 .
  • the top surface of conductor 260 preferably substantially coincides with the top surfaces of insulator 250, insulator 254, metal oxide 231c, and insulator 280.
  • metal oxide 231a, the metal oxide 231b, and the metal oxide 231c may be collectively referred to as the metal oxide 231 below.
  • the conductor 242a and the conductor 242b may be collectively referred to as a conductor 242 in some cases.
  • the side surfaces of the conductors 242a and 242b on the conductor 260 side are substantially vertical.
  • the angle between the side surfaces and the bottom surfaces of the conductors 242a and 242b is 10° to 80°, preferably 30° to 60°.
  • the opposing side surfaces of the conductor 242a and the conductor 242b may have a plurality of surfaces.
  • an insulator 254 is provided between an insulator 224, a metal oxide 231a, a metal oxide 231b, a conductor 242a, a conductor 242b, and a metal oxide 231c, and an insulator 280. preferably.
  • the insulator 254 includes the side surface of the metal oxide 231c, the top and side surfaces of the conductor 242a, the top and side surfaces of the conductor 242b, the metal oxide 231a and the metal oxide 231b. , and the top surface of insulator 224 .
  • the transistor 200 three layers of the metal oxide 231a, the metal oxide 231b, and the metal oxide 231c are stacked in a region where a channel is formed (hereinafter also referred to as a channel formation region) and its vicinity. , but the invention is not limited to this.
  • a two-layer structure of the metal oxide 231b and the metal oxide 231c or a stacked structure of four or more layers may be provided.
  • the conductor 260 has a two-layer structure in the transistor 200, the present invention is not limited to this.
  • the conductor 260 may have a single-layer structure or a laminated structure of three or more layers.
  • each of the metal oxide 231a, the metal oxide 231b, and the metal oxide 231c may have a laminated structure of two or more layers.
  • the metal oxide 231c has a layered structure of a first metal oxide and a second metal oxide on the first metal oxide
  • the first metal oxide is the metal oxide 231b.
  • the second metal oxide preferably has a similar composition to metal oxide 231a.
  • the conductor 260 functions as a gate electrode of the transistor, and the conductors 242a and 242b function as source and drain electrodes, respectively.
  • the conductor 260 is formed to be embedded in the opening of the insulator 280 and the region between the conductors 242a and 242b.
  • the arrangement of conductor 260, conductor 242a and conductor 242b is selected in a self-aligned manner with respect to the opening of insulator 280.
  • the display device can have high definition.
  • the display device can have a narrow frame.
  • the conductor 260 preferably has a conductor 260a provided inside the insulator 250 and a conductor 260b provided so as to be embedded inside the conductor 260a.
  • the transistor 200 includes an insulator 214 provided over a substrate (not shown), an insulator 216 provided over the insulator 214, and a conductor 205 embedded in the insulator 216. , insulator 222 disposed over insulator 216 and conductor 205 , and insulator 224 disposed over insulator 222 .
  • a metal oxide 231 a is preferably disposed over the insulator 224 .
  • An insulator 274 functioning as an interlayer film and an insulator 281 are preferably provided over the transistor 200 .
  • the insulator 274 is preferably arranged in contact with top surfaces of the conductor 260 , the insulator 250 , the insulator 254 , the metal oxide 231 c , and the insulator 280 .
  • the insulators 222, 254, and 274 preferably have a function of suppressing at least one diffusion of hydrogen (eg, hydrogen atoms, hydrogen molecules, or the like).
  • insulators 222 , 254 , and 274 preferably have lower hydrogen permeability than insulators 224 , 250 , and 280 .
  • the insulator 222 and the insulator 254 preferably have a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like).
  • insulator 222 and insulator 254 preferably have lower oxygen permeability than insulator 224 , insulator 250 and insulator 280 .
  • insulator 224 , metal oxide 231 , and insulator 250 are separated by insulators 280 and 281 and insulators 254 and 274 . Therefore, impurities such as hydrogen contained in the insulators 280 and 281 and excess oxygen can be prevented from entering the insulator 224 , the metal oxide 231 , and the insulator 250 .
  • a conductor 245 (a conductor 245a and a conductor 245b) electrically connected to the transistor 200 and functioning as a plug is preferably provided.
  • insulators 241 (insulators 241a and 241b) are provided in contact with side surfaces of conductors 245 functioning as plugs. That is, the insulator 241 is provided in contact with the inner walls of the openings of the insulator 254 , the insulator 280 , the insulator 274 , and the insulator 281 .
  • a first conductor of the conductor 245 may be provided in contact with the side surface of the insulator 241 and a second conductor of the conductor 245 may be provided inside.
  • the height of the upper surface of the conductor 245 and the height of the upper surface of the insulator 281 can be made approximately the same.
  • the transistor 200 shows the structure in which the first conductor of the conductor 245 and the second conductor of the conductor 245 are stacked, the present invention is not limited to this.
  • the conductor 245 may be provided as a single layer or a laminated structure of three or more layers. When the structure has a laminated structure, an ordinal number may be assigned in order of formation for distinction.
  • metal oxides functioning as oxide semiconductors are added to metal oxides 231 (metal oxides 231a, 231b, and 231c) including a channel formation region. ) is preferably used.
  • the metal oxide preferably contains at least indium (In) or zinc (Zn). In particular, it preferably contains indium (In) and zinc (Zn). Moreover, in addition to these, it is preferable that the element M is included.
  • element M aluminum (Al), gallium (Ga), yttrium (Y), tin (Sn), boron (B), titanium (Ti), iron (Fe), nickel (Ni), germanium (Ge), zirconium (Zr), molybdenum (Mo), lanthanum (La), cerium (Ce), neodymium (Nd), hafnium (Hf), tantalum (Ta), tungsten (W), magnesium (Mg) or cobalt (Co)
  • element M aluminum (Al), gallium (Ga), yttrium (Y), tin (Sn), boron (B), titanium (Ti), iron (Fe), nickel (Ni), germanium (Ge), zirconium (Zr), molyb
  • the element M is preferably one or more of aluminum (Al), gallium (Ga), yttrium (Y), and tin (Sn). Moreover, it is more preferable that the element M contains either one or both of gallium (Ga) and tin (Sn).
  • the thickness of the metal oxide 231b in a region that does not overlap with the conductor 242 may be thinner than that in a region that overlaps with the conductor 242 .
  • This is formed by removing a portion of the top surface of metal oxide 231b when forming conductors 242a and 242b.
  • a region with low resistance is formed near the interface with the conductive film in some cases.
  • a high-definition display device including a small-sized transistor can be provided.
  • a display device including a transistor with high on-state current and high luminance can be provided.
  • a fast-operating display device can be provided with a fast-operating transistor.
  • a highly reliable display device including a transistor with stable electrical characteristics can be provided.
  • a display device including a transistor with low off-state current and low power consumption can be provided.
  • transistor 200 A detailed structure of the transistor 200 that can be used in the display device that is one embodiment of the present invention is described.
  • the conductor 205 is arranged so as to have regions that overlap with the metal oxide 231 and the conductor 260 . Further, the conductor 205 is preferably embedded in the insulator 216 .
  • the conductor 205 has a conductor 205a, a conductor 205b, and a conductor 205c.
  • Conductor 205 a is provided in contact with the bottom surface and sidewalls of the opening provided in insulator 216 .
  • the conductor 205b is provided so as to be embedded in a recess formed in the conductor 205a.
  • the top surface of the conductor 205b is lower than the top surface of the conductor 205a and the top surface of the insulator 216 .
  • the conductor 205c is provided in contact with the top surface of the conductor 205b and the side surface of the conductor 205a.
  • the height of the upper surface of the conductor 205c substantially matches the height of the upper surface of the conductor 205a and the height of the upper surface of the insulator 216.
  • the conductor 205a and the conductor 205c are conductive materials having a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (NO, NO, NO2, etc.), and copper atoms. It is preferable to use a flexible material. Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like).
  • the conductor 205a By using a conductive material having a function of reducing diffusion of hydrogen for the conductor 205a and the conductor 205c, impurities such as hydrogen contained in the conductor 205b pass through the insulator 224 or the like to the metal oxide 231. can be suppressed.
  • a conductive material having a function of suppressing diffusion of oxygen for the conductors 205a and 205c it is possible to suppress reduction in conductivity due to oxidation of the conductor 205b.
  • the conductive material having a function of suppressing diffusion of oxygen titanium, titanium nitride, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used, for example. Therefore, the conductor 205a may be a single layer or a laminate of the above conductive materials.
  • the conductor 205a may be titanium nitride.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductor 205b.
  • tungsten may be used for the conductor 205b.
  • the conductor 260 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 205 functions as a second gate (also referred to as a bottom gate) electrode.
  • V th of the transistor 200 can be controlled by changing the potential applied to the conductor 205 independently of the potential applied to the conductor 260 .
  • V th of the transistor 200 can be made higher than 0 V and the off-state current can be reduced. Therefore, when a negative potential is applied to the conductor 205, the drain current when the potential applied to the conductor 260 is 0 V can be made smaller than when no potential is applied.
  • the conductor 205 is preferably provided larger than the channel formation region in the metal oxide 231 .
  • the conductor 205 preferably extends even in a region outside the edge crossing the channel width direction of the metal oxide 231 .
  • the conductor 205 and the conductor 260 preferably overlap with each other with an insulator interposed therebetween on the outside of the side surface of the metal oxide 231 in the channel width direction.
  • the electric field of the conductor 260 functioning as the first gate electrode and the electric field of the conductor 205 functioning as the second gate electrode cause the channel formation region of the metal oxide 231 to be expanded. It can be surrounded electrically.
  • the conductor 205 is extended so that it also functions as a wire.
  • a structure in which a conductor functioning as a wiring is provided under the conductor 205 may be employed.
  • the insulator 214 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 200 from the substrate side. Therefore, the insulator 214 has a function of suppressing the diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (N 2 O, NO, NO 2 and the like), and copper atoms. (It is difficult for the above impurities to permeate.) It is preferable to use an insulating material. Alternatively, it is preferable to use an insulating material that has a function of suppressing the diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (the oxygen hardly permeates).
  • oxygen eg, at least one of oxygen atoms, oxygen molecules, and the like
  • the insulator 214 is preferably made of aluminum oxide, silicon nitride, or the like. Accordingly, impurities such as water or hydrogen can be prevented from diffusing from the substrate side to the transistor 200 side with respect to the insulator 214 . Alternatively, diffusion of oxygen contained in the insulator 224 or the like to the substrate side of the insulator 214 can be suppressed.
  • the insulators 216 , 280 , and 281 that function as interlayer films preferably have lower dielectric constants than the insulator 214 .
  • the parasitic capacitance generated between wirings can be reduced.
  • the insulator 216, the insulator 280, and the insulator 281 include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, and carbon and nitrogen are added. Silicon oxide, silicon oxide having holes, or the like may be used as appropriate.
  • Insulator 222 and insulator 224 function as gate insulators.
  • the insulator 224 in contact with the metal oxide 231 preferably releases oxygen by heating.
  • the oxygen released by heating is sometimes referred to as excess oxygen.
  • silicon oxide, silicon oxynitride, or the like may be used as appropriate for the insulator 224 .
  • an oxide material from which part of oxygen is released by heating is preferably used as the insulator 224 .
  • the oxide from which oxygen is released by heating means that the amount of oxygen released in terms of oxygen atoms is 1.0 ⁇ 10 18 atoms/cm 3 or more, preferably 1.0, in TDS (Thermal Desorption Spectroscopy) analysis. It is an oxide film having a density of 10 19 atoms/cm 3 or more, more preferably 2.0 10 19 atoms/cm 3 or more, or 3.0 10 20 atoms/cm 3 or more.
  • the surface temperature of the film during the TDS analysis is preferably in the range of 100° C. or higher and 700° C. or lower, or 100° C. or higher and 400° C. or lower.
  • the insulator 224 may have a thinner film thickness in a region that does not overlap with the insulator 254 and does not overlap with the metal oxide 231b than in other regions.
  • the thickness of the region of the insulator 224 which does not overlap with the insulator 254 and does not overlap with the metal oxide 231b is preferably a thickness with which oxygen can be diffused sufficiently.
  • the insulator 222 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 200 from the substrate side.
  • insulator 222 preferably has a lower hydrogen permeability than insulator 224 .
  • the insulator 222 preferably has a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (the above-mentioned oxygen is difficult to permeate).
  • oxygen eg, at least one of oxygen atoms, oxygen molecules, and the like
  • insulator 222 preferably has a lower oxygen permeability than insulator 224 .
  • the insulator 222 preferably has a function of suppressing diffusion of oxygen and impurities, so that diffusion of oxygen in the metal oxide 231 to the substrate side can be reduced. Further, the conductor 205 can be prevented from reacting with oxygen contained in the insulator 224 and the metal oxide 231 .
  • the insulator 222 preferably contains an oxide of one or both of aluminum and hafnium, which are insulating materials.
  • the insulator containing oxide of one or both of aluminum and hafnium aluminum oxide, hafnium oxide, oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • oxygen is released from the metal oxide 231 and impurities such as hydrogen enter the metal oxide 231 from the periphery of the transistor 200 . It functions as a layer that suppresses
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxynitride, or silicon nitride may be stacked over the above insulator.
  • the insulator 222 is made of, for example, a so-called high oxide such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ) or (Ba,Sr)TiO 3 (BST). Insulators including -k materials may be used in single layers or stacks. As transistors are miniaturized and highly integrated, thinning of gate insulators may cause problems such as leakage current. By using a high-k material for an insulator that functions as a gate insulator, it is possible to reduce the gate potential during transistor operation while maintaining the physical film thickness.
  • a so-called high oxide such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ) or (Ba,Sr)TiO 3 (BST).
  • Insulators including -k materials may be
  • the insulator 222 and the insulator 224 may have a stacked structure of two or more layers. In that case, it is not limited to a laminated structure made of the same material, and a laminated structure made of different materials may be used. For example, an insulator similar to the insulator 224 may be provided under the insulator 222 .
  • the metal oxide 231 has a metal oxide 231a, a metal oxide 231b over the metal oxide 231a, and a metal oxide 231c over the metal oxide 231b.
  • a metal oxide 231a under the metal oxide 231b, it is possible to suppress the diffusion of impurities from the structure formed below the metal oxide 231a to the metal oxide 231b.
  • the metal oxide 231c over the metal oxide 231b, diffusion of impurities from the structure formed above the metal oxide 231c to the metal oxide 231b can be suppressed.
  • the metal oxide 231 preferably has a laminated structure of a plurality of oxide layers with different atomic ratios of metal atoms.
  • the metal oxide 231 contains at least indium (In) and the element M
  • the number of atoms of the element M contained in the metal oxide 231a with respect to the number of atoms of all elements constituting the metal oxide 231a The ratio is preferably higher than the ratio of the number of atoms of the element M contained in the metal oxide 231b to the number of atoms of all elements forming the metal oxide 231b.
  • the atomic ratio of the element M contained in the metal oxide 231a to In is preferably higher than the atomic ratio of the element M contained in the metal oxide 231b to In.
  • the metal oxide 231c can be a metal oxide that can be used for the metal oxide 231a or the metal oxide 231b.
  • the energy of the conduction band bottom of the metal oxide 231a and the metal oxide 231c be higher than the energy of the conduction band bottom of the metal oxide 231b.
  • the electron affinities of the metal oxides 231a and 231c are preferably smaller than the electron affinities of the metal oxide 231b.
  • the metal oxide 231c is preferably a metal oxide that can be used for the metal oxide 231a.
  • the ratio of the number of atoms of the element M contained in the metal oxide 231c to the number of atoms of all the elements forming the metal oxide 231c is higher than the number of atoms of all the elements forming the metal oxide 231b.
  • the atomic ratio of the element M contained in the metal oxide 231c to In is preferably higher than the atomic ratio of the element M contained in the metal oxide 231b to In.
  • the energy level at the bottom of the conduction band changes smoothly at the junction of the metal oxide 231a, the metal oxide 231b, and the metal oxide 231c.
  • the energy level of the bottom of the conduction band at the junction of the metal oxide 231a, the metal oxide 231b, and the metal oxide 231c continuously changes or continuously joins.
  • the metal oxide 231a and the metal oxide 231b, and the metal oxide 231b and the metal oxide 231c have a common element (main component) other than oxygen, so that the defect level density is low.
  • Mixed layers can be formed.
  • the metal oxide 231b is an In-Ga-Zn oxide
  • the metal oxide 231a and the metal oxide 231c may be In-Ga-Zn oxide, Ga-Zn oxide, gallium oxide, or the like.
  • the metal oxide 231c may have a laminated structure.
  • a stacked structure of In--Ga--Zn oxide and Ga--Zn oxide over the In--Ga--Zn oxide, or an In--Ga--Zn oxide and over the In--Ga--Zn oxide can be used.
  • a stacked structure of an In--Ga--Zn oxide and an oxide that does not contain In may be used as the metal oxide 231c.
  • the metal oxide 231c has a stacked structure
  • the main path of carriers becomes the metal oxide 231b.
  • the defect level density at the interface between the metal oxide 231a and the metal oxide 231b and at the interface between the metal oxide 231b and the metal oxide 231c can be reduced. can be lowered. Therefore, the influence of interface scattering on carrier conduction is reduced, and the transistor 200 can obtain high on-current and high frequency characteristics.
  • the constituent elements of the metal oxide 231c are It is expected to suppress the diffusion to the insulator 250 side.
  • the metal oxide 231c has a stacked structure, and the oxide that does not contain In is positioned above the stacked structure, so that In that can diffuse toward the insulator 250 can be suppressed. Since the insulator 250 functions as a gate insulator, the characteristics of the transistor deteriorate when In is diffused. Therefore, by forming the metal oxide 231c into a stacked structure, a highly reliable display device can be provided.
  • a conductor 242 (a conductor 242a and a conductor 242b) functioning as a source electrode and a drain electrode is provided over the metal oxide 231b.
  • Conductors 242 include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, and lanthanum. It is preferable to use a metal element selected from, an alloy containing the above-described metal elements as a component, or an alloy in which the above-described metal elements are combined.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, and the like are used. is preferred.
  • tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize. It is preferable because it is a conductive material or a material that maintains conductivity even after absorbing oxygen.
  • the oxygen concentration in the vicinity of the conductor 242 of the metal oxide 231 may be reduced.
  • a metal compound layer containing the metal contained in the conductor 242 and the components of the metal oxide 231 is formed in the vicinity of the conductor 242 of the metal oxide 231 .
  • the carrier concentration increases in the region of the metal oxide 231 near the conductor 242, and the region becomes a low-resistance region.
  • a region between the conductor 242a and the conductor 242b is formed so as to overlap with the opening of the insulator 280.
  • the conductor 260 can be arranged in a self-aligned manner between the conductor 242a and the conductor 242b.
  • Insulator 250 functions as a gate insulator.
  • the insulator 250 is preferably arranged in contact with the top surface of the metal oxide 231c.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, or silicon oxide having vacancies is used. be able to.
  • silicon oxide and silicon oxynitride are preferable because they are stable against heat.
  • the insulator 250 preferably has a reduced impurity concentration such as water or hydrogen.
  • the thickness of the insulator 250 is preferably 1 nm or more and 20 nm or less.
  • a metal oxide may be provided between the insulator 250 and the conductor 260 .
  • the metal oxide preferably suppresses oxygen diffusion from the insulator 250 to the conductor 260 . Accordingly, oxidation of the conductor 260 by oxygen in the insulator 250 can be suppressed.
  • the metal oxide may function as part of the gate insulator. Therefore, in the case where silicon oxide, silicon oxynitride, or the like is used for the insulator 250, a metal oxide that is a high-k material with a high dielectric constant is preferably used as the metal oxide.
  • the gate insulator has a stacked-layer structure of the insulator 250 and the metal oxide, the stacked-layer structure can be stable against heat and have a high relative dielectric constant. Therefore, the gate potential applied during transistor operation can be reduced while maintaining the physical film thickness of the gate insulator. Also, the equivalent oxide thickness (EOT) of the insulator that functions as the gate insulator can be reduced.
  • EOT equivalent oxide thickness
  • a metal oxide containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, or the like can be used.
  • the conductor 260 is shown as having a two-layer structure in FIG. 32, it may have a single-layer structure or a laminated structure of three or more layers.
  • the conductor 260a has a function of suppressing the diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (N 2 O, NO, NO 2 and the like), and copper atoms. It is preferable to use a conductor having a Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like).
  • the conductor 260a has a function of suppressing diffusion of oxygen
  • oxygen contained in the insulator 250 can suppress oxidation of the conductor 260b and a decrease in conductivity.
  • the conductive material having a function of suppressing diffusion of oxygen tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used, for example.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductor 260b.
  • the conductor 260 since the conductor 260 also functions as a wiring, a conductor with high conductivity is preferably used.
  • a conductive material whose main component is tungsten, copper, or aluminum can be used.
  • the conductor 260b may have a layered structure, for example, a layered structure of titanium or titanium nitride and the above conductive material.
  • the side surfaces of the metal oxide 231 are covered with the conductor 260 in the region of the metal oxide 231b that does not overlap with the conductor 242, in other words, the channel formation region of the metal oxide 231. are placed.
  • the insulator 254 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 200 from the insulator 280 side.
  • insulator 254 preferably has a lower hydrogen permeability than insulator 224 .
  • the insulator 254 includes the side surfaces of the metal oxide 231c, the top and side surfaces of the conductor 242a, the top and side surfaces of the conductor 242b, and the metal oxide 231a and the metal oxide 231b. It preferably touches the sides as well as the top surface of the insulator 224 .
  • hydrogen contained in the insulator 280 enters the metal oxide 231 from the top surface or the side surface of the conductor 242a, the conductor 242b, the metal oxide 231a, the metal oxide 231b, and the insulator 224. can be suppressed.
  • the insulator 254 preferably has a function of suppressing the diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (the oxygen is less permeable).
  • insulator 254 preferably has a lower oxygen permeability than insulator 280 or insulator 224 .
  • the insulator 254 is preferably deposited using a sputtering method.
  • oxygen can be added to the vicinity of a region of the insulator 224 which is in contact with the insulator 254 . Accordingly, oxygen can be supplied from the region through the insulator 224 into the metal oxide 231 .
  • the insulator 254 has a function of suppressing upward diffusion of oxygen, diffusion of oxygen from the metal oxide 231 to the insulator 280 can be prevented.
  • the insulator 222 has a function of suppressing diffusion of oxygen downward, oxygen can be prevented from diffusing from the metal oxide 231 to the substrate side. In this manner, oxygen is supplied to the channel formation region of the metal oxide 231 . Accordingly, oxygen vacancies in the metal oxide 231 can be reduced, and normally-on of the transistor can be suppressed.
  • an insulator containing an oxide of one or both of aluminum and hafnium is preferably deposited.
  • the insulator containing oxides of one or both of aluminum and hafnium aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • the insulator 224 , the insulator 250 , and the metal oxide 231 are covered with the insulator 254 having a barrier property against hydrogen; and isolated from the insulator 250 .
  • the insulator 254 having a barrier property against hydrogen; and isolated from the insulator 250 .
  • the concentration of impurities such as water or hydrogen in the insulator 280 is reduced. Also, the upper surface of the insulator 280 may be flattened.
  • the insulator 274 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the insulator 280 from above.
  • the insulator 274 an insulator that can be used for the insulator 214, the insulator 254, or the like may be used, for example.
  • An insulator 281 functioning as an interlayer film is preferably provided over the insulator 274 .
  • the insulator 281 preferably has a reduced concentration of impurities such as water or hydrogen in the film.
  • the conductors 245 a and 245 b are arranged in openings formed in the insulators 281 , 274 , 280 , and 254 .
  • the conductor 245a and the conductor 245b are provided to face each other with the conductor 260 interposed therebetween. Note that the top surfaces of the conductors 245 a and 245 b may be flush with the top surface of the insulator 281 .
  • the insulator 241a is provided in contact with the inner walls of the openings of the insulator 281, the insulator 274, the insulator 280, and the insulator 254, and the first conductor of the conductor 245a is formed in contact with the side surface thereof. ing.
  • a conductor 242a is positioned at least part of the bottom of the opening, and the conductor 245a is in contact with the conductor 242a.
  • the insulator 241b is provided in contact with the inner walls of the openings of the insulator 281, the insulator 274, the insulator 280, and the insulator 254, and the first conductor of the conductor 245b is formed in contact with the side surface thereof. It is The conductor 242b is positioned at least part of the bottom of the opening, and the conductor 245b is in contact with the conductor 242b.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductors 245a and 245b.
  • the conductor 245a and the conductor 245b may have a laminated structure.
  • the conductor 245 has a layered structure
  • a conductor having a function of suppressing diffusion of impurities such as hydrogen is preferably used.
  • tantalum, tantalum nitride, titanium, titanium nitride, ruthenium, ruthenium oxide, or the like is preferably used.
  • the conductive material having a function of suppressing diffusion of impurities such as water or hydrogen may be used in a single layer or a stacked layer. By using the conductive material, absorption of oxygen added to the insulator 280 by the conductors 245a and 245b can be suppressed.
  • impurities such as water or hydrogen from a layer above the insulator 281 can be prevented from entering the metal oxide 231 through the conductors 245a and 245b.
  • An insulator that can be used for the insulator 254 or the like may be used as the insulator 241a and the insulator 241b, for example. Since the insulators 241a and 241b are provided in contact with the insulator 254, impurities such as water or hydrogen from the insulator 280 or the like are prevented from entering the metal oxide 231 through the conductors 245a and 245b. can. In addition, absorption of oxygen contained in the insulator 280 by the conductors 245a and 245b can be suppressed.
  • a conductor functioning as a wiring may be arranged in contact with the top surface of the conductor 245a and the top surface of the conductor 245b.
  • a conductive material containing tungsten, copper, or aluminum as a main component is preferably used for the conductor functioning as the wiring.
  • the conductor may have a laminated structure, for example, a laminated structure of titanium or titanium nitride and the above conductive material. The conductor may be formed so as to be embedded in an opening provided in the insulator.
  • an insulator substrate, a semiconductor substrate, or a conductor substrate may be used, for example.
  • insulator substrates include glass substrates, quartz substrates, sapphire substrates, stabilized zirconia substrates (yttria stabilized zirconia substrates, etc.), resin substrates, and the like.
  • semiconductor substrates include semiconductor substrates such as silicon and germanium, and compound semiconductor substrates made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, and gallium oxide.
  • semiconductor substrate having an insulator region inside the semiconductor substrate such as an SOI (Silicon On Insulator) substrate.
  • Examples of conductive substrates include graphite substrates, metal substrates, alloy substrates, and conductive resin substrates. Alternatively, there are a substrate having a metal nitride, a substrate having a metal oxide, and the like. Furthermore, there are substrates in which an insulator substrate is provided with a conductor or a semiconductor, a substrate in which a semiconductor substrate is provided with a conductor or an insulator, a substrate in which a conductor substrate is provided with a semiconductor or an insulator, and the like. Alternatively, these substrates provided with elements may be used. Elements provided on the substrate include a capacitive element, a resistance element, a switch element, a light emitting element, a memory element, and the like.
  • Insulator examples include oxides, nitrides, oxynitrides, nitride oxides, metal oxides, metal oxynitrides, metal nitride oxides, and the like, which have insulating properties.
  • thinning of gate insulators may cause problems such as leakage current.
  • a high-k material for an insulator functioning as a gate insulator voltage reduction during transistor operation can be achieved while maintaining a physical film thickness.
  • a material with a low dielectric constant for the insulator functioning as an interlayer film parasitic capacitance generated between wirings can be reduced. Therefore, the material should be selected according to the function of the insulator.
  • Insulators with a low dielectric constant include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, fluorine-added silicon oxide, carbon-added silicon oxide, carbon- and nitrogen-added silicon oxide, and vacancies. There are silicon oxide, resin, and the like.
  • a transistor including an oxide semiconductor is surrounded by an insulator (such as the insulator 214, the insulator 222, the insulator 254, and the insulator 274) which has a function of suppressing permeation of impurities such as hydrogen and oxygen.
  • an insulator such as the insulator 214, the insulator 222, the insulator 254, and the insulator 274.
  • Insulators having a function of suppressing permeation of impurities such as hydrogen and oxygen include, for example, boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, zirconium, Insulators containing lanthanum, neodymium, hafnium, or tantalum may be used in single layers or stacks.
  • insulators having a function of suppressing permeation of impurities such as hydrogen and oxygen
  • a metal oxide such as tantalum oxide, or a metal nitride such as aluminum nitride, aluminum titanium nitride, titanium nitride, silicon nitride oxide, or silicon nitride can be used.
  • An insulator that functions as a gate insulator preferably has a region containing oxygen that is released by heating. For example, by forming a structure in which silicon oxide or silicon oxynitride having a region containing oxygen released by heating is in contact with the metal oxide 231, oxygen vacancies in the metal oxide 231 can be compensated.
  • Conductors include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, lanthanum, etc. It is preferable to use a metal element selected from, an alloy containing the above-described metal elements as a component, or an alloy in which the above-described metal elements are combined.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, and the like are used. is preferred. Also, tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize.
  • a conductive material or a material that maintains conductivity even after absorbing oxygen.
  • a semiconductor with high electrical conductivity typified by polycrystalline silicon containing an impurity element such as phosphorus, or a silicide such as nickel silicide may be used.
  • a plurality of conductors formed of any of the above materials may be stacked and used.
  • a laminated structure in which the material containing the metal element described above and the conductive material containing oxygen are combined may be used.
  • a laminated structure may be employed in which the material containing the metal element described above and the conductive material containing nitrogen are combined.
  • a laminated structure may be employed in which the material containing the metal element described above, the conductive material containing oxygen, and the conductive material containing nitrogen are combined.
  • a conductor functioning as a gate electrode has a stacked-layer structure in which a material containing the above metal element and a conductive material containing oxygen are combined. is preferred.
  • a conductive material containing oxygen is preferably provided on the channel formation region side.
  • a conductive material containing oxygen and a metal element contained in a metal oxide in which a channel is formed is preferably used as a conductor functioning as a gate electrode.
  • a conductive material containing the metal element and nitrogen described above may be used.
  • a conductive material containing nitrogen such as titanium nitride or tantalum nitride may be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, and silicon were added.
  • Indium tin oxide may also be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • This embodiment can be implemented by appropriately combining at least part of it with other embodiments described herein.
  • FIG. 33A is a diagram illustrating classification of crystal structures of oxide semiconductors, typically IGZO (metal oxide containing In, Ga, and Zn).
  • IGZO metal oxide containing In, Ga, and Zn
  • oxide semiconductors are roughly classified into “amorphous”, “crystalline”, and “crystal".
  • “Amorphous” includes completely amorphous.
  • “Crystalline” includes CAAC (c-axis-aligned crystalline), nc (nanocrystalline), and CAC (cloud-aligned composite) (excluding single crystal and poly crystal). The classification of “Crystalline” excludes single crystal, poly crystal, and completely amorphous. “Crystal” includes single crystal and poly crystal.
  • the structure within the thick frame shown in FIG. 33A is an intermediate state between "Amorphous” and "Crystal", and is a structure belonging to the new crystalline phase. . That is, the structure can be rephrased as a structure completely different from “Crystal” or energetically unstable "Amorphous".
  • FIG. 33B shows an XRD spectrum obtained by GIXD (Grazing-Incidence XRD) measurement of a CAAC-IGZO film classified as "Crystalline".
  • the GIXD method is also called a thin film method or a Seemann-Bohlin method.
  • the XRD spectrum obtained by the GIXD measurement shown in FIG. 33B is simply referred to as the XRD spectrum.
  • the thickness of the CAAC-IGZO film shown in FIG. 33B is 500 nm.
  • the crystal structure of a film or substrate can be evaluated by a diffraction pattern (also referred to as a nano beam electron diffraction pattern) observed by nano beam electron diffraction (NBED).
  • a diffraction pattern also referred to as a nano beam electron diffraction pattern
  • NBED nano beam electron diffraction
  • electron beam diffraction is performed with a probe diameter of 1 nm.
  • oxide semiconductors may be classified differently from that in FIG. 33A when its crystal structure is focused.
  • oxide semiconductors are classified into single-crystal oxide semiconductors and non-single-crystal oxide semiconductors.
  • non-single-crystal oxide semiconductors include the above CAAC-OS and nc-OS.
  • Non-single-crystal oxide semiconductors include polycrystalline oxide semiconductors, amorphous-like oxide semiconductors (a-like OS), amorphous oxide semiconductors, and the like.
  • CAAC-OS is an oxide semiconductor that includes a plurality of crystal regions, and the c-axes of the plurality of crystal regions are oriented in a specific direction. Note that the specific direction is the thickness direction of the CAAC-OS film, the normal direction to the formation surface of the CAAC-OS film, or the normal direction to the surface of the CAAC-OS film.
  • a crystalline region is a region having periodicity in atomic arrangement. If the atomic arrangement is regarded as a lattice arrangement, the crystalline region is also a region with a uniform lattice arrangement.
  • CAAC-OS has a region where a plurality of crystal regions are connected in the a-b plane direction, and the region may have strain.
  • the strain refers to a portion where the orientation of the lattice arrangement changes between a region with a uniform lattice arrangement and another region with a uniform lattice arrangement in a region where a plurality of crystal regions are connected. That is, CAAC-OS is an oxide semiconductor that is c-axis oriented and has no obvious orientation in the ab plane direction.
  • each of the plurality of crystal regions is composed of one or a plurality of minute crystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystalline region is less than 10 nm.
  • the size of the crystal region may be about several tens of nanometers.
  • CAAC-OS is a layer containing indium (In) and oxygen ( It tends to have a layered crystal structure (also referred to as a layered structure) in which an In layer) and a layer containing the element M, zinc (Zn), and oxygen (hereinafter, a (M, Zn) layer) are laminated.
  • the (M, Zn) layer may contain indium.
  • the In layer contains the element M.
  • the In layer may contain Zn.
  • the layered structure is observed as a lattice image, for example, in a high-resolution TEM image.
  • a plurality of bright points are observed in the electron beam diffraction pattern of the CAAC-OS film.
  • a certain spot and another spot are observed at point-symmetrical positions with respect to the spot of the incident electron beam that has passed through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is basically a hexagonal lattice, but the unit lattice is not always regular hexagon and may be non-regular hexagon. Moreover, the distortion may have a lattice arrangement of pentagons, heptagons, or the like. Note that in CAAC-OS, a clear grain boundary cannot be confirmed even in the vicinity of strain. That is, it can be seen that the distortion of the lattice arrangement suppresses the formation of grain boundaries. This is because the CAAC-OS can tolerate strain due to the fact that the arrangement of oxygen atoms is not dense in the ab plane direction, the bond distance between atoms changes due to the substitution of metal atoms, and the like. It is considered to be for
  • a crystal structure in which clear grain boundaries are confirmed is called a so-called polycrystal.
  • a grain boundary becomes a recombination center, and there is a high possibility that carriers are trapped and cause a decrease in the on-state current of a transistor, a decrease in field-effect mobility, and the like. Therefore, a CAAC-OS in which no clear grain boundaries are observed is one of crystalline oxides having a crystal structure suitable for a semiconductor layer of a transistor.
  • a structure containing Zn is preferable for forming a CAAC-OS.
  • In--Zn oxide and In--Ga--Zn oxide are preferable because they can suppress the generation of grain boundaries more than In oxide.
  • a CAAC-OS is an oxide semiconductor with high crystallinity and no clear grain boundaries. Therefore, it can be said that the decrease in electron mobility due to grain boundaries is less likely to occur in CAAC-OS.
  • the CAAC-OS can be said to be an oxide semiconductor with few impurities and defects (such as oxygen vacancies). Therefore, an oxide semiconductor including CAAC-OS has stable physical properties. Therefore, an oxide semiconductor including CAAC-OS is resistant to heat and has high reliability.
  • CAAC-OS is also stable against high temperatures (so-called thermal budget) in the manufacturing process. Therefore, the use of the CAAC-OS for the OS transistor can increase the degree of freedom in the manufacturing process.
  • nc-OS has periodic atomic arrangement in a minute region (eg, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
  • the nc-OS has minute crystals.
  • the size of the minute crystal is, for example, 1 nm or more and 10 nm or less, particularly 1 nm or more and 3 nm or less, the minute crystal is also called a nanocrystal.
  • nc-OS does not show regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film.
  • an nc-OS may be indistinguishable from an a-like OS and an amorphous oxide semiconductor depending on the analysis method.
  • an nc-OS film is subjected to structural analysis using an XRD apparatus, no peak indicating crystallinity is detected in out-of-plane XRD measurement using ⁇ /2 ⁇ scanning.
  • an nc-OS film is subjected to electron beam diffraction (also referred to as selected area electron beam diffraction) using an electron beam with a probe diameter larger than that of nanocrystals (for example, 50 nm or more), a diffraction pattern such as a halo pattern is obtained. is observed.
  • an nc-OS film is subjected to electron diffraction (also referred to as nanobeam electron diffraction) using an electron beam with a probe diameter close to or smaller than the size of a nanocrystal (for example, 1 nm or more and 30 nm or less)
  • An electron beam diffraction pattern may be obtained in which a plurality of spots are observed within a ring-shaped region centered on the direct spot.
  • An a-like OS is an oxide semiconductor having a structure between an nc-OS and an amorphous oxide semiconductor.
  • An a-like OS has void or low density regions. That is, the a-like OS has lower crystallinity than the nc-OS and CAAC-OS. In addition, the a-like OS has a higher hydrogen concentration in the film than the nc-OS and the CAAC-OS.
  • CAC-OS relates to material composition.
  • CAC-OS is, for example, one structure of a material in which elements constituting a metal oxide are unevenly distributed with a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or in the vicinity thereof.
  • one or more metal elements are unevenly distributed in the metal oxide, and the region having the metal element has a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size in the vicinity thereof.
  • the mixed state is also called mosaic or patch.
  • the CAC-OS is a structure in which the material is separated into a first region and a second region to form a mosaic shape, and the first region is distributed in the film (hereinafter, also referred to as a cloud shape). ). That is, the CAC-OS is a composite metal oxide in which the first region and the second region are mixed.
  • the atomic ratios of In, Ga, and Zn to the metal elements constituting the CAC-OS in the In—Ga—Zn oxide are represented by [In], [Ga], and [Zn], respectively.
  • the first region is a region where [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region where [Ga] is greater than [Ga] in the composition of the CAC-OS film.
  • the first region is a region in which [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region mainly composed of indium oxide, indium zinc oxide, or the like.
  • the second region is a region containing gallium oxide, gallium zinc oxide, or the like as a main component. That is, the first region can be rephrased as a region containing In as a main component. Also, the second region can be rephrased as a region containing Ga as a main component.
  • a region containing In as the main component (first 1 region) and a region containing Ga as a main component (second region) are unevenly distributed and can be confirmed to have a mixed structure.
  • the conductivity attributed to the first region and the insulation attributed to the second region complementarily act to provide a switching function (on/off function).
  • a CAC-OS has a conductive function in a part of the material, an insulating function in a part of the material, and a semiconductor function in the whole material. By separating the conductive and insulating functions, both functions can be maximized. Therefore, by using a CAC-OS for a transistor, high on-state current (I on ), high field-effect mobility ( ⁇ ), and favorable switching operation can be achieved.
  • Oxide semiconductors have various structures and each has different characteristics.
  • An oxide semiconductor of one embodiment of the present invention includes two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, a CAC-OS, an nc-OS, and a CAAC-OS. may
  • an oxide semiconductor with low carrier concentration is preferably used for a transistor.
  • the carrier concentration of the oxide semiconductor is 1 ⁇ 10 17 cm ⁇ 3 or less, preferably 1 ⁇ 10 15 cm ⁇ 3 or less, more preferably 1 ⁇ 10 13 cm ⁇ 3 or less, and more preferably 1 ⁇ 10 11 cm ⁇ 3 or less. 3 or less, more preferably less than 1 ⁇ 10 10 cm ⁇ 3 and 1 ⁇ 10 ⁇ 9 cm ⁇ 3 or more.
  • the impurity concentration in the oxide semiconductor film may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • an oxide semiconductor with a low carrier concentration is sometimes referred to as a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor.
  • the trap level density may also be low.
  • a charge trapped in a trap level of an oxide semiconductor takes a long time to disappear and may behave like a fixed charge. Therefore, a transistor whose channel formation region is formed in an oxide semiconductor with a high trap level density might have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon, and the like.
  • the concentration of silicon and carbon in the oxide semiconductor and the concentration of silicon and carbon in the vicinity of the interface with the oxide semiconductor are 2 ⁇ 10 18 atoms/cm 3 or less, preferably 2 ⁇ 10 atoms/cm 3 or less. 10 17 atoms/cm 3 or less.
  • the concentration of alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms/cm 3 or less, preferably 2 ⁇ 10 16 atoms/cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms/cm 3 , preferably 5 ⁇ 10 18 atoms/cm 3 or less, more preferably 1 ⁇ 10 18 atoms/cm 3 or less. , more preferably 5 ⁇ 10 17 atoms/cm 3 or less.
  • Hydrogen contained in an oxide semiconductor reacts with oxygen that bonds to a metal atom to form water, which may cause oxygen vacancies. When hydrogen enters the oxygen vacancies, electrons, which are carriers, may be generated. In addition, part of hydrogen may bond with oxygen that bonds with a metal atom to generate an electron that is a carrier. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to have normally-on characteristics. Therefore, hydrogen in the oxide semiconductor is preferably reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms/cm 3 , preferably less than 1 ⁇ 10 19 atoms/cm 3 , more preferably less than 5 ⁇ 10 18 atoms/cm. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms/cm 3 .
  • a semiconductor device can be applied to a display portion of an electronic device. Therefore, an electronic device with high display quality can be realized. Alternatively, an extremely high-definition electronic device can be realized. Alternatively, a highly reliable electronic device can be realized.
  • Electronic devices using the semiconductor device or the like include display devices such as televisions and monitors, lighting devices, desktop or notebook personal computers, word processors, and recording media such as DVDs (Digital Versatile Discs).
  • Image playback devices for playing back stored still images or moving images portable CD players, radios, tape recorders, headphone stereos, stereos, table clocks, wall clocks, cordless telephones, transceivers, car phones, mobile phones, personal digital assistants, Tablet terminals, portable game machines, stationary game machines such as pachinko machines, calculators, electronic notebooks, electronic book terminals, electronic translators, voice input devices, video cameras, digital still cameras, electric shavers, high frequencies such as microwave ovens Heating devices, electric rice cookers, electric washing machines, electric vacuum cleaners, water heaters, fans, hair dryers, air conditioners, humidifiers, dehumidifiers and other air conditioning equipment, dishwashers, dish dryers, clothes dryers, futon dryers instruments, electric refrigerators, electric freezers, electric refrigerator-freezers
  • a mobile object that is propelled by an engine that uses fuel or an electric motor that uses power from a power storage unit may also be included in the category of electronic devices.
  • the mobile body include an electric vehicle (EV), a hybrid vehicle (HEV) having both an internal combustion engine and an electric motor, a plug-in hybrid vehicle (PHEV), a tracked vehicle in which the tires and wheels are changed to endless tracks, and an electrically assisted vehicle.
  • EV electric vehicle
  • HEV hybrid vehicle
  • PHEV plug-in hybrid vehicle
  • Examples include motorized bicycles including bicycles, motorcycles, electric wheelchairs, golf carts, small or large ships, submarines, helicopters, aircraft, rockets, artificial satellites, space probes, planetary probes, and spacecraft.
  • An electronic device may include a secondary battery (battery), and preferably can charge the secondary battery using contactless power transmission.
  • a secondary battery battery
  • Secondary batteries include, for example, lithium-ion secondary batteries, nickel-hydrogen batteries, nickel-cadmium batteries, organic radical batteries, lead-acid batteries, air secondary batteries, nickel-zinc batteries, and silver-zinc batteries.
  • An electronic device may have an antenna. Images, information, and the like can be displayed on the display portion by receiving signals with the antenna. Moreover, when an electronic device has an antenna and a secondary battery, the antenna may be used for contactless power transmission.
  • An electronic device includes sensors (force, displacement, position, speed, acceleration, angular velocity, number of revolutions, distance, light, liquid, magnetism, temperature, chemical substances, sound, time, hardness, electric field, current , voltage, power, radiation, flow, humidity, gradient, vibration, odor or infrared).
  • An electronic device can have various functions. For example, functions to display various information (still images, moving images, text images, etc.) on the display, touch panel functions, functions to display calendars, dates or times, functions to execute various software (programs), wireless communication function, a function of reading a program or data recorded on a recording medium, and the like.
  • an electronic device having a plurality of display units a function of mainly displaying image information on a part of the display unit and mainly displaying character information on another part, or an image with parallax consideration on the plurality of display units
  • a function of displaying a stereoscopic image it is possible to have a function of displaying a stereoscopic image.
  • the function of shooting still images or moving images the function of automatically or manually correcting the captured image, the function of saving the captured image to a recording medium (external or built into the electronic device) , a function of displaying a captured image on a display portion, and the like.
  • the electronic device of one embodiment of the present invention is not limited to these functions, and can have various functions.
  • a semiconductor device can display a high-definition image. Therefore, it can be suitably used particularly for portable electronic devices, wearable electronic devices (wearable devices), electronic book terminals, and the like. For example, it can be suitably used for xR equipment such as VR equipment or AR equipment.
  • FIG. 34A shows the appearance of the head mounted display 810.
  • the head mounted display 810 has a mounting portion 811, a lens 812, a main body 813, a display portion 814, a cable 815 and the like.
  • a battery 816 is built in the mounting portion 811 .
  • a semiconductor device according to one embodiment of the present invention can be applied to the display portion 814 .
  • a main body 813 includes a wireless receiver or the like, and can display video information such as received image data on a display portion 814 .
  • the user's line of sight is used as an input means by capturing the movement of the user's eyeballs and/or eyelids with a camera provided in the main body 813 and calculating the user's line of sight based on that information. be able to.
  • the mounting portion 811 may be provided with a plurality of electrodes at positions where the user touches.
  • the main body 813 may have a function of recognizing the line of sight of the user by detecting the current flowing through the electrodes as the user's eyeballs move. It may also have a function of monitoring the user's pulse by detecting the current flowing through the electrode.
  • the mounting section 811 may have various sensors such as a temperature sensor, a pressure sensor, an acceleration sensor, etc., and may have a function of displaying the biological information of the user on the display section 814 . Alternatively, the movement of the user's head may be detected, and the image displayed on the display unit 814 may be changed according to the movement.
  • FIG. 34B shows the appearance of the head mounted display 820.
  • the head-mounted display 820 is a goggle-type information processing device.
  • the head-mounted display 820 has a housing 821 , operation buttons 823 , band-shaped fixtures 824 , and two display sections 822 . Having two displays 822 allows the user to see one display per eye. As a result, even when three-dimensional display using parallax is performed, a high-resolution image can be displayed.
  • a battery 825 is provided in the fixture 824 . Although the battery 825 may be provided in the housing 821, the battery 825 may be provided in the fixture 824, which is preferable because the center of gravity of the head mounted display 820 can be set to the rear, and the feeling of wearing the head mounted display 820 is enhanced. be.
  • the fixture 824 may be provided with a driving circuit or the like for operating the display section 822 in order to adjust the center of gravity of the head mounted display 820 .
  • the operation button 823 has functions such as a power button. Also, a button may be provided in addition to the operation button 823 .
  • a semiconductor device according to one embodiment of the present invention can be applied to the display portion 822 . Since the semiconductor device according to one embodiment of the present invention has extremely high definition, it is difficult for a user to visually recognize the pixels, and a more realistic image can be displayed.
  • FIG. 34C shows the appearance of camera 830 with viewfinder 840 .
  • a camera 830 includes a housing 831, a display portion 832, an operation button 833, a shutter button 834, and the like.
  • a detachable lens 836 is attached to the camera 830 .
  • the camera 830 has a configuration in which the lens 836 can be removed from the housing 831 and replaced, but the lens 836 and the housing may be integrated.
  • Camera 830 can take an image by pressing shutter button 834 .
  • the display portion 832 has a function as a touch panel, and an image can be captured by touching the display portion 832 .
  • a housing 831 of the camera 830 has a mount having electrodes, and can be connected to a finder 840 as well as a strobe device or the like.
  • the viewfinder 840 has a housing 841, a display portion 842, buttons 843, and the like.
  • Housing 841 has mounts that engage mounts of camera 830 so that viewfinder 840 can be attached to camera 830 . Further, the mount has an electrode, and an image or the like received from the camera 830 through the electrode can be displayed on the display portion 842 .
  • Button 843 has a function as a power button.
  • a button 843 can switch on/off of the display of the display portion 842 .
  • the semiconductor device according to one embodiment of the present invention can be applied to the display portion 832 of the camera 830 and the display portion 842 of the viewfinder 840 .
  • the camera 830 and the viewfinder 840 are separate electronic devices and are detachable. It may be built-in.
  • An information terminal 850 illustrated in FIG. 34D includes a housing 851, a display portion 852, a microphone 857, a speaker portion 854, a camera 853, operation switches 855, and the like.
  • a semiconductor device according to one embodiment of the present invention can be applied to the display portion 852 .
  • the display unit 852 has a function as a touch panel.
  • the information terminal 850 also includes an antenna, a battery, and the like inside the housing 851 .
  • the information terminal 850 can be used as, for example, a smart phone, a mobile phone, a tablet information terminal, a tablet personal computer, an electronic book terminal, or the like.
  • FIG. 34E shows an example of a wristwatch type information terminal.
  • the information terminal 860 includes a housing 861, a display section 862, a band 863, a buckle 864, an operation switch 865, input/output terminals 866, and the like.
  • the information terminal 860 also includes an antenna, a battery, and the like inside the housing 861 .
  • the information terminal 860 can run various applications such as mobile phone, e-mail, text viewing and writing, music playback, Internet communication, computer games, and the like.
  • the display portion 862 includes a touch sensor and can be operated by touching the screen with a finger, a stylus, or the like.
  • an application can be activated by touching an icon 867 displayed on the display portion 862 .
  • the operation switch 865 can have various functions such as time setting, power on/off operation, wireless communication on/off operation, manner mode execution/cancellation, and power saving mode execution/cancellation.
  • the operating system installed in the information terminal 860 can set the function of the operation switch 865 .
  • the information terminal 860 is capable of performing short-range wireless communication that conforms to communication standards. For example, by intercommunicating with a headset capable of wireless communication, hands-free communication is also possible.
  • the information terminal 860 has an input/output terminal 866 and can transmit/receive data to/from another information terminal via the input/output terminal 866 .
  • charging can be performed through the input/output terminal 866 . Note that the charging operation may be performed by wireless power supply without using the input/output terminal 866 .

Abstract

新規な半導体装置を提供する。 第１層と、第１層上の第２層と、第２層上の第３層と、を備える半導体装置であって、第１層は、第１トランジスタを含む機能回路を備え、第２層は、第２トランジスタを含む複数の画素回路を備え、第３層は複数の発光素子を備え、複数の画素回路の一は、複数の発光素子の一と電気的に接続され、機能回路は、画素回路の動作を制御する機能を備え、画素回路は、発光素子の発光輝度を制御する機能を備える。

Description

半導体装置
本発明の一態様は、半導体装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、またはそれらの製造方法、を一例として挙げることができる。
近年、表示装置の高精細化が求められている。高精細な表示装置が要求される機器として、例えば、仮想現実（ＶＲ：Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）、代替現実（ＳＲ：Ｓｕｂｓｔｉｔｕｔｉｏｎａｌ　Ｒｅａｌｉｔｙ）、または複合現実（ＭＲ：Ｍｉｘｅｄ　Ｒｅａｌｉｔｙ）向けの機器があり、近年盛んに開発されている。これらの機器に用いる表示装置では、高精細化とあわせて小型化が要求されている。
ＶＲ、ＡＲ、ＳＲ、およびＭＲは、これらの総称としてｘＲとも呼ばれている。ｘＲ用の表示装置としては、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子または発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の発光素子を備える発光装置、ならびに、液晶表示装置などが挙げられる。
例えば、有機ＥＬ素子の基本的な構成は、一対の電極間に発光性の有機化合物を含む層を挟持したものである。この素子に電圧を印加することにより、発光性の有機化合物から発光を得ることができる。このような有機ＥＬ素子が適用された表示装置は、液晶表示装置等で必要であったバックライトが不要なため、薄型、軽量、高コントラストで且つ低消費電力な表示装置を実現できる。例えば、有機ＥＬ素子を用いた表示装置の一例が、特許文献１に記載されている。
特開２００２−３２４６７３号公報
ｘＲ用の表示装置には、小型化、低消費電力化、および多機能化などが求められている。
本発明の一態様は、小型化された表示装置を提供することを課題の一とする。本発明の一態様は、高い色再現性が実現された表示装置を提供することを課題の一とする。本発明の一態様は、高精細な表示装置を提供することを課題の一とする。本発明の一態様は、発光輝度の高い表示装置を提供することを課題の一とする。本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。本発明の一態様は、新規な表示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
（１）本発明の一態様は、第１層と、第１層上の第２層と、第２層上の第３層と、を備え、第１層は、第１トランジスタを含む機能回路を備え、第２層は、第２トランジスタを含む複数の画素回路を備え、第３層は複数の発光素子を備え、複数の画素回路の一は、複数の発光素子の一と電気的に接続され、機能回路は、画素回路の動作を制御する機能を備え、画素回路は、発光素子の発光輝度を制御する機能を備える半導体装置である。
また、（１）において、第１トランジスタおよび第２トランジスタとしてＳｉトランジスタを用いてもよい。第１層と第２層は、Ｃｕ−Ｃｕ結合で接続する領域を備えてもよい。
また、（１）において、第２トランジスタとしてＯＳトランジスタを用いてもよい。
（２）本発明の別の一態様は、第１層と、第１層上の第２層と、第２層上の第１部材と、を備え、第１層は機能回路を備え、第２層は、複数の画素を含む表示部と、複数の記憶部と、を備え、複数の画素のそれぞれは、画素回路と、画素回路上の発光素子と、を備え、複数の記憶部は、表示部の外周の少なくとも一部に沿って配置され、表示部と複数の記憶部は、第１部材に覆われている半導体装置である。（２）において、記憶部は封止領域に配置することが好ましい。（２）において、第３層は透光性を備えてもよい。
（３）本発明の一態様は、第１層と、第１層上の第２層と、第２層上の第３層と、を備え、第１層は複数のメモリセルを含む記憶部を備え、第２層は機能回路を備え、第３層は複数の画素を含む表示部を備え、機能回路は、記憶部駆動回路と、表示部駆動回路と、を備え、複数の画素のそれぞれは、画素回路と、画素回路上の発光素子と、を備える半導体装置である。
また、（３）において、メモリセルは第１トランジスタを備え、機能回路は第２トランジスタを備え、画素回路は第３トランジスタを備える。例えば、第１トランジスタが含む第１半導体層の組成と、第２トランジスタが含む第２半導体層の組成は、第３トランジスタが含む第３半導体層の組成と異なってもよい。
上記の記憶部は、ＤＲＡＭを含んでもよい。上記の発光素子は、有機ＥＬ素子であってもよい。発光素子はタンデム構造を備えてもよい。複数の画素回路と複数の発光素子を含む領域の対角サイズは、０．５インチ以上２．０インチ以下が好ましい。言い換えると、表示部の対角サイズは、０．５インチ以上２．０インチ以下が好ましい。
上記の機能回路は、ＣＰＵ、ＧＰＵ、超解像回路、センサ回路、通信回路、または入出力回路のうち、少なくとも１つを備えてもよい。上記の第１部材は、透光性を備えてもよい。
本発明の一態様によれば、小型化された表示装置を提供できる。または、高い色再現性が実現された表示装置を提供できる。または、高精細な表示装置を提供できる。または、発光輝度の高い表示装置を提供できる。または、信頼性の高い表示装置を提供できる。または、新規な表示装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１Ａは、半導体装置の構成例を説明する斜視図である。図１Ｂは半導体装置のブロック図である。
図２は、半導体装置の構成例を説明する斜視図である。
図３は、表示部駆動回路の構成例を説明するブロック図である。
図４Ａおよび図４Ｂ１乃至図４Ｂ６は、表示部の構成例を説明する図である。
図５Ａおよび図５Ｂは、半導体装置の構成例を説明する図である。
図６Ａおよび図６Ｂは、半導体装置の構成例を説明する図である。
図７は、半導体装置の構成例を説明する斜視図である。
図８Ａおよび図８Ｂは、半導体装置の構成例を説明する斜視図である。
図９Ａおよび図９Ｂは、半導体装置の構成例を説明する斜視図である。
図１０Ａおよび図１０Ｂは、半導体装置の構成例を説明する斜視図である。
図１１Ａおよび図１１Ｂは、半導体装置の構成例を説明する斜視図である。
図１２Ａおよび図１２Ｂは、半導体装置の構成例を説明する斜視図である。
図１３Ａおよび図１３Ｂは、半導体装置の構成例を説明する斜視図である。
図１４Ａおよび図１４Ｂは、半導体装置の構成例を説明する斜視図である。
図１５Ａおよび図１５Ｂは、半導体装置の構成例を説明する図である。
図１６Ａおよび図１６Ｂは、半導体装置の構成例を説明する図である。
図１７Ａ乃至図１７Ｃは、半導体装置の動作例を説明する図である。
図１８は、半導体装置の構成例を示す断面図である。
図１９は、半導体装置の構成例を示す断面図である。
図２０は、半導体装置の構成例を示す断面図である。
図２１は、半導体装置の構成例を示す断面図である。
図２２は、半導体装置の構成例を示す断面図である。
図２３は、半導体装置の構成例を示す断面図である。
図２４は、半導体装置の構成例を示す断面図である。
図２５は、半導体装置の構成例を示す断面図である。
図２６は、半導体装置の構成例を示す断面図である。
図２７は、半導体装置の構成例を示す断面図である。
図２８は、半導体装置の構成例を示す断面図である。
図２９Ａ乃至図２９Ｄは、発光素子の構成例を説明する図である。
図３０Ａ乃至図３０Ｄは、表示装置の構成例を示す図である。
図３１Ａ乃至図３１Ｄは、表示装置の構成例を示す図である。
図３２Ａは、トランジスタの構成例を示す上面図である。図３２Ｂ及び図３２Ｃは、トランジスタの構成例を示す断面図である。
図３３Ａは、結晶構造の分類を説明する図である。図３３Ｂは、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図３３Ｃは、ＣＡＡＣ−ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図３４Ａ乃至図３４Ｅは、電子機器の一例を説明する図である。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップ、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置および電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
また、本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示デバイス、発光デバイス、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オン状態とオフ状態が制御される。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（デジタルアナログ変換回路、アナログデジタル変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合）とを含むものとする。
また、例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書等において、「容量素子」とは、例えば、０Ｆよりも高い静電容量の値を有する回路素子、０Ｆよりも高い静電容量の値を有する配線の領域、寄生容量、トランジスタのゲート容量などとすることができる。そのため、本明細書等において、「容量素子」は、１対の電極と、当該電極の間に含まれている誘電体と、を含む回路素子だけでなく、配線と配線との間に生じる寄生容量、トランジスタのソースまたはドレインの一方とゲートとの間に生じるゲート容量などを含むものとする。また、「容量素子」「寄生容量」「ゲート容量」などという用語は、「容量」などの用語に言い換えることができ、逆に、「容量」という用語は、「容量素子」「寄生容量」「ゲート容量」などの用語に言い換えることができる。また、「容量」の「１対の電極」という用語は、「一対の導電体」「一対の導電領域」「一対の領域」などに言い換えることができる。なお、静電容量の値としては、例えば、０．０５ｆＦ以上１０ｐＦ以下とすることができる。また、例えば、１ｐＦ以上１０μＦ以下としてもよい。
また、本明細書等において、トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を備える。ゲートは、トランジスタの導通状態を制御する制御端子である。ソースまたはドレインとして機能する二つの端子は、トランジスタの入出力端子である。二つの入出力端子は、トランジスタの導電型（ｎチャネル型、ｐチャネル型）およびトランジスタの３つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースおよびドレインの用語は、言い換えることができるものとする。また、本明細書等では、トランジスタの接続関係を説明する際、「ソースまたはドレインの一方」（または第１電極、または第１端子）、「ソースまたはドレインの他方」（または第２電極、または第２端子）という表記を用いる。なお、トランジスタの構造によっては、上述した３つの端子に加えて、バックゲートを有する場合がある。この場合、本明細書等において、トランジスタのゲートまたはバックゲートの一方を第１ゲートと呼称し、トランジスタのゲートまたはバックゲートの他方を第２ゲートと呼称することがある。更に、同じトランジスタにおいて、「ゲート」と「バックゲート」の用語は互いに入れ換えることができる場合がある。また、トランジスタが、３以上のゲートを有する場合は、本明細書等においては、それぞれのゲートを第１ゲート、第２ゲート、第３ゲートなどと呼称することがある。
また、本明細書等において、「ノード」は、回路構成、デバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等を「ノード」と言い換えることが可能である。
また、本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。例えば、本明細書などの実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲などにおいて「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲などにおいて省略することもありうる。
また、本明細書等において、「上に」、「下に」、「上方に」、または「下方に」などの配置を示す語句は、構成要素同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成要素同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書等で説明した語句に限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現では、示している図面の向きを１８０度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。
また、「上」および「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、本明細書等において、「膜」、「層」などの語句は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。または、場合によっては、または、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」または「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。または、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
また、本明細書等において「電極」「配線」「端子」などの用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」または「配線」の用語は、複数の「電極」または「配線」が一体となって形成されている場合なども含む。また、例えば、「端子」は「配線」または「電極」の一部として用いられることがあり、その逆もまた同様である。更に、「端子」の用語は、複数の「電極」「配線」「端子」などが一体となって形成されている場合なども含む。そのため、例えば、「電極」は「配線」または「端子」の一部とすることができ、また、例えば、「端子」は「配線」または「電極」の一部とすることができる。また、「電極」「配線」「端子」などの用語は、場合によって、「領域」などの用語に置き換える場合がある。
また、本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、または、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」または「概略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」または「概略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
本明細書に記載の実施の形態については、図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、図面を理解しやすくするため、斜視図または上面図などにおいて、一部の構成要素の記載を省略している場合がある。
また、本明細書の図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもその大きさもしくは縦横比などに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“Ａ”、“ｂ”、“＿１”、“［ｎ］”、“［ｍ，ｎ］”などの識別用の符号を付記して記載する場合がある。
（実施の形態１）
本発明の一態様に係る半導体装置について説明する。なお、本発明の一態様に係る半導体装置は、表示装置として機能できる。
＜半導体装置１００Ａの構成例＞
図１Ａおよび図２は、本発明の一態様に係る半導体装置１００Ａの斜視図である。図１Ｂは、半導体装置１００Ａの構成を説明するブロック図である。半導体装置１００Ａは、層１０上の層２０と、層２０上の層３０と、層３０上の封止基板４０と、を備える。また、層３０は複数の画素回路５１を備え、封止基板４０と複数の画素回路５１の間に層６０が設けられている。図２では、半導体装置１００Ａの構成をわかりやすくするため、層１０、層２０、層３０、層６０および封止基板４０などを離して示している。
層１０は、記憶部１１を備える。また、記憶部１１は、複数のメモリセル１２を備える。メモリセル１２は記憶素子として機能する。記憶部１１として、様々な記憶方式の記憶装置を用いることができる。例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、相変化メモリ（ＰＣＭ：Ｐｈａｓｅ−Ｃｈａｎｇｅ　Ｍｅｍｏｒｙ）、抵抗変化型メモリ（ＲｅＲＡＭ：Ｒｅｓｉｓｔｉｖｅ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、磁気抵抗メモリ（ＭＲＡＭ：Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、強誘電体メモリ（ＦｅＲＡＭ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、反強誘電体メモリ（Ａｎｔｉｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｍｅｍｏｒｙ）などを用いてもよい。
また、記憶部１１として、フラッシュメモリを用いてもよい。また、記憶部１１として、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｉｔｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）もしくは、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）を用いてもよい。ＮＯＳＲＡＭおよびＤＯＳＲＡＭは、チャネル形成領域に酸化物半導体を有するトランジスタ（以下、「ＯＳトランジスタ」ともいう。）を用いた記憶装置の一種である。
記憶部１１は複数種類の記憶装置を備えてもよい。例えば、不揮発性の記憶装置と、揮発性の記憶装置を備えてもよい。記憶部１１は、半導体装置１００Ａで使用する各種のプログラム、ならびに半導体装置１００Ａの動作に必要なデータなどを保持する機能を備える。
層２０は、機能回路９０と端子部２９を備える。機能回路９０は、ＣＰＵ２１（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＧＰＵ２２（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、表示部駆動回路２３、記憶部駆動回路２４、超解像回路２５、センサ回路２６、通信回路２７、および入出力回路２８を備える。
なお、機能回路９０は、これらの構成を全て備えなくてもよいし、これら以外の構成を備えてもよい。例えば、複数の異なる電位を生成する電位生成回路、および／または、半導体装置１００Ａが備える回路毎に電力の供給および停止を制御するパワーマネージメント回路などを備えてもよい。電力の供給および停止は、ＣＰＵ２１を構成する回路毎に行ってもよい。例えば、ＣＰＵ２１を構成する回路のうち、しばらく使用しないと判断された回路への電力供給を停止し、必要な時に電力供給を再開することで消費電力を低減できる。電力供給の再開時に必要なデータは、当該回路の停止前にＣＰＵ２１内の記憶回路、または記憶部１１などに記憶しておけばよい。回路の復帰時に必要なデータを記憶しておくことで、停止している回路の高速復帰が実現できる。なお、クロック信号の供給を停止することで、回路動作を停止させてもよい。
また、機能回路９０は、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）、および／またはＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）などを備えてもよい。
ＣＰＵ２１は、記憶部１１に記憶されたプログラムに従い、ＧＰＵ２２および層２０に設けられた回路の動作を制御する機能を備える。ＧＰＵ２２は、画像データを形成するための演算処理を行なう機能を備える。また、ＧＰＵ２２は、多くの行列演算（積和演算）を並列して行うことができるため、例えば、ニューラルネットワークを用いた演算処理を高速に行うことができる。ＧＰＵ２２は、例えば、記憶部１１に記憶されている補正データを用いて、画像データを補正する機能を備える。例えば、ＧＰＵ２２は、明るさ、色合い、および／またはコントラストなどを補正した画像データを生成する機能を備える。
表示部駆動回路２３は、層３０が備える複数の画素回路５１と電気的に接続し、複数の画素回路５１に画像データを供給する機能を備える。表示部駆動回路２３には、シフトレジスタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、または論理回路等の様々な回路を用いることができる。
また、層３０に重ねて層６０が設けられている。層６０は複数の発光素子６１を備える。１つの発光素子６１と１つの画素回路５１が電気的に接続され、１つの画素として機能する。画素回路５１によって発光素子６１の発光輝度が制御される。また、複数の画素によって表示部３１が構成される。すなわち、表示部３１は複数の画素を備えるとも言える。また、層３０に層６０を含めてもよい。この場合、層３０に表示部３１が含まれると言える。なお、画素回路５１および発光素子６１については追って説明する。
超解像回路２５は、表示部３１が備える任意の画素の電位を、当該画素の周囲の画素の電位と重みの積和演算によって決定する機能を備える。超解像回路２５は、表示部３１よりも解像度が小さい画像データを、アップコンバートする機能を備える。また、超解像回路２５は、表示部３１よりも解像度が大きい画像データを、ダウンコンバートする機能を備える。
なお、画像データのアップコンバートまたはダウンコンバートは、ＧＰＵ２２で行うこともできるが、超解像回路２５を備えることにより、ＧＰＵ２２の負荷を低減できる。例えば、ＧＰＵ２２では２Ｋ解像度（または４Ｋ解像度）までの処理を行い、超解像回路２５で４Ｋ解像度（または８Ｋ解像度）にアップコンバートすることで、ＧＰＵ２２の負荷を低減できる。また、半導体装置１００Ａの処理速度を高めることができる。
記憶部駆動回路２４は、層１０が備える記憶部１１と電気的に接続し、記憶部１１にデータを書き込む機能と、記憶部１１からデータを読み出す機能と、を備える。
センサ回路２６は、人の視覚、聴覚、触覚、味覚、および嗅覚、のいずれか一または複数の情報を取得する機能を備える。より具体的には、センサ回路２６は、力、変位、位置、速度、加速度、角速度、回転数、距離、光、磁気、温度、音声、時間、電場、電流、電圧、電力、放射線、湿度、傾度、振動、におい、および赤外線を検知または測定する機能の少なくとも一を備える。また、センサ回路２６は、これら以外の機能を備えてもよい。
通信回路２７は、無線または有線で通信する機能を有する。特に、無線で通信する機能を有すると、接続のためのケーブルなどの部品点数を省略できるため好ましい。
通信回路２７が、無線で通信する機能を有する場合、通信回路２７は、アンテナを介して通信を行うことができる。また、通信プロトコルまたは通信技術として、ＬＴＥ（Ｌｏｎｇ　Ｔｅｒｍ　Ｅｖｏｌｕｔｉｏｎ）、ＧＳＭ（Ｇｌｏｂａｌ　Ｓｙｓｔｅｍ　ｆｏｒ　Ｍｏｂｉｌｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ：登録商標）、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ　Ｄａｔａ　Ｒａｔｅｓ　ｆｏｒ　ＧＳＭ　Ｅｖｏｌｕｔｉｏｎ）、ＣＤＭＡ２０００（Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ　２０００）、Ｗ−ＣＤＭＡ（登録商標）などの通信規格、またはＷｉ−Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＺｉｇＢｅｅ（登録商標）等のＩＥＥＥにより通信規格化された仕様を用いることができる。
通信回路２７は、Ｗｏｒｌｄ　Ｗｉｄｅ　Ｗｅｂ（ＷＷＷ）の基盤であるインターネット、イントラネット、エクストラネット、ＰＡＮ（Ｐｅｒｓｏｎａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＣＡＮ（Ｃａｍｐｕｓ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＭＡＮ（Ｍｅｔｒｏｐｏｌｉｔａｎ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＧＡＮ（Ｇｌｏｂａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）などのコンピュータネットワークを介して、半導体装置１００Ａを他の機器と接続させて、情報の入出力を行うことができる。
入出力回路２８は、端子部２９を介して半導体装置１００Ａに供給される信号を、ＣＰＵ２１、および／またはＧＰＵ２２などの各回路に分配する機能を備える。また、入出力回路２８は、通信回路２７を介して半導体装置１００Ａに供給される信号を、ＣＰＵ２１、および／またはＧＰＵ２２などの各回路に分配する機能を備える。
また、入出力回路２８は、端子部２９を介して外部に信号を出力する機能を備える。また、入出力回路２８は、通信回路２７を介して外部に信号を出力する機能を備える。
端子部２９には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔｓ）などが電気的に接続するため、端子部２９と重なる領域に、層３０および封止基板４０は形成されない。
図３は、表示部駆動回路２３の構成例を説明するブロック図である。表示部駆動回路２３は、制御回路７１、タイミングコントローラ７２、シリアルパラレル変換回路７３、ラッチ回路７４、ＤＡＣ７５、増幅回路７６、第１駆動回路２３２、および第２駆動回路２３３を備える。なお、表示部駆動回路２３は、これらの構成を全て備えなくてもよいし、これら以外の構成を備えてもよい。
制御回路７１は、タイミングコントローラ７２、シリアルパラレル変換回路７３、ラッチ回路７４、ＤＡＣ７５、増幅回路７６、第１駆動回路２３２、および第２駆動回路２３３と電気的に接続され、表示部駆動回路２３の動作を制御する機能を備える。例えば、ＤＡＣ７５の出力特性の調整、表示画像の更新をしない時の増幅回路７６の停止などを制御する。また、制御回路７１は、表示部３１を複数の副画面に分割して駆動する場合、副画面ごとに上記動作を制御する機能を備える。また、制御回路７１は、ＧＰＵ２２および超解像回路２５などで使用する重みの設定条件などを、副画面ごとに制御する機能を備えてもよい。
タイミングコントローラ７２は、フレーム周波数に応じて表示画像更新のタイミングを制御する機能を備える。表示部３１を複数の副画面に分割して駆動する場合、タイミングコントローラ７２は、副画面ごとに表示画像更新のタイミングを制御する機能を備える。
シリアルパラレル変換回路７３は、直列伝送方式で入力されたデジタル画像信号を、信号線（例えば、後述する配線２３７。）ごとに振り分ける機能を備える。振り分けられたデジタル画像信号は、一旦、ラッチ回路７４に保持され、その後、ＤＡＣ７５によりアナログ画像信号に変換される。アナログ画像信号は増幅回路７６で増幅されて、信号線に供給される。
図４Ａは、表示部駆動回路２３と表示部３１の接続関係を説明するブロック図である。
表示部駆動回路２３は、第１駆動回路２３２および第２駆動回路２３３を有する。第１駆動回路２３２に含まれる回路は、例えば走査線駆動回路として機能する。第２駆動回路２３３に含まれる回路は、例えば信号線駆動回路として機能する。なお、表示部３１をはさんで第１駆動回路２３２と向き合う位置に、何らかの回路を設けてもよい。表示部３１をはさんで第２駆動回路２３３と向き合う位置に、何らかの回路を設けてもよい。
なお、表示部駆動回路２３を「周辺駆動回路」という場合がある。周辺駆動回路には、シフトレジスタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、論理回路等の様々な回路を用いることができる。周辺駆動回路には、トランジスタおよび容量素子等を用いることができる。
また、表示部３１は、各々が略平行に配設され、且つ、第１駆動回路２３２に含まれる回路によって電位が制御されるｍ本（ｍは１以上の整数）の配線２３６と、各々が略平行に配設され、且つ、第２駆動回路２３３に含まれる回路によって電位が制御されるｎ本（ｎは１以上の整数）の配線２３７と、を有する。配線２３６は第１駆動回路２３２と電気的に接続される。配線２３７は第２駆動回路２３３と電気的に接続される。
表示部３１はマトリクス状に配設された複数の画素２３０を有する。例えば、赤色光を制御する画素２３０、緑色光を制御する画素２３０、および青色光を制御する画素２３０をまとめて１つの画素２４０として機能させ、それぞれの画素２３０の発光量（発光輝度）を制御することで、フルカラー表示を実現することができる。よって、当該３つの画素２３０はそれぞれが副画素として機能する。すなわち、３つの副画素は、それぞれが赤色光、緑色光、または青色光の、発光量などを制御する（図４Ｂ１参照。）。なお、３つの副画素それぞれが制御する光の色は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の組み合わせに限らず、シアン（Ｃ）、マゼンタ（Ｍ）、黄（Ｙ）であってもよい（図４Ｂ２参照。）。また、３つの副画素それぞれの面積は同じでなくてもよい。発光色によって発光効率および信頼性などが異なる場合、発光色毎に副画素の面積を変えてもよい（図４Ｂ３参照。）。なお、図４Ｂ３に示す副画素の配置の構成を、「Ｓストライプ配列」と呼称してもよい。
また、４つの副画素をまとめて１つの画素として機能させてもよい。例えば、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図４Ｂ４参照。）。白色光を制御する副画素を加えることで、表示領域の輝度を高めることができる。また、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、黄色光を制御する副画素を加えてもよい（図４Ｂ５参照。）。また、シアン色光、マゼンタ色光、黄色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図４Ｂ６参照。）。
１つの画素として機能させる副画素の数を増やし、赤、緑、青、シアン、マゼンタ、および黄などの光を制御する副画素を適宜組み合わせて用いることにより、中間調の再現性を高めることができる。よって、色再現性を高めることができる。
また、本発明の一態様の表示装置は、さまざまな規格の色域を再現することができる。例えば、テレビ放送で使われるＰＡＬ（Ｐｈａｓｅ　Ａｌｔｅｒｎａｔｉｎｇ　Ｌｉｎｅ）規格およびＮＴＳＣ（Ｎａｔｉｏｎａｌ　Ｔｅｌｅｖｉｓｉｏｎ　Ｓｙｓｔｅｍ　Ｃｏｍｍｉｔｔｅｅ）規格、パーソナルコンピュータ、デジタルカメラ、プリンタなどの電子機器に用いる表示装置で広く使われているｓＲＧＢ（ｓｔａｎｄａｒｄ　ＲＧＢ）規格およびＡｄｏｂｅ　ＲＧＢ規格、ＨＤＴＶ（Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　Ｔｅｌｅｖｉｓｉｏｎ、ハイビジョンともいう）で使われるＩＴＵ−Ｒ　ＢＴ．７０９（Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｕｎｉｏｎ　Ｒａｄｉｏｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｓｅｃｔｏｒ　Ｂｒｏａｄｃａｓｔｉｎｇ　Ｓｅｒｖｉｃｅ（Ｔｅｌｅｖｉｓｉｏｎ）　７０９）規格、デジタルシネマ映写で使われるＤＣＩ−Ｐ３（Ｄｉｇｉｔａｌ　Ｃｉｎｅｍａ　Ｉｎｉｔｉａｔｉｖｅｓ　Ｐ３）規格、ＵＨＤＴＶ（Ｕｌｔｒａ　Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　Ｔｅｌｅｖｉｓｉｏｎ、スーパーハイビジョンともいう）で使われるＩＴＵ−Ｒ　ＢＴ．２０２０（ＲＥＣ．２０２０（Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ　２０２０））規格などの色域を再現することができる。
また、画素２４０を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、または「２Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示部３１を実現できる。また、例えば、画素２４０を３８４０×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、または「４Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示部３１を実現できる。また、例えば、画素２４０を７６８０×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、または「８Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示部３１を実現できる。画素２４０を増やすことで、１６Ｋさらには３２Ｋの解像度でフルカラー表示可能な表示部３１を実現することも可能である。
また、表示部３１の画素密度（精細度）は、１０００ｐｐｉ以上１００００ｐｐｉ以下が好ましい。例えば、２０００ｐｐｉ以上６０００ｐｐｉ以下であってもよいし、３０００ｐｐｉ以上５０００ｐｐｉ以下であってもよい。
なお、表示部３１の画面比率（アスペクト比）については、特に限定はない。半導体装置１００Ａの表示部３１は、例えば、１：１（正方形）、４：３、１６：９、１６：１０など様々な画面比率に対応することができる。
なお、半導体装置１００ＡをｘＲ用の表示装置として用いる場合、表示部３１の対角サイズは、０．１インチ以上５．０インチ以下、好ましくは０．５インチ以上２．０インチ以下、さらに好ましくは、１インチ以上１．７インチ以下とすることができる。例えば、表示部３１の対角サイズを１．５インチ、または１．５インチ近傍にしてもよい。表示部３１の対角サイズを２．０インチ以下、好ましくは１．５インチ近傍とすることで、露光装置（代表的にはスキャナー装置）の１回の露光処理で処理することが可能となるため、製造プロセスの生産性を向上させることができる。
図５に、画素２３０の回路構成例を示す。画素２３０は画素回路５１および発光素子６１を備える。図５Ａは画素２３０が備える各素子の接続を示す図である。図５Ｂは、表示部駆動回路２３を備える層２０、画素回路５１を備える層３０、および発光素子６１を備える層６０の上下関係を模式的に示す図である。
図５Ａおよび図５Ｂに一例として示す画素回路５１は、トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、および容量５３を備える。トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃは、ＯＳトランジスタで構成することができる。トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃの各ＯＳトランジスタは、バックゲート電極を備えていることが好ましく、この場合、バックゲート電極にゲート電極と同じ信号を与える構成、またはバックゲート電極にゲート電極と異なる信号を与える構成とすることができる。
トランジスタ５２Ｂは、トランジスタ５２Ａと電気的に接続されるゲート電極と、発光素子６１と電気的に接続される第１の端子と、配線ＡＮＯと電気的に接続される第２の端子と、を備える。配線ＡＮＯは、発光素子６１に電流を供給するための電位を与えるための配線である。
トランジスタ５２Ａは、トランジスタ５２Ｂのゲート電極と電気的に接続される第１の端子と、ソース線として機能する配線ＳＬと電気的に接続される第２の端子と、を備え、ゲート線として機能する配線ＧＬ１の電位に基づいて、導通状態または非導通状態を制御する機能を備える。
トランジスタ５２Ｃは、配線Ｖ０と電気的に接続される第１の端子と、発光素子６１と電気的に接続される第２の端子と、を備え、ゲート線として機能する配線ＧＬ２の電位に基づいて、導通状態または非導通状態を制御する機能を備える。配線Ｖ０は、基準電位を与えるための配線、および画素回路５１を流れる電流を表示部駆動回路２３に出力するための配線である。
容量５３は、トランジスタ５２Ｂのゲート電極と電気的に接続される導電膜と、トランジスタ５２Ｃの第２の端子と電気的に接続される導電膜を備える。
発光素子６１は、トランジスタ５２Ｂの第１の端子に電気的に接続される第１の電極と、配線ＶＣＯＭに電気的に接続される第２の電極と、を備える。配線ＶＣＯＭは、発光素子６１に電流を供給するための電位を与えるための配線である。
これにより、トランジスタ５２Ｂのゲート電極に与えられる画像信号に応じて発光素子６１が射出する光の強度を制御できる。またトランジスタ５２Ｃを介して与えられる配線Ｖ０の基準電位によって、トランジスタ５２Ｂのゲート−ソース間電位のばらつきを抑制できる。
また配線Ｖ０から、画素パラメータの設定に用いることのできる電流値を出力することができる。より具体的には、配線Ｖ０は、トランジスタ５２Ｂに流れる電流、または発光素子６１に流れる電流を、外部に出力するためのモニター線として機能させることができる。配線Ｖ０に出力された電流は、ソースフォロア回路などにより電圧に変換してもよい。
発光素子６１としては、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、またはＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ。「有機ＥＬ素子」または「ＯＥＬ」ともいう。）などの自発光型の表示素子を用いることができる。また、発光素子６１として、マイクロＬＥＤ、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、半導体レーザ等の、自発光型の発光素子を用いてもよい。
なお、図５Ｂに示す構成例では、画素回路５１と、表示部駆動回路２３と、を電気的に接続する配線を短くすることができるため、当該配線の配線抵抗を小さくすることができる。また、当該配線の寄生容量を小さくすることができる。よって、データの書き込みを高速に行うことができるため、表示部３１を高速に駆動させることができる。これにより、画素回路５１を多くしても十分なフレーム期間を確保することができるため、表示部３１の画素密度を高めることができる。また、表示部３１の画素密度を高めることにより、表示部３１に表示される画像の精細度を高めることができる。例えば、表示部３１の画素密度を、１０００ｐｐｉ以上とすることができ、または５０００ｐｐｉ以上とすることができ、または７０００ｐｐｉ以上とすることができる。よって、半導体装置１００Ａは、例えばＡＲ、またはＶＲなどのｘＲ用の表示装置に用いることができる。本発明の一態様に係る半導体装置１００Ａは、ＨＭＤ等、表示部と使用者の距離が近い電子機器に好適に適用することができる。
図６Ａに図５Ａに示した画素２３０の回路構成の変形例を示す。図６Ａに示す回路構成は、図５Ａに示した回路構成からトランジスタ５２Ｃ、配線ＧＬ２、および配線Ｖ０を除いた構成を有する。
また、図６Ｂに示すように、トランジスタ５２Ａにバックゲートを有するトランジスタを用いて、バックゲートとゲートを電気的に接続してもよい。また、図６Ｂに示すトランジスタ５２Ｂのように、バックゲートとトランジスタのソースまたはドレインの一方を電気的に接続してもよい。
以上説明したように本発明の一態様の半導体装置１００Ａは、表示部３１、機能回路９０、および記憶部１１を積層した構成を備える。表示部３１、機能回路９０、および記憶部１１を積層することで、半導体装置１００Ａの小型化が実現できる。また、表示部３１と重ねて表示部駆動回路２３を設けることにより、表示部３１周囲の額縁の幅を極めて狭くすることができるため、表示部３１の面積を拡大できる。よって、表示部３１の解像度を高めることができる。よって、半導体装置１００Ａの表示品位を高めることができる。
また、表示部３１の解像度が一定の場合、１画素あたりの占有面積を増やすことができる。よって、表示部３１の発光輝度を高めることができる。また、画素の開口率を高めることができる。例えば、画素の開口率を、４０％以上１００％未満、好ましくは５０％以上９５％以下、より好ましくは６０％以上９５％以下とすることができる。また、１画素あたりの占有面積の拡大によって、画素に供給する電流密度を低減できる。よって、画素に加わる負荷が軽減され、半導体装置１００Ａの信頼性を高めることができる。
また、表示部３１、機能回路９０、および記憶部１１を積層することにより、それぞれを電気的に接続する配線を短くすることができる。よって、配線抵抗および寄生容量が低減され、半導体装置１００Ａの動作速度を高めることができる。また、半導体装置１００Ａの消費電力が低減される。
例えば、ＧＰＵ２２において行列演算を行う場合、演算に用いる多量のデータおよび演算結果データの一時保存に記憶部１１を用いる。ＧＰＵ２２と記憶部１１が近いほど、遅延時間が低減され、高速な演算処理が可能になる。
特に、表示部３１を備える層３０と記憶部１１を備える層１０で、機能回路９０を備える層２０を挟む構成は、表示部３１と表示部駆動回路２３を接続する配線と、記憶部１１と記憶部駆動回路２４を接続する配線の双方を短くすることができるため、好適である。
なお、図示しないが、半導体装置１００Ａにおいて、層１０は熱伝導率の高い材料（例えば、銅、アルミニウムなどの金属材料）に接することが好ましい。
＜変形例＞
続いて、半導体装置１００Ａの変形例について説明する。説明の重複を減らすため、主に半導体装置１００Ａと異なる事柄について説明する。以下に記載の無い説明については、半導体装置１００Ａに係る説明を参酌すればよい。
＜変形例１＞
図７に、半導体装置１００Ａの変形例である半導体装置１００Ｂを示す。図７は、本発明の一態様に係る半導体装置１００Ｂの斜視図である。図７では、半導体装置１００Ｂの構成をわかりやすくするため、層１０、層２０、層３０、層６０および封止基板４０などを離して示している。
半導体装置１００Ｂは、半導体装置１００Ａと層１０と層２０の積層順が異なる。具体的には、半導体装置１００Ｂは、層２０上の層１０と、層１０上の層３０と、層３０上の封止基板４０と、を備える。また、層２０上の端子部２９に替えて、層１０上に端子部１９を備える。なお、図示しないが、半導体装置１００Ｂにおいて層２０は放熱体に接することが好ましい。なお、放熱体とは、半導体装置１００Ｂで生じた熱を半導体装置１００Ｂの外部に放出する機能を有するものをいう。
本発明の一態様に係る半導体装置は、目的または用途に応じて各層の積層順を変えることができる。
＜変形例２＞
図８に、半導体装置１００Ａの変形例である半導体装置１００Ｃを示す。図８Ａおよび図８Ｂは、本発明の一態様に係る半導体装置１００Ｃの斜視図である。図８Ｂでは、半導体装置１００Ｃの構成をわかりやすくするため、層１０、層２０、および層３０を離して示している。
半導体装置１００Ｃは、層２０に端子部２９を備えず、端子部２９に替えて層３０に端子部３９を備えている。
＜変形例３＞
図９に、半導体装置１００Ａの変形例である半導体装置１００Ｄを示す。図９Ａおよび図９Ｂは、本発明の一態様に係る半導体装置１００Ｄの斜視図である。図９Ｂでは、半導体装置１００Ｄの構成をわかりやすくするため、層２０、層３０および封止基板４０を離して示している。
半導体装置１００Ｄは層１０を備えず、層１０の代わりに、層３０上の表示部３１の周辺に記憶部１１として機能する複数のメモリチップ３２を備える。複数のメモリチップ３２は、表示部３１の外周に沿って配置されている。半導体装置１００Ｄは表示部３１の三辺にメモリチップ３２を配置し、残りの一辺において複数のワイヤ３８を用いて層３０と層２０を電気的に接続している。なお、ワイヤ３８はワイヤボンディング法で形成すればよい。
メモリチップ３２としては、ＤＲＡＭ、ＳＲＡＭ、またはフラッシュメモリなどの様々な記憶装置が適用できる。また、メモリチップ３２は、異方性導電接着剤、ボールボンディング、またはワイヤボンディングなどの様々な材料及び方法を用いて層３０に実装できる。また、Ｃｕ−Ｃｕ結合（接合界面でそれぞれＣｕパッドを露出させて、両パッドを接することで、電気的接続を確保する方法）またはＴＳＶ（Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）とバンプを用いた結合によって層３０に実装してもよい。
また、メモリチップ３２は、層３０と封止基板４０を貼り合わせるシール材７１２（「封止材」ともいう。シール材７１２については後述する。）と重なる位置に配置することが好ましい。層３０、シール材７１２、および封止基板４０が重なる領域を「封止領域」ともいう。メモリチップ３２を封止領域に設けることで、効率よくメモリチップ３２を配置できる。
メモリチップ３２を封止材と重ねて設ける場合、表示部３１とメモリチップ３２は封止基板４０に覆われる。封止基板４０でメモリチップ３２を覆うことで、外部からの不純物などがメモリチップ３２へ拡散することを防ぐことができる。
＜変形例４＞
図１０に、半導体装置１００Ｄの変形例である半導体装置１００Ｅを示す。図１０Ａおよび図１０Ｂは、本発明の一態様に係る半導体装置１００Ｅの斜視図である。図１０Ｂでは、半導体装置１００Ｅの構成をわかりやすくするため、層２０、層３０および封止基板４０を離して示している。なお、層６０の記載を省略している。
半導体装置１００Ｅは、表示部３１に隣接する四辺のうち、向かい合う二辺の一方にメモリチップ３２を配置し、他方の二辺に層３０と層２０を電気的に接続するワイヤ３８を備えている。
層３０と層２０を電気的に接続するワイヤ３８を増やすことで、層３０と層２０の間の信号伝達速度を高めることができる。
＜変形例５＞
図１１に、半導体装置１００Ｄの変形例である半導体装置１００Ｆを示す。図１１Ａおよび図１１Ｂは、本発明の一態様に係る半導体装置１００Ｆの斜視図である。図１１Ｂでは、半導体装置１００Ｆの構成をわかりやすくするため、層２０、層３０および封止基板４０などを離して示している。なお、層６０の記載を省略している。
半導体装置１００Ｆが備える封止基板４０は、複数の切り欠き部４２を備える。切り欠き部４２はメモリチップ３２と重なる位置に設けられている。
半導体装置１００Ｆは、メモリチップ３２が切り欠き部４２内に収まるように、封止基板４０と層３０が貼り合わせられている。半導体装置１００Ｅは、半導体装置１００Ｄよりも薄くすることができる。
＜変形例６＞
図１２に、半導体装置１００Ｄの変形例である半導体装置１００Ｇを示す。図１２Ａおよび図１２Ｂは、本発明の一態様に係る半導体装置１００Ｇの斜視図である。図１２Ｂでは、半導体装置１００Ｇの構成をわかりやすくするため、層２０、層３０および封止基板４０などを離して示している。なお、層６０の記載を省略している。
半導体装置１００Ｇは、封止基板４０を表示部３１と重ねて、メモリチップ３２と重ねない点が半導体装置１００Ｄと異なる。
封止基板４０をメモリチップ３２と重ねずに、表示部３１と重ねることで、半導体装置１００Ｇの厚さを薄くすることができる。また、封止基板４０が小さくなるため、半導体装置１００Ｇは軽量化が可能である。
＜変形例７＞
図１３に、半導体装置１００Ｃの変形例である半導体装置１００Ｈを示す。図１３Ａおよび図１３Ｂは、半導体装置１００Ｈの斜視図である。半導体装置１００Ｈは層１０を備えない点が半導体装置１００Ｃと異なる。図１３Ｂでは、半導体装置１００Ｈの構成をわかりやすくするため、層２０、層３０および封止基板４０などを離して示している。
また、半導体装置１００Ｈは、層２０に記憶部１１を備える点が半導体装置１００Ｃと異なる。層１０を備えないことで、半導体装置１００Ｈの厚さを薄くできる。また、層１０を備えないことで、半導体装置１００Ｈは軽量化が可能である。
＜変形例８＞
図１４に、半導体装置１００Ｈの変形例である半導体装置１００Ｉを示す。図１４Ａおよび図１４Ｂは、半導体装置１００Ｉの斜視図である。半導体装置１００Ｉは層２０を備えない点が半導体装置１００Ｈと異なる。図１４Ｂでは、半導体装置１００Ｉの構成をわかりやすくするため、層３０および封止基板４０などを離して示している。
また、半導体装置１００Ｉは、層３０に表示部駆動回路２３と画素回路５１を備える。目的および／または用途に応じて、層３０に必要な機能回路を形成してもよい。また、目的および／または用途に応じて、不必要な機能回路を設けないことで、半導体装置の消費電力および製造コストの低減が可能である。また、半導体装置の厚さを薄くできるため、軽量化が可能である。
本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、層３０が備える表示部３１を複数の副画面３５に分割する場合の構成例について説明する。
図１５Ａは、表示部３１を３２の副画面３５に分割した場合の構成例を示している。図１５Ａは、４行８列のマトリクス状に配置された副画面３５を示している。表示部３１を複数の副画面３５に分割することで、表示画像の更新が不要な領域の副画面３５の動作を停止できる。言い換えると、表示画像の書き換えが必要な領域の副画面３５のみを動作させることができる。よって、半導体装置の消費電力を低減できる。
また、画素回路５１は、オフ電流の極めて低いＯＳトランジスタにより構成されるため、画素に書き込まれたデータを長期間にわたって保持することができる。そのため、表示のフレーム周波数を任意に設定する（可変とする）ことができる。また、表示部３１は、副画面３５ごとに駆動することが可能である。よって、フレーム周波数も副画面３５ごとに設定することが可能である。
また、表示部３１を複数の副画面３５に分割する構成の場合、層２０に副画面３５それぞれに対応する第１駆動回路２３２および第２駆動回路２３３を設ける。図１５Ｂは、副画面３５と重なる領域に、第１駆動回路２３２および第２駆動回路２３３を設ける例を示している。なお、図１５Ｂでは、副画面３５の外縁部に対応する位置を破線で示している。また、図１５Ｂでは、副画面３５ごとに設けられる第１駆動回路２３２および第２駆動回路２３３を、それぞれの中央または中央付近で交差するように配置する例を示しているが、本発明の一態様はこれに限定されない。
また、層２０と層３０の間に、記憶部１１を備える層１０を設ける場合、層１０の第１駆動回路２３２および第２駆動回路２３３と重なる領域には、メモリセル１２を配置しない。このようにすることで、層１０を貫通して、第１駆動回路２３２および第２駆動回路２３３と、副画面３５を、短距離で電気的に接続できる。
図１６Ａに、層１０の構成例を示す。図１６Ａでは、副画面３５の外縁部に対応する位置を破線で示している。図１６Ａでは、副画面３５と重なる領域において、複数のメモリセル１２を４つのメモリセル群１５に分ける例を示している。また、隣接するメモリセル群１５の間は、層２０が備える第１駆動回路２３２および第２駆動回路２３３と重なる領域であり、メモリセル１２を設けない。
図１６Ｂは、層１０、層２０、および層３０の、１つの副画面３５と重なる領域を説明する斜視図である。層２０が備える第１駆動回路２３２および第２駆動回路２３３と重なる領域にメモリセル１２を設けないことで、第１駆動回路２３２および第２駆動回路２３３と、副画面３５を電気的に接続する導電体５５を、層１０、層２０、および層３０の積層方向に延在させることができる。よって、第１駆動回路２３２および第２駆動回路２３３と、副画面３５を極めて短い距離で接続できるため、配線抵抗および寄生容量が少なく、高速動作が可能である。また、映像信号の劣化が少ないため、半導体装置の表示品位が向上する。また、半導体装置の消費電力が低減できる。なお、導電体５５は、各層内に設けられた導電体およびＴＳＶなどによって構成される。
また、本発明の一態様に係る半導体装置は、例えば、ＧＰＵ２２と記憶部１１の間のデータ通信を、多数の配線を用いて並列処理できる。よって、本発明の一態様に係る半導体装置は、高速動作が可能である。また、本発明の一態様に係る半導体装置は、ＧＰＵ２２によって演算処理されて記憶部１１に保存された画像データを、ＨＤＭＩ（登録商標）、ＭＩＰＩ（登録商標）、またはＤｉｓｐｌａｙ　ｐｏｒｔなどの通信規格に従って圧縮する必要が無い。よって、本発明の一態様に係る半導体装置は、高速動作が可能であり、消費電力が低減できる。
本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
（実施の形態３）
本発明の一態様に係る半導体装置は、表示補正システムを有していてもよい。当該表示補正システムは、発光素子６１に流れる電流ＩＥＬを補正することで、輝点または暗点などの不良画素に基づく表示不良を低減できる。
図１７Ａに示す回路図は、図５Ａに示す画素回路５１の一部を抜きだして図示したものである。発光素子６１に流れる電流ＩＥＬは、輝点を引き起こす不良画素の場合、正常な表示の画素と比べて極端に多くなる。また、電流ＩＥＬは、暗点を引き起こす不良画素の場合、正常な表示の画素と比べて極端に少なくなる。
ＣＰＵ２１は、トランジスタ５２Ｃを介して流れるモニター電流ＩＭＯＮＩのデータを定期的に取得する。当該モニター電流ＩＭＯＮＩの電流量をＣＰＵ２１で扱うことのできるデジタルデータに変換し、当該デジタルデータを用いてＣＰＵ２１またはＧＰＵ２２で演算処理を行う。ＣＰＵ２１またはＧＰＵ２２における演算処理によって不良画素を推定し、不良画素による表示不良を視認しづらくするための補正を行う。例えば、図１７Ｂに図示する画素２３０Ｄが不良画素の場合、隣接する画素２３０Ｎに流れる電流ＩＥＬを補正する。
当該補正は、例えば、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの人工ニューラルネットワークに基づく演算を実行することで見積もることができる。
上述の補正によって、隣接する画素２３０Ｎに流れる電流ＩＥＬを電流ＩＥＬ＿Ｃに補正することで、不良画素である画素２３０Ｄと画素２３０Ｎが合成された画素２３０Ｃとして表示をおこなう（図１７Ｃ参照。）。画素２３０Ｃとして表示をおこなうことで、輝点または暗点などの不良画素に起因する表示不良を見えづらくし、正常な表示に近づけることができる。
なお、本発明の一態様に係る半導体装置では、上記の演算処理において、演算途中のデータを記憶部１１に保持することができる。本発明の一態様に係る半導体装置は、表示部３１、機能回路９０、および記憶部１１を近接して備えるため、人工ニューラルネットワークに基づく演算といった膨大な演算量の演算処理を行う上で高速処理が実現できるため、特に有効である。
本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様に係る半導体装置の断面構成例について説明する。
《半導体装置１００Ａ》
図１８は、半導体装置１００Ａの構成例を示す断面図であり、半導体装置１００Ａの一部を示している。前述した通り、半導体装置１００Ａは、層１０、層２０、層３０、層６０、および封止基板４０で構成される。
［層１０］
層１０は、基板７０１を有し、基板７０１上に、トランジスタ４３１が設けられている。トランジスタ４３１は、例えばメモリセル１２が備えるトランジスタである。
基板７０１として、例えば、単結晶シリコン基板等の単結晶半導体基板を用いることができる。なお、基板７０１として単結晶半導体基板以外の半導体基板を用いてもよい。
トランジスタ４３１は、ゲート電極としての機能を有する導電体４４３と、ゲート絶縁体としての機能を有する絶縁体４４５と、基板７０１の一部と、を有する。基板７０１の一部は、トランジスタ４３１のチャネル形成領域を含む領域（半導体領域４４７）、ソース領域（低抵抗領域４４９ａまたは低抵抗領域４４９ｂの一方）、およびドレイン領域（低抵抗領域４４９ａまたは低抵抗領域４４９ｂの他方）として機能する。トランジスタ４３１は、ｐチャネル型トランジスタであってもよいし、ｎチャネル型トランジスタであってもよい。
基板７０１として、単結晶シリコン基板を用いる場合、トランジスタ４３１は、チャネル形成領域にシリコンを含むトランジスタ（「Ｓｉトランジスタ」ともいう。）である。
トランジスタ４３１は、素子分離層４０３によって他のトランジスタと電気的に分離される。図１８では、素子分離層４０３によってトランジスタ４３１と他のトランジスタが電気的に分離される場合を示している。素子分離層４０３は、ＬＯＣＯＳ（ＬＯＣａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）法、またはＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）法等を用いて形成できる。
ここで、トランジスタ４３１は半導体領域４４７が凸形状を有する。また、半導体領域４４７の側面および上面を、絶縁体４４５を介して、導電体４４３が覆うように設けられている。なお、図１８では、導電体４４３が半導体領域４４７の側面を覆う様子は図示していない。導電体４４３には仕事関数を調整する材料を用いることができる。
トランジスタ４３１のような半導体領域が凸形状を有するトランジスタは、半導体基板の凸部を利用していることから、フィン型トランジスタと呼ぶことができる。なお、凸部の上部に接して、凸部を形成するためのマスクとしての機能を有する絶縁体を有していてもよい。また、図１８では基板７０１の一部を加工して凸部を形成する構成を示しているが、ＳＯＩ基板を加工して、凸形状を有する半導体を形成してもよい。
なお、図１８に示すトランジスタ４３１の構成は一例であり、その構成に限定されず、回路構成または回路の動作方法等に応じて適切な構成とすればよい。例えば、トランジスタ４３１は、プレーナー型トランジスタであってもよい。
基板７０１上には、素子分離層４０３、並びにトランジスタ４３１の他に、絶縁体４０５、絶縁体４０７、絶縁体４０９、および絶縁体４１１が設けられる。また、絶縁体４０５中、絶縁体４０７中、絶縁体４０９中、および絶縁体４１１中に導電体４５１が埋設されている。ここで、導電体４５１の上面の高さと、絶縁体４１１の上面の高さは同程度にできる。
導電体４５１上、および絶縁体４１１上に絶縁体４２１および絶縁体４２２が設けられる。絶縁体４２１中、および絶縁体４２２中に導電体４５３が埋設されている。ここで、導電体４５３の上面の高さと、絶縁体４２２の上面の高さは同程度にできる。
導電体４５３上、および絶縁体４２２上に絶縁体４２３が設けられる。絶縁体４２３中に導電体４５５が埋設されている。ここで、導電体４５５の上面の高さと、絶縁体４２３の上面の高さは同程度にできる。
なお、必要に応じて、絶縁体および導電体などを積層して、層１０を多層配線構造にしてもよい。
［層２０］
層２０は、基板７０２を有し、基板７０２上に、トランジスタ４４１およびトランジスタ４４２が設けられている。トランジスタ４４１は、例えば表示部駆動回路２３が備えるトランジスタである。トランジスタ４４２は、例えば記憶部駆動回路２４が備えるトランジスタである。
基板７０２として、基板７０１と同様に、単結晶シリコン基板等の単結晶半導体基板を用いることができる。なお、基板７０２として単結晶半導体基板以外の半導体基板を用いてもよい。層２０は、層１０と同様の構成にすることができる。よって、層２０の詳細な説明は省略する。
図１８では、層２０が備えるトランジスタ４４２と層１０が備えるトランジスタ４３１が、導電体４５６を介して電気的に接続している。導電体４５６は、ＴＳＶとして機能する。なお、層１０と層２０はバンプなどを介して電気的に接続してもよい。
層２０は、導電体７６０を備える。導電体７６０は端子部２９が備える導電体である。図１８では、導電体７６０が異方性導電体７８０を介してＦＰＣ７１６（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）と電気的に接続する例を示している。ＦＰＣ７１６を介して半導体装置１００Ａに各種信号等が供給される。
また、導電体７６０は、導電体３５３、導電体３５５、および導電体３５７を介して層２０が備える導電体３４７と電気的に接続される。図１８では導電体７６０と導電体３４７を電気的に接続する導電体として、導電体３５３、導電体３５５、および導電体３５７の３つを示しているが本発明の一態様はこれに限らない。導電体７６０と導電体３４７を電気的に接続する導電体は１つでもよいし、２つでもよいし、４つ以上でもよい。導電体７６０と導電体３４７を電気的に接続する導電体を複数設けることで、接触抵抗を低減できる。
［層３０］
層３０は、層２０の上に設けられている。層３０は、絶縁体２１４を備え、絶縁体２１４上に、トランジスタ７５０が設けられている。トランジスタ７５０は、例えば、画素回路５１が備えるトランジスタである。トランジスタ７５０としては、ＯＳトランジスタを好適に用いることができる。ＯＳトランジスタは、オフ電流が極めて小さいという特徴を有する。よって、画像データ等の保持時間を長くすることができるため、リフレッシュ動作の頻度を少なくできる。よって、半導体装置１００Ａの消費電力を低減できる。
絶縁体２５４中、絶縁体２８０中、絶縁体２７４中、および絶縁体２８１中に導電体３０１（導電体３０１ａおよび導電体３０１ｂ）が埋設されている。導電体３０１ａは、トランジスタ７５０のソースまたはドレインの一方と電気的に接続され、導電体３０１ｂは、トランジスタ７５０のソースまたはドレインの他方と電気的に接続される。ここで、導電体３０１ａ、および導電体３０１ｂの上面の高さと、絶縁体２８１の上面の高さは同程度にできる。
絶縁体３６１中に導電体３１１、導電体３１３、導電体３３１、容量７９０、導電体３３３、および導電体３３５が埋設されている。導電体３１１および導電体３１３はトランジスタ７５０と電気的に接続され、配線としての機能を有する。導電体３３３および導電体３３５は、容量７９０と電気的に接続される。ここで、導電体３３１、導電体３３３、および導電体３３５の上面の高さと、絶縁体３６１の上面の高さは同程度にできる。
絶縁体３６３中に導電体３４１、導電体３４３、および導電体３５１が埋設されている。ここで、導電体３５１の上面の高さと、絶縁体３６３の上面の高さは同程度にできる。
絶縁体４０５、絶縁体４０７、絶縁体４０９、絶縁体４１１、絶縁体４２１、絶縁体４２２、絶縁体４２３、絶縁体２１４、絶縁体２８０、絶縁体２７４、絶縁体２８１、絶縁体３６１、および絶縁体３６３は、層間膜としての機能を有し、それぞれの下方の凹凸形状を被覆する平坦化膜としての機能を有してもよい。例えば、絶縁体３６３の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。
図１８に示すように、容量７９０は下部電極３２１と、上部電極３２５と、を有する。また、下部電極３２１と上部電極３２５との間には、絶縁体３２３が設けられる。すなわち、容量７９０は、一対の電極間に誘電体として機能する絶縁体３２３が挟持された積層型の構造である。なお、図１８では絶縁体２８１上に容量７９０を設ける例を示しているが、絶縁体２８１と異なる絶縁体上に、容量７９０を設けてもよい。
図１８において、導電体３０１ａおよび導電体３０１ｂが同一の層に形成される例を示している。また、導電体３１１、導電体３１３、および下部電極３２１が同一の層に形成される例を示している。また、導電体３３１、導電体３３３、および導電体３３５が同一の層に形成される例を示している。また、導電体３４１、および導電体３４３が同一の層に形成される例を示している。さらに、導電体３５３、導電体３５５、および導電体３５７が同一の層に形成される例を示している。複数の導電体を同一の層に形成することにより、半導体装置１００Ａの作製工程を簡略できるため、半導体装置１００Ａの製造コストを削減できる。なお、これらはそれぞれ異なる層に形成されてもよく、異なる種類の材料を有してもよい。
［層６０］
層６０は、層３０の上に設けられている。層６０は、発光素子６１を備える。発光素子６１は、導電体７７２、ＥＬ層７８６、および導電体７８８を有する。ＥＬ層７８６は、有機化合物、または量子ドット等の無機化合物を有する。
有機化合物に用いることのできる材料として、蛍光性材料または燐光性材料等が挙げられる。また、量子ドットに用いることのできる材料として、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料等が挙げられる。
導電体７７２は、導電体３５１、導電体３４１、導電体３３１、導電体３１３、および導電体３０１ｂを介して、トランジスタ７５０のソースまたはドレインの他方と電気的に接続される。導電体７７２は絶縁体３６３上に形成され、画素電極としての機能を備える。
導電体７７２には、可視光に対して透光性の材料、または反射性の材料を用いることができる。透光性の材料として、例えば、インジウム、亜鉛、を含む酸化物材料、インジウム、ガリウム、亜鉛、を含む酸化物材料（「ＩＧＺＯ」ともいう。）、インジウム、スズを含む酸化物材料（「ＩＴＯ」ともいう。）、または、インジウム、スズ、珪素を含む酸化物材料（「ＩＴＳＯ」ともいう。）などを用いてもよい。また、反射性の材料として、例えば、アルミニウム、銀などを含む材料を用いてもよい。
例えば、発光素子６１の発する光を導電体７８８側から射出させる場合は、導電体７７２が反射性の材料を含むことが好ましい。導電体７７２は単層構造であってもよいし、複数層の積層構造であってもよい。例えば、導電体７７２を陽極として用いる場合、２層のＩＴＯの間に銀を挟む３層構造としてもよい。
また、導電体７７２が接する被形成面に窒化珪素が含まれる場合、導電体７７２を、被形成面側から順に、アルミニウム、酸化チタン、およびＩＴＯ（またはＩＴＳＯ）を積層する３層構造にしてもよい。また、導電体７７２が接する被形成面に窒化珪素が含まれる場合、導電体７７２を、被形成面側から順にアルミニウムとＩＧＺＯを積層する２層構造にしてもよい。
なお、導電体３０１、導電体３３１、導電体３５１、導電体３５３、導電体３５５、導電体３５７、導電体４５３、導電体４５６、および導電体７６０などは、他の実施の形態で説明する導電体２４５と同様の構成にしてもよい。例えば、発光素子６１と電気的に接続する導電体３５１を、タングステンと窒化チタンを含む導電体としてもよい。より具体的には、絶縁体３６３の側壁とタングステンが窒化チタンを介して隣接する構造としてもよい。
図１８には図示しないが、半導体装置１００Ａは、偏光部材、位相差部材、反射防止部材等の光学部材（光学基板）等を設けることができる。
図１８に示す半導体装置１００Ａは、導電体７７２に反射性の材料を用い、導電体７８８に透光性の材料を用いて、発光素子６１を導電体７８８側に光を射出するトップエミッション構造の発光素子とすることができる。なお、発光素子６１は、導電体７７２側に光を射出するボトムエミッション構造、または導電体７７２および導電体７８８の双方に光を射出するデュアルエミッション構造としてもよい。さらに、構造体７７８が設けられている。
［封止基板４０］
封止基板４０は、表示部３１および層６０を覆って、層３０の上方に設けられている。封止基板４０は、シール材７１２（「封止材」ともいう。）によって層３０と貼り合わされている。発光素子６１がトップエミッション構造またはデュアルエミッション構造の発光素子である場合は、封止基板４０に透光性を備える材料を用いる。
封止基板４０を設けることによって、層６０への不純物の侵入を防ぐことができ、半導体装置１００Ａの信頼性を高めることができる。
層６０側には、遮光層７３８が設けられている。遮光層７３８は、隣接する領域から発せられる光を遮る機能を有する。また、遮光層７３８は、外光がトランジスタ７５０等に達することを防ぐ機能を有する。
また、遮光層７３８は、絶縁体７３４で覆われている。絶縁体７３４は必要に応じて設ければよい。また、本実施の形態では、発光素子６１と絶縁体７３４の間に充填層７３２を設ける固体封止構造を示しているが、充填層７３２を設けない中空封止構造であってもよい。半導体装置１００Ａを中空封止構造にする場合は、充填層７３２に相当する部位に、第１８族元素（希ガス（貴ガス））、および／または窒素などを含む不活性ガスを封入してもよい。発光素子６１が発する光が封止基板４０側に射出される場合は、充填層７３２として透光性を備える材料を用いることが好ましい。
なお、本発明の一態様に係る半導体装置が備えるトランジスタとして、様々な半導体を含むトランジスタを用いることができる。例えば、チャネル形成領域に、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体を含むトランジスタを用いることができる。また、主成分が単一の元素で構成される単体の半導体に限らず、化合物半導体（例えば、ＳｉＧｅ、ＧａＡｓなど）または酸化物半導体などを用いることが出来る。
また、本発明の一態様に係る半導体装置が備えるトランジスタとして、様々な構造のトランジスタを用いることができる。例えば、プレーナ型、ＦＩＮ型（フィン型）、ＴＲＩ−ＧＡＴＥ型（トライゲート型）、トップゲート型、ボトムゲート型、ダブルゲート型（チャネルの上下にゲートが配置されている。）、など、様々な構成のトランジスタを用いることが出来る。また、本発明の一態様に係るトランジスタとして、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどを用いることが出来る。
＜変形例１＞
図１８に示す半導体装置１００Ａの変形例を、図１９に示す。図１９に示す半導体装置１００Ａは、着色層７３６を設けている点で図１８に示す半導体装置１００Ａと異なる。なお、着色層７３６は、発光素子６１と重なる領域を有するように設けられている。着色層７３６を設けることにより、発光素子６１から取り出される光の色純度を高めることができる。これにより、半導体装置１００Ａに高品位の画像を表示することができる。また、半導体装置１００Ａの例えば全ての発光素子６１を、白色光を発する発光素子とすることができるため、ＥＬ層７８６を塗り分けにより形成しなくてもよく、半導体装置１００Ａを高精細なものとすることができる。
発光素子６１は、微小光共振器（マイクロキャビティ）構造を有することができる。これにより、着色層を設けなくても所定の色の光（例えば、ＲＧＢ）を取り出すことができ、半導体装置１００Ａはカラー表示を行うことができる。着色層を設けない構成とすることにより、着色層による光の吸収を抑制できる。これにより、半導体装置１００Ａは高輝度の画像を表示でき、また半導体装置１００Ａの消費電力を低減できる。なお、ＥＬ層７８６を画素毎に島状または画素列毎に縞状に形成する、すなわち塗り分けにより形成する場合においても、着色層を設けない構成にできる。なお、半導体装置１００Ａの輝度としては、例えば、５００ｃｄ／ｍ２以上２００００ｃｄ／ｍ２以下、好ましくは１０００ｃｄ／ｍ２以上２００００ｃｄ／ｍ２以下、さらに好ましくは５０００ｃｄ／ｍ２以上２００００ｃｄ／ｍ２以下にできる。
《半導体装置１００Ｃ》
半導体装置１００Ａの変形例である、半導体装置１００Ｃの断面構成例を図２０に示す。図２０に示す半導体装置１００Ｃの断面構成例では、導電体３４７に替えて、層３０が有する絶縁体３６１上に導電体３４８を備える。
導電体３４８は、導電体３５３、導電体３５５、および導電体３５７を介して、導電体７６０と電気的に接続される。導電体３４８は導電体３４７と同様に機能する。
＜変形例１＞
層１０上に層２０を介して層３０が重なる構成の場合の断面構成例を図２１に示す。図２１は半導体装置１００Ｃの変形例である。図２１では、層２０を、層２０が備えるトランジスタと層１０が備えるトランジスタが向き合うように、層１０上に重ねて設けている。よって、層３０は、層２０が備える基板７０２側に設けられている。
層１０が備える導電体と、層２０が備える導電体は、例えばＣｕ−Ｃｕ結合により電気的に接続することができる。図２１において、例えば、層１０が備える導電体４５５と層２０が備える導電体４６５は、Ｃｕ−Ｃｕ結合により電気的に接続する。この場合、導電体４５５と導電体４６５をＣｕ（銅）を含む導電体で形成する。また、導電体４５５が埋め込むように設けられている絶縁体４２３と、導電体４６５が埋め込むように設けられている絶縁体４２４は、どちらも同じ元素を含む絶縁体であることが好ましい。例えば、絶縁体４２３と絶縁体４２４のそれぞれを酸化シリコンまたは酸化窒化シリコンとすればよい。絶縁体４２３と絶縁体４２４を同じ元素を含む絶縁体とすることで、層１０と層２０の貼り合わせ強度が高まる。また、層１０と層２０の貼り合わせを行う前に、双方の貼り合わせ面に対してＣＭＰ処理を行うなどして、双方の表面の平坦性を高めることが好ましい。
なお、導電体４５５と導電体４６５の接合位置は、貼り合わせを行なう際の位置合わせ精度によって、完全に一致する場合と、完全に一致しない場合がある。図２１では完全に一致しない場合を図示している。
また、図２１において、層２０が備える導電体と、層３０が備える導電体は、ＴＳＶを介して電気的に接続してもよい。例えば、層２０が備える導電体４６１および導電体４６２は、どちらも基板７０２を貫通するＴＳＶである。
＜変形例２＞
図２２に半導体装置１００Ｃの変形例を示す。図２２に示す断面構成例では、層３０が備えるトランジスタをＳｉトランジスタで構成する例を示している。図２２において、層３０は、基板７０３を備え、基板７０３上に、トランジスタ７５０が設けられている。基板７０３は、例えば単結晶シリコン基板である。よって、図２２に示すトランジスタ７５０は、チャネルが形成される半導体層に単結晶シリコンを含む。なお、基板７０３として、基板７０１および基板７０２と同様の基板を用いることができる。図２２に示す半導体装置１００Ｃにおいて、層３０は、層２０と同様の構成に加えて、絶縁体３６１、絶縁体３６３、導電体３４８、および容量７９０などを備える。
半導体装置１００Ａ、半導体装置１００Ｂ、および半導体装置１００Ｄ乃至半導体装置１００Ｇにおいても、層３０が備えるトランジスタにＯＳトランジスタ以外のトランジスタ（例えば、Ｓｉトランジスタ）を用いてもよい。層１０、層２０、および層３０が備えるトランジスタは、目的または用途に応じて、様々なトランジスタを用いることができる。
＜変形例３＞
また、図２３に示すように、層１０と層２０の間にバンプ４５４と接着層４５７を設けてもよい。層１０と層２０は接着層４５７により固定され、バンプ４５４により電気的に接続される。図２３では、導電体４５６と導電体４５５がバンプ４５４を介して電気的に接続されている。同様に、層２０と層３０の間にバンプ４５８と接着層４５９を設けてもよい。層２０と層３０は接着層４５９により固定され、バンプ４５８により電気的に接続される。なお、層１０と層２０を電気的に接続するバンプ４５４の数は１つに限らず、複数であってもよい。層２０と層３０を電気的に接続するバンプ４５８の数は１つに限らず、複数であってもよい。
《半導体装置１００Ｈ》
半導体装置１００Ｃの変形例である、半導体装置１００Ｈの断面構成例を図２４に示す。図２４は、図２０に示した半導体装置１００Ｃの断面構成例から層１０を除いた断面構成に相当する。なお、半導体装置１００Ｈは層１０が無いため、導電体４５６などの、層１０と層２０を電気的に接続するための要素を設ける必要はない。
＜変形例１＞
図２５に半導体装置１００Ｈの変形例を示す。図２５に示す断面構成例では、層３０が備えるトランジスタをＳｉトランジスタで構成する例を示している。図２５における、層３０は、図２２に示した層３０と同様の構成にすることができる。
＜変形例２＞
また、図２５に示した構成の場合は、図２６に示すように、層２０と層３０の間にバンプ４５８と接着層４５９を設けてもよい。層２０と層３０は接着層４５９により固定され、バンプ４５８により電気的に接続される。なお、図２３に示した構成例と同様に、層２０と層３０を電気的に接続するバンプ４５８の数は１つに限らず、複数あってもよい。
＜変形例３＞
また、層３０が備えるトランジスタをＳｉトランジスタで構成する場合は、層３０を、層３０が備えるトランジスタと層２０が備えるトランジスタが向き合うように、層２０上に重ねて設けてもよい（図２７参照）。図２７に示す層３０では、基板７０３上に絶縁体３６１および絶縁体３６３が設けられている。また、絶縁体３６１上に導電体３４８が設けられている。また、絶縁体３６３中に導電体３４１、および導電体３５１が埋設されている。
層２０が備える導電体と、層３０が備える導電体は、例えばＣｕ−Ｃｕ結合により電気的に接続することができる。図２７において、例えば、層２０が備える導電体４６５と層３０が備える導電体４７５は、Ｃｕ−Ｃｕ結合により電気的に接続する。この場合、導電体４６５と導電体４７５をＣｕ（銅）を含む導電体で形成する。また、導電体４６５が埋め込むように設けられている絶縁体４２４と、導電体４７５が埋め込むように設けられている絶縁体４２５は、どちらも同じ元素を含む絶縁体であることが好ましい。例えば、絶縁体４２４と絶縁体４２５のそれぞれを酸化シリコンまたは酸化窒化シリコンとすればよい。絶縁体４２４と絶縁体４２５を同じ元素を含む絶縁体とすることで、層２０と層３０の貼り合わせ強度が高まる。また、層２０と層３０の貼り合わせを行う前に、双方の貼り合わせ面に対してＣＭＰ処理を行うなどして、双方の表面の平坦性を高めることが好ましい。
なお、導電体４６５と導電体４７５の接合位置は、貼り合わせを行なう際の位置合わせ精度によって、完全に一致する場合と、完全に一致しない場合がある。図２７では完全に一致しない場合を図示している。
また、図２７において、層３０にＴＳＶを設けてもよい。図２７に示す導電体４７１および導電体４７２は、どちらも基板７０３を貫通するＴＳＶである。図２７において、導電体４７１は導電体３４１と電気的に接続する。また、導電体４７２は導電体３４８と電気的に接続する。
《半導体装置１００Ｉ》
半導体装置１００Ｉの断面構成例を図２８に示す。図２８に示す半導体装置１００Ｉは、図２５に示した半導体装置１００Ｈの変形例である。よって、図２８は、層３０が備えるトランジスタをＳｉトランジスタで構成する場合の断面構成例である。
上記実施の形態で説明した通り、半導体装置１００Ｉは、層３０に表示部駆動回路２３と画素回路５１を備える。図２８におけるトランジスタ７５０は、例えば、画素回路５１が備えるトランジスタである。また、図２８におけるトランジスタ７５１は、例えば、表示部駆動回路２３が備えるトランジスタである。
目的および／または用途に応じて、層３０に必要な機能回路を形成してもよい。また、目的および／または用途に応じて、不必要な機能回路を設けないことで、半導体装置の消費電力および製造コストの低減が可能である。また、半導体装置の厚さを薄くできるため、軽量化が可能である。
本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、発光素子６１（「発光デバイス」ともいう）について説明する。
＜発光素子の構成例＞
図２９Ａに示すように、発光素子６１は、一対の電極（導電体７７２、導電体７８８）の間に、ＥＬ層７８６を有する。ＥＬ層７８６は、層４４２０、発光層４４１１、層４４３０などの複数の層で構成することができる。層４４２０は、例えば電子注入性の高い物質を含む層（電子注入層）および電子輸送性の高い物質を含む層（電子輸送層）などを有することができる。発光層４４１１は、例えば発光性の化合物を有する。層４４３０は、例えば正孔注入性の高い物質を含む層（正孔注入層）および正孔輸送性の高い物質を含む層（正孔輸送層）を有することができる。
一対の電極間に設けられた層４４２０、発光層４４１１および層４４３０を有する構成は単一の発光ユニットとして機能することができ、本明細書などでは図２９Ａの構成をシングル構造と呼ぶ。
また、図２９Ｂは、図２９Ａに示す発光素子６１が有するＥＬ層７８６の変形例である。具体的には、図２９Ｂに示す発光素子６１は、導電体７７２上の層４４３０−１と、層４４３０−１上の層４４３０−２と、層４４３０−２上の発光層４４１１と、発光層４４１１上の層４４２０−１と、層４４２０−１上の層４４２０−２と、層４４２０−２上の導電体７８８と、を有する。例えば、導電体７７２を陽極とし、導電体７８８を陰極とした場合、層４４３０−１が正孔注入層として機能し、層４４３０−２が正孔輸送層として機能し、層４４２０−１が電子輸送層として機能し、層４４２０−２が電子注入層として機能する。または、導電体７７２を陰極とし、導電体７８８を陽極とした場合、層４４３０−１が電子注入層として機能し、層４４３０−２が電子輸送層として機能し、層４４２０−１が正孔輸送層として機能し、層４４２０−２が正孔注入層として機能する。このような層構造とすることで、発光層４４１１に効率よくキャリアを注入し、発光層４４１１内におけるキャリアの再結合の効率を高めることが可能となる。
なお、図２９Ｃに示すように層４４２０と層４４３０との間に複数の発光層（発光層４４１１、発光層４４１２、発光層４４１３）が設けられる構成も、シングル構造の一例である。
また、図２９Ｄに示すように、複数の発光ユニット（ＥＬ層７８６ａ、ＥＬ層７８６ｂ）が中間層（電荷発生層）４４４０を介して直列に接続された構成を、本明細書などではタンデム構造またはスタック構造と呼ぶ。なお、タンデム構造とすることで、高輝度発光が可能な発光素子が実現できる。
また、発光素子６１を図２９Ｄに示すタンデム構造にする場合、ＥＬ層７８６ａとＥＬ層７８６ｂそれぞれの発光色を同じにしてもよい。例えば、ＥＬ層７８６ａおよびＥＬ層７８６ｂの発光色を、どちらも緑色にしてもよい。なお、表示部３１がＲ、Ｇ、Ｂの３つの副画素を含み、それぞれの副画素が発光素子を有する場合、それぞれの副画素の発光素子をタンデム構造としてもよい。具体的には、Ｒの副画素のＥＬ層７８６ａ、およびＥＬ層７８６ｂは、それぞれ、赤色発光が可能な材料を有し、Ｇの副画素のＥＬ層７８６ａ、およびＥＬ層７８６ｂは、それぞれ、緑色発光が可能な材料を有し、Ｂの副画素のＥＬ層７８６ａ、およびＥＬ層７８６ｂは、それぞれ、青色発光が可能な材料を有する。言い換えると、発光層４４１１と発光層４４１２の材料が同じでもよい。ＥＬ層７８６ａとＥＬ層７８６ｂの発光色を同じにすることで、単位発光輝度あたりの電流密度を低減できる。よって、発光素子６１の信頼性を高めることができる。
発光素子の発光色は、ＥＬ層７８６を構成する材料によって、赤、緑、青、シアン、マゼンタ、黄または白などとすることができる。また、発光素子にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
発光層には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）などの発光を示す発光物質を２以上含んでもよい。白色の光を発する発光素子（「白色発光デバイス」ともいう。）は、発光層に２種類以上の発光物質を含む構成とすることが好ましい。白色発光を得るには、２以上の発光物質の各々の発光が補色の関係となるような発光物質を選択すればよい。例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることで、発光素子全体として白色発光する発光素子を得ることができる。また、発光層を３つ以上有する発光素子の場合も同様である。
発光層には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質を２以上含むことが好ましい。または、発光物質が２以上有し、それぞれの発光物質の発光は、Ｒ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含むことが好ましい。
＜発光素子６１の形成方法＞
以下では、発光素子６１の形成方法について説明する。
図３０Ａに、発光素子６１の上面概略図を示す。発光素子６１は、赤色を呈する発光素子６１Ｒ、緑色を呈する発光素子６１Ｇ、および青色を呈する発光素子６１Ｂをそれぞれ複数有する。図３０Ａでは、各発光素子の区別を簡単にするため、各発光素子の発光領域内にＲ、Ｇ、Ｂの符号を付している。なお、図３０Ａに示す発光素子６１の構成をＳＢＳ（Ｓｉｄｅ　Ｂｙ　Ｓｉｄｅ）構造と呼称してもよい。また、図３０Ａに示す構成については、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の３つの色を有する構成について例示したがこれに限定されない。例えば、４つ以上の色を有する構成としてもよい。
発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、それぞれマトリクス状に配列している。図３０Ａは、一方向に同一の色の発光素子が配列する、いわゆるストライプ配列を示している。なお、発光素子の配列方法はこれに限られず、デルタ配列、ジグザグ配列などの配列方法を適用してもよいし、ペンタイル配列を用いることもできる。
発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂとしては、ＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、またはＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）などの有機ＥＬデバイスを用いることが好ましい。ＥＬ素子が有する発光物質としては、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、無機化合物（量子ドット材料など）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　ａｃｔｉｖａｔｅｄ　ｄｅｌａｙｅｄ　ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）などが挙げられる。
図３０Ｂは、図３０Ａ中の一点鎖線Ａ１−Ａ２に対応する断面概略図である。図３０Ｂには、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの断面を示している。発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、それぞれ絶縁層２５１上に設けられ、画素電極として機能する導電体７７２、および共通電極として機能する導電体７８８を有する。絶縁層２５１としては、無機絶縁膜および有機絶縁膜の一方または双方を用いることができる。絶縁層２５１として、無機絶縁膜を用いることが好ましい。無機絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜などの酸化物絶縁膜および窒化物絶縁膜が挙げられる。
発光素子６１Ｒは、画素電極として機能する導電体７７２と共通電極として機能する導電体７８８との間に、ＥＬ層７８６Ｒを有する。ＥＬ層７８６Ｒは、少なくとも赤色の波長域に強度を有する光を発する発光性の有機化合物を有する。発光素子６１Ｇが有するＥＬ層７８６Ｇは、少なくとも緑色の波長域に強度を有する光を発する発光性の有機化合物を有する。発光素子６１Ｂが有するＥＬ層７８６Ｂは、少なくとも青色の波長域に強度を有する光を発する発光性の有機化合物を有する。
ＥＬ層７８６Ｒ、ＥＬ層７８６Ｇ、およびＥＬ層７８６Ｂは、それぞれ発光性の有機化合物を含む層（発光層）のほかに、電子注入層、電子輸送層、正孔注入層、および正孔輸送層のうち、一以上を有していてもよい。
画素電極として機能する導電体７７２は、発光素子毎に設けられている。また、共通電極として機能する導電体７８８は、各発光素子に共通な一続きの層として設けられている。画素電極として機能する導電体７７２と共通電極として機能する導電体７８８のいずれか一方に可視光に対して透光性を有する導電膜を用い、他方に反射性を有する導電膜を用いる。画素電極として機能する導電体７７２を透光性、共通電極として機能する導電体７８８を反射性とすることで、下面射出型（ボトムエミッション型）の表示装置とすることができ、反対に画素電極として機能する導電体７７２を反射性、共通電極として機能する導電体７８８を透光性とすることで、上面射出型（トップエミッション型）の表示装置とすることができる。なお、画素電極として機能する導電体７７２と共通電極として機能する導電体７８８の双方を透光性とすることで、両面射出型（デュアルエミッション型）の表示装置とすることもできる。
画素電極として機能する導電体７７２の端部を覆って、絶縁層２７２が設けられている。絶縁層２７２の端部は、テーパー形状であることが好ましい。絶縁層２７２には、絶縁層２５１に用いることができる材料と同様の材料を用いることができる。
ＥＬ層７８６Ｒ、ＥＬ層７８６Ｇ、およびＥＬ層７８６Ｂは、それぞれ画素電極として機能する導電体７７２の上面に接する領域と、絶縁層２７２の表面に接する領域と、を有する。また、ＥＬ層７８６Ｒ、ＥＬ層７８６Ｇ、およびＥＬ層７８６Ｂの端部は、絶縁層２７２上に位置する。
図３０Ｂに示すように、異なる色の発光素子間において、２つのＥＬ層の間に隙間が設けられている。このように、ＥＬ層７８６Ｒ、ＥＬ層７８６Ｇ、およびＥＬ層７８６Ｂが、互いに接しないように設けられていることが好ましい。これにより、隣接する２つのＥＬ層を介して電流が流れ、意図しない発光が生じること（クロストークともいう）を好適に防ぐことができる。そのため、コントラストを高めることができ、表示品位の高い表示装置を実現できる。
ＥＬ層７８６Ｒ、ＥＬ層７８６Ｇ、およびＥＬ層７８６Ｂは、メタルマスクなどのシャドーマスクを用いた真空蒸着法などにより、作り分けることができる。または、フォトリソグラフィ法により、これらを作り分けてもよい。フォトリソグラフィ法を用いることで、メタルマスクを用いた場合では実現することが困難である高い精細度の表示装置を実現することができる。
なお、本明細書等において、メタルマスク、またはＦＭＭ（ファインメタルマスク、高精細なメタルマスク）を用いて作製されるデバイスをＭＭ（メタルマスク）構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、またはＦＭＭを用いることなく作製されるデバイスをＭＭＬ（メタルマスクレス）構造のデバイスと呼称する場合がある。
また、共通電極として機能する導電体７８８上には、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂを覆って、保護層２７１が設けられている。保護層２７１は、上方から各発光素子に水などの不純物が拡散することを防ぐ機能を有する。
保護層２７１としては、例えば、少なくとも無機絶縁膜を含む単層構造または積層構造とすることができる。無機絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜などの酸化物膜または窒化物膜が挙げられる。または、保護層２７１としてインジウムガリウム酸化物、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）などの半導体材料を用いてもよい。なお、保護層２７１としては、ＡＬＤ法、ＣＶＤ法、およびスパッタリング法を用いて形成すればよい。なお、保護層２７１として、無機絶縁膜を含む構成について例示したがこれに限定されない。例えば、保護層２７１として、無機絶縁膜と、有機絶縁膜との積層構造としてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ　Ｂａｃｋｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
保護層２７１として、インジウムガリウム亜鉛酸化物を用いる場合、ウェットエッチング法、またはドライエッチング法を用いて加工することができる。例えば、保護層２７１として、ＩＧＺＯを用いる場合、シュウ酸、リン酸、または混合薬液（例えば、リン酸、酢酸、硝酸、および水の混合薬液（混酸アルミニウムエッチング液ともいう））などの薬液を用いることができる。なお、当該混酸アルミニウムエッチング液は、体積比にて、リン酸：酢酸：硝酸：水＝５３．３：６．７：３．３：３６．７近傍の配合とすることができる。
図３０Ｃには、上記とは異なる例を示している。具体的には、図３０Ｃでは、白色の光を呈する発光素子６１Ｗを有する。発光素子６１Ｗは、画素電極として機能する導電体７７２と共通電極として機能する導電体７８８との間に白色の光を呈するＥＬ層７８６Ｗを有する。
ＥＬ層７８６Ｗとしては、例えば、それぞれの発光色が補色の関係になるように選択された、２以上の発光層を積層した構成とすることができる。また、発光層間に電荷発生層を挟持した、積層型のＥＬ層を用いてもよい。
図３０Ｃには、３つの発光素子６１Ｗを並べて示している。左の発光素子６１Ｗの上部には着色層２６４Ｒが設けられている。着色層２６４Ｒは、赤色の光を透過するバンドパスフィルタとして機能する。同様に、中央の発光素子６１Ｗの上部には緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗの上部には、青色の光を透過する着色層２６４Ｂが設けられている。これにより、表示装置はカラーの画像を表示することができる。
ここで、隣接する２つの発光素子６１Ｗ間において、ＥＬ層７８６Ｗと、共通電極として機能する導電体７８８とがそれぞれ分離されている。これにより、隣接する２つの発光素子６１Ｗにおいて、ＥＬ層７８６Ｗを介して電流が流れて意図しない発光が生じることを防ぐことができる。特に、ＥＬ層７８６Ｗとして、２つの発光層の間に電荷発生層が設けられる積層型のＥＬ層を用いた場合では、精細度が高いほど、すなわち隣接画素間の距離が小さいほど、クロストークの影響が顕著となり、コントラストが低下してしまうといった問題がある。そのため、このような構成とすることで、高い精細度と、高いコントラストを兼ね備える表示装置を実現できる。
ＥＬ層７８６Ｗおよび共通電極として機能する導電体７８８の分離は、フォトリソグラフィ法により行うことが好ましい。これにより、発光素子間の間隔を狭めることができるため、例えばメタルマスク等のシャドーマスクを用いた場合と比較して、高い開口率の表示装置を実現することができる。
なお、ボトムエミッション型の発光素子の場合は、画素電極として機能する導電体７７２と絶縁層２５１との間に、着色層を設ければよい。
図３０Ｄには、上記とは異なる例を示している。具体的には、図３０Ｄは、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの間に絶縁層２７２が設けられていない構成である。当該構成とすることで、開口率の高い表示装置とすることができる。また、保護層２７１がＥＬ層７８６Ｒ、ＥＬ層７８６Ｇ、およびＥＬ層７８６Ｂの側面を覆う構成である。当該構成とすることで、ＥＬ層７８６Ｒ、ＥＬ層７８６Ｇ、およびＥＬ層７８６Ｂの側面から入り込みうる不純物（代表的には水など）を抑制することができる。また、図３０Ｄに示す構成においては、導電体７７２、ＥＬ層７８６Ｒ、および導電体７８８の上面形状が概略一致する。このような構造は、導電体７７２、ＥＬ層７８６Ｒ、および導電体７８８を形成したのち、レジストマスクなどを用いて一括して形成することができる。このようなプロセスは、導電体７８８をマスクとして、ＥＬ層７８６Ｒ、および導電体７８８を加工することから、セルフアラインパターニングと呼称することもできる。なお、ここではＥＬ層７８６Ｒについて説明したが、ＥＬ層７８６Ｇ、およびＥＬ層７８６Ｂについても同様の構成とすることができる。
また、図３０Ｄにおいては、保護層２７１上に、さらに保護層２７３が設けられる構造である。例えば、保護層２７１を被覆性の高い膜を成膜可能な装置（代表的にはＡＬＤ装置など）を用いて形成し、保護層２７３を保護層２７１よりも被覆性の低い膜が成膜される装置（代表的には、スパッタリング装置など）にて形成することにより、保護層２７１と、保護層２７３との間に領域２７５を設けることができる。なお、別言すると、領域２７５は、ＥＬ層７８６ＲとＥＬ層７８６Ｇとの間、およびＥＬ層７８６ＧとＥＬ層７８６Ｂとの間に位置する。
なお、領域２７５は、例えば空気、窒素、酸素、二酸化炭素、および第１８族元素（代表的には、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等）の中から選ばれるいずれか一または複数を有する。また、領域２７５には、例えば保護層２７３の成膜時に用いる気体が含まれる場合がある。例えば、スパッタリング法により保護層２７３を成膜する場合、領域２７５には上記の第１８族元素のいずれか一または複数が含まれる場合がある。なお、領域２７５に気体が含まれる場合、ガスクロマトグラフィー法等により気体の同定等を行うことができる。または、スパッタリング法により保護層２７３を成膜する場合、保護層２７３の膜中にもスパッタリング時に用いたガスが含まれる場合がある。この場合、保護層２７３をエネルギー分散型Ｘ線分析（ＥＤＸ分析）等により解析した際に、アルゴン等の元素が検出される場合がある。
また、領域２７５の屈折率が、保護層２７１の屈折率より低い場合、ＥＬ層７８６Ｒ、ＥＬ層７８６Ｇ、またはＥＬ層７８６Ｂから発せられる光が、保護層２７１と領域２７５との界面で反射する。これにより、ＥＬ層７８６Ｒ、ＥＬ層７８６Ｇ、またはＥＬ層７８６Ｂから発せられる光が、隣接する画素に入射することを抑制できる場合がある。これにより、近隣画素からの異なる発光色の混入が抑制できるため、表示装置の表示品位を高めることができる。
なお、図３０Ｄに示す構成の場合、発光素子６１Ｒと発光素子６１Ｇとの間の領域、または、発光素子６１Ｇと発光素子６１Ｂとの間の領域（以下では、単に発光素子間の距離とする）を狭くすることができる。具体的には、発光素子間の距離を、１μｍ以下、好ましくは５００ｎｍ以下、さらに好ましくは、２００ｎｍ以下、１００ｎｍ以下、９０ｎｍ以下、７０ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、１５ｎｍ以下、または１０ｎｍ以下とすることができる。別言すると、ＥＬ層７８６Ｒの側面とＥＬ層７８６Ｇの側面との間隔、またはＥＬ層７８６Ｇの側面とＥＬ層７８６Ｂの側面との間隔が１μｍ以下の領域を有し、好ましくは０．５μｍ（５００ｎｍ）以下の領域を有し、さらに好ましくは１００ｎｍ以下の領域を有する。
また、例えば、領域２７５が気体を有する場合、発光素子の間を素子分離しつつ、且つ各発光素子からの光の混色またはクロストークなどを抑制できる。
また、領域２７５を充填材で埋めてもよい。充填材としては、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。また、充填材として、フォトレジストを用いてもよい。充填材として用いるフォトレジストは、ポジ型のフォトレジストであってもよいし、ネガ型のフォトレジストであってもよい。
また、上述の白色発光デバイス（シングル構造またはタンデム構造）と、ＳＢＳ構造の発光デバイスと、を比較した場合、ＳＢＳ構造の発光デバイスは、白色発光デバイスよりも消費電力を低くすることができる。消費電力を低く抑えたい場合は、ＳＢＳ構造の発光デバイスを用いると好適である。一方で、白色発光デバイスは、製造プロセスがＳＢＳ構造の発光デバイスよりも簡単であるため、製造コストを低くすることができる、又は製造歩留まりを高くすることができるため、好適である。
図３１Ａには、上記とは異なる例を示している。具体的には、図３１Ａに示す構成は、図３０Ｄに示す構成と、絶縁層２５１の構成が異なる。絶縁層２５１は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの加工の際に、上面の一部が削れ、凹部を有する。また、当該凹部には、保護層２７１が形成される。別言すると、断面視において、導電体７７２の下面よりも保護層２７１の下面の方が下に位置する領域を有する。当該領域を有することで、下方から発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに入り込みうる不純物（代表的には、水など）を好適に抑制することができる。なお、上記の凹部としては、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの加工の際に各発光素子の側面に付着しうる不純物（残渣物ともいう）をウェットエッチングなどにより除去する際に形成されうる。上記の残渣物を除去したのち、各発光素子の側面を保護層２７１で覆うことにより、信頼性の高い表示装置とすることができる。
また、図３１Ｂには、上記とは異なる例を示している。具体的には、図３１Ｂに示す構成は、図３１Ａに示す構成に加え、絶縁層２７６と、マイクロレンズアレイ２７７と、を有する。絶縁層２７６は、接着層としての機能を有する。なお、絶縁層２７６の屈折率がマイクロレンズアレイ２７７の屈折率よりも低い場合、マイクロレンズアレイ２７７は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂから発せられる光を集光することができる。これにより、表示装置の光取り出し効率を高めることができる。特に、使用者が表示装置の表示面の正面から当該表示面を見る場合において、明るい画像を視認することができ、好適である。なお、絶縁層２７６としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤等の各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
また、図３１Ｃには、上記とは異なる例を示している。具体的には、図３１Ｃに示す構成は、図３１Ａに示す構成における発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに替えて、３つの発光素子６１Ｗを有する。また、３つの発光素子６１Ｗの上方に絶縁層２７６を有し、絶縁層２７６の上方に着色層２６４Ｒ、着色層２６４Ｇ、および着色層２６４Ｂを有する。具体的には、左の発光素子６１Ｗと重なる位置に赤色の光を透過する着色層２６４Ｒが設けられ、中央の発光素子６１Ｗと重なる位置に緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗと重なる位置に青色の光を透過する着色層２６４Ｂが設けられている。これにより、半導体装置はカラーの画像を表示することができる。図３１Ｃに示す構成は、図３０Ｃに示す構成の変形例でもある。
また、図３１Ｄには、上記とは異なる例を示している。具体的には、図３１Ｄに示す構成は、保護層２７１が導電体７７２およびＥＬ層７８６の側面に隣接して設けられている。また、導電体７８８は、各発光素子に共通な一続きの層として設けられている。また、図３１Ｄに示す構成では、領域２７５が充填材で埋められていることが好ましい。
発光素子６１に微小光共振器（マイクロキャビティ）構造を付与することにより発光色の色純度を高めることができる。発光素子６１にマイクロキャビティ構造を付与するには、導電体７７２と導電体７８８間の距離ｄとＥＬ層７８６の屈折率ｎの積（光学距離）が、波長λの２分の１のｍ倍（ｍは１以上の整数）になるように構成すればよい。距離ｄは数式１で求めることができる。
ｄ＝ｍ×λ／（２×ｎ）　・・・　数式１。
数式１より、マイクロキャビティ構造の発光素子６１は、発光する光の波長（発光色）に応じて距離ｄが決定される。距離ｄは、ＥＬ層７８６の厚さに相当する。よって、ＥＬ層７８６ＧはＥＬ層７８６Ｂよりも厚く設けられ、ＥＬ層７８６ＲはＥＬ層７８６Ｇよりも厚く設けられる場合がある。
なお、厳密には、距離ｄは、反射電極として機能する導電体７７２における反射領域から半透過・半反射電極として機能する導電体７８８における反射領域までの距離である。例えば、導電体７７２が銀と透明導電膜であるＩＴＯの積層であり、ＩＴＯがＥＬ層７８６側にある場合、ＩＴＯの膜厚を調整することで発光色に応じた距離ｄを設定できる。すなわち、ＥＬ層７８６Ｒ、ＥＬ層７８６Ｇ、およびＥＬ層７８６Ｂの厚さが同じであっても、該ＩＴＯの厚さを変えることで、発光色に適した距離ｄを得ることができる。
しかしながら、導電体７７２および導電体７８８における反射領域の位置を厳密に決定することが困難な場合がある。この場合、導電体７７２と導電体７８８の任意の位置を反射領域と仮定することで、充分にマイクロキャビティの効果を得ることができるものとする。
発光素子６１は、正孔輸送層、正孔輸送層、発光層、電子輸送層、電子注入層などにより構成される。発光素子６１の詳細な構成例については、他の実施の形態で説明する。マイクロキャビティ構造において光の取り出し効率を高めるため、反射電極として機能する導電体７７２から発光層までの光学距離をλ／４の奇数倍にすることが好ましい。当該光学距離を実現するため、発光素子６１を構成する各層の厚さを適宜調整することが好ましい。
また、光を導電体７８８側から射出する場合は、導電体７８８の反射率が透過率よりも大きいことが好ましい。導電体７８８の光の透過率を好ましくは２％以上５０％以下、より好ましくは２％以上３０％以下、さらに好ましくは２％以上１０％以下にするとよい。導電体７８８の透過率を小さく（反射率を大きく）することで、マイクロキャビティの効果を高めることができる。
本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様に係る半導体装置に用いることができるトランジスタについて説明する。
＜トランジスタの構成例＞
図３２Ａ、図３２Ｂ、および図３２Ｃは、本発明の一態様に係る半導体装置に用いることができるトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。本発明の一態様に係る半導体装置に、トランジスタ２００を適用することができる。例えば、層３０が備えるトランジスタに用いることができる。
図３２Ａは、トランジスタ２００の上面図である。また、図３２Ｂ、および図３２Ｃは、トランジスタ２００の断面図である。ここで、図３２Ｂは、図３２ＡにＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図３２Ｃは、図３２ＡにＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、図３２Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
図３２に示すように、トランジスタ２００は、基板（図示しない。）の上に配置された金属酸化物２３１ａと、金属酸化物２３１ａの上に配置された金属酸化物２３１ｂと、金属酸化物２３１ｂの上に、互いに離隔して配置された導電体２４２ａ、および導電体２４２ｂと、導電体２４２ａおよび導電体２４２ｂ上に配置され、導電体２４２ａと導電体２４２ｂの間に開口が形成された絶縁体２８０と、開口の中に配置された導電体２６０と、金属酸化物２３１ｂ、導電体２４２ａ、導電体２４２ｂ、および絶縁体２８０と、導電体２６０と、の間に配置された絶縁体２５０と、金属酸化物２３１ｂ、導電体２４２ａ、導電体２４２ｂ、および絶縁体２８０と、絶縁体２５０と、の間に配置された金属酸化物２３１ｃと、を有する。ここで、図３２Ｂおよび図３２Ｃに示すように、導電体２６０の上面は、絶縁体２５０、絶縁体２５４、金属酸化物２３１ｃ、および絶縁体２８０の上面と略一致することが好ましい。なお、以下において、金属酸化物２３１ａ、金属酸化物２３１ｂ、および金属酸化物２３１ｃをまとめて金属酸化物２３１という場合がある。また、導電体２４２ａおよび導電体２４２ｂをまとめて導電体２４２という場合がある。
図３２に示すトランジスタ２００では、導電体２４２ａおよび導電体２４２ｂの導電体２６０側の側面が、概略垂直な形状を有している。なお、図３２に示すトランジスタ２００は、これに限られるものではなく、導電体２４２ａおよび導電体２４２ｂの側面と底面がなす角が、１０°以上８０°以下、好ましくは、３０°以上６０°以下としてもよい。また、導電体２４２ａおよび導電体２４２ｂの対向する側面が、複数の面を有していてもよい。
図３２に示すように、絶縁体２２４、金属酸化物２３１ａ、金属酸化物２３１ｂ、導電体２４２ａ、導電体２４２ｂ、および金属酸化物２３１ｃと、絶縁体２８０と、の間に絶縁体２５４が配置されることが好ましい。ここで、絶縁体２５４は、図３２Ｂおよび図３２Ｃに示すように、金属酸化物２３１ｃの側面、導電体２４２ａの上面と側面、導電体２４２ｂの上面と側面、金属酸化物２３１ａおよび金属酸化物２３１ｂの側面、並びに絶縁体２２４の上面に接することが好ましい。
なお、トランジスタ２００では、チャネルが形成される領域（以下、チャネル形成領域ともいう。）と、その近傍において、金属酸化物２３１ａ、金属酸化物２３１ｂ、および金属酸化物２３１ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物２３１ｂと金属酸化物２３１ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ２００では、導電体２６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体２６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、金属酸化物２３１ａ、金属酸化物２３１ｂ、および金属酸化物２３１ｃのそれぞれが２層以上の積層構造を有していてもよい。
例えば、金属酸化物２３１ｃが第１の金属酸化物と、第１の金属酸化物上の第２の金属酸化物からなる積層構造を有する場合、第１の金属酸化物は、金属酸化物２３１ｂと同様の組成を有し、第２の金属酸化物は、金属酸化物２３１ａと同様の組成を有することが好ましい。
ここで、導電体２６０は、トランジスタのゲート電極として機能し、導電体２４２ａおよび導電体２４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体２６０は、絶縁体２８０の開口、および導電体２４２ａと導電体２４２ｂに挟まれた領域に埋め込まれるように形成される。ここで、導電体２６０、導電体２４２ａおよび導電体２４２ｂの配置は、絶縁体２８０の開口に対して、自己整合的に選択される。つまり、トランジスタ２００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体２６０を位置合わせのマージンを設けることなく形成することができるため、トランジスタ２００の占有面積の縮小を図ることができる。これにより、表示装置を高精細にすることができる。また、表示装置を狭額縁にすることができる。
図３２に示すように、導電体２６０は、絶縁体２５０の内側に設けられた導電体２６０ａと、導電体２６０ａの内側に埋め込まれるように設けられた導電体２６０ｂと、を有することが好ましい。
トランジスタ２００は、基板（図示しない。）の上に配置された絶縁体２１４と、絶縁体２１４の上に配置された絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、を有することが好ましい。絶縁体２２４の上に金属酸化物２３１ａが配置されることが好ましい。
トランジスタ２００の上に、層間膜として機能する絶縁体２７４、および絶縁体２８１が配置されることが好ましい。ここで、絶縁体２７４は、導電体２６０、絶縁体２５０、絶縁体２５４、金属酸化物２３１ｃ、および絶縁体２８０の上面に接して配置されることが好ましい。
絶縁体２２２、絶縁体２５４、および絶縁体２７４は、水素（例えば、水素原子、水素分子等）の少なくとも一の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、絶縁体２５４、および絶縁体２７４は、絶縁体２２４、絶縁体２５０、および絶縁体２８０より水素透過性が低いことが好ましい。また、絶縁体２２２、および絶縁体２５４は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、および絶縁体２５４は、絶縁体２２４、絶縁体２５０、および絶縁体２８０より酸素透過性が低いことが好ましい。
ここで、絶縁体２２４、金属酸化物２３１、および絶縁体２５０は、絶縁体２８０および絶縁体２８１と、絶縁体２５４、および絶縁体２７４によって離隔されている。ゆえに、絶縁体２２４、金属酸化物２３１、および絶縁体２５０に、絶縁体２８０および絶縁体２８１に含まれる水素等の不純物および過剰な酸素が混入することを抑制できる。
トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４５（導電体２４５ａ、および導電体２４５ｂ）が設けられることが好ましい。なお、プラグとして機能する導電体２４５の側面に接して絶縁体２４１（絶縁体２４１ａ、および絶縁体２４１ｂ）が設けられる。つまり、絶縁体２５４、絶縁体２８０、絶縁体２７４、および絶縁体２８１の開口の内壁に接して絶縁体２４１が設けられる。また、絶縁体２４１の側面に接して導電体２４５の第１の導電体が設けられ、さらに内側に導電体２４５の第２の導電体が設けられる構成にしてもよい。ここで、導電体２４５の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２４５の第１の導電体および導電体２４５の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４５を単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
トランジスタ２００は、チャネル形成領域を含む金属酸化物２３１（金属酸化物２３１ａ、金属酸化物２３１ｂ、および金属酸化物２３１ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、金属酸化物２３１のチャネル形成領域となる金属酸化物として、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。
上記金属酸化物として、少なくともインジウム（Ｉｎ）または亜鉛（Ｚｎ）を含むことが好ましい。特に、インジウム（Ｉｎ）および亜鉛（Ｚｎ）を含むことが好ましい。また、これらに加えて、元素Ｍが含まれていることが好ましい。元素Ｍとして、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、スズ（Ｓｎ）、ホウ素（Ｂ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）またはコバルト（Ｃｏ）の一以上を用いることができる。特に、元素Ｍは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、またはスズ（Ｓｎ）の一以上とすることが好ましい。また、元素Ｍは、ガリウム（Ｇａ）およびスズ（Ｓｎ）のいずれか一方または双方を有することがさらに好ましい。
また、図３２Ｂに示すように、金属酸化物２３１ｂは、導電体２４２と重ならない領域の膜厚が、導電体２４２と重なる領域の膜厚より薄くなる場合がある。これは、導電体２４２ａおよび導電体２４２ｂを形成する際に、金属酸化物２３１ｂの上面の一部を除去することにより形成される。金属酸化物２３１ｂの上面には、導電体２４２となる導電膜を成膜した際に、当該導電膜との界面近傍に抵抗の低い領域が形成される場合がある。このように、金属酸化物２３１ｂの上面の導電体２４２ａと導電体２４２ｂの間に位置する、抵抗の低い領域を除去することにより、当該領域にチャネルが形成されることを防ぐことができる。
本発明の一態様により、サイズが小さいトランジスタを有し、精細度が高い表示装置を提供することができる。または、オン電流が大きいトランジスタを有し、輝度が高い表示装置を提供することができる。または、動作が速いトランジスタを有し、動作が速い表示装置を提供することができる。または、電気特性が安定したトランジスタを有し、信頼性が高い表示装置を提供することができる。または、オフ電流が小さいトランジスタを有し、消費電力が低い表示装置を提供することができる。
本発明の一態様である表示装置に用いることができるトランジスタ２００の詳細な構成について説明する。
導電体２０５は、金属酸化物２３１、および導電体２６０と、重なる領域を有するように配置する。また、導電体２０５は、絶縁体２１６に埋め込まれて設けることが好ましい。
導電体２０５は、導電体２０５ａ、導電体２０５ｂ、および導電体２０５ｃを有する。導電体２０５ａは、絶縁体２１６に設けられた開口の底面および側壁に接して設けられる。導電体２０５ｂは、導電体２０５ａに形成された凹部に埋め込まれるように設けられる。ここで、導電体２０５ｂの上面は、導電体２０５ａの上面および絶縁体２１６の上面より低くなる。導電体２０５ｃは、導電体２０５ｂの上面、および導電体２０５ａの側面に接して設けられる。ここで、導電体２０５ｃの上面の高さは、導電体２０５ａの上面の高さおよび絶縁体２１６の上面の高さと略一致する。つまり、導電体２０５ｂは、導電体２０５ａおよび導電体２０５ｃに包み込まれる構成になる。
導電体２０５ａおよび導電体２０５ｃは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体２０５ａおよび導電体２０５ｃに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体２０５ｂに含まれる水素等の不純物が、絶縁体２２４等を介して、金属酸化物２３１に拡散することを抑制できる。また、導電体２０５ａおよび導電体２０５ｃに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体２０５ｂが酸化されて導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウム等を用いることが好ましい。したがって、導電体２０５ａとしては、上記導電性材料を単層または積層とすればよい。例えば、導電体２０５ａは、窒化チタンを用いればよい。
また、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体２０５ｂは、タングステンを用いればよい。
ここで、導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と連動させず、独立して変化させることで、トランジスタ２００のＶｔｈを制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶｔｈを０Ｖより大きくし、オフ電流を小さくすることが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体２０５は、金属酸化物２３１におけるチャネル形成領域よりも、大きく設けるとよい。特に、図３２Ｃに示すように、導電体２０５は、金属酸化物２３１のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、金属酸化物２３１のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
上記構成を有することで、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、金属酸化物２３１のチャネル形成領域を電気的に取り囲むことができる。
図３２Ｃに示すように、導電体２０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電体を設ける構成にしてもよい。
絶縁体２１４は、水または水素等の不純物が、基板側からトランジスタ２００に混入することを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
例えば、絶縁体２１４として、酸化アルミニウムまたは窒化シリコン等を用いることが好ましい。これにより、水または水素等の不純物が絶縁体２１４よりも基板側からトランジスタ２００側に拡散することを抑制できる。または、絶縁体２２４等に含まれる酸素が、絶縁体２１４よりも基板側に、拡散することを抑制できる。
層間膜として機能する絶縁体２１６、絶縁体２８０、および絶縁体２８１は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、絶縁体２８０、および絶縁体２８１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコン等を適宜用いればよい。
絶縁体２２２および絶縁体２２４は、ゲート絶縁体としての機能を有する。
ここで、金属酸化物２３１と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体２２４は、酸化シリコンまたは酸化窒化シリコン等を適宜用いればよい。酸素を含む絶縁体を金属酸化物２３１に接して設けることにより、金属酸化物２３１中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度は、１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
図３２Ｃに示すように、絶縁体２２４は、絶縁体２５４と重ならず、且つ金属酸化物２３１ｂと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体２２４において、絶縁体２５４と重ならず、且つ金属酸化物２３１ｂと重ならない領域の膜厚は、上記酸素を十分に拡散できる膜厚であることが好ましい。
絶縁体２２２は、絶縁体２１４等と同様に、水または水素等の不純物が、基板側からトランジスタ２００に混入することを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２２２は、絶縁体２２４より水素透過性が低いことが好ましい。絶縁体２２２、絶縁体２５４、および絶縁体２７４によって、絶縁体２２４、金属酸化物２３１、および絶縁体２５０等を囲むことにより、外方から水または水素等の不純物がトランジスタ２００に侵入することを抑制することができる。
さらに、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２２２は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２２２が、酸素および不純物の拡散を抑制する機能を有することで、金属酸化物２３１が有する酸素が、基板側へ拡散することを低減でき、好ましい。また、導電体２０５が、絶縁体２２４および金属酸化物２３１が有する酸素と反応することを抑制することができる。
絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、金属酸化物２３１からの酸素の放出、ならびに、トランジスタ２００の周辺部から金属酸化物２３１への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）等のいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体２２２の下に絶縁体２２４と同様の絶縁体を設ける構成にしてもよい。
金属酸化物２３１は、金属酸化物２３１ａと、金属酸化物２３１ａ上の金属酸化物２３１ｂと、金属酸化物２３１ｂ上の金属酸化物２３１ｃと、を有する。金属酸化物２３１ｂ下に金属酸化物２３１ａを有することで、金属酸化物２３１ａよりも下方に形成された構造物から、金属酸化物２３１ｂへの不純物の拡散を抑制することができる。また、金属酸化物２３１ｂ上に金属酸化物２３１ｃを有することで、金属酸化物２３１ｃよりも上方に形成された構造物から、金属酸化物２３１ｂへの不純物の拡散を抑制することができる。
なお、金属酸化物２３１は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。例えば、金属酸化物２３１が、少なくともインジウム（Ｉｎ）と、元素Ｍと、を含む場合、金属酸化物２３１ａを構成する全元素の原子数に対する、金属酸化物２３１ａに含まれる元素Ｍの原子数の割合が、金属酸化物２３１ｂを構成する全元素の原子数に対する、金属酸化物２３１ｂに含まれる元素Ｍの原子数の割合より高いことが好ましい。また、金属酸化物２３１ａに含まれる元素Ｍの、Ｉｎに対する原子数比が、金属酸化物２３１ｂに含まれる元素Ｍの、Ｉｎに対する原子数比より大きいことが好ましい。ここで、金属酸化物２３１ｃは、金属酸化物２３１ａまたは金属酸化物２３１ｂに用いることができる金属酸化物を用いることができる。
金属酸化物２３１ａおよび金属酸化物２３１ｃの伝導帯下端のエネルギーが、金属酸化物２３１ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物２３１ａおよび金属酸化物２３１ｃの電子親和力が、金属酸化物２３１ｂの電子親和力より小さいことが好ましい。この場合、金属酸化物２３１ｃは、金属酸化物２３１ａに用いることができる金属酸化物を用いることが好ましい。具体的には、金属酸化物２３１ｃを構成する全元素の原子数に対する、金属酸化物２３１ｃに含まれる元素Ｍの原子数の割合が、金属酸化物２３１ｂを構成する全元素の原子数に対する、金属酸化物２３１ｂに含まれる元素Ｍの原子数の割合より高いことが好ましい。また、金属酸化物２３１ｃに含まれる元素Ｍの、Ｉｎに対する原子数比が、金属酸化物２３１ｂに含まれる元素Ｍの、Ｉｎに対する原子数比より大きいことが好ましい。
ここで、金属酸化物２３１ａ、金属酸化物２３１ｂ、および金属酸化物２３１ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、金属酸化物２３１ａ、金属酸化物２３１ｂ、および金属酸化物２３１ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、金属酸化物２３１ａと金属酸化物２３１ｂとの界面、および金属酸化物２３１ｂと金属酸化物２３１ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、金属酸化物２３１ａと金属酸化物２３１ｂ、金属酸化物２３１ｂと金属酸化物２３１ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物２３１ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、金属酸化物２３１ａおよび金属酸化物２３１ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウム等を用いてもよい。また、金属酸化物２３１ｃを積層構造としてもよい。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上のＧａ−Ｚｎ酸化物との積層構造、またはＩｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ−Ｇａ−Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、金属酸化物２３１ｃとして用いてもよい。
具体的には、金属酸化物２３１ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３１ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または３：１：２［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３１ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３１ｃを積層構造とする場合の具体例として、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化ガリウムとの積層構造等が挙げられる。
このとき、キャリアの主たる経路は金属酸化物２３１ｂとなる。金属酸化物２３１ａ、金属酸化物２３１ｃを上述の構成とすることで、金属酸化物２３１ａと金属酸化物２３１ｂとの界面、および金属酸化物２３１ｂと金属酸化物２３１ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流、および高い周波数特性を得ることができる。なお、金属酸化物２３１ｃを積層構造とした場合、上述の金属酸化物２３１ｂと、金属酸化物２３１ｃとの界面における欠陥準位密度を低くする効果に加え、金属酸化物２３１ｃが有する構成元素が、絶縁体２５０側に拡散することを抑制することが期待される。より具体的には、金属酸化物２３１ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、絶縁体２５０側に拡散しうるＩｎを抑制することができる。絶縁体２５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、金属酸化物２３１ｃを積層構造とすることで、信頼性の高い表示装置を提供することが可能となる。
金属酸化物２３１ｂ上には、ソース電極、およびドレイン電極として機能する導電体２４２（導電体２４２ａ、および導電体２４２ｂ）が設けられる。導電体２４２として、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
金属酸化物２３１と接するように上記導電体２４２を設けることで、金属酸化物２３１の導電体２４２近傍において、酸素濃度が低減する場合がある。また、金属酸化物２３１の導電体２４２近傍において、導電体２４２に含まれる金属と、金属酸化物２３１の成分とを含む金属化合物層が形成される場合がある。このような場合、金属酸化物２３１の導電体２４２近傍の領域において、キャリア濃度が増加し、当該領域は、低抵抗領域となる。
ここで、導電体２４２ａと導電体２４２ｂの間の領域は、絶縁体２８０の開口に重畳して形成される。これにより、導電体２４２ａと導電体２４２ｂの間に導電体２６０を自己整合的に配置することができる。
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、金属酸化物２３１ｃの上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体２５０は、絶縁体２２４と同様に、絶縁体２５０中の水または水素等の不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素拡散を抑制することが好ましい。これにより、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。
当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンまたは酸化窒化シリコン等を用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と当該金属酸化物との積層構造とすることで、熱に対して安定、且つ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウム等から選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
導電体２６０は、図３２では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体２６０ａは、上述の、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料として、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウム等を用いることが好ましい。
導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層構造としてもよい。
図３２Ａおよび図３２Ｃに示すように、金属酸化物２３１ｂの導電体２４２と重ならない領域、言い換えると、金属酸化物２３１のチャネル形成領域において、金属酸化物２３１の側面が導電体２６０で覆うように配置されている。これにより、第１のゲート電極としての機能する導電体２６０の電界を、金属酸化物２３１の側面に作用させやすくなる。よって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。
絶縁体２５４は、絶縁体２１４等と同様に、水または水素等の不純物が、絶縁体２８０側からトランジスタ２００に混入することを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２５４は、絶縁体２２４より水素透過性が低いことが好ましい。さらに、図３２Ｂおよび図３２Ｃに示すように、絶縁体２５４は、金属酸化物２３１ｃの側面、導電体２４２ａの上面と側面、導電体２４２ｂの上面と側面、金属酸化物２３１ａおよび金属酸化物２３１ｂの側面、並びに絶縁体２２４の上面に接することが好ましい。このような構成にすることで、絶縁体２８０に含まれる水素が、導電体２４２ａ、導電体２４２ｂ、金属酸化物２３１ａ、金属酸化物２３１ｂおよび絶縁体２２４の上面または側面から金属酸化物２３１に侵入することを抑制できる。
さらに、絶縁体２５４は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２５４は、絶縁体２８０または絶縁体２２４より酸素透過性が低いことが好ましい。
絶縁体２５４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体２５４を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体２２４の絶縁体２５４と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体２２４を介して金属酸化物２３１中に酸素を供給することができる。ここで、絶縁体２５４が、上方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物２３１から絶縁体２８０へ拡散することを防ぐことができる。また、絶縁体２２２が、下方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物２３１から基板側へ拡散することを防ぐことができる。このようにして、金属酸化物２３１のチャネル形成領域に酸素が供給される。これにより、金属酸化物２３１の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
絶縁体２５４として、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
水素に対してバリア性を有する絶縁体２５４によって、絶縁体２２４、絶縁体２５０、および金属酸化物２３１が覆うことで、絶縁体２８０は、絶縁体２５４によって、絶縁体２２４、金属酸化物２３１、および絶縁体２５０と離隔されている。これにより、トランジスタ２００の外方から水素等の不純物が浸入することを抑制できるため、トランジスタ２００に良好な電気特性および信頼性を与えることができる。
絶縁体２８０は、絶縁体２５４を介して、絶縁体２２４、金属酸化物２３１、および導電体２４２上に設けられる。例えば、絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコン等を有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコン等の材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
絶縁体２８０中の水または水素等の不純物濃度が低減されていることが好ましい。また、絶縁体２８０の上面は、平坦化されていてもよい。
絶縁体２７４は、絶縁体２１４等と同様に、水または水素等の不純物が、上方から絶縁体２８０に混入することを抑制するバリア絶縁膜として機能することが好ましい。絶縁体２７４として、例えば、絶縁体２１４、絶縁体２５４等に用いることができる絶縁体を用いればよい。
絶縁体２７４の上に、層間膜として機能する絶縁体２８１を設けることが好ましい。絶縁体２８１は、絶縁体２２４等と同様に、膜中の水または水素等の不純物濃度が低減されていることが好ましい。
絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２５４に形成された開口に、導電体２４５ａおよび導電体２４５ｂを配置する。導電体２４５ａおよび導電体２４５ｂは、導電体２６０を挟んで対向して設ける。なお、導電体２４５ａおよび導電体２４５ｂの上面の高さは、絶縁体２８１の上面と、同一平面上としてもよい。
なお、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２５４の開口の内壁に接して、絶縁体２４１ａが設けられ、その側面に接して導電体２４５ａの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ａが位置しており、導電体２４５ａが導電体２４２ａと接する。同様に、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２５４の開口の内壁に接して、絶縁体２４１ｂが設けられ、その側面に接して導電体２４５ｂの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ｂが位置しており、導電体２４５ｂが導電体２４２ｂと接する。
導電体２４５ａおよび導電体２４５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４５ａおよび導電体２４５ｂは積層構造としてもよい。
導電体２４５を積層構造とする場合、金属酸化物２３１ａ、金属酸化物２３１ｂ、導電体２４２、絶縁体２５４、絶縁体２８０、絶縁体２７４、絶縁体２８１と接する導電体には、上述の、水または水素等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウム等を用いることが好ましい。また、水または水素等の不純物の拡散を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８０に添加された酸素が導電体２４５ａおよび導電体２４５ｂに吸収されることを抑制できる。また、絶縁体２８１より上層から水または水素等の不純物が、導電体２４５ａおよび導電体２４５ｂを通じて金属酸化物２３１に混入することを抑制できる。
絶縁体２４１ａおよび絶縁体２４１ｂとして、例えば、絶縁体２５４等に用いることができる絶縁体を用いればよい。絶縁体２４１ａおよび絶縁体２４１ｂは、絶縁体２５４に接して設けられるため、絶縁体２８０等から水または水素等の不純物が、導電体２４５ａおよび導電体２４５ｂを通じて金属酸化物２３１に混入することを抑制できる。また、絶縁体２８０に含まれる酸素が導電体２４５ａおよび導電体２４５ｂに吸収されることを抑制できる。
図示しないが、導電体２４５ａの上面、および導電体２４５ｂの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層としてもよい。当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
＜トランジスタの構成材料＞
トランジスタに用いることができる構成材料について説明する。
［基板］
トランジスタ２００を形成する基板として、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板として、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板等）、樹脂基板等がある。また、半導体基板として、例えば、シリコン、ゲルマニウム等の半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板等がある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板等がある。導電体基板として、黒鉛基板、金属基板、合金基板、導電性樹脂基板等がある。または、金属の窒化物を有する基板、金属の酸化物を有する基板等がある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板等がある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子として、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子等がある。
［絶縁体］
絶縁体として、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物等がある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
比誘電率の高い絶縁体として、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物等がある。
比誘電率が低い絶縁体として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂等がある。
酸化物半導体を用いたトランジスタは、水素等の不純物および酸素の透過を抑制する機能を有する絶縁体（絶縁体２１４、絶縁体２２２、絶縁体２５４、および絶縁体２７４等）で囲うことによって、トランジスタの電気特性を安定にすることができる。水素等の不純物および酸素の透過を抑制する機能を有する絶縁体として、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素等の不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、または酸化タンタル等の金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコンまたは窒化シリコン等の金属窒化物を用いることができる。
ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを金属酸化物２３１と接する構造とすることで、金属酸化物２３１が有する酸素欠損を補償することができる。
［導電体］
導電体として、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタン等から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイド等のシリサイドを用いてもよい。
上記の材料で形成される導電体を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に金属酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタル等の窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体等から混入する水素を捕獲することができる場合がある。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物（以下、酸化物半導体ともいう。）について説明する。
＜結晶構造の分類＞
まず、酸化物半導体における、結晶構造の分類について、図３３Ａを用いて説明を行う。図３３Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
図３３Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）が含まれる（ｅｘｃｌｕｄｉｎｇ　ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ　ａｎｄ　ｐｏｌｙ　ｃｒｙｓｔａｌ）。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、ｐｏｌｙ　ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、及びｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。
なお、図３３Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、「Ｃｒｙｓｔａｌ（結晶）」もしくはエネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」とは全く異なる構造と言い換えることができる。
なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ−ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを図３３Ｂに示す。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。以降、図３３Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図３３Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図３３Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の厚さは、５００ｎｍである。
図３３Ｂに示すように、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図３３Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ−ＩＧＺＯ膜の回折パターンを、図３３Ｃに示す。図３３Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図３３Ｃに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
図３３Ｃに示すように、ＣＡＡＣ−ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
〔酸化物半導体の構造〕
なお、酸化物半導体は、結晶構造に着目した場合、図３３Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体として、例えば、上述のＣＡＡＣ−ＯＳ、及びｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、等が含まれる。
ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、及びａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタン等から選ばれた一種、または複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成等により変動する場合がある。
例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形等の格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないこと、金属原子が置換することで原子間の結合距離が変化すること、などによって、歪みを許容することができるためと考えられる。
なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下等を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、及びＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入および／または欠陥の生成等によって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物および欠陥（酸素欠損等）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ−ＯＳ］
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳおよび非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ−ｌｉｋｅ　ＯＳ］
ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。
［酸化物半導体の構成］
次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳは材料構成に関する。
［ＣＡＣ−ＯＳ］
ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、及びＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、及び［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物等が主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物等が主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ−ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、及び良好なスイッチング動作を実現することができる。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物は、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンおよび／または炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンおよび炭素の濃度と、酸化物半導体との界面近傍のシリコンおよび炭素の濃度（ＳＩＭＳにより得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、本発明の一態様に係る半導体装置を適用可能な電子機器について説明する。
本発明の一態様に係る半導体装置を、電子機器の表示部に適用することができる。したがって、表示品位の高い電子機器を実現できる。または、極めて高精細な電子機器を実現できる。または、信頼性の高い電子機器を実現できる。
本発明の一態様に係る半導体装置などを用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、自動車電話、携帯電話、携帯情報端末、タブレット型端末、携帯型ゲーム機、パチンコ機などの固定式ゲーム機、電卓、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化とスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、燃料を用いたエンジン、または蓄電体からの電力を用いた電動機により推進する移動体なども、電子機器の範疇に含まれる場合がある。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機、惑星探査機、宇宙船などが挙げられる。
本発明の一態様に係る電子機器は、二次電池（バッテリ）を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
二次電池としては、例えば、リチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる。
本発明の一態様に係る電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像および情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様に係る電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
本発明の一態様に係る電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
さらに、複数の表示部を有する電子機器においては、表示部の一部を主として画像情報を表示し、別の一部を主として文字情報を表示する機能、または複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができる。さらに、受像部を有する電子機器においては、静止画または動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部または電子機器に内蔵）に保存する機能、撮影した画像を表示部に表示する機能等を有することができる。なお、本発明の一態様の電子機器が有する機能はこれらに限定されず、様々な機能を有することができる。
本発明の一態様に係る半導体装置は、高精細な画像を表示することができる。そのため、特に携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、及び電子書籍端末などに好適に用いることができる。例えば、ＶＲ機器またはＡＲ機器などのｘＲ機器に好適に用いることができる。
図３４Ａに、ヘッドマウントディスプレイ８１０の外観を示す。ヘッドマウントディスプレイ８１０は、装着部８１１、レンズ８１２、本体８１３、表示部８１４、ケーブル８１５等を有している。また装着部８１１には、バッテリ８１６が内蔵されている。表示部８１４に、本発明の一態様に係る半導体装置を適用できる。
ケーブル８１５は、バッテリ８１６から本体８１３に電力を供給する。本体８１３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８１４に表示させることができる。また、本体８１３に設けられたカメラで使用者の眼球、および／または、まぶたの動きを捉え、その情報をもとに使用者の視線を算出することにより、使用者の視線を入力手段として用いることができる。
また、装着部８１１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８１３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視線を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８１１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８１４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８１４に表示する映像をその動きに合わせて変化させてもよい。
図３４Ｂに、ヘッドマウントディスプレイ８２０の外観を示す。ヘッドマウントディスプレイ８２０はゴーグル型の情報処理装置である。
ヘッドマウントディスプレイ８２０は、筐体８２１、操作ボタン８２３、バンド状の固定具８２４、及び２つの表示部８２２を有する。２つの表示部８２２を有することで、使用者は片方の目につき１つの表示部を見ることができる。これにより、視差を用いた３次元表示等を行う際であっても、高い解像度の映像を表示することができる。また、固定具８２４には、バッテリ８２５が設けられている。バッテリ８２５を筐体８２１に設ける構成としてもよいが、固定具８２４に設ける構成とすることで、ヘッドマウントディスプレイ８２０の重心を後方にすることができ、使用者への装着感が高まるため好適である。なお、バッテリ８２５以外にもヘッドマウントディスプレイ８２０の重心を調整するために、表示部８２２を動作させる駆動回路などを、固定具８２４に設けてもよい。
操作ボタン８２３は、電源ボタンなどの機能を有する。また操作ボタン８２３の他にボタンを有していてもよい。
表示部８２２に、本発明の一態様に係る半導体装置を適用できる。本発明の一態様に係る半導体装置は、極めて精細度が高いため、使用者に画素が視認されにくく、より現実感の高い映像を表示できる。
図３４Ｃに、ファインダー８４０を備えるカメラ８３０の外観を示す。
カメラ８３０は、筐体８３１、表示部８３２、操作ボタン８３３、シャッターボタン８３４等を有する。またカメラ８３０には、着脱可能なレンズ８３６が取り付けられている。
ここではカメラ８３０として、レンズ８３６を筐体８３１から取り外して交換することが可能な構成としたが、レンズ８３６と筐体が一体となっていてもよい。
カメラ８３０は、シャッターボタン８３４を押すことにより、撮像することができる。また、表示部８３２はタッチパネルとしての機能を有し、表示部８３２をタッチすることにより撮像することも可能である。
カメラ８３０の筐体８３１は、電極を有するマウントを有し、ファインダー８４０のほか、ストロボ装置等を接続することができる。
ファインダー８４０は、筐体８４１、表示部８４２、ボタン８４３等を有する。
筐体８４１は、カメラ８３０のマウントと係合するマウントを有しており、ファインダー８４０をカメラ８３０に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８３０から受信した映像等を表示部８４２に表示させることができる。
ボタン８４３は、電源ボタンとしての機能を有する。ボタン８４３により、表示部８４２の表示のオン・オフを切り替えることができる。
カメラ８３０の表示部８３２、及びファインダー８４０の表示部８４２に、本発明の一態様に係る半導体装置を適用できる。
なお、図３４Ｃでは、カメラ８３０とファインダー８４０とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８３０の筐体８３１に、本発明の一態様に係る半導体装置を備えるファインダーが内蔵されていてもよい。
図３４Ｄに示す情報端末８５０は、筐体８５１、表示部８５２、マイク８５７、スピーカ部８５４、カメラ８５３、および操作スイッチ８５５などを有する。表示部８５２に、本発明の一態様に係る半導体装置を適用できる。また、表示部８５２は、タッチパネルとしての機能を有する。また、情報端末８５０は、筐体８５１の内側にアンテナ、バッテリなどを備える。情報端末８５０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
図３４Ｅに腕時計型の情報端末の一例を示す。情報端末８６０は、筐体８６１、表示部８６２、バンド８６３、バックル８６４、操作スイッチ８６５、入出力端子８６６などを備える。また、情報端末８６０は、筐体８６１の内側にアンテナおよびバッテリなどを備える。情報端末８６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
また、表示部８６２はタッチセンサを備え、指またはスタイラスなどで画面に触れることで操作できる。例えば、表示部８６２に表示されたアイコン８６７に触れることで、アプリケーションを起動できる。操作スイッチ８６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末８６０に組み込まれたオペレーティングシステムにより、操作スイッチ８６５の機能を設定することもできる。
また、情報端末８６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末８６０は入出力端子８６６を備え、入出力端子８６６を介して他の情報端末とデータの送受信を行うことができる。また入出力端子８６６を介して充電を行うこともできる。なお、充電動作は入出力端子８６６を介さずに無線給電により行ってもよい。
本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
１０：層、１１：記憶部、１２：メモリセル、１５：メモリセル群、１９：端子部、２０：層、２１：ＣＰＵ、２２：ＧＰＵ、２３：表示部駆動回路、２４：記憶部駆動回路、２５：超解像回路、２６：センサ回路、２７：通信回路、２８：入出力回路、２９：端子部、３０：層、３１：表示部、３２：メモリチップ、３５：副画面、３８：ワイヤ、３９：端子部、４０：封止基板、４２：切り欠き部、５１：画素回路、５３：容量、５５：導電体、６０：層、６１：発光素子、７１：制御回路、７２：タイミングコントローラ、７３：シリアルパラレル変換回路、７４：ラッチ回路、７５：ＤＡＣ、７６：増幅回路、９０：機能回路

Claims (20)

  1. 　第１層と、前記第１層上の第２層と、前記第２層上の第３層と、を備え、
    　前記第１層は、第１トランジスタを含む機能回路を備え、
    　前記第２層は、第２トランジスタを含む複数の画素回路を備え、
    　前記第３層は複数の発光素子を備え、
    　前記複数の画素回路の一は、前記複数の発光素子の一と電気的に接続され、
    　前記機能回路は、前記画素回路の動作を制御する機能を備え、
    　前記画素回路は、前記発光素子の発光輝度を制御する機能を備える半導体装置。
  2. 　請求項１において、
    　前記第１トランジスタはＳｉトランジスタであり、
    　前記第２トランジスタはＳｉトランジスタである半導体装置。
  3. 　請求項２において、
    　前記第１層と前記第２層は、Ｃｕ−Ｃｕ結合で接続する領域を備える半導体装置。
  4. 　請求項１において、
    　前記第１トランジスタはＳｉトランジスタであり、
    　前記第２トランジスタはＯＳトランジスタである半導体装置。
  5. 　請求項１乃至請求項４のいずれか一項において、
    　前記機能回路は、ＣＰＵ、ＧＰＵ、超解像回路、センサ回路、通信回路、または入出力回路のうち、少なくとも１つを備える半導体装置。
  6. 　請求項１乃至請求項５のいずれか一項において、
    　前記発光素子は有機ＥＬ素子である半導体装置。
  7. 　請求項６において、
    　前記発光素子はタンデム構造を備える半導体装置。
  8. 　請求項１乃至請求項７のいずれか一項において、
    　前記複数の画素回路と前記複数の発光素子を含む領域において、
    　前記領域の対角サイズが０．５インチ以上２．０インチ以下である半導体装置。
  9. 　第１層と、前記第１層上の第２層と、前記第２層上の第１部材と、を備え、
    　前記第１層は機能回路を備え、
    　前記第２層は、複数の画素を含む表示部と、複数の記憶部と、を備え、
    　前記複数の画素のそれぞれは、画素回路と、前記画素回路上の発光素子と、を備え、
    　前記複数の記憶部は、前記表示部の外周の少なくとも一部に沿って配置され、
    　前記表示部と前記複数の記憶部は、前記第１部材に覆われている半導体装置。
  10. 　請求項９において、
    　前記記憶部は封止領域に配置されている半導体装置。
  11. 　請求項９または請求項１０において、
    　前記表示部の対角サイズが０．５インチ以上２．０インチ以下である半導体装置。
  12. 　請求項９乃至請求項１１のいずれか一項において、
    　前記記憶部はＤＲＡＭを含む半導体装置。
  13. 　請求項９乃至請求項１２のいずれか一項において、
    　前記発光素子は有機ＥＬ素子である半導体装置。
  14. 　請求項９乃至請求項１３のいずれか一項において、
    　前記発光素子はタンデム構造を備える半導体装置。
  15. 　請求項９乃至請求項１４のいずれか一項において、
    　前記第１部材は透光性を備える半導体装置。
  16. 　第１層と、前記第１層上の第２層と、前記第２層上の第３層と、を備え、
    　前記第１層は複数のメモリセルを含む記憶部を備え、
    　前記第２層は機能回路を備え、
    　前記第３層は複数の画素を含む表示部を備え、
    　前記機能回路は、記憶部駆動回路と、表示部駆動回路と、を備え、
    　前記複数の画素のそれぞれは、画素回路と、前記画素回路上の発光素子と、を備える半導体装置。
  17. 　請求項１６において、
    　前記メモリセルは第１トランジスタを備え、
    　前記機能回路は第２トランジスタを備え、
    　前記画素回路は第３トランジスタを備え、
    　前記第１トランジスタが含む第１半導体層の組成と、
    　前記第２トランジスタが含む第２半導体層の組成は、
    　前記第３トランジスタが含む第３半導体層の組成と異なる半導体装置。
  18. 　請求項１６または請求項１７において、
    　前記記憶部はＤＲＡＭを含む半導体装置。
  19. 　請求項１６乃至請求項１８のいずれか一項において、
    　前記発光素子は有機ＥＬ素子である半導体装置。
  20. 　請求項１９において、
    　前記発光素子はタンデム構造を備える半導体装置。
PCT/IB2022/050612 2021-02-05 2022-01-25 半導体装置 WO2022167893A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202280011470.0A CN116802717A (zh) 2021-02-05 2022-01-25 半导体装置
JP2022579157A JPWO2022167893A1 (ja) 2021-02-05 2022-01-25
KR1020237028347A KR20230137946A (ko) 2021-02-05 2022-01-25 반도체 장치

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2021-017187 2021-02-05
JP2021017187 2021-02-05
JP2021024487 2021-02-18
JP2021-024487 2021-02-18
JP2021025502 2021-02-19
JP2021-025502 2021-02-19

Publications (1)

Publication Number Publication Date
WO2022167893A1 true WO2022167893A1 (ja) 2022-08-11

Family

ID=82740946

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2022/050612 WO2022167893A1 (ja) 2021-02-05 2022-01-25 半導体装置

Country Status (4)

Country Link
JP (1) JPWO2022167893A1 (ja)
KR (1) KR20230137946A (ja)
TW (1) TW202232797A (ja)
WO (1) WO2022167893A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353811A (ja) * 1999-04-07 2000-12-19 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JP2002175056A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd 液晶表示装置
JP2018195747A (ja) * 2017-05-19 2018-12-06 株式会社ジャパンディスプレイ 半導体装置及び表示装置
WO2020039291A1 (ja) * 2018-08-21 2020-02-27 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2020101829A (ja) * 2016-03-23 2020-07-02 株式会社ジャパンディスプレイ 表示装置基板
US20210005693A1 (en) * 2019-07-04 2021-01-07 Lg Display Co., Ltd. Display apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG118118A1 (en) 2001-02-22 2006-01-27 Semiconductor Energy Lab Organic light emitting device and display using the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353811A (ja) * 1999-04-07 2000-12-19 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JP2002175056A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd 液晶表示装置
JP2020101829A (ja) * 2016-03-23 2020-07-02 株式会社ジャパンディスプレイ 表示装置基板
JP2018195747A (ja) * 2017-05-19 2018-12-06 株式会社ジャパンディスプレイ 半導体装置及び表示装置
WO2020039291A1 (ja) * 2018-08-21 2020-02-27 株式会社半導体エネルギー研究所 表示装置および電子機器
US20210005693A1 (en) * 2019-07-04 2021-01-07 Lg Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
JPWO2022167893A1 (ja) 2022-08-11
TW202232797A (zh) 2022-08-16
KR20230137946A (ko) 2023-10-05

Similar Documents

Publication Publication Date Title
US20230335605A1 (en) Semiconductor device
US20230197004A1 (en) Display apparatus and electronic device
WO2022118151A1 (ja) 表示システム、及び電子機器
WO2022123383A1 (ja) 表示装置の作製方法
WO2022167893A1 (ja) 半導体装置
KR20230131200A (ko) 표시 장치
WO2022200905A1 (ja) 半導体装置および電子機器
WO2022249001A1 (ja) 半導体装置、表示装置、及び電子機器
WO2022200937A1 (ja) 表示装置、及び電子機器
CN116802717A (zh) 半导体装置
WO2023037203A1 (ja) 半導体装置
WO2022248963A1 (ja) 半導体装置
WO2023275676A1 (ja) 半導体装置、および半導体装置の駆動方法
WO2022172124A1 (ja) 表示装置、電子機器
WO2022162490A1 (ja) 表示装置、及び電子機器
WO2022118141A1 (ja) 表示装置、および表示補正システム
US20240161695A1 (en) Display apparatus and electronic device
WO2023073479A1 (ja) 表示装置、及び電子機器
WO2023002291A1 (ja) 半導体装置
WO2022167883A1 (ja) 表示装置の作製方法
WO2022153144A1 (ja) 発光素子、表示装置、および電子機器
WO2022167890A1 (ja) 電子装置
WO2022153146A1 (ja) 表示装置および電子機器
WO2022162497A1 (ja) 半導体装置および電子機器
WO2022123387A1 (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22749313

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022579157

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18274036

Country of ref document: US

Ref document number: 202280011470.0

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 20237028347

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22749313

Country of ref document: EP

Kind code of ref document: A1