WO2023275676A1 - 半導体装置、および半導体装置の駆動方法 - Google Patents

半導体装置、および半導体装置の駆動方法 Download PDF

Info

Publication number
WO2023275676A1
WO2023275676A1 PCT/IB2022/055813 IB2022055813W WO2023275676A1 WO 2023275676 A1 WO2023275676 A1 WO 2023275676A1 IB 2022055813 W IB2022055813 W IB 2022055813W WO 2023275676 A1 WO2023275676 A1 WO 2023275676A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
potential
layer
gate
switch
Prior art date
Application number
PCT/IB2022/055813
Other languages
English (en)
French (fr)
Inventor
岡本佑樹
大貫達也
小林英智
上妻宗広
松嵜隆徳
川島進
岡崎豊
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2023531129A priority Critical patent/JPWO2023275676A1/ja
Priority to KR1020247002327A priority patent/KR20240027016A/ko
Priority to CN202280043744.4A priority patent/CN117529770A/zh
Publication of WO2023275676A1 publication Critical patent/WO2023275676A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Definitions

  • One embodiment of the present invention relates to a semiconductor device and a driving method of the semiconductor device.
  • one embodiment of the present invention is not limited to the above technical field.
  • Technical fields of one embodiment of the present invention disclosed in this specification and the like include semiconductor devices, display devices, light-emitting devices, power storage devices, memory devices, electronic devices, lighting devices, input devices, input/output devices, and driving methods thereof. , or their manufacturing methods, can be mentioned as an example.
  • a semiconductor device is a device that utilizes semiconductor characteristics, and refers to, for example, a circuit including a semiconductor element (eg, a transistor, a diode, a photodiode, or the like) or a device having the same circuit. It also refers to all devices that can function by utilizing semiconductor characteristics. For example, an integrated circuit, a chip with an integrated circuit, or an electronic component containing a chip in a package is an example of a semiconductor device. Further, for example, a storage device, a display device, a light-emitting device, a lighting device, an electronic device, or the like itself may be a semiconductor device and include a semiconductor device.
  • a semiconductor element eg, a transistor, a diode, a photodiode, or the like
  • the display device is desired to have high definition and high color reproducibility in order to enhance the sense of reality and immersion.
  • Examples of applicable display devices include liquid crystal display devices, organic EL (Electro Luminescence) elements, light emitting devices including light emitting elements such as LEDs (Light Emitting Diodes), and the like.
  • organic EL Electro Luminescence
  • LEDs Light Emitting Diodes
  • the basic structure of an organic EL device is to sandwich a layer containing a light-emitting organic compound between a pair of electrodes. By applying a voltage to this device, light can be obtained from the light-emitting organic compound.
  • a display device to which such an organic EL element is applied does not require a backlight, which is required in, for example, a liquid crystal display device.
  • a display device suitable for displaying fast-moving images can be realized.
  • Patent Document 1 describes an example of a display device using an organic EL element.
  • Japanese Patent Application Laid-Open No. 2002-200001 discloses a circuit configuration that corrects variations in threshold voltage of transistors for each pixel in a pixel circuit that controls the light emission luminance of an organic EL element to improve the display quality of a display device.
  • a high voltage may be required to drive the organic EL element.
  • the current flowing through the organic EL element is controlled by, for example, a drive transistor. Since the driving transistor is provided for each pixel, if the threshold voltage of each driving transistor varies, the display quality of the display device including the organic EL element may deteriorate.
  • a correction period for correcting variation in threshold voltage of each transistor included in each pixel is provided during the driving period of the display device. mentioned.
  • One embodiment of the present invention includes first and second transistors, first to fifth switches, first to third capacitors, and a display element; the first transistor includes a back gate; A gate of the transistor is electrically connected to the first switch, a second switch and a first capacitor are provided between the gate of the first transistor and the source of the first transistor, and the back gate of the first transistor is: a second capacitor electrically connected to the third switch and provided between the back gate of the first transistor and the source of the first transistor, the source of the first transistor being connected to the drain of the fourth switch and the second transistor; electrically connected, the gate of the second transistor electrically connected to the fifth switch, comprising a third capacitor between the gate of the second transistor and the source of the second transistor, and the source of the second transistor is a semiconductor device electrically connected to a display element.
  • the first switch has a function of making a conductive state or a non-conductive state between the first wiring and the gate of the first transistor, and the second switch includes the gate of the first transistor,
  • the third switch has a function of making a conductive state or a non-conductive state between the source of the first transistor, and the third switch has a function of making a conductive state or a non-conductive state between the second wiring and the back gate of the first transistor.
  • the fourth switch has a function of making the third wiring and the source of the first transistor conductive or non-conductive
  • the fifth switch has the function of connecting the fourth wiring and the gate of the second transistor. It may be provided with a function to make between the conductive state or the non-conductive state.
  • each of the first to fifth switches may be a transistor.
  • At least one of the first transistor and the second transistor is preferably a transistor containing a metal oxide in a semiconductor layer in which a channel is formed.
  • the metal oxide preferably contains at least one of indium and zinc.
  • the display element may be, for example, a tandem organic EL element.
  • One embodiment of the present invention includes first and second transistors, first to fifth switches, first to third capacitors, and a display element; the first transistor includes a back gate; A gate of the transistor is electrically connected to the first switch, a second switch and a first capacitor are provided between the gate of the first transistor and the source of the first transistor, and the back gate of the first transistor is: a second capacitor electrically connected to the third switch and provided between the back gate of the first transistor and the source of the first transistor, the source of the first transistor being connected to the drain of the fourth switch and the second transistor; electrically connected, the gate of the second transistor electrically connected to the fifth switch, comprising a third capacitor between the gate of the second transistor and the source of the second transistor, and the source of the second transistor is a method of driving a semiconductor device electrically connected to a display element, comprising first to fourth processes, wherein the first process applies a first potential to a first transistor via a fourth switch; and to the gate of the first transistor through a second switch, a second potential higher than the first
  • a potential that renders the two transistors conductive is supplied to the gate of the second transistor via a fifth switch, and a fourth process supplies a potential that renders the second transistor non-conductive via the fifth switch to the second transistor.
  • the first process is started after the fourth process is started, the third process is started after the fourth process is finished, the first process is finished before the third process is started, and the first process is supplied to the gate of the transistor. and starting a fourth process after finishing the second process and after finishing the third process.
  • the first switch has a function of making a conductive state or a non-conductive state between the first wiring and the gate of the first transistor, and the second switch includes the gate of the first transistor,
  • the third switch has a function of making a conductive state or a non-conductive state between the source of the first transistor, and the third switch has a function of making a conductive state or a non-conductive state between the second wiring and the back gate of the first transistor.
  • the fourth switch has a function of making the third wiring and the source of the first transistor conductive or non-conductive
  • the fifth switch has the function of connecting the fourth wiring and the gate of the second transistor. It may be provided with a function to make between the conductive state or the non-conductive state.
  • each of the first to fifth switches may be a transistor.
  • At least one of the first transistor and the second transistor is preferably a transistor containing a metal oxide in a semiconductor layer in which a channel is formed.
  • the metal oxide preferably contains at least one of indium and zinc.
  • the display element may be, for example, a tandem organic EL element.
  • One embodiment of the present invention is a method for driving a semiconductor device that includes a transistor, a switch, and a signal line, and a source of the transistor is electrically connected to one terminal of the switch, comprising: a fourth process, a first process for applying a first potential to the source of the transistor and a gate of the transistor; a second process for applying the first potential to the source of the transistor; The potential of the line is applied to the gate of the transistor, the third process renders the switch conductive, the fourth process renders the switch non-conductive, and after starting the fourth process, the potential of the signal line and the first If the potential of the signal line and the first potential are the same, the first process is started, and before the third process is started, the first process is terminated and the first process is completed.
  • the second process After the completion of the fourth process, the second process is started. If the potential of the signal line is not the same as the first potential, the second process is started.
  • a method of driving a semiconductor device in which a process is started, and a fourth process is started after the second process is completed and after the third process is completed.
  • One embodiment of the present invention is a method for driving a semiconductor device that includes a transistor, a switch, and a signal line, and a source of the transistor is electrically connected to one terminal of the switch, comprising: a fourth process, wherein the first process supplies a first potential to the source of the transistor and the gate of the transistor; the signal line is supplied with the same potential as the first potential; and the second process comprises , the first potential is supplied to the source of the transistor, the potential of the signal line is supplied to the gate of the transistor, the third process turns on the switch, the fourth process turns off the switch, and the third process turns on the switch.
  • the driving method of the semiconductor device starts the 3rd process, and starts the 4th process after the 2nd process and the 3rd process are finished.
  • One embodiment of the present invention is a method for driving a semiconductor device that includes a transistor, a switch, and a signal line, and a source of the transistor is electrically connected to one terminal of the switch, comprising: a fourth process, the first process supplying a first potential to the source of the transistor and the gate of the transistor, leaving the signal line in a floating state; and the second process supplying the first potential to the
  • the source of the transistor is supplied, the potential of the signal line is supplied to the gate of the transistor, the third process turns on the switch, the fourth process turns off the switch, and after the start of the fourth process, starting the first process, ending the first process before starting the third process, starting the second process after finishing the first process, starting the third process after finishing the fourth process,
  • the driving method of the semiconductor device starts the fourth process after the second process is completed and after the third process is completed.
  • One embodiment of the present invention can provide a miniaturized semiconductor device or display device. Alternatively, one embodiment of the present invention can provide a semiconductor device or a display device with improved display quality. Alternatively, one embodiment of the present invention can provide a semiconductor device or a display device with high color reproducibility. Alternatively, one embodiment of the present invention can provide a high-definition semiconductor device or display device. Alternatively, one embodiment of the present invention can provide a highly reliable semiconductor device or display device. Alternatively, one embodiment of the present invention can provide a semiconductor device or a display device with reduced power consumption. Alternatively, one embodiment of the present invention can provide a novel semiconductor device or display device.
  • FIG. 1 is a diagram for explaining a semiconductor device.
  • FIG. 2 is a diagram for explaining a semiconductor device.
  • FIG. 3 is a diagram for explaining a semiconductor device.
  • FIG. 4 is a diagram for explaining a semiconductor device.
  • FIG. 5 is a diagram for explaining a semiconductor device.
  • 6A to 6C are diagrams showing circuit symbols of transistors.
  • FIG. 7 is a timing chart for explaining an operation example of the semiconductor device.
  • FIG. 8 is a diagram for explaining an operation example of the semiconductor device.
  • FIG. 9 is a diagram for explaining an operation example of the semiconductor device.
  • FIG. 10 is a diagram for explaining an operation example of the semiconductor device.
  • FIG. 11 is a diagram for explaining an operation example of the semiconductor device.
  • FIG. 12 is a diagram for explaining an operation example of the semiconductor device.
  • FIG. 1 is a diagram for explaining a semiconductor device.
  • FIG. 2 is a diagram for explaining a semiconductor device.
  • FIG. 3 is a diagram for explaining
  • FIG. 13 is a diagram for explaining an operation example of the semiconductor device.
  • FIG. 14 is a timing chart for explaining the driving method of the semiconductor device.
  • FIG. 15 is a timing chart for explaining the driving method of the semiconductor device.
  • FIG. 16 is a diagram for explaining a semiconductor device.
  • FIG. 17 is a timing chart for explaining the operation of the semiconductor device.
  • FIG. 18 is a diagram for explaining the operation of the semiconductor device.
  • 19A and 19B are diagrams for explaining the operation of the semiconductor device.
  • FIG. FIG. 20 is a diagram for explaining the operation of the semiconductor device.
  • FIG. 21 is a diagram for explaining the operation of the semiconductor device.
  • FIG. 22 is a diagram for explaining the operation of the semiconductor device.
  • 23A and 23B are diagrams for explaining the operation of the semiconductor device.
  • FIG. 24 is a timing chart for explaining the driving method of the semiconductor device.
  • FIG. 25 is a timing chart for explaining the driving method of the semiconductor device.
  • FIG. 26 is a flowchart for explaining a method of driving a semiconductor device.
  • FIG. 27A is a diagram illustrating a display device; 27B to 27H are diagrams illustrating configuration examples of pixels.
  • 28A to 28D are diagrams showing configuration examples of light-emitting elements.
  • 29A to 29D are diagrams showing configuration examples of light-emitting elements.
  • 30A to 30D are diagrams showing configuration examples of light-emitting elements.
  • 31A and 31B are diagrams showing configuration examples of light-emitting elements.
  • 32A and 32B are perspective views of the display device.
  • FIG. 33 is a cross-sectional view showing an example of a display device.
  • FIG. 34 is a cross-sectional view showing an example of a display device.
  • FIG. 35 is a cross-sectional view showing an example of a display device.
  • FIG. 36 is a cross-sectional view showing an example of a display device.
  • FIG. 37A is a top view showing a configuration example of a transistor.
  • 37B and 37C are cross-sectional views showing configuration examples of transistors.
  • FIG. 38A is a diagram explaining the classification of crystal structures.
  • FIG. 38B is a diagram explaining the XRD spectrum of the CAAC-IGZO film.
  • FIG. 38C is a diagram illustrating an ultrafine electron diffraction pattern of a CAAC-IGZO film.
  • 39A to 39F are diagrams illustrating examples of electronic devices.
  • 40A to 40F are diagrams illustrating examples of electronic devices.
  • 41A and 41B are diagrams illustrating an example of an electronic device.
  • FIG. 42 is a diagram illustrating an example of an electronic device;
  • FIG. 43 is a diagram showing a process flow of a transistor.
  • FIG. 44 is a perspective schematic view of a transistor.
  • 45A to 45D are STEM images of the transistor and its surroundings.
  • FIG. 46 is a diagram showing evaluation results of Id-Vg characteristics of transistors.
  • FIG. 47 is a diagram showing evaluation results of Vth variations of transistors.
  • 48A and 48B are diagrams showing evaluation results of Id-Vd characteristics of transistors.
  • FIG. 49 is a diagram showing evaluation results of the Vd breakdown voltage of transistors.
  • FIG. 50 is a diagram showing a method for evaluating off-state current of a transistor.
  • FIG. 51 is a diagram showing evaluation results of off-state currents of transistors.
  • FIG. 52 is a diagram showing evaluation results of display devices.
  • FIG. 53 is a diagram showing evaluation results of display devices.
  • 54A and 54B are diagrams showing evaluation results of chromaticity of display devices.
  • connection relationships other than those shown in the drawings or the text are not limited to the predetermined connection relationships, such as the connection relationships shown in the drawings or the text, but are also disclosed in the drawings or the text.
  • X and Y are assumed to be objects (eg, devices, elements, circuits, wiring, electrodes, terminals, conductive films, layers, etc.).
  • X and Y are electrically connected is an element that enables electrical connection between X and Y (for example, switch, transistor, capacitive element, inductor, resistive element, diode, display devices, light emitting devices, or loads) can be connected between X and Y.
  • an element that enables electrical connection between X and Y for example, switch, transistor, capacitive element, inductor, resistive element, diode, display devices, light emitting devices, or loads
  • a circuit eg, logic circuit (eg, inverter, NAND circuit, NOR circuit, etc.) that enables functional connection between X and Y).
  • a signal conversion circuit for example, a digital-to-analog conversion circuit, an analog-to-digital conversion circuit, or a gamma correction circuit
  • a potential level conversion circuit for example, a power supply circuit (for example, a booster circuit, a step-down circuit, etc.), or a signal potential level level shifter circuit, etc.
  • voltage source current source
  • switching circuit for example, a booster circuit, a step-down circuit, etc.
  • amplifier circuit for example, a circuit that can increase the signal amplitude or current amount, operational amplifier, differential amplifier circuit, source follower circuit, buffer circuit, etc.
  • signal generator circuit storage circuit, or control circuit
  • X and Y are electrically connected, it means that X and Y are electrically connected (that is, another element or another circuit is interposed), and the case where X and Y are directly connected (that is, the case where X and Y are connected without another element or another circuit between them). (if any).
  • X and Y the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor are electrically connected to each other, and X, the source of the transistor (or the 1 terminal, etc.), the drain of the transistor (or the second terminal, etc.), and are electrically connected in the order of Y.”
  • the source (or first terminal, etc.) of the transistor is electrically connected to X
  • the drain (or second terminal, etc.) of the transistor is electrically connected to Y
  • X the source of the transistor (or the first terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are electrically connected in that order.
  • X is electrically connected to Y through the source (or first terminal, etc.) and drain (or second terminal, etc.) of the transistor
  • X is the source (or first terminal, etc.) of the transistor; terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are provided in this connection order.
  • the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor can be distinguished by defining the order of connection in the circuit configuration.
  • the technical scope can be determined.
  • these expression methods are examples, and are not limited to these expression methods.
  • X and Y are assumed to be objects (eg, devices, elements, circuits, wiring, electrodes, terminals, conductive films, layers, etc.).
  • circuit diagram shows independent components electrically connected to each other, if one component has the functions of multiple components.
  • one component has the functions of multiple components
  • the term "electrically connected" in this specification and the like includes such a case where one conductive film functions as a plurality of constituent elements.
  • the term “capacitance element” refers to, for example, a circuit element having a capacitance value higher than 0 F, a wiring region having a capacitance value higher than 0 F, a parasitic capacitance, or It can be a gate capacitance of a transistor or the like. Therefore, in this specification and the like, the term “capacitor” is not limited to a circuit element including a pair of electrodes and a dielectric material included between the electrodes.
  • the “capacitive element” includes, for example, parasitic capacitance generated between wirings, or gate capacitance generated between one of the source or drain of a transistor and the gate.
  • capacitor element terms such as “capacitance element”, “parasitic capacitance”, or “gate capacitance” can be replaced with terms such as “capacitance”.
  • capacitor shall be interchangeable with terms such as, for example, “capacitance element”, “parasitic capacitance”, or “gate capacitance”.
  • a pair of electrodes in the “capacitance” can be replaced with, for example, a "pair of conductors", a “pair of conductive regions", or a “pair of regions”.
  • the value of the capacitance can be, for example, 0.05 fF or more and 10 pF or less. Also, for example, it may be 1 pF or more and 10 ⁇ F or less.
  • a transistor has three terminals called a gate, a source, and a drain.
  • the gate is the control terminal that controls the amount of current that flows between the source and drain.
  • the two terminals functioning as source or drain are the input and output terminals of the transistor.
  • One of the two input/output terminals functions as a source and the other as a drain, depending on the conductivity type (n-channel type or p-channel type) of the transistor and the level of potentials applied to the three terminals of the transistor. Therefore, in this specification and the like, the terms “source” and “drain” can be used interchangeably.
  • a transistor may have a back gate in addition to the above three terminals depending on its structure.
  • one of the gate and back gate of the transistor may be referred to as a first gate
  • the other of the gate and back gate of the transistor may be referred to as a second gate.
  • the terms "gate” and "backgate” may be used interchangeably for the same transistor.
  • each gate may be referred to as, for example, a first gate, a second gate, or a third gate in this specification and the like.
  • node is used for example, depending on the circuit configuration or device structure, for example, “terminal”, “wiring”, “electrode”, “conductive layer”, “conductor”, Alternatively, it can be rephrased as an “impurity region” or the like. Also, for example, a “terminal” or “wiring” can be rephrased as a “node”.
  • the ordinal numbers “first”, “second”, and “third” are added to avoid confusion of constituent elements. Therefore, the number of components is not limited. Also, the order of the components is not limited. For example, a component referred to as “first” in one of the embodiments such as this specification is a component referred to as “second” in other embodiments or claims. It is also possible. Further, for example, a component referred to as “first” in one embodiment of this specification may be omitted in another embodiment or claims.
  • electrode B on insulating layer A does not necessarily mean that electrode B is formed on insulating layer A in direct contact, and another component is provided between insulating layer A and electrode B. Do not exclude what is included.
  • Electrode B overlapping insulating layer A is not limited to the state in which electrode B is formed on insulating layer A.
  • the expression “electrode B overlapping the insulating layer A” means, for example, a state in which the electrode B is formed under the insulating layer A, or a state in which the electrode B is formed on the right side (or left side) of the insulating layer A. , etc. are not excluded.
  • the term “adjacent” or “adjacent” does not limit that components are in direct contact with each other.
  • the expression "electrode B adjacent to insulating layer A” does not necessarily mean that insulating layer A and electrode B are formed in direct contact, and other components are provided between insulating layer A and electrode B. Do not exclude what is included.
  • terms such as “film” and “layer” may be interchanged depending on the situation.
  • the term “conductive layer” may be changed to the term “conductive film.”
  • the term “insulating film” may be changed to the term “insulating layer.”
  • terms such as “film” or “layer” may not be used and may be replaced with other terms depending on the situation.
  • the term “conductive layer” or “conductive film” may be changed to the term “conductor.”
  • the term “conductor” may be changed to the term “conductive layer” or “conductive film”.
  • the term “insulating layer” or “insulating film” may be changed to the term “insulator.”
  • the term “insulator” may be changed to the term "insulating layer” or “insulating film”.
  • Electrode may be used as part of a “wiring” and vice versa.
  • the term “electrode” or “wiring” includes, for example, the case where a plurality of “electrodes” or “wiring” are integrally formed.
  • a “terminal” may be used as part of a “wiring” or an “electrode” and vice versa.
  • the term “terminal” includes, for example, a case in which a plurality of "electrodes", “wirings”, or “terminals” are integrally formed.
  • an “electrode” can be part of a “wiring” or a “terminal”.
  • a “terminal” can be part of a “wiring” or an “electrode”.
  • terms such as “electrode”, “wiring”, or “terminal” may be replaced with terms such as “region”.
  • terms such as “wiring”, “signal line”, and “power line” may be interchanged depending on the situation.
  • the term “wiring” may be changed to the term “signal line.”
  • the term “wiring” may be changed to a term such as “power supply line”.
  • terms such as “signal line” or “power line” may be changed to the term “wiring”.
  • a term such as “power line” may be changed to a term such as “signal line”.
  • a term such as “signal line” may be changed to a term such as “power line”.
  • the term “potential” applied to the wiring may be changed to, for example, the term “signal” depending on the situation. And vice versa, for example, terms such as “signal” may be changed to the term “potential”.
  • a “switch” has a plurality of terminals and has a function of switching (selecting) conduction or non-conduction between the terminals.
  • a switch is said to be “conducting” or “on” if it has two terminals and there is electrical continuity between the two terminals.
  • the switch is said to be “non-conducting” or “off”. Note that switching to one of the conducting state and the non-conducting state or maintaining one of the conducting state and the non-conducting state of the switch is sometimes referred to as "controlling the conducting state.”
  • a switch has a function of controlling whether or not to allow current to flow.
  • a switch is one that has a function of selecting and switching a path through which current flows.
  • the switch for example, an electrical switch or a mechanical switch can be used.
  • the switch is not limited to a specific one as long as it can control current.
  • switches include transistors (eg, bipolar transistors, MOS transistors, etc.), diodes (eg, PN diodes, PIN diodes, Schottky diodes, MIM (Metal Insulator Metal) diodes, MIS (Metal Insulator Semiconductor) diodes, , or diode-connected transistors), or a logic circuit combining these.
  • transistors eg, bipolar transistors, MOS transistors, etc.
  • diodes eg, PN diodes, PIN diodes, Schottky diodes, MIM (Metal Insulator Metal) diodes, MIS (Metal Insulator Semiconductor) diodes, , or diode-connected transistors
  • MIM Metal Insulator Metal
  • MIS Metal Insulator Semiconductor
  • a “non-conducting state” or an “off state” of a transistor means a state in which a source electrode and a drain electrode of the transistor can be considered to be electrically cut off. Note that the polarity (conductivity type) of the transistor is not particularly limited when the transistor is operated as a simple switch.
  • a mechanical switch is a switch using MEMS (Micro Electro Mechanical Systems) technology.
  • the switch has an electrode that can be moved mechanically, and selects a conducting state or a non-conducting state by moving the electrode.
  • parallel means a state in which two straight lines are arranged at an angle of ⁇ 10° or more and 10° or less. Therefore, the case of ⁇ 5° or more and 5° or less is also included.
  • substantially parallel or “substantially parallel” refers to a state in which two straight lines are arranged at an angle of -30° or more and 30° or less.
  • Perfect means that two straight lines are arranged at an angle of 80° or more and 100° or less. Therefore, the case of 85° or more and 95° or less is also included.
  • arrows indicating the X direction, the Y direction, and the Z direction may be attached in the drawings and the like according to this specification.
  • the “X direction” is the direction along the X axis, and the forward direction and the reverse direction may not be distinguished unless explicitly stated.
  • the X direction, the Y direction, and the Z direction are directions that cross each other. More specifically, the X-direction, Y-direction, and Z-direction are directions orthogonal to each other.
  • first direction or “first direction”
  • second direction or a “second direction”
  • third direction or “third direction”.
  • the code is, for example, "A”, “b”, “_1", “[n]", Alternatively, an identification code such as "[m, n]" may be added.
  • a semiconductor device 100A according to one embodiment of the present invention will be described.
  • the semiconductor device 100A according to one embodiment of the present invention can be used, for example, for a pixel of a display device.
  • FIG. 1 is a circuit configuration example of a semiconductor device 100A.
  • the semiconductor device 100A includes a pixel circuit 51A and a light emitting element 61.
  • the pixel circuit 51A includes transistors M1 to M7 and capacitors C1 to C3.
  • the transistors M1 to M7 are enhancement type (normally-off type) n-channel field effect transistors unless otherwise specified. Therefore, the threshold voltage (also referred to as “Vth”) of each of the transistors M1 to M7 is higher than 0V.
  • the threshold voltages of the transistors M1 to M7 may be different.
  • the threshold voltage of transistor M2 may be referred to as Vth2.
  • the threshold voltage of the transistor M5 is sometimes referred to as Vth5.
  • the threshold voltage of the transistor M7 is sometimes referred to as Vth7.
  • a gate of the transistor M1 is electrically connected to the wiring GLa.
  • One of the source and drain of the transistor M1 is electrically connected to the wiring DL.
  • the other of the source or drain of transistor M1 is electrically connected to the gate of transistor M2.
  • the transistor M1 has a function of making the line between the gate of the transistor M2 and the wiring DL conductive or non-conductive.
  • a gate of the transistor M2 is electrically connected to one terminal of the capacitor C1.
  • One of the source and drain of the transistor M2 is electrically connected to the wiring 101.
  • FIG. The other of the source and drain of transistor M2 is electrically connected to the other terminal of capacitor C1.
  • the transistor M2 has a back gate.
  • a back gate of the transistor M2 is electrically connected to one terminal of the capacitor C2.
  • the other terminal of capacitor C2 is electrically connected to the other of the source and drain of transistor M2.
  • a gate of the transistor M3 is electrically connected to the wiring GLb.
  • One of the source and drain of the transistor M3 is electrically connected to one terminal of the capacitor C1.
  • the other of the source and drain of transistor M3 is electrically connected to the other terminal of capacitor C1.
  • the transistor M3 has a function of making conductive or non-conductive between the gate of the transistor M2 and the other of the source or drain of the transistor M2.
  • a gate of the transistor M4 is electrically connected to the wiring GLb.
  • One of the source and the drain of transistor M4 is electrically connected to wiring 102 .
  • the other of the source and drain of transistor M4 is electrically connected to one terminal of capacitor C2.
  • the transistor M4 has a function of making the connection between the wiring 102 and one terminal of the capacitor C2 conductive or non-conductive.
  • a gate of the transistor M5 is electrically connected to one terminal of the capacitor C3.
  • One of the source and the drain of the transistor M5 is electrically connected to the other of the source and the drain of the transistor M2.
  • the other of the source and drain of the transistor M5 is electrically connected to the other terminal of the capacitor C3 and one terminal of the light emitting element 61 (eg, anode terminal).
  • the other terminal (for example, cathode terminal) of the light emitting element 61 is electrically connected to the wiring 104 .
  • a gate of the transistor M6 is electrically connected to the wiring GLd.
  • One of the source and the drain of the transistor M6 is electrically connected to the other of the source and the drain of the transistor M2.
  • the other of the source and the drain of transistor M6 is electrically connected to wiring 103 .
  • the transistor M6 has a function of making the other of the source or the drain of the transistor M2 and the wiring 103 conductive or non-conductive.
  • a gate of the transistor M7 is electrically connected to the wiring GLd.
  • One of the source and the drain of transistor M7 is electrically connected to wiring GLc.
  • the other of the source and drain of transistor M7 is electrically connected to the gate of transistor M5.
  • the transistor M7 has a function of making the line between the gate of the transistor M5 and the wiring GLc conductive or non-conductive.
  • a region where one of the drains is electrically connected to each other is also referred to as a node ND1.
  • a region where one terminal of the capacitor C2, the back gate of the transistor M2, and the other of the source or drain of the transistor M4 are electrically connected to each other is also referred to as a node ND2.
  • a region where the other of the source and drain of the transistor M1, one of the source and drain of the transistor M3, one terminal of the capacitor C1, and the gate of the transistor M2 are electrically connected to each other is also called a node ND3.
  • a region where the gate of the transistor M5, one terminal of the capacitor C3, and the other of the source or drain of the transistor M7 are electrically connected to each other is also referred to as a node ND4.
  • the capacitor C1 has a function of holding a potential difference between the other of the source or drain of the transistor M2 and the gate of the transistor M2, for example, when the node ND3 is in a floating state.
  • the capacitor C2 has a function of holding a potential difference between the other of the source or drain of the transistor M2 and the back gate of the transistor M2, for example, when the node ND2 is in a floating state.
  • the capacitor C3 has a function of holding a potential difference between the other of the source or drain of the transistor M5 and the gate of the transistor M5, for example, when the node ND4 is in a floating state.
  • a transistor including various semiconductors can be used for the pixel circuit 51A according to one embodiment of the present invention.
  • a transistor including a single crystal semiconductor, a polycrystalline semiconductor, a microcrystalline semiconductor, or an amorphous semiconductor in a channel formation region can be used.
  • a semiconductor included in a transistor is not limited to a single semiconductor (for example, silicon (Si) or germanium (Ge)) whose main component is a single element.
  • a semiconductor included in a transistor for example, a compound semiconductor (eg, silicon germanium (SiGe) or gallium arsenide (GaAs)), an oxide semiconductor, or the like can be used.
  • the semiconductor device 100A is formed using an n-channel transistor is described in this embodiment and the like, one embodiment of the present invention is not limited thereto. Some or all of the transistors forming the semiconductor device 100A may be p-channel transistors.
  • transistors with various structures can be used for the pixel circuit 51A according to one embodiment of the present invention.
  • planar type FIN type (fin type), TRI-GATE type (tri-gate type), top gate type, bottom gate type, or dual gate type (structure in which gates are arranged above and below a channel)
  • Transistors with various configurations can be used.
  • a MOS transistor, a junction transistor, a bipolar transistor, or the like can be used as a transistor according to one embodiment of the present invention, for example.
  • an OS transistor (a transistor including an oxide semiconductor in a semiconductor layer in which a channel is formed) may be used as a transistor included in the pixel circuit 51A.
  • An oxide semiconductor has a bandgap of 2 eV or more, and thus has a significantly low off-state current.
  • the off-current value of the OS transistor per 1 ⁇ m channel width at room temperature is 1 aA (1 ⁇ 10 ⁇ 18 A) or less, 1 zA (1 ⁇ 10 ⁇ 21 A) or less, or 1 yA (1 ⁇ 10 ⁇ 24 A) or less.
  • the off current value of a Si transistor (a transistor containing silicon in a semiconductor layer in which a channel is formed) per 1 ⁇ m channel width at room temperature is 1 fA (1 ⁇ 10 ⁇ 15 A) or more and 1 pA (1 ⁇ 10 ⁇ 12 A) or more. A) below. Therefore, it can be said that the off-state current of the OS transistor is about ten digits lower than the off-state current of the Si transistor.
  • the pixel circuit 51A When an OS transistor is used as a transistor forming the pixel circuit 51A, charge written to each node of the pixel circuit 51A can be held for a long time. For example, when displaying a still image that does not require rewriting for each frame, the pixel circuit 51A can continue image display even if the operation of the peripheral driving circuit is stopped. Such a driving method for stopping the operation of the peripheral driving circuit during display of a still image is also called "idling stop driving". Power consumption of the display device can be reduced by performing idling stop driving.
  • the off current of the OS transistor hardly increases even in a high-temperature environment. Specifically, the off-state current of an OS transistor hardly increases even under an environmental temperature of room temperature or higher and 200° C. or lower. In addition, the on-state current of the OS transistor is less likely to decrease even in a high-temperature environment.
  • a semiconductor device including an OS transistor can operate stably even in a high-temperature environment and have high reliability.
  • the OS transistor has a high withstand voltage between the source and the drain.
  • an OS transistor as a transistor forming the pixel circuit 51A, operation can be performed even when the potential difference between the potential supplied to the wiring 101 (also referred to as the anode potential) and the potential supplied to the wiring 104 (also referred to as the cathode potential) is large. stabilizes.
  • a highly reliable semiconductor device can be realized with an OS transistor.
  • an OS transistor is preferably used for one or both of the transistor M2 and the transistor M5.
  • a semiconductor layer of the OS transistor preferably contains at least one of indium and zinc.
  • the semiconductor layer of the OS transistor includes, for example, indium and M (M is gallium, aluminum, silicon, boron, yttrium, tin, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, and lanthanum). , cerium, neodymium, hafnium, tantalum, tungsten, and magnesium) and zinc.
  • M is preferably one or more selected from aluminum, gallium, yttrium, and tin.
  • an oxide containing indium (In), gallium (Ga), and zinc (Zn) is preferably used for the semiconductor layer.
  • an oxide containing indium (In), aluminum (Al), and zinc (Zn) also referred to as “IAZO”
  • IAZO oxide containing indium (In), aluminum (Al), gallium (Ga), and zinc (Zn)
  • IAGZO oxide containing indium (In), aluminum (Al), gallium (Ga), and zinc (Zn)
  • the In atomic ratio in the In-M-Zn oxide is preferably equal to or higher than the M atomic ratio.
  • the pixel circuit 51A may be composed of a plurality of types of transistors using different semiconductor materials.
  • the pixel circuit 51A may be configured with a transistor (hereinafter also referred to as an LTPS transistor) having low temperature polysilicon (LTPS) in a semiconductor layer and an OS transistor.
  • the LTPS transistor has high field effect mobility and good frequency characteristics.
  • a structure in which an LTPS transistor and an OS transistor are combined is sometimes called an LTPO.
  • the transistors may be provided in different layers for each type of transistor.
  • the pixel circuit 51A is composed of a Si transistor and an OS transistor
  • the layer containing the Si transistor and the layer containing the OS transistor may overlap each other. With such a configuration, the area occupied by the pixel circuit 51A is reduced.
  • the transistor M2 has a function of controlling the amount of current flowing through the light emitting element 61 . That is, the transistor M2 has a function of controlling the light emission amount of the light emitting element 61. FIG. Therefore, in this specification and the like, the transistor M2 may be referred to as a "driving transistor.”
  • the transistor M5 has a function of bringing the transistor M2 and the light-emitting element 61 into conduction (also referred to as an on state) or non-conduction state (also referred to as an off state).
  • conduction also referred to as an on state
  • non-conduction state also referred to as an off state
  • the transistor M5 When the transistor M5 is in an off state, no current flows through the light emitting element 61, so the light emission of the light emitting element 61 is stopped (quenched).
  • the transistor M5 When the transistor M5 is on, current flows through the light emitting element 61 via the transistor M5, causing the light emitting element 61 to emit light. Therefore, in this specification and the like, the transistor M5 may be referred to as a "light emitting transistor".
  • the amount of current determined by the drive transistor flows through the light emitting element 61, so the transistor M5 must be turned on without fail regardless of the source potential and drain potential.
  • the semiconductor device 100A can be shown as shown in FIG.
  • Transistor M5 also functions as a switch. Therefore, the semiconductor device 100A can also be shown as shown in FIG.
  • the transistor M1 and the transistors M3 to M7 can be replaced with elements that can function as switches.
  • All or part of the transistors forming the pixel circuit 51A may be transistors having back gates.
  • a back gate in a transistor By providing a back gate in a transistor, an electric field generated outside the transistor is less likely to act on a channel formation region. Therefore, operation of a semiconductor device including the transistor is stabilized, and reliability is improved.
  • the on-resistance of the transistor is reduced.
  • the threshold voltage of the transistor can be changed.
  • FIG. 4 is a circuit configuration example of the semiconductor device 100A in which not only the transistor M2 but also the transistor M1 and the transistors M3 to M7 are configured with transistors having back gates.
  • FIG. 4 shows an example in which gates and back gates are electrically connected in each of the transistor M1 and the transistors M3 to M7. However, it is not necessary to provide back gates for all the transistors forming the semiconductor device.
  • the gate and the back gate may not be electrically connected and an arbitrary potential may be supplied to the back gate.
  • the potential supplied to the back gate is not limited to the fixed potential.
  • the potentials supplied to the back gates of the transistors included in the semiconductor device may be different or the same for each transistor.
  • FIG. 5 is an example of a plan layout view of the semiconductor device 100A shown in FIG.
  • a semiconductor layer 112 of the transistor M1 is provided over the conductive layer 111 .
  • the conductive layer 111 and the semiconductor layer 112 have regions that overlap with each other.
  • Part of the conductive layer 111 functions as the back gate of the transistor M1.
  • Conductor 113 functions as the gate of transistor M1.
  • the conductor 113 is electrically connected to the conductive layer 111 and the wiring GLa through the contact hole 114 .
  • One of the source and drain of the transistor M1 is electrically connected to the wiring DL through the conductive layer 115 .
  • the other of the source and drain of transistor M1 is electrically connected to conductive layer 116 .
  • a semiconductor layer 118 of the transistor M2 is provided over the conductive layer 117 .
  • the conductive layer 117 and the semiconductor layer 118 have regions that overlap with each other. Part of the conductive layer 117 functions as the back gate of the transistor M2.
  • Conductive layer 119 functions as the gate of transistor M2. In addition, the conductive layer 119 is electrically connected to the conductive layer 116 .
  • One of the source and the drain of the transistor M2 is electrically connected to the wiring 101 through the conductive layer 121.
  • FIG. The other of the source and drain of transistor M2 is electrically connected to conductive layer 122 .
  • Conductive layer 122 is electrically connected to conductive layer 123 .
  • a region where the conductive layer 116 and the conductive layer 123 overlap functions as the capacitor C1.
  • a semiconductor layer 125 of the transistor M3 is provided over the conductive layer 124 .
  • the conductive layer 124 and the semiconductor layer 125 have regions that overlap with each other. Part of the conductive layer 124 functions as the back gate of the transistor M3.
  • Conductor 126 serves as the gate of transistor M3.
  • Conductor 126 is electrically connected to conductive layer 124 and wiring GLb through contact hole 127 .
  • One of the source and drain of transistor M3 is electrically connected to conductive layer 116 .
  • the other of the source and drain of transistor M3 is electrically connected to conductive layer 122 .
  • a semiconductor layer 128 of the transistor M4 is provided over the conductive layer 124 .
  • the conductive layer 124 and the semiconductor layer 128 have regions that overlap each other. Part of the conductive layer 124 functions as the back gate of the transistor M4. Conductor 126 serves as the gate of transistor M4.
  • One of the source and drain of the transistor M4 is electrically connected to the wiring 102 through the conductive layer 129.
  • FIG. The other of the source and drain of transistor M4 is electrically connected to conductive layer 131 .
  • Conductive layer 131 is electrically connected to conductive layer 117 .
  • a region where the conductive layer 131 and the conductive layer 123 overlap functions as the capacitor C2.
  • a semiconductor layer 133 of the transistor M5 is provided over the conductive layer 132 .
  • the conductive layer 132 and the semiconductor layer 133 have regions that overlap with each other. Part of the conductive layer 132 functions as the back gate of the transistor M5.
  • Conductor 134 functions as the gate of transistor M5.
  • Conductor 134 is electrically connected to conductive layers 132 and 136 through contact hole 135 .
  • One of the source and drain of transistor M5 is electrically connected to conductive layer 122 .
  • the other of the source and drain of transistor M5 is electrically connected to conductive layer 137 .
  • Conductive layer 137 is electrically connected to conductive layer 138 .
  • a region where the conductive layer 136 and the conductive layer 138 overlap functions as a capacitor C3.
  • the conductive layer 137 is electrically connected to the light emitting element 61 .
  • a semiconductor layer 141 of the transistor M6 is provided over the conductive layer 139 .
  • the conductive layer 139 and the semiconductor layer 141 have regions that overlap with each other. Part of the conductive layer 139 functions as the back gate of the transistor M6.
  • Conductor 142 functions as the gate of transistor M6.
  • Conductor 142 is electrically connected to conductive layer 139 and wiring GLd through contact hole 143 .
  • One of the source and drain of transistor M6 is electrically connected to conductive layer 122 .
  • the other of the source and drain of the transistor M6 is electrically connected to the wiring 103 through the conductive layer 144.
  • a semiconductor layer 145 of the transistor M7 is provided over the conductive layer 139 .
  • the conductive layer 139 and the semiconductor layer 145 have regions that overlap with each other. Part of the conductive layer 139 functions as the back gate of the transistor M7.
  • Conductor 142 serves as the gate of transistor M7.
  • One of the source and the drain of the transistor M7 is electrically connected through the conductive layer 146 to the wiring GLc.
  • the other of the source and drain of transistor M7 is electrically connected to conductive layer 136.
  • Conductive layer 122 functions as node ND1.
  • Conductive layer 131 functions as node ND2.
  • Conductive layer 116 functions as node ND3.
  • Conductive layer 136 functions as node ND4.
  • the transistor forming the pixel circuit 51A may be a single-gate transistor having one gate between the source and the drain, or may be a double-gate transistor.
  • FIG. 6A is a circuit symbol example of a double-gate transistor 180A.
  • the transistor 180A has a configuration in which a transistor Tr1 and a transistor Tr2 are connected in series.
  • one of the source and drain of the transistor Tr1 is electrically connected to the terminal S
  • the other of the source and drain of the transistor Tr1 is electrically connected to one of the source and drain of the transistor Tr2
  • the other of the source and drain of the transistor Tr2 is electrically connected to the terminal D.
  • the gate of the transistor Tr1 and the gate of the transistor Tr2 are electrically connected to each other and electrically connected to the terminal G, respectively.
  • the transistor 180A illustrated in FIG. 6A has a function of making the terminal S and the terminal D conductive or non-conductive by changing the potential of the terminal G.
  • FIG. therefore, the transistor 180A, which is a double-gate transistor, includes the transistor Tr1 and the transistor Tr2 and functions as one transistor. That is, in FIG. 6A, one of the source and drain of transistor 180A is electrically connected to terminal S, the other of the source and drain is electrically connected to terminal D, and the gate is electrically connected to terminal G. is said to be connected to
  • the transistors forming the pixel circuit 51A may be triple-gate transistors.
  • FIG. 6B is a circuit symbol example of a triple-gate transistor 180B.
  • Transistor 180B has a structure in which transistor Tr1, transistor Tr2, and transistor Tr3 are connected in series.
  • one of the source and drain of the transistor Tr1 is electrically connected to the terminal S
  • the other of the source and drain of the transistor Tr1 is electrically connected to one of the source and drain of the transistor Tr2
  • the other of the source and the drain of the transistor Tr2 is electrically connected to the one of the source and the drain of the transistor Tr3, and the other of the source and the drain of the transistor Tr3 is electrically connected to the terminal D.
  • the gate of the transistor Tr1, the gate of the transistor Tr2, and the gate of the transistor Tr3 are electrically connected to each other and electrically connected to the terminal G, respectively.
  • the transistor 180B illustrated in FIG. 6B has a function of making the terminal S and the terminal D conductive or non-conductive by changing the potential of the terminal G.
  • FIG. therefore, the transistor 180B, which is a triple-gate transistor, includes transistors Tr1, Tr2, and Tr3 and functions as one transistor. That is, in FIG. 6B, one of the source and drain of transistor 180B is electrically connected to terminal S, the other of the source and drain is electrically connected to terminal D, and the gate is electrically connected to terminal G. is said to be connected to
  • the transistors forming the pixel circuit 51A may have a configuration in which four or more transistors are connected in series.
  • a transistor 180C illustrated in FIG. 6C has a structure in which six transistors (transistors Tr1 to Tr6) are connected in series. Also, the gates of the six transistors are electrically connected to each other and electrically connected to the terminal G.
  • a transistor 180C illustrated in FIG. 6C has a function of making the terminal S and the terminal D conductive or non-conductive by changing the potential of the terminal G.
  • the transistor 180C includes the transistors Tr1 to Tr6 and functions as one transistor. That is, in FIG. 6C, one of the source and drain of transistor 180C is electrically connected to terminal S, the other of the source and drain is electrically connected to terminal D, and the gate is electrically connected to terminal G. is said to be connected to
  • a transistor that has multiple gates and that are electrically connected to each other, such as the transistor 180A, the transistor 180B, and the transistor 180C, is a “multi-gate transistor” or a “multi-gate transistor.” It is sometimes called a "transistor”.
  • Multi-gate transistors may be used to implement long channel length transistors.
  • an EL element an EL element containing organic and inorganic substances, an organic EL element, or an inorganic EL element
  • an LED eg, a white LED, a red LED, a green LED, or a blue LED
  • a micro LED e.g., a variety of display elements such as LEDs with a side of less than 0.1 mm), QLEDs (Quantum-dot Light Emitting Diodes), or electron-emitting devices may be used.
  • FIG. 7 is a timing chart for explaining an operation example of the semiconductor device 100A.
  • 8 to 13 are circuit diagrams for explaining an operation example of the semiconductor device 100A.
  • the wiring DL is sometimes called a "signal line".
  • the wiring 101 is supplied with the potential Va
  • the wiring 102 is supplied with the potential V1
  • the wiring 103 is supplied with the potential V0
  • the wiring 104 is supplied with the potential Vc.
  • either the potential H or the potential L is supplied to each of the wiring GLa, the wiring GLb, the wiring GLc, and the wiring GLd.
  • the potential H is preferably higher than the potential L. Note that in this specification and the like, “potential H” is a potential that is supplied to the gate of an n-channel transistor to turn on the transistor.
  • a “potential L” is a potential that is supplied to the gate of an n-channel transistor to turn off the transistor.
  • the potential Va is the anode potential and the potential Vc is the cathode potential.
  • the potential V1 is preferably higher than the potential V0.
  • the potential V1 may be a potential at which the transistor is turned on by being supplied to the gate of the transistor.
  • the potential V0 may be a potential at which the transistor is turned off by being supplied to the gate of the transistor.
  • the potential V0 is 0 V or the potential L, for example.
  • the potential H is preferably higher than the potential V1. Note that the potential V0 is 0 V and the potential V1 is 5 V in this embodiment and the like. It is also assumed that the potential Va is 15V and the potential Vc is 0V. It is also assumed that the potential L is 0V and the potential H is 6V.
  • the semiconductor device 100A has a function of controlling the magnitude of the current Ie (see FIG. 12) flowing through the light emitting element 61 according to the video signal Vdata supplied from the wiring DL.
  • the light emission luminance of the light emitting element 61 is controlled by the magnitude of the current Ie.
  • a symbol indicating a potential (also referred to as a “potential symbol”) such as “H”, “L”, “V0”, or “V1” is written next to a terminal, a wiring, or the like.
  • a potential symbol such as “H”, “L”, “V0”, or “V1” is written next to a terminal, a wiring, or the like.
  • the potential symbol attached to, for example, a terminal or wiring that has undergone a potential change may be indicated by enclosing characters.
  • an “x” symbol may be added to the off-state transistor.
  • the current Ie flowing through the light emitting element 61 is mainly determined by the video signal Vdata and Vth2 of the transistor M2. Therefore, even if the same video signal Vdata is supplied to a plurality of pixel circuits, if the Vth2 of the transistor M2 included in each pixel circuit is different, the current Ie will be different for each pixel. Therefore, the variation in Vth2 of the transistor M2 contributes to deterioration in display quality.
  • Vth value correction operation the operation of acquiring Vth2 of the transistor M2 for each pixel.
  • processing a series of operations of changing the on/off state of a transistor, supplying charge to a node electrically connected to the transistor, and changing the potential of the node. It is sometimes called
  • the transistor M3, the transistor M4, the transistor M6, and the transistor M7 are turned on, and the transistor M1 is turned off.
  • the potential V0 is supplied to the node ND1 through the transistor M6. Furthermore, the potential V0 is supplied to the node ND3 through the transistors M6 and M3. Further, the potential V1 is supplied to the node ND2 through the transistor M4. Further, the potential L is supplied to the node ND4 through the transistor M7. Therefore, the transistor M5 is turned off.
  • the potential L is supplied to the wiring GLd (see FIG. 9). Then, the transistor M6 and the transistor M7 are turned off. Therefore, the node ND4 is brought into a floating state, and the charges supplied to the node ND4 are held. Therefore, the off state of the transistor M5 is maintained.
  • the transistor M2 Since the potential of the node ND2 is the potential V1, the transistor M2 is on. Then, charge is supplied from the wiring 101 to the node ND1 through the transistor M2. Therefore, the potential of the node ND1 rises. Further, since the transistor M3 is also in the ON state, the potential of the node ND3 also rises. Specifically, the potentials of the nodes ND1 and ND3 rise to a value obtained by subtracting Vth2 of the transistor M2 from the potential V1.
  • the period T12 is enough time for the potential of the node ND1 to rise to the potential V1-Vth2.
  • the period T12 is preferably 1 ⁇ s or longer, more preferably 10 ⁇ s or longer.
  • the potential L is supplied to the wiring GLb (see FIG. 10). Then, the transistor M3 and the transistor M4 are turned off. Therefore, node ND2 and node ND3 are in a floating state. Therefore, the charge supplied to each node is held. Note that since the transistor M7 is off, the potential of the wiring GLc does not affect the operation. That is, the charge supplied to node ND4 is held. Therefore, the off state of the transistor M5 is maintained.
  • the potential H may be supplied to the wiring GLc in the period T14 described below.
  • Node ND1 and node ND2 are capacitively coupled via capacitor C2. Therefore, when the potential of the node ND1 changes from V1-Vth2 to V0, the potential of the node ND2 also changes. In this embodiment and the like, since the potential V0 is 0 V, the potential of the node ND2 is represented by the potential V1-(potential V1-Vth2). That is, the potential of the node ND2 becomes Vth2.
  • the transistor M7 is turned on. Therefore, charges are supplied from the wiring GLc to the node ND4. Then, the potential of the node ND4 rises to a value obtained by subtracting Vth7 of the transistor M7 from the potential H. In this embodiment and the like, the potential H is 6V. Also, if Vth5 of the transistor M5 and Vth7 of the transistor M7 are each 1V, the potential of the node ND4 (potential H-Vth7) is 5V. Then, the transistor M5 is turned on. Therefore, the potential of the anode terminal of the light emitting element 61 becomes the potential V0.
  • the potential L is supplied to the wiring GLa and the wiring GLd (see FIG. 12). Then, the transistor M1 and the transistor M6 are turned off. Therefore, current flows from the wiring 101 to the wiring 104 . That is, the current Ie flows through the light emitting element 61 . Therefore, the light emitting element 61 emits light with a luminance corresponding to the current Ie. Further, the current flows from the wiring 101 to the wiring 104, so that the potentials of the node ND1 and the anode terminal of the light emitting element 61 are increased.
  • the node ND3 is in a floating state, and the nodes ND1 and ND3 are capacitively coupled via the capacitor C1. Therefore, when the potential of the node ND1 changes from the potential V0 to the potential Va1, the potential of the node ND3 also changes.
  • the potential of the node ND3 is the video signal Vdata+potential Va1. That is, even if the source potential of the transistor M2 changes, the potential difference (voltage) between the gate of the transistor M2 and the source of the transistor M2 is maintained at the video signal Vdata.
  • node ND2 is in a floating state, and nodes ND1 and ND3 are capacitively coupled via capacitor C1. Therefore, following the potential change of the node ND1, the potential of the node ND2 becomes Vth2+potential Va1. That is, the potential difference between the back gate of the transistor M2 and the source of the transistor M2 is maintained at Vth2.
  • the node ND4 is brought into a floating state by turning off the transistor M7.
  • the anode terminal of the light emitting element 61 and the node ND4 are capacitively coupled through the capacitor C3. Therefore, when the potential of the anode terminal of the light emitting element 61 changes from the potential V0 to the potential Va2, the potential of the node ND4 also changes.
  • the potential V0 is 0 V
  • the potential of the node ND4 is the potential H ⁇ Vth7+potential Va2. That is, even if the potential of the anode terminal of the light emitting element 61 changes, the potential difference (voltage) between the gate of the transistor M5 and the source of the transistor M5 is maintained at the potential H-Vth7.
  • the gate of the transistor M5 when the gate of the transistor M5 is at a fixed potential, when the source potential of the transistor M5 increases, the potential difference between the gate of the transistor M5 and the source of the transistor M5 decreases. When the potential difference between the gate of the transistor M5 and the source of the transistor M5 falls below the threshold voltage of the transistor M5, the transistor M5 is turned off. Therefore, when increasing the anode potential, it is necessary to increase the fixed potential supplied to the gate of the transistor M5. Therefore, an additional power supply or power supply circuit is required.
  • the capacitor C3 is provided between the gate of the transistor M5 and the source of the transistor M5 to form a bootstrap circuit. Without any additions, the on state of transistor M5 is maintained. Therefore, the current Ie is stably supplied to the light emitting element 61 .
  • the capacitor C3 is sometimes called a "bootstrap capacitor”.
  • Each of the capacitor C1 and the capacitor C2 also functions as a bootstrap capacitor.
  • the semiconductor device 100A is preferably used not only for a single-structure light-emitting element but also for a tandem-structure light-emitting element that requires a higher driving voltage than a single-structure light-emitting element. Note that the structure of the light-emitting element will be described later.
  • the amount of the current Ie flowing through the light emitting element 61 is determined by the video signal Vdata and Vth2 of the transistor M2.
  • the amount of the current Ie flowing through the light emitting element 61 is controlled by the video signal Vdata by performing the Vth value correction operation.
  • the light emission luminance of the light emitting element 61 is controlled by the video signal Vdata. Therefore, it is necessary that the transistor M5 is in the ON state reliably during the light emission operation.
  • the transistor M5 can be reliably turned on during the light emission operation.
  • a display device using a light-emitting element such as an EL element as a display element can keep the light-emitting element lit during one frame period.
  • a driving method is also called “hold type” or “hold type driving”.
  • hold-type driving method for driving the display device for example, the flicker phenomenon on the display screen can be reduced.
  • hold-type driving tends to cause afterimages and image blurring in moving image display.
  • the resolution that people feel when displaying a moving image is also called “moving image resolution”. In other words, the hold-type drive tends to lower the moving image resolution.
  • Black insertion drive is known as a technique for improving, for example, afterimages and blurring of images in moving image display.
  • the “black insertion drive” is also called “pseudo-impulse type” or “pseudo-impulse type drive”.
  • Black insertion driving is a driving method for performing black display every other frame, or a driving method for performing black display for a certain period of time in one frame.
  • black insertion driving can be easily realized by the extinction operation. Therefore, the moving image resolution of a display device using the semiconductor device 100A according to one embodiment of the present invention is less likely to decrease. Therefore, the semiconductor device 100A according to one embodiment of the present invention can display moving images with high display quality.
  • the transistor M5 is in an off state during the period of the extinction operation. Therefore, even if the potential of the node ND1 changes, the potential change does not interfere with the quenching operation. Also during the period of the Vth correction operation, the transistor M5 is in an off state. Therefore, in this operation example, the Vth correction operation and the extinction operation are described as different periods, but the Vth correction operation may be performed during the period of the extinction operation.
  • a driving example of a display device in which the semiconductor device 100A of one embodiment of the present invention is used for a pixel of the display device will be described. Although the details will be described later, the display device has a plurality of pixels arranged in a matrix.
  • the semiconductor device 100A may be used for pixels of the display device. In that case, the plurality of semiconductor devices 100A may be electrically connected to the wiring DL.
  • n rows of the semiconductor device 100A are electrically connected to the wiring DL.
  • n rows of semiconductor devices 100A are sequentially selected at least one row at a time, and the above-described Vth correction operation, data write operation, light emission operation, and extinction operation are performed on the selected semiconductor devices 100A. may be performed.
  • FIG. 14 is an example of a timing chart for explaining driving of the semiconductor device 100A for n rows.
  • the semiconductor device 100A in the p-th row (p is an integer of 1 or more and n or less) may be referred to as a semiconductor device 100A_p.
  • the transistors M1 to M7 included in the semiconductor device 100A_p are sometimes referred to as transistors M1_p to M7_p, respectively.
  • the capacitors C1 to C3 included in the semiconductor device 100A_p are sometimes referred to as capacitors C1_p to C3_p, respectively.
  • the wiring GLa, the wiring GLb, the wiring GLc, and the wiring GLd electrically connected to the semiconductor device 100A_p may be referred to as the wiring GLa_p, the wiring GLb_p, the wiring GLc_p, and the wiring GLd_p, respectively.
  • the nodes ND1 to ND4 included in the semiconductor device 100A_p are sometimes referred to as nodes ND1_p to ND4_p, respectively.
  • the light-emitting element 61 included in the semiconductor device 100A_p may be referred to as a light-emitting element 61_p.
  • references to “F11”, “F12_1”, and “F12_2” indicate frames. Also, the descriptions of “1”, “2”, and “n” for each frame indicate periods during which the semiconductor device 100A_1, the semiconductor device 100A_2, and the semiconductor device 100A_n are driven, respectively. The illustration of the semiconductor devices 100A_3 to 100A_n ⁇ 1 is omitted.
  • n rows of semiconductor devices 100A are sequentially selected row by row, and a Vth correction operation is performed on the selected semiconductor devices 100A.
  • a frame in which these operations are performed is sometimes referred to as a "correction frame.”
  • the potentials of the wirings GLa_1 to GLa_n are kept at the L level.
  • the potential H is supplied to the wirings GLb_1 and GLd_1, and the potential L is supplied to the wiring GLc_1 (corresponding to the period T11).
  • the potential L is supplied to the wiring GLd_1, so that the threshold voltage of the transistor M2_1 is obtained (corresponding to the period T12).
  • the potential L is supplied to the wiring GLb_1 and the potential H is supplied to the wiring GLc_1, so that the acquired threshold voltage of the transistor M2_1 is held in the capacitor C2_1 (corresponding to the period T13).
  • the potential H is supplied to the wirings GLb_2 and GLd_2, and the potential L is supplied to the wiring GLc_2 (corresponding to the period T11).
  • the potential L is supplied to the wiring GLd_2, so that the threshold voltage of the transistor M2_2 is obtained (corresponding to the period T12).
  • the potential L is supplied to the wiring GLb_2 and the potential H is supplied to the wiring GLc_2, so that the acquired threshold voltage of the transistor M2_2 is held in the capacitor C2_2 (corresponding to the period T13).
  • the threshold voltages of the transistors M2_1 to M2_n are held in the capacitors C2_1 to C2_n, respectively.
  • frame F12_1 and frame F12_2 n rows of semiconductor devices 100A are sequentially selected row by row, and data write operation, light emission operation, and extinction operation are performed on the selected semiconductor devices 100A.
  • Frame F12_2 is performed after execution of frame F12_1.
  • the frame in which these operations are performed is sometimes referred to as the "display frame.”
  • the potentials of the wirings GLb_1 to GLb_n are kept at L in the display frame. Therefore, the threshold voltages of the transistors M2_1 to M2_n held in the capacitors C2_1 to C2_n are maintained.
  • the wiring GLa_1, the wiring GLc_1, and the wiring GLd_1 are supplied with the potential H, so that the video signal Vdata is supplied to the node ND3_1 (corresponding to the period T14).
  • the potential L is supplied to the wirings GLa_1 and GLd_1, the light emitting element 61_1 emits light (corresponding to period T15).
  • the potential H is supplied to the wiring GLa_2, the wiring GLc_2, and the wiring GLd_2, so that the video signal Vdata is supplied to the node ND3_2 (corresponding to the period T14).
  • the light emitting element 61_2 emits light (corresponding to period T15).
  • each of the light-emitting elements 61_1 to 61_n can emit light.
  • the potential L is supplied to the wiring GLc_1 and the potential H is supplied to the wiring GLd_1, so that the light emitting element 61_1 stops emitting light (corresponding to the period T16).
  • the potential H is supplied to the wiring GLc_1 and the potential L is supplied to the wiring GLd_1, so that light emission of the light emitting element 61_1 is kept stopped.
  • the potential L is supplied to the wiring GLc_2 and the potential H is supplied to the wiring GLd_2, light emission of the light emitting element 61_2 is stopped (corresponding to the period T16).
  • the potential H is supplied to the wiring GLc_2 and the potential L is supplied to the wiring GLd_2, so that light emission of the light emitting element 61_2 is kept stopped.
  • the light emission of each of the light emitting elements 61_1 to 61_n can be stopped.
  • the correction frame period is preferably long enough for the Vth correction operation to be performed.
  • the correction frame period is preferably 33.3 ms or longer, more preferably 1 s or longer.
  • the display frame period is short in order to improve the display quality. For example, by setting the frame frequency to 120 Hz, the display frame period can be set to 8.33 ms. Also, by setting the frame frequency to 360 Hz, the display frame period can be set to 2.78 ms.
  • the correction frame F11 is performed immediately after the display device is started, the display frame F12_1 is performed after the frame F11 is finished, and the display frame F12_2 is performed after the frame F12_1 is finished. .
  • the next display frame is repeated after the end of the frame F12_2.
  • Moving image display is realized by continuously executing display frames.
  • a sufficient correction frame period is ensured by executing the correction frame before the display frame is started. Therefore, the display quality of the display device is enhanced.
  • Correction frames are also executed as needed.
  • a correction frame may be executed every fixed period.
  • a correction frame may be executed every time a display frame is executed any number of times.
  • the light-emitting elements 61_1 to 61_n are kept off because the transistor M5 is off. Therefore, the correction frame is executed every time the display frame is executed an arbitrary number of times, which may cause the display to flicker.
  • the frequency of execution of the display frame data write operation is reduced by the correction frame period. Therefore, it is preferable that the correction frame period is short.
  • the interval at which the correction frame is executed is long.
  • the correction frame is preferably executed every time the display frame is executed three times or more, and more preferably every time the display frame is executed ten times or more.
  • the present invention is not limited to this. Since the potential of the wiring DL is fixed in the correction frame period, the Vth correction operation may be performed for a plurality of rows at the same time, or may be performed for all the rows at the same time.
  • the correction frame period is shortened by performing the Vth correction operation for a plurality of rows or all rows simultaneously.
  • the transistors M4_1 to M4_n are preferably OS transistors.
  • the OS transistor has a low off current. Therefore, the threshold voltages of the transistors M2_1 to M2_n held in the capacitors C2_1 to C2_n are maintained for a long time. Therefore, the number of times correction frames are executed is reduced.
  • FIG. 15 is another example of a timing chart for explaining driving of the semiconductor devices 100A_1 to 100A_n.
  • n rows of semiconductor devices 100A are sequentially selected row by row, and data write operation, light emission operation, and extinction operation are performed on the selected semiconductor devices 100A.
  • the Vth correction operation is performed during the period in which the extinction operation is performed.
  • a frame in which these operations are performed is sometimes referred to as a "display correction frame.”
  • the display correction frame period is preferably short in order to improve the display quality.
  • the display correction frame period can be set to 8.33 ms.
  • the display correction frame period can be set to 2.78 ms.
  • the use of the display correction frame may eliminate the need for a separate correction frame. Therefore, the frequency of data write operations is increased. Therefore, the display quality of the display device is enhanced.
  • the display correction frame is the same as the display frame described in Drive Example 1 in the data write operation and the light emission operation.
  • the display correction frame differs from the display frame described in Driving Example 1 in that the Vth correction operation is also performed during the period in which the extinction operation is performed.
  • points different from the display frame of Driving Example 1 will be described. First, when the potential L is supplied to the wiring GLc_1 and the potential H is supplied to the wiring GLd_1, light emission of the light emitting element 61_1 is stopped (quenched). Further, when the potential H is supplied to the wiring GLb_1, the Vth correction operation of the semiconductor device 100A_1 is started (corresponding to the period T11).
  • the potential H is supplied to the wiring GLc_1 and the potential L is supplied to the wiring GLd_1, so that the light-emitting element 61_1 is kept off. Further, since the potential of the wiring GLb_1 is maintained at the potential H, the threshold voltage of the transistor M2_1 is obtained.
  • the potential L is supplied to the wiring GLc_2 and the potential H is supplied to the wiring GLd_2, light emission of the light emitting element 61_2 is stopped. Further, when the potential H is supplied to the wiring GLb_2, the Vth correction operation of the semiconductor device 100A_2 is started (corresponding to the period T11). Next, the potential H is supplied to the wiring GLc_2 and the potential L is supplied to the wiring GLd_2, so that the light emitting element 61_2 is kept off. Further, since the potential of the wiring GLb_2 is maintained at the potential H, the threshold voltage of the transistor M2_2 is obtained. By repeating such an operation for n rows, the threshold voltages of the transistors M2_1 to M2_n are obtained.
  • the frame F14_1 of the display correction frame is performed, and the frame F14_2 of the display correction frame is performed after the end of the frame F14_1.
  • the next display correction frame may be repeated after the end of frame F14_2.
  • the period during which the threshold voltage of the transistor M2_p is obtained is from the start of the extinction operation to the start of the data write operation of the next display correction frame. can do.
  • the potential L is supplied to the wiring GLa_p in a period in which the threshold voltage of the transistor M2_p is obtained. Therefore, the transistor M1_p is off. Therefore, the data write operation may be performed on the semiconductor devices 100A in rows other than the p row.
  • the Vth correction operation is performed for each frame. Therefore, even if Vth2 of the transistor M2 fluctuates during operation of the display device, the Vth correction operation is performed immediately. Therefore, the display quality of the display device is enhanced. Also, the period for the Vth correction operation may not be provided separately. For example, the Vth correction operation need not be performed when the display device is started. Therefore, the startup time of the display device is shortened.
  • FIG. 1 a semiconductor device 100B according to one embodiment of the present invention will be described.
  • a semiconductor device 100B is a modification of the semiconductor device 100A. Therefore, in order to reduce the repetition of the description, mainly the points of difference between the semiconductor device 100B and the semiconductor device 100A will be described.
  • FIG. 16 is a circuit configuration example of the semiconductor device 100B.
  • the semiconductor device 100B includes a pixel circuit 51B and a light emitting element 61.
  • the pixel circuit 51B differs from the pixel circuit 51A in that the gates of the transistors M6 and M7 are electrically connected to the wiring GLa. That is, the semiconductor device 100B has a configuration in which the wiring GLd of the semiconductor device 100A is not provided. Therefore, since formation of the wiring GLd is omitted, a high aperture ratio can be achieved by a display device using the semiconductor device 100B according to one embodiment of the present invention. Also, high definition is achieved. In addition, the operating speed is increased by reducing the parasitic capacitance.
  • FIG. 17 is a timing chart for explaining an operation example of the semiconductor device 100B.
  • 18 to 23 are circuit diagrams for explaining an operation example of the semiconductor device 100B.
  • the potential V0 is supplied to the node ND1 through the transistor M6. Further, the potential V0 is supplied to the node ND3 through the transistors M6 and M3. Further, the potential V1 is supplied to the node ND2 through the transistor M4. A potential L is supplied to the node ND4 through the transistor M7. Therefore, the transistor M5 is turned off.
  • the wiring DL and the wiring 103 have the same potential or the wiring DL is in a floating state in the period T21.
  • the potential L is supplied to the wiring GLa (see FIG. 19). Then, the transistor M1, the transistor M6 and the transistor M7 are turned off. Further, the node ND4 is brought into a floating state and the charge supplied to the node ND4 is held, so that the off state of the transistor M5 is maintained. As in the period T12 described above, the potentials of the nodes ND1 and ND3 rise to a value obtained by subtracting Vth2 of the transistor M2 from the potential V1.
  • the potential L is supplied to the wiring GLb, and the potential H is supplied to the wiring GLc (see FIG. 20). Then, the transistor M3 and the transistor M4 are turned off. Nodes ND1, ND2, and ND3 are brought into a floating state, and charges supplied to the respective nodes are held. Also, the off state of the transistor M5 is maintained.
  • the transistor M7 is turned on, and charge is supplied from the wiring GLc to the node ND4.
  • the transistor M5 is turned on, and the potential of the anode terminal of the light emitting element 61 becomes the potential V0.
  • the potential L is supplied to the wiring GLa (see FIG. 22). Then, the transistor M1 and the transistor M6 are turned off. As in the period T15 described above, a current flows from the wiring 101 to the wiring 104, and the light emitting element 61 emits light with a luminance corresponding to the current Ie. Also, at this time, the potentials of the node ND1 and the anode terminal of the light emitting element 61 rise. The potential of the node ND1 becomes the potential Va1, and the potential of the anode terminal becomes the potential Va2. Further, the potential of the node ND3 becomes the video signal Vdata+potential Va1, and the potential of the node ND2 becomes Vth2+potential Va1.
  • the transistor M7 is turned off, and the node ND4 is brought into a floating state.
  • the potential of the anode terminal of the light emitting element 61 rises from the potential V0 to the potential Va2
  • the potential of the node ND4 becomes the potential H ⁇ Vth7+potential Va2. That is, even if the potential of the anode terminal corresponding to the source side of the transistor M5 rises, the ON state of the transistor M5 is reliably maintained.
  • a video signal for writing to the other semiconductor device 100B electrically connected to the wiring DL may be supplied to the node ND3 through the transistor M1; Therefore, there is no problem in the quenching operation.
  • the video signal for writing to the other semiconductor device 100B is indicated as VdataX in FIG. 23 in order to distinguish it from the video signal Vdata in the period T24 (data writing operation).
  • the semiconductor device 100B may be suitably used not only for a single-structure light-emitting element but also for a tandem-structure light-emitting element that requires a higher driving voltage than a single-structure light-emitting element. Further, in the semiconductor device 100B, black insertion driving may be performed similarly to the semiconductor device 100A. Therefore, the moving image resolution of the display device using the semiconductor device 100B according to one embodiment of the present invention is less likely to decrease. Therefore, a display device capable of displaying moving images with high display quality is realized.
  • FIG. 24 is an example of a timing chart for explaining driving of the semiconductor device 100B for n rows. Note that this driving example is obtained by applying driving example 1 of Embodiment 1 to driving of a display device using the semiconductor device 100B, and the description can be appropriately referred to. Here, differences of this driving example from driving example 1 of the first embodiment will be mainly described.
  • Frame F21 is a correction frame.
  • the semiconductor devices 100B_1 to 100B_n are sequentially selected row by row, and the Vth correction operation is performed on the selected semiconductor device 100B.
  • the potential H is supplied to the wirings GLa_1 and GLb_1, and the potential L is supplied to the wiring GLc_1 (corresponding to the period T21).
  • the potential L is supplied to the wiring GLa_1, so that the threshold voltage of the transistor M2_1 is obtained (corresponding to the period T22).
  • the potential L is supplied to the wiring GLb_1 and the potential H is supplied to the wiring GLc_1, so that the acquired threshold voltage of the transistor M2_1 is held in the capacitor C2_1 (corresponding to the period T23).
  • the potential H is supplied to the wirings GLa_2 and GLb_2, and the potential L is supplied to the wiring GLc_2 (corresponding to the period T21).
  • the potential L is supplied to the wiring GLa_2, so that the threshold voltage of the transistor M2_2 is obtained (corresponding to the period T22).
  • the potential L is supplied to the wiring GLb_2 and the potential H is supplied to the wiring GLc_2, so that the acquired threshold voltage of the transistor M2_2 is held in the capacitor C2_2 (corresponding to the period T23).
  • the wiring DL may be supplied with the same potential as the wiring 103 or may be in a floating state.
  • the potential V0 supplied to the wiring 103 is 0 V
  • the video signal Vdata supplied to the wiring DL is 0 V (potential corresponding to black display) during execution of the correction frame. It can be assumed that there is.
  • a switch may be provided between the wiring DL and the supply source (eg, source driver) of the video signal Vdata, and the switch may be in a non-conducting state during execution of the correction frame.
  • Each of frame F22_1 and frame F22_2 is a display frame.
  • the semiconductor devices 100B_1 to 100B_n are sequentially selected row by row, and the selected semiconductor device 100B is subjected to data write operation, light emission operation, and extinction operation.
  • the potentials of the wirings GLb_1 to GLb_n are kept at L in the display frame. Therefore, the threshold voltages of the transistors M2_1 to M2_n, which are held in the capacitors C2_1 to C2_n, are maintained.
  • each of the frames F22_1 and F22_2 first, the potential H is supplied to the wirings GLa_1 and GLc_1, so that the video signal Vdata is supplied to the node ND3_1 (corresponding to the period T24).
  • the potential L is supplied to the wiring GLa_1
  • the light emitting element 61_1 emits light (corresponding to the period T25).
  • the potential H is supplied to the wirings GLa_2 and GLc_2, so that the video signal Vdata is supplied to the node ND3_2 (corresponding to the period T24).
  • the potential L is supplied to the wiring GLa_2, the light emitting element 61_2 emits light (corresponding to the period T25).
  • the wiring GLa_1 is supplied with the potential H and the wiring GLc_1 is supplied with the potential L, so that the light emitting element 61_1 stops emitting light (corresponding to the period T26).
  • the potential L is supplied to the wiring GLa_1 and the potential H is supplied to the wiring GLc_1, so that light emission of the light emitting element 61_1 is kept stopped.
  • the potential H is supplied to the wiring GLa_2 and the potential L is supplied to the wiring GLc_2
  • light emission of the light emitting element 61_2 is stopped (corresponding to the period T26).
  • the potential L is supplied to the wiring GLa_2 and the potential H is supplied to the wiring GLc_2, so that light emission of the light emitting element 61_2 is kept stopped.
  • the light emission of each of the light emitting elements 61_1 to 61_n can be stopped.
  • the frame F21 of the correction frame is performed immediately after the display device is started, the frame F22_1 of the display frame is performed after the end of the frame F21, and the frame F22_2 of the display frame is performed after the end of the frame F22_1. .
  • a sufficient correction frame period is ensured by executing the correction frame before the display frame is started. Therefore, the display quality of the display device is enhanced.
  • correction frame is executed as necessary.
  • a correction frame may be executed every fixed period.
  • a correction frame may be executed every time a display frame is executed any number of times. It should be noted that the display may flicker due to the execution of the correction frame.
  • the frequency of execution of the display frame data write operation is reduced by the correction frame period. Therefore, it is preferable that the correction frame period is short. Moreover, it is preferable that the interval at which the correction frame is executed is long.
  • the present invention is not limited to this. Since the potential of the wiring DL is fixed in the correction frame period, the Vth correction operation may be performed for a plurality of rows at the same time, or may be performed for all the rows at the same time.
  • the correction frame period is shortened by performing the Vth correction operation for a plurality of rows or all rows simultaneously.
  • FIG. 25 is a timing chart for explaining another driving example of the semiconductor devices 100B_1 to 100B_n. Note that this driving example is obtained by applying the driving example 2 of Embodiment 1 to the driving of a display device using the semiconductor device 100B, and the description can be appropriately referred to. Here, differences of this driving example from driving example 2 of the first embodiment will be mainly described.
  • Each of frame F24_1 and frame F24_2 is a display correction frame.
  • the semiconductor devices 100B_1 to 100B_n are sequentially selected row by row, and the selected semiconductor device 100B is subjected to data write operation, light emission operation, and extinction operation. Further, when the potential of the wiring DL is the same as the potential of the wiring 103 during the period in which the quenching operation is performed, the Vth correction operation is also performed.
  • the transistor M1_p, the transistor M3_p, and the transistor M6_p are turned on in the reset operation (corresponding to the period T21). It is turned on, and the wiring DL and the wiring 103 are electrically connected (see FIG. 18).
  • the data write operation is performed in the semiconductor devices 100B in rows other than the p row, so that the video signal VdataX is supplied to the wiring DL.
  • the video signal VdataX supplied to the wiring DL is supplied to the node ND3_p through the transistor M1_p (see FIG. 23). Therefore, it is preferable that the Vth correction operation be performed when the video signal VdataX has the same potential as the potential V0 supplied to the wiring 103 (a potential corresponding to black display) in a period in which the quenching operation is performed. . Moreover, it is preferable that the Vth correction operation is not performed when the video signal VdataX has a potential different from the potential V0. For example, in this embodiment and the like, the potential V0 is 0V. Therefore, during the period in which the extinction operation is performed, if the video signal VdataX is 0V, the Vth correction operation is performed, and if the video signal VdataX is other than 0V, the Vth correction operation is not performed. can.
  • FIG. 25 shows, as an example, a timing chart when the Vth correction operation of the semiconductor devices 100B_1 and 100_n is not performed because the video signal VdataX is other than 0 V in the first and nth rows.
  • the second line shows a timing chart for the case where the Vth correction operation of the semiconductor device 100B_2 is performed assuming that the video signal VdataX is 0V.
  • FIG. 26 is a flowchart for explaining the operation of the display correction frame in this driving example.
  • FIG. 26 illustrates the operation of the display correction frame starting from the extinction operation. Further, the display correction frame may be repeatedly performed by starting the extinction operation of the next display correction frame after the light emitting operation is finished. Note that step S01 corresponds to period T26, step S03 corresponds to period T21, step S04 corresponds to period T24, and step S05 corresponds to period T25.
  • step S01 the quenching operation of the semiconductor device 100B_p is started, and then in step S02, it is determined whether or not the video signal VdataX has the same potential as the potential V0. If the determination in step S02 is YES (the video signal VdataX is at the same potential as potential V0), the Vth correction operation in step S03 is started, and after step S03 ends, the data write operation in step S04 is performed. Alternatively, if the determination in step S02 is NO (the video signal VdataX is not at the same potential as potential V0), the data write operation in step S04 is performed without performing the Vth correction operation in step S03. After execution of step S04, the light emission operation of step S05 is executed, and light emission is maintained until the extinction operation of step S01 of the next display correction frame.
  • the semiconductor device 100B when used for a pixel of a display device, the semiconductor device 100B is arranged in a matrix of n rows and m columns (each of n and m is an integer of 1 or more), for example.
  • the semiconductor devices 100B for m columns are connected to the wiring GLa, the wiring GLb, and the wiring GLc for each row. Therefore, the extinction operation and the Vth correction operation are simultaneously performed on all of the semiconductor devices 100B for m columns for each row. Therefore, when the video signals VdataX supplied to the wirings DL for m columns are all 0 V (potential corresponding to black display), the Vth correction operation can be performed. Alternatively, when at least one of the video signals VdataX supplied to the wirings DL for m columns is not 0 V (potential corresponding to black display), the Vth correction operation is not performed.
  • the potential H is supplied to the wiring GLa_1 and the potential L is supplied to the wiring GLc_1, whereby light emission of the light emitting element 61_1 is stopped (quenched). Further, since the potential of the wiring GLb_1 is maintained at the potential L, the Vth correction operation of the semiconductor device 100B_1 is not performed. Next, the potential L is supplied to the wiring GLa_1 and the potential H is supplied to the wiring GLc_1, so that the light emitting element 61_1 is kept off.
  • the potential H is supplied to the wiring GLa_2 and the potential L is supplied to the wiring GLc_2, light emission of the light emitting element 61_2 is stopped. Further, when the potential H is supplied to the wiring GLb_2, the Vth correction operation of the semiconductor device 100B_2 is started (corresponding to the period T21). Next, the potential L is supplied to the wiring GLa_2 and the potential H is supplied to the wiring GLc_2, so that the light emitting element 61_2 is kept off. Further, since the potential of the wiring GLb_2 is maintained at the potential H, the threshold voltage of the transistor M2_2 is obtained.
  • the potential H is supplied to the wiring GLb_p when the Vth correction operation is performed, and the potential of the wiring GLb_p is kept at the L potential when the Vth correction operation is not performed.
  • the threshold voltage of the transistor M2 is obtained only for the rows where the video signal VdataX has the same potential as the potential V0 (potential corresponding to black display).
  • the period during which the threshold voltage of the transistor M2_p is acquired may be provided from after the start of the extinction operation to before the start of the data write operation of the next display correction frame.
  • the frame F24_1 of the display correction frame is performed, and the frame F24_2 of the display correction frame is performed after the end of the frame F24_1.
  • the next display correction frame may be repeated after the end of frame F24_2. Therefore, a separate correction frame may not be provided. Therefore, the frequency of data write operations can be increased. Therefore, the display quality of the display device is enhanced.
  • FIG. 27A is a block diagram illustrating the display device 10.
  • the display device 10 has a display area 235 , a first drive circuit section 231 and a second drive circuit section 232 .
  • the display area 235 has a plurality of pixels 230 arranged in a matrix.
  • the semiconductor device 100 according to one aspect of the present invention may be used for the pixel 230 .
  • a circuit included in the first drive circuit section 231 functions, for example, as a scanning line drive circuit.
  • a circuit included in the second drive circuit unit 232 functions, for example, as a signal line drive circuit. Some circuit may be provided at a position facing the first drive circuit section 231 with the display area 235 interposed therebetween. Some kind of circuit may be provided at a position facing the second drive circuit section 232 with the display area 235 interposed therebetween.
  • the generic term for the circuits included in the first drive circuit section 231 and the second drive circuit section 232 may be referred to as "peripheral drive circuit".
  • Various circuits such as shift registers, level shifters, inverters, latches, analog switches, or logic circuits can be used for the peripheral drive circuits.
  • a transistor, a capacitor, or the like can be used for the peripheral driver circuit.
  • an OS transistor may be used as the transistor forming the pixel 230, and a Si transistor may be used as the transistor forming the peripheral drive circuit.
  • the OS transistor has a low off current. Therefore, power consumption of the pixel 230 including the OS transistor can be reduced.
  • a Si transistor operates faster than an OS transistor. Therefore, Si transistors are suitable for use in peripheral drive circuits.
  • an OS transistor may be used for both the transistor forming the pixel 230 and the transistor forming the peripheral driver circuit.
  • Si transistors may be used for both the transistors that configure the pixels 230 and the transistors that configure the peripheral drive circuit.
  • a Si transistor may be used as the transistor forming the pixel 230 and an OS transistor may be used as the transistor forming the peripheral driver circuit.
  • both Si transistors and OS transistors may be used for the transistors forming the pixel 230 . Further, both Si transistors and OS transistors may be used for the transistors forming the peripheral drive circuit.
  • the display device 10 also has m wirings 236 that are arranged substantially parallel to each other and whose potentials are controlled by a circuit included in the first driving circuit section 231 .
  • the display device 10 also has n wirings 237 that are arranged substantially parallel to each other and whose potentials are controlled by a circuit included in the second driving circuit section 232 .
  • FIG. 27A is a diagram showing an example in which the wiring 236 and the wiring 237 are connected to the pixel 230.
  • FIG. 27A is just an example, and the wirings connected to the pixel 230 are not limited to the wirings 236 and 237 .
  • each of the three pixels 230 functions as a sub-pixel. That is, each of the three sub-pixels controls, for example, the emission amount of red light, the emission amount of green light, or the emission amount of blue light (see FIG. 27B).
  • the colors of light controlled by each of the three sub-pixels are not limited to combinations of red (R), green (G), and blue (B), but also cyan (C), magenta (M), and yellow. It may be a combination of (Y) (see FIG. 27C).
  • the arrangement of the three pixels 230 forming one pixel 240 may be a delta arrangement (see FIG. 27D). Specifically, three pixels 230 forming one pixel 240 may be arranged such that a line connecting the center points of the respective pixels 230 forms a triangle.
  • the areas of the three sub-pixels do not have to be the same. If, for example, luminous efficiency and reliability differ depending on the luminescent color, the area of each of the three sub-pixels may be changed for each luminescent color (see FIG. 27E).
  • the arrangement of sub-pixels shown in FIG. 27E may be called, for example, "S-Stripe RGB arrangement".
  • four sub-pixels may collectively function as one pixel 240 .
  • three sub-pixels controlling red, green, and blue light respectively may be added with sub-pixels controlling white light (see FIG. 27F).
  • the display device 10 with increased brightness of the display area 235 can be realized.
  • a sub-pixel controlling yellow light may be added to the three sub-pixels controlling red, green, and blue light, respectively (see FIG. 27G).
  • a sub-pixel controlling white light may be added to the three sub-pixels controlling cyan, magenta, and yellow light, respectively (see FIG. 27H).
  • the display device 10 with improved halftone reproducibility can be realized. Therefore, the display device 10 with improved display quality can be realized.
  • the display device 10 of one embodiment of the present invention can reproduce color gamuts of various standards.
  • PAL Phase Alternating Line
  • NTSC National Television System Committee
  • sRGB Standard RGB
  • Adobe RGB Adobe RGB
  • ITU-R BT. 709 International Telecommunication Union Radiocommunication Sector Broadcasting Service(Television) 709) ⁇ DCI ⁇ P3(Digital Cinema Initiatives P3) ⁇ UHDTV(Ultra High Definition Television ⁇ ) ⁇ ITU-R BT. 2020 (REC.2020 (Recommendation 2020)) standard, etc.
  • display device 10 can be realized. Also, for example, by arranging the pixels 240 in a matrix of 1920 ⁇ 1080, it is possible to display in full color at a so-called full high-definition (for example, also called “2K resolution”, “2K1K”, or “2K”) resolution. display device 10 can be realized. Also, for example, by arranging the pixels 240 in a matrix of 3840 ⁇ 2160, it is possible to display in full color at a resolution of so-called ultra high definition (for example, it is also called “4K resolution”, “4K2K”, or “4K”). display device 10 can be realized.
  • the pixels 240 by arranging the pixels 240 in a matrix of 7680 ⁇ 4320, it is possible to display full color at the resolution of so-called Super Hi-Vision (for example, it is also called “8K resolution”, “8K4K”, or “8K”).
  • display device 10 can be realized. Also, by increasing the number of pixels 240, it is possible to realize the display device 10 capable of full-color display at a resolution of 16K or 32K.
  • the pixel density of the display area 235 is preferably 100 ppi or more and 10000 ppi or less, more preferably 1000 ppi or more and 10000 ppi or less.
  • the pixel density of the display area 235 may be 2000 ppi or more and 6000 ppi or less, or may be 3000 ppi or more and 5000 ppi or less.
  • the length-to-width ratio (aspect ratio) of the display area 235 is not particularly limited.
  • the display area 235 of the display device 10 can accommodate various aspect ratios such as 1:1 (square), 4:3, 16:9, and 16:10.
  • the diagonal size of the display area 235 may be 0.1 inch or more and 100 inches or less, and may be 100 inches or more.
  • the diagonal size of the display area 235 should be 0.1 inch or more and 5.0 inches. Below, it is preferably 0.5 inch or more and 2.0 inch or less, more preferably 1 inch or more and 1.7 inch or less. For example, the diagonal size of the display area 235 may be 1.5 inches or near 1.5 inches. By setting the diagonal size of the display area 235 to 2.0 inches or less, preferably around 1.5 inches, it is possible to complete the exposure process performed by the exposure device (typically a scanner device) only once. Therefore, the productivity of the manufacturing process can be improved.
  • the exposure device typically a scanner device
  • the configuration of the transistors used in the display region 235 may be selected as appropriate according to the diagonal size of the display region 235 .
  • the diagonal size of the display area 235 is preferably 0.1 inch or more and 3 inches or less.
  • the diagonal size of the display area 235 is preferably 0.1 inch or more and 30 inches or less, more preferably 1 inch or more and 30 inches or less.
  • the diagonal size of the display area 235 is preferably 0.1 inch or more and 50 inches or less.
  • the diagonal size of the display area 235 is preferably 0.1 inch or more and 200 inches or less, more preferably 50 inches or more and 100 inches or less. .
  • the LTPS transistor Due to the size of the single crystal Si substrate, it is very difficult to increase the size of the display panel of the single crystal Si transistor.
  • the LTPS transistor uses a laser crystallizer in the manufacturing process, it is difficult to cope with an increase in display panel size (typically, a screen size exceeding 30 inches in diagonal size).
  • the OS transistor is not restricted to use, for example, a laser crystallization apparatus in the manufacturing process, or can be manufactured at a relatively low process temperature (typically 450° C. or less), It is possible to deal with a display panel having a relatively large area (typically, 50 inches or more and 100 inches or less in diagonal size).
  • LTPO is applied to the size of the display panel (typically, 1 inch or more and 50 inches or less in diagonal size) between the case of using the LTPS transistor and the case of using the OS transistor. becomes possible.
  • a light-emitting element (also referred to as a light-emitting device) that can be used for a semiconductor device according to one embodiment of the present invention is described.
  • the light emitting element 61 includes an EL layer 172 between a pair of electrodes (conductive layers 171 and 173).
  • EL layer 172 can be composed of multiple layers, such as layer 4420, light-emitting layer 4411, and layer 4430, for example.
  • the layer 4420 can include, for example, a layer containing a highly electron-injecting substance (electron-injecting layer), a layer containing a highly electron-transporting substance (electron-transporting layer), and the like.
  • the light-emitting layer 4411 includes, for example, a light-emitting compound.
  • the layer 4430 can include, for example, a layer containing a substance with high hole-injection properties (hole-injection layer) and a layer containing a substance with high hole-transport properties (hole-transport layer).
  • a structure including layer 4420, light-emitting layer 4411, and layer 4430 provided between a pair of electrodes can function as a single light-emitting unit.
  • the configuration of FIG. 28A is referred to herein as a single configuration.
  • FIG. 28B is a modification of the EL layer 172 included in the light emitting element 61 shown in FIG. 28A.
  • layer 4430-1 functions as a hole injection layer
  • layer 4430-2 functions as a hole transport layer
  • layer 4420-1 functions as an electron Functioning as a transport layer
  • layer 4420-2 functions as an electron injection layer.
  • layer 4430-1 functions as an electron-injecting layer
  • layer 4430-2 functions as an electron-transporting layer
  • layer 4420-1 functions as a hole-transporting layer.
  • a configuration in which a plurality of light-emitting layers (light-emitting layers 4411, 4412, and 4413) are provided between layers 4420 and 4430 as shown in FIG. 28C is also an example of a single structure.
  • a structure in which a plurality of light-emitting units (EL layer 172a and EL layer 172b) are connected in series via an intermediate layer (charge generation layer) 4440 is referred to as a tandem structure in this specification and the like. Or call it a stack structure.
  • the light emitting element 61 having a tandem structure can realize the light emitting element 61 capable of emitting light with high brightness.
  • the EL layers 172a and 172b may emit the same color.
  • the EL layers 172a and 172b may both emit green.
  • the display region 235 includes three sub-pixels of R, G, and B, and each sub-pixel includes a light-emitting element
  • the light-emitting elements of each sub-pixel may have a tandem structure.
  • the EL layers 172a and 172b of the R sub-pixel each have a material capable of emitting red light.
  • the EL layers 172a and 172b of the G sub-pixel each have a material capable of emitting green light.
  • the EL layers 172a and 172b of the B sub-pixel each have a material capable of emitting blue light.
  • the materials of light-emitting layer 4411 and light-emitting layer 4412 may be the same.
  • the tandem structure light emitting element 61 shown in FIG. 28D can reduce the current density per unit emission luminance by making the EL layers 172a and 172b of the same emission color. Therefore, the reliability of the light emitting element 61 can be improved.
  • the emission color of the light-emitting element can be red, green, blue, cyan, magenta, yellow, or white, for example, depending on the material forming the EL layer 172 .
  • the color purity of the light-emitting device can be further enhanced by providing the microcavity structure.
  • the light-emitting layer may contain two or more light-emitting substances that emit light such as R (red), G (green), B (blue), Y (yellow), or O (orange).
  • a light-emitting element that emits white light preferably has a structure in which a light-emitting layer contains two or more kinds of light-emitting substances.
  • light-emitting substances are selected such that the colors of light emitted from each of the two types of light-emitting substances are complementary colors. do it.
  • the emission color of the first light-emitting substance and the emission color of the second light-emitting substance are complementary, so that the light-emitting element as a whole emits white light. It can be a light-emitting element.
  • the colors of light emitted by the three or more light-emitting substances are combined, so that the light-emitting element as a whole A light-emitting element capable of emitting white light may be used.
  • the light-emitting layer has two or more light-emitting substances, and the light emission of each light-emitting substance includes spectral components of two or more colors among R, G, and B.
  • Examples of light-emitting substances include substances that emit fluorescence (fluorescent materials), substances that emit phosphorescence (phosphorescent materials), inorganic compounds (such as quantum dot materials), or substances that exhibit thermally activated delayed fluorescence (thermally activated delayed fluorescence ( Thermally Activated Delayed Fluorescence (TADF) material) and the like.
  • TADF material a material in which a singlet excited state and a triplet excited state are in thermal equilibrium may be used. Since such a TADF material has a short emission lifetime (excitation lifetime), it is possible to suppress a decrease in efficiency in a high-luminance region of the light-emitting element.
  • FIG. 29A is a schematic top view of the light emitting element 61.
  • the light emitting element 61 has a plurality of light emitting elements 61R exhibiting red, light emitting elements 61G exhibiting green, and light emitting elements 61B exhibiting blue.
  • the light emitting region of each light emitting element is labeled with R, G, and B.
  • SBS side-by-side
  • 29A exemplifies the configuration having the light-emitting elements 61 of three colors of red (R), green (G), and blue (B), but the present invention is not limited to this.
  • One embodiment of the present invention may have, for example, a structure including light-emitting elements 61 of four or more colors.
  • the light emitting elements 61R, 61G, and 61B are arranged in a matrix.
  • FIG. 29A shows a so-called stripe arrangement in which light emitting elements of the same color are arranged in one direction, but the method of arranging the light emitting elements is not limited to this.
  • a method of arranging the light emitting elements for example, a delta arrangement, a zigzag arrangement, an S-Stripe RGB arrangement, or a pentile arrangement can be used.
  • the light-emitting element 61R, the light-emitting element 61G, and the light-emitting element 61B for example, it is preferable to use an organic EL device such as an OLED (Organic Light Emitting Diode) or a QOLED (Quantum-dot Organic Light Emitting Diode).
  • organic EL device such as an OLED (Organic Light Emitting Diode) or a QOLED (Quantum-dot Organic Light Emitting Diode).
  • the light-emitting substance of the EL device include substances that emit fluorescence (fluorescent materials), substances that emit phosphorescence (phosphorescent materials), inorganic compounds (such as quantum dot materials), or substances that exhibit thermally activated delayed fluorescence (thermally activated and thermally activated delayed fluorescence (TADF) material).
  • FIG. 29B is a schematic cross-sectional view corresponding to the dashed-dotted line A1-A2 in FIG. 29A.
  • FIG. 29B shows cross sections of the light emitting element 61R, the light emitting element 61G, and the light emitting element 61B.
  • the light emitting element 61R, the light emitting element 61G, and the light emitting element 61B are provided on the insulating layer 363 respectively.
  • the light-emitting element 61R, the light-emitting element 61G, and the light-emitting element 61B have a conductive layer 171 functioning as a pixel electrode and a conductive layer 173 functioning as a common electrode.
  • an inorganic insulating film is preferably used as the insulating layer 363 .
  • an oxide insulating film or a nitride insulating film such as a silicon oxide film, a silicon oxynitride film, a silicon nitride oxide film, a silicon nitride film, an aluminum oxide film, an aluminum oxynitride film, or a hafnium oxide film. is mentioned.
  • the light emitting element 61R has an EL layer 172R between a conductive layer 171 functioning as a pixel electrode and a conductive layer 173 functioning as a common electrode.
  • the EL layer 172R includes a light-emitting organic compound that emits light having an intensity in at least the red wavelength range.
  • the EL layer 172G included in the light-emitting element 61G includes a light-emitting organic compound that emits light having an intensity in at least the green wavelength range.
  • the EL layer 172B included in the light-emitting element 61B includes a light-emitting organic compound that emits light having an intensity in at least a blue wavelength range.
  • the EL layer 172R, the EL layer 172G, and the EL layer 172B are each a layer containing a light-emitting organic compound (light-emitting layer), an electron-injection layer, an electron-transport layer, a hole-injection layer, and a hole-transport layer. You may have one or more of
  • a conductive layer 171 functioning as a pixel electrode is provided for each light-emitting element. Further, the conductive layer 173 functioning as a common electrode is provided as a continuous layer common to each light emitting element. Either the conductive layer 171 functioning as a pixel electrode or the conductive layer 173 functioning as a common electrode is formed using a conductive film that transmits visible light, and the other is formed using a reflective conductive film. use.
  • the display device according to one embodiment of the present invention has a light-transmitting conductive layer 171 functioning as a pixel electrode and a reflective conductive layer 173 functioning as a common electrode. ) can be used as a display device.
  • the conductive layer 171 functioning as a pixel electrode is reflective and the conductive layer 173 functioning as a common electrode is light-transmitting. emission type) display device. Note that in the display device according to one embodiment of the present invention, both the conductive layer 171 functioning as a pixel electrode and the conductive layer 173 functioning as a common electrode are light-transmitting. It can also be a display device.
  • the light emitting element 61R when the light emitting element 61R is of the top emission type, the light 175R emitted from the light emitting element 61R is emitted to the conductive layer 173 side.
  • the light emitting element 61G is of the top emission type
  • light 175G emitted from the light emitting element 61G is emitted to the conductive layer 173 side.
  • the light emitting element 61B is of the top emission type
  • the light 175B emitted from the light emitting element 61B is emitted to the conductive layer 173 side.
  • An insulating layer 272 is provided to cover the edge of the conductive layer 171 that functions as a pixel electrode.
  • the ends of the insulating layer 272 are preferably tapered.
  • a material similar to the material that can be used for the insulating layer 363 can be used for the insulating layer 272 .
  • the insulating layer 272 is provided to prevent the adjacent light emitting elements 61 from unintentionally being electrically short-circuited and erroneously emitting light.
  • the insulating layer 272 also has a function of preventing the metal mask from coming into contact with the conductive layer 171 when a metal mask is used for forming the EL layer 172 .
  • Each of the EL layer 172R, the EL layer 172G, and the EL layer 172B has a region in contact with the upper surface of the conductive layer 171 functioning as a pixel electrode and a region in contact with the surface of the insulating layer 272.
  • FIG. 1 end portions of the EL layer 172R, the EL layer 172G, and the EL layer 172B are located on the insulating layer 272 .
  • a gap is provided between the EL layers of the light emitting elements exhibiting two different colors.
  • the EL layer 172R, the EL layer 172G, and the EL layer 172B are preferably provided so as not to be in contact with each other. This can suitably prevent current from flowing through two adjacent EL layers to cause unintended light emission (also referred to as crosstalk). Therefore, according to one embodiment of the present invention, contrast can be increased, and a display device with high display quality can be realized.
  • the EL layer 172R, the EL layer 172G, and the EL layer 172B can be formed separately, for example, by a vacuum evaporation method using a shadow mask such as a metal mask. Alternatively, these may be produced separately by photolithography. According to one embodiment of the present invention, a high-definition display device, which is difficult to achieve using a metal mask, can be achieved by using a photolithography method.
  • a device manufactured using a metal mask or FMM may be referred to as a device with an MM (metal mask) structure.
  • a device manufactured without using a metal mask or FMM may be referred to as a device with an MML (metal maskless) structure. Since the display device with the MML structure is manufactured without using a metal mask, the display device with the MM structure has a higher degree of freedom in designing the pixel arrangement and pixel shape than the display device with the MM structure.
  • a protective layer 271 is provided on the conductive layer 173 functioning as a common electrode, covering the light emitting elements 61R, 61G, and 61B.
  • the protective layer 271 has a function of preventing impurities such as water from diffusing into each light emitting element from above.
  • the protective layer 271 can have, for example, a single-layer structure or a laminated structure including at least an inorganic insulating film.
  • inorganic insulating films include oxide films and nitride films such as silicon oxide films, silicon oxynitride films, silicon nitride oxide films, silicon nitride films, aluminum oxide films, aluminum oxynitride films, and hafnium oxide films. be done.
  • a semiconductor material such as indium gallium oxide or indium gallium zinc oxide (IGZO) may be used as the protective layer 271 may be formed using an ALD method, a CVD method, or a sputtering method, for example.
  • the protective layer 271 includes an inorganic insulating film
  • the present invention is not limited to this.
  • the protective layer 271 may have a laminated structure of an inorganic insulating film and an organic insulating film.
  • nitride oxide a compound containing more nitrogen than oxygen
  • oxynitride A compound containing more oxygen than nitrogen
  • the content of each element can be measured using, for example, Rutherford Backscattering Spectrometry (RBS).
  • the protective layer 271 can be processed using a wet etching method or a dry etching method when indium gallium zinc oxide is used.
  • a chemical solution such as oxalic acid, phosphoric acid, or a mixed chemical solution (for example, a mixed chemical solution of phosphoric acid, acetic acid, nitric acid, and water (also referred to as a mixed acid aluminum etchant)).
  • FIG. 29C shows an example different from the above.
  • the light emitting element 61 has a light emitting element 61W that emits white light.
  • the light emitting element 61W has an EL layer 172W that emits white light between a conductive layer 171 functioning as a pixel electrode and a conductive layer 173 functioning as a common electrode.
  • the EL layer 172W can have, for example, a structure in which two light-emitting layers are stacked so that their emission colors are complementary.
  • a laminated EL layer in which a charge generation layer is sandwiched between light emitting layers may be used.
  • FIG. 29C shows three light emitting elements 61W side by side.
  • a colored layer 264R is provided on top of the left light emitting element 61W.
  • the colored layer 264R functions as a bandpass filter that transmits red light.
  • a colored layer 264G that transmits green light is provided above the central light emitting element 61W.
  • a colored layer 264B that transmits blue light is provided above the right light emitting element 61W. This allows the display device to display a color image.
  • an EL layer 172W and a conductive layer 173 functioning as a common electrode are separated between two adjacent light emitting elements 61W. Accordingly, it is possible to prevent unintended light emission from occurring in two adjacent light emitting elements 61W due to current flowing through the EL layer 172W.
  • the higher the definition the higher the distance between adjacent pixels. As the distance between the two becomes smaller, the effect of crosstalk becomes more pronounced, resulting in a problem of reduced contrast. Therefore, according to one embodiment of the present invention, with such a structure, a display device having both high definition and high contrast can be realized.
  • the EL layer 172W and the conductive layer 173 functioning as a common electrode are preferably separated by a photolithography method. Thereby, the interval between the light emitting elements can be narrowed. Therefore, according to one embodiment of the present invention, a display device with a higher aperture ratio can be achieved than in the case of using a shadow mask such as a metal mask.
  • a colored layer may be provided between the conductive layer 171 functioning as a pixel electrode and the insulating layer 363 in the case where the display device according to one embodiment of the present invention is a bottom-emission light-emitting element.
  • FIG. 29D shows a different example. Specifically, FIG. 29D shows a configuration in which the insulating layer 272 is not provided between the light emitting element 61R, the light emitting element 61G, and the light emitting element 61B. With such a structure, the display device of one embodiment of the present invention can have a high aperture ratio. In addition, since the display device of one embodiment of the present invention does not include the insulating layer 272, unevenness of the light-emitting element 61 is reduced; therefore, the display device can have a wide viewing angle. Specifically, the display device of one embodiment of the present invention can have a viewing angle of 150° to less than 180°, preferably 160° to less than 180°, more preferably 160° to less than 180°.
  • the protective layer 271 also covers the side surfaces of the EL layer 172R, the EL layer 172G, and the EL layer 172B. According to one embodiment of the present invention, such a structure can suppress impurities (typically, water, etc.) that can enter from side surfaces of the EL layers 172R, 172G, and 172B. Therefore, leakage current between adjacent light emitting elements 61 is reduced. Therefore, the display device of one embodiment of the present invention has improved saturation and contrast ratio and reduced power consumption.
  • impurities typically, water, etc.
  • the top surface shapes of the conductive layer 171, the EL layer 172R, and the conductive layer 173 are substantially the same.
  • Such a structure can be formed at once using a resist mask or the like, for example, after the conductive layer 171, the EL layer 172R, and the conductive layer 173 are formed. Since such a process processes the EL layer 172R and the conductive layer 173 using the conductive layer 173 as a mask, it can also be called self-aligned patterning. Note that although the EL layer 172R is described here, the EL layers 172G and 172B can also have the same structure.
  • a protective layer 273 is further provided on the protective layer 271 .
  • the protective layer 271 is formed using an apparatus capable of forming a film with high coverage (typically an ALD apparatus or the like), and the protective layer 273 is formed using a film with lower coverage than the protective layer 271. It can be formed using a film-forming device (typically, a sputtering device, etc.).
  • a region 275 can be provided between the protective layers 271 and 273 by forming the protective layers 271 and 273 . In other words, the region 275 is positioned between the EL layer 172R and the EL layer 172G and between the EL layer 172G and the EL layer 172B.
  • the region 275 is, for example, any one or more selected from air, nitrogen, oxygen, carbon dioxide, and Group 18 elements (typically, helium, neon, argon, xenon, krypton, etc.) have Also, the region 275 may contain, for example, a gas used when forming the protective layer 273 . For example, when the protective layer 273 is formed by a sputtering method, the region 275 may contain one or more of the group 18 elements described above. In addition, when gas is contained in the region 275, the gas can be identified by, for example, a gas chromatography method or the like.
  • the film of the protective layer 273 may contain gas used for sputtering.
  • an element such as argon may be detected in the protective layer 273 when analyzed by, for example, energy dispersive X-ray analysis (EDX analysis).
  • EDX analysis energy dispersive X-ray analysis
  • the refractive index of the region 275 is lower than that of the protective layer 271 , light emitted from the EL layer 172 R, the EL layer 172 G, or the EL layer 172 B is reflected at the interface between the protective layer 271 and the region 275 . Accordingly, in some cases, light emitted from the EL layer 172R, the EL layer 172G, or the EL layer 172B can be prevented from entering adjacent pixels. As a result, it is possible to suppress the mixture of different emission colors from adjacent pixels, so that the display quality of the display device can be improved.
  • the region between the light emitting elements 61R and 61G, or the region between the light emitting elements 61G and 61B can be narrowed.
  • the distance between the light emitting elements is 1 ⁇ m or less, preferably 500 nm or less, more preferably 200 nm or less, 100 nm or less, 90 nm or less, 70 nm or less, 50 nm or less, 30 nm or less, 20 nm or less, 15 nm or less, or 10 nm or less.
  • 29D has a region in which the distance between the side surface of the EL layer 172R and the side surface of the EL layer 172G or the distance between the side surface of the EL layer 172G and the side surface of the EL layer 172B is 1 ⁇ m or less. , preferably has a region of 0.5 ⁇ m (500 nm) or less, and more preferably has a region of 100 nm or less.
  • the region 275 may be filled with a filler.
  • fillers include epoxy resins, acrylic resins, silicone resins, phenol resins, polyimide resins, imide resins, PVC (polyvinyl chloride) resins, PVB (polyvinyl butyral) resins, EVA (ethylene vinyl acetate) resins, and the like. be done.
  • Photoresist may also be used as the filler.
  • the photoresist used as the filler may be a positive photoresist or a negative photoresist.
  • the display device of one embodiment of the present invention when comparing the white light emitting device (single structure or tandem structure) and the light emitting device having the SBS structure, the light emitting device having the SBS structure can consume less power than the white light emitting device. Therefore, in the display device of one embodiment of the present invention, a light-emitting device with an SBS structure is preferably used in order to keep power consumption low. On the other hand, the white light emitting device has a simpler manufacturing process than the SBS structure light emitting device. Therefore, by suitably using a white light-emitting device, the display device of one embodiment of the present invention can be manufactured at low cost or with high manufacturing yield.
  • FIG. 30A shows an example different from the above. Specifically, the configuration shown in FIG. 30A differs from the configuration shown in FIG. 29D in the configuration of the insulating layer 363 .
  • the insulating layer 363 has a concave portion due to a part of the upper surface thereof being shaved during processing of the light emitting elements 61R, 61G, and 61B.
  • a protective layer 271 is also formed in the recess.
  • the configuration shown in FIG. 30A has a region where the lower surface of the protective layer 271 is located below the lower surface of the conductive layer 171 in cross-sectional view.
  • the 30A can suitably suppress impurities (typically, water, etc.) that may enter the light emitting elements 61R, 61G, and 61B from below by having the regions.
  • impurities typically, water, etc.
  • the recesses described above are formed when removing impurities (also referred to as residues) that may adhere to the side surfaces of the light emitting elements 61R, 61G, and 61B by, for example, wet etching. can be formed.
  • the display device according to one embodiment of the present invention can have high reliability by covering the side surface of each light-emitting element with the protective layer 271 after the above residue is removed.
  • FIG. 30B shows an example different from the above.
  • the configuration shown in FIG. 30B has an insulating layer 276 and a microlens array 277 in addition to the configuration shown in FIG. 30A.
  • the insulating layer 276 functions as an adhesive layer.
  • the microlens array 277 can collect light emitted from the light emitting elements 61R, 61G, and 61B. .
  • the configuration shown in FIG. 30B can improve the light extraction efficiency of the display device.
  • a bright image can be visually recognized, which is preferable.
  • various curable adhesives such as a photocurable adhesive such as an ultraviolet curable adhesive, a reaction curable adhesive, a thermosetting adhesive, or an anaerobic adhesive can be used.
  • these adhesives include epoxy resins, acrylic resins, silicone resins, phenol resins, polyimide resins, imide resins, PVC (polyvinyl chloride) resins, PVB (polyvinyl butyral) resins, EVA (ethylene vinyl acetate) resins, and the like. mentioned.
  • materials with low moisture permeability, such as epoxy resins are preferred.
  • a two-liquid mixed type resin may be used.
  • an adhesive sheet or the like may be used.
  • FIG. 30C shows an example different from the above.
  • the configuration shown in FIG. 30C has three light emitting elements 61W instead of the light emitting elements 61R, 61G, and 61B in the configuration shown in FIG. 30A.
  • the configuration shown in FIG. 30C has an insulating layer 276 above the three light emitting elements 61W.
  • the configuration shown in FIG. 30C has a colored layer 264R, a colored layer 264G, and a colored layer 264B above the insulating layer 276.
  • a colored layer 264R that transmits red light is provided at a position overlapping the left light emitting element 61W.
  • a colored layer 264G that transmits green light is provided at a position overlapping the central light emitting element 61W.
  • a colored layer 264B that transmits blue light is provided at a position overlapping the right light emitting element 61W. This allows the display device to display a color image. Note that the configuration shown in FIG. 30C is also a modification of the configuration shown in FIG. 29C.
  • FIG. 30D shows a different example. Specifically, in the configuration shown in FIG. 30D , a protective layer 271 is provided adjacent to side surfaces of the conductive layer 171 and the EL layer 172 . Further, the conductive layer 173 is provided as a continuous layer common to each light emitting element. Also, in the configuration shown in FIG. 30D, the region 275 is preferably filled with a filler material.
  • the light-emitting element 61 can increase the color purity of emitted light by providing a micro-optical resonator (microcavity) structure.
  • a micro-optical resonator microcavity
  • the product (optical distance) of the distance d between the conductive layers 171 and 173 and the refractive index n of the EL layer 172 is the wavelength ⁇ , m times (m is an integer equal to or greater than 1).
  • the distance d can be obtained by Equation (1).
  • the distance d of the light emitting element 61 having a microcavity structure is determined according to the wavelength of the emitted light (light emission color).
  • the distance d corresponds to the thickness of the EL layer 172 . Therefore, the EL layer 172G may be thicker than the EL layer 172B, and the EL layer 172R may be thicker than the EL layer 172G.
  • the distance d is the distance from the reflective region of the conductive layer 171 functioning as a reflective electrode to the reflective region of the conductive layer 173 functioning as a semi-transmissive/semi-reflective electrode.
  • the conductive layer 171 is a laminate of silver and ITO, which is a transparent conductive film, and the ITO is on the EL layer 172 side
  • the film thickness of the ITO can be adjusted according to the emission color.
  • a distance d can be set. That is, even if the EL layer 172R, the EL layer 172G, and the EL layer 172B have the same thickness, the distance d suitable for the emission color can be obtained by changing the thickness of the ITO.
  • the light-emitting element 61 can sufficiently obtain the microcavity effect by assuming an arbitrary position of the conductive layer 171 and the conductive layer 173 as a reflective region.
  • the light emitting element 61 is composed of, for example, a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer, or the like. A detailed configuration example of the light emitting element 61 will be described in another embodiment.
  • the optical distance from the conductive layer 171 functioning as a reflective electrode to the light emitting layer is preferably an odd multiple of ⁇ /4. In order to realize the optical distance, it is preferable to appropriately adjust the thickness of each layer constituting the light emitting element 61 .
  • the light reflectance of the conductive layer 173 is preferably higher than the light transmittance.
  • the light transmittance of the conductive layer 173 is preferably 2% to 50%, more preferably 2% to 30%, further preferably 2% to 10%.
  • FIG. 31A shows an example different from the above.
  • the EL layer 172 extends beyond the end of the conductive layer 171 in each of the light emitting elements 61R, 61G, and 61B.
  • the EL layer 172R extends beyond the edge of the conductive layer 171.
  • the EL layer 172G extends beyond the edge of the conductive layer 171.
  • the EL layer 172B extends over the edge of the conductive layer 171.
  • FIG. 31A shows an example different from the above.
  • the EL layer 172 extends beyond the end of the conductive layer 171 in each of the light emitting elements 61R, 61G, and 61B.
  • the EL layer 172R extends beyond the edge of the conductive layer 171.
  • the EL layer 172G extends beyond the edge of the conductive layer 171.
  • the EL layer 172B extends over the edge of the conductive layer 171.
  • the EL layer 172 and the protective layer 271 have overlapping regions with the insulating layer 270 interposed therebetween. Also, an insulating layer 278 is provided on the protective layer 271 in the region between the adjacent light emitting elements 61 .
  • the insulating layer 278, for example, epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, EVA (ethylene vinyl acetate) resin, or the like is used. mentioned.
  • a photoresist may be used as the insulating layer 278 .
  • the photoresist used as the insulating layer 278 may be a positive photoresist or a negative photoresist.
  • a common layer 174 is provided over the light emitting element 61 R, the light emitting element 61 G, the light emitting element 61 B, and the insulating layer 278 .
  • a conductive layer 173 is provided on the common layer 174 .
  • the common layer 174 has a region in contact with the EL layer 172R, a region in contact with the EL layer 172G, and a region in contact with the EL layer 172B.
  • Common layer 174 is shared by light emitting element 61R, light emitting element 61G, and light emitting element 61B.
  • common layer 174 may be a carrier injection layer (hole injection layer or electron injection layer). Also, the common layer 174 can be said to be part of the EL layer 172 . Note that the common layer 174 may be provided as needed. When the common layer 174 is provided, a layer having the same function as that of the common layer 174 among the layers included in the EL layer 172 may not be provided.
  • a protective layer 273 is provided over the conductive layer 173 .
  • An insulating layer 276 is provided over the protective layer 273 .
  • FIG. 31B shows an example different from the above.
  • the configuration shown in FIG. 31B has three light emitting elements 61W instead of the light emitting elements 61R, 61G, and 61B in the configuration shown in FIG. 31A.
  • the configuration shown in FIG. 31B has an insulating layer 276 above the three light emitting elements 61W.
  • 31B also has a colored layer 264R, a colored layer 264G, and a colored layer 264B above the insulating layer 276.
  • a colored layer 264R that transmits red light is provided at a position overlapping the left light emitting element 61W.
  • a colored layer 264G that transmits green light is provided at a position overlapping the central light emitting element 61W.
  • a colored layer 264B that transmits blue light is provided at a position overlapping the right light emitting element 61W. This allows the display device to display a color image. Note that the configuration shown in FIG. 31B is also a modification of the configuration shown in FIG. 30C.
  • FIG. 32A is a perspective view of the display device 10.
  • FIG. The display device 10 shown in FIG. 32A comprises a layer 60 overlying the layer 50 .
  • the layer 50 includes a plurality of pixel circuits 51 arranged in a matrix, a first drive circuit section 231, a second drive circuit section 232, and an input/output terminal section 29.
  • FIG. Layer 60 comprises a plurality of light emitting elements 61 arranged in a matrix.
  • One pixel circuit 51 and one light emitting element 61 function as one pixel 230 by being electrically connected to each other. Therefore, a region where the plurality of pixel circuits 51 included in the layer 50 and the plurality of light emitting elements 61 included in the layer 60 overlap with each other functions as the display region 235 .
  • the transistor included in the peripheral driver circuit and the transistor included in the pixel 230 can be formed in the same process.
  • the display device 10 may have a structure in which layers 40, 50, and 60 are stacked.
  • a layer 50 is provided with a plurality of pixel circuits 51 arranged in a matrix
  • a layer 40 is provided with a first driver circuit section 231 and a second driver circuit section 232 .
  • the width of the frame around the display region 235 can be narrowed. The area occupied by the display area 235 can be expanded.
  • the display device 10 shown in FIG. 32B can increase the resolution by increasing the area occupied by the display region 235 .
  • the display device 10 shown in FIG. 32B can increase the occupied area per pixel when the resolution of the display region 235 is constant, and thus can increase the light emission luminance.
  • the ratio of the light-emitting area to the area occupied by one pixel also referred to as "aperture ratio" can be increased.
  • the pixel aperture ratio can be 40% or more and less than 100%, preferably 50% or more and 95% or less, more preferably 60% or more and 95% or less.
  • the current density supplied to the light emitting element 61 can be reduced by increasing the area occupied by one pixel. Therefore, the load applied to the light emitting element 61 is reduced. Therefore, reliability of the semiconductor device 100 can be improved. Therefore, the reliability of the display device 10 including the semiconductor device 100 can be improved.
  • the layer 40 may include not only the peripheral drive circuit, but also the CPU 23 (Central Processing Unit), the GPU 24 (Graphics Processing Unit), and the memory circuit section 25 .
  • the peripheral drive circuit, CPU 23, GPU 24, and memory circuit unit 25 may be collectively referred to as "function circuit".
  • the CPU 23 has a function of controlling the operations of the circuits provided in the GPU 24 and the layer 40 according to a program stored in the storage circuit section 25 .
  • the GPU 24 has a function of performing arithmetic processing for forming image data. Also, since the GPU 24 can perform many matrix operations (product-sum operations) in parallel, it is possible to perform, for example, arithmetic processing using a neural network at high speed.
  • the GPU 24 has a function of correcting image data using correction data stored in the storage circuit unit 25, for example.
  • the GPU 24 has a function of generating image data corrected for one or more of brightness, color, contrast, and the like.
  • the display device 10 may use the GPU 24 to up-convert or down-convert image data.
  • the display device 10 may be provided with a super-resolution circuit in the layer 40 .
  • the super-resolution circuit has a function of determining the potential of an arbitrary pixel included in the display area 235 by a product-sum operation of the potential of pixels arranged around the pixel and a weight.
  • the super-resolution circuit has a function of up-converting image data whose resolution is lower than that of the display area 235 .
  • the super-resolution circuit also has a function of down-converting image data having a resolution higher than that of the display area 235 .
  • the display device 10 can reduce the load on the GPU 24 by including the super-resolution circuit.
  • the load on the GPU 24 can be reduced by performing processing up to 2K resolution (or 4K resolution) on the GPU 24 and then up-converting to 4K resolution (or 8K resolution) by the super-resolution circuit. Down-conversion may be performed in the same manner.
  • the functional circuit included in the layer 40 may not include all of these configurations, or may include configurations other than these.
  • a potential generation circuit that generates a plurality of different potentials
  • a power management circuit that controls power supply or stop for each circuit included in the display device 10 may be provided.
  • Power supply or stop may be performed for each circuit constituting the CPU 23 .
  • the power consumption of the CPU 23 can be reduced by stopping the power supply to a circuit that has been determined not to be used for a while and restarting the power supply when necessary.
  • the data necessary for resuming the power supply may be stored, for example, in the memory circuit within the CPU 23 or the memory circuit section 25 before the circuit is stopped.
  • the stopped circuit can be quickly restored. Note that the circuit operation may be stopped by stopping the supply of the clock signal in the CPU 23 .
  • the functional circuit may include one or more of, for example, a DSP circuit, a sensor circuit, a communication circuit, and an FPGA (Field Programmable Gate Array).
  • a part of the transistors forming the functional circuit included in the layer 40 may be provided in the layer 50 . Further, part of the transistors included in the pixel circuit 51 included in the layer 50 may be provided in the layer 40 . Therefore, the functional circuit may have a configuration including Si transistors and OS transistors. Further, the pixel circuit 51 may have a configuration including a Si transistor and an OS transistor.
  • FIG. 33 is a cross-sectional configuration example of part of the display device 10 shown in FIG. 32A.
  • the display device 10 shown in FIG. 33 includes a layer 50 including a substrate 301, a capacitor 246, and a transistor 310, and a layer 60 including light emitting elements 61R, 61G, and 61B.
  • Layer 60 is provided on insulating layer 363 provided by layer 50 .
  • a transistor 310 is a transistor including a channel formation region in the substrate 301 .
  • the substrate 301 for example, a semiconductor substrate such as a single crystal silicon substrate can be used.
  • Transistor 310 comprises a portion of substrate 301 , conductive layer 311 , low resistance region 312 , insulating layer 313 and insulating layer 314 .
  • the conductive layer 311 functions as a gate electrode.
  • An insulating layer 313 is located between the substrate 301 and the conductive layer 311 and functions as a gate insulating layer.
  • the low-resistance region 312 is a region in which the substrate 301 is doped with impurities and functions as either a source or a drain.
  • the insulating layer 314 is provided to cover the side surface of the conductive layer 311 and functions as an insulating layer.
  • a device isolation layer 315 is provided between two adjacent transistors 310 so as to be embedded in the substrate 301 .
  • An insulating layer 261 is provided over the transistor 310 .
  • a capacitor 246 is provided on the insulating layer 261 .
  • Capacitor 246 includes conductive layer 241, conductive layer 245, and insulating layer 243 positioned therebetween.
  • the conductive layer 241 functions as one electrode of the capacitor 246 .
  • Conductive layer 245 functions as the other electrode of capacitor 246 .
  • Insulating layer 243 functions as a dielectric for capacitor 246 .
  • the conductive layer 241 is provided over the insulating layer 261 and embedded in the insulating layer 254 .
  • Conductive layer 241 is electrically connected to one of the source or drain of transistor 310 by plug 266 embedded in insulating layer 261 .
  • An insulating layer 243 is provided to cover the conductive layer 241 .
  • the conductive layer 245 is provided in a region overlapping with the conductive layer 241 with the insulating layer 243 provided therebetween.
  • An insulating layer 255 is provided over the capacitor 246 .
  • An insulating layer 363 is provided over the insulating layer 255 .
  • Light emitting element 61 R, light emitting element 61 G, and light emitting element 61 B are provided on insulating layer 363 .
  • a protective layer 415 is provided on the light emitting elements 61R, 61G, and 61B.
  • a substrate 420 is provided on top of the protective layer 415 with a resin layer 419 interposed therebetween.
  • the pixel electrode of the light emitting element is formed by the insulating layer 243, the insulating layer 255, the plug 256 embedded in the insulating layer 363, the conductive layer 241 embedded in the insulating layer 254, and the plug 266 embedded in the insulating layer 261. It is electrically connected to one of the source or drain of 310 .
  • FIG. 34 is a modification of the cross-sectional configuration example shown in FIG.
  • the cross-sectional configuration example of the display device 10 shown in FIG. 34 is mainly different from the cross-sectional configuration example shown in FIG. 33 in that a transistor 320 is provided instead of the transistor 310 . Note that the description of the same parts as in FIG. 33 may be omitted.
  • the transistor 320 is a transistor in which a metal oxide (also referred to as an oxide semiconductor) is applied to a semiconductor layer in which a channel is formed.
  • a metal oxide also referred to as an oxide semiconductor
  • the transistor 320 includes a semiconductor layer 321 , an insulating layer 323 , a conductive layer 324 , a pair of conductive layers 325 , an insulating layer 326 and a conductive layer 327 .
  • an insulating substrate or a semiconductor substrate can be used as the substrate 331.
  • An insulating layer 332 is provided on the substrate 331 .
  • the insulating layer 332 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing from the substrate 331 to the transistor 320 and prevents oxygen from desorbing from the semiconductor layer 321 to the insulating layer 332 side.
  • a film into which hydrogen or oxygen is less likely to diffuse than a silicon oxide film can be used.
  • the insulating layer 332 can be formed using an aluminum oxide film, a hafnium oxide film, a silicon nitride film, or the like.
  • a conductive layer 327 is provided over the insulating layer 332 .
  • An insulating layer 326 is provided over the conductive layer 327 .
  • Conductive layer 327 functions as a first gate electrode of transistor 320 .
  • a portion of the insulating layer 326 functions as a first gate insulating layer.
  • An oxide insulating film such as a silicon oxide film is preferably used for at least a portion of the insulating layer 326 that is in contact with the semiconductor layer 321 .
  • the upper surface of the insulating layer 326 is preferably planarized.
  • the semiconductor layer 321 is provided over the insulating layer 326 .
  • the semiconductor layer 321 preferably includes a metal oxide (also referred to as an oxide semiconductor) film having semiconductor characteristics. Details of materials that can be suitably used for the semiconductor layer 321 will be described later.
  • a pair of conductive layers 325 is provided on and in contact with the semiconductor layer 321 and functions as a source electrode and a drain electrode.
  • An insulating layer 328 is provided covering, for example, the top and side surfaces of the pair of conductive layers 325 and the side surfaces of the semiconductor layer 321 .
  • An insulating layer 264 is provided over the insulating layer 328 .
  • the insulating layer 328 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing into the semiconductor layer 321 from the insulating layer 264 or the like, and prevents oxygen from being desorbed from the semiconductor layer 321 .
  • an insulating film similar to the insulating layer 332 can be used as the insulating layer 328.
  • An opening reaching the semiconductor layer 321 is provided in the insulating layer 328 and the insulating layer 264 .
  • the insulating layer 323 and the conductive layer 324 in contact with the side surfaces of the insulating layer 264, the insulating layer 328, and the conductive layer 325 and the top surface of the semiconductor layer 321 are buried inside the opening.
  • the conductive layer 324 functions as a second gate electrode.
  • the insulating layer 323 functions as a second gate insulating layer.
  • the upper surface of the conductive layer 324, the upper surface of the insulating layer 323, and the upper surface of the insulating layer 264 are planarized so that their heights are approximately the same.
  • an insulating layer 329 and an insulating layer 265 are provided to cover them.
  • the insulating layers 264 and 265 function as interlayer insulating layers.
  • the insulating layer 329 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing from the insulating layer 265 or the like to the transistor 320 .
  • As the insulating layer 329 an insulating film similar to the insulating layers 328 and 332 can be used.
  • a plug 274 electrically connected to one of the pair of conductive layers 325 is provided so as to be embedded in the insulating layers 265 , 329 and 264 .
  • the plug 274 includes a conductive layer 274a that covers the side surfaces of the openings of the insulating layers 265, 329, 264, and 328 and part of the top surface of the conductive layer 325, and the conductive layer 274a. and a conductive layer 274b in contact with the top surface of 274a.
  • a conductive material into which hydrogen and oxygen are difficult to diffuse is preferably used for the conductive layer 274a.
  • FIG. 35 is a cross-sectional configuration example of part of the display device 10 shown in FIG. 32B.
  • a display device 10 illustrated in FIG. 35 has a structure in which a transistor 310A whose channel is formed in a substrate 301A included in a layer 40 and a transistor 310B whose channel is formed in a substrate 301B included in a layer 50 are stacked.
  • a material similar to that of the substrate 301 can be used for the substrate 301A.
  • a display device 10 illustrated in FIG. 35 includes a layer 60 provided with a light-emitting element 61, a layer 50 provided with a substrate 301B, a transistor 310B, and a capacitor 246, and a layer 40 provided with a substrate 301A and a transistor 310A. , are laminated together.
  • a plug 343 passing through the substrate 301B is provided on the substrate 301B.
  • the plug 343 functions as a Si through electrode (TSV: Through Silicon Via).
  • TSV Through Silicon Via
  • the plug 343 is electrically connected to a conductive layer 342 provided on the back surface of the substrate 301B (the surface opposite to the substrate 420 side).
  • a conductive layer 341 is provided on the insulating layer 261 of the substrate 301A.
  • the layer 40 and the layer 50 are electrically connected by bonding the conductive layer 341 and the conductive layer 342 .
  • the same conductive material is preferably used for the conductive layers 341 and 342 .
  • a metal film containing an element selected from Al, Cr, Cu, Ta, Sn, Zn, Au, Ag, Pt, Ti, Mo, and W, or a metal nitride film (nitriding A titanium film, a molybdenum nitride film, a tungsten nitride film, or the like can be used.
  • a Cu—Cu (copper-copper) direct bonding technique (a technique for achieving electrical continuity by connecting Cu (copper) pads) can be applied as the bonding between the conductive layers 341 and 342. can be done.
  • the conductive layer 341 and the conductive layer 342 may be bonded via a bump.
  • FIG. 36 is a modification of the cross-sectional configuration example shown in FIG.
  • a cross-sectional structure example of the display device 10 illustrated in FIG. 36 includes a structure in which a transistor 310A in which a channel is formed over a substrate 301A and a transistor 320 including a metal oxide in a semiconductor layer in which the channel is formed are stacked. 33 to 35 may be omitted.
  • a layer 50 shown in FIG. 36 has a configuration in which the substrate 331 is removed from the layer 50 shown in FIG.
  • insulating layer 261 is provided over transistor 310A.
  • a conductive layer 251 is provided over the insulating layer 261 .
  • An insulating layer 262 is provided over the conductive layer 251 .
  • a conductive layer 252 is provided over the insulating layer 262 .
  • the conductive layers 251 and 252 each function as wiring.
  • An insulating layer 263 and an insulating layer 332 are provided over the conductive layer 252 .
  • a transistor 320 is provided over the insulating layer 332 .
  • An insulating layer 265 is provided over the transistor 320 .
  • a capacitor 246 is provided on the insulating layer 265 . Capacitor 246 and transistor 320 are electrically connected by plug 274 .
  • the layer 50 is provided over the insulating layer 263 included in the layer 40 .
  • the transistor 320 can be used as a transistor forming the pixel circuit 51 .
  • the transistor 310 can be used as a transistor forming the pixel circuit 51 or a transistor forming a peripheral driver circuit.
  • the transistors 310 and 320 can be used as transistors forming a functional circuit such as an arithmetic circuit or a memory circuit.
  • the display device 10 shown in FIG. 36 by adopting such a configuration, not only the pixel circuits 51 but also peripheral driving circuits, for example, can be formed directly under the layer 60 including the light emitting elements 61. FIG. Therefore, the size of the display device can be reduced as compared with the case where a driver circuit is provided around the display area.
  • ⁇ Structure example of transistor> 37A, 37B, and 37C are a top view and a cross-sectional view of a transistor 500 that can be used in a semiconductor device according to one embodiment of the present invention.
  • the transistor 500 can be applied to the semiconductor device according to one embodiment of the present invention.
  • FIG. 37A is a top view of transistor 500.
  • FIG. 37B and 37C are cross-sectional views of transistor 500.
  • FIG. 37B is a cross-sectional view of the portion indicated by the dashed-dotted line A1-A2 in FIG. 37A. This is also a cross-sectional view of transistor 500 in the channel length direction.
  • FIG. 37C is a cross-sectional view of a portion indicated by a dashed line A3-A4 in FIG. 37A. This is also a cross-sectional view of the transistor 500 in the channel width direction. Note that some elements are omitted in the top view of FIG. 37A for clarity of illustration.
  • transistor 500 has metal oxide 531a disposed over a substrate (not shown). It also has a metal oxide 531b arranged over the metal oxide 531a. In addition, a conductor 542a and a conductor 542b are provided apart from each other over the metal oxide 531b.
  • An insulator 580 is provided over the conductors 542a and 542b and has an opening between the conductors 542a and 542b. It also has a conductor 560 positioned in the opening.
  • the insulator 550 is provided between the metal oxide 531 b , the conductor 542 a , the conductor 542 b , the insulator 580 , and the conductor 560 .
  • a metal oxide 531 b a conductor 542 a , a conductor 542 b , and a metal oxide 531 c between the insulators 580 and 550 are provided.
  • the top surface of the conductor 560 is preferably substantially aligned with the top surfaces of the insulator 550, the insulator 554, the metal oxide 531c, and the insulator 580.
  • the metal oxide 531a, the metal oxide 531b, and the metal oxide 531c may be collectively referred to as the metal oxide 531 below.
  • the conductor 542a and the conductor 542b may be collectively referred to as a conductor 542 in some cases.
  • the side surfaces of the conductors 542a and 542b on the conductor 560 side are substantially vertical. Note that the transistor 500 is not limited to this. In the transistor 500, the angle between the side surfaces and the bottom surfaces of the conductors 542a and 542b may be 10° to 80°, preferably 30° to 60°. Also, the opposing side surfaces of the conductor 542a and the conductor 542b may have a plurality of surfaces.
  • an insulator 580 is placed between an insulator 524, a metal oxide 531a, a metal oxide 531b, a conductor 542a, a conductor 542b, and a metal oxide 531c.
  • 554 is preferably arranged.
  • the insulator 554 includes the side surface of the metal oxide 531c, the top and side surfaces of the conductor 542a, the top and side surfaces of the conductor 542b, the metal oxide 531a and the metal oxide 531b. , and the top surface of insulator 524 .
  • the metal oxide 531 is composed of the metal oxide 531a, the metal oxide 531b, and the metal oxide 531a in a region where a channel is formed (hereinafter also referred to as a channel formation region) and in the vicinity thereof.
  • a channel formation region a region where a channel is formed
  • the metal oxide 531 may have a two-layer structure of the metal oxide 531b and the metal oxide 531c or a stacked structure of four or more layers.
  • the conductor 560 has a two-layer stacked structure in the transistor 500 illustrated in FIG. 37, one embodiment of the present invention is not limited to this.
  • the conductor 560 may have a single-layer structure or a laminated structure of three or more layers.
  • each of the metal oxide 531a, the metal oxide 531b, and the metal oxide 531c may have a stacked structure of two or more layers.
  • the metal oxide 531c has a layered structure including a first metal oxide and a second metal oxide provided on the first metal oxide
  • the first metal oxide is , has the same composition as the metal oxide 531b
  • the second metal oxide preferably has the same composition as the metal oxide 531a.
  • the conductor 560 functions as the gate electrode of the transistor.
  • the conductor 542a and the conductor 542b function as a source electrode and a drain electrode of the transistor, respectively.
  • the conductor 560 is formed to be embedded in the opening of the insulator 580 and the region sandwiched between the conductors 542a and 542b.
  • the arrangement of conductor 560, conductor 542a and conductor 542b is selected in a self-aligned manner with respect to the opening of insulator 580.
  • the conductor 560 preferably has a conductor 560a provided inside the insulator 550 and a conductor 560b provided so as to be embedded inside the conductor 560a.
  • the transistor 500 includes an insulator 514 provided over a substrate (not shown), an insulator 516 provided over the insulator 514, and a conductor 505 embedded in the insulator 516. , insulator 522 disposed over insulator 516 and conductor 505 , and insulator 524 disposed over insulator 522 . Additionally, a metal oxide 531 a is preferably disposed over insulator 524 .
  • An insulator 574 and an insulator 581 functioning as an interlayer film are preferably placed over the transistor 500 .
  • the insulator 574 is preferably arranged in contact with top surfaces of the conductor 560 , the insulator 550 , the insulator 554 , the metal oxide 531 c , and the insulator 580 .
  • the insulator 522, the insulator 554, and the insulator 574 preferably have a function of suppressing diffusion of hydrogen (eg, at least one of hydrogen atoms and hydrogen molecules).
  • insulators 522 , 554 , and 574 preferably have lower hydrogen permeability than insulators 524 , 550 , and 580 .
  • the insulator 522 and the insulator 554 preferably have a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms and oxygen molecules).
  • oxygen eg, at least one of oxygen atoms and oxygen molecules.
  • insulator 522 and insulator 554 preferably have lower oxygen permeability than insulator 524 , insulator 550 and insulator 580 .
  • insulator 524 , metal oxide 531 , and insulator 550 are separated from insulator 580 and insulator 581 by insulator 554 and insulator 574 . Therefore, the insulators 554 and 574 prevent impurities such as hydrogen and excess oxygen contained in the insulators 580 and 581 from entering the insulator 524 , the metal oxide 531 , and the insulator 550 . can be suppressed.
  • a conductor 545 (a conductor 545a and a conductor 545b) electrically connected to the transistor 500 and functioning as a plug is preferably provided.
  • insulators 541 (insulators 541a and 541b) are provided in contact with side surfaces of conductors 545 functioning as plugs. That is, the insulator 541 is provided in contact with the inner walls of the openings of the insulators 554 , 580 , 574 , and 581 .
  • the first conductor of the conductor 545 is provided in contact with the side surface of the insulator 541, and the second conductor of the conductor 545 is provided inside the first conductor of the conductor 545. It may be configured to be provided.
  • the height of the top surface of the conductor 545 and the height of the top surface of the insulator 581 can be made approximately the same.
  • the transistor 500 illustrated in FIG. 37 has a structure in which the first conductor of the conductor 545 and the second conductor of the conductor 545 are stacked, one embodiment of the present invention is not limited to this. No.
  • the conductor 545 may be provided as a single layer or a laminated structure of three or more layers. Note that when the structure has a laminated structure, an ordinal number may be assigned to the order of formation for distinction.
  • a metal oxide functioning as an oxide semiconductor (hereinafter also referred to as an oxide semiconductor) is added to the metal oxide 531 (the metal oxide 531a, the metal oxide 531b, and the metal oxide 531c) including a channel formation region. ) is preferably used.
  • the metal oxide preferably contains at least indium (In) or zinc (Zn). In particular, it preferably contains indium (In) and zinc (Zn). Moreover, it is preferable that the element M is included in addition to these.
  • element M aluminum (Al), gallium (Ga), yttrium (Y), tin (Sn), boron (B), titanium (Ti), iron (Fe), nickel (Ni), germanium (Ge), zirconium (Zr), molybdenum (Mo), lanthanum (La), cerium (Ce), neodymium (Nd), hafnium (Hf), tantalum (Ta), tungsten (W), magnesium (Mg) and one of cobalt (Co)
  • the element M is preferably one or more of aluminum (Al), gallium (Ga), yttrium (Y), and tin (Sn).
  • the element M has either one or both of Ga and Sn
  • the thickness of the metal oxide 531b in a region that does not overlap with the conductor 542 is thinner than that in a region that overlaps with the conductor 542 in some cases. This is formed by removing part of the region of the upper surface of the metal oxide 531b that does not overlap with the conductors 542a and 542b when the conductors 542a and 542b are formed.
  • a conductive film to be the conductor 542 is formed over the top surface of the metal oxide 531b, a region with low resistance is formed near the interface with the conductive film in some cases. Therefore, by removing a region with low resistance located between the conductors 542a and 542b on the top surface of the metal oxide 531b, formation of a channel in this region can be prevented.
  • One embodiment of the present invention can provide a high-definition display device by including a small-sized transistor.
  • a display device with high luminance can be provided by including a transistor with high on-state current.
  • a fast-operating display device can be provided by including a fast-operating transistor.
  • a highly reliable display device can be provided by including a transistor with stable electrical characteristics.
  • a display device with low power consumption can be provided by including a transistor with low off-state current.
  • transistor 500 A detailed structure of the transistor 500 that can be used in the display device that is one embodiment of the present invention is described.
  • the conductor 505 is arranged so as to have regions that overlap with the metal oxide 531 and the conductor 560 . Further, the conductor 505 is preferably embedded in the insulator 516 .
  • the conductor 505 has a conductor 505a, a conductor 505b, and a conductor 505c.
  • Conductor 505 a is provided in contact with the bottom surface and sidewalls of the opening provided in insulator 516 .
  • the conductor 505b is provided so as to be embedded in a recess formed in the conductor 505a.
  • the top surface of the conductor 505b is lower than the top surface of the conductor 505a and the top surface of the insulator 516 .
  • the conductor 505c is provided in contact with the top surface of the conductor 505b and the side surface of the conductor 505a.
  • the height of the top surface of the conductor 505 c is substantially the same as the height of the top surface of the conductor 505 a and the height of the top surface of the insulator 516 . That is, the conductor 505b is surrounded by the conductors 505a and 505c.
  • the conductor 505a and the conductor 505c contain impurities such as, for example, hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (eg, N 2 O, NO, or NO 2 ), or copper atoms. It is preferable to use a conductive material having a function of suppressing the diffusion of Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms and oxygen molecules).
  • impurities such as, for example, hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (eg, N 2 O, NO, or NO 2 ), or copper atoms. It is preferable to use a conductive material having a function of suppressing the diffusion of Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms and oxygen molecules).
  • a conductive material having a function of reducing diffusion of hydrogen for the conductor 505a and the conductor 505c impurities such as hydrogen contained in the conductor 505b are transferred to the metal via the insulator 524 or the like. Diffusion into the oxide 531 can be suppressed.
  • a conductive material having a function of suppressing diffusion of oxygen for the conductors 505a and 505c it is possible to suppress reduction in conductivity due to oxidation of the conductor 505b.
  • the conductive material having a function of suppressing diffusion of oxygen titanium, titanium nitride, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used, for example. Therefore, as the conductor 505a, a single layer or a laminate of the above conductive materials may be used. For example, titanium nitride may be used for the conductor 505a.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductor 505b.
  • tungsten may be used for the conductor 505b.
  • the conductor 560 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 505 functions as a second gate (also referred to as a bottom gate) electrode.
  • Vth of the transistor 500 can be controlled by changing the potential applied to the conductor 505 independently of the potential applied to the conductor 560 in the transistor 500 .
  • Vth of the transistor 500 can be made higher than 0 V, and off-state current can be reduced. Therefore, when a negative potential is applied to the conductor 505, the drain current when the potential applied to the conductor 560 is 0 V can be made smaller than when no potential is applied.
  • the conductor 505 is preferably provided larger than the channel formation region in the metal oxide 531 .
  • the conductor 505 preferably extends even in a region outside the edge crossing the channel width direction of the metal oxide 531 .
  • the conductor 505 and the conductor 560 preferably overlap with each other with an insulator interposed therebetween on the outside of the side surface of the metal oxide 531 in the channel width direction.
  • the electric field of the conductor 560 functioning as the first gate electrode and the electric field of the conductor 505 functioning as the second gate electrode generate a metal oxide 531 can be electrically surrounded.
  • the conductor 505 is extended to also function as a wire.
  • one embodiment of the present invention may have a structure in which a conductor functioning as a wiring is provided under the conductor 505 .
  • the insulator 514 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 500 from the substrate side.
  • the insulator 514 is a barrier for diffusion of impurities such as, for example, hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (eg, N 2 O, NO, or NO 2 , etc.), or copper atoms.
  • impurities such as, for example, hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (eg, N 2 O, NO, or NO 2 , etc.), or copper atoms.
  • an insulating material that has a function of suppressing the above-described impurities the impurities are less likely to permeate.
  • the insulator 514 is preferably made of aluminum oxide, silicon nitride, or the like. Accordingly, the insulator 514 can suppress diffusion of impurities such as water or hydrogen from the substrate side of the insulator 514 toward the transistor 500 side. Alternatively, the insulator 514 can suppress, for example, diffusion of oxygen contained in the insulator 524 or the like toward the substrate side of the insulator 514 .
  • the insulator 516 , the insulator 580 , and the insulator 581 functioning as interlayer films preferably have lower dielectric constants than the insulator 514 .
  • parasitic capacitance generated between wirings can be reduced by using a material with a low dielectric constant for the interlayer film.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, carbon, and nitrogen are used. Silicon oxide added, silicon oxide having holes, or the like may be used as appropriate.
  • Insulator 522 and insulator 524 function as gate insulators.
  • the insulator 524 in contact with the metal oxide 531 preferably releases oxygen by heating.
  • Oxygen released by heating is sometimes referred to herein as excess oxygen.
  • silicon oxide, silicon oxynitride, or the like may be used as appropriate for the insulator 524 .
  • an oxide material from which part of oxygen is released by heating is preferably used as the insulator 524 .
  • the oxide from which oxygen is released by heating means that the amount of oxygen released in terms of oxygen atoms is 1.0 ⁇ 10 18 atoms/cm 3 or more, preferably 1.0, in TDS (Thermal Desorption Spectroscopy) analysis.
  • the oxide film has a density of 10 19 atoms/cm 3 or more, more preferably 2.0 x 10 19 atoms/cm 3 or more, or 3.0 10 20 atoms/cm 3 or more.
  • the surface temperature of the film during the TDS analysis is preferably in the range of 100° C. or higher and 700° C. or lower, or 100° C. or higher and 400° C. or lower.
  • the insulator 524 may have a thinner film thickness in a region that does not overlap with the insulator 554 and does not overlap with the metal oxide 531b than in other regions.
  • a region of the insulator 524 which does not overlap with the insulator 554 and does not overlap with the metal oxide 531b preferably has a thickness with which oxygen can be diffused sufficiently.
  • the insulator 522 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 500 from the substrate side.
  • insulator 522 preferably has a lower hydrogen permeability than insulator 524 .
  • the insulator 522, the insulator 554, and the insulator 574 surround the insulator 524, the metal oxide 531, and the insulator 550, for example, so that impurities such as water or hydrogen are prevented. Intrusion into the transistor 500 from the outside can be suppressed.
  • the insulator 522 preferably has a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (the oxygen is less permeable).
  • insulator 522 preferably has a lower oxygen permeability than insulator 524 . Since the insulator 522 has a function of suppressing diffusion of oxygen and impurities, diffusion of oxygen contained in the metal oxide 531 to the substrate side can be reduced. In addition, the conductor 505 can be prevented from reacting with oxygen contained in the insulator 524 and the metal oxide 531 .
  • the insulator 522 may be an insulator containing oxides of one or both of aluminum and hafnium, which are insulating materials.
  • the insulator containing one or both oxides of aluminum and hafnium it is preferable to use, for example, aluminum oxide, hafnium oxide, oxide containing aluminum and hafnium (hafnium aluminate), or the like.
  • the insulator 522 releases oxygen from the metal oxide 531 and allows impurities such as hydrogen to enter the metal oxide 531 from the peripheral portion of the transistor 500 . It functions as a layer that suppresses contamination.
  • the insulator 522 may be doped with, for example, aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide.
  • these insulators may be nitrided.
  • silicon oxide, silicon oxynitride, or silicon nitride may be stacked over the above insulator.
  • the insulator 522 is made of, for example, a so-called high oxide such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ) or (Ba,Sr)TiO 3 (BST). Insulators including -k materials may be used in single layers or stacks. As transistors are miniaturized and highly integrated, thinning of gate insulators may cause problems such as leakage current. By using a high-k material for the insulator functioning as a gate insulator in the transistor 500, the gate potential during transistor operation can be reduced while maintaining the physical thickness.
  • a so-called high oxide such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ) or (Ba,Sr)TiO 3 (BST).
  • Insulators including -k materials may be
  • the insulator 522 and the insulator 524 may have a stacked structure of two or more layers. In that case, it is not limited to a laminated structure made of the same material, and a laminated structure made of different materials may be used. For example, an insulator similar to the insulator 524 may be provided under the insulator 522 .
  • the metal oxide 531 has a metal oxide 531a, a metal oxide 531b over the metal oxide 531a, and a metal oxide 531c over the metal oxide 531b.
  • the metal oxide 531a since the metal oxide 531a is provided under the metal oxide 531b, diffusion of impurities from the structure formed below the metal oxide 531a to the metal oxide 531b can be suppressed. can.
  • the metal oxide 531c is provided over the metal oxide 531b, thereby suppressing diffusion of impurities from the structure formed above the metal oxide 531c to the metal oxide 531b. be able to.
  • the metal oxide 531 preferably has a stacked structure of a plurality of oxide layers with different atomic ratios of metal atoms.
  • the metal oxide 531 contains at least indium (In) and the element M
  • the number of atoms of the element M contained in the metal oxide 531a with respect to the number of atoms of all elements constituting the metal oxide 531a The ratio is preferably higher than the ratio of the number of atoms of the element M contained in the metal oxide 531b to the number of atoms of all elements forming the metal oxide 531b.
  • the atomic ratio of the element M contained in the metal oxide 531a to In is preferably higher than the atomic ratio of the element M contained in the metal oxide 531b to In.
  • the metal oxide 531c can be a metal oxide that can be used for the metal oxide 531a or the metal oxide 531b.
  • the energy of the conduction band bottom of the metal oxide 531a and the metal oxide 531c be higher than the energy of the conduction band bottom of the metal oxide 531b.
  • the electron affinities of the metal oxides 531a and 531c are preferably smaller than the electron affinities of the metal oxide 531b.
  • a metal oxide that can be used for the metal oxide 531a is preferably used as the metal oxide 531c.
  • the ratio of the number of atoms of the element M contained in the metal oxide 531c to the number of atoms of all the elements forming the metal oxide 531c is higher than the number of atoms of all the elements forming the metal oxide 531b.
  • the ratio of the number of atoms of the element M contained in the oxide 531b is preferably higher than that of the oxide 531b. Further, the atomic ratio of the element M contained in the metal oxide 531c to In is preferably higher than the atomic ratio of the element M contained in the metal oxide 531b to In.
  • the energy level at the bottom of the conduction band changes smoothly at the junction of the metal oxide 531a, the metal oxide 531b, and the metal oxide 531c.
  • the energy level of the bottom of the conduction band at the junction of the metal oxide 531a, the metal oxide 531b, and the metal oxide 531c continuously changes or continuously joins.
  • the metal oxide 531a and the metal oxide 531b, and the metal oxide 531b and the metal oxide 531c have a common element (as a main component) other than oxygen, so that defects A mixed layer with a low level density can be formed.
  • the metal oxide 531b is an In--Ga--Zn oxide
  • the metal oxides 531a and 531c are formed using In--Ga--Zn oxide, Ga--Zn oxide, gallium oxide, or the like.
  • the metal oxide 531c may have a stacked structure.
  • a laminated structure with gallium oxide above can be used.
  • the metal oxide 531c a stacked structure of an In--Ga--Zn oxide and an In-free oxide may be used.
  • the metal oxide 531c has a laminated structure
  • the main path of carriers in the metal oxide 531 becomes the metal oxide 531b.
  • the defect level density at the interface between the metal oxide 531a and the metal oxide 531b and at the interface between the metal oxide 531b and the metal oxide 531c can be lowered. Therefore, in the metal oxide 531, the influence of interface scattering on carrier conduction is reduced, so that the transistor 500 can obtain high on-current and high frequency characteristics.
  • the constituent elements of the metal oxide 531c are Diffusion toward the insulator 550 can be suppressed. More specifically, when an oxide containing no In is stacked over the metal oxide 531c, the metal oxide 531c can suppress diffusion of In to the insulator 550 side. Insulator 550 functions as a gate insulator. Therefore, when In is diffused into the insulator 550, the transistor 500 has poor characteristics. Therefore, according to one embodiment of the present invention, the metal oxide 531c has a layered structure, whereby a highly reliable display device can be provided.
  • a conductor 542 (a conductor 542a and a conductor 542b) functioning as a source electrode and a drain electrode is provided over the metal oxide 531b.
  • Examples of conductors 542 include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, and strontium. , and lanthanum, alloys containing the above-described metal elements, or alloys in which the above-described metal elements are combined.
  • the oxygen concentration in the vicinity of the conductor 542 of the metal oxide 531 may be reduced.
  • a metal compound layer containing the metal contained in the conductor 542 and the components of the metal oxide 531 is formed near the conductor 542 of the metal oxide 531 .
  • the carrier concentration increases in a region of the metal oxide 531 near the conductor 542, and the region becomes a low-resistance region.
  • a region between the conductor 542 a and the conductor 542 b is formed so as to overlap with the opening of the insulator 580 . Accordingly, in the transistor 500, the conductor 560 can be arranged between the conductor 542a and the conductor 542b in a self-aligning manner.
  • Insulator 550 functions as a gate insulator.
  • the insulator 550 is preferably placed in contact with the top surface of the metal oxide 531c.
  • the insulator 550 is formed using silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, or silicon oxide having vacancies. can be used.
  • silicon oxide and silicon oxynitride are preferable because they are stable against heat.
  • the insulator 550 preferably has a reduced impurity concentration such as water or hydrogen.
  • the thickness of the insulator 550 is preferably 1 nm or more and 20 nm or less.
  • a metal oxide may be provided between the insulator 550 and the conductor 560 in the transistor 500 .
  • the metal oxide preferably suppresses diffusion of oxygen from the insulator 550 to the conductor 560 . Accordingly, the metal oxide can suppress oxidation of the conductor 560 due to oxygen in the insulator 550 .
  • the metal oxide may function as part of the gate insulator. Therefore, in the case where silicon oxide, silicon oxynitride, or the like is used for the insulator 550, a metal oxide that is a high-k material with a high dielectric constant is preferably used as the metal oxide.
  • the gate insulator has a stacked-layer structure of the insulator 550 and the metal oxide, the stacked-layer structure can be stable against heat and have a high relative dielectric constant. Therefore, in the transistor 500, the gate potential applied during transistor operation can be reduced while maintaining the physical film thickness of the gate insulator. Also, the equivalent oxide thickness (EOT) of the insulator that functions as the gate insulator can be reduced.
  • EOT equivalent oxide thickness
  • the metal oxide specifically, for example, a metal containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, etc. Oxides can be used. In particular, it is preferable to use aluminum oxide, hafnium oxide, or an oxide containing aluminum and hafnium (hafnium aluminate), which is an insulator containing one or both oxides of aluminum and hafnium.
  • the conductor 560 is shown as having a two-layer structure in FIG. 37, it may have a single-layer structure or a laminated structure of three or more layers.
  • the conductor 560a contains impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (eg, N 2 O, NO, or NO 2 ), or copper atoms. It is preferable to use a conductor having a function of suppressing diffusion. Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms and oxygen molecules).
  • the conductor 560a has a function of suppressing diffusion of oxygen
  • oxygen contained in the insulator 550 can suppress oxidation of the conductor 560b and a decrease in conductivity.
  • the conductive material having a function of suppressing diffusion of oxygen tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used, for example.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductor 560b.
  • a conductor with high conductivity is preferably used.
  • a conductive material whose main component is tungsten, copper, or aluminum can be used.
  • the conductor 560b may have a laminated structure.
  • a laminated structure of titanium or titanium nitride and the above conductive material may be used.
  • the side surfaces of the metal oxide 531 are covered with the conductor 560 in the region of the metal oxide 531b that does not overlap with the conductor 542, in other words, the channel formation region of the metal oxide 531. are placed.
  • the insulator 554 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 500 from the insulator 580 side.
  • insulator 554 preferably has a lower hydrogen permeability than insulator 524 .
  • the insulator 554 is formed between the side surfaces of the metal oxide 531c, the top and side surfaces of the conductor 542a, the top and side surfaces of the conductor 542b, and the metal oxide 531a and the metal oxide 531b. It preferably touches the side surfaces as well as the top surface of the insulator 524 .
  • the insulator 554 allows hydrogen contained in the insulator 580 to be released from the top surface or the side surface of the conductor 542a, the conductor 542b, the metal oxide 531a, the metal oxide 531b, and the insulator 524. Penetration into the metal oxide 531 can be suppressed.
  • the insulator 554 preferably has a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (it is difficult for oxygen to permeate).
  • insulator 554 preferably has a lower oxygen permeability than insulator 580 or insulator 524 .
  • the insulator 554 is preferably deposited using a sputtering method.
  • oxygen can be added to the vicinity of a region of the insulator 524 which is in contact with the insulator 554 .
  • the insulator 554 can supply oxygen into the metal oxide 531 from the region through the insulator 524 .
  • the insulator 554 has a function of suppressing upward diffusion of oxygen, so that diffusion of oxygen from the metal oxide 531 to the insulator 580 can be prevented.
  • the insulator 522 has a function of suppressing diffusion of oxygen downward, so that oxygen can be prevented from diffusing from the metal oxide 531 to the substrate side.
  • oxygen is supplied to the channel formation region of the metal oxide 531 . Accordingly, oxygen vacancies in the metal oxide 531 can be reduced, and normally-on of the transistor can be suppressed.
  • an insulator containing oxides of one or both of aluminum and hafnium is preferably deposited.
  • the insulator containing oxides of one or both of aluminum and hafnium it is preferable to use, for example, aluminum oxide, hafnium oxide, or an oxide containing aluminum and hafnium (hafnium aluminate).
  • the insulator 554 having a barrier property against hydrogen covers the insulator 524 , the insulator 550 , and the metal oxide 531 , so that the insulator 580 is the insulator 524 , the metal oxide 531 , and the insulator 550 . isolated. Accordingly, the insulator 554 can suppress entry of impurities such as hydrogen from the outside of the transistor 500 . Therefore, the transistor 500 can have good electrical characteristics and reliability.
  • the insulator 580 is provided over the insulator 524 , the metal oxide 531 , and the conductor 542 with the insulator 554 interposed therebetween.
  • the insulator 580 may be silicon oxide, silicon oxynitride, silicon nitride oxide, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, or silicon oxide having vacancies. etc. is preferred.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • a material such as silicon oxide, silicon oxynitride, or silicon oxide having vacancies is preferable because a region containing oxygen that is released by heating can be easily formed.
  • the insulator 580 preferably has a reduced concentration of impurities such as water or hydrogen in the film. Also, the top surface of the insulator 580 may be planarized.
  • the insulator 574 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the insulator 580 from above.
  • an insulator that can be used for the insulator 514, the insulator 554, or the like may be used, for example.
  • An insulator 581 functioning as an interlayer film is preferably provided over the insulator 574 .
  • the insulator 581 preferably has a reduced concentration of impurities such as water or hydrogen in the film, similarly to the insulator 524 and the like.
  • Conductors 545 a and 545 b are placed in openings formed in insulator 581 , insulator 574 , insulator 580 , and insulator 554 .
  • the conductor 545a and the conductor 545b are provided to face each other with the conductor 560 interposed therebetween. Note that the top surfaces of the conductors 545 a and 545 b may be flush with the top surface of the insulator 581 .
  • the insulator 541 a is provided in contact with the inner walls of the openings of the insulator 581 , the insulator 574 , the insulator 580 , and the insulator 554 .
  • a first conductor of the conductor 545a is formed in contact with the side surface of the insulator 541a.
  • a conductor 542a is located at least partially on the bottom of the opening and contacts the conductor 545a.
  • insulator 541 a is provided in contact with the inner walls of the openings of insulator 581 , insulator 574 , insulator 580 and insulator 554 .
  • a first conductor of the conductor 545b is formed in contact with the side surface of the insulator 541b.
  • a conductor 542b is located at least partially at the bottom of the opening and contacts the conductor 545b.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductors 545a and 545b.
  • the conductor 545a and the conductor 545b may have a stacked structure.
  • the conductor 545 has a stacked-layer structure
  • the metal oxide 531a, the metal oxide 531b, the conductor 542, the insulator 554, the insulator 580, the insulator 574, and the conductor in contact with the insulator 581 have the above-described structure, for example, It is preferable to use a conductor having a function of suppressing diffusion of impurities such as water or hydrogen.
  • a conductor having a function of suppressing diffusion of impurities such as water or hydrogen.
  • tantalum, tantalum nitride, titanium, titanium nitride, ruthenium, ruthenium oxide, or the like is preferably used.
  • the conductive material having a function of suppressing diffusion of impurities such as water or hydrogen may be used in a single layer or a stacked layer.
  • oxygen added to the insulator 580 can be prevented from being absorbed by the conductors 545a and 545b.
  • impurities such as water or hydrogen from a layer above the insulator 581 can be prevented from entering the metal oxide 531 through the conductors 545a and 545b.
  • An insulator that can be used for the insulator 554 or the like may be used as the insulator 541a and the insulator 541b, for example. Since the insulators 541a and 541b are provided in contact with the insulator 554, impurities such as water or hydrogen from the insulator 580 or the like enter the metal oxide 531 through the conductors 545a and 545b. can be suppressed. In addition, the insulators 541a and 541b can prevent oxygen contained in the insulator 580 from being absorbed by the conductors 545a and 545b.
  • a conductor functioning as a wiring may be provided in contact with the top surface of the conductor 545a and the top surface of the conductor 545b.
  • a conductive material containing tungsten, copper, or aluminum as a main component is preferably used for the conductor functioning as the wiring.
  • the conductor may have a laminated structure. For example, a laminate of titanium or titanium nitride and the conductive material may be used. The conductor may be formed so as to be embedded in an opening provided in the insulator.
  • an insulator substrate, a semiconductor substrate, or a conductor substrate may be used, for example.
  • the substrate is an insulator substrate, such as a glass substrate, a quartz substrate, a sapphire substrate, a stabilized zirconia substrate (eg, an yttria stabilized zirconia substrate, etc.), or a resin substrate.
  • the substrate is a semiconductor substrate such as a semiconductor substrate made of silicon or germanium, or a compound semiconductor substrate made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, or gallium oxide.
  • the substrate includes a semiconductor substrate (for example, an SOI (Silicon On Insulator) substrate, etc.) having an insulator region inside the aforementioned semiconductor substrate.
  • the substrate is a conductive substrate, such as a graphite substrate, a metal substrate, an alloy substrate, or a conductive resin substrate.
  • the substrate includes, for example, a substrate having a metal nitride, a substrate having a metal oxide, or the like.
  • the substrate is, for example, an insulator substrate provided with a conductor or a semiconductor, a semiconductor substrate provided with a conductor or an insulator, or a conductor substrate provided with a semiconductor or an insulator. substrates, etc.
  • those substrates provided with elements may be used.
  • Elements provided on the substrate include, for example, capacitive elements, resistive elements, switch elements, light-emitting elements, memory elements, and the like.
  • Insulators include insulating oxides, nitrides, oxynitrides, nitride oxides, metal oxides, metal oxynitrides, metal nitride oxides, and the like.
  • thinning of gate insulators may cause problems such as leakage current.
  • a high-k material for an insulator functioning as a gate insulator voltage reduction during transistor operation can be achieved while maintaining a physical film thickness.
  • a material with a low dielectric constant for the insulator functioning as an interlayer film parasitic capacitance generated between wirings can be reduced. Therefore, the insulator material should be selected according to its function.
  • Insulators with a high dielectric constant include, for example, gallium oxide, hafnium oxide, zirconium oxide, oxides containing aluminum and hafnium, oxynitrides containing aluminum and hafnium, oxides containing silicon and hafnium, and silicon and hafnium. There are oxynitrides or nitrides with silicon and hafnium.
  • Insulators with a low dielectric constant include, for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and vacancies. There are silicon oxide, resin, etc. having
  • a transistor including an oxide semiconductor is surrounded by an insulator (eg, the insulator 514, the insulator 522, the insulator 554, and the insulator 574) that has a function of suppressing permeation of impurities such as hydrogen and oxygen. Therefore, the electrical characteristics of the transistor can be stabilized.
  • insulators having a function of suppressing permeation of impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, and zirconium. Insulators containing lanthanum, neodymium, hafnium, or tantalum may be used in single layers or stacks.
  • examples of insulators having a function of suppressing permeation of impurities such as hydrogen and oxygen include aluminum oxide, magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, Metal oxides such as hafnium oxide or tantalum oxide, or metal nitrides such as aluminum nitride, titanium aluminum nitride, titanium nitride, silicon nitride oxide, or silicon nitride can be used.
  • An insulator that functions as a gate insulator preferably has a region containing oxygen that is released by heating.
  • silicon oxide or silicon oxynitride which has a region containing oxygen that is released by heating, is in contact with the metal oxide 531, whereby oxygen vacancies in the metal oxide 531 can be compensated.
  • Conductors such as aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, and lanthanum, etc., an alloy containing the above-mentioned metal elements as a component, or an alloy in which the above-mentioned metal elements are combined.
  • a semiconductor with high electrical conductivity typically polycrystalline silicon containing an impurity element such as phosphorus, or a silicide such as nickel silicide may be used.
  • a plurality of conductors formed using any of the above materials may be stacked and used.
  • a laminated structure in which the material containing the metal element described above and the conductive material containing oxygen are combined may be used.
  • a laminated structure may be employed in which the material containing the metal element described above and the conductive material containing nitrogen are combined.
  • a laminated structure may be employed in which the material containing the metal element described above, the conductive material containing oxygen, and the conductive material containing nitrogen are combined.
  • a metal oxide is used for a channel formation region of a transistor
  • a stacked-layer structure in which the above-described material containing a metal element and a conductive material containing oxygen are combined is used for a conductor functioning as a gate electrode.
  • a conductive material containing oxygen is preferably provided on the channel formation region side.
  • a conductive material containing oxygen and a metal element contained in a metal oxide in which a channel is formed is preferably used as a conductor functioning as a gate electrode.
  • the above-described conductive material containing the metal element and nitrogen may be used as the conductor.
  • a conductive material containing nitrogen such as titanium nitride or tantalum nitride may be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, or silicon is added.
  • Indium tin oxide may also be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • This embodiment can be implemented by appropriately combining at least part of it with other embodiments described herein.
  • FIG. 38A is a diagram illustrating classification of crystal structures of oxide semiconductors, typically IGZO (a metal oxide containing In, Ga, and Zn).
  • IGZO a metal oxide containing In, Ga, and Zn
  • oxide semiconductors are roughly classified into “amorphous”, “crystalline”, and “crystal".
  • “Amorphous” includes completely amorphous.
  • “Crystalline” includes CAAC (c-axis-aligned crystalline), nc (nanocrystalline), and CAC (cloud-aligned composite) (excluding single crystal and poly crystal). The classification of “Crystalline” excludes single crystal, poly crystal, and completely amorphous. “Crystal” includes single crystal and poly crystal.
  • the structure within the thick frame shown in FIG. 38A is an intermediate state between "Amorphous” and "Crystal", and is a structure belonging to the new crystalline phase. . That is, the structure can be rephrased as a structure different from “Crystal” or energetically unstable "Amorphous”.
  • FIG. 38B is an XRD spectrum obtained by GIXD (Grazing-Incidence XRD) measurement of a CAAC-IGZO film classified as "Crystalline" (the horizontal axis is 2 ⁇ [deg.] and the vertical axis is intensity ) in arbitrary units (a.u.)).
  • the GIXD method is also called a thin film method or a Seemann-Bohlin method.
  • the XRD spectrum obtained by the GIXD measurement shown in FIG. 38B is simply referred to as the XRD spectrum.
  • the thickness of the CAAC-IGZO film shown in FIG. 38B is 500 nm.
  • FIG. 38C is the diffraction pattern of the CAAC-IGZO film.
  • FIG. 38C is a diffraction pattern observed by NBED in which an electron beam is incident parallel to the substrate.
  • electron beam diffraction is performed with a probe diameter of 1 nm.
  • oxide semiconductors may be classified differently from that in FIG. 38A when its structure is focused.
  • oxide semiconductors are classified into single-crystal oxide semiconductors and non-single-crystal oxide semiconductors.
  • Non-single-crystal oxide semiconductors include, for example, the above CAAC-OS and nc-OS.
  • Non-single-crystal oxide semiconductors include, for example, polycrystalline oxide semiconductors, amorphous-like oxide semiconductors (a-like OS), amorphous oxide semiconductors, and the like.
  • CAAC-OS is an oxide semiconductor that includes a plurality of crystal regions and c-axes of the plurality of crystal regions are aligned in a specific direction.
  • the specific direction is the thickness direction of the CAAC-OS film, the normal direction to the formation surface of the CAAC-OS film, or the normal direction to the surface of the CAAC-OS film.
  • a crystalline region is a region having periodicity in atomic arrangement. If the atomic arrangement is regarded as a lattice arrangement, the crystalline region is also a region with a uniform lattice arrangement.
  • CAAC-OS has a region where a plurality of crystal regions are connected in the a-b plane direction. Note that the region may have distortion.
  • the strain refers to a portion where the orientation of the lattice arrangement changes between a region with a uniform lattice arrangement and another region with a uniform lattice arrangement in a region where a plurality of crystal regions are connected. That is, CAAC-OS is an oxide semiconductor that is c-axis oriented and has no obvious orientation in the ab plane direction.
  • each of the plurality of crystal regions is composed of one or a plurality of minute crystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystalline region is less than 10 nm.
  • the maximum diameter of the crystal region may be about several tens of nanometers.
  • CAAC-OS contains indium (In) and oxygen. It has a layered crystal structure (also referred to as a layered structure) in which a layer (hereinafter referred to as an In layer) containing the element M, zinc (Zn), and oxygen (hereinafter referred to as a (M, Zn) layer) is stacked. Tend. Note that indium and the element M can be substituted with each other. Therefore, the (M, Zn) layer may contain indium. In some cases, the In layer contains the element M. Note that the In layer may contain Zn.
  • the layered structure is observed as a lattice image in, for example, a high-resolution TEM (Transmission Electron Microscope) image.
  • a plurality of bright points are observed in the electron beam diffraction pattern of the CAAC-OS film.
  • a certain spot and another spot are observed at point-symmetrical positions with respect to the spot of the incident electron beam that has passed through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is basically a hexagonal lattice.
  • the unit lattice of the lattice arrangement is not limited to regular hexagons, and may be non-regular hexagons.
  • CAAC-OS may also have a lattice arrangement such as pentagons or heptagons in the above distortion. Note that it is difficult to confirm a clear grain boundary even near the CAAC-OS strain. That is, in CAAC-OS, the distortion of the lattice arrangement suppresses the formation of grain boundaries. This is because the CAAC-OS allows strain due to the fact that the arrangement of oxygen atoms is not dense in the ab plane direction, or that the bond distance between atoms changes due to the substitution of metal atoms. It may be a factor that
  • a crystal structure in which clear grain boundaries are confirmed is called a so-called polycrystal.
  • the grain boundaries become recombination centers and trap carriers. Therefore, for example, there is a high possibility of causing a decrease in on-state current of a transistor, a decrease in field-effect mobility, or the like. Therefore, a CAAC-OS in which no clear grain boundaries are observed is one of crystalline oxides having a crystal structure suitable for a semiconductor layer of a transistor.
  • the CAAC-OS preferably has a structure containing Zn.
  • In--Zn oxide and In--Ga--Zn oxide are preferable because they can suppress the generation of grain boundaries more than In oxide.
  • a CAAC-OS is an oxide semiconductor with high crystallinity and no clear grain boundaries. Therefore, it can be said that the decrease in electron mobility due to grain boundaries is less likely to occur in CAAC-OS.
  • the crystallinity of the oxide semiconductor may be degraded by one or more of contamination with impurities, generation of defects, and the like, for example. Therefore, CAAC-OS can be said to be an oxide semiconductor with few impurities and defects (eg, oxygen vacancies). Therefore, an oxide semiconductor including CAAC-OS has stable physical properties. Therefore, an oxide semiconductor including CAAC-OS is resistant to heat and has high reliability.
  • CAAC-OS is also stable against high temperatures (so-called thermal budget) in the manufacturing process. Therefore, by using the CAAC-OS for an OS transistor, the degree of freedom in the manufacturing process of the OS transistor can be increased.
  • nc-OS has periodic atomic arrangement in a minute region (eg, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
  • the nc-OS has minute crystals.
  • the size of the minute crystal is, for example, 1 nm or more and 10 nm or less, particularly 1 nm or more and 3 nm or less.
  • the microcrystals are also called nanocrystals.
  • nc-OS does not show regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film.
  • an nc-OS may be indistinguishable from an a-like OS and an amorphous oxide semiconductor depending on the analysis method. For example, when structural analysis is performed on an nc-OS film using an XRD apparatus, no peak indicating crystallinity is detected in out-of-plane XRD measurement using ⁇ /2 ⁇ scanning. Further, when an nc-OS film is subjected to electron beam diffraction (also referred to as selected area electron beam diffraction) using an electron beam with a probe diameter larger than that of nanocrystals (for example, 50 nm or more), diffraction like a halo pattern is observed. A pattern is observed.
  • electron beam diffraction also referred to as selected area electron beam diffraction
  • nanocrystals for example, 50 nm or more
  • an electron beam diffraction pattern in which a plurality of spots are observed in a ring-shaped area centered on the direct spot may be obtained.
  • An a-like OS is an oxide semiconductor having a structure between an nc-OS and an amorphous oxide semiconductor.
  • An a-like OS has void or low density regions. That is, a-like OS has lower crystallinity than nc-OS and CAAC-OS. In addition, the a-like OS has a higher hydrogen concentration in the film than the nc-OS and the CAAC-OS.
  • CAC-OS relates to material composition.
  • CAC-OS is, for example, one structure of a material in which elements constituting a metal oxide are unevenly distributed with a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or in the vicinity thereof.
  • the metal oxide one or more metal elements are unevenly distributed, and the region having the metal element has a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size in the vicinity thereof.
  • the mixed state is also called mosaic or patch.
  • CAC-OS is a structure in which the material is separated into a first region and a second region to form a mosaic, and the first region is distributed in the film (hereinafter referred to as a cloud It is also called a shape.). That is, CAC-OS is a composite metal oxide in which the first region and the second region are mixed.
  • the atomic ratios of In, Ga, and Zn to the metal elements constituting the CAC-OS in the In—Ga—Zn oxide are represented by [In], [Ga], and [Zn], respectively.
  • the first region is a region where [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region where [Ga] is greater than [Ga] in the composition of the CAC-OS film.
  • the first region is a region in which [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region whose main component is, for example, indium oxide or indium zinc oxide.
  • the second region is a region containing gallium oxide, gallium zinc oxide, or the like as a main component, for example. That is, the first region can be rephrased as a region containing In as a main component. Also, the second region can be rephrased as a region containing Ga as a main component.
  • a region containing In as the main component (first 1 region) and a region containing Ga as a main component (second region) are unevenly distributed and mixed.
  • the CAC-OS when used for a transistor, the conductivity due to the first region of the CAC-OS and the insulation due to the second region of the CAC-OS act complementarily to achieve A function of switching a transistor (a function of turning on/off) can be given to the CAC-OS.
  • the CAC-OS has a conductive function in part of the material, an insulating function in a part of the material, and a semiconductor function in the entire material. That is, by separating the conductive and insulating functions, both functions can be maximized. Therefore, by using a CAC-OS for a transistor, the transistor can achieve high on-state current (I on ), high field-effect mobility ( ⁇ ), and favorable switching operation.
  • Oxide semiconductors have various structures and each has different characteristics.
  • An oxide semiconductor of one embodiment of the present invention includes two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, a CAC-OS, an nc-OS, and a CAAC-OS. may be
  • an oxide containing indium (In), gallium (Ga), and zinc (Zn) is preferably used for a semiconductor layer in which a channel of a transistor is formed.
  • an oxide containing indium (In), aluminum (Al), and zinc (Zn) also referred to as “IAZO” may be used for the semiconductor layer.
  • an oxide containing indium (In), aluminum (Al), gallium (Ga), and zinc (Zn) also referred to as “IAGZO” may be used for the semiconductor layer.
  • an oxide semiconductor with low carrier concentration is preferably used for a transistor.
  • the carrier concentration of the oxide semiconductor is 1 x 1017 cm -3 or less, preferably 1 x 1015 cm -3 or less, more preferably 1 x 1013 cm -3 or less, and more preferably 1 x 1011 cm. ⁇ 3 or less, more preferably less than 1 ⁇ 10 10 cm ⁇ 3 and 1 ⁇ 10 ⁇ 9 cm ⁇ 3 or more.
  • the defect level density in the oxide semiconductor may be reduced by reducing the impurity concentration in the oxide semiconductor.
  • a low impurity concentration and a low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • an oxide semiconductor with a low carrier concentration is sometimes referred to as a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor.
  • a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor has a low defect level density, and thus a low trap level density in some cases.
  • a charge trapped in a trap level of an oxide semiconductor takes a long time to disappear and may behave like a fixed charge. Therefore, a transistor whose channel formation region is formed in an oxide semiconductor with a high trap level density might have unstable electrical characteristics.
  • Impurities include, for example, hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, or silicon.
  • the concentration of silicon or carbon in the oxide semiconductor is 2 ⁇ 10 atoms/cm or less, preferably 2 ⁇ 10 17 atoms/cm 3 or less.
  • the concentration of alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms/cm 3 or less, preferably 2 ⁇ 10 16 atoms/cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms/cm 3 , preferably 5 ⁇ 10 18 atoms/cm 3 or less, more preferably 1 ⁇ 10 18 atoms/cm 3 or less. , more preferably 5 ⁇ 10 17 atoms/cm 3 or less.
  • Hydrogen contained in an oxide semiconductor reacts with oxygen that bonds to a metal atom to form water, which might cause oxygen vacancies in the oxide semiconductor.
  • oxygen vacancies electrons, which are carriers, may be generated.
  • part of hydrogen may bond with oxygen that bonds with a metal atom to generate an electron, which is a carrier. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to have normally-on characteristics. Therefore, hydrogen in the oxide semiconductor is preferably reduced as much as possible.
  • the hydrogen concentration in the oxide semiconductor obtained by SIMS is less than 1 ⁇ 10 20 atoms/cm 3 , preferably less than 1 ⁇ 10 19 atoms/cm 3 , more preferably less than 5 ⁇ 10 18 atoms/cm. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms/cm 3 .
  • the transistor By using an oxide semiconductor in which impurities are sufficiently reduced for a channel formation region of a transistor, the transistor can have stable electrical characteristics.
  • a semiconductor device can be applied to a display portion of an electronic device. Therefore, according to one embodiment of the present invention, an electronic device with high display quality can be realized. Alternatively, according to one embodiment of the present invention, an extremely high-definition electronic device can be realized. Alternatively, according to one embodiment of the present invention, a highly reliable electronic device can be achieved.
  • Examples of electronic devices using a semiconductor device include display devices such as televisions and monitors, lighting devices, desktop or notebook personal computers, word processors, DVDs (Digital Versatile Discs), and the like.
  • Image reproducing device for reproducing still images or moving images stored in recording media, portable CD players, radios, tape recorders, headphone stereos, stereos, table clocks, wall clocks, cordless telephone extensions, transceivers, car phones, mobile phones, mobile phones
  • Further examples include industrial equipment such as guide lights, traffic lights, belt conveyors, elevators, escalators, industrial robots, power storage systems, or power storage devices for power leveling and smart grids. Further, for example, a mobile object propelled by an engine using fuel or an electric motor using electric power from a power storage unit may also be included in the category of electronic equipment.
  • Examples of the mobile body include electric vehicles (EV), hybrid vehicles (HV) having both an internal combustion engine and an electric motor, plug-in hybrid vehicles (PHV), tracked vehicles in which the tires and wheels are changed to endless tracks, electric Examples include motorized bicycles including assisted bicycles, motorcycles, electric wheelchairs, golf carts, small or large ships, submarines, helicopters, aircraft, rockets, artificial satellites, space probes, planetary probes, or spacecraft.
  • EV electric vehicles
  • HV hybrid vehicles
  • PSV plug-in hybrid vehicles
  • tracked vehicles in which the tires and wheels are changed to endless tracks
  • electric Examples include motorized bicycles including assisted bicycles, motorcycles, electric wheelchairs, golf carts, small or large ships, submarines, helicopters, aircraft, rockets, artificial satellites, space probes, planetary probes, or spacecraft.
  • An electronic device may include a secondary battery (battery). Furthermore, it is preferable that the secondary battery can be charged using contactless power transmission.
  • Secondary batteries include, for example, lithium-ion secondary batteries, nickel-hydrogen batteries, nickel-cadmium batteries, organic radical batteries, lead-acid batteries, air secondary batteries, nickel-zinc batteries, and silver-zinc batteries.
  • An electronic device may have an antenna. Images, information, and the like can be displayed on the display portion by receiving signals with the antenna. Also, if the electronic device has an antenna and a secondary battery, the antenna may be used for contactless power transmission.
  • An electronic device includes a sensor (for example, force, displacement, position, speed, acceleration, angular velocity, number of rotations, distance, light, liquid, magnetism, temperature, chemical substance, sound, time, hardness, electric field , current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, infrared, etc.).
  • a sensor for example, force, displacement, position, speed, acceleration, angular velocity, number of rotations, distance, light, liquid, magnetism, temperature, chemical substance, sound, time, hardness, electric field , current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, infrared, etc.
  • An electronic device can have various functions. For example, functions to display various information (e.g., still images, moving images, text images, etc.) on the display unit, touch panel functions, functions to display calendars, dates or times, functions to execute various software (programs) , a wireless communication function, or a function of reading programs or data recorded on a recording medium.
  • various information e.g., still images, moving images, text images, etc.
  • touch panel functions e.g., touch panel functions, functions to display calendars, dates or times, functions to execute various software (programs) , a wireless communication function, or a function of reading programs or data recorded on a recording medium.
  • an electronic device having a plurality of display units a function of mainly displaying image information on a part of the display unit and mainly displaying character information on another part, or an image with parallax consideration on the plurality of display units
  • a function of displaying a stereoscopic image in electronic devices with an image receiving unit, functions for shooting still images or moving images, functions for automatically or manually correcting captured images, and functions for saving captured images to a recording medium (external or internal to the electronic device). , or a function of displaying a captured image on a display portion.
  • the functions of the electronic device according to one embodiment of the present invention are not limited to these.
  • An electronic device according to one embodiment of the present invention can have various functions.
  • a semiconductor device can display a high-definition image. Therefore, it can be suitably used particularly for portable electronic devices, wearable electronic devices (wearable devices), electronic book terminals, and the like. For example, it can be suitably used for xR equipment such as VR equipment or AR equipment.
  • FIG. 39A is a diagram showing the appearance of camera 8000 with finder 8100 attached.
  • a camera 8000 includes a housing 8001, a display portion 8002, operation buttons 8003, a shutter button 8004, and the like.
  • a detachable lens 8006 is attached to the camera 8000 . Note that the camera 8000 may be integrated with the lens 8006 and the housing.
  • the camera 8000 can capture an image by pressing the shutter button 8004 or by touching the display portion 8002 functioning as a touch panel.
  • the housing 8001 has a mount having electrodes, and can be connected to the finder 8100 as well as, for example, a strobe device.
  • a viewfinder 8100 includes a housing 8101, a display portion 8102, buttons 8103, and the like.
  • Housing 8101 is attached to camera 8000 by mounts that engage mounts of camera 8000 .
  • the viewfinder 8100 can display an image or the like received from the camera 8000 on the display unit 8102, for example.
  • the button 8103 has a function as, for example, a power button.
  • the semiconductor device according to one embodiment of the present invention can be applied to the display portion 8002 of the camera 8000 and the display portion 8102 of the viewfinder 8100.
  • the viewfinder 8100 may be built in the camera 8000. FIG.
  • FIG. 39B is a diagram showing the appearance of the head mounted display 8200.
  • FIG. 39B is a diagram showing the appearance of the head mounted display 8200.
  • the head mounted display 8200 has a mounting section 8201, a lens 8202, a main body 8203, a display section 8204, a cable 8205 and the like.
  • a battery 8206 is built in the mounting portion 8201 .
  • Cable 8205 has a function of supplying power from battery 8206 to main body 8203 .
  • the main body 8203 includes, for example, a wireless receiver, etc., and can display received video information on the display unit 8204 .
  • the main body 8203 is equipped with, for example, a camera, and information on the movement of the user's eyeballs or eyelids can be used as input means.
  • the mounting unit 8201 may have a function of recognizing the line of sight, for example, by providing a plurality of electrodes at positions where it touches the user and capable of detecting the current flowing along with the movement of the user's eyeballs. . Moreover, it may have a function of monitoring the user's pulse based on the current flowing through the electrode. Also, the mounting section 8201 may have various sensors such as a temperature sensor, a pressure sensor, or an acceleration sensor.
  • the head-mounted display 8200 has, for example, a function of displaying biological information of the user on the display unit 8204, or a function of changing an image displayed on the display unit 8204 according to the movement of the user's head. good too.
  • a semiconductor device can be applied to the display portion 8204 .
  • FIG. 39C to 39E are diagrams showing the appearance of the head mounted display 8300.
  • FIG. A head mounted display 8300 includes a housing 8301 , a display portion 8302 , a band-shaped fixture 8304 , and a pair of lenses 8305 .
  • the user can see the display on the display portion 8302 through the lens 8305 .
  • the head-mounted display 8300 is preferable, for example, when the display portion 8302 is arranged in a curved manner so that the user can feel a high presence. Further, for example, by viewing another image displayed in a different region of the display portion 8302 through the lens 8305, for example, three-dimensional display using parallax can be performed.
  • the configuration is not limited to the configuration in which one display portion 8302 is provided. For example, two display portions 8302 may be provided and one display portion may be arranged for one eye of the user.
  • a semiconductor device according to one embodiment of the present invention can be applied to the display portion 8302 .
  • a semiconductor device according to one embodiment of the present invention can achieve extremely high definition. For example, even when the display is magnified using the lens 8305 as shown in FIG. 39E and visually recognized, the pixels are difficult for the user to visually recognize. In other words, the display portion 8302 can be used to allow the user to view highly realistic images.
  • FIG. 39F is a diagram showing the appearance of a goggle-type head mounted display 8400.
  • the head mounted display 8400 has a pair of housings 8401, a mounting section 8402, and a cushioning member 8403.
  • a display portion 8404 and a lens 8405 are provided in the pair of housings 8401, respectively.
  • the pair of display portions 8404 can perform three-dimensional display using parallax by displaying different images.
  • a user can view the display on the display portion 8404 through the lens 8405 .
  • the lens 8405 has a focus adjustment mechanism, and its position can be adjusted according to the user's visual acuity.
  • the display portion 8404 is preferably square or horizontally long rectangular. This makes it possible to enhance the sense of reality.
  • the mounting portion 8402 preferably has plasticity and elasticity so that it can be adjusted according to the size of the user's face and does not slip off. Moreover, it is preferable that a part of the mounting portion 8402 has a vibration mechanism that functions as, for example, bone conduction earphones. As a result, you can enjoy video and audio just by wearing the device without the need for a separate audio device such as earphones or speakers.
  • the housing 8401 may have a function of outputting audio data by wireless communication, for example.
  • Mounting portion 8402 and cushioning member 8403 are portions that come into contact with the user's face (forehead, cheeks, etc.). Since the cushioning member 8403 is in close contact with the user's face, it is possible to prevent light leakage and enhance the sense of immersion. It is preferable to use a soft material for the cushioning member 8403 so that the cushioning member 8403 comes into close contact with the user's face when the head mounted display 8400 is worn by the user. For example, materials such as rubber, silicone rubber, urethane, or sponge can be used.
  • a gap is less likely to occur between the user's face and the cushioning member 8403, and light leakage can be favorably prevented. can be prevented.
  • the use of such a material is preferable because, in addition to being pleasant to the touch, the user does not feel cold when worn in the cold season.
  • a member that touches the user's skin, such as the cushioning member 8403 or the mounting portion 8402, is preferably detachable for easy cleaning or replacement.
  • FIG. 40A is a diagram showing an example of a television device.
  • a television set 7100 has a display portion 7000 incorporated in a housing 7101 .
  • a configuration in which a housing 7101 is supported by a stand 7103 is shown.
  • the semiconductor device according to one embodiment of the present invention can be applied to the display portion 7000.
  • FIG. 40A the semiconductor device according to one embodiment of the present invention can be applied to the display portion 7000.
  • a television apparatus 7100 shown in FIG. 40A can be operated by an operation switch included in a housing 7101 or a separate remote controller 7111 .
  • the television device 7100 may be operated by touching the display portion 7000 with a finger or the like.
  • the remote controller 7111 may have a display section for displaying information output from the remote controller 7111 .
  • the television device 7100 can operate the channel or the volume using operation keys or a touch panel included in the remote controller 7111 .
  • an image displayed on the display portion 7000 can be operated.
  • the television device 7100 can be configured to include, for example, a receiver and a modem.
  • the receiver can receive general television broadcasts.
  • a modem by connecting to a wired or wireless communication network via a modem, one-way (from the sender to the receiver) or two-way (for example, between the sender and the receiver, or between the receivers, etc.) information communication
  • one-way from the sender to the receiver
  • two-way for example, between the sender and the receiver, or between the receivers, etc.
  • FIG. 40B is a diagram showing an example of a notebook personal computer.
  • a notebook personal computer 7200 has a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, and the like.
  • the display portion 7000 is incorporated in the housing 7211 .
  • the semiconductor device according to one embodiment of the present invention can be applied to the display portion 7000.
  • FIG. 40B the semiconductor device according to one embodiment of the present invention can be applied to the display portion 7000.
  • 40C and 40D are diagrams showing an example of digital signage.
  • a digital signage 7300 illustrated in FIG. 40C includes a housing 7301, a display portion 7000, speakers 7303, and the like. Furthermore, it can have an LED lamp, an operation key (including a power switch or an operation switch), a connection terminal, various sensors, a microphone, or the like.
  • FIG. 40D shows a digital signage mounted on a cylindrical post.
  • a digital signage 7400 has a display section 7000 provided along the curved surface of a pillar 7401 .
  • the semiconductor device according to one embodiment of the present invention can be applied to the display portion 7000.
  • FIG. 40C and 40D the semiconductor device according to one embodiment of the present invention can be applied to the display portion 7000.
  • the digital signage 7300 or the digital signage 7400 can increase the amount of information that can be provided at one time as the display unit 7000 is wider.
  • the wider the display unit 7000 the more conspicuous it is, and the more effective the advertisement can be, for example.
  • the digital signage 7300 or the digital signage 7400 apply a touch panel to the display unit 7000 . Accordingly, not only can an image or moving image be displayed on the display unit 7000, but also the user can intuitively operate. Further, when used for providing information such as route information or traffic information, usability can be enhanced by intuitive operation.
  • the digital signage 7300 or the digital signage 7400 is preferably capable of cooperating with an information terminal device 7311 or an information terminal device 7411 such as a smartphone possessed by the user through wireless communication.
  • advertisement information displayed on the display unit 7000 can be displayed on the screen of the information terminal 7311 or the information terminal 7411 .
  • display on the display portion 7000 can be switched.
  • the digital signage 7300 or 7400 can execute a game using the screen of the information terminal 7311 or 7411 as an operating means (controller). This allows an unspecified number of users to simultaneously participate in and enjoy the game.
  • FIG. 40E is a diagram showing an example of an information terminal.
  • An information terminal 7550 includes a housing 7551, a display portion 7552, a microphone 7557, a speaker portion 7554, a camera 7553, operation switches 7555, and the like.
  • a semiconductor device according to one embodiment of the present invention can be applied to the display portion 7552 .
  • the display portion 7552 can function as a touch panel.
  • the information terminal 7550 can include an antenna, a battery, and the like inside the housing 7551 .
  • the information terminal 7550 can be used as, for example, a smartphone, a mobile phone, a tablet information terminal, a tablet personal computer, an e-book reader, or the like.
  • FIG. 40F is a diagram showing an example of a wristwatch-type information terminal.
  • An information terminal 7660 includes a housing 7661, a display portion 7662, a band 7663, a buckle 7664, an operation switch 7665, an input/output terminal 7666, and the like.
  • the information terminal 7660 can include, for example, an antenna, a battery, and the like inside the housing 7661 .
  • Information terminal 7660 can run a variety of applications such as, for example, mobile telephony, e-mail, text viewing and composition, music playback, Internet communication, or computer games.
  • the information terminal 7660 includes a touch sensor in the display portion 7662, and can be operated by touching the screen with a finger, a stylus, or the like, for example. For example, by touching an icon 7667 displayed on the display portion 7662, the application can be activated.
  • the operation switch 7665 has various functions such as, for example, time setting, power on/off operation, wireless communication on/off operation, manner mode execution/cancellation, power saving mode execution/cancellation, etc. be able to.
  • the operating system installed in the information terminal 7660 can set the function of the operation switch 7665 .
  • the information terminal 7660 is capable of performing short-range wireless communication that conforms to communication standards. For example, a hands-free call can be made by intercommunicating with a headset capable of wireless communication.
  • the information terminal 7660 can transmit and receive data to and from other information terminals via an input/output terminal 7666 . Also, charging can be performed through the input/output terminal 7666 . Note that the charging operation may be performed by wireless power supply without using the input/output terminal 7666 .
  • FIG. 41A is a diagram showing the appearance of automobile 9700.
  • FIG. 41B is a diagram showing the driver's seat of automobile 9700.
  • FIG. An automobile 9700 includes a vehicle body 9701, wheels 9702, a dashboard 9703, lights 9704, and the like.
  • the display device according to one embodiment of the present invention can be used for the display portion of the automobile 9700, for example.
  • the display device of one embodiment of the present invention can be applied to each of the display portions 9710 to 9715 illustrated in FIG. 41B.
  • a display portion 9710 and a display portion 9711 are display devices provided on the windshield of an automobile.
  • a display device according to one embodiment of the present invention can be a so-called see-through display device in which the opposite side can be seen through by forming an electrode included in the display device using a light-transmitting conductive material.
  • a display device in a see-through state does not obstruct the view even when the automobile 9700 is driven. Therefore, the display device according to one embodiment of the present invention can be installed on the windshield of the automobile 9700 .
  • a transistor or the like for driving the display device is provided in the display device, for example, an organic transistor using an organic semiconductor material, a transistor using an oxide semiconductor, or the like is used as the transistor. It is preferable to use a transistor having a property.
  • a display portion 9712 is a display device provided in a pillar portion. For example, by displaying an image from an imaging unit provided in the vehicle body 9701 on the display portion 9712, the field of view blocked by the pillar can be complemented.
  • a display unit 9713 is a display device provided on the dashboard 9703 . For example, by displaying an image from an imaging means provided on the vehicle body 9701 on the display portion 9713, the field of view blocked by the dashboard 9703 can be complemented. That is, automobile 9700 can compensate for blind spots and improve safety by displaying an image from an imaging unit provided in vehicle body 9701 on display units 9712 and 9713 . In addition, by projecting an image that supplements the invisible part, safety confirmation can be performed more naturally and without discomfort.
  • FIG. 42 is a diagram showing the interior of an automobile 9700 that employs bench seats for the driver's seat and the front passenger's seat.
  • the display unit 9721 is a display device provided on the door. For example, by displaying an image from an imaging means provided in the vehicle body 9701 on the display portion 9721, the field of view blocked by the door can be complemented.
  • a display unit 9722 is a display device provided on the steering wheel.
  • the display unit 9723 is a display device provided in the center of the seating surface of the bench seat.
  • the display unit 9714, the display unit 9715, or the display unit 9722 displays, for example, navigation information, travel speed, engine speed, travel distance, remaining amount of fuel, gear status, or air conditioner settings.
  • Various information can be provided to the user.
  • the display items and layout displayed on the display unit can be appropriately changed according to the user's preference. Note that the above information can be displayed on one or more of the display portions 9710 to 9713, the display portion 9721, and the display portion 9723. Further, one or more of the display portions 9710 to 9715 and the display portions 9721 to 9723 can be used as a lighting device.
  • the display device includes a high-definition OLED display (also referred to as an organic EL display) with a resolution of 3207 ppi using an oxide semiconductor FET with a channel length of 200 nm.
  • the display device is preferably used for xR equipment such as VR equipment or AR equipment, for example.
  • a semiconductor device according to one embodiment of the present invention is preferably applied to the display device described in this embodiment.
  • an OS transistor (a transistor including an oxide semiconductor in a semiconductor layer in which a channel is formed) may be referred to as an oxide semiconductor FET or an OSFET.
  • a Si transistor (a transistor containing silicon in a semiconductor layer in which a channel is formed) is sometimes referred to as a SiFET.
  • FIG. 43 is the process flow of the OSFET 700.
  • FIG. 44 is a schematic perspective view of the OSFET 700.
  • FIG. 45A to 45D are STEM (Scanning Transmission Electron Microscope) images of the OSFET 700 provided in the pixel of the manufactured display device and the surroundings of the OSFET 700.
  • FIG. 45A is a planar STEM image around the OSFET 700.
  • FIG. 45B and 45C are cross-sectional STEM images of the OSFET 700 in the channel length direction.
  • FIG. 45D is a cross-sectional STEM image of the OSFET 700 in the channel width direction.
  • a conductor 705 was formed (corresponding to conductor 505 in FIG. 37).
  • Conductor 705 functions as the back gate electrode (BGE) of OSFET 700 .
  • insulator 722 and insulator 724 were formed (corresponding to insulator 522 and insulator 524 in FIG. 37).
  • metal oxide 731 and conductor 742 were formed (corresponding to metal oxide 531 and conductor 542 in FIG. 37).
  • Metal oxide 731 serves as the active layer of OSFET 700 .
  • Conductor 742 also functions as the respective source and drain electrodes (S/D metal) of OSFET 700 .
  • insulator 754 was formed (corresponding to insulator 554 and insulator 580 in FIG. 37).
  • insulator 750 was formed (corresponding to insulator 550 in FIG. 37). Insulator 750 functions as a gate insulator (GI) for OSFET 700 .
  • conductor 760 was formed (corresponding to conductor 560 in FIG. 37). Conductor 760 functions as the gate electrode (TGE) of OSFET 700 .
  • passivation films, interlayer films, vias (also called contacts), wirings, etc. were formed (not shown).
  • IGZO having a CAAC structure (also referred to as CAAC-IGZO) was used for the active layer (metal oxide 731) of the MOSFET 700 .
  • tantalum nitride was used for the S/D metal (conductor 742).
  • the MOSFET 700 is of a self-align type in which a channel is formed simultaneously with the formation of the TGE (conductor 760). Also, the controllability of the channel is improved by arranging the BGE (conductor 705).
  • an oxide semiconductor is used for the back plane, and layers each provided with an MOSFET, a capacitor, two layers of routing wiring, a pixel electrode, and an OLED are sequentially formed on a Si substrate.
  • This is a stacked configuration (also referred to as a configuration of MOSFET ⁇ capacitance ⁇ 2-layer lead-out wiring ⁇ pixel electrode ⁇ OLED).
  • the semiconductor device 100B (see FIG. 16) according to one embodiment of the present invention, which is described in Embodiment 2, is applied to pixels of the manufactured display device.
  • the pixel has a configuration including seven oxide semiconductor FETs and three capacitors (sometimes referred to as a 7Tr3C configuration).
  • the MOSFET 700 included in the pixel of the manufactured display device has a channel length of 200 nm and a channel width of 130 nm.
  • the OSFET 700 has a Trigate structure in which the top and side surfaces of the active layer (metal oxide 731) are covered with TGE (conductor 760).
  • [Id-Vg characteristics] 46 is a graph showing evaluation results of the Id-Vg characteristics of the OSFET 700.
  • the evaluated OSFET 700 has a channel length of 200 nm and a channel width of 130 nm.
  • the Id-Vg characteristics were evaluated by setting the potential applied to the back gate of the MOSFET 700 to the same potential as the potential applied to the gate.
  • the horizontal axis indicates the voltage (also referred to as voltage Vg) between the source and gate, and the vertical axis indicates the current (also referred to as current Id) flowing between the source and drain.
  • FIG. 46 shows the current Id when the voltage Vg is in the range of -4V to 4V.
  • a curve 811 is the Id-Vg characteristic when the voltage Vd is 0.1V.
  • a curve 812 is the Id-Vg characteristic when the voltage Vd is 1.2V.
  • the MOSFET 700 was of a normally-off type and had a sufficient on/off ratio. Also, the S value of the OSFET 700 was 101 mV/decade. Also, the off current of the OSFET 700 was so low as to reach the lower measurement limit.
  • the OSFET 700 was designed so that the GI (insulator 750) had an equivalent oxide thickness (EOT) of 11 nm.
  • FIG. 47 is a cumulative frequency distribution diagram showing evaluation results of Vth variation of the OSFET 700.
  • FIG. FIG. 47 shows the Vth distribution of 72 OSFETs 700 .
  • the configuration (channel length, channel width, etc.) of the evaluated OSFET 700 is the same as the configuration of the OSFET 700 evaluated for the Id-Vg characteristics shown in FIG.
  • the Vth variation was evaluated by setting the potential applied to the back gate of the MOSFET 700 to the same potential as the potential applied to the gate.
  • the horizontal axis indicates Vth
  • the vertical axis indicates cumulative degree.
  • the standard deviation ⁇ which is an index of Vth variation, was 93 mV.
  • FIG. 48A is a graph showing evaluation results of the Id-Vd characteristics of the OSFET 700.
  • the configuration of the evaluated OSFET 700 is a triple-gate type in which three FETs similar to the configuration of the OSFET 700 whose Id-Vg characteristics are evaluated shown in FIG. 46 are connected in series as shown in FIG. 6B.
  • the Id-Vd characteristics were evaluated by setting the potential applied to the back gate of the OSFET 700 to the same potential as the potential applied to the source.
  • the horizontal axis indicates voltage Vd
  • the vertical axis indicates current Id.
  • FIG. 48A shows the current Id when the voltage Vd is in the range of 0V to 6V. Further, FIG.
  • FIG. 48A shows a plurality of Id-Vd characteristics evaluated by changing the voltage Vg.
  • a curve 831 is the Id-Vd characteristic when the voltage Vg is 2.000V.
  • a curve 832 is the Id-Vd characteristic when the voltage Vg is 1.975V.
  • a curve 833 is the Id-Vd characteristic when the voltage Vg is 1.950V.
  • a curve 834 is the Id-Vd characteristic when the voltage Vg is 1.925V.
  • FIG. 48B shows the Id-Vd characteristics of the SiFET evaluated for comparison. The evaluated SiFET has a channel length of 230 nm and a channel width of 1600 nm.
  • a curve 835 is the Id-Vd characteristic when the voltage Vg is 3.3V.
  • a curve 836 is the Id-Vd characteristic when the voltage Vg is 1.8V.
  • the OSFET had sufficient saturation characteristics at any voltage Vg compared to the SiFET. Further, the Id-Vd characteristic shown in FIG. 48A indicates that the current Id of the MOSFET fluctuates in accordance with fine fluctuations in the voltage Vg, and that fine current control during OLED light emission is possible.
  • FIG. 49 is a graph showing evaluation results of the Vd withstand voltage of the OSFET 700.
  • the configuration of the evaluated OSFET 700 is the same as the configuration of the OSFET 700 evaluated for the Id-Vg characteristics shown in FIG.
  • the Vd withstand voltage was evaluated by setting the potential applied to the back gate of the OSFET 700 to the same potential as the potential applied to the gate.
  • the horizontal axis indicates voltage Vd
  • the vertical axis indicates current Id.
  • FIG. 49 shows the current Id when the voltage Vd is in the range of 0V to 30V when the voltage Vg is 0V.
  • Curve 841 is the characteristic of the MOSFET.
  • Curve 842 is the SiFET characteristics evaluated for comparison.
  • the structure of the SiFET evaluated is the same as the structure of the SiFET evaluated for the Id-Vd characteristics shown in FIG. 48B.
  • the value of the voltage Vd at which the current Id sharply increases is the Vd withstand voltage.
  • the OSFET 700 has a Vd breakdown voltage of about 20 V, which is higher than that of the SiFET.
  • the off-state current of the oxide semiconductor FET is so low that it is difficult to measure with a normal measurement method. Therefore, the off current of the oxide semiconductor FET was quantitatively evaluated using the circuit shown in FIG. In FIG. 50, an oxide semiconductor FET to be evaluated is connected to a circuit portion 851 . 20,000 MOSFETs 700 each having a channel length of 200 nm and a channel width of 130 nm are connected in parallel as the oxide semiconductor FET used for the evaluation of the off current. Accordingly, the oxide semiconductor FET has a pseudo channel width of 2.6 mm. In circuit portion 852, the circuit is controlled to evaluate the off current.
  • a signal for evaluating off-state current is output to an output terminal 855 .
  • An input terminal group 854 receives a signal for controlling a circuit for evaluating off-state current. The off current was evaluated by applying a potential as shown in FIG. 50 to each terminal of the circuit portion 851 .
  • FIG. 51 is a graph showing evaluation results of the off current of the oxide semiconductor FET.
  • the horizontal axis indicates the reciprocal of temperature T, and the vertical axis indicates off current (also referred to as current Ioff).
  • the off current on the vertical axis is a value converted to a channel width of 130 nm of the MOSFET 700 .
  • Plots of points 861 to 864 are measurement results of off-state current at temperatures of 150° C., 125° C., 100° C., and 85° C., respectively.
  • a straight line 865 is a regression line obtained from points 861 to 864 .
  • the off current at room temperature of 27° C. predicted from the straight line 865 is less than 1 ⁇ 10 ⁇ 24 A. Therefore, it was shown that the off current of the oxide semiconductor FET is a very low value.
  • the display device fabricated in this example comprises a high definition OLED display (display 871) with a definition of 3207 ppi.
  • Table 1 shows the specifications of the display 871.
  • Oxide semiconductor FETs (OSFET 700) were used as transistors constituting pixels and gate drivers of the display 871 .
  • FIG. 52 shows the display result of the display 871.
  • FIG. 52 shows the display result of the display 871.
  • a fine and clear image was obtained.
  • not only still images but also realistic moving images were obtained.
  • FIG. 53 shows a display result in which only the right surface (display surface 881) of the display 871 is displayed in white.
  • the luminance of the non-luminous area (black area) of the left half of the display 871 (display surface 882) is 0.002 cd/m 2
  • the OLED included in the manufactured display device was manufactured by the SBS method in which red (R), green (G), and blue (B) are separately painted.
  • OLEDs fabricated by the SBS method are sometimes referred to as SBS structures. By fabricating OLEDs by the SBS method, the OLEDs between pixels are not connected, so the power consumption of the display device is reduced.
  • the OLED included in the manufactured display device has an MML (metal maskless) structure manufactured without using a metal mask.
  • the MML structure was fabricated using a photolithography method. Therefore, the display 871 had an aperture ratio of 60%, which was a high aperture ratio.
  • FIG. 54 is a chromaticity diagram showing the chromaticities of R, G, and B when the manufactured display device is viewed from the front or obliquely.
  • FIG. 54A shows the chromaticity of a display made with white OLEDs and color filters.
  • Plots of points 892Ra, 892Ga, and 892Ba show the respective chromaticities of R, G, and B when the display device is viewed from the front.
  • Plots of points 892Rb, 892Gb, and 892Bb show the respective chromaticities of R, G, and B when the display device is viewed from an oblique direction of 60°.
  • Plots of points 892Rc, 892Gc, and 892Bc show the respective chromaticities of R, G, and B when the display device is viewed from an oblique direction of 60° on the opposite side.
  • FIG. 54B shows the chromaticity of a display fabricated using SBS OLEDs.
  • Plots of points 891Ra, 891Ga, and 891Ba show the respective chromaticities of R, G, and B when the display device is viewed from the front.
  • Plots of points 891Rb, 891Gb, and 891Bb show the respective chromaticities of R, G, and B when the display device is viewed from an oblique direction of 60°.
  • Plots of points 891Rc, 891Gc, and 891Bc show the respective chromaticities of R, G, and B when the display device is viewed from an oblique direction of 60° opposite to the above.
  • the display quality of the display device using the semiconductor device according to one embodiment of the present invention can be improved.
  • a thin client, foveated rendering, or the like may be applied to an electronic device (for example, an xR device such as a VR device or an AR device) using the display device shown in the present embodiment.
  • an electronic device for example, an xR device such as a VR device or an AR device
  • By applying a thin client, foveated rendering, or the like power consumption of an electronic device using the display device described in this embodiment or the like is reduced.
  • Table 2 shows the results of comparing the number of masks, the off current, and the Vd breakdown voltage of the oxide semiconductor FET included in the manufactured display device with the SiFET.
  • an OSFET does not require a step of doping impurities, it is manufactured with a smaller number of masks than a SiFET. Therefore, the manufacturing cost can be reduced by the display device shown in this embodiment or the like. Also, the off-current of an OSFET is so low that it is difficult to measure with normal electrical measurements, and is much lower than the off-current of a SiFET. Also, the Vd breakdown voltage of the OSFET is higher than that of the SiFET. Therefore, the display quality can be improved by the display device shown in this embodiment or the like.
  • the display device shown in this example and the like may have a structure in which SiFETs and OSFETs are stacked by stacking a plurality of layers, for example, as shown in FIG. 32B.
  • the functional circuits of the display device may be made of SiFETs
  • the pixels of the display device may be made of MOSFETs.
  • 51A pixel circuit
  • 51B pixel circuit
  • 61 light emitting element
  • 100A semiconductor device
  • 100B semiconductor device
  • 101 wiring, 102: wiring, 103: wiring
  • 104 wiring, M1: transistor, M2: transistor, M3 : transistor, M4: transistor, M5: transistor, M6: transistor, M7: transistor
  • DL wiring
  • GLa wiring
  • GLb wiring
  • GLc wiring
  • GLd wiring
  • ND4 node
  • V0 potential, V1: potential, Va: potential, Vc: potential, Va1: potential, Va2: potential

Abstract

本願発明は、第１および第２トランジスタと、第１乃至第５スイッチと、第１乃至第３容量と、表示素子と、を備え、第１トランジスタ（Ｍ２）は、バックゲートを備え、第１トランジスタのゲートは、第１スイッチ（Ｍ１）と電気的に接続され、第１トランジスタのゲートと、第１トランジスタのソースとの間に、第２スイッチ（Ｍ３）および第１容量（Ｃ１）を備え、第１トランジスタのバックゲートは、第３スイッチ（Ｍ４）と電気的に接続され、第１トランジスタのバックゲートと、第１トランジスタのソースとの間に第２容量（Ｃ２）を備え、第１トランジスタのソースは、第４スイッチ（Ｍ６）および第２トランジスタ（Ｍ５）のドレインと電気的に接続され、第２トランジスタのゲートは、第５スイッチ（Ｍ７）と電気的に接続され、第２トランジスタのゲートと、第２トランジスタのソースとの間に第３容量（Ｃ３）を備え、第２トランジスタのソースは、表示素子（６１）と電気的に接続される、半導体装置、および半導体装置の駆動方法に関する発明である。

Description

半導体装置、および半導体装置の駆動方法
本発明の一態様は、半導体装置、および半導体装置の駆動方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、またはそれらの製造方法、を一例として挙げることができる。
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、例えば、半導体素子（例えば、トランジスタ、ダイオード、フォトダイオード等）を含む回路、または同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップ、またはパッケージにチップを収納した電子部品は、半導体装置の一例である。また、例えば、記憶装置、表示装置、発光装置、照明装置、または電子機器等は、それ自体が半導体装置であり、かつ、半導体装置を有している場合がある。
例えば、ＶＲ（仮想現実）、またはＡＲ（拡張現実）などのＸＲ向けに適用可能な表示装置が求められている。具体的には、例えば、現実感、及び没入感を高めるために、当該表示装置としては、例えば、精細度の高いこと、及び色再現性の高いことなどが望まれている。
当該表示装置に適用可能なものとしては、例えば、液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、または発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の発光素子を備える発光装置などが挙げられる。
例えば、有機ＥＬ素子の基本的な構成は、一対の電極間に発光性の有機化合物を含む層を挟持したものである。この素子に電圧を印加することにより、発光性の有機化合物から発光を得ることができる。このような有機ＥＬ素子が適用された表示装置は、例えば液晶表示装置等で必要であったバックライトが不要なため、薄型、軽量、高コントラストで且つ低消費電力な表示装置を実現できる。また、有機ＥＬ素子の応答速度は速いため、動きの速い映像の表示に好適な表示装置を実現できる。例えば、有機ＥＬ素子を用いた表示装置の一例が、特許文献１に記載されている。
また、特許文献２では、有機ＥＬ素子の発光輝度を制御する画素回路において、画素毎にトランジスタのしきい値電圧ばらつきを補正し、表示装置の表示品位を高める回路構成が開示されている。
特開２００２−３２４６７３号公報 特開２０１５−１３２８１６号公報
一方で、有機ＥＬ素子の構成によっては、その有機ＥＬ素子の駆動に高い電圧が必要になる場合がある。このような有機ＥＬ素子を駆動するためには、高い電圧を生成するための電源を設ける必要があった。また、有機ＥＬ素子に流れる電流は、例えば、駆動トランジスタによって制御される。駆動トランジスタは、画素毎に設けられているため、それぞれの駆動トランジスタのしきい値電圧にばらつきが生じた場合、当該有機ＥＬ素子を含む表示装置の表示品位が低下する場合がある。表示装置の表示品位を高めるための手段としては、例えば、表示装置の駆動期間中に、画素毎に含まれているそれぞれのトランジスタのしきい値電圧のばらつきを補正する補正期間を設けることなどが挙げられる。
本発明の一態様は、小型化された半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、表示品位を高めた半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、高い色再現性が実現された半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、高精細な半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、消費電力が低減された半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置または表示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
（１）
本発明の一態様は、第１および第２トランジスタと、第１乃至第５スイッチと、第１乃至第３容量と、表示素子と、を備え、第１トランジスタは、バックゲートを備え、第１トランジスタのゲートは、第１スイッチと電気的に接続され、第１トランジスタのゲートと、第１トランジスタのソースとの間に、第２スイッチおよび第１容量を備え、第１トランジスタのバックゲートは、第３スイッチと電気的に接続され、第１トランジスタのバックゲートと、第１トランジスタのソースとの間に第２容量を備え、第１トランジスタのソースは、第４スイッチおよび第２トランジスタのドレインと電気的に接続され、第２トランジスタのゲートは、第５スイッチと電気的に接続され、第２トランジスタのゲートと、第２トランジスタのソースとの間に第３容量を備え、第２トランジスタのソースは、表示素子と電気的に接続される、半導体装置である。
（２）
また、上記（１）において、第１スイッチは、第１配線と第１トランジスタのゲートとの間を導通状態または非導通状態にする機能を備え、第２スイッチは、第１トランジスタのゲートと、第１トランジスタのソースとの間を導通状態または非導通状態にする機能を備え、第３スイッチは、第２配線と、第１トランジスタのバックゲートとの間を導通状態または非導通状態にする機能を備え、第４スイッチは、第３配線と、第１トランジスタのソースとの間を導通状態または非導通状態にする機能を備え、第５スイッチは、第４配線と、第２トランジスタのゲートとの間を導通状態または非導通状態にする機能を備えてもよい。
（３）
また、上記（１）または上記（２）において、第１乃至第５スイッチは、それぞれトランジスタであってもよい。
（４）
また、上記（１）乃至上記（３）のいずれか一において、第１トランジスタおよび第２トランジスタの少なくとも一は、チャネルが形成される半導体層に金属酸化物を含むトランジスタであると好ましい。
（５）
また、上記（４）において、金属酸化物は、インジウムおよび亜鉛の少なくとも一を含むことが好ましい。
（６）
また、上記（１）乃至上記（５）のいずれか一において、表示素子としては、例えば、タンデム構造の有機ＥＬ素子を用いることができる。
（７）
本発明の一態様は、第１および第２トランジスタと、第１乃至第５スイッチと、第１乃至第３容量と、表示素子と、を備え、第１トランジスタは、バックゲートを備え、第１トランジスタのゲートは、第１スイッチと電気的に接続され、第１トランジスタのゲートと、第１トランジスタのソースとの間に、第２スイッチおよび第１容量を備え、第１トランジスタのバックゲートは、第３スイッチと電気的に接続され、第１トランジスタのバックゲートと、第１トランジスタのソースとの間に第２容量を備え、第１トランジスタのソースは、第４スイッチおよび第２トランジスタのドレインと電気的に接続され、第２トランジスタのゲートは、第５スイッチと電気的に接続され、第２トランジスタのゲートと、第２トランジスタのソースとの間に第３容量を備え、第２トランジスタのソースは、表示素子と電気的に接続される、半導体装置の駆動方法であって、第１乃至第４処理を有し、第１処理は、第１電位を、第４スイッチを介して第１トランジスタのソースに供給し、かつ第２スイッチを介して第１トランジスタのゲートに供給し、第１電位よりも高い第２電位を、第３スイッチを介して第１トランジスタのバックゲートに供給し、第２処理は、第３電位を、第１スイッチを介して第１トランジスタのゲートに供給し、第１電位を、第４スイッチを介して第１トランジスタのソースに供給し、第３処理は、第２トランジスタを導通状態にする電位を、第５スイッチを介して第２トランジスタのゲートに供給し、第４処理は、第２トランジスタを非導通状態にする電位を、第５スイッチを介して第２トランジスタのゲートに供給し、第４処理の開始後に第１処理を開始し、第４処理の終了後に第３処理を開始し、第３処理の開始前に第１処理を終了し、第１処理の終了後に第２処理を開始し、第２処理の終了後にかつ第３処理の終了後に第４処理を開始する、半導体装置の駆動方法である。
（８）
また、上記（７）において、第１スイッチは、第１配線と第１トランジスタのゲートとの間を導通状態または非導通状態にする機能を備え、第２スイッチは、第１トランジスタのゲートと、第１トランジスタのソースとの間を導通状態または非導通状態にする機能を備え、第３スイッチは、第２配線と、第１トランジスタのバックゲートとの間を導通状態または非導通状態にする機能を備え、第４スイッチは、第３配線と、第１トランジスタのソースとの間を導通状態または非導通状態にする機能を備え、第５スイッチは、第４配線と、第２トランジスタのゲートとの間を導通状態または非導通状態にする機能を備えてもよい。
（９）
また、上記（７）または上記（８）において、第１乃至第５スイッチは、それぞれトランジスタであってもよい。
（１０）
また、上記（７）乃至上記（９）のいずれか一において、第１トランジスタおよび第２トランジスタの少なくとも一は、チャネルが形成される半導体層に金属酸化物を含むトランジスタであると好ましい。
（１１）
また、上記（１０）において、金属酸化物は、インジウムおよび亜鉛の少なくとも一を含むことが好ましい。
（１２）
また、上記（７）乃至上記（１１）のいずれか一において、表示素子としては、例えば、タンデム構造の有機ＥＬ素子を用いることができる。
（１３）
本発明の一態様は、トランジスタと、スイッチと、信号線と、を備え、トランジスタのソースは、スイッチの一方の端子と電気的に接続される、半導体装置の駆動方法であって、第１乃至第４処理を有し、第１処理は、第１電位を、トランジスタのソースに供給し、かつトランジスタのゲートに供給し、第２処理は、第１電位を、トランジスタのソースに供給し、信号線の電位を、トランジスタのゲートに供給し、第３処理は、スイッチを導通状態にし、第４処理は、スイッチを非導通状態にし、第４処理の開始後に、信号線の電位と、第１電位と、を比較し、信号線の電位と、第１電位とが同じ電位である場合、第１処理を開始し、第３処理の開始前に、第１処理を終了し、第１処理の終了後に、第２処理を開始する、処理を行い、信号線の電位と、第１電位とが同じ電位でない場合、第２処理を開始する、処理を行い、第４処理の終了後に、第３処理を開始し、第２処理の終了後かつ第３処理の終了後に、第４処理を開始する、半導体装置の駆動方法である。
（１４）
本発明の一態様は、トランジスタと、スイッチと、信号線と、を備え、トランジスタのソースは、スイッチの一方の端子と電気的に接続される、半導体装置の駆動方法であって、第１乃至第４処理を有し、第１処理は、第１電位を、トランジスタのソースに供給し、かつトランジスタのゲートに供給し、信号線に、第１電位と同じ電位を供給し、第２処理は、第１電位を、トランジスタのソースに供給し、信号線の電位を、トランジスタのゲートに供給し、第３処理は、スイッチを導通状態にし、第４処理は、スイッチを非導通状態にし、第４処理の開始後に、第１処理を開始し、第３処理の開始前に、第１処理を終了し、第１処理の終了後に、第２処理を開始し、第４処理の終了後に、第３処理を開始し、第２処理の終了後かつ第３処理の終了後に、第４処理を開始する、半導体装置の駆動方法である。
（１５）
本発明の一態様は、トランジスタと、スイッチと、信号線と、を備え、トランジスタのソースは、スイッチの一方の端子と電気的に接続される、半導体装置の駆動方法であって、第１乃至第４処理を有し、第１処理は、第１電位を、トランジスタのソースに供給し、かつトランジスタのゲートに供給し、信号線を、フローティング状態にし、第２処理は、第１電位を、トランジスタのソースに供給し、信号線の電位を、トランジスタのゲートに供給し、第３処理は、スイッチを導通状態にし、第４処理は、スイッチを非導通状態にし、第４処理の開始後に、第１処理を開始し、第３処理の開始前に、第１処理を終了し、第１処理の終了後に、第２処理を開始し、第４処理の終了後に、第３処理を開始し、第２処理の終了後かつ第３処理の終了後に、第４処理を開始する、半導体装置の駆動方法である。
本発明の一態様は、小型化された半導体装置または表示装置を提供できる。または、本発明の一態様は、表示品位を高めた半導体装置または表示装置を提供できる。または、本発明の一態様は、高い色再現性が実現された半導体装置または表示装置を提供できる。または、本発明の一態様は、高精細な半導体装置または表示装置を提供できる。または、本発明の一態様は、信頼性の高い半導体装置または表示装置を提供できる。または、本発明の一態様は、消費電力が低減された半導体装置または表示装置を提供できる。または、本発明の一態様は、新規な半導体装置または表示装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１は、半導体装置を説明する図である。
図２は、半導体装置を説明する図である。
図３は、半導体装置を説明する図である。
図４は、半導体装置を説明する図である。
図５は、半導体装置を説明する図である。
図６Ａ乃至図６Ｃは、トランジスタの回路記号を示す図である。
図７は、半導体装置の動作例を説明するタイミングチャートである。
図８は、半導体装置の動作例を説明する図である。
図９は、半導体装置の動作例を説明する図である。
図１０は、半導体装置の動作例を説明する図である。
図１１は、半導体装置の動作例を説明する図である。
図１２は、半導体装置の動作例を説明する図である。
図１３は、半導体装置の動作例を説明する図である。
図１４は、半導体装置の駆動方法を説明するタイミングチャートである。
図１５は、半導体装置の駆動方法を説明するタイミングチャートである。
図１６は、半導体装置を説明する図である。
図１７は、半導体装置の動作を説明するタイミングチャートである。
図１８は、半導体装置の動作を説明する図である。
図１９は、半導体装置の動作を説明する図である。
図２０は、半導体装置の動作を説明する図である。
図２１は、半導体装置の動作を説明する図である。
図２２は、半導体装置の動作を説明する図である。
図２３は、半導体装置の動作を説明する図である。
図２４は、半導体装置の駆動方法を説明するタイミングチャートである。
図２５は、半導体装置の駆動方法を説明するタイミングチャートである。
図２６は、半導体装置の駆動方法を説明するフローチャートである。
図２７Ａは、表示装置を説明する図である。図２７Ｂ乃至図２７Ｈは、画素の構成例を説明する図である。
図２８Ａ乃至図２８Ｄは、発光素子の構成例を示す図である。
図２９Ａ乃至図２９Ｄは、発光素子の構成例を示す図である。
図３０Ａ乃至図３０Ｄは、発光素子の構成例を示す図である。
図３１Ａ及び図３１Ｂは、発光素子の構成例を示す図である。
図３２Ａ及び図３２Ｂは、表示装置の斜視図である。
図３３は、表示装置の一例を示す断面図である。
図３４は、表示装置の一例を示す断面図である。
図３５は、表示装置の一例を示す断面図である。
図３６は、表示装置の一例を示す断面図である。
図３７Ａは、トランジスタの構成例を示す上面図である。図３７Ｂおよび図３７Ｃは、トランジスタの構成例を示す断面図である。
図３８Ａは、結晶構造の分類を説明する図である。図３８Ｂは、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図３８Ｃは、ＣＡＡＣ−ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図３９Ａ乃至図３９Ｆは、電子機器の一例を説明する図である。
図４０Ａ乃至図４０Ｆは、電子機器の一例を説明する図である。
図４１Ａ及び図４１Ｂは、電子機器の一例を説明する図である。
図４２は、電子機器の一例を説明する図である。
図４３は、トランジスタのプロセスフローを示す図である。
図４４は、トランジスタの斜視概略図である。
図４５Ａ乃至図４５Ｄは、トランジスタおよびトランジスタ周りのＳＴＥＭ像である。
図４６は、トランジスタのＩｄ−Ｖｇ特性の評価結果を示す図である。
図４７は、トランジスタのＶｔｈばらつきの評価結果を示す図である。
図４８Ａおよび図４８Ｂは、トランジスタのＩｄ−Ｖｄ特性の評価結果を示す図である。
図４９は、トランジスタのＶｄ耐圧の評価結果を示す図である。
図５０は、トランジスタのオフ電流の評価方法を示す図である。
図５１は、トランジスタのオフ電流の評価結果を示す図である。
図５２は、表示装置の評価結果を示す図である。
図５３は、表示装置の評価結果を示す図である。
図５４Ａおよび図５４Ｂは、表示装置の色度の評価結果を示す図である。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能である。よって、その趣旨および範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本明細書等において、ＸとＹとが接続されている、と記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係、に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。ＸおよびＹは、それぞれ、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、または層など）であるとする。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示デバイス、発光デバイス、または負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（例えば、インバータ、ＮＡＮＤ回路、またはＮＯＲ回路など）、信号変換回路（例えば、デジタルアナログ変換回路、アナログデジタル変換回路、またはガンマ補正回路など）、電位レベル変換回路（例えば、電源回路（例えば、昇圧回路、または降圧回路など）、または信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（例えば、信号振幅もしくは電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、またはバッファ回路など）、信号生成回路、記憶回路、または制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合）とを含むものとする。
また、例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（または第１の端子など）はＸと電気的に接続され、トランジスタのドレイン（または第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、ＸおよびＹは、それぞれ、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、または層など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば、配線の一部が電極としても機能する場合、一の導電膜が、配線および電極の、両方の構成要素の機能を併せ持っている。したがって、本明細書等における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書等において、「容量素子」とは、例えば、０Ｆよりも高い静電容量の値を有する回路素子、０Ｆよりも高い静電容量の値を有する配線の領域、寄生容量、またはトランジスタのゲート容量などとすることができる。そのため、本明細書等において、「容量素子」は、一対の電極と、当該電極の間に含まれている誘電体と、を含む回路素子だけに限らない。「容量素子」は、例えば、配線と配線との間に生じる寄生容量、または、トランジスタのソースまたはドレインの一方とゲートとの間に生じるゲート容量、などを含むものとする。また、例えば、「容量素子」、「寄生容量」、または「ゲート容量」などという用語は、例えば、「容量」などの用語に言い換えることができるものとする。逆に、「容量」という用語は、例えば、「容量素子」、「寄生容量」、または「ゲート容量」などの用語に言い換えることができるものとする。また、「容量」の「一対の電極」という用語は、例えば、「一対の導電体」、「一対の導電領域」、または「一対の領域」などに言い換えることができる。なお、静電容量の値としては、例えば、０．０５ｆＦ以上１０ｐＦ以下とすることができる。また、例えば、１ｐＦ以上１０μＦ以下としてもよい。
また、本明細書等において、トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、ソースとドレインの間に流れる電流量を制御する制御端子である。ソースまたはドレインとして機能する二つの端子は、トランジスタの入出力端子である。二つの入出力端子は、トランジスタの導電型（ｎチャネル型またはｐチャネル型）およびトランジスタの３つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、「ソース」と「ドレイン」の用語は、言い換えることができるものとする。また、本明細書等では、トランジスタの接続関係を説明する際、「ソースまたはドレインの一方」（または第１電極、または第１端子）、または「ソースまたはドレインの他方」（または第２電極、または第２端子）という表記を用いる。なお、トランジスタは、構造によって、上述した３つの端子に加えて、バックゲートを有する場合がある。この場合、本明細書等において、トランジスタのゲートまたはバックゲートの一方を第１ゲートと呼称し、トランジスタのゲートまたはバックゲートの他方を第２ゲートと呼称することがある。更に、同じトランジスタにおいて、「ゲート」と「バックゲート」の用語は互いに入れ換えることができる場合がある。また、トランジスタが、３以上のゲートを有する場合、本明細書等においては、それぞれのゲートを、例えば、第１ゲート、第２ゲート、または第３ゲートなどと呼称することがある。
また、本明細書等において、「ノード」は、例えば、回路構成、またはデバイス構造等に応じて、例えば、「端子」、「配線」、「電極」、「導電層」、「導電体」、または「不純物領域」等と言い換えることが可能である。また、例えば、「端子」、または「配線」等は、「ノード」と言い換えることが可能である。
また、本明細書等において、「第１」、「第２」、または「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態あるいは特許請求の範囲等において、「第２」に言及された構成要素とされることもありうる。また、例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態あるいは特許請求の範囲等において、省略されることもありうる。
また、本明細書等において、例えば、「上に」、「下に」、「上方に」、または「下方に」などの配置を示す語句は、構成要素同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成要素同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、本明細書等で説明した配置を示す語句は、それに限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現は、示している図面の向きを１８０度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。
また、「上」または「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現は、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、本明細書等において、例えば、「重なる」などの用語は、例えば構成要素の積層順などの状態を限定するものではない。例えば、「絶縁層Ａに重なる電極Ｂ」の表現は、絶縁層Ａの上に電極Ｂが形成されている状態に限らない。「絶縁層Ａに重なる電極Ｂ」の表現は、例えば、絶縁層Ａの下に電極Ｂが形成されている状態、または、絶縁層Ａの右側（もしくは左側）に電極Ｂが形成されている状態、などを除外しない。
また、本明細書等において、「隣接」または「近接」の用語は、構成要素が直接接していることを限定するものではない。例えば、「絶縁層Ａに隣接する電極Ｂ」の表現は、絶縁層Ａと電極Ｂとが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、本明細書等において、例えば、「膜」または「層」などの語句は、状況に応じて、互いに入れ替えることが可能な場合がある。例えば、「導電層」という用語は、「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という用語は、「絶縁層」という用語に変更することが可能な場合がある。また、例えば、「膜」または「層」などの語句は、それらの語句を使わずに、状況に応じて、別の用語に入れ替えることが可能な場合がある。例えば、「導電層」または「導電膜」という用語は、「導電体」という用語に変更することが可能な場合がある。また、「導電体」という用語は、「導電層」または「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁層」または「絶縁膜」という用語は、「絶縁体」という用語に変更することが可能な場合がある。また、「絶縁体」という用語は、「絶縁層」または「絶縁膜」という用語に変更することが可能な場合がある。
また、本明細書等において、例えば、「電極」、「配線」、または「端子」などの用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は、「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」または「配線」の用語は、例えば、複数の「電極」または「配線」が一体となって形成されている場合なども含む。また、例えば、「端子」は、「配線」または「電極」の一部として用いられることがあり、その逆もまた同様である。更に、「端子」の用語は、例えば、複数の「電極」、「配線」、または「端子」などが一体となって形成されている場合なども含む。そのため、例えば、「電極」は、「配線」または「端子」の一部とすることができる。また、例えば、「端子」は、「配線」または「電極」の一部とすることができる。また、例えば、「電極」、「配線」、または「端子」などの用語は、例えば、「領域」などの用語に置き換える場合がある。
また、本明細書等において、例えば、「配線」、「信号線」、または「電源線」などの用語は、状況に応じて、互いに入れ替えることが可能な場合がある。例えば、「配線」という用語は、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語は、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、例えば、「信号線」または「電源線」などの用語は、「配線」という用語に変更することが可能な場合がある。また、例えば、「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で、例えば、「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語は、状況に応じて、例えば、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、例えば、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
また、本明細書等において、「スイッチ」とは、複数の端子を備え、かつ、当該端子間の導通または非導通を切り換える（選択する）機能を備える。例えば、スイッチが二つの端子を備え、かつ、両端子間が導通している場合、当該スイッチは、「導通状態である」または「オン状態である」という。また、両端子間が非導通である場合、当該スイッチは、「非導通状態である」または「オフ状態である」という。なお、当該スイッチは、導通状態もしくは非導通状態の一方の状態に切り換えること、または、導通状態もしくは非導通状態の一方の状態を維持することを、「導通状態を制御する」という場合がある。
つまり、スイッチとは、電流を流すか流さないかを制御する機能を備えるものをいう。または、スイッチとは、電流を流す経路を選択して切り換える機能を備えるものをいう。スイッチとして、例えば、電気的なスイッチまたは機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
スイッチの一例としては、例えば、トランジスタ（例えば、バイポーラトランジスタ、またはＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、またはダイオード接続のトランジスタなど）、またはこれらを組み合わせた論理回路などがある。なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」または「オン状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」または「オフ状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なお、トランジスタを単なるスイッチとして動作させる場合、トランジスタの極性（導電型）は特に限定されない。
機械的なスイッチの一例としては、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システムズ）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を備え、かつ、その電極が動くことによって、導通状態または非導通状態を選択する。
本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」または「概略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」または「概略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
なお、本明細書等において、計数値および計量値に関して、例えば、「同一」、「同じ」、「等しい」、または「均一」（これらの同意語を含む）などと言う場合、これらは、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
本明細書に記載の実施の形態について、図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能である。よって、その趣旨および範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明する図面は、発明の構成において、同一部分または同様な機能を有する部分に、同一の符号を異なる図面間で共通して用いることで、その繰り返しの説明を省略する場合がある。また、図面は、同様の機能を指す場合、ハッチングパターンを同じくし、特に符号を付さない場合がある。また、図面は、理解しやすくするため、例えば、斜視図または上面図などにおいて、一部の構成要素の記載を省略している場合がある。
また、本明細書に係る図面等において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、図面は、例えば、その大きさまたは縦横比などに必ずしも限定されない。なお、図面は、理想的な例を模式的に示したものであり、例えば、図面に示す形状または値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつき、などを含むことが可能である。
また、本明細書に係る図面等において、Ｘ方向、Ｙ方向、およびＺ方向を示す矢印を付す場合がある。本明細書等において、「Ｘ方向」は、Ｘ軸に沿う方向であり、明示する場合を除き順方向と逆方向を区別しない場合がある。「Ｙ方向」および「Ｚ方向」についても、同様である。また、Ｘ方向、Ｙ方向、およびＺ方向は、それぞれが互いに交差する方向である。より具体的には、Ｘ方向、Ｙ方向、およびＺ方向は、それぞれが互いに直交する方向である。本明細書などでは、Ｘ方向、Ｙ方向、またはＺ方向の１つを「第１方向」または「第１の方向」と呼ぶ場合がある。また、他の１つを「第２方向」または「第２の方向」と呼ぶ場合がある。また、残りの１つを「第３方向」または「第３の方向」と呼ぶ場合がある。
本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に、例えば、“Ａ”、“ｂ”、“＿１”、“［ｎ］”、または“［ｍ，ｎ］”などの識別用の符号を付記して記載する場合がある。
（実施の形態１）
本発明の一態様に係る半導体装置１００Ａについて説明する。本発明の一態様に係る半導体装置１００Ａは、例えば表示装置の画素に用いることができる。
＜構成例＞
図１は、半導体装置１００Ａの回路構成例である。半導体装置１００Ａは、画素回路５１Ａおよび発光素子６１を備える。画素回路５１Ａは、トランジスタＭ１乃至トランジスタＭ７、および、容量Ｃ１乃至容量Ｃ３を備える。本実施の形態などでは、トランジスタＭ１乃至トランジスタＭ７は、明示されている場合を除き、エンハンスメント型（ノーマリーオフ型）のｎチャネル型の電界効果トランジスタとする。よって、トランジスタＭ１乃至トランジスタＭ７のそれぞれのしきい値電圧（「Ｖｔｈ」ともいう。）は、０Ｖより大きいものとする。なお、トランジスタＭ１乃至トランジスタＭ７のそれぞれのしきい値電圧は、異なっていてもよい。例えば、トランジスタＭ２のしきい値電圧はＶｔｈ２といわれる場合がある。また、トランジスタＭ５のしきい値電圧はＶｔｈ５といわれる場合がある。また、トランジスタＭ７のしきい値電圧はＶｔｈ７といわれる場合がある。
トランジスタＭ１のゲートは、配線ＧＬａと電気的に接続される。トランジスタＭ１のソースまたはドレインの一方は、配線ＤＬと電気的に接続される。トランジスタＭ１のソースまたはドレインの他方は、トランジスタＭ２のゲートと電気的に接続される。トランジスタＭ１は、トランジスタＭ２のゲートと配線ＤＬの間を、導通状態または非導通状態にする機能を備える。
トランジスタＭ２のゲートは、容量Ｃ１の一方の端子と電気的に接続される。トランジスタＭ２のソースまたはドレインの一方は、配線１０１と電気的に接続される。トランジスタＭ２のソースまたはドレインの他方は、容量Ｃ１の他方の端子と電気的に接続される。また、トランジスタＭ２は、バックゲートを備える。トランジスタＭ２のバックゲートは、容量Ｃ２の一方の端子と電気的に接続される。容量Ｃ２の他方の端子は、トランジスタＭ２のソースまたはドレインの他方と電気的に接続される。
トランジスタＭ３のゲートは、配線ＧＬｂと電気的に接続される。トランジスタＭ３のソースまたはドレインの一方は、容量Ｃ１の一方の端子と電気的に接続される。トランジスタＭ３のソースまたはドレインの他方は、容量Ｃ１の他方の端子と電気的に接続される。トランジスタＭ３は、トランジスタＭ２のゲートと、トランジスタＭ２のソースまたはドレインの他方の間を、導通状態または非導通状態にする機能を備える。
トランジスタＭ４のゲートは、配線ＧＬｂと電気的に接続される。トランジスタＭ４のソースまたはドレインの一方は、配線１０２と電気的に接続される。トランジスタＭ４のソースまたはドレインの他方は、容量Ｃ２の一方の端子と電気的に接続される。トランジスタＭ４は、配線１０２と容量Ｃ２の一方の端子の間を、導通状態または非導通状態にする機能を備える。
トランジスタＭ５のゲートは、容量Ｃ３の一方の端子と電気的に接続される。トランジスタＭ５のソースまたはドレインの一方は、トランジスタＭ２のソースまたはドレインの他方と電気的に接続される。トランジスタＭ５のソースまたはドレインの他方は、容量Ｃ３の他方の端子、および発光素子６１の一方の端子（例えば、アノード端子）と電気的に接続される。発光素子６１の他方の端子（例えば、カソード端子）は、配線１０４と電気的に接続される。
トランジスタＭ６のゲートは、配線ＧＬｄと電気的に接続される。トランジスタＭ６のソースまたはドレインの一方は、トランジスタＭ２のソースまたはドレインの他方と電気的に接続される。トランジスタＭ６のソースまたはドレインの他方は、配線１０３と電気的に接続される。トランジスタＭ６は、トランジスタＭ２のソースまたはドレインの他方と、配線１０３の間を、導通状態または非導通状態にする機能を備える。
トランジスタＭ７のゲートは、配線ＧＬｄと電気的に接続される。トランジスタＭ７のソースまたはドレインの一方は、配線ＧＬｃと電気的に接続される。トランジスタＭ７のソースまたはドレインの他方は、トランジスタＭ５のゲートと電気的に接続される。トランジスタＭ７は、トランジスタＭ５のゲートと、配線ＧＬｃの間を、導通状態または非導通状態にする機能を備える。
また、容量Ｃ１の他方の端子、容量Ｃ２の他方の端子、トランジスタＭ２のソースまたはドレインの他方、トランジスタＭ３のソースまたはドレインの他方、トランジスタＭ５のソースまたはドレインの一方、および、トランジスタＭ６のソースまたはドレインの一方、のそれぞれが互いに電気的に接続されている領域は、ノードＮＤ１ともいわれる。
また、容量Ｃ２の一方の端子、トランジスタＭ２のバックゲート、および、トランジスタＭ４のソースまたはドレインの他方、のそれぞれが互いに電気的に接続されている領域は、ノードＮＤ２ともいわれる。
また、トランジスタＭ１のソースまたはドレインの他方、トランジスタＭ３のソースまたはドレインの一方、容量Ｃ１の一方の端子、および、トランジスタＭ２のゲート、のそれぞれが互いに電気的に接続されている領域はノードＮＤ３ともいわれる。
また、トランジスタＭ５のゲート、容量Ｃ３の一方の端子、および、トランジスタＭ７のソースまたはドレインの他方、のそれぞれが互いに電気的に接続されている領域はノードＮＤ４ともいわれる。
容量Ｃ１は、例えば、ノードＮＤ３がフローティング状態の時に、トランジスタＭ２のソースまたはドレインの他方と、トランジスタＭ２のゲートの電位差を保持する機能を備える。容量Ｃ２は、例えば、ノードＮＤ２がフローティング状態の時に、トランジスタＭ２のソースまたはドレインの他方と、トランジスタＭ２のバックゲートの電位差を保持する機能を備える。容量Ｃ３は、例えば、ノードＮＤ４がフローティング状態の時に、トランジスタＭ５のソースまたはドレインの他方と、トランジスタＭ５のゲートの電位差を保持する機能を備える。
本発明の一態様に係る画素回路５１Ａに、様々な半導体を含むトランジスタを用いることができる。例えば、チャネル形成領域において、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体を含むトランジスタを用いることができる。なお、トランジスタに含まれる半導体は、主成分が単一の元素で構成される単体の半導体（例えば、シリコン（Ｓｉ）、またはゲルマニウム（Ｇｅ））に限らない。トランジスタに含まれる半導体として、例えば、化合物半導体（例えば、シリコンゲルマニウム（ＳｉＧｅ）、またはヒ化ガリウム（ＧａＡｓ））または酸化物半導体などを用いることが出来る。
また、本実施の形態などでは、ｎチャネル型のトランジスタを用いて半導体装置１００Ａを構成する例を示しているが、本発明の一態様はこれに限定されない。半導体装置１００Ａを構成するトランジスタの一部または全部は、ｐチャネル型のトランジスタであってもよい。
また、本発明の一態様に係る画素回路５１Ａに、様々な構造のトランジスタを用いることができる。例えば、プレーナ型、ＦＩＮ型（フィン型）、ＴＲＩ−ＧＡＴＥ型（トライゲート型）、トップゲート型、ボトムゲート型、または、デュアルゲート型（チャネルの上下にゲートが配置されている構造。）、など、様々な構成のトランジスタを用いることが出来る。また、本発明の一態様に係るトランジスタとして、例えば、ＭＯＳ型トランジスタ、接合型トランジスタ、またはバイポーラトランジスタなどを用いることが出来る。
例えば、画素回路５１Ａを構成するトランジスタとして、ＯＳトランジスタ（チャネルが形成される半導体層に酸化物半導体を含むトランジスタ）を用いてもよい。酸化物半導体は、バンドギャップが２ｅＶ以上であるため、オフ電流が著しく少ない。
室温下における、チャネル幅１μｍあたりのＯＳトランジスタのオフ電流値は、１ａＡ（１×１０−１８Ａ）以下、１ｚＡ（１×１０−２１Ａ）以下、または１ｙＡ（１×１０−２４Ａ）以下であるとすることができる。なお、室温下における、チャネル幅１μｍあたりのＳｉトランジスタ（チャネルが形成される半導体層にシリコンを含むトランジスタ）のオフ電流値は、１ｆＡ（１×１０−１５Ａ）以上１ｐＡ（１×１０−１２Ａ）以下である。したがって、ＯＳトランジスタのオフ電流は、Ｓｉトランジスタのオフ電流よりも１０桁程度低いともいえる。
画素回路５１Ａを構成するトランジスタにＯＳトランジスタを用いると、画素回路５１Ａの各ノードに書き込まれた電荷を、長期間保持することができる。画素回路５１Ａは、例えば、フレームごとの書き換えが不要な静止画像を表示する場合に、周辺駆動回路の動作を停止しても、画像表示を継続することが可能になる。このような、静止画像の表示中に周辺駆動回路の動作を停止する駆動方法は、「アイドリングストップ駆動」ともいわれる。アイドリングストップ駆動を行うことにより、表示装置の消費電力を低減できる。
また、ＯＳトランジスタは、高温環境下でもオフ電流がほとんど増加しない。具体的に、ＯＳトランジスタは、室温以上２００℃以下の環境温度下でもオフ電流がほとんど増加しない。また、ＯＳトランジスタは、高温環境下でもオン電流が低下しにくい。ＯＳトランジスタを含む半導体装置は、高温環境下においても動作が安定し、高い信頼性が得られる。
また、ＯＳトランジスタは、ソースとドレイン間の絶縁耐圧が高い。画素回路５１Ａを構成するトランジスタにＯＳトランジスタを用いることで、配線１０１に供給される電位（アノード電位ともいう）と配線１０４に供給される電位（カソード電位ともいう）の電位差が大きい場合でも、動作が安定する。ＯＳトランジスタによって、信頼性の良好な半導体装置を実現できる。特に、トランジスタＭ２およびトランジスタＭ５の一方または双方に、ＯＳトランジスタを用いることが好ましい。
ＯＳトランジスタの半導体層は、インジウムおよび亜鉛の少なくとも一を含むと好ましい。また、ＯＳトランジスタの半導体層は、例えば、インジウムと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、およびマグネシウム、から選ばれた一種または複数種）と、亜鉛と、を有することが好ましい。特に、Ｍは、アルミニウム、ガリウム、イットリウム、およびスズ、から選ばれた一種または複数種であることが好ましい。
特に、半導体層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＧＺＯ」とも記す）を用いることが好ましい。または、半導体層としては、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＡＺＯ」とも記す）を用いてもよい。または、半導体層としては、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＡＧＺＯ」とも記す）を用いてもよい。
半導体層がＩｎ−Ｍ−Ｚｎ酸化物の場合、当該Ｉｎ−Ｍ−Ｚｎ酸化物におけるＩｎの原子数比は、Ｍの原子数比以上であることが好ましい。このようなＩｎ−Ｍ−Ｚｎ酸化物の金属元素の原子数比として、例えば、Ｉｎ：Ｍ：Ｚｎ＝１：１：１またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝１：３：２またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝１：３：４またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝２：１：３またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝３：１：２またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝５：１：３またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝５：１：６またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝５：１：７またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝５：１：８またはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝６：１：６またはその近傍の組成、または、Ｉｎ：Ｍ：Ｚｎ＝５：２：５またはその近傍の組成、等が挙げられる。なお、近傍の組成とは、所望の原子数比の、プラスマイナス３０％の範囲を含む。
例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍の組成と記載する場合、Ｉｎの原子数比を４としたとき、Ｇａの原子数比が１以上３以下であり、Ｚｎの原子数比が２以上４以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍の組成と記載する場合、Ｉｎの原子数比を５としたときに、Ｇａの原子数比が０．１より大きく２以下であり、Ｚｎの原子数比が５以上７以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍の組成と記載する場合、Ｉｎの原子数比を１としたときに、Ｇａの原子数比が０．１より大きく２以下であり、Ｚｎの原子数比が０．１より大きく２以下である場合を含む。
また、画素回路５１Ａは、異なる半導体材料を用いた複数種類のトランジスタで構成されてもよい。例えば、画素回路５１Ａは、半導体層に低温ポリシリコン（ＬＴＰＳ（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｐｏｌｙ　Ｓｉｌｉｃｏｎ））を有するトランジスタ（以下、ＬＴＰＳトランジスタともいう。）およびＯＳトランジスタで構成されてもよい。ＬＴＰＳトランジスタは、電界効果移動度が高く、周波数特性が良好である。ＬＴＰＳトランジスタと、ＯＳトランジスタとを、組み合わせる構成は、ＬＴＰＯと呼称される場合がある。
画素回路５１Ａが、異なる半導体材料を用いた複数種類のトランジスタで構成される場合、トランジスタの種類毎に異なる層に、トランジスタが設けられてもよい。例えば、画素回路５１Ａが、ＳｉトランジスタおよびＯＳトランジスタで構成される場合、Ｓｉトランジスタを含む層と、ＯＳトランジスタを含む層とのそれぞれは、重ねて設けられてもよい。このような構成とすることで、画素回路５１Ａの占有面積が低減される。
なお、トランジスタＭ２は、発光素子６１に流れる電流の電流量を制御する機能を備える。すなわち、トランジスタＭ２は、発光素子６１の発光量を制御する機能を備える。よって、本明細書等では、トランジスタＭ２は、「駆動トランジスタ」と呼称される場合がある。
また、トランジスタＭ５は、トランジスタＭ２と発光素子６１の間を、導通状態（オン状態ともいう）または非導通状態（オフ状態ともいう）にする機能を備える。トランジスタＭ５がオフ状態の時、発光素子６１に電流が流れないため、発光素子６１の発光が停止（消光）する。また、トランジスタＭ５がオン状態の時、トランジスタＭ５を介して、発光素子６１に電流が流れて、発光素子６１が発光する。よって、本明細書等では、トランジスタＭ５は、「発光トランジスタ」と呼称される場合がある。発光時には、駆動トランジスタで決定された電流量の電流を発光素子６１に流すため、トランジスタＭ５は、ソース電位およびドレイン電位がどのような値であっても、確実にオン状態になる必要がある。
画素回路５１Ａを構成するトランジスタのうち、トランジスタＭ１、トランジスタＭ３、トランジスタＭ４、トランジスタＭ６、およびトランジスタＭ７は、スイッチとして機能する。よって、半導体装置１００Ａを、図２のように示すことができる。
また、トランジスタＭ５も、スイッチとして機能する。よって、半導体装置１００Ａを、図３のように示すこともできる。トランジスタＭ１、および、トランジスタＭ３乃至トランジスタＭ７は、スイッチの機能を実現できる素子に置き換えることができる。
画素回路５１Ａを構成するトランジスタの全部または一部は、バックゲートを有するトランジスタであってもよい。トランジスタにバックゲートを設けることで、当該トランジスタの外部で生じる電界が、チャネル形成領域に作用しにくくなる。そのため、当該トランジスタを用いた半導体装置の動作が安定し、信頼性が高められる。また、当該トランジスタのバックゲートにゲートと同じ電位を与えることで、トランジスタのオン抵抗が低減される。また、トランジスタのバックゲートの電位をゲートの電位とは別に、独立に制御することで、トランジスタのしきい値電圧が変化させられる。
図４は、トランジスタＭ２だけでなく、トランジスタＭ１、および、トランジスタＭ３乃至トランジスタＭ７も、バックゲートを有するトランジスタで構成した、半導体装置１００Ａの回路構成例である。図４は、トランジスタＭ１、および、トランジスタＭ３乃至トランジスタＭ７のそれぞれにおいて、ゲートとバックゲートが電気的に接続される例を示している。ただし、半導体装置を構成する全てのトランジスタに、バックゲートが設けられる必要はない。
また、トランジスタＭ１、および、トランジスタＭ３乃至トランジスタＭ７のそれぞれにおいて、ゲートとバックゲートが電気的に接続されず、バックゲートに任意の電位が供給されてもよい。なお、バックゲートに供給される電位は固定電位に限らない。半導体装置を構成するトランジスタのバックゲートに供給される電位は、トランジスタ毎に異なってもよいし、同じでもよい。
図５は、図４に示した半導体装置１００Ａの平面レイアウト図の一例である。
トランジスタＭ１の半導体層１１２が、導電層１１１上に設けられている。導電層１１１と半導体層１１２は、互いに重なる領域を有する。導電層１１１の一部が、トランジスタＭ１のバックゲートとして機能する。導電体１１３が、トランジスタＭ１のゲートとして機能する。また、導電体１１３は、コンタクトホール１１４において、導電層１１１および配線ＧＬａと電気的に接続される。
トランジスタＭ１のソースまたはドレインの一方は、導電層１１５を介して、配線ＤＬと電気的に接続される。トランジスタＭ１のソースまたはドレインの他方は、導電層１１６と電気的に接続される。
トランジスタＭ２の半導体層１１８が、導電層１１７上に設けられている。導電層１１７と半導体層１１８は、互いに重なる領域を有する。導電層１１７の一部が、トランジスタＭ２のバックゲートとして機能する。導電層１１９が、トランジスタＭ２のゲートとして機能する。また、導電層１１９は、導電層１１６と電気的に接続される。
トランジスタＭ２のソースまたはドレインの一方は、導電層１２１を介して、配線１０１と電気的に接続される。トランジスタＭ２のソースまたはドレインの他方は、導電層１２２と電気的に接続される。導電層１２２は、導電層１２３と電気的に接続される。導電層１１６と導電層１２３が重なる領域が、容量Ｃ１として機能する。
トランジスタＭ３の半導体層１２５が、導電層１２４上に設けられている。導電層１２４と半導体層１２５は、互いに重なる領域を有する。導電層１２４の一部が、トランジスタＭ３のバックゲートとして機能する。導電体１２６が、トランジスタＭ３のゲートとして機能する。また、導電体１２６は、コンタクトホール１２７において、導電層１２４および配線ＧＬｂと電気的に接続される。
トランジスタＭ３のソースまたはドレインの一方は、導電層１１６と電気的に接続される。トランジスタＭ３のソースまたはドレインの他方は、導電層１２２と電気的に接続される。
トランジスタＭ４の半導体層１２８が、導電層１２４上に設けられている。導電層１２４と半導体層１２８は、互いに重なる領域を有する。導電層１２４の一部が、トランジスタＭ４のバックゲートとして機能する。導電体１２６が、トランジスタＭ４のゲートとして機能する。
トランジスタＭ４のソースまたはドレインの一方は、導電層１２９を介して、配線１０２と電気的に接続される。トランジスタＭ４のソースまたはドレインの他方は、導電層１３１と電気的に接続される。導電層１３１は、導電層１１７と電気的に接続される。導電層１３１と導電層１２３が重なる領域が、容量Ｃ２として機能する。
トランジスタＭ５の半導体層１３３が、導電層１３２上に設けられている。導電層１３２と半導体層１３３は、互いに重なる領域を有する。導電層１３２の一部が、トランジスタＭ５のバックゲートとして機能する。導電体１３４が、トランジスタＭ５のゲートとして機能する。また、導電体１３４は、コンタクトホール１３５において、導電層１３２および導電層１３６と電気的に接続される。
トランジスタＭ５のソースまたはドレインの一方は、導電層１２２と電気的に接続される。トランジスタＭ５のソースまたはドレインの他方は、導電層１３７と電気的に接続される。導電層１３７は、導電層１３８と電気的に接続される。導電層１３６と導電層１３８が重なる領域が、容量Ｃ３として機能する。また、導電層１３７は、発光素子６１と電気的に接続される。
トランジスタＭ６の半導体層１４１が、導電層１３９上に設けられている。導電層１３９と半導体層１４１は、互いに重なる領域を有する。導電層１３９の一部が、トランジスタＭ６のバックゲートとして機能する。導電体１４２が、トランジスタＭ６のゲートとして機能する。また、導電体１４２は、コンタクトホール１４３において、導電層１３９および配線ＧＬｄと電気的に接続される。
トランジスタＭ６のソースまたはドレインの一方は、導電層１２２と電気的に接続される。トランジスタＭ６のソースまたはドレインの他方は、導電層１４４を介して、配線１０３と電気的に接続される。
トランジスタＭ７の半導体層１４５が、導電層１３９上に設けられている。導電層１３９と半導体層１４５は、互いに重なる領域を有する。導電層１３９の一部が、トランジスタＭ７のバックゲートとして機能する。導電体１４２が、トランジスタＭ７のゲートとして機能する。
トランジスタＭ７のソースまたはドレインの一方は、導電層１４６を介して、配線ＧＬｃと電気的に接続される。トランジスタＭ７のソースまたはドレインの他方は、導電層１３６と電気的に接続される。
導電層１２２は、ノードＮＤ１として機能する。導電層１３１は、ノードＮＤ２として機能する。導電層１１６は、ノードＮＤ３として機能する。導電層１３６は、ノードＮＤ４として機能する。
画素回路５１Ａを構成するトランジスタは、ソースとドレインの間に１つのゲートを備えるシングルゲート型のトランジスタであってもよいし、ダブルゲート型のトランジスタであってもよい。図６Ａは、ダブルゲート型のトランジスタ１８０Ａの回路記号例である。
トランジスタ１８０Ａは、トランジスタＴｒ１とトランジスタＴｒ２を直列に接続した構成を有する。図６Ａにおいて、トランジスタＴｒ１のソースまたはドレインの一方が端子Ｓと電気的に接続され、かつ、トランジスタＴｒ１のソースまたはドレインの他方がトランジスタＴｒ２のソースまたはドレインの一方と電気的に接続され、かつ、トランジスタＴｒ２のソースまたはドレインの他方が端子Ｄと電気的に接続されている。また、トランジスタＴｒ１のゲートおよびトランジスタＴｒ２のゲートのそれぞれが、互いに電気的に接続され、かつ、端子Ｇと電気的に接続されている。
図６Ａに示すトランジスタ１８０Ａは、端子Ｇの電位を変化させることで端子Ｓと端子Ｄの間を導通状態または非導通状態にする機能を有する。よって、ダブルゲート型のトランジスタであるトランジスタ１８０Ａは、トランジスタＴｒ１とトランジスタＴｒ２を内在し、かつ、１つのトランジスタとして機能する。すなわち、図６Ａにおいて、トランジスタ１８０Ａのソースまたはドレインの一方は端子Ｓと電気的に接続され、かつ、ソースまたはドレインの他方は端子Ｄと電気的に接続され、かつ、ゲートは端子Ｇと電気的に接続されている、と言える。
また、画素回路５１Ａを構成するトランジスタは、トリプルゲート型のトランジスタであってもよい。図６Ｂは、トリプルゲート型のトランジスタ１８０Ｂの回路記号例である。
トランジスタ１８０Ｂは、トランジスタＴｒ１、トランジスタＴｒ２、およびトランジスタＴｒ３を直列に接続した構成を有する。図６Ｂにおいて、トランジスタＴｒ１のソースまたはドレインの一方が端子Ｓと電気的に接続され、かつ、トランジスタＴｒ１のソースまたはドレインの他方がトランジスタＴｒ２のソースまたはドレインの一方と電気的に接続され、かつ、トランジスタＴｒ２のソースまたはドレインの他方がトランジスタＴｒ３のソースまたはドレインの一方と電気的に接続され、かつ、トランジスタＴｒ３のソースまたはドレインの他方が端子Ｄと電気的に接続されている。また、トランジスタＴｒ１のゲート、トランジスタＴｒ２のゲート、およびトランジスタＴｒ３のゲートのそれぞれが、互いに電気的に接続され、かつ、端子Ｇと電気的に接続されている。
図６Ｂに示すトランジスタ１８０Ｂは、端子Ｇの電位を変化させることで端子Ｓと端子Ｄの間を導通状態または非導通状態にする機能を有する。よって、トリプルゲート型のトランジスタであるトランジスタ１８０Ｂは、トランジスタＴｒ１、トランジスタＴｒ２、およびトランジスタＴｒ３を内在し、かつ、１つのトランジスタとして機能する。すなわち、図６Ｂにおいて、トランジスタ１８０Ｂのソースまたはドレインの一方は端子Ｓと電気的に接続され、かつ、ソースまたはドレインの他方は端子Ｄと電気的に接続され、かつ、ゲートは端子Ｇと電気的に接続されている、と言える。
また、画素回路５１Ａを構成するトランジスタは、４つ以上のトランジスタが直列に接続された構成であってもよい。図６Ｃに示すトランジスタ１８０Ｃは、６つのトランジスタ（トランジスタＴｒ１乃至トランジスタＴｒ６）を直列に接続した構成を有する。また、６つのトランジスタのそれぞれのゲートが、互いに電気的に接続され、かつ、端子Ｇと電気的に接続されている。
図６Ｃに示すトランジスタ１８０Ｃは、端子Ｇの電位を変化させることで端子Ｓと端子Ｄの間を導通状態または非導通状態にする機能を有する。よって、トランジスタ１８０Ｃは、トランジスタＴｒ１乃至トランジスタＴｒ６を内在し、かつ、１つのトランジスタとして機能する。すなわち、図６Ｃにおいて、トランジスタ１８０Ｃのソースまたはドレインの一方は端子Ｓと電気的に接続され、かつ、ソースまたはドレインの他方は端子Ｄと電気的に接続され、かつ、ゲートは端子Ｇと電気的に接続されている、と言える。
トランジスタ１８０Ａ、トランジスタ１８０Ｂ、およびトランジスタ１８０Ｃのように、複数のゲートを有し、かつ、複数のゲートのそれぞれが互いに電気的に接続されているトランジスタは、「マルチゲート型のトランジスタ」または「マルチゲートトランジスタ」と呼ばれる場合がある。
例えば、トランジスタの飽和領域における電気特性を向上させるため、トランジスタのチャネル長が長いほうがよい場合がある。マルチゲートトランジスタは、チャネル長の長いトランジスタを実現するために用いられてもよい。
発光素子６１として、例えば、ＥＬ素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、または無機ＥＬ素子）、ＬＥＤ（例えば、白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、または青色ＬＥＤなど）、マイクロＬＥＤ（例えば、１辺が０．１ｍｍ未満のＬＥＤ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、または電子放出素子などの様々な表示素子が用いられてもよい。
＜動作例＞
次に、図面を用いて半導体装置１００Ａの動作例を説明する。図７は、半導体装置１００Ａの動作例を説明するためのタイミングチャートである。図８乃至図１３は、半導体装置１００Ａの動作例を説明するための回路図である。
配線ＤＬにビデオ信号Ｖｄａｔａが供給されるものとする。そのため、配線ＤＬは、「信号線」といわれる場合がある。配線１０１に電位Ｖａが供給され、配線１０２に電位Ｖ１が供給され、配線１０３に電位Ｖ０が供給され、配線１０４に電位Ｖｃが供給されるものとする。また、配線ＧＬａ、配線ＧＬｂ、配線ＧＬｃ、および配線ＧＬｄのそれぞれに、電位Ｈまたは電位Ｌのどちらかが供給されるものとする。電位Ｈは、電位Ｌよりも高い電位であることが好ましい。なお、本明細書などにおいて、「電位Ｈ」は、ｎチャネル型のトランジスタのゲートに供給されることで、当該トランジスタがオン状態になる電位である。また、「電位Ｌ」は、ｎチャネル型のトランジスタのゲートに供給されることで、当該トランジスタがオフ状態になる電位である。
電位Ｖａはアノード電位であり、電位Ｖｃはカソード電位である。また、電位Ｖ１は電位Ｖ０よりも高い電位であることが好ましい。例えば、電位Ｖ１は、トランジスタのゲートに供給されることで、当該トランジスタがオン状態になる電位としてもよい。また、例えば、電位Ｖ０は、トランジスタのゲートに供給されることで、当該トランジスタがオフ状態になる電位としてもよい。電位Ｖ０は、例えば０Ｖまたは電位Ｌである。また、電位Ｈは電位Ｖ１よりも高い電位であることが好ましい。なお、本実施の形態などでは、電位Ｖ０は０Ｖであるとし、電位Ｖ１は５Ｖであるとする。また、電位Ｖａは１５Ｖであるとし、電位Ｖｃは０Ｖであるとする。また、電位Ｌは０Ｖであるとし、電位Ｈは６Ｖであるとする。
半導体装置１００Ａは、配線ＤＬから供給されたビデオ信号Ｖｄａｔａに応じて、発光素子６１に流れる電流Ｉｅ（図１２参照）の大きさを制御する機能を備える。発光素子６１の発光輝度は、電流Ｉｅの大きさで制御される。
なお、図面において、例えば端子または配線などに隣接して、例えば、“Ｈ”、“Ｌ”、“Ｖ０”、または“Ｖ１”などの電位を示す記号（「電位記号」ともいう。）が記される場合がある。また、電位変化をわかりやすくするため、電位変化があった例えば端子または配線などに付記する電位記号は、囲み文字で記される場合がある。また、オフ状態のトランジスタに重ねて、“×”記号が付される場合がある。
発光素子６１に流れる電流Ｉｅは、主にビデオ信号ＶｄａｔａとトランジスタＭ２のＶｔｈ２によって決定される。よって、同じビデオ信号Ｖｄａｔａを複数の画素回路に供給しても、それぞれの画素回路が備えるトランジスタＭ２のＶｔｈ２が異なると、画素毎に、電流Ｉｅが異なる。よって、トランジスタＭ２のＶｔｈ２のばらつきが、表示品位低下の一因となる。
そこで、画素毎にトランジスタＭ２のＶｔｈ２を取得することによって、電流Ｉｅのばらつきが低減される。なお、トランジスタＭ２のＶｔｈ２を取得する動作は、「Ｖｔｈ値補正動作」と言われる場合がある。
なお、本明細書などにおいて、トランジスタの導通状態または非導通状態を変化させ、当該トランジスタと電気的に接続するノードに電荷を供給し、当該ノードの電位を変化させる一連の動作は、「処理」といわれる場合がある。
〔Ｖｔｈ補正動作〕
まず、期間Ｔ１１において、リセット動作が行われる。具体的には、配線ＧＬｂおよび配線ＧＬｄに電位Ｈが供給され、配線ＧＬａおよび配線ＧＬｃに電位Ｌが供給される（図８参照。）。
すると、トランジスタＭ３、トランジスタＭ４、トランジスタＭ６、およびトランジスタＭ７がオン状態となり、トランジスタＭ１がオフ状態となる。
そのため、ノードＮＤ１に、トランジスタＭ６を介して、電位Ｖ０が供給される。さらに、ノードＮＤ３に、トランジスタＭ６およびトランジスタＭ３を介して、電位Ｖ０が供給される。また、ノードＮＤ２に、トランジスタＭ４を介して、電位Ｖ１が供給される。また、ノードＮＤ４に、トランジスタＭ７を介して、電位Ｌが供給される。よって、トランジスタＭ５は、オフ状態になる。
次に、期間Ｔ１２において、配線ＧＬｄに電位Ｌが供給される（図９参照。）。すると、トランジスタＭ６およびトランジスタＭ７がオフ状態になる。そのため、ノードＮＤ４がフローティング状態になり、ノードＮＤ４に供給された電荷が保持される。よって、トランジスタＭ５のオフ状態が維持される。
ノードＮＤ２の電位が電位Ｖ１であるため、トランジスタＭ２はオン状態である。すると、配線１０１からトランジスタＭ２を介してノードＮＤ１に電荷が供給される。そのため、ノードＮＤ１の電位が上昇する。また、トランジスタＭ３もオン状態であるため、ノードＮＤ３の電位も上昇する。具体的には、ノードＮＤ１およびノードＮＤ３の電位は、電位Ｖ１からトランジスタＭ２のＶｔｈ２を引いた値まで上昇する。
ここで、ノードＮＤ２の電位が電位Ｖ１で固定されているため、ノードＮＤ１およびノードＮＤ３の電位が上昇するに従って、トランジスタＭ２のバックゲートとトランジスタＭ２のソースとの間の電位差が小さくなる。ノードＮＤ１の電位が電位Ｖ１−Ｖｔｈ２の近傍まで上昇すると、配線１０１からトランジスタＭ２を介してノードＮＤ１に流れる電流が小さくなる。そのため、ノードＮＤ１の電位上昇の速度が遅くなる。よって、期間Ｔ１２は、ノードＮＤ１の電位が電位Ｖ１−Ｖｔｈ２まで上昇するための時間として、十分に確保されているとよい。具体的には、期間Ｔ１２は、１μｓ以上であるのが好ましく、１０μｓ以上であるのがより好ましい。
次に、期間Ｔ１３において、配線ＧＬｂに電位Ｌが供給される（図１０参照。）。すると、トランジスタＭ３およびトランジスタＭ４がオフ状態になる。そのため、ノードＮＤ２、およびノードＮＤ３がフローティング状態になる。よって、それぞれのノードに供給された電荷が保持される。なお、トランジスタＭ７がオフ状態のため、配線ＧＬｃの電位は動作に影響しない。すなわち、ノードＮＤ４に供給された電荷が保持される。そのため、トランジスタＭ５のオフ状態が維持される。ここでは、期間Ｔ１３で配線ＧＬｃに電位Ｈが供給される例を示したが、次に説明する期間Ｔ１４で配線ＧＬｃに電位Ｈが供給されてもよい。
〔データ書き込み動作〕
期間Ｔ１４において、配線ＧＬａおよび配線ＧＬｄに電位Ｈが供給される（図１１参照。）。すると、トランジスタＭ１がオン状態になる。よって、ノードＮＤ３にビデオ信号Ｖｄａｔａが供給される。また、トランジスタＭ６がオン状態になる。よって、ノードＮＤ１に電位Ｖ０が供給される。
ノードＮＤ１とノードＮＤ２は容量Ｃ２を介して容量結合している。そのため、ノードＮＤ１の電位がＶ１−Ｖｔｈ２からＶ０に変化すると、ノードＮＤ２の電位も同様に変化する。本実施の形態などにおいて、電位Ｖ０は０Ｖであるため、ノードＮＤ２の電位は、電位Ｖ１−（電位Ｖ１−Ｖｔｈ２）で表される。すなわち、ノードＮＤ２の電位はＶｔｈ２となる。
また、トランジスタＭ７がオン状態になる。そのため、配線ＧＬｃからノードＮＤ４に電荷が供給される。すると、ノードＮＤ４の電位が、電位ＨからトランジスタＭ７のＶｔｈ７を引いた値まで上昇する。本実施の形態などにおいて、電位Ｈは６Ｖである。また、トランジスタＭ５のＶｔｈ５およびトランジスタＭ７のＶｔｈ７がそれぞれ１Ｖであるとすると、ノードＮＤ４の電位（電位Ｈ−Ｖｔｈ７）は５Ｖになる。すると、トランジスタＭ５はオン状態になる。よって、発光素子６１のアノード端子の電位が電位Ｖ０になる。
〔発光動作〕
期間Ｔ１５において、配線ＧＬａおよび配線ＧＬｄに電位Ｌが供給される（図１２参照。）。すると、トランジスタＭ１およびトランジスタＭ６がオフ状態になる。そのため、配線１０１から配線１０４に電流が流れる。すなわち、発光素子６１に電流Ｉｅが流れる。よって、発光素子６１は電流Ｉｅに応じた輝度で発光する。また、配線１０１から配線１０４に電流が流れることで、ノードＮＤ１および発光素子６１のアノード端子の電位が上昇する。
また、ノードＮＤ３はフローティング状態であり、かつ、ノードＮＤ１とノードＮＤ３は容量Ｃ１を介して容量結合している。そのため、ノードＮＤ１の電位が電位Ｖ０から電位Ｖａ１に変化すると、ノードＮＤ３の電位も同様に変化する。本実施の形態などにおいて、ノードＮＤ３の電位は、ビデオ信号Ｖｄａｔａ＋電位Ｖａ１になる。つまり、トランジスタＭ２のソース電位が変化しても、トランジスタＭ２のゲートとトランジスタＭ２のソースとの間の電位差（電圧）はビデオ信号Ｖｄａｔａのまま維持される。
同様に、ノードＮＤ２はフローティング状態であり、かつ、ノードＮＤ１とノードＮＤ３は容量Ｃ１を介して容量結合している。そのため、ノードＮＤ１の電位変化に追従してノードＮＤ２の電位は、Ｖｔｈ２＋電位Ｖａ１になる。つまり、トランジスタＭ２のバックゲートとトランジスタＭ２のソースと間の電位差はＶｔｈ２のまま維持される。
また、トランジスタＭ７がオフ状態になることで、ノードＮＤ４がフローティング状態になる。発光素子６１のアノード端子とノードＮＤ４は容量Ｃ３を介して容量結合している。そのため、発光素子６１のアノード端子の電位が電位Ｖ０から電位Ｖａ２に変化すると、ノードＮＤ４の電位も同様に変化する。本実施の形態などにおいて、電位Ｖ０は０Ｖであるため、ノードＮＤ４の電位が電位Ｈ−Ｖｔｈ７＋電位Ｖａ２になる。つまり、発光素子６１のアノード端子の電位が変化しても、トランジスタＭ５のゲートとトランジスタＭ５のソースとの間の電位差（電圧）は電位Ｈ−Ｖｔｈ７が維持される。
例えば、トランジスタＭ５のゲートが固定電位である場合、トランジスタＭ５のソース電位が上昇すると、トランジスタＭ５のゲートとトランジスタＭ５のソースとの間の電位差が小さくなる。そして、トランジスタＭ５のゲートとトランジスタＭ５のソースとの間の電位差がトランジスタＭ５のしきい値電圧を下回ると、トランジスタＭ５がオフ状態になる。そのため、アノード電位を高くする場合、トランジスタＭ５のゲートに供給する固定電位も、高くする必要がある。よって、電源または電源回路が追加で必要となる。
本発明の一態様に係る半導体装置１００Ａでは、トランジスタＭ５のゲートとトランジスタＭ５のソースとの間に容量Ｃ３を設けてブートストラップ回路を構成することで、アノード電位を大きくしても、電源回路を追加することなく、トランジスタＭ５のオン状態が維持される。よって、発光素子６１に、電流Ｉｅが安定して供給される。なお、容量Ｃ３は「ブートストラップ容量」と呼ばれる場合がある。また、容量Ｃ１および容量Ｃ２のそれぞれもブートストラップ容量として機能する。
本発明の一態様に係る半導体装置１００Ａは、シングル構造の発光素子だけでなく、シングル構造の発光素子よりも大きな駆動電圧が必要になるタンデム構造の発光素子にも好適に用いられる。なお、発光素子の構造については、追って説明する。
また、前述した通り、発光素子６１に流れる電流Ｉｅの電流量は、ビデオ信号ＶｄａｔａとトランジスタＭ２のＶｔｈ２によって決定される。本発明の一態様に係る半導体装置１００Ａでは、Ｖｔｈ値補正動作を行うことで、発光素子６１に流れる電流Ｉｅの電流量がビデオ信号Ｖｄａｔａにより制御される。
また、発光素子６１の発光輝度は、ビデオ信号Ｖｄａｔａにより制御される。そのため、発光動作時において、トランジスタＭ５は確実にオン状態である必要がある。本発明の一態様に係る半導体装置１００Ａでは、発光動作時において、トランジスタＭ５が確実にオン状態になるようにすることができる。本発明の一態様に係る半導体装置１００Ａを表示装置に用いることで、正確な電流Ｉｅの制御が可能になるため、当該表示装置の中間調の色再現性が高められる。よって、当該表示装置の表示品位が高められる。
〔消光動作〕
期間Ｔ１６において、配線ＧＬｄに電位Ｈが供給され、配線ＧＬｃに電位Ｌが供給される（図１３参照。）。すると、トランジスタＭ６およびトランジスタＭ７がオン状態になる。それによって、配線ＧＬｃからノードＮＤ４に電位Ｌが供給される。すると、トランジスタＭ５がオフ状態になる。よって、トランジスタＭ５がオフ状態になることで、発光素子６１に電流が流れなくなるため、発光素子６１の発光が停止（消光）する。
表示素子として例えばＥＬ素子などの発光素子を用いた表示装置は、１フレーム期間中に発光素子を点灯し続けることができる。このような駆動方法は、「ホールド型」または「ホールド型駆動」ともいわれる。表示装置の駆動方法をホールド型駆動にすることで、例えば表示画面のフリッカ現象などが軽減される。一方でホールド型駆動は、動画表示において、例えば残像感および画像のぼやけなどが生じやすい。動画を表示したときに人が感じる解像度は、「動画解像度」ともいわれる。すなわち、ホールド型駆動は動画解像度が低下しやすい。
動画表示における、例えば残像感および画像のぼやけなどを改善する手法として、「黒挿入駆動」が知られている。「黒挿入駆動」は、「疑似インパルス型」または「疑似インパルス型駆動」とも呼ばれる。黒挿入駆動は、１フレームおきに黒表示を行う駆動方法、または、１フレーム中の一定期間黒表示を行う駆動方法である。
本発明の一態様に係る半導体装置１００Ａは、消光動作によって、黒挿入駆動の実現が容易になる。よって、本発明の一態様に係る半導体装置１００Ａを用いた表示装置は、動画解像度が低下しにくい。そのため、本発明の一態様に係る半導体装置１００Ａによって、表示品位の高い動画表示が実現される。
なお、消光動作の期間において、トランジスタＭ５はオフ状態である。そのため、ノードＮＤ１の電位が変化しても、その電位変化は消光動作に支障ない。また、Ｖｔｈ補正動作の期間においても、トランジスタＭ５はオフ状態である。よって、本動作例ではＶｔｈ補正動作と消光動作を異なる期間として説明したが、Ｖｔｈ補正動作は、消光動作の期間に行われてもよい。
＜駆動例１＞
次に、本発明の一態様に係る半導体装置１００Ａを表示装置の画素に用いた場合の当該表示装置の駆動例について説明する。詳細は後述するが、当該表示装置はマトリクス状に配置された複数の画素を有する。半導体装置１００Ａは、当該表示装置の画素に用いられてもよい。その場合、複数の半導体装置１００Ａは、配線ＤＬと電気的に接続されてもよい。
例えば、ｎ行ｍ列（ｎ、ｍのそれぞれは、１以上の整数）のマトリクス状に画素が配置された表示装置の場合、ｎ行分の半導体装置１００Ａが配線ＤＬと電気的に接続される。１フレーム期間において、ｎ行分の半導体装置１００Ａが、少なくとも１行ずつ順次選択され、かつ、選択された半導体装置１００Ａに対して、前述したＶｔｈ補正動作、データ書き込み動作、発光動作、および消光動作が行われてもよい。
図１４は、ｎ行分の半導体装置１００Ａの駆動を説明するためのタイミングチャートの一例である。なお、本実施の形態などにおいて、ｐ行目（ｐは１以上ｎ以下の整数）の半導体装置１００Ａは、半導体装置１００Ａ＿ｐといわれる場合がある。また、半導体装置１００Ａ＿ｐが有するトランジスタＭ１乃至トランジスタＭ７のそれぞれは、トランジスタＭ１＿ｐ乃至トランジスタＭ７＿ｐといわれる場合がある。また、半導体装置１００Ａ＿ｐが有する容量Ｃ１乃至容量Ｃ３のそれぞれが、容量Ｃ１＿ｐ乃至容量Ｃ３＿ｐといわれる場合がある。また、半導体装置１００Ａ＿ｐと電気的に接続する、配線ＧＬａ、配線ＧＬｂ、配線ＧＬｃ、および配線ＧＬｄ、のそれぞれは、配線ＧＬａ＿ｐ、配線ＧＬｂ＿ｐ、配線ＧＬｃ＿ｐ、および配線ＧＬｄ＿ｐ、といわれる場合がある。また、半導体装置１００Ａ＿ｐが有するノードＮＤ１乃至ノードＮＤ４のそれぞれは、ノードＮＤ１＿ｐ乃至ノードＮＤ４＿ｐといわれる場合がある。また、半導体装置１００Ａ＿ｐが有する発光素子６１は、発光素子６１＿ｐといわれる場合がある。
また、図１４において、“Ｆ１１”、“Ｆ１２＿１”、および“Ｆ１２＿２”の記載はフレームを示している。また、フレーム毎の、“１”、“２”、および“ｎ”の記載は、半導体装置１００Ａ＿１、半導体装置１００Ａ＿２、および半導体装置１００Ａ＿ｎのそれぞれを駆動する期間を示している。なお、半導体装置１００Ａ＿３乃至半導体装置１００Ａ＿ｎ−１の図示は省略されている。
フレームＦ１１では、ｎ行分の半導体装置１００Ａが１行ずつ順次選択され、かつ、選択された半導体装置１００Ａに対して、Ｖｔｈ補正動作が行われる。これらの動作が行われるフレームは、「補正フレーム」といわれる場合がある。補正フレームでは、配線ＧＬａ＿１乃至配線ＧＬａ＿ｎの電位は電位Ｌのまま維持される。
まず、配線ＧＬｂ＿１および配線ＧＬｄ＿１に電位Ｈが供給され、配線ＧＬｃ＿１に電位Ｌが供給される（期間Ｔ１１に相当）。次に、配線ＧＬｄ＿１に電位Ｌが供給されることで、トランジスタＭ２＿１のしきい値電圧が取得される（期間Ｔ１２に相当）。次に、配線ＧＬｂ＿１に電位Ｌが供給され、配線ＧＬｃ＿１に電位Ｈが供給されることで、取得されたトランジスタＭ２＿１のしきい値電圧が容量Ｃ２＿１に保持される（期間Ｔ１３に相当）。さらに、配線ＧＬｂ＿２および配線ＧＬｄ＿２に電位Ｈが供給され、配線ＧＬｃ＿２に電位Ｌが供給される（期間Ｔ１１に相当）。次に、配線ＧＬｄ＿２に電位Ｌが供給されることで、トランジスタＭ２＿２のしきい値電圧が取得される（期間Ｔ１２に相当）。次に、配線ＧＬｂ＿２に電位Ｌが供給され、配線ＧＬｃ＿２に電位Ｈが供給されることで、取得されたトランジスタＭ２＿２のしきい値電圧が容量Ｃ２＿２に保持される（期間Ｔ１３に相当）。このような動作がｎ行分繰り返されることで、トランジスタＭ２＿１乃至トランジスタＭ２＿ｎのそれぞれのしきい値電圧が、容量Ｃ２＿１乃至容量Ｃ２＿ｎのそれぞれに保持される。
また、フレームＦ１２＿１およびフレームＦ１２＿２のそれぞれでは、ｎ行分の半導体装置１００Ａが１行ずつ順次選択され、選択された半導体装置１００Ａに対して、データ書き込み動作、発光動作、および消光動作が行われる。フレームＦ１２＿１の実行後にフレームＦ１２＿２が行われる。これらの動作が行われるフレームは、「表示フレーム」といわれる場合がある。表示フレームでは、配線ＧＬｂ＿１乃至配線ＧＬｂ＿ｎの電位は電位Ｌのまま維持される。そのため、容量Ｃ２＿１乃至容量Ｃ２＿ｎのそれぞれに保持されたトランジスタＭ２＿１乃至トランジスタＭ２＿ｎのそれぞれのしきい値電圧は、維持される。
フレームＦ１２＿１およびフレームＦ１２＿２のそれぞれでは、まず、配線ＧＬａ＿１、配線ＧＬｃ＿１、および配線ＧＬｄ＿１に電位Ｈが供給されることで、ノードＮＤ３＿１にビデオ信号Ｖｄａｔａが供給される（期間Ｔ１４に相当）。次に、配線ＧＬａ＿１および配線ＧＬｄ＿１に電位Ｌが供給されることで、発光素子６１＿１が発光する（期間Ｔ１５に相当）。さらに、配線ＧＬａ＿２、配線ＧＬｃ＿２、および配線ＧＬｄ＿２に電位Ｈが供給されることで、ノードＮＤ３＿２にビデオ信号Ｖｄａｔａが供給される（期間Ｔ１４に相当）。次に、配線ＧＬａ＿２および配線ＧＬｄ＿２に電位Ｌが供給されることで、発光素子６１＿２が発光する（期間Ｔ１５に相当）。このような動作がｎ行分繰り返されることで、発光素子６１＿１乃至発光素子６１＿ｎのそれぞれが発光することができる。
また、フレームＦ１２＿１およびフレームＦ１２＿２のそれぞれでは、配線ＧＬｃ＿１に電位Ｌが供給され、配線ＧＬｄ＿１に電位Ｈが供給されることで、発光素子６１＿１の発光が停止する（期間Ｔ１６に相当）。次に、配線ＧＬｃ＿１に電位Ｈが供給され、配線ＧＬｄ＿１に電位Ｌが供給されることで、発光素子６１＿１の発光の停止が維持される。さらに、配線ＧＬｃ＿２に電位Ｌが供給され、配線ＧＬｄ＿２に電位Ｈが供給されることで、発光素子６１＿２の発光が停止する（期間Ｔ１６に相当）。次に、配線ＧＬｃ＿２に電位Ｈが供給され、配線ＧＬｄ＿２に電位Ｌが供給されることで、発光素子６１＿２の発光の停止が維持される。このような動作がｎ行分繰り返されることで、発光素子６１＿１乃至発光素子６１＿ｎのそれぞれの発光が停止することができる。
なお、前述したように、補正フレーム期間は、Ｖｔｈ補正動作が行われるのに十分な時間であることが好ましい。例えば、補正フレーム期間は３３．３ｍｓ以上であることが好ましく、１ｓ以上であることがより好ましい。また、表示品位を高めるため、表示フレーム期間は、短時間であることが好ましい。例えば、フレーム周波数を１２０Ｈｚとすることで、表示フレーム期間は８．３３ｍｓであるとすることができる。また、フレーム周波数を３６０Ｈｚとすることで、表示フレーム期間は２．７８ｍｓであるとすることができる。
図１４に示す駆動例では、表示装置の起動直後に補正フレームのフレームＦ１１が行われ、フレームＦ１１の終了後に表示フレームのフレームＦ１２＿１が行われ、フレームＦ１２＿１の終了後に表示フレームのフレームＦ１２＿２が行われる。なお、図示していないが、フレームＦ１２＿２の終了後に次の表示フレームが繰り返し行われる。表示フレームが連続して実行されることで、動画表示が実現される。また、表示フレームが開始される前に補正フレームが実行されることで、十分な補正フレーム期間が確保される。よって、表示装置の表示品位が高められる。
また、補正フレームは必要に応じて実行される。例えば、一定期間毎に補正フレームが実行されてもよい。例えば、表示フレームが任意の回数実行されるたびに、補正フレームが実行されてもよい。なお、補正フレーム期間では、トランジスタＭ５がオフ状態のため、発光素子６１＿１乃至発光素子６１＿ｎの消光が維持される。よって、表示フレームが任意の回数実行されるたびに、補正フレームが実行されることで、表示にちらつきが生じる場合がある。また、補正フレーム期間の分だけ、表示フレームのデータ書き込み動作が実行される頻度が低くなる。そのため、補正フレーム期間は、短い方が好ましい。かつ、補正フレームが実行される間隔は、長い方が好ましい。例えば、表示フレームが３回以上実行されるたびに補正フレームが実行されるのが好ましく、表示フレームが１０回以上実行されるたびに補正フレームが実行されるのがより好ましい。
なお、ここでは、補正フレーム期間におけるＶｔｈ補正動作が一行ずつ順次行われる一例を示したが、これに限定されない。補正フレーム期間では、配線ＤＬの電位が固定されるため、Ｖｔｈ補正動作は複数行同時に行われてもよいし、全行同時に行われてもよい。複数行または全行同時にＶｔｈ補正動作が行われることで、補正フレーム期間が短縮される。
なお、本駆動例において、トランジスタＭ４＿１乃至トランジスタＭ４＿ｎは、ＯＳトランジスタであることが好ましい。ＯＳトランジスタはオフ電流が低い。そのため、容量Ｃ２＿１乃至容量Ｃ２＿ｎのそれぞれに保持されたトランジスタＭ２＿１乃至トランジスタＭ２＿ｎのそれぞれのしきい値電圧が、長時間維持される。よって、補正フレームの実行回数が低減される。
＜駆動例２＞
図１５は、半導体装置１００Ａ＿１乃至半導体装置１００Ａ＿ｎの駆動を説明するためのタイミングチャートの他の一例である。フレームＦ１４＿１およびフレームＦ１４＿２のそれぞれでは、ｎ行分の半導体装置１００Ａが１行ずつ順次選択され、かつ、選択された半導体装置１００Ａに対して、データ書き込み動作、発光動作、および消光動作が行われる。また、消光動作が行われる期間にＶｔｈ補正動作も行われる。これらの動作が行われるフレームは、「表示補正フレーム」といわれる場合がある。
なお、表示品位を高めるため、表示補正フレーム期間は、短時間であることが好ましい。例えば、フレーム周波数を１２０Ｈｚとすることで、表示補正フレーム期間は８．３３ｍｓであるとすることができる。また、フレーム周波数を３６０Ｈｚとすることで、表示補正フレーム期間は２．７８ｍｓであるとすることができる。なお、後述するように、表示補正フレームが用いられることで、補正フレームが別途設けられてなくてもよい。よって、データ書き込み動作が実行される頻度が高められる。そのため、表示装置の表示品位が高められる。
表示補正フレームは、データ書き込み動作および発光動作において、駆動例１で説明した表示フレームと同様である。一方で、表示補正フレームは、消光動作が行われる期間にＶｔｈ補正動作も行われる点が、駆動例１で説明した表示フレームと異なる。ここでは、駆動例１の表示フレームと異なる点について説明する。まず、配線ＧＬｃ＿１に電位Ｌが供給され、配線ＧＬｄ＿１に電位Ｈが供給されることで、発光素子６１＿１の発光が停止（消光）する。また、配線ＧＬｂ＿１に電位Ｈが供給されることで、半導体装置１００Ａ＿１のＶｔｈ補正動作が開始される（期間Ｔ１１に相当）。次に、配線ＧＬｃ＿１に電位Ｈが供給され、配線ＧＬｄ＿１に電位Ｌが供給されることで、発光素子６１＿１の消光が維持される。また、配線ＧＬｂ＿１の電位が電位Ｈのまま維持されることで、トランジスタＭ２＿１のしきい値電圧が取得される。
さらに、配線ＧＬｃ＿２に電位Ｌが供給され、配線ＧＬｄ＿２に電位Ｈが供給されることで、発光素子６１＿２の発光が停止する。また、配線ＧＬｂ＿２に電位Ｈが供給されることで、半導体装置１００Ａ＿２のＶｔｈ補正動作が開始される（期間Ｔ１１に相当）。次に、配線ＧＬｃ＿２に電位Ｈが供給され、配線ＧＬｄ＿２に電位Ｌが供給されることで、発光素子６１＿２の消光が維持される。また、配線ＧＬｂ＿２の電位が電位Ｈのまま維持されることで、トランジスタＭ２＿２のしきい値電圧が取得される。このような動作がｎ行分繰り返されることで、トランジスタＭ２＿１乃至トランジスタＭ２＿ｎのそれぞれのしきい値電圧が取得される。
図１５に示す駆動例では、表示補正フレームのフレームＦ１４＿１が行われ、フレームＦ１４＿１の終了後に表示補正フレームのフレームＦ１４＿２が行われる。なお、図示していないが、フレームＦ１４＿２の終了後に次の表示補正フレームが繰り返し行われてもよい。
なお、例えば、半導体装置１００Ａ＿ｐのＶｔｈ補正動作において、トランジスタＭ２＿ｐのしきい値電圧が取得される期間は、消光動作の開始後から、次の表示補正フレームのデータ書き込み動作の開始前までであるとすることができる。また、トランジスタＭ２＿ｐのしきい値電圧が取得される期間においては、配線ＧＬａ＿ｐに電位Ｌが供給されている。そのため、トランジスタＭ１＿ｐはオフ状態である。よって、ｐ行以外の他の行の半導体装置１００Ａに対して、データ書き込み動作が行われてもよい。
表示補正フレームでは、フレーム毎にＶｔｈ補正動作が行われる。そのため、表示装置の動作中にトランジスタＭ２のＶｔｈ２が変動した場合でも、直ちにＶｔｈ補正動作が行われる。よって、表示装置の表示品位が高められる。また、Ｖｔｈ補正動作の期間が別途設けられてなくてもよい。例えば、表示装置の起動時において、Ｖｔｈ補正動作が実行されなくてよい。そのため、表示装置の起動時間が短縮される。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様に係る半導体装置１００Ｂについて説明する。半導体装置１００Ｂは、半導体装置１００Ａの変形例である。よって、説明の繰り返しを減らすため、主に、半導体装置１００Ｂの、半導体装置１００Ａと異なる点について説明する。
＜構成例＞
図１６は、半導体装置１００Ｂの回路構成例である。半導体装置１００Ｂは、画素回路５１Ｂおよび発光素子６１を備える。画素回路５１Ｂは、トランジスタＭ６のゲートおよびトランジスタＭ７のゲートが配線ＧＬａと電気的に接続されている点が画素回路５１Ａと異なる。つまり、半導体装置１００Ｂは、半導体装置１００Ａの配線ＧＬｄが設けられていない構成となっている。よって、配線ＧＬｄの形成が省略されるため、本発明の一態様に係る半導体装置１００Ｂを用いた表示装置によって、高い開口率が実現される。また、高い精細度が実現される。また、寄生容量が低減されることで、動作速度が高められる。
＜動作例＞
次に、図面を用いて半導体装置１００Ｂの動作例を説明する。図１７は半導体装置１００Ｂの動作例を説明するためのタイミングチャートである。図１８乃至図２３は、半導体装置１００Ｂの動作例を説明するための回路図である。
〔Ｖｔｈ補正動作〕
まず、期間Ｔ２１において、期間Ｔ１１と同様のリセット動作が行われる。具体的には、配線ＧＬａおよび配線ＧＬｂに電位Ｈが供給され、配線ＧＬｃに電位Ｌが供給される（図１８参照。）。期間Ｔ２１において、トランジスタＭ１、トランジスタＭ３、トランジスタＭ４、トランジスタＭ６、およびトランジスタＭ７がオン状態となる。
また、ノードＮＤ１には、トランジスタＭ６を介して電位Ｖ０が供給される。さらに、ノードＮＤ３には、トランジスタＭ６およびトランジスタＭ３を介して電位Ｖ０が供給される。また、ノードＮＤ２にはトランジスタＭ４を介して電位Ｖ１が供給される。また、ノードＮＤ４にはトランジスタＭ７を介して電位Ｌが供給される。よって、トランジスタＭ５はオフ状態になる。
また、期間Ｔ２１において、トランジスタＭ１、トランジスタＭ３、およびトランジスタＭ６を介して、配線ＤＬと配線１０３が導通状態になる。よって、期間Ｔ２１では、配線ＤＬと配線１０３が同電位であるか、配線ＤＬがフローティング状態であることが好ましい。
次に、期間Ｔ２２において、配線ＧＬａに電位Ｌが供給される（図１９参照。）。すると、トランジスタＭ１、トランジスタＭ６およびトランジスタＭ７がオフ状態になる。また、ノードＮＤ４がフローティング状態になり、ノードＮＤ４に供給された電荷が保持されるため、トランジスタＭ５のオフ状態が維持される。前述した期間Ｔ１２と同様に、ノードＮＤ１およびノードＮＤ３の電位は、電位Ｖ１からトランジスタＭ２のＶｔｈ２を引いた値まで上昇する。
次に、期間Ｔ２３において、配線ＧＬｂに電位Ｌが供給され、配線ＧＬｃに電位Ｈが供給される（図２０参照。）。すると、トランジスタＭ３およびトランジスタＭ４がオフ状態になる。ノードＮＤ１、ノードＮＤ２、およびノードＮＤ３がフローティング状態になり、それぞれのノードに供給された電荷が保持される。また、トランジスタＭ５のオフ状態が維持される。
〔データ書き込み動作〕
期間Ｔ２４において、配線ＧＬａに電位Ｈが供給される（図２１参照。）。すると、トランジスタＭ１がオン状態になり、ノードＮＤ３にビデオ信号Ｖｄａｔａが供給される。また、トランジスタＭ６がオン状態になり、ノードＮＤ１に電位Ｖ０が供給される。前述した期間Ｔ１４と同様に、ノードＮＤ２の電位はＶｔｈ２となる。
また、トランジスタＭ７がオン状態になり、配線ＧＬｃからノードＮＤ４に電荷が供給される。前述した期間Ｔ１４と同様に、トランジスタＭ５はオン状態になり、発光素子６１のアノード端子の電位が電位Ｖ０になる。
〔発光動作〕
期間Ｔ２５において、配線ＧＬａに電位Ｌが供給される（図２２参照。）。すると、トランジスタＭ１およびトランジスタＭ６がオフ状態になる。前述した期間Ｔ１５と同様に、配線１０１から配線１０４に電流が流れ、発光素子６１が電流Ｉｅに応じた輝度で発光する。また、この時、ノードＮＤ１および発光素子６１のアノード端子の電位が上昇する。ノードＮＤ１の電位が電位Ｖａ１になり、アノード端子の電位が電位Ｖａ２になる。また、ノードＮＤ３の電位がビデオ信号Ｖｄａｔａ＋電位Ｖａ１になり、ノードＮＤ２の電位がＶｔｈ２＋電位Ｖａ１になる。
また、トランジスタＭ７がオフ状態になり、ノードＮＤ４がフローティング状態になる。前述した期間Ｔ１５と同様に、発光素子６１のアノード端子の電位が電位Ｖ０から電位Ｖａ２に上昇すると、ノードＮＤ４の電位は電位Ｈ−Ｖｔｈ７＋電位Ｖａ２になる。すなわち、トランジスタＭ５のソース側に相当するアノード端子の電位が上昇しても、トランジスタＭ５のオン状態が確実に維持される。
〔消光動作〕
期間Ｔ２６において、配線ＧＬａに電位Ｈが供給され、配線ＧＬｃに電位Ｌが供給される（図２３参照。）。すると、トランジスタＭ１、トランジスタＭ６、およびトランジスタＭ７がオン状態になり、ノードＮＤ１の電位が電位Ｖ０になり、ノードＮＤ４の電位がＬ電位になる。ノードＮＤ４の電位がＬ電位になると、トランジスタＭ５がオフ状態になり、発光素子６１の発光が停止する。
なお、期間Ｔ２６では、配線ＤＬと電気的に接続される他の半導体装置１００Ｂに書き込むためのビデオ信号が、トランジスタＭ１を介してノードＮＤ３に供給される場合があるが、トランジスタＭ５がオフ状態であるため、消光動作に支障はない。なお、他の半導体装置１００Ｂに書き込むためのビデオ信号は、期間Ｔ２４（データ書き込み動作）におけるビデオ信号Ｖｄａｔａと区別するため、図２３においてＶｄａｔａＸと記載されている。
半導体装置１００Ｂは、半導体装置１００Ａと同様に、シングル構造の発光素子だけでなく、シングル構造よりも大きな駆動電圧が必要になるタンデム構造の発光素子にも好適に用いられてもよい。また、半導体装置１００Ｂでは、半導体装置１００Ａと同様に、黒挿入駆動が行われてもよい。そのため、本発明の一態様に係る半導体装置１００Ｂを用いた表示装置は、動画解像度が低下しにくい。よって、表示品位の高い動画表示ができる表示装置が実現される。
＜駆動例１＞
次に、本発明の一態様に係る半導体装置１００Ｂを表示装置の画素に用いた場合の表示装置の駆動例について説明する。図２４は、ｎ行分の半導体装置１００Ｂの駆動を説明するためのタイミングチャートの一例である。なお、本駆動例は、実施の形態１の駆動例１を、半導体装置１００Ｂを用いた表示装置の駆動に適用したものであり、適宜説明を参酌することができる。ここでは、主に、本駆動例の、実施の形態１の駆動例１と異なる点について説明する。
フレームＦ２１は補正フレームである。フレームＦ２１では、半導体装置１００Ｂ＿１乃至半導体装置１００Ｂ＿ｎが１行ずつ順次選択され、かつ、選択された半導体装置１００Ｂに対して、Ｖｔｈ補正動作が行われる。まず、配線ＧＬａ＿１および配線ＧＬｂ＿１に電位Ｈが供給され、配線ＧＬｃ＿１に電位Ｌが供給される（期間Ｔ２１に相当）。次に、配線ＧＬａ＿１に電位Ｌが供給されることで、トランジスタＭ２＿１のしきい値電圧が取得される（期間Ｔ２２に相当）。次に、配線ＧＬｂ＿１に電位Ｌが供給され、配線ＧＬｃ＿１に電位Ｈが供給されることで、取得されたトランジスタＭ２＿１のしきい値電圧が容量Ｃ２＿１に保持される（期間Ｔ２３に相当）。さらに、配線ＧＬａ＿２および配線ＧＬｂ＿２に電位Ｈが供給され、配線ＧＬｃ＿２に電位Ｌが供給される（期間Ｔ２１に相当）。次に、配線ＧＬａ＿２に電位Ｌが供給されることで、トランジスタＭ２＿２のしきい値電圧が取得される（期間Ｔ２２に相当）。次に、配線ＧＬｂ＿２に電位Ｌが供給され、配線ＧＬｃ＿２に電位Ｈが供給されることで、取得されたトランジスタＭ２＿２のしきい値電圧が容量Ｃ２＿２に保持される（期間Ｔ２３に相当）。このような動作がｎ行分繰り返されることで、トランジスタＭ２＿１乃至トランジスタＭ２＿ｎのそれぞれのしきい値電圧が、容量Ｃ２＿１乃至容量Ｃ２＿ｎのそれぞれに保持される。
なお、補正フレームでは、半導体装置１００Ｂ＿１乃至半導体装置１００Ｂ＿ｎのそれぞれが有する、トランジスタＭ１、トランジスタＭ３、およびトランジスタＭ６を介して、配線ＤＬと配線１０３との間が導通状態になる。そのため、補正フレームの実行中において、配線ＤＬに配線１０３と同じ電位が供給されてもよいし、または、配線ＤＬがフローティング状態であってもよい。例えば、本実施の形態などでは、配線１０３に供給される電位Ｖ０は０Ｖであるため、補正フレームの実行中において、配線ＤＬに供給されるビデオ信号Ｖｄａｔａが０Ｖ（黒表示に相当する電位）であるとすることができる。または、配線ＤＬと、ビデオ信号Ｖｄａｔａの供給源（例えば、ソースドライバ）との間にスイッチを設け、補正フレームの実行中において、当該スイッチが非導通状態であるとすることができる。
フレームＦ２２＿１およびフレームＦ２２＿２のそれぞれは表示フレームである。フレームＦ２２＿１およびフレームＦ２２＿２のそれぞれでは、半導体装置１００Ｂ＿１乃至半導体装置１００Ｂ＿ｎが１行ずつ順次選択され、かつ、選択された半導体装置１００Ｂに対して、データ書き込み動作、発光動作、および消光動作が行われる。表示フレームでは、配線ＧＬｂ＿１乃至配線ＧＬｂ＿ｎの電位は電位Ｌのまま維持される。そのため、容量Ｃ２＿１乃至容量Ｃ２＿ｎのそれぞれに保持された、トランジスタＭ２＿１乃至トランジスタＭ２＿ｎのそれぞれのしきい値電圧は、維持される。
フレームＦ２２＿１およびフレームＦ２２＿２のそれぞれでは、まず、配線ＧＬａ＿１および配線ＧＬｃ＿１に電位Ｈが供給されることで、ノードＮＤ３＿１にビデオ信号Ｖｄａｔａが供給される（期間Ｔ２４に相当）。次に、配線ＧＬａ＿１に電位Ｌが供給されることで、発光素子６１＿１が発光する（期間Ｔ２５に相当）。さらに、配線ＧＬａ＿２および配線ＧＬｃ＿２に電位Ｈが供給されることで、ノードＮＤ３＿２にビデオ信号Ｖｄａｔａが供給される（期間Ｔ２４に相当）。次に、配線ＧＬａ＿２に電位Ｌが供給されることで、発光素子６１＿２が発光する（期間Ｔ２５に相当）。このような動作がｎ行分繰り返されることで、発光素子６１＿１乃至発光素子６１＿ｎのそれぞれが発光することができる。
また、フレームＦ２２＿１およびフレームＦ２２＿２のそれぞれでは、配線ＧＬａ＿１に電位Ｈが供給され、配線ＧＬｃ＿１に電位Ｌが供給されることで、発光素子６１＿１の発光が停止する（期間Ｔ２６に相当）。次に、配線ＧＬａ＿１に電位Ｌが供給され、配線ＧＬｃ＿１に電位Ｈが供給されることで、発光素子６１＿１の発光の停止が維持される。さらに、配線ＧＬａ＿２に電位Ｈが供給され、配線ＧＬｃ＿２に電位Ｌが供給されることで、発光素子６１＿２の発光が停止する（期間Ｔ２６に相当）。次に、配線ＧＬａ＿２に電位Ｌが供給され、配線ＧＬｃ＿２に電位Ｈが供給されることで、発光素子６１＿２の発光の停止が維持される。このような動作がｎ行分繰り返されることで、発光素子６１＿１乃至発光素子６１＿ｎのそれぞれの発光が停止することができる。
図２４に示す駆動例では、表示装置の起動直後に補正フレームのフレームＦ２１が行われ、フレームＦ２１の終了後に表示フレームのフレームＦ２２＿１が行われ、フレームＦ２２＿１の終了後に表示フレームのフレームＦ２２＿２が行われる。表示フレームが開始される前に補正フレームが実行されることで、十分な補正フレーム期間が確保される。よって、表示装置の表示品位が高められる。
なお、補正フレームは必要に応じて実行される。例えば、一定期間毎に補正フレームが実行されてもよい。例えば、表示フレームが任意の回数実行されるたびに、補正フレームが実行されてもよい。なお、補正フレームが実行されることで、表示にちらつきが生じる場合がある。また、補正フレーム期間の分だけ、表示フレームのデータ書き込み動作が実行される頻度が低くなる。そのため、補正フレーム期間は、短い方が好ましい。かつ、補正フレームを実行する間隔は、長い方が好ましい。
なお、ここでは、補正フレーム期間におけるＶｔｈ補正動作が一行ずつ順次行われる一例を示したが、これに限定されない。補正フレーム期間では、配線ＤＬの電位が固定されるため、Ｖｔｈ補正動作は複数行同時に行われてもよいし、全行同時に行われてもよい。複数行または全行同時にＶｔｈ補正動作が行われることで、補正フレーム期間が短縮される。
＜駆動例２＞
図２５は、半導体装置１００Ｂ＿１乃至半導体装置１００Ｂ＿ｎの他の駆動例を説明するためのタイミングチャートである。なお、本駆動例は、実施の形態１の駆動例２を、半導体装置１００Ｂを用いた表示装置の駆動に適用したものであり、適宜説明を参酌することができる。ここでは、主に、本駆動例の、実施の形態１の駆動例２と異なる点について説明する。
フレームＦ２４＿１およびフレームＦ２４＿２のそれぞれは表示補正フレームである。フレームＦ２４＿１およびフレームＦ２４＿２のそれぞれでは、半導体装置１００Ｂ＿１乃至半導体装置１００Ｂ＿ｎが１行ずつ順次選択され、かつ、選択された半導体装置１００Ｂに対して、データ書き込み動作、発光動作、および消光動作が行われる。また、消光動作が行われる期間において、配線ＤＬの電位が配線１０３の電位と同じ電位の場合に、Ｖｔｈ補正動作も行われる。前述したように、例えば、ｐ行目（ｐは１以上ｎ以下の整数）の半導体装置１００Ｂ＿ｐのＶｔｈ補正動作では、リセット動作（期間Ｔ２１に相当）において、トランジスタＭ１＿ｐ、トランジスタＭ３＿ｐ、およびトランジスタＭ６＿ｐがオン状態となり、配線ＤＬと配線１０３との間が導通状態になる（図１８参照。）。また、半導体装置１００Ｂ＿ｐの消光動作が行われる期間では、ｐ行以外の他の行の半導体装置１００Ｂのデータ書き込み動作が行われるため、ビデオ信号ＶｄａｔａＸが配線ＤＬに供給される。さらに、配線ＤＬに供給されたビデオ信号ＶｄａｔａＸは、トランジスタＭ１＿ｐを介して、ノードＮＤ３＿ｐに供給される（図２３参照）。そのため、消光動作が行われる期間において、ビデオ信号ＶｄａｔａＸが、配線１０３に供給される電位Ｖ０と同じ電位（黒表示に相当する電位）である場合、Ｖｔｈ補正動作が行われる、とすることが好ましい。かつ、ビデオ信号ＶｄａｔａＸが、電位Ｖ０と異なる電位である場合、Ｖｔｈ補正動作が行われない、とすることが好ましい。例えば、本実施の形態などでは、電位Ｖ０は０Ｖである。よって、消光動作が行われる期間において、ビデオ信号ＶｄａｔａＸが０Ｖである場合、Ｖｔｈ補正動作が行われるとし、かつ、ビデオ信号ＶｄａｔａＸが０Ｖ以外である場合、Ｖｔｈ補正動作が行われないとすることができる。
なお、図２５には、一例として、１行目およびｎ行目において、ビデオ信号ＶｄａｔａＸが０Ｖ以外であるとして、半導体装置１００Ｂ＿１および半導体装置１００＿ｎのＶｔｈ補正動作が行われない場合についてのタイミングチャートが示され、かつ、２行目において、ビデオ信号ＶｄａｔａＸが０Ｖであるとして、半導体装置１００Ｂ＿２のＶｔｈ補正動作が行われる場合についてのタイミングチャートが示されている。
図２６は、本駆動例の表示補正フレームの動作を説明するフローチャートである。なお、説明を分かりやすくするため、図２６では、表示補正フレームの動作が消光動作から図示されている。また、発光動作の終了後、次の表示補正フレームの消光動作が開始されることで、表示補正フレームが繰り返し行われてもよい。なお、ステップＳ０１は期間Ｔ２６に、ステップＳ０３は期間Ｔ２１に、ステップＳ０４は期間Ｔ２４に、ステップＳ０５は期間Ｔ２５に、それぞれ対応している。
ステップＳ０１で、半導体装置１００Ｂ＿ｐの消光動作が開始され、その後、ステップＳ０２で、ビデオ信号ＶｄａｔａＸが電位Ｖ０と同じ電位であるかどうか、判定が行われる。ステップＳ０２の判定がＹＥＳである（ビデオ信号ＶｄａｔａＸが電位Ｖ０と同じ電位である）場合、ステップＳ０３のＶｔｈ補正動作が開始され、ステップＳ０３の終了後、ステップＳ０４のデータ書き込み動作が行われる。または、ステップＳ０２の判定がＮＯである（ビデオ信号ＶｄａｔａＸが電位Ｖ０と同じ電位でない）場合、ステップＳ０３のＶｔｈ補正動作が行われずに、ステップＳ０４のデータ書き込み動作が行われる。ステップＳ０４の実行後、ステップＳ０５の発光動作が実行され、次の表示補正フレームのステップＳ０１の消光動作まで発光が維持される。
なお、本発明の一態様に係る半導体装置１００Ｂを表示装置の画素に用いる場合、例えば、ｎ行ｍ列（ｎ、ｍのそれぞれは、１以上の整数）のマトリクス状に半導体装置１００Ｂが配置され、かつ、各行ごとの配線ＧＬａ、配線ＧＬｂ、および配線ＧＬｃに、ｍ列分の半導体装置１００Ｂが接続される。そのため、各行ごとのｍ列分の半導体装置１００Ｂの全てに対して、消光動作およびＶｔｈ補正動作が同時に行われる。よって、ｍ列分のそれぞれの配線ＤＬに供給されるそれぞれのビデオ信号ＶｄａｔａＸが全て０Ｖ（黒表示に相当する電位）である場合、Ｖｔｈ補正動作が行われる、とすることができる。または、ｍ列分のそれぞれの配線ＤＬに供給されるそれぞれのビデオ信号ＶｄａｔａＸの少なくとも一が０Ｖ（黒表示に相当する電位）でない場合、Ｖｔｈ補正動作が行われない、とすることができる。
図２５では、まず、配線ＧＬａ＿１に電位Ｈが供給され、配線ＧＬｃ＿１に電位Ｌが供給されることで、発光素子６１＿１の発光が停止（消光）する。また、配線ＧＬｂ＿１の電位が電位Ｌのまま維持されることで、半導体装置１００Ｂ＿１のＶｔｈ補正動作が行われない。次に、配線ＧＬａ＿１に電位Ｌが供給され、配線ＧＬｃ＿１に電位Ｈが供給されることで、発光素子６１＿１の消光が維持される。
さらに、配線ＧＬａ＿２に電位Ｈが供給され、配線ＧＬｃ＿２に電位Ｌが供給されることで、発光素子６１＿２の発光が停止する。また、配線ＧＬｂ＿２に電位Ｈが供給されることで、半導体装置１００Ｂ＿２のＶｔｈ補正動作が開始される（期間Ｔ２１に相当）。次に、配線ＧＬａ＿２に電位Ｌが供給され、配線ＧＬｃ＿２に電位Ｈが供給されることで、発光素子６１＿２の消光が維持される。また、配線ＧＬｂ＿２の電位が電位Ｈのまま維持されることで、トランジスタＭ２＿２のしきい値電圧が取得される。
このように、例えば、半導体装置１００Ｂ＿ｐにおいて、Ｖｔｈ補正動作が行われる場合、配線ＧＬｂ＿ｐに電位Ｈが供給され、Ｖｔｈ補正動作が行われない場合、配線ＧＬｂ＿ｐの電位が電位Ｌのまま維持される。このような動作がｎ行分繰り返されることで、ビデオ信号ＶｄａｔａＸが電位Ｖ０（黒表示に相当する電位）と同じ電位である行のみ、トランジスタＭ２のしきい値電圧が取得される。また、トランジスタＭ２＿ｐのしきい値電圧が取得される期間は、消光動作の開始後から、次の表示補正フレームのデータ書き込み動作の開始前まで設けられてもよい。
図２５に示す駆動例では、表示補正フレームのフレームＦ２４＿１が行われ、フレームＦ２４＿１の終了後に表示補正フレームのフレームＦ２４＿２が行われる。なお、図示していないが、フレームＦ２４＿２の終了後に次の表示補正フレームが繰り返し行われてもよい。そのため、補正フレームが別途設けられてなくてもよい。よって、データ書き込み動作が実行される頻度を高めることができる。そのため、表示装置の表示品位が高められる。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置１００（半導体装置１００Ａまたは半導体装置１００Ｂ）を用いた表示装置１０の構成例について説明する。図２７Ａは、表示装置１０を説明するブロック図である。表示装置１０は、表示領域２３５、第１駆動回路部２３１、および第２駆動回路部２３２を有する。表示領域２３５はマトリクス状に配置された複数の画素２３０を有する。本発明の一態様に係る半導体装置１００は、画素２３０に用いられてもよい。
第１駆動回路部２３１に含まれる回路は、例えば、走査線駆動回路として機能する。第２駆動回路部２３２に含まれる回路は、例えば、信号線駆動回路として機能する。なお、表示領域２３５を挟んで第１駆動回路部２３１と向き合う位置に、何らかの回路が設けられてもよい。表示領域２３５を挟んで第２駆動回路部２３２と向き合う位置に、何らかの回路が設けられてもよい。なお、本明細書等において、第１駆動回路部２３１および第２駆動回路部２３２に含まれる回路の総称は、「周辺駆動回路」といわれる場合がある。
周辺駆動回路に、例えば、シフトレジスタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、または論理回路等の様々な回路を用いることができる。周辺駆動回路に、例えば、トランジスタまたは容量素子等を用いることができる。
例えば、画素２３０を構成するトランジスタに、ＯＳトランジスタが用いられ、かつ、周辺駆動回路を構成するトランジスタに、Ｓｉトランジスタが用いられてもよい。ＯＳトランジスタはオフ電流が低い。そのため、ＯＳトランジスタを用いた画素２３０の消費電力を低減できる。ＳｉトランジスタはＯＳトランジスタよりも動作速度が速い。そのため、Ｓｉトランジスタは周辺駆動回路に好適に用いられる。また、表示装置によっては、画素２３０を構成するトランジスタと、周辺駆動回路を構成するトランジスタと、の双方に、ＯＳトランジスタが用いられてもよい。また、表示装置によっては、画素２３０を構成するトランジスタと、周辺駆動回路を構成するトランジスタと、の双方に、Ｓｉトランジスタが用いられてもよい。また、表示装置によっては、画素２３０を構成するトランジスタに、Ｓｉトランジスタが用いられ、かつ、周辺駆動回路を構成するトランジスタに、ＯＳトランジスタが用いられてもよい。
また、画素２３０を構成するトランジスタに、ＳｉトランジスタとＯＳトランジスタの双方が用いられてもよい。また、周辺駆動回路を構成するトランジスタに、ＳｉトランジスタとＯＳトランジスタの双方が用いられてもよい。
また、表示装置１０は、各々が略平行に配設され、且つ、第１駆動回路部２３１に含まれる回路によって電位が制御されるｍ本の配線２３６を有する。また、表示装置１０は、各々が略平行に配設され、且つ、第２駆動回路部２３２に含まれる回路によって電位が制御されるｎ本の配線２３７を有する。
なお、図２７Ａは、配線２３６および配線２３７が、画素２３０に接続されている例を示した図である。ただし、図２７Ａは一例であり、画素２３０に接続される配線は、配線２３６および配線２３７に限らない。
赤色光を制御する画素２３０、緑色光を制御する画素２３０、および青色光を制御する画素２３０を、まとめて１つの画素２４０として機能させ、かつ、それぞれの画素２３０の発光量（発光輝度）を制御することで、フルカラー表示の表示装置１０を実現することができる。よって、当該３つの画素２３０は、それぞれが副画素として機能する。すなわち、３つの副画素のそれぞれによって、例えば、赤色光の発光量、緑色光の発光量、または青色光の発光量などが制御される（図２７Ｂ参照。）。なお、３つの副画素のそれぞれによって制御される光の色は、赤（Ｒ）、緑（Ｇ）、および青（Ｂ）の組み合わせに限らず、シアン（Ｃ）、マゼンタ（Ｍ）、および黄（Ｙ）の組み合わせであってもよい（図２７Ｃ参照。）。
また、１つの画素２４０を構成する３つの画素２３０の配置は、デルタ配置であってもよい（図２７Ｄ参照。）。具体的には、１つの画素２４０を構成する３つの画素２３０は、それぞれの画素２３０の中心点を結ぶ線が三角形になるように、配置されてもよい。
また、３つの副画素（画素２３０）のそれぞれの面積は、同じでなくてもよい。発光色によって例えば発光効率および信頼性などが異なる場合、３つの副画素のそれぞれの面積を、発光色毎に変えてもよい（図２７Ｅ参照。）。なお、図２７Ｅに示す副画素の配置は、例えば、「Ｓ−Ｓｔｒｉｐｅ　ＲＧＢ配列」などと呼称されてもよい。
また、４つの副画素を、まとめて１つの画素２４０として機能させてもよい。例えば、赤色光、緑色光、および青色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素が加えられてもよい（図２７Ｆ参照。）。白色光を制御する副画素を加えることで、表示領域２３５の輝度を高めた表示装置１０を実現することができる。また、例えば、赤色光、緑色光、および青色光をそれぞれ制御する３つの副画素に、黄色光を制御する副画素が加えられてもよい（図２７Ｇ参照。）。また、例えば、シアン色光、マゼンタ色光、および黄色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素が加えられてもよい（図２７Ｈ参照。）。
また、画素２４０において、１つの画素として機能させる副画素の数を増やし、かつ、例えば、赤、緑、青、シアン、マゼンタ、および黄などの光を制御する副画素を適宜組み合わせて用いることで、中間調の再現性を高めた表示装置１０を実現することができる。よって、表示品位を高めた表示装置１０を実現することができる。
本発明の一態様の表示装置１０は、さまざまな規格の色域を再現することができる。例えば、テレビ放送で使われるＰＡＬ（Ｐｈａｓｅ　Ａｌｔｅｒｎａｔｉｎｇ　Ｌｉｎｅ）規格あるいはＮＴＳＣ（Ｎａｔｉｏｎａｌ　Ｔｅｌｅｖｉｓｉｏｎ　Ｓｙｓｔｅｍ　Ｃｏｍｍｉｔｔｅｅ）規格、例えば、パーソナルコンピュータ、デジタルカメラ、もしくはプリンタなどの電子機器に用いる表示装置で広く使われているｓＲＧＢ（ｓｔａｎｄａｒｄ　ＲＧＢ）規格あるいはＡｄｏｂｅ　ＲＧＢ規格、ＨＤＴＶ（Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　Ｔｅｌｅｖｉｓｉｏｎ、ハイビジョンともいう）で使われるＩＴＵ−Ｒ　ＢＴ．７０９（Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｕｎｉｏｎ　Ｒａｄｉｏｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｓｅｃｔｏｒ　Ｂｒｏａｄｃａｓｔｉｎｇ　Ｓｅｒｖｉｃｅ（Ｔｅｌｅｖｉｓｉｏｎ）　７０９）規格、デジタルシネマ映写で使われるＤＣＩ−Ｐ３（Ｄｉｇｉｔａｌ　Ｃｉｎｅｍａ　Ｉｎｉｔｉａｔｉｖｅｓ　Ｐ３）規格、または、ＵＨＤＴＶ（Ｕｌｔｒａ　Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　Ｔｅｌｅｖｉｓｉｏｎ、スーパーハイビジョンともいう）で使われるＩＴＵ−Ｒ　ＢＴ．２０２０（ＲＥＣ．２０２０（Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ　２０２０））規格、などの色域を再現することができる。
また、例えば、画素２４０を１９２０×１０８０のマトリクス状に配置することで、いわゆるフルハイビジョン（例えば、「２Ｋ解像度」、「２Ｋ１Ｋ」、または「２Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示装置１０を、実現することができる。また、例えば、画素２４０を３８４０×２１６０のマトリクス状に配置することで、いわゆるウルトラハイビジョン（例えば、「４Ｋ解像度」、「４Ｋ２Ｋ」、または「４Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示装置１０を、実現することができる。また、例えば、画素２４０を７６８０×４３２０のマトリクス状に配置することで、いわゆるスーパーハイビジョン（例えば、「８Ｋ解像度」、「８Ｋ４Ｋ」、または「８Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示装置１０を、実現することができる。また、画素２４０を増やすことで、１６Ｋまたは３２Ｋの解像度でフルカラー表示可能な表示装置１０を、実現することも可能である。
また、表示領域２３５の画素密度は、１００ｐｐｉ以上かつ１００００ｐｐｉ以下が好ましく、１０００ｐｐｉ以上かつ１００００ｐｐｉ以下がより好ましい。例えば、表示領域２３５の画素密度は、２０００ｐｐｉ以上かつ６０００ｐｐｉ以下であってもよいし、３０００ｐｐｉ以上かつ５０００ｐｐｉ以下であってもよい。
また、表示領域２３５の縦横比（アスペクト比）は、特に限定されない。表示装置１０の表示領域２３５は、例えば、１：１（正方形）、４：３、１６：９、１６：１０など様々な縦横比に対応できる。
また、表示領域２３５の対角サイズは、０．１インチ以上かつ１００インチ以下であればよく、１００インチ以上であってもよい。
なお、表示装置１０を仮想現実（ＶＲ：Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）または拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）用の表示装置として用いる場合、表示領域２３５の対角サイズを、０．１インチ以上かつ５．０インチ以下、好ましくは０．５インチ以上かつ２．０インチ以下、さらに好ましくは、１インチ以上かつ１．７インチ以下とすることができる。例えば、表示領域２３５の対角サイズを、１．５インチ、または１．５インチ近傍にしてもよい。表示領域２３５の対角サイズを２．０インチ以下、好ましくは１．５インチ近傍とすることで、露光装置（代表的にはスキャナー装置）で行う露光処理を１回で済ませることが可能となるため、製造プロセスの生産性を向上させることができる。
また、表示領域２３５の対角サイズに応じて、表示領域２３５に用いるトランジスタの構成を、適宜選択してもよい。例えば、表示領域２３５に単結晶Ｓｉトランジスタを用いる場合、表示領域２３５の対角のサイズは、０．１インチ以上かつ３インチ以下であることが好ましい。また、表示領域２３５にＬＴＰＳトランジスタを用いる場合、表示領域２３５の対角のサイズは、０．１インチ以上かつ３０インチ以下であることが好ましく、１インチ以上かつ３０インチ以下であることがより好ましい。また、表示領域２３５にＬＴＰＯ（ＬＴＰＳトランジスタと、ＯＳトランジスタとを、組み合わせる構成）を用いる場合、表示領域２３５の対角のサイズは、０．１インチ以上かつ５０インチ以下であることが好ましく１インチ以上かつ５０インチ以下であることがより好ましい。また、表示領域２３５にＯＳトランジスタを用いる場合、表示領域２３５の対角のサイズは、０．１インチ以上かつ２００インチ以下であることが好ましく、５０インチ以上かつ１００インチ以下であることがより好ましい。
単結晶Ｓｉトランジスタは、単結晶Ｓｉ基板の大きさのため、表示パネルの大型化が非常に困難である。また、ＬＴＰＳトランジスタは、製造工程にてレーザ結晶化装置を用いるため、表示パネルの大型化（代表的には、対角のサイズにて３０インチを超える画面サイズ）への対応が難しい。一方、ＯＳトランジスタは、製造工程にて、例えばレーザ結晶化装置などを用いる制約がないため、または、比較的低温のプロセス温度（代表的には４５０℃以下）で製造することが可能なため、比較的大面積（代表的には、対角のサイズにて５０インチ以上かつ１００インチ以下）の表示パネルまで対応することが可能である。また、ＬＴＰＯは、ＬＴＰＳトランジスタを用いる場合とＯＳトランジスタを用いる場合との間の領域の、表示パネルのサイズ（代表的には、対角のサイズにて１インチ以上かつ５０インチ以下）に適用することが可能となる。
＜発光素子の構成例＞
本発明の一態様に係る半導体装置に用いることができる発光素子（発光デバイスともいう）について説明する。
図２８Ａに示すように、発光素子６１は、一対の電極（導電層１７１および導電層１７３）の間に、ＥＬ層１７２を備える。ＥＬ層１７２は、例えば、層４４２０、発光層４４１１、および層４４３０などの複数の層で構成することができる。層４４２０は、例えば、電子注入性の高い物質を含む層（電子注入層）、および電子輸送性の高い物質を含む層（電子輸送層）などを備えることができる。発光層４４１１は、例えば、発光性の化合物を備える。層４４３０は、例えば、正孔注入性の高い物質を含む層（正孔注入層）、および正孔輸送性の高い物質を含む層（正孔輸送層）を備えることができる。
一対の電極間に設けられた層４４２０、発光層４４１１、および層４４３０を備える構成は、単一の発光ユニットとして機能することができる。本明細書などでは、図２８Ａの構成をシングル構造と呼ぶ。
また、図２８Ｂは、図２８Ａに示す発光素子６１が備えるＥＬ層１７２の変形例である。具体的には、図２８Ｂに示す発光素子６１は、導電層１７１上の層４４３０−１と、層４４３０−１上の層４４３０−２と、層４４３０−２上の発光層４４１１と、発光層４４１１上の層４４２０−１と、層４４２０−１上の層４４２０−２と、層４４２０−２上の導電層１７３と、を備える。例えば、導電層１７１を陽極とし、導電層１７３を陰極とした場合、層４４３０−１が正孔注入層として機能し、層４４３０−２が正孔輸送層として機能し、層４４２０−１が電子輸送層として機能し、層４４２０−２が電子注入層として機能する。または、導電層１７１を陰極とし、導電層１７３を陽極とした場合、層４４３０−１が電子注入層として機能し、層４４３０−２が電子輸送層として機能し、層４４２０−１が正孔輸送層として機能し、層４４２０−２が正孔注入層として機能する。発光素子６１は、このような層構造とすることで、発光層４４１１に効率よくキャリアを注入し、発光層４４１１内におけるキャリアの再結合の効率を高めることが可能となる。
なお、図２８Ｃに示すように、層４４２０と層４４３０との間に複数の発光層（発光層４４１１、発光層４４１２、および発光層４４１３）が設けられる構成も、シングル構造の一例である。
また、図２８Ｄに示すように、複数の発光ユニット（ＥＬ層１７２ａおよびＥＬ層１７２ｂ）が中間層（電荷発生層）４４４０を介して直列に接続された構成を、本明細書などでは、タンデム構造またはスタック構造と呼ぶ。なお、発光素子６１をタンデム構造とすることで、高輝度発光が可能な発光素子６１が実現できる。
また、発光素子６１を図２８Ｄに示すタンデム構造にする場合、ＥＬ層１７２ａおよびＥＬ層１７２ｂのそれぞれの発光色は、同じであってもよい。例えば、ＥＬ層１７２ａおよびＥＬ層１７２ｂの発光色は、どちらも緑色であってもよい。なお、表示領域２３５がＲ、Ｇ、およびＢの３つの副画素を含み、かつ、それぞれの副画素が発光素子を備える場合、それぞれの副画素の発光素子は、タンデム構造であってもよい。具体的には、Ｒの副画素のＥＬ層１７２ａおよびＥＬ層１７２ｂは、それぞれ、赤色発光が可能な材料を有する。また、Ｇの副画素のＥＬ層１７２ａおよびＥＬ層１７２ｂは、それぞれ、緑色発光が可能な材料を有する。また、Ｂの副画素のＥＬ層１７２ａおよびＥＬ層１７２ｂは、それぞれ、青色発光が可能な材料を有する。言い換えると、発光層４４１１および発光層４４１２の材料が、同じであってもよい。図２８Ｄに示すタンデム構造の発光素子６１は、ＥＬ層１７２ａおよびＥＬ層１７２ｂの発光色を同じにすることで、単位発光輝度あたりの電流密度を低減できる。よって、当該発光素子６１の信頼性を高めることができる。
発光素子の発光色は、ＥＬ層１７２を構成する材料によって、例えば、赤、緑、青、シアン、マゼンタ、黄、または白などとすることができる。また、発光素子は、マイクロキャビティ構造を付与することにより、色純度をさらに高めることができる。
発光層は、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、またはＯ（橙）などの発光を示す発光物質を２以上含んでもよい。白色の光を発する発光素子は、発光層に２種類以上の発光物質を含む構成とすることが好ましい。本発明の一態様に係る発光素子において、２種類の発光物質を用いて白色発光を得る場合、２種類の発光物質の各々が発する光の色が、補色の関係となるような発光物質を選択すればよい。例えば、本発明の一態様に係る発光素子は、第１の発光物質の発光色と第２の発光物質の発光色とが補色の関係になるようにすることで、発光素子全体として白色発光する発光素子とすることができる。また、本発明の一態様に係る発光素子は、３種類以上の発光物質を用いて白色発光を得る場合、３種類以上の発光物質のそれぞれが発する光の色が合わさることで、発光素子全体として白色発光することができる発光素子とすればよい。
また、発光層が発光物質を２以上有し、かつ、それぞれの発光物質の発光が、Ｒ、Ｇ、およびＢのうち、２以上の色のスペクトル成分を含むことが好ましい。
発光物質として、例えば、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、無機化合物（例えば量子ドット材料など）、または熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　Ａｃｔｉｖａｔｅｄ　Ｄｅｌａｙｅｄ　Ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）などが挙げられる。なお、ＴＡＤＦ材料として、一重項励起状態と三重項励起状態間が熱平衡状態にある材料を用いてもよい。このようなＴＡＤＦ材料は、発光寿命（励起寿命）が短くなるため、発光素子における高輝度領域での効率低下を抑制することができる。
＜発光素子の形成方法＞
以下では、発光素子６１の形成方法の一例について説明する。
図２９Ａは、発光素子６１の上面概略図である。発光素子６１は、赤色を呈する発光素子６１Ｒ、緑色を呈する発光素子６１Ｇ、および青色を呈する発光素子６１Ｂをそれぞれ複数有する。図２９Ａでは、各発光素子の区別を簡単にするため、各発光素子の発光領域内にＲ、Ｇ、Ｂの符号を付している。なお、図２９Ａに示す発光素子６１の構成を、ＳＢＳ（Ｓｉｄｅ　Ｂｙ　Ｓｉｄｅ）構造と呼称してもよい。また、図２９Ａでは、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の３つの色の発光素子６１を有する構成について例示したがこれに限定されない。本発明の一態様は、例えば、４つ以上の色の発光素子６１を有する構成としてもよい。
発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、それぞれマトリクス状に配列している。図２９Ａは、一方向に同一の色の発光素子が配列する、いわゆるストライプ配列を示しているが、発光素子の配列方法はこれに限定されない。発光素子の配列方法として、例えば、デルタ配列、ジグザグ配列、Ｓ−Ｓｔｒｉｐｅ　ＲＧＢ配列、またはペンタイル配列などを用いることができる。
発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂとして、例えば、ＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、またはＱＯＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）などの有機ＥＬデバイスを用いることが好ましい。ＥＬ素子が有する発光物質として、例えば、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、無機化合物（例えば量子ドット材料など）、または熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　ａｃｔｉｖａｔｅｄ　ｄｅｌａｙｅｄ　ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）などが挙げられる。
図２９Ｂは、図２９Ａ中の一点鎖線Ａ１−Ａ２に対応する断面概略図である。図２９Ｂに、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの断面を示している。発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、それぞれ絶縁層３６３上に設けられている。発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、画素電極として機能する導電層１７１、および共通電極として機能する導電層１７３を有する。絶縁層３６３として、無機絶縁膜および有機絶縁膜の、一方または双方を用いることができる。絶縁層３６３として、無機絶縁膜を用いることが好ましい。無機絶縁膜として、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、または酸化ハフニウム膜などの、酸化物絶縁膜または窒化物絶縁膜が挙げられる。
発光素子６１Ｒは、画素電極として機能する導電層１７１と、共通電極として機能する導電層１７３と、の間に、ＥＬ層１７２Ｒを有する。ＥＬ層１７２Ｒは、少なくとも赤色の波長域に強度を有する光を発する、発光性の有機化合物を有する。発光素子６１Ｇが有するＥＬ層１７２Ｇは、少なくとも緑色の波長域に強度を有する光を発する、発光性の有機化合物を有する。発光素子６１Ｂが有するＥＬ層１７２Ｂは、少なくとも青色の波長域に強度を有する光を発する、発光性の有機化合物を有する。
ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、それぞれ、発光性の有機化合物を含む層（発光層）のほかに、電子注入層、電子輸送層、正孔注入層、および正孔輸送層のうち、一以上を有していてもよい。
画素電極として機能する導電層１７１は、発光素子毎に設けられている。また、共通電極として機能する導電層１７３は、各発光素子に共通な一続きの層として設けられている。画素電極として機能する導電層１７１または共通電極として機能する導電層１７３のいずれか一方に、可視光に対して透光性を有する導電膜を用い、かつ、他方に、反射性を有する導電膜を用いる。本発明の一態様に係る表示装置は、画素電極として機能する導電層１７１を透光性とし、かつ、共通電極として機能する導電層１７３を反射性とすることで、下面射出型（ボトムエミッション型）の表示装置とすることができる。または、本発明の一態様に係る表示装置は、画素電極として機能する導電層１７１を反射性とし、かつ、共通電極として機能する導電層１７３を透光性とすることで、上面射出型（トップエミッション型）の表示装置とすることができる。なお、本発明の一態様に係る表示装置は、画素電極として機能する導電層１７１および共通電極として機能する導電層１７３の双方を透光性とすることで、両面射出型（デュアルエミッション型）の表示装置とすることもできる。
例えば、発光素子６１Ｒがトップエミッション型である場合、発光素子６１Ｒから射出される光１７５Ｒは、導電層１７３側に射出される。発光素子６１Ｇがトップエミッション型である場合、発光素子６１Ｇから射出される光１７５Ｇは、導電層１７３側に射出される。発光素子６１Ｂがトップエミッション型である場合、発光素子６１Ｂから射出される光１７５Ｂは、導電層１７３側に射出される。
絶縁層２７２が、画素電極として機能する導電層１７１の端部を覆って、設けられている。絶縁層２７２の端部は、テーパー形状であることが好ましい。絶縁層２７２に、絶縁層３６３に用いることができる材料と同様の材料を用いることができる。
絶縁層２７２は、隣接する発光素子６１が、意図せず電気的に短絡し、誤発光することを防ぐために設けられる。また、絶縁層２７２は、ＥＬ層１７２の形成にメタルマスクを用いる場合、メタルマスクが導電層１７１に接触しないようにする機能も有する。
ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、それぞれ、画素電極として機能する導電層１７１の上面に接する領域と、絶縁層２７２の表面に接する領域と、を有する。また、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの端部は、絶縁層２７２上に位置する。
図２９Ｂに示すように、異なる２つの色を呈する発光素子のＥＬ層の間に隙間が設けられている。このように、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂが、互いに接しないように設けられていることが好ましい。これにより、隣接する２つのＥＬ層を介して電流が流れ、意図しない発光が生じること（クロストークともいう）を好適に防ぐことができる。そのため、本発明の一態様は、コントラストを高めることができ、表示品位の高い表示装置を実現できる。
ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、例えばメタルマスクなどのシャドーマスクを用いた真空蒸着法などにより、作り分けることができる。または、フォトリソグラフィ法により、これらを作り分けてもよい。本発明の一態様は、フォトリソグラフィ法を用いることで、メタルマスクを用いた場合では実現することが困難な、高い精細度の表示装置を実現することができる。
なお、本明細書等において、メタルマスク、またはＦＭＭ（ファインメタルマスク、高精細なメタルマスク）を用いて作製されるデバイスを、ＭＭ（メタルマスク）構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、またはＦＭＭを用いることなく作製されるデバイスを、ＭＭＬ（メタルマスクレス）構造のデバイスと呼称する場合がある。ＭＭＬ構造の表示装置は、メタルマスクを用いずに作製されるため、ＭＭ構造の表示装置よりも画素配置および画素形状などの設計自由度が高い。
保護層２７１が、共通電極として機能する導電層１７３上に、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂを覆って、設けられている。保護層２７１は、上方から各発光素子に、例えば水などの不純物が拡散することを防ぐ機能を有する。
保護層２７１は、例えば、少なくとも無機絶縁膜を含む、単層構造または積層構造とすることができる。無機絶縁膜として、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、または酸化ハフニウム膜などの、酸化物膜または窒化物膜が挙げられる。また、保護層２７１として、例えば、インジウムガリウム酸化物、またはインジウムガリウム亜鉛酸化物（ＩＧＺＯ）などの半導体材料を用いてもよい。なお、保護層２７１は、例えば、ＡＬＤ法、ＣＶＤ法、またはスパッタリング法を用いて形成すればよい。なお、保護層２７１が無機絶縁膜を含む構成について例示したが、これに限定されない。例えば、保護層２７１は、無機絶縁膜と有機絶縁膜との積層構造としてもよい。
なお、本明細書中において、酸素よりも窒素の含有量が多い化合物を、窒化酸化物という。また、窒素よりも酸素の含有量が多い化合物を、酸化窒化物という。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ　Ｂａｃｋｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
保護層２７１は、インジウムガリウム亜鉛酸化物を用いる場合、ウェットエッチング法、またはドライエッチング法を用いて加工することができる。例えば、保護層２７１は、ＩＧＺＯを用いる場合、例えば、シュウ酸、リン酸、または混合薬液（例えば、リン酸、酢酸、硝酸、および水の混合薬液（混酸アルミニウムエッチング液ともいう））などの薬液を用いて加工することができる。なお、当該混酸アルミニウムエッチング液は、体積比にて、リン酸：酢酸：硝酸：水＝５３．３：６．７：３．３：３６．７近傍の配合とすることができる。
図２９Ｃに、上記とは異なる例を示している。具体的には、図２９Ｃでは、発光素子６１は、白色の光を呈する発光素子６１Ｗを有する。発光素子６１Ｗは、画素電極として機能する導電層１７１と、共通電極として機能する導電層１７３と、の間に、白色の光を呈するＥＬ層１７２Ｗを有する。
ＥＬ層１７２Ｗは、例えば、それぞれの発光色が補色の関係になるように選択された、２の発光層を積層した構成とすることができる。また、発光層間に電荷発生層を挟持した、積層型のＥＬ層を用いてもよい。
図２９Ｃには、３つの発光素子６１Ｗを並べて示している。着色層２６４Ｒが、左の発光素子６１Ｗの上部に設けられている。着色層２６４Ｒは、赤色の光を透過するバンドパスフィルタとして機能する。同様に、緑色の光を透過する着色層２６４Ｇが、中央の発光素子６１Ｗの上部に設けられている。同様に、青色の光を透過する着色層２６４Ｂが、右の発光素子６１Ｗの上部に設けられている。これにより、表示装置は、カラーの画像を表示することができる。
ここで、隣接する２つの発光素子６１Ｗ間において、ＥＬ層１７２Ｗおよび共通電極として機能する導電層１７３が、それぞれ分離されている。これにより、隣接する２つの発光素子６１Ｗにおいて、ＥＬ層１７２Ｗを介して電流が流れることで、意図しない発光が生じることを防ぐことができる。特に、ＥＬ層１７２Ｗとして、２つの発光層の間に電荷発生層が設けられる積層型のＥＬ層を用いた場合、当該ＥＬ層を用いた表示装置において、精細度が高いほど、すなわち隣接画素間の距離が小さいほど、クロストークの影響が顕著となり、コントラストが低下してしまうといった問題がある。そのため、本発明の一態様は、このような構成とすることで、高い精細度と、高いコントラストを兼ね備える表示装置を実現できる。
ＥＬ層１７２Ｗおよび共通電極として機能する導電層１７３の分離は、フォトリソグラフィ法により行うことが好ましい。これにより、発光素子間の間隔を狭めることができる。そのため、本発明の一態様は、例えばメタルマスク等のシャドーマスクを用いた場合と比較して、高い開口率の表示装置を実現することができる。
なお、本発明の一態様に係る表示装置は、ボトムエミッション型の発光素子の場合、画素電極として機能する導電層１７１と絶縁層３６３との間に、着色層を設ければよい。
図２９Ｄに、上記とは異なる例を示している。具体的に、図２９Ｄは、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの間に絶縁層２７２が設けられていない構成である。本発明の一態様に係る表示装置は、当該構成とすることで、開口率の高い表示装置とすることができる。また、本発明の一態様の表示装置は、絶縁層２７２を設けないことで、発光素子６１の凹凸が低減されるため、視野角の広い表示装置とすることができる。具体的に、本発明の一態様の表示装置によって、視野角を１５０°以上１８０°度未満、好ましくは１６０°以上１８０°度未満、より好ましくは１６０°以上１８０°度未満にできる。
また、保護層２７１は、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの側面を覆っている。本発明の一態様は、当該構成とすることで、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの側面から入り込みうる不純物（代表的には水など）を抑制することができる。そのため、隣接する発光素子６１間のリーク電流が低減される。よって、本発明の一態様に係る表示装置は、彩度およびコントラスト比が向上し、かつ、消費電力が低減する。
また、図２９Ｄに示す構成において、導電層１７１、ＥＬ層１７２Ｒ、および導電層１７３の上面形状が、概略一致する。このような構造は、導電層１７１、ＥＬ層１７２Ｒ、および導電層１７３を形成したのち、例えばレジストマスクなどを用いて、一括して形成することができる。このようなプロセスは、導電層１７３をマスクとして、ＥＬ層１７２Ｒ、および導電層１７３を加工することから、セルフアラインパターニングと呼称することもできる。なお、ここではＥＬ層１７２Ｒについて説明したが、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂも、同様の構成とすることができる。
また、図２９Ｄにおいて、さらに、保護層２７３が、保護層２７１上に設けられる。例えば、保護層２７１を被覆性の高い膜を成膜可能な装置（代表的にはＡＬＤ装置など）を用いて形成し、かつ、保護層２７３を保護層２７１よりも被覆性の低い膜が成膜される装置（代表的には、スパッタリング装置など）を用いて形成することができる。保護層２７１および保護層２７３を形成するにより、保護層２７１と保護層２７３との間に、領域２７５を設けることができる。なお、別言すると、領域２７５は、ＥＬ層１７２ＲとＥＬ層１７２Ｇとの間、および、ＥＬ層１７２ＧとＥＬ層１７２Ｂとの間、に位置する。
なお、領域２７５は、例えば、空気、窒素、酸素、二酸化炭素、および第１８族元素（代表的には、ヘリウム、ネオン、アルゴン、キセノン、およびクリプトン等）の中から選ばれるいずれか一または複数を有する。また、領域２７５に、例えば、保護層２７３の成膜時に用いる気体が含まれる場合がある。例えば、スパッタリング法により保護層２７３を成膜する場合、領域２７５に、上記の第１８族元素のいずれか一または複数が含まれる場合がある。なお、領域２７５に気体が含まれる場合、当該気体は、例えば、ガスクロマトグラフィー法等により、同定することができる。また、スパッタリング法により保護層２７３を成膜する場合、スパッタリング時に用いたガスが、保護層２７３の膜中にも含まれる場合がある。この場合、保護層２７３において、例えばエネルギー分散型Ｘ線分析（ＥＤＸ分析）等により解析した際に、例えばアルゴン等の元素が検出される場合がある。
また、領域２７５の屈折率が保護層２７１の屈折率より低い場合、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、またはＥＬ層１７２Ｂから発せられる光が、保護層２７１と領域２７５との界面で反射する。これにより、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、またはＥＬ層１７２Ｂから発せられる光が隣接する画素に入射することを、抑制できる場合がある。これにより、近隣画素からの異なる発光色の混入が抑制できるため、表示装置の表示品位を高めることができる。
なお、図２９Ｄに示す構成の場合、発光素子６１Ｒと発光素子６１Ｇとの間の領域、または、発光素子６１Ｇと発光素子６１Ｂとの間の領域（以下では、単に発光素子間の距離とする）を、狭くすることができる。具体的に、発光素子間の距離を、１μｍ以下、好ましくは５００ｎｍ以下、さらに好ましくは、２００ｎｍ以下、１００ｎｍ以下、９０ｎｍ以下、７０ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、１５ｎｍ以下、または１０ｎｍ以下とすることができる。別言すると、図２９Ｄに示す構成は、ＥＬ層１７２Ｒの側面とＥＬ層１７２Ｇの側面との間隔、またはＥＬ層１７２Ｇの側面とＥＬ層１７２Ｂの側面との間隔が、１μｍ以下の領域を有し、好ましくは０．５μｍ（５００ｎｍ）以下の領域を有し、さらに好ましくは１００ｎｍ以下の領域を有する。
また、図２９Ｄに示す構成では、例えば、領域２７５が気体を有する場合、発光素子の間を素子分離しつつ、且つ、例えば各発光素子からの光の混色またはクロストークなどを抑制できる。
なお、領域２７５を充填材で埋めてもよい。充填材として、例えば、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、またはＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。また、充填材として、フォトレジストを用いてもよい。充填材として用いるフォトレジストは、ポジ型のフォトレジストであってもよいし、ネガ型のフォトレジストであってもよい。
また、上述の白色発光デバイス（シングル構造またはタンデム構造）と、ＳＢＳ構造の発光デバイスと、を比較した場合、ＳＢＳ構造の発光デバイスは、白色発光デバイスよりも、消費電力を低くすることができる。そのため、本発明の一態様に係る表示装置において、消費電力を低く抑えたい場合、ＳＢＳ構造の発光デバイスを用いると好適である。一方で、白色発光デバイスは、ＳＢＳ構造の発光デバイスよりも、製造プロセスが簡単である。そのため、本発明の一態様に係る表示装置は、白色発光デバイスを好適に用いることで、製造コストを低くする、または製造歩留まりを高くすることができる。
図３０Ａに、上記とは異なる例を示している。具体的には、図３０Ａに示す構成は、図２９Ｄに示す構成と、絶縁層３６３の構成が異なる。絶縁層３６３は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの加工の際に、上面の一部が削れ、凹部を有する。また、保護層２７１が、当該凹部に形成される。別言すると、図３０Ａに示す構成は、断面視において、導電層１７１の下面よりも保護層２７１の下面の方が下に位置する領域を有する。図３０Ａに示す構成は、当該領域を有することで、下方から発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに入り込みうる不純物（代表的には水など）を好適に抑制することができる。なお、上記の凹部は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの加工において、各発光素子の側面に付着しうる不純物（残渣物ともいう）を、例えばウェットエッチングなどにより除去する際に形成されうる。本発明の一態様に係る表示装置は、上記の残渣物を除去したのち、各発光素子の側面を保護層２７１で覆うことにより、信頼性の高い表示装置とすることができる。
図３０Ｂに、上記とは異なる例を示している。具体的に、図３０Ｂに示す構成は、図３０Ａに示す構成に加え、絶縁層２７６と、マイクロレンズアレイ２７７と、を有する。絶縁層２７６は、接着層としての機能を有する。なお、絶縁層２７６の屈折率がマイクロレンズアレイ２７７の屈折率よりも低い場合、マイクロレンズアレイ２７７は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂから発せられる光を集光することができる。これにより、図３０Ｂに示す構成は、表示装置の光取り出し効率を高めることができる。特に、使用者が表示装置の表示面の正面から当該表示面を見る場合において、明るい画像を視認することができ、好適である。なお、絶縁層２７６としては、例えば、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、または嫌気型接着剤等の、各種硬化型接着剤を用いることができる。これら接着剤として、例えば、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、またはＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、例えばエポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、例えば接着シート等を用いてもよい。
図３０Ｃに、上記とは異なる例を示している。具体的に、図３０Ｃに示す構成は、図３０Ａに示す構成における発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに替えて、３つの発光素子６１Ｗを有する。また、図３０Ｃに示す構成は、３つの発光素子６１Ｗの上方に絶縁層２７６を有する。また、図３０Ｃに示す構成は、絶縁層２７６の上方に着色層２６４Ｒ、着色層２６４Ｇ、および着色層２６４Ｂを有する。具体的に、赤色の光を透過する着色層２６４Ｒが左の発光素子６１Ｗと重なる位置に設けられている。また、緑色の光を透過する着色層２６４Ｇが中央の発光素子６１Ｗと重なる位置に設けられている。また、青色の光を透過する着色層２６４Ｂが右の発光素子６１Ｗと重なる位置に設けられている。これにより、表示装置は、カラーの画像を表示することができる。なお、図３０Ｃに示す構成は、図２９Ｃに示す構成の変形例でもある。
図３０Ｄに、上記とは異なる例を示している。具体的には、図３０Ｄに示す構成は、保護層２７１が導電層１７１およびＥＬ層１７２の側面に隣接して設けられている。また、導電層１７３は、各発光素子に共通な一続きの層として設けられている。また、図３０Ｄに示す構成では、領域２７５が充填材で埋められていることが好ましい。
本発明の一態様に係る発光素子６１は、微小光共振器（マイクロキャビティ）構造を付与することにより、発光色の色純度を高めることができる。発光素子６１にマイクロキャビティ構造を付与する場合、当該発光素子６１は、導電層１７１と導電層１７３間の距離ｄと、ＥＬ層１７２の屈折率ｎと、の積（光学距離）が、波長λの２分の１のｍ倍（ｍは１以上の整数）になるように、構成すればよい。距離ｄは数式１で求めることができる。
ｄ＝ｍ×λ／（２×ｎ）　　（数式１）。
数式１より、マイクロキャビティ構造の発光素子６１は、発光する光の波長（発光色）に応じて、距離ｄが決定される。距離ｄは、ＥＬ層１７２の厚さに相当する。よって、ＥＬ層１７２Ｇは、ＥＬ層１７２Ｂよりも厚く設けられ、かつ、ＥＬ層１７２Ｒは、ＥＬ層１７２Ｇよりも厚く設けられる場合がある。
なお、厳密には、距離ｄは、反射電極として機能する導電層１７１における反射領域から、半透過・半反射電極として機能する導電層１７３における反射領域まで、の距離である。例えば、導電層１７１が、銀と、透明導電膜であるＩＴＯと、の積層であり、かつ、ＩＴＯがＥＬ層１７２側にある場合、ＩＴＯの膜厚を調整することで、発光色に応じた距離ｄを設定できる。すなわち、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの厚さが同じであっても、当該ＩＴＯの厚さを変えることで、発光色に適した距離ｄを得ることができる。
しかしながら、導電層１７１および導電層１７３における反射領域の位置は、厳密に決定することが困難な場合がある。この場合、当該発光素子６１は、導電層１７１および導電層１７３の任意の位置を反射領域と仮定することで、充分にマイクロキャビティの効果を得ることができるものとする。
発光素子６１は、例えば、正孔注入層、正孔輸送層、発光層、電子輸送層、または電子注入層などにより構成される。発光素子６１の詳細な構成例については、他の実施の形態で説明する。マイクロキャビティ構造において光の取り出し効率を高めるため、反射電極として機能する導電層１７１から発光層までの光学距離を、λ／４の奇数倍にすることが好ましい。当該光学距離を実現するため、発光素子６１を構成する各層の厚さを、適宜調整することが好ましい。
また、光を導電層１７３側から射出する場合、導電層１７３の光の反射率が、光の透過率よりも大きいことが好ましい。導電層１７３の光の透過率を、好ましくは２％以上５０％以下、より好ましくは２％以上３０％以下、さらに好ましくは２％以上１０％以下にするとよい。導電層１７３の光の透過率を小さく（光の反射率を大きく）することで、マイクロキャビティの効果を高めることができる。
図３１Ａに、上記とは異なる例を示している。具体的に、図３１Ａに示す構成は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂのそれぞれにおいて、ＥＬ層１７２が導電層１７１の端部を越えて延在している。例えば、発光素子６１Ｒにおいて、ＥＬ層１７２Ｒが導電層１７１の端部を越えて延在している。また、発光素子６１Ｇにおいて、ＥＬ層１７２Ｇが導電層１７１の端部を越えて延在している。発光素子６１Ｂにおいて、ＥＬ層１７２Ｂが導電層１７１の端部を越えて延在している。
また、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂのそれぞれにおいて、ＥＬ層１７２と保護層２７１は、絶縁層２７０を介して、重なる領域を有する。また、隣接する発光素子６１の間の領域において、絶縁層２７８が、保護層２７１の上に設けられている。
絶縁層２７８として、例えば、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、またはＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。また、絶縁層２７８として、フォトレジストを用いてもよい。絶縁層２７８として用いるフォトレジストは、ポジ型のフォトレジストであってもよいし、ネガ型のフォトレジストであってもよい。
共通層１７４が、発光素子６１Ｒ、発光素子６１Ｇ、発光素子６１Ｂ、および絶縁層２７８の上に設けられている。導電層１７３が、共通層１７４上に設けられている。共通層１７４は、ＥＬ層１７２Ｒと接する領域と、ＥＬ層１７２Ｇと接する領域と、ＥＬ層１７２Ｂと接する領域と、を有する。共通層１７４は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂで共有されている。
共通層１７４として、正孔注入層、正孔輸送層、正孔ブロック層、電子ブロック層、電子輸送層、及び電子注入層のうち１つ以上を適用することができる。例えば、共通層１７４は、キャリア注入層（正孔注入層または電子注入層）であってもよい。また、共通層１７４は、ＥＬ層１７２の一部と言うこともできる。なお、共通層１７４は、必要に応じて設ければよい。共通層１７４を設ける場合、ＥＬ層１７２に含まれる層のうち、共通層１７４と同じ機能を有する層を設けなくてもよい。
保護層２７３が、導電層１７３上に設けられている。絶縁層２７６が、保護層２７３上に設けられている。
図３１Ｂに、上記とは異なる例を示している。具体的に、図３１Ｂに示す構成は、図３１Ａに示す構成における発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに替えて、３つの発光素子６１Ｗを有する。また、図３１Ｂに示す構成は、３つの発光素子６１Ｗの上方に絶縁層２７６を有する。また、図３１Ｂに示す構成は、絶縁層２７６の上方に着色層２６４Ｒ、着色層２６４Ｇ、および着色層２６４Ｂを有する。具体的に、赤色の光を透過する着色層２６４Ｒが左の発光素子６１Ｗと重なる位置に設けられている。また、緑色の光を透過する着色層２６４Ｇが中央の発光素子６１Ｗと重なる位置に設けられている。また、青色の光を透過する着色層２６４Ｂが右の発光素子６１Ｗと重なる位置に設けられている。これにより、表示装置はカラーの画像を表示することができる。なお、図３１Ｂに示す構成は、図３０Ｃに示す構成の変形例でもある。
図３２Ａは、表示装置１０の斜視図である。図３２Ａに示す表示装置１０は、層５０に重ねて層６０を備える。層５０は、マトリクス状に配置された複数の画素回路５１と、第１駆動回路部２３１と、第２駆動回路部２３２と、入出力端子部２９と、を備える。層６０は、マトリクス状に配置された複数の発光素子６１を備える。
１つの画素回路５１と１つの発光素子６１とが、互いに電気的に接続されることで、１つの画素２３０として機能する。よって、層５０が備える複数の画素回路５１と、層６０が備える複数の発光素子６１とが、互いに重なる領域が、表示領域２３５として機能する。
表示装置１０の動作に必要な、例えば電力および信号などは、入出力端子部２９を介して表示装置１０に供給される。図３２Ａに示す表示装置１０では、周辺駆動回路が有するトランジスタと、画素２３０に含まれるトランジスタを、同じ工程で形成できる。
また、図３２Ｂに示すように、表示装置１０は、層４０、層５０、および層６０を重ねて設ける構成としてもよい。図３２Ｂに示す表示装置１０では、層５０にマトリクス状に配置された複数の画素回路５１を設け、かつ、層４０に第１駆動回路部２３１および第２駆動回路部２３２を設けている。図３２Ｂに示す表示装置１０では、第１駆動回路部２３１と第２駆動回路部２３２を画素回路５１と異なる層に設けることで、表示領域２３５周囲の額縁の幅を狭くすることができるため、表示領域２３５の占有面積を拡大できる。
図３２Ｂに示す表示装置１０は、表示領域２３５の占有面積が拡大することで、解像度を高めることができる。または、図３２Ｂに示す表示装置１０は、表示領域２３５の解像度が一定の場合、１画素あたりの占有面積を拡大することができるため、発光輝度を高めることができる。また、１画素あたりの占有面積の拡大によって、１画素の占有面積に対する発光面積の割合（「開口率」ともいう。）を、高めることができる。例えば、画素の開口率を、４０％以上１００％未満、好ましくは５０％以上９５％以下、より好ましくは６０％以上９５％以下とすることができる。また、１画素あたりの占有面積の拡大によって、発光素子６１に供給する電流密度を低減できる。よって、発光素子６１に加わる負荷が軽減される。そのため、半導体装置１００の信頼性を高めることができる。よって、半導体装置１００を含む表示装置１０の信頼性を高めることができる。
表示領域２３５と周辺駆動回路などを積層することにより、それぞれを電気的に接続する配線を、短くすることができる。よって、配線抵抗および寄生容量が、低減される。そのため、半導体装置１００の動作速度を高めることができる。また、半導体装置１００の消費電力が低減される。
また、層４０は、周辺駆動回路だけでなく、ＣＰＵ２３（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＧＰＵ２４（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、および記憶回路部２５を備えてもよい。本実施の形態などでは、周辺駆動回路、ＣＰＵ２３、ＧＰＵ２４、および記憶回路部２５の総称として、「機能回路」という場合がある。
例えば、ＣＰＵ２３は、記憶回路部２５に記憶されたプログラムに従い、ＧＰＵ２４および層４０に設けられた回路の動作を制御する機能を備える。ＧＰＵ２４は、画像データを形成するための演算処理を行う機能を備える。また、ＧＰＵ２４は、多くの行列演算（積和演算）を並列して行うことができるため、例えば、ニューラルネットワークを用いた演算処理を高速に行うことができる。ＧＰＵ２４は、例えば、記憶回路部２５に記憶されている補正データを用いて、画像データを補正する機能を備える。例えば、ＧＰＵ２４は、明るさ、色合い、およびコントラストなどのうち、一以上を補正した画像データを生成する機能を備える。
表示装置１０は、ＧＰＵ２４を用いて画像データのアップコンバートまたはダウンコンバートを行ってもよい。また、表示装置１０は、層４０に超解像回路を設けてもよい。超解像回路は、表示領域２３５が備える任意の画素の電位を、当該画素の周囲に配置された画素の電位と重みとの積和演算によって、決定する機能を備える。超解像回路は、表示領域２３５よりも解像度が小さい画像データを、アップコンバートする機能を備える。また、超解像回路は、表示領域２３５よりも解像度が大きい画像データを、ダウンコンバートする機能を備える。
表示装置１０は、超解像回路を備えることにより、ＧＰＵ２４の負荷を低減できる。例えば、ＧＰＵ２４で２Ｋ解像度（または４Ｋ解像度）までの処理を行い、さらに超解像回路で４Ｋ解像度（または８Ｋ解像度）にアップコンバートすることで、ＧＰＵ２４の負荷を低減できる。ダウンコンバートも同様に行えばよい。
なお、層４０が備える機能回路は、これらの構成を全て備えなくてもよいし、これら以外の構成を備えてもよい。例えば、複数の異なる電位を生成する電位生成回路、および、表示装置１０が備える回路毎に電力の供給または停止を制御するパワーマネージメント回路、などのうち、一以上を備えてもよい。
電力の供給または停止は、ＣＰＵ２３を構成する回路毎に行ってもよい。例えば、ＣＰＵ２３を構成する回路のうち、しばらく使用しないと判断された回路への電力供給を停止し、必要な時に電力供給を再開することで、当該ＣＰＵ２３の消費電力を低減できる。電力供給の再開時に必要なデータは、当該回路の停止前に、例えばＣＰＵ２３内の記憶回路または記憶回路部２５などに記憶しておけばよい。当該回路の復帰時に必要なデータを、例えばＣＰＵ２３内の記憶回路または記憶回路部２５などに記憶しておくことで、停止している当該回路の高速復帰が実現できる。なお、ＣＰＵ２３において、クロック信号の供給を停止することで、回路動作を停止させてもよい。
また、機能回路は、例えば、ＤＳＰ回路、センサ回路、通信回路、およびＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）などのうち、一以上を備えてもよい。
層４０が備える機能回路を構成するトランジスタの一部を、層５０に設けてもよい。また、層５０が備える画素回路５１を構成するトランジスタの一部を、層４０に設けてもよい。よって、機能回路は、ＳｉトランジスタおよびＯＳトランジスタを含んだ構成としてもよい。また、画素回路５１は、ＳｉトランジスタおよびＯＳトランジスタを含んだ構成としてもよい。
図３３は、図３２Ａに示した表示装置１０の一部の断面構成例である。図３３に示す表示装置１０は、基板３０１、容量２４６、およびトランジスタ３１０を含む層５０と、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂを含む層６０と、を備える。層６０は、層５０が備える絶縁層３６３上に設けられている。
トランジスタ３１０は、基板３０１にチャネル形成領域を備えるトランジスタである。基板３０１として、例えば単結晶シリコン基板などの半導体基板を用いることができる。トランジスタ３１０は、基板３０１の一部、導電層３１１、低抵抗領域３１２、絶縁層３１３、および、絶縁層３１４を備える。導電層３１１は、ゲート電極として機能する。絶縁層３１３は、基板３０１と導電層３１１の間に位置し、ゲート絶縁層として機能する。低抵抗領域３１２は、基板３０１に不純物がドープされた領域であり、ソースまたはドレインの一方として機能する。絶縁層３１４は、導電層３１１の側面を覆って設けられ、絶縁層として機能する。
素子分離層３１５が、基板３０１に埋め込まれるように、隣接する２つのトランジスタ３１０の間に設けられている。
絶縁層２６１が、トランジスタ３１０を覆って設けられている。容量２４６が、絶縁層２６１上に設けられている。
容量２４６は、導電層２４１と、導電層２４５と、これらの間に位置する絶縁層２４３と、を備える。導電層２４１は、容量２４６の一方の電極として機能する。導電層２４５は、容量２４６の他方の電極として機能する。絶縁層２４３は、容量２４６の誘電体として機能する。
導電層２４１は、絶縁層２６１上に設けられ、かつ絶縁層２５４に埋め込まれている。導電層２４１は、絶縁層２６１に埋め込まれたプラグ２６６によって、トランジスタ３１０のソースまたはドレインの一方と電気的に接続されている。絶縁層２４３は、導電層２４１を覆って設けられる。導電層２４５は、絶縁層２４３を介して、導電層２４１と重なる領域に設けられている。
絶縁層２５５が、容量２４６を覆って設けられている。絶縁層３６３が、絶縁層２５５上に設けられている。発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂが、絶縁層３６３上に設けられている。保護層４１５が、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂ上に設けられている。基板４２０が、保護層４１５の上面に、樹脂層４１９を介して、設けられている。
発光素子の画素電極は、絶縁層２４３、絶縁層２５５、および絶縁層３６３に埋め込まれたプラグ２５６、絶縁層２５４に埋め込まれた導電層２４１、並びに絶縁層２６１に埋め込まれたプラグ２６６によって、トランジスタ３１０のソースまたはドレインの一方と電気的に接続されている。
図３４は、図３３に示した断面構成例の変形例である。図３４に示す表示装置１０の断面構成例では、トランジスタ３１０にかえてトランジスタ３２０を備える点が、図３３に示す断面構成例と主に相違する。なお、図３３と同様の部分についての説明を、省略することがある。
トランジスタ３２０は、チャネルが形成される半導体層に、金属酸化物（酸化物半導体ともいう）が適用されたトランジスタである。
トランジスタ３２０は、半導体層３２１、絶縁層３２３、導電層３２４、一対の導電層３２５、絶縁層３２６、および、導電層３２７を備える。
基板３３１として、絶縁性基板または半導体基板を用いることができる。
絶縁層３３２が、基板３３１上に設けられている。絶縁層３３２は、基板３３１からトランジスタ３２０に、例えば水または水素などの不純物が拡散すること、および、半導体層３２１から絶縁層３３２側に、酸素が脱離すること、を防ぐバリア層として機能する。絶縁層３３２として、酸化シリコン膜と比べて、水素または酸素が拡散しにくい膜を用いることができる。例えば、絶縁層３３２は、酸化アルミニウム膜、酸化ハフニウム膜、または窒化シリコン膜などを用いることができる。
導電層３２７が、絶縁層３３２上に設けられている。絶縁層３２６が、導電層３２７を覆って設けられている。導電層３２７は、トランジスタ３２０の第１のゲート電極として機能する。絶縁層３２６の一部は、第１のゲート絶縁層として機能する。絶縁層３２６の少なくとも半導体層３２１と接する部分に、例えば酸化シリコン膜等の酸化物絶縁膜を用いることが好ましい。絶縁層３２６の上面は、平坦化されていることが好ましい。
半導体層３２１は、絶縁層３２６上に設けられる。半導体層３２１は、半導体特性を備える金属酸化物（酸化物半導体ともいう）膜を備えることが好ましい。半導体層３２１に好適に用いることのできる材料の詳細については後述する。
一対の導電層３２５は、半導体層３２１上に接して設けられ、ソース電極およびドレイン電極として機能する。
絶縁層３２８が、例えば、一対の導電層３２５の上面および側面、並びに半導体層３２１の側面等、を覆って設けられている。絶縁層２６４が、絶縁層３２８上に設けられている。絶縁層３２８は、例えば絶縁層２６４等から半導体層３２１に、例えば水または水素などの不純物が拡散すること、および、半導体層３２１から、酸素が脱離すること、を防ぐバリア層として機能する。絶縁層３２８として、上記絶縁層３３２と同様の絶縁膜を用いることができる。
絶縁層３２８および絶縁層２６４に、半導体層３２１に達する開口が設けられている。絶縁層２６４、絶縁層３２８、および導電層３２５の側面、並びに半導体層３２１の上面、に接する絶縁層３２３と、導電層３２４とが、当該開口の内部に埋め込まれている。導電層３２４は、第２のゲート電極として機能する。絶縁層３２３は、第２のゲート絶縁層として機能する。
導電層３２４の上面、絶縁層３２３の上面、および絶縁層２６４の上面は、それぞれ高さが概略一致するように平坦化処理されている。かつ、これらを覆って、絶縁層３２９および絶縁層２６５が設けられている。
絶縁層２６４および絶縁層２６５は、層間絶縁層として機能する。絶縁層３２９は、例えば絶縁層２６５等からトランジスタ３２０に、例えば水または水素などの不純物が拡散することを防ぐ、バリア層として機能する。絶縁層３２９として、上記絶縁層３２８および絶縁層３３２と同様の絶縁膜を用いることができる。
一対の導電層３２５の一方と電気的に接続するプラグ２７４は、絶縁層２６５、絶縁層３２９、および絶縁層２６４に埋め込まれるように設けられている。ここで、プラグ２７４は、絶縁層２６５、絶縁層３２９、絶縁層２６４、および絶縁層３２８の、それぞれの開口の側面、並びに導電層３２５の上面の一部、を覆う導電層２７４ａと、導電層２７４ａの上面に接する導電層２７４ｂと、を備えることが好ましい。このとき、導電層２７４ａとして、水素および酸素が拡散しにくい導電材料を用いることが好ましい。
図３５は、図３２Ｂに示した表示装置１０の一部の断面構成例である。図３５に示す表示装置１０は、層４０が備える基板３０１Ａにチャネルが形成されるトランジスタ３１０Ａと、層５０が備える基板３０１Ｂにチャネルが形成されるトランジスタ３１０Ｂと、が積層された構成を備える。基板３０１Ａに、基板３０１と同様の材料を用いることができる。
図３５に示す表示装置１０は、発光素子６１が設けられた層６０と、基板３０１Ｂ、トランジスタ３１０Ｂ、および容量２４６が設けられた層５０と、基板３０１Ａ、およびトランジスタ３１０Ａが設けられた層４０と、が貼り合された構成を備える。
基板３０１Ｂを貫通するプラグ３４３が、基板３０１Ｂに設けられる。プラグ３４３は、Ｓｉ貫通電極（ＴＳＶ：Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）として機能する。プラグ３４３は、基板３０１Ｂの裏面（基板４２０側とは反対側の表面）に設けられる導電層３４２と電気的に接続されている。導電層３４１が、基板３０１Ａの絶縁層２６１上に設けられている。
導電層３４１と導電層３４２が接合されることで、層４０と層５０が電気的に接続される。
導電層３４１および導電層３４２として、同じ導電性材料を用いることが好ましい。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｓｎ、Ｚｎ、Ａｕ、Ａｇ、Ｐｔ、Ｔｉ、Ｍｏ、およびＷから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、または窒化タングステン膜）等を用いることができる。特に、導電層３４１および導電層３４２に、銅を用いることが好ましい。これにより、導電層３４１と導電層３４２との接合として、Ｃｕ−Ｃｕ（カッパー・カッパー）直接接合技術（Ｃｕ（銅）のパッド同士を接続することで電気的導通を図る技術）を適用することができる。なお、導電層３４１と導電層３４２とは、バンプを介して接合されてもよい。
図３６は、図３５に示した断面構成例の変形例である。図３６に示す表示装置１０の断面構成例は、基板３０１Ａにチャネルが形成されるトランジスタ３１０Ａと、チャネルが形成される半導体層に金属酸化物を含むトランジスタ３２０と、が積層された構成を備える。なお、図３３乃至図３５と同様の部分についての説明を、省略することがある。
図３６に示す層５０は、図３４に示した層５０から基板３３１を除いた構成を備える。図３６に示す層４０では、絶縁層２６１が、トランジスタ３１０Ａを覆って設けられている。導電層２５１が、絶縁層２６１上に設けられている。絶縁層２６２が、導電層２５１を覆って設けられている。導電層２５２が、絶縁層２６２上に設けられている。導電層２５１および導電層２５２は、それぞれ配線として機能する。絶縁層２６３および絶縁層３３２が、導電層２５２を覆って設けられている。トランジスタ３２０が、絶縁層３３２上に設けられている。絶縁層２６５が、トランジスタ３２０を覆って設けられている。容量２４６が、絶縁層２６５上に設けられている。容量２４６とトランジスタ３２０とは、プラグ２７４により電気的に接続されている。層５０は、層４０が備える絶縁層２６３に重ねて設けられている。
トランジスタ３２０は、画素回路５１を構成するトランジスタとして用いることができる。トランジスタ３１０は、画素回路５１を構成するトランジスタ、または周辺駆動回路を構成するトランジスタとして用いることができる。トランジスタ３１０およびトランジスタ３２０は、例えば演算回路または記憶回路などの機能回路を構成するトランジスタとして用いることができる。
図３６に示す表示装置１０において、このような構成とすることで、発光素子６１を含む層６０の直下に、画素回路５１だけでなく、例えば周辺駆動回路などを形成することができる。よって、表示領域の周辺に駆動回路を設ける場合に比べて、表示装置を小型化することが可能となる。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様に係る半導体装置に用いることができるトランジスタについて説明する。
＜トランジスタの構成例＞
図３７Ａ、図３７Ｂ、および図３７Ｃは、本発明の一態様に係る半導体装置に用いることができるトランジスタ５００の上面図および断面図である。本発明の一態様に係る半導体装置に、トランジスタ５００を適用できる。
図３７Ａは、トランジスタ５００の上面図である。また、図３７Ｂ、および図３７Ｃは、トランジスタ５００の断面図である。ここで、図３７Ｂは、図３７Ａにおいて、Ａ１−Ａ２の一点鎖線で示す部位の断面図である。これは、トランジスタ５００のチャネル長方向の断面図でもある。また、図３７Ｃは、図３７Ａにおいて、Ａ３−Ａ４の一点鎖線で示す部位の断面図である。これは、トランジスタ５００のチャネル幅方向の断面図でもある。なお、図３７Ａの上面図では、図の明瞭化のために一部の要素を省いている。
図３７に示すように、トランジスタ５００は、基板（図示しない。）の上に配置された金属酸化物５３１ａを有する。また、金属酸化物５３１ａの上に配置された金属酸化物５３１ｂを有する。また、金属酸化物５３１ｂの上に、互いに離隔して配置された導電体５４２ａおよび導電体５４２ｂを有する。また、導電体５４２ａおよび導電体５４２ｂ上に配置され、かつ導電体５４２ａと導電体５４２ｂの間に開口が形成された絶縁体５８０を有する。また、開口の中に配置された導電体５６０を有する。また、金属酸化物５３１ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、導電体５６０と、の間に配置された絶縁体５５０を有する。また、金属酸化物５３１ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、絶縁体５５０と、の間に配置された金属酸化物５３１ｃを有する。ここで、図３７Ｂおよび図３７Ｃに示すように、導電体５６０の上面は、絶縁体５５０、絶縁体５５４、金属酸化物５３１ｃ、および絶縁体５８０の上面と略一致することが好ましい。なお、以下において、金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃをまとめて金属酸化物５３１という場合がある。また、導電体５４２ａおよび導電体５４２ｂをまとめて導電体５４２という場合がある。
図３７に示すトランジスタ５００では、導電体５４２ａおよび導電体５４２ｂの導電体５６０側の側面が、概略垂直な形状を有している。なお、トランジスタ５００は、これに限られるものではない。トランジスタ５００において、導電体５４２ａおよび導電体５４２ｂの側面と底面がなす角が、１０°以上８０°以下、好ましくは、３０°以上６０°以下としてもよい。また、導電体５４２ａおよび導電体５４２ｂの対向する側面が、複数の面を有していてもよい。
図３７に示すように、トランジスタ５００において、絶縁体５２４、金属酸化物５３１ａ、金属酸化物５３１ｂ、導電体５４２ａ、導電体５４２ｂ、および金属酸化物５３１ｃと、絶縁体５８０と、の間に絶縁体５５４が配置されることが好ましい。ここで、絶縁体５５４は、図３７Ｂおよび図３７Ｃに示すように、金属酸化物５３１ｃの側面、導電体５４２ａの上面と側面、導電体５４２ｂの上面と側面、金属酸化物５３１ａおよび金属酸化物５３１ｂの側面、並びに絶縁体５２４の上面に接することが好ましい。
なお、図３７に示すトランジスタ５００では、チャネルが形成される領域（以下、チャネル形成領域ともいう。）とその近傍において、金属酸化物５３１が、金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃの３層を積層する構成であるとしているが、本発明の一態様はこれに限られるものではない。例えば、金属酸化物５３１として、金属酸化物５３１ｂと金属酸化物５３１ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、図３７に示すトランジスタ５００では、導電体５６０を２層の積層構造としているが、本発明の一態様はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、例えば、金属酸化物５３１において、金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃのそれぞれが２層以上の積層構造を有していてもよい。
例えば、金属酸化物５３１ｃが、第１の金属酸化物と、第１の金属酸化物上に設けられた第２の金属酸化物と、からなる積層構造を有する場合、第１の金属酸化物は、金属酸化物５３１ｂと同様の組成を有し、第２の金属酸化物は、金属酸化物５３１ａと同様の組成を有することが好ましい。
ここで、導電体５６０は、トランジスタのゲート電極として機能する。また、導電体５４２ａおよび導電体５４２ｂは、それぞれトランジスタのソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。ここで、導電体５６０、導電体５４２ａおよび導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、本発明の一態様は、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を、位置合わせのマージンを設けることなく形成することができる。そのため、トランジスタ５００の占有面積の縮小を図ることができる。これにより、表示装置を高精細にすることができる。また、表示装置を狭額縁にすることができる。
図３７に示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。
トランジスタ５００は、基板（図示しない。）の上に配置された絶縁体５１４と、絶縁体５１４の上に配置された絶縁体５１６と、絶縁体５１６に埋め込まれるように配置された導電体５０５と、絶縁体５１６および導電体５０５の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、を有することが好ましい。さらに、金属酸化物５３１ａが、絶縁体５２４の上に配置されることが好ましい。
層間膜として機能する絶縁体５７４および絶縁体５８１が、トランジスタ５００の上に配置されることが好ましい。ここで、絶縁体５７４は、導電体５６０、絶縁体５５０、絶縁体５５４、金属酸化物５３１ｃ、および絶縁体５８０の上面に接して配置されることが好ましい。
絶縁体５２２、絶縁体５５４、および絶縁体５７４は、水素（例えば、水素原子、および水素分子等の少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体５２２、絶縁体５５４、および絶縁体５７４は、絶縁体５２４、絶縁体５５０、および絶縁体５８０より水素透過性が低いことが好ましい。また、絶縁体５２２、および絶縁体５５４は、酸素（例えば、酸素原子、および酸素分子等の少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体５２２、および絶縁体５５４は、絶縁体５２４、絶縁体５５０、および絶縁体５８０より酸素透過性が低いことが好ましい。
ここで、絶縁体５２４、金属酸化物５３１、および絶縁体５５０と、絶縁体５８０および絶縁体５８１とは、絶縁体５５４および絶縁体５７４によって離隔されている。ゆえに、絶縁体５５４および絶縁体５７４によって、絶縁体５８０および絶縁体５８１に含まれる、例えば水素等の不純物および過剰な酸素が、絶縁体５２４、金属酸化物５３１、および絶縁体５５０に混入することを抑制できる。
トランジスタ５００と電気的に接続し、かつプラグとして機能する導電体５４５（導電体５４５ａ、および導電体５４５ｂ）が、設けられることが好ましい。なお、絶縁体５４１（絶縁体５４１ａ、および絶縁体５４１ｂ）が、プラグとして機能する導電体５４５の側面に接して設けられる。つまり、絶縁体５４１が、絶縁体５５４、絶縁体５８０、絶縁体５７４、および絶縁体５８１の開口の内壁に接して設けられる。また、導電体５４５の第１の導電体が、絶縁体５４１の側面に接して設けられ、かつ、導電体５４５の第２の導電体が、導電体５４５の第１の導電体の、内側に設けられる構成にしてもよい。ここで、導電体５４５の上面の高さと、絶縁体５８１の上面の高さは、同程度にできる。なお、図３７に示すトランジスタ５００では、導電体５４５の第１の導電体および導電体５４５の第２の導電体を積層する構成にしているが、本発明の一態様はこれに限られるものではない。例えば、導電体５４５は、単層、または３層以上の積層構造として設ける構成にしてもよい。なお、構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
トランジスタ５００は、チャネル形成領域を含む金属酸化物５３１（金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、金属酸化物５３１のチャネル形成領域となる金属酸化物として、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。
上記金属酸化物として、少なくともインジウム（Ｉｎ）または亜鉛（Ｚｎ）を含むことが好ましい。特に、インジウム（Ｉｎ）および亜鉛（Ｚｎ）を含むことが好ましい。また、これらに加えて、元素Ｍが含まれていることが好ましい。元素Ｍとして、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、スズ（Ｓｎ）、ホウ素（Ｂ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）およびコバルト（Ｃｏ）の一以上を用いることができる。特に、元素Ｍは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、およびスズ（Ｓｎ）の一以上とすることが好ましい。また、元素Ｍは、ＧａおよびＳｎのいずれか一方または双方を有することがさらに好ましい。
また、図３７Ｂに示すように、金属酸化物５３１ｂは、導電体５４２と重ならない領域の膜厚が、導電体５４２と重なる領域の膜厚より薄くなる場合がある。これは、導電体５４２ａおよび導電体５４２ｂを形成する際に、金属酸化物５３１ｂの上面の、導電体５４２ａおよび導電体５４２ｂと重ならない領域の、一部を除去することにより形成される。ここで、金属酸化物５３１ｂの上面に導電体５４２となる導電膜を成膜した際に、当該導電膜との界面近傍に、抵抗の低い領域が形成される場合がある。そこで、金属酸化物５３１ｂの上面の、導電体５４２ａと導電体５４２ｂとの間に位置する、抵抗の低い領域を除去することにより、当該領域にチャネルが形成されることを防ぐことができる。
本発明の一態様は、サイズが小さいトランジスタを有することで、精細度が高い表示装置を提供することができる。または、オン電流が大きいトランジスタを有することで、輝度が高い表示装置を提供することができる。または、動作が速いトランジスタを有することで、動作が速い表示装置を提供することができる。または、電気特性が安定したトランジスタを有することで、信頼性が高い表示装置を提供することができる。または、オフ電流が小さいトランジスタを有することで、消費電力が低い表示装置を提供することができる。
本発明の一態様である表示装置に用いることができるトランジスタ５００の詳細な構成について説明する。
導電体５０５は、金属酸化物５３１、および導電体５６０と、重なる領域を有するように配置する。また、導電体５０５は、絶縁体５１６に埋め込まれて設けることが好ましい。
導電体５０５は、導電体５０５ａ、導電体５０５ｂ、および導電体５０５ｃを有する。導電体５０５ａは、絶縁体５１６に設けられた開口の底面および側壁に接して設けられる。導電体５０５ｂは、導電体５０５ａに形成された凹部に埋め込まれるように設けられる。ここで、導電体５０５ｂの上面は、導電体５０５ａの上面および絶縁体５１６の上面より低くなる。導電体５０５ｃは、導電体５０５ｂの上面、および導電体５０５ａの側面に接して設けられる。ここで、導電体５０５ｃの上面の高さは、導電体５０５ａの上面の高さおよび絶縁体５１６の上面の高さと略一致する。つまり、導電体５０５ｂは、導電体５０５ａおよび導電体５０５ｃに包み込まれる構成になる。
導電体５０５ａおよび導電体５０５ｃは、例えば、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（例えば、Ｎ２Ｏ、ＮＯ、またはＮＯ２等）、または銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、および酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５０５ａおよび導電体５０５ｃに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体５０５ｂに含まれる、例えば水素等の不純物が、例えば絶縁体５２４等を介して、金属酸化物５３１に拡散することを、抑制できる。また、導電体５０５ａおよび導電体５０５ｃに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体５０５ｂが酸化されて導電率が低下することを、抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウム等を用いることが好ましい。したがって、導電体５０５ａとしては、上記導電性材料を単層または積層とすればよい。例えば、導電体５０５ａは、窒化チタンを用いればよい。
また、導電体５０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体５０５ｂは、タングステンを用いればよい。
ここで、導電体５６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体５０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、トランジスタ５００において、導電体５０５に印加する電位を導電体５６０に印加する電位から独立して変化させることで、トランジスタ５００のＶｔｈを制御することができる。特に、導電体５０５に負の電位を印加することにより、トランジスタ５００のＶｔｈを０Ｖより大きくし、オフ電流を小さくすることが可能となる。したがって、導電体５０５に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０５は、金属酸化物５３１におけるチャネル形成領域よりも、大きく設けるとよい。特に、図３７Ｃに示すように、導電体５０５は、金属酸化物５３１のチャネル幅方向と交わる端部よりも外側の領域においても、延在していることが好ましい。つまり、金属酸化物５３１のチャネル幅方向における側面の外側において、導電体５０５と、導電体５６０とは、絶縁体を介して重畳していることが好ましい。
トランジスタ５００において、上記構成を有することで、第１のゲート電極としての機能を有する導電体５６０の電界と、第２のゲート電極としての機能を有する導電体５０５の電界と、によって、金属酸化物５３１のチャネル形成領域を電気的に取り囲むことができる。
図３７Ｃに示すように、導電体５０５は、延在させて、配線としても機能させている。ただし、これに限られることなく、本発明の一態様は、導電体５０５の下に、配線として機能する導電体を設ける構成にしてもよい。
絶縁体５１４は、例えば水または水素等の不純物が、基板側からトランジスタ５００に混入することを抑制する、バリア絶縁膜として機能することが好ましい。したがって、絶縁体５１４は、例えば、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（例えば、Ｎ２Ｏ、ＮＯ、またはＮＯ２等）、または銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、および酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
例えば、絶縁体５１４として、酸化アルミニウムまたは窒化シリコン等を用いることが好ましい。これにより、絶縁体５１４は、例えば水または水素等の不純物が、絶縁体５１４よりも基板側から、トランジスタ５００側に、拡散することを抑制できる。または、絶縁体５１４は、例えば絶縁体５２４等に含まれる酸素が、絶縁体５１４よりも基板側に、拡散することを抑制できる。
層間膜として機能する絶縁体５１６、絶縁体５８０、および絶縁体５８１は、絶縁体５１４よりも誘電率が低いことが好ましい。本発明の一態様は、誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１６、絶縁体５８０、および絶縁体５８１として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコン等を適宜用いればよい。
絶縁体５２２および絶縁体５２４は、ゲート絶縁体としての機能を有する。
ここで、金属酸化物５３１と接する絶縁体５２４は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を、過剰酸素と呼ぶことがある。例えば、絶縁体５２４は、酸化シリコンまたは酸化窒化シリコン等を適宜用いればよい。トランジスタ５００において、酸素を含む絶縁体５２４を金属酸化物５３１に接して設けることにより、金属酸化物５３１中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
絶縁体５２４として、具体的に、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度は、１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
図３７Ｃに示すように、絶縁体５２４は、絶縁体５５４と重ならず、且つ金属酸化物５３１ｂと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体５２４において、絶縁体５５４と重ならず、且つ金属酸化物５３１ｂと重ならない領域の膜厚は、上記酸素を十分に拡散できる膜厚であることが好ましい。
絶縁体５２２は、例えば絶縁体５１４等と同様に、例えば水または水素等の不純物が基板側からトランジスタ５００に混入することを抑制する、バリア絶縁膜として機能することが好ましい。例えば、絶縁体５２２は、絶縁体５２４より水素透過性が低いことが好ましい。本発明の一態様は、絶縁体５２２、絶縁体５５４、および絶縁体５７４によって、例えば、絶縁体５２４、金属酸化物５３１、および絶縁体５５０等を囲むことにより、例えば水または水素等の不純物が外方からトランジスタ５００に侵入することを抑制することができる。
さらに、絶縁体５２２は、酸素（例えば、酸素原子、および酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体５２２は、絶縁体５２４より酸素透過性が低いことが好ましい。絶縁体５２２が、酸素および不純物の拡散を抑制する機能を有することで、金属酸化物５３１が有する酸素が基板側へ拡散することを低減できる。また、導電体５０５が、絶縁体５２４および金属酸化物５３１が有する酸素と反応することを、抑制することができる。
絶縁体５２２は、絶縁性材料である、アルミニウムおよびハフニウムの、一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの、一方または双方の酸化物を含む絶縁体として、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、金属酸化物５３１からの酸素の放出、および、トランジスタ５００の周辺部から金属酸化物５３１への例えば水素等の不純物の混入、を抑制する層として機能する。
または、絶縁体５２２は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、または酸化ジルコニウムを添加してもよい。または、これらの絶縁体を窒化処理してもよい。または、上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）等のいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を、単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むことで、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。トランジスタ５００において、ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
なお、絶縁体５２２、および絶縁体５２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体５２２の下に絶縁体５２４と同様の絶縁体を設ける構成にしてもよい。
金属酸化物５３１は、金属酸化物５３１ａと、金属酸化物５３１ａ上の金属酸化物５３１ｂと、金属酸化物５３１ｂ上の金属酸化物５３１ｃと、を有する。金属酸化物５３１において、金属酸化物５３１ｂ下に金属酸化物５３１ａを有することで、金属酸化物５３１ａよりも下方に形成された構造物から、金属酸化物５３１ｂへの不純物の拡散を抑制することができる。また、金属酸化物５３１において、金属酸化物５３１ｂ上に金属酸化物５３１ｃを有することで、金属酸化物５３１ｃよりも上方に形成された構造物から、金属酸化物５３１ｂへの不純物の拡散を抑制することができる。
なお、金属酸化物５３１は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。例えば、金属酸化物５３１が、少なくともインジウム（Ｉｎ）と、元素Ｍと、を含む場合、金属酸化物５３１ａを構成する全元素の原子数に対する、金属酸化物５３１ａに含まれる元素Ｍの原子数の割合が、金属酸化物５３１ｂを構成する全元素の原子数に対する、金属酸化物５３１ｂに含まれる元素Ｍの原子数の割合より高いことが好ましい。また、金属酸化物５３１ａに含まれる元素Ｍの、Ｉｎに対する原子数比が、金属酸化物５３１ｂに含まれる元素Ｍの、Ｉｎに対する原子数比より大きいことが好ましい。ここで、金属酸化物５３１ｃは、金属酸化物５３１ａまたは金属酸化物５３１ｂに用いることができる金属酸化物を用いることができる。
金属酸化物５３１ａおよび金属酸化物５３１ｃの伝導帯下端のエネルギーが、金属酸化物５３１ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物５３１ａおよび金属酸化物５３１ｃの電子親和力が、金属酸化物５３１ｂの電子親和力より小さいことが好ましい。この場合、金属酸化物５３１ｃは、金属酸化物５３１ａに用いることができる金属酸化物を用いることが好ましい。具体的には、金属酸化物５３１ｃを構成する全元素の原子数に対する、金属酸化物５３１ｃに含まれる元素Ｍの原子数の割合が、金属酸化物５３１ｂを構成する全元素の原子数に対する、金属酸化物５３１ｂに含まれる元素Ｍの原子数の割合より高いことが好ましい。また、金属酸化物５３１ｃに含まれる元素Ｍの、Ｉｎに対する原子数比が、金属酸化物５３１ｂに含まれる元素Ｍの、Ｉｎに対する原子数比より大きいことが好ましい。
ここで、金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃの接合部において、伝導帯下端のエネルギー準位は、なだらかに変化する。換言すると、金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、金属酸化物５３１ａと金属酸化物５３１ｂとの界面、および金属酸化物５３１ｂと金属酸化物５３１ｃとの界面において形成される混合層の欠陥準位密度を、低くするとよい。
具体的には、金属酸化物５３１ａと金属酸化物５３１ｂとが、および、金属酸化物５３１ｂと金属酸化物５３１ｃとが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物５３１ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、金属酸化物５３１ａおよび金属酸化物５３１ｃとして、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、または酸化ガリウム等を用いてもよい。また、金属酸化物５３１ｃは、積層構造としてもよい。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上のＧａ−Ｚｎ酸化物との積層構造、または、Ｉｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上の酸化ガリウムとの積層構造、を用いることができる。別言すると、金属酸化物５３１ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物と、Ｉｎを含まない酸化物と、の積層構造を用いてもよい。
具体的には、金属酸化物５３１ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、金属酸化物５３１ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または３：１：２［原子数比］の金属酸化物を用いればよい。また、金属酸化物５３１ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、金属酸化物５３１ｃを積層構造とする場合の具体例として、例えば、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：５［原子数比］との積層構造、または、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化ガリウムとの積層構造、等が挙げられる。
このとき、金属酸化物５３１におけるキャリアの主たる経路は、金属酸化物５３１ｂとなる。金属酸化物５３１ａ、および金属酸化物５３１ｃを上述の構成とすることで、金属酸化物５３１ａと金属酸化物５３１ｂとの界面、および金属酸化物５３１ｂと金属酸化物５３１ｃとの界面における欠陥準位密度を低くすることができる。そのため、金属酸化物５３１において、界面散乱によるキャリア伝導への影響が小さくなるよって、トランジスタ５００は、高いオン電流、および高い周波数特性を得ることができる。なお、金属酸化物５３１ｃを積層構造とした場合、上述の金属酸化物５３１ｂと、金属酸化物５３１ｃとの界面における欠陥準位密度を低くする効果に加え、金属酸化物５３１ｃが有する構成元素が、絶縁体５５０側に拡散することを抑制できる。より具体的には、金属酸化物５３１ｃの上方にＩｎを含まない酸化物を積層させる場合、当該金属酸化物５３１ｃは、絶縁体５５０側へのＩｎの拡散を抑制することができる。絶縁体５５０は、ゲート絶縁体として機能する。そのため、絶縁体５５０にＩｎが拡散した場合、トランジスタ５００は特性不良となる。したがって、本発明の一態様は、金属酸化物５３１ｃを積層構造とすることで、信頼性の高い表示装置を提供することが可能となる。
ソース電極、およびドレイン電極として機能する導電体５４２（導電体５４２ａ、および導電体５４２ｂ）が、金属酸化物５３１ｂ上に設けられる。導電体５４２として、例えば、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、およびランタンから選ばれた金属元素、上述した金属元素を成分とする合金、または、上述した金属元素を組み合わせた合金、等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、またはランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、またはランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
金属酸化物５３１と接するように上記導電体５４２を設けることで、金属酸化物５３１の導電体５４２近傍において、酸素濃度が低減する場合がある。また、金属酸化物５３１の導電体５４２近傍において、導電体５４２に含まれる金属と、金属酸化物５３１の成分と、を含む金属化合物層が形成される場合がある。このような場合、金属酸化物５３１の導電体５４２近傍の領域において、キャリア濃度が増加し、当該領域は、低抵抗領域となる。
ここで、導電体５４２ａと導電体５４２ｂの間の領域は、絶縁体５８０の開口に重畳して形成される。これにより、トランジスタ５００において、導電体５４２ａと導電体５４２ｂの間に、導電体５６０を、自己整合的に配置することができる。
絶縁体５５０は、ゲート絶縁体として機能する。絶縁体５５０は、金属酸化物５３１ｃの上面に接して配置することが好ましい。絶縁体５５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは、熱に対し安定であるため好ましい。
絶縁体５５０は、絶縁体５２４と同様に、絶縁体５５０中の、例えば水または水素等の不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
トランジスタ５００において、絶縁体５５０と導電体５６０との間に、金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。これにより、当該金属酸化物は、絶縁体５５０の酸素による、導電体５６０の酸化を抑制することができる。
当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体５５０に酸化シリコンまたは酸化窒化シリコン等を用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体５５０と当該金属酸化物との積層構造とすることで、熱に対して安定、且つ比誘電率の高い積層構造とすることができる。したがって、トランジスタ５００において、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
当該金属酸化物として、具体的に、例えば、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、およびマグネシウム等から選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、例えば、アルミニウムおよびハフニウムの、一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、または、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
導電体５６０は、図３７では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、上述の、例えば、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（例えば、Ｎ２Ｏ、ＮＯ、またはＮＯ２等）、または銅原子等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。または、酸素（例えば、酸素原子、および酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料として、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウム等を用いることが好ましい。
導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは、積層構造としてもよい。例えば、チタンまたは窒化チタンと、上記導電性材料と、の積層構造としてもよい。
図３７Ａおよび図３７Ｃに示すように、金属酸化物５３１ｂの導電体５４２と重ならない領域、言い換えると、金属酸化物５３１のチャネル形成領域において、金属酸化物５３１の側面が導電体５６０で覆うように配置されている。これにより、第１のゲート電極としての機能する導電体５６０の電界を、金属酸化物５３１の側面に作用させやすくなる。よって、トランジスタ５００のオン電流を増大させ、周波数特性を向上させることができる。
絶縁体５５４は、例えば、絶縁体５１４等と同様に、例えば水または水素等の不純物が、絶縁体５８０側からトランジスタ５００に混入することを抑制する、バリア絶縁膜として機能することが好ましい。例えば、絶縁体５５４は、絶縁体５２４より水素透過性が低いことが好ましい。さらに、図３７Ｂおよび図３７Ｃに示すように、絶縁体５５４は、金属酸化物５３１ｃの側面、導電体５４２ａの上面と側面、導電体５４２ｂの上面と側面、金属酸化物５３１ａおよび金属酸化物５３１ｂの側面、並びに絶縁体５２４の上面に接することが好ましい。このような構成にすることで、絶縁体５５４は、絶縁体５８０に含まれる水素が、導電体５４２ａ、導電体５４２ｂ、金属酸化物５３１ａ、金属酸化物５３１ｂおよび絶縁体５２４の、上面または側面から金属酸化物５３１に侵入することを抑制できる。
さらに、絶縁体５５４は、酸素（例えば、酸素原子、および酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体５５４は、絶縁体５８０または絶縁体５２４より酸素透過性が低いことが好ましい。
絶縁体５５４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体５５４を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体５２４の絶縁体５５４と接する領域近傍に、酸素を添加することができる。これにより、絶縁体５５４は、当該領域から、絶縁体５２４を介して、金属酸化物５３１中に酸素を供給することができる。ここで、絶縁体５５４は、上方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物５３１から絶縁体５８０へ拡散することを防ぐことができる。また、絶縁体５２２は、下方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物５３１から基板側へ拡散することを防ぐことができる。このようにして、金属酸化物５３１のチャネル形成領域に、酸素が供給される。これにより、金属酸化物５３１の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
絶縁体５５４として、例えば、アルミニウムおよびハフニウムの、一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの、一方または双方の酸化物を含む絶縁体として、例えば、酸化アルミニウム、酸化ハフニウム、または、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
水素に対してバリア性を有する絶縁体５５４が、絶縁体５２４、絶縁体５５０、および金属酸化物５３１を覆うことで、絶縁体５８０は、絶縁体５２４、金属酸化物５３１、および絶縁体５５０と離隔されている。これにより、絶縁体５５４は、トランジスタ５００の外方から、例えば水素等の不純物が浸入することを抑制できる。そのため、トランジスタ５００に良好な電気特性および信頼性を与えることができる。
絶縁体５８０は、絶縁体５５４を介して、絶縁体５２４、金属酸化物５３１、および導電体５４２上に設けられる。例えば、絶縁体５８０として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコン等を有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、例えば、酸化シリコン、酸化窒化シリコン、または空孔を有する酸化シリコン等の材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
絶縁体５８０は、膜中の例えば水または水素等の不純物濃度が低減されていることが好ましい。また、絶縁体５８０の上面は、平坦化されていてもよい。
絶縁体５７４は、例えば絶縁体５１４等と同様に、例えば水または水素等の不純物が、上方から絶縁体５８０に混入することを抑制する、バリア絶縁膜として機能することが好ましい。絶縁体５７４として、例えば、絶縁体５１４、または絶縁体５５４等に用いることができる絶縁体を用いればよい。
層間膜として機能する絶縁体５８１が、絶縁体５７４の上に設けられることが好ましい。絶縁体５８１は、例えば絶縁体５２４等と同様に、膜中の例えば水または水素等の不純物濃度が低減されていることが好ましい。
導電体５４５ａおよび導電体５４５ｂは、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５５４に形成された開口に、配置される。また、導電体５４５ａおよび導電体５４５ｂは、導電体５６０を挟んで対向して設けられる。なお、導電体５４５ａおよび導電体５４５ｂの上面の高さは、絶縁体５８１の上面と、同一平面上としてもよい。
なお、絶縁体５４１ａが、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５５４の開口の内壁に接して設けられる。また、導電体５４５ａの第１の導電体が、絶縁体５４１ａの側面に接して形成されている。導電体５４２ａが、当該開口の底部の少なくとも一部に位置しており、かつ、導電体５４５ａと接する。同様に、絶縁体５４１ａが、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５５４の開口の内壁に接して設けられる。また、導電体５４５ｂの第１の導電体が、絶縁体５４１ｂの側面に接して形成されている。導電体５４２ｂが、当該開口の底部の少なくとも一部に位置しており、かつ、導電体５４５ｂと接する。
導電体５４５ａおよび導電体５４５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５４５ａおよび導電体５４５ｂは積層構造としてもよい。
導電体５４５を積層構造とする場合、金属酸化物５３１ａ、金属酸化物５３１ｂ、導電体５４２、絶縁体５５４、絶縁体５８０、絶縁体５７４、および絶縁体５８１と接する導電体に、上述の、例えば水または水素等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウム等を用いることが好ましい。また、例えば水または水素等の不純物の拡散を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。導電体５４５ａおよび導電体５４５ｂは、当該導電性材料を用いることで、絶縁体５８０に添加された酸素が導電体５４５ａおよび導電体５４５ｂに吸収されることを抑制できる。また、絶縁体５８１より上層から水または水素等の不純物が、導電体５４５ａおよび導電体５４５ｂを通じて金属酸化物５３１に混入することを抑制できる。
絶縁体５４１ａおよび絶縁体５４１ｂとして、例えば、絶縁体５５４等に用いることができる絶縁体を用いればよい。絶縁体５４１ａおよび絶縁体５４１ｂは、絶縁体５５４に接して設けられるため、例えば絶縁体５８０等から、例えば水または水素等の不純物が、導電体５４５ａおよび導電体５４５ｂを通じて金属酸化物５３１に混入することを抑制できる。また、絶縁体５４１ａおよび絶縁体５４１ｂは、絶縁体５８０に含まれる酸素が導電体５４５ａおよび導電体５４５ｂに吸収されることを抑制できる。
なお、図示しないが、配線として機能する導電体が、導電体５４５ａの上面、および導電体５４５ｂの上面に接して配置されてもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよい。例えば、チタンまたは窒化チタンと、上記導電性材料と、の積層としてもよい。当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
＜トランジスタの構成材料＞
トランジスタに用いることができる構成材料について説明する。
［基板］
トランジスタ５００を形成する基板として、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。当該基板は、絶縁体基板として、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（例えば、イットリア安定化ジルコニア基板等）、または樹脂基板等がある。また、当該基板は、半導体基板として、例えば、シリコン、もしくはゲルマニウム等の半導体基板、または、炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、もしくは酸化ガリウムからなる化合物半導体基板、等がある。さらには、当該基板は、前述の半導体基板内部に絶縁体領域を有する半導体基板（例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板等）がある。また、当該基板は、導電体基板として、例えば、黒鉛基板、金属基板、合金基板、または導電性樹脂基板等がある。また、当該基板は、例えば、金属の窒化物を有する基板、または金属の酸化物を有する基板等がある。さらには、当該基板は、例えば、絶縁体基板に導電体もしくは半導体が設けられた基板、半導体基板に導電体もしくは絶縁体が設けられた基板、または、導電体基板に半導体もしくは絶縁体が設けられた基板等がある。また、当該基板は、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子として、例えば、容量素子、抵抗素子、スイッチ素子、発光素子、または記憶素子等がある。
［絶縁体］
絶縁体として、例えば、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、または金属窒化酸化物等がある。
例えば、トランジスタにおいて、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、例えばリーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体に、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の材料は、機能に応じて選択するとよい。
比誘電率の高い絶縁体として、例えば、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、または、シリコンおよびハフニウムを有する窒化物等がある。
比誘電率が低い絶縁体として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂等がある。
酸化物半導体を用いたトランジスタは、例えば水素等の不純物および酸素の透過を抑制する機能を有する絶縁体（例えば、絶縁体５１４、絶縁体５２２、絶縁体５５４、および絶縁体５７４等）で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば水素等の不純物および酸素の透過を抑制する機能を有する絶縁体として、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層または積層で用いればよい。具体的には、例えば水素等の不純物および酸素の透過を抑制する機能を有する絶縁体として、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、もしくは酸化タンタル等の金属酸化物、または、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコン、もしくは窒化シリコン等の金属窒化物、を用いることができる。
ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンは、金属酸化物５３１と接する構造とすることで、金属酸化物５３１が有する酸素欠損を補償することができる。
［導電体］
導電体として、例えば、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、およびランタン等から選ばれた金属元素、上述した金属元素を成分とする合金、または、上述した金属元素を組み合わせた合金、等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、またはランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、またはランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、導電体として、例えばリン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、または、例えばニッケルシリサイド等のシリサイド、を用いてもよい。
導電体として、上記の材料で形成される導電体を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に金属酸化物を用いる場合において、ゲート電極として機能する導電体に、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合、当該導電体において、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素が、チャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、当該導電体として、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、または窒化タンタル等の窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、またはシリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。当該導電体は、このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。また、例えば外方の絶縁体等から混入する水素を捕獲することができる場合がある。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物（以下、酸化物半導体ともいう。）について説明する。
＜結晶構造の分類＞
まず、酸化物半導体における、結晶構造の分類について、図３８Ａを用いて説明を行う。図３８Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
図３８Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、およびＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）が含まれる（ｅｘｃｌｕｄｉｎｇ　ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ　ａｎｄ　ｐｏｌｙ　ｃｒｙｓｔａｌ）。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、ｐｏｌｙ　ｃｒｙｓｔａｌ、およびｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、およびｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。
なお、図３８Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、「Ｃｒｙｓｔａｌ（結晶）」もしくはエネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」とは異なる構造と言い換えることができる。
なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。図３８Ｂは、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ−ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルである（横軸は２θ［ｄｅｇ．］とし、また、縦軸は強度（Ｉｎｔｅｎｓｉｔｙ）を任意単位（ａ．ｕ．）で表している）。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。以降、図３８Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図３８Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図３８Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の厚さは、５００ｎｍである。
図３８Ｂに示すように、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルにおいて、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルにおいて、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図３８Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。図３８Ｃは、ＣＡＡＣ−ＩＧＺＯ膜の回折パターンである。なお、図３８Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図３８Ｃに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
図３８Ｃに示すように、ＣＡＡＣ−ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
〔酸化物半導体の構造〕
なお、酸化物半導体は、構造に着目した場合、図３８Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体として、例えば、上述のＣＡＡＣ−ＯＳ、およびｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、例えば、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、および非晶質酸化物半導体、等が含まれる。
ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、およびａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、かつ、当該複数の結晶領域のｃ軸が特定の方向に配向している、酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有する。なお、当該領域は、歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は、１０ｎｍ未満となる。また、結晶領域が複数の微小な結晶で構成されている場合、当該結晶領域の最大径は、数十ｎｍ程度となる場合がある。
Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、例えば、アルミニウム、ガリウム、イットリウム、スズ、およびチタン等から選ばれた一種、または複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）像において、格子像として観察される。
ＣＡＡＣ−ＯＳ膜に対して、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定において、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成等により変動する場合がある。
また、例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
上記特定の方向からＣＡＡＣ−ＯＳの結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とする。ただし、当該格子配列の単位格子は、正六角形とは限らず、非正六角形である場合がある。また、ＣＡＡＣ−ＯＳは、上記歪みにおいて、例えば、五角形、または七角形等の格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳの歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することは難しい。即ち、ＣＡＡＣ−ＯＳは、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないこと、または、金属原子が置換することで原子間の結合距離が変化すること、などによって、歪みを許容することができる、ということが要因である可能性がある。
なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲される。そのため、例えば、トランジスタのオン電流の低下、または電界効果移動度の低下等を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する、結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳは、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、およびＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
ＣＡＡＣ−ＯＳは、結晶性が高く、かつ、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は、例えば、不純物の混入および欠陥の生成等の一以上によって低下する場合がある。そのため、ＣＡＡＣ−ＯＳは不純物および欠陥（例えば、酸素欠損等）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は、熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＣＡＡＣ−ＯＳをＯＳトランジスタに用いると、当該ＯＳトランジスタの製造工程の自由度を広げることが可能となる。
［ｎｃ−ＯＳ］
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下である。このことから、当該微小な結晶は、ナノ結晶ともいわれる。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳおよび非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対して、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定において、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対して、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対して、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ−ｌｉｋｅ　ＯＳ］
ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。
［酸化物半導体の構成］
次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳは材料構成に関する。
［ＣＡＣ−ＯＳ］
ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、当該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態を、モザイク状またはパッチ状ともいう。
さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、かつ、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
具体的には、上記第１の領域は、例えば、インジウム酸化物、またはインジウム亜鉛酸化物等が主成分である領域である。また、上記第２の領域は、例えば、ガリウム酸化物、またはガリウム亜鉛酸化物等が主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
なお、上記第１の領域と、上記第２の領域とは、明確な境界を観察することが難しい場合がある。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、かつ混合している構造を有することが確認できる。
したがって、ＣＡＣ−ＯＳをトランジスタに用いる場合、ＣＡＣ−ＯＳの第１の領域に起因する導電性と、ＣＡＣ−ＯＳの第２の領域に起因する絶縁性とが、相補的に作用することにより、トランジスタをスイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳは、材料の一部において導電性の機能と、材料の一部において絶縁性の機能と、を有し、材料の全体では半導体としての機能を有する。すなわち、導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることで、当該トランジスタは、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、およびＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
特に、トランジスタのチャネルが形成される半導体層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＧＺＯ」とも記す）を用いることが好ましい。または、当該半導体層としては、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＡＺＯ」とも記す）を用いてもよい。または、当該半導体層としては、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＡＧＺＯ」とも記す）を用いてもよい。
トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は、１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、かつ、１×１０−９ｃｍ−３以上である。なお、酸化物半導体中のキャリア濃度を低くする場合、当該酸化物半導体中の不純物濃度を低くすることで、当該酸化物半導体中の欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを、高純度真性または実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物は、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、またはシリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンまたは炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体中のシリコンまたは炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体に、アルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
酸化物半導体において、窒素が含まれると、キャリアである電子が生じることで、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が、不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、当該酸化物半導体に酸素欠損を形成する場合がある。かつ、当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。このため、酸化物半導体中の水素は、できる限り低減されていることが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中の水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、当該トランジスタに安定した電気特性を付与することができる。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様に係る半導体装置を適用可能な電子機器について説明する。
本発明の一態様に係る半導体装置は、電子機器の表示部に適用することができる。したがって、本発明の一態様は、表示品位の高い電子機器を実現できる。または、本発明の一態様は、極めて高精細な電子機器を実現できる。または、本発明の一態様は、信頼性の高い電子機器を実現できる。
本発明の一態様に係る半導体装置などを用いた電子機器としては、例えば、テレビ、モニタ等の表示装置、照明装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ）などの記録媒体に記憶された静止画もしくは動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、自動車電話、携帯電話、携帯情報端末、タブレット型端末、携帯型ゲーム機、パチンコ機などの固定式ゲーム機、電卓、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、または透析装置等の医療機器などが挙げられる。さらに、例えば、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、または電力の平準化とスマートグリッドのための蓄電装置等の産業機器などが挙げられる。また、例えば、燃料を用いたエンジン、または蓄電体からの電力を用いた電動機により推進する移動体なども、電子機器の範疇に含まれる場合がある。上記移動体としては、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＶ）、プラグインハイブリッド車（ＰＨＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型もしくは大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機、惑星探査機、または宇宙船などが挙げられる。
本発明の一態様に係る電子機器は、二次電池（バッテリ）を有していてもよい。さらに、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
二次電池としては、例えば、リチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、または銀亜鉛電池などが挙げられる。
本発明の一態様に係る電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像および情報等の表示を行うことができる。また、電子機器がアンテナおよび二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様に係る電子機器は、センサ（例えば、力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、または赤外線など、を測定する機能を含むもの）を有していてもよい。
本発明の一態様に係る電子機器は、様々な機能を有することができる。例えば、様々な情報（例えば、静止画、動画、またはテキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付もしくは時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、または記録媒体に記録されているプログラムもしくはデータを読み出す機能等を有することができる。
さらに、複数の表示部を有する電子機器においては、表示部の一部を主として画像情報を表示し、別の一部を主として文字情報を表示する機能、または複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができる。さらに、受像部を有する電子機器においては、静止画もしくは動画を撮影する機能、撮影した画像を自動もしくは手動で補正する機能、撮影した画像を記録媒体（外部または電子機器に内蔵）に保存する機能、または撮影した画像を表示部に表示する機能等を有することができる。なお、本発明の一態様に係る電子機器が有する機能はこれらに限定されない。本発明の一態様に係る電子機器は、様々な機能を有することができる。
本発明の一態様に係る半導体装置は、高精細な画像を表示することができる。そのため、特に携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、または電子書籍端末などに好適に用いることができる。例えば、ＶＲ機器またはＡＲ機器などのｘＲ機器に好適に用いることができる。
図３９Ａは、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、およびシャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。なお、カメラ８０００は、レンズ８００６と筐体とが一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押す、またはタッチパネルとして機能する表示部８００２をタッチすることにより撮像することができる。
筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、例えば、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、およびボタン８１０３等を有する。
筐体８１０１は、カメラ８０００のマウントと係合するマウントにより、カメラ８０００に取り付けられている。ファインダー８１００は、例えば、カメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
ボタン８１０３は、例えば、電源ボタン等としての機能を有する。
本発明の一態様に係る半導体装置は、カメラ８０００の表示部８００２、およびファインダー８１００の表示部８１０２に適用できる。なお、ファインダー８１００は、カメラ８０００に内蔵されていてもよい。
図３９Ｂは、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、およびケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する機能を有する。本体８２０３は、例えば、無線受信機等を備え、受信した映像情報を表示部８２０４に表示させることができる。また、本体８２０３は、例えば、カメラを備え、使用者の眼球またはまぶたの動きの情報を入力手段として用いることができる。
また、装着部８２０１は、例えば、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１は、例えば、温度センサ、圧力センサ、または加速度センサ等の各種センサを有していてもよい。ヘッドマウントディスプレイ８２００は、例えば、使用者の生体情報を表示部８２０４に表示する機能、または使用者の頭部の動きに合わせて表示部８２０４に表示する映像を変化させる機能などを有していてもよい。
本発明の一態様に係る半導体装置は、表示部８２０４に適用できる。
図３９Ｃ乃至図３９Ｅは、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、ヘッドマウントディスプレイ８３００は、例えば、表示部８３０２を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、例えば、表示部８３０２の異なる領域に表示された別の画像を、レンズ８３０５を通して視認することで、例えば、視差を用いた３次元表示等を行うこともできる。なお、表示部８３０２を１つ設ける構成に限られず、例えば、表示部８３０２を２つ設け、使用者の片方の目につき１つの表示部を配置してもよい。
本発明の一態様に係る半導体装置は、表示部８３０２に適用できる。本発明の一態様に係る半導体装置は、極めて高い精細度を実現することも可能である。例えば、図３９Ｅのようにレンズ８３０５を用いて表示を拡大して視認される場合でも、使用者に画素が視認されにくい。つまり、表示部８３０２を用いて、使用者に現実感の高い映像を視認させることができる。
図３９Ｆは、ゴーグル型のヘッドマウントディスプレイ８４００の外観を示す図である。ヘッドマウントディスプレイ８４００は、一対の筐体８４０１と、装着部８４０２と、緩衝部材８４０３と、を有する。一対の筐体８４０１内には、それぞれ、表示部８４０４およびレンズ８４０５が設けられる。一対の表示部８４０４は、互いに異なる画像を表示させることで、視差を用いた３次元表示を行うことができる。
使用者は、レンズ８４０５を通して、表示部８４０４の表示を視認することができる。レンズ８４０５はピント調整機構を有し、使用者の視力に応じて位置を調整することができる。表示部８４０４は、正方形または横長の長方形であることが好ましい。これにより、臨場感を高めることができる。
装着部８４０２は、使用者の顔のサイズに応じて調整でき、かつ、ずれ落ちることのないよう、可塑性および弾性を有することが好ましい。また、装着部８４０２の一部は、例えば、骨伝導イヤフォンとして機能する振動機構を有していることが好ましい。これにより、別途イヤフォン、またはスピーカなどの音響機器を必要とせず、装着しただけで映像と音声を楽しむことができる。なお、筐体８４０１内に、例えば、無線通信により音声データを出力する機能を有していてもよい。
装着部８４０２および緩衝部材８４０３は、使用者の顔（額、または頬など）に接触する部分である。緩衝部材８４０３が使用者の顔と密着することにより、光漏れを防ぐことができ、より没入感を高めることができる。緩衝部材８４０３は、使用者がヘッドマウントディスプレイ８４００を装着した際に使用者の顔に密着するよう、柔らかな素材を用いることが好ましい。例えば、ゴム、シリコーンゴム、ウレタン、またはスポンジなどの素材を用いることができる。また、例えば、スポンジ等の表面を布、または革（天然皮革または合成皮革）などで覆ったものを用いると、使用者の顔と緩衝部材８４０３との間に隙間が生じにくく光漏れを好適に防ぐことができる。また、このような素材を用いると、肌触りが良いことに加え、例えば、寒い季節などに装着した際に、使用者に冷たさを感じさせないため好ましい。緩衝部材８４０３または装着部８４０２などの、使用者の肌に触れる部材は、取り外し可能な構成とすると、クリーニングまたは交換が容易となるため好ましい。
図４０Ａは、テレビジョン装置の一例を示す図である。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
図４０Ａにおいて、本発明の一態様に係る半導体装置は、表示部７０００に適用することができる。
図４０Ａに示すテレビジョン装置７１００は、筐体７１０１が備える操作スイッチ、または、別体のリモコン操作機７１１１により、操作を行うことができる。または、表示部７０００にタッチセンサを備えることで、例えば、指等で表示部７０００に触れることで、テレビジョン装置７１００の操作を行ってもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。テレビジョン装置７１００は、リモコン操作機７１１１が備える操作キーまたはタッチパネルにより、チャンネルまたは音量の操作を行うことができる。また、表示部７０００に表示される映像の操作を行うことができる。
なお、テレビジョン装置７１００は、例えば、受信機およびモデムなどを備えた構成とすることができる。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（例えば、送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図４０Ｂは、ノート型パーソナルコンピュータの一例を示す図である。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、および外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。
図４０Ｂにおいて、本発明の一態様に係る半導体装置は、表示部７０００に適用することができる。
図４０Ｃおよび図４０Ｄは、デジタルサイネージの一例を示す図である。
図４０Ｃに示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、およびスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、またはマイク等を有することができる。
図４０Ｄは、円柱状の柱に取り付けられたデジタルサイネージを示す図である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。
図４０Ｃおよび図４０Ｄにおいて、本発明の一態様に係る半導体装置は、表示部７０００に適用することができる。
デジタルサイネージ７３００またはデジタルサイネージ７４００は、表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
また、デジタルサイネージ７３００またはデジタルサイネージ７４００は、表示部７０００にタッチパネルを適用することが好ましい。これにより、表示部７０００に画像または動画を表示するだけでなく、使用者が直感的に操作することができる。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
また、図４０Ｃおよび図４０Ｄに示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、例えば、ユーザが所持するスマートフォン等の情報端末機７３１１または情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。
また、デジタルサイネージ７３００またはデジタルサイネージ７４００は、情報端末機７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
図４０Ｅは、情報端末の一例を示す図である。情報端末７５５０は、筐体７５５１、表示部７５５２、マイク７５５７、スピーカ部７５５４、カメラ７５５３、および操作スイッチ７５５５などを有する。本発明の一態様に係る半導体装置は、表示部７５５２に適用することができる。また、表示部７５５２は、タッチパネルとしての機能を有することができる。また、情報端末７５５０は、筐体７５５１の内側に、アンテナ、およびバッテリなどを備えることができる。情報端末７５５０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、または電子書籍端末等として用いることができる。
図４０Ｆは、腕時計型の情報端末の一例を示す図である。情報端末７６６０は、筐体７６６１、表示部７６６２、バンド７６６３、バックル７６６４、操作スイッチ７６６５、および入出力端子７６６６などを備える。また、情報端末７６６０は、筐体７６６１の内側に、例えば、アンテナ、およびバッテリなどを備えることができる。情報端末７６６０は、例えば、移動電話、電子メール、文章閲覧および作成、音楽再生、インターネット通信、またはコンピュータゲームなど、種々なアプリケーションを実行することができる。
また、情報端末７６６０は、表示部７６６２にタッチセンサを備え、例えば、指またはスタイラスなどで画面に触れることで、操作することができる。例えば、表示部７６６２に表示されたアイコン７６６７に触れることで、アプリケーションを起動することができる。操作スイッチ７６６５は、例えば、時刻設定のほか、電源のオンもしくはオフ動作、無線通信のオンもしくはオフ動作、マナーモードの実行もしくは解除、または省電力モードの実行もしくは解除など、様々な機能を持たせることができる。例えば、情報端末７６６０に組み込まれたオペレーティングシステムにより、操作スイッチ７６６５の機能を設定することもできる。
また、情報端末７６６０は、通信規格された近距離無線通信を実行することが可能である。例えば、無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末７６６０は、入出力端子７６６６を介して他の情報端末とデータの送受信を行うことができる。また、入出力端子７６６６を介して充電を行うこともできる。なお、充電の動作は、入出力端子７６６６を介さずに無線給電により行ってもよい。
図４１Ａは、自動車９７００の外観を示す図である。図４１Ｂは、自動車９７００の運転席を示す図である。自動車９７００は、車体９７０１、車輪９７０２、ダッシュボード９７０３、およびライト９７０４等を備える。本発明の一態様にかかる表示装置は、例えば、自動車９７００の表示部などに用いることができる。例えば、本発明の一態様にかかる表示装置は、図４１Ｂに示す表示部９７１０乃至表示部９７１５のそれぞれに適用することができる。
表示部９７１０および表示部９７１１は、自動車のフロントガラスに設けられた表示装置である。本発明の一態様に係る表示装置は、表示装置が備える電極を、透光性を備える導電性材料で作製することによって、反対側が透けて見える、いわゆるシースルー状態の表示装置とすることができる。シースルー状態の表示装置であれば、自動車９７００の運転時においても視界の妨げになることがない。よって、本発明の一態様にかかる表示装置は、自動車９７００のフロントガラスに設置することができる。なお、当該表示装置は、例えば、当該表示装置を駆動するためのトランジスタなどを設ける場合、当該トランジスタとして、例えば、有機半導体材料を用いた有機トランジスタ、または酸化物半導体を用いたトランジスタなど、透光性を備えるトランジスタを用いるとよい。
表示部９７１２は、ピラー部分に設けられた表示装置である。例えば、車体９７０１に設けられた撮像手段からの映像を表示部９７１２に映し出すことによって、ピラーで遮られた視界を補完することができる。表示部９７１３は、ダッシュボード９７０３に設けられた表示装置である。例えば、車体９７０１に設けられた撮像手段からの映像を表示部９７１３に映し出すことによって、ダッシュボード９７０３で遮られた視界を補完することができる。すなわち、自動車９７００は、車体９７０１に設けられた撮像手段からの映像を表示部９７１２および表示部９７１３に映し出すことによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。
また、図４２は、運転席と助手席にベンチシートを採用した自動車９７００の室内を示す図である。表示部９７２１は、ドア部に設けられた表示装置である。例えば、車体９７０１に設けられた撮像手段からの映像を表示部９７２１に映し出すことによって、ドアで遮られた視界を補完することができる。また、表示部９７２２は、ハンドルに設けられた表示装置である。表示部９７２３は、ベンチシートの座面の中央部に設けられた表示装置である。
表示部９７１４、表示部９７１５、または表示部９７２２は、例えば、ナビゲーション情報、走行速度、エンジンの回転数、走行距離、燃料の残量、ギアの状態、またはエアコンの設定などを表示することで、使用者に様々な情報を提供できる。また、表示部に表示される表示項目およびレイアウトは、使用者の好みに合わせて適宜変更できる。なお、上記情報は、表示部９７１０乃至表示部９７１３、表示部９７２１、および表示部９７２３、の一以上にも表示できる。また、表示部９７１０乃至表示部９７１５、および、表示部９７２１乃至表示部９７２３、の一以上は、照明装置として用いることも可能である。
本実施の形態に示す構成は、他の実施の形態および実施例に示した構成と適宜組み合わせて用いることができる。
本実施例では、実際に作製した表示装置について説明する。当該表示装置は、チャネル長２００ｎｍの酸化物半導体ＦＥＴを用いた、精細度３２０７ｐｐｉの高精細ＯＬＥＤディスプレイ（有機ＥＬディスプレイともいう）を備える。当該表示装置は、例えば、ＶＲ機器またはＡＲ機器などのｘＲ機器に好適に用いられる。本実施例に示す表示装置に、本発明の一態様に係る半導体装置が、好適に適用される。
本実施例などにおいて、ＯＳトランジスタ（チャネルが形成される半導体層に酸化物半導体を含むトランジスタ）は、酸化物半導体ＦＥＴまたはＯＳＦＥＴといわれる場合がある。また、Ｓｉトランジスタ（チャネルが形成される半導体層にシリコンを含むトランジスタ）は、ＳｉＦＥＴといわれる場合がある。
本実施例において、例えば、表示装置、画素、および酸化物半導体ＦＥＴなどの詳細な説明については、他の実施の形態を適宜参酌することができる。よって、本実施例では、適宜説明を省略する場合がある。
＜酸化物半導体ＦＥＴの構成＞
作製された表示装置に用いられた酸化物半導体ＦＥＴ（ＯＳＦＥＴ７００）について説明する。図４３は、ＯＳＦＥＴ７００のプロセスフローである。また、図４４は、ＯＳＦＥＴ７００の斜視概略図である。図４５Ａ乃至図４５Ｄは、作製された表示装置の画素が備えるＯＳＦＥＴ７００およびＯＳＦＥＴ７００周りのＳＴＥＭ（Ｓｃａｎｎｉｎｇ　Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）像である。図４５Ａは、ＯＳＦＥＴ７００周りの平面ＳＴＥＭ像である。図４５Ｂおよび図４５Ｃは、ＯＳＦＥＴ７００のチャネル長方向の断面ＳＴＥＭ像である。図４５ＤはＯＳＦＥＴ７００のチャネル幅方向の断面ＳＴＥＭ像である。
まず、プロセスＰ０１およびプロセスＰ０２で、導電体７０５が形成された（図３７の導電体５０５に対応する）。導電体７０５は、ＯＳＦＥＴ７００のバックゲートの電極（ＢＧＥ）として機能する。次に、プロセスＰ０３で、絶縁体７２２および絶縁体７２４が形成された（図３７の絶縁体５２２および絶縁体５２４に対応する）。次に、プロセスＰ０４で、金属酸化物７３１および導電体７４２が形成された（図３７の金属酸化物５３１および導電体５４２に対応する）。金属酸化物７３１はＯＳＦＥＴ７００の活性層として機能する。また、導電体７４２は、ＯＳＦＥＴ７００のソースおよびドレインのそれぞれの電極（Ｓ／Ｄメタル）として機能する。次に、プロセスＰ０５で、絶縁体７５４が形成された（図３７の絶縁体５５４および絶縁体５８０に対応する）。次に、プロセスＰ０６およびプロセスＰ０７で、絶縁体７５０が形成された（図３７の絶縁体５５０に対応する）。絶縁体７５０は、ＯＳＦＥＴ７００のゲート絶縁膜（ＧＩ）として機能する。次に、プロセスＰ０８で、導電体７６０が形成された（図３７の導電体５６０に対応する）。導電体７６０は、ＯＳＦＥＴ７００のゲートの電極（ＴＧＥ）として機能する。次に、プロセスＰ０９で、パッシベーション膜、層間膜、ビア（コンタクトという場合もある）、および配線などが形成された（図示せず）。
ＯＳＦＥＴ７００の活性層（金属酸化物７３１）に、ＣＡＡＣの構造を有するＩＧＺＯ（ＣＡＡＣ−ＩＧＺＯともいう）が用いられた。また、Ｓ／Ｄメタル（導電体７４２）には、窒化タンタルが用いられた。なお、ＯＳＦＥＴ７００は、ＴＧＥ（導電体７６０）の形成と同時にチャネルも形成される、ｓｅｌｆ−ａｌｉｇｎ型である。また、ＢＧＥ（導電体７０５）も配置されることで、チャネルの制御性が上げられている。
作製された表示装置は、酸化物半導体がバックプレーンに用いられており、かつ、ＯＳＦＥＴ、容量、２層の引き回し配線、画素電極、およびＯＬＥＤのそれぞれが備えられた層が、Ｓｉ基板上に順に積み重なった構成（ＯＳＦＥＴ＼容量＼２層の引き回し配線＼画素電極＼ＯＬＥＤの構成という場合もある）である。
作製された表示装置の画素に、実施の形態２で示した、本発明の一態様に係る半導体装置１００Ｂ（図１６を参照）が適用された。当該画素は、７個の酸化物半導体ＦＥＴと３個の容量を備える構成（７Ｔｒ３Ｃ構成という場合もある）である。
また、作製された表示装置の画素が備えるＯＳＦＥＴ７００は、チャネル長が２００ｎｍであり、チャネル幅が１３０ｎｍである。また、ＯＳＦＥＴ７００は、活性層（金属酸化物７３１）の上面と側面がＴＧＥ（導電体７６０）で覆われたＴｒｉｇａｔｅ構造である。
＜酸化物半導体ＦＥＴの電気特性＞
作製された酸化物半導体ＦＥＴ（ＯＳＦＥＴ７００）の電気特性の評価結果について説明する。
〔Ｉｄ−Ｖｇ特性〕
図４６は、ＯＳＦＥＴ７００のＩｄ−Ｖｇ特性の評価結果を示すグラフである。評価したＯＳＦＥＴ７００は、チャネル長が２００ｎｍであり、チャネル幅が１３０ｎｍである。Ｉｄ−Ｖｇ特性の評価は、ＯＳＦＥＴ７００のバックゲートに与える電位をゲートに与える電位と同じ電位にして、行われた。図４６において、横軸はソースとゲートの間の電圧（電圧Ｖｇともいう）を示し、縦軸はソースとドレインの間に流れる電流（電流Ｉｄともいう）を示している。図４６には、電圧Ｖｇが−４Ｖから４Ｖの範囲の電流Ｉｄが示されている。また、図４６には、ソースとドレインの間の電圧（電圧Ｖｄともいう）が０．１Ｖの場合と、１．２Ｖの場合の、それぞれのＩｄ−Ｖｇ特性が示されている。曲線８１１は、電圧Ｖｄが０．１Ｖの場合のＩｄ−Ｖｇ特性である。曲線８１２は、電圧Ｖｄが１．２Ｖの場合のＩｄ−Ｖｇ特性である。
図４６に示すＩｄ−Ｖｇ特性より、ＯＳＦＥＴ７００は、ノーマリーオフ型であり、十分なオンオフ比であった。また、ＯＳＦＥＴ７００のＳ値は、１０１ｍＶ／ｄｅｃａｄｅであった。また、ＯＳＦＥＴ７００のオフ電流は、測定下限に達するほど低かった。
なお、表示装置の動作において、画素が備えるＯＳＦＥＴ７００に高電圧が印加される。そのため、ＯＳＦＥＴ７００は、ＧＩ（絶縁体７５０）の等価酸化膜厚（ＥＯＴ）が１１ｎｍとなるように設計された。
〔Ｖｔｈばらつき〕
図４７は、ＯＳＦＥＴ７００のＶｔｈばらつきの評価結果を示す累積度数分布図である。図４７には、７２個のＯＳＦＥＴ７００のＶｔｈ分布が示されている。評価したＯＳＦＥＴ７００の構成（チャネル長およびチャネル幅など）は、図４６に示すＩｄ−Ｖｇ特性を評価したＯＳＦＥＴ７００の構成と同様である。Ｖｔｈばらつきの評価は、ＯＳＦＥＴ７００のバックゲートに与える電位をゲートに与える電位と同じ電位にして、行われた。なお、本実施例では、図４６に示すＩｄ−Ｖｇ特性において、電流Ｉｄ＝６×１０−８Ａとなる電圧Ｖｇとして、Ｖｔｈが定義された。図４７において、横軸はＶｔｈを示し、縦軸は累積度を示している。
図４７に示す累積度数分布図より、Ｖｔｈばらつきの指標となる標準偏差σは、９３ｍＶであった。
〔Ｉｄ−Ｖｄ特性〕
図４８Ａは、ＯＳＦＥＴ７００のＩｄ−Ｖｄ特性の評価結果を示すグラフである。評価したＯＳＦＥＴ７００の構成は、図４６に示すＩｄ−Ｖｇ特性を評価したＯＳＦＥＴ７００の構成と同様のＦＥＴを、図６Ｂに示すように直列に３つ接続したトリプルゲート型である。Ｉｄ−Ｖｄ特性の評価は、ＯＳＦＥＴ７００のバックゲートに与える電位をソースに与える電位と同じ電位にして、行われた。図４８Ａにおいて、横軸は電圧Ｖｄを示し、縦軸は電流Ｉｄを示している。図４８Ａには、電圧Ｖｄが０Ｖから６Ｖの範囲の電流Ｉｄが示されている。また、図４８Ａには、電圧Ｖｇを変化させて評価した複数のＩｄ−Ｖｄ特性が示されている。曲線８３１は、電圧Ｖｇが２．０００Ｖの場合のＩｄ−Ｖｄ特性である。曲線８３２は、電圧Ｖｇが１．９７５Ｖの場合のＩｄ−Ｖｄ特性である。曲線８３３は、電圧Ｖｇが１．９５０Ｖの場合のＩｄ−Ｖｄ特性である。曲線８３４は、電圧Ｖｇが１．９２５Ｖの場合のＩｄ−Ｖｄ特性である。他にも、電圧Ｖｇを０．０２５Ｖずつ変化させて測定したＩｄ−Ｖｄ特性が複数示されている。また、図４８Ｂは、比較のために評価したＳｉＦＥＴのＩｄ−Ｖｄ特性である。評価したＳｉＦＥＴは、チャネル長が２３０ｎｍであり、チャネル幅が１６００ｎｍである。曲線８３５は電圧Ｖｇが３．３Ｖの場合のＩｄ−Ｖｄ特性である。曲線８３６は電圧Ｖｇが１．８Ｖの場合のＩｄ−Ｖｄ特性である。
図４８Ａ及び図４８Ｂに示すＩｄ−Ｖｄ特性より、ＯＳＦＥＴは、ＳｉＦＥＴに比べて、どの電圧Ｖｇでも十分な飽和特性であった。また、図４８Ａに示すＩｄ−Ｖｄ特性より、ＯＳＦＥＴは、電圧Ｖｇの細かい変動に応じて電流Ｉｄが変動しており、ＯＬＥＤ発光時の細かい電流制御が可能である、ということが示された。
〔Ｖｄ耐圧〕
図４９は、ＯＳＦＥＴ７００のＶｄ耐圧の評価結果を示すグラフである。評価したＯＳＦＥＴ７００の構成は、図４６に示すＩｄ−Ｖｇ特性を評価したＯＳＦＥＴ７００の構成と同様である。Ｖｄ耐圧の評価は、ＯＳＦＥＴ７００のバックゲートに与える電位をゲートに与える電位と同じ電位にして、行われた。図４９において、横軸は電圧Ｖｄを示し、縦軸は電流Ｉｄを示している。図４９には、電圧Ｖｇが０Ｖの場合における、電圧Ｖｄが０Ｖから３０Ｖの範囲の電流Ｉｄが示されている。曲線８４１は、ＯＳＦＥＴの特性である。また、曲線８４２は、比較のために評価したＳｉＦＥＴの特性である。評価したＳｉＦＥＴの構成は、図４８Ｂに示すＩｄ−Ｖｄ特性を評価したＳｉＦＥＴの構成と同様である。
曲線８４１において、電流Ｉｄが急激に増加する電圧Ｖｄの値がＶｄ耐圧である。ＯＳＦＥＴ７００は、Ｖｄ耐圧が約２０Ｖであり、ＳｉＦＥＴより高い耐圧であった。
〔オフ電流〕
図４６に示したＩｄ−Ｖｇ特性のように、酸化物半導体ＦＥＴのオフ電流は、通常の測定方法では測定が難しいほど低い。そのため、図５０に示す回路を用いて、酸化物半導体ＦＥＴのオフ電流が定量的に評価された。図５０において、回路部８５１に、評価対象となる酸化物半導体ＦＥＴが接続される。オフ電流の評価に用いられた酸化物半導体ＦＥＴは、チャネル長が２００ｎｍであり、チャネル幅が１３０ｎｍである、ＯＳＦＥＴ７００を２０，０００個並列接続させている。それによって、当該酸化物半導体ＦＥＴは、疑似的にチャネル幅が２．６ｍｍである。回路部８５２では、オフ電流を評価するために回路が制御される。回路部８５３では、オフ電流を評価するための信号が出力端子８５５に出力される。入力端子群８５４では、オフ電流を評価するために回路を制御する信号が入力される。回路部８５１のそれぞれの端子に図５０に示すような電位を印加することで、オフ電流が評価された。
図５１は、酸化物半導体ＦＥＴのオフ電流の評価結果を示すグラフである。図５１において、横軸は温度Ｔの逆数を示し、縦軸はオフ電流（電流Ｉｏｆｆともいう）を示している。なお、縦軸のオフ電流は、ＯＳＦＥＴ７００のチャネル幅１３０ｎｍに換算した値である。点８６１乃至点８６４のそれぞれのプロットは、１５０℃、１２５℃、１００℃、および８５℃のそれぞれの温度におけるオフ電流の測定結果である。また、直線８６５は、点８６１乃至点８６４から得られる回帰直線である。直線８６５より予測される室温２７℃でのオフ電流は１×１０−２４Ａ未満である。よって、酸化物半導体ＦＥＴのオフ電流は、非常に低い値である、ということが示された。
＜表示装置の表示結果＞
本実施例において作製された表示装置は、精細度３２０７ｐｐｉの高精細ＯＬＥＤディスプレイ（ディスプレイ８７１）を備える。表１は、ディスプレイ８７１の仕様である。ディスプレイ８７１の画素およびゲートドライバを構成するトランジスタとして、酸化物半導体ＦＥＴ（ＯＳＦＥＴ７００）が用いられた。
Figure JPOXMLDOC01-appb-T000001
図５２は、ディスプレイ８７１の表示結果である。図５２に示すように、緻密で綺麗な画像が得られた。また、静止画だけでなく、臨場感のある動画も得られた。
図５３は、ディスプレイ８７１の右面（表示面８８１）のみ白表示した表示結果である。ディスプレイ８７１の左半面（表示面８８２）の非発光領域（ｂｌａｃｋ　ａｒｅａ）の輝度は、０．００２ｃｄ／ｍ２であり、ディスプレイ８７１の右半面（表示面８８１）の発光領域（ｗｈｉｔｅ　ａｒｅａ）の輝度は、５０６２ｃｄ／ｍ２であった。すなわち、ディスプレイ８７１のコントラスト比は、黒：白＝１：２，５３１，０００であった。ディスプレイ８７１は、コントラスト比が高いことで、黒が沈んで見えており、ＯＬＥＤの特徴を十分に活かせる表示であった。
また、作製された表示装置が備えるＯＬＥＤは、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）のそれぞれを塗り分けるＳＢＳ方式で作製された。ＳＢＳ方式で作製されたＯＬＥＤは、ＳＢＳ構造といわれる場合がある。ＯＬＥＤをＳＢＳ方式で作製することによって、画素間のＯＬＥＤが繋がらないため、表示装置の消費電力が低減された。
また、作製された表示装置が備えるＯＬＥＤは、メタルマスクを用いることなく作製されるＭＭＬ（メタルマスクレス）構造である。当該ＭＭＬ構造は、フォトリソグラフィ法を用いて作製された。よって、ディスプレイ８７１は、６０％の開口率であり、高い開口率であった。
図５４は、作製された表示装置を正面または斜め方向から見た場合のＲ、Ｇ、およびＢのそれぞれの色度を示す色度図である。図５４Ａには、白色ＯＬＥＤおよびカラーフィルタを用いて作製された表示装置の色度が示されている。点８９２Ｒａ、点８９２Ｇａ、および点８９２Ｂａのそれぞれのプロットに、表示装置を正面から見た場合のＲ、Ｇ、およびＢのそれぞれの色度が示されている。点８９２Ｒｂ、点８９２Ｇｂ、および点８９２Ｂｂのそれぞれのプロットに、表示装置を斜め６０°の方向から見た場合のＲ、Ｇ、およびＢのそれぞれの色度が示されている。点８９２Ｒｃ、点８９２Ｇｃ、および点８９２Ｂｃのそれぞれのプロットに、表示装置を前述と逆側の斜め６０°の方向から見た場合のＲ、Ｇ、およびＢのそれぞれの色度が示されている。図５４Ｂには、ＳＢＳ方式のＯＬＥＤを用いて作製された表示装置の色度が示されている。点８９１Ｒａ、点８９１Ｇａ、および点８９１Ｂａのそれぞれのプロットに、表示装置を正面から見た場合のＲ、Ｇ、およびＢのそれぞれの色度が示されている。点８９１Ｒｂ、点８９１Ｇｂ、および点８９１Ｂｂのそれぞれのプロットに、表示装置を斜め６０°の方向から見た場合のＲ、Ｇ、およびＢのそれぞれの色度が示されている。点８９１Ｒｃ、点８９１Ｇｃ、および点８９１Ｂｃのそれぞれのプロットに、表示装置を前述と逆側の斜め６０°の方向から見た場合のＲ、Ｇ、およびＢのそれぞれの色度が示されている。ＳＢＳ方式のＯＬＥＤを用いることにより、白色ＯＬＥＤを用いる場合と比較して、視野角による色度変化が劇的に改善された。
以上の表示結果により、本発明の一態様に係る半導体装置を用いた表示装置によって、表示品位が高められる。
なお、本実施例などで示した表示装置を用いた電子機器（例えば、ＶＲ機器またはＡＲ機器などのｘＲ機器）には、シンクライアント、またはフォービエイテッドレンダリングなどが適用されてもよい。シンクライアント、またはフォービエイテッドレンダリングなどが適用されることで、本実施例などで示した表示装置を用いた電子機器の消費電力が低減される。
なお、表２は、作製された表示装置が備える酸化物半導体ＦＥＴの、マスク枚数、オフ電流、およびＶｄ耐圧について、ＳｉＦＥＴと比較した結果である。
Figure JPOXMLDOC01-appb-T000002
ＯＳＦＥＴは、不純物をドープする工程が必要ないため、ＳｉＦＥＴより少ないマスク数で作製される。よって、本実施例などで示した表示装置によって、製造コストが下げられる。また、ＯＳＦＥＴのオフ電流は、通常の電気測定では測定が難しいほど低く、ＳｉＦＥＴのオフ電流より遥かに低い。また、ＯＳＦＥＴのＶｄ耐圧は、ＳｉＦＥＴよりも高い値である。よって、本実施例などで示した表示装置によって、表示品位が高められる。
なお、本実施例などで示した表示装置は、例えば、図３２Ｂに示すように、複数の層が重ねられることで、ＳｉＦＥＴとＯＳＦＥＴが積層している構成であってもよい。例えば、表示装置の機能回路（周辺駆動回路、ＣＰＵ、ＧＰＵ、および記憶回路など）がＳｉＦＥＴで作製され、表示装置の画素がＯＳＦＥＴで作製されてもよい。ＯＳＦＥＴの層がＳｉＦＥＴの層の上に積層されることで、表示装置の小型化が実現される。
５１Ａ：画素回路、５１Ｂ：画素回路、６１：発光素子、１００Ａ：半導体装置、１００Ｂ：半導体装置、１０１：配線、１０２：配線、１０３：配線、１０４：配線、Ｍ１：トランジスタ、Ｍ２：トランジスタ、Ｍ３：トランジスタ、Ｍ４：トランジスタ、Ｍ５：トランジスタ、Ｍ６：トランジスタ、Ｍ７：トランジスタ、Ｃ１：容量、Ｃ２：容量、Ｃ３：容量、ＤＬ：配線、ＧＬａ：配線、ＧＬｂ：配線、ＧＬｃ：配線、ＧＬｄ：配線、ＮＤ１：ノード、ＮＤ２：ノード、ＮＤ３：ノード、ＮＤ４：ノード、Ｖ０：電位、Ｖ１：電位、Ｖａ：電位、Ｖｃ：電位、Ｖａ１：電位、Ｖａ２：電位、Ｔ１１：期間、Ｔ１２：期間、Ｔ１３：期間、Ｔ１４：期間、Ｔ１５：期間、Ｔ１６：期間、Ｔ２１：期間、Ｔ２２：期間、Ｔ２３：期間、Ｔ２４：期間、Ｔ２５：期間、Ｔ２６：期間、Ｆ１１：フレーム、Ｆ１２＿１：フレーム、Ｆ１２＿２：フレーム、Ｆ１４＿１：フレーム、Ｆ１４＿２：フレーム、Ｆ２１：フレーム、Ｆ２２＿１：フレーム、Ｆ２２＿２：フレーム、Ｆ２４＿１：フレーム、Ｆ２４＿２：フレーム、Ｓ０１：ステップ、Ｓ０２：ステップ、Ｓ０３：ステップ、Ｓ０４：ステップ、Ｓ０５：ステップ

Claims (15)

  1. 　第１および第２トランジスタと、第１乃至第５スイッチと、第１乃至第３容量と、表示素子と、を備え、
    　前記第１トランジスタは、バックゲートを備え、
    　前記第１トランジスタのゲートは、前記第１スイッチと電気的に接続され、
    　前記第１トランジスタのゲートと、前記第１トランジスタのソースとの間に、前記第２スイッチおよび前記第１容量を備え、
    　前記第１トランジスタのバックゲートは、前記第３スイッチと電気的に接続され、
    　前記第１トランジスタのバックゲートと、前記第１トランジスタのソースとの間に前記第２容量を備え、
    　前記第１トランジスタのソースは、前記第４スイッチおよび前記第２トランジスタのドレインと電気的に接続され、
    　前記第２トランジスタのゲートは、前記第５スイッチと電気的に接続され、
    　前記第２トランジスタのゲートと、前記第２トランジスタのソースとの間に前記第３容量を備え、
    　前記第２トランジスタのソースは、前記表示素子と電気的に接続される、
    　半導体装置。
  2. 　請求項１において、
    　前記第１スイッチは、第１配線と前記第１トランジスタのゲートとの間を導通状態または非導通状態にする機能を備え、
    　前記第２スイッチは、前記第１トランジスタのゲートと、前記第１トランジスタのソースとの間を導通状態または非導通状態にする機能を備え、
    　前記第３スイッチは、第２配線と、前記第１トランジスタのバックゲートとの間を導通状態または非導通状態にする機能を備え、
    　前記第４スイッチは、第３配線と、前記第１トランジスタのソースとの間を導通状態または非導通状態にする機能を備え、
    　前記第５スイッチは、第４配線と、前記第２トランジスタのゲートとの間を導通状態または非導通状態にする機能を備える、
    　半導体装置。
  3. 　請求項１または請求項２において、
    　前記第１乃至第５スイッチは、それぞれトランジスタである、
    　半導体装置。
  4. 　請求項１乃至請求項３のいずれか一項において、
    　前記第１トランジスタおよび前記第２トランジスタの少なくとも一は、チャネルが形成される半導体層に金属酸化物を含む、
    　半導体装置。
  5. 　請求項４において、
    　前記金属酸化物は、インジウムおよび亜鉛の少なくとも一を含む、
    　半導体装置。
  6. 　請求項１乃至請求項５のいずれか一項において、
    　前記表示素子は、タンデム構造の有機ＥＬ素子を有する、
    　半導体装置。
  7. 　第１および第２トランジスタと、第１乃至第５スイッチと、第１乃至第３容量と、表示素子と、を備え、
    　前記第１トランジスタは、バックゲートを備え、
    　前記第１トランジスタのゲートは、前記第１スイッチと電気的に接続され、
    　前記第１トランジスタのゲートと、前記第１トランジスタのソースとの間に、前記第２スイッチおよび前記第１容量を備え、
    　前記第１トランジスタのバックゲートは、前記第３スイッチと電気的に接続され、
    　前記第１トランジスタのバックゲートと、前記第１トランジスタのソースとの間に前記第２容量を備え、
    　前記第１トランジスタのソースは、前記第４スイッチおよび前記第２トランジスタのドレインと電気的に接続され、
    　前記第２トランジスタのゲートは、前記第５スイッチと電気的に接続され、
    　前記第２トランジスタのゲートと、前記第２トランジスタのソースとの間に前記第３容量を備え、
    　前記第２トランジスタのソースは、前記表示素子と電気的に接続される、
    　半導体装置の駆動方法であって、
    　第１乃至第４処理を有し、
    　前記第１処理は、
    　第１電位を、前記第４スイッチを介して前記第１トランジスタのソースに供給し、かつ前記第２スイッチを介して前記第１トランジスタのゲートに供給し、
    　前記第１電位よりも高い第２電位を、前記第３スイッチを介して前記第１トランジスタのバックゲートに供給し、
    　前記第２処理は、
    　第３電位を、前記第１スイッチを介して前記第１トランジスタのゲートに供給し、
    　前記第１電位を、前記第４スイッチを介して前記第１トランジスタのソースに供給し、
    　前記第３処理は、
    　前記第２トランジスタを導通状態にする電位を、前記第５スイッチを介して前記第２トランジスタのゲートに供給し、
    　前記第４処理は、
    　前記第２トランジスタを非導通状態にする電位を、前記第５スイッチを介して前記第２トランジスタのゲートに供給し、
    　前記第４処理の開始後に前記第１処理を開始し、
    　前記第４処理の終了後に前記第３処理を開始し、
    　前記第３処理の開始前に前記第１処理を終了し、
    　前記第１処理の終了後に前記第２処理を開始し、
    　前記第２処理の終了後にかつ前記第３処理の終了後に前記第４処理を開始する、
    　半導体装置の駆動方法。
  8. 　請求項７において、
    　前記第１スイッチは、第１配線と前記第１トランジスタのゲートとの間を導通状態または非導通状態にする機能を備え、
    　前記第２スイッチは、前記第１トランジスタのゲートと、前記第１トランジスタのソースとの間を導通状態または非導通状態にする機能を備え、
    　前記第３スイッチは、第２配線と、前記第１トランジスタのバックゲートとの間を導通状態または非導通状態にする機能を備え、
    　前記第４スイッチは、第３配線と、前記第１トランジスタのソースとの間を導通状態または非導通状態にする機能を備え、
    　前記第５スイッチは、第４配線と、前記第２トランジスタのゲートとの間を導通状態または非導通状態にする機能を備える、
    　半導体装置の駆動方法。
  9. 　請求項７または請求項８において、
    　前記第１乃至第５スイッチは、それぞれトランジスタである、
    　半導体装置の駆動方法。
  10. 　請求項７乃至請求項９のいずれか一項において、
    　前記第１トランジスタおよび前記第２トランジスタの少なくとも一は、チャネルが形成される半導体層に金属酸化物を含む、
    　半導体装置の駆動方法。
  11. 　請求項１０において、
    　前記金属酸化物は、インジウムおよび亜鉛の少なくとも一を含む、
    　半導体装置の駆動方法。
  12. 　請求項７乃至請求項１１のいずれか一項において、
    　前記表示素子は、タンデム構造の有機ＥＬ素子を有する、
    　半導体装置の駆動方法。
  13. 　トランジスタと、スイッチと、信号線と、を備え、
    　前記トランジスタのソースは、前記スイッチの一方の端子と電気的に接続される、
    　半導体装置の駆動方法であって、
    　第１乃至第４処理を有し、
    　前記第１処理は、
    　第１電位を、前記トランジスタのソースに供給し、かつ前記トランジスタのゲートに供給し、
    　前記第２処理は、
    　前記第１電位を、前記トランジスタのソースに供給し、
    　前記信号線の電位を、前記トランジスタのゲートに供給し、
    　前記第３処理は、
    　前記スイッチを導通状態にし、
    　前記第４処理は、
    　前記スイッチを非導通状態にし、
    　前記第４処理の開始後に、前記信号線の電位と、前記第１電位と、を比較し、
    　前記信号線の電位と、前記第１電位とが同じ電位である場合、
    　前記第１処理を開始し、
    　前記第３処理の開始前に、前記第１処理を終了し、
    　前記第１処理の終了後に、前記第２処理を開始する、処理を行い、
    　前記信号線の電位と、前記第１電位とが同じ電位でない場合、
    　前記第２処理を開始する、処理を行い、
    　前記第４処理の終了後に、前記第３処理を開始し、
    　前記第２処理の終了後かつ前記第３処理の終了後に、前記第４処理を開始する、
    　半導体装置の駆動方法。
  14. 　トランジスタと、スイッチと、信号線と、を備え、
    　前記トランジスタのソースは、前記スイッチの一方の端子と電気的に接続される、
    　半導体装置の駆動方法であって、
    　第１乃至第４処理を有し、
    　前記第１処理は、
    　第１電位を、前記トランジスタのソースに供給し、かつ前記トランジスタのゲートに供給し、
    　前記信号線に、前記第１電位と同じ電位を供給し、
    　前記第２処理は、
    　前記第１電位を、前記トランジスタのソースに供給し、
    　前記信号線の電位を、前記トランジスタのゲートに供給し、
    　前記第３処理は、
    　前記スイッチを導通状態にし、
    　前記第４処理は、
    　前記スイッチを非導通状態にし、
    　前記第４処理の開始後に、前記第１処理を開始し、
    　前記第３処理の開始前に、前記第１処理を終了し、
    　前記第１処理の終了後に、前記第２処理を開始し、
    　前記第４処理の終了後に、前記第３処理を開始し、
    　前記第２処理の終了後かつ前記第３処理の終了後に、前記第４処理を開始する、
    　半導体装置の駆動方法。
  15. 　トランジスタと、スイッチと、信号線と、を備え、
    　前記トランジスタのソースは、前記スイッチの一方の端子と電気的に接続される、
    　半導体装置の駆動方法であって、
    　第１乃至第４処理を有し、
    　前記第１処理は、
    　第１電位を、前記トランジスタのソースに供給し、かつ前記トランジスタのゲートに供給し、
    　前記信号線を、フローティング状態にし、
    　前記第２処理は、
    　前記第１電位を、前記トランジスタのソースに供給し、
    　前記信号線の電位を、前記トランジスタのゲートに供給し、
    　前記第３処理は、
    　前記スイッチを導通状態にし、
    　前記第４処理は、
    　前記スイッチを非導通状態にし、
    　前記第４処理の開始後に、前記第１処理を開始し、
    　前記第３処理の開始前に、前記第１処理を終了し、
    　前記第１処理の終了後に、前記第２処理を開始し、
    　前記第４処理の終了後に、前記第３処理を開始し、
    　前記第２処理の終了後かつ前記第３処理の終了後に、前記第４処理を開始する、
    　半導体装置の駆動方法。
PCT/IB2022/055813 2021-06-30 2022-06-23 半導体装置、および半導体装置の駆動方法 WO2023275676A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023531129A JPWO2023275676A1 (ja) 2021-06-30 2022-06-23
KR1020247002327A KR20240027016A (ko) 2021-06-30 2022-06-23 반도체 장치 및 반도체 장치의 구동 방법
CN202280043744.4A CN117529770A (zh) 2021-06-30 2022-06-23 半导体装置及半导体装置的驱动方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2021-109460 2021-06-30
JP2021109460 2021-06-30
JP2021-119945 2021-07-20
JP2021119945 2021-07-20
JP2021194338 2021-11-30
JP2021-194338 2021-11-30

Publications (1)

Publication Number Publication Date
WO2023275676A1 true WO2023275676A1 (ja) 2023-01-05

Family

ID=84690840

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2022/055813 WO2023275676A1 (ja) 2021-06-30 2022-06-23 半導体装置、および半導体装置の駆動方法

Country Status (4)

Country Link
JP (1) JPWO2023275676A1 (ja)
KR (1) KR20240027016A (ja)
TW (1) TW202306213A (ja)
WO (1) WO2023275676A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004069816A (ja) * 2002-08-02 2004-03-04 Nec Corp 電流駆動回路および画像表示装置
JP2010281914A (ja) * 2009-06-03 2010-12-16 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2013076811A (ja) * 2011-09-30 2013-04-25 Sony Corp 画素回路、画素回路の駆動方法、表示装置、および、電子機器
JP2015132816A (ja) * 2013-12-12 2015-07-23 株式会社半導体エネルギー研究所 発光装置
US20160171930A1 (en) * 2014-12-10 2016-06-16 Lg Display Co., Ltd. Organic light emitting diode display device
WO2019111137A1 (ja) * 2017-12-06 2019-06-13 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器、及び動作方法
US20200135091A1 (en) * 2018-10-30 2020-04-30 Lg Display Co., Ltd. Pixel and light emitting display apparatus comprising the same
US20200294449A1 (en) * 2019-03-15 2020-09-17 Boe Technology Group Co., Ltd. Pixel array substrate and driving method thereof, display panel, and display device
CN111916027A (zh) * 2019-05-09 2020-11-10 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及其驱动方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG118118A1 (en) 2001-02-22 2006-01-27 Semiconductor Energy Lab Organic light emitting device and display using the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004069816A (ja) * 2002-08-02 2004-03-04 Nec Corp 電流駆動回路および画像表示装置
JP2010281914A (ja) * 2009-06-03 2010-12-16 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2013076811A (ja) * 2011-09-30 2013-04-25 Sony Corp 画素回路、画素回路の駆動方法、表示装置、および、電子機器
JP2015132816A (ja) * 2013-12-12 2015-07-23 株式会社半導体エネルギー研究所 発光装置
US20160171930A1 (en) * 2014-12-10 2016-06-16 Lg Display Co., Ltd. Organic light emitting diode display device
WO2019111137A1 (ja) * 2017-12-06 2019-06-13 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器、及び動作方法
US20200135091A1 (en) * 2018-10-30 2020-04-30 Lg Display Co., Ltd. Pixel and light emitting display apparatus comprising the same
US20200294449A1 (en) * 2019-03-15 2020-09-17 Boe Technology Group Co., Ltd. Pixel array substrate and driving method thereof, display panel, and display device
CN111916027A (zh) * 2019-05-09 2020-11-10 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及其驱动方法

Also Published As

Publication number Publication date
JPWO2023275676A1 (ja) 2023-01-05
KR20240027016A (ko) 2024-02-29
TW202306213A (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
JP2023100629A (ja) 表示装置
WO2022123388A1 (ja) 表示システム
US20230197004A1 (en) Display apparatus and electronic device
WO2023275676A1 (ja) 半導体装置、および半導体装置の駆動方法
WO2022118151A1 (ja) 表示システム、及び電子機器
WO2021191721A1 (ja) 表示装置、及び電子機器
WO2023037203A1 (ja) 半導体装置
WO2023002291A1 (ja) 半導体装置
WO2022249001A1 (ja) 半導体装置、表示装置、及び電子機器
WO2022219447A1 (ja) 表示装置
WO2022248963A1 (ja) 半導体装置
CN117529770A (zh) 半导体装置及半导体装置的驱动方法
WO2022153146A1 (ja) 表示装置および電子機器
WO2023144644A1 (ja) 表示装置、および表示装置の駆動方法
WO2022118141A1 (ja) 表示装置、および表示補正システム
WO2023089444A1 (ja) 半導体装置
WO2022172124A1 (ja) 表示装置、電子機器
US20230409264A1 (en) Method for operating display system
WO2022167893A1 (ja) 半導体装置
WO2022153144A1 (ja) 発光素子、表示装置、および電子機器
WO2022200905A1 (ja) 半導体装置および電子機器
WO2022162497A1 (ja) 半導体装置および電子機器
WO2022167890A1 (ja) 電子装置
CN117678345A (zh) 半导体装置
CN117203696A (zh) 显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22832284

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023531129

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20247002327

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE