CN117678345A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117678345A
CN117678345A CN202280049793.9A CN202280049793A CN117678345A CN 117678345 A CN117678345 A CN 117678345A CN 202280049793 A CN202280049793 A CN 202280049793A CN 117678345 A CN117678345 A CN 117678345A
Authority
CN
China
Prior art keywords
transistor
layer
conductive layer
insulator
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280049793.9A
Other languages
English (en)
Inventor
小林英智
冈本佑树
斋藤利彦
大贯达也
宫入秀和
田头龙
山胁佳寿子
远藤正己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority claimed from PCT/IB2022/056313 external-priority patent/WO2023002291A1/ja
Publication of CN117678345A publication Critical patent/CN117678345A/zh
Pending legal-status Critical Current

Links

Abstract

提供一种制造成品率高的半导体装置。一种包括多个子像素的半导体装置。子像素包括第一晶体管、第二晶体管、第一电容元件至第三电容元件、第一绝缘层及布线。第一电容元件至第三电容元件分别包括第一导电层、第二导电层及第一导电层与第二导电层夹持的第二绝缘层。第一绝缘层设置在第一晶体管及第二晶体管上。第一电容元件至第三电容元件的第一导电层及布线都设置在第一绝缘层上。在俯视时,相对于子像素的面积的第一电容元件至第三电容元件的第一导电层及布线的总面积的比率为百分之15以上。第二电容元件的第一导电层的面积及第三电容元件的第一导电层的面积都为第一电容元件的第一导电层的面积的2倍以上。

Description

半导体装置
技术领域
本发明的一个方式涉及一种半导体装置。
注意,本发明的一个方式不局限于上述技术领域。作为本说明书等公开的本发明的一个方式的技术领域的例子,可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置、输入输出装置、它们的驱动方法或它们的制造方法。
在本说明书等中,半导体装置是指利用半导体特性的装置,是指包括半导体元件(晶体管、二极管、光电二极管等)的电路、包括该电路的装置等。此外,半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如,作为半导体装置的例子,有集成电路、包括集成电路的芯片或封装中容纳有芯片的电子构件。此外,存储装置、显示装置、发光装置、照明装置以及电子设备等本身是半导体装置,且有时包括半导体装置。
背景技术
近年来,对可用于虚拟现实(VR:Virtual Reality)、增强现实(AR:AugmentedReality)、替代现实(SR:Substitutional Reality)或者混合现实(MR:Mixed Reality)的显示装置的需求很高。
将VR、AR、SR及MR总称为xR(Extended Reality:扩展现实)。为了提高现实感及沉浸感,xR用显示装置被要求清晰度高且颜色再现性高。作为上述显示装置,例如可以举出液晶显示装置、具备有机EL(Electro Luminescence:电致发光)元件、发光二极管(LED:LightEmitting Diode)等发光器件的发光装置等。
例如,有机EL元件的基本结构是在一对电极之间夹有包含发光性有机化合物的层的结构。通过对该元件施加电压,可以得到来自发光性有机化合物的发光。由于应用上述有机EL元件的显示装置不需要液晶显示装置等所需要的背光源,所以可以实现薄型、轻量、高对比度且低功耗的显示装置。另外,因为有机EL元件的响应速度很快,所以可以实现适于工作很快的影像的显示的显示装置。例如,专利文献1公开了使用有机EL元件的显示装置的例子。
另外,在专利文献2中公开了如下电路结构,即在控制有机EL元件的发光亮度的像素电路中,按每个像素校正晶体管的阈值电压不均匀,而提高显示装置的显示品质。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2002-324673号公报
[专利文献2]日本专利申请公开第2015-132816号公报
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种制造成品率高的半导体装置或显示装置。此外,本发明的一个方式的目的之一是提供一种小型半导体装置或显示装置。此外,本发明的一个方式的目的之一是提供一种显示品质高的半导体装置或显示装置。此外,本发明的一个方式的目的之一是提供一种颜色再现性高的半导体装置或显示装置。此外,本发明的一个方式的目的之一是提供一种高清晰的半导体装置或显示装置。此外,本发明的一个方式的目的之一是提供一种可靠性高的半导体装置或显示装置。此外,本发明的一个方式的目的之一是提供一种功耗低的半导体装置或显示装置。此外,本发明的一个方式的目的之一是提供一种新颖的半导体装置或显示装置。
注意,这些目的的记载不妨碍其他目的的存在。注意,本发明的一个方式并不需要实现所有上述目的。另外,可以从说明书、附图、权利要求书等的记载抽出上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种包括显示部的半导体装置。显示部包括多个子像素。多个子像素分别包括第一晶体管、第二晶体管、第一电容元件、第二电容元件、第三电容元件、第一绝缘层及布线。第一晶体管与第二晶体管、第一电容元件、第二电容元件及第三电容元件电连接。第一电容元件至第三电容元件分别包括第一导电层、第二导电层及第一导电层与第二导电层夹持的第二绝缘层。第一绝缘层设置在第一晶体管及第二晶体管上。第一电容元件至第三电容元件的第一导电层及布线分别设置在第一绝缘层上。在俯视时,相对于子像素的面积的第一电容元件至第三电容元件的第一导电层及布线的总面积的比率为15%以上。第二电容元件的第一导电层的面积为第一电容元件的第一导电层的面积的2倍以上。第三电容元件的第一导电层的面积为第一电容元件的第一导电层的面积的2倍以上。
在上述半导体装置中,优选包括衬底及第三晶体管。第一晶体管至第三晶体管分别设置在衬底上。第三晶体管处于电浮动状态。第一晶体管至第三晶体管分别包括半导体层。在俯视时,相对于子像素的面积的第一晶体管至第三晶体管的半导体层的总面积的比率优选为15%以上。
在上述半导体装置中,第三晶体管的半导体层优选具有与第一晶体管的半导体层共同使用的区域。
在上述半导体装置中,优选包括多个第三晶体管。
在上述半导体装置中,第一晶体管的源极和漏极中的一个优选与第一电容元件的一个端子电连接。第一晶体管的栅极优选与第一电容元件的另一个端子电连接。第一晶体管的源极和漏极中的另一个优选与第二晶体管的源极和漏极中的一个、第二电容元件的一个端子及第三电容元件的一个端子电连接。第二晶体管的栅极优选与第二电容元件的另一个端子电连接。第二晶体管的背栅极优选与第三电容元件的另一个端子电连接。
在上述半导体装置中,第二晶体管优选为多沟道晶体管。
在上述半导体装置中,优选包括发光器件。发光器件的一个端子优选与第一晶体管的源极和漏极中的一个电连接。
在上述半导体装置中,第一晶体管和第二晶体管中的一个或多个优选半导体层中包含金属氧化物。
在上述半导体装置中,金属氧化物优选包含铟和锌中的一个或多个。
在上述半导体装置中,第二晶体管优选包括:半导体层;半导体层上以彼此分离的方式配置的第一导电体及第二导电体;配置在第一导电体及第二导电体上且在第一导电体与第二导电体之间形成开口的第一绝缘体;配置在第一绝缘体的开口中的第三导电体;以及配置在半导体层、第一导电体、第二导电体及第一绝缘体与第三导电体之间的第二绝缘体。
发明效果
根据本发明的一个方式,可以提供一种制造成品率高的半导体装置或显示装置。此外,可以提供一种小型半导体装置或显示装置。此外,根据本发明的一个方式,可以提供一种显示品质高的半导体装置或显示装置。此外,可以提供一种颜色再现性高的半导体装置或显示装置。此外,可以提供一种高清晰的半导体装置或显示装置。此外,可以提供一种可靠性高的半导体装置或显示装置。此外,根据本发明的一个方式,可以提供一种功耗低的半导体装置或显示装置。此外,可以提供一种新颖的半导体装置或显示装置。
注意,这些效果的记载不妨碍其他效果的存在。注意,本发明的一个方式并不需要具有所有上述效果。另外,可以从说明书、附图、权利要求书等的记载抽出上述以外的效果。
附图简要说明
图1A及图1B是显示装置的立体图。
图2是示出显示装置的结构例子的截面图。
图3A及图3B是示出显示装置的结构例子的俯视图。
图4是说明半导体装置的电路图。
图5A至图5C是示出晶体管的电路符号的图。
图6是说明半导体装置的电路图。
图7是说明半导体装置的俯视图。
图8是说明半导体装置的俯视图。
图9是说明半导体装置的俯视图。
图10是说明半导体装置的俯视图。
图11是说明半导体装置的俯视图。
图12A及图12B是说明半导体装置的俯视图。
图13A及图13B是说明半导体装置的俯视图。
图14A及图14B是说明半导体装置的俯视图。
图15A及图15B是说明半导体装置的俯视图。
图16A至图16G是说明像素的结构例子的俯视图。
图17A及图17B是说明半导体装置的俯视图。
图18A及图18B是说明半导体装置的俯视图。
图19是说明半导体装置的工作的时序图。
图20是说明半导体装置的工作的图。
图21是说明半导体装置的工作的图。
图22是说明半导体装置的工作的图。
图23是说明半导体装置的工作的图。
图24是说明半导体装置的工作的图。
图25是说明半导体装置的工作的图。
图26A至图26D是说明发光器件的结构例子的图。
图27A至图27D是示出发光器件的结构例子的图。
图28A至图28D是示出发光器件的结构例子的图。
图29A及图29B是示出发光器件的结构例子的图。
图30是示出显示装置的结构例子的截面图。
图31是示出显示装置的结构例子的截面图。
图32是示出显示装置的结构例子的截面图。
图33是示出显示装置的结构例子的截面图。
图34A是示出晶体管的结构例子的俯视图。图34B及图34C是示出晶体管的结构例子的截面图。
图35A是说明结晶结构的分类的图。图35B是说明CAAC-IGZO膜的XRD谱的图。图35C是说明CAAC-IGZO膜的纳米束电子衍射图案的图。
图36A至图36F是说明电子设备的一个例子的图。
图37A至图37F是说明电子设备的一个例子的图。
图38A及图38B是说明电子设备的一个例子的图。
图39是说明电子设备的一个例子的图。
图40A是示出根据本实施例的电特性的图,图40B是示出根据本实施例的电特性的不均匀的图。
图41A及图41B是示出根据本实施例的电特性的不均匀的图。
图42A及图42B是示出根据本实施例的可靠性的图。
图43A及图43B是示出根据本实施例的可靠性的图。
图44A及图44B是示出根据本实施例的可靠性的图。
图45A及图45B是根据本实施例的光学显微镜的图像。
实施发明的方式
以下,参照附图说明实施方式。注意,实施方式可以以多个不同形式来实施,由此所属技术领域的普通技术人员可以很容易地理解一个事实,就是其方式和详细内容可以在不脱离其宗旨及范围的条件下被变换为各种各样的形式。因此,本发明不应该被解释为仅限定在以下实施方式所记载的内容中。
在本说明书等中,当记载为“X与Y连接”时,表示在本说明书等中公开了如下情况:X与Y电连接的情况;X与Y在功能上连接的情况;以及X与Y直接连接的情况。因此,不局限于附图或文中所示的连接关系,例如其他的连接关系也在附图或文中所记载的范围内记载。X、Y是对象物(例如,装置、元件、电路、布线、电极、端子、导电膜或层等)。
作为X和Y电连接的情况的一个例子,可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如,开关、晶体管、电容元件、电感器、电阻元件、二极管、显示器件、发光器件或负载等)。
作为X与Y在功能上连接的情况的一个例子,可以在X与Y之间连接有一个以上的能够在功能上连接X与Y的电路(例如,逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(数字模拟转换电路、模拟数字转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。注意,例如,即使在X与Y之间夹有其他电路,当从X输出的信号传送到Y时,就可以说X与Y在功能上是连接着的。
此外,当明确地记载为“X与Y电连接”时,包括如下情况:X与Y电连接的情况(换言之,以中间夹有其他元件或其他电路的方式连接X与Y的情况);以及X与Y直接连接的情况(换言之,以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。
例如,可以表达为“X、Y、晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)互相电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者,可以表达为“晶体管的源极(或第一端子等)与X电连接,晶体管的漏极(或第二端子等)与Y电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者,可以表达为“X通过晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)与Y电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y依次设置”。通过使用与这种例子同样的表达方法规定电路结构中的连接顺序,可以区分晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。注意,这种表达方法是一个例子,不局限于上述表达方法。在此,X、Y是对象物(例如,装置、元件、电路、布线、电极、端子、导电膜或层等)。
此外,即使在电路图上独立的构成要素彼此电连接,也有时一个构成要素兼有多个构成要素的功能。例如,在布线的一部分用作电极时,一个导电膜兼有布线和电极的两个构成要素的功能。因此,本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
在本说明书等中,“电容元件”例如可以包括具有高于0F的静电电容值的电路元件、具有高于0F的静电电容值的布线的区域、寄生电容或晶体管的栅极电容等。因此,在本说明书等中,“电容元件”不局限于包括一对电极及在该电极之间的介电体的电路元件,还包括产生在布线和布线之间的寄生电容或产生在晶体管的源极和漏极中的一个与栅极之间的栅极电容等。此外,“电容元件”、“寄生电容”或“栅极电容”等可以称为“电容器”等,与此相反,“电容器”可以称为“电容元件”、“寄生电容”或“栅极电容”等。此外,“电容器”的“一对电极”可以称为“一对导电体”、“一对导电区域”或“一对区域”等。
在本说明书等中,晶体管包括栅极、源极以及漏极这三个端子。栅极用作控制流在源极与漏极之间的电流量的控制端子。用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型或p沟道型)及对晶体管的三个端子施加的电位的高低,两个输入输出端子中的一方用作源极而另一方用作漏极。因此,在本说明书等中,“源极”和“漏极”可以相互调换。在本说明书等中,在说明晶体管的连接关系时,使用“源极和漏极中的一个”(第一电极或第一端子)或“源极和漏极中的另一个”(第二电极或第二端子)的表述。此外,根据晶体管的结构,有时除了上述三个端子以外还包括背栅极。在此情况下,在本说明书等中,有时将晶体管的栅极和背栅极中的一个称为第一栅极,将晶体管的栅极和背栅极的另一个称为第二栅极。并且,在相同晶体管中,有时可以将“栅极”与“背栅极”相互调换。此外,在晶体管包括三个以上的栅极时,在本说明书等中,有时将各栅极称为第一栅极、第二栅极或第三栅极等。
在本说明书等中,“节点”可以根据电路结构或器件结构等称为“端子”、“布线”、“电极”、“导电层”、“导电体”或“杂质区域”等。此外,“端子”或“布线”等可以称为“节点”。
在本说明书等中,“第一”、“第二”或“第三”等序数词是为了避免构成要素的混淆而附加上的。因此,该序数词不限制构成要素的个数。此外,该序数词不限制构成要素的顺序。例如,本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他的实施方式或权利要求书等中附有“第二”的构成要素。此外,例如,在本说明书等中,一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书等中被省略。
在本说明书等中,为了方便起见,有时使用“上”、“下”、“上方”或“下方”等表示配置的词句以参照附图说明构成要素的位置关系。此外,构成要素的位置关系根据描述各结构的方向适当地改变。因此,不局限于说明书等中所说明的词句,根据情况可以适当地换词句。例如,在“位于导电体的顶面的绝缘体”的表述中,通过将所示的附图的方向旋转180度,也可以称为“位于导电体的底面的绝缘体”。
“上”及“下”这样的术语不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如,关于“绝缘层A上的电极B”的表述,不一定必须在绝缘层A上直接接触地形成有电极B,也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
在本说明书等中,“重叠”等术语不限定于构成要素的叠层顺序等的状态。例如,关于“与绝缘层A重叠的电极B”的表述,不一定必须在绝缘层A上形成有电极B,也可以包括在绝缘层A下形成有电极B的状态或在绝缘层A的右侧(或左侧)形成有电极B的状态等。
在本说明书等中,“相邻”及“接近”这样的术语不限定于构成要素直接接触的情况。例如,关于“相邻于绝缘层A的电极B”的表述,不一定必须直接接触地形成有绝缘层A和电极B,也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
在本说明书等中,根据状况,可以互相调换“膜”或“层”等词句。例如,有时可以将“导电层”变换为“导电膜”。例如,有时可以将“绝缘膜”变换为“绝缘层”。此外,根据状况,有时可以使用其他词句代替“膜”或“层”等词句。例如,有时可以将“导电层”或“导电膜”变换为“导电体”。此外,有时可以将“导电体”变换为“导电层”或“导电膜”。例如,有时可以将“绝缘层”或“绝缘膜”变换为“绝缘体”。此外,有时可以将“绝缘体”变换为“绝缘层”或“绝缘膜”。
在本说明书等中,“电极”、“布线”、“端子”等词句不在功能上限定其构成要素。例如,有时将“电极”用作“布线”的一部分,反之亦然。再者,“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。此外,例如,有时将“端子”用作“布线”或“电极”的一部分,反之亦然。再者,“端子”的词句还包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此,例如,“电极”可以为“布线”或“端子”的一部分。此外,例如,“端子”可以为“布线”或“电极”的一部分。此外,“电极”、“布线”、“端子”等的词句有时置换为“区域”等词句。
在本说明书等中,根据状况,有时可以互相调换“布线”、“信号线”或“电源线”等词句。例如,有时可以将“布线”变换为“信号线”。此外,例如有时可以将“布线”变换为“电源线”。反之亦然,有时可以将“信号线”、“电源线”变换为“布线”。此外,有时可以将“电源线”变换为“信号线”。反之亦然,有时可以将“信号线”变换为“电源线”。此外,根据状况,有时可以将施加到布线的“电位”变换为“信号”。反之亦然,有时可以将“信号”变换为“电位”。
在本说明书等中,“开关”包括多个端子,且具有切换(选择)端子间的导通和非导通的功能。例如,在开关包括两个端子且该两个端子间导通的情况下,该开关处于“导通状态”或“开启状态”。另外,在该两个端子间非导通的情况下,该开关处于“非导通状态”或“关闭状态”。注意,“被切换为导通状态和非导通状态中的一个状态”或者“该开关维持导通状态和非导通状态中的一个状态”有时被称为“控制导通状态”。
就是说,开关是指具有控制是否使电流流过的功能的元件。或者,开关是指具有选择并切换电流路径的功能的元件。作为一个例子,可以使用电开关或机械开关等。换言之,开关只要可以控制电流,就不局限于特定的元件。
作为开关的一个例子,有晶体管(例如双极晶体管、MOS(Metal OxideSemiconductor:金属氧化物半导体)晶体管等)、二极管(例如PN二极管、PIN二极管、肖特基二极管、金属-绝缘体-金属(MIM:Metal InsulatorMetal)二极管、金属-绝缘体-半导体(MIS:Metal Insulator Semiconductor)二极管、二极管接法的晶体管等)或者组合这类元件的逻辑电路等。当作为开关使用晶体管时,晶体管的“导通状态”或“开启状态”是指晶体管的源电极与漏电极在电性上短路的状态。另外,晶体管的“非导通状态”或“关闭状态”是指晶体管的源电极与漏电极在电性上断开的状态。当仅将晶体管用作开关时,对晶体管的极性(导电型)没有特别的限制。
作为机械开关的例子,可以举出利用了MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极,通过移动该电极来选择导通或非导通。
在本说明书中,“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此,也包括该角度为-5°以上且5°以下的状态。”大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。此外,“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此,也包括该角度为85°以上且95°以下的状态。”大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
此外,在本说明书等中,除非特别叙述,在关于计数值及计量值提到“同一”、“相同”、“相等”或“均匀”(包括它们的同义词)等的情况下,它们包括±20%的误差。
参照附图说明本说明书所记载的实施方式。注意,实施方式可以以多个不同形式来实施,由此所属技术领域的普通技术人员可以很容易地理解一个事实,就是其方式和详细内容可以在不脱离其宗旨及范围的条件下被变换为各种各样的形式。因此,本发明不应该被解释为仅限定在实施方式所记载的内容中。注意,在实施方式的发明的结构中,有时在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分,而省略反复说明。此外,当表示具有相同功能的部分时有时使用相同的阴影线,而不特别附加附图标记。为了明确起见,在立体图或俯视图(也称为平面图)等中,有时省略部分构成要素的图示。
在本说明书的附图等中,为便于清楚地说明,有时夸大表示大小、层的厚度或区域。因此,并不局限于附图中的尺寸或纵横比等。此外,在附图中,示意性地示出理想的例子,因此本发明不局限于附图所示的形状或数值等。例如,可以包括因噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
有时在根据本说明书的附图等中附上表示X方向、Y方向以及Z方向的箭头。在本说明书等中,“X方向”是指沿着X轴的方向,除了明确指出的情况以外,有时不区分正方向和反方向。“Y方向”及“Z方向”也与“X方向”相同。另外,X方向、Y方向以及Z方向是彼此交叉的方向。更具体而言,X方向、Y方向以及Z方向是彼此正交的方向。在本说明书等中,有时将X方向、Y方向和Z方向中的一个称为“第一方向”。此外,有时将其他另一个称为“第二方向”。另外,有时将剩下的一个称为“第三方向”。
在本说明书等中,在多个构成要素使用同一符号并且需要区分它们时,有时对符号附加“A”、“b”、“_1”、“[n]”、“[m,n]”等用于识别的符号。
(实施方式1)
说明根据本发明的一个方式的半导体装置。本发明的一个方式的半导体装置例如可以适用于显示装置的像素。
本发明的一个方式的半导体装置包括显示部。显示部包括多个子像素。多个子像素分别包括第一晶体管、第二晶体管、第一电容元件、第二电容元件、第三电容元件、第一绝缘层及布线。第一晶体管与第二晶体管、第一电容元件、第二电容元件及第三电容元件电连接。
第一电容元件至第三电容元件分别包括用作下部电极的第一导电层、用作上部电极的第二导电层及第一导电层与第二导电层夹持的第二绝缘层。第一绝缘层设置在第一晶体管及第二晶体管上。第一电容元件至第三电容元件的第一导电层及布线都设置在第一绝缘层上。
在俯视时,相对于子像素的面积的第一电容元件至第三电容元件的第一导电层及布线的总面积的比率优选为15%以上。此外,第二电容元件的第一导电层的面积优选为第一电容元件的第一导电层的面积的2倍以上。第三电容元件的第一导电层的面积优选为第一电容元件的第一导电层的面积的2倍以上。
本发明的一个方式的半导体装置所包括的第一电容元件至第三电容元件的面积优选大。例如,使用该半导体装置的显示装置可以实现小型且高颜色再现性。此外,通过增大第一电容元件至第三电容元件的面积,在制造工序中抗蚀剂掩模的面积的比率得到提高,从而可以抑制起因于抗蚀剂掩模的异物的产生。因此,可以减少图案不良,而可以提高半导体装置的制造成品率。再者,通过设置伪晶体管,在制造晶体管的工序中也可以同样地抑制异物的产生,从而可以提高制造成品率。
<结构例子1>
图1A示出使用本发明的一个方式的半导体装置的显示装置的立体图。图1A所示的显示装置10包括显示区域235、第一驱动电路部231及第二驱动电路部232。
显示区域235包括配置为矩阵状的多个像素230。多个像素230分别包括发光器件。作为发光器件,例如优选包括OLED(Organic Light Emitting Diode:有机发光二极管)或QLED(Quantum-dot Light Emitting Diode:量子点发光二极管)。作为发光器件所包括的发光物质,例如可以举出发射荧光的物质(荧光材料)、发射磷光的物质(磷光材料)、无机化合物(量子点材料等)及呈现热活化延迟荧光的物质(热活化延迟荧光(TADF:Thermallyactivated delayed fluorescence)材料)。此外,作为发光器件,例如也可以使用LED(Light Emitting Diode)。
第一驱动电路部231例如被用作扫描线驱动电路。第二驱动电路部232例如被用作信号线驱动电路。注意,在隔着显示区域235与第一驱动电路部231相对的位置也可以设置其他电路。在隔着显示区域235与第二驱动电路部232相对的位置也可以设置其他电路。注意,有时将第一驱动电路部231及第二驱动电路部232总称为“外围驱动电路”。
外围驱动电路可以使用移位寄存器、电平转换器、反相器、锁存器、模拟开关或逻辑电路等各种电路。在外围驱动电路中可以使用晶体管及电容元件等。此外,外围驱动电路所包括的晶体管及电容元件与像素230所包括的晶体管及电容元件可以通过相同工序形成。
显示装置10也可以包括输入输出端子部29。可以使显示装置10的工作所需要的功率及信号通过输入输出端子部29供应到显示装置10。
显示装置10可以具有层50与层50上的层60的叠层结构。层50包括配置为矩阵状的多个像素电路51、第一驱动电路部231、第二驱动电路部232及输入输出端子部29。层60包括配置为矩阵状的多个发光器件61。一个像素电路51与一个发光器件61电连接而可以被用作一个像素230。此外,通过将呈现不同颜色的多个像素230总用作一个像素,可以实现全彩色显示。此时,各像素230被用作子像素。
如图1B所示,显示装置10也可以具有层40、层40上的层50及层50上的层60的叠层结构。图1B示出层50设置有配置为矩阵状的多个像素电路51且层40设置有第一驱动电路部231及第二驱动电路部232的结构。通过在与像素电路51不同的层中设置第一驱动电路部231和第二驱动电路部232,可以使显示区域235周围的边框窄,由此可以扩大显示区域235的面积。
通过扩大显示区域235的面积,可以提高显示区域235的分辨率。在显示区域235的分辨率固定的情况下,可以扩大一个像素的面积。所以,可以提高显示区域235的发光亮度。另外,可以提高相对于一个像素的发光区域的面积的比率(也称为开口率)。例如,可以使像素的开口率为40%以上且小于100%,优选为50%以上且95%以下,更优选为60%以上且95%以下。另外,通过扩大一个像素的面积,可以降低供应到发光器件61的电流密度。因此,施加到发光器件61的负载被减轻而提高发光器件61的可靠性,由此可以提高显示装置10的可靠性。
通过层叠显示区域235和外围驱动电路,可以缩短电连接它们的布线。因此,减少布线电阻及寄生电容,可以提高显示装置10的工作速度。另外,降低显示装置10的功耗。
层40除了外围驱动电路之外还可以包括CPU23(Central Processing Unit:中央处理器)、GPU24(Graphics Processing Unit:图形处理器)和存储电路部25中的一个以上。在本实施方式等中,有时将外围驱动电路、CPU23、GPU24及存储电路部25总称为“功能电路”。
例如,CPU23具有根据储存在存储电路部25中的程序控制设置在GPU24及层40中的电路的工作的功能。GPU24具有进行用来形成图像数据的运算处理的功能。另外,GPU24可以并行进行大量行列运算(积和运算),所以例如可以高速地进行使用神经网络的运算处理。GPU24例如具有使用储存在存储电路部25中的校正数据对图像数据进行校正的功能。例如,GPU24具有生成将亮度、颜色及/或对比度等校正后的图像数据的功能。
显示装置10也可以使用GPU24进行图像数据的上转换或下转换。此外,层40也可以设置有超分辨率电路。超分辨率电路具有将显示区域235中的任意像素的电位使用该像素周围的像素的电位和权重的积和运算而决定的功能。超分辨率电路具有对分辨率比显示区域235低的图像数据进行上转换的功能。另外,超分辨率电路具有对分辨率比显示区域235高的图像数据进行下转换的功能。
显示装置10由于包括超分辨率电路可以降低GPU24的负载。例如,使用GPU24进行到2K分辨率(或4K分辨率)的处理,并且使用超分辨率电路上转换为4K分辨率(或8K分辨率),由此可以降低GPU24的负载。下转换也可以同样地进行。
注意,层40所包括的功能电路既可以不包括这些构成要素的全部,又可以包括其他的构成要素。例如,也可以包括生成多个不同电位的电位生成电路及/或分别控制显示装置10的各电路的供电及停止供电的电源管理电路等。
可以按构成CPU23的各电路进行供电及停止供电。例如,关于在构成CPU23的电路中判断为暂时不使用的电路,停止供电且在需要时再次开始供电,由此可以降低功耗。将再次开始供电时需要的数据在该电路停止之前储存在CPU23中的存储电路或存储电路部25等即可。通过储存在电路恢复时需要的数据可以实现停止的电路的快速恢复。此外,也可以停止供应时钟信号来停止电路工作。
作为功能电路也可以包括DSP电路、传感器电路、通信电路及/或FPGA(FieldProgrammable Gate Array:现场可编程门阵)等。
图2示出显示装置10的截面结构例子。图2摘要示出像素230的一部分。显示装置10具有包括衬底69、晶体管71及电容元件73的层50以及包括发光器件61的层60。此外,层50具有多个布线。
衬底69上设置有晶体管71。晶体管71上设置有绝缘层288。绝缘层288上设置有电容元件73。如图2所示,电容元件73优选具有与晶体管71重叠的区域。通过电容元件73具有与晶体管71重叠的区域,可以缩小像素230的面积,因此可以实现高清晰的显示装置。电容元件73上设置有绝缘层290。绝缘层290上设置有发光器件61。发光器件61优选具有与晶体管71重叠的区域及与电容元件73重叠的区域。通过发光器件61具有与晶体管71及电容元件73重叠的区域,可以提高开口率。注意,也可以在绝缘层290与发光器件61之间还设置绝缘层291及绝缘层293。
衬底69可以使用绝缘衬底或半导体衬底。
衬底69上设置有绝缘层283。绝缘层283被用作防止水或氢等杂质从衬底69扩散到晶体管71的阻挡层。绝缘层283例如可以使用氧化铝膜、氧化铪膜和氮化硅膜中的一个或多个。
绝缘层283上设置有晶体管71。晶体管71包括用作背栅极的导电层75、用作第一栅极绝缘层的绝缘层77a及绝缘层77b、半导体层79、用作第二栅极绝缘层的绝缘层81、用作栅极的导电层83以及一对导电层85。一对导电层85接触于半导体层79上并用作源电极及漏电极。此外,绝缘层283上设置有布线75A。布线75A可以通过与导电层75相同工序形成。
在图2中,作为第一栅极绝缘层示出绝缘层77a与绝缘层77a上的绝缘层77b的叠层结构,但是本发明的一个方式不局限于此。第一栅极绝缘层也可以具有单层结构或三层以上的叠层结构。同样地,导电层75、半导体层79、绝缘层81、导电层83及导电层85也可以具有单层结构或叠层结构。
导电层75可以以嵌入绝缘层284的方式设置。以导电层75的顶面的高度与绝缘层284的高度一致或大致一致的方式进行平坦化处理即可。
以覆盖导电层85的顶面及侧面以及半导体层79的侧面的方式设置有绝缘层285,绝缘层285上设置有绝缘层286。绝缘层286的顶面的高度优选与导电层83的顶面及绝缘层81的顶面的高度一致或大致一致。
绝缘层286上设置有绝缘层287,绝缘层287上设置有绝缘层288。
绝缘层288上设置有电容元件73。电容元件73包括用作下部电极的导电层87、用作上部电极的导电层89、绝缘层91。绝缘层91被导电层87与导电层89夹持并用作电容元件73的介电体。此外,绝缘层288上设置有导电层87A及导电层87B。导电层87A及导电层87B可以通过与导电层87相同工序形成。
以嵌入绝缘层288、绝缘层287、绝缘层286及绝缘层285的方式设置插头274A。图2示出电容元件73通过插头274A与晶体管71的源极和漏极中的一个电连接的结构例子。
电容元件73上设置有绝缘层289,绝缘层289上设置有绝缘层290。以嵌入绝缘层289及绝缘层290的方式设置插头274B。绝缘层290上设置有布线279。布线279上设置有绝缘层291。以嵌入绝缘层291的方式设置插头274C。绝缘层291上设置有布线281。布线281上设置有绝缘层293。以嵌入绝缘层293的方式设置插头274D。
布线281上设置有发光器件61。发光器件61包括导电层63、导电层67及EL层65。夹持在导电层63与导电层67之间的EL层65至少包括发光层。发光层包含发射光的发光物质。通过对导电层63与导电层67之间施加电压,从EL层65发射光。图2示出发光器件61通过插头274B、布线279、插头274C、布线281及插头274D与电容元件73电连接的结构。导电层63被用作发光器件61的像素电极,导电层67被用作公共电极。
显示装置10优选包括无助于显示装置10的工作的晶体管(以下,也记为伪晶体管)。伪晶体管具有半导体层、导电层及夹在半导体层与导电层之间的绝缘层的叠层结构,并且栅极、漏极和源极中的一个以上处于电浮动状态。另外,显示装置10也可以包括无助于显示装置10的工作的层(以下,也记为伪层)。作为伪层,例如可以设置不用作布线,即电浮动的导电层。此外,作为伪层也可以设置电浮动的半导体层。
图2示出伪晶体管71DM、伪层75DMb、伪层87DM、伪层89DM、伪层279DM及伪层281DM。伪晶体管71DM设置在绝缘层283上,并包括导电层75DMa、绝缘层77a、绝缘层77b、半导体层79DM、绝缘层81DM、导电层83DM及一对导电层85DM。
伪晶体管71DM可以通过与晶体管71相同工序形成。例如,导电层75DMa可以通过与导电层75相同工序形成。另外,在形成导电层75及导电层75DMa时,也可以形成伪层75DMb。注意,图2示出晶体管71的半导体层79与伪晶体管71DM的半导体层分离的结构,但是本发明的一个方式不局限于此。半导体层79和半导体层79DM也可以不分离,即晶体管71及伪晶体管71DM也可以共同使用一个半导体层。
伪层87DM设置在绝缘层288上,并可以通过与导电层87相同工序形成。伪层89DM设置在绝缘层91上,并可以通过与导电层89相同工序形成。伪层279DM设置在绝缘层290上,并可以通过与布线279相同工序形成。伪层281DM设置在绝缘层291上,并可以通过与布线281相同工序形成。
一个像素也可以包括多个伪晶体管。此外,也可以在相同绝缘层上包括多个伪层。图2示出绝缘层291上设置有两个伪层281DM的结构。
在此,显示装置10所包括的层可以利用光刻法形成。例如,半导体层可以通过以形成在成为该半导体层的半导体膜上的抗蚀剂掩模为掩模对该半导体膜进行蚀刻来形成。蚀刻例如可以利用干蚀刻法、湿蚀刻法和喷砂法中的一个或多个。导电层及绝缘层也可以通过同样的方法形成。
抗蚀剂掩模可以通过在被加工膜上涂敷感光性的抗蚀剂材料且进行曝光及显影来形成。抗蚀剂材料可以使用负型或正型。此外,抗蚀剂材料也可以使用化学放大型。显影例如可以使用TMAH(Tetra Methyl Ammonium Hydroxide:四甲基氢氧化铵)。显影也可以使用添加有界面活性剂的强碱水溶液。
在光刻法中,作为用于曝光的光,例如可以使用i线(波长365nm)、g线(波长436nm)、h线(波长405nm)或将这些光混合了的光。此外,也可以使用紫外线、KrF激光或ArF激光等。此外,也可以利用液浸曝光技术进行曝光。作为用于曝光的光,也可以使用极紫外(EUV:Extreme Ultra-violet)光或X射线。此外,也可以使用电子束代替用于曝光的光。当使用极紫外光、X射线或电子束时,可以进行极其微细的加工,所以是优选的。注意,在通过利用电子束等光束进行扫描而进行曝光时,不需要光掩模。
在显影中,有时抗蚀剂掩模的成分的聚合物流到显影液中,凝集而成为异物,该异物附着到被加工膜上。此外,有时在显影液处理中侵入抗蚀剂掩模的显影液在显影液处理后的洗涤中溶出,由此作为抗蚀剂掩模的成分的聚合物流出,而成为异物。尤其是,在被加工膜具有亲水性时,有时异物容易附着。当异物附着于没有设置抗蚀剂掩模的区域时,有在蚀刻时异物成为掩模而引起图案不良的担忧。另外,有可能发生起因于图案不良的短路。
在本发明的一个方式的半导体装置中,通过设置伪晶体管或伪层,可以提高设置在被加工膜上的抗蚀剂掩模的总面积的比率。因此,不被抗蚀剂掩模覆盖而被加工膜露出的区域的面积的比率变低,可以抑制起因于上述抗蚀剂掩模的异物附着于该区域。换言之,可以减少图案不良,并可以提高半导体装置的制造成品率。
在制造半导体装置时,设置在被加工膜上的抗蚀剂掩模的总面积的比率优选高。在俯视时,相对于设置有像素电路51的区域的面积的抗蚀剂掩模的总面积的比率优选为10%以上,更优选为12%以上,更优选为15%以上,更优选为17%以上,更优选为20%以上,更优选为25%以上,更优选为30%以上,更优选为40%以上。通过在不配置晶体管、电容元件及各种布线的区域中设置伪晶体管或伪层,可以提高抗蚀剂掩模的总面积的比率。在即使不设置伪晶体管或伪层抗蚀剂掩模的总面积的比率也在上述范围内的情况下,也可以不设置伪晶体管或伪层。此外,在所有的光刻工序中,抗蚀剂掩模的总面积的比率也可以不在上述范围内。注意,抗蚀剂掩模的总面积的比率优选高,但是在抗蚀剂掩模的总面积的比率高时,有时起因于上述抗蚀剂掩模的异物以外的异物导致图案不良。由此,在设定抗蚀剂掩模的总面积的比率的上限的情况下,优选为90%以下,更优选为80%以下,进一步优选为70%以下。注意,用于接触孔的形成的抗蚀剂掩模的总面积的比率不需要特别设定上限。
注意,在本说明书等中,在俯视时有时将设置有像素电路51的区域的面积记为像素的面积或子像素的面积。
设置在相同面上的层的总面积的比率优选高。在俯视时,相对于像素230的面积的该层的总面积的比率优选为10%以上,更优选为12%以上,更优选为15%以上,更优选为17%以上,更优选为20%以上,更优选为25%以上,更优选为30%以上,更优选为40%以上。图3A示出图2所示的导电层87、导电层87A、导电层87B及伪层87DM的结构例子的俯视图。导电层87、导电层87A、导电层87B及伪层87DM都设置在绝缘层288上。相对于像素230的面积的导电层87、导电层87A、导电层87B及伪层87DM的总面积的比率优选在上述范围内。此外,虽然在此以导电层87、导电层87A、导电层87B及伪层87DM为例进行说明,但是其他层也是同样的,设置在相同面上的层的总面积的比率优选在上述范围内。注意,不需要在所有的层中总面积的比率都在上述范围内。
在俯视时,电容元件的面积优选大。通过使电容元件的面积大,可以长时间保持该电容元件中的电荷。由此,用作电容元件的下部电极的导电层87的面积优选大。导电层87、导电层87A、导电层87B及伪层87DM的总面积的比率尤其优选为25%以上,更优选为30%以上,进一步优选为40%以上。设置在与用作上部电极的导电层89及导电层89相同的面上的层的总面积的比率也是同样的。
注意,导电层87、导电层87A、导电层87B及伪层87DM的个数、配置以及顶面形状不局限于图3A。
图3B示出形成图3A所示的导电层87、导电层87A、导电层87B及伪层87DM时的抗蚀剂掩模的俯视图。抗蚀剂掩模97、抗蚀剂掩模97A、抗蚀剂掩模97B及抗蚀剂掩模97DM分别对应于导电层87、导电层87A、导电层87B及伪层87DM。抗蚀剂掩模97、抗蚀剂掩模97A、抗蚀剂掩模97B及抗蚀剂掩模97DM设置在将成为导电层87、导电层87A、导电层87B及伪层87DM的导电膜上。在俯视时,相对于像素230的面积的抗蚀剂掩模97、抗蚀剂掩模97A、抗蚀剂掩模97B及抗蚀剂掩模97DM的总面积的比率优选在上述范围内。其他层也是同样的,设置在相同面上的抗蚀剂掩模的总面积的比率优选在上述范围内。
图3B示出抗蚀剂掩模97、抗蚀剂掩模97A、抗蚀剂掩模97B及抗蚀剂掩模97DM的顶面形状为四角形的例子,但是顶面形状没有特别的限制。此外,图3A和图3B示出对应于导电层的抗蚀剂掩模的顶面形状相同的例子,但是本发明的一个方式不局限于此。导电层与抗蚀剂掩模的顶面形状也可以不同。例如,导电层的端部也可以位于对应的抗蚀剂掩模的端部的内侧或者外侧。
在外围驱动电路也是同样地,设置在相同面上的抗蚀剂掩模的总面积的比率优选高。在俯视时,相对于外围驱动电路的面积的设置在相同面上的抗蚀剂掩模的总面积的比率优选在上述范围内。另外,在俯视时,相对于外围驱动电路的面积的设置在相同面上的层的总面积的比率优选在上述范围内。
例如,通过在显影液的处理中调换显影液,可以抑制起因于上述抗蚀剂掩模的异物附着于被加工膜上。或者,通过延长显影液处理后的洗涤时间或者进行多次的洗涤,可以抑制异物附着于被加工膜上。该洗涤例如可以使用纯水。该洗涤也可以使用添加有气体的纯水。例如,可以使用添加有二氧化碳的纯水、添加有氢的纯水或添加有氮的纯水。此外,通过在洗涤后的干燥时进行吹风,可以抑制异物附着于被加工膜上。该吹风例如可以使用氮、空气或贵气体。该吹风也可以使用干燥空气(CDA:Clean Dry Air)。
<电路结构例子1>
图4示出可用于本发明的一个方式的半导体装置的电路结构例子。图4所示的半导体装置100A包括像素电路51A及发光器件61。
发光器件61的一个端子与像素电路51A电连接,发光器件61的另一个端子与布线104电连接。例如,可以将发光器件61的一个端子及另一个端子分别用作阳极端子及阴极端子。另外,也可以将发光器件61的一个端子及另一个端子分别用作阴极端子及阳极端子。像素电路51具有控制发光器件61的发光的功能。
像素电路51A包括晶体管M11至晶体管M17及电容元件C11至电容元件C13。
此外,除非特别叙述,本说明书等所示的晶体管M11至晶体管M17为增强型(常关闭型)的n沟道型场效应晶体管。由此,其阈值电压(Vth)大于0V。
发光器件61的一个端子与晶体管M15的源极和漏极中的另一个以及电容元件C13的一个端子电连接。
晶体管M15的栅极与电容元件C13的另一个端子及晶体管M17的源极和漏极中的一个电连接。晶体管M15的源极和漏极中的另一个与电容元件C11的一个端子、电容元件C12的一个端子、晶体管M12的源极和漏极中的一个、晶体管M13的源极和漏极中的一个以及晶体管M16的源极和漏极中的一个电连接。
晶体管M12的栅极与电容元件C11的另一个端子、晶体管M13的源极和漏极中的另一个端子及晶体管M11的源极和漏极中的一个电连接。晶体管M12包括背栅极。晶体管M12的背栅极与电容元件C12的另一个端子及晶体管M14的源极和漏极中的一个电连接。
晶体管M11的源极和漏极中的另一个与布线DL电连接,栅极与布线GLa电连接。晶体管M11具有选择使晶体管M12的栅极与布线DL间处于导通状态还是非导通状态的功能。
晶体管M12的源极和漏极中的另一个与布线101电连接。晶体管M12包括背栅极。晶体管M12具有控制流过发光器件61的电流Ie的量的功能。就是说,晶体管M12具有控制发光器件61的发光量的功能。由此,可以将晶体管M12称为“驱动晶体管”。
晶体管M13的栅极与布线GLb电连接。晶体管M13具有选择使晶体管M12的栅极与源极间处于导通状态还是非导通状态的功能。
晶体管M14的栅极与布线GLb电连接,源极和漏极中的另一个与布线102电连接。晶体管M14具有选择使布线102与电容元件C12的一个端子间处于导通状态还是非导通状态的功能。
晶体管M15具有切换晶体管M12与发光器件61间的导通和非导通的功能。在晶体管M15处于关闭状态时发光器件61猝灭,在晶体管M15处于开启状态时发光器件61可以发射光。为了使驱动晶体管所决定的电流量确实地流过发光器件61,无论源极电位及漏极电位的值如何,晶体管M15都要确实地处于开启状态。
晶体管M16的栅极与布线GLa电连接,源极和漏极中的另一个与布线103电连接。晶体管M16具有选择使晶体管M12的源极和漏极中的一个与布线103间处于导通状态还是非导通状态的功能。
晶体管M17的栅极与布线GLa电连接,源极和漏极中的另一个与布线GLc电连接。晶体管M17具有选择使晶体管M15的栅极与布线GLc间处于导通状态还是非导通状态的功能。
电容元件C11的一个端子、电容元件C12的一个端子、晶体管M12的源极和漏极中的一个、晶体管M13的源极和漏极中的一个、晶体管M15的源极和漏极中的另一个与晶体管M16的源极和漏极中的一个电连接的区域也被称为节点ND11。
另外,电容元件C12的另一个端子、晶体管M12的背栅极与晶体管M14的源极和漏极中的一个电连接的区域也被称为节点ND12。
另外,晶体管M11的源极和漏极中的一个、晶体管M13的源极和漏极中的另一个、电容元件C11的另一个端子及晶体管M12的栅极电连接的区域也被称为节点ND13。
另外,晶体管M15的栅极、电容元件C13的另一个端子与晶体管M17的源极和漏极中的一个电连接的区域也被称为节点ND14。
电容元件C11具有在节点ND13处于浮动状态时保持晶体管M12的源极和漏极中的一个与晶体管M12的栅极间的电位差的功能。电容元件C12具有在节点ND12处于浮动状态时保持晶体管M12的源极和漏极中的一个与晶体管M12的背栅极间的电位差的功能。电容元件C13具有在节点ND14处于浮动状态时保持晶体管M15的源极和漏极中的一个与晶体管M15的栅极间的电位差的功能。
电容元件C11至电容元件C13的电容优选大。尤其优选的是,电容元件C11及电容元件C12的电容较大并大于电容元件C13的电容。电容元件C11及电容元件C12的电容各自优选为2fF以上,更优选为4fF以上,进一步优选为6fF以上,更进一步优选为8fF以上,还进一步优选为10fF以上。电容元件C13的电容优选为1fF以上,更优选为2fF以上,进一步优选为3fF以上,更进一步优选为4fF以上,还进一步优选为5fF以上。电容元件C11至电容元件C13的电容越大越好,所以不需要特别设定上限。注意,在设定上限时,将电容元件C11及电容元件C12的电容设定为20fF以下且将电容元件C13的电容设定为10fF以下即可。
通过增大电容元件C11的电容,可以长时间保持晶体管M12的源极和漏极中的一个与晶体管M12的栅极间的电位差。通过增大电容元件C12的电容,可以长时间保持晶体管M12的源极和漏极中的一个与晶体管M12的背栅极间的电位差。通过增大电容元件C13的电容,可以长时间保持晶体管M15的源极和漏极中的一个与晶体管M15的栅极间的电位差。
保持在电容元件C11及电容元件C12中的数据大大影响到显示品质,所以外部的噪声所带来的影响优选小。通过提高电容元件C11及电容元件C12的电容,可以减少外部的噪声所带来的影响,所以可以实现显示品质高的显示装置。另外,电容元件C11优选在比1个帧期间长的期间保持数据。电容元件C12也是同样地,优选在比1个帧期间长的期间保持数据,更优选保持1秒以上,进一步优选保持1分钟以上,更进一步优选保持1小时以上。因此,也可以使电容元件C12的电容大于电容元件C11的电容。另一方面,电容元件C13能够保持足以使晶体管M15处于开启状态的电压即可,所以电容元件C13的电容也可以小于电容元件C11及电容元件C12。
电容元件C11的电容优选为电容元件C13的电容的2倍以上,更优选为3倍以上,进一步优选为4倍以上,更进一步优选为5倍以上。电容元件C12的电容优选为电容元件C13的电容的2倍以上,更优选为3倍以上,进一步优选为4倍以上,更进一步优选为5倍以上。
在俯视时,电容元件C11的面积优选为电容元件C13的面积的2倍以上,更优选为3倍以上,进一步优选为4倍以上,更进一步优选为5倍以上。电容元件C12的面积优选为电容元件C13的面积的2倍以上,更优选为3倍以上,进一步优选为4倍以上,更进一步优选为5倍以上。
在本说明书等中,电容元件的面积是指电容元件所包括的上部电极与下部电极彼此重叠的区域的面积。
注意,对本发明的一个方式的半导体装置所包括的晶体管的结构没有特别的限制。像素电路51A例如可以使用平面型、FIN(鳍)型、TRI-GATE(三栅)型、顶栅型、底栅型、双栅型(在沟道上下配置有栅极的结构)等各种结构的晶体管。另外,作为根据本发明的一个方式的晶体管可以使用MOS型晶体管、接合型晶体管、双极晶体管等。
用于本发明的一个方式的半导体装置所包括的晶体管的半导体材料没有特别的限制。例如,可以使用在形成沟道的区域(以下,记为沟道形成区域)中包括单晶半导体、多晶半导体、微晶半导体或非晶半导体的晶体管。注意,不局限于主要成分由单一元素构成的单个半导体(例如,硅(Si)或锗(Ge)),可以使用化合物半导体(例如,硅锗(SiGe)或砷化镓(GaAs))或氧化物半导体等。
另外,在本实施方式等中,示出使用n沟道型晶体管构成半导体装置的例子,但是本发明的一个方式不局限于此。构成半导体装置的晶体管的一部分或全部也可以使用p沟道型晶体管。
作为本发明的一个方式的半导体装置也可以使用在沟道形成区域中包含氧化物半导体的晶体管(以下,记为OS晶体管)。此外,也可以使用在沟道形成区域中包含硅的晶体管(以下,记为Si晶体管)。作为硅可以举出单晶硅、多晶硅及非晶硅。
例如,作为像素电路51A也可以使用OS晶体管。因为氧化物半导体的带隙为2eV以上,由此OS晶体管的关态电流值极少。
室温下的每沟道宽度1μm的OS晶体管的关态电流值可以为1aA(1×10-18A)以下、1zA(1×10-21A)以下或1yA(1×10-24A)以下。注意,室温下的每沟道宽度1μm的Si晶体管的关态电流值为1fA(1×10-15A)以上且1pA(1×10-12A)以下。因此,也可以说,OS晶体管的关态电流比Si晶体管的关态电流低10位左右。
通过像素电路51A使用OS晶体管,可以长期间保持写入到节点的电荷。例如,在显示不需要按每个帧进行改写的静态图像的情况下,即使停止外围驱动电路的工作,也可以继续显示图像。这种在显示静态图像时停止外围驱动电路的工作的驱动方法也被称为“空转停止驱动”。通过进行空转停止驱动,可以降低显示装置的功耗。
即使在高温环境下,OS晶体管的关态电流也几乎不增加。具体而言,即使在室温以上且200℃以下的环境温度下,OS晶体管的关态电流也几乎不增加。此外,即使在高温环境下,OS晶体管的通态电流也不容易下降。包括OS晶体管的半导体装置即使在高温环境下也稳定地工作并具有高可靠性。
在OS晶体管中,源极和漏极之间的绝缘耐压很高。通过像素电路51A使用OS晶体管,在电位Va与电位Vc的电位差很大的情况下也工作稳定,由此可以实现可靠性良好的半导体装置。尤其是,优选对晶体管M12和晶体管M15中的一方或双方使用OS晶体管。
OS晶体管的半导体层例如优选包含铟、元素M(M为选自镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一种或多种)和锌。尤其是,元素M优选为选自铝、镓、钇及锡中的一种或多种。
尤其是,半导体层优选使用包含铟(In)、镓(Ga)及锌(Zn)的氧化物(也记载为IGZO)。或者,半导体层也可以使用包含铟(In)、铝(Al)及锌(Zn)的氧化物(也记载为IAZO)。或者,半导体层也可以使用包含铟(In)、铝(Al)、镓(Ga)及锌(Zn)的氧化物(也记载为IAGZO)。
在半导体层使用In-M-Zn氧化物时,该In-M-Zn氧化物中的In的原子个数比优选为M的原子个数比以上。作为这种In-M-Zn氧化物的金属元素的原子个数比,例如可以举出In:M:Zn=1:1:1或其附近的组成、In:M:Zn=1:1:1.2或其附近的组成、In:M:Zn=1:3:2或其附近的组成、In:M:Zn=1:3:4或其附近的组成、In:M:Zn=2:1:3或其附近的组成、In:M:Zn=3:1:2或其附近的组成、In:M:Zn=4:2:3或其附近的组成、In:M:Zn=4:2:4.1或其附近的组成、In:M:Zn=5:1:3或其附近的组成、In:M:Zn=5:1:6或其附近的组成、In:M:Zn=5:1:7或其附近的组成、In:M:Zn=5:1:8或其附近的组成、In:M:Zn=6:1:6或其附近的组成或者In:M:Zn=5:2:5或其附近的组成。注意,附近的组成包括所希望的原子个数比的±30%的范围。
例如,当记载为原子个数比为In:Ga:Zn=4:2:3或其附近的组成时包括如下情况:In的原子个数比为4时,Ga的原子个数比为1以上且3以下,Zn的原子个数比为2以上且4以下。此外,当记载为原子个数比为In:Ga:Zn=5:1:6或其附近的组成时包括如下情况:In的原子个数比为5时,Ga的原子个数比大于0.1且为2以下,Zn的原子个数比为5以上且7以下。此外,当记载为原子个数比为In:Ga:Zn=1:1:1或其附近的组成时包括如下情况:In的原子个数比为1时,Ga的原子个数比大于0.1且为2以下,Zn的原子个数比大于0.1且为2以下。
例如,像素电路51A也可以使用Si晶体管。尤其是,可以适合地使用在沟道形成区域中包含低温多晶硅(LTPS:Low Temperature Poly Silicon)的晶体管(以下,也称为LTPS晶体管)。LTPS晶体管具有高场效应迁移率以及良好的频率特性。
像素电路51A也可以由使用不同的半导体材料的多种晶体管构成。例如,也可以由LTPS晶体管及OS晶体管构成像素电路51A。此外,有时将组合LTPS晶体管和OS晶体管的结构称为LTPO。
在像素电路51A由使用不同的半导体材料的多种晶体管构成的情况下,也可以按每个晶体管的种类将上述晶体管设置在彼此不同的层中。例如,在像素电路51A由Si晶体管及OS晶体管构成的情况下,也可以以重叠的方式设置包括Si晶体管的层及包括OS晶体管的层。通过采用上述结构,可以减小像素电路51A的面积。
另外,也可以将Si晶体管和OS晶体管中的一方或双方用作构成外围驱动电路的晶体管。例如,也可以将OS晶体管用作构成像素电路51A的晶体管并将Si晶体管用作构成外围驱动电路的晶体管。OS晶体管的关态电流低,所以可以降低功耗。另外,Si晶体管的工作速度比OS晶体管快,所以适合用于外围驱动电路。另外,根据显示装置的方式也可以将OS晶体管用作构成像素电路51A的晶体管和构成外围驱动电路的晶体管的双方。另外,也可以将Si晶体管用作构成像素电路51A的晶体管和构成外围驱动电路的晶体管的双方。另外,也可以将Si晶体管用作构成像素电路51A的晶体管并将OS晶体管用作构成外围驱动电路的晶体管。
在构成像素电路51A的晶体管中晶体管M11以及晶体管M13至晶体管M17都被用作开关。因此,可以将晶体管M11以及晶体管M13至晶体管M17替换为可以实现开关功能的元件。
图4示出晶体管M12包括背栅极且晶体管M12以外的晶体管不包括背栅极的结构,但是本发明的一个方式不局限于此。晶体管M12以外的晶体管也可以包括背栅极。
作为像素电路51A也可以使用多沟道型晶体管。多沟道型晶体管包括电连接的多个栅极且在源极和漏极之间具有半导体层与该栅极重叠的多个区域。换言之,多沟道型晶体管包括电连接的多个栅极且在源极和漏极之间具有多个沟道形成区域。另外,在本说明书等中,有时将多沟道型晶体管记作“多沟道晶体管”、“多栅极晶体管”或“多栅极型晶体管”。
作为多沟道晶体管的一个例子,图5A示出在源极与漏极之间具有两个沟道形成区域的双栅型晶体管180A的电路符号例子。
晶体管180A具有晶体管Tr1与晶体管Tr2被串联连接的结构。在图5A中,晶体管Tr1的源极和漏极中的一个与端子S电连接,晶体管Tr1的源极和漏极中的另一个与晶体管Tr2的源极和漏极中的一个电连接,并且晶体管Tr2的源极和漏极中的另一个与端子D电连接。另外,晶体管Tr1的栅极与晶体管Tr2的栅极电连接且与端子G电连接。晶体管180A也可以说包括共同使用栅极的晶体管Tr1及晶体管Tr2。
图5A所示的晶体管180A具有通过改变端子G的电位来切换端子S与端子D间的导通和非导通的功能。因此,双栅型晶体管的晶体管180A包括晶体管Tr1及晶体管Tr2且被用作一个晶体管。即可以说,在图5A中,晶体管180A的源极和漏极中的一个与端子S电连接,源极和漏极中的另一个与端子D电连接,并且栅极与端子G电连接。
像素电路51A也可以使用三栅型晶体管。图5B示出三栅型晶体管180B的电路图符号例子。
晶体管180B具有晶体管Tr1、晶体管Tr2及晶体管Tr3被串联连接的结构。在图5B中,晶体管Tr1的源极和漏极中的一个与端子S电连接,晶体管Tr1的源极和漏极中的另一个与晶体管Tr2的源极和漏极中的一个电连接,晶体管Tr2的源极和漏极中的另一个与晶体管Tr3的源极和漏极中的一个电连接,并且晶体管Tr3的源极和漏极中的另一个与端子D电连接。另外,晶体管Tr1的栅极、晶体管Tr2的栅极及晶体管Tr3的栅极彼此电连接且与端子G电连接。
图5B所示的晶体管180B具有通过改变端子G的电位来切换端子S与端子D间的导通和非导通的功能。因此,三栅型晶体管的晶体管180B包括晶体管Tr1、晶体管Tr2及晶体管Tr3且被用作一个晶体管。即可以说,在图5B中,晶体管180B的源极和漏极中的一个与端子S电连接,源极和漏极中的另一个与端子D电连接,并且栅极与端子G电连接。
构成像素电路51A的晶体管也可以具有串联连接四个以上的晶体管的结构。在图5C所示的晶体管180C中,串联连接六个晶体管(晶体管Tr1至晶体管Tr6)。另外,六个晶体管的栅极电连接且与端子G电连接。
图5C所示的晶体管180C具有通过改变端子G的电位来切换端子S与端子D间的导通和非导通的功能。因此,晶体管180C包括晶体管Tr1至晶体管Tr6且被用作一个晶体管。即可以说,在图5C中,晶体管180C的源极和漏极中的一个与端子S电连接,源极和漏极中的另一个与端子D电连接,并且栅极与端子G电连接。
例如,在使晶体管在饱和区域中工作时,为了提高饱和区域的电特性,有时使晶体管的沟道长度变长。作为沟道长度长的晶体管,也可以使用多栅晶体管。
在图5A至图5C中示出构成多栅极晶体管的各晶体管不包括背栅极的结构,但是本发明的一个方式不局限于此。构成多栅极晶体管的各晶体管也可以包括背栅极。
<结构例子2>
图6示出与图4所示的半导体装置100A不同的结构例子。图6所示的半导体装置100B包括像素电路51B及发光器件61。半导体装置100B的与半导体装置100A主要不同之处在于像素电路51B所具有的晶体管M11及晶体管M13至晶体管M17包括背栅极。
图6示出晶体管M11及晶体管M13至晶体管M17的每一个的栅极与背栅极电连接的例子。另外,也可以不使栅极与背栅极电连接并向背栅极供应任意电位。注意,供应到背栅极的电位不局限于固定电位。供应到构成半导体装置的晶体管的背栅极的电位可以按每个晶体管不同或相同。此外,不需要构成半导体装置的所有晶体管都设置有背栅极。半导体装置也可以具有包括背栅极的晶体管及不包括背栅极的晶体管。
图7示出图6所示的像素电路51B的结构例子的俯视图。图7摘要示出晶体管M11至晶体管M17。此外,还示出构成像素电路51B的一部分的布线。注意,在图7中,为了方便起见,省略像素电路51B的构成要素的一部分(绝缘膜等)。
如图7所示,晶体管M11包括半导体层111A。导电层107A具有隔着半导体层111A与导电层103A重叠的区域。导电层107A的一部分被用作晶体管M11的栅极,导电层103A的一部分被用作晶体管M11的背栅极。
晶体管M12包括半导体层111B。导电层107B具有隔着半导体层111B与导电层103B重叠的区域。导电层107B的一部分被用作晶体管M11的栅极,导电层103B的一部分被用作晶体管M11的背栅极。图7示出作为晶体管M12使用三栅极型晶体管的例子。
晶体管M13包括半导体层111C。导电层107C具有隔着半导体层111C与导电层103C重叠的区域。导电层107C的一部分被用作晶体管M13的栅极,导电层103C的一部分被用作晶体管M13的背栅极。
晶体管M14包括半导体层111D。导电层107C具有隔着半导体层111D与导电层103C重叠的区域。导电层107C的一部分被用作晶体管M14的栅极,导电层103C的一部分被用作晶体管M14的背栅极。
晶体管M15包括半导体层111E。导电层107D具有隔着半导体层111E与导电层103D重叠的区域。导电层107D的一部分被用作晶体管M15的栅极,导电层103D的一部分被用作晶体管M15的背栅极。
晶体管M16包括半导体层111C。导电层107A具有隔着半导体层111C与导电层103A重叠的区域。导电层107A的一部分被用作晶体管M16的栅极,导电层103A的一部分被用作晶体管M16的背栅极。注意,图7示出晶体管M16与晶体管M13共同使用半导体层111C的一部分的结构,但是本发明的一个方式不局限于此。晶体管M16与晶体管M13也可以不共同使用半导体层而各晶体管包括分离的半导体层。
晶体管M17包括半导体层111F。导电层107A具有隔着半导体层111F与导电层103A重叠的区域。导电层107A的一部分被用作晶体管M17的栅极,导电层103A的一部分被用作晶体管M17的背栅极。
布线103、导电层103A至导电层103D可以使用相同材料。布线103、导电层103A至导电层103D可以通过相同工序形成。此外,布线103、导电层103A至导电层103D也可以使用不同的材料。
半导体层111A至半导体层111F可以使用相同材料。半导体层111A至半导体层111F可以通过相同工序形成。此外,半导体层111A至半导体层111F也可以使用彼此不同的材料。
导电层107A至导电层107D可以使用相同材料。导电层107A至导电层107D可以通过相同工序形成。此外,导电层107A至导电层107D也可以使用彼此不同的材料。
像素电路51B除了晶体管M11至晶体管M17以外优选还包括一个以上的伪晶体管。在图7中,从像素电路51B所包括的多个伪晶体管中选出伪晶体管109DMa及伪晶体管109DMb并对其附上符号。
伪晶体管109DMa包括半导体层111DMa及半导体层111DMa上的导电层107DMa。伪晶体管109DMb包括半导体层111E及半导体层111E上的导电层107DMb。
伪晶体管也可以包括与晶体管M11至晶体管M17中的任一个共同的层。图7示出伪晶体管109DMb与晶体管M15共同使用半导体层111E的例子。伪晶体管也可以不包括与晶体管M11至晶体管M17共同的层。伪晶体管109DMa中的导电层107DMa及伪晶体管109DMb中的导电层107DMb分别相当于晶体管M11至晶体管M17的栅极。导电层107DMa及导电层107DMb也可以被称为伪层。
图8示出对图7所示的晶体管M11至晶体管M17追加电容元件C11至电容元件C13的俯视图。注意,为了方便起见,图8摘要示出电容元件C11至电容元件C13的下部电极。此外,还示出构成像素电路51B的一部分的布线。
电容元件C11至电容元件C13可以设置在晶体管M11至晶体管M17上。
用作电容元件C11的下部电极的导电层105A通过接触孔110A与晶体管M11的源极和漏极中的一个电连接。导电层105A通过接触孔110B与晶体管M12的栅极电连接。导电层105A通过接触孔110C与晶体管M13的源极和漏极中的另一个电连接。注意,电连接的两个元件及布线也可以通过设置在接触孔的插头电连接。
用作电容元件C12的下部电极的导电层105B通过接触孔110D与晶体管M12的背栅极电连接。导电层105B通过接触孔110E与晶体管M14的源极和漏极中的一个电连接。
用作电容元件C13的下部电极的导电层105C通过接触孔110F与晶体管M15的栅极电连接。导电层105C通过接触孔110J与晶体管M15的背栅极电连接。也就是说,通过导电层105C晶体管M15的栅极与背栅极电连接。导电层105C通过接触孔110G与晶体管M17的源极和漏极中的一个电连接。
如图8所示,电容元件C11优选具有与重叠于晶体管M11及晶体管M13的区域重叠的区域。电容元件C12优选具有与晶体管M14重叠的区域。电容元件C13优选具有与晶体管M17重叠的区域。通过电容元件具有与晶体管重叠的区域,可以缩小像素电路51A的面积,因此可以实现高清晰的显示装置。
导电层105D通过接触孔110H与晶体管M11的源极和漏极中的另一个电连接。
导电层105E通过接触孔110I与晶体管M12的源极和漏极中的一个电连接。导电层105E通过接触孔110K与晶体管M15的源极和漏极中的另一个电连接。导电层105E通过接触孔110X与晶体管M13的源极和漏极中的一个及晶体管M16的源极和漏极中的一个电连接。
导电层105F通过接触孔110L与晶体管M12的源极和漏极中的另一个电连接。
导电层105G通过接触孔110M与晶体管M14的源极和漏极中的另一个电连接。
导电层105H通过接触孔110N与晶体管M15的源极和漏极中的一个电连接。
导电层105I通过接触孔110P与晶体管M16的源极和漏极中的另一个电连接。导电层105I通过接触孔110Q与布线103电连接。也就是说,晶体管M16的源极和漏极中的另一个通过导电层105I与布线103电连接。如电连接晶体管M16与布线103的导电层105I那样,可以将电连接两个元件及布线的导电层称为引绕布线或者简称为布线。例如,可以通过引绕布线电连接两个晶体管。
导电层105J通过接触孔110R与晶体管M17的源极和漏极中的另一个电连接。
导电层105K通过接触孔110S与导电层103A电连接。导电层105K通过接触孔110T与导电层107A电连接。也就是说,晶体管M11的栅极及背栅极、晶体管M16的栅极及背栅极以及晶体管M17的栅极及背栅极通过导电层105K电连接。
导电层105L通过接触孔110V与导电层103C电连接。导电层105L通过接触孔110W与导电层107C电连接。也就是说,晶体管M13的栅极及背栅极与晶体管M14的栅极及背栅极通过导电层105L电连接。
导电层105A至导电层105L可以使用相同材料。导电层105A至导电层105L可以通过相同工序形成。此外,导电层105A至导电层105L也可以使用彼此不同的材料。
图9示出对图8所示的电容元件C11至电容元件C13的下部电极追加上部电极的俯视图。
用作电容元件C11及电容元件C12的上部电极的导电层106A具有与导电层105A重叠的区域及与导电层105B重叠的区域。用作电容元件C13的上部电极的导电层106B具有与导电层105C重叠的区域。图9示出电容元件C11至电容元件C13的上部电极的端部位于下部电极的端部的内侧,即上部电极包括下部电极的例子。通过采用上部电极包括下部电极的结构,可以降低电容元件的泄漏。另外,电容元件C11至电容元件C13的上部电极的端部也可以位于下部电极的端部的外侧。
导电层106A及导电层106B可以使用相同材料。导电层106A及导电层106B可以通过相同工序形成。此外,导电层106A及导电层106B也可以使用彼此不同的材料。
电容元件C11至电容元件C13各自包括被上部电极与下部电极夹持并用作介电体的绝缘层。另外,电容元件C11所包括的绝缘层、电容元件C12所包括的绝缘层及电容元件C13所包括的绝缘层可以通过同一工序来形成。
电容元件C11至电容元件C13的容量优选在上述范围内。在俯视时的电容元件C11至电容元件C13的面积优选在上述范围内。如图9所示,在电容元件的上部电极包括下部电极的情况下,可以将电容元件的面积置换成下部电极的面积。就是说,在俯视时,电容元件C11的下部电极的面积优选为电容元件C13的下部电极的面积的2倍以上,更优选为3倍以上,进一步优选为4倍以上,更进一步优选为5倍以上。电容元件C12的下部电极的面积优选为电容元件C13的下部电极的面积的2倍以上,更优选为3倍以上,进一步优选为4倍以上,更进一步优选为5倍以上。
图10示出对图9所示的晶体管M11至晶体管M17及电容元件C11至电容元件C13追加布线GLa至布线GLc及布线101的俯视图。此外,还示出构成像素电路51B的布线的一部分。
布线GLa通过接触孔115A与导电层105K电连接。就是说,布线GLa与晶体管M11的栅极、晶体管M16的栅极及晶体管M17的栅极电连接。
布线GLb通过接触孔115B与导电层105L电连接。就是说,布线GLb与晶体管M13的栅极及晶体管M14的栅极电连接。
布线GLc通过接触孔115C与导电层105J电连接。就是说,布线GLc与晶体管M17的源极和漏极中的另一个电连接。
布线101通过接触孔115D与导电层105F电连接。就是说,布线101与晶体管M12的源极和漏极中的另一个电连接。
导电层113A通过接触孔115E与导电层105G电连接。
导电层113B通过接触孔115F与导电层105D电连接。
导电层113C通过接触孔115G与导电层106A电连接。导电层113C通过接触孔115H与导电层105E电连接。就是说,通过导电层113C,电容元件C11的一个端子、电容元件C12的一个端子、晶体管M12的源极和漏极中的一个、晶体管M13的源极和漏极中的一个、晶体管M15的源极和漏极中的另一个及晶体管M16的源极和漏极中的一个彼此电连接。
导电层113D通过接触孔115I与导电层105H电连接。导电层113D通过接触孔115J与导电层106B电连接。就是说,通过导电层113D,晶体管M15的源极和漏极中的一个与电容元件C13的一个端子电连接。
布线GLa至布线GLc、布线101及导电层113A至导电层113D可以使用相同材料。此外,布线GLa至布线GLc、布线101及导电层113A至导电层113D可以通过相同工序形成。注意,布线GLa至布线GLc、布线101及导电层113A至导电层113D也可以使用不同的材料。
图11示出对图10所示的布线GLa至布线GLc、布线101及导电层113A至导电层113D追加布线DL及布线102的俯视图。此外,还示出构成像素电路51B的布线的一部分。
布线DL通过接触孔117A与导电层113B电连接。就是说,布线DL与晶体管M11的源极和漏极中的另一个电连接。
布线102通过接触孔117B与导电层113A电连接。就是说,布线102与晶体管M14的源极和漏极中的另一个电连接。
布线119通过接触孔117C与导电层113D电连接。
在俯视时,相对于设置有像素电路51B的区域的面积的设置在相同面上的层的总面积的比率优选为10%以上,更优选为12%以上,更优选为15%以上,更优选为17%以上,更优选为20%以上,更优选为25%以上,更优选为30%以上,更优选为40%以上。注意,不需要在所有的层中总面积的比率都在上述范围内。
具体说明设置在相同面上的层的总面积的比率。
图12A示出晶体管M11至晶体管M17的背栅极、伪晶体管的背栅极、布线103以及设置在与它们相同的面上的布线及伪层的俯视图。图12A示出在行方向上连续的三个像素电路51B。在俯视时,上述背栅极、布线103、布线及伪层的总面积的比率优选高,尤其优选在上述范围内。注意,在图12A所示的结构例子中,相对于设置有像素电路51的区域的面积的层的总面积的比率为34%。
图12B示出晶体管M11至晶体管M17的半导体层、伪晶体管的半导体层及设置在与它们相同的面上的半导体层的俯视图。在俯视时,半导体层的总面积的比率优选高,尤其优选在上述范围内。注意,在图12B所示的结构例子中,相对于设置有像素电路51的区域的面积的层的总面积的比率大约为23%。
图13A示出晶体管M11至晶体管M17的栅极、伪晶体管的栅极以及设置在与它们相同的面上的布线及伪层的俯视图。在俯视时,栅极、布线及伪层的总面积的比率优选高,尤其优选在上述范围内。注意,在图13A所示的结构例子中,相对于设置有像素电路51的区域的面积的层的总面积的比率大约为21%。
图13B示出电容元件C11至电容元件C13的下部电极以及设置在与它们相同的面上的布线的俯视图。在俯视时,下部电极及布线的总面积的比率优选高,尤其优选在上述范围内。注意,在图13B所示的结构例子中,相对于设置有像素电路51的区域的面积的层的总面积的比率大约为58%。
图14A示出电容元件C11至电容元件C13的上部电极的俯视图。在俯视时,上部电极的总面积的比率优选高,尤其优选在上述范围内。注意,在图14A所示的结构例子中,相对于设置有像素电路51的区域的面积的层的总面积的比率大约为49%。
图14B示出布线GLa至布线GLc、布线101及设置在与它们相同的面上的布线的俯视图。在俯视时,布线的总面积的比率优选高,尤其优选在上述范围内。注意,在图14B所示的结构例子中,相对于设置有像素电路51的区域的面积的层的总面积的比率大约为44%。
图15A示出布线DL、布线102及设置在与它们相同的面上的布线的俯视图。在俯视时,布线的总面积的比率优选高,尤其优选在上述范围内。注意,在图15A所示的结构例子中,相对于设置有像素电路51的区域的面积的层的总面积的比率大约为43%。
图15B示出重叠图12A至图15A所示的各层的俯视图。注意,图15B摘要示出在行方向上连续的三个像素电路51B,但是如图1A等所示,显示区域235中设置有排列为矩阵状的像素电路。
<像素的排列例子>
对像素的排列例子进行说明。
通过将具有发射红色光的功能的像素230、具有发射绿色光的功能的像素230以及具有发射蓝色光的功能的像素230总用作一个像素并控制每个像素230的发光量(发光亮度),能够实现全彩色显示。由此,该三个像素230分别被用作子像素。各子像素包括发光器件61及控制发光器件61的发光的像素电路51。
子像素的排列没有特别的限制,可以采用各种排列。作为发光器件61的排列,例如可以举出条纹排列、S条纹排列、矩阵状排列、Delta排列、拜耳排列(Bayer arrangement)及Pentile排列。
图16A至图16G示出子像素的排列例子。图16A至图16G所示的子像素的顶面形状相当于发光器件的发光区域的顶面形状。注意,设置有像素电路51的区域的顶面形状与该像素电路51所控制的发光器件61的发光区域的顶面形状也可以不一致。
图16A示出条纹排列的例子。图16A所示的像素230在行方向上包括具有发射红色光的功能的子像素230R、具有发射绿色光的功能的子像素230G及具有发射蓝色光的功能的子像素230B。
注意,图16A示出子像素的顶面形状为长方形的例子,但是本发明的一个方式不局限于此。另外,作为子像素的顶面形状,例如可以举出三角形、四角形(包括方形及正方形)、五角形等多角形、上述多角形的角部带圆形的形状、椭圆形及圆形。
从三个子像素发射的光的颜色不局限于红色(R)、绿色(G)及蓝色(B)的组合,也可以是青色(C)、品红色(M)及黄色(Y)的组合。图16B所示的像素230在行方向上包括具有发射青色光的功能的子像素230C、具有发射品红色光的功能的子像素230M及具有发射黄色光的功能的子像素230Y。
图16C示出Delta排列的例子。如图16C所示,连接各子像素的中心点的线也可以排列为三角形。
子像素的面积也可以彼此不同。当发光效率及可靠性等根据发光颜色而不同时,也可以按发光颜色改变子像素的面积。
图16D示出S条纹排列的例子。图16D所示的像素230构成为2行2列,在左列(第一列)包括两个子像素(子像素230R及子像素230G),在右列(第二列)包括一个子像素(子像素230B)。换言之,像素230在上行(第一行)包括两个子像素(子像素230R及子像素230B),在下行(第二行)包括两个子像素(子像素230G及子像素230B),并包括横跨这2行的子像素230B。
另外,也可以将四个子像素总用作一个像素230。例如,如图16E所示,像素230也可以包括子像素230R、子像素230G、子像素230B及包括发射白色光的发光器件61的子像素230W的四个子像素。在像素230中,通过对子像素230R及子像素230G追加子像素230W,可以提高显示区域的亮度。此外,如图16F所示,也可以对子像素230R、子像素230G及子像素230B追加子像素230Y。如图16G所示,也可以对子像素230C、子像素230M、子像素230Y追加子像素230W。
通过增加用作一个像素的子像素的数量且适当地组合控制红色、绿色、蓝色、青色、品红色及黄色等的光的子像素而使用,可以提高半色调的再现性。因此,可以提高显示品质。
本发明的一个方式的显示装置可以再现各种规格的色域。例如,可以再现如下规格的色域等:在电视广播中使用的PAL(Phase Alternating Line:逐行倒相)规格及NTSC(National Television System Committee:美国国家电视标准委员会)规格;在用于个人计算机、数码相机或打印机等电子设备的显示装置中广泛使用的sRGB(standard RGB:标准RGB)规格及Adobe RGB规格;在HDTV(High Definition Television,也被称为高清)中使用的ITU-R BT.709(International Telecommunication Union RadiocommunicationSector Broadcasting Service(Television)709:国际电信联盟无线电通信部门广播服务(电视)709)规格;在数字电影放映中使用的DCI-P3(Digital Cinema Initiatives P3:数字电影倡导联盟P3)规格;或者在UHDTV(Ultra High Definition Television,也被称为超高清)中使用的ITU-R BT.2020(REC.2020(Recommendation 2020:建议2020))规格等。
通过将像素230配置为1920×1080的矩阵状,可以实现能够以所谓全高清(也称为“2K分辨率”、“2K1K”或“2K”等)的分辨率进行全彩色显示的显示装置10。另外,例如,通过将像素230配置为3840×2160的矩阵状,可以实现能够以所谓超高清(也称为“4K分辨率”、“4K2K”或“4K”等)的分辨率进行全彩色显示的显示装置10。另外,例如,通过将像素230配置为7680×4320的矩阵状,可以实现能够以所谓超高清(也称为“8K分辨率”、“8K4K”或“8K”等)的分辨率进行全彩色显示的显示装置10。通过增加像素230,还可以实现能够以16K或32K的分辨率进行全彩色显示的显示装置10。
显示区域235的像素密度优选为100ppi以上且10000ppi以下,更优选为1000ppi以上且10000ppi以下。例如,显示区域235的像素密度可以为2000ppi以上且6000ppi以下,也可以为3000ppi以上且5000ppi以下。
注意,显示区域235的纵横比(屏幕比)没有特别的限制。显示装置10的显示区域235例如可以对应于1:1(正方形)、4:3、16:9、16:10等各种纵横比。
显示区域235的对角尺寸可以为0.1英寸以上且100英寸以下,也可以为100英寸以上。
当将显示装置10用作虚拟现实(VR)用显示装置或增强现实(AR)用显示装置时,可以将显示区域235的对角尺寸设定为0.1英寸以上且5.0英寸以下,优选为0.5英寸以上且2.0英寸以下,更优选为1英寸以上且1.7英寸以下。例如,也可以将显示区域235的对角尺寸设定为1.5英寸或1.5英寸附近。通过将显示区域235的对角尺寸设定为2.0英寸以下,优选为1.5英寸附近,可以以曝光装置(典型的是扫描装置)的一次曝光处理进行处理,所以可以提高制造工艺的生产率。
也可以根据显示区域235的对角尺寸适当地选择用于显示区域235的晶体管的结构。例如,在将单晶Si晶体管用于显示区域235时,显示区域235的对角尺寸优选为0.1英寸以上且3英寸以下。另外,在将LTPS晶体管用于显示区域235时,显示区域235的对角尺寸优选为0.1英寸以上且30英寸以下,更优选为1英寸以上且30英寸以下。另外,在将LTPO(组合LTPS晶体管与OS晶体管的结构)用于显示区域235时,显示区域235的对角尺寸优选为0.1英寸以上且50英寸以下,更优选为1英寸以上且50英寸以下。另外,在将OS晶体管用于显示区域235时,显示区域235的对角尺寸优选为0.1英寸以上且200英寸以下,更优选为50英寸以上且100英寸以下。
在单晶Si晶体管中,非常难以使显示区域235大于单晶Si衬底的尺寸。另外,LTPS晶体管在制造工序中使用激光晶化装置,因此难以对应于显示面板的大型化(典型的是对角尺寸为大于30英寸的屏幕尺寸)。另一方面,OS晶体管不受在制造工序中使用激光晶化装置等的限制,或者可以以较低的工艺温度(典型的是450℃以下)制造,因此还可以对应于具有较大面积(典型的是对角50英寸以上且100英寸以下)的显示面板。另外,LTPO可以用于使用LTPS晶体管时和使用OS晶体管时之间的区域的显示面板的尺寸(典型的是对角尺寸为1英寸以上且50英寸以下)。
图17A示出对图15B所示的像素电路51B追加用作发光器件61的像素电极的导电层的俯视图。注意,如图17A所示,用作像素电极的导电层63A、导电层63B及导电层63C的顶面形状与包括像素电路51B的区域的顶面形状也可以不一致。
导电层63A通过接触孔121A与图11所示的布线119电连接。就是说,用作发光器件61的像素电极的导电层63A与晶体管M15的源极和漏极中的一个及电容元件C13的一个端子电连接。同样地,导电层63B通过接触孔121B与晶体管M15的源极和漏极中的一个及电容元件C13的一个端子电连接。导电层63C通过接触孔121C与晶体管M15的源极和漏极中的一个及电容元件C13的一个端子电连接。
图17B示出对图15B所示的像素电极追加用作发光器件61的公共电极的导电层67的俯视图。注意,在图17B中,为了明确示出导电层67的下侧的结构,透过导电层67的阴影线而示出。
通过在用作像素电极的导电层63A、导电层63B及导电层63C与用作公共电极的导电层67之间设置EL层(未图示),可以在像素电路51B上形成发光器件61。图18A示出发光器件61a、发光器件61b及发光器件61c设置在像素电路51B上的结构。
例如,通过在导电层63A与导电层67之间设置发射红色光的EL层,可以形成发光器件61R。通过在导电层63B与导电层67之间设置发射绿色光的EL层,可以形成发光器件61G。通过在导电层63C与导电层67之间设置发射蓝色光的EL层,可以形成发光器件61B。图18B示出设置在像素电路51B上的具有发射红色光的功能的发光器件61R、具有发射绿色光的功能的发光器件61G及具有发射蓝色光的功能的发光器件61B。注意,图18B所示的发光器件61的排列相当于图16D所示的S条纹排列。
<工作例子>
接着,说明半导体装置100B的工作例子。图19是用来说明半导体装置100A的工作例子的时序图。图20至图25是用来说明半导体装置100A的工作例子的电路图。
〔Vth校正工作〕
首先,在期间T11进行复位工作。具体而言,对布线GLa及布线GLb供应电位H,对布线GLc供应电位L。如图20所示,晶体管M11、晶体管M13、晶体管M14、晶体管M16及晶体管M17处于开启状态。
节点ND11通过晶体管M16被供应电位V0。并且,节点ND13通过晶体管M16及晶体管M13被供应电位V0。另外,节点ND12通过晶体管M14被供应电位V1。另外,节点ND14通过晶体管M17被供应电位L。因此,晶体管M15处于关闭状态。
在期间T11,布线DL与布线103通过晶体管M11、晶体管M13及晶体管M16处于导通状态。因此,在期间T11,优选的是,使布线DL与布线103具有相同电位或者使布线DL处于浮动状态。
接着,在期间T12,对布线GLa供应电位L。如图21所示,晶体管M11、晶体管M16及晶体管M17处于关闭状态。
另外,节点ND14处于浮动状态,保持供应到节点ND14的电荷,因此维持晶体管M15的关闭状态。因为节点ND12的电位为电位V1,所以晶体管M12处于开启状态。因此,电荷从布线101通过晶体管M12被供应到节点ND11,由此节点ND11的电位上升。另外,因为晶体管M13也处于开启状态,所以节点ND13的电位也上升。具体而言,节点ND11及节点ND13的电位上升到从电位V1减去晶体管M12的Vth2的值。
在此,因为节点ND12的电位被固定为电位V1,所以随着节点ND11及节点ND13的电位的上升,晶体管M12的背栅极与晶体管M12的源极之间的电位差变小。当节点ND11的电位上升到V1-Vth2附近时,通过晶体管M12从布线101流到节点ND11的电流变小,节点ND11的电位上升的速度变慢。因此,在期间T12中可以确保足够的时间以使节点ND11的电位上升到V1-Vth2。具体而言,期间T12优选为1μs以上,更优选为10μs以上。
接着,在期间T13,对布线GLb供应电位L,对布线GLc供应电位H。如图22所示,晶体管M13及晶体管M14处于关闭状态。节点ND11、节点ND12及节点ND13处于浮动状态,保持供应到各节点的电荷。另外,维持晶体管M15的关闭状态。
〔数据写入工作〕
在期间T14,对布线GLa供应电位H。如图23所示,晶体管M11处于开启状态,节点ND13被供应视频信号Vdata。另外,晶体管M16处于开启状态,节点ND11被供应电位V0。
节点ND11与节点ND12通过电容元件C12形成电容耦合,由此当节点ND11的电位从V1-Vth2变化到V0时,节点ND12的电位也同样地变化。在本实施方式等中,因为电位V0是0V,所以节点ND12的电位由V1-(V1-Vth2)表示。就是说,节点ND12的电位是Vth2。
晶体管M17处于开启状态,电荷从布线GLc供应到节点ND14。节点ND14的电位上升到从电位H减去晶体管M17的Vth7的值。例如,当电位H为6V且晶体管M15的Vth5及晶体管M17的Vth7都为1V时,节点ND14的电位(H-Vth7)为5V。因此,晶体管M15处于开启状态,发光器件61的阳极端子的电位变为V0。
〔发光工作〕
在期间T15,对布线GLa供应电位L。如图24所示,晶体管M11及晶体管M16处于关闭状态。电流从布线101流到布线104,发光器件61以对应于电流Ie的亮度发光。另外,节点ND11及发光器件61的阳极端子的电位上升。
节点ND13处于浮动状态,节点ND11与节点ND13通过电容元件C11形成电容耦合。在期间T15,当节点ND11的电位从V0变化到Va1时,节点ND13的电位也同样地变化。在此,节点ND13的电位为视频信号Vdata+Va1。就是说,即便晶体管M12的源极电位变化,晶体管M12的栅极与晶体管M12的源极之间的电位差(电压)也维持视频信号Vdata。
同样地,节点ND12处于浮动状态,节点ND11与节点ND13通过电容元件C11形成电容耦合。因此,随着节点ND11的电位变化,节点ND12的电位变为Vth2+Va1。因此,晶体管M12的背栅极与晶体管M12的源极之间的电位差维持Vth2。
晶体管M17处于关闭状态,节点ND14处于浮动状态。发光器件61的阳极端子与节点ND14通过电容元件C13形成电容耦合。由此,当发光器件61的阳极端子的电位从V0变化到电位Va2时,节点ND14的电位也同样地变化。在本实施方式等中,由于电位V0为0V,所以节点ND14的电位为H-Vth7+Va2。就是说,即便发光器件61的阳极端子的电位变化,晶体管M15的栅极与晶体管M15的源极之间的电位差(电压)也维持电位H-Vth7。
例如,在晶体管M15的栅极具有固定电位的情况下,当晶体管M15的源极电位上升时,晶体管M15的栅极与晶体管M15的源极之间的电位差变小。当晶体管M15的栅极与晶体管M15的源极之间的电位差小于晶体管M15的阈值电压时,晶体管M15处于关闭状态。由此,在提高阳极电位的情况下,也需要对晶体管M15的栅极供应高电位,需要还设置电源或电源电路。
在本发明的一个方式的半导体装置100A中,在晶体管M15的栅极与晶体管M15的源极之间设置电容元件C13来构成自举电路,即便增大阳极电位也可以维持晶体管M15的开启状态,而不设置电源电路。因此,稳定地将电流Ie供应到发光器件61。注意,有时将电容元件C13称为“自举电容器”。另外,电容元件C11及电容元件C12各自被用作自举电容器。
本发明的一个方式的半导体装置100A不仅用于单结构的发光器件而且适当地用于所需要的驱动电压比单结构的发光器件大的串联结构的发光器件。
如上所述,流过发光器件61的电流Ie的电流量由视频信号Vdata和晶体管M12的Vth2决定。在本发明的一个方式的半导体装置100A中,通过进行Vth值校正工作,流过发光器件61的电流Ie的电流量被视频信号Vdata控制。
发光器件61的发光亮度被视频信号Vdata控制,由此在发光工作时,晶体管M15需要确实地处于开启状态。在本发明的一个方式的半导体装置100A中,在发光工作时,晶体管M15可以确实地处于开启状态。通过将本发明的一个方式的半导体装置100A用于显示装置,可以正确地控制电流Ie,由此可以提高该显示装置的中间灰度的颜色再现性。因此,可以提高该显示装置的显示品质。
〔猝灭工作〕
在期间T16,对布线GLa供应电位H,对布线GLc供应电位L。如图25所示,晶体管M11、晶体管M16及晶体管M17处于开启状态,节点ND11的电位为V0,节点ND14的电位为L电位。在节点ND14的电位为L电位时,晶体管M15处于关闭状态,发光器件61的发光停止(猝灭)。
此外,在期间T16,有时通过晶体管M11对节点ND13供应写入到与布线DL电连接的其他半导体装置100A的视频信号,但是晶体管M15处于关闭状态,所以猝灭工作没有受到影响。注意,为了与期间T14(数据写入工作)的视频信号Vdata区别,在图25中记载为VdataX。
作为显示元件使用EL元件等发光器件的显示装置可以在一个帧期间中连续使发光器件发光。将这种驱动方法也称为“保持型”或“保持型驱动”。通过作为显示装置的驱动方法采用保持型驱动,可以减轻显示屏幕的闪烁现象等。另一方面,保持型驱动在显示动态图像时容易发生残像及图像的模糊等。将在显示动态图像时人感觉的分辨率也称为“动态图像分辨率”。就是说,保持型驱动的动态图像分辨率容易下降。
已知改善显示动态图像时的残像及图像的模糊等的方法的“黑插入驱动”。“黑插入驱动”也被称为“伪脉冲(pseudo impulse)型”或“伪脉冲型驱动”。黑插入驱动是每隔一个帧进行黑显示的或者在一个帧中的规定期间进行黑显示的驱动方法。
半导体装置100A可以不仅用于单结构的发光器件而且适当地用于所需要的驱动电压比单结构大的串联结构的发光器件。另外,半导体装置100A通过猝灭工作可以容易进行黑插入驱动。使用本发明的一个方式的半导体装置100A的显示装置的动态图像分辨率不容易下降,由此可以实现显示品质高的动态图像的显示。
本实施方式所示的结构可以与其他实施方式及实施例所示的结构适当地组合而使用。
(实施方式2)
在本实施方式中,对可用于根据本发明的一个方式的半导体装置的发光器件进行说明。
<发光器件的结构例子>
如图26A所示,发光器件61在一对电极(导电层171和导电层173)间包括EL层172。EL层172可以由层4420、发光层4411及层4430等的多个层构成。层4420例如可以包括含有电子注入性高的物质的层(电子注入层)及含有电子传输性高的物质的层(电子传输层)等。发光层4411例如包含发光化合物。层4430例如可以包括含有空穴注入性高的物质的层(空穴注入层)及含有空穴传输性高的物质的层(空穴传输层)。
包括设置在一对电极间的层4420、发光层4411及层4430的结构可以用作单一的发光单元,在本说明书等中,将图26A的结构称为单结构。
图26B是图26A所示的发光器件61所包括的EL层172的变形例子。具体而言,图26B所示的发光器件61包括导电层171上的层4430-1、层4430-1上的层4430-2、层4430-2上的发光层4411、发光层4411上的层4420-1、层4420-1上的层4420-2以及层4420-2上的导电层173。例如,在将导电层171及导电层173分别用作阳极及阴极时,层4430-1被用作空穴注入层,层4430-2被用作空穴传输层,层4420-1被用作电子传输层,层4420-2被用作电子注入层。或者,在将导电层171及导电层173分别用作阴极及阳极时,层4430-1被用作电子注入层,层4430-2被用作电子传输层,层4420-1被用作空穴传输层,层4420-2被用作空穴注入层。通过采用这种层结构,能够向发光层4411有效地注入载流子,而提高发光层4411内的载流子的再结合效率。
此外,如图26C所示,层4420与层4430之间设置有多个发光层(发光层4411、发光层4412及发光层4413)的结构也是单结构的变形例子。
如图26D所示,多个发光单元(EL层172a及EL层172b)隔着中间层(电荷产生层)4440串联连接的结构在本说明书等中被称为串联结构或叠层结构。通过采用串联结构,可以实现能够进行高亮度发光的发光器件。
当发光器件61具有图26D所示的串联结构时,可以使EL层172a和EL层172b的发光颜色相同。例如,EL层172a及EL层172b的发光颜色也可以都是绿色。当显示区域235包括R、G及B这三种子像素且各子像素包括发光器件时,各子像素的发光器件也可以具有串联结构。具体而言,R的子像素的EL层172a及EL层172b都包含能够发射红色光的材料,G的子像素的EL层172a及EL层172b都包含能够发射绿色光的材料,B的子像素的EL层172a及EL层172b都包含能够发射蓝色光的材料。换言之,发光层4411和发光层4412的材料也可以相同。通过使EL层172a和EL层172b的发光颜色相同,可以降低单位发光亮度的电流密度。因此,可以提高发光器件61的可靠性。
发光器件的发光颜色可以根据构成EL层172的材料例如为红色、绿色、蓝色、青色、品红色、黄色或白色等。另外,通过使发光器件具有微腔结构,可以进一步提高色纯度。
发光层也可以包含呈现R(红)、G(绿)、B(蓝)、Y(黄)或O(橙)等的发光的两种以上的发光物质。白色发光器件优选具有发光层包含两种以上的发光物质的结构。在得到白色发光的情况下,选择各发光物质的发光颜色处于补色关系的发光物质即可。例如,通过使第一发光层的发光颜色与第二发光层的发光颜色处于补色关系,可以得到在发光器件整体上以白色发光的发光器件。此外,在使用包括三个以上的发光层的发光器件的情况下,可以采用通过混合各发光颜色来得到白色发光的结构。
发光层优选包含两种以上的呈现R(红)、G(绿)、B(蓝)、Y(黄)、O(橙)等的发光的发光物质。另外,优选的是,发光层包含两种以上的发光物质且每个发光物质的发光包含R、G及B中的两种以上的颜色的光谱成分。
<发光器件的形成方法>
以下说明发光器件61的形成方法的一个例子。
图27A示出发光器件61的俯视示意图。发光器件61包括多个呈现红色的发光器件61R、呈现绿色的发光器件61G且呈现蓝色的发光器件61B。在图27A中为了便于区别各发光器件,在各发光器件的发光区域内附上符号R、G、B。此外,也可以将图27A所示的发光器件61的结构称为SBS(SideBySide)结构。另外,图27A示出具有红色(R)、绿色(G)及蓝色(B)这三个发光颜色的结构作为一个例子,但不局限于此。例如,也可以采用具有四个以上的颜色的结构。
发光器件61R、发光器件61G及发光器件61B都排列为矩阵状。图27A示出所谓的条纹排列,即在一个方向上排列同一个颜色的发光器件的排列,但是,发光器件的排列方法不局限于此。作为发光器件的排列方法,可以采用delta排列、zigzag排列、S-StripeRGB排列或pentile排列等。
图27B为对应于图27A中的点划线A1-A2的截面示意图。图27B示出发光器件61R、发光器件61G及发光器件61B的截面。发光器件61R、发光器件61G及发光器件61B都设置在绝缘层363上且包括被用作像素电极的导电层171及被用作公共电极的导电层173。绝缘层363可以使用无机绝缘膜和有机绝缘膜中的一方或双方。作为绝缘层363,优选使用无机绝缘膜。作为无机绝缘膜,例如可以举出氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧氮化铝膜或氧化铪膜等氧化物绝缘膜及氮化物绝缘膜。
发光器件61R在被用作像素电极的导电层171与被用作公共电极的导电层173之间包括EL层172R。EL层172R包含发射至少在红色波长区域具有强度的光的发光性有机化合物。发光器件61G中的EL层172G包含发射至少在绿色波长区域具有强度的光的发光性有机化合物。发光器件61B中的EL层172B包含发射至少在蓝色波长区域具有强度的光的发光性有机化合物。
除了包含发光性有机化合物的层(发光层)以外,EL层172R、EL层172G及EL层172B各自还可以包括电子注入层、电子传输层、空穴注入层和空穴传输层中的一个以上。
每个发光器件都设置有被用作像素电极的导电层171。另外,被用作公共电极的导电层173为各发光器件共同使用的一连续的层。被用作像素电极的导电层171和被用作公共电极的导电层173中的任一个使用对可见光具有透光性的导电膜,另一个使用具有反射性的导电膜。通过使被用作像素电极的导电层171具有透光性且使被用作公共电极的导电层173具有反射性,可以制造底面发射型(底部发射结构)显示装置,通过使被用作像素电极的导电层171具有反射性且使被用作公共电极的导电层173具有透光性,可以制造顶面发射型(顶部发射结构)显示装置。注意,通过使被用作像素电极的导电层171和被用作公共电极的导电层173都具有透光性,也可以制造双面发射型(双面发射结构)显示装置。
例如,在发光器件61R具有顶部发射结构时,来自发光器件61R的光175R被发射到导电层173一侧。在发光器件61G具有顶部发射结构时,来自发光器件61R的光175G被发射到导电层173一侧。在发光器件61B具有顶部发射结构时,来自发光器件61B的光175B被发射到导电层173一侧。
以覆盖被用作像素电极的导电层171的端部的方式设置绝缘层272。绝缘层272的端部优选为锥形形状。绝缘层272可以使用与可用于绝缘层363的材料同样的材料。
绝缘层272是为了防止相邻的发光器件61之间非意图地电短路并从发光器件61非意图地发光而设置的。此外,绝缘层272还具有当使用金属掩模形成EL层172时不使金属掩模与导电层171接触的功能。
EL层172R、EL层172G及EL层172B各自包括与被用作像素电极的导电层171的顶面接触的区域以及与绝缘层272的表面接触的区域。另外,EL层172R、EL层172G及EL层172B的端部位于绝缘层272上。
如图27B所示,在不同颜色的发光器件间,在两个EL层之间设置间隙。如此,优选以互不接触的方式设置EL层172R、EL层172G及EL层172G。由此,可以适当地防止电流流过相邻的两个EL层而产生非意图性发光(也称为串扰)。因此,可以提高对比度并实现显示品质高的显示装置。
例如,可以利用使用金属掩模等遮蔽掩模的真空蒸镀法等分开形成EL层172R、EL层172G及EL层172G。另外,也可以通过光刻法分开形成上述EL层。通过利用光刻法,可以实现在使用金属掩模时难以实现的高清晰度的显示装置。
注意,在本说明书等中,有时将使用金属掩模或FMM(FineMetal Mask,高精细金属掩模)制造的器件称为MM(Metal Mask)结构的器件。另外,在本说明书等中,有时将不使用金属掩模或FMM制造的器件称为MML(Metal Mask Less)结构的器件。MML结构的显示装置由于不使用金属掩模制造,因此其像素配置及像素形状等的设计自由度比MM结构的显示装置高。
以覆盖发光器件61R、发光器件61G及发光器件61B的方式在被用作公共电极的导电层173上设置保护层271。保护层271具有防止水等杂质从上方扩散到各发光器件的功能。
保护层271例如可以采用至少包括无机绝缘膜的单层结构或叠层结构。作为无机绝缘膜,例如可以举出氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧氮化铝膜或氧化铪膜等氧化物膜或氮化物膜。另外,作为保护层271也可以使用铟镓氧化物或铟镓锌氧化物(IGZO)等半导体材料。另外,保护层271利用ALD法、CVD法和溅射法中的一个形成即可。注意,在此例示出保护层271包括无机绝缘膜的结构,但不局限于此。例如,保护层271也可以具有无机绝缘膜和有机绝缘膜的叠层结构。
在本说明书中,氮氧化物是指氮含量大于氧含量的化合物。另外,氧氮化物是指氧含量大于氮含量的化合物。此外,例如可以使用卢瑟福背散射光谱学法(RBS:RutherfordBackscattering Spectrometry)等来测定各元素的含量。
当保护层271使用铟镓锌氧化物时,可以利用湿蚀刻法或干蚀刻法进行加工。例如,当保护层271使用IGZO时,可以使用草酸、磷酸或混合药液(例如,磷酸、醋酸、硝酸和水的混合药液(也称为混合酸铝蚀刻液))等药液。该混合酸铝蚀刻液可以以磷酸:醋酸:硝酸:水=53.3:6.7:3.3:36.7附近的体积比进行配制。
图27C示出与上述结构不同的例子。具体而言,在图27C中,发光器件包括呈现白色光的发光器件61W。发光器件61W在被用作像素电极的导电层171与被用作公共电极的导电层173之间包括呈现白色光的EL层172W。
EL层172W例如可以采用层叠有以发光颜色成为补色关系的方式选择的两个发光层的结构。另外,也可以使用在发光层之间夹着电荷产生层的叠层型EL层。在层叠三个以上的发光层时,通过各发光颜色的混合,可以得到白色发光的结构。
图27C并列地示出三个发光器件61W。左边的发光器件61W的上部设置有着色层264R。着色层264R被用作使红色光透过的带通滤光片。同样地,中间的发光器件61W的上部设置有使绿色光透过的着色层264G,右边的发光器件61W的上部设置有使蓝色光透过的着色层264B。由此,可以使显示装置显示彩色图像。
在此,在相邻的两个发光器件61W之间,EL层172W及被用作公共电极的导电层173彼此分开。由此,可以防止在相邻的两个发光器件61W中电流通过EL层172W流过而产生非意图性发光。特别是在作为EL层172W使用两个发光层之间设有电荷产生层的叠层型EL层时具有如下问题:当清晰度越高,即相邻的像素间的距离越小时,串扰的影响越明显,而对比度降低。因此,通过采用这种结构而可以实现兼具高清晰度和高对比度的显示装置。
优选利用光刻法分开EL层172W及被用作公共电极的导电层173。由此,可以缩小发光器件之间的间隙,因此例如与使用金属掩模等遮蔽掩模时相比,可以实现具有高开口率的显示装置。
注意,当在本发明的一个方式的显示装置中使用底部发射结构的发光器件时,在被用作像素电极的导电层171与绝缘层363之间设置着色层即可。
图27D示出与上述结构不同的例子。具体而言,在图27D中,发光器件61R、发光器件61G与发光器件61B之间没有设置绝缘层272。通过采用该结构,可以实现较高的开口率。另外,由于不设置绝缘层272而减小发光器件61的凹凸,所以可以实现视角得到提高的显示装置。具体而言,可以将视角设为150°以上且小于180°,优选为160°以上且小于180°,更优选为160°以上且小于180°。
保护层271覆盖EL层172R、EL层172G及EL层172B的侧面。通过采用该结构,可以抑制有可能从EL层172R、EL层172G及EL层172B的侧面进入的杂质(典型的是水等)。因此,相邻的发光器件61之间的泄漏电流得到降低,所以彩度及对比度得到提高且功耗得到降低。
在图27D所示的结构中,导电层171、EL层172R及导电层173的顶面形状大致一致。这种结构可以在形成导电层171、EL层172R及导电层173之后利用抗蚀剂掩模等一齐形成。这种工艺由于将导电层173用作掩模对EL层172R及导电层173进行加工,因此也可以被称为自对准构图。注意,在此对EL层172R进行说明,但EL层172G及EL层172B也可以采用同样的结构。
在图27D中,保护层271上还设置有保护层273。例如,通过利用能够沉积覆盖性较高的膜的装置(典型的是ALD装置等)形成保护层271且利用沉积其覆盖性比保护层271低的膜的装置(典型的是溅射装置等)形成保护层273,可以在保护层271与保护层273之间设置区域275。换言之,区域275位于EL层172R与EL层172G之间以及EL层172G与EL层172B之间。
区域275例如包含选自空气、氮、氧、二氧化碳和第18族元素(典型的为氦、氖、氩、氙及氪等)中的任一个或多个。另外,区域275有时例如包含在沉积保护层273时使用的气体。例如,在利用溅射法沉积保护层273时,区域275有时包含上述第18族元素中的任一个或多个。注意,在区域275包含气体时,可以利用气相层析法等进行气体的识别等。此外,在利用溅射法沉积保护层273时,保护层273的膜中也有时包含在进行溅射时使用的气体。在此情况下,当利用能量分散型X射线分析(EDX分析)等分析保护层273时有时检测出氩等元素。
在区域275的折射率比保护层271的折射率低时,EL层172R、EL层172G或EL层172B所发射的光在保护层271与区域275的界面反射。由此,有时可以抑制EL层172R、EL层172G或EL层172B所发射的光入射到相邻的像素。由此,可以抑制从相邻的像素混入不同发光颜色,而可以提高显示装置的显示品质。
此外,在采用图27D所示的结构时,可以使发光器件61R与发光器件61G间的区域或者发光器件61G与发光器件61B间的区域(以下,简单地称为发光器件间的距离)变窄。具体而言,可以将发光器件间的距离设为1μm以下,优选为500nm以下,更优选为200nm以下、100nm以下、90nm以下、70nm以下、50nm以下、30nm以下、20nm以下、15nm以下或者10nm以下。换言之,具有EL层172R的侧面与EL层172G的侧面的间隔或者EL层172G的侧面与EL层172B的侧面的间隔为1μm以下的区域,优选为0.5μm(500nm)以下的区域,更优选为100nm以下的区域。
例如,在区域275包含气体时,可以在进行发光器件间的元件分离的同时抑制来自各发光器件的光的混合或串扰等。
区域275也可以被填充剂填充。作为填充剂,可以举出环氧树脂、丙烯酸树脂、硅酮树脂、酚醛树脂、聚酰亚胺树脂、酰亚胺树脂、PVC(聚氯乙烯)树脂、PVB(聚乙烯醇缩丁醛)树脂或EVA(乙烯-乙酸乙烯酯)树脂等。另外,作为填充剂也可以使用光致抗蚀剂。被用作填充剂的光致抗蚀剂既可以是正型光致抗蚀剂,又可以是负型光致抗蚀剂。
在对上述白色发光器件(单结构或串联结构)和SBS结构的发光器件进行比较的情况下,可以使SBS结构的发光器件的功耗比白色发光器件低。当想要降低功耗时,优选采用SBS结构的发光器件。另一方面,白色发光器件的制造工艺比SBS结构的发光器件简单,由此可以降低制造成本或者提高制造成品率,所以是优选的。
图28A示出与上述结构不同的例子。具体而言,图28A所示的结构的与图27D所示的结构不同之处在于绝缘层363的结构。在对发光器件61R、发光器件61G及发光器件61B进行加工时绝缘层363的顶面的一部分被削掉而具有凹部。该凹部中形成保护层271。换言之,在从截面看时具有保护层271的底面位于导电层171的底面的下方的区域。通过具有该区域,可以适当地抑制可从下方进入到发光器件61R、发光器件61G及发光器件61B的杂质(典型的是水等)。此外,上述凹部可在通过湿蚀刻等去除可在发光器件61R、发光器件61G及发光器件61B的加工中附着于各发光器件的侧面的杂质(也称为残渣物)时形成。通过在去除上述残渣物之后以保护层271覆盖各发光器件的侧面,可以为可靠性高的显示装置。
图28B示出与上述结构不同的例子。具体而言,图28B所示的结构除了图28A所示的结构之外还包括绝缘层276及微透镜阵列277。绝缘层276被用作粘合层。另外,在绝缘层276的折射率比微透镜阵列277的折射率低时,微透镜阵列277可以聚集发光器件61R、发光器件61G及发光器件61B所发射的光。由此,可以提高显示装置的光提取效率。尤其在用户从显示装置的显示面的正面看该显示面时,可以看到明亮的图像,所以这是优选的。此外,作为绝缘层276,可以使用紫外线固化粘合剂等光固化粘合剂、反应固化粘合剂、热固化粘合剂或厌氧粘合剂等各种固化粘合剂。作为这些粘合剂,可以举出环氧树脂、丙烯酸树脂、硅酮树脂、酚醛树脂、聚酰亚胺树脂、酰亚胺树脂、PVC(聚氯乙烯)树脂、PVB(聚乙烯醇缩丁醛)树脂或EVA(乙烯-乙酸乙烯酯)树脂等。尤其是,优选使用环氧树脂等透湿性低的材料。此外,也可以使用两液混合型树脂。此外,也可以使用粘合薄片等。
图28C示出与上述结构不同的例子。具体而言,图28C所示的结构包括三个发光器件61W而代替图28A所示的结构中的发光器件61R、发光器件61G及发光器件61B。另外,在三个发光器件61W的上方包括绝缘层276,在绝缘层276的上方包括着色层264R、着色层264G及着色层264B。具体而言,重叠于左侧的发光器件61W的位置上设置有透过红色光的着色层264R,重叠于中央的发光器件61W的位置上设置有透过绿色光的着色层264G,重叠于右侧的发光器件61W的位置上设置有透过蓝色光的着色层264B。由此,半导体装置可以显示彩色图像。图28C所示的结构也是图27C所示的结构的变形例子。
图28D示出与上述结构不同的例子。具体而言,在图28D所示的结构中,保护层271以相邻于导电层171及EL层172的侧面的方式设置。另外,导电层173设置为各发光器件共同使用的一连续的层。另外,在图28D所示的结构中,区域275优选被填充剂填充。
通过使发光器件61具有光学微腔谐振器(微腔)结构,可以提高发光颜色的色纯度。在使发光器件61具有微腔结构时,被构成为将导电层171与导电层173间的距离d和EL层172的折射率n的积(光学距离)设定为波长λ的二分之一的m倍(m为1以上的整数),即可。距离d可以由算式1求出。
d=m×λ/(2×n) (算式1)。
根据算式1,在微腔结构的发光器件61中基于所发射的光的波长(发光颜色)来决定距离d。距离d相当于EL层172的厚度。因此,EL层172G有时以比EL层172B厚的方式设置,并且EL层172R有时以比EL层172G厚的方式设置。
因此,发光器件61所包括的一对电极中的一方优选包括对可见光具有透过性及反射性的电极(半透过-半反射电极),另一方优选包括对可见光具有反射性的电极(反射电极)。注意,严格地说,距离d是被用作反射电极的导电层171中的反射区域至被用作半透射-半反射电极的导电层173中的反射区域的距离。例如,在导电层171是银与透明导电膜的铟锡氧化物(以下,也记为ITO:Indium Tin Oxide)的叠层结构且该ITO位于EL层172一侧的情况下,通过调整ITO的厚度可以设定对应于发光颜色的距离d。就是说,即使EL层172R、EL层172G及EL层172B的厚度都相同,也通过改变该ITO的厚度可以得到适合于发光颜色的距离d。
然而,有时难以严格地决定导电层171及导电层173中的反射区域的位置。此时,通过将导电层171及导电层173中的任意位置假设为反射区域可以充分得到微腔效应。
发光器件61由空穴注入层、空穴传输层、发光层、电子传输层或电子注入层等构成。将在其他实施方式中说明发光器件61的详细的结构例子。为了提高微腔结构的光提取效率,优选将被用作反射电极的导电层171至发光层的光学距离设为λ/4的奇数倍。为了实现该光学距离,优选调整构成发光器件61的各层的厚度。
在从导电层173一侧发射光时,导电层173的反射率优选比透过率高。导电层173的光透射率优选为2%以上且50%以下,更优选为2%以上且30%以下,进一步优选为2%以上且10%以下。通过降低导电层173的透过率(提高反射率),可以提高微腔效应。
图29A示出与上述结构不同的例子。具体而言,在图29A所示的结构中,在各发光器件61R、发光器件61G及发光器件61B中EL层172都超过导电层171的端部延伸。例如,在发光器件61R中EL层172R超过导电层171的端部延伸。另外,在发光器件61G中EL层172G超过导电层171的端部延伸。另外,在发光器件61B中EL层172B超过导电层171的端部延伸。
在各发光器件61R、发光器件61G及发光器件61B中,EL层172和保护层271具有隔着绝缘层270重叠的区域。另外,在相邻的发光器件61之间的区域中,绝缘层278设置在保护层271上。
作为绝缘层278,可以举出环氧树脂、丙烯酸树脂、硅酮树脂、酚醛树脂、聚酰亚胺树脂、酰亚胺树脂、PVC(聚氯乙烯)树脂、PVB(聚乙烯醇缩丁醛)树脂或EVA(乙烯-乙酸乙烯酯)树脂等。另外,作为绝缘层278也可以使用光致抗蚀剂。被用作绝缘层278的光致抗蚀剂既可以是正型光致抗蚀剂,又可以是负型光致抗蚀剂。
发光器件61R、发光器件61G、发光器件61B及绝缘层278上设置有公共层174,公共层174上设置有导电层173。公共层174具有接触于EL层172R的区域、接触于EL层172G的区域以及接触于EL层172B的区域。发光器件61R、发光器件61G和发光器件61B共同使用公共层174。
公共层174可以采用空穴注入层、空穴传输层、空穴阻挡层、电子阻挡层、电子传输层和电子注入层中的一个以上。例如,公共层174也可以是载流子注入层(空穴注入层或电子注入层)。另外,公共层174也可以说是EL层172的一部分。此外,根据需要设置公共层174即可。当设置公共层174时,作为EL层172所包括的层也可以不设置具有与公共层174相同的功能的层。
保护层273设置在导电层173上,绝缘层276设置在保护层273上。
图29B示出与上述结构不同的例子。具体而言,图29B所示的结构包括三个发光器件61W而代替图29A所示的结构中的发光器件61R、发光器件61G及发光器件61B。另外,在三个发光器件61W的上方包括绝缘层276,在绝缘层276的上方包括着色层264R、着色层264G及着色层264B。具体而言,重叠于左侧的发光器件61W的位置上设置有透过红色光的着色层264R,重叠于中央的发光器件61W的位置上设置有透过绿色光的着色层264G,重叠于右侧的发光器件61W的位置上设置有透过蓝色光的着色层264B。由此,半导体装置可以显示彩色图像。图29B所示的结构也是图28C所示的结构的变形例子。
可以将构成层40所包括的功能电路的晶体管的一部分设置在层50中。另外,可以将构成层50所包括的像素电路51的晶体管的一部分设置在层40中。因此,功能电路也可以包括Si晶体管及OS晶体管。另外,像素电路51也可以包括Si晶体管及OS晶体管。
图30示出图1A所示的显示装置10的一部分的截面结构例子。图30所示的显示装置10包括具有衬底301、电容元件246及晶体管310的层50及具有发光器件61R、发光器件61G及发光器件61B的层60。层60设置在层50所包括的绝缘层363上。
晶体管310是在衬底301中具有沟道形成区域的晶体管。作为衬底301,例如可以使用如单晶硅衬底等半导体衬底。晶体管310包括衬底301的一部分、导电层311、低电阻区域312、绝缘层313及绝缘层314。导电层311被用作栅电极。绝缘层313位于衬底301与导电层311之间,并被用作栅极绝缘层。低电阻区域312是衬底301中掺杂有杂质的区域,并被用作源极和漏极中的一个。绝缘层314覆盖导电层311的侧面。
在相邻的两个晶体管310之间,以嵌入衬底301的方式设置有元件分离层315。
以覆盖晶体管310的方式设置有绝缘层261,绝缘层261上设置有电容元件246。
电容元件246包括导电层241、导电层245及位于它们之间的绝缘层243。导电层241被用作电容元件246的一个电极,导电层245被用作电容元件246的另一个电极,绝缘层243被用作电容元件246的介电质。
导电层241设置在绝缘层261上,并嵌入绝缘层254中。导电层241通过嵌入绝缘层261中的插头266与晶体管310的源极和漏极中的一个电连接。绝缘层243覆盖导电层241而设置。导电层245设置在隔着绝缘层243与导电层241重叠的区域中。
以覆盖电容元件246的方式设置有绝缘层255,绝缘层363设置在绝缘层255上,发光器件61R、发光器件61G及发光器件61B设置在绝缘层363上。保护层415设置在发光器件61R、发光器件61G及发光器件61B上,在保护层415的顶面隔着树脂层419设置有衬底420。
发光器件的像素电极通过嵌入于绝缘层255及绝缘层363的插头256、嵌入于绝缘层254的导电层241以及嵌入于绝缘层261的插头266与晶体管310的源极和漏极中的一个电连接。
图31示出图30所示的截面结构例子的变形例子。图31所示的显示装置10的截面结构例子与图30所示的截面结构例子的主要不同之处在于包括晶体管320而代替晶体管310。注意,有时省略与图30同样的部分的说明。
晶体管320是在形成沟道的半导体层中使用金属氧化物(也称为氧化物半导体)的晶体管。
晶体管320包括半导体层321、绝缘层323、导电层324、一对导电层325、绝缘层326及导电层327。
衬底331可以使用绝缘衬底或半导体衬底。
衬底331上设置有绝缘层332。绝缘层332被用作阻挡层,该阻挡层防止水或氢等杂质从衬底331扩散到晶体管320且防止氧从半导体层321向绝缘层332一侧脱离。例如,绝缘层332可以使用氧化铝膜、氧化铪膜或氮化硅膜等与氧化硅膜相比氢或氧不容易扩散的膜。
绝缘层332上设置有导电层327,以覆盖导电层327的方式设置有绝缘层326。导电层327被用作晶体管320的第一栅电极,绝缘层326的一部分被用作第一栅极绝缘层。绝缘层326中的至少接触半导体层321的部分优选使用氧化硅膜等氧化物绝缘膜。绝缘层326的顶面优选被平坦化。
半导体层321设置在绝缘层326上。半导体层321优选含有具有半导体特性的金属氧化物(也称为氧化物半导体)膜。关于可以用于半导体层321的材料将在后面详细描述。
一对导电层325接触于半导体层321上并用作源电极及漏电极。
以覆盖一对导电层325的顶面及侧面以及半导体层321的侧面等的方式设置有绝缘层328,绝缘层328上设置有绝缘层264。绝缘层328被用作阻挡层,该阻挡层防止水或氢等杂质从绝缘层264等扩散到半导体层321以及氧从半导体层321脱离。绝缘层328可以使用与上述绝缘层332同样的绝缘膜。
绝缘层328及绝缘层264中设置有到达半导体层321的开口。该开口内部嵌入有接触于绝缘层264、绝缘层328及导电层325的侧面以及半导体层321的顶面的绝缘层323以及导电层324。导电层324被用作第二栅电极,绝缘层323被用作第二栅极绝缘层。
以其高度大致一致的方式对导电层324的顶面、绝缘层323的顶面及绝缘层264的顶面进行平坦化处理,以覆盖它们的方式设置有绝缘层329及绝缘层265。
绝缘层264及绝缘层265被用作层间绝缘层。绝缘层329被用作阻挡层,该阻挡层防止水或氢等杂质从绝缘层265等扩散到晶体管320。绝缘层329可以使用与上述绝缘层328及绝缘层332同样的绝缘膜。
与一对导电层325中的一方电连接的插头274嵌入绝缘层265、绝缘层329及绝缘层264。在此,插头274优选具有覆盖绝缘层265、绝缘层329、绝缘层264及绝缘层328各自的开口的侧面及导电层325的顶面的一部分的导电层274a以及与导电层274a的顶面接触的导电层274b。此时,作为导电层274a,优选使用不容易扩散氢及氧的导电材料。
图32示出图1B所示的显示装置10的一部分的截面结构例子。在图32所示的显示装置10中,层叠有沟道形成在层40所包括的衬底301A中的晶体管310A及沟道形成在层40所包括的衬底301A中的晶体管310B。衬底301A可以使用与衬底301同样的材料。
在图32所示的显示装置10中,贴合设置有发光器件61的层60、设置有衬底301B、晶体管310B及电容元件246的层50以及设置有衬底301A及晶体管310A的层40。
衬底301B设置有贯通衬底301B的插头343。插头343被用作硅穿孔电极(TSV:Through Silicon Via)。此外,插头343与设置在衬底301的背面(与衬底420一侧相反一侧的表面)的导电层342电连接。另一方面,衬底301A的绝缘层261上设置有导电层341。
通过使导电层341与导电层342接合,层40与层50电连接。
导电层341及导电层342优选使用相同的导电材料。例如,可以使用包含选自Al、Cr、Cu、Ta、Sn、Zn、Au、Ag、Pt、Ti、Mo及W中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)等。尤其优选的是,作为导电层341及导电层342使用铜。由此,可以采用Cu-Cu(铜-铜)直接接合技术(通过彼此连接Cu(铜)的焊盘来进行电导通的技术)。此外,也可以通过凸块将导电层341和导电层342接合。
图33示出图32所示的截面结构例子的变形例子。在图33所示的显示装置10的截面结构例子中,层叠有沟道形成在衬底301A中的晶体管310A及在形成沟道的半导体层中含有金属氧化物的晶体管320。注意,有时省略与图30至图32同样的部分的说明。
图33所示的层50具有从图31所示的层50去除衬底331的结构。此外,在图33所示的层40中,以覆盖晶体管310A的方式设置有绝缘层261,绝缘层261上设置有导电层251。此外,以覆盖导电层251的方式设置有绝缘层262,绝缘层262上设置有导电层252。导电层251及导电层252各自被用作布线。此外,以覆盖导电层252的方式设置有绝缘层263及绝缘层332,绝缘层332上设置有晶体管320。此外,以覆盖晶体管320的方式设置有绝缘层265,绝缘层265上设置有电容元件246。电容元件246与晶体管320通过插头274电连接。层50与层40所包括的绝缘层263重叠地设置。
晶体管320可以被用作构成像素电路51的晶体管。此外,晶体管310可以被用作构成像素电路51的晶体管或构成外围驱动电路的晶体管。此外,晶体管310及晶体管320可以被用作构成运算电路或存储电路等功能电路的晶体管。
通过具有这种结构,在包括发光器件61的层60的正下除了像素电路51之外还可以形成外围驱动电路等。因此,与在显示区域的周边设置驱动电路的情况相比,可以实现显示装置的小型化。
注意,在图30至图33中省略伪晶体管及伪层。在俯视时,设置在相同面上的层的总面积的比率优选在上述范围内。通过提高设置在相同面上的层的总面积的比率,可以抑制制造工序中起因于抗蚀剂掩模的异物的产生,从而可以提高制造成品率。
本实施方式所示的结构可以与其他实施方式及实施例所示的结构适当地组合而使用。
(实施方式3)
在本实施方式中,说明可以用于本发明的一个方式的半导体装置的晶体管。
<晶体管的结构例子>
图34A、图34B及图34C是可以用于本发明的一个方式的半导体装置的晶体管500的俯视图及截面图。可以将晶体管500应用于本发明的一个方式的半导体装置。
图34A是晶体管500的俯视图。此外,图34B及图34C是晶体管500的截面图。在此,图34B是沿着图34A中的点划线A1-A2的截面图,该截面图相当于晶体管500的沟道长度方向上的截面图。图34C是沿着图34A中的点划线A3-A4的截面图,该截面图相当于晶体管500的沟道宽度方向上的截面图。注意,为了容易理解,在图34A的俯视图中省略部分构成要素。
如图34所示,晶体管500包括:配置在衬底(未图示)上的金属氧化物531a;配置在金属氧化物531a上的金属氧化物531b;配置在金属氧化物531b上的相互分离的导电体542a及导电体542b;配置在导电体542a及导电体542b上并形成有导电体542a与导电体542b之间的开口的绝缘体580;配置在开口中的导电体560;配置在金属氧化物531b、导电体542a、导电体542b以及绝缘体580与导电体560之间的绝缘体550;以及配置在金属氧化物531b、导电体542a、导电体542b以及绝缘体580与绝缘体550之间的金属氧化物531c。在此,如图34B和图34C所示,导电体560的顶面优选与绝缘体550、绝缘体554、金属氧化物531c以及绝缘体580的顶面大致对齐。以下,金属氧化物531a、金属氧化物531b以及金属氧化物531c有时被统称为金属氧化物531。此外,导电体542a及导电体542b有时被统称为导电体542。
在图34所示的晶体管500中,导电体542a及导电体542b的位于导电体560一侧的侧面具有大致垂直的形状。此外,图34所示的晶体管500不局限于此,导电体542a及导电体542b的侧面和底面所形成的角度也可以为10°以上且80°以下,优选为30°以上且60°以下。此外,导电体542a和导电体542b的相对的侧面也可以具有多个面。
如图34所示,优选绝缘体524、金属氧化物531a、金属氧化物531b、导电体542a、导电体542b及金属氧化物531c与绝缘体580之间配置有绝缘体554。在此,如图34B及图34C所示,绝缘体554优选与金属氧化物531c的侧面、导电体542a的顶面及侧面、导电体542b的顶面及侧面、金属氧化物531a及金属氧化物531b的侧面以及绝缘体524的顶面接触。
注意,在晶体管500中,在沟道形成区域及其附近具有层叠有金属氧化物531a、金属氧化物531b及金属氧化物531c的三层的结构,但是本发明不局限于此。例如,也可以具有金属氧化物531b与金属氧化物531c的两层结构或者四层以上的叠层结构。此外,在晶体管500中,导电体560具有两层结构,但是本发明不局限于此。例如,导电体560也可以具有单层结构或三层以上的叠层结构。此外,金属氧化物531a、金属氧化物531b以及金属氧化物531c也可以各自具有两层以上的叠层结构。
例如,在金属氧化物531c具有由第一金属氧化物和第一金属氧化物上的第二金属氧化物构成的叠层结构的情况下,优选的是,第一金属氧化物具有与金属氧化物531b同样的组成,而第二金属氧化物具有与金属氧化物531a同样的组成。
在此,导电体560被用作晶体管的栅电极,导电体542a及导电体542b各被用作晶体管的源电极或漏电极。如上所述,导电体560以嵌入绝缘体580的开口及被夹在导电体542a与导电体542b之间的区域中的方式形成。在此,导电体560、导电体542a及导电体542b的配置相对于绝缘体580的开口自对准地被选择。也就是说,在晶体管500中,栅电极可以自对准地配置在源电极与漏电极之间。由此,可以以不设置用于对准的余地的方式形成导电体560,所以可以缩小晶体管500的面积。由此,可以实现显示装置的高清晰化。此外,可以实现窄边框的显示装置。
如图34所示,导电体560优选包括配置在绝缘体550的内侧的导电体560a及以嵌入导电体560a的内侧的方式配置的导电体560b。
晶体管500优选包括配置在衬底(未图示)上的绝缘体514、配置在绝缘体514上的绝缘体516、以嵌入绝缘体516的方式配置的导电体505、配置在绝缘体516及导电体505上的绝缘体522以及配置在绝缘体522上的绝缘体524。优选在绝缘体524上配置有金属氧化物531a。
优选在晶体管500上配置有被用作层间膜的绝缘体574及绝缘体581。在此,绝缘体574优选与导电体560、绝缘体550、绝缘体554、金属氧化物531c以及绝缘体580的顶面接触。
绝缘体522、绝缘体554以及绝缘体574优选具有抑制氢(例如,氢原子和氢分子等中的至少一个)的扩散的功能。例如,绝缘体522、绝缘体554以及绝缘体574的氢透过性优选低于绝缘体524、绝缘体550以及绝缘体580。此外,绝缘体522及绝缘体554优选具有抑制氧(例如,氧原子和氧分子等中的至少一个)的扩散的功能。例如,绝缘体522及绝缘体554的氧透过性优选低于绝缘体524、绝缘体550以及绝缘体580。
在此,绝缘体524、金属氧化物531以及绝缘体550与绝缘体580及绝缘体581由绝缘体554以及绝缘体574相隔。由此,可以抑制包含在绝缘体580及绝缘体581中的氢等杂质及过剩的氧混入绝缘体524、金属氧化物531a、金属氧化物531b以及绝缘体550中。
优选的是,设置与晶体管500电连接且被用作插头的导电体545(导电体545a及导电体545b)。此外,还包括与被用作插头的导电体545的侧面接触的绝缘体541(绝缘体541a及绝缘体541b)。也就是说,绝缘体541以与绝缘体554、绝缘体580、绝缘体574以及绝缘体581的开口的内壁接触的方式形成。此外,可以以与绝缘体541的侧面接触的方式设置有导电体545的第一导电体且在导电体545的第一导电体的内侧设置有导电体545的第二导电体。在此,导电体545的顶面的高度与绝缘体581的顶面的高度可以大致相同。此外,晶体管500示出层叠有导电体545的第一导电体及导电体545的第二导电体的结构,但是本发明不局限于此。例如,导电体545也可以具有单层结构或者三层以上的叠层结构。在结构体具有叠层结构的情况下,有时按形成顺序赋予序数以进行区別。
优选在晶体管500中将被用作氧化物半导体的金属氧化物(以下也称为氧化物半导体)用于包含沟道形成区域的金属氧化物531(金属氧化物531a、金属氧化物531b及金属氧化物531c)。例如,作为成为金属氧化物531的沟道形成区域的金属氧化物,优选使用其带隙为2eV以上,优选为2.5eV以上的金属氧化物。
作为上述金属氧化物,优选至少包含铟(In)或锌(Zn)。尤其是,优选包含铟(In)及锌(Zn)。此外,除此之外,优选还包含元素M。元素M可以为铝(Al)、镓(Ga)、钇(Y)、锡(Sn)、硼(B)、钛(Ti)、铁(Fe)、镍(Ni)、锗(Ge)、锆(Zr)、钼(Mo)、镧(La)、铈(Ce)、钕(Nd)、铪(Hf)、钽(Ta)、钨(W)、镁(Mg)和钴(Co)中的一种以上。尤其是,元素M优选为铝(Al)、镓(Ga)、钇(Y)和锡(Sn)中的一种以上。另外,元素M更优选包含Ga和Sn中的任一方或双方。
如图34B所示,金属氧化物531b中的不与导电体542重叠的区域的厚度有时比其与导电体542重叠的区域的厚度薄。该厚度薄的区域在形成导电体542a及导电体542b时去除金属氧化物531b的顶面的一部分而形成。在此,当在金属氧化物531b的顶面上沉积成为导电体542的导电膜时,有时在与该导电膜的界面附近形成低电阻区域。如此,通过去除金属氧化物531b的顶面上的位于导电体542a与导电体542b之间的低电阻区域,可以抑制沟道形成在该区域中。
通过本发明的一个方式包括尺寸小的晶体管,可以提供一种清晰度高的显示装置。此外,通过包括通态电流大的晶体管,可以提供一种亮度高的显示装置。此外,通过包括工作速度快的晶体管,可以提供一种工作速度快的显示装置。此外,通过包括电特性稳定的晶体管,可以提供一种可靠性高的显示装置。此外,通过包括关态电流小的晶体管,可以提供一种功耗低的显示装置。
说明可以用于本发明的一个方式的显示装置的晶体管500的详细结构。
导电体505以包括与金属氧化物531及导电体560重叠的区域的方式配置。此外,导电体505优选以嵌入绝缘体516中的方式设置。
导电体505包括导电体505a、导电体505b及导电体505c。导电体505a与设置在绝缘体516中的开口的底面及侧壁接触。导电体505b以嵌入于形成在导电体505a的凹部的方式设置。在此,导电体505b的顶面低于导电体505a的顶面及绝缘体516的顶面。导电体505c与导电体505b的顶面及导电体505a的侧面接触。在此,导电体505c的顶面的高度与导电体505a的顶面的高度及绝缘体516的顶面的高度大致一致。换言之,导电体505b由导电体505a及导电体505c包围。
作为导电体505a及导电体505c优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(,N2O、NO或NO2等)或铜原子等杂质的扩散的功能的导电材料。或者,优选使用具有抑制氧(例如,氧原子和氧分子等中的至少一个)的扩散的功能的导电材料。
通过作为导电体505a及导电体505c使用具有抑制氢的扩散的功能的导电材料,可以抑制含在导电体505b中的氢等杂质通过绝缘体524等扩散到金属氧化物531。此外,通过作为导电体505a及导电体505c使用具有抑制氧的扩散的功能的导电材料,可以抑制导电体505b被氧化而导电率下降。作为具有抑制氧扩散的功能的导电材料,例如优选使用钛、氮化钛、钽、氮化钽、钌或氧化钌等。由此,导电体505a可以采用上述导电材料的单层或叠层。例如,作为导电体505a使用氮化钛即可。
导电体505b优选使用以钨、铜或铝为主要成分的导电材料。例如,导电体505b可以使用钨。
在此,导电体560有时被用作第一栅极(也称为顶栅极)电极。此外,导电体505有时被用作第二栅极(也称为底栅极)电极。在此情况下,通过与供应到导电体560的电位独立地改变供应到导电体505的电位,可以控制晶体管500的Vth。尤其是,通过对导电体505供应负电位,可以使晶体管500的Vth大于0V且可以减小关态电流。因此,与不对导电体505供应负电位时相比,在对导电体505供应负电位的情况下,可以减小对导电体560供应的电位为0V时的漏极电流。
导电体505优选比金属氧化物531中的沟道形成区域大。尤其是,如图34C所示,导电体505优选延伸到与沟道宽度方向上的金属氧化物531交叉的端部的外侧的区域。就是说,优选在金属氧化物531的沟道宽度方向的侧面的外侧,导电体505和导电体560隔着绝缘体重叠。
通过具有上述结构,可以由被用作第一栅电极的导电体560的电场和被用作第二栅电极的导电体505的电场电围绕金属氧化物531的沟道形成区域。
如图34C所示,将导电体505延伸来用作布线。但是不局限于此,也可以在导电体505下设置被用作布线的导电体。
绝缘体514优选被用作抑制水或氢等杂质从衬底一侧进入晶体管500的阻挡绝缘膜。因此,作为绝缘体514优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO或NO2等)或铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。或者,优选使用具有抑制氧(例如,氧原子和氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。
例如,优选的是,作为绝缘体514使用氧化铝或氮化硅等。由此,可以抑制水或氢等杂质从与绝缘体514相比更靠近衬底一侧扩散到晶体管500一侧。或者,可以抑制包含在绝缘体524等中的氧扩散到与绝缘体514相比更靠近衬底一侧。
被用作层间膜的绝缘体516、绝缘体580及绝缘体581的介电常数优选比绝缘体514低。通过将介电常数低的材料作为层间膜,可以减少产生在布线之间的寄生电容。例如,作为绝缘体516、绝缘体580及绝缘体581,适当地使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。
绝缘体522及绝缘体524被用作栅极绝缘体。
在此,在与金属氧化物531接触的绝缘体524中,优选通过加热使氧脱离。在本说明书中,有时将通过加热脱离的氧称为过剩氧。例如,作为绝缘体524适当地使用氧化硅或氧氮化硅等,即可。通过以与金属氧化物531接触的方式设置包含氧的绝缘体,可以减少金属氧化物531中的氧空位,从而可以提高晶体管500的可靠性。
具体而言,作为绝缘体524,优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal Desorption Spectroscopy:热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上,优选为1.0×1019atoms/cm3以上,进一步优选为2.0×1019atoms/cm3以上,或者3.0×1020atoms/cm3以上的氧化物膜。此外,进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下,或者100℃以上且400℃以下的范围内。
如图34C所示,有时在绝缘体524中不与绝缘体554重叠并不与金属氧化物531b重叠的区域的厚度比其他区域的厚度薄。在绝缘体524中,不与绝缘体554重叠并不与金属氧化物531b重叠的区域优选具有足够使上述氧扩散的厚度。
与绝缘体514等同样,绝缘体522优选被用作抑制水或氢等杂质从衬底一侧混入晶体管500的阻挡绝缘膜。例如,绝缘体522的氢透过性优选比绝缘体524低。通过由绝缘体522、绝缘体554以及绝缘体574围绕绝缘体524、金属氧化物531以及绝缘体550等,可以抑制水或氢等杂质从外部进入晶体管500。
再者,绝缘体522优选具有抑制氧(例如,氧原子和氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)。例如,绝缘体522的氧透过性优选比绝缘体524低。通过使绝缘体522具有抑制氧及杂质的扩散的功能,优选减少金属氧化物531所含的氧扩散到衬底一侧。此外,可以抑制导电体505与绝缘体524及金属氧化物531所含的氧起反应。
绝缘体522优选使用包含作为绝缘材料的铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体,优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时,绝缘体522被用作抑制氧从金属氧化物531释放以及氢等杂质从晶体管500的周围部进入金属氧化物531的层。
或者,例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇或氧化锆。或者,也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
作为绝缘体522,例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体。当进行晶体管的微型化及高集成化时,由于栅极绝缘体的薄膜化,有时发生泄漏电流等问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料,可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
此外,绝缘体522及绝缘体524也可以具有两层以上的叠层结构。此时,不局限于由相同材料构成的叠层结构,也可以是由不同材料构成的叠层结构。例如,也可以在绝缘体522下设置与绝缘体524同样的绝缘体。
金属氧化物531包括金属氧化物531a、金属氧化物531a上的金属氧化物531b及金属氧化物531b上的金属氧化物531c。当在金属氧化物531b下设置有金属氧化物531a时,可以抑制杂质从形成在金属氧化物531a下方的结构物扩散到金属氧化物531b。当在金属氧化物531b上设置有金属氧化物531c时,可以抑制杂质从形成在金属氧化物531c的上方的结构物扩散到金属氧化物531b。
此外,金属氧化物531优选具有各金属原子的原子个数比互不相同的氧化物层的叠层结构。例如,在金属氧化物531至少包含铟(In)及元素M的情况下,金属氧化物531a的构成元素中的元素M与其他元素的原子个数比优选大于金属氧化物531b的构成元素中的元素M与其他元素的原子个数比。此外,金属氧化物531a中的元素M与In的原子个数比优选大于金属氧化物531b中的元素M与In的原子个数比。在此,金属氧化物531c可以使用可用于金属氧化物531a或金属氧化物531b的金属氧化物。
优选的是,使金属氧化物531a及金属氧化物531c的导带底的能量高于金属氧化物531b的导带底的能量。换言之,金属氧化物531a及金属氧化物531c的电子亲和势优选小于金属氧化物531b的电子亲和势。在此情况下,金属氧化物531c优选使用可以用于金属氧化物531a的金属氧化物。具体而言,金属氧化物531c的构成元素中的元素M与其他元素的原子个数比优选大于金属氧化物531b的构成元素中的元素M与其他元素的原子个数比。此外,金属氧化物531c中的元素M与In的原子个数比优选大于金属氧化物531b中的元素M与In的原子个数比。
在此,在金属氧化物531a、金属氧化物531b及金属氧化物531c的接合部中,导带底的能级平缓地变化。换言之,也可以将上述情况表达为金属氧化物531a、金属氧化物531b及金属氧化物531c的接合部的导带底的能级连续地变化或者连续地接合。为此,优选降低形成在金属氧化物531a与金属氧化物531b的界面以及金属氧化物531b与金属氧化物531c的界面的混合层的缺陷态密度。
具体而言,通过使金属氧化物531a与金属氧化物531b以及金属氧化物531b与金属氧化物531c除了氧之外还包含共同元素(为主要成分),可以形成缺陷态密度低的混合层。例如,在金属氧化物531b为In-Ga-Zn氧化物的情况下,作为金属氧化物531a及金属氧化物531c可以使用In-Ga-Zn氧化物、Ga-Zn氧化物或氧化镓等。此外,金属氧化物531c可以具有叠层结构。例如,可以使用In-Ga-Zn氧化物和该In-Ga-Zn氧化物上的Ga-Zn氧化物的叠层结构,或者,可以使用In-Ga-Zn氧化物和该In-Ga-Zn氧化物上的氧化镓的叠层结构。换言之,作为金属氧化物531c,也可以使用In-Ga-Zn氧化物和不包含In的氧化物的叠层结构。
具体而言,作为金属氧化物531a使用In:Ga:Zn=1:3:4[原子个数比]或1:1:0.5[原子个数比]的金属氧化物,即可。此外,作为金属氧化物531b使用In:Ga:Zn=4:2:3[原子个数比]或3:1:2[原子个数比]的金属氧化物,即可。此外,作为金属氧化物531c使用In:Ga:Zn=1:3:4[原子个数比]、In:Ga:Zn=4:2:3[原子个数比]、Ga:Zn=2:1[原子个数比]或Ga:Zn=2:5[原子个数比]的金属氧化物,即可。此外,作为金属氧化物531c具有叠层结构的情况下的具体例子,可以举出In:Ga:Zn=4:2:3[原子个数比]和Ga:Zn=2:1[原子个数比]的叠层结构、In:Ga:Zn=4:2:3[原子个数比]和Ga:Zn=2:5[原子个数比]的叠层结构或In:Ga:Zn=4:2:3[原子个数比]和氧化镓的叠层结构等。
此时,载流子的主要路径为金属氧化物531b。通过使金属氧化物531a及金属氧化物531c具有上述结构,可以降低金属氧化物531a与金属氧化物531b的界面及金属氧化物531b与金属氧化物531c的界面的缺陷态密度。因此,界面散射对载流子传导的影响减少,从而晶体管500可以得到大通态电流及高频率特性。此外,在金属氧化物531c具有叠层结构时,可以期待发挥降低上述金属氧化物531b和金属氧化物531c的界面的缺陷态密度的效果并抑制金属氧化物531c所含的构成元素扩散到绝缘体550一侧。更具体而言,金属氧化物531c具有叠层结构且其叠层结构的上方位置不包含In的氧化物,因此可以抑制In可扩散在绝缘体550一侧。绝缘体550被用作栅极绝缘体,因此在In扩散的情况下导致晶体管的特性不良。由此,通过使金属氧化物531c具有叠层结构,可以提供可靠性高的显示装置。
在金属氧化物531b上设置被用作源电极及漏电极的导电体542(导电体542a及导电体542b)。作为导电体542,优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如,优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物或包含镧和镍的氧化物等。此外,氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物或包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料,所以是优选的。
通过以与金属氧化物531接触的方式形成上述导电体542,金属氧化物531中的导电体542附近的氧浓度有时降低。此外,在金属氧化物531中的导电体542附近有时形成包括包含在导电体542中的金属及金属氧化物531的成分的金属化合物层。在此情况下,金属氧化物531的导电体542附近的区域中的载流子密度增加,该区域的电阻降低。
在此,导电体542a与导电体542b之间的区域以与绝缘体580的开口重叠的方式形成。因此,可以在导电体542a与导电体542b之间自对准地配置导电体560。
绝缘体550被用作栅极绝缘体。绝缘体550优选与金属氧化物531c的顶面接触地配置。绝缘体550可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅。尤其是,氧化硅及氧氮化硅具有热稳定性,所以是优选的。
与绝缘体524同样,优选降低绝缘体550中的水或氢等杂质的浓度。绝缘体550的厚度优选为1nm以上且20nm以下。
也可以在绝缘体550与导电体560之间设置金属氧化物。该金属氧化物优选抑制氧从绝缘体550扩散到导电体560。由此,可以抑制因绝缘体550中的氧所导致的导电体560的氧化。
该金属氧化物有时被用作栅极绝缘体的一部分。因此,在将氧化硅或氧氮化硅等用于绝缘体550的情况下,作为该金属氧化物优选使用作为相对介电常数高的high-k材料的金属氧化物。通过使栅极绝缘体具有绝缘体550与该金属氧化物的叠层结构,可以形成具有热稳定性且相对介电常数高的叠层结构。因此,可以在保持栅极绝缘体的物理厚度的同时降低在晶体管工作时施加的栅极电位。此外,可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT:Equivalent oxide thickness)。
具体而言,可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。特别是,优选使用作为包含铝及铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪或包含铝及铪的氧化物(铝酸铪)等。
虽然在图34中,导电体560具有两层结构,但是也可以具有单层结构或三层以上的叠层结构。
作为导电体560a优选使用上述具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO或NO2等)或铜原子等杂质的扩散的功能的导电体。此外,优选使用具有抑制氧(例如,氧原子和氧分子等中的至少一个)的扩散的功能的导电材料。
当导电体560a具有抑制氧的扩散的功能时,可以抑制绝缘体550所包含的氧使导电体560b氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电材料,例如,优选使用钽、氮化钽、钌或氧化钌等。
作为导电体560b优选使用以钨、铜或铝为主要成分的导电材料。此外,由于导电体560还被用作布线,所以优选使用导电性高的导电体。例如,可以使用以钨、铜或铝为主要成分的导电材料。此外,导电体560b可以具有叠层结构,例如,可以具有钛或氮化钛与上述导电材料的叠层结构。
如图34A和图34C所示,在金属氧化物531b的不与导电体542重叠的区域,即金属氧化物531的沟道形成区域中,金属氧化物531的侧面被导电体560覆盖。由此,可以容易将被用作第一栅电极的导电体560的电场影响到金属氧化物531的侧面。由此,可以提高晶体管500的通态电流及频率特性。
绝缘体554与绝缘体514等同样地优选被用作抑制水或氢等杂质从绝缘体580一侧混入晶体管500的阻挡绝缘膜。例如,绝缘体554的氢透过性优选比绝缘体524低。再者,如图34B及图34C所示,绝缘体554优选与金属氧化物531c的侧面、导电体542a的顶面及侧面、导电体542b的顶面及侧面、金属氧化物531a及金属氧化物531b的侧面以及绝缘体524的顶面接触。通过采用这种结构,可以抑制绝缘体580所包含的氢从导电体542a、导电体542b、金属氧化物531a、金属氧化物531b及绝缘体524的顶面或侧面进入金属氧化物531。
再者,绝缘体554还具有抑制氧(例如,氧原子和氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)。例如,绝缘体554的氧透过性优选比绝缘体580或绝缘体524低。
绝缘体554优选通过溅射法沉积。通过在包含氧的气氛下使用溅射法沉积绝缘体554,可以对绝缘体524的与绝缘体554接触的区域附近添加氧。由此,可以将氧从该区域通过绝缘体524供应到金属氧化物531中。在此,通过使绝缘体554具有抑制氧扩散到上方的功能,可以防止氧从金属氧化物531扩散到绝缘体580。此外,通过使绝缘体522具有抑制氧扩散到下方的功能,可以防止氧从金属氧化物531扩散到衬底一侧。如此,对金属氧化物531中的沟道形成区域供应氧。由此,可以减少金属氧化物531的氧空位并抑制晶体管的常开启化。
作为绝缘体554,例如可以沉积包含铝及铪中的一方或双方的氧化物的绝缘体。注意,作为包含铝和铪中的一方或双方的氧化物的绝缘体,优选使用氧化铝、氧化铪或包含铝及铪的氧化物(铝酸铪)等。
通过由对氢具有阻挡性的绝缘体554覆盖绝缘体524、绝缘体550以及金属氧化物531,绝缘体580由绝缘体554与绝缘体524、金属氧化物531以及绝缘体550分开。由此,可以抑制从晶体管500的外部进入氢等杂质。因此,可以对晶体管500赋予良好的电特性及可靠性。
绝缘体580优选隔着绝缘体554设置在绝缘体524、金属氧化物531及导电体542上。例如,作为绝缘体580,优选包括氧化硅、氧氮化硅、氮氧化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。尤其是,氧化硅及氧氮化硅具有热稳定性,所以是优选的。特别是,因为氧化硅、氧氮化硅或具有空孔的氧化硅等的材料容易形成包含通过加热脱离的氧的区域,所以是优选的。
优选绝缘体580中的水或氢等杂质的浓度得到降低。此外,绝缘体580的顶面也可以被平坦化。
绝缘体574优选与绝缘体514等同样地被用作抑制水或氢等杂质从上方混入到绝缘体580的阻挡绝缘膜。作为绝缘体574,例如可以使用能够用于绝缘体514或绝缘体554等的绝缘体。
优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样,优选绝缘体581中的水或氢等杂质的浓度得到降低。
在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体554中的开口中配置导电体545a及导电体545b。另外,导电体545a及导电体545b以中间夹着导电体560的方式设置。此外,导电体545a及导电体545b的顶面的高度与绝缘体581的顶面可以位于同一平面上。
此外,以与绝缘体581、绝缘体574、绝缘体580以及绝缘体554的开口的内壁接触的方式设置有绝缘体541a,以与绝缘体541a的侧面接触的方式形成有导电体545a的第一导电体。导电体542a位于该开口的底部的至少一部分且与导电体545a接触。同样,以与绝缘体581、绝缘体574、绝缘体580以及绝缘体554的开口的内壁接触的方式设置有绝缘体541b,以与绝缘体541b的侧面接触的方式形成有导电体545b的第一导电体。导电体542b位于该开口的底部的至少一部分且与导电体545b接触。
导电体545a及导电体545b优选使用以钨、铜或铝为主要成分的导电材料。此外,导电体545a及导电体545b也可以具有叠层结构。
当作为导电体545采用叠层结构时,作为与金属氧化物531a、金属氧化物531b、导电体542、绝缘体554、绝缘体580、绝缘体574及绝缘体581接触的导电体优选使用上述具有抑制水或氢等杂质的扩散的功能的导电体。例如,优选使用钽、氮化钽、钛、氮化钛、钌或氧化钌等。可以以单层或叠层使用具有抑制水或氢等杂质的扩散的功能的导电材料。通过使用该导电材料,可以防止添加到绝缘体580的氧被导电体545a及导电体545b吸收。此外,可以防止水或氢等杂质从绝缘体581的上方的层通过导电体545a及导电体545b进入金属氧化物531。
作为绝缘体541a及绝缘体541b,例如使用能够用于绝缘体554等的绝缘体,即可。因为绝缘体541a及绝缘体541b与绝缘体554接触地设置,所以可以抑制水或氢等杂质从绝缘体580等经过导电体545a及导电体545b混入金属氧化物531。此外,绝缘体541a及绝缘体541b可以抑制绝缘体580所包含的氧被导电体545a及导电体545b吸收。
虽然未图示,但是可以以与导电体545a的顶面及导电体545b的顶面接触的方式配置被用作布线的导电体。被用作布线的导电体优选使用以钨、铜或铝为主要成分的导电材料。此外,该导电体可以具有叠层结构。例如,可以具有钛或氮化钛与上述导电材料的叠层结构。该导电体也可以以嵌入绝缘体的开口中的方式形成。
<晶体管的构成材料>
以下,说明可用于晶体管的构成材料。
[衬底]
作为形成晶体管500的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底,例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(例如,氧化钇稳定氧化锆衬底等)或树脂衬底等。此外,作为半导体衬底,例如可以举出由硅或锗等构成的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等构成的化合物半导体衬底等。再者,还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底,例如有SOI(SiliconOnInsulator;绝缘体上硅)衬底等。作为导电体衬底,可以举出石墨衬底、金属衬底、合金衬底或导电树脂衬底等。另外,可以举出包含金属氮化物的衬底或包含金属氧化物的衬底等。再者,还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底或者设置有半导体或绝缘体的导电体衬底等。另外,也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件,可以举出电容元件、电阻元件、开关元件、发光器件或存储元件等。
[绝缘体]
作为绝缘体,有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物或者金属氮氧化物等。
例如,当进行晶体管的微型化及高集成化时,由于栅极绝缘体的薄膜化,有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料,可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面,通过将相对介电常数较低的材料用于被用作层间膜的绝缘体,可以减少产生在布线之间的寄生电容。因此,优选根据功能选择绝缘体的材料。
作为相对介电常数较高的绝缘体,可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
作为相对介电常数较低的绝缘体,可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
通过由具有抑制氢等杂质及氧的透过的功能的绝缘体(绝缘体514、绝缘体522、绝缘体554及绝缘体574等)围绕使用氧化物半导体的晶体管,可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体,例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言,作为具有抑制氢等杂质及氧的透过的功能的绝缘体,可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮化铝、氮化铝钛、氮化钛、氮氧化硅或氮化硅等金属氮化物。
被用作栅极绝缘体的绝缘体优选为具有包含通过加热脱离的氧的区域的绝缘体。例如,通过采用具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于金属氧化物531的结构,可以填补金属氧化物531所包含的氧空位。
[导电体]
作为导电体,优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如,优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物或包含镧和镍的氧化物等。此外,氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物或包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料,所以是优选的。此外,也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体或者镍硅化物等硅化物。
也可以层叠多个由上述材料形成的导电体。例如,也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。此外,也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。此外,也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外,在将金属氧化物用于晶体管的沟道形成区域的情况下,作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下,优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧,从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是,作为被用作栅电极的导电体,优选使用含有包含在形成沟道的金属氧化物中的金属元素及氧的导电材料。此外,也可以使用含有上述金属元素及氮的导电材料。例如,也可以使用氮化钛或氮化钽等包含氮的导电材料。此外,可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物或添加有硅的铟锡氧化物。此外,也可以使用包含氮的铟镓锌氧化物。通过使用上述材料,有时可以俘获形成沟道的金属氧化物所包含的氢。另外,有时可以俘获从外方的绝缘体等进入的氢。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
本实施方式所示的结构可以与其他实施方式及实施例所示的结构适当地组合而使用。
(实施方式4)
在本实施方式中,说明可用于上述实施方式中说明的OS晶体管的金属氧化物(以下称为氧化物半导体)。
<结晶结构的分类>
首先,对氧化物半导体中的结晶结构的分类参照图35A进行说明。图35A是说明氧化物半导体,典型为IGZO(包含In、Ga及Zn的金属氧化物)的结晶结构的分类的图。
如图35A所示那样,氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”及“Crystal(结晶)”。此外,在“Amorphous”中包含completelyamorphous。此外,在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(cloud-aligned composite)(excluding single crystal and poly crystal)。此外,在“Crystalline”的分类中不包含single crystal(单晶)、poly crystal(多晶)及completely amorphous。此外,在“Crystal”的分类中包含single crystal及polycrystal。
此外,图35A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态,是属于新的边界区域(New crystalline phase)的结构。就是说,将该结构可以说是与“Crystal(结晶)”或在能量性上不稳定的“Amorphous(无定形)”完全不同的结构。
此外,可以使用X射线衍射(XRD:X-Ray Diffraction)光谱对膜或衬底的结晶结构进行评价。图35B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱(横轴表示2θ[deg.],纵轴以任意单位(a.u.)表示强度(Intensity))。此外,将GIXD法也称为薄膜法或Seemann-Bohlin法。下面,将图35B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。此外,图35B所示的CAAC-IGZO膜的组成是In:Ga:Zn=4:2:3[原子个数比]附近。此外,图35B所示的CAAC-IGZO膜的厚度为500nm。
如图35B所示,在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰。具体而言,在CAAC-IGZO膜的XRD谱中,2θ=31°附近检测出表示c轴取向的峰。此外,如图35B所示那样,2θ=31°附近的峰在以检测出峰强度的角度为轴时左右非对称。
可以通过使用纳米束电子衍射法(NBED:Nano Beam Electron Diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图35C示出CAAC-IGZO膜的衍射图案。图35C是通过将电子束向平行于衬底的方向入射的NBED观察的衍射图案。此外,图35C所示的CAAC-IGZO膜的组成是In:Ga:Zn=4:2:3[原子个数比]附近。此外,在纳米束电子衍射法中,进行束径为1nm的电子衍射。
如图35C所示那样,在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
〔氧化物半导体的结构〕
此外,在注目于氧化物半导体的结晶结构的情况下,有时氧化物半导体的分类与图35A不同。例如,氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体,例如可以举出上述CAAC-OS及nc-OS。此外,在非单晶氧化物半导体中包含多晶氧化物半导体、a-like OS(amorphous-like oxidesemiconductor)及非晶氧化物半导体等。
在此,对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。
[CAAC-OS]
CAAC-OS是包括多个结晶区域且该多个结晶区域的c轴取向于特定的方向的氧化物半导体。此外,特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向、或者CAAC-OS膜的表面的法线方向。此外,结晶区域是具有原子排列的周期性的区域。注意,在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者,CAAC-OS具有在a-b面方向上多个结晶区域连接的区域,有时该区域具有畸变。此外,畸变是指在多个结晶区域连接的区域中,晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之,CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
此外,上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下,该结晶区域的最大径小于10nm。此外,结晶区域由多个微小结晶构成的情况下,有时该结晶区域的尺寸为几十nm左右。
在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡及钛等中的一种或多种)中,CAAC-OS有包括层叠有含有铟(In)及氧的层(以下,In层)和含有元素M、锌(Zn)及氧的层(以下,(M,Zn)层)的层状结晶结构(也称为层状结构)的趋势。此外,铟和元素M可以彼此置换。因此,有时(M,Zn)层包含铟。此外,有时In层包含元素M。注意,有时In层包含Zn。该层状结构例如在高分辨率TEM(Transmission Electron Microscope:透射电子显微镜)图像中被观察作为晶格像。
例如,当对CAAC-OS膜使用XRD装置进行结构分析时,在使用θ/2θ扫描的Out-of-plane XRD测量中,在2θ=31°或其附近检测出表示c轴取向的峰。注意,表示c轴取向的峰的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
例如,在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外,在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时,某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下,该结晶区域中的晶格排列基本上是六方晶格,但是单位晶格并不局限于正六角形,有是非正六角形的情况。此外,在上述畸变中,有时具有五角形或七角形等晶格排列。此外,在CAAC-OS中,畸变附近不可以观察明确的晶界(grain boundary)。也就是说,晶格排列的畸变抑制晶界的形成。这可以考虑到由于CAAC-OS因为a-b面方向上的氧原子的排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
此外,确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为再结合中心而载流子被俘获,有可能例如导致晶体管的通态电流的降低或场效应迁移率的降低等。因此,确认不到明确的晶界的CAAC-OS是对晶体管的半导体层提供具有优异的结晶结构的结晶性氧化物之一。注意,CAAC-OS优选具有包含Zn的结构。例如,与In氧化物相比,In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生,所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此,可以说在CAAC-OS中,不容易发生起因于晶界的电子迁移率的降低。此外,氧化物半导体的结晶性有时因杂质的混入及缺陷的生成等中而降低,因此可以说CAAC-OS是杂质及缺陷(氧空位等)少的氧化物半导体。因此,包含CAAC-OS的氧化物半导体的物理性质稳定。因此,包含CAAC-OS的氧化物半导体具有高耐热性及高可靠性。此外,CAAC-OS对制造工序中的高温度(所谓热积存:thermalbudget)也很稳定。由此,通过在OS晶体管中使用CAAC-OS,可以扩大制造工序的自由度。
[nc-OS]
在nc-OS中,微小的区域(例如1nm以上且10nm以下的区域,特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之,nc-OS具有微小的结晶。此外,例如,该微小的结晶的尺寸为1nm以上且10nm以下,尤其为1nm以上且3nm以下。由此,将该微小的结晶也称为纳米晶。此外,nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此,在膜整体中观察不到取向性。所以,有时nc-OS在某些分析方法中与a-like OS及非晶氧化物半导体没有差别。例如,在对nc-OS膜使用XRD装置进行结构分析时,在使用θ/2θ扫描的Out-of-planeXRD测量中,检测不出表示结晶性的峰。此外,在对nc-OS膜进行使用其束径比纳米晶大(例如,50nm以上)的电子束的电子衍射(也称为选区电子衍射)时,观察到类似光晕图案的衍射图案。另一方面,在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下,有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-likeOS包含空洞或低密度区域。也就是说,a-likeOS的结晶性比nc-OS及CAAC-OS的结晶性低。此外,a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。
[氧化物半导体的构成]
接着,说明上述的CAC-OS的详细内容。此外,CAC-OS与材料构成有关。
[CAC-OS]
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成,其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下,优选为1nm以上且3nm以下或近似的尺寸。注意,在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状,该区域的尺寸为0.5nm以上且10nm以下,优选为1nm以上且3nm以下或近似的尺寸。
再者,CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的构成(下面也称为云状)。就是说,CAC-OS是指具有该第一区域和该第二区域混合的构成的复合金属氧化物。
在此,将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如,在In-Ga-Zn氧化物的CAC-OS中,第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。此外,第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。此外,例如,第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。此外,第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。
具体而言,上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外,上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之,可以将上述第一区域称为以In为主要成分的区域。此外,可以将上述第二区域称为以Ga为主要成分的区域。
注意,有时不可以观察上述第一区域和上述第二区域的明确的边界。
例如,在In-Ga-Zn氧化物的CAC-OS中,根据通过能量分散型X射线分析法(EDX:Energy Dispersive X-ray spectroscopy)取得的EDX面分析(mapping)图像,可确认到具有以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布且混合的构成。
在将CAC-OS用于晶体管的情况下,通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用,可以使CAC-OS具有开关功能(控制开启/关闭的功能)。换言之,在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能,在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离,可以最大限度地提高各功能。因此,通过将CAC-OS用于晶体管,可以实现大通态电流(Ion)、高场效应迁移率(μ)及良好的开关工作。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-likeOS、CAC-OS、nc-OS和CAAC-OS中的两种以上。
<具有氧化物半导体的晶体管>
接着,说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管,可以实现场效应迁移率高的晶体管。此外,可以实现可靠性高的晶体管。
优选将载流子浓度低的氧化物半导体用于晶体管。例如,氧化物半导体的载流子浓度可以为1×1017cm-3以下,优选为1×1015cm-3以下,更优选为1×1013cm-3以下,进一步优选为1×1011cm-3以下,更进一步优选低于1×1010cm-3,且为1×10-9cm-3以上。在以降低氧化物半导体膜中的载流子浓度为目的的情况下,可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中,将杂质浓度低且缺陷态密度低的状态称为高纯度本征或实质上高纯度本征。此外,有时将载流子浓度低的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度,所以有可能具有较低的陷阱态密度。
被氧化物半导体的陷阱态俘获的电荷到消失需要较长的时间,有时像固定电荷那样动作。因此,有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此,为了使晶体管的电特性稳定,降低氧化物半导体的杂质浓度是有效的。为了降低氧化物半导体的杂质浓度,优选还降低附近膜的杂质浓度。作为杂质例如有氢、氮、碱金属、碱土金属、铁、镍或硅等。
<杂质>
在此,说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时,在氧化物半导体中形成缺陷态。因此,将氧化物半导体中的硅或碳的浓度及与氧化物半导体的界面附近的贵或碳的浓度(通过SIMS(Secondary Ion Mass Spectrometry:二次离子质谱分析法)测得的浓度)设定为2×1018atoms/cm3以下,优选为2×1017atoms/cm3以下。
当氧化物半导体包含碱金属或碱土金属时,有时形成缺陷态而形成载流子。因此,使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。因此,使通过SIMS测得的氧化物半导体中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下,优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时,由于产生作为载流子的电子,使载流子浓度增高,而容易n型化。其结果是,在使用包含氮的氧化物半导体的晶体管容易具有常开启特性。或者,在氧化物半导体包含氮时,有时形成陷阱态。其结果,有时晶体管的电特性不稳定。因此,将利用SIMS测得的氧化物半导体中的氮浓度设定为低于5×1019atoms/cm3,优选为5×1018atoms/cm3以下,更优选为1×1018atoms/cm3以下,进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水,因此有时形成氧空位。当氢进入该氧空位时,有时产生作为载流子的电子。此外,有时由于氢的一部分与键合于金属原子的氧键合,产生作为载流子的电子。因此,使用包含氢的氧化物半导体的晶体管容易具有常开启特性。由此,优选尽可能地减少氧化物半导体中的氢。具体而言,在氧化物半导体中,将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3,优选低于1×1019atoms/cm3,更优选低于5×1018atoms/cm3,进一步优选低于1×1018atoms/cm3
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域,可以具有稳定的电特性。
本实施方式所示的结构可以与其他实施方式及实施例所示的结构适当地组合而使用。
(实施方式5)
在本实施方式中,对可以适用本发明的一个方式的半导体装置的电子设备进行说明。
可以将本发明的一个方式的半导体装置用于电子设备的显示部。由此,可以实现显示品质高的电子设备。或者,可以实现极高精密度的电子设备。或者,可以实现可靠性高的电子设备。
作为使用本发明的一个方式的半导体装置等的电子设备,可以举出电视机、显示器等显示装置、照明装置、台式或笔记本型个人计算机、文字处理机、再现储存在DVD(Digital Versatile Disc:数字通用光盘)等记录介质中的静态图像或动态图像的图像再现装置、便携式CD播放器、收音机、磁带录音机、头戴式耳机立体音响、立体音响、台钟、挂钟、无绳电话子机、无线电收发机、车载电话、移动电话、便携式信息终端、平板终端、便携式游戏机、弹珠机等固定型游戏机、计算器、电子笔记本、电子书阅读器终端、电子翻译器、声音输入器、摄像机、数字静态照相机、电动刮刀、微波炉等高频加热装置、电饭煲、电动洗衣机、电动吸尘器、热水器、电扇、电吹风、空调设备诸如空调器、加湿器、除湿器等、餐具洗涤机、餐具干燥机、干衣机、烘被机、电冰箱、电冷冻箱、电冷冻冷藏箱、DNA保存用冰冻器、手电筒、链锯等工具、烟探测器或透析装置等医疗设备等。再者,还可以举出工业设备等诸如引导灯、信号机、传送带、电梯、自动扶梯、工业机器人、蓄电系统或用于电力均匀化、智能电网的蓄电装置等。另外,通过使用燃料的发动机或利用来自蓄电体的电力的电动机推进的移动体等也有时包括在电子设备的范畴内。作为上述移动体,例如可以举出电动汽车(EV)、兼具内燃机和电动机的混合动力汽车(HV)、插电式混合动力汽车(PHV)、使用履带代替这些的车轮的履带式车辆、包括电动辅助自行车的带有发动机的自行车、摩托车、电动轮椅、高尔夫球车、小型或大型船舶、潜水艇、直升机、飞机、火箭、人造卫星、太空探测器、行星探测器或宇宙飞船等。
本发明的一个方式的电子设备也可以包括二次电池(电池),优选通过非接触电力传送能够对该二次电池充电。
作为二次电池,例如,可以举出锂离子二次电池、镍氢电池、镍镉电池、有机自由基电池、铅蓄电池、空气二次电池、镍锌电池或银锌电池等。
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号,可以在显示部上显示图像及信息等。另外,在电子设备包括天线及二次电池时,可以将天线用于非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测量如下因素的功能:力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线等)。
本发明的一个方式的电子设备可以具有各种功能。例如,可以具有如下功能:将各种信息(静态图像、动态图像或文字图像等)显示在显示部上的功能;触摸面板的功能;显示日历、日期或时间等的功能;执行各种软件(程序)的功能;进行无线通信的功能;或者读出储存在存储介质中的程序或数据的功能;等。
此外,包括多个显示部的电子设备可以具有在显示部的一部分主要显示图像信息而在显示部的其他部分主要显示文本信息的功能,或者具有通过将考虑了视差的图像显示于多个显示部上来显示三维图像的功能等。并且,具有图像接收部的电子设备可以具有如下功能:拍摄静态图像;拍摄动态图像;对所拍摄的图像进行自动或手工校正;将所拍摄的图像存储在记录介质(外部或内置于电子设备中)中;或者将所拍摄的图像显示在显示部上;等。另外,本发明的一个方式的电子设备所具有的功能不局限于此,可以具有各种功能。
本发明的一个方式的半导体装置可以显示高清晰的图像。由此,尤其可以适当地用于携带式电子设备(穿戴式电子设备)及电子书阅读器等。例如,可以适当地用于VR设备或AR设备等xR设备。
图36A是安装有取景器8100的照相机8000的外观图。
照相机8000包括框体8001、显示部8002、操作按钮8003及快门按钮8004等。另外,照相机8000安装有可装卸的镜头8006。在照相机8000中,镜头8006和框体也可以被形成为一体。
照相机8000通过按下快门按钮8004或者触摸用作触摸面板的显示部8002,可以进行摄像。
框体8001包括具有电极的嵌入器,除了可以与取景器8100连接以外,还可以与闪光灯装置等连接。
取景器8100包括框体8101、显示部8102以及按钮8103等。
框体8101通过嵌合到照相机8000的嵌入器装到照相机8000。取景器8100可以将从照相机8000接收的影像等显示到显示部8102上。
按钮8103被用作电源按钮等。
本发明的一个方式的半导体装置可以用于照相机8000的显示部8002及取景器8100的显示部8102。此外,也可以在照相机8000中内置有取景器8100。
图36B是头戴显示器8200的外观图。
头戴显示器8200包括安装部8201、透镜8202、主体8203、显示部8204以及电缆8205等。此外,在安装部8201中内置有电池8206。
电缆8205具有将电力从电池8206供应到主体8203的功能。主体8203包括无线接收器等,能够将所接收的影像信息等显示到显示部8204上。此外,主体8203具有照相机,由此可以作为输入方法利用使用者的眼球或眼睑的动作的信息。
此外,也可以对安装部8201的被使用者接触的位置设置多个电极,以检测出根据使用者的眼球的动作而流过电极的电流,由此实现识别使用者的视线的功能。此外,还可以具有根据流过该电极的电流监视使用者的脉搏的功能。安装部8201可以具有温度传感器、压力传感器或加速度传感器等各种传感器,也可以具有将使用者的生物信息显示在显示部8204上的功能或与使用者的头部的动作同步地使显示在显示部8204上的影像变化的功能等。
可以将本发明的一个方式的半导体装置用于显示部8204。
图36C至图36E是头戴显示器8300的外观图。头戴显示器8300包括框体8301、显示部8302、带状固定工具8304以及一对透镜8305。
使用者可以通过透镜8305看到显示部8302上的显示。优选弯曲配置显示部8302,这是因为使用者可以感受高真实感。此外,通过透镜8305分别看到显示在显示部8302的不同区域上的图像,从而可以进行利用视差的三维显示等。此外,本发明的一个方式不局限于设置有一个显示部8302的结构,也可以设置两个显示部8302以对使用者的一对眼睛分别配置一个显示部。
可以将本发明的一个方式的半导体装置用于显示部8302。本发明的一个方式的半导体装置还可以实现极高的清晰度。例如,如图36E所示,即使使用透镜8305对显示进行放大观看,像素也不容易被使用者看到。就是说,可以利用显示部8302使使用者看到现实感更高的影像。
图36F是护目镜型头戴显示器8400的外观图。头戴显示器8400包括一对框体8401、安装部8402及缓冲构件8403。一对框体8401内各自设置有显示部8404及透镜8405。通过使一对显示部8404显示互不相同的图像,可以进行利用视差的三维显示。
使用者可以通过透镜8405看到显示部8404。透镜8405具有焦点调整机构,该焦点调整机构可以根据使用者的视力调整透镜8405的位置。显示部8404优选为正方形或横向长的矩形。由此,可以提高真实感。
安装部8402优选具有塑性及弹性以可以根据使用者的脸尺寸调整并没有掉下来。另外,安装部8402的一部分优选具有被用作骨传导耳机的振动机构。由此,只要安装就可以享受影像及声音,而不需耳机或扬声器等音响设备。此外,也可以具有通过无线通信将声音数据输出到框体8401内的功能。
安装部8402及缓冲构件8403是与使用者的脸(额头或脸颊等)接触的部分。通过使缓冲构件8403与使用者的脸密接,可以防止漏光,从而可以进一步提高沉浸感。缓冲构件8403优选使用柔软的材料以在使用者装上头戴显示器8400时与使用者的脸密接。例如,可以使用橡胶、硅酮橡胶、聚氨酯或海绵等材料。另外,当作为缓冲构件8403使用用布或皮革(天然皮革或合成皮革)等覆盖海绵等的表面的构件时,在使用者的脸和缓冲构件8403之间不容易产生空隙,从而可以适当地防止漏光。另外,在使用这种材料时,不仅让使用者感觉亲肤,而且当在较冷的季节等装上的情况下不让使用者感到寒意,所以是优选的。在缓冲构件8403或安装部8402等接触于使用者的皮肤的构件采用可拆卸的结构时,容易进行清洗及交换,所以是优选的。
图37A示出电视装置的一个例子。在电视装置7100中,框体7101中组装有显示部7000。在此示出利用支架7103支撑框体7101的结构。
可以对显示部7000应用本发明的一个方式的半导体装置。
可以通过利用框体7101所包括的操作开关或另外提供的遥控操作机7111进行图37A所示的电视装置7100的操作。或者,也可以在显示部7000中包括触摸传感器,通过用指头等触摸显示部7000来进行电视装置7100的操作。此外,也可以在遥控操作机7111中包括显示从该遥控操作机7111输出的信息的显示部。通过利用遥控操作机7111所包括的操作键或触摸面板,可以进行频道或音量的操作。另外,可以对显示在显示部7000上的影像进行操作。
此外,电视装置7100包括接收机及调制解调器等。可以通过利用接收机接收一般的电视广播。再者,通过调制解调器连接到有线或无线方式的通信网络,从而进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者之间等)的信息通信。
图37B示出笔记本型个人计算机的一个例子。笔记本型个人计算机7200包括框体7211、键盘7212、指向装置7213及外部连接端口7214等。在框体7211中组装有显示部7000。
可以对显示部7000应用本发明的一个方式的半导体装置。
图37C和图37D示出数字标牌的一个例子。
图37C所示的数字标牌7300包括框体7301、显示部7000及扬声器7303等。此外,还可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器或麦克风等。
图37D是示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7000。
在图37C和图37D中,可以对显示部7000应用本发明的一个方式的半导体装置。
显示部7000越大,一次能够提供的信息量越多。显示部7000越大,越容易吸引人的注意,例如可以提高广告宣传效果。
通过将触摸面板用于显示部7000,不仅可以在显示部7000上显示静态图像或动态图像,使用者还能够直觉性地进行操作,所以是优选的。此外,在用于提供线路信息或交通信息等信息的用途时,可以通过直觉性的操作提高易用性。
如图37C和图37D所示,数字标牌7300或数字标牌7400优选可以通过无线通信与使用者所携带的智能手机等信息终端设备7311或信息终端设备7411联动。例如,显示在显示部7000上的广告信息可以显示在信息终端设备7311或信息终端设备7411的屏幕上。此外,通过操作信息终端设备7311或信息终端设备7411,可以切换显示部7000的显示。
可以在数字标牌7300或数字标牌7400上以信息终端设备7311或信息终端设备7411的屏幕为操作单元(控制器)执行游戏。由此,不特定多个使用者可以同时参加游戏,享受游戏的乐趣。
图37E所示的信息终端7550包括框体7551、显示部7552、麦克风7557、扬声器部7554、摄像头7553及操作开关7555等。可以将本发明的一个方式的半导体装置用于显示部7552。显示部7552可以被用作触摸面板。另外,信息终端7550在框体7551的内侧可以具有天线及电池等。信息终端7550例如可以被用作智能手机、移动电话、平板信息终端、平板电脑或电子书阅读器终端等。
图37F示出手表型信息终端的一个例子。信息终端7660包括框体7661、显示部7662、表带7663、带扣7664、操作开关7665及输入输出端子7666等。另外,信息终端7660在框体7661的内侧具有天线及电池等。信息终端7660可以执行移动电话、电子邮件、文章的阅读及编写、音乐播放、网络通信或电脑游戏等各种应用程序。
显示部7662包括触摸传感器,可以用指头或触屏笔等触摸屏幕来进行操作。例如,通过触摸显示于显示部7662的图标7667,可以启动应用程序。操作开关7665除了时刻设定之外,还可以具有电源开关、无线通信的开关、静音模式的设置或取消或者省电模式的设置或取消等各种功能。例如,通过利用组装在信息终端7660中的操作系统,也可以设定操作开关7665的功能。
便携式信息终端7660可以执行被通信标准化的近距离无线通信。例如,通过与可无线通信的耳麦通信,可以进行免提通话。此外,信息终端7660可以具有输入输出端子7666且通过输入输出端子7666与其他信息终端发送和接收数据。另外,也可以通过输入输出端子7666进行充电。另外,充电工作也可以利用无线供电进行,而不通过输出输入端子7666。
图38A示出汽车9700的外观。图38B示出汽车9700的驾驶座。汽车9700包括车体9701、车轮9702、仪表盘9703及灯9704等。本发明的一个方式的显示装置可以用于汽车9700的显示部等。例如,可以将本发明的一个方式的显示装置用于图38B所示的显示部9710至显示部9715各自中。
显示部9710和显示部9711是设置在汽车的挡风玻璃上的显示装置。通过使用具有透光性的导电材料来制造显示装置中的电极,可以使本发明的一个方式的显示装置成为能看到对面的所谓的透视式显示装置。透视式显示装置即使在驾驶汽车9700时也不会成为视野的障碍。因此,可以将本发明的一个方式的显示装置设置在汽车9700的挡风玻璃上。另外,当在显示装置中设置用来驱动该显示装置的晶体管等时,优选采用使用有机半导体材料的有机晶体管或使用氧化物半导体的晶体管等具有透光性的晶体管。
显示部9712是设置在立柱部分的显示装置。例如,通过将设置于车体的摄像单元所拍摄的影像显示在显示部9712,可以弥补被立柱遮挡的视野。显示部9713是设置在仪表盘部分的显示装置。例如,通过将设置于车体的摄像单元所拍摄的影像显示在显示部9713,可以弥补被仪表盘遮挡的视野。即,通过将设置于汽车的外侧的摄像单元所拍摄的影像显示,可以弥补死角,从而提高安全性。此外,通过显示弥补看不到的部分的影像,可以更自然、更舒适地确认安全。
图39示出作为驾驶座和副驾驶座采用了长条座椅的汽车室内。显示部9721是设置在车门部分的显示装置。例如,通过将设置于车体的摄像单元所拍摄的影像显示在显示部9721,可以弥补被车门遮挡的视野。另外,显示部9722是设置在方向盘的显示装置。显示部9723是设置在长条座椅的座位中央部的显示装置。
显示部9714、显示部9715或显示部9722通过显示导航信息、行车速度、发动机的转速数、行车距离、燃量的剩余量、排档的状态或空调的设定等,可以提供各种信息。另外,使用者可以适当地改变显示部所显示的显示内容及布置。另外,显示部9710至显示部9713、显示部9721和显示部9723也可以显示上述信息。显示部9710至显示部9715以及显示部9721至显示部9723还可以被用作照明装置。
本实施方式所示的结构可以与其他实施方式及实施例所示的结构适当地组合而使用。
[实施例1]
本实施例中,制造具有多个上述实施方式所示的晶体管的样品而对该晶体管的电特性、该晶体管的电特性的不均匀及该晶体管的可靠性进行评价。
在本实施例中使用的样品包括与图34A至图34C所示的晶体管500同样的晶体管。样品的晶体管500的设计值的沟道长度为200nm且沟道宽度为130nm。在样品中,三个晶体管500串联连接,形成三栅结构(参照图5B的晶体管180B)。在本实施例的样品中,设置有多个由三个晶体管500构成的三栅结构。
[晶体管500的结构]
参照图34B,以下说明样品中的晶体管500的结构。
如图34B所示,晶体管500包括:绝缘体514;配置在绝缘体514上的绝缘体516;以嵌入在绝缘体516的方式配置的导电体505;配置在绝缘体516及导电体505上的绝缘体522;配置在绝缘体522上的绝缘体524;配置在绝缘体524上的金属氧化物531;金属氧化物531上以彼此分离的方式配置的导电体542a及导电体542b;配置在导电体542a及导电体542b上且在导电体542a与导电体542b间形成开口的绝缘体554及绝缘体580;在开口中配置的导电体560;在金属氧化物531、导电体542a、导电体542b及绝缘体580与导电体560之间配置的绝缘体550;配置在绝缘体580、绝缘体550及导电体560上的绝缘体574。
绝缘体514是厚度为60nm的氮化硅膜与该氮化硅膜上的厚度为40nm的氧化铝膜的叠层膜。利用溅射法沉积氮化硅膜及氧化铝膜。
绝缘体516是利用溅射法沉积的氧化硅膜。
根据本实施例的导电体505包括导电体505a及导电体505b,但不包括导电体505c。导电体505a是厚度为40nm的氮化钽膜与该氮化钽膜上的厚度为20nm的氮化钛膜的叠层膜。利用溅射法沉积氮化钽膜,利用CVD法沉积氮化钛膜。此外,导电体505b是利用CVD法沉积的钨膜。
绝缘体522是利用ALD法沉积的厚度为20nm的氧化铪膜。
绝缘体524是利用溅射法沉积的厚度为20nm的氧化硅膜。
根据本实施例的金属氧化物531具有与图31所示的半导体层321等同样的单层结构。换言之,金属氧化物531具有只有金属氧化物531a的单层结构。金属氧化物531a是厚度为20nm的In-Ga-Zn氧化物膜。金属氧化物531a使用具有In:Ga:Zn=1:3:4[原子个数比]附近的组成的靶材利用溅射法沉积。
导电体542a及导电体542b是利用溅射法沉积的厚度为20nm的氮化钽膜。此外,在导电体542a及导电体542b上重叠设置有通过溅射法沉积的厚度为5nm的氧化铝膜。
绝缘体554是厚度为5nm的氧化铝膜与该氧化铝膜上的厚度为5nm的氮化硅膜的叠层膜。利用ALD法沉积氮化硅膜,利用溅射法沉积氧化铝膜。
绝缘体580是利用溅射法沉积的氧化硅膜。
绝缘体550是厚度为1nm的氧化铝膜、该氧化铝膜上的厚度为10nm的氧化硅膜、该氧化硅膜上的厚度为1.5nm的氧化铪膜和该氧化铪膜上的厚度为1nm的氮化硅膜的叠层膜。利用ALD法沉积氧化铝膜、氧化硅膜、氧化铪膜及氮化硅膜。
根据本实施例的导电体560包括导电体560a及导电体560b。导电体560a是厚度为5nm的氮化钛膜。通过CVD法沉积氮化钛膜。此外,导电体560b是通过CVD法沉积的钨膜。
绝缘体574是通过溅射法沉积的厚度为40nm的氧化铝膜。
对包括多个具有上述结构的晶体管500的样品进行电特性评价及可靠性评价。
[电特性评价]
对包括在样品中的三栅结构的晶体管(晶体管180B)的电特性进行评价。这里,作为电特性,测量Id-Vg特性。在Id-Vg特性的测量中,漏极电压Vd为0.1V或1.2V,源极电压Vs及背栅极电压Vbg为0V,对顶栅极电压Vg从-4.0V到+4.0V以0.1V步骤进行扫描。该测量在室温环境下进行。
图40A示出包括在样品中的晶体管的Id-Vg特性。在图40A中,横轴表示栅极电压(Vg[V]),纵轴表示漏极电流(Id[A])。另外,在图40A中,以实线表示漏极电压Vd为0.1V时的Id,以虚线表示漏极电压Vd为1.2V时的Id。
从图40A可确认到包括在样品中的晶体管具有常关闭特性且具有开关特性。另外,如图40A所示,该晶体管的关态电流为测量下限以下,显著地降低。
接着,对三栅结构的晶体管(晶体管180B)的Id-Vg特性进行测量,对阈值电压(Vth[V])、Ion[A]及S值(SS[V/dec])的不均匀进行评价。对1060个三栅结构的晶体管(1060个晶体管180B)的Id-Vg特性进行测量。阈值电压Vth是Id=1pA时的顶栅极电压Vg的值。此外,Ion是Vg=Vth+2.5V时的漏极电流Id的值。另外,S值是在Vd=1.2V的条件下在亚阈值区域中Id变化一位数时需要的Vg值。
图40B示出包括在样品中的晶体管的阈值电压的累积概率。在图40B中,横轴表示阈值电压(Vth[V]),纵轴表示累积概率(Percentile[%])。
从图40B可知,晶体管的Vth的标准偏差σ为161mV。
图41A示出包括在样品中的晶体管的Ion的累积概率。在图41A中,横轴表示Ion[A],纵轴表示累积概率(Percentile[%])。
由图41A可知,晶体管的Ion的标准偏差σ为1.16×10-8A。另外,1060个晶体管的Ion的平均值average为3.19×10-8A。因此,σ/average=36%。
图41B示出包括在样品中的晶体管的S值的累积概率。在图41B中,横轴表示S值(SS[V/dec]),纵轴表示累积概率(Percentile[%])。
由图41B可知,晶体管的S值的标准偏差σ为48mV/dec。
如上所述,可知根据本实施例的样品的晶体管的电特性的不均匀小。通过将该晶体管用作显示装置的驱动晶体管,可以提供显示品质良好的显示装置。
[可靠性评价]
接着,对三栅结构的晶体管施加相当于白色显示的应力或相当于黑色显示的应力,来评价其可靠性。作为相当于白色显示的应力,将衬底温度设定为125℃,在Vg=+1.90V的条件下施加Vd=+3.80V。作为相当于黑色显示的应力,将衬底温度设定为125℃,在Vg=0V下施加Vd=+9.00V。在双方的应力测试中,应力时间最大为90小时。另外,在双方的应力测试中,Vs=0V,Vbg=0V。以下有时将施加相当于白色显示的应力的测试及施加相当于黑色显示的应力的测试称为应力测试。
通过测量阈值电压Vth、S值(SS)、场效应迁移率μFE及Ion并取得应力测试之前和应力测试之后的差异,来进行可靠性的评价。将各差异称为ΔVth、ΔSS、ΔμFE及ΔIon。注意,作为场效应迁移率μFE采用Vd=0.1V时的最大值。场效应迁移率μFE通过解决场效应迁移率μFE的缓变沟道近似的算式来求得。
图42A示出阈值电压的差异的时间依赖性。在图42A中,横轴表示应力时间(Time[hr]),纵轴表示阈值电压的差异(ΔVth[mV])。另外,图42A的白色圆圈是白色显示的应力测试的图表,黑色圆圈是黑色显示的应力测试的图表。
从图42A可知,白色显示应力中的ΔVth大致为+100mV以下。另外,在黑色显示的应力中,观察到ΔVth的负向变化,但是ΔVth的绝对值比白色显示的应力小。因此可以推测,即使作为长时间持续流过电流的驱动晶体管使用本实施例的晶体管,阈值电压的劣化也小。
图42B示出S值的差异的时间依赖性。在图42B中,横轴表示应力时间(Time[hr]),纵轴表示S值的差异(ΔSS[V/dec])。另外,图42B的白色圆圈是白色显示的应力测试的图表,黑色圆圈是黑色显示的应力测试的图表。
从图42B可知,在白色显示的应力及黑色显示的应力中几乎没有观察到S值的劣化。
图43A示出场效应迁移率的差异的时间依赖性。在图43A中,横轴表示应力时间(Time[hr]),纵轴表示场效应迁移率的差异(ΔμFE[cm2/Vs])。另外,图43A的白色圆圈是白色显示的应力测试的图表,黑色圆圈是黑色显示的应力测试的图表。
从图43A可知,在白色显示的应力及黑色显示的应力中几乎没有场效应迁移率的劣化。
图43B示出Ion的差异的时间依赖性。在图43B中,横轴表示应力时间(Time[hr]),纵轴表示Ion的差异(ΔIon[%])。Ion的差异以初始状态为100%时的比率表示。另外,图43B的白色圆圈是白色显示的应力测试的图表,黑色圆圈是黑色显示的应力测试的图表。
从图43B可知,在白色显示的应力及黑色显示的应力中向Ion增加的方向变化。在此,Ion是Vg=Vth+2.5V时的值,可以推测反映应力测试中的Vth的变化。
如上所述,在应力测试中,场效应迁移率及S值几乎不劣化,因此,通过在像素电路中采用至少校正阈值电压的变动的电路结构,根据本发明的显示装置可以长期进行均匀的显示。
接着,在60小时的应力测试前后测量Id-Vd特性。Id-Vg特性的测量中,将顶栅极电压Vg设定为1.9V,将源极电压Vs及背栅极电压Vbg设定为0V,漏极电压Vd以0.1V的步长从0V扫描到+5.0V。另外,该测量在衬底温度为125℃下进行。
图44A示出白色显示的应力前后的Id-Vd测量结果,图44B示出黑色显示的应力前后的Id-Vd测量结果。在图44A及图44B的每一个中,横轴表示漏极电压(Vd)且纵轴表示漏极电流(Id)。另外,在图44A及图44B中,以实线表示应力测试前的Id,以虚线表示应力测试后的Id。
如图44A所示,在白色显示应力之后,Vd=3.8V时的Id增加约17.7%。另外,如图44B所示,在黑色显示应力之后,Vd=3.8V时的Id增加约0.4%。
如图44A及图44B所示,在Vd较大的工作区域的饱和区域中Id大致恒定。因此,根据本实施例的晶体管可以作为恒流源电路适当地驱动发光器件。
[实施例2]
在本实施例中,制造相当于上述实施方式所示的电容元件73的样品,对抗蚀剂掩模的图案不良进行评价。
<样品的制造>
首先,准备衬底。作为衬底使用设置有晶体管及绝缘层的硅衬底。该衬底相当于图2所示的衬底69与绝缘层288之间的结构。
接着,利用溅射法在衬底上形成厚度为50nm的第一钨膜。
接着,对第一钨膜进行加工来形成多个岛状钨层。该钨层相当于上述实施方式所示的导电层87。
接着,在钨层上形成绝缘层。作为绝缘层,依次形成厚度为14nm的氧化铝膜及厚度为7nm的氧氮化硅膜。氧化铝膜通过ALD法形成,氧氮化硅膜通过CVD法形成。该绝缘层相当于上述实施方式所示的绝缘层91。
接着,在绝缘层上通过溅射法形成厚度为30nm的第二钨膜。第二钨膜相当于上述实施方式所示的将成为导电层89的膜。
接着,通过旋涂法在第二钨膜上形成厚度为150nm的第一有机膜。作为第一有机膜,使用SOC(Spin On Carbon:旋涂碳)膜。
接着,通过旋涂法在第一有机膜上形成厚度为40nm的第二有机膜。作为第二有机膜,使用SOG(Spin On Glass:旋涂玻璃)膜。
接着,在第二有机膜上涂敷抗蚀剂材料,通过使用电子束的光刻法形成多个抗蚀剂掩模。抗蚀剂材料使用负型,抗蚀剂掩模的厚度为100nm。该抗蚀剂掩模相当于用来形成上述实施方式所示的导电层89的抗蚀剂掩模。使各样品中的抗蚀剂掩模的面积的比率不同。样品1的抗蚀剂掩模的面积的比率为21%,样品2的抗蚀剂掩模的面积的比率为49%。
<光学显微镜观察>
接着,使用光学显微镜观察各样品。图45A示出样品1的光学显微镜的图像。图45B示出样品2的光学显微镜的图像。图45A及图45B分别是反射的明视场图像。如图45A所示,确认到在样品1中发生抗蚀剂掩模(PR)的图案不良(参照图45A中的以虚线表示的区域)。另一方面,在样品2中,观察不到抗蚀剂掩模(PR)的图案不良。
可确认到,通过提高抗蚀剂掩模的面积的比率,可以减少抗蚀剂掩模的图案不良。
[符号说明]
C11:电容元件、C12:电容元件、C13:电容元件、DL:布线、GLa:布线、GLb:布线、GLc:布线、M11:晶体管、M12:晶体管、M13:晶体管、M14:晶体管、M15:晶体管、M16:晶体管、M17:晶体管、ND11:节点、ND12:节点、ND13:节点、ND14:节点、10:显示装置、23:CPU、24:GPU、25:存储电路部、29:输入输出端子部、40:层、50:层、51A:像素电路、51B:像素电路、51:像素电路、60:层、61a:发光器件、61B:发光器件、61b:发光器件、61c:发光器件、61G:发光器件、61R:发光器件、61W:发光器件、61:发光器件、63A:导电层、63B:导电层、63C:导电层、63:导电层、65:EL层、67:导电层、69:衬底、71DM:伪晶体管、71:晶体管、73:电容元件、75A:布线、75DMa:导电层、75DMb:伪层、75:导电层、77a:绝缘层、77b:绝缘层、79DM:半导体层、79:半导体层、81DM:绝缘层、81:绝缘层、83DM:导电层、83:导电层、85DM:导电层、85:导电层、87A:导电层、87B:导电层、87DM:伪层、87:导电层、89DM:伪层、89:导电层、91:绝缘层、97A:抗蚀剂掩模、97B:抗蚀剂掩模、97DM:抗蚀剂掩模、97:抗蚀剂掩模、100A:半导体装置、100B:半导体装置、101:布线、102:布线、103A:导电层、103B:导电层、103C:导电层、103D:导电层、103:布线、104:布线、105A:导电层、105B:导电层、105C:导电层、105D:导电层、105E:导电层、105F:导电层、105G:导电层、105H:导电层、105I:导电层、105J:导电层、105K:导电层、105L:导电层、106A:导电层、106B:导电层、107A:导电层、107B:导电层、107C:导电层、107D:导电层、107DMa:导电层、107DMb:导电层、109DMa:伪晶体管、109DMb:伪晶体管、110A:接触孔、110B:接触孔、110C:接触孔、110D:接触孔、110E:接触孔、110F:接触孔、110G:接触孔、110H:接触孔、110I:接触孔、110J:接触孔、110K:接触孔、110L:接触孔、110M:接触孔、110N:接触孔、110P:接触孔、110Q:接触孔、110R:接触孔、110S:接触孔、110T:接触孔、110V:接触孔、110W:接触孔、110X:接触孔、111A:半导体层、111B:半导体层、111C:半导体层、111D:半导体层、111DMa:半导体层、111E:半导体层、111F:半导体层、113A:导电层、113B:导电层、113C:导电层、113D:导电层、115A:接触孔、115B:接触孔、115C:接触孔、115D:接触孔、115E:接触孔、115F:接触孔、115G:接触孔、115H:接触孔、115I:接触孔、115J:接触孔、117A:接触孔、117B:接触孔、117C:接触孔、119:布线、121A:接触孔、121B:接触孔、121C:接触孔、171:导电层、172a:EL层、172B:EL层、172b:EL层、172G:EL层、172R:EL层、172W:EL层、172:EL层、173:导电层、174:公共层、175B:光、175G:光、175R:光、180A:晶体管、180B:晶体管、180C:晶体管、230B:子像素、230C:子像素、230G:子像素、230M:子像素、230R:子像素、230W:子像素、230Y:子像素、230:像素、231:第一驱动电路部、232:第二驱动电路部、235:显示区域、241:导电层、243:绝缘层、245:导电层、246:电容元件、251:导电层、252:导电层、254:绝缘层、255:绝缘层、256:插头、261:绝缘层、262:绝缘层、263:绝缘层、264B:着色层、264G:着色层、264R:着色层、264:绝缘层、265:绝缘层、266:插头、270:绝缘层、271:保护层、272:绝缘层、273:保护层、274A:插头、274a:导电层、274B:插头、274b:导电层、274C:插头、274D:插头、274:插头、275:区域、276:绝缘层、277:微透镜阵列、278:绝缘层、279DM:伪层、279:布线、281DM:伪层、281:布线、283:绝缘层、284:绝缘层、285:绝缘层、286:绝缘层、287:绝缘层、288:绝缘层、289:绝缘层、290:绝缘层、291:绝缘层、293:绝缘层、301A:衬底、301B:衬底、301:衬底、310A:晶体管、310B:晶体管、310:晶体管、311:导电层、312:低电阻区域、313:绝缘层、314:绝缘层、315:元件分离层、320:晶体管、321:半导体层、323:绝缘层、324:导电层、325:导电层、326:绝缘层、327:导电层、328:绝缘层、329:绝缘层、331:衬底、332:绝缘层、341:导电层、342:导电层、343:插头、363:绝缘层、415:保护层、419:树脂层、420:衬底、500:晶体管、505a:导电体、505b:导电体、505c:导电体、505:导电体、514:绝缘体、516:绝缘体、522:绝缘体、524:绝缘体、531a:金属氧化物、531b:金属氧化物、531c:金属氧化物、531:金属氧化物、541a:绝缘体、541b:绝缘体、541:绝缘体、542a:导电体、542b:导电体、542:导电体、545a:导电体、545b:导电体、545:导电体、550:绝缘体、554:绝缘体、560a:导电体、560b:导电体、560:导电体、574:绝缘体、580:绝缘体、581:绝缘体、4411:发光层、4412:发光层、4413:发光层、4420:层、4430:层、7000:显示部、7100:电视装置、7101:框体、7103:支架、7111:遥控操作机、7200:笔记本型个人计算机、7211:框体、7212:键盘、7213:指向装置、7214:外部连接端口、7300:数字标牌、7301:框体、7303:扬声器、7311:信息终端设备、7400:数字标牌、7401:柱子、7411:信息终端设备、7550:信息终端、7551:框体、7552:显示部、7553:摄像头、7554:扬声器部、7555:操作开关、7557:麦克风、7660:信息终端、7661:框体、7662:显示部、7663:表带、7664:带扣、7665:操作开关、7666:输入输出端子、7667:图标、8000:照相机、8001:框体、8002:显示部、8003:操作按钮、8004:快门按钮、8006:镜头、8100:取景器、8101:框体、8102:显示部、8103:按钮、8200:头戴显示器、8201:安装部、8202:透镜、8203:主体、8204:显示部、8205:电缆、8206:电池、8300:头戴显示器、8301:框体、8302:显示部、8304:固定工具、8305:透镜、8400:头戴显示器、8401:框体、8402:安装部、8403:缓冲构件、8404:显示部、8405:透镜、9700:汽车、9701:车体、9702:车轮、9703:仪表盘、9704:灯、9710:显示部、9711:显示部、9712:显示部、9713:显示部、9714:显示部、9715:显示部、9721:显示部、9722:显示部、9723:显示部

Claims (9)

1.一种半导体装置,包括显示部,
其中,所述显示部包括多个子像素,
所述多个子像素分别包括第一晶体管、第二晶体管、第一电容元件、第二电容元件、第三电容元件、第一绝缘层及布线,
所述第一晶体管与所述第二晶体管、所述第一电容元件、所述第二电容元件及所述第三电容元件电连接,
所述第一电容元件至所述第三电容元件分别包括第一导电层、第二导电层及所述第一导电层与所述第二导电层夹持的第二绝缘层,
所述第一绝缘层设置在所述第一晶体管及所述第二晶体管上,
所述第一电容元件至所述第三电容元件的第一导电层及所述布线分别设置在所述第一绝缘层上,
在俯视时,相对于所述子像素的面积的所述第一电容元件至所述第三电容元件的第一导电层及所述布线的总面积的比率为15%以上,
所述第二电容元件的第一导电层的面积为所述第一电容元件的第一导电层的面积的2倍以上,
并且,所述第三电容元件的第一导电层的面积为所述第一电容元件的第一导电层的面积的2倍以上。
2.一种半导体装置,包括显示部,
其中,所述显示部包括多个子像素及衬底,
所述多个子像素分别包括第一晶体管、第二晶体管、第三晶体管、第一电容元件、第二电容元件、第三电容元件、第一绝缘层及布线,
所述第一晶体管至所述第三晶体管都设置在所述衬底上,
所述第一晶体管与所述第二晶体管、所述第一电容元件、所述第二电容元件及所述第三电容元件电连接,
所述第三晶体管处于电浮动状态,
所述第一电容元件至所述第三电容元件分别包括第一导电层、第二导电层及所述第一导电层与所述第二导电层夹持的第二绝缘层,
所述第一绝缘层设置在所述第一晶体管及所述第二晶体管上,
所述第一电容元件至所述第三电容元件的第一导电层及所述布线分别设置在所述第一绝缘层上,
在俯视时,相对于所述子像素的面积的所述第一电容元件至所述第三电容元件的第一导电层及所述布线的总面积的比率为15%以上,
所述第二电容元件的第一导电层的面积为所述第一电容元件的第一导电层的面积的2倍以上,
所述第三电容元件的第一导电层的面积为所述第一电容元件的第一导电层的面积的2倍以上,
所述第一晶体管至所述第三晶体管分别包括半导体层,
并且,在俯视时,相对于所述子像素的面积的所述第一晶体管至所述第三晶体管的半导体层的总面积的比率为15%以上。
3.一种半导体装置,包括显示部,
其中,所述显示部包括多个子像素及衬底,
所述多个子像素分别包括第一晶体管、第二晶体管、第三晶体管、第一电容元件、第二电容元件、第三电容元件、第一绝缘层及布线,
所述第一晶体管至所述第三晶体管都设置在所述衬底上,
所述第一晶体管与所述第二晶体管、所述第一电容元件、所述第二电容元件及所述第三电容元件电连接,
所述第三晶体管处于电浮动状态,
所述第一电容元件至所述第三电容元件分别包括第一导电层、第二导电层及所述第一导电层与所述第二导电层夹持的第二绝缘层,
所述第一绝缘层设置在所述第一晶体管及所述第二晶体管上,
所述第一电容元件至所述第三电容元件的第一导电层及所述布线分别设置在所述第一绝缘层上,
在俯视时,相对于所述子像素的面积的所述第一电容元件至所述第三电容元件的第一导电层及所述布线的总面积的比率为15%以上,
所述第二电容元件的第一导电层的面积为所述第一电容元件的第一导电层的面积的2倍以上,
所述第三电容元件的第一导电层的面积为所述第一电容元件的第一导电层的面积的2倍以上,
所述第一晶体管至所述第三晶体管分别包括半导体层,
所述第三晶体管的半导体层具有与所述第一晶体管的半导体层共同使用的区域,
并且,在俯视时,相对于所述子像素的面积的所述第一晶体管至所述第三晶体管的半导体层的总面积的比率为15%以上。
4.根据权利要求1至3中任一项所述的半导体装置,
其中所述第一晶体管的源极和漏极中的一个与所述第一电容元件的一个端子电连接,
所述第一晶体管的栅极与所述第一电容元件的另一个端子电连接,
所述第一晶体管的源极和漏极中的另一个与所述第二晶体管的源极和漏极中的一个、所述第二电容元件的一个端子及所述第三电容元件的一个端子电连接,
所述第二晶体管的栅极与所述第二电容元件的另一个端子电连接,
并且所述第二晶体管的背栅极与所述第三电容元件的另一个端子电连接。
5.根据权利要求1至3中任一项所述的半导体装置,
其中所述第二晶体管为多沟道晶体管。
6.根据权利要求1至3中任一项所述的半导体装置,还包括发光器件,
其中所述发光器件的一个端子与所述第一晶体管的源极和漏极中的一个电连接。
7.根据权利要求1至3中任一项所述的半导体装置,
其中所述第一晶体管的半导体层和所述第二晶体管的半导体层中的一个或多个包含金属氧化物。
8.根据权利要求1至3中任一项所述的半导体装置,
其中所述第一晶体管的半导体层和所述第二晶体管的半导体层中的一个或多个包含金属氧化物,
并且所述金属氧化物包含铟和锌中的一个或多个。
9.根据权利要求1至3中任一项所述的半导体装置,
其中所述第二晶体管包括:
以彼此分离的方式配置在所述第二晶体管的半导体层上的第一导电体及第二导电体;
配置在所述第一导电体及所述第二导电体上且在所述第一导电体与所述第二导电体之间形成开口的第一绝缘体;
配置在所述第一绝缘体的开口中的第三导电体;以及
配置在所述半导体层、所述第一导电体、所述第二导电体及所述第一绝缘体与所述第三导电体之间的第二绝缘体。
CN202280049793.9A 2021-07-20 2022-07-08 半导体装置 Pending CN117678345A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2021-119967 2021-07-20
JP2021-193967 2021-11-30
JP2022072400 2022-04-26
JP2022-072400 2022-04-26
PCT/IB2022/056313 WO2023002291A1 (ja) 2021-07-20 2022-07-08 半導体装置

Publications (1)

Publication Number Publication Date
CN117678345A true CN117678345A (zh) 2024-03-08

Family

ID=90082924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280049793.9A Pending CN117678345A (zh) 2021-07-20 2022-07-08 半导体装置

Country Status (1)

Country Link
CN (1) CN117678345A (zh)

Similar Documents

Publication Publication Date Title
CN117116946A (zh) 半导体装置、显示装置以及半导体装置的制造方法
WO2022123388A1 (ja) 表示システム
US20230197004A1 (en) Display apparatus and electronic device
CN114207512A (zh) 显示装置的工作方法
WO2021191721A1 (ja) 表示装置、及び電子機器
WO2023002291A1 (ja) 半導体装置
CN117678345A (zh) 半导体装置
WO2021084367A1 (ja) 表示装置
WO2020170068A1 (ja) 金属酸化物、および金属酸化物を有するトランジスタ
WO2023275676A1 (ja) 半導体装置、および半導体装置の駆動方法
CN117529770A (zh) 半导体装置及半导体装置的驱动方法
WO2023037203A1 (ja) 半導体装置
WO2022248963A1 (ja) 半導体装置
CN117203696A (zh) 显示装置
WO2022219447A1 (ja) 表示装置
WO2022249001A1 (ja) 半導体装置、表示装置、及び電子機器
WO2022153144A1 (ja) 発光素子、表示装置、および電子機器
WO2022153146A1 (ja) 表示装置および電子機器
WO2022118141A1 (ja) 表示装置、および表示補正システム
WO2022123390A1 (ja) 表示システムの動作方法
WO2022200905A1 (ja) 半導体装置および電子機器
WO2023144644A1 (ja) 表示装置、および表示装置の駆動方法
WO2022162497A1 (ja) 半導体装置および電子機器
WO2022167893A1 (ja) 半導体装置
WO2022130117A1 (ja) 表示装置、表示装置の作製方法、及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication