WO2022200905A1 - 半導体装置および電子機器 - Google Patents

半導体装置および電子機器 Download PDF

Info

Publication number
WO2022200905A1
WO2022200905A1 PCT/IB2022/052185 IB2022052185W WO2022200905A1 WO 2022200905 A1 WO2022200905 A1 WO 2022200905A1 IB 2022052185 W IB2022052185 W IB 2022052185W WO 2022200905 A1 WO2022200905 A1 WO 2022200905A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
transistor
display
insulator
oxide
Prior art date
Application number
PCT/IB2022/052185
Other languages
English (en)
French (fr)
Inventor
木村肇
及川欣聡
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2023508132A priority Critical patent/JPWO2022200905A1/ja
Publication of WO2022200905A1 publication Critical patent/WO2022200905A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses

Definitions

  • One embodiment of the present invention relates to semiconductor devices and electronic devices.
  • one embodiment of the present invention is not limited to the above technical field.
  • Technical fields of one embodiment of the present invention disclosed in this specification and the like include semiconductor devices, display devices, light-emitting devices, power storage devices, memory devices, electronic devices, lighting devices, input devices, input/output devices, and driving methods thereof. , or methods for producing them, can be mentioned as an example.
  • a semiconductor device is a device that utilizes semiconductor characteristics and refers to a circuit including a semiconductor element (transistor, diode, photodiode, or the like), a device having the same circuit, and the like. It also refers to all devices that can function by utilizing semiconductor characteristics. For example, an integrated circuit, a chip with an integrated circuit, and an electronic component containing a chip in a package are examples of semiconductor devices.
  • storage devices, display devices, light-emitting devices, lighting devices, electronic devices, and the like are themselves semiconductor devices and may include semiconductor devices.
  • Display devices In recent years, there has been a demand for higher definition of display devices. Devices that require high-definition display devices include, for example, virtual reality (VR), augmented reality (AR), alternative reality (SR), or mixed reality (MR) In recent years, there have been active developments of devices for Display devices used in these devices are required to be smaller in size as well as to have higher definition.
  • VR virtual reality
  • AR augmented reality
  • SR alternative reality
  • MR mixed reality
  • Display devices typically include liquid crystal display devices, organic EL (Electro Luminescence) elements, light-emitting devices equipped with light-emitting elements such as light-emitting diodes (LEDs), electronic devices that display by electrophoresis, and the like. paper and the like.
  • organic EL Electro Luminescence
  • LEDs light-emitting diodes
  • the basic structure of an organic EL device is to sandwich a layer containing a light-emitting organic compound between a pair of electrodes. By applying a voltage to this device, light can be obtained from the light-emitting organic compound.
  • a display device to which such an organic EL element is applied does not require a backlight, which is required in a liquid crystal display device or the like.
  • Patent Document 1 describes an example of a display device using an organic EL element.
  • Small, high-definition display devices are also used for electronic viewfinders (EVF: Electrical View Finder) of mirrorless cameras.
  • EVF Electrical View Finder
  • a mirrorless camera equipped with an EVF has advantages such as matching of an image projected on an imaging unit (image sensor) with a photographed image, and ability to display necessary information on a display device.
  • a mirrorless camera equipped with an EVF generally displays a photographed image on the EVF after signals are read out from the image sensor, so there is a problem that a time difference (signal delay) from imaging to display is likely to occur.
  • a time difference signal delay
  • the photographing timing is likely to be off, making it difficult to obtain an accurate framework.
  • An object of one embodiment of the present invention is to provide a semiconductor device or a display device in which the time difference between capturing an object and displaying the image is small.
  • An object of one embodiment of the present invention is to provide a miniaturized semiconductor device or display device.
  • Another object of one embodiment of the present invention is to provide a semiconductor device or a display device with high color reproducibility.
  • Another object of one embodiment of the present invention is to provide a high-definition semiconductor device or display device.
  • Another object of one embodiment of the present invention is to provide a highly reliable semiconductor device or display device.
  • Another object of one embodiment of the present invention is to provide a semiconductor device or a display device with reduced power consumption.
  • Another object of one embodiment of the present invention is to provide a novel semiconductor device or display device.
  • One embodiment of the present invention is a semiconductor device including an imaging portion and a display portion, wherein the imaging portion includes a plurality of photoelectric conversion elements arranged in a matrix, and the display portion includes a plurality of photoelectric conversion elements arranged in a matrix. and a plurality of display elements arranged in a matrix, wherein the plurality of photoelectric conversion elements are provided in a first layer, the plurality of display pixel circuits are provided in a second layer on the first layer, A plurality of display elements are provided in a third layer on the second layer, and one of the plurality of display pixel circuits is a semiconductor device electrically connected to one of the plurality of display elements.
  • the semiconductor device may have a function of acquiring imaged data using a plurality of photoelectric conversion elements, and a function of supplying imaged data of all columns for each row to the display unit. Further, a function may be provided to adjust the voltage of the imaging data and supply it to the display section.
  • the display pixel circuit described above has, for example, a function of controlling the light emission luminance of the display element.
  • Various elements can be used as the display element.
  • an organic EL element can be used as the display element.
  • the display pixel circuit may include a transistor including an oxide semiconductor.
  • the first and second layers may be connected via an adhesive layer and bumps, for example.
  • Another aspect of the present invention is an electronic device including the semiconductor device and at least one of an antenna, a battery, and a microphone.
  • Another embodiment of the present invention is an electronic device that includes the semiconductor device and at least one of an attachment portion, a lens, a main body, and a cable, and has a function of acquiring user information through the lens. be.
  • a semiconductor device or a display device with a small time difference between shooting an object and displaying the image.
  • a miniaturized semiconductor device or display device can be provided.
  • a semiconductor device or a display device with high color reproducibility can be provided.
  • a high-definition semiconductor device or display device can be provided.
  • a highly reliable semiconductor device or display device can be provided.
  • one embodiment of the present invention can provide a semiconductor device or a display device with reduced power consumption.
  • a novel semiconductor device or display device can be provided.
  • FIG. 1A and 1B are perspective views of a semiconductor device.
  • FIG. 2 is a perspective view of a semiconductor device.
  • FIG. 3 is a block diagram of a semiconductor device.
  • 4A and 4B are diagrams illustrating a circuit configuration example of the imaging pixel 12.
  • FIG. 5A and FIGS. 5B1 to 5B7 are diagrams illustrating configuration examples of the layer 20.
  • FIG. 6A to 6D are diagrams illustrating circuit configuration examples of the display pixel 230.
  • FIG. 7A to 7D are diagrams illustrating configuration examples of light emitting elements.
  • 8A to 8D are diagrams showing configuration examples of a display device.
  • 9A to 9D are diagrams showing configuration examples of the display device.
  • FIG. 10 is a cross-sectional view illustrating a configuration example of a semiconductor device.
  • FIG. 11A and 11B are diagrams showing usage examples of the semiconductor device.
  • 12A and 12B are perspective views of the semiconductor device.
  • FIG. 13 is a perspective view of a semiconductor device.
  • FIG. 14 is a cross-sectional view illustrating a configuration example of a semiconductor device.
  • 15A and 15B are perspective views of the semiconductor device.
  • FIG. 16 is a perspective view of a semiconductor device.
  • FIG. 17A is a diagram showing a circuit configuration example of a display pixel.
  • FIG. 17B is a diagram illustrating a configuration example of a semiconductor device.
  • FIG. 18 is a cross-sectional view illustrating a configuration example of a semiconductor device.
  • FIG. 19 is a perspective view of a semiconductor device.
  • FIG. 17A is a diagram showing a circuit configuration example of a display pixel.
  • FIG. 17B is a diagram illustrating a configuration example of a semiconductor device.
  • FIG. 18 is a cross-sectional view illustrating a configuration
  • FIG. 20 is a cross-sectional view illustrating a configuration example of a semiconductor device.
  • FIG. 21 is a perspective view of a semiconductor device.
  • FIG. 22 is a perspective view illustrating a configuration example of a semiconductor device.
  • FIG. 23 is a diagram illustrating a configuration example of a semiconductor device.
  • FIG. 24 is a perspective view illustrating a configuration example of a semiconductor device.
  • FIG. 25 is a diagram illustrating a configuration example of a semiconductor device.
  • FIG. 26 is a diagram illustrating a configuration example of a semiconductor device.
  • FIG. 27 is a perspective view illustrating a configuration example of a semiconductor device.
  • FIG. 28 is a diagram illustrating a configuration example of a semiconductor device.
  • FIG. 29 is a perspective view illustrating a configuration example of a semiconductor device.
  • FIG. 30 is a diagram illustrating a configuration example of a semiconductor device.
  • FIG. 31 is a perspective view illustrating a configuration example of a semiconductor device.
  • FIG. 32 is a diagram illustrating a configuration example of a semiconductor device.
  • FIG. 33 is a diagram illustrating a configuration example of a semiconductor device.
  • FIG. 34 is a diagram illustrating a configuration example of a semiconductor device.
  • FIG. 35 is a diagram illustrating a configuration example of a semiconductor device.
  • FIG. 36A is a top view showing a configuration example of a transistor.
  • 36B and 36C are cross-sectional views showing configuration examples of transistors.
  • FIG. 37A is a diagram explaining the classification of IGZO crystal structures.
  • FIG. 37A is a diagram explaining the classification of IGZO crystal structures.
  • FIG. 37B is a diagram explaining the XRD spectrum of the CAAC-IGZO film.
  • FIG. 37C is a diagram illustrating an ultrafine electron diffraction pattern of a CAAC-IGZO film.
  • 38A to 38F are diagrams illustrating examples of electronic devices.
  • 39A to 39F are diagrams illustrating examples of electronic devices.
  • connection relationships other than the connection relationships shown in the drawings or the text are not limited to the predetermined connection relationships, for example, the connection relationships shown in the drawings or the text. It is assumed that X and Y are objects (for example, devices, elements, circuits, wiring, electrodes, terminals, conductive films, layers, etc.).
  • X and Y are electrically connected is an element that enables electrical connection between X and Y (for example, switch, transistor, capacitive element, inductor, resistive element, diode, display devices, light emitting devices, loads, etc.) can be connected between X and Y.
  • the switch is controlled to be on and off. In other words, the switch has a function of controlling whether it is in a conducting state (on state) or a non-conducting state (off state) to allow current to flow.
  • a circuit that enables functional connection between X and Y eg, a logic circuit (inverter, NAND circuit, NOR circuit, etc.), a signal conversion Circuits (digital-to-analog conversion circuit, analog-to-digital conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (booster circuit, step-down circuit, etc.), level shifter circuit that changes the potential level of signals, etc.), voltage source, current source , switching circuit, amplifier circuit (circuit that can increase signal amplitude or current amount, operational amplifier, differential amplifier circuit, source follower circuit, buffer circuit, etc.), signal generation circuit, memory circuit, control circuit, etc.) It is possible to connect one or more between As an example, even if another circuit is interposed between X and Y, when a signal output from X is transmitted to Y, X and Y are considered to be functionally connected. do.
  • X and Y are electrically connected, it means that X and Y are electrically connected (that is, another element or another circuit is interposed), and the case where X and Y are directly connected (that is, the case where X and Y are connected without another element or another circuit between them). (if any).
  • X and Y, the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor are electrically connected to each other, and X, the source of the transistor (or the 1 terminal, etc.), the drain of the transistor (or the second terminal, etc.), and are electrically connected in the order of Y.”
  • the source (or first terminal, etc.) of the transistor is electrically connected to X
  • the drain (or second terminal, etc.) of the transistor is electrically connected to Y
  • X is the source of the transistor ( or the first terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are electrically connected in this order.
  • X is electrically connected to Y through the source (or first terminal, etc.) and drain (or second terminal, etc.) of the transistor, and X is the source (or first terminal, etc.) of the transistor; terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are provided in this connection order.
  • the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor can be distinguished by defining the order of connection in the circuit configuration.
  • the technical scope can be determined.
  • these expression methods are examples, and are not limited to these expression methods.
  • X and Y are objects (for example, devices, elements, circuits, wiring, electrodes, terminals, conductive films, layers, etc.).
  • circuit diagram shows independent components electrically connected to each other, if one component has the functions of multiple components.
  • one component has the functions of multiple components.
  • the term "electrically connected" in this specification includes cases where one conductive film functions as a plurality of constituent elements.
  • the term “capacitance element” refers to, for example, a circuit element having a capacitance value higher than 0 F, a wiring region having a capacitance value higher than 0 F, a parasitic capacitance, a transistor can be the gate capacitance of Therefore, in this specification and the like, the term “capacitance element” means not only a circuit element including a pair of electrodes and a dielectric material contained between the electrodes, but also a parasitic element occurring between wirings. Capacitance, gate capacitance generated between one of the source or drain of the transistor and the gate, and the like are included.
  • capacitor element in addition, terms such as “capacitance element”, “parasitic capacitance”, and “gate capacitance” can be replaced with terms such as “capacitance”, and conversely, the term “capacitance” can be replaced with terms such as “capacitance element”, “parasitic capacitance”, and “capacitance”. term such as “gate capacitance”.
  • a pair of electrodes” in the “capacitance” can be replaced with a "pair of conductors," a “pair of conductive regions,” a “pair of regions,” and the like.
  • the value of the capacitance can be, for example, 0.05 fF or more and 10 pF or less. Also, for example, it may be 1 pF or more and 10 ⁇ F or less.
  • a transistor has three terminals called a gate, a source, and a drain.
  • a gate is a control terminal that controls the conduction state of a transistor.
  • the two terminals functioning as source or drain are the input and output terminals of the transistor.
  • One of the two input/output terminals functions as a source and the other as a drain depending on the conductivity type of the transistor (n-channel type, p-channel type) and the level of potentials applied to the three terminals of the transistor. Therefore, in this specification and the like, the terms “source” and “drain” can be used interchangeably.
  • a transistor may have a back gate in addition to the three terminals described above, depending on the structure of the transistor.
  • one of the gate and back gate of the transistor may be referred to as a first gate
  • the other of the gate and back gate of the transistor may be referred to as a second gate.
  • the terms "gate” and “backgate” may be used interchangeably for the same transistor.
  • the respective gates may be referred to as a first gate, a second gate, a third gate, or the like in this specification and the like.
  • a “node” can be replaced with a terminal, a wiring, an electrode, a conductive layer, a conductor, an impurity region, or the like, depending on the circuit configuration, device structure, and the like. Also, terminals, wirings, etc. can be rephrased as “nodes”.
  • ordinal numbers such as “first”, “second”, and “third” are added to avoid confusion of constituent elements. Therefore, the number of components is not limited. Also, the order of the components is not limited. For example, a component referred to as “first” in one embodiment such as this specification is a component referred to as “second” in other embodiments or claims. It is possible. Further, for example, a component referred to as “first” in one of the embodiments in this specification may be omitted in other embodiments or the scope of claims.
  • electrode B on insulating layer A does not require that electrode B be formed on insulating layer A in direct contact with another configuration between insulating layer A and electrode B. Do not exclude those containing elements.
  • electrode B overlapping the insulating layer A is not limited to the state in which the electrode B is formed on the insulating layer A, but the state in which the electrode B is formed under the insulating layer A or A state in which the electrode B is formed on the right (or left) side of the insulating layer A is not excluded.
  • the terms “adjacent” and “proximity” do not limit that components are in direct contact with each other.
  • electrode B adjacent to insulating layer A it is not necessary that insulating layer A and electrode B are formed in direct contact, and another component is provided between insulating layer A and electrode B. Do not exclude what is included.
  • Electrode any electrode that is used as part of a “wiring” and vice versa.
  • the term “electrode” or “wiring” includes the case where a plurality of “electrodes” or “wiring” are integrally formed.
  • terminal may be used as part of “wiring” or “electrode” and vice versa.
  • terminal includes a case where a plurality of "electrodes", “wirings”, “terminals”, etc. are integrally formed.
  • an “electrode” can be part of a “wiring” or a “terminal”, and a “terminal” can be part of a “wiring” or an “electrode”, for example.
  • Terms such as “electrode”, “wiring”, and “terminal” may be replaced with terms such as "region” in some cases.
  • terms such as “wiring”, “signal line”, and “power line” can be interchanged depending on the case or situation. For example, it may be possible to change the term “wiring” to the term “signal line”. Also, for example, it may be possible to change the term “wiring” to a term such as "power supply line”. Also, vice versa, terms such as “signal line” and “power line” may be changed to the term “wiring”. It may be possible to change terms such as “power line” to terms such as “signal line”. Also, vice versa, terms such as “signal line” may be changed to terms such as "power line”. In addition, the term “potential” applied to the wiring may be changed to the term “signal” depending on the circumstances. And vice versa, terms such as “signal” may be changed to the term “potential”.
  • parallel means a state in which two straight lines are arranged at an angle of -10° or more and 10° or less. Therefore, the case of ⁇ 5° or more and 5° or less is also included.
  • substantially parallel or “substantially parallel” refers to a state in which two straight lines are arranged at an angle of -30° or more and 30° or less.
  • Perfect means that two straight lines are arranged at an angle of 80° or more and 100° or less. Therefore, the case of 85° or more and 95° or less is also included.
  • arrows indicating the X direction, the Y direction, and the Z direction may be attached in the drawings and the like according to this specification.
  • the “X direction” is the direction along the X axis, and the forward direction and the reverse direction are not distinguished unless explicitly stated.
  • the X direction, the Y direction, and the Z direction are directions that cross each other. More specifically, the X-direction, Y-direction, and Z-direction are directions orthogonal to each other.
  • first direction or “first direction”
  • second direction or a “second direction”
  • third direction or “third direction”.
  • a semiconductor device according to one embodiment of the present invention will be described. Note that a semiconductor device according to one embodiment of the present invention has a function of operating as an imaging device and a function of operating as a display device.
  • FIG. 1A is a front side perspective view of the semiconductor device 100A
  • FIG. 1B is a back side perspective view of the semiconductor device 100A.
  • the layers 10 and 20 are separated from each other in order to make the configuration of the semiconductor device 100A easier to understand.
  • Semiconductor device 100A includes layers 10 and 20 .
  • the layers 10 and 20 are provided one on top of the other. Note that in FIG. 1 and the like, the direction in which the layer 10 and the layer 20 overlap is the Z direction.
  • the layer 10 includes an imaging section 11 , a first drive circuit section 13 , a second drive circuit section 14 , a readout circuit section 15 and a control circuit section 16 . Also, a microlens array including a plurality of microlenses 19 is provided so as to overlap with the imaging unit 11 . A microlens 19 is provided on the opposite side of the layer 20 with the layer 10 interposed therebetween.
  • the imaging unit 11 also includes a plurality of imaging pixels 12 arranged in a matrix.
  • the layer 20 includes a display section 21 , a first drive circuit section 231 , a second drive circuit section 232 and an input/output terminal section 29 .
  • the display unit 21 also includes a plurality of display pixels 230 arranged in a matrix.
  • a layer 60 is provided so as to overlap the plurality of display pixel circuits 431 arranged in a matrix.
  • Layer 60 comprises a plurality of display elements 432 arranged in a matrix.
  • One display pixel circuit 431 and one display element 432 constitute one display pixel 230 . Accordingly, the display section 21 includes a plurality of display pixels 230 arranged in a matrix.
  • Examples of the display element 432 include EL elements (EL elements containing organic and inorganic substances, organic EL elements, and inorganic EL elements), LEDs (white LEDs, red LEDs, green LEDs, blue LEDs, etc.), micro LEDs, QLEDs (Quantum- dot Light Emitting Diode), transistor (transistor that emits light according to current), electron emission device, liquid crystal device, electronic ink, electrophoretic device, grating light valve (GLV), plasma display panel (PDP), MEMS (micro electro ⁇ Display elements using mechanical systems), digital micromirror devices (DMD), DMS (digital micro shutter), IMOD (interferometric modulation) elements, shutter type MEMS display elements, optical interference type MEMS Display elements, electrowetting elements, piezoelectric ceramic displays, display elements using carbon nanotubes, etc., which have display media whose contrast, luminance, reflectance, transmittance, etc., change due to electrical or magnetic action. .
  • EL elements EL elements containing organic and inorganic
  • the layer 10 has a function of converting the subject image projected on the imaging unit 11 into an electrical signal.
  • the layer 20 has a function of displaying an image on the display section 21 according to the input electrical signal.
  • the layer 10 and the layer 20 are provided so as to overlap each other; That is, it is possible to reduce the time difference from photographing the subject to displaying it.
  • One aspect of the present invention is particularly effective in shooting a moving subject.
  • FIG. 1 Power, signals necessary for the operation of the imaging unit 11, signals necessary for the operation of the display unit 21, and the like are supplied to the semiconductor device 100A through the input/output terminal unit 29.
  • FIG. 1 the semiconductor device 100A can output imaging data (also referred to as “image data”) captured on the layer 10 to the outside via the input/output terminal section 29 . Further, the semiconductor device 100A can display an image on the display section 21 according to the video signal supplied via the input/output terminal section 29 .
  • circuits included in the layer 10 may be provided in the layer 20 .
  • At least a portion of the circuits and the like included in layer 20 may be provided in layer 10 .
  • FIG. 3 shows a block diagram for explaining the configuration of the layer 10.
  • layer 10 includes imaging section 11 , first drive circuit section 13 , second drive circuit section 14 , readout circuit section 15 , and control circuit section 16 .
  • the first drive circuit section 13, the second drive circuit section 14, the readout circuit section 15, and the control circuit section 16 may be collectively referred to as "function circuit”.
  • Various circuits such as shift registers, level shifters, inverters, latches, analog switches, or logic circuits can be used as functional circuits.
  • Transistors used for the imaging unit 11 and the functional circuits included in the layer 10 may be n-channel transistors or p-channel transistors. Both n-channel and p-channel transistors may be used. A configuration of a CMOS structure in which an n-channel transistor and a p-channel transistor are combined may be used for the imaging unit 11 and the functional circuit.
  • the imaging unit 11 includes imaging pixels 12 arranged in a matrix of m rows and n columns (m and n are integers equal to or greater than 1).
  • the imaging section 11 is electrically connected to the first drive circuit section 13 via a plurality of wirings 131 .
  • the imaging unit 11 is electrically connected to the readout circuit unit 15 via a plurality of wirings 132 .
  • the readout circuit section 15 is electrically connected to the second drive circuit section 14 via a plurality of wirings 133 .
  • the image pickup pixel 12 arranged in the i-th row i indicates an arbitrary number, and in the present embodiment and the like, is an integer of 1 or more and m or less) is connected to the first line via the i-th wiring 131 .
  • the image pickup pixel 12 arranged in the j-th column (j indicates an arbitrary number, and in the present embodiment and the like, is an integer of 1 or more and n or less) is connected to the readout circuit via the j-th wiring 132. It is electrically connected to the portion 15 .
  • the imaging pixel 12 arranged in the first row and first column is denoted as imaging pixel 12[1,1] and the imaging pixel 12 arranged in the mth row and nth column is denoted as imaging pixel 12[m,n]. showing.
  • the image pickup pixel 12 arranged in the i-th row and the j-th column is indicated as an image pickup pixel 12[i, j].
  • the wirings connected to one imaging pixel 12 are not limited to the wirings 131 and 132 .
  • a wiring other than the wiring 131 and the wiring 132 may be connected to the imaging pixel 12 .
  • the pixel density (also referred to as “definition”) of the imaging unit 11 is preferably 100 ppi or more and 10000 ppi or less, more preferably 1000 ppi or more and 10000 ppi or less. For example, it may be 2000 ppi or more and 6000 ppi or less, or 3000 ppi or more and 5000 ppi or less.
  • the imaging unit 11 of the semiconductor device 100A can handle various aspect ratios such as 1:1 (square), 4:3, 16:9, and 16:10.
  • the diagonal size of the imaging unit 11 may be 0.1 inch or more and 100 inches or less, and may be 100 inches or more.
  • the control circuit section 16 has a function of controlling the operation of the circuits provided in the layer 10 .
  • the first drive circuit section 13 has a function of selecting the imaging pixels 12 for each row. The imaging pixels 12 in the row selected by the first drive circuit section 13 output imaging data to the readout circuit section 15 via the wiring 132 .
  • the readout circuit unit 15 holds the imaging data supplied from the imaging pixels 12 for each column, and performs noise removal processing and the like. As noise removal processing, for example, CDS (Correlated Double Sampling) processing may be performed. Further, the readout circuit unit 15 may have a function of amplifying image data, an AD conversion function of image data, and the like.
  • the second drive circuit section 14 has a function of sequentially selecting the imaging data held in the reading circuit section 15 and outputting the imaging data to the outside from the output terminal OUT.
  • FIG. 4A is a circuit diagram illustrating a circuit configuration example of the imaging pixel 12.
  • the imaging pixel 12 includes a photoelectric conversion device 101 (also referred to as a “photoelectric conversion element” or “imaging element”), a transistor 102 , a transistor 103 , a transistor 104 , a transistor 105 , and a capacitor 108 . Note that a configuration in which the capacitor 108 is not provided may be employed. Note that, in this specification and the like, at least one of the components other than the photoelectric conversion device 101 may be referred to as an “imaging pixel circuit”.
  • One electrode (cathode) of the photoelectric conversion device 101 is electrically connected to one of the source and drain of the transistor 102 .
  • the other of the source and drain of transistor 102 is electrically connected to one of the source and drain of transistor 103 .
  • One of the source and drain of transistor 103 is electrically connected to one electrode of capacitor 108 .
  • One electrode of capacitor 108 is electrically connected to the gate of transistor 104 .
  • One of the source and drain of the transistor 104 is electrically connected to one of the source and drain of the transistor 105 .
  • a wiring connecting the other of the source and the drain of the transistor 102, the other of the source and the drain of the transistor 103, one electrode of the capacitor 108, and the gate of the transistor 104 is a node FD.
  • the node FD can function as a charge detection portion.
  • the other electrode (anode) of the photoelectric conversion device 101 is electrically connected to the wiring 121 .
  • a gate of the transistor 102 is electrically connected to the wiring 127 .
  • the other of the source and drain of the transistor 103 is electrically connected to the wiring 122 .
  • the other of the source and drain of the transistor 104 is electrically connected to the wiring 123 .
  • a gate of the transistor 103 is electrically connected to the wiring 126 .
  • a gate of the transistor 105 is electrically connected to the wiring 128 .
  • the other electrode of capacitor 108 is electrically connected to a reference potential line such as GND wiring, for example.
  • the other of the source and drain of the transistor 105 is electrically connected to the wiring 352 .
  • a wiring 127, a wiring 126, and a wiring 128 function as signal lines that control the on state or off state of each transistor.
  • the wiring 352 has a function as an output line.
  • the wirings 121, 122, and 123 function as power supply lines.
  • the cathode side of the photoelectric conversion device 101 is electrically connected to the transistor 102, and a high potential is supplied to the node FD during resetting. Therefore, the wiring 122 is set at a high potential (potential higher than that of the wiring 121).
  • FIG. 4A shows a configuration in which the cathode of the photoelectric conversion device 101 is electrically connected to the node FD, but a configuration in which the anode side of the photoelectric conversion device 101 is electrically connected to either the source or the drain of the transistor 102 is shown. good too.
  • the wiring 122 since a low potential is supplied to the node FD at reset, the wiring 122 may be set at a low potential (a potential lower than that of the wiring 121).
  • the transistor 102 has a function of controlling the potential of the node FD.
  • the transistor 102 is also called a “transfer transistor”.
  • the transistor 103 has a function of resetting the potential of the node FD.
  • the transistor 103 is also called a "reset transistor”.
  • the transistor 104 functions as a source follower circuit and can output the potential of the node FD to the wiring 352 as imaging data.
  • the transistor 105 has a function of selecting a pixel for which imaging data is output.
  • the transistor 104 is also called an "amplification transistor”.
  • the transistor 105 is also called a "selection transistor".
  • the photoelectric conversion device 101 and the transistor 102 may be set as one set, and a plurality of sets of the photoelectric conversion device 101 and the transistor 102 may be connected to the node FD.
  • the area occupied by each imaging pixel 12 can be reduced. Therefore, the mounting density of the imaging pixels 12 can be increased.
  • the photoelectric conversion device 101 and the transistor 102 in the first pair are shown as a photoelectric conversion device 101_1 and a transistor 102_1.
  • a gate of the transistor 102_1 is electrically connected to the wiring 127_1.
  • the photoelectric conversion device 101 and the transistor 102 in the second pair are indicated as a photoelectric conversion device 101_2 and a transistor 102_2.
  • a gate of the transistor 102_2 is electrically connected to the wiring 127_2.
  • the photoelectric conversion device 101 and the transistor 102 in the k-th pair (where k is an integer of 1 or more) are denoted as a photoelectric conversion device 101_k and a transistor 102_k.
  • a gate of the transistor 102 — k is electrically connected to the wiring 127 — k.
  • All of the transistors in layer 10 can be fabricated in the same process.
  • the functional circuits included in the layer 10 may not have all the configurations shown in the present embodiment and the like, and may have configurations other than these.
  • FIG. 5A shows a block diagram for explaining the configuration of the layer 20.
  • layer 20 includes display section 21 , first drive circuit section 231 and second drive circuit section 232 .
  • the first drive circuit section 231, the second drive circuit section 232, and the like included in the layer 20 may also be collectively referred to as "function circuit".
  • a circuit included in the first drive circuit section 231 functions, for example, as a scanning line drive circuit.
  • a circuit included in the second drive circuit unit 232 functions, for example, as a signal line drive circuit. It should be noted that some circuit may be provided at a position facing the first drive circuit section 231 with the display section 21 interposed therebetween. Some circuit may be provided at a position facing the second drive circuit section 232 with the display section 21 interposed therebetween.
  • the general term for the circuits included in the first drive circuit section 231 and the second drive circuit section 232 may be called "peripheral drive circuit".
  • Various circuits such as shift registers, level shifters, inverters, latches, analog switches, and logic circuits can be used for the peripheral driving circuits.
  • a transistor, a capacitor, or the like can be used for the peripheral driver circuit.
  • a transistor included in the peripheral driver circuit can be formed in the same process as the transistor included in the display pixel 230 .
  • Transistors used in the display section 21 and the peripheral driver circuit included in the layer 20 may be n-channel transistors or p-channel transistors. Both n-channel and p-channel transistors may be used. A CMOS structure combining n-channel transistors and p-channel transistors may be used for the display section 21 and the peripheral drive circuit.
  • the layer 20 includes p wirings 236 (p is an integer equal to or greater than 1), which are arranged substantially parallel to each other and whose potentials are controlled by circuits included in the first driving circuit section 231; and q wirings 237 (q is an integer equal to or greater than 1), each of which is arranged substantially in parallel and whose potential is controlled by a circuit included in the second drive circuit section 232 .
  • FIG. 5A shows an example in which the wiring 236 and the wiring 237 are connected to the display pixel 230 .
  • the wiring 236 and the wiring 237 are examples, and the wiring connected to the display pixel 230 is not limited to the wiring 236 and the wiring 237 .
  • the display unit 21 includes a plurality of display pixels 230 arranged in a matrix of p rows and q columns.
  • the display pixel 230 arranged in the r-th row (r indicates an arbitrary number and is an integer of 1 or more and p or less in this embodiment and the like) is connected to the first line via the r-th wiring 236 . It is electrically connected to the drive circuit section 231 .
  • the imaging pixel 12 arranged in the s-th column (s indicates an arbitrary number and is an integer of 1 or more and q or less in this embodiment and the like) is connected to the second line through the s-th wiring 237 . It is electrically connected to the drive circuit section 232 .
  • the display pixel 230 arranged in the first row and q column is indicated as display pixel 230[1,q]
  • the display pixel 230 arranged in p row and q column is indicated as display pixel 230[p,q]. showing.
  • the display pixel 230 arranged in the r row and s th column is indicated as a display pixel 230[r, s].
  • a transistor including a metal oxide in a channel formation region (hereinafter also referred to as an "OS transistor") is used as a transistor included in the display pixel 230, and a transistor including silicon in a channel formation region is used as a transistor included in a peripheral driver circuit.
  • a transistor (hereinafter also referred to as a “Si transistor”) may be used. Since an OS transistor has a small source-drain leakage current (also referred to as an "off current”) in an off state, power consumption can be reduced. In addition, since Si transistors operate faster than OS transistors, they are suitable for use in peripheral driver circuits. Note that an OS transistor may be used for both the transistor forming the display pixel 230 and the transistor forming the peripheral driver circuit.
  • Si transistors may be used for both the transistors forming the display pixels 230 and the transistors forming the peripheral drive circuit. Furthermore, a Si transistor may be used as the transistor forming the display pixel 230, and an OS transistor may be used as the transistor forming the peripheral driver circuit.
  • both Si transistors and OS transistors may be used for the transistors forming the display pixels 230 . Further, both Si transistors and OS transistors may be used for the transistors forming the peripheral driver circuit.
  • Materials used for the Si transistor include single crystal silicon, polycrystalline silicon, amorphous silicon, and the like.
  • a transistor including low-temperature polysilicon (LTPS) in a semiconductor layer (hereinafter also referred to as an LTPS transistor) can be used.
  • the LTPS transistor has high field effect mobility and good frequency characteristics.
  • a Si transistor such as an LTPS transistor
  • a circuit that needs to be driven at a high frequency for example, a source driver circuit
  • the external circuit mounted on the semiconductor device can be simplified, and the component cost and mounting cost can be reduced.
  • OS transistors have much higher field-effect mobility than transistors using amorphous silicon.
  • an OS transistor has extremely low off-state current and can hold charge accumulated in a capacitor connected in series with the transistor for a long time. Further, by using the OS transistor, power consumption of the semiconductor device can be reduced.
  • the off current value of the OS transistor per 1 ⁇ m of channel width at room temperature is 1 aA (1 ⁇ 10 ⁇ 18 A) or less, 1 zA (1 ⁇ 10 ⁇ 21 A) or less, or 1 yA (1 ⁇ 10 ⁇ 24 A) or less.
  • the off current value of the Si transistor per 1 ⁇ m channel width at room temperature is 1 fA (1 ⁇ 10 ⁇ 15 A) or more and 1 pA (1 ⁇ 10 ⁇ 12 A) or less. Therefore, it can be said that the off-state current of the OS transistor is about ten digits lower than the off-state current of the Si transistor.
  • the display pixels 230 that control red light, the display pixels 230 that control green light, and the display pixels 230 that control blue light are collectively functioned as one pixel 240, and the light emission amount (light emission luminance) of each display pixel 230 is determined.
  • Full-color display can be realized by controlling Therefore, each of the three display pixels 230 functions as a sub-pixel. That is, each of the three sub-pixels controls the amount of red light, green light, or blue light emitted (see FIG. 5B1).
  • the color of light controlled by each of the three sub-pixels is not limited to a combination of red (R), green (G), and blue (B), but may be cyan (C), magenta (M), and yellow (Y). There may be (see FIG. 5B2).
  • the arrangement of the three display pixels 230 forming one pixel 240 may be a delta arrangement (see FIG. 5B3). Specifically, the lines connecting the center points of the three display pixels 230 forming one pixel 240 may form a triangle.
  • the areas of the three sub-pixels do not have to be the same. If the luminous efficiency, reliability, etc. differ depending on the luminescent color, the area of the sub-pixel may be changed for each luminescent color (see FIG. 5B4). Note that the arrangement configuration of the sub-pixels shown in FIG. 5B4 may be referred to as "S stripe arrangement".
  • four sub-pixels may be collectively functioned as one pixel.
  • a sub-pixel controlling white light may be added to three sub-pixels controlling red light, green light, and blue light, respectively (see FIG. 5B5).
  • a sub-pixel for controlling yellow light may be added to the three sub-pixels for controlling red light, green light, and blue light, respectively (see FIG. 5B6).
  • a sub-pixel for controlling white light may be added to the three sub-pixels for controlling cyan, magenta, and yellow light, respectively (see FIG. 5B7).
  • Reproducibility of halftones can be improved by increasing the number of sub-pixels that function as one pixel, and by appropriately combining sub-pixels that control lights such as red, green, blue, cyan, magenta, and yellow. can. Therefore, display quality can be improved.
  • the semiconductor device of one embodiment of the present invention can reproduce color gamuts of various standards.
  • PAL Phase Alternating Line
  • NTSC National Television System Committee
  • sRGB standard RGB
  • Adobe RGB International Telecommunication Union Radiocommunication Sector Broadcasting Service(Television) 709) ⁇ DCI ⁇ P3(Digital Cinema Initiatives P3) ⁇ UHDTV(Ultra High Definition Television ⁇ ) ⁇ ITU ⁇ RBT. 2020 (REC.2020 (Recommendation 2020)) standard color gamut can be reproduced.
  • the display unit 21 capable of full-color display at a resolution of so-called full high-definition (also referred to as “2K resolution”, “2K1K”, or “2K”) is realized. can do.
  • the display unit 21 is capable of full-color display at a resolution of so-called ultra high-definition (also referred to as “4K resolution”, “4K2K”, or “4K”). can be realized.
  • the display unit 21 is capable of full-color display at a resolution of so-called Super Hi-Vision (also referred to as “8K resolution”, “8K4K”, or “8K”). can be realized.
  • Super Hi-Vision also referred to as “8K resolution”, “8K4K”, or “8K”.
  • the pixel density of the display section 21 is preferably 100 ppi or more and 10000 ppi or less, more preferably 1000 ppi or more and 10000 ppi or less. For example, it may be 2000 ppi or more and 6000 ppi or less, or 3000 ppi or more and 5000 ppi or less.
  • the pixel density of the display section 21 may be the same as or different from the pixel density of the imaging section 11 .
  • the length-to-width ratio (aspect ratio) of the display unit 21 is not particularly limited.
  • the display unit 21 of the semiconductor device 100A can support various aspect ratios such as 1:1 (square), 4:3, 16:9, and 16:10.
  • the aspect ratio of the display unit 21 may be the same as or different from that of the imaging unit 11 .
  • the diagonal size of the display unit 21 may be 0.1 inch or more and 100 inches or less, and may be 100 inches or more.
  • the diagonal size of the display unit 21 may be the same as or different from the diagonal size of the imaging unit 11 .
  • the diagonal size of the display section 21 is 0.1 inch or more and 5.0 inches or less, preferably 0.5 inch or more and 2.0 inches or less, more preferably. can be greater than or equal to 1 inch and less than or equal to 1.7 inches.
  • the diagonal size of the display unit 21 may be set to 1.5 inches or around 1.5 inches.
  • the refresh rate of the display portion 21 can be made variable.
  • the power consumption can be reduced by adjusting the refresh rate (for example, adjusting within the range of 0.01 Hz to 240 Hz) according to the content displayed on the display unit 21 .
  • the drive that reduces the power consumption of the display unit 21 by lowering the refresh rate may be referred to as idling stop (IDS) drive.
  • IDS idling stop
  • the display unit 21 may be provided with a touch sensor or a near-touch sensor. Further, the drive frequency of the touch sensor or the near touch sensor may be changed according to the refresh rate. For example, when the refresh rate of the display unit 21 is 120 Hz, the driving frequency of the touch sensor or the near-touch sensor can be set to a frequency higher than 120 Hz (typically 240 Hz). With this structure, low power consumption can be achieved and the response speed of the touch sensor or the near touch sensor can be increased.
  • a touch sensor or a non-contact sensor is a sensor having a function of detecting proximity or contact of an object (a finger, hand, pen, or the like).
  • a touch sensor can detect an object when the object comes into direct contact with the sensor.
  • a non-contact sensor can detect an object even if the object does not come into direct contact with the sensor.
  • the sensor can detect the object when the distance between the semiconductor device (or the display unit 21) and the object is 0.1 mm or more and 300 mm or less, preferably 3 mm or more and 50 mm or less.
  • the semiconductor device can be operated without direct contact with the object, in other words, the semiconductor device can be operated without contact.
  • the risk of staining or scratching the semiconductor device can be reduced, or the semiconductor device can be cleaned without direct contact of the object with stains (for example, dust or viruses) attached to the semiconductor device. It becomes possible to operate the device.
  • the non-contact sensor function can also be called a hover sensor function, a hover touch sensor function, a near touch sensor function, a touchless sensor function, or the like.
  • the touch sensor function can also be called a direct touch sensor function.
  • FIG. 6A is a diagram showing a circuit configuration example of the display pixel 230. As shown in FIG. The display pixel 230 has a display pixel circuit 431 and a display element 432 .
  • each wiring 236 is electrically connected to q display pixel circuits 431 arranged in one of the display pixel circuits 431 arranged in p rows and q columns in the display section 21 .
  • each wiring 237 is electrically connected to p display pixel circuits 431 arranged in any column among the display pixel circuits 431 arranged in p rows and q columns.
  • a display pixel circuit 431 includes a transistor 436 , a capacitor 433 , a transistor 251 , and a transistor 434 . Also, the display pixel circuit 431 is electrically connected to the display element 432 .
  • One of the source electrode and the drain electrode of transistor 436 is electrically connected to a wiring (hereinafter referred to as signal line DL) to which a data signal (also referred to as "video signal") is applied. Further, a gate electrode of the transistor 436 is electrically connected to a wiring supplied with a gate signal (hereinafter referred to as a scan line GL).
  • the signal line DL and the scanning line GL correspond to the wiring 237 and the wiring 236, respectively.
  • the transistor 436 has a function of controlling writing of the data signal to the node 435 .
  • One of the pair of electrodes of the capacitor 433 is electrically connected to the node 435 and the other is electrically connected to the node 437 .
  • the other of the source and drain electrodes of transistor 436 is electrically connected to node 435 .
  • the capacitor 433 functions as a storage capacitor that holds the data signal written to the node 435 .
  • One of the source electrode and the drain electrode of transistor 251 is electrically connected to potential supply line VL_a, and the other is electrically connected to node 437 . Additionally, the gate electrode of transistor 251 is electrically connected to node 435 .
  • One of the source and drain electrodes of transistor 434 is electrically connected to potential supply line V 0 , and the other is electrically connected to node 437 . Further, a gate electrode of the transistor 434 is electrically connected to the scanning line GL.
  • One of the anode and cathode of the display element 432 is electrically connected to the potential supply line VL_b and the other is electrically connected to the node 437 .
  • a light-emitting element such as a “light-emitting device”
  • an organic electroluminescence element also referred to as an "organic EL element”
  • the display element 432 is not limited to this, and for example, an inorganic EL element made of an inorganic material may be used.
  • the "organic EL element” and the “inorganic EL element” are collectively referred to as the "EL element”.
  • the emission color of the EL element can be white, red, green, blue, cyan, magenta, yellow, or the like, depending on the material forming the EL element.
  • a method for realizing color display there are a method in which a display element 432 emitting white light and a colored layer are combined, and a method in which a display element 432 emitting light in a different color is provided for each pixel.
  • the former method is more productive than the latter method.
  • the latter method requires different display elements 432 for each pixel, and is therefore inferior in productivity to the former method.
  • the latter method can obtain an emission color with higher color purity than the former method.
  • the color purity can be further enhanced by providing the display element 432 with a microcavity structure.
  • Either a low-molecular-weight compound or a high-molecular-weight compound can be used for the display element 432, and an inorganic compound may be included.
  • Each of the layers forming the display element 432 can be formed by a vapor deposition method (including a vacuum vapor deposition method), a transfer method, a printing method, an inkjet method, a coating method, or the like.
  • the display element 432 may have inorganic compounds such as quantum dots. For example, by using quantum dots in the light-emitting layer, it can function as a light-emitting material.
  • the power supply potential for example, a relatively high potential side potential or a relatively low potential side potential can be used.
  • the power supply potential on the high potential side is referred to as a high power supply potential (also referred to as "VDD")
  • the power supply potential on the low potential side is referred to as a low power supply potential (also referred to as "VSS").
  • the ground potential can be used as a high power supply potential or a low power supply potential. For example, when the high power supply potential is the ground potential, the low power supply potential is lower than the ground potential, and when the low power supply potential is the ground potential, the high power supply potential is higher than the ground potential.
  • one of the potential supply line VL_a and the potential supply line VL_b is supplied with the high power supply potential VDD, and the other is supplied with the low power supply potential VSS.
  • the display pixel circuits 431 in each row are sequentially selected by the circuit included in the peripheral driver circuit, the transistors 436 and 434 are turned on, and the data signal is written to the node 435 .
  • the display pixel circuit 431 to which the data signal is written to the node 435 enters a holding state when the transistors 436 and 434 are turned off. Further, the amount of current flowing between the source electrode and the drain electrode of the transistor 251 is controlled according to the potential of the data signal written to the node 435, and the display element 432 emits light with luminance according to the amount of current. An image can be displayed by sequentially performing this for each row. Transistor 251 is also called a "drive transistor.”
  • the emission luminance of the light emitting device included in the display pixel 230 it is necessary to increase the amount of current flowing through the light emitting device.
  • the OS transistor Since the OS transistor has a higher breakdown voltage between the source and the drain than the Si transistor, a high voltage can be applied between the source and the drain of the OS transistor. Accordingly, by using an OS transistor as the driving transistor included in the display pixel circuit 431, the amount of current flowing through the light emitting device can be increased, and the light emission luminance of the light emitting device can be increased.
  • the OS transistor when the transistor operates in the saturation region, the OS transistor has a smaller change in the source-drain current with respect to the change in the gate-source voltage than the Si transistor. Therefore, by applying an OS transistor as the drive transistor included in the display pixel circuit 431, the current flowing between the source and the drain can be finely determined according to the change in the voltage between the gate and the source. The amount can be finely controlled. Therefore, the number of gradations in the display pixel 230 can be increased.
  • the OS transistor flows a more stable current (saturation current) than the Si transistor even when the source-drain voltage gradually increases. be able to. Therefore, by using the OS transistor as the driving transistor, a stable current can be supplied to the light-emitting device even if the current-voltage characteristics of the light-emitting device including the EL material are varied. That is, when the OS transistor operates in the saturation region, even if the source-drain voltage is increased, the source-drain current hardly changes, so that the light emission luminance of the light-emitting device can be stabilized.
  • an OS transistor as a driving transistor included in a pixel circuit, it is possible to suppress black floating, increase emission luminance, provide multiple gradations, and suppress variations in light emitting devices. can be planned.
  • FIG. 6B shows a modification of the circuit configuration of the display pixel 230 shown in FIG. 6A.
  • the gate electrode of transistor 436 is electrically connected to a line to which the first scanning signal is applied (hereinafter referred to as scanning line GL1).
  • a gate electrode of the transistor 434 is electrically connected to a line to which a second scanning signal is applied (hereinafter referred to as scanning line GL2).
  • the circuit configuration shown in FIG. 6B has a transistor 438 in addition to the circuit configuration shown in FIG. 6A.
  • One of the source and drain electrodes of transistor 438 is electrically connected to potential supply line V 0 , and the other is electrically connected to node 435 .
  • the gate electrode of transistor 438 is electrically connected to a line to which a third scanning signal is applied (hereinafter referred to as scanning line GL3).
  • the scanning line GL1 corresponds to the wiring 236 shown in FIG. 5A. Although wiring corresponding to each of the scanning lines GL2 and GL3 is not shown in FIG. 5A, the scanning lines GL2 and GL3 are electrically connected to the first drive circuit section 231. FIG.
  • both the transistor 434 and the transistor 438 are turned on. Then, the potentials of the source electrode and the gate electrode of the transistor 251 become equal. Therefore, the gate voltage of the transistor 251 becomes 0 V, and the current flowing through the display element 432 can be cut off.
  • part or all of the transistors forming the display pixel circuit 431 may be formed of transistors having back gates.
  • a transistor having a back gate is used as the transistor.
  • each of transistors 434, 436, and 438 shows an example in which the gate and back gate are electrically connected.
  • the transistor 251 illustrated in FIG. 6B illustrates an example in which the back gate is electrically connected to the node 437 .
  • FIG. 6C shows a modification of the circuit configuration of the display pixel 230 shown in FIG. 6A.
  • the circuit configuration shown in FIG. 6C has a configuration obtained by removing transistor 434 and potential supply line V0 from the circuit configuration shown in FIG. 6A.
  • Other configurations can be understood by referring to the description of the circuit configuration shown in FIG. 6A. Therefore, in order to reduce repetition of the description, detailed description of the circuit configuration shown in FIG. 6C is omitted.
  • some or all of the transistors forming the display pixel circuit 431 may be formed of transistors having back gates.
  • a transistor having a back gate may be used as the transistor 436 and the back gate and gate may be electrically connected.
  • a transistor having a back gate may be used as the transistor 251, and the back gate and one of the source and the drain may be electrically connected.
  • a light-emitting element that can be used for a semiconductor device according to one embodiment of the present invention is described.
  • a light-emitting element can be used for the display element 432 .
  • the light emitting element 61 includes an EL layer 172 between a pair of electrodes (conductive layers 171 and 173).
  • the EL layer 172 can be composed of multiple layers such as a layer 4420, a light-emitting layer 4411, and a layer 4430.
  • FIG. The layer 4420 can include, for example, a layer containing a highly electron-injecting substance (electron-injecting layer) and a layer containing a highly electron-transporting substance (electron-transporting layer).
  • the light-emitting layer 4411 includes, for example, a light-emitting compound.
  • Layer 4430 can include, for example, a layer containing a substance with high hole-injection properties (hole-injection layer) and a layer containing a substance with high hole-transport properties (hole-transport layer).
  • a structure including layer 4420, light-emitting layer 4411, and layer 4430 provided between a pair of electrodes can function as a single light-emitting unit, and the structure of FIG. 7A is referred to herein as a single structure.
  • FIG. 7B is a modification of the EL layer 172 included in the light emitting element 61 shown in FIG. 7A.
  • layer 4430-1 functions as a hole injection layer
  • layer 4430-2 functions as a hole transport layer
  • layer 4420-1 functions as an electron Functioning as a transport layer
  • layer 4420-2 functions as an electron injection layer.
  • layer 4430-1 functions as an electron-injecting layer
  • layer 4430-2 functions as an electron-transporting layer
  • layer 4420-1 functions as a hole-transporting layer.
  • a configuration in which a plurality of light-emitting layers (light-emitting layers 4411, 4412, and 4413) are provided between layers 4420 and 4430 as shown in FIG. 7C is also an example of a single structure.
  • tandem structure a structure in which a plurality of light-emitting units (EL layers 172a and 172b) are connected in series via an intermediate layer (charge-generating layer) 4440 is referred to herein as a tandem structure or It is called stack structure. Note that a tandem structure can realize a light-emitting element capable of emitting light with high luminance.
  • the EL layers 172a and 172b may emit the same color.
  • both the EL layer 172a and the EL layer 172b may emit green light.
  • the display section 21 includes three sub-pixels of R, G, and B, and each sub-pixel includes a light-emitting element, the light-emitting elements of each sub-pixel may have a tandem structure.
  • the EL layers 172a and 172b of the R sub-pixel each have a material capable of emitting red light
  • the EL layers 172a and 172b of the G sub-pixel each have a material capable of emitting green light.
  • the EL layer 172a and the EL layer 172b of the B sub-pixel each comprise a material capable of emitting blue light.
  • the materials of the light-emitting layers 4411 and 4412 may be the same.
  • the emission color of the light-emitting element can be red, green, blue, cyan, magenta, yellow, white, or the like depending on the material forming the EL layer 172 . Further, the color purity can be further enhanced by providing the light-emitting element with a microcavity structure.
  • the light-emitting layer may contain two or more light-emitting substances that emit light such as R (red), G (green), B (blue), Y (yellow), and O (orange).
  • a light-emitting element that emits white light preferably has a structure in which a light-emitting layer contains two or more kinds of light-emitting substances.
  • light-emitting substances may be selected so that the luminescent colors of the respective light-emitting substances are in a complementary color relationship.
  • the emission color of the first light-emitting layer and the emission color of the second light-emitting layer have a complementary color relationship, a light-emitting element that emits white light as a whole can be obtained.
  • a light-emitting element having three or more light-emitting layers can be obtained.
  • the light-emitting layer preferably contains two or more light-emitting substances that emit light such as R (red), G (green), B (blue), Y (yellow), and O (orange).
  • R red
  • G green
  • B blue
  • Y yellow
  • O orange
  • Examples of light-emitting substances include substances that emit fluorescence (fluorescent materials), substances that emit phosphorescence (phosphorescent materials), inorganic compounds (quantum dot materials, etc.), and substances that exhibit thermally activated delayed fluorescence (thermally activated delayed fluorescence Fluorescence (TADF) materials) and the like.
  • TADF thermally activated delayed fluorescence Fluorescence
  • the TADF material a material in which a singlet excited state and a triplet excited state are in thermal equilibrium may be used. Since the TADF material has a long emission lifetime (excitation lifetime), it is possible to suppress a decrease in efficiency in a high-luminance region of the light-emitting element.
  • a method for forming the light-emitting element 61 that can be used as the display element 432 is described below.
  • FIG. 8A shows a schematic top view of the light emitting element 61 .
  • the light emitting element 61 showing red is shown as a light emitting element 61R
  • the light emitting element 61 showing green is shown as a light emitting element 61G
  • the light emitting element 61 showing blue is shown as a light emitting element 61B.
  • the light emitting region of each light emitting element is labeled with R, G, and B.
  • the configuration of the light emitting element 61 shown in FIG. 8A may be referred to as an SBS (side-by-side) structure.
  • the configuration shown in FIG. 8A has three colors of red (R), green (G), and blue (B), the configuration is not limited to this. For example, it may be configured to have four or more colors.
  • the light emitting elements 61R, 61G, and 61B are arranged in a matrix.
  • FIG. 8A shows a so-called stripe arrangement in which light emitting elements of the same color are arranged in one direction. Note that the arrangement method of the light emitting elements is not limited to this, and an arrangement method such as a delta arrangement or a zigzag arrangement may be applied, or a pentile arrangement may be used.
  • the light emitting element 61R, the light emitting element 61G, and the light emitting element 61B it is preferable to use an organic EL device such as an OLED (Organic Light Emitting Diode) or a QOLED (Quantum-dot Organic Light Emitting Diode).
  • the light-emitting substances possessed by the light-emitting element include substances that emit fluorescence (fluorescent materials), substances that emit phosphorescence (phosphorescent materials), inorganic compounds (quantum dot materials, etc.), and substances that exhibit thermally activated delayed fluorescence (thermally activated delayed fluorescence (thermally activated delayed fluorescence: TADF) material) and the like.
  • FIG. 8B is a schematic cross-sectional view corresponding to the dashed-dotted line A1-A2 in FIG. 8A.
  • FIG. 8B shows cross sections of the light emitting element 61R, the light emitting element 61G, and the light emitting element 61B.
  • the light-emitting element 61R, the light-emitting element 61G, and the light-emitting element 61B are each provided over the insulating layer 363 and have a conductive layer 171 functioning as a pixel electrode and a conductive layer 173 functioning as a common electrode.
  • the insulating layer 363 one or both of an inorganic insulating film and an organic insulating film can be used.
  • An inorganic insulating film is preferably used as the insulating layer 363 .
  • inorganic insulating films include oxide insulating films and nitride insulating films such as a silicon oxide film, a silicon oxynitride film, a silicon nitride oxide film, a silicon nitride film, an aluminum oxide film, an aluminum oxynitride film, and a hafnium oxide film. mentioned.
  • the light emitting element 61R has an EL layer 172R between a conductive layer 171 functioning as a pixel electrode and a conductive layer 173 functioning as a common electrode.
  • the EL layer 172R contains a light-emitting organic compound that emits light having an intensity in at least the red wavelength range.
  • the EL layer 172G included in the light-emitting element 61G includes a light-emitting organic compound that emits light having an intensity in at least the green wavelength range.
  • the EL layer 172B included in the light-emitting element 61B contains a light-emitting organic compound that emits light having an intensity in at least a blue wavelength range.
  • Each of the EL layer 172R, the EL layer 172G, and the EL layer 172B includes an electron injection layer, an electron transport layer, a hole injection layer, and a hole transport layer in addition to a layer containing a light-emitting organic compound (light-emitting layer). You may have one or more of them.
  • a conductive layer 171 functioning as a pixel electrode is provided for each light-emitting element. Further, the conductive layer 173 functioning as a common electrode is provided as a continuous layer common to each light emitting element. A conductive film that transmits visible light is used for one of the conductive layer 171 functioning as a pixel electrode and the conductive layer 173 that functions as a common electrode, and a conductive film having reflective properties is used for the other.
  • the conductive layer 171 functioning as a pixel electrode is light-transmitting and the conductive layer 173 functioning as a common electrode is reflective, a bottom emission display device can be obtained.
  • a top emission display device When the conductive layer 171 functioning as a common electrode is reflective and the conductive layer 173 functioning as a common electrode is light-transmitting, a top emission display device can be obtained. Note that both the conductive layer 171 functioning as a pixel electrode and the conductive layer 173 functioning as a common electrode are light-transmitting, so that a dual-emission display device can be obtained.
  • An insulating layer 272 is provided to cover an end portion of the conductive layer 171 functioning as a pixel electrode.
  • the ends of the insulating layer 272 are preferably tapered.
  • a material similar to the material that can be used for the insulating layer 363 can be used for the insulating layer 272 .
  • Each of the EL layer 172R, the EL layer 172G, and the EL layer 172B has a region in contact with the top surface of the conductive layer 171 functioning as a pixel electrode and a region in contact with the surface of the insulating layer 272 .
  • end portions of the EL layer 172R, the EL layer 172G, and the EL layer 172B are located on the insulating layer 272 .
  • a gap is provided between the EL layers of the light emitting elements exhibiting two different colors.
  • the EL layer 172R, the EL layer 172G, and the EL layer 172B are preferably provided so as not to be in contact with each other. This can suitably prevent current from flowing through two adjacent EL layers to cause unintended light emission (also referred to as crosstalk). Therefore, the contrast can be increased, and a display device with high display quality can be realized.
  • the EL layer 172R, the EL layer 172G, and the EL layer 172B can be formed separately by a vacuum evaporation method using a shadow mask such as a metal mask. Alternatively, these may be produced separately by photolithography. By using the photolithography method, it is possible to realize a high-definition display device that is difficult to achieve when using a metal mask.
  • a device manufactured using a metal mask or FMM fine metal mask, high-definition metal mask
  • a device with an MM (metal mask) structure is sometimes referred to as a device with an MM (metal mask) structure.
  • a device manufactured using FMM may be referred to as a device with an FMM structure.
  • a device manufactured without using a metal mask or FMM may be referred to as a device with an MML (metal maskless) structure. Since a display device with an MML structure is manufactured without using a metal mask, it has a higher degree of freedom in designing pixel arrangement, pixel shape, etc. than a display device with an FMM structure or an MM structure.
  • the island-shaped EL layer is not formed by the pattern of the metal mask, but is formed by forming the EL layer over the entire surface and then processing it. Therefore, it is possible to realize a high-definition display device or a display device with a high aperture ratio, which has hitherto been difficult to achieve. Furthermore, since the EL layer can be separately formed for each color, a display device with extremely vivid, high-contrast, and high-quality display can be realized. Further, by providing the sacrificial layer over the EL layer, damage to the EL layer during the manufacturing process of the display device can be reduced, and the reliability of the light-emitting device can be improved.
  • FMM fine metal mask
  • a metal mask also referred to as FMM
  • FMM metal mask having openings so that the EL material is deposited in desired regions during EL deposition
  • the EL material is vapor-deposited in a desired region by performing EL vapor deposition through FMM.
  • the substrate size for EL vapor deposition increases, the size and weight of the FMM also increase.
  • heat or the like is applied to the FMM during EL vapor deposition, the FMM may be deformed.
  • there is a method of applying a constant tension to the FMM during EL deposition, and the weight and strength of the FMM are important parameters.
  • the display device of one embodiment of the present invention is manufactured using the MML structure, it has an excellent effect such as a higher degree of freedom in pixel arrangement and the like than the FMM structure.
  • this structure is highly compatible with, for example, a flexible device, and one or both of the pixel and the driver circuit can have various circuit arrangements.
  • a protective layer 271 is provided on the conductive layer 173 functioning as a common electrode to cover the light emitting elements 61R, 61G, and 61B.
  • the protective layer 271 has a function of preventing impurities such as water from diffusing into each light emitting element from above.
  • the protective layer 271 can have, for example, a single-layer structure or a laminated structure including at least an inorganic insulating film.
  • inorganic insulating films include oxide films and nitride films such as silicon oxide films, silicon oxynitride films, silicon nitride oxide films, silicon nitride films, aluminum oxide films, aluminum oxynitride films, and hafnium oxide films.
  • a semiconductor material such as indium gallium oxide or indium gallium zinc oxide (IGZO) may be used as the protective layer 271 .
  • the protective layer 271 may be formed using an atomic layer deposition (ALD) method, a chemical vapor deposition (CVD) method, or a sputtering method.
  • the present invention is not limited to this.
  • the protective layer 271 may have a laminated structure of an inorganic insulating film and an organic insulating film.
  • a nitrided oxide refers to a compound containing more nitrogen than oxygen.
  • An oxynitride is a compound containing more oxygen than nitrogen.
  • the content of each element can be measured using, for example, Rutherford Backscattering Spectrometry (RBS).
  • processing can be performed using a wet etching method or a dry etching method.
  • a chemical solution such as oxalic acid, phosphoric acid, or a mixed chemical solution (for example, a mixed chemical solution of phosphoric acid, acetic acid, nitric acid, and water (also referred to as a mixed acid aluminum etchant)) is used.
  • FIG. 8C shows an example different from the above. Specifically, FIG. 8C has a light emitting element 61W that emits white light.
  • the light emitting element 61W has an EL layer 172W that emits white light between a conductive layer 171 functioning as a pixel electrode and a conductive layer 173 functioning as a common electrode.
  • the EL layer 172W for example, a structure in which two light-emitting layers are stacked so that their emission colors are complementary to each other can be used. Alternatively, a laminated EL layer in which a charge generation layer is sandwiched between light emitting layers may be used. Also, the EL layer 172W may have three or more light-emitting layers.
  • FIG. 8C shows three light emitting elements 61W side by side.
  • a colored layer 264R is provided above the left light emitting element 61W.
  • the colored layer 264R functions as a bandpass filter that transmits red light.
  • a colored layer 264G that transmits green light is provided over the central light emitting element 61W
  • a colored layer 264B that transmits blue light is provided over the right light emitting element 61W. This allows the display device to display a color image.
  • the EL layer 172W and the conductive layer 173 functioning as a common electrode are separated from each other. This can prevent current from flowing through the EL layer 172W in the two adjacent light emitting elements 61W and causing unintended light emission.
  • the EL layer 172W and the conductive layer 173 functioning as a common electrode are preferably separated by a photolithography method. As a result, the distance between the light emitting elements can be narrowed, so that a display device with a high aperture ratio can be realized as compared with the case of using a shadow mask such as a metal mask.
  • a colored layer may be provided between the conductive layer 171 functioning as a pixel electrode and the insulating layer 363 .
  • FIG. 8D shows an example different from the above. Specifically, FIG. 8D shows a configuration in which the insulating layer 272 covering the end portion of the conductive layer 171 is not provided between the light emitting element 61R, the light emitting element 61G, and the light emitting element 61B. In other words, an insulator is not provided between the conductive layer 171 and the EL layer 172 . With such a structure, light emission from the EL layer can be efficiently extracted, so that viewing angle dependency can be extremely reduced.
  • the viewing angle (the maximum angle at which a constant contrast ratio is maintained when the screen is viewed obliquely) is 100° or more and less than 180°, preferably 150°.
  • the display device can have a high aperture ratio.
  • the protective layer 271 covers the side surfaces of the EL layer 172R, the EL layer 172G, and the EL layer 172B. With such a structure, impurities (typically, water or the like) that can enter from side surfaces of the EL layers 172R, 172G, and 172B can be suppressed.
  • impurities typically, water or the like
  • the top surface shapes of the conductive layer 171, the EL layer 172R, and the conductive layer 173 are substantially the same.
  • Such a structure can be collectively formed using a resist mask or the like after the conductive layer 171, the EL layer 172R, and the conductive layer 173 are formed. Since such a process processes the EL layer 172R and the conductive layer 173 using the conductive layer 173 as a mask, it can also be called self-aligned patterning. Note that although the EL layer 172R is described here, the EL layers 172G and 172B can also have the same structure.
  • FIG. 8D shows a structure in which a protective layer 273 is further provided on the protective layer 271.
  • the protective layer 271 is formed using an apparatus capable of forming a film with high coverage (typically an ALD apparatus or the like), and the protective layer 273 is formed using a film with lower coverage than the protective layer 271.
  • a region 275 can be provided between the protective layer 271 and the protective layer 273 by forming with an apparatus (typically, a sputtering apparatus or the like). In other words, the region 275 is positioned between the EL layer 172R and the EL layer 172G and between the EL layer 172G and the EL layer 172B.
  • the region 275 has one or more selected from, for example, air, nitrogen, oxygen, carbon dioxide, and Group 18 elements (typically, helium, neon, argon, xenon, krypton, etc.). .
  • the region 275 may contain a gas used for forming the protective layer 273, for example.
  • the region 275 may contain any one or more of the group 18 elements described above.
  • the region 275 contains a gas
  • the gas can be identified by a gas chromatography method or the like.
  • the film of the protective layer 273 may contain the gas used for sputtering. In this case, an element such as argon may be detected when the protective layer 273 is analyzed by energy dispersive X-ray analysis (EDX analysis) or the like.
  • EDX analysis energy dispersive X-ray analysis
  • the refractive index of the region 275 is lower than that of the protective layer 271 , light emitted from the EL layer 172 R, the EL layer 172 G, or the EL layer 172 B is reflected at the interface between the protective layer 271 and the region 275 . Accordingly, light emitted from the EL layer 172R, the EL layer 172G, or the EL layer 172B can be prevented from entering adjacent pixels in some cases. As a result, it is possible to suppress the mixture of different emission colors from adjacent pixels, so that the display quality of the display device can be improved.
  • the region between the light emitting elements 61R and 61G, or the region between the light emitting elements 61G and 61B can be narrowed.
  • the distance between the light emitting elements is 1 ⁇ m or less, preferably 500 nm or less, more preferably 200 nm or less, 100 nm or less, 90 nm or less, 70 nm or less, 50 nm or less, 30 nm or less, 20 nm or less, 15 nm or less, or 10 nm.
  • the distance between the side surface of the EL layer 172R and the side surface of the EL layer 172G or the distance between the side surface of the EL layer 172G and the side surface of the EL layer 172B is 1 ⁇ m or less, preferably 0.5 ⁇ m (500 nm). ), more preferably 100 nm or less.
  • the region 275 contains gas, it is possible to suppress color mixture or crosstalk of light from each light emitting element while separating the light emitting elements.
  • the region 275 may be filled with a filler.
  • Fillers include epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, polyamide resin, polyimideamide resin, siloxane resin, benzocyclobutene resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin. , EVA (ethylene vinyl acetate) resin, and the like.
  • a photosensitive resin for example, a resist material, etc.
  • a photosensitive resin used as a filler may be of a positive type or a negative type.
  • the filling of the region 275 can be realized only by the steps of exposure and development.
  • the region 275 may be filled with a negative photosensitive resin as a filler.
  • the white light emitting device when comparing the white light emitting device (single structure or tandem structure) and the light emitting device having the SBS structure, the light emitting device having the SBS structure can consume less power than the white light emitting device. If it is desired to keep power consumption low, it is preferable to use a light-emitting device with an SBS structure. On the other hand, the white light emitting device is preferable because the manufacturing process is simpler than that of the SBS structure light emitting device, so that the manufacturing cost can be lowered or the manufacturing yield can be increased.
  • FIG. 9A shows an example different from the above. Specifically, the configuration shown in FIG. 9A differs from the configuration shown in FIG. 8D in the configuration of the insulating layer 363 .
  • the insulating layer 363 has a concave portion due to a part of the upper surface thereof being shaved during processing of the light emitting elements 61R, 61G, and 61B.
  • a protective layer 271 is formed in the recess. In other words, in a cross-sectional view, the lower surface of the protective layer 271 has a region located below the lower surface of the conductive layer 171 .
  • impurities typically, water, etc.
  • the above-described concave portion is used when removing impurities (also referred to as residue) that may adhere to the side surfaces of the light emitting elements 61R, 61G, and 61B by wet etching or the like during processing of the light emitting elements 61R, 61G, and 61B. can be formed.
  • a protective layer 271 By covering the side surface of each light-emitting element with a protective layer 271 after removing the above residue, a highly reliable display device can be obtained.
  • FIG. 9B shows an example different from the above.
  • the configuration shown in FIG. 9B has an insulating layer 276 and a microlens array 277 in addition to the configuration shown in FIG. 9A.
  • the insulating layer 276 functions as an adhesive layer.
  • the microlens array 277 can collect light emitted from the light emitting elements 61R, 61G, and 61B. . Thereby, the light extraction efficiency of the display device can be improved.
  • a bright image can be visually recognized, which is preferable.
  • various curable adhesives such as photocurable adhesives such as ultraviolet curable adhesives, reaction curable adhesives, thermosetting adhesives, and anaerobic adhesives can be used.
  • These adhesives include epoxy resins, acrylic resins, silicone resins, phenol resins, polyimide resins, imide resins, PVC (polyvinyl chloride) resins, PVB (polyvinyl butyral) resins, EVA (ethylene vinyl acetate) resins, and the like.
  • a material with low moisture permeability such as epoxy resin is preferable.
  • a two-liquid mixed type resin may be used.
  • an adhesive sheet or the like may be used.
  • FIG. 9C shows an example different from the above.
  • the configuration shown in FIG. 9C has three light emitting elements 61W instead of the light emitting elements 61R, 61G, and 61B in the configuration shown in FIG. 9A.
  • an insulating layer 276 is provided above the three light emitting elements 61W, and a colored layer 264R, a colored layer 264G, and a colored layer 264B are provided above the insulating layer 276.
  • FIG. 9C shows an example different from the above.
  • the configuration shown in FIG. 9C has three light emitting elements 61W instead of the light emitting elements 61R, 61G, and 61B in the configuration shown in FIG. 9A.
  • an insulating layer 276 is provided above the three light emitting elements 61W, and a colored layer 264R, a colored layer 264G, and a colored layer 264B are provided above the insulating layer 276.
  • a colored layer 264R that transmits red light is provided at a position overlapping with the left light emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping with the central light emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping with the left light emitting element 61W.
  • a colored layer 264B that transmits blue light is provided at a position overlapping with the light emitting element 61W. This allows the display device to display a color image.
  • the configuration shown in FIG. 9C is also a modification of the configuration shown in FIG. 8C.
  • a colored layer may be called a "color filter.”
  • the light emitting element 61W shown in FIG. 9C can have a structure (single structure or tandem structure) capable of emitting white light as described above. Note that a tandem structure is preferable because high-brightness light emission can be obtained.
  • a display having a high contrast ratio is obtained by combining the above structure capable of emitting white light (one or both of a single structure and a tandem structure), a color filter, and an MML structure of one embodiment of the present invention.
  • FIG. 9D shows an example different from the above. Specifically, in the configuration shown in FIG. 9D, a protective layer 271 is provided adjacent to side surfaces of the conductive layer 171 and the EL layer 172 . Further, the conductive layer 173 is provided as a continuous layer common to each light emitting element. Also, in the configuration shown in FIG. 9D, the region 275 is preferably filled with a filler material.
  • the color purity of the emitted light can be enhanced.
  • the product (optical distance) of the distance d between the conductive layers 171 and 173 and the refractive index n of the EL layer 172 is m times half the wavelength ⁇ . (m is an integer equal to or greater than 1).
  • the distance d can be obtained by Equation (1).
  • the distance d of the light emitting element 61 having a microcavity structure is determined according to the wavelength (emission color) of the emitted light.
  • the distance d corresponds to the thickness of the EL layer 172 . Therefore, the EL layer 172G may be thicker than the EL layer 172B, and the EL layer 172R may be thicker than the EL layer 172G.
  • the distance d is the distance from the reflective region of the conductive layer 171 functioning as a reflective electrode to the reflective region of the conductive layer 173 functioning as a semi-transmissive/semi-reflective electrode.
  • the distance d can be set according to the emission color by adjusting the film thickness of the ITO. That is, even if the thicknesses of the EL layer 172R, the EL layer 172G, and the EL layer 172B are the same, the distance d suitable for the emission color can be obtained by changing the thickness of the ITO.
  • the light emitting element 61 is composed of a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer, and the like.
  • the optical distance from the conductive layer 171 functioning as a reflective electrode to the light emitting layer is preferably an odd multiple of ⁇ /4. In order to realize the optical distance, it is preferable to appropriately adjust the thickness of each layer constituting the light emitting element 61 .
  • the reflectance of the conductive layer 173 is preferably higher than the transmittance.
  • the light transmittance of the conductive layer 173 is preferably 2% to 50%, more preferably 2% to 30%, further preferably 2% to 10%.
  • FIG. 10 is a cross-sectional view of part of the semiconductor device 100A.
  • the semiconductor device 100A has a bonding surface between layers 10 and 20 .
  • Layer 10 includes light shielding layer 252, optical conversion layer 250 (color filter), microlens 19, photoelectric conversion device 101, insulating layer 241, insulating layer 242, insulating layer 245, insulating layer 246, insulating layer 247, and insulating layer 249.
  • a conductive layer 248 is embedded in the insulating layer 249 .
  • the height of the top surface of the conductive layer 248 and the height of the top surface of the insulating layer 249 can be made approximately the same.
  • the photoelectric conversion device 101 is a pn junction photodiode formed on a silicon substrate and has a p-type region 243 and an n-type region 244 .
  • the photoelectric conversion device 101 is an embedded photodiode, and the thin p-type region 243 provided on the surface side (current extraction side) of the n-type region 244 can suppress dark current and reduce noise.
  • the insulating layer 241 functions as a blocking layer.
  • the insulating layer 242 functions as an element isolation layer.
  • the insulating layer 245 has a function of suppressing outflow of carriers.
  • the silicon substrate is provided with trenches for separating pixels, and the insulating layer 245 is provided on the upper surface of the silicon substrate and in the trenches.
  • the insulating layer 245 By providing the insulating layer 245, carriers generated in the photoelectric conversion device 101 can be prevented from flowing out to adjacent pixels.
  • the insulating layer 245 also has a function of suppressing the entry of stray light. Therefore, the insulating layer 245 can suppress color mixture.
  • An antireflection film may be provided between the upper surface of the silicon substrate and the insulating layer 245 .
  • the element isolation layer can be formed using a LOCOS (LOCal Oxidation of Silicon) method, an STI (Shallow Trench Isolation) method, or the like.
  • LOCOS LOCal Oxidation of Silicon
  • STI Shallow Trench Isolation
  • the insulating layer 245 for example, an inorganic insulating film such as silicon oxide or silicon nitride, or an organic insulating film such as polyimide or acrylic resin can be used. Note that the insulating layer 245 may have a multilayer structure.
  • Transistor 102 is a Si transistor. One of the source and the drain of the transistor 102 is directly connected to the photoelectric conversion device 101, and the other of the source and the drain functions as a node FD.
  • Transistor 102 is provided in the silicon substrate of layer 10 .
  • the transistor 102 is one of transistors that constitute the imaging pixel 12 . Further, other transistors forming the imaging pixel 12 and transistors forming the first driver circuit section 13, the second driver circuit section 14, the readout circuit section 15, and the control circuit section 16 are also provided on the silicon substrate. ing.
  • various circuits such as a shift register, a level shifter, an inverter, a latch, an analog switch, or a logic circuit may be used. can be done.
  • the n-type region 244 (corresponding to the cathode) of photoelectric conversion device 101 is electrically connected to one of the source or drain of transistor 102 of layer 10 through a thin p-type region.
  • the p-type region 243 (anode) is electrically connected to a wiring functioning as a power supply line (not shown).
  • the light shielding layer 252 can suppress the inflow of light to adjacent pixels.
  • a metal layer such as aluminum or tungsten can be used for the light shielding layer 252 .
  • the metal layer may be laminated with a dielectric film functioning as an antireflection film.
  • a color filter can be used for the optical conversion layer 250 .
  • a color image can be obtained by assigning color filters of colors such as R (red), G (green), B (blue), Y (yellow), C (cyan), and M (magenta) to each pixel.
  • a semiconductor device capable of obtaining images in various wavelength regions can be obtained.
  • the optical conversion layer 250 uses a filter that blocks light having a wavelength of visible light or less.
  • an infrared imaging device can be obtained.
  • a filter that blocks light having a wavelength of near-infrared rays or less is used for the optical conversion layer 250.
  • a far-infrared imaging device can be obtained.
  • an ultraviolet imaging device can be obtained.
  • an imaging device for obtaining an image in which intensity of radiation used for an X-ray imaging device or the like is visualized can be obtained.
  • radiation such as X-rays transmitted through a subject
  • light fluorescence
  • visible light and/or ultraviolet light by the photoluminescence phenomenon.
  • imaging data is obtained.
  • an imaging device having such a configuration may be used as a radiation detector or the like.
  • a scintillator includes a substance that absorbs the energy of radiation such as X-rays and/or gamma rays and emits visible light and/or ultraviolet light.
  • a substance that absorbs the energy of radiation such as X-rays and/or gamma rays and emits visible light and/or ultraviolet light.
  • Those dispersed in resin or ceramics can be used.
  • a microlens 19 is provided so as to overlap the photoelectric conversion device 101 .
  • Light 260 incident from the outside passes through the microlens 19 and the optical conversion layer 250 and irradiates the photoelectric conversion device 101 .
  • the microlens 19 is preferably made of resin, glass, or the like, which is highly transparent to visible light.
  • Layer 20 comprises a substrate 701 on which a transistor 251 is provided.
  • the transistor 251 is a transistor included in the display pixel circuit 431, for example.
  • a single crystal semiconductor substrate such as a single crystal silicon substrate can be used.
  • a semiconductor substrate other than a single crystal semiconductor substrate may be used as the substrate 701 .
  • an insulator substrate or a semiconductor substrate can be used.
  • insulator substrates include glass substrates, quartz substrates, sapphire substrates, stabilized zirconia substrates (yttria stabilized zirconia substrates, etc.), resin substrates, and the like.
  • semiconductor substrates include semiconductor substrates such as silicon and germanium, and compound semiconductor substrates made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, and gallium oxide.
  • a semiconductor substrate having an insulator region inside the semiconductor substrate such as an SOI (Silicon On Insulator) substrate.
  • SOI Silicon On Insulator
  • the crystallinity of the semiconductor substrate is not limited.
  • a semiconductor substrate used as the substrate 701 may be a single crystal semiconductor substrate, a polycrystalline semiconductor substrate, or an amorphous semiconductor substrate.
  • a printed wiring board (PWB) may be used as the substrate 701 .
  • the transistor 251 is a Si transistor.
  • the transistor 251 is electrically isolated from other transistors by an isolation layer 403 .
  • FIG. 10 shows the case where the element isolation layer 403 electrically isolates the transistor 251 from other transistors.
  • the element isolation layer 403 can be formed using the LOCOS method, the STI method, or the like.
  • the semiconductor region 447 of the transistor 251 has a convex shape.
  • a conductive layer 443 is provided so as to cover the side surface and the top surface of the semiconductor region 447 with the insulating layer 445 interposed therebetween. Note that FIG. 10 does not show how the conductive layer 443 covers the side surface of the semiconductor region 447 .
  • a material that adjusts the work function can be used for the conductive layer 443 .
  • a transistor in which a semiconductor region has a convex shape such as the transistor 251 can be called a fin transistor because it uses a convex portion of a semiconductor substrate.
  • an insulator functioning as a mask for forming the projection may be provided in contact with the upper portion of the projection.
  • FIG. 10 shows a structure in which part of the substrate 701 is processed to form a convex portion, a semiconductor having a convex shape may be formed by processing an SOI substrate.
  • transistor 251 illustrated in FIG. 10 is an example, and the structure is not limited to that structure, and an appropriate structure may be employed depending on the circuit structure, the operation method of the circuit, or the like.
  • transistor 251 may be a planar transistor.
  • An insulating layer 405 , an insulating layer 407 , an insulating layer 409 , an insulating layer 361 , and an insulating layer 363 are provided over the substrate 701 in addition to the element isolation layer 403 and the transistor 251 .
  • a conductive layer 451 is embedded in the insulating layer 409 .
  • the height of the top surface of the conductive layer 451 and the height of the top surface of the insulating layer 409 can be made approximately the same.
  • a conductive layer 453 is embedded in the insulating layer 407 , the insulating layer 405 , the element isolation layer 403 , and the substrate 701 .
  • the conductive layer 453 functions as a Si through electrode (TSV: Through Silicon Via).
  • a conductive layer 311 , a conductive layer 313 , a conductive layer 331 , and a capacitor 433 are embedded in the insulating layer 361 .
  • the conductive layers 311 and 313 function as wirings.
  • Conductive layers 311 and 331 are electrically connected to transistor 251 .
  • FIG. 10 shows an example in which the capacitor 433 is provided over the insulating layer 409, the capacitor 433 may be provided over an insulator different from the insulating layer 409.
  • a conductive layer 341 and a conductive layer 351 are embedded in the insulating layer 363 .
  • the height of the upper surface of the conductive layer 351 and the height of the upper surface of the insulating layer 363 can be made approximately the same.
  • the insulating layer 405, the insulating layer 407, the insulating layer 409, the insulating layer 361, and the insulating layer 363 function as interlayer films and function as planarization films that cover the uneven shapes below them. good too.
  • the upper surface of the insulating layer 363 may be planarized by a planarization process using a chemical mechanical polishing (CMP) method or the like in order to improve planarity.
  • CMP chemical mechanical polishing
  • layers 10 and 20 are connected by an adhesive layer 459 .
  • an adhesive layer 459 is provided between the insulating layer 249 and the substrate 701 .
  • a bump 458 is embedded in the adhesive layer 459 .
  • Bump 458 is electrically conductive.
  • a portion of bump 458 is electrically connected to conductive layer 248 and another portion is electrically connected to conductive layer 453 .
  • Layers 10 and 20 are thus electrically connected via bumps 458 .
  • TSV connection the structure or process of bonding two layers using a through-Si electrode
  • TSV bonding the structure or process of bonding two layers using a through-Si electrode
  • the layer 10 and the layer 20 are bonded together by TSV bonding in the present embodiment, they may be bonded together by Cu—Cu bonding, which will be described later.
  • the layer 10 and the layer 20 may be bonded not only between the planes of the layer 10 and the layer 20 but also between one plane and the other side. Alternatively, both side surfaces may be bonded together. Moreover, the layer 10 and the layer 20 may not be attached together as needed.
  • Layer 60 is provided on layer 20 .
  • Layer 60 comprises light emitting elements 61 .
  • the light emitting element 61 includes a conductive layer 171 , an EL layer 172 and a conductive layer 173 .
  • the EL layer 172 has an organic compound or an inorganic compound such as quantum dots.
  • Materials that can be used for the organic compound include fluorescent materials, phosphorescent materials, and the like.
  • Materials that can be used for quantum dots include colloidal quantum dot materials, alloy quantum dot materials, core-shell quantum dot materials, core quantum dot materials, and the like.
  • Conductive layer 171 is electrically connected to one of the source and drain of transistor 251 through conductive layer 351 , conductive layer 341 , and conductive layer 311 .
  • the conductive layer 171 is formed over the insulating layer 363 and functions as a pixel electrode.
  • a material that transmits visible light or a material that reflects visible light can be used for the conductive layer 171 .
  • translucent materials include oxide materials containing indium and zinc, oxide materials containing indium, gallium and zinc (also referred to as "IGZO"), oxide materials containing indium and tin (“ITO ), or an oxide material containing indium, tin, or silicon (also referred to as “ITSO”), or the like may be used.
  • IGZO oxide materials containing indium and zinc
  • ITO oxide materials containing indium and tin
  • ITSO oxide material containing indium, tin, or silicon
  • a reflective material for example, a material containing aluminum, silver, or the like may be used.
  • the conductive layer 171 when the light 175 emitted by the light emitting element 61 is emitted from the conductive layer 173 side, the conductive layer 171 preferably contains a reflective material.
  • the conductive layer 171 may have a single-layer structure or a multi-layer structure.
  • the conductive layer 171 when used as an anode, it may have a three-layer structure in which silver is sandwiched between two layers of ITO.
  • the conductive layer 171 may have a three-layer structure in which aluminum, titanium oxide, and ITO (or ITSO) are stacked in this order from the formation surface side. good.
  • the conductive layer 171 may have a two-layer structure in which aluminum and IGZO are stacked in this order from the formation surface side.
  • the semiconductor device 100A may be provided with optical members such as a polarizing member, a phase difference member, and an antireflection member.
  • the light-emitting element 61 shown in FIG. 10 has a top-emission structure in which light 175 is emitted from the conductive layer 173 side by using a reflective material for the conductive layer 171 and using a light-transmitting material for the conductive layer 173. can be
  • a portion corresponding to the filling layer 732 may be filled with an inert gas containing a Group 18 element (rare gas (noble gas)) and/or nitrogen. good.
  • a light-transmitting material for the filling layer 732 it is preferable to use a light-transmitting material for the filling layer 732 .
  • a transistor including various semiconductors can be used as a transistor included in a semiconductor device according to one embodiment of the present invention.
  • a transistor including a single crystal semiconductor, a polycrystalline semiconductor, a microcrystalline semiconductor, or an amorphous semiconductor for a channel formation region can be used.
  • a compound semiconductor for example, SiGe, GaAs, etc.
  • an oxide semiconductor or the like can be used instead of a single semiconductor whose main component is a single element.
  • transistors with various structures can be used as the transistor included in the semiconductor device of one embodiment of the present invention.
  • planar type FIN type (fin type), TRI-GATE type (tri-gate type), top gate type, bottom gate type, double gate type (gates are arranged above and below the channel), etc.
  • a transistor having such a configuration can be used.
  • a transistor included in the semiconductor device of one embodiment of the present invention a MOS transistor, a junction transistor, a bipolar transistor, or the like can be used.
  • FIG. 11 illustrates a usage example of a semiconductor device according to one embodiment of the present invention.
  • 11A and 11B show an example of photographing a subject 190 using the semiconductor device 100A.
  • a subject image is projected onto the imaging section 11 provided in the layer 10 of the semiconductor device 100A via an optical member 180 including a lens 181 (see FIG. 11A).
  • an optical member 180 including a lens 181 (see FIG. 11A).
  • a lens, a prism, a total reflection mirror, a semitransparent mirror (half mirror), a polarizing member, a phase difference member, an antireflection member, and/or a shutter can be used.
  • the subject image projected on the imaging unit 11 is converted into an electric signal by the imaging unit 11 .
  • the electrical signal is transmitted to layer 20 comprising display 21 .
  • the electrical signal transmitted to the layer 20 is reconstructed as an image and displayed on the display section 21 (see FIG. 11B).
  • the layer 10 and the layer 20 are provided so as to overlap each other; That is, it is possible to reduce the time difference from photographing the subject to displaying it.
  • One aspect of the present invention is particularly effective in shooting a moving subject.
  • the semiconductor device 100A according to one aspect of the present invention can operate the imaging unit 11 and the display unit 21 independently.
  • the semiconductor device 100 ⁇ /b>A according to one aspect of the present invention can operate only the display unit 21 without operating the imaging unit 11 .
  • the semiconductor device 100A according to one aspect of the present invention can operate only the imaging unit 11 without operating the display unit 21 .
  • the semiconductor device 100 ⁇ /b>A according to one embodiment of the present invention can also display an image different from the image obtained by the photographing on the display unit 21 while photographing using the imaging unit 11 .
  • the resolution, pixel density, diagonal size, and the like of the imaging unit 11 and the display unit 21 do not necessarily have to match. Further, when viewed in the Z direction, the semiconductor device 100A may or may not have a region in which the imaging section 11 and the display section 21 overlap each other.
  • the semiconductor device 100A includes layers 10, 20, and 60. As shown in FIG. However, the semiconductor device 100A according to one embodiment of the present invention is not limited to this. At least one of the layers 10, 20, and 60 included in the semiconductor device 100A may be omitted. Also, in addition to layers 10, 20, and 60, other layers may be provided, including functional circuits, such as memory circuits, for example.
  • FIG. 2 a semiconductor device 100B, which is a modification of the semiconductor device 100A, will be described.
  • Semiconductor device 100B differs from semiconductor device 100A in the configuration of layer 10 .
  • 12 and 13 are perspective views illustrating the configuration of the semiconductor device 100B.
  • 12A is a front side perspective view of the semiconductor device 100B
  • FIG. 12B is a back side perspective view of the semiconductor device 100B.
  • the layers 10 and 20 are separated from each other in order to make the configuration of the semiconductor device 100B easier to understand.
  • this embodiment mainly describes the configuration of the semiconductor device 100B that is different from that of the semiconductor device 100A.
  • the description given in other embodiments and the like may be referred to.
  • Layer 10 of semiconductor device 100B comprises layer 10a and layer 10b.
  • the layer 10a and the layer 10b are provided on top of each other.
  • the layer 10 a includes an imaging section 11
  • the layer 10 b includes a first drive circuit section 13 , a second drive circuit section 14 , a readout circuit section 15 and a control circuit section 16 .
  • the imaging section 11 by stacking the imaging section 11 and the functional circuit, the area occupied by the imaging section 11 can be increased. Therefore, the resolution of the imaging section 11 can be enhanced. Alternatively, the area occupied by one pixel can be increased. Therefore, the light receiving sensitivity of the imaging section 11 can be enhanced. Also, the imaging quality of the semiconductor device 100B can be improved.
  • FIG. 13 shows an example in which a DSP circuit section 17 (DSP: Digital Signal Processor) and a memory circuit section 18 are provided in the layer 10b.
  • the DSP circuit section 17 can perform various processing on the imaging data acquired by the imaging section 11 .
  • the storage circuit unit 18 has a function of temporarily holding the imaging data acquired by the imaging unit 11 and the imaging data processed by the DSP circuit unit 17 .
  • Storage devices of various storage methods can be used as the storage circuit unit 18 .
  • DRAM Dynamic Random Access Memory
  • SRAM Static Random Access Memory
  • phase change memory PCM: Phase-Change Memory
  • Resistance change memory Resistive Random Access Memory
  • MRAM Magnetoresistive memory
  • FeRAM Ferroelectric Random Access Memory
  • Antiferroelectric Memory Antiferroelectric Memory
  • a flash memory may be used as the storage circuit section 18 .
  • NOSRAM Nonvolatile Oxide Semiconductor Random Access Memory
  • DOSRAM Dynamic Oxide Semiconductor Random Access Memory
  • NOSRAM and DOSRAM are types of memory devices using OS transistors.
  • the storage circuit section 18 may include multiple types of storage devices. For example, a non-volatile storage device and a volatile storage device may be provided.
  • the storage circuit unit 18 has a function of holding various programs used in the semiconductor device 100B and data necessary for the operation of the semiconductor device 100B.
  • the functional circuits included in the layer 10b may not have all the configurations shown in the present embodiment and the like, and may have configurations other than these. Also, part of the functional circuit may be provided in the layer 10a.
  • FIG. 14 is a cross-sectional view of part of the semiconductor device 100B.
  • the semiconductor device 100B has a bonding surface between the layers 10a and 20 and a bonding surface between the layers 10a and 10b.
  • the bonding surface between the layers 10a and 20 is the same as the bonding surface between the layers 10 and 20 in the semiconductor device 100A.
  • Layer 10 a comprises an insulating layer 423 overlying insulating layer 249 of layer 10 and having a configuration in which conductive layer 455 is embedded in insulating layer 423 .
  • Layer 10b may be configured similarly to layer 20.
  • FIG. FIG. 14 shows an example including a substrate 701_2, an element isolation layer 403_2, an insulating layer 405_2, an insulating layer 407_2, an insulating layer 409_2, and a conductive layer 453_2.
  • Layer 10b also comprises transistor 104 .
  • the transistor 104 can have a structure similar to that of the transistor 251 .
  • Layer 10b may also comprise other transistors, as well as capacitive elements and the like.
  • the substrate 701_2 corresponds to the substrate 701, and the element isolation layer 403_2 corresponds to the element isolation layer 403.
  • the layer 10b includes an insulating layer 424 overlying the insulating layer 409_2 and a conductive layer 456 embedded in the insulating layer 424 .
  • the surfaces of the insulating layer 423 and the conductive layer 455 are planarized so that their heights are the same.
  • the surfaces of the insulating layer 424 and the conductive layer 456 are planarized so that their heights are the same.
  • the conductive layers 455 and 456 preferably have the same metal element as the main component.
  • Insulating layer 423 and insulating layer 424 are preferably made of the same component.
  • the conductive layers 455 and 456 can be made of Cu, Al, Sn, Zn, W, Ag, Pt, Au, or the like. It is preferable to use Cu, Al, W, or Au because of ease of bonding. Silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, titanium nitride, or the like can be used for the insulating layers 423 and 424 .
  • the same metal material described above is preferably used for each of the conductive layers 455 and 456 .
  • the same insulating material as described above is preferably used for each of the insulating layer 423 and the insulating layer 424 . With this structure, bonding can be performed using the boundary between the layers 10a and 10b as the bonding position.
  • the conductive layer 455 and the conductive layer 456 may have a multilayer structure of a plurality of layers, and in that case, the surface layers (bonding surfaces) may be made of the same metal material.
  • the insulating layer 423 and the insulating layer 424 may also have a multi-layered structure of a plurality of layers.
  • a surface activation joining method can be used in which an oxide film and an adsorption layer of impurities on the surface are removed by a sputtering process or the like, and the cleaned and activated surfaces are brought into contact with each other and joined.
  • a diffusion bonding method or the like in which surfaces are bonded using both temperature and pressure can be used. In both cases, bonding occurs at the atomic level, so excellent bonding can be obtained not only electrically but also mechanically.
  • the surface of the metal layer is subjected to an anti-oxidation treatment, and then a hydrophilic treatment is performed, followed by bonding.
  • the surface of the metal layer may be made of a hard-to-oxidize metal such as Au and subjected to a hydrophilic treatment.
  • the imaging section 11 included in the layer 10a can be electrically connected to the first drive circuit section 13, the second drive circuit section 14, the readout circuit section 15, and the like included in the layer 10b.
  • the layer 10b and the layer 20 may be bonded together by Cu--Cu bonding.
  • the layers 10a and 10b may be bonded by TSV bonding.
  • a semiconductor device 100C which is a modification of the semiconductor device 100B, will be described.
  • Semiconductor device 100C differs from semiconductor device 100B in the configuration of layer 20 .
  • 15 and 16 are perspective views illustrating the configuration of the semiconductor device 100C. In FIG. 16, the layers 10 and 20 are separated from each other in order to make the configuration of the semiconductor device 100C easier to understand.
  • Layer 20 of semiconductor device 100C comprises layer 20a and layer 20b.
  • the layer 20a and the layer 20b are provided on top of each other.
  • the layer 20 a has a first drive circuit section 231 and a second drive circuit section 232
  • the layer 20 b has a display section 21 and an input/output terminal section 29 .
  • the width of the frame around the display section 21 can be made extremely narrow, the area occupied by the display section 21 can be increased. Therefore, the display quality of the semiconductor device 100C can be improved.
  • the occupied area per pixel can be increased. Therefore, the emission brightness of the display section 21 can be increased.
  • the aperture ratio of pixels can be increased.
  • the pixel aperture ratio can be 40% or more and less than 100%, preferably 50% or more and 95% or less, more preferably 60% or more and 95% or less.
  • the current density supplied to the pixel can be reduced. Therefore, the load applied to the pixel is reduced, and the reliability of the semiconductor device 100C can be improved.
  • the wiring for electrically connecting them can be shortened. Therefore, wiring resistance and parasitic capacitance are reduced, and the operating speed of the semiconductor device 100C can be increased. Also, the power consumption of the semiconductor device 100C is reduced.
  • the layer 20a also includes a CPU (Central Processing Unit) 23, a GPU (Graphics Processing Unit) 24, and a memory circuit section 25 in addition to the peripheral drive circuits.
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the CPU 23 has a function of controlling the operations of the circuits provided in the GPU 24 and the layer 20a in accordance with the programs stored in the storage circuit section 25 .
  • the GPU 24 has a function of performing arithmetic processing for forming a video signal. Also, since the GPU 24 can perform many matrix operations (product-sum operations) in parallel, it is possible to perform, for example, arithmetic processing using a neural network at high speed.
  • the GPU 24 has a function of correcting the video signal using correction data stored in the storage circuit unit 25, for example. For example, the GPU 24 has the capability of generating a video signal corrected for brightness, hue, and/or contrast.
  • GPU 24 may be used to up-convert or down-convert video signals.
  • a super-resolution circuit may be provided in the layer 20a.
  • the super-resolution circuit has a function of determining the potential of an arbitrary pixel included in the display unit 21 by a product-sum operation of the potentials of the pixels surrounding the pixel and the weight.
  • the super-resolution circuit has a function of up-converting a video signal whose resolution is lower than that of the display section 21 .
  • the super-resolution circuit has a function of down-converting a video signal having a resolution higher than that of the display section 21 .
  • the load on the GPU 24 can be reduced.
  • the load on the GPU 24 can be reduced by performing processing up to 2K resolution (or 4K resolution) on the GPU 24 and up-converting to 4K resolution (or 8K resolution) by the super-resolution circuit.
  • the processing speed of the semiconductor device 100C can be increased. Down-conversion may be performed in the same manner.
  • the functional circuit included in the layer 20a may not include all of these configurations, or may include configurations other than these.
  • a potential generation circuit that generates a plurality of different potentials and/or a power management circuit that controls power supply and stop for each circuit included in the semiconductor device 100C may be provided.
  • Power supply and stop may be performed for each circuit constituting the CPU 23 .
  • power consumption can be reduced by stopping power supply to a circuit that has been determined not to be used for a while among circuits constituting the CPU 23 and restarting power supply when necessary.
  • Data necessary for resuming power supply may be stored in the storage circuit in the CPU 23, the storage circuit section 25, or the like before the circuit is stopped. By storing the data necessary for circuit recovery, a stopped circuit can be recovered at high speed. Note that the circuit operation may be stopped by stopping the supply of the clock signal.
  • a DSP circuit may be provided (not shown).
  • a sensor circuit may be provided (not shown).
  • an FPGA Field Programmable Gate Array
  • the sensor circuit has a function of acquiring one or more of human visual, auditory, tactile, gustatory, and olfactory information. More specifically, the sensor circuit detects force, displacement, position, velocity, acceleration, angular velocity, number of revolutions, distance, light, magnetism, temperature, sound, time, electric field, current, voltage, power, radiation, humidity, gradient , vibration, smell, and/or infrared radiation. Also, the sensor circuit may have functions other than detecting or measuring these.
  • the communication circuit has a function of communicating wirelessly or by wire.
  • having a function of wireless communication is preferable because the number of components such as cables for connection can be omitted.
  • the communication circuit When the communication circuit has a function of communicating wirelessly, the communication circuit can communicate via an antenna.
  • LTE Long Term Evolution
  • GSM Global System for Mobile Communication: registered trademark
  • EDGE Enhanced Data Rates for GSM Evolution
  • CDMA2000 Code Division 0 Multiplication
  • IEEE specifications standardized by IEEE such as Wi-Fi (registered trademark), Bluetooth (registered trademark), and ZigBee (registered trademark).
  • Communication circuits are the Internet, intranet, extranet, PAN (Personal Area Network), LAN (Local Area Network), CAN (Campus Area Network), MAN (Metropolitan Area Network), WAN (Wide Area Network), GAN (Global Area Network), etc., the semiconductor device 100C can be connected to other devices to input/output information.
  • PAN Personal Area Network
  • LAN Local Area Network
  • CAN Campus Area Network
  • MAN Micropolitan Area Network
  • WAN Wide Area Network
  • GAN Global Area Network
  • an OS transistor is used as a transistor included in the layer 20b.
  • An OS transistor has a feature of extremely low off-state current. Therefore, since the holding time of a video signal or the like can be lengthened, the frequency of refresh operation can be reduced. Therefore, the power consumption of the semiconductor device 100C can be reduced.
  • FIG. 17A shows a circuit configuration example of the display pixel 230.
  • the display pixel 230 comprises a display pixel circuit 431 and a light emitting element 61 .
  • FIG. 17B is a diagram schematically showing the vertical relationship among a layer 20a including peripheral driving circuits, a layer 20b including display pixel circuits 431, and a layer 60 including light emitting elements 61.
  • FIG. 17A shows a circuit configuration example of the display pixel 230.
  • the display pixel 230 comprises a display pixel circuit 431 and a light emitting element 61 .
  • FIG. 17B is a diagram schematically showing the vertical relationship among a layer 20a including peripheral driving circuits, a layer 20b including display pixel circuits 431, and a layer 60 including light emitting elements 61.
  • a display pixel circuit 431 shown as an example in FIGS. 17A and 17B includes a transistor 436 , a transistor 251 , a transistor 434 , and a capacitor 433 .
  • the transistors 436, 251, and 434 can be OS transistors.
  • Each of the OS transistors of the transistor 436, the transistor 251, and the transistor 434 preferably has a back gate electrode. It can be configured to provide a signal.
  • the transistor 251 has a gate electrode electrically connected to the transistor 436, a first terminal electrically connected to the light emitting element 61, a second terminal electrically connected to the potential supply line VL_a, Prepare.
  • the potential supply line VL_a is a wiring for applying a potential for supplying a current to the light emitting element 61 .
  • the transistor 436 has a first terminal electrically connected to the gate electrode of the transistor 251, a second terminal electrically connected to the wiring SL functioning as the source line, and a wiring GL1 functioning as the gate line. and a gate electrode having a function of controlling a conducting state or a non-conducting state based on the potential.
  • the transistor 434 is turned on based on the potentials of the first terminal electrically connected to the wiring V0, the second terminal electrically connected to the light emitting element 61, and the wiring GL2 functioning as a gate line. or a gate electrode having a function of controlling a non-conducting state.
  • the wiring V0 is a wiring for applying a reference potential and a wiring for outputting the current flowing through the display pixel circuit 431 to the peripheral driving circuit.
  • the capacitor 433 includes a conductive film electrically connected to the gate electrode of the transistor 251 and a conductive film electrically connected to the second terminal of the transistor 434 .
  • the light emitting element 61 includes a first electrode electrically connected to the first terminal of the transistor 251 and a second electrode electrically connected to the potential supply line VL_b.
  • the potential supply line VL_b is a wiring for applying a potential for supplying current to the light emitting element 61 .
  • the intensity of light emitted from the light emitting element 61 can be controlled according to the video signal applied to the gate electrode of the transistor 251 . Further, variation in potential between the gate and source of the transistor 251 can be suppressed by the reference potential of the wiring V0 applied through the transistor 434 .
  • a current value that can be used for setting pixel parameters can be output from the wiring V0.
  • the wiring V0 can function as a monitor line for outputting a current flowing through the transistor 251 or a current flowing through the light-emitting element 61 to the outside.
  • the current output to the wiring V0 may be converted into voltage by a source follower circuit or the like.
  • the wiring that electrically connects the display pixel circuit 431 and the peripheral driver circuit can be shortened, so that the wiring resistance of the wiring can be reduced.
  • parasitic capacitance of the wiring can be reduced. Therefore, since data can be written at high speed, the display section 21 can be driven at high speed. As a result, a sufficient frame period can be secured even if the number of display pixel circuits 431 is increased, so the pixel density of the display section 21 can be increased. Further, by increasing the pixel density of the display section 21, the definition of the image displayed on the display section 21 can be increased.
  • the pixel density of the display unit 21 can be 1000 ppi or more, 5000 ppi or more, or 7000 ppi or more. Therefore, the semiconductor device 100A can be used, for example, as a display device for xR such as AR or VR.
  • the semiconductor device 100A according to one embodiment of the present invention can be suitably applied to electronic devices, such as HMDs, in which the distance between the display unit and the user is short.
  • FIG. 18 is a cross-sectional view of part of the semiconductor device 100C.
  • Layer 20a comprises a substrate 701 on which a transistor 251 is provided.
  • the layer 20 a also includes an isolation layer 403 , an insulating layer 405 , an insulating layer 407 , an insulating layer 409 and a conductive layer 453 .
  • the layer 20b comprises an insulating layer 213 and an insulating layer 214, on which the transistor 436 is provided.
  • the transistor 436 is a transistor included in the display pixel circuit 431, for example.
  • An OS transistor can be preferably used as the transistor 436 .
  • An OS transistor has a feature of extremely low off-state current. Therefore, since the holding time of a video signal or the like can be lengthened, the frequency of refresh operation can be reduced. Therefore, the power consumption of the semiconductor device 100C can be reduced.
  • Layer 20 b comprises insulating layer 216 , insulating layer 222 , insulating layer 224 , insulating layer 254 , insulating layer 280 , insulating layer 274 , insulating layer 281 , insulating layer 361 , and insulating layer 363 .
  • Conductive layers 301 are embedded in the insulating layers 254 , 280 , 274 and 281 .
  • Conductive layer 301 is electrically connected to one of the source and drain of transistor 436 .
  • the height of the upper surface of the conductive layer 301 and the height of the upper surface of the insulating layer 281 can be made approximately the same.
  • a conductive layer 311 and a conductive layer 313 are embedded in the insulating layer 361 .
  • Conductive layer 311 is electrically connected to one of the source and drain of transistor 251 .
  • Conductive layer 313 is electrically connected to transistor 436 through conductive layer 301 .
  • the conductive layer 313 functions as a wiring.
  • the insulating layer 213 , the insulating layer 214 , the insulating layer 216 , the insulating layer 280 , the insulating layer 274 , and the insulating layer 281 function as interlayer films, and function as planarizing films that cover the uneven shapes thereunder.
  • the upper surface of the insulating layer 281 may be planarized by planarization treatment using a CMP method or the like in order to improve planarity.
  • the semiconductor device 100C shown in FIG. 18 has an OS transistor and a light-emitting device with an MML (metal maskless) structure.
  • MML metal maskless
  • leakage current that can flow through the transistor and leakage current that can flow between adjacent light-emitting elements also referred to as lateral leakage current, side leakage current, or the like
  • the observer can observe any one or more of sharpness of the image, sharpness of the image, high saturation, and high contrast ratio.
  • the leakage current that can flow in the transistor and the horizontal leakage current between light-emitting elements are extremely low, so that light leakage that can occur during black display (so-called whitening) is extremely small (also called pure black display).
  • a layer provided between light-emitting elements for example, an organic layer commonly used between light-emitting elements, also referred to as a common layer
  • a display with no side leakage or very little side leakage can be obtained.
  • FIG. 19 is a perspective view for explaining the configuration of the semiconductor device 100D. In FIG. 19, the layers 10a, 30, and the like are shown separately in order to make the configuration of the semiconductor device 100D easier to understand.
  • a layer 30 included in the semiconductor device 100D is provided between the layer 10a and the layer 20b.
  • a layer 30 shown in FIG. 2 drive circuit unit 232 , CPU 23 , GPU 24 , and memory circuit unit 25 . Note that layer 30 need not include all of these functional circuits. Further, the layer 30 may be provided with circuits other than these. Also, some of these functional circuits may be provided in layer 10a and/or layer 20b.
  • the components of the semiconductor device 100D can be reduced. Therefore, productivity of the semiconductor device 100D can be improved. In addition, by reducing the number of components, the number of connection points between the components is reduced, thereby improving the reliability of the semiconductor device.
  • FIG. 20 is a cross-sectional view of part of the semiconductor device 100D.
  • Layer 30 has a configuration similar to layer 20a.
  • Layer 30 and layer 10a are electrically connected by a TSV junction. Note that the layer 30 and the layer 10a may be electrically connected by Cu--Cu bonding.
  • FIG. 21 is a perspective view for explaining the configuration of the semiconductor device 100E.
  • the layers 10a, 20, and the like are shown separately in order to make the configuration of the semiconductor device 100E easier to understand.
  • control circuit section 16 the DSP circuit section 17, and the memory circuit section 18 are not shown in the layer 20 in FIG. You may prepare.
  • the semiconductor device 100 reads a subject image projected on the imaging unit 11, and displays the read subject image on the display unit 21. It has a function to display on In addition, the imaging unit 11 and the display unit 21 have regions that overlap in the Z direction.
  • FIG. 22 is a perspective view showing how the imaging unit 11 and the display unit 21 overlap each other.
  • 23 shows a state in which the imaging unit 11 and the display unit 21 shown in FIG. 22 are separated.
  • 22 and 23 correspond to a configuration example of the semiconductor device 100A, for example.
  • a mark 99a is added to the corner of the imaging unit 11 and a mark 99b is added to the corner of the display unit 21 in order to facilitate understanding of how the imaging unit 11 and the display unit 21 overlap.
  • the imaging unit 11 and the display unit 21 overlap each other so that when the mark 99 a is on the lower left of the imaging unit 11 , the mark 99 b is also on the lower left of the display unit 21 .
  • the imaging unit 11 and the display unit 21 overlap so that the marks 99a and 99b match or substantially match.
  • peripheral driving circuits and functional circuits are omitted in order to facilitate understanding of the connection configuration between the imaging unit 11 and the display unit 21 .
  • the imaging unit 11 has imaging pixels 12 arranged in a matrix of m rows and n columns
  • the display unit 21 has display pixels 230 arranged in a matrix of m rows and n columns.
  • the imaging unit 11 and the display unit 21 are electrically connected via n wirings 134.
  • the imaging pixels 12 in the first column are electrically connected to the display pixels 230 in the first column through the first wiring 134 (wiring 134[1]).
  • the n-th imaging pixel 12 is electrically connected to the n-th display pixel 230 via the n-th wiring 134 (wiring 134[n]).
  • the wiring 134 may be formed in a manner similar to that of the conductive layer 248, the conductive layer 453, and the like described in the above embodiment. For example, it may be formed using TSV and Cu--Cu bonding. Alternatively, it may be formed using a wire bonding method or the like.
  • the image pickup data obtained by the image pickup unit 11 and the image pickup data of all the columns for each row are directly converted into a video signal for the display unit. 21 can be supplied.
  • the imaging data of n imaging pixels 12 (imaging pixels 12[1,1] to imaging pixels 12[1,n]) in the first row are converted to n display pixels in the first row.
  • 230 display pixels 230[1,1] to display pixels 230[1,n]
  • the subject image obtained by the imaging unit 11 can be immediately displayed on the display unit 21, so the time difference between imaging and display can be reduced. Therefore, the deviation of the photographing timing is reduced. Also, an accurate framework can be realized.
  • FIGS. 24 and 25 A modification of the configuration shown in FIGS. 22 and 23 is shown in FIGS. 24 and 25.
  • FIG. FIG. 24 is a perspective view showing how the imaging unit 11 and the display unit 21 overlap each other.
  • 25 shows a state in which the imaging unit 11 and the display unit 21 shown in FIG. 24 are separated.
  • FIG. 24 and 25 show a configuration example in which an analog potential control circuit 26, which is a type of functional circuit, is provided between the imaging section 11 and the display section 21.
  • FIG. Each of the n wirings 134 is electrically connected to the analog potential control circuit 26 .
  • the analog potential control circuit 26 is electrically connected to each column of the plurality of display pixels 230 included in the display section 21 via n wirings 135 .
  • the analog potential control circuit 26 has a function of performing voltage adjustment, polarity conversion, power amplification, and the like of the imaging data supplied from the imaging section 11 . Therefore, it can be said that the analog potential control circuit 26 has a function of converting imaging data into a video signal.
  • the imaging data obtained by the imaging unit 11 is supplied to the analog potential control circuit 26 as the imaging data of all the columns for each row.
  • the analog potential control circuit 26 converts the imaging data input via the wiring 134 into a video signal and supplies the video signal to the display unit 21 via the wiring 135 .
  • the imaging data supplied to the analog potential control circuit 26 via the wiring 134[1] is converted into a video signal by the analog potential control circuit 26, and sent to the display section 21 via the wiring 135[1]. supplied.
  • imaging data supplied to the analog potential control circuit 26 via the wiring 134[n] is converted into a video signal by the analog potential control circuit 26 and supplied to the display unit 21 via the wiring 135[n]. be.
  • imaging data acquired by the imaging unit 11 can be converted into a video signal more suitable for display on the display unit 21 using the analog potential control circuit 26 .
  • a semiconductor device that is less susceptible to noise and has good display quality can be realized.
  • the analog potential control circuit 26 may be provided in the layer 20 in this embodiment mode, the analog potential control circuit 26 may be provided in the layer 10 (see FIG. 26).
  • the wiring 135 may be formed in a manner similar to that of the conductive layers 248 and 453 described in the above embodiment modes. For example, it may be formed using TSV and Cu--Cu bonding. Alternatively, it may be formed using a wire bonding method or the like. Further, for example, the analog potential control circuit 26 may be provided in the layer 30 of the semiconductor device 100D shown in the above embodiment.
  • 27 and 28 show examples in which the imaging unit 11 includes imaging pixels 12 arranged in a matrix of m rows and n columns, and the display unit 21 includes display pixels 230 arranged in a matrix of p rows and q columns. showing. 27 and 28 show the case where p is less than m and q is less than n, but the magnitude relationship may be reversed, and p and m may be equal.
  • FIGS. 27 and 28 show configuration examples in which imaging data is supplied to the analog potential control circuit 26 via n wirings 134, and video signals are supplied to the display section 21 via q wirings 135. FIG. ing.
  • the imaged data in the corresponding column may be deleted at regular intervals.
  • the video signal of the additional column may be the average value or weighted average value of the video signals of the columns adjacent to the additional column.
  • the imaged data of the corresponding row may be deleted at regular intervals.
  • the average value or weighted average value of the video signals of the rows adjacent to the additional row may be used as the video signal of the additional row.
  • a GPU or a super-resolution circuit may be used to perform up-conversion processing or down-conversion processing of video signals.
  • each column of the imaging unit 11 may be provided with an ADC (Analog-to-Digital Converter) 51 .
  • ADC Analog-to-Digital Converter
  • Various ADCs such as a successive approximation type, a delta-sigma type, or a pipeline type can be applied as the ADC 51 .
  • a DAC Digital-to-Analog Converter
  • a DAC 52 may be provided in each column of the display section 21 .
  • various DACs such as segment type, switched capacitor type, or delta-sigma type can be applied.
  • the ADC 51 provided between the imaging pixels 12 in the first column and the first wiring 134 is indicated as ADC 51 [1], and provided between the imaging pixels 12 in the n-th column and the n-th wiring 134.
  • ADC51 is shown as ADC51[n].
  • the DAC 52 provided between the display pixel 230 on the first column and the first wiring 134 is indicated as DAC 52[1]
  • the DAC 52 between the display pixel 230 on the n-th column and the wiring 134 on the n-th is shown as DAC 52[n].
  • the imaging data of the imaging pixels 12 are analog signals.
  • the imaging data is converted into a digital signal by the ADC 51 and input to the DAC 52 via the wiring 134 .
  • the DAC 52 converts imaging data, which is a digital signal, into an analog signal.
  • the imaging data converted into analog signals are supplied to the display pixels 230 as video signals.
  • FIG. 30 shows an example in which the ADC 51 is provided in the layer 10 and the DAC 52 is provided in the layer 20.
  • the ADC 51 and the DAC 52 are provided in the layer 30 of the semiconductor device 100D described in the above embodiment. may be provided.
  • ⁇ Modification 4> by converting an analog signal into a digital signal, arithmetic processing (image processing) of imaging data is facilitated, and various image processing can be performed. For example, adjustment of contrast, luminance, and saturation, data compression/expansion, and computational processing such as sum-of-products computation processing are facilitated.
  • an output control circuit 53 may be provided on the output side of the ADC 51 and an input control circuit 54 may be provided on the input side of the DAC 52.
  • the output control circuit 53 has a function of selecting whether to output the imaging data supplied from the ADC 51 to the display unit 21 side or to the outside from the output terminal OUT. In addition, it is possible to achieve both output to the outside and output to the display unit 21 side.
  • the imaging data output to the outside is supplied to the storage device 610 (see FIGS. 34 and 35).
  • the storage device 610 not only the storage circuit section 18 shown in the above embodiment, but also HDD (Hard Disk Drive), SSD (Solid State Drive), FD (Floppy Disk), magneto-optical disk (MO: Magneto-Optical) disk), USB memory, SD memory card, CD (Compact Disc), DVD (Digital Versatile Disc), and BD (Blu-ray Disc (registered trademark)).
  • the storage device 610 also functions as a temporary storage device in image processing of imaging data.
  • an image processing device that performs arithmetic processing on imaging data, for example, one or more selected from the CPU, GPU, DSP, and super-resolution circuit shown in the above embodiments can be used.
  • the input control circuit 54 has a function of selecting one of the imaging data supplied from the imaging unit 11 through the ADC 51 and the digital signal supplied from the outside through the input terminal IN and supplying the selected data to the DAC 52 . It also has a function of supplying to the DAC 52 a signal obtained by combining the imaging data supplied from the imaging unit 11 through the ADC 51 and the digital signal input (IN) from the outside.
  • FIG. 32 illustrates an example in which the ADC 51 and the output control circuit 53 are provided in the layer 10 and the DAC 52 and the input control circuit 54 are provided in the layer 20, one embodiment of the present invention is not limited to this.
  • at least one of the ADC 51, the output control circuit 53, the DAC 52, and the input control circuit 54 may be provided in the layer 30 of the semiconductor device 100D shown in the above embodiment.
  • the ADC 51 and the output control circuit 53 may be provided in the layer 10b of the semiconductor device 100C shown in the above embodiment, and the DAC 52 and the input control circuit 54 may be provided in the layer 20a (see FIG. 33).
  • FIG. 34 and 35 show an example of a semiconductor device 100 including layers 10 and 20 shown in FIG. 32 and an external device electrically connected to the semiconductor device 100.
  • FIG. 34 and 35 show a control device 600, a storage device 610, an image processing device 620, a power control device 630, a timing controller 640, an input/output device 650, and a communication device 660 as examples of external devices.
  • Control device 600 storage device 610, image processing device 620, power control device 630, timing controller 640, input/output device 650, and communication device 660 shown in FIGS. Connected. Also, the image processing device 620 may be electrically connected to the storage device 610 without going through the bus line 601 .
  • the control device 600 has a function of controlling the operation of each device connected via the bus line 601 .
  • the image processing device 620 has a function of performing arithmetic processing on the image data held in the storage device 610 . For example, it has a function of performing contrast adjustment of image data, gamma correction, and the like.
  • the power controller 630 has the function of supplying the required power to the layer 10 and the function of supplying the required power to the layer 20 .
  • Power controller 630 may provide the same power to each of layer 10 and layer 20, or may provide different power. Further, as shown in FIG. 35, the power control device 630 is divided into a power control device 630a having a function of supplying power to the layer 10 and a power control device 630b having a function of supplying power to the layer 20. good too.
  • the timing controller 640 has a function of synchronizing the operation of the circuits provided in the layer 10 and the operation of the circuits provided in the layer 20 .
  • the timing controller 640 has a function of supplying clock signals and start signals of the same frequency to each of the layers 10 and 20 .
  • the timing controller 640 is divided into a timing controller 640a having a function of supplying a clock signal, a start signal, etc. to the layer 10 and a timing controller 640a having a function of supplying a clock signal, a start signal, etc. to the layer 20. It may be provided separately in the controller 640b.
  • the input/output device 650 has a function of inputting/outputting data with the outside.
  • the input/output device 650 also has a function of supplying data held in the storage device 610 to the layer 20 .
  • Data input via the input/output device 650 may be stored in the storage device 610 .
  • the input/output device 650 also has a function of supplying data processed by the image processing device 620 to the layer 20 .
  • Communication device 660 may communicate using a communication protocol or technique similar to the communication circuitry described above.
  • ⁇ Structure example of transistor> 36A, 36B, and 36C are a top view and a cross-sectional view of a transistor 500 that can be used in a semiconductor device according to one embodiment of the present invention.
  • the transistor 500 can be applied to the semiconductor device according to one embodiment of the present invention.
  • it can be used for the transistors that layer 20 comprises.
  • FIG. 36A is a top view of transistor 500.
  • FIG. 36B and 36C are cross-sectional views of transistor 500.
  • FIG. 36B is a cross-sectional view of the portion indicated by the dashed-dotted line A1-A2 in FIG. 36A, and is also a cross-sectional view of the transistor 500 in the channel length direction.
  • 36C is a cross-sectional view of the portion indicated by the dashed-dotted line A3-A4 in FIG. 36A, and is also a cross-sectional view of the transistor 500 in the channel width direction.
  • some elements are omitted for clarity of illustration.
  • the transistor 500 includes a metal oxide 531a over a substrate (not shown), a metal oxide 531b over the metal oxide 531a, and a metal oxide 531b.
  • Conductors 542a and 542b spaced apart from each other and an insulator 580 positioned over the conductors 542a and 542b with an opening formed between the conductors 542a and 542b.
  • the conductor 560 arranged in the opening, the metal oxide 531b, the conductor 542a, the conductor 542b, and the insulator 580, the insulator 550 arranged between the conductor 560, and the metal It has an oxide 531 b , a conductor 542 a , a conductor 542 b , an insulator 580 , and a metal oxide 531 c interposed between the insulator 550 .
  • the top surface of the conductor 560 preferably substantially coincides with the top surfaces of the insulator 550, the insulator 554, the metal oxide 531c, and the insulator 580.
  • the metal oxide 531a, the metal oxide 531b, and the metal oxide 531c may be collectively referred to as the metal oxide 531 below.
  • the conductor 542a and the conductor 542b may be collectively referred to as a conductor 542 in some cases.
  • the side surfaces of the conductors 542a and 542b on the conductor 560 side are substantially vertical. Note that the transistor 500 illustrated in FIG. 36 is not limited to this, and the angle between the side surfaces and the bottom surfaces of the conductors 542a and 542b is 10° to 80°, preferably 30° to 60°. may be Also, the opposing side surfaces of the conductor 542a and the conductor 542b may have a plurality of surfaces.
  • an insulator 554 is provided between an insulator 524, a metal oxide 531a, a metal oxide 531b, a conductor 542a, a conductor 542b, and a metal oxide 531c, and an insulator 580. preferably.
  • the insulator 554 includes the side surface of the metal oxide 531c, the top and side surfaces of the conductor 542a, the top and side surfaces of the conductor 542b, the metal oxide 531a and the metal oxide 531b. , and the top surface of insulator 524 .
  • a region where a channel is formed (hereinafter also referred to as a channel formation region) and three layers of the metal oxide 531a, the metal oxide 531b, and the metal oxide 531c are stacked in the vicinity thereof.
  • the invention is not limited to this.
  • a two-layer structure of the metal oxide 531b and the metal oxide 531c or a stacked structure of four or more layers may be provided.
  • the conductor 560 has a two-layer structure in the transistor 500, the present invention is not limited to this.
  • the conductor 560 may have a single-layer structure or a laminated structure of three or more layers.
  • each of the metal oxide 531a, the metal oxide 531b, and the metal oxide 531c may have a stacked structure of two or more layers.
  • the metal oxide 531c has a stacked structure of a first metal oxide and a second metal oxide on the first metal oxide
  • the first metal oxide is the metal oxide 531b.
  • the second metal oxide preferably has a similar composition to metal oxide 531a.
  • the conductor 560 functions as a gate electrode of the transistor, and the conductors 542a and 542b function as source and drain electrodes, respectively.
  • the conductor 560 is formed to be embedded in the opening of the insulator 580 and the region sandwiched between the conductors 542a and 542b.
  • the arrangement of conductor 560, conductor 542a and conductor 542b is selected in a self-aligned manner with respect to the opening of insulator 580.
  • the display device can have high definition.
  • the display device can have a narrow frame.
  • the conductor 560 preferably has a conductor 560a provided inside the insulator 550 and a conductor 560b provided so as to be embedded inside the conductor 560a.
  • the transistor 500 includes an insulator 514 provided over a substrate (not shown), an insulator 516 provided over the insulator 514, and a conductor 505 embedded in the insulator 516. , insulator 522 overlying insulator 516 and conductor 505 , and insulator 524 overlying insulator 522 .
  • a metal oxide 531 a is preferably disposed over the insulator 524 .
  • An insulator 574 functioning as an interlayer film and an insulator 581 are preferably provided over the transistor 500 .
  • the insulator 574 is preferably arranged in contact with top surfaces of the conductor 560 , the insulator 550 , the insulator 554 , the metal oxide 531 c , and the insulator 580 .
  • the insulator 522, the insulator 554, and the insulator 574 preferably have a function of suppressing diffusion of hydrogen (eg, at least one of hydrogen atoms, hydrogen molecules, and the like).
  • insulators 522 , 554 , and 574 preferably have lower hydrogen permeability than insulators 524 , 550 , and 580 .
  • the insulator 522 and the insulator 554 preferably have a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like).
  • insulator 522 and insulator 554 preferably have lower oxygen permeability than insulator 524 , insulator 550 and insulator 580 .
  • insulator 524 , metal oxide 531 , and insulator 550 are separated by insulators 580 and 581 and insulators 554 and 574 . Therefore, impurities such as hydrogen contained in the insulators 580 and 581 and excess oxygen can be prevented from entering the insulator 524 , the metal oxide 531 , and the insulator 550 .
  • a conductor 545 (a conductor 545a and a conductor 545b) electrically connected to the transistor 500 and functioning as a plug is preferably provided.
  • insulators 541 (insulators 541a and 541b) are provided in contact with side surfaces of conductors 545 functioning as plugs. That is, the insulator 541 is provided in contact with the inner walls of the openings of the insulator 554 , the insulator 580 , the insulator 574 , and the insulator 581 .
  • a first conductor of the conductor 545 may be provided in contact with the side surface of the insulator 541 and a second conductor of the conductor 545 may be provided inside.
  • the height of the top surface of the conductor 545 and the height of the top surface of the insulator 581 can be made approximately the same.
  • the transistor 500 shows the structure in which the first conductor of the conductor 545 and the second conductor of the conductor 545 are stacked, the present invention is not limited to this.
  • the conductor 545 may be provided as a single layer or a laminated structure of three or more layers. When the structure has a laminated structure, an ordinal number may be assigned in order of formation for distinction.
  • a metal oxide functioning as an oxide semiconductor (hereinafter also referred to as an oxide semiconductor) is added to the metal oxide 531 (the metal oxide 531a, the metal oxide 531b, and the metal oxide 531c) including a channel formation region. ) is preferably used.
  • the metal oxide preferably contains at least indium (In) or zinc (Zn). In particular, it preferably contains indium (In) and zinc (Zn). Moreover, it is preferable that the element M is included in addition to these.
  • element M aluminum (Al), gallium (Ga), yttrium (Y), tin (Sn), boron (B), titanium (Ti), iron (Fe), nickel (Ni), germanium (Ge), zirconium (Zr), molybdenum (Mo), lanthanum (La), cerium (Ce), neodymium (Nd), hafnium (Hf), tantalum (Ta), tungsten (W), magnesium (Mg) or cobalt (Co)
  • Al aluminum
  • Ga gallium
  • Y yttrium
  • Sn tin
  • B boron
  • titanium Ti
  • iron (Fe) iron
  • Ni nickel
  • Ge germanium
  • Zr zirconium
  • Mo molybdenum
  • the element M is preferably one or more of aluminum (Al), gallium (Ga), yttrium (Y), and tin (Sn). Moreover, it is more preferable that the element M contains either one or both of gallium (Ga) and tin (Sn).
  • the thickness of the metal oxide 531b in a region that does not overlap with the conductor 542 is thinner than that in a region that overlaps with the conductor 542 in some cases. This is formed by removing a portion of the top surface of metal oxide 531b when forming conductors 542a and 542b.
  • a conductive film to be the conductor 542 is formed over the top surface of the metal oxide 531b, a region with low resistance is formed near the interface with the conductive film in some cases. By removing the region with low resistance located between the conductors 542a and 542b on the top surface of the metal oxide 531b in this manner, formation of a channel in this region can be prevented.
  • a high-definition display device including a small-sized transistor can be provided.
  • a display device including a transistor with high on-state current and high luminance can be provided.
  • a fast-operating display device can be provided with a fast-operating transistor.
  • a highly reliable display device including a transistor with stable electrical characteristics can be provided.
  • a display device including a transistor with low off-state current and low power consumption can be provided.
  • transistor 500 A detailed structure of the transistor 500 that can be used in the display device that is one embodiment of the present invention is described.
  • the conductor 505 is arranged so as to have regions that overlap with the metal oxide 531 and the conductor 560 . Further, the conductor 505 is preferably embedded in the insulator 516 .
  • the conductor 505 has a conductor 505a, a conductor 505b, and a conductor 505c.
  • Conductor 505 a is provided in contact with the bottom surface and sidewalls of the opening provided in insulator 516 .
  • the conductor 505b is provided so as to be embedded in a recess formed in the conductor 505a.
  • the top surface of the conductor 505b is lower than the top surface of the conductor 505a and the top surface of the insulator 516 .
  • the conductor 505c is provided in contact with the top surface of the conductor 505b and the side surface of the conductor 505a.
  • the height of the top surface of the conductor 505 c is substantially the same as the height of the top surface of the conductor 505 a and the height of the top surface of the insulator 516 . That is, the conductor 505b is surrounded by the conductors 505a and 505c.
  • the conductor 505a and the conductor 505c have a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (N 2 O, NO, NO 2 and the like), and copper atoms. It is preferable to use a conductive material having Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like).
  • a conductive material having a function of reducing diffusion of hydrogen for the conductor 505a and the conductor 505c impurities such as hydrogen contained in the conductor 505b pass through the insulator 524 or the like to the metal oxide 531. can be suppressed. Further, by using a conductive material having a function of suppressing diffusion of oxygen for the conductors 505a and 505c, it is possible to suppress reduction in conductivity due to oxidation of the conductor 505b.
  • the conductive material having a function of suppressing diffusion of oxygen titanium, titanium nitride, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used, for example. Therefore, as the conductor 505a, a single layer or a laminate of the above conductive materials may be used. For example, titanium nitride may be used for the conductor 505a.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductor 505b.
  • tungsten may be used for the conductor 505b.
  • the conductor 560 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 505 functions as a second gate (also referred to as a bottom gate) electrode.
  • V th of the transistor 500 can be controlled by changing the potential applied to the conductor 505 independently of the potential applied to the conductor 560 .
  • V th of the transistor 500 can be made higher than 0 V and the off-state current can be reduced. Therefore, when a negative potential is applied to the conductor 505, the drain current when the potential applied to the conductor 560 is 0 V can be made smaller than when no potential is applied.
  • the conductor 505 is preferably provided larger than the channel formation region in the metal oxide 531 .
  • the conductor 505 is preferably extended even in a region outside the edge crossing the channel width direction of the metal oxide 531 .
  • the conductor 505 and the conductor 560 preferably overlap with each other with an insulator interposed therebetween on the outside of the side surface of the metal oxide 531 in the channel width direction.
  • the electric field of the conductor 560 functioning as the first gate electrode and the electric field of the conductor 505 functioning as the second gate electrode cause the channel formation region of the metal oxide 531 to be expanded. It can be surrounded electrically.
  • the conductor 505 is extended so that it also functions as a wire.
  • a structure in which a conductor functioning as a wiring is provided under the conductor 505 may be employed.
  • the insulator 514 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 500 from the substrate side. Therefore, the insulator 514 has a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (such as N 2 O, NO, NO 2 ), and copper atoms. (It is difficult for the above impurities to permeate.) It is preferable to use an insulating material. Alternatively, it is preferable to use an insulating material that has a function of suppressing the diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (the oxygen hardly permeates).
  • oxygen eg, at least one of oxygen atoms, oxygen molecules, and the like
  • the insulator 514 is preferably made of aluminum oxide, silicon nitride, or the like. Accordingly, diffusion of impurities such as water or hydrogen from the substrate side to the transistor 500 side of the insulator 514 can be suppressed. Alternatively, diffusion of oxygen contained in the insulator 524 or the like to the substrate side of the insulator 514 can be suppressed.
  • the insulator 516 , the insulator 580 , and the insulator 581 functioning as interlayer films preferably have lower dielectric constants than the insulator 514 .
  • the parasitic capacitance generated between wirings can be reduced.
  • the insulator 516, the insulator 580, and the insulator 581 include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, and carbon and nitrogen are added. Silicon oxide, silicon oxide having holes, or the like may be used as appropriate.
  • Insulator 522 and insulator 524 function as gate insulators.
  • the insulator 524 in contact with the metal oxide 531 preferably releases oxygen by heating.
  • the oxygen released by heating is sometimes referred to as excess oxygen.
  • silicon oxide, silicon oxynitride, or the like may be used as appropriate for the insulator 524 .
  • an oxide material from which part of oxygen is released by heating is preferably used as the insulator 524 .
  • the oxide from which oxygen is released by heating means that the amount of oxygen released in terms of oxygen atoms is 1.0 ⁇ 10 18 atoms/cm 3 or more, preferably 1.0, in TDS (Thermal Desorption Spectroscopy) analysis.
  • the oxide film has a density of 10 19 atoms/cm 3 or more, more preferably 2.0 x 10 19 atoms/cm 3 or more, or 3.0 10 20 atoms/cm 3 or more.
  • the surface temperature of the film during the TDS analysis is preferably in the range of 100° C. or higher and 700° C. or lower, or 100° C. or higher and 400° C. or lower.
  • the insulator 524 may have a thinner film thickness in a region that does not overlap with the insulator 554 and does not overlap with the metal oxide 531b than in other regions.
  • a region of the insulator 524 which does not overlap with the insulator 554 and does not overlap with the metal oxide 531b preferably has a thickness with which oxygen can be diffused sufficiently.
  • the insulator 522 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 500 from the substrate side.
  • insulator 522 preferably has a lower hydrogen permeability than insulator 524 .
  • the insulator 522 preferably has a function of suppressing the diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (the oxygen is less permeable).
  • oxygen eg, at least one of oxygen atoms, oxygen molecules, and the like
  • insulator 522 preferably has a lower oxygen permeability than insulator 524 .
  • the insulator 522 preferably has a function of suppressing diffusion of oxygen and impurities, so that diffusion of oxygen in the metal oxide 531 to the substrate side can be reduced.
  • the conductor 505 can be prevented from reacting with oxygen contained in the insulator 524 and the metal oxide 531 .
  • the insulator 522 preferably contains an oxide of one or both of aluminum and hafnium, which are insulating materials.
  • the insulator containing oxide of one or both of aluminum and hafnium aluminum oxide, hafnium oxide, oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • oxygen is released from the metal oxide 531 and impurities such as hydrogen enter the metal oxide 531 from the peripheral portion of the transistor 500 . It functions as a layer that suppresses
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxynitride, or silicon nitride may be stacked over the above insulator.
  • the insulator 522 is made of, for example, a so-called high oxide such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ) or (Ba,Sr)TiO 3 (BST).
  • Insulators including -k materials may be used in single layers or stacks. As transistors are miniaturized and highly integrated, thinning of gate insulators may cause problems such as leakage current. By using a high-k material for the insulator functioning as the gate insulator, the gate potential during transistor operation can be reduced while maintaining the physical film thickness.
  • the insulator 522 and the insulator 524 may have a stacked structure of two or more layers. In that case, it is not limited to a laminated structure made of the same material, and a laminated structure made of different materials may be used. For example, an insulator similar to the insulator 524 may be provided under the insulator 522 .
  • the metal oxide 531 has a metal oxide 531a, a metal oxide 531b over the metal oxide 531a, and a metal oxide 531c over the metal oxide 531b.
  • a metal oxide 531a By providing the metal oxide 531a under the metal oxide 531b, diffusion of impurities from the structure formed below the metal oxide 531a to the metal oxide 531b can be suppressed.
  • the metal oxide 531c over the metal oxide 531b, diffusion of impurities from the structure formed above the metal oxide 531c to the metal oxide 531b can be suppressed.
  • the metal oxide 531 preferably has a stacked structure of a plurality of oxide layers with different atomic ratios of metal atoms.
  • the metal oxide 531 contains at least indium (In) and the element M
  • the number of atoms of the element M contained in the metal oxide 531a with respect to the number of atoms of all elements constituting the metal oxide 531a The ratio is preferably higher than the ratio of the number of atoms of the element M contained in the metal oxide 531b to the number of atoms of all elements forming the metal oxide 531b.
  • the atomic ratio of the element M contained in the metal oxide 531a to In is preferably higher than the atomic ratio of the element M contained in the metal oxide 531b to In.
  • the metal oxide 531c can be a metal oxide that can be used for the metal oxide 531a or the metal oxide 531b.
  • the energy of the conduction band bottom of the metal oxide 531a and the metal oxide 531c be higher than the energy of the conduction band bottom of the metal oxide 531b.
  • the electron affinities of the metal oxides 531a and 531c are preferably smaller than the electron affinities of the metal oxide 531b.
  • a metal oxide that can be used for the metal oxide 531a is preferably used as the metal oxide 531c.
  • the ratio of the number of atoms of the element M contained in the metal oxide 531c to the number of atoms of all the elements forming the metal oxide 531c is higher than the number of atoms of all the elements forming the metal oxide 531b.
  • the ratio of the number of atoms of the element M contained in the oxide 531b is preferably higher than that of the oxide 531b. Further, the atomic ratio of the element M contained in the metal oxide 531c to In is preferably higher than the atomic ratio of the element M contained in the metal oxide 531b to In.
  • the energy level at the bottom of the conduction band changes gently at the junction of the metal oxide 531a, the metal oxide 531b, and the metal oxide 531c.
  • the energy level of the bottom of the conduction band at the junction of the metal oxide 531a, the metal oxide 531b, and the metal oxide 531c continuously changes or continuously joins.
  • the defect level density of the mixed layers formed at the interface between the metal oxide 531a and the metal oxide 531b and at the interface between the metal oxide 531b and the metal oxide 531c should be lowered.
  • the metal oxide 531a and the metal oxide 531b, and the metal oxide 531b and the metal oxide 531c have a common element (main component) other than oxygen, so that the defect level density is low.
  • Mixed layers can be formed.
  • the metal oxide 531b is an In-Ga-Zn oxide
  • an In-Ga-Zn oxide, a Ga-Zn oxide, gallium oxide, or the like may be used as the metal oxide 531a and the metal oxide 531c.
  • the metal oxide 531c may have a stacked structure.
  • a stacked structure of In--Ga--Zn oxide and Ga--Zn oxide over the In--Ga--Zn oxide, or an In--Ga--Zn oxide and over the In--Ga--Zn oxide can be used.
  • a stacked structure of an In--Ga--Zn oxide and an oxide containing no In may be used as the metal oxide 531c.
  • the metal oxide 531c has a stacked structure
  • In: Ga: Zn 4:2:3 [atomic number ratio] and a laminated structure with gallium oxide.
  • the main path of carriers becomes the metal oxide 531b.
  • the defect level density at the interface between the metal oxide 531a and the metal oxide 531b and at the interface between the metal oxide 531b and the metal oxide 531c can be reduced. can be lowered. Therefore, the influence of interface scattering on carrier conduction is reduced, and the transistor 500 can obtain high on-current and high frequency characteristics.
  • the constituent elements of the metal oxide 531c are It is expected to suppress the diffusion to the insulator 550 side.
  • the metal oxide 531c has a stacked structure, and the oxide that does not contain In is positioned above the stacked structure, so that In that can diffuse toward the insulator 550 can be suppressed. Since the insulator 550 functions as a gate insulator, the characteristics of the transistor are deteriorated when In is diffused. Therefore, by using a stacked-layer structure for the metal oxide 531c, a highly reliable display device can be provided.
  • a conductor 542 (a conductor 542a and a conductor 542b) functioning as a source electrode and a drain electrode is provided over the metal oxide 531b.
  • Conductors 542 include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, and lanthanum. It is preferable to use a metal element selected from, an alloy containing the above-described metal elements as a component, or an alloy in which the above-described metal elements are combined.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, and the like are used. is preferred.
  • tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize. It is preferable because it is a conductive material or a material that maintains conductivity even after absorbing oxygen.
  • the oxygen concentration in the vicinity of the conductor 542 of the metal oxide 531 may be reduced.
  • a metal compound layer containing the metal contained in the conductor 542 and the components of the metal oxide 531 is formed near the conductor 542 of the metal oxide 531 .
  • the carrier concentration increases in a region of the metal oxide 531 near the conductor 542, and the region becomes a low-resistance region.
  • a region between the conductor 542 a and the conductor 542 b is formed so as to overlap with the opening of the insulator 580 . Accordingly, the conductor 560 can be arranged in a self-aligned manner between the conductor 542a and the conductor 542b.
  • Insulator 550 functions as a gate insulator.
  • the insulator 550 is preferably placed in contact with the top surface of the metal oxide 531c.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, or silicon oxide having vacancies is used. be able to.
  • silicon oxide and silicon oxynitride are preferable because they are stable against heat.
  • the insulator 550 preferably has a reduced impurity concentration such as water or hydrogen.
  • the thickness of the insulator 550 is preferably 1 nm or more and 20 nm or less.
  • a metal oxide may be provided between the insulator 550 and the conductor 560 .
  • the metal oxide preferably suppresses diffusion of oxygen from the insulator 550 to the conductor 560 . Accordingly, oxidation of the conductor 560 by oxygen in the insulator 550 can be suppressed.
  • the metal oxide may function as part of the gate insulator. Therefore, in the case where silicon oxide, silicon oxynitride, or the like is used for the insulator 550, a metal oxide that is a high-k material with a high dielectric constant is preferably used as the metal oxide.
  • the gate insulator has a stacked-layer structure of the insulator 550 and the metal oxide, the stacked-layer structure can be stable against heat and have a high relative dielectric constant. Therefore, the gate potential applied during transistor operation can be reduced while maintaining the physical film thickness of the gate insulator. Also, the equivalent oxide thickness (EOT) of the insulator that functions as the gate insulator can be reduced.
  • EOT equivalent oxide thickness
  • a metal oxide containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, or the like can be used.
  • the conductor 560 is shown as having a two-layer structure in FIG. 36, it may have a single-layer structure or a laminated structure of three or more layers.
  • the conductor 560a has a function of suppressing the diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (N 2 O, NO, NO 2 and the like), and copper atoms. It is preferable to use a conductor having a Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like).
  • the conductor 560a has a function of suppressing diffusion of oxygen
  • oxygen contained in the insulator 550 can suppress oxidation of the conductor 560b and a decrease in conductivity.
  • the conductive material having a function of suppressing diffusion of oxygen tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used, for example.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductor 560b.
  • a conductor with high conductivity is preferably used.
  • a conductive material whose main component is tungsten, copper, or aluminum can be used.
  • the conductor 560b may have a layered structure, for example, a layered structure of titanium or titanium nitride and any of the above conductive materials.
  • the side surface of the metal oxide 531 is covered with the conductor 560 in the region where the metal oxide 531b does not overlap with the conductor 542, in other words, the channel formation region of the metal oxide 531. are placed.
  • the insulator 554 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 500 from the insulator 580 side.
  • insulator 554 preferably has a lower hydrogen permeability than insulator 524 .
  • the insulator 554 includes the side surfaces of the metal oxide 531c, the top and side surfaces of the conductor 542a, the top and side surfaces of the conductor 542b, and the metal oxide 531a and the metal oxide 531b. It preferably touches the side surfaces as well as the top surface of the insulator 524 .
  • hydrogen contained in the insulator 580 enters the metal oxide 531 from the top surface or the side surface of the conductor 542a, the conductor 542b, the metal oxide 531a, the metal oxide 531b, and the insulator 524. can be suppressed.
  • the insulator 554 preferably has a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (the above-described oxygen is difficult to permeate).
  • oxygen eg, at least one of oxygen atoms, oxygen molecules, and the like
  • insulator 554 preferably has a lower oxygen permeability than insulator 580 or insulator 524 .
  • the insulator 554 is preferably deposited using a sputtering method.
  • oxygen can be added to the vicinity of a region of the insulator 524 which is in contact with the insulator 554 . Accordingly, oxygen can be supplied from the region into the metal oxide 531 through the insulator 524 .
  • the insulator 554 has a function of suppressing upward diffusion of oxygen, so that diffusion of oxygen from the metal oxide 531 to the insulator 580 can be prevented.
  • the insulator 522 has a function of suppressing diffusion of oxygen downward, oxygen can be prevented from diffusing from the metal oxide 531 to the substrate side.
  • oxygen is supplied to the channel forming region of the metal oxide 531 . Accordingly, oxygen vacancies in the metal oxide 531 can be reduced, and normally-on of the transistor can be suppressed.
  • an insulator containing an oxide of one or both of aluminum and hafnium is preferably deposited.
  • the insulator containing oxides of one or both of aluminum and hafnium aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • the insulator 524 , the insulator 550 , and the metal oxide 531 are covered with the insulator 554 having a barrier property against hydrogen; and isolated from the insulator 550 . Accordingly, entry of impurities such as hydrogen from the outside of the transistor 500 can be suppressed, so that the transistor 500 can have favorable electrical characteristics and reliability.
  • the insulator 580 is provided over the insulator 524 , the metal oxide 531 , and the conductor 542 with the insulator 554 interposed therebetween.
  • the insulator 580 is formed using silicon oxide, silicon oxynitride, silicon nitride oxide, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, silicon oxide having holes, or the like. It is preferable to have In particular, silicon oxide and silicon oxynitride are preferable because they are thermally stable. In particular, a material such as silicon oxide, silicon oxynitride, or silicon oxide having vacancies is preferable because a region containing oxygen that is released by heating can be easily formed.
  • the concentration of impurities such as water or hydrogen in the insulator 580 is reduced. Also, the top surface of the insulator 580 may be planarized.
  • the insulator 574 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the insulator 580 from above.
  • an insulator that can be used for the insulator 514, the insulator 554, or the like may be used, for example.
  • An insulator 581 functioning as an interlayer film is preferably provided over the insulator 574 .
  • the insulator 581 preferably has a reduced concentration of impurities such as water or hydrogen in the film.
  • the conductors 545 a and 545 b are placed in the openings formed in the insulators 581 , 574 , 580 , and 554 .
  • the conductor 545a and the conductor 545b are provided to face each other with the conductor 560 interposed therebetween. Note that the top surfaces of the conductors 545 a and 545 b may be flush with the top surface of the insulator 581 .
  • the insulator 541a is provided in contact with the inner walls of the openings of the insulator 581, the insulator 574, the insulator 580, and the insulator 554, and the first conductor of the conductor 545a is formed in contact with the side surface thereof. ing.
  • a conductor 542a is positioned at least part of the bottom of the opening, and the conductor 545a is in contact with the conductor 542a.
  • the insulator 541b is provided in contact with the inner walls of the openings of the insulator 581, the insulator 574, the insulator 580, and the insulator 554, and the first conductor of the conductor 545b is formed in contact with the side surface thereof. It is The conductor 542b is positioned at least part of the bottom of the opening, and the conductor 545b is in contact with the conductor 542b.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductors 545a and 545b.
  • the conductor 545a and the conductor 545b may have a stacked structure.
  • the conductor 545 has a layered structure
  • a conductor having a function of suppressing diffusion of impurities such as hydrogen is preferably used.
  • tantalum, tantalum nitride, titanium, titanium nitride, ruthenium, ruthenium oxide, or the like is preferably used.
  • the conductive material having a function of suppressing diffusion of impurities such as water or hydrogen may be used in a single layer or a stacked layer. By using the conductive material, absorption of oxygen added to the insulator 580 by the conductors 545a and 545b can be suppressed.
  • impurities such as water or hydrogen from a layer above the insulator 581 can be prevented from entering the metal oxide 531 through the conductors 545a and 545b.
  • An insulator that can be used for the insulator 554 or the like may be used as the insulator 541a and the insulator 541b, for example. Since the insulators 541a and 541b are provided in contact with the insulator 554, impurities such as water or hydrogen from the insulator 580 or the like are prevented from entering the metal oxide 531 through the conductors 545a and 545b. can. In addition, absorption of oxygen contained in the insulator 580 by the conductors 545a and 545b can be suppressed.
  • a conductor functioning as a wiring may be arranged in contact with the top surface of the conductor 545a and the top surface of the conductor 545b.
  • a conductive material containing tungsten, copper, or aluminum as a main component is preferably used for the conductor functioning as the wiring.
  • the conductor may have a laminated structure, for example, a laminated structure of titanium or titanium nitride and the above conductive material. The conductor may be formed so as to be embedded in an opening provided in the insulator.
  • an insulator substrate, a semiconductor substrate, or a conductor substrate may be used, for example.
  • insulator substrates include glass substrates, quartz substrates, sapphire substrates, stabilized zirconia substrates (yttria stabilized zirconia substrates, etc.), resin substrates, and the like.
  • semiconductor substrates include semiconductor substrates such as silicon and germanium, and compound semiconductor substrates made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, and gallium oxide.
  • semiconductor substrate having an insulator region inside the semiconductor substrate such as an SOI (Silicon On Insulator) substrate.
  • Examples of conductive substrates include graphite substrates, metal substrates, alloy substrates, and conductive resin substrates. Alternatively, there are a substrate having a metal nitride, a substrate having a metal oxide, and the like. Furthermore, there are a substrate in which a conductor or a semiconductor is provided on an insulating substrate, a substrate in which a semiconductor substrate is provided with a conductor or an insulator, a substrate in which a conductor substrate is provided with a semiconductor or an insulator, and the like. Alternatively, these substrates provided with elements may be used. Elements provided on the substrate include a capacitive element, a resistance element, a switch element, a light emitting element, a memory element, and the like.
  • Insulators examples include oxides, nitrides, oxynitrides, oxynitrides, metal oxides, metal oxynitrides, metal oxynitrides, and the like having insulating properties.
  • thinning of gate insulators may cause problems such as leakage current.
  • a high-k material for an insulator functioning as a gate insulator voltage reduction during transistor operation can be achieved while maintaining a physical film thickness.
  • a material with a low dielectric constant for the insulator functioning as an interlayer film parasitic capacitance generated between wirings can be reduced. Therefore, the material should be selected according to the function of the insulator.
  • Insulators with a low dielectric constant include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, fluorine-added silicon oxide, carbon-added silicon oxide, carbon- and nitrogen-added silicon oxide, and vacancies. There are silicon oxide, resin, and the like.
  • a transistor including an oxide semiconductor is surrounded by an insulator (such as the insulator 514, the insulator 522, the insulator 554, and the insulator 574) that has a function of suppressing permeation of impurities such as hydrogen and oxygen.
  • an insulator such as the insulator 514, the insulator 522, the insulator 554, and the insulator 574 that has a function of suppressing permeation of impurities such as hydrogen and oxygen.
  • Insulators having a function of suppressing permeation of impurities such as hydrogen and oxygen include, for example, boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, zirconium, Insulators containing lanthanum, neodymium, hafnium, or tantalum may be used in single layers or stacks.
  • insulators having a function of suppressing permeation of impurities such as hydrogen and oxygen
  • a metal oxide such as tantalum oxide, or a metal nitride such as aluminum nitride, aluminum titanium nitride, titanium nitride, silicon nitride oxide, or silicon nitride can be used.
  • An insulator that functions as a gate insulator preferably has a region containing oxygen that is released by heating. For example, by forming a structure in which silicon oxide or silicon oxynitride having a region containing oxygen released by heating is in contact with the metal oxide 531, oxygen vacancies in the metal oxide 531 can be compensated.
  • Conductors include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, lanthanum, etc. It is preferable to use a metal element selected from, an alloy containing the above-described metal elements as a component, or an alloy in which the above-described metal elements are combined.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, and the like are used. is preferred. Also, tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize.
  • a conductive material or a material that maintains conductivity even after absorbing oxygen.
  • a semiconductor with high electrical conductivity typified by polycrystalline silicon containing an impurity element such as phosphorus, or a silicide such as nickel silicide may be used.
  • a plurality of conductors formed of any of the above materials may be stacked and used.
  • a laminated structure in which the material containing the metal element described above and the conductive material containing oxygen are combined may be used.
  • a laminated structure may be employed in which the material containing the metal element described above and the conductive material containing nitrogen are combined.
  • a laminated structure may be employed in which the material containing the metal element described above, the conductive material containing oxygen, and the conductive material containing nitrogen are combined.
  • a conductor functioning as a gate electrode has a stacked-layer structure in which a material containing the above metal element and a conductive material containing oxygen are combined. is preferred.
  • a conductive material containing oxygen is preferably provided on the channel formation region side.
  • a conductive material containing oxygen and a metal element contained in a metal oxide in which a channel is formed is preferably used as a conductor functioning as a gate electrode.
  • a conductive material containing the metal element and nitrogen described above may be used.
  • a conductive material containing nitrogen such as titanium nitride or tantalum nitride may be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, and silicon were added.
  • Indium tin oxide may also be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • This embodiment can be implemented by appropriately combining at least part of it with other embodiments described herein.
  • FIG. 37A is a diagram illustrating classification of crystal structures of oxide semiconductors, typically IGZO (a metal oxide containing In, Ga, and Zn).
  • IGZO a metal oxide containing In, Ga, and Zn
  • oxide semiconductors are roughly classified into “amorphous”, “crystalline”, and “crystal".
  • “Amorphous” includes completely amorphous.
  • “Crystalline” includes CAAC (c-axis-aligned crystalline), nc (nanocrystalline), and CAC (cloud-aligned composite) (excluding single crystal and poly crystal).
  • the classification of “Crystalline” excludes single crystal, poly crystal, and completely amorphous.
  • “Crystal” includes single crystal and poly crystal.
  • the structure within the thick frame shown in FIG. 37A is an intermediate state between "Amorphous” and "Crystal", and is a structure belonging to the new crystalline phase. . That is, the structure can be rephrased as a structure completely different from “Crystal” or energetically unstable "Amorphous".
  • FIG. 37B shows an XRD spectrum obtained by GIXD (Grazing-Incidence XRD) measurement of a CAAC-IGZO film classified as "Crystalline".
  • the GIXD method is also called a thin film method or a Seemann-Bohlin method.
  • the XRD spectrum obtained by the GIXD measurement shown in FIG. 37B is simply referred to as the XRD spectrum.
  • the thickness of the CAAC-IGZO film shown in FIG. 37B is 500 nm.
  • the crystal structure of a film or substrate can be evaluated by a diffraction pattern (also referred to as a nano beam electron diffraction pattern) observed by nano beam electron diffraction (NBED).
  • a diffraction pattern also referred to as a nano beam electron diffraction pattern
  • NBED nano beam electron diffraction
  • electron beam diffraction is performed with a probe diameter of 1 nm.
  • oxide semiconductors may be classified differently from that in FIG. 37A when its crystal structure is focused.
  • oxide semiconductors are classified into single-crystal oxide semiconductors and non-single-crystal oxide semiconductors.
  • non-single-crystal oxide semiconductors include the above CAAC-OS and nc-OS.
  • Non-single-crystal oxide semiconductors include polycrystalline oxide semiconductors, amorphous-like oxide semiconductors (a-like OS), amorphous oxide semiconductors, and the like.
  • CAAC-OS is an oxide semiconductor that includes a plurality of crystal regions, and the c-axes of the plurality of crystal regions are oriented in a specific direction. Note that the specific direction is the thickness direction of the CAAC-OS film, the normal direction to the formation surface of the CAAC-OS film, or the normal direction to the surface of the CAAC-OS film.
  • a crystalline region is a region having periodicity in atomic arrangement. If the atomic arrangement is regarded as a lattice arrangement, the crystalline region is also a region with a uniform lattice arrangement.
  • CAAC-OS has a region where a plurality of crystal regions are connected in the a-b plane direction, and the region may have strain.
  • the strain refers to a portion where the orientation of the lattice arrangement changes between a region with a uniform lattice arrangement and another region with a uniform lattice arrangement in a region where a plurality of crystal regions are connected. That is, CAAC-OS is an oxide semiconductor that is c-axis oriented and has no obvious orientation in the ab plane direction.
  • each of the plurality of crystal regions is composed of one or a plurality of minute crystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystalline region is less than 10 nm.
  • the size of the crystal region may be about several tens of nanometers.
  • CAAC-OS is a layer containing indium (In) and oxygen ( It tends to have a layered crystal structure (also referred to as a layered structure) in which an In layer) and a layer containing the element M, zinc (Zn), and oxygen (hereinafter, a (M, Zn) layer) are laminated.
  • the (M, Zn) layer may contain indium.
  • the In layer contains the element M.
  • the In layer may contain Zn.
  • the layered structure is observed as a lattice image, for example, in a high-resolution TEM image.
  • a plurality of bright points are observed in the electron beam diffraction pattern of the CAAC-OS film.
  • a certain spot and another spot are observed at point-symmetrical positions with respect to the spot of the incident electron beam that has passed through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is basically a hexagonal lattice, but the unit lattice is not always regular hexagon and may be non-regular hexagon. Moreover, the distortion may have a lattice arrangement of pentagons, heptagons, or the like. Note that in CAAC-OS, no clear crystal grain boundary can be observed even near the strain. That is, it can be seen that the distortion of the lattice arrangement suppresses the formation of grain boundaries. This is because the CAAC-OS can tolerate strain due to the fact that the arrangement of oxygen atoms is not dense in the ab plane direction, the bond distance between atoms changes due to the substitution of metal atoms, and the like. It is considered to be for
  • a crystal structure in which clear grain boundaries are confirmed is called a so-called polycrystal.
  • a grain boundary becomes a recombination center, and there is a high possibility that carriers are trapped and cause a decrease in the on-state current of a transistor, a decrease in field-effect mobility, and the like. Therefore, a CAAC-OS in which no clear grain boundaries are observed is one of crystalline oxides having a crystal structure suitable for a semiconductor layer of a transistor.
  • a structure containing Zn is preferable for forming a CAAC-OS.
  • In--Zn oxide and In--Ga--Zn oxide are preferable because they can suppress the generation of grain boundaries more than In oxide.
  • a CAAC-OS is an oxide semiconductor with high crystallinity and no clear grain boundaries. Therefore, it can be said that the decrease in electron mobility due to grain boundaries is less likely to occur in CAAC-OS.
  • the CAAC-OS can be said to be an oxide semiconductor with few impurities and defects (such as oxygen vacancies). Therefore, an oxide semiconductor including CAAC-OS has stable physical properties. Therefore, an oxide semiconductor including CAAC-OS is resistant to heat and has high reliability.
  • CAAC-OS is also stable against high temperatures (so-called thermal budget) in the manufacturing process. Therefore, the use of the CAAC-OS for the OS transistor can increase the degree of freedom in the manufacturing process.
  • nc-OS has periodic atomic arrangement in a minute region (eg, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
  • the nc-OS has minute crystals.
  • the size of the minute crystal is, for example, 1 nm or more and 10 nm or less, particularly 1 nm or more and 3 nm or less, the minute crystal is also called a nanocrystal.
  • nc-OS does not show regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film.
  • an nc-OS may be indistinguishable from an a-like OS and an amorphous oxide semiconductor depending on the analysis method.
  • an nc-OS film is subjected to structural analysis using an XRD apparatus, out-of-plane XRD measurement using ⁇ /2 ⁇ scanning does not detect a peak indicating crystallinity.
  • an nc-OS film is subjected to electron beam diffraction (also referred to as selected area electron beam diffraction) using an electron beam with a probe diameter larger than that of nanocrystals (for example, 50 nm or more), a diffraction pattern such as a halo pattern is obtained. is observed.
  • an nc-OS film is subjected to electron diffraction (also referred to as nanobeam electron diffraction) using an electron beam with a probe diameter close to or smaller than the size of a nanocrystal (for example, 1 nm or more and 30 nm or less)
  • an electron beam diffraction pattern is obtained in which a plurality of spots are observed within a ring-shaped area centered on the direct spot.
  • An a-like OS is an oxide semiconductor having a structure between an nc-OS and an amorphous oxide semiconductor.
  • An a-like OS has void or low density regions. That is, the a-like OS has lower crystallinity than the nc-OS and CAAC-OS. In addition, the a-like OS has a higher hydrogen concentration in the film than the nc-OS and the CAAC-OS.
  • CAC-OS relates to material composition.
  • CAC-OS is, for example, one structure of a material in which elements constituting a metal oxide are unevenly distributed with a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or in the vicinity thereof.
  • the metal oxide one or more metal elements are unevenly distributed, and the region having the metal element has a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size in the vicinity thereof.
  • the mixed state is also called mosaic or patch.
  • CAC-OS is a structure in which the material is separated into a first region and a second region to form a mosaic shape, and the first region is distributed in the film (hereinafter, also referred to as a cloud shape). ). That is, CAC-OS is a composite metal oxide in which the first region and the second region are mixed.
  • the atomic ratios of In, Ga, and Zn to the metal elements constituting the CAC-OS in the In—Ga—Zn oxide are represented by [In], [Ga], and [Zn], respectively.
  • the first region is a region where [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region where [Ga] is greater than [Ga] in the composition of the CAC-OS film.
  • the first region is a region in which [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region mainly composed of indium oxide, indium zinc oxide, or the like.
  • the second region is a region containing gallium oxide, gallium zinc oxide, or the like as a main component. That is, the first region can be rephrased as a region containing In as a main component. Also, the second region can be rephrased as a region containing Ga as a main component.
  • a region containing In as the main component (first 1 region) and a region containing Ga as a main component (second region) are unevenly distributed and can be confirmed to have a mixed structure.
  • the conductivity attributed to the first region and the insulation attributed to the second region complementarily act to provide a switching function (on/off function).
  • a switching function on/off function
  • CAC-OS a part of the material has a conductive function
  • a part of the material has an insulating function
  • the whole material has a semiconductor function.
  • Oxide semiconductors have various structures and each has different characteristics.
  • An oxide semiconductor of one embodiment of the present invention includes two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, a CAC-OS, an nc-OS, and a CAAC-OS. may
  • an oxide semiconductor with low carrier concentration is preferably used for a transistor.
  • the carrier concentration of the oxide semiconductor is 1 ⁇ 10 17 cm ⁇ 3 or less, preferably 1 ⁇ 10 15 cm ⁇ 3 or less, more preferably 1 ⁇ 10 13 cm ⁇ 3 or less, more preferably 1 ⁇ 10 11 cm ⁇ 3 or less. 3 or less, more preferably less than 1 ⁇ 10 10 cm ⁇ 3 and 1 ⁇ 10 ⁇ 9 cm ⁇ 3 or more.
  • the impurity concentration in the oxide semiconductor may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • an oxide semiconductor with a low carrier concentration is sometimes referred to as a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor.
  • a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor has a low defect level density, and thus a low trap level density in some cases.
  • a charge trapped in a trap level of an oxide semiconductor takes a long time to disappear and may behave like a fixed charge. Therefore, a transistor whose channel formation region is formed in an oxide semiconductor with a high trap level density might have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon, and the like.
  • the concentration of silicon and carbon in the oxide semiconductor and the concentration of silicon and carbon in the vicinity of the interface with the oxide semiconductor are 2 ⁇ 10 18 atoms/cm 3 or less, preferably 2 ⁇ 10 17 atoms/cm 3 or less.
  • the concentration of alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms/cm 3 or less, preferably 2 ⁇ 10 16 atoms/cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms/cm 3 , preferably 5 ⁇ 10 18 atoms/cm 3 or less, more preferably 1 ⁇ 10 18 atoms/cm 3 or less. , more preferably 5 ⁇ 10 17 atoms/cm 3 or less.
  • Hydrogen contained in an oxide semiconductor reacts with oxygen that bonds to a metal atom to form water, which may cause oxygen vacancies. When hydrogen enters the oxygen vacancies, electrons, which are carriers, may be generated. In addition, part of hydrogen may bond with oxygen that bonds with a metal atom to generate an electron, which is a carrier. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to have normally-on characteristics. Therefore, hydrogen in the oxide semiconductor is preferably reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms/cm 3 , preferably less than 1 ⁇ 10 19 atoms/cm 3 , more preferably less than 5 ⁇ 10 18 atoms/cm. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms/cm 3 .
  • a semiconductor device can be applied to a display portion of an electronic device. Therefore, an electronic device with high display quality can be realized. Alternatively, an extremely high-definition electronic device can be realized. Alternatively, a highly reliable electronic device can be realized.
  • Electronic devices using the semiconductor device or the like include display devices such as televisions and monitors, lighting devices, desktop or notebook personal computers, word processors, and recording media such as DVDs (Digital Versatile Discs).
  • Image playback devices for playing back stored still images or moving images portable CD players, radios, tape recorders, headphone stereos, stereos, table clocks, wall clocks, cordless telephones, transceivers, car phones, mobile phones, personal digital assistants, Tablet terminals, portable game machines, stationary game machines such as pachinko machines, calculators, electronic notebooks, electronic book terminals, electronic translators, voice input devices, video cameras, digital still cameras, electric shavers, high frequencies such as microwave ovens Heating devices, electric rice cookers, electric washing machines, electric vacuum cleaners, water heaters, fans, hair dryers, air conditioners, humidifiers, dehumidifiers and other air conditioning equipment, dishwashers, dish dryers, clothes dryers, futon dryers instruments, electric refrigerators, electric freezers, electric refrigerator-freezers
  • a mobile object that is propelled by an engine that uses fuel or an electric motor that uses power from a power storage unit may also be included in the category of electronic devices.
  • the moving body include an electric vehicle (EV), a hybrid vehicle (HV) having both an internal combustion engine and an electric motor, a plug-in hybrid vehicle (PHV), a tracked vehicle in which these wheels are changed to endless tracks, and an electrically assisted vehicle.
  • EV electric vehicle
  • HV hybrid vehicle
  • PSV plug-in hybrid vehicle
  • a tracked vehicle in which these wheels are changed to endless tracks and an electrically assisted vehicle.
  • motorized bicycles including bicycles, motorcycles, electric wheelchairs, golf carts, small or large ships, submarines, helicopters, aircraft, rockets, artificial satellites, space probes, planetary probes, and spacecraft.
  • An electronic device may include a secondary battery (battery), and preferably can charge the secondary battery using contactless power transmission.
  • a secondary battery battery
  • Secondary batteries include, for example, lithium-ion secondary batteries, nickel-hydrogen batteries, nickel-cadmium batteries, organic radical batteries, lead-acid batteries, air secondary batteries, nickel-zinc batteries, and silver-zinc batteries.
  • An electronic device may have an antenna. Images, information, and the like can be displayed on the display portion by receiving signals with the antenna. Moreover, when an electronic device has an antenna and a secondary battery, the antenna may be used for contactless power transmission.
  • An electronic device includes sensors (force, displacement, position, speed, acceleration, angular velocity, number of revolutions, distance, light, liquid, magnetism, temperature, chemical substances, sound, time, hardness, electric field, current , voltage, power, radiation, flow, humidity, gradient, vibration, odor or infrared).
  • An electronic device can have various functions. For example, functions to display various information (still images, moving images, text images, etc.) on the display, touch panel functions, functions to display calendars, dates or times, functions to execute various software (programs), wireless communication function, a function of reading a program or data recorded on a recording medium, and the like.
  • an electronic device having a plurality of display units a function of mainly displaying image information on a part of the display unit and mainly displaying character information on another part, or an image with parallax consideration on the plurality of display units
  • a function of displaying a stereoscopic image it is possible to have a function of displaying a stereoscopic image.
  • the function of shooting still images or moving images the function of automatically or manually correcting the captured image, the function of saving the captured image to a recording medium (external or built into the electronic device) , a function of displaying a captured image on a display portion, and the like.
  • the electronic device of one embodiment of the present invention is not limited to these functions, and can have various functions.
  • a semiconductor device can display a high-definition image. Therefore, it can be suitably used particularly for portable electronic devices, wearable electronic devices (wearable devices), electronic book terminals, and the like. For example, it can be suitably used for xR equipment such as VR equipment or AR equipment.
  • FIG. 38A is a diagram showing the appearance of camera 8000 with finder 8100 attached.
  • a camera 8000 includes a housing 8001, a display portion 8002, operation buttons 8003, a shutter button 8004, and the like.
  • a detachable lens 8006 is attached to the camera 8000 . Note that the camera 8000 may be integrated with the lens 8006 and the housing.
  • the camera 8000 can capture an image by pressing the shutter button 8004 or by touching the display portion 8002 functioning as a touch panel.
  • a housing 8001 has a mount having electrodes, and can be connected to a finder 8100, a strobe device, or the like.
  • a viewfinder 8100 includes a housing 8101, a display portion 8102, buttons 8103, and the like.
  • Housing 8101 is attached to camera 8000 by mounts that engage mounts of camera 8000 .
  • a viewfinder 8100 can display an image or the like received from the camera 8000 on a display portion 8102 .
  • a button 8103 has a function as a power button or the like.
  • the semiconductor device according to one embodiment of the present invention can be applied to the display portion 8002 of the camera 8000 and the display portion 8102 of the viewfinder 8100 .
  • the viewfinder 8100 may be built in the camera 8000. FIG.
  • FIG. 38B is a diagram showing the appearance of the head mounted display 8200.
  • FIG. 38B is a diagram showing the appearance of the head mounted display 8200.
  • the head mounted display 8200 has a mounting portion 8201, a lens 8202, a main body 8203, a display portion 8204, a cable 8205 and the like.
  • a battery 8206 is built in the mounting portion 8201 . Note that the battery 8206 may be externally attached instead of being built in the head mounted display 8200 .
  • a main body 8203 includes a wireless receiver or the like, and can display received video information on a display portion 8204 .
  • the main body 8203 is equipped with a camera, and information on the movement of the user's eyeballs or eyelids can be used as input means through the lens 8202 .
  • the semiconductor device of one embodiment of the present invention may be applied to the above camera. That is, one embodiment of the present invention is an electronic device that includes at least one of an attachment portion, a lens, a main body, or a cable and has a function of acquiring user information through the lens 8202 .
  • the mounting portion 8201 may be provided with a plurality of electrodes capable of detecting a current that flows along with the movement of the user's eyeballs at a position that touches the user, and may have a function of recognizing the line of sight. Moreover, it may have a function of monitoring the user's pulse based on the current flowing through the electrode.
  • the mounting unit 8201 may have various sensors such as a temperature sensor, a pressure sensor, an acceleration sensor, etc., and has a function of displaying biological information of the user on the display unit 8204, In addition, a function of changing an image displayed on the display portion 8204 may be provided.
  • a semiconductor device can be applied to the display portion 8204 .
  • FIG. 38C to 38E are diagrams showing the appearance of the head mounted display 8300.
  • FIG. A head mounted display 8300 includes a housing 8301 , a display portion 8302 , a band-shaped fixture 8304 , and a pair of lenses 8305 .
  • the user can see the display on the display portion 8302 through the lens 8305 .
  • the display portion 8302 it is preferable to arrange the display portion 8302 in a curved manner because the user can feel a high presence.
  • three-dimensional display or the like using parallax can be performed.
  • the configuration is not limited to the configuration in which one display portion 8302 is provided, and two display portions 8302 may be provided and one display portion may be arranged for one eye of the user.
  • a semiconductor device according to one embodiment of the present invention can be applied to the display portion 8302 .
  • a semiconductor device according to one embodiment of the present invention can achieve extremely high definition. For example, even when the display is magnified using the lens 8305 as shown in FIG. 38E, it is difficult for the user to visually recognize the pixels. In other words, the display portion 8302 can be used to allow the user to view highly realistic images.
  • FIG. 38F is a diagram showing the appearance of a goggle-type head mounted display 8400.
  • the head mounted display 8400 has a pair of housings 8401, a mounting section 8402, and a cushioning member 8403.
  • a display portion 8404 and a lens 8405 are provided in the pair of housings 8401, respectively.
  • a user can view the display portion 8404 through the lens 8405 .
  • the lens 8405 has a focus adjustment mechanism, and its position can be adjusted according to the user's visual acuity.
  • the display portion 8404 is preferably square or horizontally long rectangular. This makes it possible to enhance the sense of reality.
  • the mounting portion 8402 preferably has plasticity and elasticity so that it can be adjusted according to the size of the user's face and does not slip off.
  • a part of the mounting portion 8402 preferably has a vibration mechanism that functions as a bone conduction earphone. As a result, you can enjoy video and audio without the need for separate audio equipment such as earphones and speakers.
  • the housing 8401 may have a function of outputting audio data by wireless communication.
  • the mounting portion 8402 and the cushioning member 8403 are portions that come into contact with the user's face (forehead, cheeks, etc.). Since the cushioning member 8403 is in close contact with the user's face, it is possible to prevent light leakage and enhance the sense of immersion. It is preferable to use a soft material for the cushioning member 8403 so that the cushioning member 8403 comes into close contact with the user's face when the head mounted display 8400 is worn by the user. For example, materials such as rubber, silicone rubber, urethane, and sponge can be used.
  • a member that touches the user's skin is preferably detachable for easy cleaning or replacement.
  • FIG. 39A shows an example of a television device.
  • a television set 7100 has a display portion 7000 incorporated in a housing 7101 .
  • a configuration in which a housing 7101 is supported by a stand 7103 is shown.
  • the semiconductor device of one embodiment of the present invention can be applied to the display portion 7000 .
  • the operation of the television apparatus 7100 shown in FIG. 39A can be performed using operation switches provided in the housing 7101 and a separate remote controller 7111 .
  • the display portion 7000 may be provided with a touch sensor, and the television device 7100 may be operated by touching the display portion 7000 with a finger or the like.
  • the remote controller 7111 may have a display section for displaying information output from the remote controller 7111 .
  • a channel and a volume can be operated with operation keys or a touch panel provided in the remote controller 7111 , and an image displayed on the display portion 7000 can be operated.
  • the television device 7100 is configured to include a receiver, a modem, and the like.
  • the receiver can receive general television broadcasts. Also, by connecting to a wired or wireless communication network via a modem, one-way (from the sender to the receiver) or two-way (between the sender and the receiver, or between the receivers, etc.) information communication is performed. is also possible.
  • FIG. 39B shows an example of a notebook personal computer.
  • a notebook personal computer 7200 has a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, and the like.
  • the display portion 7000 is incorporated in the housing 7211 .
  • the semiconductor device of one embodiment of the present invention can be applied to the display portion 7000 .
  • FIGS. 39C and 39D An example of digital signage is shown in FIGS. 39C and 39D.
  • a digital signage 7300 illustrated in FIG. 39C includes a housing 7301, a display portion 7000, speakers 7303, and the like. Furthermore, it can have an LED lamp, an operation key (including a power switch or an operation switch), a connection terminal, various sensors, a microphone, and the like.
  • FIG. 39D is a digital signage 7400 mounted on a cylindrical post 7401.
  • FIG. A digital signage 7400 has a display section 7000 provided along the curved surface of a pillar 7401 .
  • the semiconductor device of one embodiment of the present invention can be applied to the display portion 7000 in FIGS. 39C and 39D.
  • the display portion 7000 As the display portion 7000 is wider, the amount of information that can be provided at one time can be increased. In addition, the wider the display unit 7000, the more conspicuous it is, and the more effective the advertisement can be, for example.
  • a touch panel By applying a touch panel to the display portion 7000, not only an image or a moving image can be displayed on the display portion 7000 but also the user can intuitively operate the display portion 7000, which is preferable. Further, when used for providing information such as route information or traffic information, usability can be enhanced by intuitive operation.
  • the digital signage 7300 or 7400 is preferably capable of cooperating with an information terminal 7311 or 7411 such as a smartphone possessed by the user through wireless communication.
  • advertisement information displayed on the display unit 7000 can be displayed on the screen of the information terminal 7311 or the information terminal 7411 .
  • display on the display portion 7000 can be switched.
  • the digital signage 7300 or the digital signage 7400 can execute a game using the screen of the information terminal 7311 or 7411 as an operation means (controller). This allows an unspecified number of users to simultaneously participate in and enjoy the game.
  • An information terminal 7550 illustrated in FIG. 39E includes a housing 7551, a display portion 7552, a microphone 7557, a speaker portion 7554, a camera 7553, operation switches 7555, and the like.
  • a semiconductor device according to one embodiment of the present invention can be applied to the display portion 7552 .
  • the display portion 7552 has a function as a touch panel.
  • the information terminal 7550 also includes an antenna, a battery, and the like inside a housing 7551 .
  • the information terminal 7550 can be used as, for example, a smartphone, a mobile phone, a tablet information terminal, a tablet personal computer, an e-book reader, or the like.
  • FIG. 39F shows an example of a wristwatch type information terminal.
  • An information terminal 7660 includes a housing 7661, a display portion 7662, a band 7663, a buckle 7664, an operation switch 7665, an input/output terminal 7666, and the like.
  • the information terminal 7660 also includes an antenna, a battery, and the like inside a housing 7661 .
  • Information terminal 7660 is capable of running a variety of applications such as mobile telephony, e-mail, text viewing and composition, music playback, Internet communication, computer games, and the like.
  • the display portion 7662 includes a touch sensor and can be operated by touching the screen with a finger, a stylus, or the like. For example, by touching an icon 7667 displayed on the display portion 7662, the application can be activated.
  • the operation switch 7665 can have various functions such as time setting, power on/off operation, wireless communication on/off operation, manner mode execution/cancellation, and power saving mode execution/cancellation. .
  • the operating system installed in the information terminal 7660 can set the function of the operation switch 7665 .
  • the information terminal 7660 is capable of performing short-range wireless communication that conforms to communication standards. For example, by intercommunicating with a headset capable of wireless communication, hands-free communication is also possible.
  • the information terminal 7660 has an input/output terminal 7666 and can transmit/receive data to/from another information terminal through the input/output terminal 7666 .
  • charging can be performed through the input/output terminal 7666 . Note that the charging operation may be performed by wireless power supply without using the input/output terminal 7666 .

Abstract

新規な半導体装置を提供する。 撮像部と、表示部と、を備える半導体装置であって、第１層と、第１層上の第２層と、第２層上の第３層と、を備える。第１層は複数の光電変換素子を備え、第２層は複数の表示画素回路を備え、第３層は複数の表示素子を備える。撮像部は、複数の光電変換素子を含む。表示部は、複数の表示画素回路と、複数の表示素子と、を含み、複数の表示画素回路の一は、前記複数の表示素子の一と電気的に接続される。

Description

半導体装置および電子機器
本発明の一態様は、半導体装置および電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップ、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置および電子機器等は、それ自体が半導体装置であり、かつ、半導体装置を有している場合がある。
近年、表示装置の高精細化が求められている。高精細な表示装置が要求される機器として、例えば、仮想現実（ＶＲ：Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）、代替現実（ＳＲ：Ｓｕｂｓｔｉｔｕｔｉｏｎａｌ　Ｒｅａｌｉｔｙ）、または複合現実（ＭＲ：Ｍｉｘｅｄ　Ｒｅａｌｉｔｙ）向けの機器などがあり、近年盛んに開発されている。これらの機器に用いる表示装置では、高精細化とあわせて小型化が要求されている。
また、表示装置としては、代表的には液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の発光素子を備える発光装置、電気泳動方式などにより表示を行う電子ペーパなどが挙げられる。
例えば、有機ＥＬ素子の基本的な構成は、一対の電極間に発光性の有機化合物を含む層を挟持したものである。この素子に電圧を印加することにより、発光性の有機化合物から発光を得ることができる。このような有機ＥＬ素子が適用された表示装置は、液晶表示装置等で必要であったバックライトが不要なため、薄型、軽量、高コントラストで且つ低消費電力な表示装置を実現できる。例えば、有機ＥＬ素子を用いた表示装置の一例が、特許文献１に記載されている。
特開２００２−３２４６７３号公報
また、小型で高精細な表示装置は、ミラーレスカメラの電子式ファインダー（ＥＶＦ：Ｅｌｅｃｔｒｉｃａｌ　Ｖｉｅｗ　Ｆｉｎｄｅｒ）などにも使用されている。ＥＶＦを備えたミラーレスカメラは、撮像部（イメージセンサ）に投影された像と撮影される像が一致すること、必要な情報を表示装置に表示できること、などの利点を備える。
一方で、一般にＥＶＦを備えたミラーレスカメラでは、イメージセンサから信号を読み出した後に撮影した像をＥＶＦに表示するため、撮像から表示までの時間差（信号の遅延）が生じやすいという問題がある。特に、動きのある被写体の撮影では、撮影タイミングがずれやすく、正確なフレームワークが難しいという問題があった。
本発明の一態様は、被写体の撮影から表示までの時間差が少ない半導体装置または表示装置を提供することを課題の一とする。本発明の一態様は、小型化された半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、高い色再現性が実現された半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、高精細な半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、消費電力が低減された半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置または表示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
本発明の一態様は、撮像部と、表示部と、を備える半導体装置であって、撮像部はマトリクス状に配置された複数の光電変換素子を備え、表示部はマトリクス状に配置された複数の表示画素回路とマトリクス状に配置された複数の表示素子とを備え、複数の光電変換素子は第１層に設けられ、複数の表示画素回路は第１層上の第２層に設けられ、複数の表示素子は第２層上の第３層に設けられ、複数の表示画素回路の一は、複数の表示素子の一と電気的に接続される半導体装置である。
上記半導体装置は、複数の光電変換素子を用いて撮像データを取得する機能と、一行毎に全列の撮像データを表示部に供給する機能と、を備えてもよい。また、撮像データの電圧を調整して表示部に供給する機能を備えてもよい。
また、上記の表示画素回路は、例えば、表示素子の発光輝度を制御する機能を備える。表示素子としては、さまざまな素子を用いることができる。例えば表示素子として有機ＥＬ素子を用いることができる。
また、表示画素回路は、酸化物半導体を有するトランジスタを含んでもよい。第１層と第２層は、例えば、接着層およびバンプを介して接続してもよい。
本発明の別の一態様は、上記半導体装置と、アンテナ、バッテリ、またはマイクの少なくとも一と、を備える電子機器である。また、本発明の別の一態様は、上記半導体装置と、装着部、レンズ、本体、またはケーブルの少なくとも一を有し、レンズを介して、使用者の情報を取得する機能を備える電子機器である。
本発明の一態様によれば、被写体の撮影から表示までの時間差が少ない半導体装置または表示装置を提供できる。または、小型化された半導体装置または表示装置を提供できる。または、高い色再現性が実現された半導体装置または表示装置を提供できる。または、高精細な半導体装置または表示装置を提供できる。または、信頼性の高い半導体装置または表示装置を提供できる。または、本発明の一態様は、消費電力が低減された半導体装置または表示装置を提供できる。または、新規な半導体装置または表示装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１Ａおよび図１Ｂは、半導体装置の斜視図である。
図２は、半導体装置の斜視図である。
図３は、半導体装置のブロック図である。
図４Ａおよび図４Ｂは、撮像画素１２の回路構成例を説明する図である。
図５Ａおよび図５Ｂ１乃至図５Ｂ７は、層２０の構成例を説明する図である。
図６Ａ乃至図６Ｄは、表示画素２３０の回路構成例を説明する図である。
図７Ａ乃至図７Ｄは、発光素子の構成例を説明する図である。
図８Ａ乃至図８Ｄは、表示装置の構成例を示す図である。
図９Ａ乃至図９Ｄは、表示装置の構成例を示す図である。
図１０は、半導体装置の構成例を説明する断面図である。
図１１Ａおよび図１１Ｂは、半導体装置の使用例を示す図である。
図１２Ａおよび図１２Ｂは、半導体装置の斜視図である。
図１３は、半導体装置の斜視図である。
図１４は、半導体装置の構成例を説明する断面図である。
図１５Ａおよび図１５Ｂは、半導体装置の斜視図である。
図１６は、半導体装置の斜視図である。
図１７Ａは、表示画素の回路構成例を示す図である。図１７Ｂは半導体装置の構成例を説明する図である。
図１８は、半導体装置の構成例を説明する断面図である。
図１９は、半導体装置の斜視図である。
図２０は、半導体装置の構成例を説明する断面図である。
図２１は、半導体装置の斜視図である。
図２２は、半導体装置の構成例を説明する斜視図である。
図２３は、半導体装置の構成例を説明する図である。
図２４は、半導体装置の構成例を説明する斜視図である。
図２５は、半導体装置の構成例を説明する図である。
図２６は、半導体装置の構成例を説明する図である。
図２７は、半導体装置の構成例を説明する斜視図である。
図２８は、半導体装置の構成例を説明する図である。
図２９は、半導体装置の構成例を説明する斜視図である。
図３０は、半導体装置の構成例を説明する図である。
図３１は、半導体装置の構成例を説明する斜視図である。
図３２は、半導体装置の構成例を説明する図である。
図３３は、半導体装置の構成例を説明する図である。
図３４は、半導体装置の構成例を説明する図である。
図３５は、半導体装置の構成例を説明する図である。
図３６Ａは、トランジスタの構成例を示す上面図である。図３６Ｂ及び図３６Ｃは、トランジスタの構成例を示す断面図である。
図３７Ａは、ＩＧＺＯの結晶構造の分類を説明する図である。図３７Ｂは、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図３７Ｃは、ＣＡＡＣ−ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図３８Ａ乃至図３８Ｆは、電子機器の一例を説明する図である。
図３９Ａ乃至図３９Ｆは、電子機器の一例を説明する図である。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示デバイス、発光デバイス、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オン状態とオフ状態が制御される。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（デジタルアナログ変換回路、アナログデジタル変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合）とを含むものとする。
また、例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書等において、「容量素子」とは、例えば、０Ｆよりも高い静電容量の値を有する回路素子、０Ｆよりも高い静電容量の値を有する配線の領域、寄生容量、トランジスタのゲート容量などとすることができる。そのため、本明細書等において、「容量素子」は、１対の電極と、当該電極の間に含まれている誘電体と、を含む回路素子だけでなく、配線と配線との間に生じる寄生容量、トランジスタのソースまたはドレインの一方とゲートとの間に生じるゲート容量などを含むものとする。また、「容量素子」「寄生容量」「ゲート容量」などという用語は、「容量」などの用語に言い換えることができ、逆に、「容量」という用語は、「容量素子」「寄生容量」「ゲート容量」などの用語に言い換えることができる。また、「容量」の「１対の電極」という用語は、「一対の導電体」「一対の導電領域」「一対の領域」などに言い換えることができる。なお、静電容量の値としては、例えば、０．０５ｆＦ以上１０ｐＦ以下とすることができる。また、例えば、１ｐＦ以上１０μＦ以下としてもよい。
また、本明細書等において、トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子である。ソースまたはドレインとして機能する二つの端子は、トランジスタの入出力端子である。二つの入出力端子は、トランジスタの導電型（ｎチャネル型、ｐチャネル型）およびトランジスタの３つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースおよびドレインの用語は、言い換えることができるものとする。また、本明細書等では、トランジスタの接続関係を説明する際、「ソースまたはドレインの一方」（または第１電極、または第１端子）、「ソースまたはドレインの他方」（または第２電極、または第２端子）という表記を用いる。なお、トランジスタの構造によっては、上述した３つの端子に加えて、バックゲートを有する場合がある。この場合、本明細書等において、トランジスタのゲートまたはバックゲートの一方を第１ゲートと呼称し、トランジスタのゲートまたはバックゲートの他方を第２ゲートと呼称することがある。更に、同じトランジスタにおいて、「ゲート」と「バックゲート」の用語は互いに入れ換えることができる場合がある。また、トランジスタが、３以上のゲートを有する場合は、本明細書等においては、それぞれのゲートを第１ゲート、第２ゲート、第３ゲートなどと呼称することがある。
また、本明細書等において、「ノード」は、回路構成、デバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等を「ノード」と言い換えることが可能である。
また、本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。例えば、本明細書などの実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲などにおいて「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲などにおいて省略することもありうる。
また、本明細書等において、「上に」、「下に」、「上方に」、または「下方に」などの配置を示す語句は、構成要素同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成要素同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書等で説明した語句に限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現では、示している図面の向きを１８０度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。
また、「上」および「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、本明細書等において、「重なる」などの用語は、構成要素の積層順などの状態を限定するものではない。例えば、「絶縁層Ａに重なる電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが形成されている状態に限らず、絶縁層Ａの下に電極Ｂが形成されている状態または絶縁層Ａの右側（もしくは左側）に電極Ｂが形成されている状態などを除外しない。
また、本明細書等において、「隣接」および「近接」の用語は、構成要素が直接接していることを限定するものではない。例えば、「絶縁層Ａに隣接する電極Ｂ」の表現であれば、絶縁層Ａと電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂの間に他の構成要素を含むものを除外しない。
また、本明細書等において、「膜」、「層」などの語句は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。または、場合によっては、または、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」または「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。または、「導電体」という用語を、「導電層」または「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁層」または「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。または、「絶縁体」という用語を、「絶縁層」または「絶縁膜」という用語に変更することが可能な場合がある。
また、本明細書等において「電極」「配線」「端子」などの用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」または「配線」の用語は、複数の「電極」または「配線」が一体となって形成されている場合なども含む。また、例えば、「端子」は「配線」または「電極」の一部として用いられることがあり、その逆もまた同様である。更に、「端子」の用語は、複数の「電極」「配線」「端子」などが一体となって形成されている場合なども含む。そのため、例えば、「電極」は「配線」または「端子」の一部とすることができ、また、例えば、「端子」は「配線」または「電極」の一部とすることができる。また、「電極」「配線」「端子」などの用語は、場合によって、「領域」などの用語に置き換える場合がある。
また、本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、または、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」または「概略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」または「概略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
本明細書に記載の実施の形態については、図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。また、図面を理解しやすくするため、斜視図または上面図などにおいて、一部の構成要素の記載を省略している場合がある。
また、本明細書に係る図面等において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもその大きさもしくは縦横比などに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
また、本明細書に係る図面等において、Ｘ方向、Ｙ方向、およびＺ方向を示す矢印を付す場合がある。本明細書等において、「Ｘ方向」とはＸ軸に沿う方向であり、明示する場合を除き順方向と逆方向を区別しない。「Ｙ方向」および「Ｚ方向」についても同様である。また、Ｘ方向、Ｙ方向、およびＺ方向は、それぞれが互いに交差する方向である。より具体的には、Ｘ方向、Ｙ方向、およびＺ方向は、それぞれが互いに直交する方向である。本明細書などでは、Ｘ方向、Ｙ方向、またはＺ方向の１つを「第１方向」または「第１の方向」と呼ぶ場合がある。また、他の１つを「第２方向」または「第２の方向」と呼ぶ場合がある。また、残りの１つを「第３方向」または「第３の方向」と呼ぶ場合がある。
本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“Ａ”、“ｂ”、“＿１”、“［ｎ］”、“［ｍ，ｎ］”などの識別用の符号を付記して記載する場合がある。
（実施の形態１）
本発明の一態様に係る半導体装置について説明する。なお、本発明の一態様に係る半導体装置は、撮像装置として動作する機能と、表示装置として動作する機能と、を備える。
＜半導体装置１００Ａの構成例＞
図１および図２は、本発明の一態様に係る半導体装置１００Ａの斜視図である。図１Ａは半導体装置１００Ａの正面側（ｆｒｏｎｔ　ｓｉｄｅ）の斜視図であり、図１Ｂは半導体装置１００Ａの背面側（ｂａｃｋ　ｓｉｄｅ）の斜視図である。図２では、半導体装置１００Ａの構成をわかりやすくするため、層１０および層２０などを離して示している。
半導体装置１００Ａは、層１０および層２０を備える。層１０と層２０は重ねて設けられている。なお、図１などでは、層１０と層２０が重なる方向をＺ方向としている。
層１０は、撮像部１１、第１駆動回路部１３、第２駆動回路部１４、読み出し回路部１５、および制御回路部１６を備える。また、撮像部１１と重ねて、複数のマイクロレンズ１９を含むマイクロレンズアレイを備える。マイクロレンズ１９は、層１０を介して層２０の反対側に設けられている。また、撮像部１１は、マトリクス状に配置された複数の撮像画素１２を備える。
層２０は、表示部２１、第１駆動回路部２３１、第２駆動回路部２３２、および入出力端子部２９を備える。また、表示部２１は、マトリクス状に配置された複数の表示画素２３０を備える。また、マトリクス状に配置された複数の表示画素回路４３１に重ねて、層６０を備える。層６０は、マトリクス状に配置された複数の表示素子４３２を備える。
１つの表示画素回路４３１と１つの表示素子４３２で、１つの表示画素２３０が構成される。よって、表示部２１はマトリクス状に配置された複数の表示画素２３０を備える。
表示素子４３２の一例として、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、マイクロＬＥＤ、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システムズ）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックスディスプレイ、カーボンナノチューブを用いた表示素子など、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものなどがある。
層１０は、撮像部１１に投影された被写体像を電気信号に変換する機能を備える。層２０は、入力された電気信号に応じた映像を表示部２１に表示する機能を備える。本発明の一態様に係る半導体装置１００Ａは、層１０と層２０が重ねて設けられているため、層１０で撮影した被写体像を、直ちに層２０が備える表示部２１に表示できる。すなわち、被写体の撮影から表示までの時間差を低減できる。本発明の一態様は、特に、動きのある被写体の撮影において、優れた効果を奏する。
また、半導体装置１００Ａには、入出力端子部２９を介して電力、撮像部１１の動作に必要な信号、および表示部２１の動作に必要な信号などが供給される。また、半導体装置１００Ａは、層１０で撮影した撮像データ（「画像データ」ともいう。）を、入出力端子部２９を介して外部に出力できる。また、半導体装置１００Ａは、入出力端子部２９を介して供給されたビデオ信号に応じた画像を、表示部２１に表示できる。
なお、層１０が備える回路などの少なくとも一部を層２０に設けてもよい。層２０が備える回路などの少なくとも一部を層１０に設けてもよい。
＜層１０の構成例＞
図３に、層１０が備える構成を説明するためのブロック図を示す。前述した通り、層１０は、撮像部１１、第１駆動回路部１３、第２駆動回路部１４、読み出し回路部１５、および制御回路部１６を備える。なお、第１駆動回路部１３、第２駆動回路部１４、読み出し回路部１５、および制御回路部１６の総称として「機能回路」という場合がある。機能回路には、シフトレジスタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、または論理回路等の様々な回路を用いることができる。
層１０が備える撮像部１１および機能回路に用いるトランジスタは、ｎチャネル型トランジスタであってもよいし、ｐチャネル型トランジスタであってもよい。ｎチャネル型トランジスタとｐチャネル型トランジスタの双方を用いてもよい。撮像部１１および機能回路に、ｎチャネル型トランジスタとｐチャネル型トランジスタを組み合わせたＣＭＯＳ構造の構成を用いてもよい。
撮像部１１は、ｍ行ｎ列（ｍおよびｎは、それぞれ１以上の整数。）のマトリクス状に配置された撮像画素１２を備える。撮像部１１は、複数の配線１３１を介して第１駆動回路部１３と電気的に接続される。また、撮像部１１は、複数の配線１３２を介して読み出し回路部１５と電気的に接続される。読み出し回路部１５は、複数の配線１３３を介して第２駆動回路部１４と電気的に接続される。例えば、ｉ行目（ｉは任意の数を示し、本実施の形態などでは１以上ｍ以下の整数である。）に配置されている撮像画素１２は、ｉ番目の配線１３１を介して第１駆動回路部１３と電気的に接続される。また、ｊ列目（ｊは任意の数を示し、本実施の形態などでは１以上ｎ以下の整数である。）に配置されている撮像画素１２は、ｊ番目の配線１３２を介して読み出し回路部１５と電気的に接続される。
図３では、１行１列目に配置された撮像画素１２を撮像画素１２［１，１］と示し、ｍ行ｎ列目に配置された撮像画素１２を撮像画素１２［ｍ，ｎ］と示している。また、ｉ行ｊ列目に配置された撮像画素１２を撮像画素１２［ｉ，ｊ］と示している。
なお、１つの撮像画素１２に接続する配線は、配線１３１と配線１３２に限定されない。撮像画素１２に配線１３１および配線１３２以外の配線が接続してもよい。
また、撮像部１１の画素密度（「精細度」ともいう。）は、１００ｐｐｉ以上１００００ｐｐｉ以下が好ましく、１０００ｐｐｉ以上１００００ｐｐｉ以下がより好ましい。例えば、２０００ｐｐｉ以上６０００ｐｐｉ以下であってもよいし、３０００ｐｐｉ以上５０００ｐｐｉ以下であってもよい。
なお、撮像部１１の縦横比（アスペクト比）については、特に限定はない。半導体装置１００Ａの撮像部１１は、例えば、１：１（正方形）、４：３、１６：９、１６：１０など様々な縦横比に対応できる。
撮像部１１の対角サイズは、０．１インチ以上１００インチ以下であればよく、１００インチ以上であってもよい。
制御回路部１６は、層１０が備える回路の動作を制御する機能を備える。第１駆動回路部１３は、行毎に撮像画素１２を選択する機能を備える。第１駆動回路部１３によって選択された行の撮像画素１２は、撮像データを配線１３２を介して読み出し回路部１５に出力する。
読み出し回路部１５は、列毎に撮像画素１２から供給された撮像データを保持して、ノイズ除去処理などを行なう。ノイズ除去処理として、例えば、ＣＤＳ　（Ｃｏｒｒｅｌａｔｅｄ　Ｄｏｕｂｌｅ　Ｓａｍｐｌｉｎｇ：相関２重サンプリング）処理などを行なってもよい。また、読み出し回路部１５は、撮像データの増幅機能、撮像データのＡＤ変換機能などを備えてもよい。
第２駆動回路部１４は、読み出し回路部１５に保持されている撮像データを順次選択し、撮像データを出力端子ＯＵＴから外部に出力させる機能を備える。
＜撮像画素１２の回路構成例＞
図４Ａは、撮像画素１２の回路構成例を説明する回路図である。撮像画素１２は、光電変換デバイス１０１（「光電変換素子」または「撮像素子」ともいう。）と、トランジスタ１０２と、トランジスタ１０３と、トランジスタ１０４と、トランジスタ１０５と、キャパシタ１０８を備える。なお、キャパシタ１０８を設けない構成としてもよい。なお、本明細書などでは、上記要素のうち、光電変換デバイス１０１を除いた構成の少なくとも一を「撮像画素回路」という場合がある。
光電変換デバイス１０１の一方の電極（カソード）は、トランジスタ１０２のソースまたはドレインの一方と電気的に接続される。トランジスタ１０２のソースまたはドレインの他方は、トランジスタ１０３のソースまたはドレインの一方と電気的に接続される。トランジスタ１０３のソースまたはドレインの一方は、キャパシタ１０８の一方の電極と電気的に接続される。キャパシタ１０８の一方の電極は、トランジスタ１０４のゲートと電気的に接続される。トランジスタ１０４のソースまたはドレインの一方は、トランジスタ１０５のソースまたはドレインの一方と電気的に接続される。
ここで、トランジスタ１０２のソースまたはドレインの他方、トランジスタ１０３のソースまたはドレインの一方、キャパシタ１０８の一方の電極、トランジスタ１０４のゲートを接続する配線をノードＦＤとする。ノードＦＤは電荷検出部として機能させることができる。
光電変換デバイス１０１の他方の電極（アノード）は、配線１２１と電気的に接続される。トランジスタ１０２のゲートは、配線１２７と電気的に接続される。トランジスタ１０３のソースまたはドレインの他方は、配線１２２と電気的に接続される。トランジスタ１０４のソースまたはドレインの他方は、配線１２３に電気的に接続される。トランジスタ１０３のゲートは、配線１２６と電気的に接続される。トランジスタ１０５のゲートは、配線１２８と電気的に接続される。キャパシタ１０８の他方の電極は、例えばＧＮＤ配線などの基準電位線と電気的に接続される。トランジスタ１０５のソースまたはドレインの他方は、配線３５２と電気的に接続される。
配線１２７、配線１２６、配線１２８は、各トランジスタのオン状態またはオフ状態を制御する信号線としての機能を備える。配線３５２は出力線としての機能を備える。
配線１２１、配線１２２、配線１２３は、電源線としての機能を備える。図４Ａに示す構成では光電変換デバイス１０１のカソード側がトランジスタ１０２と電気的に接続する構成であり、リセット時にノードＦＤに高電位を供給する構成である。よって、配線１２２は高電位（配線１２１よりも高い電位）とする。
なお、図４Ａでは、光電変換デバイス１０１のカソードがノードＦＤと電気的に接続する構成を示したが、光電変換デバイス１０１のアノード側がトランジスタ１０２のソースまたはドレインの一方と電気的に接続する構成としてもよい。この場合は、リセット時にノードＦＤに低電位を供給する構成であるため、配線１２２は低電位（配線１２１よりも低い電位）とすればよい。
トランジスタ１０２は、ノードＦＤの電位を制御する機能を備える。トランジスタ１０２を「転送トランジスタ」ともいう。トランジスタ１０３は、ノードＦＤの電位をリセットする機能を備える。トランジスタ１０３を「リセットトランジスタ」ともいう。トランジスタ１０４はソースフォロア回路として機能し、ノードＦＤの電位を撮像データとして配線３５２に出力することができる。トランジスタ１０５は撮像データを出力する画素を選択する機能を備える。トランジスタ１０４を「増幅トランジスタ」ともいう。トランジスタ１０５を「選択トランジスタ」ともいう。
また、図４Ｂに示すように、光電変換デバイス１０１とトランジスタ１０２を一組として、複数組の光電変換デバイス１０１とトランジスタ１０２をノードＦＤと接続してもよい。図４Ｂに示す回路構成によれば、撮像画素１２の１つ当たりの占有面積を低減することができる。よって、撮像画素１２の実装密度を高めることができる。
図４Ｂでは、１組目の光電変換デバイス１０１とトランジスタ１０２を、光電変換デバイス１０１＿１、トランジスタ１０２＿１と示している。トランジスタ１０２＿１のゲートは配線１２７＿１と電気的に接続される。また、２組目の光電変換デバイス１０１とトランジスタ１０２を、光電変換デバイス１０１＿２、トランジスタ１０２＿２と示している。トランジスタ１０２＿２のゲートは配線１２７＿２と電気的に接続される。また、ｋ組目（ｋは１以上の整数）の光電変換デバイス１０１とトランジスタ１０２を、光電変換デバイス１０１＿ｋ、トランジスタ１０２＿ｋと示している。トランジスタ１０２＿ｋのゲートは配線１２７＿ｋと電気的に接続される。
層１０に含まれるトランジスタは、全て同一工程で作製できる。
なお、層１０に含まれる機能回路は、本実施の形態などに示した構成を全て備えなくてもよいし、これら以外の構成を備えてもよい。
＜層２０の構成例＞
図５Ａに、層２０が備える構成を説明するためのブロック図を示す。前述した通り、層２０は、表示部２１、第１駆動回路部２３１、および第２駆動回路部２３２を備える。
なお、層１０と同様に、層２０が備える第１駆動回路部２３１、第２駆動回路部２３２などについても、これらの総称として「機能回路」という場合がある。
第１駆動回路部２３１に含まれる回路は、例えば走査線駆動回路として機能する。第２駆動回路部２３２に含まれる回路は、例えば信号線駆動回路として機能する。なお、表示部２１を挟んで第１駆動回路部２３１と向き合う位置に、何らかの回路を設けてもよい。表示部２１を挟んで第２駆動回路部２３２と向き合う位置に、何らかの回路を設けてもよい。なお、第１駆動回路部２３１および第２駆動回路部２３２に含まれる回路の総称を、「周辺駆動回路」という場合がある。
周辺駆動回路には、シフトレジスタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、論理回路等の様々な回路を用いることができる。周辺駆動回路には、トランジスタおよび容量素子等を用いることができる。周辺駆動回路が有するトランジスタは、表示画素２３０に含まれるトランジスタと同じ工程で形成できる。
層２０が備える表示部２１および周辺駆動回路に用いるトランジスタは、ｎチャネル型トランジスタであってもよいし、ｐチャネル型トランジスタであってもよい。ｎチャネル型トランジスタとｐチャネル型トランジスタの双方を用いてもよい。表示部２１および周辺駆動回路に、ｎチャネル型トランジスタとｐチャネル型トランジスタを組み合わせたＣＭＯＳ構造の構成を用いてもよい。
また、層２０は、各々が略平行に配設され、且つ、第１駆動回路部２３１に含まれる回路によって電位が制御されるｐ本（ｐは、１以上の整数。）の配線２３６と、各々が略平行に配設され、且つ、第２駆動回路部２３２に含まれる回路によって電位が制御されるｑ本（ｑは、１以上の整数。）の配線２３７と、を備える。
なお、図５Ａでは、表示画素２３０に配線２３６と配線２３７が接続している例を示している。ただし、配線２３６と配線２３７は一例であり、表示画素２３０と接続する配線は、配線２３６と配線２３７に限らない。
表示部２１はｐ行ｑ列のマトリクス状に配設された複数の表示画素２３０を備える。例えば、ｒ行目（ｒは任意の数を示し、本実施の形態などでは１以上ｐ以下の整数である。）に配置されている表示画素２３０は、ｒ番目の配線２３６を介して第１駆動回路部２３１と電気的に接続される。また、ｓ列目（ｓは任意の数を示し、本実施の形態などでは１以上ｑ以下の整数である。）に配置されている撮像画素１２は、ｓ番目の配線２３７を介して第２駆動回路部２３２と電気的に接続される。
図５Ａでは、１行ｑ列目に配置された表示画素２３０を表示画素２３０［１，ｑ］と示し、ｐ行ｑ列目に配置された表示画素２３０を表示画素２３０［ｐ，ｑ］と示している。また、ｒ行ｓ列目に配置された表示画素２３０を表示画素２３０［ｒ，ｓ］と示している。
例えば、表示画素２３０を構成するトランジスタに、チャネル形成領域に金属酸化物を有するトランジスタ（以下、「ＯＳトランジスタ」ともいう。）を用い、周辺駆動回路を構成するトランジスタに、チャネル形成領域にシリコンを有するトランジスタ（以下、「Ｓｉトランジスタ」ともいう。）を用いてもよい。ＯＳトランジスタはオフ状態におけるソース−ドレイン間のリーク電流（「オフ電流」ともいう。）が小さいため、消費電力を低減できる。また、ＳｉトランジスタはＯＳトランジスタよりも動作速度が速いため、周辺駆動回路に用いると好適である。なお、表示画素２３０を構成するトランジスタと、周辺駆動回路を構成するトランジスタの双方にＯＳトランジスタを用いてもよい。また、表示画素２３０を構成するトランジスタと、周辺駆動回路を構成するトランジスタの双方にＳｉトランジスタを用いてもよい。さらに、表示画素２３０を構成するトランジスタにＳｉトランジスタを用い、周辺駆動回路を構成するトランジスタにＯＳトランジスタを用いてもよい。
また、表示画素２３０を構成するトランジスタに、ＳｉトランジスタとＯＳトランジスタの双方を用いてもよい。また、周辺駆動回路を構成するトランジスタに、ＳｉトランジスタとＯＳトランジスタの双方を用いてもよい。
なお、Ｓｉトランジスタに用いる材料としては、単結晶シリコン、多結晶シリコン、非晶質シリコン等が挙げられる。特に、半導体層に低温ポリシリコン（ＬＴＰＳ（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｐｏｌｙ　Ｓｉｌｉｃｏｎ））を有するトランジスタ（以下、ＬＴＰＳトランジスタともいう）を用いることができる。ＬＴＰＳトランジスタは、電界効果移動度が高く、周波数特性が良好である。
ＬＴＰＳトランジスタ等のＳｉトランジスタを適用することで、高周波数で駆動する必要のある回路（例えばソースドライバ回路）を表示部と同一基板上に作り込むことができる。これにより、半導体装置に実装される外部回路を簡略化でき、部品コスト及び実装コストを削減することができる。
ＯＳトランジスタは、非晶質シリコンを用いたトランジスタと比較して電界効果移動度が極めて高い。また、ＯＳトランジスタは、オフ電流が著しく小さく、当該トランジスタと直列に接続された容量に蓄積した電荷を長期間に亘って保持することが可能である。また、ＯＳトランジスタを適用することで、半導体装置の消費電力を低減できる。
また、室温下における、チャネル幅１μｍあたりのＯＳトランジスタのオフ電流値は、１ａＡ（１×１０−１８Ａ）以下、１ｚＡ（１×１０−２１Ａ）以下、または１ｙＡ（１×１０−２４Ａ）以下とすることができる。なお、室温下における、チャネル幅１μｍあたりのＳｉトランジスタのオフ電流値は、１ｆＡ（１×１０−１５Ａ）以上１ｐＡ（１×１０−１２Ａ）以下である。したがって、ＯＳトランジスタのオフ電流は、Ｓｉトランジスタのオフ電流よりも１０桁程度低いともいえる。
赤色光を制御する表示画素２３０、緑色光を制御する表示画素２３０、および青色光を制御する表示画素２３０をまとめて１つの画素２４０として機能させ、それぞれの表示画素２３０の発光量（発光輝度）を制御することで、フルカラー表示を実現することができる。よって、当該３つの表示画素２３０はそれぞれが副画素として機能する。すなわち、３つの副画素は、それぞれが赤色光、緑色光、または青色光の、発光量などを制御する（図５Ｂ１参照。）。なお、３つの副画素それぞれが制御する光の色は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の組み合わせに限らず、シアン（Ｃ）、マゼンタ（Ｍ）、黄（Ｙ）であってもよい（図５Ｂ２参照。）。
また、１つの画素２４０を構成する３つの表示画素２３０の配置は、デルタ配置でもよい（図５Ｂ３参照。）。具体的には、１つの画素２４０を構成する３つの表示画素２３０それぞれの中心点を結ぶ線が、三角形になるように配置してもよい。
また、３つの副画素（表示画素２３０）それぞれの面積は同じでなくてもよい。発光色によって発光効率および信頼性などが異なる場合、発光色毎に副画素の面積を変えてもよい（図５Ｂ４参照。）。なお、図５Ｂ４に示す副画素の配置の構成を、「Ｓストライプ配列」と呼称してもよい。
また、４つの副画素をまとめて１つの画素として機能させてもよい。例えば、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図５Ｂ５参照。）。白色光を制御する副画素を加えることで、表示領域の輝度を高めることができる。また、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、黄色光を制御する副画素を加えてもよい（図５Ｂ６参照。）。また、シアン色光、マゼンタ色光、黄色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図５Ｂ７参照。）。
１つの画素として機能させる副画素の数を増やし、赤、緑、青、シアン、マゼンタ、および黄などの光を制御する副画素を適宜組み合わせて用いることにより、中間調の再現性を高めることができる。よって、表示品位を高めることができる。
また、本発明の一態様の半導体装置は、さまざまな規格の色域を再現することができる。例えば、テレビ放送で使われるＰＡＬ（Ｐｈａｓｅ　Ａｌｔｅｒｎａｔｉｎｇ　Ｌｉｎｅ）規格およびＮＴＳＣ（Ｎａｔｉｏｎａｌ　Ｔｅｌｅｖｉｓｉｏｎ　Ｓｙｓｔｅｍ　Ｃｏｍｍｉｔｔｅｅ）規格、パーソナルコンピュータ、デジタルカメラ、プリンタなどの電子機器に用いる表示装置で広く使われているｓＲＧＢ（ｓｔａｎｄａｒｄ　ＲＧＢ）規格およびＡｄｏｂｅ　ＲＧＢ規格、ＨＤＴＶ（Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　Ｔｅｌｅｖｉｓｉｏｎ、ハイビジョンともいう）で使われるＩＴＵ−Ｒ　ＢＴ．７０９（Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｕｎｉｏｎ　Ｒａｄｉｏｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｓｅｃｔｏｒ　Ｂｒｏａｄｃａｓｔｉｎｇ　Ｓｅｒｖｉｃｅ（Ｔｅｌｅｖｉｓｉｏｎ）　７０９）規格、デジタルシネマ映写で使われるＤＣＩ−Ｐ３（Ｄｉｇｉｔａｌ　Ｃｉｎｅｍａ　Ｉｎｉｔｉａｔｉｖｅｓ　Ｐ３）規格、ＵＨＤＴＶ（Ｕｌｔｒａ　Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　Ｔｅｌｅｖｉｓｉｏｎ、スーパーハイビジョンともいう）で使われるＩＴＵ−Ｒ　ＢＴ．２０２０（ＲＥＣ．２０２０（Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ　２０２０））規格などの色域を再現することができる。
また、画素２４０を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、または「２Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示部２１を実現することができる。また、例えば、画素２４０を３８４０×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、または「４Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示部２１を実現することができる。また、例えば、画素２４０を７６８０×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、または「８Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示部２１を実現することができる。画素２４０を増やすことで、１６Ｋまたは３２Ｋの解像度でフルカラー表示可能な表示部２１を実現することも可能である。
また、表示部２１の画素密度は、１００ｐｐｉ以上１００００ｐｐｉ以下が好ましく、１０００ｐｐｉ以上１００００ｐｐｉ以下がより好ましい。例えば、２０００ｐｐｉ以上６０００ｐｐｉ以下であってもよいし、３０００ｐｐｉ以上５０００ｐｐｉ以下であってもよい。表示部２１の画素密度は、撮像部１１の画素密度と同じであってもよいし、異なっていてもよい。
なお、表示部２１の縦横比（アスペクト比）については、特に限定はない。半導体装置１００Ａの表示部２１は、例えば、１：１（正方形）、４：３、１６：９、１６：１０など様々な縦横比に対応できる。表示部２１の縦横比は、撮像部１１の縦横比と同じであってもよいし、異なっていてもよい。
表示部２１の対角サイズは、０．１インチ以上１００インチ以下であればよく、１００インチ以上であってもよい。表示部２１の対角サイズは、撮像部１１の対角サイズと同じであってもよいし、異なっていてもよい。
なお、半導体装置１００ＡをｘＲ用の表示装置として用いる場合、表示部２１の対角サイズは、０．１インチ以上５．０インチ以下、好ましくは０．５インチ以上２．０インチ以下、さらに好ましくは、１インチ以上１．７インチ以下とすることができる。例えば、表示部２１の対角サイズを１．５インチ、または１．５インチ近傍にしてもよい。表示部２１の対角サイズを２．０インチ以下、好ましくは１．５インチ近傍とすることで、露光装置（代表的にはスキャナー装置）で行なう露光処理を１回で済ませることが可能となるため、製造プロセスの生産性を向上させることができる。
また、本発明の一態様の半導体装置は、表示部２１のリフレッシュレートを可変にすることができる。例えば、表示部２１に表示されるコンテンツに応じてリフレッシュレートを調整（例えば、０．０１Ｈｚ以上２４０Ｈｚ以下の範囲で調整）して消費電力を低減させることができる。また、リフレッシュレートを低下させることにより、表示部２１の消費電力を低減する駆動をアイドリングストップ（ＩＤＳ）駆動と呼称してもよい。
また、表示部２１に、タッチセンサまたはニアタッチセンサを設けてもよい。また、上記のリフレッシュレートに応じて、タッチセンサ、またはニアタッチセンサの駆動周波数を変化させてもよい。例えば、表示部２１のリフレッシュレートが１２０Ｈｚの場合、タッチセンサ、またはニアタッチセンサの駆動周波数を１２０Ｈｚよりも高い周波数（代表的には２４０Ｈｚ）とする構成とすることができる。当該構成とすることで、低消費電力が実現でき、且つタッチセンサ、またはニアタッチセンサの応答速度を高めることが可能となる。
ここで、タッチセンサまたは非接触センサとは、対象物（指、手、またはペンなど）の近接もしくは接触を検出する機能を備えるセンサである。タッチセンサは、対象物がセンサと直接接することで、対象物を検出できる。また、非接触センサは、対象物がセンサと直接接触しなくても、当該対象物を検出することができる。例えば、半導体装置（または表示部２１）と、対象物との間の距離が０．１ｍｍ以上３００ｍｍ以下、好ましくは３ｍｍ以上５０ｍｍ以下の範囲でセンサが当該対象物を検出できる構成であると好ましい。当該構成とすることで、半導体装置に対象物が直接触れずに操作することが可能となる、別言すると非接触（タッチレス）で半導体装置を操作することが可能となる。上記構成とすることで、半導体装置に汚れ、または傷がつくリスクを低減することができる、または対象物が半導体装置に付着した汚れ（例えば、ゴミ、またはウィルスなど）に直接触れずに、半導体装置を操作することが可能となる。
なお、非接触センサ機能は、ホバーセンサ機能、ホバータッチセンサ機能、ニアタッチセンサ機能、タッチレスセンサ機能などということもできる。また、タッチセンサ機能は、ダイレクトタッチセンサ機能などということもできる。
＜表示画素２３０の回路構成例＞
図６Ａは、表示画素２３０の回路構成例を示す図である。表示画素２３０は、表示画素回路４３１および表示素子４３２を有する。
よって、各配線２３６は、表示部２１においてｐ行ｑ列に配設された表示画素回路４３１のうち、いずれかの行に配設されたｑ個の表示画素回路４３１と電気的に接続される。また、各配線２３７は、ｐ行ｑ列に配設された表示画素回路４３１のうち、いずれかの列に配設されたｐ個の表示画素回路４３１に電気的に接続される。
表示画素回路４３１は、トランジスタ４３６と、容量素子４３３と、トランジスタ２５１と、トランジスタ４３４と、を有する。また、表示画素回路４３１は、表示素子４３２と電気的に接続されている。
トランジスタ４３６のソース電極およびドレイン電極の一方は、データ信号（「ビデオ信号」ともいう。）が与えられる配線（以下、信号線ＤＬという）に電気的に接続される。さらに、トランジスタ４３６のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬという）に電気的に接続される。信号線ＤＬと走査線ＧＬはそれぞれ配線２３７と配線２３６に相当する。トランジスタ４３６は、データ信号のノード４３５への書き込みを制御する機能を有する。
容量素子４３３の一対の電極の一方は、ノード４３５に電気的に接続され、他方は、ノード４３７に電気的に接続される。また、トランジスタ４３６のソース電極およびドレイン電極の他方は、ノード４３５に電気的に接続される。
容量素子４３３は、ノード４３５に書き込まれたデータ信号を保持する保持容量としての機能を有する。
トランジスタ２５１のソース電極およびドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方はノード４３７に電気的に接続される。さらに、トランジスタ２５１のゲート電極は、ノード４３５に電気的に接続される。
トランジスタ４３４のソース電極およびドレイン電極の一方は、電位供給線Ｖ０に電気的に接続され、他方はノード４３７に電気的に接続される。さらに、トランジスタ４３４のゲート電極は、走査線ＧＬに電気的に接続される。
表示素子４３２のアノードまたはカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、ノード４３７に電気的に接続される。
表示素子４３２としては、例えば有機エレクトロルミネセンス素子（「有機ＥＬ素子」ともいう）などの発光素子（「発光デバイス」ともいう。）を用いることができる。ただし、表示素子４３２は、これに限定されず、例えば無機材料からなる無機ＥＬ素子を用いても良い。なお、「有機ＥＬ素子」と「無機ＥＬ素子」をまとめて「ＥＬ素子」と呼ぶ場合がある。
ＥＬ素子の発光色は、ＥＬ素子を構成する材料によって、白、赤、緑、青、シアン、マゼンタ、または黄などとすることができる。
カラー表示を実現する方法としては、発光色が白色の表示素子４３２と着色層を組み合わせて行う方法と、画素毎に発光色の異なる表示素子４３２を設ける方法がある。前者の方法は後者の方法よりも生産性が高い。一方、後者の方法では画素毎に表示素子４３２を作り分ける必要があるため、前者の方法よりも生産性が劣る。ただし、後者の方法では、前者の方法よりも色純度の高い発光色を得ることができる。後者の方法に加えて、表示素子４３２にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
表示素子４３２には低分子系化合物および高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。表示素子４３２を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
表示素子４３２は、量子ドットなどの無機化合物を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
なお、電源電位としては、例えば相対的に高電位側の電位または低電位側の電位を用いることができる。高電位側の電源電位を高電源電位（「ＶＤＤ」ともいう）といい、低電位側の電源電位を低電源電位（「ＶＳＳ」ともいう）という。また、接地電位を高電源電位または低電源電位として用いることもできる。例えば高電源電位が接地電位の場合には、低電源電位は接地電位より低い電位であり、低電源電位が接地電位の場合には、高電源電位は接地電位より高い電位である。
例えば、電位供給線ＶＬ＿ａまたは電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
表示画素回路４３１を有する層２０では、周辺駆動回路に含まれる回路によって各行の表示画素回路４３１を順次選択し、トランジスタ４３６、およびトランジスタ４３４をオン状態にしてデータ信号をノード４３５に書き込む。
ノード４３５にデータ信号が書き込まれた表示画素回路４３１は、トランジスタ４３６、およびトランジスタ４３４がオフ状態になることで保持状態になる。さらに、ノード４３５に書き込まれたデータ信号の電位に応じてトランジスタ２５１のソース電極とドレイン電極の間に流れる電流量が制御され、表示素子４３２は、当該電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。トランジスタ２５１は「駆動トランジスタ」とも呼ばれる。
また、表示画素２３０に含まれる発光デバイスの発光輝度を高くする場合、発光デバイスに流す電流量を大きくする必要がある。そのためには、表示画素回路４３１に含まれている駆動トランジスタのソース−ドレイン間電圧を高くする必要がある。ＯＳトランジスタは、Ｓｉトランジスタと比較して、ソース−ドレイン間において耐圧が高いため、ＯＳトランジスタのソース−ドレイン間には高い電圧を印加することができる。これにより、表示画素回路４３１に含まれる駆動トランジスタをＯＳトランジスタとすることで、発光デバイスに流れる電流量を大きくし、発光デバイスの発光輝度を高くすることができる。
また、トランジスタが飽和領域で動作する場合において、ＯＳトランジスタは、Ｓｉトランジスタよりも、ゲート−ソース間電圧の変化に対して、ソース−ドレイン間電流の変化が小さい。このため、表示画素回路４３１に含まれる駆動トランジスタとしてＯＳトランジスタを適用することによって、ゲート−ソース間電圧の変化によって、ソース−ドレイン間に流れる電流を細かく定めることができるため、発光デバイスに流れる電流量を細かく制御できる。このため、表示画素２３０における階調数を大きくすることができる。
また、トランジスタが飽和領域で動作するときに流れる電流の飽和特性において、ＯＳトランジスタは、ソース−ドレイン間電圧が徐々に高くなった場合においても、Ｓｉトランジスタよりも安定した電流（飽和電流）を流すことができる。そのため、ＯＳトランジスタを駆動トランジスタとして用いることで、例えば、ＥＬ材料が含まれる発光デバイスの電流−電圧特性にばらつきが生じた場合においても、発光デバイスに安定した電流を流すことができる。つまり、ＯＳトランジスタは、飽和領域で動作する場合において、ソース−ドレイン間電圧を高くしても、ソース−ドレイン間電流がほぼ変化しないため、発光デバイスの発光輝度を安定させることができる。
上記のとおり、画素回路に含まれる駆動トランジスタにＯＳトランジスタを用いることで、「黒浮きの抑制」、「発光輝度の上昇」、「多階調化」、「発光デバイスのばらつきの抑制」などを図ることができる。
図６Ｂに、図６Ａに示した表示画素２３０の回路構成の変形例を示す。図６Ｂに示す回路構成は、トランジスタ４３６のゲート電極が第１走査信号が与えられる線（以下、走査線ＧＬ１という）に電気的に接続されている。また、トランジスタ４３４のゲート電極が第２走査信号が与えられる線（以下、走査線ＧＬ２という）に電気的に接続されている。
また、図６Ｂに示す回路構成は、図６Ａに示す回路構成に加えてトランジスタ４３８を有する。トランジスタ４３８のソース電極およびドレイン電極の一方は、電位供給線Ｖ０に電気的に接続され、他方はノード４３５に電気的に接続される。さらに、トランジスタ４３８のゲート電極が第３走査信号が与えられる線（以下、走査線ＧＬ３という）に電気的に接続されている。
走査線ＧＬ１は図５Ａに示す配線２３６に相当する。図５Ａでは走査線ＧＬ２および走査線ＧＬ３のそれぞれに対応する配線を図示していないが、走査線ＧＬ２および走査線ＧＬ３は第１駆動回路部２３１と電気的に接続される。
例えば、表示画素２３０を黒表示にしたい場合に、トランジスタ４３４とトランジスタ４３８の双方をオン状態にする。すると、トランジスタ２５１のソース電極とゲート電極の電位が等しくなる。よって、トランジスタ２５１のゲート電圧が０Ｖになり、表示素子４３２に流れる電流を遮断できる。
また、表示画素回路４３１を構成するトランジスタの一部または全部を、バックゲートを有するトランジスタで構成してもよい。図６Ｂに示す回路構成では、トランジスタとしてバックゲートを有するトランジスタを用いている。例えば、トランジスタ４３４、トランジスタ４３６、およびトランジスタ４３８のそれぞれは、ゲートとバックゲートが電気的に接続する例を示している。また、図６Ｂに示すトランジスタ２５１では、バックゲートがノード４３７と電気的に接続する例を示している。
図６Ｃに、図６Ａに示した表示画素２３０の回路構成の変形例を示す。図６Ｃに示す回路構成は、図６Ａに示した回路構成からトランジスタ４３４および電位供給線Ｖ０を除いた構成を有する。その他の構成については、図６Ａに示す回路構成の説明を参酌すれば理解できる。よって、説明の繰り返しを低減するため、図６Ｃに示す回路構成の詳細な説明は省略する。
また、前述した通り、表示画素回路４３１を構成するトランジスタの一部または全部を、バックゲートを有するトランジスタで構成してもよい。例えば、図６Ｄに示すように、トランジスタ４３６にバックゲートを有するトランジスタを用いて、バックゲートとゲートを電気的に接続してもよい。また、図６Ｄに示すように、トランジスタ２５１にバックゲートを有するトランジスタを用いて、バックゲートとソースまたはドレインの一方を電気的に接続してもよい。
＜発光素子の構成例＞
本発明の一態様に係る半導体装置に用いることができる発光素子について説明する。発光素子は、表示素子４３２に用いることができる。
＜発光素子の構成例＞
図７Ａに示すように、発光素子６１は、一対の電極（導電層１７１、導電層１７３）の間に、ＥＬ層１７２を備える。ＥＬ層１７２は、層４４２０、発光層４４１１、層４４３０などの複数の層で構成することができる。層４４２０は、例えば電子注入性の高い物質を含む層（電子注入層）および電子輸送性の高い物質を含む層（電子輸送層）などを備えることができる。発光層４４１１は、例えば発光性の化合物を備える。層４４３０は、例えば正孔注入性の高い物質を含む層（正孔注入層）および正孔輸送性の高い物質を含む層（正孔輸送層）を備えることができる。
一対の電極間に設けられた層４４２０、発光層４４１１および層４４３０を備える構成は単一の発光ユニットとして機能することができ、本明細書などでは図７Ａの構成をシングル構造と呼ぶ。
また、図７Ｂは、図７Ａに示す発光素子６１が備えるＥＬ層１７２の変形例である。具体的には、図７Ｂに示す発光素子６１は、導電層１７１上の層４４３０−１と、層４４３０−１上の層４４３０−２と、層４４３０−２上の発光層４４１１と、発光層４４１１上の層４４２０−１と、層４４２０−１上の層４４２０−２と、層４４２０−２上の導電層１７３と、を備える。例えば、導電層１７１を陽極とし、導電層１７３を陰極とした場合、層４４３０−１が正孔注入層として機能し、層４４３０−２が正孔輸送層として機能し、層４４２０−１が電子輸送層として機能し、層４４２０−２が電子注入層として機能する。または、導電層１７１を陰極とし、導電層１７３を陽極とした場合、層４４３０−１が電子注入層として機能し、層４４３０−２が電子輸送層として機能し、層４４２０−１が正孔輸送層として機能し、層４４２０−２が正孔注入層として機能する。このような層構造とすることで、発光層４４１１に効率よくキャリアを注入し、発光層４４１１内におけるキャリアの再結合の効率を高めることが可能となる。
なお、図７Ｃに示すように層４４２０と層４４３０との間に複数の発光層（発光層４４１１、発光層４４１２、発光層４４１３）が設けられる構成も、シングル構造の一例である。
また、図７Ｄに示すように、複数の発光ユニット（ＥＬ層１７２ａ、ＥＬ層１７２ｂ）が中間層（電荷発生層）４４４０を介して直列に接続された構成を、本明細書などではタンデム構造またはスタック構造と呼ぶ。なお、タンデム構造とすることで、高輝度発光が可能な発光素子が実現できる。
また、発光素子６１を図７Ｄに示すタンデム構造にする場合、ＥＬ層１７２ａとＥＬ層１７２ｂそれぞれの発光色を同じにしてもよい。例えば、ＥＬ層１７２ａおよびＥＬ層１７２ｂの発光色を、どちらも緑色にしてもよい。なお、表示部２１がＲ、Ｇ、Ｂの３つの副画素を含み、それぞれの副画素が発光素子を備える場合、それぞれの副画素の発光素子をタンデム構造としてもよい。具体的には、Ｒの副画素のＥＬ層１７２ａ、およびＥＬ層１７２ｂは、それぞれ、赤色発光が可能な材料を有し、Ｇの副画素のＥＬ層１７２ａ、およびＥＬ層１７２ｂは、それぞれ、緑色発光が可能な材料を有し、Ｂの副画素のＥＬ層１７２ａ、およびＥＬ層１７２ｂは、それぞれ、青色発光が可能な材料を備える。言い換えると、発光層４４１１と発光層４４１２の材料が同じでもよい。ＥＬ層１７２ａとＥＬ層１７２ｂの発光色を同じにすることで、単位発光輝度あたりの電流密度を低減できる。よって、発光素子６１の信頼性を高めることができる。
発光素子の発光色は、ＥＬ層１７２を構成する材料によって、赤、緑、青、シアン、マゼンタ、黄または白などとすることができる。また、発光素子にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
発光層には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）などの発光を示す発光物質を２以上含んでもよい。白色の光を発する発光素子は、発光層に２種類以上の発光物質を含む構成とすることが好ましい。２種類の発光物質を用いて白色発光を得る場合、それぞれの発光物質の発光色が補色の関係となるような発光物質を選択すればよい。また、例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることで、発光素子全体として白色発光する発光素子を得ることができる。また、発光層を３つ以上備える発光素子の場合も同様である。
発光層には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質を２以上含むことが好ましい。または、発光物質を２以上有し、それぞれの発光物質の発光は、Ｒ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含むことが好ましい。
発光物質としては、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、無機化合物（量子ドット材料など）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　Ａｃｔｉｖａｔｅｄ　Ｄｅｌａｙｅｄ　Ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）などが挙げられる。なお、ＴＡＤＦ材料としては、一重項励起状態と三重項励起状態間が熱平衡状態にある材料を用いてもよい。ＴＡＤＦ材料は発光寿命（励起寿命）が長くなるため、発光素子における高輝度領域での効率低下を抑制することができる。
＜発光素子の形成方法＞
以下では、表示素子４３２として用いることができる発光素子６１の形成方法について説明する。
図８Ａに、発光素子６１の上面概略図を示す。図８Ａなどでは、赤色を呈する発光素子６１を発光素子６１Ｒ、緑色を呈する発光素子６１を発光素子６１Ｇ、青色を呈する発光素子６１を発光素子６１Ｂと示している。図８Ａでは、各発光素子の区別を簡単にするため、各発光素子の発光領域内にＲ、Ｇ、Ｂの符号を付している。なお、図８Ａに示す発光素子６１の構成をＳＢＳ（Ｓｉｄｅ　Ｂｙ　Ｓｉｄｅ）構造と呼称してもよい。また、図８Ａに示す構成については、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の３つの色を有する構成について例示したがこれに限定されない。例えば、４つ以上の色を有する構成としてもよい。
発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、それぞれマトリクス状に配列している。図８Ａは、一方向に同一の色の発光素子が配列する、いわゆるストライプ配列を示している。なお、発光素子の配列方法はこれに限られず、デルタ配列、ジグザグ配列などの配列方法を適用してもよいし、ペンタイル配列を用いることもできる。
発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂとしては、ＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、またはＱＯＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）などの有機ＥＬデバイスを用いることが好ましい。発光素子が有する発光物質としては、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、無機化合物（量子ドット材料など）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　ａｃｔｉｖａｔｅｄ　ｄｅｌａｙｅｄ　ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）などが挙げられる。
図８Ｂは、図８Ａ中の一点鎖線Ａ１−Ａ２に対応する断面概略図である。図８Ｂには、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの断面を示している。発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、それぞれ絶縁層３６３上に設けられ、画素電極として機能する導電層１７１、および共通電極として機能する導電層１７３を有する。絶縁層３６３としては、無機絶縁膜および有機絶縁膜の一方または双方を用いることができる。絶縁層３６３として、無機絶縁膜を用いることが好ましい。無機絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜などの酸化物絶縁膜および窒化物絶縁膜が挙げられる。
発光素子６１Ｒは、画素電極として機能する導電層１７１と共通電極として機能する導電層１７３との間に、ＥＬ層１７２Ｒを有する。ＥＬ層１７２Ｒは、少なくとも赤色の波長域に強度を有する光を発する発光性の有機化合物を有する。発光素子６１Ｇが有するＥＬ層１７２Ｇは、少なくとも緑色の波長域に強度を有する光を発する発光性の有機化合物を有する。発光素子６１Ｂが有するＥＬ層１７２Ｂは、少なくとも青色の波長域に強度を有する光を発する発光性の有機化合物を有する。
ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、それぞれ発光性の有機化合物を含む層（発光層）のほかに、電子注入層、電子輸送層、正孔注入層、および正孔輸送層のうち、一以上を有していてもよい。
画素電極として機能する導電層１７１は、発光素子毎に設けられている。また、共通電極として機能する導電層１７３は、各発光素子に共通な一続きの層として設けられている。画素電極として機能する導電層１７１と共通電極として機能する導電層１７３のいずれか一方に可視光に対して透光性を有する導電膜を用い、他方に反射性を有する導電膜を用いる。画素電極として機能する導電層１７１を透光性、共通電極として機能する導電層１７３を反射性とすることで、下面射出型（ボトムエミッション型）の表示装置とすることができ、反対に画素電極として機能する導電層１７１を反射性、共通電極として機能する導電層１７３を透光性とすることで、上面射出型（トップエミッション型）の表示装置とすることができる。なお、画素電極として機能する導電層１７１と共通電極として機能する導電層１７３の双方を透光性とすることで、両面射出型（デュアルエミッション型）の表示装置とすることもできる。
画素電極として機能する導電層１７１の端部を覆って、絶縁層２７２が設けられている。絶縁層２７２の端部は、テーパー形状であることが好ましい。絶縁層２７２には、絶縁層３６３に用いることができる材料と同様の材料を用いることができる。
ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、それぞれ画素電極として機能する導電層１７１の上面に接する領域と、絶縁層２７２の表面に接する領域と、を有する。また、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの端部は、絶縁層２７２上に位置する。
図８Ｂに示すように、異なる２つの色を呈する発光素子のＥＬ層の間に隙間が設けられている。このように、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂが、互いに接しないように設けられていることが好ましい。これにより、隣接する２つのＥＬ層を介して電流が流れ、意図しない発光が生じること（クロストークともいう）を好適に防ぐことができる。そのため、コントラストを高めることができ、表示品位の高い表示装置を実現できる。
ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、メタルマスクなどのシャドーマスクを用いた真空蒸着法などにより、作り分けることができる。または、フォトリソグラフィ法により、これらを作り分けてもよい。フォトリソグラフィ法を用いることで、メタルマスクを用いた場合では実現することが困難である高い精細度の表示装置を実現することができる。
なお、本明細書等において、メタルマスク、またはＦＭＭ（ファインメタルマスク、高精細なメタルマスク）を用いて作製されるデバイスをＭＭ（メタルマスク）構造のデバイスと呼称する場合がある。また、本明細書等において、ＦＭＭを用いて作製されるデバイスをＦＭＭ構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、またはＦＭＭを用いることなく作製されるデバイスをＭＭＬ（メタルマスクレス）構造のデバイスと呼称する場合がある。ＭＭＬ構造の表示装置は、メタルマスクを用いずに作製するため、ＦＭＭ構造、またはＭＭ構造の表示装置よりも画素配置及び画素形状等の設計自由度が高い。
なお、ＭＭＬ構造の表示装置の作製方法では、島状のＥＬ層は、メタルマスクのパターンによって形成されるのではなく、ＥＬ層を一面に成膜した後に加工することで形成される。したがって、これまで実現が困難であった高精細な表示装置または高開口率の表示装置を実現することができる。さらに、ＥＬ層を各色で作り分けることができるため、極めて鮮やかでコントラストが高く、表示品位の高い表示装置を実現できる。また、ＥＬ層上に犠牲層を設けることで、表示装置の作製工程中にＥＬ層が受けるダメージを低減し、発光デバイスの信頼性を高めることができる。
なお、表示装置をファインメタルマスク（ＦＭＭ）構造とする場合、画素配置の構成などに制限がかかる場合がある。ここで、ＦＭＭ構造について、以下、説明を行う。
ＦＭＭ構造を作製するには、ＥＬ蒸着時において、所望の領域にＥＬ材料が蒸着されるように開口部が設けられた金属のマスク（ＦＭＭともいう。）を基板に対向してセットする。その後、ＦＭＭを介して、ＥＬ蒸着を行うことで、所望の領域にＥＬ材料を蒸着する。ＥＬ蒸着する際の基板サイズが大きくなると、ＦＭＭのサイズも大きくなり、その重量も大きくなる。また、ＥＬ蒸着時に熱などがＦＭＭに与えられるため、ＦＭＭが変形する場合がある。又は、ＥＬ蒸着時にＦＭＭに一定のテンションを与えて蒸着する方法などもあるため、ＦＭＭの重量、及び強度は、重要なパラメータである。
そのため、ＦＭＭ構造のデバイスの画素配置の構成を設計する場合、上記のパラメータなどを考慮する必要があり、一定の制限のもとに検討する必要がある。一方で、本発明の一態様の表示装置においては、ＭＭＬ構造を用いて作製されるため、ＦＭＭ構造と比較し画素配置の構成などの自由度が高いといった、優れた効果を奏する。なお、本構成においては、例えばフレキシブルデバイスなどとも非常に親和性が高く、画素、及び駆動回路のいずれか一または双方ともに、様々な回路配置とすることができる。
また、共通電極として機能する導電層１７３上には、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂを覆って、保護層２７１が設けられている。保護層２７１は、上方から各発光素子に水などの不純物が拡散することを防ぐ機能を有する。
保護層２７１としては、例えば、少なくとも無機絶縁膜を含む単層構造または積層構造とすることができる。無機絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜などの酸化物膜または窒化物膜が挙げられる。または、保護層２７１としてインジウムガリウム酸化物、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）などの半導体材料を用いてもよい。なお、保護層２７１としては、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、またはスパッタリング法を用いて形成すればよい。なお、保護層２７１として、無機絶縁膜を含む構成について例示したがこれに限定されない。例えば、保護層２７１として、無機絶縁膜と、有機絶縁膜との積層構造としてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ　Ｂａｃｋｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
保護層２７１として、インジウムガリウム亜鉛酸化物を用いる場合、ウェットエッチング法、またはドライエッチング法を用いて加工することができる。例えば、保護層２７１として、ＩＧＺＯを用いる場合、シュウ酸、リン酸、または混合薬液（例えば、リン酸、酢酸、硝酸、および水の混合薬液（混酸アルミニウムエッチング液ともいう））などの薬液を用いることができる。なお、当該混酸アルミニウムエッチング液は、体積比にて、リン酸：酢酸：硝酸：水＝５３．３：６．７：３．３：３６．７近傍の配合とすることができる。
図８Ｃには、上記とは異なる例を示している。具体的には、図８Ｃでは、白色の光を呈する発光素子６１Ｗを有する。発光素子６１Ｗは、画素電極として機能する導電層１７１と共通電極として機能する導電層１７３との間に白色の光を呈するＥＬ層１７２Ｗを有する。
ＥＬ層１７２Ｗとしては、例えば、それぞれの発光色が補色の関係になるように選択された、２の発光層を積層した構成とすることができる。また、発光層間に電荷発生層を挟持した、積層型のＥＬ層を用いてもよい。また、ＥＬ層１７２Ｗは３以上の発光層を有してもよい。
図８Ｃには、３つの発光素子６１Ｗを並べて示している。左の発光素子６１Ｗの上部には着色層２６４Ｒが設けられている。着色層２６４Ｒは、赤色の光を透過するバンドパスフィルタとして機能する。同様に、中央の発光素子６１Ｗの上部には緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗの上部には、青色の光を透過する着色層２６４Ｂが設けられている。これにより、表示装置はカラーの画像を表示することができる。
ここで、隣接する２つの発光素子６１Ｗ間において、ＥＬ層１７２Ｗと、共通電極として機能する導電層１７３とがそれぞれ分離されている。これにより、隣接する２つの発光素子６１Ｗにおいて、ＥＬ層１７２Ｗを介して電流が流れて意図しない発光が生じることを防ぐことができる。特に、ＥＬ層１７２Ｗとして、２つの発光層の間に電荷発生層が設けられる積層型のＥＬ層を用いた場合では、精細度が高いほど、すなわち隣接画素間の距離が小さいほど、クロストークの影響が顕著となり、コントラストが低下してしまうといった問題がある。そのため、このような構成とすることで、高い精細度と、高いコントラストを兼ね備える表示装置を実現できる。
ＥＬ層１７２Ｗおよび共通電極として機能する導電層１７３の分離は、フォトリソグラフィ法により行うことが好ましい。これにより、発光素子間の間隔を狭めることができるため、例えばメタルマスク等のシャドーマスクを用いた場合と比較して、高い開口率の表示装置を実現することができる。
なお、ボトムエミッション型の発光素子の場合は、画素電極として機能する導電層１７１と絶縁層３６３との間に、着色層を設ければよい。
図８Ｄには、上記とは異なる例を示している。具体的には、図８Ｄは、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの間に導電層１７１の端部を覆う絶縁層２７２が設けられていない構成である。別言すると、導電層１７１と、ＥＬ層１７２との間に絶縁物が設けられない構成である。当該構成とすることで、ＥＬ層からの発光を効率よく取り出すことができるため、視野角依存性を極めて小さくすることができる。例えば、本発明の一態様の表示装置においては、視野角（斜め方向から画面を見たときの、一定のコントラスト比が維持される最大の角度）を１００°以上１８０°未満、好ましくは１５０°以上１７０°以下の範囲とすることができる。なお、上記の視野角については、上下、及び左右のそれぞれに適用することができる。本発明の一態様の表示装置とすることで、視野角依存性が低減し、画像の視認性を高めることが可能となる。
また、絶縁層２７２を設けない構成とすることで、開口率の高い表示装置とすることができる。また、保護層２７１がＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの側面を覆う構成である。当該構成とすることで、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの側面から入り込みうる不純物（代表的には水など）を抑制することができる。また、図８Ｄに示す構成においては、導電層１７１、ＥＬ層１７２Ｒ、および導電層１７３の上面形状が概略一致する。このような構造は、導電層１７１、ＥＬ層１７２Ｒ、および導電層１７３を形成したのち、レジストマスクなどを用いて一括して形成することができる。このようなプロセスは、導電層１７３をマスクとして、ＥＬ層１７２Ｒ、および導電層１７３を加工することから、セルフアラインパターニングと呼称することもできる。なお、ここではＥＬ層１７２Ｒについて説明したが、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂについても同様の構成とすることができる。
また、図８Ｄにおいては、保護層２７１上に、さらに保護層２７３が設けられる構造である。例えば、保護層２７１を被覆性の高い膜を成膜可能な装置（代表的にはＡＬＤ装置など）を用いて形成し、保護層２７３を保護層２７１よりも被覆性の低い膜が成膜される装置（代表的には、スパッタリング装置など）にて形成することにより、保護層２７１と、保護層２７３との間に領域２７５を設けることができる。なお、別言すると、領域２７５は、ＥＬ層１７２ＲとＥＬ層１７２Ｇとの間、およびＥＬ層１７２ＧとＥＬ層１７２Ｂとの間に位置する。
なお、領域２７５は、例えば空気、窒素、酸素、二酸化炭素、および第１８族元素（代表的には、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等）の中から選ばれるいずれか一または複数を有する。また、領域２７５には、例えば保護層２７３の成膜時に用いる気体が含まれる場合がある。例えば、スパッタリング法により保護層２７３を成膜する場合、領域２７５には上記の第１８族元素のいずれか一または複数が含まれる場合がある。なお、領域２７５に気体が含まれる場合、ガスクロマトグラフィー法等により気体の同定等を行うことができる。または、スパッタリング法により保護層２７３を成膜する場合、保護層２７３の膜中にもスパッタリング時に用いたガスが含まれる場合がある。この場合、保護層２７３をエネルギー分散型Ｘ線分析（ＥＤＸ分析）等により解析した際に、アルゴン等の元素が検出される場合がある。
また、領域２７５の屈折率が、保護層２７１の屈折率より低い場合、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、またはＥＬ層１７２Ｂから発せられる光が、保護層２７１と領域２７５との界面で反射する。これにより、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、またはＥＬ層１７２Ｂから発せられる光が、隣接する画素に入射することを抑制できる場合がある。これにより、近隣画素からの異なる発光色の混入が抑制できるため、表示装置の表示品位を高めることができる。
なお、図８Ｄに示す構成の場合、発光素子６１Ｒと発光素子６１Ｇとの間の領域、または、発光素子６１Ｇと発光素子６１Ｂとの間の領域（以下では、単に発光素子間の距離とする）を狭くすることができる。具体的には、発光素子間の距離を、１μｍ以下、好ましくは５００ｎｍ以下、さらに好ましくは、２００ｎｍ以下、１００ｎｍ以下、９０ｎｍ以下、７０ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、１５ｎｍ以下、または１０ｎｍ以下とすることができる。別言すると、ＥＬ層１７２Ｒの側面とＥＬ層１７２Ｇの側面との間隔、またはＥＬ層１７２Ｇの側面とＥＬ層１７２Ｂの側面との間隔が１μｍ以下の領域を有し、好ましくは０．５μｍ（５００ｎｍ）以下の領域を有し、さらに好ましくは１００ｎｍ以下の領域を有する。
また、例えば、領域２７５が気体を有する場合、発光素子の間を素子分離しつつ、且つ各発光素子からの光の混色またはクロストークなどを抑制できる。
また、領域２７５を充填材で埋めてもよい。充填材としては、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。また、充填材として、感光性樹脂（例えばレジスト材料など）を用いてもよい。充填材として用いる感光性樹脂は、ポジ型であってもよいし、ネガ型であってもよい。
充填材として感光性樹脂を用いることにより、露光および現像の工程のみで領域２７５の充填が実現できる。また、充填材としてネガ型の感光性樹脂を用いて領域２７５を充填してもよい。また、充填材として、可視光を吸収する材料を用いると好適である。領域２７５を可視光を吸収する材料で充填すると、ＥＬ層からの発光を領域２７５により吸収することが可能となり、隣接するＥＬ層に漏れうる光（迷光）を抑制できる。したがって、表示品位の高い表示装置を提供できる。
また、上述の白色発光デバイス（シングル構造またはタンデム構造）と、ＳＢＳ構造の発光デバイスと、を比較した場合、ＳＢＳ構造の発光デバイスは、白色発光デバイスよりも消費電力を低くすることができる。消費電力を低く抑えたい場合は、ＳＢＳ構造の発光デバイスを用いると好適である。一方で、白色発光デバイスは、製造プロセスがＳＢＳ構造の発光デバイスよりも簡単であるため、製造コストを低くすることができる、又は製造歩留まりを高くすることができるため、好適である。
図９Ａには、上記とは異なる例を示している。具体的には、図９Ａに示す構成は、図８Ｄに示す構成と、絶縁層３６３の構成が異なる。絶縁層３６３は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの加工の際に、上面の一部が削れ、凹部を有する。また、当該凹部には、保護層２７１が形成される。別言すると、断面視において、導電層１７１の下面よりも保護層２７１の下面の方が下に位置する領域を有する。当該領域を有することで、下方から発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに入り込みうる不純物（代表的には、水など）を好適に抑制することができる。なお、上記の凹部としては、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの加工の際に各発光素子の側面に付着しうる不純物（残渣物ともいう）をウェットエッチングなどにより除去する際に形成されうる。上記の残渣物を除去したのち、各発光素子の側面を保護層２７１で覆うことにより、信頼性の高い表示装置とすることができる。
また、図９Ｂには、上記とは異なる例を示している。具体的には、図９Ｂに示す構成は、図９Ａに示す構成に加え、絶縁層２７６と、マイクロレンズアレイ２７７と、を有する。絶縁層２７６は、接着層としての機能を有する。なお、絶縁層２７６の屈折率がマイクロレンズアレイ２７７の屈折率よりも低い場合、マイクロレンズアレイ２７７は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂから発せられる光を集光することができる。これにより、表示装置の光取り出し効率を高めることができる。特に、使用者が表示装置の表示面の正面から当該表示面を見る場合において、明るい画像を視認することができ、好適である。なお、絶縁層２７６としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤等の各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
また、図９Ｃには、上記とは異なる例を示している。具体的には、図９Ｃに示す構成は、図９Ａに示す構成における発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに替えて、３つの発光素子６１Ｗを有する。また、３つの発光素子６１Ｗの上方に絶縁層２７６を有し、絶縁層２７６の上方に着色層２６４Ｒ、着色層２６４Ｇ、および着色層２６４Ｂを有する。具体的には、左の発光素子６１Ｗと重なる位置に赤色の光を透過する着色層２６４Ｒが設けられ、中央の発光素子６１Ｗと重なる位置に緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗと重なる位置に青色の光を透過する着色層２６４Ｂが設けられている。これにより、表示装置はカラーの画像を表示することができる。図９Ｃに示す構成は、図８Ｃに示す構成の変形例でもある。なお、着色層を「カラーフィルタ」と呼ぶ場合がある。
なお、図９Ｃに示す発光素子６１Ｗを、先に示す白色発光が可能な構造（シングル構造、またはタンデム構造）とすることができる。なお、タンデム構造とすることで高輝度発光が得られるため好適である。
また、上述の白色発光が可能な構造（シングル構造、またはタンデム構造の一方または双方）と、カラーフィルタと、本発明の一態様のＭＭＬ構造と、を組み合わることで、高いコントラスト比を有する表示装置とすることができる。
また、図９Ｄには、上記とは異なる例を示している。具体的には、図９Ｄに示す構成は、保護層２７１が導電層１７１およびＥＬ層１７２の側面に隣接して設けられている。また、導電層１７３は、各発光素子に共通な一続きの層として設けられている。また、図９Ｄに示す構成では、領域２７５が充填材で埋められていることが好ましい。
発光素子６１に微小光共振器（マイクロキャビティ）構造を付与することにより発光色の色純度を高めることができる。発光素子６１にマイクロキャビティ構造を付与するには、導電層１７１と導電層１７３間の距離ｄとＥＬ層１７２の屈折率ｎの積（光学距離）が、波長λの２分の１のｍ倍（ｍは１以上の整数）になるように構成すればよい。距離ｄは数式１で求めることができる。
ｄ＝ｍ×λ／（２×ｎ）　・・・　数式１。
数式１より、マイクロキャビティ構造の発光素子６１は、発光する光の波長（発光色）に応じて距離ｄが決定される。距離ｄは、ＥＬ層１７２の厚さに相当する。よって、ＥＬ層１７２ＧはＥＬ層１７２Ｂよりも厚く設けられ、ＥＬ層１７２ＲはＥＬ層１７２Ｇよりも厚く設けられる場合がある。
なお、厳密には、距離ｄは、反射電極として機能する導電層１７１における反射領域から半透過・半反射電極として機能する導電層１７３における反射領域までの距離である。例えば、導電層１７１が銀と透明導電膜であるＩＴＯの積層であり、ＩＴＯがＥＬ層１７２側にある場合、ＩＴＯの膜厚を調整することで発光色に応じた距離ｄを設定できる。すなわち、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの厚さが同じであっても、該ＩＴＯの厚さを変えることで、発光色に適した距離ｄを得ることができる。
しかしながら、導電層１７１および導電層１７３における反射領域の位置を厳密に決定することが困難な場合がある。この場合、導電層１７１と導電層１７３の任意の位置を反射領域と仮定することで、充分にマイクロキャビティの効果を得ることができるものとする。
発光素子６１は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などにより構成される。マイクロキャビティ構造において光の取り出し効率を高めるため、反射電極として機能する導電層１７１から発光層までの光学距離をλ／４の奇数倍にすることが好ましい。当該光学距離を実現するため、発光素子６１を構成する各層の厚さを適宜調整することが好ましい。
また、光を導電層１７３側から射出する場合は、導電層１７３の反射率が透過率よりも大きいことが好ましい。導電層１７３の光の透過率を好ましくは２％以上５０％以下、より好ましくは２％以上３０％以下、さらに好ましくは２％以上１０％以下にするとよい。導電層１７３の透過率を小さく（反射率を大きく）することで、マイクロキャビティの効果を高めることができる。
＜積層構造例＞
次に、半導体装置１００Ａの積層構造例について、断面図を用いて説明する。
図１０は、半導体装置１００Ａの一部の断面図である。半導体装置１００Ａは層１０と層２０の間に貼り合わせ面を有する。層１０は、遮光層２５２、光学変換層２５０（カラーフィルタ）、マイクロレンズ１９、光電変換デバイス１０１、絶縁層２４１、絶縁層２４２、絶縁層２４５、絶縁層２４６、絶縁層２４７、および絶縁層２４９を備える。また、絶縁層２４９中に導電層２４８が埋設されている。ここで、導電層２４８の上面の高さと、絶縁層２４９の上面の高さは同程度にできる。
光電変換デバイス１０１は、シリコン基板に形成されたｐｎ接合型のフォトダイオードであり、ｐ型領域２４３およびｎ型領域２４４を有する。光電変換デバイス１０１は埋め込み型フォトダイオードであり、ｎ型領域２４４の表面側（電流の取り出し側）に設けられた薄いｐ型領域２４３によって暗電流を抑えノイズを低減させることができる。
絶縁層２４１は、ブロッキング層としての機能を有する。絶縁層２４２は、素子分離層としての機能を有する。絶縁層２４５は、キャリアの流出を抑制する機能を有する。
シリコン基板には画素を分離する溝が設けられ、絶縁層２４５はシリコン基板上面および当該溝に設けられる。絶縁層２４５が設けられることにより、光電変換デバイス１０１内で発生したキャリアが隣接する画素に流出することを抑えることができる。また、絶縁層２４５は、迷光の侵入を抑制する機能も有する。したがって、絶縁層２４５により、混色を抑制することができる。なお、シリコン基板の上面と絶縁層２４５との間に反射防止膜が設けられていてもよい。
素子分離層は、ＬＯＣＯＳ（ＬＯＣａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）法、またはＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）法等を用いて形成することができる。絶縁層２４５としては、例えば、酸化シリコン、窒化シリコンなどの無機絶縁膜、ポリイミド、アクリル樹脂などの有機絶縁膜を用いることができる。なお、絶縁層２４５は多層構成であってもよい。
また、層１０はトランジスタ１０２を備える。トランジスタ１０２は、Ｓｉトランジスタである。トランジスタ１０２のソースまたはドレインの一方は、光電変換デバイス１０１と直結され、ソースまたはドレインの他方は、ノードＦＤとして機能する。
トランジスタ１０２は、層１０が備えるシリコン基板に設けられている。トランジスタ１０２は、撮像画素１２を構成するトランジスタの一つである。また、撮像画素１２を構成する他のトランジスタ、ならびに、第１駆動回路部１３、第２駆動回路部１４、読み出し回路部１５、および制御回路部１６を構成するトランジスタも、当該シリコン基板に設けられている。
第１駆動回路部１３、第２駆動回路部１４、読み出し回路部１５、および制御回路部１６としては、シフトレジスタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、または論理回路等の様々な回路を用いることができる。
光電変換デバイス１０１のｎ型領域２４４（カソードに相当）は、薄いｐ型領域を介して層１０のトランジスタ１０２のソースまたはドレインの一方と電気的に接続される。ｐ型領域２４３（アノード）は、電源線として機能する配線と電気的に接続される（図示せず。）。
遮光層２５２は、隣接する画素への光の流入を抑えることができる。遮光層２５２には、アルミニウム、タングステンなどの金属層を用いることができる。また、当該金属層と反射防止膜としての機能を有する誘電体膜を積層してもよい。
光学変換層２５０には、カラーフィルタを用いることができる。Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色のカラーフィルタを画素別に割り当てることにより、カラー画像を得ることができる。
また、光学変換層２５０に波長カットフィルタを用いれば、様々な波長領域における画像が得られる半導体装置とすることができる。
例えば、光学変換層２５０に可視光線の波長以下の光を遮るフィルタを用いれば、赤外線撮像装置とすることができる。また、光学変換層２５０に近赤外線の波長以下の光を遮るフィルタを用いれば、遠赤外線撮像装置とすることができる。また、光学変換層２５０に可視光線の波長以上の光を遮るフィルタを用いれば、紫外線撮像装置とすることができる。
また、光学変換層２５０にシンチレータを用いれば、Ｘ線撮像装置などに用いる放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンス現象により可視光線および／または紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換デバイス１０１で検知することにより撮像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。
シンチレータは、Ｘ線および／またはガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光および／または紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯなどを樹脂またはセラミクスに分散させたものを用いることができる。
光電変換デバイス１０１と重ねてマイクロレンズ１９が設けられる。外部から入射する光２６０は、マイクロレンズ１９および光学変換層２５０を通り、光電変換デバイス１０１に照射される。マイクロレンズ１９を設けることにより、光２６０が集光されて光電変換デバイス１０１に入射するため、効率よく光電変換を行うことができる。マイクロレンズ１９は、可視光に対して透光性の高い樹脂またはガラスなどで形成することが好ましい。
層２０は基板７０１を備え、基板７０１上に、トランジスタ２５１が設けられている。トランジスタ２５１は、例えば表示画素回路４３１が備えるトランジスタである。
基板７０１として、例えば、単結晶シリコン基板等の単結晶半導体基板を用いることができる。なお、基板７０１として単結晶半導体基板以外の半導体基板を用いてもよい。基板７０１としては、例えば、絶縁体基板または半導体基板などを用いることができる。絶縁体基板として、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板等）、樹脂基板等がある。また、半導体基板として、例えば、シリコン、ゲルマニウム等の半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板等がある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板等がある。なお、半導体基板の結晶性に限定は無い。基板７０１として用いる半導体基板は、単結晶半導体基板でもよいし、多結晶半導体基板でもよいし、非晶質半導体基板でもよい。また、基板７０１として、プリント配線基板（ＰＷＢ：Ｐｒｉｎｔｅｄ　Ｗｉｒｉｎｇ　Ｂｏａｒｄ）を用いてもよい。
基板７０１として、シリコン基板を用いる場合、トランジスタ２５１は、Ｓｉトランジスタである。
トランジスタ２５１は、素子分離層４０３によって他のトランジスタと電気的に分離される。図１０では、素子分離層４０３によってトランジスタ２５１と他のトランジスタが電気的に分離される場合を示している。素子分離層４０３は、ＬＯＣＯＳ法、またはＳＴＩ法等を用いて形成できる。
ここで、トランジスタ２５１は半導体領域４４７が凸形状を有する。また、半導体領域４４７の側面および上面を、絶縁層４４５を介して、導電層４４３が覆うように設けられている。なお、図１０では、導電層４４３が半導体領域４４７の側面を覆う様子は図示していない。導電層４４３には仕事関数を調整する材料を用いることができる。
トランジスタ２５１のような半導体領域が凸形状を有するトランジスタは、半導体基板の凸部を利用していることから、フィン型トランジスタと呼ぶことができる。なお、凸部の上部に接して、凸部を形成するためのマスクとしての機能を有する絶縁体を有していてもよい。また、図１０では基板７０１の一部を加工して凸部を形成する構成を示しているが、ＳＯＩ基板を加工して、凸形状を有する半導体を形成してもよい。
なお、図１０に示すトランジスタ２５１の構成は一例であり、その構成に限定されず、回路構成または回路の動作方法等に応じて適切な構成とすればよい。例えば、トランジスタ２５１は、プレーナ型トランジスタであってもよい。
基板７０１上には、素子分離層４０３、並びにトランジスタ２５１の他に、絶縁層４０５、絶縁層４０７、絶縁層４０９、絶縁層３６１、および絶縁層３６３が設けられる。また、絶縁層４０９中に導電層４５１が埋設されている。ここで、導電層４５１の上面の高さと、絶縁層４０９の上面の高さは同程度にできる。
また、絶縁層４０７、絶縁層４０５、素子分離層４０３、および基板７０１に導電層４５３が埋設されている。導電層４５３は、Ｓｉ貫通電極（ＴＳＶ：Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）として機能する。
絶縁層３６１中に導電層３１１、導電層３１３、導電層３３１、および容量素子４３３が埋設されている。導電層３１１および導電層３１３は配線としての機能を備える。導電層３１１および導電層３３１はトランジスタ２５１と電気的に接続される。
なお、図１０では絶縁層４０９上に容量素子４３３を設ける例を示しているが、絶縁層４０９と異なる絶縁体上に、容量素子４３３を設けてもよい。
絶縁層３６３中に導電層３４１および導電層３５１が埋設されている。ここで、導電層３５１の上面の高さと、絶縁層３６３の上面の高さは同程度にできる。
絶縁層４０５、絶縁層４０７、絶縁層４０９、絶縁層３６１、および絶縁層３６３は、層間膜としての機能を有し、それぞれの下方の凹凸形状を被覆する平坦化膜としての機能を有してもよい。例えば、絶縁層３６３の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。
また、層１０と層２０は接着層４５９により接続されている。具体的には、絶縁層２４９と基板７０１の間に接着層４５９が設けられている。また、接着層４５９中にバンプ４５８が埋設されている。バンプ４５８は導電性を備える。バンプ４５８の一部は導電層２４８と電気的に接続され、他の一部は導電層４５３と電気的に接続する。よって、層１０と層２０はバンプ４５８を介して電気的に接続される。
本明細書などでは、Ｓｉ貫通電極を用いて二つの層を貼り合わせる構成もしくは貼り合わせる処理を「ＴＳＶ接続」または「ＴＳＶ接合」という場合がある。本実施の形態では、層１０と層２０をＴＳＶ接合で貼り合わせているが、後述するＣｕ−Ｃｕ接合で貼り合わせてもよい。
また、層１０と層２０の貼り合わせは、層１０と層２０の平面同士の貼り合わせだけでなく、一方の平面と他方の側面の貼り合わせでもよい。また、双方の側面同士の貼り合わせでもよい。また、層１０と層２０は、必要に応じて貼り合わせなくてもよい。
層６０は、層２０の上に設けられている。層６０は、発光素子６１を備える。発光素子６１は、導電層１７１、ＥＬ層１７２、および導電層１７３を備える。ＥＬ層１７２は、有機化合物、または量子ドット等の無機化合物を有する。
有機化合物に用いることのできる材料として、蛍光性材料または燐光性材料等が挙げられる。また、量子ドットに用いることのできる材料として、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料等が挙げられる。
導電層１７１は、導電層３５１、導電層３４１、および導電層３１１を介して、トランジスタ２５１のソースまたはドレインの一方と電気的に接続される。導電層１７１は絶縁層３６３上に形成され、画素電極としての機能を備える。
導電層１７１には、可視光に対して透光性の材料、または反射性の材料を用いることができる。透光性の材料として、例えば、インジウム、亜鉛、を含む酸化物材料、インジウム、ガリウム、亜鉛、を含む酸化物材料（「ＩＧＺＯ」ともいう。）、インジウム、スズを含む酸化物材料（「ＩＴＯ」ともいう。）、または、インジウム、スズ、珪素を含む酸化物材料（「ＩＴＳＯ」ともいう。）などを用いてもよい。また、反射性の材料として、例えば、アルミニウム、銀などを含む材料を用いてもよい。
例えば、発光素子６１の発する光１７５を導電層１７３側から射出させる場合は、導電層１７１が反射性の材料を含むことが好ましい。導電層１７１は単層構造であってもよいし、複数層の積層構造であってもよい。例えば、導電層１７１を陽極として用いる場合、２層のＩＴＯの間に銀を挟む３層構造としてもよい。
また、導電層１７１が接する被形成面に窒化珪素が含まれる場合、導電層１７１を、被形成面側から順に、アルミニウム、酸化チタン、およびＩＴＯ（またはＩＴＳＯ）を積層する３層構造にしてもよい。また、導電層１７１が接する被形成面に窒化珪素が含まれる場合、導電層１７１を、被形成面側から順にアルミニウムとＩＧＺＯを積層する２層構造にしてもよい。
なお、半導体装置１００Ａは、マイクロレンズ１９以外に、偏光部材、位相差部材、反射防止部材などの光学部材を設けてもよい。
図１０に示す発光素子６１は、導電層１７１に反射性の材料を用い、導電層１７３に透光性の材料を用いることで、光１７５を導電層１７３側から射出するトップエミッション構造の発光素子にすることができる。
また、図１０に示す半導体装置１００Ａは、発光素子６１と重ねて充填層７３２と封止基板４０を備える。本実施の形態では、発光素子６１と封止基板４０の間に充填層７３２を設ける固体封止構造を示しているが、充填層７３２を設けない中空封止構造であってもよい。半導体装置１００Ａを中空封止構造にする場合は、充填層７３２に相当する部位に、第１８族元素（希ガス（貴ガス））、および／または窒素などを含む不活性ガスを封入してもよい。発光素子６１が発する光が封止基板４０側に射出される場合は、充填層７３２として透光性を備える材料を用いることが好ましい。
なお、本発明の一態様に係る半導体装置が備えるトランジスタとして、様々な半導体を含むトランジスタを用いることができる。例えば、チャネル形成領域に、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体を含むトランジスタを用いることができる。また、主成分が単一の元素で構成される単体の半導体に限らず、化合物半導体（例えば、ＳｉＧｅ、ＧａＡｓなど）または酸化物半導体などを用いることが出来る。
また、本発明の一態様に係る半導体装置が備えるトランジスタとして、様々な構造のトランジスタを用いることができる。例えば、プレーナ型、ＦＩＮ型（フィン型）、ＴＲＩ−ＧＡＴＥ型（トライゲート型）、トップゲート型、ボトムゲート型、ダブルゲート型（チャネルの上下にゲートが配置されている。）、など、様々な構成のトランジスタを用いることが出来る。また、本発明の一態様に係る半導体装置が備えるトランジスタとして、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどを用いることが出来る。
＜使用例＞
本発明の一態様に係る半導体装置によって、被写体の撮影から画像の表示までに掛かる時間を短縮できる。本発明の一態様に係る半導体装置の使用例を図１１に示す。図１１Ａおよび図１１Ｂは、半導体装置１００Ａを用いて被写体１９０を撮影する例を示している。
被写体像は、レンズ１８１を含む光学部材１８０を介して、半導体装置１００Ａの層１０が備える撮像部１１に投影される（図１１Ａ参照。）。光学部材１８０としては、レンズ、プリズム、全反射鏡、半透過鏡（ハーフミラー）、偏光部材、位相差部材、反射防止部材、および／またはシャッターなどを用いることができる。
撮像部１１に投影された被写体像は、撮像部１１において電気信号に変換される。当該電気信号は、表示部２１を備える層２０に送信される。層２０に送信された電気信号は、映像として再構築され、表示部２１に表示される（図１１Ｂ参照。）。
本発明の一態様に係る半導体装置１００Ａは、層１０と層２０が重ねて設けられているため、層１０で撮影した被写体像を、直ちに層２０が備える表示部２１に表示できる。すなわち、被写体の撮影から表示までの時間差を低減できる。本発明の一態様は、特に、動きのある被写体の撮影において、優れた効果を奏する。
なお、本発明の一態様に係る半導体装置１００Ａは、撮像部１１と表示部２１を独立して動作させることも可能である。例えば、本発明の一態様に係る半導体装置１００Ａは、撮像部１１を動作させずに、表示部２１のみを動作させることも可能である。また、本発明の一態様に係る半導体装置１００Ａは、表示部２１を動作させずに、撮像部１１のみを動作させることも可能である。また、本発明の一態様に係る半導体装置１００Ａは、撮像部１１を用いて撮影を行いつつ、当該撮影で得られる像とは異なる画像を表示部２１に表示することも可能である。
また、撮像部１１と表示部２１それぞれの解像度、画素密度、および対角サイズなどは、撮像部１１と表示部２１で必ずしも一致している必要はない。また、Ｚ方向に見た時に、半導体装置１００Ａは、撮像部１１と表示部２１が互いに重なる領域を有してもよいし、有さなくてもよい。
本実施の形態では、半導体装置１００Ａが層１０、層２０、および層６０を備える場合について説明した。ただし、本発明の一態様に係る半導体装置１００Ａはこれに限定されない。半導体装置１００Ａが備える層１０、層２０、および層６０のうち、少なくとも一を設けない構成であってもよい。また、層１０、層２０、および層６０に加えて、例えば記憶回路などの機能回路を含む、他の層を設けてもよい。
本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体装置１００Ａの変形例である半導体装置１００Ｂについて説明する。半導体装置１００Ｂは半導体装置１００Ａと層１０の構成が異なる。図１２および図１３は半導体装置１００Ｂの構成を説明する斜視図である。図１２Ａは半導体装置１００Ｂの正面側（ｆｒｏｎｔ　ｓｉｄｅ）の斜視図であり、図１２Ｂは半導体装置１００Ｂの背面側（ｂａｃｋ　ｓｉｄｅ）の斜視図である。図１３では、半導体装置１００Ｂの構成をわかりやすくするため、層１０および層２０などを離して示している。
なお、説明の重複を減らすため、本実施の形態では、主に半導体装置１００Ｂの半導体装置１００Ａと異なる構成について説明する。本実施の形態に無い説明については、他の実施の形態などに記載の説明を参酌すればよい。
半導体装置１００Ｂの層１０は、層１０ａと層１０ｂを備える。層１０ａと層１０ｂは重ねて設けられる。層１０ａは撮像部１１を備え、層１０ｂは第１駆動回路部１３、第２駆動回路部１４、読み出し回路部１５、および制御回路部１６を備える。半導体装置１００Ａで撮像部１１と同じ層に設けた機能回路を異なる層に設けることで、半導体装置の小型化が実現できる。
また、撮像部１１と機能回路を積層することで、撮像部１１の占有面積を大きくすることができる。よって、撮像部１１の解像度を高めることができる。もしくは、１画素あたりの占有面積を増やすことができる。よって、撮像部１１の受光感度を高めることができる。また、半導体装置１００Ｂの撮像品位を高めることができる。
また、機能回路を撮像部１１と異なる層に設けることで、機能回路の占有面積に余裕ができるため、他の機能回路の搭載も可能になる。図１３では、層１０ｂにＤＳＰ回路部１７（ＤＳＰ：Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）および記憶回路部１８を備える例を示している。ＤＳＰ回路部１７により、撮像部１１で取得した撮像データに対して様々な処理を行うことができる。記憶回路部１８は、撮像部１１で取得した撮像データおよびＤＳＰ回路部１７で処理された撮像データを一時的に保持する機能を備える。
記憶回路部１８として、様々な記憶方式の記憶装置を用いることができる。例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、相変化メモリ（ＰＣＭ：Ｐｈａｓｅ−Ｃｈａｎｇｅ　Ｍｅｍｏｒｙ）、抵抗変化型メモリ（ＲｅＲＡＭ：Ｒｅｓｉｓｔｉｖｅ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、磁気抵抗メモリ（ＭＲＡＭ：Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、強誘電体メモリ（ＦｅＲＡＭ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、反強誘電体メモリ（Ａｎｔｉｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｍｅｍｏｒｙ）などを用いてもよい。
また、記憶回路部１８として、フラッシュメモリを用いてもよい。また、記憶回路部１８として、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）もしくは、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）を用いてもよい。ＮＯＳＲＡＭおよびＤＯＳＲＡＭは、ＯＳトランジスタを用いた記憶装置の一種である。
記憶回路部１８は複数種類の記憶装置を備えてもよい。例えば、不揮発性の記憶装置と、揮発性の記憶装置を備えてもよい。記憶回路部１８は、半導体装置１００Ｂで使用する各種のプログラム、ならびに半導体装置１００Ｂの動作に必要なデータなどを保持する機能を備える。
なお、層１０ｂに含まれる機能回路は、本実施の形態などに示した構成を全て備えなくてもよいし、これら以外の構成を備えてもよい。また、機能回路の一部を層１０ａに設けてもよい。
また、撮像部１１と第１駆動回路部１３などを積層することにより、それぞれを電気的に接続する配線を短くすることができる。よって、配線抵抗および寄生容量が低減され、半導体装置１００Ｂの動作速度を高めることができる。また、配線抵抗および寄生容量が低減されるため、半導体装置１００Ｂの消費電力が低減される。
＜積層構造例＞
半導体装置１００Ｂの積層構造例について、断面図を用いて説明する。
図１４は、半導体装置１００Ｂの一部の断面図である。半導体装置１００Ｂは層１０ａと層２０の間に貼り合わせ面、ならびに、層１０ａと層１０ｂの間に貼り合わせ面を有する。層１０ａと層２０の間に貼り合わせ面については、半導体装置１００Ａにおける層１０と層２０の間に貼り合わせ面と同様である。
層１０ａは、層１０の絶縁層２４９に重ねて絶縁層４２３を備え、絶縁層４２３の中に導電層４５５が埋め込まれた構成を備える。
層１０ｂは、層２０と同様の構成とすることができる。図１４では、基板７０１＿２、素子分離層４０３＿２、絶縁層４０５＿２、絶縁層４０７＿２、絶縁層４０９＿２、および導電層４５３＿２を備える例を示している。また、層１０ｂはトランジスタ１０４を備える。トランジスタ１０４はトランジスタ２５１と同様の構成とすることができる。また、層１０ｂはその他のトランジスタ、ならびに容量素子などを備えることができる。
基板７０１＿２は基板７０１に相当し、素子分離層４０３＿２は素子分離層４０３に相当する。絶縁層４０５＿２、絶縁層４０７＿２、絶縁層４０９＿２、および導電層４５３＿２も同様である。
層１０ｂは、絶縁層４０９＿２に重ねて絶縁層４２４を備え、絶縁層４２４の中に導電層４５６が埋め込まれた構成を備える。
［貼り合わせ］
次に、層１０ａと層１０ｂの貼り合わせについて説明する。
絶縁層４２３および導電層４５５の表面は、それぞれ高さが一致するように平坦化されている。絶縁層４２４および導電層４５６の表面は、それぞれ高さが一致するように平坦化されている。
ここで、導電層４５５および導電層４５６は、主成分が同一の金属元素であることが好ましい。また、絶縁層４２３および絶縁層４２４は、同一の成分で構成されていることが好ましい。
例えば、導電層４５５および導電層４５６には、Ｃｕ、Ａｌ、Ｓｎ、Ｚｎ、Ｗ、Ａｇ、ＰｔまたはＡｕなどを用いることができる。接合のしやすさから、Ｃｕ、Ａｌ、Ｗ、またはＡｕを用いることが好ましい。また、絶縁層４２３および絶縁層４２４には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、窒化チタンなどを用いることができる。
つまり、導電層４５５および導電層４５６のそれぞれに、上記に示す同一の金属材料を用いることが好ましい。また、絶縁層４２３および絶縁層４２４のそれぞれに、上記に示す同一の絶縁材料を用いることが好ましい。当該構成とすることで、層１０ａと層１０ｂの境を接合位置とする、貼り合わせを行うことができる。
なお、導電層４５５および導電層４５６は複数の層の多層構造であってもよく、その場合は、表層（接合面）が同一の金属材料であればよい。また、絶縁層４２３および絶縁層４２４も複数の層の多層構造であってもよく、その場合は、表層（接合面）が同一の絶縁材料であればよい。
当該貼り合わせによって、導電層４５５および導電層４５６の電気的な接続を得ることができる。また、絶縁層４２３および絶縁層４２４の機械的な強度を有する接続を得ることができる。
金属層同士の接合には、表面の酸化膜および不純物の吸着層などをスパッタリング処理などで除去し、清浄化および活性化した表面同士を接触させて接合する表面活性化接合法を用いることができる。または、温度と圧力を併用して表面同士を接合する拡散接合法などを用いることができる。どちらも原子レベルでの結合が起こるため、電気的だけでなく機械的にも優れた接合を得ることができる。
また、絶縁層同士の接合には、研磨などによって高い平坦性を得たのち、酸素プラズマ等で親水性処理をした表面同士を接触させて仮接合し、熱処理による脱水で本接合を行う親水性接合法などを用いることができる。親水性接合法も原子レベルでの結合が起こるため、機械的に優れた接合を得ることができる。
層１０ａと、層１０ｂを貼り合わせる場合、それぞれの接合面には絶縁層と金属層が混在するため、例えば、表面活性化接合法および親水性接合法を組み合わせて行えばよい。
例えば、研磨後に表面を清浄化し、金属層の表面に酸化防止処理を行ったのちに親水性処理を行って接合する方法などを用いることができる。また、金属層の表面をＡｕなどの難酸化性金属とし、親水性処理を行ってもよい。なお、上述した方法以外の接合方法を用いてもよい。
上記の貼り合わせにより、層１０ａが有する撮像部１１と、層１０ｂが有する第１駆動回路部１３、第２駆動回路部１４、および読み出し回路部１５などを電気的に接続できる。
なお、このように金属層を向かい合わせて二つの層を貼り合わせる場合、当該金属層にＣｕを用いる場合が多い。よって、二つの層がそれぞれ備える金属層を向かい合わせて二つの層を貼り合わせる構成もしくは貼り合わせる処理を、本明細書などでは、「Ｃｕ−Ｃｕ接続」または「Ｃｕ−Ｃｕ接合」という場合がある。当該金属層がＣｕを含まない場合であっても、「Ｃｕ−Ｃｕ接続」または「Ｃｕ−Ｃｕ接合」という場合がある。
なお、層１０ｂと層２０の貼り合わせをＣｕ−Ｃｕ接合で行ってもよい。また、層１０ａと層１０ｂの貼り合わせをＴＳＶ接合で行ってもよい。
本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置１００Ｂの変形例である半導体装置１００Ｃについて説明する。半導体装置１００Ｃは半導体装置１００Ｂと層２０の構成が異なる。図１５および図１６は半導体装置１００Ｃの構成を説明する斜視図である。図１６では、半導体装置１００Ｃの構成をわかりやすくするため、層１０および層２０などを離して示している。
なお、説明の重複を減らすため、本実施の形態では、主に半導体装置１００Ｃの、半導体装置１００Ａおよび半導体装置１００Ｂと異なる構成について説明する。本実施の形態に無い説明については、他の実施の形態などに記載の説明を参酌すればよい。
半導体装置１００Ｃの層２０は、層２０ａと層２０ｂを備える。層２０ａと層２０ｂは重ねて設けられる。層２０ａは、第１駆動回路部２３１および第２駆動回路部２３２を備え、層２０ｂは表示部２１および入出力端子部２９を備える。第１駆動回路部２３１および第２駆動回路部２３２を表示部２１と異なる層に設けることで、半導体装置の小型化が実現できる。
または、表示部２１周囲の額縁の幅を極めて狭くすることができるため、表示部２１の占有面積を拡大できる。よって、半導体装置１００Ｃの表示品位を高めることができる。
例えば、１画素あたりの占有面積を増やすことができる。よって、表示部２１の発光輝度を高めることができる。また、画素の開口率を高めることができる。例えば、画素の開口率を、４０％以上１００％未満、好ましくは５０％以上９５％以下、より好ましくは６０％以上９５％以下とすることができる。また、１画素あたりの占有面積の拡大によって、画素に供給する電流密度を低減できる。よって、画素に加わる負荷が軽減され、半導体装置１００Ｃの信頼性を高めることができる。
また、表示部２１と周辺駆動回路などを積層することにより、それぞれを電気的に接続する配線を短くすることができる。よって、配線抵抗および寄生容量が低減され、半導体装置１００Ｃの動作速度を高めることができる。また、半導体装置１００Ｃの消費電力が低減される。
また、層２０ａは、周辺駆動回路に加えて、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）２３、ＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）２４、記憶回路部２５を備える。
ＣＰＵ２３は、記憶回路部２５に記憶されたプログラムに従い、ＧＰＵ２４および層２０ａに設けられた回路の動作を制御する機能を備える。ＧＰＵ２４は、ビデオ信号を形成するための演算処理を行なう機能を備える。また、ＧＰＵ２４は、多くの行列演算（積和演算）を並列して行うことができるため、例えば、ニューラルネットワークを用いた演算処理を高速に行うことができる。ＧＰＵ２４は、例えば、記憶回路部２５に記憶されている補正データを用いて、ビデオ信号を補正する機能を備える。例えば、ＧＰＵ２４は、明るさ、色合い、および／またはコントラストなどを補正したビデオ信号を生成する機能を備える。
ＧＰＵ２４を用いてビデオ信号のアップコンバートまたはダウンコンバートを行なってもよい。また、層２０ａに超解像回路を設けてもよい。超解像回路は、表示部２１が備える任意の画素の電位を、当該画素の周囲の画素の電位と重みの積和演算によって決定する機能を備える。超解像回路は、表示部２１よりも解像度が小さいビデオ信号を、アップコンバートする機能を備える。また、超解像回路は、表示部２１よりも解像度が大きいビデオ信号を、ダウンコンバートする機能を備える。
超解像回路を備えることにより、ＧＰＵ２４の負荷を低減できる。例えば、ＧＰＵ２４では２Ｋ解像度（または４Ｋ解像度）までの処理を行い、超解像回路で４Ｋ解像度（または８Ｋ解像度）にアップコンバートすることで、ＧＰＵ２４の負荷を低減できる。また、半導体装置１００Ｃの処理速度を高めることができる。ダウンコンバートも同様に行えばよい。
なお、層２０ａが備える機能回路は、これらの構成を全て備えなくてもよいし、これら以外の構成を備えてもよい。例えば、複数の異なる電位を生成する電位生成回路、および／または、半導体装置１００Ｃが備える回路毎に電力の供給および停止を制御するパワーマネージメント回路などを備えてもよい。
電力の供給および停止は、ＣＰＵ２３を構成する回路毎に行ってもよい。例えば、ＣＰＵ２３を構成する回路のうち、しばらく使用しないと判断された回路への電力供給を停止し、必要な時に電力供給を再開することで消費電力を低減できる。電力供給の再開時に必要なデータは、当該回路の停止前にＣＰＵ２３内の記憶回路、または記憶回路部２５などに記憶しておけばよい。回路の復帰時に必要なデータを記憶しておくことで、停止している回路の高速復帰が実現できる。なお、クロック信号の供給を停止することで、回路動作を停止させてもよい。
また、機能回路として、ＤＳＰ回路、センサ回路、通信回路および／またはＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）などを備えてもよい（図示せず。）。
センサ回路は、人の視覚、聴覚、触覚、味覚、および嗅覚、のいずれか一または複数の情報を取得する機能を備える。より具体的には、センサ回路は、力、変位、位置、速度、加速度、角速度、回転数、距離、光、磁気、温度、音声、時間、電場、電流、電圧、電力、放射線、湿度、傾度、振動、におい、および赤外線を検知または測定する機能の少なくとも一を備える。また、センサ回路は、これらを検知または測定する以外の機能を備えてもよい。
通信回路は、無線または有線で通信する機能を有する。特に、無線で通信する機能を有すると、接続のためのケーブルなどの部品点数を省略できるため好ましい。
通信回路が、無線で通信する機能を有する場合、通信回路は、アンテナを介して通信を行うことができる。また、通信プロトコルまたは通信技術として、ＬＴＥ（Ｌｏｎｇ　Ｔｅｒｍ　Ｅｖｏｌｕｔｉｏｎ）、ＧＳＭ（Ｇｌｏｂａｌ　Ｓｙｓｔｅｍ　ｆｏｒ　Ｍｏｂｉｌｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ：登録商標）、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ　Ｄａｔａ　Ｒａｔｅｓ　ｆｏｒ　ＧＳＭ　Ｅｖｏｌｕｔｉｏｎ）、ＣＤＭＡ２０００（Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ　２０００）、Ｗ−ＣＤＭＡ（登録商標）などの通信規格、またはＷｉ−Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＺｉｇＢｅｅ（登録商標）等のＩＥＥＥにより通信規格化された仕様を用いることができる。
通信回路は、Ｗｏｒｌｄ　Ｗｉｄｅ　Ｗｅｂ（ＷＷＷ）の基盤であるインターネット、イントラネット、エクストラネット、ＰＡＮ（Ｐｅｒｓｏｎａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＣＡＮ（Ｃａｍｐｕｓ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＭＡＮ（Ｍｅｔｒｏｐｏｌｉｔａｎ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＧＡＮ（Ｇｌｏｂａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）などのコンピュータネットワークを介して、半導体装置１００Ｃを他の機器と接続させて、情報の入出力を行うことができる。
また、半導体装置１００Ｃでは、層２０ｂが備えるトランジスタとして、ＯＳトランジスタを用いる。ＯＳトランジスタは、オフ電流が極めて小さいという特徴を有する。よって、ビデオ信号等の保持時間を長くすることができるため、リフレッシュ動作の頻度を少なくできる。よって、半導体装置１００Ｃの消費電力を低減できる。
図１７Ａに、表示画素２３０の回路構成例を示す。表示画素２３０は表示画素回路４３１および発光素子６１を備える。図１７Ｂは、周辺駆動回路を備える層２０ａ、表示画素回路４３１を備える層２０ｂ、および発光素子６１を備える層６０の上下関係を模式的に示す図である。
図１７Ａおよび図１７Ｂに一例として示す表示画素回路４３１は、トランジスタ４３６、トランジスタ２５１、トランジスタ４３４、および容量素子４３３を備える。トランジスタ４３６、トランジスタ２５１、トランジスタ４３４は、ＯＳトランジスタで構成することができる。トランジスタ４３６、トランジスタ２５１、トランジスタ４３４の各ＯＳトランジスタは、バックゲート電極を備えていることが好ましく、この場合、バックゲート電極にゲート電極と同じ信号を与える構成、またはバックゲート電極にゲート電極と異なる信号を与える構成とすることができる。
トランジスタ２５１は、トランジスタ４３６と電気的に接続されるゲート電極と、発光素子６１と電気的に接続される第１の端子と、電位供給線ＶＬ＿ａと電気的に接続される第２の端子と、を備える。電位供給線ＶＬ＿ａは、発光素子６１に電流を供給するための電位を与えるための配線である。
トランジスタ４３６は、トランジスタ２５１のゲート電極と電気的に接続される第１の端子と、ソース線として機能する配線ＳＬと電気的に接続される第２の端子と、ゲート線として機能する配線ＧＬ１の電位に基づいて、導通状態または非導通状態を制御する機能を有するゲート電極と、を備える。
トランジスタ４３４は、配線Ｖ０と電気的に接続される第１の端子と、発光素子６１と電気的に接続される第２の端子と、ゲート線として機能する配線ＧＬ２の電位に基づいて、導通状態または非導通状態を制御する機能を有するゲート電極と、を備える。配線Ｖ０は、基準電位を与えるための配線、および表示画素回路４３１を流れる電流を周辺駆動回路に出力するための配線である。
容量素子４３３は、トランジスタ２５１のゲート電極と電気的に接続される導電膜と、トランジスタ４３４の第２の端子と電気的に接続される導電膜を備える。
発光素子６１は、トランジスタ２５１の第１の端子に電気的に接続される第１の電極と、電位供給線ＶＬ＿ｂに電気的に接続される第２の電極と、を備える。電位供給線ＶＬ＿ｂは、発光素子６１に電流を供給するための電位を与えるための配線である。
これにより、トランジスタ２５１のゲート電極に与えられるビデオ信号に応じて発光素子６１が射出する光の強度を制御できる。またトランジスタ４３４を介して与えられる配線Ｖ０の基準電位によって、トランジスタ２５１のゲート−ソース間電位のばらつきを抑制できる。
また配線Ｖ０から、画素パラメータの設定に用いることのできる電流値を出力することができる。より具体的には、配線Ｖ０は、トランジスタ２５１に流れる電流、または発光素子６１に流れる電流を、外部に出力するためのモニター線として機能させることができる。配線Ｖ０に出力された電流は、ソースフォロア回路などにより電圧に変換してもよい。
なお、図１７Ｂに示す構成例では、表示画素回路４３１と、周辺駆動回路と、を電気的に接続する配線を短くすることができるため、当該配線の配線抵抗を小さくすることができる。また、当該配線の寄生容量を小さくすることができる。よって、データの書き込みを高速に行うことができるため、表示部２１を高速に駆動させることができる。これにより、表示画素回路４３１を多くしても十分なフレーム期間を確保することができるため、表示部２１の画素密度を高めることができる。また、表示部２１の画素密度を高めることにより、表示部２１に表示される画像の精細度を高めることができる。例えば、表示部２１の画素密度を、１０００ｐｐｉ以上とすることができ、または５０００ｐｐｉ以上とすることができ、または７０００ｐｐｉ以上とすることができる。よって、半導体装置１００Ａは、例えばＡＲ、またはＶＲなどのｘＲ用の表示装置に用いることができる。本発明の一態様に係る半導体装置１００Ａは、ＨＭＤ等、表示部と使用者の距離が近い電子機器に好適に適用することができる。
＜積層構造例＞
半導体装置１００Ｃの積層構造例について、断面図を用いて説明する。
図１８は、半導体装置１００Ｃの一部の断面図である。層２０ａは基板７０１を備え、基板７０１上に、トランジスタ２５１が設けられている。また、層２０ａは、素子分離層４０３、絶縁層４０５、絶縁層４０７、絶縁層４０９、および導電層４５３を備える。
層２０ｂは、絶縁層２１３および絶縁層２１４を備え、絶縁層２１４上に、トランジスタ４３６が設けられている。トランジスタ４３６は、例えば、表示画素回路４３１が備えるトランジスタである。トランジスタ４３６としては、ＯＳトランジスタを好適に用いることができる。ＯＳトランジスタは、オフ電流が極めて小さいという特徴を有する。よって、ビデオ信号等の保持時間を長くすることができるため、リフレッシュ動作の頻度を少なくできる。よって、半導体装置１００Ｃの消費電力を低減できる。
層２０ｂは、絶縁層２１６、絶縁層２２２、絶縁層２２４、絶縁層２５４、絶縁層２８０、絶縁層２７４、絶縁層２８１、絶縁層３６１、および絶縁層３６３を備える。また、絶縁層２５４中、絶縁層２８０中、絶縁層２７４中、および絶縁層２８１中に導電層３０１が埋設されている。導電層３０１は、トランジスタ４３６のソースまたはドレインの一方と電気的に接続される。ここで、導電層３０１の上面の高さと、絶縁層２８１の上面の高さは同程度にできる。
絶縁層３６１中に導電層３１１および導電層３１３が埋設されている。導電層３１１はトランジスタ２５１のソースまたはドレインの一方と電気的に接続される。導電層３１３は導電層３０１を介してトランジスタ４３６と電気的に接続される。導電層３１３は、配線としての機能を有する。
絶縁層２１３、絶縁層２１４、絶縁層２１６、絶縁層２８０、絶縁層２７４、および絶縁層２８１は、層間膜としての機能を有し、それぞれの下方の凹凸形状を被覆する平坦化膜としての機能を有してもよい。例えば、絶縁層２８１の上面は、平坦性を高めるためにＣＭＰ法等を用いた平坦化処理により平坦化されていてもよい。
なお、図１８に示す半導体装置１００Ｃは、ＯＳトランジスタを有し、且つＭＭＬ（メタルマスクレス）構造の発光デバイスを有する構成である。当該構成とすることで、トランジスタに流れうるリーク電流、及び隣接する発光素子間に流れうるリーク電流（横リーク電流、サイドリーク電流などともいう）を、極めて低くすることができる。また、上記構成とすることで、表示部２１に画像を表示した場合に、観察者が画像のきれ、画像のするどさ、高い彩度及び高いコントラスト比のいずれか一または複数を観測できる。なお、トランジスタに流れうるリーク電流、及び発光素子間の横リーク電流が極めて低い構成とすることで、黒表示時に生じうる光漏れ（いわゆる白浮き）などが限りなく少ない表示（真黒表示ともいう）とすることができる。
特に、ＭＭＬ構造の発光デバイスの中でも、先に示すＳＢＳ構造を適用することで、発光素子の間に設けられる層（例えば、発光素子の間で共通して用いる有機層、共通層ともいう）が分断された構成となるため、サイドリークがない、またはサイドリークが極めて少ない表示とすることができる。
本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、半導体装置１００Ｃの変形例である半導体装置１００Ｄについて説明する。半導体装置１００Ｄは、半導体装置１００Ｃで示した層１０ｂと層２０ａの機能を統合した層３０を備える。図１９は半導体装置１００Ｄの構成を説明する斜視図である。図１９では、半導体装置１００Ｄの構成をわかりやすくするため、層１０ａおよび層３０などを離して示している。
なお、説明の重複を減らすため、本実施の形態では、主に半導体装置１００Ｄの半導体装置１００Ｃと異なる構成について説明する。本実施の形態に無い説明については、他の実施の形態などに記載の説明を参酌すればよい。
半導体装置１００Ｄが備える層３０は、層１０ａと層２０ｂの間に設けられている。図１９に示す層３０は、第１駆動回路部１３、第２駆動回路部１４、読み出し回路部１５、制御回路部１６、ＤＳＰ回路部１７、記憶回路部１８、第１駆動回路部２３１、第２駆動回路部２３２、ＣＰＵ２３、ＧＰＵ２４、および記憶回路部２５を備える。なお、層３０はこれら機能回路の全てを備えなくてもよい。また、層３０にこれら以外の回路を設けてもよい。また、これら機能回路の一部を層１０ａおよび／または層２０ｂに設けてもよい。
層１０ｂと層２０ａを層３０に統合することで、半導体装置１００Ｄの構成要素を削減できる。よって、半導体装置１００Ｄの生産性を高めることができる。また、構成要素を削減することで、構成要素間の接続箇所が削減されるため、半導体装置の信頼性が向上する。
＜積層構造例＞
半導体装置１００Ｄの積層構造例について、断面図を用いて説明する。
図２０は、半導体装置１００Ｄの一部の断面図である。層３０は層２０ａと同様の構成を備える。層３０と層１０ａはＴＳＶ接合により電気的に接続される。なお、Ｃｕ−Ｃｕ接合によって層３０と層１０ａを電気的に接続してもよい。
本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、半導体装置１００Ｂの変形例である半導体装置１００Ｅについて説明する。半導体装置１００Ｅは、半導体装置１００Ｂで示した層１０ｂの機能を、層２０に備えている。図２１は半導体装置１００Ｅの構成を説明する斜視図である。図２１では、半導体装置１００Ｅの構成をわかりやすくするため、層１０ａおよび層２０などを離して示している。
なお、図２１では、層２０に制御回路部１６、ＤＳＰ回路部１７、および記憶回路部１８を図示していないが、半導体装置１００Ｅは、これら機能回路および他の機能回路の一部または全部を備えてもよい。
＜積層構造例＞
半導体装置１００Ｅの積層構造は、図１０に示した半導体装置１００Ａの断面構成例と同様であるため、詳細な説明は省略する。半導体装置１００Ｅの積層構造例は、図１０に示した層１０ａを層１０に読み替えればよい。
本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、撮像部１１と表示部２１の接続構成例について説明する。
上記実施の形態で説明した通り、本発明の一態様に係る半導体装置１００（半導体装置１００Ａ乃至半導体装置１００Ｅ）は、撮像部１１に投影された被写体像を読み取り、読み取った被写体像を表示部２１に表示する機能を備える。また、撮像部１１と表示部２１は、Ｚ方向に重なる領域を有する。
図２２は、撮像部１１と表示部２１が重なる様子を示す斜視図である。また、図２３は、図２２に示す撮像部１１と表示部２１を、分離した状態を示している。図２２および図２３は、例えば、半導体装置１００Ａの構成例に相当する。本実施の形態では、撮像部１１と表示部２１が重なる様子を理解しやすくするため、撮像部１１の角部にマーク９９ａを付記し、表示部２１の角部にマーク９９ｂを付記している。図２２に示すように、撮像部１１と表示部２１は、マーク９９ａが撮像部１１の左下にある場合、マーク９９ｂも表示部２１の左下になるように重なる。言い換えると、撮像部１１と表示部２１は、マーク９９ａとマーク９９ｂが一致または略一致するように重なる。
また、本実施の形態に用いる図面では、撮像部１１と表示部２１の接続構成を理解しやすくするため、周辺駆動回路および機能回路の記載を省略している。
図２２および図２３は、撮像部１１と表示部２１の解像度が同じ場合の接続構成例を示している。すなわち、撮像部１１はｍ行ｎ列のマトリクス状に配置された撮像画素１２を備え、表示部２１はｍ行ｎ列のマトリクス状に配置された表示画素２３０を備えている。
図２２および図２３において、撮像部１１と表示部２１はｎ本の配線１３４を介して電気的に接続される。具体的には、１列目の撮像画素１２は１本目の配線１３４（配線１３４［１］）を介して１列目の表示画素２３０と電気的に接続される。同様に、ｎ列目の撮像画素１２はｎ本目の配線１３４（配線１３４［ｎ］）を介してｎ列目の表示画素２３０と電気的に接続される。なお、配線１３４は、上記実施の形態に示した導電層２４８および導電層４５３などと同様に形成すればよい。例えば、ＴＳＶおよびＣｕ−Ｃｕ接合などを用いて形成してもよい。または、ワイヤボンディング法などを用いて形成してもよい。
列毎に配線１３４を介して撮像画素１２と表示画素２３０を電気的に接続することで、撮像部１１で得た撮像データを、１行毎に全列の撮像データをそのままビデオ信号として表示部２１に供給できる。
具体的には、１行目にあるｎ個の撮像画素１２（撮像画素１２［１，１］乃至撮像画素１２［１，ｎ］）の撮像データを、１行目にあるｎ個の表示画素２３０（表示画素２３０［１，１］乃至表示画素２３０［１，ｎ］）のそれぞれに、そのままビデオ信号として供給できる。
図２２および図２３に示した構成では、撮像部１１で得られた被写体像をすぐに表示部２１に表示できるため、撮像から表示までの時間差を低減できる。よって、撮影タイミングのずれが低減される。また、正確なフレームワークが実現できる。
＜変形例１＞
図２２および図２３に示した構成の変形例を、図２４および図２５に示す。図２４は、撮像部１１と表示部２１が重なる様子を示す斜視図である。また、図２５は、図２４に示す撮像部１１と表示部２１を分離した状態を示している。
図２４および図２５は、撮像部１１と表示部２１の間に、機能回路の一種であるアナログ電位制御回路２６を備える構成例を示している。ｎ本の配線１３４は、それぞれがアナログ電位制御回路２６と電気的に接続される。また、アナログ電位制御回路２６は、ｎ本の配線１３５を介して、表示部２１が備える複数の表示画素２３０の各列と電気的に接続する。
アナログ電位制御回路２６は、撮像部１１から供給された撮像データの電圧調整、極性変換、および電力増幅などを行なう機能を備える。よって、アナログ電位制御回路２６は、撮像データをビデオ信号に変換する機能を備えるとも言える。
撮像部１１で得られた撮像データは、１行毎に全列の撮像データがアナログ電位制御回路２６に供給される。アナログ電位制御回路２６は、配線１３４を介して入力された撮像データをビデオ信号に変換し、配線１３５を介して表示部２１に供給する。具体的には、配線１３４［１］を介してアナログ電位制御回路２６に供給された撮像データは、アナログ電位制御回路２６によってビデオ信号に変換され、配線１３５［１］を介して表示部２１に供給される。同様に、配線１３４［ｎ］を介してアナログ電位制御回路２６に供給された撮像データは、アナログ電位制御回路２６によってビデオ信号に変換され、配線１３５［ｎ］を介して表示部２１に供給される。
本発明の一態様によれば、撮像部１１で取得した撮像データを、アナログ電位制御回路２６を用いて、より表示部２１での表示に適したビデオ信号に変換することができる。例えば、ノイズの影響を受けにくく、表示品位の良好な半導体装置を実現できる。
なお、本実施の形態では、アナログ電位制御回路２６を層２０に設ける例を示しているが、アナログ電位制御回路２６は層１０に設けてもよい（図２６参照）。配線１３５は、上記実施の形態に示した導電層２４８および導電層４５３などと同様に形成すればよい。例えば、ＴＳＶおよびＣｕ−Ｃｕ接合などを用いて形成してもよい。または、ワイヤボンディング法などを用いて形成してもよい。また、例えば、上記実施の形態に示した半導体装置１００Ｄの層３０に、アナログ電位制御回路２６を設けてもよい。
＜変形例２＞
また、撮像部１１と表示部２１の解像度が異なる場合、アナログ電位制御回路２６で出力するビデオ信号の数を調整してもよい。図２７および図２８は、撮像部１１がｍ行ｎ列のマトリクス状に配置された撮像画素１２を備え、表示部２１がｐ行ｑ列のマトリクス状に配置された表示画素２３０を備える例を示している。また、図２７および図２８では、ｐがｍより少なく、ｑがｎより少ない場合を示しているが、大小関係は逆であってもよいし、ｐとｍが等しくてもよい。
図２７および図２８では、アナログ電位制御回路２６にｎ本の配線１３４を介して撮像データが供給され、ｑ本の配線１３５を介して表示部２１にビデオ信号を供給する場合の構成例を示している。
ｑがｎより少ない場合は、例えば、一定間隔毎に対応する列の撮像データを削除すればよい。また、ｑがｎより多い場合は、追加列のビデオ信号として、追加列に隣接する列のビデオ信号の平均値または加重平均値などを用いてもよい。
また、ｐがｍより少ない場合は、例えば、一定間隔毎に対応する行の撮像データを削除すればよい。また、ｐがｍより多い場合は、追加行のビデオ信号として、追加行に隣接する行のビデオ信号の平均値または加重平均値などを用いてもよい。
また、上記実施の形態で説明したように、ＧＰＵまたは超解像回路などを用いて、ビデオ信号のアップコンバート処理またはダウンコンバート処理などを行なってもよい。
＜変形例３＞
また、図２９および図３０に示すように、撮像部１１の各列にＡＤＣ（Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ　Ｃｏｎｖｅｒｔｅｒ）５１を備えてもよい。ＡＤＣ５１としては、逐次比較型、デルタシグマ型、またはパイプライン型などの様々なＡＤＣを適用できる。また、表示部２１の各列にＤＡＣ（Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ　Ｃｏｎｖｅｒｔｅｒ）５２を備えてもよい。ＤＡＣ５２としては、セグメント型、スイッチドキャパシタ型、またはデルタシグマ型などの様々なＤＡＣを適用できる。
図２９および図３０では、１列目の撮像画素１２と１本目の配線１３４の間に備えるＡＤＣ５１をＡＤＣ５１［１］と示し、ｎ列目の撮像画素１２とｎ本目の配線１３４の間に備えるＡＤＣ５１をＡＤＣ５１［ｎ］と示している。
また、図２９および図３０では、１列目の表示画素２３０と１本目の配線１３４の間に備えるＤＡＣ５２をＤＡＣ５２［１］と示し、ｎ列目の表示画素２３０とｎ本目の配線１３４の間に備えるＤＡＣ５２をＤＡＣ５２［ｎ］と示している。
撮像画素１２の撮像データはアナログ信号である。撮像データはＡＤＣ５１によりデジタル信号に変換され、配線１３４を介してＤＡＣ５２に入力される。ＤＡＣ５２は、デジタル信号である撮像データをアナログ信号に変換する。アナログ信号に変換された撮像データは、ビデオ信号として表示画素２３０に供給される。
デジタル信号はアナログ信号よりもノイズ耐性が高く、安定したデータ転送が実現できる。なお、図３０では、ＡＤＣ５１を層１０に設け、ＤＡＣ５２を層２０に設ける例を示しているが、例えば、上記実施の形態に示した半導体装置１００Ｄの層３０に、ＡＤＣ５１およびＤＡＣ５２の一方または双方を設けてもよい。
＜変形例４＞
また、アナログ信号をデジタル信号に変換することで、撮像データの演算処理（画像処理）が容易となり、様々な画像処理を行うことができる。例えば、コントラスト、輝度、および彩度の調整、ならびに、データ圧縮・伸張、および積和演算処理などの演算処理の実行が容易となる。
撮像データに対して演算処理を行う場合は、デジタル信号に変換した撮像データを、一旦、演算処理装置（画像処理装置）または記憶装置へ出力する必要がある。そこで、図３１および図３２に示すように、ＡＤＣ５１の出力側に出力制御回路５３を設け、ＤＡＣ５２の入力側に入力制御回路５４を設けてもよい。
出力制御回路５３は、ＡＤＣ５１から供給された撮像データを、表示部２１側に出力するか出力端子ＯＵＴから外部に出力するか選択する機能を備える。また、外部への出力と表示部２１側への出力の両立も可能である。
外部へ出力された撮像データは、記憶装置６１０に供給される（図３４および図３５参照）。記憶装置６１０としては、上記実施の形態に示した記憶回路部１８だけでなく、ＨＤＤ（Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｄｒｉｖｅ）、ＦＤ（Ｆｌｏｐｐｙ　Ｄｉｓｋ）、光磁気ディスク（ＭＯ：Ｍａｇｎｅｔｏ−Ｏｐｔｉｃａｌ　ｄｉｓｋ）、ＵＳＢメモリ、ＳＤメモリカード、ＣＤ（Ｃｏｍｐａｃｔ　Ｄｉｓｃ）、ＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ）、およびＢＤ（Ｂｌｕ−ｒａｙ　Ｄｉｓｃ（登録商標））などが挙げられる。
また、記憶装置６１０は、撮像データの画像処理における一時記憶装置としても機能する。撮像データの演算処理を行う画像処理装置としては、例えば、上記実施の形態に示したＣＰＵ、ＧＰＵ、ＤＳＰ、または超解像回路の中から選ばれるいずれか一または複数が挙げられる。
入力制御回路５４は、撮像部１１側からＡＤＣ５１を介して供給された撮像データと、外部から入力端子ＩＮを介して供給されたデジタル信号の一方を選択してＤＡＣ５２に供給する機能を備える。また、撮像部１１側からＡＤＣ５１を介して供給された撮像データと、外部から入力（ＩＮ）されたデジタル信号を併せた信号を、ＤＡＣ５２に供給する機能を備える。
出力制御回路５３と、入力制御回路５４を備えることで、外部で画像処理された撮像データを表示部２１に供給できる。よって、表示品位の良好な半導体装置を実現できる。
図３２では、ＡＤＣ５１および出力制御回路５３を層１０に設け、ＤＡＣ５２および入力制御回路５４を層２０に設ける例を示しているが、本発明の一態様はこれに限定されない。例えば、上記実施の形態に示した半導体装置１００Ｄの層３０に、ＡＤＣ５１、出力制御回路５３、ＤＡＣ５２、および入力制御回路５４の少なくとも一つを設けてもよい。
また、例えば、上記実施の形態に示した半導体装置１００Ｃの層１０ｂにＡＤＣ５１および出力制御回路５３を設け、層２０ａにＤＡＣ５２および入力制御回路５４を設けてもよい（図３３参照）。
図３４および図３５に、図３２に示した層１０および層２０を含む半導体装置１００と、半導体装置１００と電気的に接続する外部装置の一例を示す。図３４および図３５では、外部装置の一例として、制御装置６００、記憶装置６１０、画像処理装置６２０、電力制御装置６３０、タイミングコントローラ６４０、入出力装置６５０、および通信装置６６０を示している。
図３４および図３５に示す、制御装置６００、記憶装置６１０、画像処理装置６２０、電力制御装置６３０、タイミングコントローラ６４０、入出力装置６５０、および通信装置６６０は、バスライン６０１を介して電気的に接続される。また、画像処理装置６２０は、バスライン６０１を介さずに記憶装置６１０と電気的に接続してもよい。
制御装置６００は、バスライン６０１を介して接続する装置それぞれの動作を制御する機能を備える。
画像処理装置６２０は、記憶装置６１０に保持されている画像データの演算処理を行なう機能を備える。例えば、画像データのコントラスト調整、およびガンマ補正などを行なう機能を備える。
電力制御装置６３０は、層１０に必要な電力を供給する機能と、層２０に必要な電力を供給する機能と、を備える。電力制御装置６３０は、層１０および層２０のそれぞれに同じ電力を供給してもよいし、異なる電力を供給してもよい。また、図３５に示す様に、電力制御装置６３０を、層１０に電力を供給する機能を備える電力制御装置６３０ａと、層２０に電力を供給する機能を備える電力制御装置６３０ｂに分けて備えてもよい。
タイミングコントローラ６４０は、層１０が備える回路の動作と層２０が備える回路の動作を同期させる機能を備える。例えば、タイミングコントローラ６４０は、層１０と層２０のそれぞれに同じ周波数のクロック信号およびスタート信号などを供給する機能を備える。また、図３５に示す様に、タイミングコントローラ６４０を、層１０にクロック信号およびスタート信号などを供給する機能を備えるタイミングコントローラ６４０ａと、層２０にクロック信号およびスタート信号などを供給する機能を備えるタイミングコントローラ６４０ｂに分けて備えてもよい。
入出力装置６５０は、外部とのデータの入出力を行なう機能を備える。また、入出力装置６５０は、記憶装置６１０に保持されているデータを層２０に供給する機能を備える。また、入出力装置６５０を介して入力されたデータは、記憶装置６１０に記憶してもよい。また、入出力装置６５０は、画像処理装置６２０で処理されたデータを層２０に供給する機能を備える。
通信装置６６０は、前述した通信回路と同様の通信プロトコルまたは通信技術を用いて通信を行なうことが可能である。
本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様に係る半導体装置に用いることができるトランジスタについて説明する。
＜トランジスタの構成例＞
図３６Ａ、図３６Ｂ、および図３６Ｃは、本発明の一態様に係る半導体装置に用いることができるトランジスタ５００の上面図および断面図である。本発明の一態様に係る半導体装置に、トランジスタ５００を適用することができる。例えば、層２０が備えるトランジスタに用いることができる。
図３６Ａは、トランジスタ５００の上面図である。また、図３６Ｂ、および図３６Ｃは、トランジスタ５００の断面図である。ここで、図３６Ｂは、図３６ＡにＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ５００のチャネル長方向の断面図でもある。また、図３６Ｃは、図３６ＡにＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ５００のチャネル幅方向の断面図でもある。なお、図３６Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
図３６に示すように、トランジスタ５００は、基板（図示しない。）の上に配置された金属酸化物５３１ａと、金属酸化物５３１ａの上に配置された金属酸化物５３１ｂと、金属酸化物５３１ｂの上に、互いに離隔して配置された導電体５４２ａ、および導電体５４２ｂと、導電体５４２ａおよび導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に開口が形成された絶縁体５８０と、開口の中に配置された導電体５６０と、金属酸化物５３１ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、導電体５６０と、の間に配置された絶縁体５５０と、金属酸化物５３１ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、絶縁体５５０と、の間に配置された金属酸化物５３１ｃと、を有する。ここで、図３６Ｂおよび図３６Ｃに示すように、導電体５６０の上面は、絶縁体５５０、絶縁体５５４、金属酸化物５３１ｃ、および絶縁体５８０の上面と略一致することが好ましい。なお、以下において、金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃをまとめて金属酸化物５３１という場合がある。また、導電体５４２ａおよび導電体５４２ｂをまとめて導電体５４２という場合がある。
図３６に示すトランジスタ５００では、導電体５４２ａおよび導電体５４２ｂの導電体５６０側の側面が、概略垂直な形状を有している。なお、図３６に示すトランジスタ５００は、これに限られるものではなく、導電体５４２ａおよび導電体５４２ｂの側面と底面がなす角が、１０°以上８０°以下、好ましくは、３０°以上６０°以下としてもよい。また、導電体５４２ａおよび導電体５４２ｂの対向する側面が、複数の面を有していてもよい。
図３６に示すように、絶縁体５２４、金属酸化物５３１ａ、金属酸化物５３１ｂ、導電体５４２ａ、導電体５４２ｂ、および金属酸化物５３１ｃと、絶縁体５８０と、の間に絶縁体５５４が配置されることが好ましい。ここで、絶縁体５５４は、図３６Ｂおよび図３６Ｃに示すように、金属酸化物５３１ｃの側面、導電体５４２ａの上面と側面、導電体５４２ｂの上面と側面、金属酸化物５３１ａおよび金属酸化物５３１ｂの側面、並びに絶縁体５２４の上面に接することが好ましい。
なお、トランジスタ５００では、チャネルが形成される領域（以下、チャネル形成領域ともいう。）と、その近傍において、金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物５３１ｂと金属酸化物５３１ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃのそれぞれが２層以上の積層構造を有していてもよい。
例えば、金属酸化物５３１ｃが第１の金属酸化物と、第１の金属酸化物上の第２の金属酸化物からなる積層構造を有する場合、第１の金属酸化物は、金属酸化物５３１ｂと同様の組成を有し、第２の金属酸化物は、金属酸化物５３１ａと同様の組成を有することが好ましい。
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａおよび導電体５４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。ここで、導電体５６０、導電体５４２ａおよび導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるため、トランジスタ５００の占有面積の縮小を図ることができる。これにより、表示装置を高精細にすることができる。また、表示装置を狭額縁にすることができる。
図３６に示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。
トランジスタ５００は、基板（図示しない。）の上に配置された絶縁体５１４と、絶縁体５１４の上に配置された絶縁体５１６と、絶縁体５１６に埋め込まれるように配置された導電体５０５と、絶縁体５１６と導電体５０５の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、を有することが好ましい。絶縁体５２４の上に金属酸化物５３１ａが配置されることが好ましい。
トランジスタ５００の上に、層間膜として機能する絶縁体５７４、および絶縁体５８１が配置されることが好ましい。ここで、絶縁体５７４は、導電体５６０、絶縁体５５０、絶縁体５５４、金属酸化物５３１ｃ、および絶縁体５８０の上面に接して配置されることが好ましい。
絶縁体５２２、絶縁体５５４、および絶縁体５７４は、水素（例えば、水素原子、水素分子等の少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体５２２、絶縁体５５４、および絶縁体５７４は、絶縁体５２４、絶縁体５５０、および絶縁体５８０より水素透過性が低いことが好ましい。また、絶縁体５２２、および絶縁体５５４は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体５２２、および絶縁体５５４は、絶縁体５２４、絶縁体５５０、および絶縁体５８０より酸素透過性が低いことが好ましい。
ここで、絶縁体５２４、金属酸化物５３１、および絶縁体５５０は、絶縁体５８０および絶縁体５８１と、絶縁体５５４、および絶縁体５７４によって離隔されている。ゆえに、絶縁体５２４、金属酸化物５３１、および絶縁体５５０に、絶縁体５８０および絶縁体５８１に含まれる水素等の不純物および過剰な酸素が混入することを抑制できる。
トランジスタ５００と電気的に接続し、プラグとして機能する導電体５４５（導電体５４５ａ、および導電体５４５ｂ）が設けられることが好ましい。なお、プラグとして機能する導電体５４５の側面に接して絶縁体５４１（絶縁体５４１ａ、および絶縁体５４１ｂ）が設けられる。つまり、絶縁体５５４、絶縁体５８０、絶縁体５７４、および絶縁体５８１の開口の内壁に接して絶縁体５４１が設けられる。また、絶縁体５４１の側面に接して導電体５４５の第１の導電体が設けられ、さらに内側に導電体５４５の第２の導電体が設けられる構成にしてもよい。ここで、導電体５４５の上面の高さと、絶縁体５８１の上面の高さは同程度にできる。なお、トランジスタ５００では、導電体５４５の第１の導電体および導電体５４５の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５４５を単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
トランジスタ５００は、チャネル形成領域を含む金属酸化物５３１（金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、金属酸化物５３１のチャネル形成領域となる金属酸化物として、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。
上記金属酸化物として、少なくともインジウム（Ｉｎ）または亜鉛（Ｚｎ）を含むことが好ましい。特に、インジウム（Ｉｎ）および亜鉛（Ｚｎ）を含むことが好ましい。また、これらに加えて、元素Ｍが含まれていることが好ましい。元素Ｍとして、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、スズ（Ｓｎ）、ホウ素（Ｂ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）またはコバルト（Ｃｏ）の一以上を用いることができる。特に、元素Ｍは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、またはスズ（Ｓｎ）の一以上とすることが好ましい。また、元素Ｍは、ガリウム（Ｇａ）およびスズ（Ｓｎ）のいずれか一方または双方を有することがさらに好ましい。
また、図３６Ｂに示すように、金属酸化物５３１ｂは、導電体５４２と重ならない領域の膜厚が、導電体５４２と重なる領域の膜厚より薄くなる場合がある。これは、導電体５４２ａおよび導電体５４２ｂを形成する際に、金属酸化物５３１ｂの上面の一部を除去することにより形成される。金属酸化物５３１ｂの上面には、導電体５４２となる導電膜を成膜した際に、当該導電膜との界面近傍に抵抗の低い領域が形成される場合がある。このように、金属酸化物５３１ｂの上面の導電体５４２ａと導電体５４２ｂの間に位置する、抵抗の低い領域を除去することにより、当該領域にチャネルが形成されることを防ぐことができる。
本発明の一態様により、サイズが小さいトランジスタを有し、精細度が高い表示装置を提供することができる。または、オン電流が大きいトランジスタを有し、輝度が高い表示装置を提供することができる。または、動作が速いトランジスタを有し、動作が速い表示装置を提供することができる。または、電気特性が安定したトランジスタを有し、信頼性が高い表示装置を提供することができる。または、オフ電流が小さいトランジスタを有し、消費電力が低い表示装置を提供することができる。
本発明の一態様である表示装置に用いることができるトランジスタ５００の詳細な構成について説明する。
導電体５０５は、金属酸化物５３１、および導電体５６０と、重なる領域を有するように配置する。また、導電体５０５は、絶縁体５１６に埋め込まれて設けることが好ましい。
導電体５０５は、導電体５０５ａ、導電体５０５ｂ、および導電体５０５ｃを有する。導電体５０５ａは、絶縁体５１６に設けられた開口の底面および側壁に接して設けられる。導電体５０５ｂは、導電体５０５ａに形成された凹部に埋め込まれるように設けられる。ここで、導電体５０５ｂの上面は、導電体５０５ａの上面および絶縁体５１６の上面より低くなる。導電体５０５ｃは、導電体５０５ｂの上面、および導電体５０５ａの側面に接して設けられる。ここで、導電体５０５ｃの上面の高さは、導電体５０５ａの上面の高さおよび絶縁体５１６の上面の高さと略一致する。つまり、導電体５０５ｂは、導電体５０５ａおよび導電体５０５ｃに包み込まれる構成になる。
導電体５０５ａおよび導電体５０５ｃは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５０５ａおよび導電体５０５ｃに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体５０５ｂに含まれる水素等の不純物が、絶縁体５２４等を介して、金属酸化物５３１に拡散することを抑制できる。また、導電体５０５ａおよび導電体５０５ｃに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体５０５ｂが酸化されて導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウム等を用いることが好ましい。したがって、導電体５０５ａとしては、上記導電性材料を単層または積層とすればよい。例えば、導電体５０５ａは、窒化チタンを用いればよい。
また、導電体５０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体５０５ｂは、タングステンを用いればよい。
ここで、導電体５６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体５０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体５０５に印加する電位を、導電体５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ５００のＶｔｈを制御することができる。特に、導電体５０５に負の電位を印加することにより、トランジスタ５００のＶｔｈを０Ｖより大きくし、オフ電流を小さくすることが可能となる。したがって、導電体５０５に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０５は、金属酸化物５３１におけるチャネル形成領域よりも、大きく設けるとよい。特に、図３６Ｃに示すように、導電体５０５は、金属酸化物５３１のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、金属酸化物５３１のチャネル幅方向における側面の外側において、導電体５０５と、導電体５６０とは、絶縁体を介して重畳していることが好ましい。
上記構成を有することで、第１のゲート電極としての機能を有する導電体５６０の電界と、第２のゲート電極としての機能を有する導電体５０５の電界によって、金属酸化物５３１のチャネル形成領域を電気的に取り囲むことができる。
図３６Ｃに示すように、導電体５０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体５０５の下に、配線として機能する導電体を設ける構成にしてもよい。
絶縁体５１４は、水または水素等の不純物が、基板側からトランジスタ５００に混入することを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体５１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
例えば、絶縁体５１４として、酸化アルミニウムまたは窒化シリコン等を用いることが好ましい。これにより、水または水素等の不純物が絶縁体５１４よりも基板側からトランジスタ５００側に拡散することを抑制できる。または、絶縁体５２４等に含まれる酸素が、絶縁体５１４よりも基板側に、拡散することを抑制できる。
層間膜として機能する絶縁体５１６、絶縁体５８０、および絶縁体５８１は、絶縁体５１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１６、絶縁体５８０、および絶縁体５８１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコン等を適宜用いればよい。
絶縁体５２２および絶縁体５２４は、ゲート絶縁体としての機能を有する。
ここで、金属酸化物５３１と接する絶縁体５２４は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体５２４は、酸化シリコンまたは酸化窒化シリコン等を適宜用いればよい。酸素を含む絶縁体を金属酸化物５３１に接して設けることにより、金属酸化物５３１中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
絶縁体５２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度は、１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
図３６Ｃに示すように、絶縁体５２４は、絶縁体５５４と重ならず、且つ金属酸化物５３１ｂと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体５２４において、絶縁体５５４と重ならず、且つ金属酸化物５３１ｂと重ならない領域の膜厚は、上記酸素を十分に拡散できる膜厚であることが好ましい。
絶縁体５２２は、絶縁体５１４等と同様に、水または水素等の不純物が、基板側からトランジスタ５００に混入することを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体５２２は、絶縁体５２４より水素透過性が低いことが好ましい。絶縁体５２２、絶縁体５５４、および絶縁体５７４によって、絶縁体５２４、金属酸化物５３１、および絶縁体５５０等を囲むことにより、外方から水または水素等の不純物がトランジスタ５００に侵入することを抑制することができる。
さらに、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体５２２は、絶縁体５２４より酸素透過性が低いことが好ましい。絶縁体５２２が、酸素および不純物の拡散を抑制する機能を有することで、金属酸化物５３１が有する酸素が、基板側へ拡散することを低減でき、好ましい。また、導電体５０５が、絶縁体５２４および金属酸化物５３１が有する酸素と反応することを抑制することができる。
絶縁体５２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、金属酸化物５３１からの酸素の放出、ならびに、トランジスタ５００の周辺部から金属酸化物５３１への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）等のいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
なお、絶縁体５２２、および絶縁体５２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体５２２の下に絶縁体５２４と同様の絶縁体を設ける構成にしてもよい。
金属酸化物５３１は、金属酸化物５３１ａと、金属酸化物５３１ａ上の金属酸化物５３１ｂと、金属酸化物５３１ｂ上の金属酸化物５３１ｃと、を有する。金属酸化物５３１ｂ下に金属酸化物５３１ａを有することで、金属酸化物５３１ａよりも下方に形成された構造物から、金属酸化物５３１ｂへの不純物の拡散を抑制することができる。また、金属酸化物５３１ｂ上に金属酸化物５３１ｃを有することで、金属酸化物５３１ｃよりも上方に形成された構造物から、金属酸化物５３１ｂへの不純物の拡散を抑制することができる。
なお、金属酸化物５３１は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。例えば、金属酸化物５３１が、少なくともインジウム（Ｉｎ）と、元素Ｍと、を含む場合、金属酸化物５３１ａを構成する全元素の原子数に対する、金属酸化物５３１ａに含まれる元素Ｍの原子数の割合が、金属酸化物５３１ｂを構成する全元素の原子数に対する、金属酸化物５３１ｂに含まれる元素Ｍの原子数の割合より高いことが好ましい。また、金属酸化物５３１ａに含まれる元素Ｍの、Ｉｎに対する原子数比が、金属酸化物５３１ｂに含まれる元素Ｍの、Ｉｎに対する原子数比より大きいことが好ましい。ここで、金属酸化物５３１ｃは、金属酸化物５３１ａまたは金属酸化物５３１ｂに用いることができる金属酸化物を用いることができる。
金属酸化物５３１ａおよび金属酸化物５３１ｃの伝導帯下端のエネルギーが、金属酸化物５３１ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物５３１ａおよび金属酸化物５３１ｃの電子親和力が、金属酸化物５３１ｂの電子親和力より小さいことが好ましい。この場合、金属酸化物５３１ｃは、金属酸化物５３１ａに用いることができる金属酸化物を用いることが好ましい。具体的には、金属酸化物５３１ｃを構成する全元素の原子数に対する、金属酸化物５３１ｃに含まれる元素Ｍの原子数の割合が、金属酸化物５３１ｂを構成する全元素の原子数に対する、金属酸化物５３１ｂに含まれる元素Ｍの原子数の割合より高いことが好ましい。また、金属酸化物５３１ｃに含まれる元素Ｍの、Ｉｎに対する原子数比が、金属酸化物５３１ｂに含まれる元素Ｍの、Ｉｎに対する原子数比より大きいことが好ましい。
ここで、金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、金属酸化物５３１ａ、金属酸化物５３１ｂ、および金属酸化物５３１ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、金属酸化物５３１ａと金属酸化物５３１ｂとの界面、および金属酸化物５３１ｂと金属酸化物５３１ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、金属酸化物５３１ａと金属酸化物５３１ｂ、金属酸化物５３１ｂと金属酸化物５３１ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物５３１ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、金属酸化物５３１ａおよび金属酸化物５３１ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウム等を用いてもよい。また、金属酸化物５３１ｃを積層構造としてもよい。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上のＧａ−Ｚｎ酸化物との積層構造、またはＩｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ−Ｇａ−Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、金属酸化物５３１ｃとして用いてもよい。
具体的には、金属酸化物５３１ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、金属酸化物５３１ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または３：１：２［原子数比］の金属酸化物を用いればよい。また、金属酸化物５３１ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、金属酸化物５３１ｃを積層構造とする場合の具体例として、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化ガリウムとの積層構造等が挙げられる。
このとき、キャリアの主たる経路は金属酸化物５３１ｂとなる。金属酸化物５３１ａ、金属酸化物５３１ｃを上述の構成とすることで、金属酸化物５３１ａと金属酸化物５３１ｂとの界面、および金属酸化物５３１ｂと金属酸化物５３１ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流、および高い周波数特性を得ることができる。なお、金属酸化物５３１ｃを積層構造とした場合、上述の金属酸化物５３１ｂと、金属酸化物５３１ｃとの界面における欠陥準位密度を低くする効果に加え、金属酸化物５３１ｃが有する構成元素が、絶縁体５５０側に拡散することを抑制することが期待される。より具体的には、金属酸化物５３１ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、絶縁体５５０側に拡散しうるＩｎを抑制することができる。絶縁体５５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、金属酸化物５３１ｃを積層構造とすることで、信頼性の高い表示装置を提供することが可能となる。
金属酸化物５３１ｂ上には、ソース電極、およびドレイン電極として機能する導電体５４２（導電体５４２ａ、および導電体５４２ｂ）が設けられる。導電体５４２として、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
金属酸化物５３１と接するように上記導電体５４２を設けることで、金属酸化物５３１の導電体５４２近傍において、酸素濃度が低減する場合がある。また、金属酸化物５３１の導電体５４２近傍において、導電体５４２に含まれる金属と、金属酸化物５３１の成分とを含む金属化合物層が形成される場合がある。このような場合、金属酸化物５３１の導電体５４２近傍の領域において、キャリア濃度が増加し、当該領域は、低抵抗領域となる。
ここで、導電体５４２ａと導電体５４２ｂの間の領域は、絶縁体５８０の開口に重畳して形成される。これにより、導電体５４２ａと導電体５４２ｂの間に導電体５６０を自己整合的に配置することができる。
絶縁体５５０は、ゲート絶縁体として機能する。絶縁体５５０は、金属酸化物５３１ｃの上面に接して配置することが好ましい。絶縁体５５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体５５０は、絶縁体５２４と同様に、絶縁体５５０中の水または水素等の不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。これにより、絶縁体５５０の酸素による導電体５６０の酸化を抑制することができる。
当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体５５０に酸化シリコンまたは酸化窒化シリコン等を用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体５５０と当該金属酸化物との積層構造とすることで、熱に対して安定、且つ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウム等から選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
導電体５６０は、図３６では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、上述の、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料として、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウム等を用いることが好ましい。
導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層構造としてもよい。
図３６Ａおよび図３６Ｃに示すように、金属酸化物５３１ｂの導電体５４２と重ならない領域、言い換えると、金属酸化物５３１のチャネル形成領域において、金属酸化物５３１の側面が導電体５６０で覆うように配置されている。これにより、第１のゲート電極としての機能する導電体５６０の電界を、金属酸化物５３１の側面に作用させやすくなる。よって、トランジスタ５００のオン電流を増大させ、周波数特性を向上させることができる。
絶縁体５５４は、絶縁体５１４等と同様に、水または水素等の不純物が、絶縁体５８０側からトランジスタ５００に混入することを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体５５４は、絶縁体５２４より水素透過性が低いことが好ましい。さらに、図３６Ｂおよび図３６Ｃに示すように、絶縁体５５４は、金属酸化物５３１ｃの側面、導電体５４２ａの上面と側面、導電体５４２ｂの上面と側面、金属酸化物５３１ａおよび金属酸化物５３１ｂの側面、並びに絶縁体５２４の上面に接することが好ましい。このような構成にすることで、絶縁体５８０に含まれる水素が、導電体５４２ａ、導電体５４２ｂ、金属酸化物５３１ａ、金属酸化物５３１ｂおよび絶縁体５２４の上面または側面から金属酸化物５３１に侵入することを抑制できる。
さらに、絶縁体５５４は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体５５４は、絶縁体５８０または絶縁体５２４より酸素透過性が低いことが好ましい。
絶縁体５５４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体５５４を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体５２４の絶縁体５５４と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体５２４を介して金属酸化物５３１中に酸素を供給することができる。ここで、絶縁体５５４が、上方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物５３１から絶縁体５８０へ拡散することを防ぐことができる。また、絶縁体５２２が、下方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物５３１から基板側へ拡散することを防ぐことができる。このようにして、金属酸化物５３１のチャネル形成領域に酸素が供給される。これにより、金属酸化物５３１の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
絶縁体５５４として、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
水素に対してバリア性を有する絶縁体５５４によって、絶縁体５２４、絶縁体５５０、および金属酸化物５３１が覆うことで、絶縁体５８０は、絶縁体５５４によって、絶縁体５２４、金属酸化物５３１、および絶縁体５５０と離隔されている。これにより、トランジスタ５００の外方から水素等の不純物が浸入することを抑制できるため、トランジスタ５００に良好な電気特性および信頼性を与えることができる。
絶縁体５８０は、絶縁体５５４を介して、絶縁体５２４、金属酸化物５３１、および導電体５４２上に設けられる。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコン等を有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコン等の材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
絶縁体５８０中の水または水素等の不純物濃度が低減されていることが好ましい。また、絶縁体５８０の上面は、平坦化されていてもよい。
絶縁体５７４は、絶縁体５１４等と同様に、水または水素等の不純物が、上方から絶縁体５８０に混入することを抑制するバリア絶縁膜として機能することが好ましい。絶縁体５７４として、例えば、絶縁体５１４、絶縁体５５４等に用いることができる絶縁体を用いればよい。
絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４等と同様に、膜中の水または水素等の不純物濃度が低減されていることが好ましい。
絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５５４に形成された開口に、導電体５４５ａおよび導電体５４５ｂを配置する。導電体５４５ａおよび導電体５４５ｂは、導電体５６０を挟んで対向して設ける。なお、導電体５４５ａおよび導電体５４５ｂの上面の高さは、絶縁体５８１の上面と、同一平面上としてもよい。
なお、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５５４の開口の内壁に接して、絶縁体５４１ａが設けられ、その側面に接して導電体５４５ａの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体５４２ａが位置しており、導電体５４５ａが導電体５４２ａと接する。同様に、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５５４の開口の内壁に接して、絶縁体５４１ｂが設けられ、その側面に接して導電体５４５ｂの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体５４２ｂが位置しており、導電体５４５ｂが導電体５４２ｂと接する。
導電体５４５ａおよび導電体５４５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５４５ａおよび導電体５４５ｂは積層構造としてもよい。
導電体５４５を積層構造とする場合、金属酸化物５３１ａ、金属酸化物５３１ｂ、導電体５４２、絶縁体５５４、絶縁体５８０、絶縁体５７４、絶縁体５８１と接する導電体には、上述の、水または水素等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウム等を用いることが好ましい。また、水または水素等の不純物の拡散を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体５８０に添加された酸素が導電体５４５ａおよび導電体５４５ｂに吸収されることを抑制できる。また、絶縁体５８１より上層から水または水素等の不純物が、導電体５４５ａおよび導電体５４５ｂを通じて金属酸化物５３１に混入することを抑制できる。
絶縁体５４１ａおよび絶縁体５４１ｂとして、例えば、絶縁体５５４等に用いることができる絶縁体を用いればよい。絶縁体５４１ａおよび絶縁体５４１ｂは、絶縁体５５４に接して設けられるため、絶縁体５８０等から水または水素等の不純物が、導電体５４５ａおよび導電体５４５ｂを通じて金属酸化物５３１に混入することを抑制できる。また、絶縁体５８０に含まれる酸素が導電体５４５ａおよび導電体５４５ｂに吸収されることを抑制できる。
図示しないが、導電体５４５ａの上面、および導電体５４５ｂの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層としてもよい。当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
＜トランジスタの構成材料＞
トランジスタに用いることができる構成材料について説明する。
［基板］
トランジスタ５００を形成する基板として、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板として、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板等）、樹脂基板等がある。また、半導体基板として、例えば、シリコン、ゲルマニウム等の半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板等がある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板等がある。導電体基板として、黒鉛基板、金属基板、合金基板、導電性樹脂基板等がある。または、金属の窒化物を有する基板、金属の酸化物を有する基板等がある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板等がある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子として、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子等がある。
［絶縁体］
絶縁体として、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物等がある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
比誘電率の高い絶縁体として、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物等がある。
比誘電率が低い絶縁体として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂等がある。
酸化物半導体を用いたトランジスタは、水素等の不純物および酸素の透過を抑制する機能を有する絶縁体（絶縁体５１４、絶縁体５２２、絶縁体５５４、および絶縁体５７４等）で囲うことによって、トランジスタの電気特性を安定にすることができる。水素等の不純物および酸素の透過を抑制する機能を有する絶縁体として、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素等の不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、または酸化タンタル等の金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコンまたは窒化シリコン等の金属窒化物を用いることができる。
ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを金属酸化物５３１と接する構造とすることで、金属酸化物５３１が有する酸素欠損を補償することができる。
［導電体］
導電体として、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタン等から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイド等のシリサイドを用いてもよい。
上記の材料で形成される導電体を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に金属酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタル等の窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体等から混入する水素を捕獲することができる場合がある。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物（以下、酸化物半導体ともいう。）について説明する。
＜結晶構造の分類＞
まず、酸化物半導体における、結晶構造の分類について、図３７Ａを用いて説明を行う。図３７Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
図３７Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）が含まれる（ｅｘｃｌｕｄｉｎｇ　ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ　ａｎｄ　ｐｏｌｙ　ｃｒｙｓｔａｌ）。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、ｐｏｌｙ　ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、及びｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。
なお、図３７Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、「Ｃｒｙｓｔａｌ（結晶）」もしくはエネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」とは全く異なる構造と言い換えることができる。
なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ−ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを図３７Ｂに示す。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。以降、図３７Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図３７Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図３７Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の厚さは、５００ｎｍである。
図３７Ｂに示すように、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図３７Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度（Ｉｎｔｅｎｓｉｔｙ）が検出された角度を軸に左右非対称である。
膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ−ＩＧＺＯ膜の回折パターンを、図３７Ｃに示す。図３７Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図３７Ｃに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
図３７Ｃに示すように、ＣＡＡＣ−ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
〔酸化物半導体の構造〕
なお、酸化物半導体は、結晶構造に着目した場合、図３７Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体として、例えば、上述のＣＡＡＣ−ＯＳ、及びｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、等が含まれる。
ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、及びａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタン等から選ばれた一種、または複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成等により変動する場合がある。
例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形等の格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないこと、金属原子が置換することで原子間の結合距離が変化すること、などによって、歪みを許容することができるためと考えられる。
なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下等を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、及びＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入および／または欠陥の生成等によって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物および欠陥（酸素欠損等）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ−ＯＳ］
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳおよび非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ−ｌｉｋｅ　ＯＳ］
ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。
［酸化物半導体の構成］
次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳは材料構成に関する。
［ＣＡＣ−ＯＳ］
ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、及びＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、及び［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物等が主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物等が主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ−ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、及び良好なスイッチング動作を実現することができる。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上である。なお、酸化物半導体のキャリア濃度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物は、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンおよび／または炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンおよび炭素の濃度と、酸化物半導体との界面近傍のシリコンおよび炭素の濃度（ＳＩＭＳにより得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
（実施の形態９）
本実施の形態では、本発明の一態様に係る半導体装置を適用可能な電子機器について説明する。
本発明の一態様に係る半導体装置を、電子機器の表示部に適用することができる。したがって、表示品位の高い電子機器を実現できる。または、極めて高精細な電子機器を実現できる。または、信頼性の高い電子機器を実現できる。
本発明の一態様に係る半導体装置などを用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、自動車電話、携帯電話、携帯情報端末、タブレット型端末、携帯型ゲーム機、パチンコ機などの固定式ゲーム機、電卓、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化とスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、燃料を用いたエンジン、または蓄電体からの電力を用いた電動機により推進する移動体なども、電子機器の範疇に含まれる場合がある。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＶ）、プラグインハイブリッド車（ＰＨＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機、惑星探査機、宇宙船などが挙げられる。
本発明の一態様に係る電子機器は、二次電池（バッテリ）を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
二次電池としては、例えば、リチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる。
本発明の一態様に係る電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像および情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様に係る電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
本発明の一態様に係る電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
さらに、複数の表示部を有する電子機器においては、表示部の一部を主として画像情報を表示し、別の一部を主として文字情報を表示する機能、または複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができる。さらに、受像部を有する電子機器においては、静止画または動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部または電子機器に内蔵）に保存する機能、撮影した画像を表示部に表示する機能等を有することができる。なお、本発明の一態様の電子機器が有する機能はこれらに限定されず、様々な機能を有することができる。
本発明の一態様に係る半導体装置は、高精細な画像を表示することができる。そのため、特に携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、及び電子書籍端末などに好適に用いることができる。例えば、ＶＲ機器またはＡＲ機器などのｘＲ機器に好適に用いることができる。
図３８Ａは、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。なお、カメラ８０００は、レンズ８００６と筐体とが一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押す、またはタッチパネルとして機能する表示部８００２をタッチすることにより撮像することができる。
筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
筐体８１０１は、カメラ８０００のマウントと係合するマウントにより、カメラ８０００に取り付けられている。ファインダー８１００はカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタン等としての機能を有する。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様に係る半導体装置を適用できる。なお、ファインダー８１００は、カメラ８０００に内蔵されていてもよい。
図３８Ｂは、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。なお、バッテリ８２０６については、ヘッドマウントディスプレイ８２００に内蔵せずに、外付けの構成としてもよい。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した映像情報を表示部８２０４に表示させることができる。また、本体８２０３はカメラを備え、レンズ８２０２を介して使用者の眼球またはまぶたの動きの情報を入力手段として用いることができる。なお、本発明の一態様の半導体装置を、上記カメラに適用してもよい。すなわち、本発明の一態様は、装着部、レンズ、本体、またはケーブルの少なくとも一を有し、レンズ８２０２を介して、使用者の情報を取得する機能を備える電子機器である。
また、装着部８２０１には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能、使用者の頭部の動きに合わせて表示部８２０４に表示する映像を変化させる機能などを有していてもよい。
表示部８２０４に、本発明の一態様に係る半導体装置を適用できる。
図３８Ｃ乃至図３８Ｅは、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部８３０２の異なる領域に表示された別の画像を、レンズ８３０５を通して視認することで、視差を用いた３次元表示等を行うこともできる。なお、表示部８３０２を１つ設ける構成に限られず、表示部８３０２を２つ設け、使用者の片方の目につき１つの表示部を配置してもよい。
表示部８３０２に、本発明の一態様に係る半導体装置を適用できる。本発明の一態様に係る半導体装置は、極めて高い精細度を実現することも可能である。例えば、図３８Ｅのようにレンズ８３０５を用いて表示を拡大して視認される場合でも、使用者に画素が視認されにくい。つまり、表示部８３０２を用いて、使用者に現実感の高い映像を視認させることができる。
図３８Ｆは、ゴーグル型のヘッドマウントディスプレイ８４００の外観を示す図である。ヘッドマウントディスプレイ８４００は、一対の筐体８４０１と、装着部８４０２と、緩衝部材８４０３と、を有する。一対の筐体８４０１内には、それぞれ、表示部８４０４及びレンズ８４０５が設けられる。一対の表示部８４０４に互いに異なる画像を表示させることで、視差を用いた３次元表示を行うことができる。
使用者は、レンズ８４０５を通して表示部８４０４を視認することができる。レンズ８４０５はピント調整機構を有し、使用者の視力に応じて位置を調整することができる。表示部８４０４は、正方形または横長の長方形であることが好ましい。これにより、臨場感を高めることができる。
装着部８４０２は、使用者の顔のサイズに応じて調整でき、かつ、ずれ落ちることのないよう、可塑性及び弾性を有することが好ましい。また、装着部８４０２の一部は、骨伝導イヤフォンとして機能する振動機構を有していることが好ましい。これにより、別途イヤフォン、スピーカなどの音響機器を必要とせず、装着しただけで映像と音声を楽しむことができる。なお、筐体８４０１内に、無線通信により音声データを出力する機能を有していてもよい。
装着部８４０２と緩衝部材８４０３は、使用者の顔（額、頬など）に接触する部分である。緩衝部材８４０３が使用者の顔と密着することにより、光漏れを防ぐことができ、より没入感を高めることができる。緩衝部材８４０３は、使用者がヘッドマウントディスプレイ８４００を装着した際に使用者の顔に密着するよう、柔らかな素材を用いることが好ましい。例えばゴム、シリコーンゴム、ウレタン、スポンジなどの素材を用いることができる。また、スポンジ等の表面を布、革（天然皮革または合成皮革）、などで覆ったものを用いると、使用者の顔と緩衝部材８４０３との間に隙間が生じにくく光漏れを好適に防ぐことができる。また、このような素材を用いると、肌触りが良いことに加え、寒い季節などに装着した際に、使用者に冷たさを感じさせないため好ましい。緩衝部材８４０３または装着部８４０２などの、使用者の肌に触れる部材は、取り外し可能な構成とすると、クリーニングまたは交換が容易となるため好ましい。
図３９Ａにテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
表示部７０００に、本発明の一態様の半導体装置を適用することができる。
図３９Ａに示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチ、及び、別体のリモコン操作機７１１１により行うことができる。または、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。
なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図３９Ｂに、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。
表示部７０００に、本発明の一態様の半導体装置を適用することができる。
図３９Ｃ及び図３９Ｄに、デジタルサイネージの一例を示す。
図３９Ｃに示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイク等を有することができる。
図３９Ｄは円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。
図３９Ｃ及び図３９Ｄにおいて、表示部７０００に、本発明の一態様の半導体装置を適用することができる。
表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
表示部７０００にタッチパネルを適用することで、表示部７０００に画像または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
また、図３９Ｃ及び図３９Ｄに示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１または情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。
また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
図３９Ｅに示す情報端末７５５０は、筐体７５５１、表示部７５５２、マイク７５５７、スピーカ部７５５４、カメラ７５５３、および操作スイッチ７５５５などを有する。表示部７５５２に、本発明の一態様に係る半導体装置を適用できる。また、表示部７５５２は、タッチパネルとしての機能を有する。また、情報端末７５５０は、筐体７５５１の内側にアンテナ、バッテリなどを備える。情報端末７５５０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
図３９Ｆに腕時計型の情報端末の一例を示す。情報端末７６６０は、筐体７６６１、表示部７６６２、バンド７６６３、バックル７６６４、操作スイッチ７６６５、入出力端子７６６６などを備える。また、情報端末７６６０は、筐体７６６１の内側にアンテナおよびバッテリなどを備える。情報端末７６６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
また、表示部７６６２はタッチセンサを備え、指またはスタイラスなどで画面に触れることで操作できる。例えば、表示部７６６２に表示されたアイコン７６６７に触れることで、アプリケーションを起動できる。操作スイッチ７６６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末７６６０に組み込まれたオペレーティングシステムにより、操作スイッチ７６６５の機能を設定することもできる。
また、情報端末７６６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末７６６０は入出力端子７６６６を備え、入出力端子７６６６を介して他の情報端末とデータの送受信を行うことができる。また入出力端子７６６６を介して充電を行うこともできる。なお、充電動作は入出力端子７６６６を介さずに無線給電により行ってもよい。
本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
１０：層、１１：撮像部、１２：撮像画素、１３：駆動回路部、１４：駆動回路部、１５：回路部、１６：制御回路部、１７：ＤＳＰ回路部、１８：記憶回路部、１９：マイクロレンズ、２０：層、２１：表示部、２３：ＣＰＵ、２４：ＧＰＵ、２５：記憶回路部、２９：入出力端子部、３０：層、４０：封止基板、６０：層、６１：発光素子

Claims (9)

  1. 　撮像部と、表示部と、を備える半導体装置であって、
    　前記撮像部は、
    　マトリクス状に配置された複数の光電変換素子を備え、
    　前記表示部は、
    　マトリクス状に配置された複数の表示画素回路と、
    　マトリクス状に配置された複数の表示素子と、を備え、
    　前記複数の光電変換素子は第１層に設けられ、
    　前記複数の表示画素回路は前記第１層上の第２層に設けられ、
    　前記複数の表示素子は前記第２層上の第３層に設けられ、
    　前記複数の表示画素回路の一は、前記複数の表示素子の一と電気的に接続される半導体装置。
  2. 　請求項１において、
    　前記複数の光電変換素子を用いて撮像データを取得する機能と、
    　一行毎に全列の前記撮像データを前記表示部に供給する機能と、を備える半導体装置。
  3. 　請求項２において、
    　前記撮像データの電圧を調整して前記表示部に供給する機能を備える半導体装置。
  4. 　請求項１乃至請求項３のいずれか一項において、
    　前記表示画素回路は、前記表示素子の発光輝度を制御する機能を備える半導体装置。
  5. 　請求項１乃至請求項４のいずれか一項において、
    　前記表示素子は、有機ＥＬ素子である半導体装置。
  6. 　請求項１乃至請求項５のいずれか一項において、
    　前記表示画素回路は、酸化物半導体を有するトランジスタを含む半導体装置。
  7. 　請求項１乃至請求項６のいずれか一項において、
    　前記第１層と前記第２層は、接着層およびバンプを介して接続されている半導体装置。
  8. 　請求項１乃至請求項７のいずれか一項に記載の半導体装置と、
    　アンテナ、バッテリ、またはマイクの少なくとも一と、
    　を備える電子機器。
  9. 　請求項１乃至請求項７のいずれか一項に記載の半導体装置と、
    　装着部、レンズ、本体、またはケーブルの少なくとも一を有し、
    　前記レンズを介して、使用者の情報を取得する機能を備える電子機器。
PCT/IB2022/052185 2021-03-25 2022-03-11 半導体装置および電子機器 WO2022200905A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023508132A JPWO2022200905A1 (ja) 2021-03-25 2022-03-11

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021-051402 2021-03-25
JP2021051402 2021-03-25
JP2021077295 2021-04-30
JP2021-077295 2021-04-30

Publications (1)

Publication Number Publication Date
WO2022200905A1 true WO2022200905A1 (ja) 2022-09-29

Family

ID=83395106

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2022/052185 WO2022200905A1 (ja) 2021-03-25 2022-03-11 半導体装置および電子機器

Country Status (2)

Country Link
JP (1) JPWO2022200905A1 (ja)
WO (1) WO2022200905A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004045636A (ja) * 2002-07-10 2004-02-12 Sharp Corp 表示装置およびそれを備えた画像読み取り／表示システム
JP2008241827A (ja) * 2007-03-26 2008-10-09 Seiko Epson Corp 電気光学装置および電子機器
JP2017130190A (ja) * 2015-12-04 2017-07-27 株式会社半導体エネルギー研究所 電子機器、表示システム
JP2018060980A (ja) * 2016-10-07 2018-04-12 キヤノン株式会社 撮像表示装置及びウェアラブルデバイス
US20180114800A1 (en) * 2016-10-12 2018-04-26 Shaoher Pan Fabricating integrated light-emitting pixel arrays for displays
JP2018190975A (ja) * 2017-04-28 2018-11-29 株式会社半導体エネルギー研究所 撮像表示装置および電子機器
WO2019102296A1 (ja) * 2017-11-23 2019-05-31 株式会社半導体エネルギー研究所 撮像装置、および電子機器
JP2021002034A (ja) * 2019-06-21 2021-01-07 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び表示装置の作製方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004045636A (ja) * 2002-07-10 2004-02-12 Sharp Corp 表示装置およびそれを備えた画像読み取り／表示システム
JP2008241827A (ja) * 2007-03-26 2008-10-09 Seiko Epson Corp 電気光学装置および電子機器
JP2017130190A (ja) * 2015-12-04 2017-07-27 株式会社半導体エネルギー研究所 電子機器、表示システム
JP2018060980A (ja) * 2016-10-07 2018-04-12 キヤノン株式会社 撮像表示装置及びウェアラブルデバイス
US20180114800A1 (en) * 2016-10-12 2018-04-26 Shaoher Pan Fabricating integrated light-emitting pixel arrays for displays
JP2018190975A (ja) * 2017-04-28 2018-11-29 株式会社半導体エネルギー研究所 撮像表示装置および電子機器
WO2019102296A1 (ja) * 2017-11-23 2019-05-31 株式会社半導体エネルギー研究所 撮像装置、および電子機器
JP2021002034A (ja) * 2019-06-21 2021-01-07 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び表示装置の作製方法

Also Published As

Publication number Publication date
JPWO2022200905A1 (ja) 2022-09-29

Similar Documents

Publication Publication Date Title
JP2021002034A (ja) 表示装置、表示モジュール、電子機器、及び表示装置の作製方法
TWI829746B (zh) 顯示裝置、顯示模組、電子裝置及顯示裝置的製造方法
JP7257460B2 (ja) Ｉｃチップ
WO2022123388A1 (ja) 表示システム
US20230335605A1 (en) Semiconductor device
JP2023093390A (ja) 表示装置、及び電子機器
WO2022200905A1 (ja) 半導体装置および電子機器
KR20240011167A (ko) 표시 장치
KR20230131200A (ko) 표시 장치
WO2022167893A1 (ja) 半導体装置
WO2022249001A1 (ja) 半導体装置、表示装置、及び電子機器
WO2023037203A1 (ja) 半導体装置
WO2022248963A1 (ja) 半導体装置
WO2022153138A1 (ja) 表示装置、表示装置の作製方法、及び電子機器
US20240107861A1 (en) Display device, method for manufacturing display device, and electronic device
WO2022172124A1 (ja) 表示装置、電子機器
WO2021064509A1 (ja) 表示装置
WO2023073479A1 (ja) 表示装置、及び電子機器
WO2022189890A1 (ja) 表示装置の作製方法
WO2023275676A1 (ja) 半導体装置、および半導体装置の駆動方法
WO2023084356A1 (ja) 表示装置、及び電子機器
WO2022200937A1 (ja) 表示装置、及び電子機器
WO2022162497A1 (ja) 半導体装置および電子機器
WO2022118141A1 (ja) 表示装置、および表示補正システム
WO2022149042A1 (ja) 表示装置、表示装置の作製方法、及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22774425

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023508132

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 18283079

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22774425

Country of ref document: EP

Kind code of ref document: A1